--- /srv/rebuilderd/tmp/rebuilderdeKGsLs/inputs/qemu-user_10.0.8+ds-0+deb13u1+b2_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdeKGsLs/out/qemu-user_10.0.8+ds-0+deb13u1+b2_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-05-09 11:23:06.000000 debian-binary │ --rw-r--r-- 0 0 0 2292 2026-05-09 11:23:06.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29454964 2026-05-09 11:23:06.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2296 2026-05-09 11:23:06.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29447948 2026-05-09 11:23:06.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x117e9 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x847a44 0x00857a44 0x00857a44 0x00d88 0x00d88 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x8487f0 0x8487f0 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x847a0c 0x00857a0c 0x00857a0c 0x00d88 0x00d88 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x8487b8 0x8487b8 R E 0x10000 │ │ │ │ LOAD 0x84c6d4 0x0086c6d4 0x0086c6d4 0xe7c14 0x20f5e04 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x8487d0 0x008587d0 0x008587d0 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x848798 0x00858798 0x00858798 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6d4 0x0086c6d4 0x0086c6d4 0x00044 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6d4 0x0086c6d4 0x0086c6d4 0xa392c 0xa392c R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2ca87c 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002daa3c 2caa3c 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002daa48 2caa48 57c9f4 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 0085743c 84743c 000608 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 00857a44 847a44 000d88 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 008587cc 8487cc 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 008587d0 8487d0 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2ca844 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002daa04 2caa04 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002daa10 2caa10 57c9f4 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 00857404 847404 000608 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 00857a0c 847a0c 000d88 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 00858794 848794 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 00858798 848798 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0086c6d4 84c6d4 000044 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0086c718 84c718 0000a8 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0086c718 84c718 000084 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0086c79c 84c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0086c7a0 84c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0090faa0 8efaa0 000560 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00910000 8f0000 0442e8 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: b18797f0cdbb3bab76b5b61d3f338bc04442efbd │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 20eca86a45a55b2b36db0914ad6e5a4579794320 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1477,14 +1477,15 @@ │ │ │ │ 0l2F`a!F#i │ │ │ │ 3iBF1F F │ │ │ │ ?K?J{DzD │ │ │ │ :K;J{DzD │ │ │ │ 4K9F0F{D │ │ │ │ .J.K/MzD{D}D │ │ │ │ #M$K}D{D │ │ │ │ +K{DXhpG:Qo │ │ │ │ -=b{a;cO │ │ │ │ CF:F)F0F │ │ │ │ RI FRJyD │ │ │ │ SF*F!F0F │ │ │ │ X`8K:h{D │ │ │ │ F'M}D,hL │ │ │ │ 9a1x`k{a0 │ │ │ │ @@ -1584,14 +1585,15 @@ │ │ │ │ jjjjj~jj │ │ │ │ %**** ***** │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ 9N:M:O~D}D │ │ │ │ +K{DXhpG> │ │ │ │ dF2FXF)F │ │ │ │ MF2F9F F │ │ │ │ IFMFoHxD │ │ │ │ .I/J@FyD │ │ │ │ +I@F+JyD │ │ │ │ r I H{DyDxD │ │ │ │ CF"F)F(F │ │ │ │ @@ -1650,15 +1652,14 @@ │ │ │ │ 9l*F3F F │ │ │ │ ch@F3Dc` │ │ │ │ +j2FAF F │ │ │ │ ;j2F)F F │ │ │ │ &I'K'JyD{D │ │ │ │ SD:FAF0F │ │ │ │ pG@kpGpG │ │ │ │ -`K`pGlYh │ │ │ │ #i0F+Dca │ │ │ │ JIJH{DyDxD │ │ │ │ "HIIH{DyDxD │ │ │ │ rFIGH{DyDxD │ │ │ │ 22DIEH{DyDxD │ │ │ │ rBICH{DyDxD │ │ │ │ Vr@IAH{DyDxD │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -4,607 +4,607 @@ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ 000101c0 <.text>: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d18, d27 │ │ │ │ - andeq pc, r0, r1, ror #17 │ │ │ │ + andeq pc, r0, r9, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ blmi 0x902c8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf8ccf262 │ │ │ │ - eorseq r8, r3, ip, lsr #14 │ │ │ │ + @ instruction: 0xf8b4f262 │ │ │ │ + ldrshteq r8, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ blmi 0x902f4 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf8b6f262 │ │ │ │ - eorseq r9, r3, r4, lsr sl │ │ │ │ + @ instruction: 0xf89ef262 │ │ │ │ + ldrshteq r9, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 q9, q4, #64 │ │ │ │ vcge.s8 d16, d15, d19 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vhsub.s32 d18, d18, d19 │ │ │ │ - muleq r0, sp, r8 │ │ │ │ + andeq pc, r0, r5, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vsra.s64 d19, d20, #64 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x90354 │ │ │ │ andne pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf888f262 │ │ │ │ - eorseq ip, r3, ip, lsl #26 │ │ │ │ + @ instruction: 0xf870f262 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf6470333 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ eorscs r0, r1, #46 @ 0x2e │ │ │ │ - @ instruction: 0xf870f262 │ │ │ │ + @ instruction: 0xf858f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x903b0 │ │ │ │ vhsub.s32 d18, d18, d1 │ │ │ │ - svclt 0x0000f85d │ │ │ │ - eorseq r2, r4, r0, ror r5 │ │ │ │ + svclt 0x0000f845 │ │ │ │ + eorseq r2, r4, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ blmi 0x903dc │ │ │ │ vqsub.s32 d18, d18, d23 │ │ │ │ - svclt 0x0000f847 │ │ │ │ - eorseq r2, r4, ip, lsr #11 │ │ │ │ + svclt 0x0000f82f │ │ │ │ + eorseq r2, r4, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ blmi 0x90408 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf830f262 │ │ │ │ - eorseq r2, r4, r8, asr #18 │ │ │ │ + @ instruction: 0xf818f262 │ │ │ │ + eorseq r2, r4, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + vmla.f d23, d16, d0[1] │ │ │ │ + @ instruction: 0xf641012f │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ blmi 0x90434 │ │ │ │ vhsub.s32 d18, d2, d31 │ │ │ │ - svclt 0x0000f81b │ │ │ │ - eorseq r2, r4, r8, asr #25 │ │ │ │ + svclt 0x0000f803 │ │ │ │ + mlaseq r4, r0, ip, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vrsra.s64 d21, d16, #64 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ - vhsub.s32 d23, d18, d14 │ │ │ │ - strlt pc, [r8, #-2049] @ 0xfffff7ff │ │ │ │ + vhsub.s32 d23, d17, d14 │ │ │ │ + strlt pc, [r8, #-4073] @ 0xfffff017 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrmi R12_fiq, r1 │ │ │ │ + mvnscc pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, r8, r1, asr #4 │ │ │ │ + andsmi pc, r0, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xffeef261 │ │ │ │ - eorseq r2, r4, r4, asr #27 │ │ │ │ + @ instruction: 0xffd6f261 │ │ │ │ + eorseq r2, r4, ip, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x904b8 │ │ │ │ vqsub.s32 d18, d17, d20 │ │ │ │ - svclt 0x0000ffd9 │ │ │ │ - ldrshteq r2, [r4], -r4 │ │ │ │ + svclt 0x0000ffc1 │ │ │ │ + ldrhteq r2, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d23, d0, d0[2] │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ blmi 0x904e4 │ │ │ │ sbcsvs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xffc2f261 │ │ │ │ - eorseq r2, r4, r8, lsl lr │ │ │ │ + @ instruction: 0xffaaf261 │ │ │ │ + eorseq r2, r4, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ blmi 0x90510 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000ffad │ │ │ │ - eorseq r3, r4, ip, lsl #4 │ │ │ │ + svclt 0x0000ff95 │ │ │ │ + ldrsbteq r3, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x9053c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000ff97 │ │ │ │ - eorseq r3, r4, ip, lsl r2 │ │ │ │ + svclt 0x0000ff7f │ │ │ │ + eorseq r3, r4, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x90564 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xff80f261 │ │ │ │ - ldrshteq r3, [r4], -ip │ │ │ │ + @ instruction: 0xff68f261 │ │ │ │ + eorseq r3, r4, r4, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x90590 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff6af261 │ │ │ │ - eorseq r3, r4, r8, lsl #16 │ │ │ │ + @ instruction: 0xff52f261 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x905bc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xff54f261 │ │ │ │ - eorseq r3, r4, r4, lsl r8 │ │ │ │ + @ instruction: 0xff3cf261 │ │ │ │ + ldrsbteq r3, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vrsra.s64 d16, d8, #64 │ │ │ │ + vqdmlal.s q8, d0, d0[4] │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xff3cf261 │ │ │ │ + @ instruction: 0xff24f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vqdmlal.s q9, d16, d0[7] │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xff26f261 │ │ │ │ + @ instruction: 0xff0ef261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ blmi 0x90644 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xff12f261 │ │ │ │ - eorseq r7, r4, r4, ror #22 │ │ │ │ + cdp2 2, 15, cr15, cr10, cr1, {3} │ │ │ │ + eorseq r7, r4, ip, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x90670 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fefd │ │ │ │ - eorseq r7, r4, r8, ror fp │ │ │ │ + svclt 0x0000fee5 │ │ │ │ + eorseq r7, r4, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ blmi 0x9069c │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fee7 │ │ │ │ - eorseq r7, r4, r4, asr #28 │ │ │ │ + svclt 0x0000fecf │ │ │ │ + eorseq r7, r4, ip, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.f d20, d0, d0[1] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x906d0 │ │ │ │ vqsub.s32 d18, d1, d26 │ │ │ │ - svclt 0x0000fed1 │ │ │ │ - eorseq r7, r4, r0, lsl #29 │ │ │ │ + svclt 0x0000feb9 │ │ │ │ + eorseq r7, r4, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q8, q6, #64 │ │ │ │ vcge.s8 d16, d7, d20 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q8, q0, d4 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - cdp2 2, 11, cr15, cr8, cr1, {3} │ │ │ │ + cdp2 2, 10, cr15, cr0, cr1, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - cdp2 2, 10, cr15, cr2, cr1, {3} │ │ │ │ + cdp2 2, 8, cr15, cr10, cr1, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - cdp2 2, 8, cr15, cr12, cr1, {3} │ │ │ │ + cdp2 2, 7, cr15, cr4, cr1, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ blmi 0x90778 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fe79 │ │ │ │ - eorseq r8, r4, ip, lsr #4 │ │ │ │ + svclt 0x0000fe61 │ │ │ │ + ldrshteq r8, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x907a4 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fe63 │ │ │ │ - eorseq r8, r4, ip, lsr r2 │ │ │ │ + svclt 0x0000fe4b │ │ │ │ + eorseq r8, r4, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x907d0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fe4d │ │ │ │ - eorseq r8, r4, r8, ror #6 │ │ │ │ + svclt 0x0000fe35 │ │ │ │ + eorseq r8, r4, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x907fc │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - cdp2 2, 3, cr15, cr6, cr1, {3} │ │ │ │ - eorseq r8, r4, r8, asr r4 │ │ │ │ + cdp2 2, 1, cr15, cr14, cr1, {3} │ │ │ │ + eorseq r8, r4, r0, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x90828 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr1, {3} │ │ │ │ - eorseq r8, r4, r4, ror #8 │ │ │ │ + cdp2 2, 0, cr15, cr8, cr1, {3} │ │ │ │ + eorseq r8, r4, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsubw.s8 q11, q8, d4 │ │ │ │ + vqdmlal.s q11, d0, d0[3] │ │ │ │ @ instruction: 0xf6470334 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - cdp2 2, 0, cr15, cr8, cr1, {3} │ │ │ │ + ldc2l 2, cr15, [r0, #388]! @ 0x184 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x90880 │ │ │ │ vhsub.s32 q9, , q12 │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ - mlaseq r4, r8, r6, r8 │ │ │ │ + svclt 0x0000fddd │ │ │ │ + eorseq r8, r4, r0, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x908ac │ │ │ │ vhsub.s32 q9, , q0 │ │ │ │ - svclt 0x0000fddf │ │ │ │ - ldrhteq r8, [r4], -r0 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ + eorseq r8, r4, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x908d8 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fdc9 │ │ │ │ - eorseq r8, r4, r4, asr #13 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ + eorseq r8, r4, ip, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x90904 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fdb3 │ │ │ │ - ldrshteq r8, [r4], -r8 │ │ │ │ + svclt 0x0000fd9b │ │ │ │ + eorseq r8, r4, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ blmi 0x90930 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fd9d │ │ │ │ - mlaseq r4, r4, sl, r8 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ + eorseq r8, r4, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vqdmlal.s q10, d0, d0[0] │ │ │ │ + vsubw.s8 q10, q0, d8 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - stc2 2, cr15, [r4, #388] @ 0x184 │ │ │ │ + stc2l 2, cr15, [ip, #-388]! @ 0xfffffe7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x90988 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fd71 │ │ │ │ - eorseq r8, r4, r0, asr ip │ │ │ │ + svclt 0x0000fd59 │ │ │ │ + eorseq r8, r4, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ blmi 0x909b0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fd5b │ │ │ │ - eorseq r9, r4, r4, lsr r1 │ │ │ │ + svclt 0x0000fd43 │ │ │ │ + ldrshteq r9, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vqdmlal.s q9, d16, d0[3] │ │ │ │ @ instruction: 0xf6460334 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - stc2l 2, cr15, [r2, #-388] @ 0xfffffe7c │ │ │ │ + stc2 2, cr15, [sl, #-388]! @ 0xfffffe7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fd2f │ │ │ │ - eorseq r9, r4, r4, lsl r3 │ │ │ │ + svclt 0x0000fd17 │ │ │ │ + ldrsbteq r9, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ - eorseq r9, r4, r0, lsr #6 │ │ │ │ + svclt 0x0000fd01 │ │ │ │ + eorseq r9, r4, r8, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ blmi 0x90a78 │ │ │ │ vhsub.s32 d18, d1, d17 │ │ │ │ - svclt 0x0000fcf9 │ │ │ │ - eorseq lr, r4, ip, asr #32 │ │ │ │ + svclt 0x0000fce1 │ │ │ │ + eorseq lr, r4, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 q9, q8, d4 │ │ │ │ + vqdmlal.s q9, d0, d0[3] │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - stc2l 2, cr15, [r0], #388 @ 0x184 │ │ │ │ + stc2l 2, cr15, [r8], {97} @ 0x61 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x90ad0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fccd │ │ │ │ - mlaseq r4, r4, r2, pc @ │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ + eorseq pc, r4, ip, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a10 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ - rsbseq r1, lr, ip, lsl #13 │ │ │ │ - eorseq sl, r0, r2, lsr #19 │ │ │ │ - eorseq sl, r0, r8, asr #19 │ │ │ │ + svclt 0x0000fca1 │ │ │ │ + rsbseq r1, lr, r4, asr r6 │ │ │ │ + eorseq sl, r0, sl, ror #18 │ │ │ │ + mlaseq r0, r0, r9, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a40 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fca1 │ │ │ │ - rsbseq r1, lr, lr, asr r6 │ │ │ │ - eorseq sl, r0, r8, ror #19 │ │ │ │ - eorseq sl, r0, r4, lsl #20 │ │ │ │ + svclt 0x0000fc89 │ │ │ │ + rsbseq r1, lr, r6, lsr #12 │ │ │ │ + ldrhteq sl, [r0], -r0 │ │ │ │ + eorseq sl, r0, ip, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fc89 │ │ │ │ - addeq r5, r3, r2 │ │ │ │ - ldrshteq r5, [r1], -r4 │ │ │ │ - eorseq r5, r1, ip, asr r4 │ │ │ │ + svclt 0x0000fc71 │ │ │ │ + addeq r4, r3, sl, asr #31 │ │ │ │ + ldrhteq r5, [r1], -ip │ │ │ │ + eorseq r5, r1, r4, lsr #8 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s32 d16, d5, d0 │ │ │ │ - andcs pc, r0, r7, lsl #19 │ │ │ │ - blx 0xff1cd472 │ │ │ │ + andcs pc, r0, pc, ror #18 │ │ │ │ + blx 0xfebcd472 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - b 0x1cd4fc │ │ │ │ + stmib lr!, {r0, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s32 d19, d5, d3 │ │ │ │ - ldrdcs pc, [r6], -pc @ │ │ │ │ - @ instruction: 0xf9b0f27c │ │ │ │ + andcs pc, r6, r7, asr #19 │ │ │ │ + @ instruction: 0xf998f27c │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10c50 │ │ │ │ - @ instruction: 0xf85ef259 │ │ │ │ + @ instruction: 0xf846f259 │ │ │ │ svclt 0x0000deff │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e236c │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -616,165 +616,165 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s q5, d4, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - stc2 2, cr15, [r8], {115} @ 0x73 │ │ │ │ + blx 0xffc4d546 │ │ │ │ blmi 0x2233b0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s16 , d6, d1 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addeq lr, pc, lr, ror #30 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - eorseq pc, r0, sl, ror #20 │ │ │ │ - eoreq ip, lr, r4, lsr r8 │ │ │ │ - eoreq ip, lr, ip, lsr #16 │ │ │ │ - ldrsbteq sl, [r1], -r6 │ │ │ │ + eorseq pc, r0, r2, lsr sl @ │ │ │ │ + strdeq ip, [lr], -ip @ │ │ │ │ + strdeq ip, [lr], -r4 @ │ │ │ │ + mlaseq r1, lr, ip, sl │ │ │ │ addeq lr, pc, r4, lsr #30 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vmla.i d27, d21, d11 │ │ │ │ - mcrrne 12, 2, pc, r1, cr13 @ │ │ │ │ + mcrrne 12, 1, pc, r1, cr5 @ │ │ │ │ vaddl.s8 , d15, d13 │ │ │ │ - @ instruction: 0x4606f9d1 │ │ │ │ + @ instruction: 0x4606f9b1 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - blx 0x14d5c0 │ │ │ │ + @ instruction: 0xf9ecf274 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf28f4630 │ │ │ │ - ldmdavs r8!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d4, d3 │ │ │ │ - svclt 0x0000b8f3 │ │ │ │ + svclt 0x0000b8db │ │ │ │ addeq lr, pc, r6, ror #30 │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - ldrshteq r6, [r1], -r6 │ │ │ │ + ldrhteq r6, [r1], -lr │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ submi pc, r5, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb37 │ │ │ │ + svclt 0x0000bb1b │ │ │ │ sbcsvs pc, r9, r1, asr #4 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb2f │ │ │ │ + svclt 0x0000bb13 │ │ │ │ rscvs pc, sp, r2, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb27 │ │ │ │ + svclt 0x0000bb0b │ │ │ │ sbccc pc, r1, pc, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb1f │ │ │ │ - rsbpl pc, r1, r6, asr #4 │ │ │ │ + svclt 0x0000bb03 │ │ │ │ + eorpl pc, r9, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb17 │ │ │ │ - andseq pc, sp, r6, asr #12 │ │ │ │ + svclt 0x0000bafb │ │ │ │ + rscvc pc, r5, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb0f │ │ │ │ + svclt 0x0000baf3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84efe4 │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [pc], -r9, ror #22 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ strls r4, [r6, -r1, lsl #13] │ │ │ │ @ instruction: 0xf641a82e │ │ │ │ vsubhn.i16 d23, q8, q12 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r9, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb ip, {r0, r2, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldm r4!, {r0, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d4, d13 │ │ │ │ vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ vshl.s64 d0, d5, #5 │ │ │ │ - vst2.8 {d30,d32}, [pc], r4 │ │ │ │ + vst2. {d30-d31}, [pc :128], ip │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - ldmdavs r8!, {r1, r2, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf990f142 │ │ │ │ + ldmdavs r8!, {r1, r2, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf974f142 │ │ │ │ @ instruction: 0xf13f2004 │ │ │ │ - @ instruction: 0xf002fb3f │ │ │ │ + @ instruction: 0xf002fb23 │ │ │ │ andcs pc, r3, r7, lsr r9 @ │ │ │ │ - blx 0xecd20e │ │ │ │ - @ instruction: 0xf904f13f │ │ │ │ + blx 0x7cd20e │ │ │ │ + @ instruction: 0xf8e8f13f │ │ │ │ @ instruction: 0x63286833 │ │ │ │ cmnlt sl, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c934 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf8546b28 │ │ │ │ @ instruction: 0xf13f1d04 │ │ │ │ - ldmdavs r3!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , , d10 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ bichi pc, r9, r0 │ │ │ │ - ldrbcc pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strtcc pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ addspl pc, r0, r2, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ rscvs r2, fp, #0, 6 │ │ │ │ - stc2l 1, cr15, [r2, #-264] @ 0xfffffef8 │ │ │ │ + stc2 1, cr15, [r6, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - @ instruction: 0xff74f265 │ │ │ │ + @ instruction: 0xff5cf265 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2bf0 │ │ │ │ blcs 0x1ddf4 │ │ │ │ blls 0x1c5568 │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - ldc2 2, cr15, [r2, #532] @ 0x214 │ │ │ │ + ldc2l 2, cr15, [r2, #-532]! @ 0xfffffdec │ │ │ │ stmdble r9, {r0, r3, fp, sp} │ │ │ │ vadd.i8 d19, d7, d9 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - @ instruction: 0xf9b0f285 │ │ │ │ + @ instruction: 0xf990f285 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ bleq 0x8cef8 │ │ │ │ - bcs 0xfeb8e6d8 │ │ │ │ + bcs 0x1d8e6d8 │ │ │ │ beq 0x3cd8c4 │ │ │ │ ldrbmi r9, [sp], -r7, lsl #10 │ │ │ │ @ instruction: 0xf8dd46d3 │ │ │ │ strmi sl, [r9, #24]! │ │ │ │ movthi pc, #62272 @ 0xf340 @ │ │ │ │ eorcc pc, r5, sl, asr r8 @ │ │ │ │ stmeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @@ -782,146 +782,146 @@ │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stclne 8, cr7, [sl], #-356 @ 0xfffffe9c │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r3, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ msrhi SPSR_c, r0 │ │ │ │ @ instruction: 0xf64d7859 │ │ │ │ - vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d0, d16 │ │ │ │ @ instruction: 0x465e0733 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ @ instruction: 0x37186a7e │ │ │ │ ldmdavs r9!, {r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i16 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xe855f8 │ │ │ │ blls 0x17d588 │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrbmi r8, [r0], #788 @ 0x314 │ │ │ │ @ instruction: 0xf8d83502 │ │ │ │ ldrmi r0, [r0, r4]! │ │ │ │ blcs 0x2b224 │ │ │ │ @ instruction: 0xf643d1c9 │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmlal.s q9, d16, d0[3] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf8d8f296 │ │ │ │ + @ instruction: 0xf8b8f296 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - ldrmi pc, [r0, r1, lsl #30]! │ │ │ │ + ldrmi pc, [r0, r9, ror #29]! │ │ │ │ strb r9, [r9, r5, lsl #26]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rschi pc, r3, #64, 6 │ │ │ │ strcs r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ ldmdavs r3, {r1, r9, sl, sp}^ │ │ │ │ mvnvs r6, #144, 16 @ 0x900000 │ │ │ │ - mcrr2 2, 8, pc, r0, cr5 @ │ │ │ │ + stc2 2, cr15, [r0], #-532 @ 0xfffffdec │ │ │ │ bvs 0xfeae9420 │ │ │ │ addspl pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ stmdavs r8!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ - blx 0x134d3ae │ │ │ │ - blx 0xff3cd3d8 │ │ │ │ + blx 0xc4d3ae │ │ │ │ + blx 0xfeccd3d8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf150810b │ │ │ │ - subcs pc, r8, #749568 @ 0xb7000 │ │ │ │ + subcs pc, r8, #634880 @ 0x9b000 │ │ │ │ stmdage lr!, {r8, sp} │ │ │ │ - stmda r4!, {r0, r2, r7, r9, ip, sp, lr, pc} │ │ │ │ + stmda ip, {r0, r2, r7, r9, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vmlal.s8 q5, d5, d13 │ │ │ │ - vst2.8 {d30-d31}, [pc :128], r0 │ │ │ │ + vst2.8 {d30-d31}, [pc], r8 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - @ instruction: 0xf64ce81a │ │ │ │ + @ instruction: 0xf64ce802 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04f0394 │ │ │ │ ldmdavs r8, {r9, fp} │ │ │ │ - @ instruction: 0xf942f13f │ │ │ │ - mrc2 0, 6, pc, cr6, cr4, {7} │ │ │ │ - mcr2 2, 4, pc, cr0, cr8, {2} @ │ │ │ │ + @ instruction: 0xf926f13f │ │ │ │ + mrc2 0, 5, pc, cr10, cr4, {7} │ │ │ │ + mcr2 2, 3, pc, cr8, cr8, {2} @ │ │ │ │ @ instruction: 0xf8c04680 │ │ │ │ andcs sl, r2, r0 │ │ │ │ - blx 0xffc4d3fc │ │ │ │ + blx 0xff54d3fc │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blvs 0xffa312c0 │ │ │ │ @ instruction: 0xf2904651 │ │ │ │ - cdpne 14, 0, cr15, cr3, cr7, {6} │ │ │ │ + cdpne 14, 0, cr15, cr3, cr7, {5} │ │ │ │ @ instruction: 0xf2c0469b │ │ │ │ vrhadd.s8 d24, d4, d6 │ │ │ │ vmul.i d22, d16, d0[0] │ │ │ │ blvs 0xffa13160 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vmlsl.s16 q2, d6, d1[0] │ │ │ │ - smlabtlt r8, fp, r9, pc @ │ │ │ │ + smlatblt r8, fp, r9, pc @ │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ bvs 0xffa31340 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf0c281be │ │ │ │ - @ instruction: 0xf8dffeaf │ │ │ │ + @ instruction: 0xf8dffe93 │ │ │ │ @ instruction: 0x63a8a3b0 │ │ │ │ blx 0x14ccffa │ │ │ │ @ instruction: 0xf0fd4604 │ │ │ │ - vfma.f32 , q0, │ │ │ │ + vfma.f32 , q0, │ │ │ │ @ instruction: 0xf8cd334d │ │ │ │ vhadd.s8 d26, d7, d0 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf0fd012e │ │ │ │ - pkhbtmi pc, r0, pc, lsl #23 @ │ │ │ │ - blx 0x1bcd276 │ │ │ │ + strmi pc, [r0], r3, lsl #23 │ │ │ │ + blx 0x14cd276 │ │ │ │ strtmi r7, [r0], -sl, lsr #22 │ │ │ │ orrspl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - mvnscs pc, r5, asr #12 │ │ │ │ + biccs pc, r4, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0fe9305 │ │ │ │ - blls 0x190988 │ │ │ │ + blls 0x190918 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6452300 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ blvs 0x1a91444 │ │ │ │ - @ instruction: 0xff14f0fe │ │ │ │ + mrc2 0, 7, pc, cr8, cr14, {7} │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldrmi r2, [r8, r0] │ │ │ │ - blx 0xcd9e4 │ │ │ │ + @ instruction: 0xf9e2f292 │ │ │ │ blx 0xfe4229a0 │ │ │ │ blx 0xfec4d224 │ │ │ │ @ instruction: 0xf0c2f080 │ │ │ │ - @ instruction: 0xf0c2ffd1 │ │ │ │ - blvs 0xfea50ef4 │ │ │ │ + @ instruction: 0xf0c2ffb5 │ │ │ │ + blvs 0xfea50e84 │ │ │ │ @ instruction: 0xf8aaf001 │ │ │ │ @ instruction: 0xf0014604 │ │ │ │ stmibmi r8, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9300 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ tstcs fp, #1073741835 @ 0x4000000b │ │ │ │ - blx 0xfe9cd3d4 │ │ │ │ + blx 0xfe2cd3d4 │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ ldrdge pc, [r4], -r5 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f33ff │ │ │ │ movwls r4, #21248 @ 0x5300 │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [r1], -ip, rrx │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ - mcr2 2, 2, pc, cr2, cr6, {2} @ │ │ │ │ + mcr2 2, 1, pc, cr6, cr6, {2} @ │ │ │ │ stmdbcs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi sp, [sl, #315] @ 0x13b │ │ │ │ bicshi pc, sp, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ @ instruction: 0xf64ad85e │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ @@ -938,34 +938,34 @@ │ │ │ │ stmdale pc, {r0, r1, r3, r4, r6}^ @ │ │ │ │ vadd.i8 q11, , q12 │ │ │ │ vmlal.s q11, d16, d0[6] │ │ │ │ mulsvs r3, r5, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r1, r3, r4, r8, pc} │ │ │ │ - ldc2l 1, cr15, [r6, #292] @ 0x124 │ │ │ │ + ldc2 1, cr15, [sl, #292]! @ 0x124 │ │ │ │ blcs 0x37c94 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - @ instruction: 0x31a4f247 │ │ │ │ + msrcc (UNDEF: 108), r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xdcd58a │ │ │ │ + blx 0x6cd58a │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - strbmi pc, [r0], -r9, ror #27 @ │ │ │ │ + @ instruction: 0x4640fdd1 │ │ │ │ ldrbcs pc, [ip, #-1603]! @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf13c17c1 │ │ │ │ - strdcs pc, [r1, -fp] │ │ │ │ + ldrdcs pc, [r1, -pc] │ │ │ │ strmi r4, [r3], -r4, lsl #12 │ │ │ │ - rsbscc pc, r4, #1879048196 @ 0x70000004 │ │ │ │ + eorscc pc, ip, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vmlal.s16 q3, d5, d24 │ │ │ │ - strtmi pc, [r0], -fp, lsr #31 │ │ │ │ - ldc2l 2, cr15, [sl], {27} │ │ │ │ + strtmi pc, [r0], -fp, lsl #31 │ │ │ │ + ldc2 2, cr15, [lr], #108 @ 0x6c │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - mcrls 13, 0, pc, cr5, cr1, {6} @ │ │ │ │ + mcrls 13, 0, pc, cr5, cr9, {5} @ │ │ │ │ ldrmi r9, [r1, #3335]! @ 0xd07 │ │ │ │ bicshi pc, r7, r0, asr #6 │ │ │ │ strcs r9, [r0], #-2822 @ 0xfffff4fa │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ ldrb r6, [r6], fp, ror #7 │ │ │ │ stcls 6, cr4, [r7, #-684] @ 0xfffffd54 │ │ │ │ ubfx r4, lr, #12, #22 │ │ │ │ @@ -980,326 +980,326 @@ │ │ │ │ @ instruction: 0xf64ce7ac │ │ │ │ @ instruction: 0xf2c044dc │ │ │ │ stmdavs r1!, {r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0x41904299 │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ @ instruction: 0xf8d8e62c │ │ │ │ blvs 0xffb11114 │ │ │ │ - blx 0x14db2e │ │ │ │ - cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff94db2c │ │ │ │ + tstpcc ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s16 q1, d5, d1 │ │ │ │ - ldrdcs pc, [r1], -r5 │ │ │ │ - cdp2 2, 0, cr15, cr10, cr12, {4} │ │ │ │ + @ instruction: 0x2001ffb5 │ │ │ │ + stc2l 2, cr15, [sl, #560]! @ 0x230 │ │ │ │ @ instruction: 0xf1452008 │ │ │ │ - @ instruction: 0x1c72f9c9 │ │ │ │ + @ instruction: 0x1c72f9ad │ │ │ │ svclt 0x00ac454a │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], #-769 @ 0xfffffcff │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls r6, #31528 @ 0x7b28 │ │ │ │ - @ instruction: 0xffd8f13e │ │ │ │ + @ instruction: 0xffbcf13e │ │ │ │ blvs 0xa35168 │ │ │ │ - mrc2 1, 7, pc, cr6, cr14, {1} │ │ │ │ - cmppvs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mrc2 1, 6, pc, cr10, cr14, {1} │ │ │ │ + tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r7, asr #4 │ │ │ │ + addcc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf88cf275 │ │ │ │ + @ instruction: 0xf874f275 │ │ │ │ cmnlt r0, r2, lsl #13 │ │ │ │ bge 0x237d90 │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + @ instruction: 0x31a4f247 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vcgt.s32 d25, d11, d8 │ │ │ │ - stmdacs r1, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ teqphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ vmin.s q10, , q0 │ │ │ │ - stcvs 14, cr15, [fp], #-260 @ 0xfffffefc │ │ │ │ + stcvs 14, cr15, [fp], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea713dc │ │ │ │ tstcs r4, r6, lsl #18 │ │ │ │ andeq pc, r1, r9, lsl #2 │ │ │ │ - stc2 2, cr15, [lr], #108 @ 0x6c │ │ │ │ + ldc2 2, cr15, [r2], {27} │ │ │ │ stmdbvs r8!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f8122 │ │ │ │ vmlsl.s8 q0, d5, d1 │ │ │ │ - @ instruction: 0xf8c8faa3 │ │ │ │ + @ instruction: 0xf8c8fa83 │ │ │ │ ldrbmi r0, [r1] │ │ │ │ bl 0x1c860c │ │ │ │ bls 0x191dec │ │ │ │ orrmi pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ beq 0xfe2cbdec │ │ │ │ bl 0x21fdd4 │ │ │ │ bl 0x92bf8 │ │ │ │ @ instruction: 0xf8570783 │ │ │ │ @ instruction: 0xf2850f04 │ │ │ │ - @ instruction: 0xf84afa8f │ │ │ │ + @ instruction: 0xf84afa6f │ │ │ │ ldrbmi r0, [r6, #-2820] @ 0xfffff4fc │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r9, r8, asr #16 │ │ │ │ - blx 0xffccda62 │ │ │ │ + blx 0xff5cda62 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - blge 0x390c60 │ │ │ │ + blge 0x390bf0 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf13d0095 │ │ │ │ - blge 0x10509fc │ │ │ │ + blge 0x105098c │ │ │ │ strbmi r9, [r2], -r5, lsl #28 │ │ │ │ blge 0x375e30 │ │ │ │ blge 0xbb5e30 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #6 │ │ │ │ blvs 0xffa62b00 │ │ │ │ - @ instruction: 0xf8baf0d5 │ │ │ │ + @ instruction: 0xf89ef0d5 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ mcrcc 0, 0, r8, cr4, cr8, {7} │ │ │ │ vhadd.s16 d14, d11, d1 │ │ │ │ - @ instruction: 0xf856fc11 │ │ │ │ + @ instruction: 0xf856fbf5 │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ stmdals r5, {r0, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - stc2 2, cr15, [sl], {27} │ │ │ │ + blx 0xffbcdac2 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r6, sl, ip, lr, pc} │ │ │ │ strpl pc, [r8], #-1284 @ 0xfffffafc │ │ │ │ - blx 0xfed4d61a │ │ │ │ + blx 0xfe64d61a │ │ │ │ @ instruction: 0xf0eb3410 │ │ │ │ - stmiavs r8!, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [ip, #-864] @ 0xfffffca0 │ │ │ │ - @ instruction: 0xf976f111 │ │ │ │ + stmiavs r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [r0, #-864]! @ 0xfffffca0 │ │ │ │ + @ instruction: 0xf95af111 │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2, #196] @ 0xc4 │ │ │ │ @ instruction: 0xb1286a28 │ │ │ │ orrspl pc, r4, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf99cf105 │ │ │ │ - cdp2 0, 6, cr15, cr0, cr2, {6} │ │ │ │ + @ instruction: 0xf980f105 │ │ │ │ + cdp2 0, 4, cr15, cr4, cr2, {6} │ │ │ │ @ instruction: 0xf0314620 │ │ │ │ stmdage r8, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [r6, #316] @ 0x13c │ │ │ │ + ldc2l 1, cr15, [sl, #-316]! @ 0xfffffec4 │ │ │ │ ldrbmi lr, [r8], -r4, ror #13 │ │ │ │ - blx 0xffa4d5f8 │ │ │ │ - adcvs pc, ip, ip, asr #12 │ │ │ │ + blx 0xff34d5f8 │ │ │ │ + rsbsvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrt r6, [r8], -r8, ror #5 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subhi pc, r0, r5, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0065f57f │ │ │ │ vmax.s8 q10, , │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - ldrb pc, [ip, -r3, asr #17] @ │ │ │ │ + ldrb pc, [ip, -r7, lsr #17] @ │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - eorseq sp, r3, r8, asr #27 │ │ │ │ - @ instruction: 0xf87cf146 │ │ │ │ + mlaseq r3, r0, sp, sp │ │ │ │ + @ instruction: 0xf860f146 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stmibvs fp!, {r0, r3, r4, r5, r7, ip, lr, pc} │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vsubl.s8 q10, d0, d20 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - ldrtmi pc, [r3], -r3, lsl #29 @ │ │ │ │ + ldrtmi pc, [r3], -r3, ror #28 @ │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - eorsmi pc, r4, r7, asr #4 │ │ │ │ + rscscc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11cdce0 │ │ │ │ + blx 0xbcdce0 │ │ │ │ @ instruction: 0xf0c94630 │ │ │ │ - blls 0x450004 │ │ │ │ + blls 0x44ff94 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbmi pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + eormi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mcr2 2, 3, pc, cr14, cr5, {4} @ │ │ │ │ + mcr2 2, 2, pc, cr14, cr5, {4} @ │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vmvn.i32 d20, #3072 @ 0x00000c00 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x490cd0 │ │ │ │ + blls 0x490c50 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + subsmi pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mrc2 2, 2, pc, cr12, cr5, {4} │ │ │ │ + mrc2 2, 1, pc, cr12, cr5, {4} │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 d20, d12, #64 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x550cac │ │ │ │ + blls 0x550c2c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - adcsmi pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + rsbsmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mcr2 2, 2, pc, cr10, cr5, {4} @ │ │ │ │ + mcr2 2, 1, pc, cr10, cr5, {4} @ │ │ │ │ tstcs r1, r3, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmlal.s q10, d16, d0[1] │ │ │ │ + vsubl.s8 q10, d16, d12 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x610c88 │ │ │ │ + blls 0x610c08 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbcsmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + adcmi pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mrc2 2, 1, pc, cr8, cr5, {4} │ │ │ │ + mrc2 2, 0, pc, cr8, cr5, {4} │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmlal.s q10, d16, d0[7] │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x810c64 │ │ │ │ + blls 0x810be4 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andpl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + sbcmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mcr2 2, 1, pc, cr6, cr5, {4} @ │ │ │ │ + mcr2 2, 0, pc, cr6, cr5, {4} @ │ │ │ │ tstcs r1, sl, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q10, q6, #64 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - @ instruction: 0x4630fe1d │ │ │ │ - @ instruction: 0xf80af146 │ │ │ │ + @ instruction: 0x4630fdfd │ │ │ │ + @ instruction: 0xffeef145 │ │ │ │ @ instruction: 0xf643e747 │ │ │ │ vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ eorcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf9d8f274 │ │ │ │ + @ instruction: 0xf9c0f274 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0x4682fc35 │ │ │ │ + pkhbtmi pc, r2, sp, lsl #24 @ │ │ │ │ stmdbls r8, {r0, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vceq.f32 q13, q15, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ strbmi r2, [r1, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0x4641bf38 │ │ │ │ ldmdavs fp, {r0, r3, r5, sl, sp, lr} │ │ │ │ @ instruction: 0xf57f0458 │ │ │ │ @ instruction: 0xf247aeb9 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - ssat pc, #18, pc, lsl #16 @ │ │ │ │ + ldrt pc, [r1], r3, lsl #16 @ │ │ │ │ vmla.i16 d2, d18, d0[2] │ │ │ │ - eorsvs pc, r0, r5, lsr #24 │ │ │ │ + eorsvs pc, r0, r5, lsl #24 │ │ │ │ submi lr, r0, #252706816 @ 0xf100000 │ │ │ │ @ instruction: 0xf643e66f │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s q9, d0, d0[6] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - ldc2l 2, cr15, [ip, #596] @ 0x254 │ │ │ │ + ldc2 2, cr15, [ip, #596]! @ 0x254 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643fc05 │ │ │ │ + @ instruction: 0xf643fbed │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46230095 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vrshr.s64 q9, q6, #64 │ │ │ │ + vsubl.s8 q9, d16, d20 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - stc2l 2, cr15, [ip, #596] @ 0x254 │ │ │ │ + stc2 2, cr15, [ip, #596]! @ 0x254 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643fbf5 │ │ │ │ + @ instruction: 0xf643fbdd │ │ │ │ vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf988f274 │ │ │ │ + @ instruction: 0xf970f274 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ - eorspl pc, r1, r7, asr #12 │ │ │ │ + svclt 0x0000fbcd │ │ │ │ + rscsmi pc, r9, r7, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bf0f │ │ │ │ - addsne pc, r1, r9, asr #12 │ │ │ │ + svclt 0x0000bef3 │ │ │ │ + subsne pc, r9, r9, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bf07 │ │ │ │ - eorvc pc, r5, sl, asr #12 │ │ │ │ + svclt 0x0000beeb │ │ │ │ + rscvs pc, sp, sl, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000beff │ │ │ │ - rscseq pc, r1, fp, asr #4 │ │ │ │ + svclt 0x0000bee3 │ │ │ │ + adcseq pc, r9, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bef7 │ │ │ │ - sbcvs pc, sp, fp, asr #12 │ │ │ │ + svclt 0x0000bedb │ │ │ │ + addsvs pc, r5, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000beef │ │ │ │ - rscvs pc, r9, fp, asr #12 │ │ │ │ + svclt 0x0000bed3 │ │ │ │ + adcsvs pc, r1, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bee7 │ │ │ │ - rscne pc, r9, ip, asr #4 │ │ │ │ + svclt 0x0000becb │ │ │ │ + adcsne pc, r1, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bedf │ │ │ │ - subeq pc, r9, sp, asr #4 │ │ │ │ + svclt 0x0000bec3 │ │ │ │ + andseq pc, r1, sp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bed7 │ │ │ │ - andsmi pc, r1, sp, asr #12 │ │ │ │ + svclt 0x0000bebb │ │ │ │ + sbcscc pc, r9, sp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000becf │ │ │ │ - sbcmi pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000beb3 │ │ │ │ + addmi pc, sp, r1, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bec7 │ │ │ │ - andseq pc, r1, r2, asr #12 │ │ │ │ + svclt 0x0000beab │ │ │ │ + sbcsvc pc, r9, r2, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bebf │ │ │ │ - sbcsmi pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000bea3 │ │ │ │ + addsmi pc, sp, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000beb7 │ │ │ │ - rscmi pc, r1, r1, asr #12 │ │ │ │ + svclt 0x0000be9b │ │ │ │ + adcmi pc, r9, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000beaf │ │ │ │ - rscmi pc, sp, r1, asr #12 │ │ │ │ + svclt 0x0000be93 │ │ │ │ + adcsmi pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bea7 │ │ │ │ - rscsmi pc, r9, r1, asr #12 │ │ │ │ + svclt 0x0000be8b │ │ │ │ + sbcmi pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be9f │ │ │ │ - andpl pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000be83 │ │ │ │ + sbcmi pc, sp, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be97 │ │ │ │ - andspl pc, r1, r1, asr #12 │ │ │ │ + svclt 0x0000be7b │ │ │ │ + sbcsmi pc, r9, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be8f │ │ │ │ + svclt 0x0000be73 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vmls.i d19, d16, d0[4] │ │ │ │ umulllt r2, fp, r5, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s8 q3, d11, d19 │ │ │ │ - bllt 0x1251128 │ │ │ │ + bllt 0x12510a8 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s8 , , d6 │ │ │ │ - blls 0x151110 │ │ │ │ + blls 0x151090 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f7616 │ │ │ │ blx 0x5de0a │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x1097778 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1311,36 +1311,36 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmib r0, {r2, r8, ip, pc}^ │ │ │ │ sbcvs r1, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf834f288 │ │ │ │ + @ instruction: 0xf814f288 │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ cdpvc 4, 7, cr15, cr10, cr15, {2} │ │ │ │ blx 0xfe8f8a6e │ │ │ │ stmdals r7, {r2, r3, r9, ip, sp} │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x3977d6 │ │ │ │ bl 0x10c166c │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - mcr2 2, 4, pc, cr14, cr5, {4} @ │ │ │ │ + mcr2 2, 3, pc, cr14, cr5, {4} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r8 │ │ │ │ - @ instruction: 0xffc0f28d │ │ │ │ + @ instruction: 0xffa0f28d │ │ │ │ @ instruction: 0xf04f1e04 │ │ │ │ stcle 0, cr0, [r4, #-760]! @ 0xfffffd08 │ │ │ │ - @ instruction: 0xffbaf28d │ │ │ │ + @ instruction: 0xff9af28d │ │ │ │ svclt 0x00cc2800 │ │ │ │ strtmi r4, [r2], -r2, lsl #12 │ │ │ │ eormi r1, r3, #1584 @ 0x630 │ │ │ │ cdpne 1, 5, cr13, cr3, cr4, {1} │ │ │ │ teqle r0, r3, lsl r2 │ │ │ │ orrpl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -1351,73 +1351,73 @@ │ │ │ │ andmi lr, r0, r3, asr #19 │ │ │ │ smlabtcs r2, r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28dbd10 │ │ │ │ - mcrne 15, 0, pc, cr4, cr5, {4} @ │ │ │ │ + mcrne 15, 0, pc, cr4, cr5, {3} @ │ │ │ │ strtmi sp, [r2], -r1, lsl #26 │ │ │ │ subcs lr, r0, #57147392 @ 0x3680000 │ │ │ │ bfi r4, r4, #12, #18 │ │ │ │ - tstpne r8, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + mvneq pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51bcf647 │ │ │ │ + orrpl pc, r4, r7, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcspl pc, r0, r7, asr #12 │ │ │ │ + addspl pc, r8, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, q8, q2 │ │ │ │ - @ instruction: 0xf648fe53 │ │ │ │ - vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf648fe3b │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf6470334 │ │ │ │ - vsra.s64 d21, d28, #64 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - cdp2 2, 4, cr15, cr4, cr0, {3} │ │ │ │ + cdp2 2, 2, cr15, cr12, cr0, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d19, #1280 @ 0x00000500 │ │ │ │ vqsub.s8 d16, d6, d5 │ │ │ │ - vaddw.s8 q11, q0, d13 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ vand d16, d6, d5 │ │ │ │ - vmla.i d22, d0, d1[6] │ │ │ │ + vmvn.i32 d22, #1 @ 0x00000001 │ │ │ │ vqadd.s64 d16, d9, d5 │ │ │ │ - pop {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1454008 │ │ │ │ - svclt 0x0000b9ad │ │ │ │ + svclt 0x0000b991 │ │ │ │ @ instruction: 0xf13d4801 │ │ │ │ - svclt 0x0000bb53 │ │ │ │ + svclt 0x0000bb37 │ │ │ │ addseq lr, r5, #20, 14 @ 0x500000 │ │ │ │ - adcne pc, sp, r7, asr #12 │ │ │ │ + rsbsne pc, r5, r7, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bda3 │ │ │ │ - adcsne pc, r9, r7, asr #12 │ │ │ │ + svclt 0x0000bd87 │ │ │ │ + addne pc, r1, r7, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bd9b │ │ │ │ - andpl pc, sp, r8, asr #12 │ │ │ │ + svclt 0x0000bd7f │ │ │ │ + sbcsmi pc, r5, r8, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bd93 │ │ │ │ + svclt 0x0000bd77 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x21578c │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - mrc2 2, 0, pc, cr12, cr1, {0} │ │ │ │ - stc2l 2, cr15, [r4, #68] @ 0x44 │ │ │ │ - blx 0xc4e042 │ │ │ │ + mcr2 2, 0, pc, cr0, cr1, {0} @ │ │ │ │ + stc2 2, cr15, [r8, #68]! @ 0x44 │ │ │ │ + blx 0x54e042 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - svclt 0x0052f24b │ │ │ │ + svclt 0x0036f24b │ │ │ │ addseq sp, r4, #136, 2 @ 0x22 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d20b0 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1427,15 +1427,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf84ef258 │ │ │ │ + @ instruction: 0xf832f258 │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ addeq lr, pc, ip, lsl #5 │ │ │ │ @ instruction: 0x000003b0 │ │ │ │ ldr r3, [pc, #20] @ 0x11838 │ │ │ │ ldr r2, [pc, #20] @ 0x1183c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1467,25 +1467,25 @@ │ │ │ │ vqrshl.s8 d27, d0, d4 │ │ │ │ @ instruction: 0xf2c024f0 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ mvnscs pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1533,15 +1533,15 @@ │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ ldmdblt r8, {r2, r8} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf1011d18 │ │ │ │ - andcs pc, r1, r7, asr #27 │ │ │ │ + andcs pc, r1, fp, lsr #27 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb62194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1558,33 +1558,33 @@ │ │ │ │ vabal.s8 , d0, d12 │ │ │ │ movtcs r0, #26005 @ 0x6595 │ │ │ │ andls sl, r6, #16, 20 @ 0x10000 │ │ │ │ smlabteq r4, r5, r8, pc @ │ │ │ │ stmdavc r3!, {r0, r1, r3, r5, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf64a808f │ │ │ │ - @ instruction: 0xf2c026fc │ │ │ │ + vmlsl.s q9, d16, d0[1] │ │ │ │ strcc r0, [r5, #-1581] @ 0xfffff9d3 │ │ │ │ strtmi lr, [r8], -r6 │ │ │ │ @ instruction: 0xf8003401 │ │ │ │ strmi r3, [r5], -r1, lsl #22 │ │ │ │ orrslt r7, fp, r3, lsr #16 │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r7], #396 @ 0x18c │ │ │ │ subsle r2, fp, r3, ror fp │ │ │ │ suble r2, r4, r8, ror fp │ │ │ │ eorle r2, r0, ip, ror #22 │ │ │ │ ldrtmi r1, [ip], -r3, ror #24 │ │ │ │ @ instruction: 0x4639461f │ │ │ │ @ instruction: 0xf1414630 │ │ │ │ - stmdavc r3!, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdami r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf105702b │ │ │ │ - blmi 0xdd0904 │ │ │ │ + blmi 0xdd0894 │ │ │ │ blls 0x1ebad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r3], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -1597,48 +1597,48 @@ │ │ │ │ strbmi r4, [r4], -sl, lsr #18 │ │ │ │ @ instruction: 0xf0233307 │ │ │ │ blne 0x12526c4 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ ldmib r3, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - orrspl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + msrpl SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vrsra.s64 , , #43 │ │ │ │ - strmi pc, [r5], #-3065 @ 0xfffff407 │ │ │ │ + strmi pc, [r5], #-3033 @ 0xfffff427 │ │ │ │ blls 0x1cb990 │ │ │ │ ldmdbmi sp, {r3, r5, r9, sl, lr} │ │ │ │ ldcne 6, cr4, [sl, #-240] @ 0xffffff10 │ │ │ │ ldmdavs fp, {r1, r2, r9, ip, pc} │ │ │ │ movwls r1, #6985 @ 0x1b49 │ │ │ │ @ instruction: 0xf6412201 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - blx 0xff94e54a │ │ │ │ + blx 0xff14e54a │ │ │ │ ldr r4, [fp, r5, lsl #8] │ │ │ │ strtmi r9, [r8], -r6, lsl #24 │ │ │ │ @ instruction: 0xf04f4912 │ │ │ │ strcc r3, [r7], #-1023 @ 0xfffffc01 │ │ │ │ @ instruction: 0xf0242201 │ │ │ │ blne 0x1252b28 │ │ │ │ @ instruction: 0xf64a46a0 │ │ │ │ - @ instruction: 0xf2c02cf4 │ │ │ │ + @ instruction: 0xf2c02cbc │ │ │ │ strcc r0, [ip], #-3117 @ 0xfffff3d3 │ │ │ │ stc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ blvc 0x4d180 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blvc 0xcd160 │ │ │ │ vaddhn.i32 d9, , q3 │ │ │ │ - ldrtmi pc, [ip], -r5, asr #23 @ │ │ │ │ + ldrtmi pc, [ip], -r5, lsr #23 @ │ │ │ │ ldrb r4, [fp, -r5, lsl #8]! │ │ │ │ str r3, [pc, r5, lsl #10] │ │ │ │ - stc2 2, cr15, [r8], #-596 @ 0xfffffdac │ │ │ │ + stc2 2, cr15, [r8], {149} @ 0x95 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r4, r5, r0, lsl r3 │ │ │ │ addseq r4, r5, r0, lsl r4 │ │ │ │ blcs 0x2bc5c │ │ │ │ ldrblt sp, [r0, #-98]! @ 0xffffff9e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -1684,174 +1684,174 @@ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ stmdavs r3!, {r2, r8, ip, sp}^ │ │ │ │ stmdble r4, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf8936823 │ │ │ │ blcs 0x10ddc8c │ │ │ │ andlt sp, r2, r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdblt r8, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ - ldmdblt r6, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ - eorcc pc, r4, sl, asr #12 │ │ │ │ + ldmdblt ip!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ + ldmdblt sl!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ + rsccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1014070 │ │ │ │ - tstcs r6, #36096 @ 0x8d00 │ │ │ │ + tstcs r6, #28928 @ 0x7100 │ │ │ │ @ instruction: 0x2324e7d9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - rsbvs pc, ip, sp, asr #12 │ │ │ │ + eorsvs pc, r4, sp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blt 0xfe2ce044 │ │ │ │ + blt 0x1bce044 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi pc, [r4], #-580 @ 0xfffffdbc │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r5!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2854691 │ │ │ │ - @ instruction: 0x4606fb73 │ │ │ │ + @ instruction: 0x4606fb53 │ │ │ │ cmple r0, r0, lsl #26 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ vcge.s8 d27, d24, d16 │ │ │ │ - @ instruction: 0xf2c038fc │ │ │ │ + vmul.i d19, d16, d0[1] │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ @ instruction: 0xf04f2010 │ │ │ │ vpmax.s16 d0, d10, d0 │ │ │ │ - @ instruction: 0x4605fe99 │ │ │ │ + @ instruction: 0x4605fe7d │ │ │ │ blge 0x8fcbc │ │ │ │ eorvs r4, pc, r0, lsr r6 @ │ │ │ │ - cdp2 2, 4, cr15, cr2, cr1, {1} │ │ │ │ + cdp2 2, 2, cr15, cr6, cr1, {1} │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vhadd.s32 q3, , │ │ │ │ - @ instruction: 0x4603fe3d │ │ │ │ + strmi pc, [r3], -r1, lsr #28 │ │ │ │ adcvs r4, fp, r8, lsr #12 │ │ │ │ - blx 0xfefce0a6 │ │ │ │ + blx 0xfe8ce0a6 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x13ce6e6 │ │ │ │ + blx 0xbce6e6 │ │ │ │ @ instruction: 0xb1a84606 │ │ │ │ @ instruction: 0x4630213d │ │ │ │ - @ instruction: 0xf984f284 │ │ │ │ + @ instruction: 0xf96cf284 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64ad1dc │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d19, q0, q10 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ blmi 0x5521a8 │ │ │ │ adcscs r4, r2, #72, 12 @ 0x4800000 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + ldc2 1, cr15, [ip], {64} @ 0x40 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r5, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64a87f0 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ blmi 0xd1df4 │ │ │ │ vhsub.s32 d18, d16, d20 │ │ │ │ - svclt 0x0000fb37 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - eorseq sp, r2, r0, lsr #29 │ │ │ │ + svclt 0x0000fb1f │ │ │ │ + eorseq sp, r2, r4, lsl #29 │ │ │ │ + eorseq sp, r2, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [sl], #-4 │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - cdp2 2, 15, cr15, cr14, cr6, {0} │ │ │ │ + cdp2 2, 14, cr15, cr2, cr6, {0} │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - @ instruction: 0xf9e6f14a │ │ │ │ + @ instruction: 0xf9caf14a │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xf862f13d │ │ │ │ + @ instruction: 0xf846f13d │ │ │ │ @ instruction: 0xf13d6f60 │ │ │ │ - svcvs 0x0060fb3b │ │ │ │ - mcr2 2, 3, pc, cr14, cr10, {0} @ │ │ │ │ + svcvs 0x0060fb1f │ │ │ │ + mrc2 2, 2, pc, cr2, cr10, {0} │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s16 d4, d10, d0 │ │ │ │ - svclt 0x0000be69 │ │ │ │ + svclt 0x0000be4d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf0f84604 │ │ │ │ - vmla.f32 , , │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vmla.f32 d31, d27, d21 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - blx 0xfe7ce1ae │ │ │ │ + blx 0xfe0ce1ae │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - ldc2 0, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 0, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - bicseq pc, r4, fp, asr #4 │ │ │ │ + orrseq pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subcc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc2318 │ │ │ │ - tstplt r8, sp, asr ip @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r1, asr #24 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf14f4620 │ │ │ │ - strtmi pc, [r0], -fp, lsr #26 │ │ │ │ + strtmi pc, [r0], -pc, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d04030 │ │ │ │ - svclt 0x0000bffd │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + svclt 0x0000bfe1 │ │ │ │ + eorseq sp, r2, r0, lsr #29 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - strbvs pc, [ip, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + ldrvs pc, [r4, #-1613]! @ 0xfffff9b3 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1054606 │ │ │ │ movtcs r0, #53888 @ 0xd280 │ │ │ │ vhsub.s8 d25, d10, d0 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64a0132 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf105fc23 │ │ │ │ + @ instruction: 0xf105fc07 │ │ │ │ @ instruction: 0x46040290 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0x4602fc13 │ │ │ │ + @ instruction: 0x4602fbf7 │ │ │ │ movtcs r3, #9636 @ 0x25a4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #10 │ │ │ │ @ instruction: 0xf64c4615 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf641fc03 │ │ │ │ + @ instruction: 0xf641fbe7 │ │ │ │ vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ vbic.i32 d20, #3328 @ 0x00000d00 │ │ │ │ strvs r0, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6416743 │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ @@ -1876,65 +1876,65 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64a4f27 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d19, q8, q12 │ │ │ │ @ instruction: 0xf64c062d │ │ │ │ - vabal.s8 q10, d0, d12 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ strmi r0, [r4], -sp, lsr #10 │ │ │ │ - stc2 0, cr15, [r6], {252} @ 0xfc │ │ │ │ + stc2l 0, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r0, -r2, asr #6] │ │ │ │ - blx 0xfecce326 │ │ │ │ + blx 0xfe5ce326 │ │ │ │ blx 0xffc4dff4 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - @ instruction: 0x4629fc7b │ │ │ │ + @ instruction: 0x4629fc5f │ │ │ │ movtcs r4, #9778 @ 0x2632 │ │ │ │ strcs r9, [r0, #-1792] @ 0xfffff900 │ │ │ │ - blx 0xfe9ce33e │ │ │ │ + blx 0xfe2ce33e │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf1036623 │ │ │ │ - andcs pc, r1, #15400960 @ 0xeb0000 │ │ │ │ + andcs pc, r1, #13565952 @ 0xcf0000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmib r4, {r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0x200433b1 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - ldc2 2, cr15, [r6, #-104]! @ 0xffffff98 │ │ │ │ + ldc2 2, cr15, [sl, #-104] @ 0xffffff98 │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s16 d6, d26, d19 │ │ │ │ - @ instruction: 0x6760fd31 │ │ │ │ - blx 0x1ce470 │ │ │ │ + @ instruction: 0x6760fd15 │ │ │ │ + @ instruction: 0xf9eaf13d │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xff44f13c │ │ │ │ + @ instruction: 0xff28f13c │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - @ instruction: 0xf8d6f14a │ │ │ │ + @ instruction: 0xf8baf14a │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r3, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ blt 0xfedce06c │ │ │ │ - eorseq sp, r2, ip, lsl pc │ │ │ │ + eorseq sp, r2, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb691bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xffc4e084 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f89f │ │ │ │ - blx 0xff04e2e6 │ │ │ │ + blx 0xfe94e2e6 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bc41 │ │ │ │ + svclt 0x0000bc25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ @@ -1950,31 +1950,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8812001 │ │ │ │ strtmi r0, [r0], -ip, lsl #4 │ │ │ │ sbcscs pc, r4, #196, 16 @ 0xc40000 │ │ │ │ rsbscc pc, lr, r4, lsl #17 │ │ │ │ addcs pc, r4, r4, asr #17 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mcrlt 0, 7, pc, cr12, cr0, {6} @ │ │ │ │ + mrclt 0, 6, APSR_nzcv, cr0, cr0, {6} │ │ │ │ sbcne pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - rscscc pc, r8, sl, asr #12 │ │ │ │ + sbccc pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x24e564 │ │ │ │ + @ instruction: 0xf9ecf145 │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf14560ac │ │ │ │ - strmi pc, [r5], -r3, asr #19 │ │ │ │ + strmi pc, [r5], -r7, lsr #19 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ strtmi fp, [r0], -r3, asr #2 │ │ │ │ - blx 0xffdce5aa │ │ │ │ + blx 0xff6ce5aa │ │ │ │ ldrtmi r6, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47986edb │ │ │ │ @ instruction: 0xf1454628 │ │ │ │ - @ instruction: 0xe7bef9b3 │ │ │ │ + @ instruction: 0xe7bef997 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -2008,99 +2008,99 @@ │ │ │ │ bl 0xfeb69310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0, #-2843] @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0fd9502 │ │ │ │ - bmi 0x6501c8 │ │ │ │ + bmi 0x650158 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc4604 │ │ │ │ - bge 0xd0914 │ │ │ │ + bge 0xd08a4 │ │ │ │ @ instruction: 0xf0f84629 │ │ │ │ - @ instruction: 0xb180f9b1 │ │ │ │ + @ instruction: 0xb180f995 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8d2f140 │ │ │ │ + @ instruction: 0xf8b6f140 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - andcs pc, r1, fp, lsl #27 │ │ │ │ - stc2l 2, cr15, [ip, #-400]! @ 0xfffffe70 │ │ │ │ - @ instruction: 0xf904f295 │ │ │ │ + andcs pc, r1, pc, ror #26 │ │ │ │ + ldc2l 2, cr15, [r4, #-400] @ 0xfffffe70 │ │ │ │ + @ instruction: 0xf8e4f295 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, ip, lsr #30 │ │ │ │ + ldrshteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ mvnmi r4, #5242880 @ 0x500000 │ │ │ │ - blx 0x104e6e4 │ │ │ │ + blx 0x94e6e4 │ │ │ │ @ instruction: 0xf8d5b160 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf64a214a │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf14f002d │ │ │ │ - @ instruction: 0xf8d5fa3d │ │ │ │ + @ instruction: 0xf8d5fa21 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xdce720 │ │ │ │ + blt 0x6ce720 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0xf64f307f │ │ │ │ @ instruction: 0xf50073ff │ │ │ │ vaddl.u , d15, d0 │ │ │ │ @ instruction: 0xf8a08f5b │ │ │ │ andcs r3, r0, sl, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {0} │ │ │ │ ldrblt fp, [r0, #-411]! @ 0xfffffe65 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf14f4616 │ │ │ │ - @ instruction: 0x4632fb1d │ │ │ │ + ldrtmi pc, [r2], -r1, lsl #22 @ │ │ │ │ cdpvs 6, 2, cr4, cr3, cr9, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ mrcvs 0, 6, r4, cr11, cr0, {3} │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4a36 │ │ │ │ movtcs ip, #53468 @ 0xd0dc │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64a9200 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf95af0fc │ │ │ │ - @ instruction: 0xf914f0f8 │ │ │ │ + @ instruction: 0xf93ef0fc │ │ │ │ + @ instruction: 0xf8f8f0f8 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmiblt r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, asr #2 │ │ │ │ @@ -2119,82 +2119,82 @@ │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ ldmdavc fp, {r2, r6, r7, r9, lr} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ vaddw.s8 , , d4 │ │ │ │ - @ instruction: 0xf13bf9e3 │ │ │ │ - blls 0x151278 │ │ │ │ + @ instruction: 0xf13bf9c3 │ │ │ │ + blls 0x151208 │ │ │ │ bls 0xa3af4 │ │ │ │ - andmi pc, ip, sl, asr #12 │ │ │ │ + sbcscc pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1459400 │ │ │ │ - @ instruction: 0xe7c3f8b1 │ │ │ │ + bfi pc, r5, (invalid: 17:3) @ │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r1], -r9, lsl #2 │ │ │ │ - eormi pc, r8, sl, asr #12 │ │ │ │ + rscscc pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1454010 │ │ │ │ - @ instruction: 0xf295b89f │ │ │ │ - svclt 0x0000f835 │ │ │ │ - eorseq sp, r2, ip, lsr #30 │ │ │ │ + vmlal.s16 , d21, d3 │ │ │ │ + svclt 0x0000f815 │ │ │ │ + ldrshteq sp, [r2], -r4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #28 │ │ │ │ @ instruction: 0xf0fc4605 │ │ │ │ - movtcs pc, #10881 @ 0x2a81 @ │ │ │ │ + movtcs pc, #10853 @ 0x2a65 @ │ │ │ │ @ instruction: 0xf64a9600 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0x6dc3f99b │ │ │ │ + @ instruction: 0x6dc3f97f │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf806f0fc │ │ │ │ + @ instruction: 0xffeaf0fb │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - blx 0x17ce76c │ │ │ │ + blx 0x10ce76c │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - msrcc R8_fiq, sl │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, sl, asr #12 │ │ │ │ + andmi pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ msreq CPSR_s, #-2147483647 @ 0x80000001 │ │ │ │ vqsub.s16 d18, d31, d0 │ │ │ │ - @ instruction: 0xf64afff9 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf64affe1 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf106002d │ │ │ │ addscs r0, r1, #36, 6 @ 0x90000000 │ │ │ │ - @ instruction: 0xffecf25f │ │ │ │ - eorseq sp, r2, r0, lsl pc │ │ │ │ + @ instruction: 0xffd4f25f │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb695e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf976f0c4 │ │ │ │ + @ instruction: 0xf95af0c4 │ │ │ │ @ instruction: 0xb1284604 │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ @ instruction: 0x4628fe15 │ │ │ │ @ instruction: 0xf88ef02f │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -2202,99 +2202,99 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6961c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8c0f02f │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ strtmi pc, [r0], -pc, ror #28 │ │ │ │ - @ instruction: 0xf990f0c4 │ │ │ │ + @ instruction: 0xf974f0c4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000ba11 │ │ │ │ + svclt 0x0000b9f5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf0fc4606 │ │ │ │ - bmi 0xf50c14 │ │ │ │ + bmi 0xf50ba4 │ │ │ │ vcge.s8 d18, d11, d8 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - addcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subcc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf914f0fc │ │ │ │ + @ instruction: 0xf8f8f0fc │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - stc2l 2, cr15, [sl, #-140] @ 0xffffff74 │ │ │ │ + stc2 2, cr15, [lr, #-140]! @ 0xffffff74 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde754 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - bicsmi pc, r0, sl, asr #12 │ │ │ │ + orrsmi pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [r4], {36} @ 0x24 │ │ │ │ + ldc2 2, cr15, [r8], #144 @ 0x90 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde784 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - strtmi pc, [r0], -r1, asr #25 │ │ │ │ + strtmi pc, [r0], -r5, lsr #25 │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - msrpl R12_usr, sl │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r8], #144 @ 0x90 │ │ │ │ + ldc2 2, cr15, [ip], {36} @ 0x24 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6badb │ │ │ │ + @ instruction: 0xf8d6babf │ │ │ │ @ instruction: 0xf64a20b8 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - @ instruction: 0xf895fca9 │ │ │ │ + @ instruction: 0xf895fc8d │ │ │ │ blcs 0x1e7c4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - bicmi pc, r0, sl, asr #12 │ │ │ │ + orrmi pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [ip], {36} @ 0x24 │ │ │ │ + stc2 2, cr15, [r0], {36} @ 0x24 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - tstppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r2], {36} @ 0x24 │ │ │ │ + ldc2l 2, cr15, [r6], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + @ instruction: 0x41b8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 2, cr15, [r8], {36} @ 0x24 │ │ │ │ + stc2l 2, cr15, [ip], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - mvnmi pc, sl, asr #12 │ │ │ │ + @ instruction: 0x41a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ + stc2l 2, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq sp, r2, ip, asr pc │ │ │ │ + eorseq sp, r2, r4, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ pkhbtmi r4, r1, r2, lsl #13 │ │ │ │ - @ instruction: 0xf966f0fc │ │ │ │ + @ instruction: 0xf94af0fc │ │ │ │ movwls r4, #2996 @ 0xbb4 │ │ │ │ - addcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subcc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcge.s8 d18, d11, d8 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0xf894f88b │ │ │ │ + @ instruction: 0xf894f86f │ │ │ │ strmi fp, [r0], r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ movwls r6, #34979 @ 0x88a3 │ │ │ │ muls r0, r4, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @@ -2423,32 +2423,32 @@ │ │ │ │ addsmi r3, sl, #100 @ 0x64 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ ldrsbcs pc, [r8], #137 @ 0x89 @ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbmi r9, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf64a4b27 │ │ │ │ - vaddhn.i16 d23, q8, q10 │ │ │ │ + vmls.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf8d8042d │ │ │ │ stmib sp, {r2, r4, r5, ip}^ │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r1 │ │ │ │ @ instruction: 0xf64a7280 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - mrc2 1, 6, pc, cr6, cr15, {1} │ │ │ │ + mrc2 1, 5, pc, cr10, cr15, {1} │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r0, #30478 @ 0x770e │ │ │ │ svcge 0x0045f47f │ │ │ │ - ldrtpl pc, [r4], #-1610 @ 0xfffff9b6 @ │ │ │ │ + ldrbtmi pc, [ip], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ - mcr2 1, 6, pc, cr2, cr15, {1} @ │ │ │ │ + mcr2 1, 5, pc, cr6, cr15, {1} @ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdals r5, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r9, [ip, -r6] │ │ │ │ andls r9, r7, r4, lsl #16 │ │ │ │ @@ -2461,16 +2461,16 @@ │ │ │ │ @ instruction: 0xe6c7c038 │ │ │ │ eors pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cde6bc │ │ │ │ ldrt fp, [r1], r0, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, ip, lsr #30] │ │ │ │ - eorseq sp, r2, ip, asr pc │ │ │ │ - eorseq sp, r2, r0, ror pc │ │ │ │ + eorseq sp, r2, r4, lsr #30 │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ stmdbls r8, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blcs 0x240b4 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ blx 0x38c66 │ │ │ │ andls pc, r6, #402653184 @ 0x18000000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf103fb0b │ │ │ │ @@ -2486,15 +2486,15 @@ │ │ │ │ blx 0x370a6 │ │ │ │ blls 0x14ec98 │ │ │ │ blx 0x1b88aa │ │ │ │ blx 0x10ec9a │ │ │ │ blx 0x30ec9e │ │ │ │ blx 0xceca2 │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - andls pc, sl, r9, asr #17 │ │ │ │ + andls pc, sl, sp, lsr #17 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ blx 0x390c2 │ │ │ │ blx 0xcf4b6 │ │ │ │ bls 0x20f4c0 │ │ │ │ vqdmulh.s d15, d3, d2 │ │ │ │ blcs 0x394d4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ @@ -2513,69 +2513,69 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ andls r9, r4, #8, 26 @ 0x200 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r8], -r0, asr #30 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r1, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64a4b9b │ │ │ │ - vrshr.s64 q11, q12, #64 │ │ │ │ + vmlal.s q11, d16, d0[0] │ │ │ │ ldrbmi r0, [r0], -sp, lsr #4 │ │ │ │ rscscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf13f9503 │ │ │ │ - strtmi pc, [r0], -r1, lsr #28 │ │ │ │ + strtmi pc, [r0], -r5, lsl #28 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ vrecps.f16 q2, q13, q8 │ │ │ │ - blls 0x280b98 │ │ │ │ + blls 0x280b28 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 0x2b2c60 │ │ │ │ blcs 0x78964 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ svclt 0x00382801 │ │ │ │ andls r2, r7, r1 │ │ │ │ ldrmi r9, [r0], -sl, lsl #6 │ │ │ │ @ instruction: 0xf103fb01 │ │ │ │ blx 0xf957e │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - andls pc, r9, r7, ror #16 │ │ │ │ + andls pc, r9, fp, asr #16 │ │ │ │ movwls lr, #14236 @ 0x379c │ │ │ │ blmi 0xfe1a42b0 │ │ │ │ - strbtvc pc, [r0], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strtvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrsbtne pc, [r4], -r8 @ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ @ instruction: 0xf64a22f8 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - ldc2l 1, cr15, [r0, #252]! @ 0xfc │ │ │ │ + ldc2l 1, cr15, [r4, #252] @ 0xfc │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs r2, {r1, r3, r4, r9, ip} │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ mcrge 6, 4, pc, cr7, cr15, {7} @ │ │ │ │ rsbscs r4, lr, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf64a4650 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmls.i d21, d0, d0[1] │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - ldc2l 1, cr15, [sl, #252] @ 0xfc │ │ │ │ + ldc2 1, cr15, [lr, #252]! @ 0xfc │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b61c │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {7} │ │ │ │ addcs r4, r6, #112640 @ 0x1b800 │ │ │ │ @ instruction: 0xf64a4650 │ │ │ │ - @ instruction: 0xf2c054b8 │ │ │ │ + vaddhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - stc2l 1, cr15, [r4, #252] @ 0xfc │ │ │ │ + stc2 1, cr15, [r8, #252]! @ 0xfc │ │ │ │ andls lr, r6, #0, 14 │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1202b4 │ │ │ │ blcc 0xccd11c │ │ │ │ stmdbls r6, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r9, asr #17 │ │ │ │ addmi r9, sl, #7168 @ 0x1c00 │ │ │ │ @@ -2587,84 +2587,84 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x15e423c │ │ │ │ smlabtmi r1, sp, r9, lr │ │ │ │ ldrbmi r2, [r0], -r7, ror #5 │ │ │ │ - asrvs pc, sl, #12 @ │ │ │ │ + msrvs (UNDEF: 104), sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf13f012d │ │ │ │ - @ instruction: 0xe770fd93 │ │ │ │ + @ instruction: 0xe770fd77 │ │ │ │ tstcs r2, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x12fe364 │ │ │ │ ldrbmi r2, [r0], -lr, lsl #5 │ │ │ │ - ldrbtpl pc, [r4], #1610 @ 0x64a @ │ │ │ │ + ldrtpl pc, [ip], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe6b9fd7d │ │ │ │ + ldrt pc, [r9], r1, ror #26 @ │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x103e368 │ │ │ │ @ instruction: 0x46502296 │ │ │ │ - strtvs pc, [ip], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbtpl pc, [r4], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - strt pc, [r3], r7, ror #26 │ │ │ │ + strt pc, [r3], fp, asr #26 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0xd7e36c │ │ │ │ @ instruction: 0x4650229e │ │ │ │ - strbtvs pc, [r4], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strtvs pc, [ip], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - pkhtb pc, sp, r1, asr #26 @ │ │ │ │ + @ instruction: 0xe68dfd35 │ │ │ │ bllt 0xef96fc │ │ │ │ bls 0x1396fc │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00382b01 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xff9cf254 │ │ │ │ + @ instruction: 0xff80f254 │ │ │ │ ldrb r9, [r1], sl │ │ │ │ ldmdblt fp!, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r5, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blx 0x5d716 │ │ │ │ svclt 0x0038f102 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xff8af254 │ │ │ │ + @ instruction: 0xff6ef254 │ │ │ │ ldrt r9, [pc], r9 │ │ │ │ blcs 0x39744 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {3} │ │ │ │ blx 0x39756 │ │ │ │ blls 0x14ef40 │ │ │ │ blx 0x1b8b52 │ │ │ │ blx 0x10ef42 │ │ │ │ blls 0x2cef44 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xff74f254 │ │ │ │ + @ instruction: 0xff58f254 │ │ │ │ strt r9, [r9], r7 │ │ │ │ blcs 0x39774 │ │ │ │ svcge 0x0049f43f │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x120420 │ │ │ │ blcc 0xccd288 │ │ │ │ @ instruction: 0xf8c99b0a │ │ │ │ @@ -2672,31 +2672,31 @@ │ │ │ │ sbcscc pc, r4, r9, asr #17 │ │ │ │ stmib r9, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8c9572e │ │ │ │ @ instruction: 0xf8c930b4 │ │ │ │ @ instruction: 0xf89420d8 │ │ │ │ @ instruction: 0xf8883050 │ │ │ │ @ instruction: 0xe6b730b3 │ │ │ │ - eorseq sp, r2, r0, ror pc │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe43edbc │ │ │ │ @ instruction: 0x460c4f90 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ - mcr2 0, 2, pc, cr0, cr11, {7} @ │ │ │ │ + mcr2 0, 1, pc, cr4, cr11, {7} @ │ │ │ │ smladls r0, r8, r3, r2 │ │ │ │ - addcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subcc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicseq pc, r4, fp, asr #4 │ │ │ │ + orrseq pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + stc2l 0, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ strmi r2, [r0], r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2709,69 +2709,69 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - sbcsvs pc, r0, r6, asr #12 │ │ │ │ + addsvs pc, r8, r6, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - cdp2 1, 9, cr15, cr12, cr15, {1} │ │ │ │ + cdp2 1, 8, cr15, cr0, cr15, {1} │ │ │ │ strmi r4, [r4], -pc, ror #22 │ │ │ │ - rscvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + adcsvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64a2400 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf13f1229 │ │ │ │ - @ instruction: 0xe055fc93 │ │ │ │ - orrcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subs pc, r5, r7, ror ip @ │ │ │ │ + movtcc pc, #50762 @ 0xc64a @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - bleq 0xff54f584 │ │ │ │ + bleq 0xfe74f584 │ │ │ │ bleq 0xb8f75c │ │ │ │ strtmi r9, [r9], r3, lsl #12 │ │ │ │ beq 0x84f078 │ │ │ │ @ instruction: 0xf8d9461e │ │ │ │ stccs 0, cr4, [r8], {224} @ 0xe0 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrsbne pc, [ip], #137 @ 0x89 @ │ │ │ │ movweq lr, #6920 @ 0x1b08 │ │ │ │ umlalscc pc, r7, r3, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stccs 0, cr8, [r0], {132} @ 0x84 │ │ │ │ strtmi sp, [r8], -r7, rrx │ │ │ │ - ldc2l 0, cr15, [r4, #1004] @ 0x3ec │ │ │ │ + ldc2 0, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0x46322318 │ │ │ │ smlsdls r0, r9, r6, r4 │ │ │ │ - stc2 0, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ + stc2l 0, cr15, [r4], #1004 @ 0x3ec │ │ │ │ andsle r2, r0, r2, lsl #24 │ │ │ │ suble r2, r6, r3, lsl #24 │ │ │ │ eorsle r2, fp, r4, lsl #24 │ │ │ │ cmple fp, r6, lsl #24 │ │ │ │ umlalscc pc, r4, r0, r8 @ │ │ │ │ @ instruction: 0xf109b15b │ │ │ │ ldrbmi r0, [r1, #2312] @ 0x908 │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ adcseq pc, fp, r8, lsl #17 │ │ │ │ @ instruction: 0xf890e01d │ │ │ │ blcs 0x1ef9c │ │ │ │ mcrls 1, 0, sp, cr3, cr3, {7} │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - vceq.f32 , , │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ + vceq.f32 d31, d11, d25 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blmi 0xfe45b0 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ - ldc2 1, cr15, [ip], #-252 @ 0xffffff04 │ │ │ │ + stc2 1, cr15, [r0], #-252 @ 0xffffff04 │ │ │ │ blmi 0xe5acfc │ │ │ │ blls 0x16cd68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r9, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2789,51 +2789,51 @@ │ │ │ │ @ instruction: 0xd1b42c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r8, r1] │ │ │ │ cdpls 7, 0, cr14, cr3, cr15, {5} │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - blmi 0x85255c │ │ │ │ + blmi 0x8524ec │ │ │ │ vmax.s8 d20, d11, d4 │ │ │ │ - vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q8, d0, d20 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #4 │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subne pc, r5, #64, 4 │ │ │ │ - blx 0xffd4f286 │ │ │ │ + blx 0xff64f286 │ │ │ │ mcrls 7, 0, lr, cr3, cr6, {5} │ │ │ │ - sbcsvs pc, r0, r6, asr #12 │ │ │ │ + addsvs pc, r8, r6, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - strteq pc, [ip], #-587 @ 0xfffffdb5 │ │ │ │ + ldrbtvc pc, [r4], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - stc2l 1, cr15, [r0, #188]! @ 0xbc │ │ │ │ + stc2l 1, cr15, [r4, #188] @ 0xbc │ │ │ │ @ instruction: 0x46024b11 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #4 │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe79dfbdb │ │ │ │ - blx 0xffa4f810 │ │ │ │ + @ instruction: 0xe79dfbbf │ │ │ │ + blx 0xff24f810 │ │ │ │ @ instruction: 0xf0fb4628 │ │ │ │ - tstpcs r8, #3520 @ p-variant is OBSOLETE @ 0xdc0 │ │ │ │ + tstpcs r8, #1728 @ p-variant is OBSOLETE @ 0x6c0 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - @ instruction: 0xe766fc5d │ │ │ │ + strb pc, [r6, -r1, asr #24]! @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, ip, asr pc │ │ │ │ - eorseq sp, r2, ip, lsl #31 │ │ │ │ - eorseq sp, r2, r4, lsr #31 │ │ │ │ + eorseq sp, r2, r4, lsr #30 │ │ │ │ + eorseq sp, r2, r4, asr pc │ │ │ │ + eorseq sp, r2, ip, ror #30 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2871,94 +2871,94 @@ │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svclt 0x0098429a │ │ │ │ stmdale r0!, {r0, sp} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blx 0x15101a │ │ │ │ - sbcseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + adceq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3d78e0 │ │ │ │ - blx 0x164f3be │ │ │ │ + blx 0xf4f3be │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ blmi 0x251ae8 │ │ │ │ - eorsne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rscseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13f1291 │ │ │ │ - @ instruction: 0xe7e5fb3f │ │ │ │ + strb pc, [r5, r3, lsr #22]! @ │ │ │ │ @ instruction: 0xf966f7fd │ │ │ │ - eorseq sp, r2, r0, asr #31 │ │ │ │ + eorseq sp, r2, r8, lsl #31 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d11, d11 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - orrne pc, ip, fp, asr #4 │ │ │ │ + cmppne r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13c2238 │ │ │ │ - svclt 0x0000b8e3 │ │ │ │ + svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - ldrtcc pc, [r0], -sl, asr #12 @ │ │ │ │ + ldrbtcs pc, [r8], sl, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ strvc pc, [ip, -r0, lsl #10] │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrmi r2, [r8, r7, lsl #5] │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8d4228a │ │ │ │ eorsvs r6, r5, r0, asr r2 │ │ │ │ subspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf13c73ab │ │ │ │ - @ instruction: 0x4620f8bd │ │ │ │ + strtmi pc, [r0], -r1, lsr #17 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00bcf0d3 │ │ │ │ + svclt 0x00a0f0d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmov.i32 d20, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf13b3b04 │ │ │ │ - @ instruction: 0xf104ff39 │ │ │ │ + @ instruction: 0xf104ff1d │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - @ instruction: 0xf104f9f3 │ │ │ │ + @ instruction: 0xf104f9d7 │ │ │ │ @ instruction: 0xf13c0058 │ │ │ │ - @ instruction: 0xf104f9ef │ │ │ │ + @ instruction: 0xf104f9d3 │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf13c4010 │ │ │ │ - svclt 0x0000b9e9 │ │ │ │ + svclt 0x0000b9cd │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64a681b │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ - teqpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - stmlt r2, {r2, r3, r4, r5, r8, ip, sp, lr, pc} │ │ │ │ + stmdalt r6!, {r2, r3, r4, r5, r8, ip, sp, lr, pc}^ │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #196, 4 @ 0x4000000c │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2978,15 +2978,15 @@ │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vorr.i32 d20, #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -3007,41 +3007,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #196, 4 @ 0x4000000c │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - bicsvc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + movvc pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcne pc, r8, fp, asr #4 │ │ │ │ + rsbsne pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf8c4f969 │ │ │ │ + @ instruction: 0xf8c4f951 │ │ │ │ strb r3, [r3, r4, asr #5] │ │ │ │ - bicsvc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + movvc pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, fp, asr #4 │ │ │ │ + addsne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000f957 │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vtst.8 d20, d11, d7 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d4, d3 │ │ │ │ @@ -3079,15 +3079,15 @@ │ │ │ │ blmi 0x9a4a44 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - mrc2 0, 3, pc, cr6, cr3, {6} │ │ │ │ + mrc2 0, 2, pc, cr10, cr3, {6} │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3103,32 +3103,32 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ addpl pc, r4, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - eorscc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rscscs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscs r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ bcs 0x3fda4 │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - @ instruction: 0xf896f294 │ │ │ │ + @ instruction: 0xf876f294 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r4, r5, r8, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - strmi pc, [r1], -r7, lsr #23 │ │ │ │ + strmi pc, [r1], -fp, lsl #23 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #6 │ │ │ │ strpl lr, [r1], #-2497 @ 0xfffff63f │ │ │ │ pop {r0, r1, r3, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xe6434070 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3149,20 +3149,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vorr.i32 d20, #524288 @ 0x00080000 │ │ │ │ sbccs r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf64a1d28 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ strpl pc, [r4], #578 @ 0x242 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bcc 0xc50c3c │ │ │ │ + bcs 0xffe50c3c │ │ │ │ beq 0xb8fe18 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94935 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d3d8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3174,54 +3174,54 @@ │ │ │ │ sub fp, r3, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b17c │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf0d39071 │ │ │ │ - @ instruction: 0xf108fdc7 │ │ │ │ + @ instruction: 0xf108fdab │ │ │ │ @ instruction: 0xf8d40801 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf108d1ef │ │ │ │ @ instruction: 0xf8c50801 │ │ │ │ stmdavs fp!, {pc} │ │ │ │ vldrle d2, [r2, #-4] │ │ │ │ strpl pc, [r4], #578 @ 0x242 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldmdbcc r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcs r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ bicscs r4, pc, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ bfimi r0, ip, (invalid: 2:0) │ │ │ │ blcs 0x6d44c │ │ │ │ ldmdami r4, {r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf64a22e5 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf13b012d │ │ │ │ - ldmibpl r3!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r3!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ andlt r2, r2, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strb r4, [lr, r8, asr #13] │ │ │ │ - strbtne pc, [ip], #587 @ 0x24b @ │ │ │ │ + ldrtne pc, [r4], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbccs r4, r5, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r6, #-156] @ 0xffffff64 │ │ │ │ + ldc2 2, cr15, [sl, #-156]! @ 0xffffff64 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ addseq r4, r5, r8, lsr r4 │ │ │ │ - eorseq sp, r2, r8, ror #31 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x6173d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ stccc 0, cr4, [r1], {128} @ 0x80 │ │ │ │ @@ -3232,24 +3232,24 @@ │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vorr.i32 d20, #524288 @ 0x00080000 │ │ │ │ rscscs r0, r2, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf64a1d28 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0xf8404628 │ │ │ │ - @ instruction: 0xf13c4b58 │ │ │ │ - stcne 8, cr15, [r8, #-52]! @ 0xffffffcc │ │ │ │ - teqpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf13b4b58 │ │ │ │ + stcne 15, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ @ instruction: 0xf13b22f5 │ │ │ │ - svclt 0x0000be3d │ │ │ │ + svclt 0x0000be21 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ vqadd.s8 , q2, q8 │ │ │ │ @@ -3261,25 +3261,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460581f0 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vadd.f32 d17, d11, d16 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xf885e520 │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d18, d3 │ │ │ │ vmlal.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64a0895 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vqshl.s64 q9, q12, #0 │ │ │ │ @ instruction: 0xf8d8072d │ │ │ │ stmdami r7, {sp, lr} │ │ │ │ @ instruction: 0x463a23b9 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @@ -3299,34 +3299,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vadd.f32 d17, d11, d16 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ stmdami r7, {r4, r5, r6, lr} │ │ │ │ stmdavs r3!, {r2, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ rsbsvs pc, r1, r5, lsl #17 │ │ │ │ eorvs r3, r3, r1, lsl #22 │ │ │ │ blcs 0x6d604 │ │ │ │ @ instruction: 0xf104d1f3 │ │ │ │ @ instruction: 0xf13b0020 │ │ │ │ - ubfx pc, sp, #30, #15 │ │ │ │ + strb pc, [lr, r1, asr #30]! @ │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - @ instruction: 0x4601fa1b │ │ │ │ + @ instruction: 0x4601f9ff │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ stmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ orrhi r5, fp, r1, lsl #8 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e4b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7c0 │ │ │ │ @@ -3339,96 +3339,96 @@ │ │ │ │ orrlt r0, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf8c46803 │ │ │ │ blcs 0x1ff14 │ │ │ │ @ instruction: 0xf8c4d1f4 │ │ │ │ andvs r6, r5, r0, asr r2 │ │ │ │ blcs 0x321fc │ │ │ │ vqadd.s16 , , │ │ │ │ - @ instruction: 0xf8d4fa39 │ │ │ │ + @ instruction: 0xf8d4fa1d │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andcs sp, r0, lr, ror #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdapl r0!, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - teqpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf64ad054 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c026f8 │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r0, lsl #18 │ │ │ │ - blx 0x24febc │ │ │ │ + @ instruction: 0xf9ecf219 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r5, r8, r9, ip, sp, pc} │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ - ldc2 1, cr15, [r8, #-236]! @ 0xffffff14 │ │ │ │ + ldc2 1, cr15, [ip, #-236] @ 0xffffff14 │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e54f4 │ │ │ │ blcs 0x24f18 │ │ │ │ movwcs sp, #4572 @ 0x11dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d573a3 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - teqpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [r6, #-236] @ 0xffffff14 │ │ │ │ + ldc2l 1, cr15, [sl], #236 @ 0xec │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - @ instruction: 0xf14dbed7 │ │ │ │ - @ instruction: 0xf7ffffc3 │ │ │ │ + @ instruction: 0xf14dbebb │ │ │ │ + @ instruction: 0xf7ffffa7 │ │ │ │ strtmi pc, [r8], -r7, ror #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe93 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - @ instruction: 0xffb4f14d │ │ │ │ + @ instruction: 0xff98f14d │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - svclt 0x0000bcf3 │ │ │ │ + svclt 0x0000bcd7 │ │ │ │ addseq r4, r5, r8, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fb8 │ │ │ │ addlt r4, sp, r2, asr #22 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ cdpvs 3, 0, cr0, cr3, cr0, {0} │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ ldrdcc pc, [r8], r3 │ │ │ │ ldrmi fp, [r8, fp, lsl #2] │ │ │ │ andscs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf92ef219 │ │ │ │ + @ instruction: 0xf912f219 │ │ │ │ tstpeq r0, #22 @ p-variant is OBSOLETE │ │ │ │ strpl lr, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf8d4d024 │ │ │ │ addvs r3, r3, ip, ror r2 │ │ │ │ @ instruction: 0xf100b353 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ tstpvc pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -3464,29 +3464,29 @@ │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ strcs r7, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff60f285 │ │ │ │ - @ instruction: 0xf960f13a │ │ │ │ + @ instruction: 0xff40f285 │ │ │ │ + @ instruction: 0xf944f13a │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ strls r9, [r4], -r6, lsl #20 │ │ │ │ - andcs pc, r4, fp, asr #4 │ │ │ │ + sbcne pc, ip, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - ldr pc, [r0, fp, lsr #28]! │ │ │ │ + ldr pc, [r0, pc, lsl #28]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - subcs pc, r0, fp, asr #4 │ │ │ │ + andcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1439600 │ │ │ │ - str pc, [r6, r1, lsr #28]! │ │ │ │ - ldc2 2, cr15, [r6, #588]! @ 0x24c │ │ │ │ + str pc, [r6, r5, lsl #28]! │ │ │ │ + ldc2 2, cr15, [r6, #588] @ 0x24c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r1, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @@ -3501,15 +3501,15 @@ │ │ │ │ ldmdavs fp, {r1, r8, sl, ip, lr} │ │ │ │ blmi 0x9c1e54 │ │ │ │ blls 0x2ed8d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 115) │ │ │ │ andlt r4, ip, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt r4!, {r0, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r8, {r0, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -3519,29 +3519,29 @@ │ │ │ │ @ instruction: 0xf8d02395 │ │ │ │ ldmib r4, {r2, r6, r7, r9, ip, sp, lr}^ │ │ │ │ ldmdavc fp, {r9, sl, pc} │ │ │ │ strtmi fp, [r9], -r3, asr #3 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ vabal.s8 , d5, d8 │ │ │ │ - @ instruction: 0xf13afef3 │ │ │ │ - blls 0x251c98 │ │ │ │ + @ instruction: 0xf13afed3 │ │ │ │ + blls 0x251c28 │ │ │ │ bls 0x1a50d4 │ │ │ │ vmax.s8 d25, d11, d4 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ strls r8, [r3, #-8] │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - @ instruction: 0xe7befdbd │ │ │ │ + ldr pc, [lr, r1, lsr #27]! │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ vmax.s8 d25, d11, d0 │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf143002d │ │ │ │ - @ instruction: 0xe7b4fdb3 │ │ │ │ - stc2l 2, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + @ instruction: 0xe7b4fd97 │ │ │ │ + stc2 2, cr15, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3627,66 +3627,66 @@ │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa52b0 │ │ │ │ blcs 0x147b40 │ │ │ │ strbmi sp, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrcc sp, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strbmi r3, [r5], #-1297 @ 0xfffffaef │ │ │ │ vshl.s8 d20, d12, d11 │ │ │ │ - vmul.i d18, d16, d0[7] │ │ │ │ + @ instruction: 0xf2c028b4 │ │ │ │ @ instruction: 0xf814082d │ │ │ │ strbmi r2, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs 0x2e0a8 │ │ │ │ strbmi sp, [r2, #-333] @ 0xfffffeb3 │ │ │ │ vpmin.s8 , , q9 │ │ │ │ - @ instruction: 0xf2c029dc │ │ │ │ + vqdmlal.s q9, d16, d20 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ blt 0x49bb00 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ strbmi fp, [r2, #-2507] @ 0xfffff635 │ │ │ │ vpmin.s8 , , q3 │ │ │ │ - vmul.f d18, d16, d0[5] │ │ │ │ + vqdmlal.s q9, d16, d28 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0af4 │ │ │ │ addslt fp, r2, #335872 @ 0x52000 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ vpmin.s8 d29, d27, d28 │ │ │ │ - vmul.f d18, d16, d0[5] │ │ │ │ + vqdmlal.s q9, d16, d28 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b28 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ vpmax.s8 d29, d27, d20 │ │ │ │ - @ instruction: 0xf2c029dc │ │ │ │ + vqdmlal.s q9, d16, d20 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ @ instruction: 0x47b02012 │ │ │ │ ldclle 5, cr4, [r6], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3697,52 +3697,52 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5a78 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3de8 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, q2, q10 │ │ │ │ - vtst.8 , , │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vtst.8 , , │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ blx 0x114892 │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ vmin.s8 d20, d27, d28 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d16, d0[3] │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - tstpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccs pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ vadd.f32 d29, d11, d20 │ │ │ │ - vsra.s64 q9, q10, #64 │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ ldrbmi sl, [ip], -r0 │ │ │ │ vmax.s8 d20, d28, d10 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ andls r0, r1, r2, lsr r0 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ ssatmi r4, #2, r1, asr #12 │ │ │ │ stmiane r2!, {r6, r9, sl, lr} │ │ │ │ mvnvc lr, #68608 @ 0x10c00 │ │ │ │ sbfxmi r4, ip, #8, #25 │ │ │ │ ldrtmi r4, [r3], -r6, lsr #5 │ │ │ │ @@ -3764,46 +3764,46 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [lr], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8d04604 │ │ │ │ ldmdbeq fp, {r2, r7}^ │ │ │ │ bicvc lr, r3, r1, lsl #22 │ │ │ │ - ldc2l 1, cr15, [r6], #420 @ 0x1a4 │ │ │ │ + ldc2l 1, cr15, [sl], {105} @ 0x69 │ │ │ │ cmplt r0, r5, lsl #12 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r5, -r8] │ │ │ │ andcs r6, r3, #48, 16 @ 0x300000 │ │ │ │ - ldc2l 1, cr15, [lr, #-420]! @ 0xfffffe5c │ │ │ │ + stc2l 1, cr15, [r2, #-420]! @ 0xfffffe5c │ │ │ │ ldrdne pc, [r4], r4 │ │ │ │ eorle r2, r0, r3, lsl #18 │ │ │ │ andsle r2, r0, r6, lsl #18 │ │ │ │ mrc 15, 0, r4, cr13, cr5, {0} │ │ │ │ ldmdbpl fp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf1696830 │ │ │ │ - teqppl r8, pc, ror #28 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, r3, asr lr @ p-variant is OBSOLETE │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ strcs r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - ldc2 1, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ + ldc2 1, cr15, [r8, #-420] @ 0xfffffe5c │ │ │ │ svcmi 0x000de7da │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf64d6830 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf1690232 │ │ │ │ - ldmdbpl fp!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ svcmi 0x0006e7e6 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andcs r6, r2, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf1692101 │ │ │ │ - ldmdbpl fp!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ svclt 0x0000e7da │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 0xfec52064 │ │ │ │ @@ -3814,15 +3814,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ stmdb r5, {r8, sp}^ │ │ │ │ strbmi r2, [r8], -r2, lsl #6 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbhi pc, [r0], #-2269 @ 0xfffff723 @ │ │ │ │ - stmia r8, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r0!, {r1, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ eorvs r2, ip, r0, lsl #8 │ │ │ │ andmi pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xff7ef7ff │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a36 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @@ -3841,47 +3841,47 @@ │ │ │ │ ldrbmi r0, [r3], #-2058 @ 0xfffff7f6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdavs r8!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sl, [sl], -r4, lsl #22 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - @ instruction: 0xf8b8f16a │ │ │ │ + @ instruction: 0xf89cf16a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmiblt r2!, {r0, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf1694628 │ │ │ │ - @ instruction: 0x2001fcb5 │ │ │ │ + mulcs r1, r9, ip │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ strtcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1290300 │ │ │ │ stcmi 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r6, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ vhadd.s8 d19, d11, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r0, ror #15 │ │ │ │ bcs 0x4ddac │ │ │ │ stmdbls r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf936f293 │ │ │ │ + @ instruction: 0xf916f293 │ │ │ │ str r9, [r5, r3, lsl #20]! │ │ │ │ vtst.8 d22, d11, d20 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r8}^ │ │ │ │ movwcs lr, #10581 @ 0x2955 │ │ │ │ strb r4, [r9, r0, lsr #15] │ │ │ │ - blx 0xfe85089c │ │ │ │ + blx 0xfe05089c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3899,48 +3899,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9ebc │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf16a9400 │ │ │ │ - stmdacs r0, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ blls 0x108684 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - mcrr2 1, 6, pc, r6, cr9 @ │ │ │ │ + stc2 1, cr15, [sl], #-420 @ 0xfffffe5c │ │ │ │ blmi 0x39becc │ │ │ │ blls 0x26df34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ vhadd.s8 d19, d11, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d19, d5[2] │ │ │ │ - svclt 0x0000fa49 │ │ │ │ + svclt 0x0000fa29 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c7ac │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r2, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf8dd4603 │ │ │ │ @@ -3957,23 +3957,23 @@ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x947a0 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - @ instruction: 0xffd0f169 │ │ │ │ + @ instruction: 0xffb4f169 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d3, d2[1] │ │ │ │ - @ instruction: 0xf1c9f871 │ │ │ │ + @ instruction: 0xf1c9f851 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656fcc │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3984,97 +3984,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf169a804 │ │ │ │ - mulcs r1, r9, fp │ │ │ │ + andcs pc, r1, sp, ror fp @ │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s16 q7, d19, d4[3] │ │ │ │ - vmla.i8 d31, d27, d19 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vmla.i8 d31, d27, d3 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q10, d0, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ blmi 0x114110 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9a8f25e │ │ │ │ + @ instruction: 0xf990f25e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq lr, r2, r4 │ │ │ │ + eorseq sp, r2, ip, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr4, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r6, {r2, r3, r5, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r2, r4, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff6505 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548580 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -r5, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 4, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr8, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2419 @ 0x973 │ │ │ │ @ instruction: 0xf169ab02 │ │ │ │ - ldmiblt r8, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf169a806 │ │ │ │ - andcs pc, r1, r9, lsr fp @ │ │ │ │ + andcs pc, r1, sp, lsl fp @ │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmul.i8 , , q9 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ ldrb r4, [pc, r8, lsr #15] │ │ │ │ strb r4, [r1, r8, lsr #12]! │ │ │ │ - @ instruction: 0xf938f293 │ │ │ │ - tstpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf918f293 │ │ │ │ + bicscc pc, r4, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, ip, fp, asr #4 │ │ │ │ + rscscc pc, r4, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s16 , q7, │ │ │ │ - svclt 0x0000f93d │ │ │ │ + svclt 0x0000f925 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq lr, r2, r8, lsl r0 │ │ │ │ + eorseq sp, r2, r0, ror #31 │ │ │ │ ldrlt r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ vmax.s8 d20, d13, d2 │ │ │ │ - vmla.f d16, d0, d0[1] │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ strtmi r4, [r3], -r0 │ │ │ │ blmi 0x1522d4 │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4106,70 +4106,70 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r5, lsr fp │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp 2, 8, cr15, cr0, cr1, {4} │ │ │ │ + cdp 2, 6, cr15, cr8, cr1, {4} │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4642f999 │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ msrne SPSR_c, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ movtne pc, #21060 @ 0x5244 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54544 @ 0xd510 │ │ │ │ ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls r3, #-2080374784 @ 0x84000000 │ │ │ │ - @ instruction: 0x63b1f24c │ │ │ │ + orrvs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnlt fp, #14336 @ 0x3800 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d29, d11, d10 │ │ │ │ - vmov.i32 q10, #67108864 @ 0x04000000 │ │ │ │ + vmov.i32 d20, #201326592 @ 0x0c000000 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ bl 0xfee252e8 │ │ │ │ andsle r0, r1, r4, lsl #16 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - mrc2 2, 6, pc, cr0, cr2, {4} │ │ │ │ + mrc2 2, 5, pc, cr0, cr2, {4} │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r8], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r4, lsl #12 │ │ │ │ - @ instruction: 0xf8f2f272 │ │ │ │ + @ instruction: 0xf8daf272 │ │ │ │ ble 0xffa5f27c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [r9, lr, lsl #6] │ │ │ │ - @ instruction: 0xf870f293 │ │ │ │ + @ instruction: 0xf850f293 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c56880 │ │ │ │ - stmdacs r0, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r5, ip, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -4178,47 +4178,47 @@ │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, sp, lsr fp │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ - @ instruction: 0xf924f0c5 │ │ │ │ + @ instruction: 0xf908f0c5 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - stcl 2, cr15, [sl, #516]! @ 0x204 │ │ │ │ + ldcl 2, cr15, [r2, #516] @ 0x204 │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vrsra.s64 d18, d17, #64 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - @ instruction: 0x63b1f24c │ │ │ │ + orrvs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ac38 │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - stmdbmi r0!, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r8!, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d2, d0 │ │ │ │ - blls 0x453c8c │ │ │ │ + blls 0x453c0c │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d2, d10 │ │ │ │ - stccs 8, cr15, [r0], {101} @ 0x65 │ │ │ │ + stccs 8, cr15, [r0], {77} @ 0x4d │ │ │ │ blmi 0x5caf2c │ │ │ │ blls 0xaee404 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4230,103 +4230,103 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ vrhadd.s8 d18, d11, d1 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ vhadd.s d16, d1, d29 │ │ │ │ - @ instruction: 0xe7d4f9d9 │ │ │ │ - @ instruction: 0xffd0f292 │ │ │ │ + ldrb pc, [r4, r1, asr #19] @ │ │ │ │ + @ instruction: 0xffb0f292 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbhi pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ ldrmi fp, [r4], -r5, lsl #1 │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ - blx 0xff050c78 │ │ │ │ + blx 0xfe950c78 │ │ │ │ strmi r9, [r2], r0, lsl #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ strbmi r6, [r3], -r5, ror #21 │ │ │ │ sbfxmi r4, r2, #12, #9 │ │ │ │ @ instruction: 0xf1b8bbb8 │ │ │ │ stcle 15, cr0, [r6, #-0] │ │ │ │ ldrbcc pc, [pc, r8, lsl #2]! @ │ │ │ │ - rsbmi pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + eorsmi pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbcc pc, [pc, #266]! @ 0x1454a @ │ │ │ │ @ instruction: 0xf1ca4457 │ │ │ │ vmla.i8 d16, d6, d1 │ │ │ │ - vqdmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c04b90 │ │ │ │ @ instruction: 0xf8cd0b31 │ │ │ │ strbmi sl, [r2], ip │ │ │ │ bl 0x265e98 │ │ │ │ ldrtmi r0, [r2], -r5, lsl #6 │ │ │ │ ldrbeq r4, [fp], r1, asr #12 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f815 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ strhle r4, [lr, #45]! @ 0x2d │ │ │ │ @ instruction: 0xf8dd46d0 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ - blx 0xffcd0ce4 │ │ │ │ + blx 0xff5d0ce4 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ vhadd.s8 d19, d11, d0 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s16 q2, q4, q0 │ │ │ │ - @ instruction: 0x4640fadd │ │ │ │ + strbmi pc, [r0], -r1, asr #21 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - orrmi pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + cmppmi r4, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ - orrsmi pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + cmppmi ip, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e78c │ │ │ │ ldrlt r4, [r0], #-1684 @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - orrpl pc, r8, r3, asr #12 │ │ │ │ + cmpppl r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdmi lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46a4 │ │ │ │ strbmi r4, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ stmdacs r5, {r4, r5, sl, ip, sp, pc} │ │ │ │ andle r9, r9, r2, lsl #24 │ │ │ │ vmax.s8 d20, d27, d4 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ strbtmi r0, [r2], -sp, lsr #2 │ │ │ │ ldrdcc lr, [r0], -r4 │ │ │ │ @ instruction: 0x4718bc30 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ - asrsmi pc, fp, #4 @ │ │ │ │ + cmnpmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldclt 6, cr4, [r0], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x00004760 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ smlatbcs r0, r0, r2, r2 │ │ │ │ - ldcl 2, cr15, [r8], {129} @ 0x81 │ │ │ │ + stcl 2, cr15, [r0], {129} @ 0x81 │ │ │ │ @ instruction: 0xf04f2104 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vrsra.s64 q10, , #64 │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ stmib r4, {r2, r7}^ │ │ │ │ @@ -4338,15 +4338,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - ldc 2, cr15, [r0], #516 @ 0x204 │ │ │ │ + ldc 2, cr15, [r8], {129} @ 0x81 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ rscsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4362,45 +4362,45 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbtmi pc, [ip], #587 @ 0x24b @ │ │ │ │ + ldrtmi pc, [r4], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msreq CPSR_fs, #-536870908 @ 0xe0000004 │ │ │ │ + mvnsvc pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsmi pc, r4, fp, asr #4 │ │ │ │ + orrsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - svclt 0x0000fc45 │ │ │ │ + svclt 0x0000fc29 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ blmi 0x43ee40 │ │ │ │ ldmdavs fp, {r0, r2, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf8520300 │ │ │ │ andls r1, r0, #4, 22 @ 0x1000 │ │ │ │ - blx 0x9d0eca │ │ │ │ + blx 0x2d0eca │ │ │ │ blmi 0x2ae7c4 │ │ │ │ ldmdavs sl, {r6, r8, r9, fp, ip} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #2 │ │ │ │ - svclt 0x0000fe93 │ │ │ │ + svclt 0x0000fe73 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 q10, q12, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4411,15 +4411,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcc lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @@ -4823,28 +4823,28 @@ │ │ │ │ blx 0x8d558c │ │ │ │ sbcsmi pc, r3, r5, lsl #10 │ │ │ │ stmib r0, {r0, r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ bvc 0x12b2120 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ usaxmi sl, r4, r5 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - vadd.i8 d31, d27, d31 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vtst.8 d31, d27, d3 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0x94e04 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xbd16ce │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + blx 0x5d16ce │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6bf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f80 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4875,39 +4875,39 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd30 │ │ │ │ svclt 0x00010f01 │ │ │ │ andcs r6, r0, #68 @ 0x44 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ rscle r2, lr, r2, lsl #6 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x5952b0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - cdpvc 8, 1, cr15, cr3, cr11, {2} │ │ │ │ + cdpvc 8, 1, cr15, cr3, cr15, {1} │ │ │ │ ldmvs r1, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ ldrb r2, [sl, r2, lsl #6] │ │ │ │ - rsbpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + eorpl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s32 d1, d22, d27 │ │ │ │ - vtst.8 d31, d11, d19 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vtst.8 d31, d11, d7 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa66cc │ │ │ │ adcsne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf824f226 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ + @ instruction: 0xf808f226 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #572 @ 0x23c │ │ │ │ @ instruction: 0xf04f0bc6 │ │ │ │ stmdavs r4!, {sl, fp} │ │ │ │ @@ -5321,21 +5321,21 @@ │ │ │ │ svclt 0x0098608b │ │ │ │ strmi lr, [r2, #-2497] @ 0xfffff63f │ │ │ │ blcs 0x3c0e8 │ │ │ │ bvc 0xfe549628 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ stccs 6, cr4, [r0], {32} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bac │ │ │ │ vhsub.s16 , q14, q6 │ │ │ │ - stmdavc sp, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc sp, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwmi lr, #46495 @ 0xb59f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [r8, fp, lsl #12] │ │ │ │ b 0xfe0dd930 │ │ │ │ strmi r0, [lr], ip, lsl #16 │ │ │ │ @ instruction: 0xf88d4546 │ │ │ │ @@ -5498,15 +5498,15 @@ │ │ │ │ b 0x1053bbc │ │ │ │ blx 0x557c0 │ │ │ │ @ instruction: 0xf04ff108 │ │ │ │ tstls sl, r8, lsl #18 │ │ │ │ @ instruction: 0xf1c8900b │ │ │ │ tstls r9, r7, lsr #2 │ │ │ │ bllt 0xfe9d37ac │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ @ instruction: 0xf1c02403 │ │ │ │ @ instruction: 0xf1000e00 │ │ │ │ blx 0x1d8844 │ │ │ │ @ instruction: 0xf88df000 │ │ │ │ blx 0x9e580c │ │ │ │ b 0x1055008 │ │ │ │ @@ -5525,89 +5525,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144f09c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - stc2l 2, cr15, [r0, #368] @ 0x170 │ │ │ │ + stc2 2, cr15, [r8, #368]! @ 0x170 │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee60e │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r4], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ vsubhn.i32 d14, , │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe750af5c │ │ │ │ @ instruction: 0xf4bf4566 │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ - adcspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + addpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d6 │ │ │ │ - vqdmulh.s d31, d11, d5 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x9271c8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0xffdd2144 │ │ │ │ + blx 0xff6d2144 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ andcs sl, r0, r9, asr fp │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xffa52160 │ │ │ │ - adcpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0xff352160 │ │ │ │ + rsbpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55e12c │ │ │ │ - blx 0xff6d217c │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + blx 0xfefd217c │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff352198 │ │ │ │ + blx 0xfec52198 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfefd21b4 │ │ │ │ + blx 0xfe8d21b4 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x195de0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfed521c8 │ │ │ │ + blx 0xfe6521c8 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, ip, rrx │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r4, lsr #1 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #572 @ 0x23c │ │ │ │ strcs r0, [r0], -r7, asr #31 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -6015,20 +6015,20 @@ │ │ │ │ andcs fp, r0, r4, lsl #31 │ │ │ │ stmdals r3, {r3, r6, r7, sp, lr} │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ vceq.f32 d26, d27, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0xfeb16088 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9ecf25c │ │ │ │ + @ instruction: 0xf9d4f25c │ │ │ │ str r7, [r9, #2120]! @ 0x848 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0x2105e79c │ │ │ │ stmdaeq ip, {r0, r1, r7, r9, fp, sp, lr, pc} │ │ │ │ strbmi r4, [r7, #-1678] @ 0xfffff972 │ │ │ │ @@ -6191,15 +6191,15 @@ │ │ │ │ tstpls sl, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ streq lr, [r9], #-2628 @ 0xfffff5bc │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r9, fp, lsl #8 │ │ │ │ bllt 0xfec94280 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ @ instruction: 0xf1c42603 │ │ │ │ @ instruction: 0xf1040c00 │ │ │ │ blx 0x159b18 │ │ │ │ @ instruction: 0xf88df404 │ │ │ │ blx 0x96e2e0 │ │ │ │ b 0x11552d4 │ │ │ │ @@ -6219,89 +6219,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144fb80 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - @ instruction: 0xf854f25c │ │ │ │ + @ instruction: 0xf83cf25c │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee611 │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r6], -r3, lsl #3 │ │ │ │ @ instruction: 0x2e04a908 │ │ │ │ vsubhn.i32 d14, , q2 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ smlsld sl, r8, r4, pc @ │ │ │ │ - adcspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + addpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d4, d6 │ │ │ │ - vmla.f32 d31, d27, d9 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vmla.f32 , , │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x927ca0 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - stc2 2, cr15, [sl, #144] @ 0x90 │ │ │ │ + stc2l 2, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ andcs sl, r0, r2, ror #22 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - ldc2l 2, cr15, [ip, #-144]! @ 0xffffff70 │ │ │ │ - adcpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + stc2l 2, cr15, [r0, #-144]! @ 0xffffff70 │ │ │ │ + rsbpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55ec04 │ │ │ │ - stc2l 2, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + ldc2l 2, cr15, [r2, #-144] @ 0xffffff70 │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [r0, #-144]! @ 0xffffff70 │ │ │ │ + stc2l 2, cr15, [r4, #-144] @ 0xffffff70 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [r2, #-144] @ 0xffffff70 │ │ │ │ + ldc2 2, cr15, [r6, #-144]! @ 0xffffff70 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x1968b8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2l 2, cr15, [r8, #-144] @ 0xffffff70 │ │ │ │ + stc2 2, cr15, [ip, #-144]! @ 0xffffff70 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, ip, rrx │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r4, lsr #1 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2500] @ 0xfffff63c │ │ │ │ strdls r0, [r6], -r7 │ │ │ │ @@ -6722,21 +6722,21 @@ │ │ │ │ ldrcs r8, [r0, #-473] @ 0xfffffe27 │ │ │ │ stmdbls r3, {r9, sp} │ │ │ │ subsle r2, lr, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - ldmdavc lr, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc lr, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstmi r3, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a24613 │ │ │ │ b 0xfe31f714 │ │ │ │ ldrmi r0, [sl], -lr, lsl #24 │ │ │ │ @ instruction: 0xf88d4567 │ │ │ │ @@ -6896,15 +6896,15 @@ │ │ │ │ bicsle r2, sp, r5, lsl #18 │ │ │ │ @ instruction: 0xf0002a05 │ │ │ │ @ instruction: 0xf0158092 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab04 │ │ │ │ strbt sl, [r4], -sl, lsl #30 │ │ │ │ ldrbt r2, [lr], r0, lsl #14 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ blx 0xfecc51e0 │ │ │ │ eorcc pc, r0, r2, lsl #1 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 0xa6fac │ │ │ │ b 0x1114dc4 │ │ │ │ @ instruction: 0xf1c00308 │ │ │ │ @@ -6946,94 +6946,94 @@ │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ mvnsmi pc, r1 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r9, #3244032 @ 0x318000 │ │ │ │ andeq pc, r0, r0, asr #6 │ │ │ │ blvc 0x185065c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #71680 @ 0x11800 │ │ │ │ - blx 0xfe9d37d4 │ │ │ │ + blx 0xfe3d37d4 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ b 0x10999b8 │ │ │ │ b 0x13eb7ac │ │ │ │ @ instruction: 0x609a2ede │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf041e61b │ │ │ │ strb r4, [r6, #384]! @ 0x180 │ │ │ │ - blx 0xfe1538c8 │ │ │ │ + blx 0x19538c8 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ ldrmi sl, [r1], -r8, ror #30 │ │ │ │ bcs 0x141ab8 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ addmi r5, r3, #10 │ │ │ │ adcmi fp, lr, #8, 30 │ │ │ │ adcmi sp, lr, #4 │ │ │ │ @ instruction: 0xf4ff4183 │ │ │ │ @ instruction: 0xe731af3d │ │ │ │ @ instruction: 0xf67f45be │ │ │ │ @ instruction: 0xe72daf39 │ │ │ │ - adcpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xadf71c │ │ │ │ - @ instruction: 0xffe2f223 │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xffc6f223 │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #38912 @ 0x9800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffd4f223 │ │ │ │ - adcspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xffb8f223 │ │ │ │ + addpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s32 d2, d3, d6 │ │ │ │ - vmax.f32 , , │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vmax.f32 d31, d27, d25 │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d5 │ │ │ │ - stmdbcs r1, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r1, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blge 0x294030 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x4973f4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - andcs pc, r0, r9, lsr #31 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsl #31 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - mulcs r0, pc, pc @ │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r3, lsl #31 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - svclt 0x0000ff91 │ │ │ │ + svclt 0x0000ff75 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, ip, rrx │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r4, lsr #1 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ strcs r0, [r0, #-3014] @ 0xfffff43a │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -7443,20 +7443,20 @@ │ │ │ │ cdpeq 15, 1, cr11, cr11, cr4, {4} │ │ │ │ blls 0xef82c │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ vceq.f32 d26, d27, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0xfeb176d8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 2, 6, pc, cr4, cr10, {2} @ │ │ │ │ + mcr2 2, 5, pc, cr12, cr10, {2} @ │ │ │ │ mulgt r1, r1, r8 │ │ │ │ movwmi lr, #46505 @ 0xb5a9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [fp, fp, lsl #12] │ │ │ │ submi r2, r3, r5, lsl #2 │ │ │ │ addsmi r4, lr, #12, 12 @ 0xc00000 │ │ │ │ @@ -7619,15 +7619,15 @@ │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf7ff0e08 │ │ │ │ svclt 0x0000bbad │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ submi r2, r4, #12582912 @ 0xc00000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf000fa07 │ │ │ │ andspl pc, r0, sp, lsl #17 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r7 │ │ │ │ andls r4, r7, r0, lsr #6 │ │ │ │ @@ -7646,88 +7646,88 @@ │ │ │ │ streq fp, [r3], -r0, ror #2 │ │ │ │ andeq pc, r0, #64, 6 │ │ │ │ mvnsmi pc, #3 │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ tstmi r3, #192, 18 @ 0x300000 │ │ │ │ blvc 0x14511d4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - stc2 2, cr15, [lr, #-360]! @ 0xfffffe98 │ │ │ │ + ldc2 2, cr15, [r6, #-360] @ 0xfffffe98 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ stccs 6, cr14, [r6], {19} │ │ │ │ stccs 0, cr13, [r5], {7} │ │ │ │ strtmi sp, [r5], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ vsubhn.i16 d14, , q4 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr, pc}^ │ │ │ │ addmi r7, fp, #-2147483646 @ 0x80000002 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ ldrmi sp, [ip, #4]! │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe751af5d │ │ │ │ @ instruction: 0xf67f42b0 │ │ │ │ smlsld sl, sp, r9, pc @ │ │ │ │ - adcspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + addpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d3, d6 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x929388 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0x19d425c │ │ │ │ + blx 0x12d425c │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ andcs sl, r0, r3, ror #22 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x1654278 │ │ │ │ - adcpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0xf54278 │ │ │ │ + rsbpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56024c │ │ │ │ - blx 0x12d4294 │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + blx 0xbd4294 │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xf542b0 │ │ │ │ + blx 0x8542b0 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xbd42cc │ │ │ │ + blx 0x4d42cc │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x197f00 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x9542e0 │ │ │ │ + blx 0x2542e0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, ip, rrx │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r4, lsr #1 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6ec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ addlt r4, r2, sp, lsr sl │ │ │ │ @ instruction: 0xf96ef7fd │ │ │ │ blcc 0x75b10 │ │ │ │ @@ -7781,21 +7781,21 @@ │ │ │ │ b 0x102fcd0 │ │ │ │ beq 0xff26bc4c │ │ │ │ smlabteq r2, r4, r9, lr │ │ │ │ andcs lr, r0, #45875200 @ 0x2bc0000 │ │ │ │ addsvs pc, r0, #805306380 @ 0x3000000c │ │ │ │ msrcc SPSR_fc, #64, 4 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscvs pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf996f223 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ - eorseq lr, r2, r8, lsl #2 │ │ │ │ + @ instruction: 0xf97af223 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ andls sl, r3, r8, lsr #18 │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -8893,20 +8893,20 @@ │ │ │ │ tstmi r3, #3686400 @ 0x384000 │ │ │ │ strtmi r4, [ip], -pc, lsr #12 │ │ │ │ cdpls 4, 0, cr14, cr8, cr6, {4} │ │ │ │ @ instruction: 0x46d44691 │ │ │ │ str r9, [pc], #-517 @ 0x18cb4 │ │ │ │ mulmi sp, fp, r8 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #176, 22 @ 0x2c000 │ │ │ │ - blx 0x1c5563a │ │ │ │ + blx 0x165563a │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ ldmib sp, {r3, ip, pc}^ │ │ │ │ andls r5, r5, r4, lsl #8 │ │ │ │ ldrb r9, [r8], #3846 @ 0xf06 │ │ │ │ b 0x13a24e8 │ │ │ │ b 0x1259cf8 │ │ │ │ ldrtmi r0, [r1], -r2, lsl #10 │ │ │ │ @@ -9002,15 +9002,15 @@ │ │ │ │ bllt 0xfeb96e54 │ │ │ │ stmdbls r4, {r3, r8, sl, fp, ip, pc} │ │ │ │ ldmib sp, {r0, r2, r3, r8, r9, lr}^ │ │ │ │ movwmi r7, #61701 @ 0xf105 │ │ │ │ strmi r2, [ip], -r0, lsl #2 │ │ │ │ tstls r5, r8, lsl #2 │ │ │ │ @ instruction: 0xf28ee413 │ │ │ │ - blcs 0x1d78b0 │ │ │ │ + blcs 0x1d7830 │ │ │ │ blcs 0x18ce94 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr15, cr15, {3} │ │ │ │ blcs 0x1432d8 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ ldmib sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldmib sp, {r1, r4, r9, ip, lr}^ │ │ │ │ addmi r4, sl, #24, 2 │ │ │ │ @@ -9020,75 +9020,75 @@ │ │ │ │ @ instruction: 0xe621ae30 │ │ │ │ andspl lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x411ae9dd │ │ │ │ svclt 0x0008428a │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ ldr sl, [r5], -r4, lsr #28 │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #51200 @ 0xc800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffe4f221 │ │ │ │ + @ instruction: 0xffc8f221 │ │ │ │ blcs 0x7faf4 │ │ │ │ svcge 0x002ff43e │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xb1939c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vrecps.f32 d31, d27, d25 │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x96a788 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xffc6f221 │ │ │ │ - strtpl pc, [r4], #587 @ 0x24b │ │ │ │ + @ instruction: 0xffaaf221 │ │ │ │ + strbtpl pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46504b1e │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d1, d2 │ │ │ │ - vrecps.f32 d31, d27, d23 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vrecps.f32 d31, d27, d11 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x5a0f44 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xffa8f221 │ │ │ │ + @ instruction: 0xff8cf221 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x49940c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - mulcs r0, sp, pc @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsl #31 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - vrecps.f32 d31, d27, d3 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0x21903c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x4d58f4 │ │ │ │ + @ instruction: 0xf9faf259 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, ip, ror r1 │ │ │ │ - eorseq lr, r2, r8, lsr #2 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ - eorseq lr, r2, r8, lsr r1 │ │ │ │ - eorseq lr, r2, r4, ror #2 │ │ │ │ + eorseq lr, r2, r4, asr #2 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ + eorseq lr, r2, r0, lsl #2 │ │ │ │ + eorseq lr, r2, ip, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeec5204 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vqrdmlsh.s q8, q8, d2[1] │ │ │ │ @@ -9139,15 +9139,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x1ed59d4 │ │ │ │ + blx 0x17d59d4 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96a9c2 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x567cb0 │ │ │ │ @@ -9161,15 +9161,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ bl 0xfec2aa38 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - strmi pc, [r3], -pc, asr #20 │ │ │ │ + @ instruction: 0x4603fa33 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96ab42 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d3ecc │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9387,21 +9387,21 @@ │ │ │ │ blcs 0x92fa8 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x14da2c │ │ │ │ vhadd.s8 , , │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeb21488 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - stc2 2, cr15, [r6, #-132] @ 0xffffff7c │ │ │ │ + stc2l 2, cr15, [sl], #132 @ 0x84 │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x67cac │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ strle r0, [r2], #-1498 @ 0xfffffa26 │ │ │ │ @ instruction: 0xf1433d01 │ │ │ │ @ instruction: 0xf02303ff │ │ │ │ andscs r0, r0, #-67108861 @ 0xfc000003 │ │ │ │ @@ -9417,21 +9417,21 @@ │ │ │ │ beq 0x6f17fc │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe846180 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8f │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - blls 0x159264 │ │ │ │ + blls 0x159204 │ │ │ │ teqle ip, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [sl], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -9564,16 +9564,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwcs r0, #26656 @ 0x6820 │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ @ instruction: 0xf88d9b04 │ │ │ │ strbt r3, [ip], #-24 @ 0xffffffe8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ svclt 0x0000e5ce │ │ │ │ - mlaseq r2, r0, r1, lr │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ ldrbt r2, [r6], r0, lsl #4 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf1034259 │ │ │ │ blx 0x9abd0 │ │ │ │ blx 0x8d6360 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @ instruction: 0xf06f930d │ │ │ │ @@ -9609,30 +9609,30 @@ │ │ │ │ str r9, [r9, r4, lsl #6]! │ │ │ │ ldr r2, [sl, -r5, lsl #6]! │ │ │ │ blcs 0x403e4 │ │ │ │ andcs sp, r0, #176 @ 0xb0 │ │ │ │ blvc 0x19931d8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ vadd.f32 q13, , │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xe598b0 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - @ instruction: 0xf040fdd9 │ │ │ │ + @ instruction: 0xf040fdc1 │ │ │ │ strb r4, [r9], r0, lsl #1 │ │ │ │ blcs 0x8041c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ stmdavc sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ blcs 0x1d2e14 │ │ │ │ blcs 0x18d838 │ │ │ │ svcge 0x0071f47f │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ @ instruction: 0xf28de6b3 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r5, r2, #12 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {1} │ │ │ │ orrmi r4, r2, ip, lsr #11 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {7} │ │ │ │ blcs 0x1c0458 │ │ │ │ @@ -9643,45 +9643,45 @@ │ │ │ │ stmdbge sl, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [r6], r4, lsl #6 │ │ │ │ blcs 0x1c0474 │ │ │ │ svcge 0x004df43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ str r9, [lr], r4, lsl #6 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x699d30 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - submi pc, r1, fp, lsl #22 │ │ │ │ + submi pc, r1, pc, ror #21 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ strtmi r0, [r8], -sp, asr #31 │ │ │ │ vrshl.s8 d30, d16, d11 │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x459d58 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - strdcs pc, [r0], -r7 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r9, ror #21 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, asr #21 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000fadf │ │ │ │ + svclt 0x0000fac3 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r0, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d2[3] │ │ │ │ andls r5, r8, sl, lsl #14 │ │ │ │ @@ -9738,15 +9738,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 2, cr15, [ip, #312] @ 0x138 │ │ │ │ + ldc2 2, cr15, [r0, #312]! @ 0x138 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96b31e │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x56860c │ │ │ │ @@ -9760,15 +9760,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ bl 0xfec2b394 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ - strmi pc, [r3], -r1, lsr #27 │ │ │ │ + strmi pc, [r3], -r5, lsl #27 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96b49e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d4828 │ │ │ │ bls 0x20e6ec │ │ │ │ svclt 0x000845d6 │ │ │ │ @@ -9999,21 +9999,21 @@ │ │ │ │ addhi pc, sl, r0 │ │ │ │ @ instruction: 0xf88d8822 │ │ │ │ vst4.8 {d17-d20}, [r2 :64], r9 │ │ │ │ eorhi r4, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ blcs 0x13a018 │ │ │ │ vqadd.s8 , , q3 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfece1e18 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf83ef221 │ │ │ │ + @ instruction: 0xf822f221 │ │ │ │ rsbsle r2, ip, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ addshi pc, ip, r0, lsl #4 │ │ │ │ strle r0, [r5], #-1302 @ 0xfffffaea │ │ │ │ mvnsvc pc, r0, asr #4 │ │ │ │ @ instruction: 0x460a1851 │ │ │ │ stmdaeq r0, {r3, r6, r8, ip, sp, lr, pc} │ │ │ │ @@ -10033,21 +10033,21 @@ │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ andcs r2, r0, #16, 10 @ 0x4000000 │ │ │ │ orrslt r9, r9, #32768 @ 0x8000 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr11, cr15, {1} @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b92 │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - bls 0x1588c4 │ │ │ │ + bls 0x158864 │ │ │ │ cmple ip, r1, lsl #20 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ ldrb r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0xf64f72e0 │ │ │ │ vsra.s64 , , #64 │ │ │ │ @@ -10183,16 +10183,16 @@ │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, sl, pc, ror #6 │ │ │ │ beq 0xff023d38 │ │ │ │ b 0x101b524 │ │ │ │ beq 0xff26e1e4 │ │ │ │ svclt 0x0000e53f │ │ │ │ - mlaseq r2, r0, r1, lr │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ b 0x115aca4 │ │ │ │ sbceq r5, r0, #80, 10 @ 0x14000000 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0xfe84e6b0 │ │ │ │ svcvc 0x0095ebb0 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @@ -10252,27 +10252,27 @@ │ │ │ │ andls r0, r4, r0, lsr #16 │ │ │ │ movwcs lr, #22424 @ 0x5798 │ │ │ │ bls 0xd3de0 │ │ │ │ addsle r2, sl, r0, lsl #20 │ │ │ │ strb r2, [r5], -r0, lsl #10 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ ldclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #59392 @ 0xe800 │ │ │ │ - @ instruction: 0xf8d2f258 │ │ │ │ + @ instruction: 0xf8baf258 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ blls 0x153ca4 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ blge 0x1c5c10 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ vabal.s8 q7, d13, d31 │ │ │ │ - blcs 0x1d84f8 │ │ │ │ + blcs 0x1d8478 │ │ │ │ blcs 0x18e244 │ │ │ │ svcge 0x0022f47f │ │ │ │ blge 0x2bee48 │ │ │ │ ldmib sp, {r0, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r7, r2, #12 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ @@ -10287,46 +10287,46 @@ │ │ │ │ movwcs sl, #24327 @ 0x5f07 │ │ │ │ blge 0x1bee80 │ │ │ │ blcs 0x1d3c28 │ │ │ │ mcrge 4, 7, pc, cr11, cr15, {1} @ │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ strbt sl, [r6], -sl, lsl #22 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x6da740 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - subsmi pc, r9, r3, lsl #28 │ │ │ │ + subsmi pc, r9, r7, ror #27 │ │ │ │ @ instruction: 0xf0484613 │ │ │ │ b 0x13daae0 │ │ │ │ @ instruction: 0x46617cd1 │ │ │ │ vshl.s8 q15, q7, │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x45a76c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, sp, ror #27 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0], -r1 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, r3, ror #27 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r7, asr #27 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fdd5 │ │ │ │ + svclt 0x0000fdb9 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7150c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de2b4 │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r2, r7, asr #9 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ @@ -10429,28 +10429,28 @@ │ │ │ │ ldrbeq pc, [r5], #-111 @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425a │ │ │ │ blx 0x1bd2c │ │ │ │ blne 0xfe9570bc │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ adcsmi r4, r0, r3, lsl r3 │ │ │ │ vaba.s8 d30, d11, d28 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x25a580 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - andcs pc, r0, r1, ror pc @ │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r9, asr pc @ │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000fcbb │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb716fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcc 0x86710 │ │ │ │ ldmdale r8!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @@ -10478,20 +10478,20 @@ │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs lr, r0, lr, asr #15 │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adccs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [r4], {32} │ │ │ │ - mlaseq r2, ip, r1, lr │ │ │ │ + stc2l 2, cr15, [r8], #-128 @ 0xffffff80 │ │ │ │ + eorseq lr, r2, r4, ror #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf6cf2400 │ │ │ │ adcmi r7, r2, #-16777216 @ 0xff000000 │ │ │ │ svclt 0x00b8b083 │ │ │ │ @@ -10590,26 +10590,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ strb r0, [r3, r0, lsl #28] │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svclt 0x00144313 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ mulcs r0, r8, r7 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - blx 0xfe956fd6 │ │ │ │ + blx 0xfe256fd6 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xdac14 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d16, d5 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000fb7d │ │ │ │ + eorseq lr, r2, r8, ror r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavc r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf98 │ │ │ │ stmdals sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10664,20 +10664,20 @@ │ │ │ │ andeq lr, r4, #121856 @ 0x1dc00 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d25 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xdad24 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fb11 │ │ │ │ - eorseq lr, r2, ip, asr #3 │ │ │ │ + svclt 0x0000faf5 │ │ │ │ + mlaseq r2, r4, r1, lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x1a8cc │ │ │ │ @@ -10744,20 +10744,20 @@ │ │ │ │ @ instruction: 0xf0880e02 │ │ │ │ svclt 0x00180201 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ addslt r4, fp, #64, 4 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addspl pc, r1, #64, 4 │ │ │ │ - blx 0x1c5723c │ │ │ │ - eorseq lr, r2, r4, ror #3 │ │ │ │ + blx 0x155723c │ │ │ │ + eorseq lr, r2, ip, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r7, [r4], -r3, lsl #16 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ svcls 0x000a6508 │ │ │ │ @@ -10802,20 +10802,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r2, r1, lsl #12]! │ │ │ │ ldr r4, [sp, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [ip, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xdaf4c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q0, │ │ │ │ - svclt 0x0000f9fd │ │ │ │ - eorseq lr, r2, r4, lsl #4 │ │ │ │ + svclt 0x0000f9e1 │ │ │ │ + eorseq lr, r2, ip, asr #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r2, r2, r4, lsl #13 │ │ │ │ andeq pc, r9, r0, asr #7 │ │ │ │ @@ -10905,22 +10905,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - eorsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rscspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d24 │ │ │ │ vqsub.s32 q3, q0, │ │ │ │ - bvc 0xff5590f0 │ │ │ │ + bvc 0xff559080 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -10967,15 +10967,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf1c640b0 │ │ │ │ strbt r0, [r2], r7, lsr #12 │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ @ instruction: 0xf041e6df │ │ │ │ andcs r0, r2, r4, lsl #2 │ │ │ │ svclt 0x0000e750 │ │ │ │ - eorseq lr, r2, ip, lsl r2 │ │ │ │ + eorseq lr, r2, r4, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vqrdmlsh.s q8, q8, d1[1] │ │ │ │ addlt r5, r3, r7, asr #13 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -11065,22 +11065,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - eorsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rscspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55ae70 │ │ │ │ + bvc 0xff55ae00 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11129,15 +11129,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq lr, r2, ip, lsl r2 │ │ │ │ + eorseq lr, r2, r4, ror #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svceq 0x00cdb082 │ │ │ │ strpl pc, [sl, -r1, asr #7] │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11249,21 +11249,21 @@ │ │ │ │ stmdahi r2!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ blcs 0x14f808 │ │ │ │ @ instruction: 0xf1bed0a3 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 q13, , │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xe631a0 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - mrc2 2, 3, pc, cr10, cr15, {0} │ │ │ │ + mrc2 2, 2, pc, cr14, cr15, {0} │ │ │ │ movwlt r7, #2784 @ 0xae0 │ │ │ │ @ instruction: 0xf04a8823 │ │ │ │ @ instruction: 0xf01a0002 │ │ │ │ @ instruction: 0xf0430f60 │ │ │ │ eorhi r0, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf1bed1ce │ │ │ │ @ instruction: 0xf47f0f03 │ │ │ │ @@ -11311,15 +11311,15 @@ │ │ │ │ blx 0x81ceec │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ strmi pc, [sp, -pc, asr #12] │ │ │ │ ldrbvc pc, [pc, pc, asr #13]! @ │ │ │ │ @ instruction: 0xe6bc1bbf │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ strb r2, [fp, -r2, lsl #6] │ │ │ │ - eorseq lr, r2, ip, lsl r2 │ │ │ │ + eorseq lr, r2, r4, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r1, r3, r7, asr #13 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ @@ -11409,22 +11409,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - eorsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rscspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55a910 │ │ │ │ + bvc 0xff55a8a0 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11473,15 +11473,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq lr, r2, ip, lsl r2 │ │ │ │ + eorseq lr, r2, r4, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcge 0, cr11, [ip], {141} @ 0x8d │ │ │ │ andeq lr, pc, r4, lsl #18 │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ @@ -11639,21 +11639,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1b9af76 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d11, d9 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5a37b8 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - blx 0x1bd803e │ │ │ │ + blx 0x14d803e │ │ │ │ bvc 0xff4c202c │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0xf04b9b1a │ │ │ │ ldmdbls sl, {r1, r9, sl, fp} │ │ │ │ svceq 0x0060f01b │ │ │ │ @ instruction: 0xf043881b │ │ │ │ andhi r0, sl, r0, lsr #4 │ │ │ │ @@ -11794,15 +11794,15 @@ │ │ │ │ tstpeq r1, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ adcmi r4, ip, r8, lsl r3 │ │ │ │ andls r1, r2, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf04ee732 │ │ │ │ movwcs r0, #11780 @ 0x2e04 │ │ │ │ svclt 0x0000e678 │ │ │ │ - eorseq lr, r2, ip, lsr #4 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svceq 0x00c30fe8 │ │ │ │ sbcpl pc, r7, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x1ba88 │ │ │ │ @@ -11814,15 +11814,15 @@ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x1409e88 │ │ │ │ vfma.f32 q8, q7, q6 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ bl 0xdc730 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -11934,36 +11934,36 @@ │ │ │ │ andeq r7, r0, #206848 @ 0x32800 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcle r2, lr, r0, lsl #24 │ │ │ │ blcs 0x3a968 │ │ │ │ vrhadd.s8 , , q1 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x45bd04 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - stmdahi sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b1 │ │ │ │ str r4, [lr, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf904f21f │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + @ instruction: 0xf8e8f21f │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfee87f00 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiavc r0, {s29-s107} │ │ │ │ @@ -12005,15 +12005,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - ldc2 1, cr15, [r2, #208]! @ 0xd0 │ │ │ │ + ldc2 1, cr15, [r6, #208] @ 0xd0 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402990 │ │ │ │ blls 0x3acdd4 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12237,21 +12237,21 @@ │ │ │ │ @ instruction: 0xe6cb43ff │ │ │ │ blcs 0x42cf4 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ bvc 0xfe8640f0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s16 , q11, q6 │ │ │ │ - bl 0x7da654 │ │ │ │ + bl 0x7da5f4 │ │ │ │ bl 0x141cd30 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r1, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andeq pc, r8, #201326595 @ 0xc000003 │ │ │ │ @@ -12367,19 +12367,19 @@ │ │ │ │ ldr r0, [r5], -r4, lsl #6 │ │ │ │ strbt r2, [r6], r0 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ svccs 0x00048085 │ │ │ │ @ instruction: 0xf89cbf08 │ │ │ │ @ instruction: 0xf43f2001 │ │ │ │ vceq.f32 q13, , q9 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xcdc7c0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - stc2l 2, cr15, [r2, #120] @ 0x78 │ │ │ │ + stc2 2, cr15, [r6, #120]! @ 0x78 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ subsmi r2, sp, #786432 @ 0xc0000 │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andsvc pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ movwls r4, #29483 @ 0x732b │ │ │ │ @@ -12388,73 +12388,73 @@ │ │ │ │ strcs r9, [r8], -r6, lsl #4 │ │ │ │ ldrb r9, [r7], #773 @ 0x305 │ │ │ │ strcs r2, [r5, -r0, lsr #12] │ │ │ │ andcs lr, r5, fp, asr #14 │ │ │ │ blvc 0x18d6128 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ vrecps.f32 d26, d11, d6 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x75c41c │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - @ instruction: 0xf041f823 │ │ │ │ + @ instruction: 0xf041f80b │ │ │ │ ldrt r4, [r1], r0, lsl #3 │ │ │ │ andle r2, r6, r6, lsl #16 │ │ │ │ @ instruction: 0xd1a42805 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ - vsubhn.i16 d14, , q12 │ │ │ │ - ldmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ + vsubhn.i16 d14, q13, q12 │ │ │ │ + ldmib sp, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r1, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, sp, #8, 30 │ │ │ │ addmi sp, sp, #8 │ │ │ │ movwle r4, #29075 @ 0x7193 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ @ instruction: 0xe77cae97 │ │ │ │ ldmle r7!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf47f2806 │ │ │ │ ldrb sl, [r4, -pc, lsl #29]! │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [r4, #-120]! @ 0xffffff88 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ + stc2l 2, cr15, [r8, #-120] @ 0xffffff88 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - subvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x424d50 │ │ │ │ - stc2l 2, cr15, [lr, #-120] @ 0xffffff88 │ │ │ │ + ldc2 2, cr15, [r2, #-120]! @ 0xffffff88 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, sl, lsl r7 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, fp, lsr sp @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsl sp @ │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - svclt 0x0000fd31 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fd15 │ │ │ │ + eorseq lr, r2, r8, lsl #6 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldcmi 0, cr11, [fp, #596]! @ 0x254 │ │ │ │ vldmiavc r1, {s29-s107} │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ @@ -12502,15 +12502,15 @@ │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ movweq pc, #16438 @ 0x4036 @ │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1342306 │ │ │ │ - ldmib sp, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r4, r9, ip, sp} │ │ │ │ blls 0x26d178 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12750,21 +12750,21 @@ │ │ │ │ stcls 6, cr14, [r3, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ strcs r8, [r0], -lr, lsl #2 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb4 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bl 0x75be50 │ │ │ │ + bl 0x75bdf0 │ │ │ │ bl 0x179cd2c │ │ │ │ @ instruction: 0xf04f0109 │ │ │ │ svclt 0x00280101 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [r4, -r1, lsl #14]! │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ smlabteq fp, r3, r3, pc @ │ │ │ │ @@ -12886,19 +12886,19 @@ │ │ │ │ andeq pc, r4, r6, asr #32 │ │ │ │ @ instruction: 0x2700e5f7 │ │ │ │ svccs 0x0001e6c8 │ │ │ │ addhi pc, sl, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7852 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xc1cfdc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xf9b4f21e │ │ │ │ + @ instruction: 0xf998f21e │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec4af90 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ blx 0x2ce1c │ │ │ │ teqpmi sp, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ @@ -12911,71 +12911,71 @@ │ │ │ │ @ instruction: 0xf88d9507 │ │ │ │ andls r7, r5, r0, lsl r0 │ │ │ │ @ instruction: 0x2105e49c │ │ │ │ @ instruction: 0x2620e73c │ │ │ │ strb r2, [r0, r5, lsl #14] │ │ │ │ blcs 0x3b90c │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #21504 @ 0x5400 │ │ │ │ - stc2 2, cr15, [ip], {85} @ 0x55 │ │ │ │ + blx 0xffd594f2 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdbcs r6, {r0, r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdbcs r5, {r1, r2, ip, lr, pc} │ │ │ │ svcge 0x0066f47f │ │ │ │ str sl, [r4], r8, lsl #20 │ │ │ │ - blx 0xffbd95de │ │ │ │ + blx 0xff3d95de │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andeq lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrsmi r4, r3, r5, lsl #5 │ │ │ │ bge 0x2513e4 │ │ │ │ @ instruction: 0xf47f2906 │ │ │ │ @ instruction: 0xe73eae74 │ │ │ │ ldmible r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ svclt 0x0000e737 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf948f21e │ │ │ │ - subvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf92cf21e │ │ │ │ + andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3e5578 │ │ │ │ - @ instruction: 0xf93af21e │ │ │ │ + @ instruction: 0xf91ef21e │ │ │ │ ldrb r7, [r4, #-2130]! @ 0xfffff7ae │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x2dd0ec │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf92ef21e │ │ │ │ + @ instruction: 0xf912f21e │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf920f21e │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + @ instruction: 0xf904f21e │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, lsl #6 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibmi r0, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ strmi fp, [r7], -sl, lsl #1 │ │ │ │ @ instruction: 0xf3c30fdc │ │ │ │ @@ -12999,15 +12999,15 @@ │ │ │ │ @ instruction: 0xf00580f2 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf0826145 │ │ │ │ b 0x105ccdc │ │ │ │ ldmdblt sl, {r7, r8, ip} │ │ │ │ b 0x11deedc │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - subseq pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + andseq pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8b2a904 │ │ │ │ @ instruction: 0x463a41f0 │ │ │ │ blx 0xfe91dd8e │ │ │ │ blx 0xfe94cd0e │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ @@ -13018,27 +13018,27 @@ │ │ │ │ @ instruction: 0x4c0cfba0 │ │ │ │ mcrrmi 1, 12, pc, r0, cr12 @ │ │ │ │ stmdagt r0, {r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bl 0x746d3c │ │ │ │ strls r0, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ stmdaeq r8, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [r8, #204] @ 0xcc │ │ │ │ + stc2 1, cr15, [ip, #204]! @ 0xcc │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r0, #204] @ 0xcc │ │ │ │ + stc2 1, cr15, [r4, #204]! @ 0xcc │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1332304 │ │ │ │ - ldmib sp, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r2, {r2, r8, r9} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ b 0x101f670 │ │ │ │ beq 0x16f1080 │ │ │ │ @ instruction: 0xf1431c41 │ │ │ │ blx 0x5fd7e │ │ │ │ blx 0xfe89958e │ │ │ │ @@ -13178,54 +13178,54 @@ │ │ │ │ blvc 0x858618 │ │ │ │ blvc 0xd85d4 │ │ │ │ blvc 0x1585d8 │ │ │ │ blvc 0x1d85dc │ │ │ │ addsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ vrhadd.s8 d29, d27, d6 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x61d078 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xed9ff9f5 │ │ │ │ + @ instruction: 0xed9ff9dd │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd860c │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x158614 │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e76f │ │ │ │ strb r4, [ip, -r0, lsl #7]! │ │ │ │ - @ instruction: 0xf9c8f28a │ │ │ │ + @ instruction: 0xf9a8f28a │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff40f21d │ │ │ │ + @ instruction: 0xff24f21d │ │ │ │ ... │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff24f21d │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ + @ instruction: 0xff08f21d │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ mrcvc 4, 2, fp, cr5, cr0, {3} │ │ │ │ stmdbvc sp, {r0, r2, r4, r8, ip, sp, pc} │ │ │ │ strne pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ mvnslt r6, r3, asr #17 │ │ │ │ adcmi r6, ip, #13959168 @ 0xd50000 │ │ │ │ tstcs r2, r2, lsr #20 │ │ │ │ @@ -13474,21 +13474,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007bf43f │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, , q8 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xbe546c │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r4, #-116] @ 0xffffff8c │ │ │ │ + ldc2l 2, cr15, [r8], #116 @ 0x74 │ │ │ │ @ instruction: 0xf681fab1 │ │ │ │ blx 0xfec4b8c0 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ @ instruction: 0xf5a740b1 │ │ │ │ @ instruction: 0xf1a6537f │ │ │ │ blcc 0xfdf110 │ │ │ │ @@ -13521,21 +13521,21 @@ │ │ │ │ stmdahi r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf4432e01 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ ldr sp, [lr, -r4, lsr #3] │ │ │ │ tstcs r2, r2, lsl #22 │ │ │ │ streq pc, [r4, -r3, asr #32] │ │ │ │ andcs lr, r0, pc, lsr #14 │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - ldc2 2, cr15, [sl], #116 @ 0x74 │ │ │ │ - eorseq lr, r2, ip, lsr #4 │ │ │ │ - eorseq lr, r2, ip, asr #6 │ │ │ │ + ldc2 2, cr15, [lr], {29} │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi ip, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ andcs r4, r0, r3, lsl #13 │ │ │ │ @ instruction: 0x91216809 │ │ │ │ @@ -13695,15 +13695,15 @@ │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ strbeq r8, [r6], r0, lsl #13 │ │ │ │ andhi pc, ip, #64, 2 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrhi pc, [lr], -r0, asr #32 │ │ │ │ @ instruction: 0xf0012b04 │ │ │ │ eorcs r8, r8, #137 @ 0x89 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ tst fp, r3, lsl #6 │ │ │ │ b 0x1401838 │ │ │ │ stmib sp, {r3, r4, r6, r7, fp, ip, sp}^ │ │ │ │ @@ -13830,22 +13830,22 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [r8, #64]! @ 0x40 │ │ │ │ @ instruction: 0xf0012b05 │ │ │ │ @ instruction: 0xf8dd8103 │ │ │ │ ldmib r8, {r2, r3, pc}^ │ │ │ │ @ instruction: 0xf8984202 │ │ │ │ strtmi r0, [r1], -r1 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0422428 │ │ │ │ blx 0x12e1fe │ │ │ │ @ instruction: 0xf9b33305 │ │ │ │ strt r3, [sl], r4, lsr #6 │ │ │ │ vhsub.s8 d18, d14, d24 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8980332 │ │ │ │ blx 0x9da1a │ │ │ │ @ instruction: 0xf8d33305 │ │ │ │ movwls r3, #13092 @ 0x3324 │ │ │ │ mulcs r4, sl, r8 │ │ │ │ @ instruction: 0xf9bd2100 │ │ │ │ bicsmi r3, r2, #12 │ │ │ │ @@ -13912,15 +13912,15 @@ │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r6 │ │ │ │ tsteq r9, r1, asr #20 │ │ │ │ @ instruction: 0x432140fe │ │ │ │ @ instruction: 0x7018e9dd │ │ │ │ ldmda lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrne lr, [ip], -sp, asr #19 │ │ │ │ eorcs lr, r8, #40632320 @ 0x26c0000 │ │ │ │ - cdpeq 2, 5, cr15, cr0, cr14, {2} │ │ │ │ + cdpeq 2, 1, cr15, cr8, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdmi pc, [r8], -r8 │ │ │ │ movwne lr, #18904 @ 0x49d8 │ │ │ │ and pc, r5, #2048 @ 0x800 │ │ │ │ muleq r1, r8, r8 │ │ │ │ @ instruction: 0xf8d8430b │ │ │ │ svclt 0x0018300c │ │ │ │ @@ -14660,21 +14660,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fac38 │ │ │ │ @ instruction: 0xf89a0810 │ │ │ │ @ instruction: 0xf048100a │ │ │ │ strmi r0, [sl], -r0, asr #16 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [sp], #-252 @ 0xffffff04 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bca │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - blcs 0x5e06c │ │ │ │ + blcs 0x5e00c │ │ │ │ mvnhi pc, r0 │ │ │ │ blcs 0x45340 │ │ │ │ @ instruction: 0xf04fd1e1 │ │ │ │ movwcs r0, #6168 @ 0x1818 │ │ │ │ pkhbtmi lr, lr, r5, lsl #8 │ │ │ │ @ instruction: 0x463946b0 │ │ │ │ @ instruction: 0xf7ff463e │ │ │ │ @@ -14841,20 +14841,20 @@ │ │ │ │ stcls 0, cr0, [r5], {1} │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ svclt 0x00184333 │ │ │ │ andeq pc, r1, r0, asr #32 │ │ │ │ str r0, [r9], #1984 @ 0x7c0 │ │ │ │ mulmi sp, sl, r8 │ │ │ │ orrsle r2, fp, r0, lsl #24 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #22528 @ 0x5800 │ │ │ │ - ldc2l 2, cr15, [r2], #332 @ 0x14c │ │ │ │ + ldc2l 2, cr15, [sl], {83} @ 0x53 │ │ │ │ stmiane r4!, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ bl 0x13455fc │ │ │ │ ldrb r0, [r7], -r3, lsl #24 │ │ │ │ @ instruction: 0xf04f990e │ │ │ │ blls 0xe0a34 │ │ │ │ @ instruction: 0xf7ff460a │ │ │ │ @ instruction: 0xf04fbaaa │ │ │ │ @@ -14867,16 +14867,16 @@ │ │ │ │ smusdeq r0, r2, r1 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ movwcs r3, #4873 @ 0x1309 │ │ │ │ bllt 0xffbdca1c │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ msrne CPSR_, #216, 16 @ 0xd80000 │ │ │ │ strmi r9, [fp], #-3332 @ 0xfffff2fc │ │ │ │ tsteq r9, r4, lsl #20 │ │ │ │ vmlaeq.f32 s28, s12, s10 │ │ │ │ tsteq lr, r1, asr sl │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf43f0808 │ │ │ │ @@ -14952,33 +14952,33 @@ │ │ │ │ @ instruction: 0xf7fe4280 │ │ │ │ bls 0x14e870 │ │ │ │ @ instruction: 0xf04f431a │ │ │ │ svclt 0x00140300 │ │ │ │ ldrmi r2, [pc], -r1, lsl #14 │ │ │ │ movwls r4, #17944 @ 0x4618 │ │ │ │ stmdblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ andls r7, r0, ip, lsl #4 │ │ │ │ - @ instruction: 0xf98af21c │ │ │ │ + @ instruction: 0xf96ef21c │ │ │ │ eorle r2, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ strmi sl, [r8], r9, ror #25 │ │ │ │ svclt 0x0025f7fe │ │ │ │ b 0x144fac │ │ │ │ eorsmi r0, r1, r9, lsl #6 │ │ │ │ @ instruction: 0xf43f430b │ │ │ │ @ instruction: 0x9707aeb2 │ │ │ │ blcs 0x457c0 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ blcs 0x6d7c8 │ │ │ │ movwcs sp, #6231 @ 0x1857 │ │ │ │ ldrb r9, [ip, #-783] @ 0xfffffcf1 │ │ │ │ - blx 0xffa5b5e2 │ │ │ │ + blx 0xff25b5e2 │ │ │ │ @ instruction: 0x4000f8ba │ │ │ │ b 0x1060d6c │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldreq pc, [r8], #-68 @ 0xffffffbc │ │ │ │ muleq r1, r8, r8 │ │ │ │ andmi pc, r0, #66 @ 0x42 │ │ │ │ msrmi CPSR_, #29360128 @ 0x1c00000 │ │ │ │ @@ -15028,79 +15028,79 @@ │ │ │ │ blx 0x8dfd0c │ │ │ │ blx 0x91b498 │ │ │ │ blls 0x21bca4 │ │ │ │ ldr r4, [r1, #-801] @ 0xfffffcdf │ │ │ │ strcs r2, [r1], -r0, lsl #2 │ │ │ │ tstls r3, sl, lsl #12 │ │ │ │ bllt 0x19cca0 │ │ │ │ - sbcspl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + addspl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xd67518 │ │ │ │ - @ instruction: 0xf8eef21c │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xf8d2f21c │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #48, 22 @ 0xc000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8e0f21c │ │ │ │ - adcpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf8c4f21c │ │ │ │ + rsbpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x9e753c │ │ │ │ - @ instruction: 0xf8d2f21c │ │ │ │ - adcspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf8b6f21c │ │ │ │ + addpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d16 │ │ │ │ vqsub.s16 d2, d12, d6 │ │ │ │ - andcs pc, r0, r3, asr #17 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r7, lsr #17 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d12, d0 │ │ │ │ - @ instruction: 0x2000f8b5 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, r9, r8 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8aaf21c │ │ │ │ + @ instruction: 0xf88ef21c │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x49f208 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8a0f21c │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf884f21c │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, pc, lsl fp @ │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, lsl #22 │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf888f21c │ │ │ │ - eorseq lr, r2, ip, asr #6 │ │ │ │ - eorseq lr, r2, r8, lsr #2 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ - eorseq lr, r2, r8, lsr r1 │ │ │ │ - eorseq lr, r2, r4, ror #2 │ │ │ │ - eorseq lr, r2, r0, ror #7 │ │ │ │ + @ instruction: 0xf86cf21c │ │ │ │ + eorseq lr, r2, r4, lsl r3 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ + eorseq lr, r2, r0, lsl #2 │ │ │ │ + eorseq lr, r2, ip, lsr #2 │ │ │ │ + eorseq lr, r2, r8, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpvc 6, 5, cr4, cr5, cr12, {4} │ │ │ │ tstlt r5, r3, lsl #1 │ │ │ │ @ instruction: 0xf3c5790d │ │ │ │ ldmib r0, {r8, sl, ip}^ │ │ │ │ ldmib r0, {r0, r9, sl, ip, sp, lr}^ │ │ │ │ stmdbvs r3, {r0, r1, sl, ip}^ │ │ │ │ @@ -15327,21 +15327,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r6, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi sl, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ @ instruction: 0x7003d1b1 │ │ │ │ andcs lr, r0, sp, asr #15 │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - mrc2 2, 4, pc, cr12, cr11, {0} │ │ │ │ - eorseq lr, r2, r8, ror #6 │ │ │ │ - eorseq lr, r2, ip, asr #6 │ │ │ │ + mcr2 2, 4, pc, cr0, cr11, {0} @ │ │ │ │ + eorseq lr, r2, r0, lsr r3 │ │ │ │ + eorseq lr, r2, r4, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs ip, {r1, r2, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x0c04eba6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib r0, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ cmple r7, r2, lsl #4 │ │ │ │ strmi lr, [r2, #-2513] @ 0xfffff62f │ │ │ │ @@ -15542,21 +15542,21 @@ │ │ │ │ subvs r0, r1, r0, lsl #8 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ strmi lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d11, d0 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x9f570 │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000ff79 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000ff61 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ bcs 0x17d4d4 │ │ │ │ ldrlt sp, [r0, #-22] @ 0xffffffea │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb6e8 │ │ │ │ blvc 0x3539d4 │ │ │ │ @@ -15587,20 +15587,20 @@ │ │ │ │ andeq lr, r2, #3194880 @ 0x30c000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ str r7, [r1, r9, asr #22] │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xdfa1c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - ldc2 2, cr15, [r6], {27} │ │ │ │ + ldc2l 2, cr15, [sl], #-108 @ 0xffffff94 │ │ │ │ ldc2l 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ - eorseq lr, r2, r0, lsl #8 │ │ │ │ + eorseq lr, r2, r8, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ andle r2, pc, r6, lsl #22 │ │ │ │ blcs 0x1bd5c0 │ │ │ │ @@ -15667,19 +15667,19 @@ │ │ │ │ svclt 0x000842b5 │ │ │ │ ldrhle r4, [r2, #92]! @ 0x5c │ │ │ │ stmdavc sp, {r1, r2, r5, r6, fp, ip, sp, lr}^ │ │ │ │ mvnsle r4, #-536870902 @ 0xe000000a │ │ │ │ ldr r4, [pc, r8, lsl #12] │ │ │ │ stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x9fb5c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xffddbf1e │ │ │ │ - eorseq lr, r2, r8, lsr r1 │ │ │ │ + blx 0xff6dbf1e │ │ │ │ + eorseq lr, r2, r0, lsl #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cb8dc │ │ │ │ @@ -15761,19 +15761,19 @@ │ │ │ │ stmdale r1!, {r0, r1, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf63f2d01 │ │ │ │ svclt 0x0004af79 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x1f810 @ │ │ │ │ svcge 0x0072f43f │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x7dfcd4 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d11, d0 │ │ │ │ - vstrcs d15, [r4, #-228] @ 0xffffff1c │ │ │ │ + vstrcs d15, [r4, #-116] @ 0xffffff8c │ │ │ │ stmdavc sl, {r0, r1, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r0!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale fp, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf64fbf08 │ │ │ │ @ instruction: 0xf43f72ff │ │ │ │ ubfx sl, sp, #30, #8 │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -15789,20 +15789,20 @@ │ │ │ │ strb r0, [r9, -r1, lsl #8] │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159578 │ │ │ │ svcge 0x0062f43f │ │ │ │ ldrbeq lr, [sl, sl, asr #15] │ │ │ │ svcge 0x0047f53f │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andsvs pc, r3, #64, 4 │ │ │ │ - blx 0x5c10a │ │ │ │ - eorseq lr, r2, r4, lsl r4 │ │ │ │ + blx 0xff95c108 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdad60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15871,20 +15871,20 @@ │ │ │ │ sbcshi pc, r1, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1069547520 @ 0x3fc00000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - ldc2l 2, cr15, [ip, #288] @ 0x120 │ │ │ │ + stc2l 2, cr15, [r0, #288] @ 0x120 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r3], -r7 │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1304500 │ │ │ │ - svcls 0x0004ff6f │ │ │ │ + svcls 0x0004ff53 │ │ │ │ @ instruction: 0x301ce9dd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ bl 0x1ee65e4 │ │ │ │ svclt 0x00380000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -15904,33 +15904,33 @@ │ │ │ │ strls sp, [r3, -lr, ror #23] │ │ │ │ bl 0x1c69a40 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s8 d18, d8, d0 │ │ │ │ - pkhbtmi pc, r8, fp, lsl #27 @ │ │ │ │ + @ instruction: 0x4688fd7f │ │ │ │ stmdaeq r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1782804 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ strcs fp, [r4, #-3900] @ 0xfffff0c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1483d04 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r8, {fp, ip, lr} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1308b1c │ │ │ │ - stmib sp, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r5, [r3], -r0, lsl #16 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1309807 │ │ │ │ - bls 0x6df6ec │ │ │ │ + bls 0x6df67c │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -15995,20 +15995,20 @@ │ │ │ │ stccs 2, cr13, [r0, #-332] @ 0xfffffeb4 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ movwls r3, #13311 @ 0x33ff │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - andls pc, r3, r3, ror #25 │ │ │ │ + andls pc, r3, r7, asr #25 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldrdne lr, [r7], -sp │ │ │ │ ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - mrc2 1, 3, pc, cr4, cr0, {1} │ │ │ │ + mrc2 1, 2, pc, cr8, cr0, {1} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ ldrne lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ andeq lr, r2, #191488 @ 0x2ec00 │ │ │ │ andeq lr, r3, sl, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1a62bfc │ │ │ │ @@ -16057,19 +16057,19 @@ │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r8, {sl, ip, sp} │ │ │ │ movwcs lr, #39389 @ 0x99dd │ │ │ │ blvc 0x65b2e4 │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1307b1c │ │ │ │ - blls 0x15f4cc │ │ │ │ + blls 0x15f45c │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #8 │ │ │ │ stmdals r7, {r2, r3, r8, fp, ip, pc} │ │ │ │ - ldc2l 1, cr15, [sl, #192]! @ 0xc0 │ │ │ │ + ldc2l 1, cr15, [lr, #192] @ 0xc0 │ │ │ │ ldmib sp, {r1, r3, r4, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f041c │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmdane r8, {r3, r4, r8, r9, sp} │ │ │ │ cmpmi ip, fp, lsl r9 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bne 0xfeaa34f0 │ │ │ │ @@ -16333,25 +16333,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38be70 │ │ │ │ blcs 0x7e178 │ │ │ │ svcge 0x0055f43f │ │ │ │ - rsbvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + eorsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, q9 │ │ │ │ vhsub.s16 , q5, q7 │ │ │ │ - @ instruction: 0x464ffeb7 │ │ │ │ + @ instruction: 0x464ffe9b │ │ │ │ strb r4, [sp], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - blx 0xa5ca5c │ │ │ │ + blx 0x35ca5c │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ movwcs sp, #639 @ 0x27f │ │ │ │ andeq pc, r0, #1073741874 @ 0x40000032 │ │ │ │ movwls r4, #17948 @ 0x461c │ │ │ │ movwls r9, #13075 @ 0x3313 │ │ │ │ @@ -16436,16 +16436,16 @@ │ │ │ │ addsmi r4, r8, r4, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67f4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r6, r3 │ │ │ │ - @ instruction: 0xf870f287 │ │ │ │ - eorseq lr, r2, r4, lsr #8 │ │ │ │ + @ instruction: 0xf850f287 │ │ │ │ + eorseq lr, r2, ip, ror #7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, asr #16 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -16661,25 +16661,25 @@ │ │ │ │ ldrbtmi r4, [r0], -sl, lsl #12 │ │ │ │ strbmi r4, [r6], r1, ror #12 │ │ │ │ stmiavs r2!, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], ip, lsl #13 │ │ │ │ stmiavs r2!, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xe7bf4696 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x220aec │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d26, d5 │ │ │ │ - andcs pc, r0, sp, lsr #24 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsl ip @ │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - stc2 2, cr15, [r2], #-104 @ 0xffffff98 │ │ │ │ - eorseq lr, r2, r4, lsr r4 │ │ │ │ + stc2 2, cr15, [r6], {26} │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890b083 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf10c4690 │ │ │ │ @@ -16735,20 +16735,20 @@ │ │ │ │ andeq lr, r4, #120832 @ 0x1d800 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d17 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xe0c14 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ - eorseq lr, r2, r4, asr r4 │ │ │ │ + svclt 0x0000fb7d │ │ │ │ + eorseq lr, r2, ip, lsl r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ addlt ip, r3, r0 │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x207bc │ │ │ │ @@ -16797,20 +16797,20 @@ │ │ │ │ ldrb r2, [sl, r1, lsl #8]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ strmi r0, [r1], -r1, lsl #8 │ │ │ │ strmi lr, [r3], -r2, ror #15 │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ @ instruction: 0x46012410 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subpl pc, r5, #64, 4 │ │ │ │ - blx 0x75d0ce │ │ │ │ - eorseq lr, r2, ip, ror #8 │ │ │ │ + blx 0x5d0ce │ │ │ │ + eorseq lr, r2, r4, lsr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r8, lsr #31 │ │ │ │ ldmdbge r6, {r2, r9, sl, lr} │ │ │ │ ldcls 8, cr10, [fp, #-16] │ │ │ │ @@ -16927,24 +16927,24 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ adcsmi r4, lr, #0, 14 │ │ │ │ addsmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xf8bdbf08 │ │ │ │ @ instruction: 0xf47f200c │ │ │ │ ldr sl, [r5, r9, asr #30] │ │ │ │ - ldc2 2, cr15, [sl], {134} @ 0x86 │ │ │ │ + ldc2l 2, cr15, [sl], #-536 @ 0xfffffde8 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ blmi 0x160f1c │ │ │ │ subvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fa15 │ │ │ │ + svclt 0x0000f9f9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ + eorseq lr, r2, r8, ror r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ cdpls 8, 1, cr10, cr9, cr2, {0} │ │ │ │ @@ -17044,23 +17044,23 @@ │ │ │ │ bfi r4, ip, #13, #4 │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ bfi r4, ip, (invalid: 13:10) │ │ │ │ strmi r4, [sp], -r3, asr #12 │ │ │ │ @ instruction: 0x46cc4657 │ │ │ │ vqshl.s64 d14, d27, #6 │ │ │ │ - @ instruction: 0x2000fbb1 │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, r1, fp │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbsvs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf92cf21a │ │ │ │ + @ instruction: 0xf910f21a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ - eorseq lr, r2, ip, asr #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ + mlaseq r2, r4, r4, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strvs lr, [r8, #-2514] @ 0xfffff62e │ │ │ │ ldmvs r3, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1164604 │ │ │ │ @@ -17473,28 +17473,28 @@ │ │ │ │ b 0x3c76e4 │ │ │ │ addsmi r0, r9, #1073741824 @ 0x40000000 │ │ │ │ adcsmi fp, r8, #8, 30 │ │ │ │ b 0xfe19568c │ │ │ │ @ instruction: 0xf8dd0355 │ │ │ │ @ instruction: 0x461fa010 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0x2213a4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf85ef251 │ │ │ │ + @ instruction: 0xf846f251 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x1217b8 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fdc7 │ │ │ │ - eorseq lr, r2, r4, ror #2 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ + svclt 0x0000fdab │ │ │ │ + eorseq lr, r2, ip, lsr #2 │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, asr #22 │ │ │ │ mulhi r3, r2, r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -17502,15 +17502,15 @@ │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46054617 │ │ │ │ blcs 0x16ff48 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorsvs r3, r0, r0, ror r0 │ │ │ │ eorcs r0, r8, #201326592 @ 0xc000000 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib r1, {r1, sl, fp, sp, pc}^ │ │ │ │ blx 0xa176e │ │ │ │ @ instruction: 0xf0413308 │ │ │ │ @ instruction: 0xf9b34100 │ │ │ │ ldmdavc r2!, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ biccc lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -17542,45 +17542,45 @@ │ │ │ │ movwls r4, #17977 @ 0x4639 │ │ │ │ @ instruction: 0xf8cd7873 │ │ │ │ @ instruction: 0xf88dc008 │ │ │ │ @ instruction: 0xf7f33009 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0xe1800 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ - subseq pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + andseq pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andcs pc, r8, #12, 22 @ 0x3000 │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ mulle fp, sl, r2 │ │ │ │ @ instruction: 0xe7b0b21b │ │ │ │ vhsub.s8 d18, d14, d24 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ stcge 3, cr0, [r2], {50} @ 0x32 │ │ │ │ movwcc pc, #35586 @ 0x8b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ andslt r7, fp, #933888 @ 0xe4000 │ │ │ │ bicmi r2, r9, #0 │ │ │ │ str r0, [r0, r9, asr #15]! │ │ │ │ stcge 3, cr2, [r2], {-0} │ │ │ │ @ instruction: 0x46194618 │ │ │ │ @ instruction: 0x4639e79b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stcge 12, cr15, [r2], {9} │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ @ instruction: 0xe7d36873 │ │ │ │ - @ instruction: 0xffa2f285 │ │ │ │ + @ instruction: 0xff82f285 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ blmi 0x16190c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , , │ │ │ │ - svclt 0x0000fd1d │ │ │ │ + svclt 0x0000fd01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror #6 │ │ │ │ - eorseq lr, r2, r0, ror #7 │ │ │ │ + eorseq lr, r2, r0, lsr r3 │ │ │ │ + eorseq lr, r2, r8, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ addsmi r7, r3, r2, lsr #16 │ │ │ │ @@ -17629,21 +17629,21 @@ │ │ │ │ smlabteq r4, r4, r9, lr │ │ │ │ stmib r4, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ ldrmi r6, [r0], -r3, rrx │ │ │ │ @ instruction: 0xe7ac4613 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x121a0c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fc9d │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ - eorseq lr, r2, ip, ror r1 │ │ │ │ + svclt 0x0000fc81 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ + eorseq lr, r2, r4, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d788 │ │ │ │ blcs 0x1d5624 │ │ │ │ blvc 0x2d5b00 │ │ │ │ @@ -17691,27 +17691,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd10 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x261b04 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - stc2 2, cr15, [r2], #-100 @ 0xffffff9c │ │ │ │ + stc2 2, cr15, [r6], {25} │ │ │ │ stc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - mcr2 2, 5, pc, cr0, cr0, {2} @ │ │ │ │ - eorseq lr, r2, r8, ror #9 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + mcr2 2, 4, pc, cr8, cr0, {2} @ │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cd89c │ │ │ │ stmdavc fp, {r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17784,27 +17784,27 @@ │ │ │ │ @ instruction: 0x41b545bc │ │ │ │ strtmi sp, [r3], -r1, ror #7 │ │ │ │ stmdavc r6, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r7, lr, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0x4608d3f9 │ │ │ │ @ instruction: 0xf7fbe7a8 │ │ │ │ vfma.f32 d31, d11, d23 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1e1880 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - strdcs pc, [r0], -r1 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0], -r9 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fb5b │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fb3f │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb789f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r7, [r4], -sl, asr #16 │ │ │ │ subsmi r7, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f780a │ │ │ │ @@ -17869,44 +17869,44 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ sxth r4, r0 │ │ │ │ @ instruction: 0xd1ba2802 │ │ │ │ stmdacs r2, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe79fd1df │ │ │ │ @ instruction: 0xf0104090 │ │ │ │ orrsle r0, fp, ip │ │ │ │ - adcpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x5aa170 │ │ │ │ - blx 0xfee5e190 │ │ │ │ - adcspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0xfe75e190 │ │ │ │ + addpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d2, d9, d6 │ │ │ │ - ldrmi pc, [r0], -r9, lsr #21 │ │ │ │ - ldrbpl pc, [r4], #587 @ 0x24b @ │ │ │ │ + ldrmi pc, [r0], -sp, lsl #21 │ │ │ │ + ldrpl pc, [ip], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-2824 @ 0xfffff4f8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0xfe6de1cc │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1fde1cc │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - ldc2 2, cr15, [sl, #-320] @ 0xfffffec0 │ │ │ │ - eorseq lr, r2, r4, lsr #1 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + stc2 2, cr15, [r2, #-320] @ 0xfffffec0 │ │ │ │ + eorseq lr, r2, ip, rrx │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cdbb0 │ │ │ │ @@ -17983,19 +17983,19 @@ │ │ │ │ stccs 8, cr7, [r3, #-52] @ 0xffffffcc │ │ │ │ stccs 8, cr13, [r1, #-128] @ 0xffffff80 │ │ │ │ svclt 0x0004d882 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x21ad0 @ │ │ │ │ svcge 0x007cf43f │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x7a1f94 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - @ instruction: 0x2d04f9d9 │ │ │ │ + @ instruction: 0x2d04f9bd │ │ │ │ stmdavc sl, {r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r1!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale ip, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf003d1ec │ │ │ │ @ instruction: 0xf64f0501 │ │ │ │ @ instruction: 0xe76772ff │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -18010,20 +18010,20 @@ │ │ │ │ andcs sl, r1, #92, 30 @ 0x170 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e752 │ │ │ │ @ instruction: 0xe74972ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ strb sl, [r9, r9, ror #30] │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xe2000 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d9, d3 │ │ │ │ - svclt 0x0000f9a3 │ │ │ │ - ldrshteq lr, [r2], -ip │ │ │ │ + svclt 0x0000f987 │ │ │ │ + eorseq lr, r2, r4, asr #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18066,17 +18066,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0xfed5e63e │ │ │ │ + blx 0xfe55e63e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18119,17 +18119,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x12de712 │ │ │ │ + blx 0xade712 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18172,17 +18172,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vsra.s64 q4, q8, #59 │ │ │ │ - svclt 0x0000fae1 │ │ │ │ + svclt 0x0000fac1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -sp, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s27 │ │ │ │ @@ -18225,17 +18225,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf285bdf0 │ │ │ │ - svclt 0x0000fa77 │ │ │ │ + svclt 0x0000fa57 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd36c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi fp, [r4], r5, lsr #1 │ │ │ │ ldrdcs r4, [r0], -r3 │ │ │ │ @@ -18378,29 +18378,29 @@ │ │ │ │ blhi 0x45d720 │ │ │ │ blhi 0x4dd724 │ │ │ │ blhi 0x55d728 │ │ │ │ blhi 0x5dd72c │ │ │ │ blhi 0x65d730 │ │ │ │ blhi 0x6dd734 │ │ │ │ blhi 0x75d738 │ │ │ │ - blx 0xff7de5c2 │ │ │ │ + blx 0xff0de5c2 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xff5de5d2 │ │ │ │ + blx 0xfeede5d2 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - blx 0xff3de5e2 │ │ │ │ + blx 0xfecde5e2 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xff0de5fa │ │ │ │ + blx 0xfe9de5fa │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18440,15 +18440,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r4, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf12e8004 │ │ │ │ - ldmib sp, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r5], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bleq 0x5e358 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18525,28 +18525,28 @@ │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ stmdahi r3!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac8023 │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x2a2810 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d24, d29 │ │ │ │ - @ instruction: 0xf285fd9b │ │ │ │ - vtst.8 d31, d11, d3 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #5242879 @ 0x004fffff │ │ │ │ + vrecps.f32 , , │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xe2430 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - svclt 0x0000f819 │ │ │ │ - eorseq lr, r2, r8, lsl #11 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000f801 │ │ │ │ + eorseq lr, r2, r0, asr r5 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd84c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2062 @ 0xfffff7f2 │ │ │ │ @@ -18592,19 +18592,19 @@ │ │ │ │ addhi pc, r2, r0, lsl #1 │ │ │ │ bl 0x1e6e04c │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22454 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q3, │ │ │ │ - @ instruction: 0x4604f895 │ │ │ │ + @ instruction: 0x4604f879 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xa5e92c │ │ │ │ + blx 0x35e92c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65494 │ │ │ │ @@ -18624,24 +18624,24 @@ │ │ │ │ blle 0xffb660c8 │ │ │ │ bl 0x1c6cccc │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 6 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s8 d20, d6, d26 │ │ │ │ - @ instruction: 0x460bf855 │ │ │ │ + @ instruction: 0x460bf839 │ │ │ │ stmdacs r2, {r0, r1, r5, r8, r9, lr} │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ andcs fp, r2, ip, lsr pc │ │ │ │ stmdacc r2, {r8, r9, sp} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ movweq lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - @ instruction: 0xf9def12e │ │ │ │ + @ instruction: 0xf9c2f12e │ │ │ │ ldmib sp, {sp}^ │ │ │ │ bls 0x2a7140 │ │ │ │ bl 0x1e28e18 │ │ │ │ svclt 0x00380303 │ │ │ │ bne 0xfeeaa520 │ │ │ │ stmeq pc, {r1, r4, r9, fp, ip} @ │ │ │ │ strvc lr, [r3, r7, asr #20] │ │ │ │ @@ -18748,20 +18748,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d1 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff5af245 │ │ │ │ + @ instruction: 0xff3ef245 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - @ instruction: 0xf8ecf12e │ │ │ │ + @ instruction: 0xf8d0f12e │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee5f0c │ │ │ │ @@ -18783,27 +18783,27 @@ │ │ │ │ blle 0xffaa6348 │ │ │ │ bl 0x1c6c74c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800b02 │ │ │ │ movwcs r8, #131 @ 0x83 │ │ │ │ vmax.s8 d20, d5, d26 │ │ │ │ - b 0x10a23b8 │ │ │ │ + b 0x10a2348 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5ee98 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - @ instruction: 0xf898f12e │ │ │ │ + @ instruction: 0xf87cf12e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -18885,22 +18885,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldmdavc lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ blls 0x18e3cc │ │ │ │ blcs 0x80960 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - rsbvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + eorsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d21 │ │ │ │ vhsub.s16 , q4, q7 │ │ │ │ - b 0x1521424 │ │ │ │ + b 0x15213b4 │ │ │ │ suble r0, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf1a2b178 │ │ │ │ blx 0x22da8 │ │ │ │ blx 0x11fd34 │ │ │ │ movwmi pc, #53505 @ 0xd101 @ │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ @@ -18933,28 +18933,28 @@ │ │ │ │ bls 0x19235c │ │ │ │ andsvc r2, r3, r1, lsl #6 │ │ │ │ cmplt r9, sl, asr r6 │ │ │ │ ldrbmi sl, [r9], sl, lsl #22 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ blge 0x3249b4 │ │ │ │ ldrbt r9, [r0], -r4, lsl #6 │ │ │ │ - stc2l 2, cr15, [sl], #528 @ 0x210 │ │ │ │ + stc2l 2, cr15, [sl], {132} @ 0x84 │ │ │ │ @ instruction: 0x41ab42b2 │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @ instruction: 0xf04f0b01 │ │ │ │ ldrb r0, [r4, #2816] @ 0xb00 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - stc2l 2, cr15, [r8], #316 @ 0x13c │ │ │ │ - mlaseq r2, r8, r5, lr │ │ │ │ + ldc2l 2, cr15, [r0], {79} @ 0x4f │ │ │ │ + eorseq lr, r2, r0, ror #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mul r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -18982,15 +18982,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4b74 │ │ │ │ b 0x110116c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d5, d0 │ │ │ │ - strmi pc, [r6], -r7, lsl #27 │ │ │ │ + strmi pc, [r6], -fp, ror #26 │ │ │ │ @ instruction: 0x46484696 │ │ │ │ movwgt pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x174212 │ │ │ │ bl 0x1caf694 │ │ │ │ andsle r0, r6, #-1073741824 @ 0xc0000000 │ │ │ │ bcc 0x1eef0 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -19003,15 +19003,15 @@ │ │ │ │ strbmi r0, [r8], -r1, lsl #2 │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ cmple r3, r0, lsl #18 │ │ │ │ bl 0xfec3441c │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - @ instruction: 0x4603fd5d │ │ │ │ + strmi pc, [r3], -r1, asr #26 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe974526 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3dd8b0 │ │ │ │ pkhbtmi sp, r1, r9, lsl #4 │ │ │ │ blcc 0x1ef3c │ │ │ │ @@ -19089,30 +19089,30 @@ │ │ │ │ ldmibeq r8, {r8, lr}^ │ │ │ │ vhadd.u8 q11, , q9 │ │ │ │ rsbvc r0, r0, r0, lsl #6 │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ mullt r5, r3, r7 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcspl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s16 d3, d8, d15 │ │ │ │ - vmla.i8 d31, d11, d27 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i8 d31, d11, d15 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xe2d0c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fbab │ │ │ │ - mlaseq r2, r0, r1, lr │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000fb93 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1666b78 │ │ │ │ stmdavc pc, {r0, r1, r3, r7, ip, sp, pc} @ │ │ │ │ ldmdavs fp, {r0, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @@ -19130,15 +19130,15 @@ │ │ │ │ svclt 0x00447704 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - ldc2l 1, cr15, [sl, #180]! @ 0xb4 │ │ │ │ + ldc2l 1, cr15, [lr, #180] @ 0xb4 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3af74 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19163,21 +19163,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - subvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab6bc │ │ │ │ - @ instruction: 0xf898f218 │ │ │ │ + @ instruction: 0xf87cf218 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19191,24 +19191,24 @@ │ │ │ │ blmi 0x39cc58 │ │ │ │ blls 0x27ce1c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vmov.i32 , #20479 @ 0x00004fff │ │ │ │ - vpmax.s8 , , │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x122e88 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000faed │ │ │ │ + svclt 0x0000fad5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, lsl #6 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ strcs r7, [r1, #-2048] @ 0xfffff800 │ │ │ │ ldrmi r7, [r1], fp, lsl #16 │ │ │ │ @@ -19246,15 +19246,15 @@ │ │ │ │ movwcc r6, #6242 @ 0x1862 │ │ │ │ movwls r4, #29715 @ 0x7413 │ │ │ │ movwcs lr, #10705 @ 0x29d1 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdavc r3!, {r3, r8, fp, sp, pc}^ │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - ldc2 1, cr15, [r2, #-180] @ 0xffffff4c │ │ │ │ + ldc2l 1, cr15, [r6], #180 @ 0xb4 │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bcs 0x4aac4 │ │ │ │ ldmib sp, {r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ svccc 0x0001100a │ │ │ │ stmdane r9, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r6, r8, lr}^ │ │ │ │ svclt 0x0028100a │ │ │ │ @@ -19534,32 +19534,32 @@ │ │ │ │ mulcc r0, r9, r8 │ │ │ │ addsmi r2, r8, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ blcs 0x97878 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vmlal.s q11, d16, d0[0] │ │ │ │ + vsubl.s8 q11, d16, d8 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i16 d4, d7, d23 │ │ │ │ - @ instruction: 0xf899fdb3 │ │ │ │ + @ instruction: 0xf899fd97 │ │ │ │ blcs 0x16f33c │ │ │ │ @ instruction: 0x4648bf18 │ │ │ │ @ instruction: 0xf89ad1c4 │ │ │ │ blcs 0x2f37c │ │ │ │ svcge 0x0022f47f │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #46080 @ 0xb400 │ │ │ │ - @ instruction: 0xf828f24f │ │ │ │ + @ instruction: 0xf810f24f │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -19567,46 +19567,46 @@ │ │ │ │ orreq pc, r0, #34 @ 0x22 │ │ │ │ sbcsle r2, sl, r2, lsl #22 │ │ │ │ sbcsle r2, r2, r3, lsl #22 │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8994648 │ │ │ │ addsle r3, r7, r0 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x72385c │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - ldc2l 2, cr15, [r6, #-92]! @ 0xffffffa4 │ │ │ │ + ldc2l 2, cr15, [sl, #-92] @ 0xffffffa4 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ blls 0x1219e0 │ │ │ │ ldrmi r2, [pc], -r0, lsl #2 │ │ │ │ ldrb r4, [lr], -fp, lsl #12 │ │ │ │ muleq pc, r9, r8 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf043e5ea │ │ │ │ str r4, [sp, r0, lsl #7] │ │ │ │ - @ instruction: 0xffdcf283 │ │ │ │ - strbvs pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + @ instruction: 0xffbcf283 │ │ │ │ + ldrvs pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - ldc2l 2, cr15, [r4, #-92] @ 0xffffffa4 │ │ │ │ + ldc2 2, cr15, [r8, #-92]! @ 0xffffffa4 │ │ │ │ mrc2 7, 0, pc, cr8, cr9, {7} │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, r0, fp, asr #4 │ │ │ │ + rsbvs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xffd2f24e │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r8, lsr #11 │ │ │ │ - eorseq lr, r2, r0, asr #11 │ │ │ │ + @ instruction: 0xffbaf24e │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ + eorseq lr, r2, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7410 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19617,21 +19617,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xa352c │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - svclt 0x0000ff9b │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000ff83 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ @ instruction: 0xf647b410 │ │ │ │ strcs r7, [r0], #-3327 @ 0xfffff301 │ │ │ │ addlt r7, r5, r2, lsl r9 │ │ │ │ biccc lr, r1, ip, lsl #22 │ │ │ │ ldrbeq r4, [r2, r4, lsl #13] │ │ │ │ @ instruction: 0xf1029402 │ │ │ │ strls r4, [r0], #-512 @ 0xfffffe00 │ │ │ │ @@ -19894,21 +19894,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ blmi 0xa3980 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r0, #-312]! @ 0xfffffec8 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldc2l 2, cr15, [r8, #-312] @ 0xfffffec8 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ @ instruction: 0x4606b470 │ │ │ │ stcge 0, cr11, [r4, #-532] @ 0xfffffdec │ │ │ │ stmdb r5, {r3, sl, fp, ip, pc} │ │ │ │ strmi r0, [sp], -pc │ │ │ │ bllt 0x64286c │ │ │ │ stmdblt r1!, {r0, r5, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -20313,17 +20313,17 @@ │ │ │ │ blls 0x27df98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x8e0958 │ │ │ │ + blx 0xe0958 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -r4, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s9 │ │ │ │ @@ -20357,17 +20357,17 @@ │ │ │ │ blls 0x27e048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9caf283 │ │ │ │ + @ instruction: 0xf9aaf283 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000bfc3 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000bfbf │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20393,15 +20393,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000f983 │ │ │ │ + svclt 0x0000f963 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcge 0, cr11, [ip], {138} @ 0x8a │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20424,15 +20424,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000f945 │ │ │ │ + svclt 0x0000f925 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20453,15 +20453,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf90af283 │ │ │ │ + @ instruction: 0xf8eaf283 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20482,15 +20482,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8d0f283 │ │ │ │ + @ instruction: 0xf8b0f283 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfefd045c │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @@ -20534,15 +20534,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0373310 │ │ │ │ cmple r2, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0xe0772 │ │ │ │ + blx 0xff9e0770 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40aef0 │ │ │ │ blls 0x3b5334 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20773,21 +20773,21 @@ │ │ │ │ @ instruction: 0xe6bc43f8 │ │ │ │ blcs 0x4b270 │ │ │ │ mrshi pc, (UNDEF: 9) @ │ │ │ │ bvc 0xfe8aca6c │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ bcs 0x35ec0 │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb8 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - bl 0x7e40d8 │ │ │ │ + bl 0x7e4078 │ │ │ │ bl 0x14652ac │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [fp, -r1, lsl #14]! │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andseq pc, r5, #201326595 @ 0xc000003 │ │ │ │ @@ -20908,20 +20908,20 @@ │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf1b8e6dc │ │ │ │ @ instruction: 0xf0000f01 │ │ │ │ @ instruction: 0xf1b88089 │ │ │ │ svclt 0x00080f04 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b34 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s16 d9, d6, d0 │ │ │ │ - blx 0xfece3490 │ │ │ │ + blx 0xfece3420 │ │ │ │ @ instruction: 0xf04ff382 │ │ │ │ subsmi r0, lr, #196608 @ 0x30000 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae4e0 │ │ │ │ @ instruction: 0xf88df606 │ │ │ │ adcmi r8, sl, r0, lsl r0 │ │ │ │ @@ -20930,74 +20930,74 @@ │ │ │ │ strls r9, [r5, #-518] @ 0xfffffdfa │ │ │ │ @ instruction: 0x2720e4bd │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs lr, r5, #17039360 @ 0x1040000 │ │ │ │ blvc 0x19de694 │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ vmax.f32 d26, d11, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x7a49b0 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf042fd59 │ │ │ │ + @ instruction: 0xf042fd41 │ │ │ │ strt r4, [r5], r0, lsl #5 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ orrsle r2, pc, r5, lsl #20 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf282e69c │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #9 │ │ │ │ movwle r4, #33163 @ 0x818b │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ ldrbmi lr, [r4, #1909]! @ 0x775 │ │ │ │ @ instruction: 0xf10dd3f6 │ │ │ │ bcs 0x1a79c8 │ │ │ │ mcrge 4, 4, pc, cr2, cr15, {3} @ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x1a4e14 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d6 │ │ │ │ - svclt 0x0000fa99 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ + svclt 0x0000fa7d │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - subvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42d2e8 │ │ │ │ - blx 0xfe0e11f0 │ │ │ │ + blx 0x19e11f0 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ ldrmi lr, [sl], -r1, lsl #11 │ │ │ │ andcs lr, r0, lr, lsl #14 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d6, d0 │ │ │ │ - andcs pc, r0, pc, ror #20 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, asr sl @ │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d6, d0 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fa49 │ │ │ │ + eorseq lr, r2, r8, lsl #6 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-99 @ 0xffffff9d │ │ │ │ bllt 0xfe742c3c │ │ │ │ @ instruction: 0x2c007ad4 │ │ │ │ ldcleq 1, cr13, [r8, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf0103001 │ │ │ │ @@ -21175,17 +21175,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf282bdf0 │ │ │ │ - svclt 0x0000fb67 │ │ │ │ + svclt 0x0000fb47 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfef10f34 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiacc r0, {s29-s107} │ │ │ │ @@ -21227,15 +21227,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - ldc2 1, cr15, [r8, #172] @ 0xac │ │ │ │ + ldc2l 1, cr15, [ip, #-172]! @ 0xffffff54 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40b9c4 │ │ │ │ blls 0x3b5e08 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21460,21 +21460,21 @@ │ │ │ │ @ instruction: 0xe6c943ff │ │ │ │ blcs 0x4bd2c │ │ │ │ mrshi pc, (UNDEF: 1) @ │ │ │ │ bvc 0xfe86d128 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb2 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - bl 0x7e361c │ │ │ │ + bl 0x7e35bc │ │ │ │ bl 0x1425d68 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r3, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ rsbsmi pc, lr, #35 @ 0x23 │ │ │ │ @@ -21590,20 +21590,20 @@ │ │ │ │ movweq pc, #16454 @ 0x4046 @ │ │ │ │ andcs lr, r0, r6, lsl r6 │ │ │ │ svccs 0x0001e6e5 │ │ │ │ addhi pc, r6, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b33 │ │ │ │ ldrtmi r7, [r0], -r1, ror #5 │ │ │ │ vmax.s16 d9, d5, d0 │ │ │ │ - blx 0xfece49e8 │ │ │ │ + blx 0xfece4978 │ │ │ │ strcs pc, [r3, -r2, lsl #7] │ │ │ │ @ instruction: 0xf103425d │ │ │ │ blx 0xa6be0 │ │ │ │ @ instruction: 0xf88df303 │ │ │ │ blx 0x8c13a8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf06f9307 │ │ │ │ @@ -21611,74 +21611,74 @@ │ │ │ │ andls r1, r6, #158720 @ 0x26c00 │ │ │ │ movwls r2, #22024 @ 0x5608 │ │ │ │ @ instruction: 0x2620e4d4 │ │ │ │ strb r2, [fp, -r5, lsl #14] │ │ │ │ ldrb r2, [r6, -r5]! │ │ │ │ bcs 0x44114 │ │ │ │ svcge 0x0016f47f │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #29696 @ 0x7400 │ │ │ │ - @ instruction: 0xf806f24d │ │ │ │ + @ instruction: 0xffeef24c │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdacs r6, {r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf10dd1a4 │ │ │ │ strt r0, [r7], r0, lsr #24 │ │ │ │ - @ instruction: 0xffe8f281 │ │ │ │ + @ instruction: 0xffc8f281 │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r8, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ @ instruction: 0xf10dd307 │ │ │ │ svccs 0x00060c10 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ strbmi lr, [r6, #1916]! @ 0x77c │ │ │ │ @ instruction: 0xf10dd8f7 │ │ │ │ stmdacs r6, {r5, sl, fp} │ │ │ │ mcrge 4, 4, pc, cr14, cr15, {3} @ │ │ │ │ vaba.s8 q15, , q10 │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x1a58b8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - svclt 0x0000fd47 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ + svclt 0x0000fd2b │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - subvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42dd8c │ │ │ │ - ldc2 2, cr15, [r0, #-84]! @ 0xffffffac │ │ │ │ + ldc2 2, cr15, [r4, #-84] @ 0xffffffac │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, r9, lsl r7 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - andcs pc, r0, sp, lsl sp @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsl #26 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - svclt 0x0000fd13 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ + eorseq lr, r2, r8, lsl #6 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb880a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r0 │ │ │ │ stmdbge r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21739,15 +21739,15 @@ │ │ │ │ eorls r4, r6, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ strls r0, [r8, #-514]! @ 0xfffffdfe │ │ │ │ addscs pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf0409305 │ │ │ │ eorcs r8, r8, #-620756992 @ 0xdb000000 │ │ │ │ vadd.i64 d26, d0, d26 │ │ │ │ - blls 0x12085c │ │ │ │ + blls 0x1207fc │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ rscshi pc, sl, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r8, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21758,27 +21758,27 @@ │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4642231c │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - @ instruction: 0x4632f973 │ │ │ │ + @ instruction: 0x4632f957 │ │ │ │ ldmdbge sl, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - strbmi pc, [r2], -fp, ror #18 @ │ │ │ │ + strbmi pc, [r2], -pc, asr #18 @ │ │ │ │ ldmdbge r4, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - ldrtmi pc, [fp], -r3, ror #18 @ │ │ │ │ + ldrtmi pc, [fp], -r7, asr #18 @ │ │ │ │ ldmdbge r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - @ instruction: 0x9c1cf95b │ │ │ │ + @ instruction: 0x9c1cf93f │ │ │ │ @ instruction: 0x2618e9dd │ │ │ │ @ instruction: 0x871ae9dd │ │ │ │ ldmib sp, {r1, r4, r8, fp, ip}^ │ │ │ │ ldmdals sp, {r1, r2, r4, r8, ip, sp} │ │ │ │ bl 0x15cc674 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00280600 │ │ │ │ @@ -21866,15 +21866,15 @@ │ │ │ │ eorls r4, r5, #89 @ 0x59 │ │ │ │ @ instruction: 0xf88d2203 │ │ │ │ svceq 0x00cb2090 │ │ │ │ movwls r9, #22787 @ 0x5903 │ │ │ │ tstpeq ip, r1, lsr r0 @ p-variant is OBSOLETE │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - bl 0xfece2150 │ │ │ │ + bl 0xfe6e2150 │ │ │ │ @ instruction: 0x3000f8bb │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ svclt 0x0000e6fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bhi 0x62f3ac │ │ │ │ @ instruction: 0xf5b02400 │ │ │ │ @@ -22365,20 +22365,20 @@ │ │ │ │ blt 0xffb23f3c │ │ │ │ @ instruction: 0xf0419903 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ bcs 0x1463e8 │ │ │ │ ldmdavc fp, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bae │ │ │ │ strtmi r7, [r0], -r1, ror #5 │ │ │ │ vshl.s16 d9, d0, d4 │ │ │ │ - mulcs r8, r7, pc @ │ │ │ │ + andcs pc, r8, fp, ror pc @ │ │ │ │ andcs lr, r5, #15204352 @ 0xe80000 │ │ │ │ @ instruction: 0x2320e75f │ │ │ │ movwcs r9, #21251 @ 0x5303 │ │ │ │ ldrb r9, [sl, r6, lsl #6] │ │ │ │ movweq lr, #2645 @ 0xa55 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ movweq lr, #19026 @ 0x4a52 │ │ │ │ @@ -22406,20 +22406,20 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ ldmib sp, {r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r8, [pc], -r3, lsl #10 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89be567 │ │ │ │ stmdbcs r0, {r0, r2, r3, ip} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - @ instruction: 0xf9d0f24c │ │ │ │ + @ instruction: 0xf9b8f24c │ │ │ │ mcr2 10, 4, pc, cr8, cr8, {5} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ blx 0xfedda42c │ │ │ │ @ instruction: 0xf10efe86 │ │ │ │ blx 0x2298a8 │ │ │ │ @ instruction: 0xf1aef20e │ │ │ │ @ instruction: 0xf1ce0820 │ │ │ │ @@ -22493,15 +22493,15 @@ │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4bf │ │ │ │ ldrb r4, [r2, #-640]! @ 0xfffffd80 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951c5c │ │ │ │ vmls.f d14, d1, d1[6] │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccd8c │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22511,52 +22511,52 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r0, r1, r2, r5, r6, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d0e24 │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ ldmdavc fp, {r0, r1, r2, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff56419c │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrc2 2, 3, pc, cr0, cr4, {0} │ │ │ │ - subvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + mrc2 2, 2, pc, cr4, cr4, {0} │ │ │ │ + andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56eb28 │ │ │ │ - mcr2 2, 3, pc, cr2, cr4, {0} @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 2, pc, cr6, cr4, {0} @ │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s8 , q14, q6 │ │ │ │ - andcs pc, r0, r1, ror #17 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, asr #17 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - andcs pc, r0, fp, asr #28 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsr #28 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mcr2 2, 2, pc, cr0, cr4, {0} @ │ │ │ │ - eorseq lr, r2, ip, ror r1 │ │ │ │ + mcr2 2, 1, pc, cr4, cr4, {0} @ │ │ │ │ + eorseq lr, r2, r4, asr #2 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, r8, lsl #12 │ │ │ │ - eorseq lr, r2, r4, ror #2 │ │ │ │ - eorseq lr, r2, r8, lsr r1 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, ip, lsr #2 │ │ │ │ + eorseq lr, r2, r0, lsl #2 │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ svcge 0x0024a942 │ │ │ │ @@ -22641,15 +22641,15 @@ │ │ │ │ b 0x13f665c │ │ │ │ ldrdls r3, [r7, -r2]! │ │ │ │ @ instruction: 0xf0332202 │ │ │ │ @ instruction: 0xf88d010c │ │ │ │ @ instruction: 0xf0412090 │ │ │ │ eorcs r8, r8, #163 @ 0xa3 │ │ │ │ vadd.i32 d26, d15, d26 │ │ │ │ - cdpcs 13, 0, cr14, cr3, cr6, {5} │ │ │ │ + cdpcs 13, 0, cr14, cr3, cr14, {4} │ │ │ │ @ instruction: 0xf8bbd105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8ab4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r8, [r0], #-2854 @ 0xfffff4da │ │ │ │ stmdbhi r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #10 │ │ │ │ @@ -22659,27 +22659,27 @@ │ │ │ │ stmib sp, {r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf12a451c │ │ │ │ - strbmi pc, [r2], -r9, ror #20 @ │ │ │ │ + strbmi pc, [r2], -sp, asr #20 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge sl, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa81c │ │ │ │ - strtmi pc, [r2], -r1, ror #20 │ │ │ │ + strtmi pc, [r2], -r5, asr #20 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r4, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa832 │ │ │ │ - @ instruction: 0x4642fa59 │ │ │ │ + @ instruction: 0x4642fa3d │ │ │ │ ldmdbge r0, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - vldrls s30, [ip, #-324] @ 0xfffffebc │ │ │ │ + vldrls s30, [ip, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf04f9a18 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmdbne r2, {r1, r2, r4, r8, ip, sp}^ │ │ │ │ @ instruction: 0xc71ae9dd │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f981d │ │ │ │ ldcls 8, cr0, [r9], {-0} │ │ │ │ @@ -22756,15 +22756,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf0c045c4 │ │ │ │ stmdbcs r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, pc} │ │ │ │ adcshi pc, r9, #0 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ mulge r1, r7, r8 │ │ │ │ vrhadd.s8 d18, d14, d24 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x76d82 │ │ │ │ @ instruction: 0xf9b33304 │ │ │ │ stmib sp, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ bge 0xabae34 │ │ │ │ biccc lr, sl, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22779,15 +22779,15 @@ │ │ │ │ ldc 0, cr11, [sp], #220 @ 0xdc │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhsub.s8 d18, d14, d24 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8970332 │ │ │ │ blx 0xce5e2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89b7324 │ │ │ │ strcs r2, [r0, #-4] │ │ │ │ bicsmi fp, r2, #-1342177277 @ 0xb0000003 │ │ │ │ @ instruction: 0xe7ca07d2 │ │ │ │ @@ -22837,21 +22837,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ tstpeq r0, #16 @ p-variant is OBSOLETE │ │ │ │ subshi pc, pc, #64 @ 0x40 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ sadd16mi fp, sp, ip │ │ │ │ @ instruction: 0xf47f461a │ │ │ │ vmax.f32 q13, , q12 │ │ │ │ - vmlal.s q11, d0, d0[3] │ │ │ │ + vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 q2, q2, │ │ │ │ - @ instruction: 0xf3c0fbe5 │ │ │ │ + @ instruction: 0xf3c0fbc9 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ @ instruction: 0x9324e5f1 │ │ │ │ ldmcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ @ instruction: 0x3e25e9cd │ │ │ │ movweq lr, #6750 @ 0x1a5e │ │ │ │ @@ -22866,15 +22866,15 @@ │ │ │ │ vqshl.u64 d30, d23, #0 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ movwcs lr, #1562 @ 0x61a │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ eorcs lr, r8, #11796480 @ 0xb40000 │ │ │ │ - cdpeq 2, 5, cr15, cr0, cr14, {2} │ │ │ │ + cdpeq 2, 1, cr15, cr8, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdls pc, [ip], -r7 │ │ │ │ movwne lr, #18903 @ 0x49d7 │ │ │ │ blx 0xb8272 │ │ │ │ @ instruction: 0xf897e204 │ │ │ │ movwmi sl, #45057 @ 0xb001 │ │ │ │ svclt 0x001868b9 │ │ │ │ @@ -22966,15 +22966,15 @@ │ │ │ │ movwcs r4, #4202 @ 0x106a │ │ │ │ bcc 0xff4e11e4 │ │ │ │ adcsmi r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ @ instruction: 0xf88d0010 │ │ │ │ usat r2, #4, r0, lsl #1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #12 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ @ instruction: 0xf04f787d │ │ │ │ @ instruction: 0x460130ff │ │ │ │ andcs fp, r0, r5, lsl r1 │ │ │ │ strmi r2, [r1], -r1, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r7 │ │ │ │ cmnppl pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ blcs 0x335d8 │ │ │ │ @@ -23137,15 +23137,15 @@ │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ orrmi pc, r0, #12, 10 @ 0x3000000 │ │ │ │ strbvc lr, [r2], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ adcsvs r4, ip, r0, lsl #4 │ │ │ │ andscs r6, r0, #250 @ 0xfa │ │ │ │ eorcs lr, r8, #216, 12 @ 0xd800000 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ msrvc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21811 @ 0x5533 │ │ │ │ @ instruction: 0xf89be629 │ │ │ │ @ instruction: 0xf1baa011 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @@ -23387,20 +23387,20 @@ │ │ │ │ stcge 4, cr15, [r6, #252] @ 0xfc │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mulpl sl, fp, r8 │ │ │ │ stmdaeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0xff1a7014 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x9e3894 │ │ │ │ + blx 0x3e3894 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blls 0x3c7658 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strb r2, [r3, #-769]! @ 0xfffffcff │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf89be62f │ │ │ │ @@ -23449,15 +23449,15 @@ │ │ │ │ eorls pc, r6, r0 │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movwcs r4, #4889 @ 0x1319 │ │ │ │ adcsmi r9, r3, r7, lsr #2 │ │ │ │ tstpeq ip, r3, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorshi pc, sl, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - svc 0x0054f26e │ │ │ │ + svc 0x003cf26e │ │ │ │ stmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ blcs 0x4dc8c │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1c243f6 │ │ │ │ bicmi r0, r5, #32, 6 @ 0x80000000 │ │ │ │ ldmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vpmax.u8 d15, d3, d6 │ │ │ │ @@ -23534,20 +23534,20 @@ │ │ │ │ @ instruction: 0xf7ff462b │ │ │ │ @ instruction: 0xf04fbbd7 │ │ │ │ strtmi r0, [sl], -r0, asr #16 │ │ │ │ ldrb r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ mulpl sp, fp, r8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xd27260 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - movwcs pc, #6401 @ 0x1901 @ │ │ │ │ + movwcs pc, #6377 @ 0x18e9 @ │ │ │ │ stmdbls r4, {r0, r1, r2, r3, r8, r9, ip, pc} │ │ │ │ ldrbeq lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ andmi r9, fp, ip, lsl #22 │ │ │ │ b 0x8d5f8 │ │ │ │ stmdbls r9, {r2, r3, sl} │ │ │ │ svclt 0x000842a5 │ │ │ │ @ instruction: 0xf43f4299 │ │ │ │ @@ -23589,16 +23589,16 @@ │ │ │ │ stcmi 0, cr15, [r0], {76} @ 0x4c │ │ │ │ tsteq r0, r1, lsr #20 │ │ │ │ @ instruction: 0x0c06ea2c │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9104 │ │ │ │ tstcs r0, #222208 @ 0x36400 │ │ │ │ svclt 0x0000e71e │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ @ instruction: 0xf04f9b04 │ │ │ │ stmib sp, {r9, fp}^ │ │ │ │ stmiane r3, {r0, r3, r9, fp, sp, pc}^ │ │ │ │ cmpmi fp, r6, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bl 0x7aaaa0 │ │ │ │ @@ -23680,20 +23680,20 @@ │ │ │ │ blcs 0x75fe0 │ │ │ │ movwcs sp, #6228 @ 0x1854 │ │ │ │ str r9, [r3, #783] @ 0x30f │ │ │ │ eorsle r2, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf7ffab9c │ │ │ │ vadd.i64 , , │ │ │ │ - vrecps.f32 , , │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vrecps.f32 d31, d27, d21 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ blmi 0x17a78a4 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - @ instruction: 0xf8bbfd51 │ │ │ │ + @ instruction: 0xf8bbfd35 │ │ │ │ stmdaeq r5!, {ip}^ │ │ │ │ strbvc lr, [r2, #2629] @ 0xa45 │ │ │ │ @ instruction: 0xf0410852 │ │ │ │ @ instruction: 0xf8970118 │ │ │ │ @ instruction: 0xf042a001 │ │ │ │ @ instruction: 0xf50c4200 │ │ │ │ @ instruction: 0xf8ab4320 │ │ │ │ @@ -23737,60 +23737,60 @@ │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ bllt 0xfffe54b4 │ │ │ │ svceq 0x0060f013 │ │ │ │ @ instruction: 0xf043d111 │ │ │ │ @ instruction: 0xf7ff0008 │ │ │ │ vadd.i8 , , │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x96798c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - @ instruction: 0x4611fcdd │ │ │ │ + ldrmi pc, [r1], -r1, asr #25 │ │ │ │ ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, r4, r3, asr #32 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ vadd.i8 , , │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0x6e75b8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff54f24a │ │ │ │ + @ instruction: 0xff3cf24a │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x5e79cc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - @ instruction: 0x2000fcbd │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsr #25 │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2], #76 @ 0x4c │ │ │ │ + ldc2 2, cr15, [r6], {19} │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r4], #76 @ 0x4c │ │ │ │ + stc2 2, cr15, [r8], {19} │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x1e7a14 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [sl], {19} │ │ │ │ - eorseq lr, r2, ip, asr #6 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, r4, ror #2 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ - eorseq lr, r2, r0, ror #7 │ │ │ │ - eorseq lr, r2, r8, lsr r1 │ │ │ │ + ldc2l 2, cr15, [lr], #-76 @ 0xffffffb4 │ │ │ │ + eorseq lr, r2, r4, lsl r3 │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, ip, lsr #2 │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ + eorseq lr, r2, r8, lsr #7 │ │ │ │ + eorseq lr, r2, r0, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strcs fp, [r0, #-165] @ 0xffffff5b │ │ │ │ streq pc, [r9], #-960 @ 0xfffffc40 │ │ │ │ movwls r0, #19398 @ 0x4bc6 │ │ │ │ @@ -23864,15 +23864,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2b740 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2770c │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -24395,40 +24395,40 @@ │ │ │ │ ldclge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ blcs 0x14eb14 │ │ │ │ sbchi pc, r1, r0, asr #4 │ │ │ │ blcc 0x18eb1c │ │ │ │ blcs 0x94a74 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xff2683cc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - stccs 15, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ + stccs 15, cr15, [r0, #-644] @ 0xfffffd7c │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d20-d23}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f42f8 │ │ │ │ svclt 0x00080014 │ │ │ │ str r2, [r2, #-768]! @ 0xfffffd00 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi fp, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {138} @ 0x8a │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ - sbcvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + addvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s16 d2, d18, d17 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 99) @ │ │ │ │ strle r0, [r6], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf64f3b01 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ bl 0x10a8c10 │ │ │ │ @@ -24450,34 +24450,34 @@ │ │ │ │ blls 0x100200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040300a │ │ │ │ ldrmi r0, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ sha1c.32 q13, , q6 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0xfe4a80b0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9d8f24a │ │ │ │ + @ instruction: 0xf9c0f24a │ │ │ │ blcs 0x14ec20 │ │ │ │ svcge 0x0076f47f │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldrt r4, [fp], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfe1680e8 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - @ instruction: 0xf99af9bd │ │ │ │ + @ instruction: 0xf99af9a5 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2c058 │ │ │ │ @@ -24598,18 +24598,18 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbhi r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ ldrb r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -24804,56 +24804,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x18e6560 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103116c │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q14, q7 │ │ │ │ - strcs pc, [r0, #-3853] @ 0xfffff0f3 │ │ │ │ + strcs pc, [r0, #-3821] @ 0xfffff113 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldrdcs lr, [r0], -r2 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - vfma.f32 , , │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + sha1c.32 , , │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x628a64 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - vfma.f32 , , │ │ │ │ - vmls.i d22, d0, d0[3] │ │ │ │ + vfma.f32 , , │ │ │ │ + vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x4a8a80 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - andcs pc, r0, r3, ror #24 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r7, asr #24 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - vfma.f32 , , │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vfma.f32 d31, d11, d25 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ blmi 0x1686b8 │ │ │ │ vhsub.s8 d18, d25, d22 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ - eorseq lr, r2, r8, lsr #11 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, asr #11 │ │ │ │ + svclt 0x0000febd │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb7f824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blls 0x139ea0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @@ -24939,15 +24939,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230e │ │ │ │ - ldmib sp, {r0, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2c80c │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x287d8 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -25467,39 +25467,39 @@ │ │ │ │ stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ blcs 0x14fbd4 │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ blcc 0x18fbdc │ │ │ │ blcs 0x95b34 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xff1e948c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - stccs 15, cr15, [r0, #-372] @ 0xfffffe8c │ │ │ │ + stccs 15, cr15, [r0, #-260] @ 0xfffffefc │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf15 │ │ │ │ @ instruction: 0xf04f43fe │ │ │ │ @ instruction: 0xf06f43ff │ │ │ │ tstcs r0, pc, ror r1 │ │ │ │ @ instruction: 0xf013e528 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01c833e │ │ │ │ @ instruction: 0xf0400c0c │ │ │ │ stccs 1, cr8, [r1], {12} │ │ │ │ stcge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vadd.f32 d26, d27, d30 │ │ │ │ - vmlal.s q11, d16, d0[0] │ │ │ │ + vsubl.s8 q11, d16, d8 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfecfa9ac │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xff34f211 │ │ │ │ + @ instruction: 0xff18f211 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdacc r5, {r0, r3, r4, r5, r8, pc} │ │ │ │ vadd.i8 d2, d0, d1 │ │ │ │ ldrbeq r8, [r8, #319] @ 0x13f │ │ │ │ stmdbcc r1, {r1, sl, ip, lr, pc} │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @@ -25520,34 +25520,34 @@ │ │ │ │ stmdbls r3, {r0, r4, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040100a │ │ │ │ strmi r0, [fp], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vfma.f32 q13, , │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0xfe4a9168 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf97cf249 │ │ │ │ + @ instruction: 0xf964f249 │ │ │ │ blcs 0x14fcd8 │ │ │ │ svcge 0x007af47f │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ strb r4, [r4], #1023 @ 0x3ff │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfe1691a0 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf99af961 │ │ │ │ + @ instruction: 0xf99af949 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2d110 │ │ │ │ @@ -25668,18 +25668,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e45e │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x29114 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -25877,56 +25877,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x1867624 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x1032230 │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q13, │ │ │ │ - strcs pc, [r0, #-3755] @ 0xfffff155 │ │ │ │ + strcs pc, [r0, #-3723] @ 0xfffff175 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ andcs lr, r0, ip, asr #11 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - vfma.f32 d31, d11, d13 │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf24bfc01 │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x629b28 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - @ instruction: 0xf24bfc0f │ │ │ │ - vmls.i d22, d0, d0[3] │ │ │ │ + vpadd.i8 , , │ │ │ │ + vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x4a9b44 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - andcs pc, r0, r1, lsl #24 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + andcs pc, r0, r5, ror #23 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ blmi 0x16977c │ │ │ │ vhsub.s8 d18, d24, d22 │ │ │ │ - svclt 0x0000fe73 │ │ │ │ - eorseq lr, r2, r8, lsr #11 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, asr #11 │ │ │ │ + svclt 0x0000fe5b │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r8, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r9], #660 @ 0x294 │ │ │ │ strpl pc, [sl, #-961] @ 0xfffffc3f │ │ │ │ ldreq pc, [r3], -r1, asr #7 │ │ │ │ @@ -26010,15 +26010,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf127230e │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2d8c8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29894 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -26566,37 +26566,37 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ @ instruction: 0xf1b9ac4a │ │ │ │ vmax.f32 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a980bd │ │ │ │ sbcslt r0, r2, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, r8, asr #28 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - mcr2 2, 6, pc, cr6, cr0, {0} @ │ │ │ │ + mcr2 2, 5, pc, cr10, cr0, {0} @ │ │ │ │ @ instruction: 0xf5a16898 │ │ │ │ @ instruction: 0xf04661c0 │ │ │ │ ldrb r0, [r4], #1540 @ 0x604 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ orrhi pc, lr, #0 │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {67} @ 0x43 │ │ │ │ stclge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ - sbcvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + addvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d24 │ │ │ │ vhsub.s16 d2, d16, d17 │ │ │ │ - stccs 14, cr15, [r0], {163} @ 0xa3 │ │ │ │ + stccs 14, cr15, [r0], {135} @ 0x87 │ │ │ │ cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ stccs 12, cr3, [r1], {5} │ │ │ │ cmpphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r5], #-1282 @ 0xfffffafe │ │ │ │ rscsvc pc, pc, #64, 4 │ │ │ │ ldrmi r1, [r0], -r2, lsl #17 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ @@ -26618,35 +26618,35 @@ │ │ │ │ bls 0xf31b4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89a80d3 │ │ │ │ @ instruction: 0xf046000a │ │ │ │ strmi r0, [r2], -r0, asr #12 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r3], {63} @ 0x3f │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b95 │ │ │ │ vhsub.s8 , q12, q6 │ │ │ │ - @ instruction: 0xf1b9f8e7 │ │ │ │ + @ instruction: 0xf1b9f8cf │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ andcs sl, r0, ip, ror pc │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ ldrbtvc pc, [r0], #1735 @ 0x6c7 @ │ │ │ │ stccs 4, cr14, [r5], {112} @ 0x70 │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x36238 │ │ │ │ stcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #138240 @ 0x21c00 │ │ │ │ - @ instruction: 0xf8caf248 │ │ │ │ + @ instruction: 0xf8b2f248 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -26770,18 +26770,18 @@ │ │ │ │ addseq r2, r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x46101812 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ bl 0x763ec8 │ │ │ │ bl 0x13ad424 │ │ │ │ strbtmi r0, [r0], -r1, lsl #2 │ │ │ │ svclt 0x0000e6a4 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ mulpl fp, sl, r8 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8ba812f │ │ │ │ @ instruction: 0xf04f0000 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf040890e │ │ │ │ @@ -27012,56 +27012,56 @@ │ │ │ │ svclt 0x00189706 │ │ │ │ strls r2, [r4, -r1, lsl #8] │ │ │ │ stmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ streq lr, [r3, #-2625] @ 0xfffff5bf │ │ │ │ b 0x10333f0 │ │ │ │ ldrmi r0, [sl], -r2, lsl #24 │ │ │ │ bllt 0xffd687f4 │ │ │ │ - stc2l 2, cr15, [sl, #496] @ 0x1f0 │ │ │ │ + stc2 2, cr15, [sl, #496]! @ 0x1f0 │ │ │ │ b 0x1073c00 │ │ │ │ strtmi r0, [pc], -r3, lsl #24 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ movwls r4, #26154 @ 0x662a │ │ │ │ str r4, [r5, #1579] @ 0x62b │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x76acd0 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - blx 0xf67066 │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + blx 0x867066 │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xbe7082 │ │ │ │ - strbvs pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + blx 0x4e7082 │ │ │ │ + ldrvs pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - blx 0x86709e │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x16709e │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, r0, fp, asr #4 │ │ │ │ + rsbvs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #11264 @ 0x2c00 │ │ │ │ - stc2 2, cr15, [r0, #284]! @ 0x11c │ │ │ │ + stc2 2, cr15, [r8, #284] @ 0x11c │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x1e70d2 │ │ │ │ - eorseq lr, r2, r8, lsr #11 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, asr #11 │ │ │ │ + blx 0xffae70d0 │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r8, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmdahi r3!, {r3, r9, sl, fp, ip, pc} │ │ │ │ ldrle r0, [r8, #-1752] @ 0xfffff928 │ │ │ │ @@ -27115,15 +27115,15 @@ │ │ │ │ blcs 0x3d1bc │ │ │ │ strbeq sp, [r8, r8, asr #2]! │ │ │ │ bcs 0x466188 │ │ │ │ bne 0xfe466188 │ │ │ │ svclt 0x00489203 │ │ │ │ bne 0x10a6454 │ │ │ │ @ instruction: 0xf1ed9102 │ │ │ │ - vnmls.f64 d15, d16, d29 │ │ │ │ + vmov.32 pc, d16[0] │ │ │ │ ldmib sp, {r4, r9, fp}^ │ │ │ │ @ instruction: 0xf0201202 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00024fff │ │ │ │ @ instruction: 0xf0438833 │ │ │ │ eorshi r0, r3, r4, lsl #6 │ │ │ │ mrc 0, 5, sp, cr0, cr3, {6} │ │ │ │ @@ -27224,15 +27224,15 @@ │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ svceq 0x0001f018 │ │ │ │ blvs 0x4e5c54 │ │ │ │ blcs 0x465c48 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc 15, 5, fp, cr1, cr8, {0} │ │ │ │ @ instruction: 0xf1ec2b42 │ │ │ │ - stc 15, cr15, [sp, #324] @ 0x144 │ │ │ │ + stc 15, cr15, [sp, #212] @ 0xd4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04f0106 │ │ │ │ @ instruction: 0xf6c70c00 │ │ │ │ @ instruction: 0xf0217cf0 │ │ │ │ strbmi r4, [r6, #3584]! @ 0xe00 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27335,17 +27335,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s q12, q14, q8 │ │ │ │ - svclt 0x0000fb45 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsr #1 │ │ │ │ @ instruction: 0x26004b9b │ │ │ │ ldrbteq pc, [pc], #-0 @ 0x2ad2c @ │ │ │ │ @@ -27419,15 +27419,15 @@ │ │ │ │ mlasls r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r9, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf125230e │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r8, sp}^ │ │ │ │ stmdbcs r0, {r2, r3, r4, sl} │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r0, {r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2ae9c │ │ │ │ @ instruction: 0xf8cd4164 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -27956,39 +27956,39 @@ │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2b4a4 │ │ │ │ blcs 0x1522b4 │ │ │ │ adcshi pc, ip, r0, asr #4 │ │ │ │ blcc 0x1922bc │ │ │ │ blcs 0x9821c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xff22bb74 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - vstrcs d15, [r0, #-932] @ 0xfffffc5c │ │ │ │ + vstrcs d15, [r0, #-820] @ 0xfffffccc │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf44fbf15 │ │ │ │ vst2. {d20-d23}, [pc :256], lr │ │ │ │ ldrshcs r4, [pc, #63] @ 0x2b71b │ │ │ │ ldrbt r2, [r4], #256 @ 0x100 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip], #-20 @ 0xffffffec │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr8, {2} │ │ │ │ ldclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ - sbcvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + addvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s8 d2, d31, d17 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 101) @ │ │ │ │ strle r0, [r2], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf1633901 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, pc, ror r3 │ │ │ │ @@ -28008,34 +28008,34 @@ │ │ │ │ sbcsvs r2, r1, r0, lsl #2 │ │ │ │ stmdbcs r0, {r1, r8, fp, ip, pc} │ │ │ │ sbchi pc, r7, r0 │ │ │ │ mulne sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b93 │ │ │ │ vhsub.s8 , q11, q6 │ │ │ │ - blls 0x16afc8 │ │ │ │ + blls 0x16af68 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ tstcs r0, fp, ror pc │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ mcrcs 4, 0, lr, cr5, cr0, {4} │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x377f0 │ │ │ │ ldcge 4, cr15, [pc, #508]! @ 0x2b9bc │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #137216 @ 0x21800 │ │ │ │ - stc2l 2, cr15, [lr, #280]! @ 0x118 │ │ │ │ + ldc2l 2, cr15, [r6, #280] @ 0x118 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcc r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -28158,18 +28158,18 @@ │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ ldrvs lr, [r6, -sp, asr #19] │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ strt r2, [r3], #-80 @ 0xffffffb0 │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ stmib sp, {r1, r2, r9, sl, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, ip}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf88d111c │ │ │ │ @@ -28362,56 +28362,56 @@ │ │ │ │ strbmi r2, [r3], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd46c1 │ │ │ │ @ instruction: 0xf7ff800c │ │ │ │ b 0x105a5d0 │ │ │ │ andcs r0, r0, #134217728 @ 0x8000000 │ │ │ │ streq lr, [r1], -r4, asr #20 │ │ │ │ strb r4, [r1], #-1553 @ 0xfffff9ef │ │ │ │ - blx 0xfe8702 │ │ │ │ + blx 0x7e8702 │ │ │ │ b 0x1035518 │ │ │ │ ldrtmi r0, [r7], -r2, lsl #24 │ │ │ │ andeq lr, r1, #68, 20 @ 0x44000 │ │ │ │ andls r4, r5, #51380224 @ 0x3100000 │ │ │ │ ldrb r4, [r8, #1586] @ 0x632 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x76c1e8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf8b0f20f │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xf894f20f │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8a2f20f │ │ │ │ - strbvs pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + @ instruction: 0xf886f20f │ │ │ │ + ldrvs pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - @ instruction: 0xf894f20f │ │ │ │ + @ instruction: 0xf878f20f │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf886f20f │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf86af20f │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, r0, fp, asr #4 │ │ │ │ + rsbvs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - blx 0x1e86c2 │ │ │ │ - eorseq lr, r2, r8, lsr #11 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, asr #11 │ │ │ │ + blx 0xffbe86c0 │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r0, lsr #11 │ │ │ │ + eorseq lr, r2, r8, lsl #11 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8e9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ smulllt r0, sp, r8, lr │ │ │ │ ldmdbge sl, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -28492,15 +28492,15 @@ │ │ │ │ @ instruction: 0x973a03ff │ │ │ │ strcs r2, [r2], #-1796 @ 0xfffff8fc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf88d9237 │ │ │ │ ldrsbtls r4, [r8], -r8 │ │ │ │ eorcs r9, r8, #-335544320 @ 0xec000000 │ │ │ │ ldmdage ip!, {r8, sp} │ │ │ │ - svc 0x00ecf269 │ │ │ │ + svc 0x00d4f269 │ │ │ │ b 0x1112b38 │ │ │ │ b 0x102bf38 │ │ │ │ movwls r0, #37639 @ 0x9307 │ │ │ │ msreq SPSR_, #16 │ │ │ │ @ instruction: 0xf0409307 │ │ │ │ blls 0x19cd234 │ │ │ │ streq lr, [r8], -r6, lsl #21 │ │ │ │ @@ -28531,27 +28531,27 @@ │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x2320e9cd │ │ │ │ @ instruction: 0x2322e9cd │ │ │ │ @ instruction: 0x2324e9cd │ │ │ │ @ instruction: 0x2326e9cd │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ - stc2 1, cr15, [r6], {36} @ 0x24 │ │ │ │ + stc2l 1, cr15, [sl], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage r8!, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ blls 0x675f8 │ │ │ │ - ldc2l 1, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ + stc2l 1, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stmdage r4, {r5, r8, fp, sp, pc}^ │ │ │ │ blls 0x67608 │ │ │ │ - ldc2l 1, cr15, [r6], #-144 @ 0xffffff70 │ │ │ │ + mrrc2 1, 2, pc, sl, cr4 @ │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage lr, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x67618 │ │ │ │ - stc2l 1, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ + mrrc2 1, 2, pc, r2, cr4 @ │ │ │ │ bls 0x95388c │ │ │ │ ldmib sp, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9} │ │ │ │ @ instruction: 0x5726e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r5!, {r0, r3, r5, r9, sl, fp, ip, pc} │ │ │ │ mcrls 1, 1, r4, cr0, cr1, {3} │ │ │ │ @@ -29478,44 +29478,44 @@ │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01786e6 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ stccs 1, cr8, [r1], {246} @ 0xf6 │ │ │ │ orrhi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, , q11 │ │ │ │ - vmlal.s q11, d16, d0[0] │ │ │ │ + vsubl.s8 q11, d16, d8 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeebe774 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf800f20e │ │ │ │ + @ instruction: 0xffe4f20d │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ bls 0x11bab8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ stccs 7, cr14, [r5], {167} @ 0xa7 │ │ │ │ blls 0x121400 │ │ │ │ blcs 0x4bc24 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #172, 22 @ 0x2b000 │ │ │ │ - blx 0x1c697e8 │ │ │ │ + blx 0x16697e8 │ │ │ │ bcc 0x193710 │ │ │ │ bcs 0x99a24 │ │ │ │ ldcge 6, cr15, [pc, #508]! @ 0x2d0dc │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0xfe9ad3a0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - ldmdacs pc!, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdacs pc!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ strhi pc, [r8], -r0, lsl #6 │ │ │ │ eorseq pc, pc, r0, lsl r0 @ │ │ │ │ strbhi pc, [r8], #0 @ │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strmi r9, [sl], -r9, lsl #22 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r1], r4, lsl #2 │ │ │ │ @@ -29669,17 +29669,17 @@ │ │ │ │ bls 0x37d51c │ │ │ │ movwmi r9, #43279 @ 0xa90f │ │ │ │ @ instruction: 0xf047bf18 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ tstls r2, sp, lsl r6 │ │ │ │ tstne r0, sp, asr #19 │ │ │ │ bllt 0x66b178 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, ip, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsl r6 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, r4, asr #2 │ │ │ │ @ instruction: 0xf89d9a66 │ │ │ │ @ instruction: 0x071030d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1211bc │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedda8 │ │ │ │ @@ -29834,15 +29834,15 @@ │ │ │ │ teqcs r2, #3358720 @ 0x334000 │ │ │ │ blt 0xd2b3f8 │ │ │ │ bl 0xfeccc2c8 │ │ │ │ @ instruction: 0xd17d7f93 │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldcl 2, cr15, [r0, #-416]! @ 0xfffffe60 │ │ │ │ + ldcl 2, cr15, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ bls 0xfec90 │ │ │ │ ldmdahi r3, {r6, r8, sp} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ @ instruction: 0x9c03ba48 │ │ │ │ @@ -29897,15 +29897,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ svcge 0x007ef43f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldcl 2, cr15, [r2], #416 @ 0x1a0 │ │ │ │ + ldcl 2, cr15, [sl], {104} @ 0x68 │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ @ instruction: 0xf043461d │ │ │ │ movwls r0, #37664 @ 0x9320 │ │ │ │ stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf507691c │ │ │ │ @ instruction: 0xf8d3401f │ │ │ │ rscscc ip, pc, r4, lsl r0 @ │ │ │ │ @@ -30312,15 +30312,15 @@ │ │ │ │ movwls r9, #35596 @ 0x8b0c │ │ │ │ tstls r6, #18432 @ 0x4800 │ │ │ │ tstls r2, #17408 @ 0x4400 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ movwls r9, #43787 @ 0xab0b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strb r3, [r5, #-779] @ 0xfffffcf5 │ │ │ │ - stc2 2, cr15, [r2], {121} @ 0x79 │ │ │ │ + blx 0xff8ea572 │ │ │ │ teqmi sl, #53248 @ 0xd000 │ │ │ │ bls 0x4123c8 │ │ │ │ @ instruction: 0xf8cd9f04 │ │ │ │ @ instruction: 0x46dee010 │ │ │ │ bleq 0x69cdc │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @@ -30344,57 +30344,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46be4332 │ │ │ │ @ instruction: 0x46bb46b9 │ │ │ │ tstls sp, lr, lsr r6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7704 │ │ │ │ vpmax.s8 d27, d27, d30 │ │ │ │ - vmls.i d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c054b0 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blmi 0x86e0cc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s8 d9, d0, d13 │ │ │ │ - andcs pc, r0, sp, lsr r9 @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsr #18 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - vmul.i8 d31, d11, d19 │ │ │ │ - vmls.i d22, d0, d0[3] │ │ │ │ + vmul.i8 d31, d11, d7 │ │ │ │ + vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x5ee0fc │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s8 d9, d0, d13 │ │ │ │ - andcs pc, r0, r5, lsr #18 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, lsl #18 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b12 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf91af20d │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8fef20d │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ vhsub.s8 , q10, q6 │ │ │ │ - vpadd.i8 d31, d27, d9 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vqdmulh.s d31, d27, d1 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ blmi 0x1edd48 │ │ │ │ vhsub.s8 d18, d20, d22 │ │ │ │ - svclt 0x0000fb8d │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ + svclt 0x0000fb75 │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r0, ror #11 │ │ │ │ eorseq lr, r2, r8, lsl r6 │ │ │ │ - eorseq lr, r2, r0, asr r6 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ - eorseq lr, r2, r4, ror #2 │ │ │ │ - eorseq lr, r2, r4, lsr r6 │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ + eorseq lr, r2, ip, lsr #2 │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb84ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -fp, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -30435,17 +30435,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb0d │ │ │ │ + svclt 0x0000faed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-88 @ 0xffffffa8 │ │ │ │ bllt 0xfe54bfe0 │ │ │ │ bllt 0xfeb4c8e4 │ │ │ │ ldrdcc r0, [r1], -r8 │ │ │ │ svceq 0x00fef010 │ │ │ │ @@ -30614,17 +30614,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9a7 │ │ │ │ + svclt 0x0000f987 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeeda2a4 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @ instruction: 0xf0000bc6 │ │ │ │ @@ -30675,15 +30675,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xaeaa20 │ │ │ │ + blx 0x3eaa20 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe97fa62 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x57cd50 │ │ │ │ @@ -30697,15 +30697,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r9, r0, asr #32 │ │ │ │ bl 0xfec3fad8 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s d2, d10, d0 │ │ │ │ - @ instruction: 0x4603f9ff │ │ │ │ + strmi pc, [r3], -r3, ror #19 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe97fbe2 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3e8f6c │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -30922,21 +30922,21 @@ │ │ │ │ blcs 0xa804c │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x162ac8 │ │ │ │ vhadd.s8 , , │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeaf6524 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8], #48 @ 0x30 │ │ │ │ + ldc2 2, cr15, [ip], {12} │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x7cd48 │ │ │ │ addhi pc, r3, r0, lsl #4 │ │ │ │ strle r0, [r2], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf1633d01 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, #-67108863 @ 0xfc000001 │ │ │ │ @@ -30952,21 +30952,21 @@ │ │ │ │ cdpeq 0, 1, cr6, cr11, cr10, {6} │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe85b21c │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr13, cr15, {1} @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - blls 0x16e1c8 │ │ │ │ + blls 0x16e168 │ │ │ │ teqle sp, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [ip], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -31098,16 +31098,16 @@ │ │ │ │ svclt 0x000b7f93 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ blls 0x1533d8 │ │ │ │ andscc pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e46d │ │ │ │ - mlaseq r2, r0, r1, lr │ │ │ │ - eorseq lr, r2, r8, rrx │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + eorseq lr, r2, r0, lsr r0 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #847249408 @ 0x32800000 │ │ │ │ blx 0xfece83b8 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -31144,30 +31144,30 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22441 @ 0x57a9 │ │ │ │ blls 0xe8560 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [ip], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - stc2 2, cr15, [sl, #268] @ 0x10c │ │ │ │ + ldc2l 2, cr15, [r2, #-268]! @ 0xfffffef4 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x1683cc │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r0, #2125] @ 0x84d │ │ │ │ andle r2, r7, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r3], r4, lsl #6 │ │ │ │ - stc2l 2, cr15, [r4, #-480]! @ 0xfffffe20 │ │ │ │ + stc2l 2, cr15, [r4, #-480] @ 0xfffffe20 │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xf43f45ac │ │ │ │ strmi sl, [ip, #3741]! @ 0xe9d │ │ │ │ @ instruction: 0xf4ff4182 │ │ │ │ blls 0x15a354 │ │ │ │ @@ -31178,45 +31178,45 @@ │ │ │ │ movwcs sl, #24368 @ 0x5f30 │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ blls 0x168358 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24397 @ 0x5f4d │ │ │ │ movwls sl, #18694 @ 0x4906 │ │ │ │ andcs lr, r0, lr, lsl #13 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfef6b154 │ │ │ │ + blx 0xfe86b154 │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ bleq 0xff36f16c │ │ │ │ str r4, [r1, #-1576]! @ 0xfffff9d8 │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfea6b17c │ │ │ │ + blx 0xfe36b17c │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe6eb198 │ │ │ │ + blx 0x1feb198 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x16ee28 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfe46b1ac │ │ │ │ + blx 0x1d6b1ac │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, r8, asr #32 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r0, lsl #1 │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, ip, ror r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb915a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ @ instruction: 0x9c37a934 │ │ │ │ @@ -31306,22 +31306,22 @@ │ │ │ │ movwls r2, #58113 @ 0xe301 │ │ │ │ strmi r2, [r8, #1280]! @ 0x500 │ │ │ │ movweq lr, #43897 @ 0xab79 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4652 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - ldc2 2, cr15, [ip, #-228]! @ 0xffffff1c │ │ │ │ + stc2 2, cr15, [r0, #-228]! @ 0xffffff1c │ │ │ │ blge 0x640328 │ │ │ │ @ instruction: 0x4618a916 │ │ │ │ movwls r4, #42586 @ 0xa65a │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ strcs r5, [r0, -r0, lsl #8] │ │ │ │ @ instruction: 0xf1219109 │ │ │ │ - ldmib sp, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x1b4390 │ │ │ │ blls 0x2f55a4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31338,30 +31338,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a37c │ │ │ │ bl 0x1c78b80 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - ldc2l 2, cr15, [ip], #228 @ 0xe4 │ │ │ │ + stc2l 2, cr15, [r0], #228 @ 0xe4 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a21c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2314] @ 0xfffff6f6 │ │ │ │ blhi 0x56a1e8 │ │ │ │ blhi 0x5ea1ec │ │ │ │ blhi 0x66a1f0 │ │ │ │ - cdp2 1, 8, cr15, cr2, cr1, {1} │ │ │ │ + cdp2 1, 6, cr15, cr6, cr1, {1} │ │ │ │ ldrbmi r9, [sl], -r9, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - cdp2 1, 7, cr15, cr10, cr1, {1} │ │ │ │ + cdp2 1, 5, cr15, cr14, cr1, {1} │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31419,22 +31419,22 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d801e4 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -ip, lsl #4 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ - mrrc2 2, 3, pc, sl, cr9 @ │ │ │ │ + ldc2 2, cr15, [lr], #-228 @ 0xffffff1c │ │ │ │ and r4, r5, r0, lsl #13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r6, #132]! @ 0x84 │ │ │ │ + stc2l 1, cr15, [sl, #132] @ 0x84 │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2018 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ bne 0xfecb3960 │ │ │ │ andeq lr, r0, r7, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1872518 │ │ │ │ @@ -31456,28 +31456,28 @@ │ │ │ │ blle 0xffab2954 │ │ │ │ bl 0x1c78d58 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - strmi pc, [r9], pc, lsl #24 │ │ │ │ + @ instruction: 0x4689fbf3 │ │ │ │ stmdbeq r8, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldmdage r2, {r1, r8, r9, sp} │ │ │ │ stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ @ instruction: 0xf1218b18 │ │ │ │ - stmdals r9, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa914 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1218900 │ │ │ │ - bls 0x5ee3e8 │ │ │ │ + bls 0x5ee378 │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x9c179b18 │ │ │ │ bls 0x6750fc │ │ │ │ @ instruction: 0x0114e9dd │ │ │ │ svclt 0x00244162 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ bl 0xfed55dd8 │ │ │ │ @@ -31856,22 +31856,22 @@ │ │ │ │ adchi pc, fp, r0 │ │ │ │ @ instruction: 0xf88d9907 │ │ │ │ stmdahi fp, {r0, r3, r5, r6, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0], {11} │ │ │ │ adchi pc, r6, r0, asr #32 │ │ │ │ suble r2, r5, r4, lsl #20 │ │ │ │ - andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcspl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vqsub.s8 d3, d11, d15 │ │ │ │ - ldmdbcs pc!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ addshi pc, sp, #0, 6 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ subhi pc, r5, #0 │ │ │ │ beq 0x6b518 │ │ │ │ eoreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ @@ -32040,15 +32040,15 @@ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbls r7, {r0, r4, r5, r7, r8, pc} │ │ │ │ stmdbcs r0, {r0, r3, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ addmi pc, r0, #34 @ 0x22 │ │ │ │ andpl pc, r0, #66 @ 0x42 │ │ │ │ svclt 0x0000e763 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ sbcsle r2, fp, r0, lsl #18 │ │ │ │ blcs 0x1d62d4 │ │ │ │ blge 0x6e3dc4 │ │ │ │ @ instruction: 0xf8d3e7e4 │ │ │ │ @ instruction: 0xf506e010 │ │ │ │ @ instruction: 0xf8d3411f │ │ │ │ mvnscc ip, r4, lsl r0 │ │ │ │ @@ -32163,20 +32163,20 @@ │ │ │ │ @ instruction: 0xf7ff9308 │ │ │ │ strmi fp, [sl], r0, ror #17 │ │ │ │ @ instruction: 0xf8cd46dc │ │ │ │ tstls r2, r0, lsl r0 │ │ │ │ blls 0x228c4c │ │ │ │ blcs 0x4e5e0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136192 @ 0x21400 │ │ │ │ - ldc2 2, cr15, [r2, #264] @ 0x108 │ │ │ │ + ldc2l 2, cr15, [sl, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf081fab1 │ │ │ │ blx 0xfed9dcdc │ │ │ │ eorcc pc, r0, r5, lsl #1 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf1c04081 │ │ │ │ @ instruction: 0xf1a00c40 │ │ │ │ blx 0x171d2c │ │ │ │ @@ -32251,70 +32251,70 @@ │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ @ instruction: 0x91259522 │ │ │ │ ldrbt r9, [pc], r4, lsr #32 │ │ │ │ blcs 0x96608 │ │ │ │ ldcge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ @ instruction: 0xf893ab1a │ │ │ │ ldrt ip, [lr], #1 │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #47104 @ 0xb800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x156c220 │ │ │ │ + blx 0xe6c220 │ │ │ │ @ instruction: 0xf43f2a05 │ │ │ │ blls 0x25ae1c │ │ │ │ svceq 0x000cf013 │ │ │ │ blge 0x6df624 │ │ │ │ stclge 4, cr15, [pc, #-508]! @ 0x2f80c │ │ │ │ vrshl.s64 d30, d17, d23 │ │ │ │ - rsbmi pc, r3, r1, asr #25 │ │ │ │ + rsbmi pc, r3, r1, lsr #25 │ │ │ │ b 0x1415e34 │ │ │ │ @ instruction: 0xf0417cd3 │ │ │ │ @ instruction: 0x46630110 │ │ │ │ andcs lr, r0, ip, ror r4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xd6c260 │ │ │ │ + blx 0x66c260 │ │ │ │ bcs 0x1da6b8 │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ bls 0x429290 │ │ │ │ @ instruction: 0xf43f2a06 │ │ │ │ movwls sl, #65066 @ 0xfe2a │ │ │ │ strbt sl, [pc], #2842 @ 0x2fa4c │ │ │ │ bcs 0x1d628c │ │ │ │ mcrge 4, 1, pc, cr3, cr15, {1} @ │ │ │ │ blge 0x6d4694 │ │ │ │ andcs lr, r0, pc, ror #10 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x5ec29c │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf9faf20b │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, fp, asr #4 │ │ │ │ + rscsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ vhsub.s8 , q9, q6 │ │ │ │ - mulcs r0, r5, ip │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror ip @ │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #7168 @ 0x1c00 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - svclt 0x0000f9ff │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, ip, ror r1 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ - eorseq lr, r2, r4, ror #2 │ │ │ │ - eorseq lr, r2, r8, lsr r1 │ │ │ │ + eorseq lr, r2, r4, asr #2 │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ + eorseq lr, r2, ip, lsr #2 │ │ │ │ + eorseq lr, r2, r0, lsl #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb926d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r8, lsr pc │ │ │ │ andls sl, r3, r2, lsr r9 │ │ │ │ @@ -32404,21 +32404,21 @@ │ │ │ │ andshi pc, lr, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - stc2 2, cr15, [r6], #224 @ 0xe0 │ │ │ │ + stc2 2, cr15, [sl], {56} @ 0x38 │ │ │ │ blge 0x5c1454 │ │ │ │ @ instruction: 0x4618a914 │ │ │ │ movwls r4, #38482 @ 0x9652 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - cdp2 1, 3, cr15, cr6, cr0, {1} │ │ │ │ + cdp2 1, 1, cr15, cr10, cr0, {1} │ │ │ │ tstne r4, #3620864 @ 0x374000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ bls 0x5d5c8c │ │ │ │ ldmdals r7, {r1, r7, r9, fp, ip} │ │ │ │ andeq lr, r0, r9, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e73478 │ │ │ │ @@ -32439,30 +32439,30 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrtmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s d2, d8, d0 │ │ │ │ - strmi pc, [r3], r1, ror #24 │ │ │ │ + strmi pc, [r3], r5, asr #24 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ ldc 3, cr9, [pc, #24] @ 0x2fcec │ │ │ │ stmdage lr, {r2, r6, r7, r8, r9, fp, pc} │ │ │ │ bls 0xd6cf4 │ │ │ │ stmdbls r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8cd9401 │ │ │ │ stc 0, cr11, [sp] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1208b16 │ │ │ │ - stmdals r8, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf120b400 │ │ │ │ - blls 0x56f484 │ │ │ │ + blls 0x56f414 │ │ │ │ ldrcs lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldreq lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ ldmdbls r7, {r0, r1, r3, r4, r8, fp, ip} │ │ │ │ svclt 0x0028414a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldmib sp, {r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -32517,19 +32517,19 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d8131c │ │ │ │ svclt 0x00280306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - strmi pc, [r0], r5, asr #23 │ │ │ │ + strmi pc, [r0], r9, lsr #23 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ + ldc2 1, cr15, [ip, #-128]! @ 0xffffff80 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2016e9dd │ │ │ │ @ instruction: 0x1c14e9dd │ │ │ │ blls 0x1f690c │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1873634 │ │ │ │ @@ -32552,28 +32552,28 @@ │ │ │ │ @ instruction: 0xf8dddbeb │ │ │ │ stmdacs r0, {r3, r5, ip, sp, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ andle r0, r4, #0, 18 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - blx 0x1fec772 │ │ │ │ + blx 0x18ec772 │ │ │ │ b 0x12818b8 │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ ldmdage r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ blls 0x1966a8 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x4eb4dc │ │ │ │ blhi 0x56b4e0 │ │ │ │ blhi 0x5eb4e4 │ │ │ │ - stc2 1, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ + stc2l 1, cr15, [ip], #128 @ 0x80 │ │ │ │ ldmdbge r2, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r0, #-128] @ 0xffffff80 │ │ │ │ + stc2l 1, cr15, [r4], #128 @ 0x80 │ │ │ │ andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ bls 0x5d46ec │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39445 @ 0x9a15 │ │ │ │ cmpmi sl, r7, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed54b00 │ │ │ │ @@ -32653,22 +32653,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x1640b8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r3, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcspl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s8 d3, d10, d15 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {176} @ 0xb0 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r3, fp]! │ │ │ │ @@ -32687,16 +32687,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a518 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ strmi pc, [r1], -r9, ror #20 │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000f971 │ │ │ │ - eorseq lr, r2, r8, ror #12 │ │ │ │ + svclt 0x0000f951 │ │ │ │ + eorseq lr, r2, r0, lsr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb872bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -sl, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -32736,17 +32736,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf90ef277 │ │ │ │ + @ instruction: 0xf8eef277 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -ip, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s25 │ │ │ │ @@ -32788,17 +32788,17 @@ │ │ │ │ blls 0x28a290 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8a6f277 │ │ │ │ + @ instruction: 0xf886f277 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strcs fp, [r0], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0x4606a914 │ │ │ │ strls r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32841,17 +32841,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf83cf277 │ │ │ │ + @ instruction: 0xf81cf277 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4604b091 │ │ │ │ stmdage r2, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ stm r1, {r5, r8, sl, fp, ip, pc} │ │ │ │ @@ -32892,15 +32892,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffd6f276 │ │ │ │ + @ instruction: 0xffb6f276 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb813b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ ldmdbge r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -32941,15 +32941,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q3, q8 │ │ │ │ - svclt 0x0000ff75 │ │ │ │ + svclt 0x0000ff55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ blvc 0xaebb40 │ │ │ │ @@ -32990,15 +32990,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff12f276 │ │ │ │ + mrc2 2, 7, pc, cr2, cr6, {3} │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @@ -33039,18 +33039,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffa4f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000feaf │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fe8f │ │ │ │ + eorseq lr, r2, r0, asr #12 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b086 │ │ │ │ strcs r7, [r0], #-692 @ 0xfffffd4c │ │ │ │ @@ -33090,18 +33090,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff3ef7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fe49 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + svclt 0x0000fe29 │ │ │ │ + eorseq lr, r2, r0, asr #12 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r4, [lr], -sl, lsr #20 │ │ │ │ movwls r0, #4036 @ 0xfc4 │ │ │ │ @@ -33141,19 +33141,19 @@ │ │ │ │ cdp2 7, 10, cr15, cr2, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 6, pc, cr8, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fde3 │ │ │ │ + svclt 0x0000fdc3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, asr #12 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c2cc │ │ │ │ blvc 0x6be28 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33211,19 +33211,19 @@ │ │ │ │ cdp2 7, 1, cr15, cr6, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ @ instruction: 0x46684631 │ │ │ │ mcr2 7, 2, pc, cr12, cr0, {7} @ │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulpl r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fd57 │ │ │ │ + svclt 0x0000fd37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ - eorseq lr, r2, r8, ror r6 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r7, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r6, lsr #20 │ │ │ │ @@ -33259,18 +33259,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfdeb │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - ldc2l 2, cr15, [r6], #472 @ 0x1d8 │ │ │ │ + ldc2l 2, cr15, [r6], {118} @ 0x76 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9b95c4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33305,18 +33305,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd8f │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - ldc2 2, cr15, [sl], {118} @ 0x76 │ │ │ │ + ldc2l 2, cr15, [sl], #-472 @ 0xfffffe28 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f967c │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33352,18 +33352,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd31 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - ldc2 2, cr15, [ip], #-472 @ 0xfffffe28 │ │ │ │ + ldc2 2, cr15, [ip], {118} @ 0x76 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9738 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33399,18 +33399,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000fbdf │ │ │ │ + svclt 0x0000fbbf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r8, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r7, lsr #20 │ │ │ │ @@ -33447,18 +33447,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000fb7f │ │ │ │ + svclt 0x0000fb5f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33511,18 +33511,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r2, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000faff │ │ │ │ + svclt 0x0000fadf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r0, r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33576,18 +33576,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r0, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fa7d │ │ │ │ + svclt 0x0000fa5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb880ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33626,16 +33626,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfab9 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0x66d938 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + @ instruction: 0xf9f8f276 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33675,17 +33675,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfa57 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xf9b6f276 │ │ │ │ + @ instruction: 0xf996f276 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {72} @ 0x48 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33748,24 +33748,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89dfa1d │ │ │ │ bfi r4, r9, #0, #18 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d25 │ │ │ │ - vmla.i8 d31, d11, d21 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i8 d31, d11, d5 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x13120c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f92b │ │ │ │ + svclt 0x0000f913 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {73} @ 0x49 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33829,24 +33829,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89df97b │ │ │ │ bfi r4, r9, #0, #16 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d23 │ │ │ │ - vadd.i8 d31, d27, d3 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vadd.i8 , , │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x131350 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f889 │ │ │ │ + svclt 0x0000f871 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -33890,24 +33890,24 @@ │ │ │ │ andcc pc, r8, sp, lsl #17 │ │ │ │ stmdahi fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r8, [r9, fp, lsr #32] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a8f7ee │ │ │ │ mulcc r8, sp, r8 │ │ │ │ - vabd.s q15, q11, q0 │ │ │ │ - vadd.i8 d31, d11, d7 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabd.s q15, , q0 │ │ │ │ + vmax.f32 , , │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xf1448 │ │ │ │ - vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f80d │ │ │ │ + vqsub.s8 q9, q0, │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb885ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33946,16 +33946,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df839 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xff98f275 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + @ instruction: 0xff78f275 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33995,17 +33995,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eda804 │ │ │ │ @ instruction: 0xf89dffd7 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xff36f275 │ │ │ │ + @ instruction: 0xff16f275 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x9d10a90c │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34040,17 +34040,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff7ef7ed │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000fedd │ │ │ │ + svclt 0x0000febd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a1f4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34090,24 +34090,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - mrc2 2, 3, pc, cr8, cr5, {3} │ │ │ │ + mrc2 2, 2, pc, cr8, cr5, {3} │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x171b60 │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000fbf3 │ │ │ │ + svclt 0x0000fbd7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ - eorseq lr, r2, r0, lsr #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a2d8 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34147,23 +34147,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ @ instruction: 0xff14f7e8 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - andcs pc, r0, r7, lsl #28 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, ror #27 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - blx 0xfe0edfbe │ │ │ │ + blx 0x19edfbe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ - eorseq lr, r2, r0, lsr #13 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb889ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x460b4c32 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r1, lsr sl │ │ │ │ @@ -34205,23 +34205,23 @@ │ │ │ │ teqcs r4, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 10, cr15, cr0, cr8, {7} │ │ │ │ sbcsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q0 │ │ │ │ - mulcs r0, r3, sp │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, ror sp @ │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - blx 0x3ee0a6 │ │ │ │ + blx 0xffcee0a4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - eorseq lr, r2, r0, lsr #13 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4a0 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34261,24 +34261,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - stc2 2, cr15, [r2, #-468]! @ 0xfffffe2c │ │ │ │ + stc2 2, cr15, [r2, #-468] @ 0xfffffe2c │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x171e0c │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000fa9d │ │ │ │ + svclt 0x0000fa81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsr #13 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d12a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34317,24 +34317,24 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbscs r7, r0, #11075584 @ 0xa90000 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r5, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [ip, fp, lsr #32] │ │ │ │ - ldc2 2, cr15, [r2], #468 @ 0x1d4 │ │ │ │ + ldc2 2, cr15, [r2], {117} @ 0x75 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x171eec │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000fa2d │ │ │ │ + svclt 0x0000fa11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -34365,35 +34365,35 @@ │ │ │ │ strtmi sp, [r0], -r4, lsr #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x212878ea │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0x9bafe │ │ │ │ stmiavc r9!, {r1, r8, r9, ip, sp} │ │ │ │ msrcs CPSR_f, #13828096 @ 0xd30000 │ │ │ │ blx 0xff76faba │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ @ instruction: 0x4629e7d3 │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ ldrb pc, [r3, r5, lsl #25] @ │ │ │ │ - ldc2 2, cr15, [sl], #-468 @ 0xfffffe2c │ │ │ │ + ldc2 2, cr15, [sl], {117} @ 0x75 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x131fdc │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000f9b5 │ │ │ │ + svclt 0x0000f999 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31c2c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34420,22 +34420,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xff96e59e │ │ │ │ + blx 0xff16e59e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31cd4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34462,22 +34462,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe46e646 │ │ │ │ + blx 0x1c6e646 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31d7c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34504,22 +34504,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb3d │ │ │ │ + svclt 0x0000fb1d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31e24 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34545,21 +34545,21 @@ │ │ │ │ blls 0x30be08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffaee790 │ │ │ │ + blx 0xff2ee790 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31ec4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34586,22 +34586,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe66e834 │ │ │ │ + blx 0x1e6e834 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31f6c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34628,22 +34628,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8912c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32014 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34669,21 +34669,21 @@ │ │ │ │ blls 0x30bff8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9f2f275 │ │ │ │ + @ instruction: 0xf9d2f275 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb891cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ svcls 0x00124a20 │ │ │ │ @@ -34713,17 +34713,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f99b │ │ │ │ + svclt 0x0000f97b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8926c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34751,17 +34751,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf94ef275 │ │ │ │ + @ instruction: 0xf92ef275 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34789,17 +34789,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f903 │ │ │ │ + svclt 0x0000f8e3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32284 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34826,22 +34826,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8b8f275 │ │ │ │ + @ instruction: 0xf898f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3232c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34868,22 +34868,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf864f275 │ │ │ │ + @ instruction: 0xf844f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb894ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x323d4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34909,23 +34909,23 @@ │ │ │ │ blls 0x30c3b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f811 │ │ │ │ + vmls.f16 , q10, q8 │ │ │ │ + svclt 0x0000fff1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3247c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34951,21 +34951,21 @@ │ │ │ │ blls 0x30c460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffbef274 │ │ │ │ + @ instruction: 0xff9ef274 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f631c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -34992,17 +34992,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000ff6d │ │ │ │ + svclt 0x0000ff4d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8363b0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35030,17 +35030,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff20f274 │ │ │ │ + @ instruction: 0xff00f274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6448 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35067,17 +35067,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fed7 │ │ │ │ + svclt 0x0000feb7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b64dc │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35103,17 +35103,17 @@ │ │ │ │ blls 0x30c6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 2, 4, pc, cr14, cr4, {3} @ │ │ │ │ + mcr2 2, 3, pc, cr14, cr4, {3} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83656c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35141,17 +35141,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 2, 2, pc, cr2, cr4, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr2, cr4, {3} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8991c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6604 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35178,17 +35178,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fdf9 │ │ │ │ + svclt 0x0000fdd9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b6698 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35214,17 +35214,17 @@ │ │ │ │ blls 0x30c87c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r0, #464]! @ 0x1d0 │ │ │ │ + ldc2 2, cr15, [r0, #464] @ 0x1d0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x80407c │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35253,16 +35253,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fd63 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + svclt 0x0000fd43 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x784118 │ │ │ │ @@ -35290,16 +35290,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r8, #-464] @ 0xfffffe30 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + ldc2l 2, cr15, [r8], #464 @ 0x1d0 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7841ac │ │ │ │ @@ -35327,16 +35327,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fccf │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + svclt 0x0000fcaf │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35368,17 +35368,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [ip], #-464 @ 0xfffffe30 │ │ │ │ + mrrc2 2, 7, pc, ip, cr4 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35409,17 +35409,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fc2b │ │ │ │ + svclt 0x0000fc0b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b2b90 │ │ │ │ @@ -35437,15 +35437,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffcef57e │ │ │ │ + blx 0xff4ef57e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -35485,23 +35485,23 @@ │ │ │ │ @ instruction: 0xf06f3021 │ │ │ │ andls r4, sl, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ mrsls r0, (UNDEF: 59) │ │ │ │ movwls r9, #54028 @ 0xd30c │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r0, lsr #32] │ │ │ │ - blx 0xfe4ef63e │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1cef63e │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xfe66f582 │ │ │ │ + blx 0xfe06f582 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -35540,23 +35540,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #37386 @ 0x920a │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwls r9, #49419 @ 0xc10b │ │ │ │ movwcs r9, #21261 @ 0x530d │ │ │ │ eorcc pc, r0, sp, lsl #17 │ │ │ │ vabd.s q15, q10, q4 │ │ │ │ - vqdmulh.s d31, d11, d21 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmulh.s d31, d11, d5 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xf2e0c │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fb13 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x83bd7c │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32d8c │ │ │ │ stmdage r6, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35583,19 +35583,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff3ef7c4 │ │ │ │ + blx 0xfebef7c4 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbe18 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32e28 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35621,19 +35621,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fa83 │ │ │ │ + svclt 0x0000fa63 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbeb0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ec0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35658,20 +35658,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fa39 │ │ │ │ + svclt 0x0000fa19 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87bf48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f58 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35698,20 +35698,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9e8f274 │ │ │ │ + @ instruction: 0xf9c8f274 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbfe8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ff8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35737,19 +35737,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f99b │ │ │ │ + svclt 0x0000f97b │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc080 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33090 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35774,20 +35774,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f951 │ │ │ │ + svclt 0x0000f931 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x82e794 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35815,19 +35815,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ + svclt 0x0000f8df │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae834 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35853,19 +35853,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b2f274 │ │ │ │ + @ instruction: 0xf892f274 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae8cc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35890,20 +35890,20 @@ │ │ │ │ blls 0x30d30c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf868f274 │ │ │ │ + @ instruction: 0xf848f274 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35934,17 +35934,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf810f274 │ │ │ │ + @ instruction: 0xfff0f273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35975,17 +35975,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d3, d16 │ │ │ │ - svclt 0x0000ffbf │ │ │ │ + svclt 0x0000ff9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -36003,15 +36003,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000ff87 │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36051,23 +36051,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, , │ │ │ │ - vmax.f32 d31, d11, d23 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmax.f32 d31, d11, d7 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xf3608 │ │ │ │ vqsub.s64 q1, q7, │ │ │ │ - svclt 0x0000ff2d │ │ │ │ + svclt 0x0000ff15 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36105,23 +36105,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - mrc2 2, 5, pc, cr10, cr3, {3} │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mrc2 2, 4, pc, cr10, cr3, {3} │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - mcr2 2, 6, pc, cr0, cr14, {1} @ │ │ │ │ + mcr2 2, 5, pc, cr8, cr14, {1} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f752c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36148,17 +36148,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe65 │ │ │ │ + svclt 0x0000fe45 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8375c0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36186,17 +36186,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 0, pc, cr8, cr3, {3} │ │ │ │ + ldc2l 2, cr15, [r8, #460]! @ 0x1cc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7658 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36223,17 +36223,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fdcf │ │ │ │ + svclt 0x0000fdaf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b76ec │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36259,17 +36259,17 @@ │ │ │ │ blls 0x30d8d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r6, #460] @ 0x1cc │ │ │ │ + stc2l 2, cr15, [r6, #-460]! @ 0xfffffe34 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc8a0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x338b0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36295,19 +36295,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [lr, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2 2, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87c938 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33948 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36334,20 +36334,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0], #460 @ 0x1cc │ │ │ │ + ldc2l 2, cr15, [r0], {115} @ 0x73 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc9d8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x339e8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36373,19 +36373,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fca3 │ │ │ │ + svclt 0x0000fc83 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fca70 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a80 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36410,20 +36410,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc59 │ │ │ │ + svclt 0x0000fc39 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8acfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645370 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36445,17 +36445,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r2], {115} @ 0x73 │ │ │ │ + blx 0xffcf053a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x6453f0 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36477,17 +36477,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8adfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d04 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36512,20 +36512,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe370646 │ │ │ │ + blx 0x1b70646 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ae94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d9c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36550,20 +36550,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x10706de │ │ │ │ + blx 0x8706de │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8af2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33e34 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36588,20 +36588,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000faf5 │ │ │ │ + svclt 0x0000fad5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8afc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ecc │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36625,19 +36625,19 @@ │ │ │ │ blls 0x28de88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfeaf0808 │ │ │ │ + blx 0xfe2f0808 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33f5c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36662,20 +36662,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x187089c │ │ │ │ + blx 0x107089c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ff4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36700,20 +36700,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa15 │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3408c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36737,19 +36737,19 @@ │ │ │ │ blls 0x28e048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9caf273 │ │ │ │ + @ instruction: 0xf9aaf273 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ svcls 0x00104a1c │ │ │ │ @@ -36775,17 +36775,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f97f │ │ │ │ + svclt 0x0000f95f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36810,17 +36810,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf938f273 │ │ │ │ + @ instruction: 0xf918f273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36845,17 +36845,17 @@ │ │ │ │ blls 0x28e1f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8f2f273 │ │ │ │ + @ instruction: 0xf8d2f273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x342c4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36880,20 +36880,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8acf273 │ │ │ │ + @ instruction: 0xf88cf273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3435c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36918,20 +36918,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf860f273 │ │ │ │ + @ instruction: 0xf840f273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x343f4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36955,21 +36955,21 @@ │ │ │ │ blls 0x28e3b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f815 │ │ │ │ + vmls.f16 , q9, q8 │ │ │ │ + svclt 0x0000fff5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3448c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36993,19 +36993,19 @@ │ │ │ │ blls 0x28e448 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffcaf272 │ │ │ │ + @ instruction: 0xffaaf272 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73831c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37029,17 +37029,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000ff83 │ │ │ │ + svclt 0x0000ff63 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7383a4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37063,17 +37063,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff3ef272 │ │ │ │ + @ instruction: 0xff1ef272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73842c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37097,17 +37097,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fefb │ │ │ │ + svclt 0x0000fedb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7384b4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37131,17 +37131,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000feb7 │ │ │ │ + svclt 0x0000fe97 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73853c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37165,17 +37165,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 3, pc, cr2, cr2, {3} │ │ │ │ + mrc2 2, 2, pc, cr2, cr2, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7385c4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37199,17 +37199,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fe2f │ │ │ │ + svclt 0x0000fe0f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73864c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37233,17 +37233,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fdeb │ │ │ │ + svclt 0x0000fdcb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706008 │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37268,16 +37268,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fda5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c6094 │ │ │ │ @@ -37302,16 +37302,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r0, #-456]! @ 0xfffffe38 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + stc2l 2, cr15, [r0, #-456] @ 0xfffffe38 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c611c │ │ │ │ @@ -37336,16 +37336,16 @@ │ │ │ │ blls 0x28e9a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [ip, #-456] @ 0xfffffe38 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + ldc2l 2, cr15, [ip], #456 @ 0x1c8 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37374,17 +37374,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0], {114} @ 0x72 │ │ │ │ + ldc2 2, cr15, [r0], #456 @ 0x1c8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37412,17 +37412,17 @@ │ │ │ │ blmi 0x234478 │ │ │ │ blls 0x48ead8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r4], {114} @ 0x72 │ │ │ │ + stc2l 2, cr15, [r4], #-456 @ 0xfffffe38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b4adc │ │ │ │ @@ -37440,15 +37440,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrr2 2, 7, pc, ip, cr2 @ │ │ │ │ + stc2 2, cr15, [ip], #-456 @ 0xfffffe38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77db10 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34b20 │ │ │ │ @@ -37472,20 +37472,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [ip], {114} @ 0x72 │ │ │ │ + blx 0xffb71542 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dba0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34bb0 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37508,20 +37508,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fbc5 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fdc30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34c40 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37543,19 +37543,19 @@ │ │ │ │ blls 0x28ece0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1ff165e │ │ │ │ + blx 0x17f165e │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8beac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dcb8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34cc8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37578,20 +37578,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xe716ea │ │ │ │ + blx 0x6716ea │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dd48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34d58 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37614,20 +37614,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000faf1 │ │ │ │ + svclt 0x0000fad1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fddd8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34de8 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37649,19 +37649,19 @@ │ │ │ │ blls 0x28ee88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfeaf1804 │ │ │ │ + blx 0xfe2f1804 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7304dc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ bmi 0x6fe268 │ │ │ │ @@ -37685,18 +37685,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fa63 │ │ │ │ + svclt 0x0000fa43 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x73056c │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37720,19 +37720,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x771920 │ │ │ │ + @ instruction: 0xf9fcf272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7305fc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37756,19 +37756,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37797,17 +37797,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf982f272 │ │ │ │ + @ instruction: 0xf962f272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37835,17 +37835,17 @@ │ │ │ │ blmi 0x233ddc │ │ │ │ blls 0x48f174 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf936f272 │ │ │ │ + @ instruction: 0xf916f272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -37863,15 +37863,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q1, q8 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ + svclt 0x0000f8df │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7390a8 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -37896,17 +37896,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000f8bd │ │ │ │ + svclt 0x0000f89d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739130 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37930,17 +37930,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf878f272 │ │ │ │ + @ instruction: 0xf858f272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7391b8 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37964,17 +37964,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739240 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37998,17 +37998,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + svclt 0x0000ffd1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x73e3cc │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x353dc │ │ │ │ stmdage r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38031,19 +38031,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffaef271 │ │ │ │ + @ instruction: 0xff8ef271 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e458 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35468 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38066,20 +38066,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff68f271 │ │ │ │ + @ instruction: 0xff48f271 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e4e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x354f8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38102,20 +38102,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff21 │ │ │ │ + svclt 0x0000ff01 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fe578 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35588 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38137,19 +38137,19 @@ │ │ │ │ blls 0x28f628 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 6, pc, cr10, cr1, {3} │ │ │ │ + mrc2 2, 5, pc, cr10, cr1, {3} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38201,17 +38201,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fe5b │ │ │ │ + svclt 0x0000fe3b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38264,17 +38264,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fddd │ │ │ │ + svclt 0x0000fdbd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38327,17 +38327,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fd5f │ │ │ │ + svclt 0x0000fd3f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38382,17 +38382,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fd9a4 │ │ │ │ blx 0xfecf66b0 │ │ │ │ blcs 0x74bb4 │ │ │ │ @ instruction: 0xe7ecd1bc │ │ │ │ - ldc2l 2, cr15, [r0], #452 @ 0x1c4 │ │ │ │ + ldc2l 2, cr15, [r0], {113} @ 0x71 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39948 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38436,17 +38436,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fda7c │ │ │ │ blx 0xfecf6788 │ │ │ │ blcs 0x7248c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - stc2 2, cr15, [r4], {113} @ 0x71 │ │ │ │ + stc2l 2, cr15, [r4], #-452 @ 0xfffffe3c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39a20 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38490,17 +38490,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdb54 │ │ │ │ blx 0xfecf6860 │ │ │ │ blcs 0x72564 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - ldc2 2, cr15, [r8], {113} @ 0x71 │ │ │ │ + blx 0xffe72526 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39af8 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38544,29 +38544,29 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc2c │ │ │ │ blx 0xfecf6938 │ │ │ │ blcs 0x7263c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - blx 0xfeb725fe │ │ │ │ + blx 0xfe3725fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ ldmiblt r2!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r0, r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xd74c74 │ │ │ │ + blmi 0xd74c04 │ │ │ │ blls 0x18fcdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38610,17 +38610,17 @@ │ │ │ │ @ instruction: 0xf81cf7df │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d17, d9 │ │ │ │ - svclt 0x0000fb29 │ │ │ │ + svclt 0x0000fb09 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38631,15 +38631,15 @@ │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xb74b50 │ │ │ │ + blmi 0xb74ae0 │ │ │ │ blls 0x18fe00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_hyp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38675,17 +38675,17 @@ │ │ │ │ @ instruction: 0xff9af7de │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d17, d25 │ │ │ │ - svclt 0x0000faa7 │ │ │ │ + svclt 0x0000fa87 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ddc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38731,17 +38731,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141f14 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - blx 0xdf28e8 │ │ │ │ + blx 0x5f28e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ebc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38787,29 +38787,29 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141ff4 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - @ instruction: 0xf9c6f271 │ │ │ │ + @ instruction: 0xf9a6f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ stmiblt sl!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d4 │ │ │ │ - blmi 0xdb44b0 │ │ │ │ + blmi 0xdb4440 │ │ │ │ blls 0x1900a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -38854,17 +38854,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c104 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d17, d7 │ │ │ │ - svclt 0x0000f941 │ │ │ │ + svclt 0x0000f921 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38921,17 +38921,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c218 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ - svclt 0x0000f8bb │ │ │ │ + svclt 0x0000f89b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38988,30 +38988,30 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c324 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r5, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d4 │ │ │ │ - blmi 0xbb6188 │ │ │ │ + blmi 0xbb6118 │ │ │ │ blls 0x1903d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39048,17 +39048,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c40c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d16, d23 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ff9d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a390 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39106,17 +39106,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - @ instruction: 0xff48f270 │ │ │ │ + @ instruction: 0xff28f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a478 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39164,17 +39164,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - mrc2 2, 6, pc, cr4, cr0, {3} │ │ │ │ + mrc2 2, 5, pc, cr4, cr0, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39226,17 +39226,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, q8, q14 │ │ │ │ - svclt 0x0000fe59 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7f │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf79 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39368,15 +39368,15 @@ │ │ │ │ stmdaeq r7, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf700fa25 │ │ │ │ streq lr, [r7, -r8, asr #20] │ │ │ │ addmi r4, sp, r8, lsr #13 │ │ │ │ blx 0xfed306f8 │ │ │ │ smlawbcc r0, r3, r1, pc @ │ │ │ │ vabd.s q15, q8, q11 │ │ │ │ - svclt 0x0000fd3d │ │ │ │ + svclt 0x0000fd1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39418,15 +39418,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f69d4 │ │ │ │ blx 0xfecf76e0 │ │ │ │ blcs 0x75be4 │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - ldc2l 2, cr15, [r8], {112} @ 0x70 │ │ │ │ + ldc2 2, cr15, [r8], #448 @ 0x1c0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488210 │ │ │ │ @@ -39466,15 +39466,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6a94 │ │ │ │ blx 0xfecf77a0 │ │ │ │ blcs 0x73ca4 │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - ldc2l 2, cr15, [r8], #-448 @ 0xfffffe40 │ │ │ │ + mrrc2 2, 7, pc, r8, cr0 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39516,15 +39516,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6b5c │ │ │ │ blx 0xfecf7868 │ │ │ │ blcs 0x75d6c │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - ldc2 2, cr15, [r4], {112} @ 0x70 │ │ │ │ + blx 0xffd7352a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488398 │ │ │ │ @@ -39564,15 +39564,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6c1c │ │ │ │ blx 0xfecf7928 │ │ │ │ blcs 0x73e2c │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - blx 0xfed735ea │ │ │ │ + blx 0xfe5735ea │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8de34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @@ -39613,17 +39613,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s d30, d16, d28 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb33 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8defc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8550 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39659,17 +39659,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - blx 0xffdf3764 │ │ │ │ + blx 0xff5f3764 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dfb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8608 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39705,17 +39705,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - blx 0xfe6f381c │ │ │ │ + blx 0x1ef381c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi r4!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39748,17 +39748,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec6633c │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39784,17 +39784,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9fcf270 │ │ │ │ + @ instruction: 0xf9dcf270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39820,17 +39820,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9b4f270 │ │ │ │ + @ instruction: 0xf994f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39856,30 +39856,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf96cf270 │ │ │ │ + @ instruction: 0xf94cf270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiblt r2, {r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d14 │ │ │ │ - blmi 0xa357d0 │ │ │ │ + blmi 0xa35760 │ │ │ │ blls 0x191160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39910,17 +39910,17 @@ │ │ │ │ strls r4, [r3], #-2568 @ 0xfffff5f8 │ │ │ │ ldc2l 7, cr15, [r2, #884]! @ 0x374 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vaba.s d30, d16, d19 │ │ │ │ - svclt 0x0000f901 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -39961,17 +39961,17 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ - svclt 0x0000f89b │ │ │ │ + svclt 0x0000f87b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40012,29 +40012,29 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xabb2a0 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r3, r0, lsl pc │ │ │ │ stmiblt sp, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf880f231 │ │ │ │ + @ instruction: 0xf864f231 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40060,17 +40060,17 @@ │ │ │ │ ldmib sp, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, (invalid: 6:1) │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r8, r0, lsr #10] │ │ │ │ - @ instruction: 0xffd4f26f │ │ │ │ + @ instruction: 0xffb4f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b360 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40102,17 +40102,17 @@ │ │ │ │ bmi 0x23f494 │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - @ instruction: 0xff80f26f │ │ │ │ + @ instruction: 0xff60f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b408 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40144,30 +40144,30 @@ │ │ │ │ bmi 0x23f53c │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - @ instruction: 0xff2cf26f │ │ │ │ + @ instruction: 0xff0cf26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmiblt sl!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d16, d6 │ │ │ │ - blmi 0xa76f58 │ │ │ │ + blmi 0xa76ee8 │ │ │ │ blls 0x1915e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -40199,17 +40199,17 @@ │ │ │ │ stmdbls r3, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x945c0 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7a54 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vaba.s32 d30, d31, d17 │ │ │ │ - svclt 0x0000febf │ │ │ │ + svclt 0x0000fe9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40252,17 +40252,17 @@ │ │ │ │ bls 0x11468c │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7b20 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fe55 │ │ │ │ + svclt 0x0000fe35 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40305,29 +40305,29 @@ │ │ │ │ bls 0x114760 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7bf4 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fdeb │ │ │ │ + svclt 0x0000fdcb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xafb734 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r2, r0, lsl pc │ │ │ │ stmiblt r5, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - ldc2 2, cr15, [r8, #-192]! @ 0xffffff40 │ │ │ │ + ldc2 2, cr15, [ip, #-192] @ 0xffffff40 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, ip, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40354,17 +40354,17 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bf4319 │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r5, r0, lsr #10] │ │ │ │ - stc2 2, cr15, [r8, #444] @ 0x1bc │ │ │ │ + stc2l 2, cr15, [r8, #-444]! @ 0xfffffe44 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ea90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb7f8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40398,17 +40398,17 @@ │ │ │ │ blx 0x975888 │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - ldc2 2, cr15, [r0, #-444]! @ 0xfffffe44 │ │ │ │ + ldc2 2, cr15, [r0, #-444] @ 0xfffffe44 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb8a8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40442,17 +40442,17 @@ │ │ │ │ @ instruction: 0xf9ccf7dd │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - ldc2l 2, cr15, [r8], {111} @ 0x6f │ │ │ │ + ldc2 2, cr15, [r8], #444 @ 0x1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ebf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -40492,17 +40492,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d31, d28 │ │ │ │ - svclt 0x0000fc75 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf97 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40544,17 +40544,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66fac │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fc0d │ │ │ │ + svclt 0x0000fbed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ed88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40580,17 +40580,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff1745c6 │ │ │ │ + blx 0xfe9745c6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40616,17 +40616,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1f74656 │ │ │ │ + blx 0x1774656 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40652,17 +40652,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xd746e6 │ │ │ │ + blx 0x5746e6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ef38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x909794 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -40694,15 +40694,15 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfef67204 │ │ │ │ smlawbcc r0, ip, r1, pc @ │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000fae1 │ │ │ │ + svclt 0x0000fac1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r0, asr #31 │ │ │ │ ldmdbge r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -40780,15 +40780,15 @@ │ │ │ │ blx 0x888c04 │ │ │ │ b 0x1173f10 │ │ │ │ addsmi r0, r9, lr, lsl #8 │ │ │ │ @ instruction: 0xf1c34304 │ │ │ │ @ instruction: 0xe792037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r5, r0, lsr #6]! │ │ │ │ - blx 0xd748e4 │ │ │ │ + blx 0x5748e4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000be15 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000be11 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000be0d │ │ │ │ @@ -40975,17 +40975,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f8af │ │ │ │ + svclt 0x0000f88f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41035,17 +41035,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ - svclt 0x0000f837 │ │ │ │ + svclt 0x0000f817 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb892f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41095,17 +41095,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000ffbf │ │ │ │ + svclt 0x0000ff9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb893e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41155,17 +41155,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000ff27 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41215,17 +41215,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fecf │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41275,17 +41275,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fe57 │ │ │ │ + svclt 0x0000fe37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb896b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41335,17 +41335,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fddf │ │ │ │ + svclt 0x0000fdbf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb897a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41395,17 +41395,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fd67 │ │ │ │ + svclt 0x0000fd47 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ @ instruction: 0xf7e22300 │ │ │ │ svclt 0x0000b8eb │ │ │ │ @ instruction: 0xf7e22301 │ │ │ │ svclt 0x0000b8e7 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41629,24 +41629,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfc85 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - blx 0xfe4f5626 │ │ │ │ + blx 0x1cf5626 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x17912c │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d2, d0 │ │ │ │ - svclt 0x0000f90d │ │ │ │ + svclt 0x0000f8f1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl r5 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r6, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8fe98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ svceq 0x00c44a33 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41690,23 +41690,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 7, cr15, [ip], {232} @ 0xe8 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q4 │ │ │ │ - andcs pc, r0, r9, lsl fp @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - @ instruction: 0xf894f202 │ │ │ │ + @ instruction: 0xf878f202 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + mlaseq r2, r8, r6, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ff88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ blmi 0xd8a5fc │ │ │ │ andls r4, r4, r7, lsl r6 │ │ │ │ @@ -41752,23 +41752,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ blx 0xfe476dee │ │ │ │ mulpl r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q3 │ │ │ │ - mulcs r0, sp, sl │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror sl @ │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - @ instruction: 0xf818f202 │ │ │ │ + @ instruction: 0xfffcf201 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + mlaseq r2, r8, r6, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ bleq 0xff14b760 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41812,24 +41812,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb17 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - blx 0x975900 │ │ │ │ + blx 0x175900 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x179408 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + svclt 0x0000ff83 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr r5 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsl #10 │ │ │ │ + mlaseq r2, r8, r6, lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d13a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -41872,24 +41872,24 @@ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ strb pc, [r3, fp, asr #20]! @ │ │ │ │ - @ instruction: 0xf9acf26e │ │ │ │ + @ instruction: 0xf98cf26e │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x1794f8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000ff27 │ │ │ │ + svclt 0x0000ff0b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ - eorseq lr, r2, r0, ror #13 │ │ │ │ + eorseq lr, r2, r0, asr r4 │ │ │ │ + eorseq lr, r2, r8, lsr #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-138 @ 0xffffff76 │ │ │ │ strmi sl, [r5], -lr, lsl #18 │ │ │ │ cdpls 8, 1, cr10, cr3, cr2, {0} │ │ │ │ @@ -41932,23 +41932,23 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46314770 │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ strb pc, [r8, r5, lsl #19]! @ │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d4f7e6 │ │ │ │ ldrb r9, [ip, r3, lsl #24] │ │ │ │ - @ instruction: 0xf934f26e │ │ │ │ + @ instruction: 0xf914f26e │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ blmi 0x1395e8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000feaf │ │ │ │ + svclt 0x0000fe93 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #13 │ │ │ │ + eorseq lr, r2, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bleq 0xff0fd0f8 │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x39188 │ │ │ │ @@ -41960,15 +41960,15 @@ │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x14275bc │ │ │ │ vfma.f32 q8, q7, q6 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ bl 0xf9e64 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -42081,36 +42081,36 @@ │ │ │ │ strbeq r7, [r0, #-3018] @ 0xfffff436 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcsle r2, r1, r0, lsl #24 │ │ │ │ blcs 0x580a0 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x47943c │ │ │ │ - vqsub.s64 q1, , │ │ │ │ - stmdahi sl, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ + vqsub.s64 q1, q4, │ │ │ │ + stmdahi sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b4 │ │ │ │ ldr r4, [r1, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [r8, #-4]! │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + stc2l 2, cr15, [ip, #-4] │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb905d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42132,15 +42132,15 @@ │ │ │ │ @ instruction: 0xf010baf5 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1dee7d9 │ │ │ │ - mrc 14, 7, APSR_nzcv, cr0, cr15, {1} │ │ │ │ + cdp 14, 15, cr15, cr0, cr3, {1} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb90654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [pc, #-1756] @ 0x38d84 │ │ │ │ stmiblt ip!, {r2, r4, r7, fp, ip, sp, lr}^ │ │ │ │ @@ -42166,15 +42166,15 @@ │ │ │ │ bicsle r2, r9, r0, lsl #24 │ │ │ │ strmi pc, [r0, #-33] @ 0xffffffdf │ │ │ │ sbcsle r4, fp, r5, lsl #6 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ tstpmi r0, r1 @ p-variant is OBSOLETE │ │ │ │ andshi r4, r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf1dee7d4 │ │ │ │ - mrc 10, 5, APSR_nzcv, cr0, cr7, {3} │ │ │ │ + mrc 10, 5, APSR_nzcv, cr0, cr11, {2} │ │ │ │ ldrb r7, [sl, r0, asr #22] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r5], {142} @ 0x8e │ │ │ │ ldrmi r4, [r5], -fp, lsl #12 │ │ │ │ @@ -42202,15 +42202,15 @@ │ │ │ │ andeq pc, r1, #6 │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ orrne lr, r0, r1, asr #20 │ │ │ │ ldmdaeq pc!, {r1, r3, r4, r8, fp, ip, sp, pc}^ @ │ │ │ │ strbvc lr, [r3, r7, asr #20] │ │ │ │ vtst.8 q8, q7, │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ bl 0xb9e2c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ ldrheq pc, [r0, #130]! @ 0x82 @ │ │ │ │ streq r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ strgt pc, [r3], #-2976 @ 0xfffff460 │ │ │ │ strgt pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ strbmi pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ @@ -42220,27 +42220,27 @@ │ │ │ │ blx 0xfe96959a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849696 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x12635b4 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf98ef117 │ │ │ │ + @ instruction: 0xf972f117 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf986f117 │ │ │ │ + @ instruction: 0xf96af117 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1172304 │ │ │ │ - blls 0x177bb4 │ │ │ │ + blls 0x177b44 │ │ │ │ blcc 0xdfdf0 │ │ │ │ rscscc pc, pc, #-2147483632 @ 0x80000010 │ │ │ │ b 0x10fbf50 │ │ │ │ beq 0x14ce4f0 │ │ │ │ @ instruction: 0xf1421c58 │ │ │ │ blx 0x3a5f2 │ │ │ │ blx 0xfe8759fe │ │ │ │ @@ -42310,30 +42310,30 @@ │ │ │ │ @ instruction: 0x4629e7b9 │ │ │ │ @ instruction: 0xf7e7a808 │ │ │ │ @ instruction: 0xe7b4ff39 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - blx 0xfeff5f26 │ │ │ │ - cdp2 2, 3, cr15, cr6, cr13, {3} │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe8f5f26 │ │ │ │ + cdp2 2, 1, cr15, cr6, cr13, {3} │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #4, 22 @ 0x1000 │ │ │ │ - mrc2 2, 1, pc, cr12, cr8, {1} │ │ │ │ + mcr2 2, 1, pc, cr4, cr8, {1} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff13a55c │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42345,15 +42345,15 @@ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf00280af │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103a794 │ │ │ │ stmdblt fp, {r2, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ ldrheq pc, [r0, #131]! @ 0x83 @ │ │ │ │ blx 0xfe83a7ae │ │ │ │ blx 0xfe84a3e2 │ │ │ │ @ instruction: 0xf1c34303 │ │ │ │ blx 0xfe90a4ba │ │ │ │ @@ -42462,37 +42462,37 @@ │ │ │ │ blvc 0xff3b35b0 │ │ │ │ blvc 0x2bb1b8 │ │ │ │ blvc 0xfe327dd0 │ │ │ │ addsmi r0, sp, #532 @ 0x214 │ │ │ │ bcs 0x6d9a4 │ │ │ │ blvc 0x136dca0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #17408 @ 0x4400 │ │ │ │ - ldc2 2, cr15, [r8, #-224] @ 0xffffff20 │ │ │ │ + stc2 2, cr15, [r0, #-224] @ 0xffffff20 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf020b125 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r1, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ andcs lr, r0, lr, lsr #15 │ │ │ │ - cmppeq r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + tstpeq r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fa6d │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000fa51 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9c5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ andls sl, r2, #52, 18 @ 0xd0000 │ │ │ │ @@ -42540,60 +42540,60 @@ │ │ │ │ blls 0xe7ff8 │ │ │ │ b 0x10fbbfc │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq sp!, {r0, r1, r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r4, #2629] @ 0xa45 │ │ │ │ bleq 0x17343ac │ │ │ │ vadd.i8 q8, q7, q10 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ bl 0xfa774 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #168] @ 0x39b5c │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462361f0 │ │ │ │ blx 0xfe9bab9a │ │ │ │ blx 0xfe9e9ad6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849bce │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - mrc2 1, 7, pc, cr2, cr6, {0} │ │ │ │ + mrc2 1, 6, pc, cr6, cr6, {0} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - mcr2 1, 7, pc, cr8, cr6, {0} @ │ │ │ │ + mcr2 1, 6, pc, cr12, cr6, {0} @ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b3fc │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dbf30 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1168900 │ │ │ │ - blls 0x2f9678 │ │ │ │ + blls 0x2f9608 │ │ │ │ stmdbge ip, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164623 │ │ │ │ - stmdbge r8, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x279648 │ │ │ │ + bls 0x2795d8 │ │ │ │ blls 0x2a3f80 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrc2 1, 5, pc, cr4, cr6, {0} │ │ │ │ + mrc2 1, 4, pc, cr8, cr6, {0} │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x748b0 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42608,27 +42608,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - strtmi pc, [sl], -r7, lsl #29 │ │ │ │ + strtmi pc, [sl], -fp, ror #28 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x465bfe7f │ │ │ │ + ldrbmi pc, [fp], -r3, ror #28 @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - @ instruction: 0x462afe77 │ │ │ │ + @ instruction: 0x462afe5b │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - svcls 0x0024fe6f │ │ │ │ + svcls 0x0024fe53 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -42669,27 +42669,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6752c8 │ │ │ │ blhi 0x7752cc │ │ │ │ blhi 0x7f52d0 │ │ │ │ blhi 0x8752d4 │ │ │ │ blhi 0x8f52d8 │ │ │ │ blhi 0x9752dc │ │ │ │ - mcr2 1, 0, pc, cr12, cr6, {0} @ │ │ │ │ + ldc2l 1, cr15, [r0, #88]! @ 0x58 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - mcr2 1, 0, pc, cr4, cr6, {0} @ │ │ │ │ + stc2l 1, cr15, [r8, #88]! @ 0x58 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [ip, #88]! @ 0x58 │ │ │ │ + stc2l 1, cr15, [r0, #88]! @ 0x58 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [r4, #88]! @ 0x58 │ │ │ │ + ldc2l 1, cr15, [r8, #88] @ 0x58 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba170 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87bcf4 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -42741,28 +42741,28 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ @ instruction: 0xf1168b1c │ │ │ │ - svcls 0x0007fd7b │ │ │ │ + svcls 0x0007fd5f │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1169701 │ │ │ │ - blls 0x1793a8 │ │ │ │ + blls 0x179338 │ │ │ │ ldmdbge ip, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwls sl, #2070 @ 0x816 │ │ │ │ strtmi r9, [r3], -r1, lsl #14 │ │ │ │ - stc2l 1, cr15, [r8, #-88]! @ 0xffffffa8 │ │ │ │ + stc2l 1, cr15, [ip, #-88] @ 0xffffffa8 │ │ │ │ strtmi r4, [fp], -r2, asr #12 │ │ │ │ blge 0x74530 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - stc2l 1, cr15, [r0, #-88]! @ 0xffffffa8 │ │ │ │ + stc2l 1, cr15, [r4, #-88] @ 0xffffffa8 │ │ │ │ stmdals r0!, {r2, r5, r9, sl, fp, ip, pc} │ │ │ │ ldmib sp, {sl, sp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ @ instruction: 0xf04f9f25 │ │ │ │ cdpls 14, 2, cr0, cr1, cr0, {0} │ │ │ │ bls 0x7cb9e0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -42802,15 +42802,15 @@ │ │ │ │ b 0x11c0a5c │ │ │ │ b 0x140b9bc │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1160800 │ │ │ │ - ldmib sp, {r0, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7e718 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1402ad4 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43051,39 +43051,39 @@ │ │ │ │ blvc 0x445aa4 │ │ │ │ ldmdahi r3, {r2, r6, r8, ip, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmdacs r0, {r0, r1, r4, pc} │ │ │ │ blvc 0x14ae3d4 │ │ │ │ orrle r2, sl, r0, lsl #18 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #43008 @ 0xa800 │ │ │ │ - @ instruction: 0xf87cf238 │ │ │ │ + @ instruction: 0xf864f238 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ andcs sl, r0, #456 @ 0x1c8 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [lr], -fp, lsl #12 │ │ │ │ strmi r4, [ip], -sp, lsl #12 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ ldmdahi r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ andcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0x46164613 │ │ │ │ @ instruction: 0x46144615 │ │ │ │ andcs lr, r0, r9, asr #13 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - stc2l 2, cr15, [sl] │ │ │ │ + stc2 2, cr15, [lr] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0x462c72ff │ │ │ │ strtmi r4, [lr], -fp, lsr #12 │ │ │ │ ssat r2, #18, r4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a608c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43098,16 +43098,16 @@ │ │ │ │ blvc 0xfe720f5c │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ strmi pc, [r0], #36 @ 0x24 │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x2605e73e │ │ │ │ bllt 0x1db8358 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ - eorseq lr, r2, r0, lsl #14 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ andeq lr, r3, #352256 @ 0x56000 │ │ │ │ bls 0xee814 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2e508 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece0b8c │ │ │ │ @@ -43158,29 +43158,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f044 │ │ │ │ ldr r9, [sl, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [ip], -r2, lsl #26 │ │ │ │ ldr r9, [r2, r3, lsl #6]! │ │ │ │ - @ instruction: 0xff9ef26c │ │ │ │ - strbtpl pc, [r8], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xff7ef26c │ │ │ │ + ldrtpl pc, [r0], #587 @ 0x24b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d0 │ │ │ │ - andcs pc, r0, r7, lsl sp @ │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -fp │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [ip, #-0] │ │ │ │ - eorseq lr, r2, r8, asr #1 │ │ │ │ - eorseq lr, r2, ip, asr #2 │ │ │ │ + ldc2l 2, cr15, [r0] │ │ │ │ + mlaseq r2, r0, r0, lr │ │ │ │ + eorseq lr, r2, r4, lsl r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ andls sl, r2, sl, lsr r9 │ │ │ │ @@ -43225,60 +43225,60 @@ │ │ │ │ bicvc lr, sl, #274432 @ 0x43000 │ │ │ │ b 0x141f158 │ │ │ │ b 0x1417470 │ │ │ │ b 0x127cab4 │ │ │ │ b 0x1118c74 │ │ │ │ b 0x13fcec0 │ │ │ │ vtst.8 q8, q7, q4 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ bl 0xfb22c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ ldc 6, cr4, [pc, #256] @ 0x3a670 │ │ │ │ @ instruction: 0xf8b38ba9 │ │ │ │ @ instruction: 0x464341f0 │ │ │ │ blx 0xfe93b60e │ │ │ │ blx 0xfe94e5a2 │ │ │ │ @ instruction: 0xf1c05000 │ │ │ │ blx 0xfe84a68a │ │ │ │ stmdane r0, {r2, sl} │ │ │ │ cmnmi r4, r0 │ │ │ │ strls r9, [r1], #-10 │ │ │ │ strls sl, [fp], #-2070 @ 0xfffff7ea │ │ │ │ - @ instruction: 0xf994f116 │ │ │ │ + @ instruction: 0xf978f116 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf98af116 │ │ │ │ + @ instruction: 0xf96ef116 │ │ │ │ stmdbge sl, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmib sp, {r1, r4, r6, r9, lr}^ │ │ │ │ bl 0x19cb9e8 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1164500 │ │ │ │ - blls 0x2f8bc0 │ │ │ │ + blls 0x2f8b50 │ │ │ │ stmdbge ip, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164643 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x278b90 │ │ │ │ + bls 0x278b20 │ │ │ │ blls 0x2a4a38 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r4, r2, #41943040 @ 0x2800000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf958f116 │ │ │ │ + @ instruction: 0xf93cf116 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x465a417f │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @@ -43291,27 +43291,27 @@ │ │ │ │ blhi 0x675c80 │ │ │ │ blhi 0x6f5c84 │ │ │ │ blhi 0x775c88 │ │ │ │ blhi 0x7f5c8c │ │ │ │ blhi 0x875c90 │ │ │ │ blhi 0x8f5c94 │ │ │ │ blhi 0x975c98 │ │ │ │ - @ instruction: 0xf92ef116 │ │ │ │ + @ instruction: 0xf912f116 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf926f116 │ │ │ │ + @ instruction: 0xf90af116 │ │ │ │ @ instruction: 0x465a4653 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf91ef116 │ │ │ │ + @ instruction: 0xf902f116 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf916f116 │ │ │ │ + @ instruction: 0xf8faf116 │ │ │ │ blls 0x86072c │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmdane fp, {r1, r2, r3, r4, r8, r9, sl, lr} │ │ │ │ eorvs lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdals r1!, {r0, r2, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x8e18e9dd │ │ │ │ @@ -43350,27 +43350,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - @ instruction: 0x4622f8b9 │ │ │ │ + @ instruction: 0x4622f89d │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x463af8b1 │ │ │ │ + @ instruction: 0x463af895 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - strtmi pc, [r2], -r9, lsr #17 │ │ │ │ + strtmi pc, [r2], -sp, lsl #17 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, pc} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - ldmdage lr, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9c24 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf04f5222 │ │ │ │ stmdagt fp, {r9, fp} │ │ │ │ blhi 0x8f5dcc │ │ │ │ blhi 0x7f5dd0 │ │ │ │ stmdaeq r4, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -43423,27 +43423,27 @@ │ │ │ │ blls 0x17cc6c │ │ │ │ beq 0x76e0c │ │ │ │ stmdage r0!, {r1, r3, r5, r9, sl, lr} │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ stc 6, cr4, [sp, #268] @ 0x10c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf1168b1a │ │ │ │ - strbmi pc, [sl], -r5, lsr #16 @ │ │ │ │ + strbmi pc, [sl], -r9, lsl #16 @ │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x462af81d │ │ │ │ + strtmi pc, [sl], -r1, lsl #16 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, sl, ip, sp, lr} │ │ │ │ - @ instruction: 0xf116a816 │ │ │ │ - blls 0x1b88f0 │ │ │ │ + @ instruction: 0xf115a816 │ │ │ │ + blls 0x1ba880 │ │ │ │ ldmdbge r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls sl, #2074 @ 0x81a │ │ │ │ ldrbmi r9, [r3], -r1, lsl #8 │ │ │ │ - @ instruction: 0xf80cf116 │ │ │ │ + @ instruction: 0xfff0f115 │ │ │ │ bls 0x862140 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9, sl, ip, lr} │ │ │ │ tstmi lr, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r0], r5, lsr #28 │ │ │ │ @ instruction: 0xf04f9821 │ │ │ │ @@ -43485,15 +43485,15 @@ │ │ │ │ bleq 0x1b8bc6c │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x46230b7f │ │ │ │ strls r4, [r1], #-1586 @ 0xfffff9ce │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 0x1e016e │ │ │ │ @ instruction: 0xf115f807 │ │ │ │ - blls 0x17a818 │ │ │ │ + blls 0x17a7a8 │ │ │ │ stmdahi r4, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0xfe9e0dce │ │ │ │ strbmi r2, [r8], -r5, lsl #28 │ │ │ │ vstmiaeq r3, {s28-s106} │ │ │ │ strbmi r9, [r6], #2834 @ 0xb12 │ │ │ │ bl 0x13c0bd4 │ │ │ │ ldmne r2, {r1, r2, r3, r9, sl, fp}^ │ │ │ │ @@ -43611,22 +43611,22 @@ │ │ │ │ ldc2 7, cr15, [ip], #912 @ 0x390 │ │ │ │ @ instruction: 0xf89de7b0 │ │ │ │ blcs 0x46dbc │ │ │ │ bls 0x12f304 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xf990f200 │ │ │ │ - stc2 2, cr15, [r8], {108} @ 0x6c │ │ │ │ + @ instruction: 0xf974f200 │ │ │ │ + blx 0xffa77532 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #14 │ │ │ │ + eorseq lr, r2, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb91d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x84379c │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -43655,17 +43655,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000fbbb │ │ │ │ + svclt 0x0000fb9b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrmi r4, [r4], -r2, lsr #26 │ │ │ │ bmi 0x8cc468 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @@ -43696,17 +43696,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d16 │ │ │ │ - svclt 0x0000fb69 │ │ │ │ + svclt 0x0000fb49 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fecb8 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43714,21 +43714,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cb8d4 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xbadc8 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fb4d │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000fb35 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed10 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43736,21 +43736,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cb948 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xbae20 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fb21 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000fb09 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed68 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -43761,21 +43761,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fb92c │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xbae84 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000faef │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000fad7 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb91fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12fedac │ │ │ │ ldmibeq sl, {r0, r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ vmlsvs.f32 s28, s6, s30 │ │ │ │ @@ -43790,39 +43790,39 @@ │ │ │ │ andvs r4, r2, r1, asr #4 │ │ │ │ b 0x10bbf48 │ │ │ │ stmib r0, {r0, r4, r6, r7, r9, ip, sp}^ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d11, d24 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xbaef8 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fab5 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + svclt 0x0000fa9d │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103ee40 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmnppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, fp, asr #4 │ │ │ │ + subspl pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xfe477770 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + blx 0x1e77770 │ │ │ │ + eorseq lr, r2, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb920a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2bee88 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmiblt sl, {r0, r3, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmdblt r9, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44049,15 +44049,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbge r8, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e4a802 │ │ │ │ strtmi pc, [sl], -r3, lsr #19 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf86ef7e6 │ │ │ │ vabd.s32 q15, q14, q9 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f887 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ @ instruction: 0x9e182901 │ │ │ │ @@ -44454,26 +44454,26 @@ │ │ │ │ @ instruction: 0xf04f460b │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ ldrb r4, [sp], r0, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r5], -sp, asr #12 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ blmi 0x27bd50 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff32b0 │ │ │ │ - b 0x143a494 │ │ │ │ + b 0x143a424 │ │ │ │ stmdaeq r9!, {r0, r3, r4, r6}^ │ │ │ │ sbcvc lr, r5, r0, asr #20 │ │ │ │ stmdaeq lr, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ svcge 0x0023f47f │ │ │ │ @ instruction: 0xf7d5e6c1 │ │ │ │ svclt 0x0000f8ff │ │ │ │ - eorseq lr, r2, r0, lsl r7 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ stmdavs r4!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -44529,15 +44529,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.32 @ instruction: 0xf487fab7 │ │ │ │ str r3, [sp, r0, lsr #8]! │ │ │ │ @ instruction: 0x46054637 │ │ │ │ @ instruction: 0x468446b2 │ │ │ │ ldrb r2, [r9, r0, asr #8] │ │ │ │ - stc2l 2, cr15, [r6], #428 @ 0x1ac │ │ │ │ + stc2l 2, cr15, [r6], {107} @ 0x6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b095 │ │ │ │ stcge 12, cr10, [lr, #-24] @ 0xffffffe8 │ │ │ │ @@ -44642,29 +44642,29 @@ │ │ │ │ b 0xfe10bc94 │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - tstpvs r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ adcmi pc, fp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf982f1ff │ │ │ │ - blx 0xffef854a │ │ │ │ + @ instruction: 0xf966f1ff │ │ │ │ + blx 0xff6f854a │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, ror #1 │ │ │ │ - eorseq lr, r2, r0, lsr r7 │ │ │ │ - eorseq lr, r2, r0, ror #10 │ │ │ │ - eorseq lr, r2, r8, lsr #14 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -44689,15 +44689,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e8fbf1 │ │ │ │ - blx 0xfe9f85f2 │ │ │ │ + blx 0xfe1f85f2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ mcrne 0, 0, r4, cr8, cr9, {0} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ @@ -44726,80 +44726,80 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s32 d17, d11, d12 │ │ │ │ - svclt 0x0000f9c7 │ │ │ │ + svclt 0x0000f9a7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d4 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0x4620b911 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ - ldc2 0, cr15, [r4, #-624]! @ 0xfffffd90 │ │ │ │ + ldc2 0, cr15, [r8, #-624] @ 0xfffffd90 │ │ │ │ svclt 0x0000e7f9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb92f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ vrhadd.s8 d27, d27, d2 │ │ │ │ - vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c064dc │ │ │ │ vshl.s8 d16, d29, d14 │ │ │ │ - vrsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8a4f1ff │ │ │ │ + @ instruction: 0xf888f1ff │ │ │ │ vsubl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf8c00201 │ │ │ │ @ instruction: 0xf7ff22d4 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x2100ff9b │ │ │ │ + tstpcs r0, pc, ror pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x4608f8d5 │ │ │ │ + @ instruction: 0x4608f8b9 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - tstpcs r0, sp, lsr lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, lsr #28 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4608ff5b │ │ │ │ + @ instruction: 0x4608ff3f │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x4c03c │ │ │ │ @@ -44829,40 +44829,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #62464 @ 0xf400 │ │ │ │ + andcs pc, r0, #33792 @ 0x8400 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -sp, lsr #22 │ │ │ │ + @ instruction: 0x4610fb11 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #109568 @ 0x1ac00 │ │ │ │ + andcs pc, r0, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x4610fb5b │ │ │ │ + @ instruction: 0x4610fb3f │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb930f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -44873,25 +44873,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf7550 │ │ │ │ blvc 0x177554 │ │ │ │ - ldc2l 1, cr15, [r0], {20} │ │ │ │ + ldc2 1, cr15, [r4], #80 @ 0x50 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a0be │ │ │ │ - blx 0x8f88f8 │ │ │ │ + blx 0xf88f8 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5775e8 │ │ │ │ @@ -44900,25 +44900,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf75c0 │ │ │ │ blvc 0x1775c4 │ │ │ │ - stc2l 1, cr15, [r4], {20} │ │ │ │ + stc2 1, cr15, [r8], #80 @ 0x50 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a12e │ │ │ │ - @ instruction: 0xf9eaf26b │ │ │ │ + @ instruction: 0xf9caf26b │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ blx 0xfec683ec │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe468438 │ │ │ │ blx 0xfecb865c │ │ │ │ @@ -44955,31 +44955,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, sp, ror #21] @ │ │ │ │ + @ instruction: 0x17c1fad1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - movwcs pc, #2725 @ 0xaa5 @ │ │ │ │ + movwcs pc, #2697 @ 0xa89 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, r9, lsr #21] @ │ │ │ │ + strbne pc, [r1, sp, lsl #21] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -45995,15 +45995,15 @@ │ │ │ │ bl 0xfe96b220 │ │ │ │ @ instruction: 0xf1060408 │ │ │ │ ldmibne r8!, {r3, r8, r9} │ │ │ │ rsceq r2, r2, r0, lsl #2 │ │ │ │ svclt 0x00d8429d │ │ │ │ pop {r3, r9, sp} │ │ │ │ vsra.s64 q2, q8, #35 │ │ │ │ - svclt 0x0000bc9b │ │ │ │ + svclt 0x0000bc7b │ │ │ │ vorr.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, ip, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ b 0x140090c │ │ │ │ svclt 0x001404c4 │ │ │ │ @@ -50315,103 +50315,103 @@ │ │ │ │ @ instruction: 0xf1a78ff0 │ │ │ │ strcs r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ strmi r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ stmib r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ andscc r4, r0, #8388608 @ 0x800000 │ │ │ │ ldrmi r1, [r0, #2578] @ 0xa12 │ │ │ │ @ instruction: 0xe7eadcf8 │ │ │ │ - bicvc pc, r8, lr, asr #4 │ │ │ │ + orrsvc pc, r0, lr, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c82201 │ │ │ │ - svclt 0x0000b8c7 │ │ │ │ + svclt 0x0000b8ab │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56604 @ 0xdd1c │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ - @ instruction: 0xfff0f0cc │ │ │ │ - stc2l 0, cr15, [ip, #-800]! @ 0xfffffce0 │ │ │ │ + @ instruction: 0xffd4f0cc │ │ │ │ + ldc2l 0, cr15, [r0, #-800] @ 0xfffffce0 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffe0f0cc │ │ │ │ - ldc2l 0, cr15, [ip, #-800] @ 0xfffffce0 │ │ │ │ + @ instruction: 0xffc4f0cc │ │ │ │ + stc2l 0, cr15, [r0, #-800] @ 0xfffffce0 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscc pc, r8, ip, asr #12 │ │ │ │ + eorcc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ vhsub.s d2, d0, d26 │ │ │ │ - svclt 0x0000ff09 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + svclt 0x0000fef1 │ │ │ │ + eorseq lr, r2, r0, asr #15 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb987b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0ce0ff8 │ │ │ │ - vmax.f32 , , │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vmax.f32 , , │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf64cfd47 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + @ instruction: 0xf64cfd2b │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0cb4008 │ │ │ │ - svclt 0x0000bd3f │ │ │ │ + svclt 0x0000bd23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb987e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vaddhn.i16 d21, q0, q0 │ │ │ │ umulllt r0, r2, r5, r4 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd10 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf094002d │ │ │ │ - ldrhlt pc, [r8, #255] @ 0xff @ │ │ │ │ - stc2 0, cr15, [lr, #820]! @ 0x334 │ │ │ │ - @ instruction: 0xf64e2315 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + bicslt pc, r8, r3, lsr #31 │ │ │ │ + ldc2 0, cr15, [r2, #820] @ 0x334 │ │ │ │ + vcge.s8 d18, d14, d5 │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ @ instruction: 0xf64c0132 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d19, d8, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - cmppcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff7af0cc │ │ │ │ + @ instruction: 0xff5ef0cc │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbtcc pc, [r4], #1612 @ 0x64c @ │ │ │ │ + strtcc pc, [ip], #1612 @ 0x64c │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpeq r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + mvnvc pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicscc pc, r0, ip, asr #12 │ │ │ │ + orrscc pc, r8, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-532 @ 0xfffffdec │ │ │ │ - ldc2 1, cr15, [r8], {249} @ 0xf9 │ │ │ │ + blx 0xfff7de52 │ │ │ │ mov ip, sp │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r3 │ │ │ │ ldm ip, {r2, r3, r4, r5, r6} │ │ │ │ @@ -50421,51 +50421,51 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x416a8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2daa10 │ │ │ │ + b 0x2da9d0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb988bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfe2fdf68 │ │ │ │ + blx 0x1cfdf68 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb988e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64e0ff0 │ │ │ │ - vaddhn.i16 d16, q0, q12 │ │ │ │ + vrecps.f32 q8, q15, q8 │ │ │ │ + @ instruction: 0xf2c074f0 │ │ │ │ @ instruction: 0xf1040432 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf0033410 │ │ │ │ adcmi pc, ip, #7872 @ 0x1ec0 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0x14ed930 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, #12, 22 @ 0x3000 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bpl 0xfe0bd87c │ │ │ │ - cdp2 0, 15, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr12, {6} │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r8, #-1280] @ 0xfffffb00 @ │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ cdppl 5, 5, cr15, cr9, cr0, {0} │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ @@ -50532,60 +50532,60 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r1, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, lsl #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strteq pc, [r8], #-1614 @ 0xfffff9b2 │ │ │ │ + ldrbtvc pc, [r0], #590 @ 0x24e @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460e │ │ │ │ @ instruction: 0xf64c0368 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4607231b │ │ │ │ - cdp2 0, 15, cr15, cr8, cr12, {6} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46380378 │ │ │ │ @ instruction: 0xf64a9300 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - tstpmi ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 14, cr15, cr8, cr12, {6} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf64c60b8 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8c0032d │ │ │ │ @ instruction: 0xf8c040a4 │ │ │ │ andlt r3, r3, ip, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #208896 @ 0x33000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fe05 │ │ │ │ + @ instruction: 0xf500fde9 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 1, cr5, [pc, #352] @ 0x41a8c │ │ │ │ @ instruction: 0xf8527b26 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8427302 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ stc 2, cr5, [r1, #340] @ 0x154 │ │ │ │ @@ -50620,26 +50620,26 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mrsmi ip, R12_fiq │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r8, lsl #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #56, 20 @ 0x38000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fd95 │ │ │ │ + @ instruction: 0xf500fd79 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41b6c │ │ │ │ @ instruction: 0xf8527b2c │ │ │ │ @ instruction: 0xf8523c08 │ │ │ │ @ instruction: 0xf4434c04 │ │ │ │ @ instruction: 0xf8427308 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @@ -50680,26 +50680,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstmi pc, r1, lsr r2 @ │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r8, lsl #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #270336 @ 0x42000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fd19 │ │ │ │ + @ instruction: 0xf500fcfd │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41c64 │ │ │ │ @ instruction: 0xf8537b36 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50751,26 +50751,26 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi pc, r2, ror r2 @ │ │ │ │ ... │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ - eorseq lr, r2, r8, lsl #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #60, 20 @ 0x3c000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fc89 │ │ │ │ + @ instruction: 0xf500fc6d │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 5, cr5, [pc, #352] @ 0x41d84 │ │ │ │ @ instruction: 0xf8537b32 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50817,26 +50817,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ tstmi pc, r0, asr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, lsl #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fc05 │ │ │ │ + @ instruction: 0xf500fbe9 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @ instruction: 0xf5005558 │ │ │ │ @ instruction: 0xf5005255 │ │ │ │ @ instruction: 0xf5005455 │ │ │ │ @ instruction: 0xf8515e59 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ strtmi r5, [ip], r0, asr #32 │ │ │ │ @@ -50899,28 +50899,28 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r3, lsl r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, lsl #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r2, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi fp, [sp], #-133 @ 0xffffff7b │ │ │ │ strmi r6, [lr], -sp, lsr #16 │ │ │ │ andls r4, r2, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf0a100c8 │ │ │ │ - @ instruction: 0xf1b0fd81 │ │ │ │ + @ instruction: 0xf1b0fd65 │ │ │ │ ldmib r6, {fp}^ │ │ │ │ svclt 0x00127500 │ │ │ │ beq 0xbdfbc │ │ │ │ beq 0x7dfc0 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @@ -50987,19 +50987,19 @@ │ │ │ │ rsceq pc, ip, #13172736 @ 0xc90000 │ │ │ │ hvceq 13952 @ 0x3680 │ │ │ │ svclt 0x00489b02 │ │ │ │ strhtvs r6, [r3], -r2 │ │ │ │ movwcs lr, #6085 @ 0x17c5 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - @ instruction: 0xb190fbfd │ │ │ │ + orrslt pc, r0, r1, ror #23 │ │ │ │ ldcne 3, cr2, [r9, #-4]! │ │ │ │ stmdavs r7, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - ldrshlt pc, [r0, #-181] @ 0xffffff4b @ │ │ │ │ + ldrsblt pc, [r0, #-185] @ 0xffffff47 @ │ │ │ │ movwls r6, #14339 @ 0x3803 │ │ │ │ rsbscs lr, r7, lr, ror #14 │ │ │ │ addsvc pc, r0, lr, asr #13 │ │ │ │ ldrbeq pc, [r7, #-583]! @ 0xfffffdb9 @ │ │ │ │ strcc pc, [r0, #718]! @ 0x2ce │ │ │ │ ldrdcs lr, [r1], -sl │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -51018,15 +51018,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subvs r4, r4, pc, lsl #12 │ │ │ │ andvs r4, r4, r1, lsl r6 │ │ │ │ addvs r4, r4, r5, lsl r6 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ stmib sp, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2l 0, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r6, #-668]! @ 0xfffffd64 │ │ │ │ blgt 0x2139cc │ │ │ │ adcsvs r6, r0, r2, lsr r1 │ │ │ │ rscsvs r4, r1, r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ eorsvs r6, r3, #2818048 @ 0x2b0000 │ │ │ │ rsbsvs r6, r3, #7012352 @ 0x6b0000 │ │ │ │ adcsvs r6, r3, #11206656 @ 0xab0000 │ │ │ │ @@ -51110,30 +51110,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f2c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f30 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f34 │ │ │ │ str r3, [r9, r4, lsl #24] │ │ │ │ - @ instruction: 0xf902f265 │ │ │ │ + @ instruction: 0xf8e2f265 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x19c5f40 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc 2, 4, APSR_nzcv, cr14, cr3, {2} │ │ │ │ + mcr 2, 4, pc, cr6, cr3, {2} @ │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf0a7a801 │ │ │ │ - stmdage r1, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stmdage r1, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffb7e466 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -51180,15 +51180,15 @@ │ │ │ │ @ instruction: 0xf8c43094 │ │ │ │ @ instruction: 0xf8de3f2c │ │ │ │ @ instruction: 0xf8c43098 │ │ │ │ @ instruction: 0xf8de3f30 │ │ │ │ @ instruction: 0xf8c4309c │ │ │ │ qasxmi r3, r1, r4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - mcrr2 0, 10, pc, lr, cr7 @ │ │ │ │ + ldc2 0, cr15, [r2], #-668 @ 0xfffffd64 │ │ │ │ blmi 0x94a2a8 │ │ │ │ blls 0x89c314 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -51217,35 +51217,35 @@ │ │ │ │ svccc 0x0028f8c4 │ │ │ │ ldrsbcc pc, [ip, #133]! @ 0x85 @ │ │ │ │ svccc 0x002cf8c4 │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ svccc 0x0030f8c4 │ │ │ │ andcs lr, r1, lr, ror r7 │ │ │ │ vaba.s32 d30, d21, d25 │ │ │ │ - svclt 0x0000f82d │ │ │ │ + svclt 0x0000f80d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi 0x1053bc4 │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blvs 0x1a53d80 │ │ │ │ @ instruction: 0xf0a74691 │ │ │ │ - vpadd.i8 d31, d30, d1 │ │ │ │ + vpadd.i8 , q7, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf5a02395 │ │ │ │ @ instruction: 0xf024743e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2971 @ 0xb9b │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0x27e694 │ │ │ │ + @ instruction: 0xf9ecf0c3 │ │ │ │ mvnlt r4, r6, lsl #12 │ │ │ │ strtmi r4, [sl], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0x46414633 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -51260,63 +51260,63 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a843f0 │ │ │ │ - vmul.i8 , q15, │ │ │ │ + vmla.i8 , q15, │ │ │ │ vqdmlal.s , d0, d2[4] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d29, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - @ instruction: 0xf948f257 │ │ │ │ - blx 0x127e84e │ │ │ │ + @ instruction: 0xf928f257 │ │ │ │ + blx 0xb7e84e │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64c4602 │ │ │ │ - vmla.i d20, d0, d0[7] │ │ │ │ + vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ strls r0, [r0, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xf814f115 │ │ │ │ + @ instruction: 0xfff8f114 │ │ │ │ @ instruction: 0x4622e79f │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ - @ instruction: 0xf115002d │ │ │ │ - ldr pc, [r6, fp, lsl #16] │ │ │ │ - @ instruction: 0xffa0f264 │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ + @ instruction: 0xf114002d │ │ │ │ + ldr pc, [r6, pc, ror #31] │ │ │ │ + @ instruction: 0xff80f264 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], sl, lsl #1 │ │ │ │ strmi r4, [r7], -r5, asr #22 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ ldmdavs fp, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ blvs 0x1c4307c │ │ │ │ - blx 0x17e71e │ │ │ │ + blx 0xffa7e71c │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ blcs 0x5c500 │ │ │ │ movwcs sp, #317 @ 0x13d │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - @ instruction: 0xf97af0c3 │ │ │ │ + @ instruction: 0xf95ef0c3 │ │ │ │ teqlt r8, #5242880 @ 0x500000 │ │ │ │ addcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7cd3580 │ │ │ │ strbmi lr, [r9], -r6, ror #28 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r1], -fp, lsr #12 │ │ │ │ @@ -51336,69 +51336,69 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a847f0 │ │ │ │ - vmla.i8 , q7, │ │ │ │ + vmla.i8 , q7, │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d19, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ strcs r2, [r0, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8b0f257 │ │ │ │ - blx 0xfec7e97c │ │ │ │ + @ instruction: 0xf890f257 │ │ │ │ + blx 0xfe57e97c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64c4502 │ │ │ │ - vshr.s64 q10, q0, #64 │ │ │ │ + vshr.s64 d20, d8, #64 │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - @ instruction: 0xff7cf114 │ │ │ │ + @ instruction: 0xff60f114 │ │ │ │ @ instruction: 0x4622e795 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe78cff73 │ │ │ │ - @ instruction: 0xff08f264 │ │ │ │ + @ instruction: 0xe78cff57 │ │ │ │ + cdp2 2, 14, cr15, cr8, cr4, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9978c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ bmi 0xd4b3f0 │ │ │ │ blvs 0x11ae7c8 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb33 │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 7, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr7, {5} │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc] │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - @ instruction: 0x4601f8d7 │ │ │ │ + @ instruction: 0x4601f8bb │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dad0de │ │ │ │ cmppcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ blcs 0x64674 │ │ │ │ @@ -51409,55 +51409,55 @@ │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, sp, lr}^ │ │ │ │ vmax.s16 d22, d7, d6 │ │ │ │ - @ instruction: 0xf10bf83b │ │ │ │ - blls 0x200f28 │ │ │ │ + @ instruction: 0xf10bf81b │ │ │ │ + blls 0x200eb8 │ │ │ │ bls 0x153e44 │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ - eorspl pc, ip, ip, asr #12 │ │ │ │ + andpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1149400 │ │ │ │ - str pc, [ip, r7, lsl #30]! │ │ │ │ + str pc, [ip, fp, ror #29]! │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - rsbspl pc, r8, ip, asr #12 │ │ │ │ + subpl pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mrc2 1, 7, pc, cr14, cr4, {0} │ │ │ │ + mcr2 1, 7, pc, cr2, cr4, {0} @ │ │ │ │ vabd.s32 d30, d20, d19 │ │ │ │ - svclt 0x0000fe93 │ │ │ │ + svclt 0x0000fe73 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ bmi 0xd4b4dc │ │ │ │ blvs 0x11ae8b4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb3b │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 0, cr15, cr2, cr7, {5} │ │ │ │ + stc2l 0, cr15, [r6, #668]! @ 0x29c │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc :64], r0 │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4629725e │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - stmdacs r0, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e1 │ │ │ │ strtmi r0, [r0], -r0, lsl #3 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ sbcsle r2, sp, r0, lsl #16 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vorr.i32 , #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -51468,36 +51468,36 @@ │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - @ instruction: 0xffc4f256 │ │ │ │ - @ instruction: 0xf9c4f10b │ │ │ │ + @ instruction: 0xffa4f256 │ │ │ │ + @ instruction: 0xf9a8f10b │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64c5602 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ strls r0, [r0], #-45 @ 0xffffffd3 │ │ │ │ - mrc2 1, 4, pc, cr0, cr4, {0} │ │ │ │ + mrc2 1, 3, pc, cr4, cr4, {0} │ │ │ │ strmi lr, [r1], -fp, lsr #15 │ │ │ │ @ instruction: 0xf64c462a │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - str pc, [r2, r7, lsl #29]! │ │ │ │ - cdp2 2, 1, cr15, cr12, cr4, {3} │ │ │ │ + str pc, [r2, fp, ror #28]! │ │ │ │ + ldc2l 2, cr15, [ip, #400]! @ 0x190 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ andcs r2, r3, r0, ror #4 │ │ │ │ - @ instruction: 0xf810f0c3 │ │ │ │ + @ instruction: 0xfff4f0c2 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x21770295 │ │ │ │ orrsvc pc, r0, lr, asr #13 │ │ │ │ stceq 0, cr15, [sp], #316 @ 0x13c │ │ │ │ ldcvc 6, cr15, [r0], {206} @ 0xce │ │ │ │ @@ -51533,49 +51533,49 @@ │ │ │ │ ldrvs r6, [r9, #-1180] @ 0xfffffb64 │ │ │ │ ldrvs r6, [sl, #1368] @ 0x558 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd10 │ │ │ │ - vrsra.s64 q8, q2, #64 │ │ │ │ + vrsra.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf64c0332 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s32 q1, , │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ + svclt 0x0000fda1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcc r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ andmi r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf098d113 │ │ │ │ - @ instruction: 0xf000f909 │ │ │ │ + @ instruction: 0xf000f8ed │ │ │ │ blcs 0x6834c8 │ │ │ │ vand d29, d4, d11 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ tstcs r0, r0, lsr #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4602bd10 │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [sl, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf010bd10 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - ldc2 0, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ svclt 0x0000e7ec │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a0b08d │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -51585,15 +51585,15 @@ │ │ │ │ strmi r0, [r5], -r0, lsl #20 │ │ │ │ @ instruction: 0xf44f3c10 │ │ │ │ @ instruction: 0xf6cf6b7e │ │ │ │ @ instruction: 0xf8cd7bff │ │ │ │ strtmi fp, [r0], -r4, lsr #32 │ │ │ │ stc2l 7, cr15, [r2, #832] @ 0x340 │ │ │ │ @ instruction: 0xf0954620 │ │ │ │ - strmi pc, [r6], -r5, asr #18 │ │ │ │ + strmi pc, [r6], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7d04620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ mcr2 7, 4, pc, cr2, cr0, {6} @ │ │ │ │ vacge.f32 d2, d0, d2 │ │ │ │ mcrcs 1, 0, r8, cr0, cr3, {0} │ │ │ │ eorshi pc, fp, #64, 6 │ │ │ │ blcs 0x48a2e0 │ │ │ │ @@ -51606,30 +51606,30 @@ │ │ │ │ eorseq r0, r5, #180 @ 0xb4 │ │ │ │ eorseq r0, r5, #1342177283 @ 0x50000003 │ │ │ │ eorseq r0, r5, #1342177283 @ 0x50000003 │ │ │ │ adceq r0, r7, r5, lsr r2 │ │ │ │ andseq r0, r2, r2, lsl r0 │ │ │ │ blvs 0xffa8b548 │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xff26f0c2 │ │ │ │ + @ instruction: 0xff0af0c2 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58109 │ │ │ │ stmdavs r0, {r3, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0x71164 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r7 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5a5d057 │ │ │ │ strtmi r5, [sl], -r8, lsl #6 │ │ │ │ addvs pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf948f0c4 │ │ │ │ + @ instruction: 0xf92cf0c4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {241} @ 0xf1 │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r1, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -51651,43 +51651,43 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108110 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #1073741825 @ 0x40000001 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ - mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0x03acf64e │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvs (UNDEF: 96), ip │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1f89000 │ │ │ │ - addlt pc, r2, #274432 @ 0x43000 │ │ │ │ + addlt pc, r2, #159744 @ 0x27000 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184550 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ blvs 0xffae2cbc │ │ │ │ andcs r2, r5, r1, lsl #2 │ │ │ │ - ldc2l 0, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ + mrrc2 0, 10, pc, ip, cr7 @ │ │ │ │ @ instruction: 0xf0a84628 │ │ │ │ - smmls r8, r7, r8, pc @ │ │ │ │ + @ instruction: 0xe758f8bb │ │ │ │ strpl pc, [r0], r5, lsl #10 │ │ │ │ @ instruction: 0xf8862301 │ │ │ │ @ instruction: 0xf8953200 │ │ │ │ bcs 0x4af7c │ │ │ │ adcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf5b169e9 │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a18093 │ │ │ │ blcc 0x8b81c │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbpl r3, [r4], #-3402 @ 0xfffff2b6 │ │ │ │ @ instruction: 0x46204031 │ │ │ │ - stc2l 0, cr15, [r2, #-584] @ 0xfffffdb8 │ │ │ │ + stc2 0, cr15, [r6, #-584]! @ 0xfffffdb8 │ │ │ │ @ instruction: 0x214df895 │ │ │ │ bcs 0x5da24 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ ldrmi r2, [r3], #-514 @ 0xfffffdfe │ │ │ │ ldrb r6, [r5, fp, ror #7] │ │ │ │ adcsmi r6, fp, #240640 @ 0x3ac00 │ │ │ │ sbchi pc, r6, r0 │ │ │ │ @@ -51703,22 +51703,22 @@ │ │ │ │ ldrbeq r6, [sl, fp, lsr #23] │ │ │ │ @ instruction: 0xf023bf44 │ │ │ │ andcs r0, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x004863eb │ │ │ │ smlalbbcs pc, sp, r5, r8 @ │ │ │ │ @ instruction: 0x4628e7b4 │ │ │ │ @ instruction: 0xf05b682e │ │ │ │ - movwcs pc, #3627 @ 0xe2b @ │ │ │ │ + movwcs pc, #3599 @ 0xe0f @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8c58128 │ │ │ │ @ instruction: 0xf8c56550 │ │ │ │ movwcs r0, #1364 @ 0x554 │ │ │ │ str r6, [r5, fp, lsr #32]! │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ strbcc pc, [r8, #-2261] @ 0xfffff72b @ │ │ │ │ ldr r6, [fp, fp, lsr #32] │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d700 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b310 │ │ │ │ @@ -51741,109 +51741,109 @@ │ │ │ │ andeq r2, r4, sp, lsr #20 │ │ │ │ andeq r2, r4, r3, lsl #27 │ │ │ │ andeq r2, r4, r3, lsr #20 │ │ │ │ andeq r2, r4, r3, lsl #27 │ │ │ │ andeq r2, r4, sp, lsr #20 │ │ │ │ andeq r2, r4, sp, asr fp │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - strb pc, [r3, -r1, asr #29]! @ │ │ │ │ + strb pc, [r3, -r5, lsr #29]! @ │ │ │ │ blcs 0x543cc │ │ │ │ svcge 0x0003f43f │ │ │ │ smlattcs r2, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72004 │ │ │ │ - smmls r9, r3, fp, pc @ │ │ │ │ + @ instruction: 0xe759fbb7 │ │ │ │ strtmi r6, [r8], -fp, ror #18 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r1, r8, r9, ip, pc}^ │ │ │ │ stmiavs fp!, {r0, r8, r9, ip, pc} │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ - ldc2l 0, cr15, [lr], {186} @ 0xba │ │ │ │ + stc2l 0, cr15, [r2], {186} @ 0xba │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r0, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ ldr r6, [pc, -r8, lsr #32]! │ │ │ │ ldrmi r6, [r8], -r9, ror #23 │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - stc2l 0, cr15, [lr, #776]! @ 0x308 │ │ │ │ + ldc2l 0, cr15, [r2, #776] @ 0x308 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d5af45 │ │ │ │ stmdavs r1, {r3, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061b │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf8860110 │ │ │ │ @ instruction: 0xf47f3200 │ │ │ │ @ instruction: 0xe733af36 │ │ │ │ addsmi r9, r3, #36864 @ 0x9000 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ ldrb r6, [r7, -fp, lsr #32] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0], #852 @ 0x354 │ │ │ │ - blx 0xfe2feeaa │ │ │ │ + blx 0x1bfeeaa │ │ │ │ tstcs r2, r0, lsl r7 │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6], #656 @ 0x290 │ │ │ │ + stc2l 0, cr15, [sl], {164} @ 0xa4 │ │ │ │ tstcs r4, r0, asr #12 │ │ │ │ mcr2 7, 0, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vaddl.u q4, d31, d23 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r0, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ blcs 0x67844 │ │ │ │ vsra.u64 , , #1 │ │ │ │ @ instruction: 0xf0a48f5b │ │ │ │ - bl 0xfea01fec │ │ │ │ + bl 0xfea01f7c │ │ │ │ submi r0, r1, #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00b0749 │ │ │ │ bl 0xfee0281c │ │ │ │ svclt 0x00180608 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ ldr r6, [sp, -lr, lsr #32] │ │ │ │ movwcs r6, #6190 @ 0x182e │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c24631 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r5, r6, ip, lr, pc} │ │ │ │ stmdavs lr!, {r3, r9, sp}^ │ │ │ │ stmdavs r3, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r4, #30257 @ 0x7631 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ - ldc2l 0, cr15, [lr, #-776]! @ 0xfffffcf8 │ │ │ │ + stc2l 0, cr15, [r2, #-776]! @ 0xfffffcf8 │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ movwls r6, #43011 @ 0xa803 │ │ │ │ movwls r6, #47171 @ 0xb843 │ │ │ │ - stc2 0, cr15, [r2], #656 @ 0x290 │ │ │ │ + stc2 0, cr15, [r6], {164} @ 0xa4 │ │ │ │ smlatbcs r8, r8, r8, r6 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rsble r2, r3, r0, lsl #16 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xbc0ae9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084599 │ │ │ │ @ instruction: 0xd1034590 │ │ │ │ ldcllt 8, cr14, [r6], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r0, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldc2 0, cr15, [lr], {164} @ 0xa4 │ │ │ │ + stc2 0, cr15, [r2], {164} @ 0xa4 │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ bls 0x207500 │ │ │ │ strbmi r4, [sl, #-1547] @ 0xfffff9f5 │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sadd16mi fp, r9, r4 │ │ │ │ @ instruction: 0xf04f2101 │ │ │ │ @@ -51861,39 +51861,39 @@ │ │ │ │ @ instruction: 0xf8c56548 │ │ │ │ ldrb r3, [r6], ip, asr #10 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffacb148 │ │ │ │ blcs 0x5455c │ │ │ │ movwcs fp, #20236 @ 0x4f0c │ │ │ │ bne 0xff4cb94c │ │ │ │ - blx 0xffb7efe4 │ │ │ │ + blx 0xff47efe4 │ │ │ │ @ instruction: 0x4630e672 │ │ │ │ - mrc2 0, 4, pc, cr0, cr7, {4} │ │ │ │ + mrc2 0, 3, pc, cr4, cr7, {4} │ │ │ │ svceq 0x0008f010 │ │ │ │ svclt 0x000c4632 │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf0a7200b │ │ │ │ - ssat pc, #6, pc, asr #21 @ │ │ │ │ + strt pc, [r5], r3, asr #21 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d96c │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b57c │ │ │ │ ldrb r6, [fp], -fp, ror #7 │ │ │ │ @ instruction: 0xf0a72008 │ │ │ │ - @ instruction: 0xe657fa95 │ │ │ │ - mcrr2 0, 10, pc, ip, cr4 @ │ │ │ │ + @ instruction: 0xe657fa79 │ │ │ │ + ldc2 0, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0x4632e694 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ @ instruction: 0xf0ba012d │ │ │ │ - @ instruction: 0xf7cdfb21 │ │ │ │ + @ instruction: 0xf7cdfb05 │ │ │ │ @ instruction: 0xf64cfe91 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe6c0fb5d │ │ │ │ + strb pc, [r0], r1, asr #22 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ @@ -51968,68 +51968,68 @@ │ │ │ │ subcc pc, ip, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf8c06893 │ │ │ │ ldmdbvs r3, {r4, r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf8c0035b │ │ │ │ @ instruction: 0x20003eb8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rscseq pc, r0, lr, asr #12 │ │ │ │ + adcseq pc, r8, lr, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - ldmdblt r6!, {r0, r1, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt sl, {r0, r1, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf64eb082 │ │ │ │ - vshl.s64 q8, q8, #0 │ │ │ │ + vshl.s64 d16, d24, #0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - blx 0xfecff262 │ │ │ │ + blx 0xfe5ff262 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - rsccc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adccc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9300 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0xf105fba3 │ │ │ │ + @ instruction: 0xf105fb87 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64a234d │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cb0132 │ │ │ │ - @ instruction: 0xf105fb93 │ │ │ │ + @ instruction: 0xf105fb77 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64a2315 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf106fb83 │ │ │ │ + @ instruction: 0xf106fb67 │ │ │ │ @ instruction: 0x468002bc │ │ │ │ bicspl pc, sp, r3, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldrtmi pc, [r8], -r5, asr #25 @ │ │ │ │ + ldrtmi pc, [r8], -r9, lsr #25 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c62206 │ │ │ │ - movwcs pc, #2937 @ 0xb79 @ │ │ │ │ + movwcs pc, #2909 @ 0xb5d @ │ │ │ │ @ instruction: 0x36c04619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ andsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ - @ instruction: 0xff68f0c8 │ │ │ │ + @ instruction: 0xff4cf0c8 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d3, d1 │ │ │ │ vmlal.s q8, d0, d1[2] │ │ │ │ @ instruction: 0xf6420204 │ │ │ │ vsubw.s8 q11, q0, d9 │ │ │ │ strbvs r0, [r2, #772]! @ 0x304 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -52059,34 +52059,34 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r0], #-964 @ 0xfffffc3c │ │ │ │ + mcrr2 1, 15, pc, r4, cr1 @ │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - @ instruction: 0x61acf64c │ │ │ │ + cmnpvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s16 d20, d3, d24 │ │ │ │ - @ instruction: 0xf64af84d │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf64af82d │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - adcsvs pc, r0, ip, asr #12 │ │ │ │ + rsbsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 1, cr15, [sl, #-960]! @ 0xfffffc40 │ │ │ │ + stc2 1, cr15, [lr, #-960] @ 0xfffffc40 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - @ instruction: 0x4603fbd9 │ │ │ │ + @ instruction: 0x4603fbbd │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ - stc2 1, cr15, [r6, #964] @ 0x3c4 │ │ │ │ + stc2l 1, cr15, [sl, #-964]! @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1e94628 │ │ │ │ - @ instruction: 0x4620fcdf │ │ │ │ + strtmi pc, [r0], -r3, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -52105,21 +52105,21 @@ │ │ │ │ ldrtmi r4, [r0], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffbaf007 │ │ │ │ svclt 0x0008428d │ │ │ │ rscle r4, r0, r6, lsl #5 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, ip, asr #12 │ │ │ │ + addsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcscs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf944f22f │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + @ instruction: 0xf92cf22f │ │ │ │ + eorseq lr, r2, r8, ror sl │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -52130,120 +52130,120 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf64c460d │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0cb3410 │ │ │ │ - strls pc, [r0], #-2693 @ 0xfffff57b │ │ │ │ + strls pc, [r0], #-2665 @ 0xfffff597 │ │ │ │ movtcs r4, #9732 @ 0x2604 │ │ │ │ - rsccc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adccc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1e7f4d4 │ │ │ │ + blx 0x177f4d4 │ │ │ │ adcspl pc, r8, r4, asr #17 │ │ │ │ - mvnvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + movsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addcc pc, ip, r0, asr #17 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ addscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, lsr #18 │ │ │ │ + eorseq lr, r2, ip, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #53248 @ 0xd000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f993 │ │ │ │ + @ instruction: 0xf500f977 │ │ │ │ @ instruction: 0xf8905040 │ │ │ │ andlt r0, r3, r2, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f96d │ │ │ │ + @ instruction: 0xf500f951 │ │ │ │ @ instruction: 0xf64c524f │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vqdmlal.s q11, d16, d0[2] │ │ │ │ @ instruction: 0xf64c032d │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ @ instruction: 0xf852002d │ │ │ │ @ instruction: 0xf0122c08 │ │ │ │ svclt 0x00080f04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #20, 20 @ 0x14000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f93b │ │ │ │ + @ instruction: 0xf500f91f │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt fp, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x18144e │ │ │ │ subeq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x181466 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf906f0cb │ │ │ │ + @ instruction: 0xf8eaf0cb │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -52257,143 +52257,143 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8c4f0cb │ │ │ │ + @ instruction: 0xf8a8f0cb │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ andne lr, r2, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmdb r3, {r6, ip, lr}^ │ │ │ │ @ instruction: 0xf8801202 │ │ │ │ andlt r4, r2, r2, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #151552 @ 0x25000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - andcs pc, r0, #9633792 @ 0x930000 │ │ │ │ + andcs pc, r0, #7798784 @ 0x770000 │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vqdmlal.s q9, d0, d1[5] │ │ │ │ + vsubw.s8 q9, q0, d29 │ │ │ │ vcgt.s8 d16, d3, d18 │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ vrhadd.s8 d16, d1, d18 │ │ │ │ - vmla.i d21, d16, d1[0] │ │ │ │ + vaddl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf1de0022 │ │ │ │ - @ instruction: 0xf244fc81 │ │ │ │ + sha1c.32 , q2, │ │ │ │ vrshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf5040295 │ │ │ │ vcgt.s8 , , q0 │ │ │ │ bl 0x15f878 │ │ │ │ ldmdavc r2, {r0, sl, fp} │ │ │ │ strteq pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00080200 │ │ │ │ @ instruction: 0xf84c2001 │ │ │ │ svclt 0x00182c04 │ │ │ │ andne pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04f5062 │ │ │ │ @ instruction: 0xf64c31ff │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmlal.s q11, d16, d0[3] │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf8c31524 │ │ │ │ @ instruction: 0xf8c324f4 │ │ │ │ strdlt r0, [r2], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f83d │ │ │ │ + @ instruction: 0xf500f821 │ │ │ │ @ instruction: 0xf8d65640 │ │ │ │ @ instruction: 0xf1df0420 │ │ │ │ - @ instruction: 0xf8d6fac3 │ │ │ │ + @ instruction: 0xf8d6faa7 │ │ │ │ biclt r0, r0, ip, lsl #14 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - strtmi pc, [r0], -r7, asr #21 │ │ │ │ + strtmi pc, [r0], -fp, lsr #21 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e92202 │ │ │ │ - @ instruction: 0xf8d6fab9 │ │ │ │ + @ instruction: 0xf8d6fa9d │ │ │ │ bicslt r0, r8, r0, lsl r7 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - strtmi pc, [r0], -fp, lsr #21 │ │ │ │ + strtmi pc, [r0], -pc, lsl #21 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe6ffcd8 │ │ │ │ + blt 0x1fffcd8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #167936 @ 0x29000 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffdaf0ca │ │ │ │ + @ instruction: 0xffbef0ca │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andcs fp, r4, #-2147483598 @ 0x80000032 │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ @@ -52421,49 +52421,49 @@ │ │ │ │ vmlal.u q9, d1, d0[0] │ │ │ │ b 0x141bbf0 │ │ │ │ b 0x10c7efc │ │ │ │ svclt 0x000c1281 │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ strb r2, [ip, r8, lsl #1] │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ cdpmi 0, 11, cr11, cr12, cr11, {4} │ │ │ │ @ instruction: 0x460d231b │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9208 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - @ instruction: 0xff7af0ca │ │ │ │ + @ instruction: 0xff5ef0ca │ │ │ │ strpl pc, [r0, -r0, lsl #10] │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ movwls r3, #37648 @ 0x9310 │ │ │ │ cmppmi ip, #9895936 @ p-variant is OBSOLETE @ 0x970000 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf5008152 │ │ │ │ @ instruction: 0xf64c5608 │ │ │ │ - vbic.i16 d23, #2048 @ 0x0800 │ │ │ │ + vqdmlsl.s , d0, d0 │ │ │ │ vqdmulh.s d16, d11, d29 │ │ │ │ - vmov.i16 q10, #12 @ 0x000c │ │ │ │ + vmlal.s8 q10, d0, d20 │ │ │ │ vadd.i8 d16, d12, d29 │ │ │ │ - @ instruction: 0xf2c07a9c │ │ │ │ + vmull.s , d0, d0[5] │ │ │ │ @ instruction: 0x46810a32 │ │ │ │ ldrbmi r3, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8564622 │ │ │ │ strtmi r3, [r8], -r4, lsl #30 │ │ │ │ - stc2 1, cr15, [r6, #60] @ 0x3c │ │ │ │ + stc2l 1, cr15, [sl, #-60]! @ 0xffffffc4 │ │ │ │ movweq pc, #12292 @ 0x3004 @ │ │ │ │ strtmi r2, [r8], -r3, lsl #22 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strcc r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ - ldc2l 1, cr15, [ip, #-60]! @ 0xffffffc4 │ │ │ │ + stc2l 1, cr15, [r0, #-60]! @ 0xffffffc4 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ strbpl pc, [pc], -r9, lsl #10 @ │ │ │ │ tstcc r2, r6, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d780d7 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ @ instruction: 0xf0030e50 │ │ │ │ @@ -52484,91 +52484,91 @@ │ │ │ │ andseq r0, fp, #98566144 @ 0x5e00000 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strbvs pc, [r0], r6 @ │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ stmdbeq r0, {r1, r4, r5, r8, r9, lr}^ │ │ │ │ smladeq fp, sl, r3, r4 │ │ │ │ vrecps.f32 , , q4 │ │ │ │ - b 0x10d0514 │ │ │ │ + b 0x10d0434 │ │ │ │ svclt 0x00587280 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf8d7d50c │ │ │ │ @ instruction: 0xf64c0e68 │ │ │ │ - vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf64c032d │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x460bbf18 │ │ │ │ smlabteq r8, r2, r3, pc @ │ │ │ │ cmnle pc, r0, lsl #18 │ │ │ │ mcrne 8, 3, pc, cr8, cr7, {6} @ │ │ │ │ - andsvc pc, ip, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ orreq lr, r1, r7, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr4, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - msrvc R12_fiq, ip │ │ │ │ + mvnsvs pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - cmppvc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ ldrbcs r2, [r6], -sp, lsr #12 │ │ │ │ svcvc 0x0080f012 │ │ │ │ andls r9, r1, r2, lsl #12 │ │ │ │ strbcs fp, [r1], -ip, lsl #30 │ │ │ │ @ instruction: 0x46282654 │ │ │ │ @ instruction: 0xf10f9603 │ │ │ │ - blls 0x282b74 │ │ │ │ + blls 0x282b04 │ │ │ │ strble r0, [sl, #-922] @ 0xfffffc66 │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbcc pc, [r0, #-2265]! @ 0xfffff727 @ │ │ │ │ svceq 0x000ef013 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ andsle r0, sl, fp, lsl r7 │ │ │ │ - bvc 0xfe0810ec │ │ │ │ + bvc 0x12810ec │ │ │ │ beq 0xbc02c0 │ │ │ │ @ instruction: 0xf5062600 │ │ │ │ rsbseq r7, r2, lr, asr #25 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ bl 0x215114 │ │ │ │ strtmi r0, [r8], -ip, asr #25 │ │ │ │ @ instruction: 0x3c84e9dc │ │ │ │ strgt lr, [r1], -sp, asr #19 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf10f3c04 │ │ │ │ - adcsmi pc, r4, #52992 @ 0xcf00 │ │ │ │ + adcsmi pc, r4, #45824 @ 0xb300 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf914f00c │ │ │ │ - @ instruction: 0x71a8f64c │ │ │ │ + cmnpvc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 1, cr15, [r2], {15} │ │ │ │ + stc2 1, cr15, [r6], #60 @ 0x3c │ │ │ │ strbcc pc, [r8, #-2265]! @ 0xfffff727 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d9d015 │ │ │ │ @ instruction: 0xf4133574 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ mrccs 8, 5, APSR_nzcv, cr4, cr7, {6} │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ andlt r0, fp, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stclt 1, cr15, [ip], #60 @ 0x3c │ │ │ │ - asrscs pc, r7, #12 @ │ │ │ │ + ldclt 1, cr15, [r0], {15} │ │ │ │ + cmnpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt lr, fp, ip, lsl #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -52576,20 +52576,20 @@ │ │ │ │ @ instruction: 0xf856f8b9 │ │ │ │ strmi r3, [r2], -r8, lsl #24 │ │ │ │ ble 0x48e460 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ andle r2, sp, r6, lsl fp │ │ │ │ strbcc pc, [r8, #2263] @ 0x8d7 @ │ │ │ │ svclt 0x004407de │ │ │ │ - tstpvc r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + bicsvs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64cd408 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ and r0, r3, sp, lsr #6 │ │ │ │ - orrcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + movtcc pc, #49741 @ 0xc24d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwls r2, #18944 @ 0x4a00 │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ cmpcs sl, sp, lsr #2 │ │ │ │ svcpl 0x0000f012 │ │ │ │ @@ -52604,65 +52604,65 @@ │ │ │ │ orreq lr, r0, r1, lsl #22 │ │ │ │ svclt 0x000c9105 │ │ │ │ cmpcs r4, r1, asr #2 │ │ │ │ svceq 0x0010f012 │ │ │ │ strtmi r9, [r8], -r3, lsl #2 │ │ │ │ tstcs sl, ip, lsl #30 │ │ │ │ tstls r6, r0, lsr #2 │ │ │ │ - msrvc (UNDEF: 96), ip │ │ │ │ + msrvc R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mcrr2 1, 0, pc, lr, cr15 @ │ │ │ │ + ldc2 1, cr15, [r2], #-60 @ 0xffffffc4 │ │ │ │ strtcs lr, [r0], #-1879 @ 0xfffff8a9 │ │ │ │ andcs lr, r0, r2, ror #14 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movweq pc, #33030 @ 0x8106 @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f75261 │ │ │ │ - svclt 0x0000fac9 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ - eorseq lr, r2, r4, ror #21 │ │ │ │ + svclt 0x0000faad │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ + eorseq lr, r2, ip, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stclmi 0, cr11, [r9], {137} @ 0x89 │ │ │ │ @ instruction: 0x4607231b │ │ │ │ @ instruction: 0xf64c4688 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [r4, #808]! @ 0x328 │ │ │ │ + ldc2l 0, cr15, [r8, #808] @ 0x328 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0ca3460 │ │ │ │ - tstpcs fp, #460 @ p-variant is OBSOLETE @ 0x1cc │ │ │ │ + tstpcs fp, #348 @ p-variant is OBSOLETE @ 0x15c │ │ │ │ @ instruction: 0xf64c9400 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ @ instruction: 0xf0ca5608 │ │ │ │ - @ instruction: 0xf8d0fe97 │ │ │ │ + @ instruction: 0xf8d0fe7b │ │ │ │ ldrcc r3, [r0], -r4, asr #1 │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ ldrtmi r1, [r0], -r4, lsr #5 │ │ │ │ - b 0xfee002d0 │ │ │ │ + b 0xfe8002d0 │ │ │ │ @ instruction: 0xf8d4462a │ │ │ │ @ instruction: 0xf6420420 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf1df0104 │ │ │ │ - @ instruction: 0xf8d4f921 │ │ │ │ + @ instruction: 0xf8d4f905 │ │ │ │ strtmi r0, [sl], -r0, lsr #8 │ │ │ │ @ instruction: 0x01b9f243 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf918f1df │ │ │ │ + @ instruction: 0xf8fcf1df │ │ │ │ @ instruction: 0x360cf8d4 │ │ │ │ tstpcc r8, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrbcc pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ teqpcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d49304 │ │ │ │ @ instruction: 0xf8c43574 │ │ │ │ @ instruction: 0xf8d43130 │ │ │ │ @@ -52802,61 +52802,61 @@ │ │ │ │ mvnlt r2, ip, lsl #10 │ │ │ │ stmvs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r5, r0, asr #32 │ │ │ │ ldrle r0, [r5, #-1667] @ 0xfffff97d │ │ │ │ @ instruction: 0x46410092 │ │ │ │ biceq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - ldmdb ip!, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4!, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf8d44641 │ │ │ │ addseq r0, r2, r4, asr #7 │ │ │ │ - ldmdb r4!, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb ip, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ biceq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addseq r4, r2, r1, asr #12 │ │ │ │ - stmdb ip!, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ movwcs r8, #154 @ 0x9a │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf8539b03 │ │ │ │ @ instruction: 0xf01ccc04 │ │ │ │ andle r0, ip, r8, lsl #30 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ mul r1, r7, r0 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43408 │ │ │ │ vshl.s8 d19, d12, d0 │ │ │ │ strcs r1, [r1, -r1, lsl #6] │ │ │ │ mvncc pc, r4, lsr #17 │ │ │ │ rsbvc pc, r8, r6, lsl #12 │ │ │ │ mvnvc pc, r4, lsl #17 │ │ │ │ andvc pc, r2, #132, 16 @ 0x840000 │ │ │ │ - stc2 0, cr15, [sl, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [lr, #-564] @ 0xfffffdcc │ │ │ │ rsbsvc pc, sl, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r6, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ sbcsvc pc, r4, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ addvc pc, ip, r6, lsl #12 │ │ │ │ - ldc2 0, cr15, [lr, #-564] @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ addsvc pc, lr, r6, lsl #12 │ │ │ │ - ldc2 0, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [lr], #564 @ 0x234 │ │ │ │ rscvc pc, r6, r6, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [sl], #564 @ 0x234 │ │ │ │ subpl pc, r7, r5, lsl #10 │ │ │ │ - stc2 0, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r8, #-564] @ 0xfffffdcc │ │ │ │ sbcvc pc, r2, r6, lsl #12 │ │ │ │ bicvc pc, r9, r4, lsl #17 │ │ │ │ bicvc pc, fp, r4, lsl #17 │ │ │ │ - ldc2 0, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ mvnsmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ blcs 0x61d2c │ │ │ │ andlt sp, r9, pc, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52890,73 +52890,73 @@ │ │ │ │ blge 0xfe244 │ │ │ │ @ instruction: 0x4628e6d1 │ │ │ │ @ instruction: 0xf9bef002 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ @ instruction: 0x4630f8fd │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf05a4ff0 │ │ │ │ - @ instruction: 0xf8d4bcfb │ │ │ │ + @ instruction: 0xf8d4bcdf │ │ │ │ addseq r0, r2, r4, ror #7 │ │ │ │ vrhadd.s16 d18, d2, d0 │ │ │ │ - @ instruction: 0xf8d4e8c8 │ │ │ │ + @ instruction: 0xf8d4e8b0 │ │ │ │ @ instruction: 0xf8d42510 │ │ │ │ smlattcs r0, r8, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - ldrb lr, [r6, -r0, asr #17] │ │ │ │ + ldrb lr, [r6, -r8, lsr #17] │ │ │ │ streq pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - ldm r8!, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmia r0!, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ streq pc, [r4], #-2260 @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - ldm r0!, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm r8, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ addseq lr, r2, ip, asr r7 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ vcge.s16 q8, q9, q2 │ │ │ │ - @ instruction: 0xf8d4e8aa │ │ │ │ + @ instruction: 0xf8d4e892 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ ldrdcs r0, [r0, -ip] │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - blls 0x13e03c │ │ │ │ + blls 0x13dfdc │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4af2f │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ bicseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - @ instruction: 0xf8d4e894 │ │ │ │ + @ instruction: 0xf8d4e87c │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ smlattcs r0, r0, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - ldr lr, [sp, -ip, lsl #17] │ │ │ │ + @ instruction: 0xe71de874 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcmi 0x00aab08f │ │ │ │ tstcs fp, #696320 @ 0xaa000 │ │ │ │ @ instruction: 0xf64c4689 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ strls r0, [r0, -sp, lsr #2] │ │ │ │ ldmdavs r2, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - strmi pc, [r5], -r9, lsl #23 │ │ │ │ + strmi pc, [r5], -sp, ror #22 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - tstpcs fp, #448 @ p-variant is OBSOLETE @ 0x1c0 │ │ │ │ + tstpcs fp, #60160 @ p-variant is OBSOLETE @ 0xeb00 │ │ │ │ rsbeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - movwcs pc, #3115 @ 0xc2b @ │ │ │ │ + movwcs pc, #3087 @ 0xc0f @ │ │ │ │ @ instruction: 0xf894930c │ │ │ │ blcs 0x512f0 │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmpppl sp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldmib r3, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @@ -53062,54 +53062,54 @@ │ │ │ │ ldrdge fp, [r7, -r2]! │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ @ instruction: 0xf894e732 │ │ │ │ strbmi r0, [r0, #-1283]! @ 0xfffffafd │ │ │ │ svcge 0x0049f43f │ │ │ │ strbmi r4, [r8], -r7, lsr #22 │ │ │ │ - rscsvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + sbcvc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10e023d │ │ │ │ - and pc, pc, r7, lsr #21 │ │ │ │ + and pc, pc, fp, lsl #21 │ │ │ │ ldmib r1, {r0, r1, r3, r4, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ stmdbge ip, {r8} │ │ │ │ @ instruction: 0xf7ce4630 │ │ │ │ stmdbls ip, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0x4648af19 │ │ │ │ - ldc2 1, cr15, [r2], #-56 @ 0xffffffc8 │ │ │ │ + ldc2 1, cr15, [r6], {14} │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rschi pc, r8, #64 @ 0x40 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1078ff0 │ │ │ │ @ instruction: 0x46480374 │ │ │ │ - sbcvc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + addvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf10e72c2 │ │ │ │ - @ instruction: 0xe7dbfa73 │ │ │ │ + @ instruction: 0xe7dbfa57 │ │ │ │ blcc 0xfe6f6890 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr fp │ │ │ │ + eorseq lr, r2, r0, lsl #22 │ │ │ │ bcs 0x6a8c0 │ │ │ │ rsbshi pc, r0, #64 @ 0x40 │ │ │ │ ldrbge pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ ldmdapl r6, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ cdppl 5, 5, cr15, cr6, cr5, {0} │ │ │ │ cdpeq 1, 3, cr15, cr0, cr14, {0} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -53267,49 +53267,49 @@ │ │ │ │ @ instruction: 0xf1bc8093 │ │ │ │ teqle r9, r0, lsr #31 │ │ │ │ svceq 0x00fff1ba │ │ │ │ cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf140015b │ │ │ │ @ instruction: 0xf1e88140 │ │ │ │ - smlattcs r4, r1, fp, pc @ │ │ │ │ + smlabtcs r4, r5, fp, pc @ │ │ │ │ bicseq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fbdb │ │ │ │ + @ instruction: 0xf8c4fbbf │ │ │ │ @ instruction: 0xf85703dc │ │ │ │ ldreq r3, [r9, -r4, lsl #24] │ │ │ │ cmpphi r1, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xff480b02 │ │ │ │ + blx 0xfed80b02 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0x465003d8 │ │ │ │ - blx 0xff300b0e │ │ │ │ + blx 0xfec00b0e │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ mvneq pc, #196, 16 @ 0xc40000 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r4, asr #2 │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - blx 0xff000b26 │ │ │ │ + blx 0xfe900b26 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d403e4 │ │ │ │ @ instruction: 0xf1e80510 │ │ │ │ - @ instruction: 0xf8c4fbb7 │ │ │ │ + @ instruction: 0xf8c4fb9b │ │ │ │ ldmdb r7, {r3, r5, r6, r7, r8, r9}^ │ │ │ │ andls r3, r3, #536870912 @ 0x20000000 │ │ │ │ ldreq r9, [r2, -r3, lsl #20] │ │ │ │ @ instruction: 0xf8d4d517 │ │ │ │ @ instruction: 0xf1baa514 │ │ │ │ vrecps.f32 q0, q8, │ │ │ │ @ instruction: 0xf1ba80f4 │ │ │ │ andle r0, lr, r0, lsl #30 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xfe900b5e │ │ │ │ + blx 0xfe200b5e │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #8 │ │ │ │ - blx 0xfe780b6a │ │ │ │ + blx 0xfe080b6a │ │ │ │ streq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ blcs 0x68be0 │ │ │ │ @ instruction: 0xf847bfb8 │ │ │ │ strtmi r3, [r8], -r8, lsl #24 │ │ │ │ blls 0x1342d8 │ │ │ │ andeq pc, r4, #67 @ 0x43 │ │ │ │ @@ -53329,15 +53329,15 @@ │ │ │ │ svcvs 0x0060f412 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ blcs 0x80cc24 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 0x44c30 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xf09e4630 │ │ │ │ - ldrtmi pc, [r0], -pc, ror #25 @ │ │ │ │ + @ instruction: 0x4630fcd3 │ │ │ │ @ instruction: 0xff00f7cd │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrb r4, [sp, #1944]! @ 0x798 │ │ │ │ andspl pc, r0, r3, asr #4 │ │ │ │ vmlaeq.f64 d14, d0, d5 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ @@ -53347,46 +53347,46 @@ │ │ │ │ @ instruction: 0xe798d19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ str sl, [r6, -pc, asr #30]! │ │ │ │ @ instruction: 0xf57f0791 │ │ │ │ strtmi sl, [r8], -r9, ror #29 │ │ │ │ @ instruction: 0xffa8f006 │ │ │ │ @ instruction: 0xf1e82010 │ │ │ │ - movwcs pc, #2733 @ 0xaad @ │ │ │ │ + movwcs pc, #2705 @ 0xa91 @ │ │ │ │ @ instruction: 0xf64b6043 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ andvs r0, r3, r4, lsl #6 │ │ │ │ @ instruction: 0x370cf8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c4535c │ │ │ │ movwcc r0, #50956 @ 0xc70c │ │ │ │ andscs r6, r0, r3, asr #1 │ │ │ │ - blx 0xfe600c4c │ │ │ │ + blx 0x1f00c4c │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ msrne CPSR_fc, #78643200 @ 0x4b00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8d46003 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ cmpppl ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldreq pc, [r0, -r4, asr #17] │ │ │ │ sbcvs r3, r3, r0, lsl r3 │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ strb r9, [sp], r3, lsl #4 │ │ │ │ strbmi r4, [r8], -ip, ror #22 │ │ │ │ - eorseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rscsvc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10e0243 │ │ │ │ - str pc, [r3, #2107]! @ 0x83b │ │ │ │ + str pc, [r3, #2079]! @ 0x81f │ │ │ │ @ instruction: 0xf8479a03 │ │ │ │ @ instruction: 0xf0223c08 │ │ │ │ @ instruction: 0xf8470201 │ │ │ │ andls r2, r3, #4, 24 @ 0x400 │ │ │ │ sbcvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrne pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ vld1.8 {d9-d12}, [r1], r4 │ │ │ │ @@ -53420,83 +53420,83 @@ │ │ │ │ @ instruction: 0xf1bca578 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ ldrt sl, [r0], #3363 @ 0xd23 │ │ │ │ mcrrcs 3, 12, pc, r0, cr3 @ │ │ │ │ blmi 0xffd9fc │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ vqsub.s8 d22, d13, d13 │ │ │ │ - vmov.i32 , #262144 @ 0x00040000 │ │ │ │ + vmov.i32 d17, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf64c042d │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ strls sl, [r0], #-4 │ │ │ │ - @ instruction: 0xffdcf10d │ │ │ │ + @ instruction: 0xffc0f10d │ │ │ │ @ instruction: 0xf1e8e544 │ │ │ │ - smlatbcs r4, r1, sl, pc @ │ │ │ │ + smlabbcs r4, r5, sl, pc @ │ │ │ │ biceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0x2104fa9b │ │ │ │ + tstpcs r4, pc, ror sl @ p-variant is OBSOLETE │ │ │ │ biceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fa95 │ │ │ │ + @ instruction: 0xf8c4fa79 │ │ │ │ @ instruction: 0xf8d403c8 │ │ │ │ @ instruction: 0xe6c92510 │ │ │ │ strbmi r4, [r8], -fp, lsr #22 │ │ │ │ - andsne pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcseq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bcs 0x7ed2c │ │ │ │ adcne pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffb8f10d │ │ │ │ + @ instruction: 0xff9cf10d │ │ │ │ blmi 0x93da84 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c004f8 │ │ │ │ @ instruction: 0xf64c042d │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf10d12bf │ │ │ │ - str pc, [pc, #-4007] @ 0x4367d │ │ │ │ - cdp2 2, 11, cr15, cr4, cr2, {3} │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + str pc, [pc, #-3979] @ 0x43699 │ │ │ │ + cdp2 2, 9, cr15, cr4, cr2, {3} │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsne pc, r4, sp, asr #4 │ │ │ │ + subsne pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b16 │ │ │ │ vhsub.s32 d2, d13, d22 │ │ │ │ - @ instruction: 0xf64cfeb9 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + @ instruction: 0xf64cfea1 │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ blmi 0x444708 │ │ │ │ andscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 2, 10, cr15, cr12, cr13, {1} │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + cdp2 2, 9, cr15, cr4, cr13, {1} │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, ip, sp, asr #4 │ │ │ │ + adceq pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ vqsub.s32 , , │ │ │ │ - @ instruction: 0xf64cfe9f │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + @ instruction: 0xf64cfe87 │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ blmi 0x10473c │ │ │ │ andvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 9, cr15, cr2, cr13, {1} │ │ │ │ - eorseq lr, r2, r8, lsr fp │ │ │ │ - eorseq lr, r2, ip, asr #22 │ │ │ │ + cdp2 2, 7, cr15, cr10, cr13, {1} │ │ │ │ + eorseq lr, r2, r0, lsl #22 │ │ │ │ + eorseq lr, r2, r4, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504f993 │ │ │ │ + @ instruction: 0xf504f977 │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ streq pc, [ip, -r2, asr #17] │ │ │ │ @@ -53508,15 +53508,15 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504f96b │ │ │ │ + @ instruction: 0xf504f94f │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ ldreq pc, [r0, -r2, asr #17] │ │ │ │ @@ -53527,23 +53527,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf64eb083 │ │ │ │ - vshl.s64 q8, q8, #0 │ │ │ │ + vshl.s64 d16, d24, #0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ rscvc pc, sl, #20971520 @ 0x1400000 │ │ │ │ andls r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 13, cr15, cr14, cr9, {6} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr9, {6} │ │ │ │ subpl pc, pc, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdb r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1411f88 │ │ │ │ b 0x14212d0 │ │ │ │ b 0x10e15d4 │ │ │ │ b 0x11050a4 │ │ │ │ @@ -53651,33 +53651,33 @@ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a4ff0 │ │ │ │ @ instruction: 0xf8d1b88b │ │ │ │ @ instruction: 0xf8d125c8 │ │ │ │ vst3. {d28,d30,d32}, [r2], ip │ │ │ │ ldr r7, [pc, r0, lsl #5]! │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ vst2.8 {d23-d26}, [pc :128], r3 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - blx 0xfea01128 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + blx 0xfe301128 │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r4, sp, asr #4 │ │ │ │ + rsbsne pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r2, #64, 4 │ │ │ │ - stc2 2, cr15, [r4, #-180]! @ 0xffffff4c │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + stc2 2, cr15, [ip, #-180] @ 0xffffff4c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcne pc, r0, sp, asr #4 │ │ │ │ + addne pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - ldc2 2, cr15, [r6, #-180] @ 0xffffff4c │ │ │ │ + ldc2l 2, cr15, [lr], #180 @ 0xb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9bb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r8, lsl #10 │ │ │ │ @ instruction: 0x46283510 │ │ │ │ @ instruction: 0xf810f007 │ │ │ │ @@ -53686,15 +53686,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ subeq pc, r0, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1627] @ 0xfffff9a5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r6, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, r9, asr #30 │ │ │ │ + cmnlt r2, sp, lsr #30 │ │ │ │ cmpcs r0, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xff78290c │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601fff9 │ │ │ │ @ instruction: 0xf8d4d4e2 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #1 │ │ │ │ @@ -53715,15 +53715,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r7, #-1435] @ 0xfffffa65 │ │ │ │ @ instruction: 0x4620b9ba │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x000ef095 │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr2, cr5, {4} │ │ │ │ @ instruction: 0x4620b17a │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xfe882984 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ strbeq pc, [r1, #4029] @ 0xfbd @ │ │ │ │ @ instruction: 0xf8d4d4e0 │ │ │ │ @@ -53745,15 +53745,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1819] @ 0xfffff8e5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r3, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - ldrsblt fp, [r2, #-227]! @ 0xffffff1d │ │ │ │ + ldrhlt fp, [r2, #-231]! @ 0xffffff19 │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0x1a029f8 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ streq pc, [r1], -r3, lsl #31 │ │ │ │ @ instruction: 0xf8d4d5e2 │ │ │ │ ldreq r3, [sl, -r8, lsl #1] │ │ │ │ @@ -53779,15 +53779,15 @@ │ │ │ │ @ instruction: 0xff56f006 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ vst3. {d0,d2,d4}, [r3], r2 │ │ │ │ strle r6, [r7, #-768] @ 0xfffffd00 │ │ │ │ strtmi fp, [r0], -r3, asr #18 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mcrlt 0, 4, pc, cr14, cr5, {4} @ │ │ │ │ + mrclt 0, 3, APSR_nzcv, cr2, cr5, {4} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ tstppl r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -53795,25 +53795,25 @@ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ orrvc pc, r0, r3, lsl #8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ mulle r8, sl, r2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0xf0957180 │ │ │ │ - @ instruction: 0xf44fbe6f │ │ │ │ + @ instruction: 0xf44fbe53 │ │ │ │ @ instruction: 0xf7cd7180 │ │ │ │ andcs fp, r0, r5, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9bd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [fp], -sp, asr #19 │ │ │ │ + @ instruction: 0x460bf9b1 │ │ │ │ andcs lr, r0, r3, asr #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ subspl pc, r9, r0, lsl #10 │ │ │ │ ldmib r0, {r4, ip, sp}^ │ │ │ │ @@ -53826,33 +53826,33 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - stc2l 2, cr15, [r8], {35} @ 0x23 │ │ │ │ + stc2 2, cr15, [ip], #140 @ 0x8c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f7410 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0xff1f0e34 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf500fc75 │ │ │ │ + @ instruction: 0xf500fc59 │ │ │ │ strmi r5, [r6], -pc, asr #8 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ @ instruction: 0xf140059f │ │ │ │ @ instruction: 0xf04380cf │ │ │ │ cmpeq r8, r0, lsl #3 │ │ │ │ @ instruction: 0x460bbf55 │ │ │ │ moveq pc, #67 @ 0x43 │ │ │ │ @@ -53882,31 +53882,31 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcc lr, r2, #68, 18 @ 0x110000 │ │ │ │ tstvc r3, r1, asr #20 │ │ │ │ svclt 0x005807c8 │ │ │ │ ldrle r4, [r3, #-3997] @ 0xfffff063 │ │ │ │ movtcs r4, #57244 @ 0xdf9c │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [r0], #-804 @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [r4], {201} @ 0xc9 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [r2], {196} @ 0xc4 │ │ │ │ + stc2l 0, cr15, [r6], #-784 @ 0xfffffcf0 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldrle r0, [r1], #-1433 @ 0xfffffa67 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmibmi ip, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [lr], #-784 @ 0xfffffcf0 │ │ │ │ + stmibmi ip, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + mrrc2 0, 12, pc, r2, cr4 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ cps #24 │ │ │ │ @ instruction: 0x07918197 │ │ │ │ cmnphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1400118 │ │ │ │ @ instruction: 0xf8d88115 │ │ │ │ vst3.32 {d1,d3,d5}, [r1 :128], r8 │ │ │ │ @@ -53933,25 +53933,25 @@ │ │ │ │ @ instruction: 0xf1000618 │ │ │ │ ldreq r8, [r2, -r0, lsr #3] │ │ │ │ cmnphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf100059b │ │ │ │ @ instruction: 0xf506816b │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x46283218 │ │ │ │ - orrscs pc, r0, sp, asr #4 │ │ │ │ + cmppcs r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [r2, #816]! @ 0x330 │ │ │ │ + ldc2l 0, cr15, [r6, #816] @ 0x330 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 0, cr15, [r4], {196} @ 0xc4 │ │ │ │ + stmdbmi r0!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffe810e2 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ @ instruction: 0xf100035c │ │ │ │ andlt r8, r3, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54008,68 +54008,68 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdapl r0, {r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d8d0b0 │ │ │ │ @ instruction: 0xf0111530 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcne pc, ip, sp, asr #4 │ │ │ │ + addsne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d11 │ │ │ │ vhsub.s32 d6, d29, d15 │ │ │ │ - movtcs pc, #55909 @ 0xda65 @ │ │ │ │ + movtcs pc, #55885 @ 0xda4d @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x58122a │ │ │ │ + blx 0xffe81228 │ │ │ │ @ instruction: 0xf0c44913 │ │ │ │ - ldmdb r4, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [r9, #514] @ 0x202 │ │ │ │ svcge 0x002df57f │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ strcc pc, [r5, #-2184] @ 0xfffff778 │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strls r2, [r0, -sp, asr #6] │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfff81258 │ │ │ │ + blx 0xff881258 │ │ │ │ @ instruction: 0xf0c44908 │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r6, -r2, lsl #4] │ │ │ │ - eorseq lr, r2, r4, asr #21 │ │ │ │ + eorseq lr, r2, ip, lsl #21 │ │ │ │ + mlaseq r2, r8, fp, lr │ │ │ │ ldrsbteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsl #24 │ │ │ │ - eorseq lr, r2, r8, asr sp │ │ │ │ - eorseq lr, r2, r8, lsr #23 │ │ │ │ - eorseq lr, r2, r8, lsr ip │ │ │ │ - mlaseq r2, r8, ip, lr │ │ │ │ + eorseq lr, r2, r0, lsr #26 │ │ │ │ + eorseq lr, r2, r0, ror fp │ │ │ │ + eorseq lr, r2, r0, lsl #24 │ │ │ │ + eorseq lr, r2, r0, ror #24 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ svcvs 0x007ff411 │ │ │ │ svcge 0x0000f43f │ │ │ │ ldmibmi ip!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ @ instruction: 0xf8990503 │ │ │ │ stmdblt r8!, {} @ │ │ │ │ sbcvc pc, r0, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ orrslt r7, r8, r0, lsl #16 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi r8!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xa812ba │ │ │ │ + ldmdbmi r8!, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0x3812ba │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ svceq 0x000ef011 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ mulne r0, r9, r8 │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ ldmdblt r9!, {r2, r8, sl} │ │ │ │ @@ -54077,183 +54077,183 @@ │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ mcrge 4, 6, pc, cr10, cr15, {1} @ │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ @ instruction: 0xf57f0598 │ │ │ │ movtcs sl, #57029 @ 0xdec5 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe70131c │ │ │ │ + blx 0x200131c │ │ │ │ @ instruction: 0xf0c44963 │ │ │ │ - ldmdb r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrt r3, [r1], r2, lsl #4 │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi fp, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c443f0 │ │ │ │ - movwcs fp, #6887 @ 0x1ae7 │ │ │ │ + movwcs fp, #6859 @ 0x1acb │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vrshl.s8 d19, d2, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vhsub.s8 d16, d3, d4 │ │ │ │ vbic.i32 , #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d13, d4 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q9, q0, d20 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbt r3, [fp], -r2, lsl #4 │ │ │ │ subspl pc, fp, #25165824 @ 0x1800000 │ │ │ │ eorscc r2, r0, #201326592 @ 0xc000000 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [sl], -r2, lsl #4 │ │ │ │ subspl pc, r4, #25165824 @ 0x1800000 │ │ │ │ eorcc r2, r0, #201326592 @ 0xc000000 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vaddw.s8 q9, q8, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - str pc, [r8], r7, lsl #25 │ │ │ │ + str pc, [r8], fp, ror #24 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ - biccc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + orrcc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5069300 │ │ │ │ teqcc r0, #1275068417 @ 0x4c000001 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q9, d0, d0[4] │ │ │ │ + vsubl.s8 q9, d0, d24 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf506fc11 │ │ │ │ + @ instruction: 0xf506fbf5 │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x4628321c │ │ │ │ - cmnpcs r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r6], #-816 @ 0xfffffcd0 │ │ │ │ + mcrr2 0, 12, pc, sl, cr12 @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ movtcs lr, #54882 @ 0xd662 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x90140c │ │ │ │ + blx 0x20140c │ │ │ │ @ instruction: 0xf0c44929 │ │ │ │ - ldmdb r4, {r0, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r3, [r9], r2, lsl #4 │ │ │ │ mcrge 5, 2, pc, cr11, cr15, {3} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1c81428 │ │ │ │ + stmdbmi r0!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1581428 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ b 0x10be9fc │ │ │ │ bfieq r7, r3, #2, #7 │ │ │ │ svcmi 0x001cbf58 │ │ │ │ ldclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdbcs r0, {r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf8d8e6c5 │ │ │ │ svceq 0x001b3534 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - @ instruction: 0x61bcf64c │ │ │ │ + orrvs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r0, sp, asr #4 │ │ │ │ + sbcsne pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vhsub.s32 d6, d29, d27 │ │ │ │ - movtcs pc, #55597 @ 0xd92d @ │ │ │ │ + movtcs pc, #55573 @ 0xd915 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - addscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9dcf0c9 │ │ │ │ + @ instruction: 0xf9c0f0c9 │ │ │ │ @ instruction: 0xf0c4490a │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ str r3, [r3], -r2, lsl #4 │ │ │ │ @ instruction: 0xe6664618 │ │ │ │ - eorseq lr, r2, r8, lsr ip │ │ │ │ - eorseq lr, r2, r8, ror #24 │ │ │ │ - eorseq lr, r2, r8, lsl #27 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsr #23 │ │ │ │ - eorseq lr, r2, r8, asr #25 │ │ │ │ + eorseq lr, r2, r0, lsl #24 │ │ │ │ + eorseq lr, r2, r0, lsr ip │ │ │ │ + eorseq lr, r2, r0, asr sp │ │ │ │ + eorseq lr, r2, r0, asr #25 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + mlaseq r2, r8, fp, lr │ │ │ │ + eorseq lr, r2, r0, ror fp │ │ │ │ + mlaseq r2, r0, ip, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - bmi 0x383eb0 │ │ │ │ + bmi 0x383e40 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x19014f8 │ │ │ │ + blx 0x12014f8 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - eorseq lr, r2, r4, lsr #22 │ │ │ │ + eorseq lr, r2, ip, ror #21 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x871440 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s16 d16, d0, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r3, r5, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r4, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ subsne pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf64c6821 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ blcs 0x452e4 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ movwls r9, #37899 @ 0x940b │ │ │ │ - andmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + sbcscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x13a1f245 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ movwls r9, #16897 @ 0x4201 │ │ │ │ - mcrr2 1, 14, pc, ip, cr14 @ │ │ │ │ + ldc2 1, cr15, [r0], #-952 @ 0xfffffc48 │ │ │ │ strbtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0c89300 │ │ │ │ - stmdals r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r4], {231} @ 0xe7 │ │ │ │ + stmdals r0, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffa819fe │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000f885 │ │ │ │ + svclt 0x0000f865 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -54340,15 +54340,15 @@ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d403c │ │ │ │ @ instruction: 0xf64ed815 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ @@ -54369,22 +54369,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xf802f07a │ │ │ │ - cmppcc r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffe6f079 │ │ │ │ + tstpcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscc pc, r0, sp, asr #4 │ │ │ │ + eorscc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, fp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff92f22c │ │ │ │ - eorseq lr, r2, r4, ror #27 │ │ │ │ + @ instruction: 0xff7af22c │ │ │ │ + eorseq lr, r2, ip, lsr #27 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3] │ │ │ │ ldrtle r0, [sp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x48ff0 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6728ac │ │ │ │ strtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ @@ -54427,15 +54427,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d3d98 │ │ │ │ @ instruction: 0xf64ed811 │ │ │ │ - vrsra.s64 d21, d24, #64 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0xd15f0 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r0 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -54453,15 +54453,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311ae4 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4200 │ │ │ │ @ instruction: 0xf64ed817 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9f8f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x455d8 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54494,15 +54494,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311b88 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d42a4 │ │ │ │ @ instruction: 0xf64ed817 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9a6f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x4567c │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54536,15 +54536,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d44b │ │ │ │ blcs 0x51c30 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x446388 │ │ │ │ stmdale r3, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - adcspl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ @ instruction: 0x46200976 │ │ │ │ stmdavc r0!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94cf006 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @@ -54610,15 +54610,15 @@ │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4464ac │ │ │ │ svclt 0x00882b0a │ │ │ │ stmdale r5, {r0, r8, r9, sl, sp} │ │ │ │ - ldrpl pc, [r8, lr, asr #12]! │ │ │ │ + strpl pc, [r0, lr, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ eorvc pc, r3, r7, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d480a2 │ │ │ │ andcs ip, r0, #76, 4 @ 0xc0000004 │ │ │ │ orrvs pc, r9, #4194304 @ 0x400000 │ │ │ │ orreq lr, r3, #4, 22 @ 0x1000 │ │ │ │ @@ -54667,15 +54667,15 @@ │ │ │ │ addhi pc, r6, r0, lsl #2 │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4808e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x446594 │ │ │ │ ldmdale r3, {r1, r3, r8, r9, fp, sp} │ │ │ │ - adcspl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ rsble r2, ip, r2, lsl #22 │ │ │ │ blcs 0x7ca64 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andvs pc, r0, r0 │ │ │ │ tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ @@ -54791,15 +54791,15 @@ │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdppl 6, 11, cr15, cr8, cr14, {2} │ │ │ │ + cdppl 6, 8, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eorvs pc, ip, lr, asr r8 @ │ │ │ │ b 0x1434214 │ │ │ │ bcs 0x60e68 │ │ │ │ mcrrne 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf01cdb3b │ │ │ │ rscle r0, r8, r1, lsl #30 │ │ │ │ @@ -54841,15 +54841,15 @@ │ │ │ │ strle r0, [r0, #82]! @ 0x52 │ │ │ │ orrpl pc, r0, #4194304 @ 0x400000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ orrsle r4, r8, fp, lsr #6 │ │ │ │ @ instruction: 0xf8d1b9a4 │ │ │ │ sbfx r5, r8, #2, #12 │ │ │ │ - adcspl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ blcs 0xb1948 │ │ │ │ svcge 0x0052f47f │ │ │ │ vst1.32 {d14}, [r3 :128], r3 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ @@ -54900,20 +54900,20 @@ │ │ │ │ strmi pc, [r8], -r4, lsl #22 │ │ │ │ svclt 0x0000e7f4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ceb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #36, 20 @ 0x24000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fc2b │ │ │ │ + @ instruction: 0xf500fc0f │ │ │ │ @ instruction: 0xf8d65600 │ │ │ │ ldreq r3, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54936,26 +54936,26 @@ │ │ │ │ @ instruction: 0xf8d6e7d5 │ │ │ │ addseq r3, fp, #88, 6 @ 0x60000001 │ │ │ │ ubfx sp, r1, #11, #8 │ │ │ │ cmppcc sp, #9830400 @ p-variant is OBSOLETE @ 0x960000 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ submi pc, ip, #14024704 @ 0xd60000 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ - ldrshteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r4, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fbd7 │ │ │ │ + @ instruction: 0xf500fbbb │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ ldreq r3, [fp], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54966,26 +54966,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - ldrshteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r4, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ bmi 0xf175f8 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe70211a │ │ │ │ + blx 0x200211a │ │ │ │ addpl pc, ip, #14024704 @ 0xd60000 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ ldrcc r4, [r0, -r4, lsl #12] │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtle r0, [sp], #-1690 @ 0xfffff966 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -55030,15 +55030,15 @@ │ │ │ │ stmiavs sl!, {r6, r7, r8, r9, ip} │ │ │ │ eorcs r6, r2, #34 @ 0x22 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x10de040 │ │ │ │ smlabbcs r4, r3, r2, r1 │ │ │ │ blx 0xff183ec0 │ │ │ │ ... │ │ │ │ - ldrshteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r4, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0x1f83ee0 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff460d │ │ │ │ @@ -55047,15 +55047,15 @@ │ │ │ │ stceq 8, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0500 │ │ │ │ svclt 0x00b80400 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ strmi lr, [r0, #-2508] @ 0xfffff634 │ │ │ │ - blx 0xfed820f8 │ │ │ │ + blx 0xfe6820f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @@ -55064,15 +55064,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ cmnpcc r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subpl pc, sp, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vshr.s16 d3, d16, #12 │ │ │ │ - svclt 0x0000bd67 │ │ │ │ + svclt 0x0000bd47 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bl 0x4619c │ │ │ │ stmdbne r6, {r0, r6, r7, r9} │ │ │ │ msrpl CPSR_, #8388608 @ 0x800000 │ │ │ │ @@ -55098,32 +55098,32 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r0, #1370]! @ 0x55a │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xf02430 │ │ │ │ + blt 0x802430 │ │ │ │ strbne pc, [r3, -r7, asr #7] @ │ │ │ │ rscle r2, r4, r0, lsl #30 │ │ │ │ movtpl pc, #50436 @ 0xc504 @ │ │ │ │ tstpeq r3, r8, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1032f0c │ │ │ │ strtmi r0, [fp], #-816 @ 0xfffffcd0 │ │ │ │ svclt 0x00084628 │ │ │ │ eorcs r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0x1f03f48 │ │ │ │ - adcscc pc, ip, sp, asr #4 │ │ │ │ + addcc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x802468 │ │ │ │ + blt 0x102468 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9d22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe0c9ff4 │ │ │ │ stmibvc sp, {r1, r6, sl, fp} │ │ │ │ mcrreq 0, 0, pc, r0, cr12 @ │ │ │ │ b 0xfe357850 │ │ │ │ @@ -55165,15 +55165,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ mcrr2 7, 12, pc, r4, cr13 @ │ │ │ │ subpl pc, ip, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s8 d19, d15, d16 │ │ │ │ - strtmi lr, [r1], -r6, lsl #30 │ │ │ │ + strtmi lr, [r1], -lr, ror #29 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -55223,28 +55223,28 @@ │ │ │ │ stmiavs r9!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ bleq 0x6825f8 │ │ │ │ vmin.s8 d20, d22, d9 │ │ │ │ vmull.p8 q8, d0, d17 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmlal.s q10, d0, d0[1] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf8cd022d │ │ │ │ stmib sp, {r2, r3, sp, lr, pc}^ │ │ │ │ strtmi r1, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - @ instruction: 0x4621fc7d │ │ │ │ + strtmi pc, [r1], -r1, ror #24 │ │ │ │ stmdals r5, {r1, r2, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r8], #-948 @ 0xfffffc4c │ │ │ │ + mrrc2 1, 14, pc, ip, cr13 @ │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x101be8 │ │ │ │ + blls 0x101b88 │ │ │ │ andcs r9, r0, #1543503872 @ 0x5c000000 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0x932f4650 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @@ -55271,41 +55271,41 @@ │ │ │ │ @ instruction: 0xf8cd0c80 │ │ │ │ strcc r8, [r8, -r4, asr #1] │ │ │ │ adcgt pc, r8, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r1, cr0 @ │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ cdp2 0, 7, cr15, cr2, cr5, {0} │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - strtmi pc, [r8], -fp, ror #23 │ │ │ │ - blx 0xffa82a32 │ │ │ │ + strtmi pc, [r8], -pc, asr #23 │ │ │ │ + blx 0xff382a32 │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ strbmi sp, [pc], -r3, lsr #3 │ │ │ │ orrcc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 d25, d5, d0 │ │ │ │ vqrdmlah.s d19, d0, d1[1] │ │ │ │ ldrtmi r0, [fp], -r4, lsl #28 │ │ │ │ - rsbmi pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + eormi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ stmib sp, {r3, sp, pc}^ │ │ │ │ strcs fp, [r0], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0x469346f2 │ │ │ │ @ instruction: 0x46214699 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -r3, lsl #24 │ │ │ │ + strtmi pc, [r1], -r7, ror #23 │ │ │ │ ldrbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x2aa2 │ │ │ │ + blx 0xff902aa2 │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x81af4 │ │ │ │ + blls 0x81a94 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tstls r7, #0, 4 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ ldrls r9, [r2, -r1, lsr #6] │ │ │ │ @@ -55332,16 +55332,16 @@ │ │ │ │ adcsge pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ sbchi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r8, #20]! │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628fb71 │ │ │ │ - blx 0x1c02b26 │ │ │ │ + @ instruction: 0x4628fb55 │ │ │ │ + blx 0x1502b26 │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x47aa20 │ │ │ │ blls 0xe20400 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r5, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -55353,109 +55353,109 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl lr │ │ │ │ + eorseq lr, r2, r0, ror #27 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ bleq 0x68281c │ │ │ │ - stc 2, cr15, [r4, #316] @ 0x13c │ │ │ │ + stcl 2, cr15, [ip, #-316]! @ 0xfffffec4 │ │ │ │ strcs r9, [r0, #-1296] @ 0xfffffaf0 │ │ │ │ ldrbmi r2, [r9], -lr, lsl #4 │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r2, sl, #16, 12 @ 0x1000000 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r6, [sl], -sl, lsl #4 │ │ │ │ - mvnscc pc, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x33bcf24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbvs pc, [r5, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrls r9, [r5, -r6, lsl #6] │ │ │ │ blx 0x1a02432 │ │ │ │ strcc pc, [r4, #2260] @ 0x8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2192 @ 0x890 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ vqadd.s8 d16, d15, d14 │ │ │ │ - @ instruction: 0xf8d4ed62 │ │ │ │ + @ instruction: 0xf8d4ed4a │ │ │ │ strtmi r3, [sl], -r8, lsl #11 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ @ instruction: 0x960a9310 │ │ │ │ ldrls r2, [r5, -r2, lsl #6] │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1, #-936] @ 0xfffffc58 │ │ │ │ vcgt.s8 d25, d13, d11 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x110247a │ │ │ │ ldrbcc pc, [ip, #-2260]! @ 0xfffff72c @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - ldc 2, cr15, [sl, #-316]! @ 0xfffffec4 │ │ │ │ + stc 2, cr15, [r2, #-316]! @ 0xfffffec4 │ │ │ │ strcc pc, [ip, #2260] @ 0x8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ vqadd.s8 d16, d13, d12 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf8ad032d │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [r5, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - ldrmi pc, [r4, #-589] @ 0xfffffdb3 │ │ │ │ + ldrbcc pc, [ip, #589] @ 0x24d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x972d9715 │ │ │ │ @ instruction: 0xf005951e │ │ │ │ @ instruction: 0xe63afd51 │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2l 0, cr15, [sl, #-20] @ 0xffffffec │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0054650 │ │ │ │ ldrb pc, [r2], -r3, asr #26 @ │ │ │ │ - @ instruction: 0xff50f260 │ │ │ │ - cmppcc r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff30f260 │ │ │ │ + tstpcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r0, sp, asr #4 │ │ │ │ + rsccc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vqsub.s32 q2, , │ │ │ │ - svclt 0x0000ff55 │ │ │ │ - mlaseq r2, r8, r5, pc @ │ │ │ │ - eorseq pc, r2, r8, lsr r5 @ │ │ │ │ - eorseq lr, r2, r4, lsl #28 │ │ │ │ + svclt 0x0000ff3d │ │ │ │ + eorseq pc, r2, r0, ror #10 │ │ │ │ + eorseq pc, r2, r0, lsl #10 │ │ │ │ + eorseq lr, r2, ip, asr #27 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffecf0c7 │ │ │ │ + @ instruction: 0xffd0f0c7 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ stmdavs sl!, {r8, r9, ip, lr} │ │ │ │ @@ -55466,55 +55466,55 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #24, 18 @ 0x60000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xb184ffb3 │ │ │ │ + strexlt pc, r7, [r4] @ │ │ │ │ blmi 0x40e5cc │ │ │ │ blls 0x120638 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #0, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ mrccc 8, 5, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, pc, asr #26 │ │ │ │ + andcs pc, r4, r3, lsr sp @ │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000fea5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff76f0c7 │ │ │ │ + @ instruction: 0xff5af0c7 │ │ │ │ stccs 1, cr11, [r1], {164} @ 0xa4 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf500d107 │ │ │ │ stmdavs fp!, {r6, ip, lr} │ │ │ │ orrmi pc, r0, #3 │ │ │ │ teqpcc r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r3, r4 │ │ │ │ @@ -55526,110 +55526,110 @@ │ │ │ │ @ instruction: 0xf8c0682b │ │ │ │ @ instruction: 0xe7ef3118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #491520 @ 0x78000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - mvnslt pc, fp, lsr pc @ │ │ │ │ + mvnslt pc, pc, lsl pc @ │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 10) │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ movwls r3, #8504 @ 0x2138 │ │ │ │ - stc2l 1, cr15, [r4], #844 @ 0x34c │ │ │ │ + stc2l 1, cr15, [r8], {211} @ 0xd3 │ │ │ │ blmi 0x3ce6e8 │ │ │ │ blls 0x120744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #64, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0x3118f8d3 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - strb pc, [r3, r9, asr #25]! @ │ │ │ │ - cdp2 2, 4, cr15, cr0, cr0, {3} │ │ │ │ + strb pc, [r3, sp, lsr #25]! @ │ │ │ │ + cdp2 2, 2, cr15, cr0, cr0, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500feed │ │ │ │ + @ instruction: 0xf500fed1 │ │ │ │ strmi r5, [r4], -r0, asr #6 │ │ │ │ ldrbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xf92ef008 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ andscc r5, r0, r8 │ │ │ │ andsle r2, ip, r1, lsl #22 │ │ │ │ ldreq r6, [fp], fp, lsl #18 │ │ │ │ @ instruction: 0xf004d419 │ │ │ │ andcs pc, r4, #32512 @ 0x7f00 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ - stc2 1, cr15, [r6], {211} @ 0xd3 │ │ │ │ + stc2l 1, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ blmi 0x44e7a4 │ │ │ │ blls 0x1a0800 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf004bd70 │ │ │ │ andcs pc, r8, #25856 @ 0x6500 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ bl 0x398080 │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ @ instruction: 0xf1d34502 │ │ │ │ - andcs pc, r8, r9, ror #24 │ │ │ │ + andcs pc, r8, sp, asr #24 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fddf │ │ │ │ + svclt 0x0000fdbf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ vmax.s8 d20, d15, d13 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf64c0232 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 9, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr7, {6} │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ ldrbcc pc, [r0, #-2259]! @ 0xfffff72d @ │ │ │ │ svceq 0x000ef013 │ │ │ │ andscs fp, r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r2, #32, 4 │ │ │ │ @ instruction: 0xf500dc29 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @@ -55666,25 +55666,25 @@ │ │ │ │ andcs pc, r4, fp, lsr #18 │ │ │ │ svclt 0x0000e7cd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #950272 @ 0xe8000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500fe23 │ │ │ │ + @ instruction: 0xf500fe07 │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ @ instruction: 0xf0133570 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ ldcle 2, cr4, [fp], #-648 @ 0xfffffd78 │ │ │ │ mcrrpl 5, 0, pc, pc, cr0 @ │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -55706,64 +55706,64 @@ │ │ │ │ andcs r3, r8, #-1375731712 @ 0xae000000 │ │ │ │ strtmi r0, [r1], #-292 @ 0xfffffedc │ │ │ │ ldmib r1, {r0, r1, r5, sl, lr}^ │ │ │ │ ldmib r3, {r1, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, r9, sl, sp, lr}^ │ │ │ │ bl 0x386d60 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ - blx 0xfe8030ae │ │ │ │ + blx 0xfe1030ae │ │ │ │ bl 0x38f184 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ - blx 0xfe6030be │ │ │ │ + blx 0x1f030be │ │ │ │ bfi r2, r0, #0, #19 │ │ │ │ biceq lr, r4, #0, 22 │ │ │ │ @ instruction: 0xf5032208 │ │ │ │ @ instruction: 0x46285333 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ strmi lr, [ip, #2515] @ 0x9d3 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe2030de │ │ │ │ + blx 0x1b030de │ │ │ │ strb r2, [r2, r8] │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ andcs pc, r4, #4259840 @ 0x410000 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - blx 0x1f030f6 │ │ │ │ + blx 0x18030f6 │ │ │ │ ldr r2, [r6, r4]! │ │ │ │ - ldc2l 2, cr15, [r0], #384 @ 0x180 │ │ │ │ + ldc2l 2, cr15, [r0], {96} @ 0x60 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ vmin.s8 d20, d15, d5 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d22, q0, q8 │ │ │ │ bmi 0x1388298 │ │ │ │ @ instruction: 0x9600231b │ │ │ │ @ instruction: 0xf64c460f │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0c7022d │ │ │ │ - @ instruction: 0x4604fd9d │ │ │ │ + strmi pc, [r4], -r1, lsl #27 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ stccs 0, cr3, [r3, #-64] @ 0xffffffc0 │ │ │ │ mcrne 8, 3, pc, cr8, cr3, {6} @ │ │ │ │ stmdbcc r0, {r0, r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ mcrrne 0, 0, r4, r5, cr4 │ │ │ │ vstmdbcs r6!, {d21-} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - mrc2 0, 0, pc, cr10, cr11, {2} │ │ │ │ + ldc2l 0, cr15, [lr, #364]! @ 0x16c │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46a28 @ │ │ │ │ strbeq lr, [r5], r6, lsl #22 │ │ │ │ strcc lr, [r2], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf1c268f2 │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1552bc │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -55782,18 +55782,18 @@ │ │ │ │ @ instruction: 0xf854544f │ │ │ │ cmpeq lr, r8, lsl #24 │ │ │ │ vrshl.s8 , q12, │ │ │ │ bl 0x52ef4 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x2031de │ │ │ │ + blx 0xffb031dc │ │ │ │ ldrb r2, [ip, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - ldc2l 0, cr15, [lr, #364] @ 0x16c │ │ │ │ + stc2l 0, cr15, [r2, #364] @ 0x16c │ │ │ │ @ instruction: 0xf504e7c2 │ │ │ │ @ instruction: 0xf854544f │ │ │ │ ldreq r3, [sp, #3080] @ 0xc08 │ │ │ │ vqrshl.s8 , q0, │ │ │ │ bl 0x52ef4 │ │ │ │ strb r0, [r6, r1, lsl #1]! │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ab8 @ │ │ │ │ @@ -55809,33 +55809,33 @@ │ │ │ │ ldrb r0, [r0, r1, lsl #1] │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ae4 @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [pc, #347]! @ 0x46c47 │ │ │ │ tstpcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf05be7c5 │ │ │ │ - @ instruction: 0x4603fc91 │ │ │ │ + @ instruction: 0x4603fc75 │ │ │ │ vabd.s32 q15, q8, q1 │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fc27 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ vmax.s8 d20, d15, d12 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 q11, d0, d16 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ strmi r9, [r7], -r0, lsl #10 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c6830 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stmdbvs r1!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x0004f411 │ │ │ │ @ instruction: 0xf500d109 │ │ │ │ strmi r5, [r5], -pc, asr #6 │ │ │ │ @ instruction: 0xf85368e2 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ bcs 0xbbf8c │ │ │ │ andlt sp, r2, r6, lsr #32 │ │ │ │ @@ -55851,52 +55851,52 @@ │ │ │ │ @ instruction: 0xf0118014 │ │ │ │ @ instruction: 0xf1060f20 │ │ │ │ svclt 0x00180004 │ │ │ │ @ instruction: 0xf1082240 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ eorcs fp, r0, #8, 30 │ │ │ │ stmdavs r1!, {r0, r1, r6, r9, sl, lr} │ │ │ │ - strbtpl pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + ldrtpl pc, [r0], #-589 @ 0xfffffdb3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ and r9, sp, r1, lsl #8 │ │ │ │ @ instruction: 0x8014f8d6 │ │ │ │ - msrpl SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + teqppl r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf1089301 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ ldcne 2, cr2, [r0, #-256]! @ 0xffffff00 │ │ │ │ strbmi r6, [r3], -r1, lsr #16 │ │ │ │ - ldrcs pc, [r0], #-578 @ 0xfffffdbe │ │ │ │ + ldrbne pc, [r8], #578 @ 0x242 @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf0ce9400 │ │ │ │ - @ instruction: 0xf505f8eb │ │ │ │ + @ instruction: 0xf505f8cf │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ @ instruction: 0xf8433450 │ │ │ │ andlt r7, r2, r8, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9de00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #64, 18 @ 0x100000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stccs 12, cr15, [pc], {123} @ 0x7b │ │ │ │ + stccs 12, cr15, [pc], {95} @ 0x5f │ │ │ │ ldccs 13, cr13, [r9], {81} @ 0x51 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xdbac80 │ │ │ │ blls 0x120cb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -55929,44 +55929,44 @@ │ │ │ │ sbcvs pc, r0, #2 │ │ │ │ tstmi r3, #-1879048192 @ 0x90000000 │ │ │ │ cmnpmi ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ movwmi r0, #47460 @ 0xb964 │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, r1, ror #19 │ │ │ │ + andcs pc, r4, r5, asr #19 │ │ │ │ @ instruction: 0xf500e7b1 │ │ │ │ andcs r5, r4, #0 │ │ │ │ orreq lr, r4, #0, 22 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ andscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - ubfx pc, r3, #19, #17 │ │ │ │ + @ instruction: 0xe7f0f9b7 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ andcs pc, r4, #1584 @ 0x630 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - @ instruction: 0xf9c6f1d3 │ │ │ │ + @ instruction: 0xf9aaf1d3 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fb3d │ │ │ │ + svclt 0x0000fb1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9df24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ vcge.s8 d18, d15, d11 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf64c0232 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xffc0306e │ │ │ │ + blx 0xff50306e │ │ │ │ stccs 8, cr6, [pc], {41} @ 0x29 │ │ │ │ @ instruction: 0xf021bf08 │ │ │ │ andsle r0, r7, r1, lsl #2 │ │ │ │ ldccs 13, cr13, [r9], {12} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r3, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -56007,35 +56007,35 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ strb pc, [fp, r1, lsr #28] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9e008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1d20ff0 │ │ │ │ - @ instruction: 0x4604fa11 │ │ │ │ - blx 0x403560 │ │ │ │ + @ instruction: 0x4604f9f5 │ │ │ │ + @ instruction: 0xf9f2f1d2 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf876f1ef │ │ │ │ + @ instruction: 0xf85af1ef │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ee4630 │ │ │ │ - strtmi pc, [r8], -pc, lsr #28 │ │ │ │ - stc2l 1, cr15, [r6], #-840 @ 0xfffffcb8 │ │ │ │ + @ instruction: 0x4628fe13 │ │ │ │ + mcrr2 1, 13, pc, sl, cr2 @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1d24070 │ │ │ │ - strtmi fp, [r0], -r1, ror #24 │ │ │ │ - stc2 0, cr15, [lr], {206} @ 0xce │ │ │ │ + strtmi fp, [r0], -r5, asr #24 │ │ │ │ + blx 0xffd03186 │ │ │ │ blcs 0x60ffc │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ - stc2 0, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ + stc2 0, cr15, [r4], {206} @ 0xce │ │ │ │ blcs 0x61028 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0xfef0319e │ │ │ │ + blx 0xfe80319e │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdapl pc, {r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb08b4bb8 │ │ │ │ @@ -56057,55 +56057,55 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d68096 │ │ │ │ @ instruction: 0xf4133568 │ │ │ │ andle r6, r4, r0, ror pc │ │ │ │ ldrbcc pc, [r4, #-2262]! @ 0xfffff72a @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 q11, d0, d16 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsblt pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blx 0x68321a │ │ │ │ + blx 0xfff83218 │ │ │ │ stmdbpl r0, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0xf5069403 │ │ │ │ stmib sp, {r4, r6, r9, sl, ip, lr}^ │ │ │ │ ldrtcc r7, [ip], -r4, lsl #14 │ │ │ │ strvc lr, [r6, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d99708 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - ldrtmi pc, [r1], -r3, lsr #30 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #30 @ │ │ │ │ @ instruction: 0xf8cd4682 │ │ │ │ stmdage r4, {ip, sp, pc} │ │ │ │ - bicpl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + orrspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rscpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + adcpl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 13, cr15, cr12, cr13, {6} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr13, {6} │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - ldc2 1, cr15, [r8, #916]! @ 0x394 │ │ │ │ + ldc2 1, cr15, [ip, #916] @ 0x394 │ │ │ │ @ instruction: 0xf8c9aa03 │ │ │ │ @ instruction: 0xf6460450 │ │ │ │ vaddw.s8 , q0, d5 │ │ │ │ @ instruction: 0xf8d90104 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - stmdage r4, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff78f0cd │ │ │ │ + stmdage r4, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff5cf0cd │ │ │ │ @ instruction: 0x46204633 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ vmov.i32 d21, #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d6, d4 │ │ │ │ vorr.i32 d23, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858f93d │ │ │ │ + @ instruction: 0xf858f921 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ vrshl.s8 d29, d6, d4 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ @@ -56116,57 +56116,57 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addle r2, r8, r0, lsl #22 │ │ │ │ - adcspl pc, r0, sp, asr #4 │ │ │ │ + rsbspl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xff80f0cd │ │ │ │ + @ instruction: 0xff64f0cd │ │ │ │ strmi r2, [r3], -r0, lsl #2 │ │ │ │ strtmi r9, [r0], -r0, lsl #2 │ │ │ │ andspl pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ orrpl pc, r5, r6, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf904f0ce │ │ │ │ + @ instruction: 0xf8e8f0ce │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-3947] @ 0xfffff095 │ │ │ │ + strls pc, [r0, #-3919] @ 0xfffff0b1 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vsubl.s8 q11, d0, d9 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ cmnpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8f0f0ce │ │ │ │ + @ instruction: 0xf8d4f0ce │ │ │ │ strls lr, [r0, #-1877] @ 0xfffff8ab │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbvs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blx 0x1f83350 │ │ │ │ + blx 0x1883350 │ │ │ │ ldmdbpl r1, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq ip!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x960046bb │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ - mvnspl pc, #-805306364 @ 0xd0000004 │ │ │ │ + bicpl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vadd.i8 d26, d13, d3 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 , q4, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r9}^ │ │ │ │ vabd.s8 d23, d2, d3 │ │ │ │ - vmov.i16 d18, #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c018d8 │ │ │ │ stmib sp, {r0, r4, r5, fp}^ │ │ │ │ ldrbmi r7, [sl], r5, lsl #14 │ │ │ │ strbpl pc, [pc, -r6, lsl #10] @ │ │ │ │ - cdp2 0, 4, cr15, cr2, cr13, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr13, {6} │ │ │ │ streq pc, [r8], -r5, lsl #2 │ │ │ │ and r3, r2, r8, asr #10 │ │ │ │ adcsmi r3, r5, #8, 12 @ 0x800000 │ │ │ │ ldmdb r7, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ ldmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ eoreq pc, r0, r1, asr #3 │ │ │ │ stmdbcc r0!, {r1, r3, r6, r7, lr} │ │ │ │ @@ -56174,59 +56174,59 @@ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ movwmi r4, #41730 @ 0xa302 │ │ │ │ strble r0, [sp, #2003]! @ 0x7d3 │ │ │ │ bhi 0x817d4 │ │ │ │ eorcs r4, r0, #95420416 @ 0x5b00000 │ │ │ │ ldmdavs r1!, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf0cd3608 │ │ │ │ - @ instruction: 0xf10bfe7f │ │ │ │ + @ instruction: 0xf10bfe63 │ │ │ │ adcsmi r0, r5, #1024 @ 0x400 │ │ │ │ stmdage r3, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0cd2500 │ │ │ │ - strbmi pc, [fp], -r9, asr #29 @ │ │ │ │ + strbmi pc, [fp], -sp, lsr #29 @ │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vsra.s64 d17, d17, #64 │ │ │ │ strls r0, [r0, #-260] @ 0xfffffefc │ │ │ │ - @ instruction: 0xf88ef0ce │ │ │ │ + @ instruction: 0xf872f0ce │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-3829] @ 0xfffff10b │ │ │ │ + strls pc, [r0, #-3801] @ 0xfffff127 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x01a5f646 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf87af0ce │ │ │ │ + @ instruction: 0xf85ef0ce │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strbpl pc, [r0], -r4, lsl #10 @ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76caed8 │ │ │ │ - addspl pc, r0, sp, asr #4 │ │ │ │ + subspl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr13, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr13, {6} │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vaddw.s8 q8, q8, d21 │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858f85d │ │ │ │ + @ instruction: 0xf858f841 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - @ instruction: 0x9700febd │ │ │ │ + strls pc, [r0, -r1, lsr #29] │ │ │ │ strb r4, [r3, r3, lsl #12]! │ │ │ │ - @ instruction: 0xf918f260 │ │ │ │ + @ instruction: 0xf8f8f260 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @@ -56317,15 +56317,15 @@ │ │ │ │ @ instruction: 0xf8c42a3c │ │ │ │ ldmdale r5, {r2, r3, r6, r9, fp, ip, sp} │ │ │ │ movwpl pc, #16964 @ 0x4244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscs pc, r2, r3, lsr r8 @ │ │ │ │ andle r4, fp, sl, lsl #5 │ │ │ │ - movvs pc, #-268435452 @ 0xf0000004 │ │ │ │ + msrvs SPSR_f, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldrvs pc, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0x4798689b │ │ │ │ smlabteq r0, r4, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -56777,63 +56777,63 @@ │ │ │ │ andsmi r0, r3, r8, lsl r3 │ │ │ │ stmib r4, {r9, sp}^ │ │ │ │ ldmdblt r9!, {r2, r3, r5, r6, r7, r9, ip, sp} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 1, 0, pc, cr6, cr9, {0} @ │ │ │ │ + stc2l 1, cr15, [sl, #100]! @ 0x64 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ strtmi pc, [r0], -r5, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ vtst.8 , , │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q11, d0, d0[1] │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adcpl pc, sl, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f34b01 │ │ │ │ - svclt 0x0000fa25 │ │ │ │ - eorseq pc, r2, r0, ror #13 │ │ │ │ + svclt 0x0000fa09 │ │ │ │ + eorseq pc, r2, r8, lsr #13 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ - mrclt 0, 7, APSR_nzcv, cr12, cr2, {4} │ │ │ │ + mcrlt 0, 7, pc, cr0, cr2, {4} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ec6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - stc2 1, cr15, [sl, #-100]! @ 0xffffff9c │ │ │ │ + stc2 1, cr15, [lr, #-100] @ 0xffffff9c │ │ │ │ @ instruction: 0xf5a44605 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fd460c │ │ │ │ movwcs pc, #2209 @ 0x8a1 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ vmax.s32 d4, d0, d24 │ │ │ │ - andcs pc, r0, #2880 @ 0xb40 │ │ │ │ + andcs pc, r0, #1088 @ 0x440 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9eca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ movwcs r5, #16544 @ 0x40a0 │ │ │ │ @ instruction: 0xf0016801 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0x98434 │ │ │ │ b 0x1117b18 │ │ │ │ @ instruction: 0xf09f0402 │ │ │ │ - @ instruction: 0x4621fd93 │ │ │ │ + @ instruction: 0x4621fd77 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - pop {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f4038 │ │ │ │ - svclt 0x0000bda1 │ │ │ │ + svclt 0x0000bd85 │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bfdb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9ecec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ @@ -56888,17 +56888,17 @@ │ │ │ │ @ instruction: 0xf2a2fa92 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ bcs 0x963d4 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ movwls r9, #24324 @ 0x5f04 │ │ │ │ vmin.s8 d20, d14, d24 │ │ │ │ - @ instruction: 0x4683fe77 │ │ │ │ + pkhtbmi pc, r3, r7, asr #28 @ │ │ │ │ @ instruction: 0xf1e43061 │ │ │ │ - rsbcs pc, r0, #3536 @ 0xdd0 │ │ │ │ + rsbcs pc, r0, #3088 @ 0xc10 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ b 0xff305b08 │ │ │ │ andeq pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7c80060 │ │ │ │ bls 0xc2708 │ │ │ │ bls 0x11ff84 │ │ │ │ @@ -56948,15 +56948,15 @@ │ │ │ │ @ instruction: 0xf0006f82 │ │ │ │ blls 0x67ef4 │ │ │ │ stmdbls r2, {r1, r5, r9, sl, lr} │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1da4ff0 │ │ │ │ - vmlacs.f64 d11, d0, d1 │ │ │ │ + vmlscs.f32 s22, s1, s11 │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc}^ │ │ │ │ svclt 0x00182a02 │ │ │ │ eorle r0, lr, r2, lsr r4 │ │ │ │ tstmi sl, #232, 18 @ 0x3a0000 │ │ │ │ sbceq lr, r9, #270336 @ 0x42000 │ │ │ │ b 0x10c9504 │ │ │ │ b 0x10d080c │ │ │ │ @@ -56964,26 +56964,26 @@ │ │ │ │ sbcne lr, r0, #270336 @ 0x42000 │ │ │ │ addpl pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf53f9202 │ │ │ │ movwls sl, #24404 @ 0x5f54 │ │ │ │ stmdbls r2, {r8, r9, fp, ip, pc} │ │ │ │ subpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ strteq pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ - @ instruction: 0xf9e4f1da │ │ │ │ + @ instruction: 0xf9c8f1da │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0047f43f │ │ │ │ ldreq r6, [r2], -r2, lsl #18 │ │ │ │ svcge 0x0043f53f │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addvs pc, ip, sp, asr #4 │ │ │ │ + subsvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q1, │ │ │ │ vhsub.s32 d3, d26, d17 │ │ │ │ - @ instruction: 0xf44ffb41 │ │ │ │ + @ instruction: 0xf44ffb29 │ │ │ │ @ instruction: 0x26131298 │ │ │ │ @ instruction: 0xf011e7cc │ │ │ │ svclt 0x000c4f80 │ │ │ │ ldrshcs r2, [r0, #28]! │ │ │ │ svclt 0x00184211 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ svcge 0x003ef47f │ │ │ │ @@ -57022,21 +57022,21 @@ │ │ │ │ blcs 0x62a60 │ │ │ │ svcge 0x006bf47f │ │ │ │ cmnlt r3, #58112 @ 0xe300 │ │ │ │ blcs 0x6306c │ │ │ │ svcge 0x0065f47f │ │ │ │ blcs 0x62e74 │ │ │ │ svcge 0x0061f47f │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, sp, asr #4 │ │ │ │ + adcvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d10 │ │ │ │ vqsub.s32 d4, d10, d19 │ │ │ │ - vst1.64 {d31-d32}, [r2 :64], r7 │ │ │ │ + vst1.32 {d31-d32}, [r2 :256] │ │ │ │ @ instruction: 0x61224201 │ │ │ │ stmiavs sl!, {r0, r1, r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00062a02 │ │ │ │ vst1.8 {d18-d20}, [pc] │ │ │ │ andcs r2, r0, r0, ror r0 │ │ │ │ subeq lr, pc, sl, lsr #13 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @@ -57047,29 +57047,29 @@ │ │ │ │ stclvs 6, cr14, [r3], #-808 @ 0xfffffcd8 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stmdbcs r0, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbls r9, {r0, r1, r2, r3, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrtle r0, [sl], #329 @ 0x149 │ │ │ │ vabd.s8 d30, d29, d17 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ blmi 0xc7f14 │ │ │ │ sbcscc pc, r6, #536870916 @ 0x20000004 │ │ │ │ - blx 0xfea04710 │ │ │ │ - eorseq pc, r2, ip, ror #13 │ │ │ │ + blx 0xfe404710 │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r5, [r4], -r0, asr #10 │ │ │ │ @ instruction: 0xf8d54601 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d5d11d │ │ │ │ rsceq r1, r3, ip, lsr #8 │ │ │ │ strtcs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf414d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -57104,21 +57104,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - blx 0xd847f4 │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + blx 0x7847f4 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30bf40 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57128,21 +57128,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xc8058 │ │ │ │ vhsub.s32 d2, d10, d26 │ │ │ │ - svclt 0x0000fa05 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + svclt 0x0000f9ed │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ stmibvc fp, {r0, r1, r2, r3, r4, r7, r9, ip, lr} │ │ │ │ bvc 0x1294808 │ │ │ │ @ instruction: 0xf00100db │ │ │ │ @@ -57153,29 +57153,29 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ movwne pc, #45571 @ 0xb203 @ │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ blmi 0xc80bc │ │ │ │ subsvs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf9d2f22a │ │ │ │ - eorseq pc, r2, ip, lsl r7 @ │ │ │ │ + @ instruction: 0xf9baf22a │ │ │ │ + eorseq pc, r2, r4, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9f21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf5044601 │ │ │ │ @ instruction: 0xf8d45440 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4bf02 │ │ │ │ movwcc r3, #5164 @ 0x142c │ │ │ │ strtcc pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -57283,15 +57283,15 @@ │ │ │ │ and r4, r8, r0, lsl #4 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls 0xfc280 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ stmib r0, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf11923ea │ │ │ │ - stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -r0, rrx │ │ │ │ blx 0xff0061fe │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4628fbf5 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x33a4f8d4 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -57333,22 +57333,22 @@ │ │ │ │ b 0x348808 │ │ │ │ andmi r0, fp, r2, lsl #4 │ │ │ │ blls 0x102100 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ str r4, [r9, fp] │ │ │ │ - rsbsvs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + subvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ blmi 0x98eb0 │ │ │ │ - ldc2l 1, cr15, [ip, #968] @ 0x3c8 │ │ │ │ - eorseq pc, r2, r0, lsr r7 @ │ │ │ │ + stc2l 1, cr15, [r0, #968] @ 0x3c8 │ │ │ │ + ldrshteq pc, [r2], -r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x484b8 │ │ │ │ addlt r7, r3, fp, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #672] @ 0x2a0 │ │ │ │ @@ -57599,21 +57599,21 @@ │ │ │ │ @ instruction: 0xf3c3bfa8 │ │ │ │ ble 0xffaa08e0 │ │ │ │ strbteq pc, [r8], #-2192 @ 0xfffff770 @ │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ blmi 0xc87b8 │ │ │ │ submi pc, pc, #64, 4 │ │ │ │ - cdp2 2, 5, cr15, cr4, cr9, {1} │ │ │ │ - eorseq pc, r2, r0, asr #14 │ │ │ │ + cdp2 2, 3, cr15, cr12, cr9, {1} │ │ │ │ + eorseq pc, r2, r8, lsl #14 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0x0151689a │ │ │ │ @ instruction: 0xf500d42b │ │ │ │ ldrlt r5, [r0], #-896 @ 0xfffffc80 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ movweq pc, #61460 @ 0xf014 @ │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @@ -57674,15 +57674,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, sl, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bb6b │ │ │ │ + svclt 0x0000bb4f │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57707,15 +57707,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi sl, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bb29 │ │ │ │ + svclt 0x0000bb0d │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57741,15 +57741,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, fp, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bae5 │ │ │ │ + svclt 0x0000bac9 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57775,15 +57775,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi fp, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000baa1 │ │ │ │ + svclt 0x0000ba85 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9fbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30c9a8 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57793,31 +57793,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xc8ac0 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7678 │ │ │ │ vadd.i8 d29, d15, d14 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc930c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57830,15 +57830,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d76cc │ │ │ │ vadd.i8 d29, d15, d14 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9360 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57851,15 +57851,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7720 │ │ │ │ vadd.i8 d29, d15, d14 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ bl 0x88fb4 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x114dc4 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @@ -57873,15 +57873,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7778 │ │ │ │ vtst.8 d29, d15, d2 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc940c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x94e1c │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -57896,15 +57896,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d77d4 │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9468 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114e78 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf0000840 │ │ │ │ @@ -57919,15 +57919,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7430 │ │ │ │ vtst.8 d29, d15, d3 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vqdmlal.s q11, d0, d0[6] │ │ │ │ bl 0x1098c4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd4ed4 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ blcs 0x557ac │ │ │ │ andmi pc, r0, r3 │ │ │ │ @ instruction: 0x2007bfb8 │ │ │ │ @@ -57942,15 +57942,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d788c │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9520 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f30 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57965,15 +57965,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d78e8 │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc957c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f8c │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57988,15 +57988,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7544 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vqdmlal.s q11, d0, d0[6] │ │ │ │ bl 0x1099d8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ strhlt r3, [fp, r4]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -58016,15 +58016,15 @@ │ │ │ │ streq r1, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xc8d298 │ │ │ │ ldrsbne pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ vtst.8 d29, d15, d4 │ │ │ │ - vmull.s8 q11, d16, d16 │ │ │ │ + vqdmulh.s d22, d0, d0[6] │ │ │ │ bl 0x34be48 │ │ │ │ @ instruction: 0xf8dc0c81 │ │ │ │ stmdbcs r3, {r2, r4, r5, r7, ip} │ │ │ │ @ instruction: 0xf8c0d10a │ │ │ │ @ instruction: 0xf8c02b88 │ │ │ │ andcs r3, r0, ip, lsl #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -58043,15 +58043,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x115304 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7a20 │ │ │ │ vtst.8 d29, d15, d0 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc96b4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1150c4 │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmdb r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -58076,21 +58076,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - blx 0xfe705724 │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + blx 0xfe105724 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba008c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ce54 │ │ │ │ stmiavs sp, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, fp, r1, lsl #26 │ │ │ │ @@ -58101,21 +58101,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - blx 0x1a85788 │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + blx 0x1485788 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba00f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ceb8 │ │ │ │ stmiavs sp, {r2, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andseq pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ @@ -58127,21 +58127,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - blx 0xd857f0 │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + blx 0x7857f0 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30cf20 │ │ │ │ stmiavs sp, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ bl 0x51f6c │ │ │ │ @@ -58154,30 +58154,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r8, lsr sp │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xc9064 │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000f9ff │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ streq r6, [sl, #2201] @ 0x899 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7818 │ │ │ │ vadd.i8 d29, d15, d15 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vqdmlal.s q11, d0, d0[6] │ │ │ │ bl 0x109cac │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd52bc │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ @ instruction: 0x065b33bc │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -58193,15 +58193,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x111d28 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9c2 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ bcc 0x4498b4 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - asrvs pc, pc, #4 @ │ │ │ │ + msrvs (UNDEF: 104), pc │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf500b1d2 │ │ │ │ @ instruction: 0xf890605f │ │ │ │ tstmi r8, #246415360 @ 0xeb00000 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @@ -58224,15 +58224,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7cf4 │ │ │ │ vadd.i8 d29, d15, d12 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9988 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58260,15 +58260,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d84 │ │ │ │ vadd.i8 d29, d15, d12 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9a18 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58300,15 +58300,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7e24 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9ab8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58319,15 +58319,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrble r0, [r3], #1371 @ 0x55b │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -58343,15 +58343,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7ed0 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9b64 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58362,15 +58362,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58384,15 +58384,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7f74 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9c08 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58403,15 +58403,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058059b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58425,15 +58425,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8018 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9cac │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58444,15 +58444,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58466,15 +58466,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d80bc │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xc9d50 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58485,15 +58485,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58516,21 +58516,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x338d14 │ │ │ │ rscpl fp, sl, fp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q12 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xc960c │ │ │ │ vqsub.s32 d2, d8, d20 │ │ │ │ - svclt 0x0000ff2b │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + svclt 0x0000ff13 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba076c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0538d │ │ │ │ tstcc r0, #72, 2 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -58538,15 +58538,15 @@ │ │ │ │ @ instruction: 0xf890bbb3 │ │ │ │ bllt 0x1f15abc │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d81d8 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - asrvs pc, pc, #4 @ │ │ │ │ + msrvs (UNDEF: 104), pc │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ rsbmi r4, r2, r9, lsl r6 │ │ │ │ ldrle r0, [r2, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -58577,21 +58577,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strmi r0, [fp], -r1, lsl #2 │ │ │ │ vaba.s8 d30, d29, d27 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ blmi 0xc9700 │ │ │ │ eorscs pc, r3, #64, 4 │ │ │ │ - cdp2 2, 11, cr15, cr0, cr8, {1} │ │ │ │ - eorseq pc, r2, r0, lsl #15 │ │ │ │ + cdp2 2, 9, cr15, cr8, cr8, {1} │ │ │ │ + eorseq pc, r2, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d628 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58599,21 +58599,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xc9758 │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fe85 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + svclt 0x0000fe6d │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba08b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d680 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58621,21 +58621,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xc97b0 │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fe59 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + svclt 0x0000fe41 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r8], #-357 @ 0xfffffe9b │ │ │ │ @@ -58658,31 +58658,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ svclt 0x001a0fe3 │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [sl, r7, lsl #4] │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 0, cr15, cr14, cr8, {1} │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + ldc2l 2, cr15, [r6, #160]! @ 0xa0 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d83fc │ │ │ │ vadd.i8 d29, d15, d12 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xca090 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r2, r4, r5, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -58712,15 +58712,15 @@ │ │ │ │ ldreq sp, [fp, #1045] @ 0x415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8494 │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xca128 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x95b38 │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :256], r8 │ │ │ │ @@ -58735,15 +58735,15 @@ │ │ │ │ @ instruction: 0xb1ab6380 │ │ │ │ ldrle r0, [r7], #-1427 @ 0xfffffa6d │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x44a52c │ │ │ │ stmdale sp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - adcvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcc pc, [r4], r2 @ │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rsccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @@ -58777,39 +58777,39 @@ │ │ │ │ strble r5, [ip, #133]! @ 0x85 │ │ │ │ @ instruction: 0xf8cc5085 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rsbvc pc, ip, sp, asr #4 │ │ │ │ + eorsvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldcllt 1, cr15, [sl, #-52]! @ 0xffffffcc │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + ldcllt 1, cr15, [lr, #-52] @ 0xffffffcc │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [r8, #-160] @ 0xffffff60 │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + stc2 2, cr15, [r0, #-160] @ 0xffffff60 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ vmull.u8 , d2, d4 │ │ │ │ stccs 4, cr2, [r0], {64} @ 0x40 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle r2, r0, lsl #24 │ │ │ │ ldrsbmi pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ ldreq pc, [pc], #-4 @ 0x499b4 │ │ │ │ stccs 12, cr3, [sl], {16} │ │ │ │ strcs fp, [r1], #-3983 @ 0xfffff071 │ │ │ │ - strvs pc, [r0, #591]! @ 0x24f │ │ │ │ + strbvs pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r4, #2821] @ 0xb05 │ │ │ │ @ instruction: 0xf8d5bf98 │ │ │ │ vshr.u64 d20, d20, #61 │ │ │ │ blcs 0x4a6d4 │ │ │ │ vmla.i , q1, d1[5] │ │ │ │ stccs 5, cr7, [r0, #-512] @ 0xfffffe00 │ │ │ │ @@ -58936,15 +58936,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsble r2, r3, r0, lsl #18 │ │ │ │ strbtmi r2, [r9], -r1 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ vcgt.s16 d19, d3, d2 │ │ │ │ - @ instruction: 0x9c00fbd3 │ │ │ │ + @ instruction: 0x9c00fbb3 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ blx 0xfe9703ee │ │ │ │ blx 0x11b3fa │ │ │ │ blls 0xe33f8 │ │ │ │ bl 0x11cff84 │ │ │ │ tstcs pc, r3, ror #13 │ │ │ │ @@ -58985,15 +58985,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstls r0, r8, ror #12 │ │ │ │ smlabtne r1, sp, r9, lr │ │ │ │ vrhadd.s8 d25, d15, d3 │ │ │ │ - ldmib sp, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst1.8 {d23-d25}, [pc], r2 │ │ │ │ @ instruction: 0xf6c3404a │ │ │ │ stcls 0, cr3, [r0], {154} @ 0x9a │ │ │ │ cmneq r1, r1, lsl #20 │ │ │ │ blne 0xff70a2a0 │ │ │ │ bicsvs lr, r7, r1, asr #20 │ │ │ │ tsteq r6, r1, ror #22 │ │ │ │ @@ -59016,17 +59016,17 @@ │ │ │ │ andle r0, fp, r0, ror #9 │ │ │ │ ldrcs pc, [r0], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0xf8d54013 │ │ │ │ b 0x352f5c │ │ │ │ b 0x150cd18 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8eef0c2 │ │ │ │ + @ instruction: 0xf8d2f0c2 │ │ │ │ vabd.s16 d30, d29, d16 │ │ │ │ - svclt 0x0000fb37 │ │ │ │ + svclt 0x0000fb17 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strbeq lr, [r1, #2816] @ 0xb00 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @@ -59034,15 +59034,15 @@ │ │ │ │ blcs 0xf58668 │ │ │ │ vtst.8 , q2, q1 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8320295 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ vhadd.s8 , , q4 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vqdmlal.s q11, d0, d0[6] │ │ │ │ bl 0x10aa30 │ │ │ │ @ instruction: 0xf5051302 │ │ │ │ ldmvs fp, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46074798 │ │ │ │ strtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -59100,15 +59100,15 @@ │ │ │ │ andle r0, sl, r0, ror #9 │ │ │ │ ldrcc pc, [r0], #2260 @ 0x8d4 │ │ │ │ tsteq r3, ip, lsl #20 │ │ │ │ ldrcc pc, [r4], #2260 @ 0x8d4 │ │ │ │ teqmi r1, #30 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - @ instruction: 0xf846f0c2 │ │ │ │ + @ instruction: 0xf82af0c2 │ │ │ │ str r9, [lr, r1, lsl #20]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r7, [pc], -ip, lsl #19 │ │ │ │ rsceq r7, r4, fp, asr #20 │ │ │ │ @@ -59147,21 +59147,21 @@ │ │ │ │ @ instruction: 0xf8c80207 │ │ │ │ andcs r2, r0, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, , q12 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ blmi 0xc9fe8 │ │ │ │ subvs pc, fp, #64, 4 │ │ │ │ - blx 0xf867dc │ │ │ │ - mlaseq r2, r0, r7, pc @ │ │ │ │ + blx 0x9867dc │ │ │ │ + eorseq pc, r2, r8, asr r7 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ mulsvc r8, sp, r8 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ bl 0x1db840 │ │ │ │ @@ -59172,15 +59172,15 @@ │ │ │ │ mulsle r8, sl, r2 │ │ │ │ ldmdale fp!, {r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ andscs pc, r3, r2, lsr r8 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ mlasle r1, sl, r2, r4 │ │ │ │ - movvs pc, #-268435452 @ 0xf0000004 │ │ │ │ + msrvs SPSR_f, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldmvs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c44798 │ │ │ │ @ instruction: 0xf8c40950 │ │ │ │ vmul.p32 , , q2 │ │ │ │ movwcs r4, #1304 @ 0x518 │ │ │ │ @@ -59592,15 +59592,15 @@ │ │ │ │ tstpeq r1, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7d009 │ │ │ │ mulsmi r8, r0, r4 │ │ │ │ ldrcc pc, [r4], #2263 @ 0x8d7 │ │ │ │ movwmi r4, #8218 @ 0x201a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 0, cr15, [lr], #-772 @ 0xfffffcfc │ │ │ │ + mrrc2 0, 12, pc, r2, cr1 @ │ │ │ │ svclt 0x0000e7bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0xf005fab3 │ │ │ │ @@ -59721,20 +59721,20 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x07dd3230 │ │ │ │ @ instruction: 0xf500d412 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ ldrbeq r3, [ip, r8, lsr #14] │ │ │ │ vshl.s8 d29, d12, d13 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ blmi 0x6ca8e8 │ │ │ │ addne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - stc2l 2, cr15, [r0, #156] @ 0x9c │ │ │ │ + stc2 2, cr15, [r8, #156]! @ 0x9c │ │ │ │ @ instruction: 0xf0026b0b │ │ │ │ strcs r0, [r0], #-527 @ 0xfffffdf1 │ │ │ │ stmiavs sp, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andsle r2, r5, r1, lsl #26 │ │ │ │ streq r6, [r9], r9, lsl #18 │ │ │ │ sbcpl fp, r2, r8, asr pc │ │ │ │ @@ -59745,22 +59745,22 @@ │ │ │ │ ldrbeq r3, [fp, r8, lsr #14] │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ strb r4, [sl, r4]! │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #2048 @ 0x800 │ │ │ │ - ldc2 2, cr15, [r0, #156] @ 0x9c │ │ │ │ - eorseq pc, r2, r4, lsr #15 │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + ldc2l 2, cr15, [r8, #-156]! @ 0xffffff64 │ │ │ │ + eorseq pc, r2, ip, ror #14 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34e86c │ │ │ │ stmiavs sp, {r2, r4, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r3, r1, lsl #26 │ │ │ │ @@ -59777,33 +59777,33 @@ │ │ │ │ stmdbpl r5, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0008428b │ │ │ │ rscsle r4, r3, sl, lsr #5 │ │ │ │ andcs r5, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [r0, #-156] @ 0xffffff64 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + ldc2 2, cr15, [r8, #-156]! @ 0xffffff64 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq r9, r0, asr #4 │ │ │ │ bcs 0x7fd94 │ │ │ │ @ instruction: 0xf890d13f │ │ │ │ blcs 0x56e64 │ │ │ │ @ instruction: 0xf8d0d166 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ blcc 0x44b5bc │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - asrvs pc, pc, #4 @ │ │ │ │ + msrvs (UNDEF: 104), pc │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ streq r1, [r9, -r0, lsl #9] │ │ │ │ eor sp, r1, r7, lsl #10 │ │ │ │ @ instruction: 0xf890bbb2 │ │ │ │ @@ -59814,15 +59814,15 @@ │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vqdmlal.s q11, d0, d0[6] │ │ │ │ bl 0x10b660 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ tstlt sl, #180 @ 0xb4 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -59873,15 +59873,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56f9c │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movvs pc, #-268435452 @ 0xf0000004 │ │ │ │ + msrvs SPSR_f, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188c0c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59905,15 +59905,15 @@ │ │ │ │ bl 0x51c44 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #128, 8 @ 0x80000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - stcvs 2, cr15, [r0], #316 @ 0x13c │ │ │ │ + stclvs 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stceq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59948,15 +59948,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x570c8 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movvs pc, #-268435452 @ 0xf0000004 │ │ │ │ + msrvs SPSR_f, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188d38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59980,15 +59980,15 @@ │ │ │ │ bl 0x51d70 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - stcvs 2, cr15, [r0], #316 @ 0x13c │ │ │ │ + stclvs 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -60022,15 +60022,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf890b9ec │ │ │ │ blcs 0x571f0 │ │ │ │ @ instruction: 0xf8d0d15e │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movvs pc, #-268435452 @ 0xf0000004 │ │ │ │ + msrvs SPSR_f, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf85dd1d9 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ @@ -60055,15 +60055,15 @@ │ │ │ │ ldrle r0, [r0, #2012]! @ 0x7dc │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf0134313 │ │ │ │ ldrshle r0, [r8, #63] @ 0x3f │ │ │ │ @ instruction: 0xe7ab4618 │ │ │ │ - strtvs pc, [r0], #591 @ 0x24f │ │ │ │ + strbtvs pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ ldrsbtcc pc, [r4], r4 @ │ │ │ │ @ instruction: 0xd1ae2b00 │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -60113,21 +60113,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ ble 0x11662c │ │ │ │ strle r0, [r1, #-310] @ 0xfffffeca │ │ │ │ sbcsle r2, ip, r1, lsl #26 │ │ │ │ ldrble r0, [sl], #1673 @ 0x689 │ │ │ │ vabd.s8 q15, , q15 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xcaf00 │ │ │ │ vhsub.s32 d2, d7, d26 │ │ │ │ - svclt 0x0000fab1 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + svclt 0x0000fa99 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba2060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r4, #-1572] @ 0xfffff9dc │ │ │ │ @@ -60166,29 +60166,29 @@ │ │ │ │ movpl pc, #13959168 @ 0xd50000 │ │ │ │ svcvs 0x0060f415 │ │ │ │ bvc 0x3bf350 │ │ │ │ svclt 0x00182d06 │ │ │ │ cmnpvs lr, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ vld4.8 {d13,d15,d17,d19}, [r3], lr │ │ │ │ stmdblt ip!, {r1, r4, r5, r8, r9, sp, lr}^ │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #9216 @ 0x2400 │ │ │ │ - blx 0x12077c4 │ │ │ │ + blx 0xc077c4 │ │ │ │ rscsle r2, r1, r0, lsl #24 │ │ │ │ vmlaeq.f64 d14, d4, d0 │ │ │ │ @ instruction: 0xf8de5905 │ │ │ │ adcmi r4, r3, #4 │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xe7bcd1b2 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 0, cr15, [r4], {83} @ 0x53 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + bllt 0xffa87094 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ blvs 0x3a0194 │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ vmull.u8 q10, d4, d8 │ │ │ │ @@ -60223,21 +60223,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsvs r5, r3, r2, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xcb0b8 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + svclt 0x0000f9bd │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbteq r6, [ip], sp, lsl #18 │ │ │ │ stclvs 4, cr13, [pc], {21} │ │ │ │ ssatmi fp, #29, pc, lsl #2 @ │ │ │ │ @@ -60251,21 +60251,21 @@ │ │ │ │ andle r5, r1, r6, asr #1 │ │ │ │ strle r0, [r0, #-1707] @ 0xfffff955 │ │ │ │ andcs r6, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0xcb128 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000f99d │ │ │ │ - eorseq pc, r2, r4, lsl #14 │ │ │ │ + svclt 0x0000f985 │ │ │ │ + eorseq pc, r2, ip, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strbteq r4, [r2], fp, lsl #12 │ │ │ │ ldmib r1, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r4], #-266 @ 0xfffffef6 │ │ │ │ @@ -60278,21 +60278,21 @@ │ │ │ │ ldmdane r5, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ blcs 0xa10fc │ │ │ │ @ instruction: 0xf014d002 │ │ │ │ andle r0, r0, r0, lsr #2 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, sp, asr #4 │ │ │ │ + sbcvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf966f227 │ │ │ │ - eorseq pc, r2, r0, lsl r7 @ │ │ │ │ + @ instruction: 0xf94ef227 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strbpl pc, [r0], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x581b8 │ │ │ │ @@ -60327,15 +60327,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1d60420 │ │ │ │ - @ instruction: 0x4604ff9d │ │ │ │ + strmi pc, [r4], -r1, lsl #31 │ │ │ │ stmdbvs r3, {r4, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ strmi r4, [r8], r1, lsl #13 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -60400,15 +60400,15 @@ │ │ │ │ tstpmi r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstppl r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ strteq pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf853189c │ │ │ │ @ instruction: 0xf8d48002 │ │ │ │ @ instruction: 0xf1d6b004 │ │ │ │ - strbmi pc, [r2], -fp, lsl #30 @ │ │ │ │ + strbmi pc, [r2], -pc, ror #29 @ │ │ │ │ ldrbmi r4, [fp], -r4, lsl #12 │ │ │ │ stccs 6, cr4, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1, #-1068] @ 0xfffffbd4 │ │ │ │ adcmi r4, fp, #169869312 @ 0xa200000 │ │ │ │ ldrbmi sp, [r0], -pc, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -60425,75 +60425,75 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ @ instruction: 0xf8d40800 │ │ │ │ @ instruction: 0xf1d70420 │ │ │ │ - vadd.f32 , q4, │ │ │ │ + vadd.f32 d31, d8, d21 │ │ │ │ vaddw.s8 , q8, d21 │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #25 @ │ │ │ │ + @ instruction: 0x4632fcd3 │ │ │ │ strthi pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ tstpeq r1, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d84607 │ │ │ │ - @ instruction: 0xf8d4fcbd │ │ │ │ + @ instruction: 0xf8d4fca1 │ │ │ │ tstcs r8, ip, lsr #8 │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0x2108fbb5 │ │ │ │ + @ instruction: 0x2108fb99 │ │ │ │ strteq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - smlatbcs r8, pc, fp, pc @ │ │ │ │ + @ instruction: 0x2108fb93 │ │ │ │ strteq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - smlatbcs r8, r9, fp, pc @ │ │ │ │ + smlabbcs r8, sp, fp, pc @ │ │ │ │ ldrteq pc, [r0], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0xf8d4fba3 │ │ │ │ + @ instruction: 0xf8d4fb87 │ │ │ │ @ instruction: 0xf8c4342c │ │ │ │ @ instruction: 0x46320434 │ │ │ │ ldrtcc pc, [r8], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ @ instruction: 0xf647842c │ │ │ │ vmla.f d22, d0, d1[6] │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0xf8d4fc95 │ │ │ │ + @ instruction: 0xf8d4fc79 │ │ │ │ adcmi r3, fp, #44, 8 @ 0x2c000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt r0, {r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + stmdblt r4!, {r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvc pc, r0, sp, asr #4 │ │ │ │ + rsbvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d1, d6, d7 │ │ │ │ - svclt 0x0000fffd │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000ffe5 │ │ │ │ + eorseq pc, r2, r0, lsl #15 │ │ │ │ andsmi pc, r5, r0, asr #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ rsbscs r4, sl, #7340032 @ 0x700000 │ │ │ │ bpl 0x16887fc │ │ │ │ strpl pc, [r8, -r7, lsl #10] │ │ │ │ @ instruction: 0xf10a46d0 │ │ │ │ @ instruction: 0xf1080a20 │ │ │ │ mvnscs r0, r0, lsr r8 │ │ │ │ andpl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - strtvs pc, [r0], #591 @ 0x24f │ │ │ │ + strbtvs pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdbpl r4, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrcc r2, [r0, -r0, lsl #12] │ │ │ │ - ldcl 2, cr15, [r2, #-296]! @ 0xfffffed8 │ │ │ │ + ldcl 2, cr15, [sl, #-296] @ 0xfffffed8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #2506 @ 0x9ca │ │ │ │ movwcs lr, #10568 @ 0x2948 │ │ │ │ ldccs 8, cr8, [ip, #-148]! @ 0xffffff6c │ │ │ │ stmdavs r3!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x47984638 │ │ │ │ @ instruction: 0xf005b1d8 │ │ │ │ @@ -60519,22 +60519,22 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da87f0 │ │ │ │ tstmi sl, #0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca430b │ │ │ │ strb r3, [r6, r4]! │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvc pc, r4, sp, asr #4 │ │ │ │ + addvc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 , q3, q7 │ │ │ │ - svclt 0x0000ff83 │ │ │ │ - eorseq pc, r2, r8, asr #15 │ │ │ │ + svclt 0x0000ff6b │ │ │ │ + mlaseq r2, r0, r7, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba26bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ blx 0x1b094c2 │ │ │ │ ldrpl pc, [pc], r5, lsl #10 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ @@ -60745,15 +60745,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, r5, lsl #4 │ │ │ │ stmdb r2, {r8, sp}^ │ │ │ │ ldreq r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xb12bd506 │ │ │ │ ldrdcs r0, [r0, -sl] │ │ │ │ subseq pc, r8, r5, lsl #12 │ │ │ │ - bl 0x1b08148 │ │ │ │ + bl 0x1508148 │ │ │ │ strbtcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ strbtcc pc, [r8], #-2245 @ 0xfffff73b @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ @@ -60843,22 +60843,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscvc pc, r0, sp, asr #4 │ │ │ │ + adcvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ vhsub.s32 d5, d6, d18 │ │ │ │ - svclt 0x0000fcfb │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + svclt 0x0000fce3 │ │ │ │ + mlaseq r2, ip, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf4133390 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -60878,29 +60878,29 @@ │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ subsvs pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x3728f8d0 │ │ │ │ strle r0, [ip], #-2011 @ 0xfffff825 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, ip, r8, asr #12 │ │ │ │ + adceq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ vhsub.s32 d1, d22, d14 │ │ │ │ - @ instruction: 0x4610fcb5 │ │ │ │ + @ instruction: 0x4610fc9d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq pc, r2, r4, lsr #15 │ │ │ │ + eorseq pc, r2, ip, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba2c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf5003230 │ │ │ │ @ instruction: 0xf013605f │ │ │ │ andle r0, lr, r1, lsl #6 │ │ │ │ @@ -60910,28 +60910,28 @@ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ tstcs r0, sp, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ ldrbeq r2, [r2, r8, lsr #14] │ │ │ │ vshl.s8 d29, d12, d13 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ blmi 0x28bb7c │ │ │ │ addne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 2, cr15, [r6], #-152 @ 0xffffff68 │ │ │ │ + mrrc2 2, 2, pc, lr, cr6 @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - eorseq pc, r2, r4, lsr #15 │ │ │ │ + eorseq pc, r2, ip, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ stmibvc r9, {r2, r3, r9, sl, lr} │ │ │ │ blmi 0xfeef7db4 │ │ │ │ @ instruction: 0x460729ff │ │ │ │ @@ -60968,31 +60968,31 @@ │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ mvnle r2, r1, lsl #16 │ │ │ │ ldmdacs r3, {r5, r8, fp, ip, sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ vadd.f32 d2, d0, d7 │ │ │ │ vand q12, , │ │ │ │ - vsubw.s8 q11, q8, d16 │ │ │ │ + vqdmlal.s q11, d0, d0[6] │ │ │ │ bl 0x10c868 │ │ │ │ stmdbvs r0!, {r0, r2, r7, r8, sl}^ │ │ │ │ @ instruction: 0x5198f8d5 │ │ │ │ streq lr, [r5, #-2608] @ 0xfffff5d0 │ │ │ │ bichi pc, lr, r0, asr #32 │ │ │ │ svceq 0x001ff01e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf140062b │ │ │ │ blvs 0x86c02c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrmi r8, [r2, #308] @ 0x134 │ │ │ │ sbchi pc, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x460b1c50 │ │ │ │ - ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + stclne 6, cr15, [r0], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cdpne 6, 14, cr15, cr0, cr13, {2} │ │ │ │ + cdpne 6, 10, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ @ instruction: 0x46324659 │ │ │ │ vqsub.u8 d4, d16, d3 │ │ │ │ ldrmi r8, [r9], sp, lsr #1 │ │ │ │ @ instruction: 0xf1011c55 │ │ │ │ strls r0, [lr, #-2817] @ 0xfffff4ff │ │ │ │ movweq lr, #63949 @ 0xf9cd │ │ │ │ @@ -61043,15 +61043,15 @@ │ │ │ │ ldrb sp, [r1, -r2, lsl #1]! │ │ │ │ strtmi r2, [r1], -r0, ror #4 │ │ │ │ @ instruction: 0xf7c4a812 │ │ │ │ stmdbvc r3!, {r2, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ movwls r9, #38923 @ 0x980b │ │ │ │ @ instruction: 0xf1e79208 │ │ │ │ - ldmib sp, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], r8, lsl #6 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ blcs 0x3ec12c │ │ │ │ msrhi R8_usr, r0 │ │ │ │ sbcslt r3, fp, #67108864 @ 0x4000000 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -61059,15 +61059,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x14642c │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff16f7fb │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ blls 0x24b938 │ │ │ │ @@ -61087,141 +61087,141 @@ │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e7980a │ │ │ │ - @ instruction: 0x4642feb9 │ │ │ │ + @ instruction: 0x4642fe9d │ │ │ │ movwcs r4, #5763 @ 0x1683 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #3 │ │ │ │ @ instruction: 0x462b4638 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcr2 7, 6, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cd9602 │ │ │ │ strtmi sl, [fp], -r4 │ │ │ │ andls r6, r4, #2228224 @ 0x220000 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ blmi 0x3cc268 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ rscsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf86ef1ef │ │ │ │ + @ instruction: 0xf852f1ef │ │ │ │ svceq 0x0001f1bc │ │ │ │ blcs 0x23bbe8 │ │ │ │ svcge 0x006df67f │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcseq pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d4 │ │ │ │ vqsub.s32 q2, q3, q12 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000facf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq pc, r2, r4, lsl r8 @ │ │ │ │ - ldrshteq pc, [r2], -r0 @ │ │ │ │ + ldrsbteq pc, [r2], -ip @ │ │ │ │ + ldrhteq pc, [r2], -r8 @ │ │ │ │ @ instruction: 0xf57f0668 │ │ │ │ blvs 0x877994 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ blvs 0x187798c │ │ │ │ @ instruction: 0x6c60b9f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf24daedc │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x14cbed4 │ │ │ │ adcsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - blx 0xff2086c0 │ │ │ │ + blx 0xfec086c0 │ │ │ │ andls r4, ip, r3, lsl #13 │ │ │ │ blvs 0x18858c4 │ │ │ │ blvs 0xfe878294 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stcvs 14, cr10, [r0], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x066bb1f0 │ │ │ │ strb sp, [r0], r1, ror #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ ssat sp, #29, sp, asr #1 │ │ │ │ - blx 0xfe8887bc │ │ │ │ + blx 0xfe0887bc │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ blmi 0x114c310 │ │ │ │ vhadd.s8 d25, d2, d0 │ │ │ │ - @ instruction: 0xf1ef42a6 │ │ │ │ - andcs pc, r0, fp, lsl r8 @ │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + @ instruction: 0xf1ee42a6 │ │ │ │ + strdcs pc, [r0], -pc @ │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsr fp │ │ │ │ rsbsmi pc, pc, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf810f1ef │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + @ instruction: 0xfff4f1ee │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + rscseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d22 │ │ │ │ vqsub.s32 d4, d22, d18 │ │ │ │ - vpmax.s8 d31, d29, d15 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vpmin.s8 , , │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ blmi 0xc4bf5c │ │ │ │ rsbsmi pc, r6, #536870916 @ 0x20000004 │ │ │ │ - blx 0xfe108748 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + blx 0x1b08748 │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvc pc, r4, sp, asr #4 │ │ │ │ + adcsvc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d25 │ │ │ │ vqsub.s32 q2, q3, │ │ │ │ - vpmin.s8 , , │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ - @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vrhadd.s8 d16, d13, d29 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x90bf90 │ │ │ │ rsbmi pc, r1, #536870916 @ 0x20000004 │ │ │ │ - blx 0x1a8877c │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + blx 0x148877c │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subseq pc, ip, sp, asr #12 │ │ │ │ + eoreq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d12 │ │ │ │ vhsub.s32 q2, q3, │ │ │ │ - vpmin.s8 , , │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vpmax.s8 , , │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ blmi 0x5cbfc4 │ │ │ │ sbcsmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ - blx 0x14087b0 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + blx 0xe087b0 │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcs pc, r4, sp, asr #12 │ │ │ │ + sbcne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d15 │ │ │ │ vqsub.s32 q2, q11, │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vpmax.s8 d31, d13, d25 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ blmi 0x28bff8 │ │ │ │ rsbsmi pc, ip, #536870916 @ 0x20000004 │ │ │ │ - blx 0xd887e4 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + blx 0x7887e4 │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #12 │ │ │ │ + sbcseq pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x73a8f503 │ │ │ │ adcmi pc, r9, #536870916 @ 0x20000004 │ │ │ │ - blx 0xa08800 │ │ │ │ - ldrshteq pc, [r2], -r0 @ │ │ │ │ - eorseq pc, r2, r4, lsl r8 @ │ │ │ │ + blx 0x408800 │ │ │ │ + ldrhteq pc, [r2], -r8 @ │ │ │ │ + ldrsbteq pc, [r2], -ip @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfeba317c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -61253,31 +61253,31 @@ │ │ │ │ stccs 0, cr5, [r0, #-16] │ │ │ │ @ instruction: 0xb1a6d14e │ │ │ │ @ instruction: 0xf04f9c01 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ bllt 0x18eeac │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vadd.i8 d22, d10, d16 │ │ │ │ - cmpplt r8, #8585216 @ p-variant is OBSOLETE @ 0x830000 │ │ │ │ + cmpplt r8, #6488064 @ p-variant is OBSOLETE @ 0x630000 │ │ │ │ beq 0xc843c │ │ │ │ ldrbmi r3, [r6, #-1120] @ 0xfffffba0 │ │ │ │ @ instruction: 0xb115d8f3 │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - blls 0x8afc8 │ │ │ │ + blls 0x8af58 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ bicsle r4, lr, r3, asr #10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10ad0d8 │ │ │ │ stmib r4, {r0, r9, fp}^ │ │ │ │ vstr d7, [r4, #16] │ │ │ │ ldrmi r8, [r2, #2826]! @ 0xb0a │ │ │ │ strbteq pc, [r0], #-260 @ 0xfffffefc @ │ │ │ │ ldrb sp, [r8, pc, ror #7] │ │ │ │ @ instruction: 0x23aa6127 │ │ │ │ @@ -61288,15 +61288,15 @@ │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf8d9230a │ │ │ │ tstmi r1, #16 │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ tstmi r3, #268435466 @ 0x1000000a │ │ │ │ strb r6, [r2, r3, ror #5] │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - blx 0x1b0882c │ │ │ │ + blx 0x140882c │ │ │ │ cdpcs 6, 0, cr4, cr0, cr5, {0} │ │ │ │ ldr sp, [sl, sl, lsr #3]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ @@ -61335,39 +61335,39 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq r8, r8, lsl #24 │ │ │ │ @ instruction: 0x81b1f142 │ │ │ │ @ instruction: 0xf0844650 │ │ │ │ - blls 0x8aa48 │ │ │ │ + blls 0x8a9d8 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbceq pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50d87f1 │ │ │ │ @ instruction: 0xf50a63ac │ │ │ │ @ instruction: 0xf44f5b40 │ │ │ │ smlabtcs r0, r0, r2, r6 │ │ │ │ ldrcs r4, [r0], #-1560 @ 0xfffff9e8 │ │ │ │ - cdp 2, 11, cr15, cr10, cr9, {2} │ │ │ │ + cdp 2, 10, cr15, cr2, cr9, {2} │ │ │ │ @ instruction: 0xf64d4603 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vmla.f d17, d16, d0[6] │ │ │ │ andvs r0, r1, sp, lsr #2 │ │ │ │ @ instruction: 0xf8db2202 │ │ │ │ vrshl.s8 , q10, q0 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf04f2403 │ │ │ │ stmib r0, {r0, fp}^ │ │ │ │ @ instruction: 0xf04f241b │ │ │ │ stmib r0, {r0, r1, r9, sl, fp}^ │ │ │ │ vqshl.s8 d18, d19, d8 │ │ │ │ vmls.f d19, d16, d1[6] │ │ │ │ sbchi r0, r6, r4, lsl #10 │ │ │ │ rsbvs pc, r6, r0, lsr #17 │ │ │ │ - strcs pc, [r8, -sp, asr #12]! │ │ │ │ + ldrbne pc, [r0, sp, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcvs pc, r6, r0, lsr #17 │ │ │ │ sbccs pc, r9, r0, lsl #17 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ msrvs CPSR_sx, r0, lsr #17 │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ smlawtcs ip, r0, r8, pc @ │ │ │ │ @@ -61376,18 +61376,18 @@ │ │ │ │ addne pc, r8, r3, asr #17 │ │ │ │ ldrbne pc, [ip, #-2267]! @ 0xfffff725 @ │ │ │ │ rscne pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0xf8832100 │ │ │ │ bicsvs r8, sp, #105 @ 0x69 │ │ │ │ rscspl pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf64d661f │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqshl.s64 , q12, #0 │ │ │ │ cmpvs r8, sp, lsr #14 │ │ │ │ sbcvc pc, r0, r3, asr #17 │ │ │ │ - ldrcs pc, [r8, -sp, asr #12]! │ │ │ │ + strcs pc, [r0, -sp, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8c36758 │ │ │ │ @ instruction: 0xf8c37120 │ │ │ │ sbcsvs r0, r9, #212 @ 0xd4 │ │ │ │ addne pc, ip, r3, asr #17 │ │ │ │ rscne pc, ip, r3, asr #17 │ │ │ │ smlawb r9, r3, r8, pc @ │ │ │ │ @@ -61396,21 +61396,21 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ @ instruction: 0x71a8f8c3 │ │ │ │ ldrbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ andvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ subvc pc, r9, #8585216 @ 0x830000 │ │ │ │ - strbcs pc, [r0, -sp, asr #12] @ │ │ │ │ + strcs pc, [r8, -sp, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ orrvc pc, r0, r3, asr #17 │ │ │ │ - strbcs pc, [ip, -sp, asr #12] @ │ │ │ │ + ldrcs pc, [r4, -sp, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ mvnvc pc, r3, asr #17 │ │ │ │ - ldrbcs pc, [r8, -sp, asr #12] @ │ │ │ │ + strcs pc, [r0, -sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ subvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldrbvc pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ strbtcs lr, [r3], #-2499 @ 0xfffff63d │ │ │ │ ldrbtcs lr, [fp], #-2499 @ 0xfffff63d │ │ │ │ ldrcs lr, [r3], #2499 @ 0x9c3 │ │ │ │ cmpppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -61424,15 +61424,15 @@ │ │ │ │ @ instruction: 0x11acf8c3 │ │ │ │ mvnseq pc, r3, asr #17 │ │ │ │ andne pc, ip, #12779520 @ 0xc30000 │ │ │ │ subseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ orrgt pc, r9, r3, lsl #17 │ │ │ │ mvnls pc, r3, lsl #17 │ │ │ │ rsbvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ - strbcs pc, [r4, -sp, asr #12]! @ │ │ │ │ + strcs pc, [ip, -sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrbvs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ sbcvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ msrvs CPSR_f, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @@ -61444,23 +61444,23 @@ │ │ │ │ rsbspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ sbcspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ teqppl ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ orrvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ strcc pc, [r2], -r0, asr #4 │ │ │ │ adcvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldrbcs pc, [r0, -sp, asr #12]! @ │ │ │ │ + ldrcs pc, [r8, -sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ rsbne pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvc pc, #2243 @ 0x8c3 @ │ │ │ │ - ldrbcs pc, [ip, -sp, asr #12]! @ │ │ │ │ + strbcs pc, [r4, -sp, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ msrvc SPSR_, #12779520 @ 0xc30000 │ │ │ │ - strcs pc, [r8, sp, asr #12] │ │ │ │ + ldrbcs pc, [r0, -sp, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcne pc, ip, #12779520 @ 0xc30000 │ │ │ │ bicvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ tstpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrne CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ cmnpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrne pc, ip, #12779520 @ 0xc30000 │ │ │ │ @@ -61492,21 +61492,21 @@ │ │ │ │ ldrvc pc, [ip, #-2267]! @ 0xfffff725 │ │ │ │ ldrtpl pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtcs pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtvs pc, [r6], #2211 @ 0x8a3 @ │ │ │ │ stmibvc r8!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ bvc 0x28a700 │ │ │ │ - ldrcs pc, [r4, sp, asr #12] │ │ │ │ + ldrbcs pc, [ip, -sp, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strtvc pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ - strcs pc, [r0, sp, asr #12]! │ │ │ │ + strbcs pc, [r8, -sp, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strvc pc, [r0], #2243 @ 0x8c3 │ │ │ │ - strcs pc, [ip, sp, asr #12]! │ │ │ │ + ldrbcs pc, [r4, -sp, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strbtvc pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ ldrbtmi pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ ldrpl pc, [ip, #-2243] @ 0xfffff73d │ │ │ │ ldrvs pc, [r6, #-1293]! @ 0xfffffaf3 │ │ │ │ strbvc pc, [r9, #-2179] @ 0xfffff77d @ │ │ │ │ @@ -61524,24 +61524,24 @@ │ │ │ │ ldrbeq pc, [r4, #-2243] @ 0xfffff73d @ │ │ │ │ ldreq pc, [r4, #2243]! @ 0x8c3 │ │ │ │ bcs 0x1a8a770 │ │ │ │ ldrbcs pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0xff28a778 │ │ │ │ strbcs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ blcs 0xa8a780 │ │ │ │ - adcscs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + addcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bne 0xff38a78c │ │ │ │ blne 0xb8a790 │ │ │ │ strbcs pc, [r0, #-2243] @ 0xfffff73d @ │ │ │ │ rsccc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ ldrbcs pc, [ip, #-2243]! @ 0xfffff73d @ │ │ │ │ ldrbcs pc, [ip, #2243] @ 0x8c3 @ │ │ │ │ - sbccs pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + addcs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strcs pc, [r0, #2243]! @ 0x8c3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xc8a486 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf5044c17 │ │ │ │ @@ -61555,25 +61555,25 @@ │ │ │ │ ldreq r8, [sl], #1625 @ 0x659 │ │ │ │ strbthi pc, [r7], -r0, lsl #2 @ │ │ │ │ @ instruction: 0xf140069b │ │ │ │ subscs r8, ip, #116, 12 @ 0x7400000 │ │ │ │ ldcge 1, cr2, [r8], {0} │ │ │ │ @ instruction: 0xf50da899 │ │ │ │ movwls r6, #5101 @ 0x13ed │ │ │ │ - ldc 2, cr15, [r4, #-292] @ 0xfffffedc │ │ │ │ + ldcl 2, cr15, [ip], #292 @ 0x124 │ │ │ │ stcmi 6, cr4, [r8], {33} @ 0x21 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bicscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + orrscs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d16, d8 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ and r3, r5, r7, ror #4 │ │ │ │ - eorseq pc, r2, r8, asr r8 @ │ │ │ │ - eorseq pc, r2, r8, lsl ip @ │ │ │ │ - eorseq r0, r3, r8, lsl r2 │ │ │ │ + eorseq pc, r2, r0, lsr #16 │ │ │ │ + eorseq pc, r2, r0, ror #23 │ │ │ │ + eorseq r0, r3, r0, ror #3 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ tstcs r0, #-1879048186 @ 0x90000006 │ │ │ │ orrsls lr, fp, #3358720 @ 0x334000 │ │ │ │ orrsls r2, sp, #168, 6 @ 0xa0000002 │ │ │ │ movwmi pc, #42560 @ 0xa640 @ │ │ │ │ @ instruction: 0xf50a939f │ │ │ │ @ instruction: 0xf5045359 │ │ │ │ @@ -61596,15 +61596,15 @@ │ │ │ │ ldmibeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ movwvs lr, #10579 @ 0x2953 │ │ │ │ ldrvs pc, [r5], #1445 @ 0x5a5 │ │ │ │ movwls r1, #14824 @ 0x39e8 │ │ │ │ vst1.8 {d25-d27}, [pc], r2 │ │ │ │ vmlal.u8 q11, d22, d13 │ │ │ │ strls r2, [r8, -r4, asr #15] │ │ │ │ - stcl 2, cr15, [r2], {73} @ 0x49 │ │ │ │ + stc 2, cr15, [sl], #292 @ 0x124 │ │ │ │ @ instruction: 0xf8c446a4 │ │ │ │ subscs r8, ip, #48 @ 0x30 │ │ │ │ vaddw.s32 q1, , d0 │ │ │ │ movwcs r4, #49220 @ 0xc044 │ │ │ │ @ instruction: 0x71a39501 │ │ │ │ blne 0x449e88 │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ @@ -61614,28 +61614,28 @@ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrbeq pc, [r5], #-1600 @ 0xfffff9c0 @ │ │ │ │ subvc pc, r0, ip, asr #17 │ │ │ │ msrne CPSR_c, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ andsmi pc, ip, ip, asr #17 │ │ │ │ eorscc pc, ip, ip, asr #17 │ │ │ │ - ldrbcs pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strtcs pc, [r0], #1613 @ 0x64d │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrtvc pc, [r5], fp, asr #4 @ │ │ │ │ streq pc, [r4], -r0, asr #5 │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ subvs pc, r4, ip, asr #17 │ │ │ │ strbvc pc, [sp, #-1607] @ 0xfffff9b9 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ strbtvs pc, [r9], #1607 @ 0x647 @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ subpl pc, r8, ip, asr #17 │ │ │ │ submi pc, ip, ip, asr #17 │ │ │ │ vcgt.s8 d25, d9, d4 │ │ │ │ - stmdals r1, {r1, r2, r7, sl, fp, sp, lr, pc} │ │ │ │ + stmdals r1, {r1, r2, r3, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ cdpvc 4, 4, cr15, cr8, cr15, {3} │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ stcvs 5, cr15, [r9], {160} @ 0xa0 │ │ │ │ subseq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ eorcc pc, r8, ip, asr #17 │ │ │ │ stmib ip, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f380b │ │ │ │ @@ -61645,32 +61645,32 @@ │ │ │ │ ldrvs lr, [r1, #-2508] @ 0xfffff634 │ │ │ │ andscs pc, ip, ip, asr #17 │ │ │ │ @ instruction: 0xf8cc2259 │ │ │ │ strmi r4, [r4], -ip, asr #32 │ │ │ │ movwhi lr, #14796 @ 0x39cc │ │ │ │ @ instruction: 0xf8cc4470 │ │ │ │ @ instruction: 0xf64d9014 │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vsubw.s8 q9, q8, d24 │ │ │ │ @ instruction: 0xf8cc032d │ │ │ │ @ instruction: 0xf6403000 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8cc3303 │ │ │ │ @ instruction: 0xf5a43005 │ │ │ │ vshl.s8 , q5, │ │ │ │ - blls 0x877a0 │ │ │ │ + blls 0x87740 │ │ │ │ ldmibge r0!, {r9, sp} │ │ │ │ @ instruction: 0xf8a44650 │ │ │ │ @ instruction: 0xf853b004 │ │ │ │ @ instruction: 0xf8c43c08 │ │ │ │ @ instruction: 0xf0139014 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ @ instruction: 0x71a3030d │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf64d61e3 │ │ │ │ - vqdmlal.s q9, d16, d0[7] │ │ │ │ + vrsra.s64 d18, d20, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ tstpcs r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 q11, q13, │ │ │ │ vsubw.s8 , q0, d17 │ │ │ │ strtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ orrsvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ @@ -61707,44 +61707,44 @@ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf649930c │ │ │ │ vrsra.s64 , , #64 │ │ │ │ movwls r0, #37636 @ 0x9304 │ │ │ │ orrscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf64d930b │ │ │ │ - vrsra.s64 q9, q10, #64 │ │ │ │ + vrsra.s64 d18, d28, #64 │ │ │ │ tstls r2, #-1275068416 @ 0xb4000000 │ │ │ │ - movwcc pc, #1613 @ 0x64d @ │ │ │ │ + biccs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64d9313 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 q9, q4, #64 │ │ │ │ tstls r4, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ ldmdals r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9c8f1e7 │ │ │ │ + @ instruction: 0xf9acf1e7 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ ldmdals r3, {r0, r1, ip, pc} │ │ │ │ bleq 0x4088a0 │ │ │ │ - @ instruction: 0xf9c0f1e7 │ │ │ │ + @ instruction: 0xf9a4f1e7 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ ldmdals r4, {r2, ip, pc} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9b8f1e7 │ │ │ │ + @ instruction: 0xf99cf1e7 │ │ │ │ strmi r4, [r7], -r9, asr #12 │ │ │ │ @ instruction: 0xf64d9005 │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf1e7002d │ │ │ │ - blls 0xcae48 │ │ │ │ + blls 0xcadd8 │ │ │ │ vst1.8 {d20-d22}, [pc], r6 │ │ │ │ @ instruction: 0xf5a372c0 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ vmin.s8 d20, d9, d8 │ │ │ │ - bls 0x4c7650 │ │ │ │ + bls 0x4c75f0 │ │ │ │ @ instruction: 0x46039910 │ │ │ │ smlawtcs r7, r0, r9, lr │ │ │ │ cdpvc 4, 0, cr15, cr0, cr15, {2} │ │ │ │ strvs r6, [r1], #-962 @ 0xfffffc3e │ │ │ │ stmdbls r6, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ adccs pc, r8, r0, asr #17 │ │ │ │ bls 0x2f0bc4 │ │ │ │ @@ -61801,34 +61801,34 @@ │ │ │ │ @ instruction: 0xf8c30164 │ │ │ │ strtmi r2, [r1], -ip, ror #2 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #671744 @ 0xa4000 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8e2f1e0 │ │ │ │ + @ instruction: 0xf8c6f1e0 │ │ │ │ @ instruction: 0xf1e09804 │ │ │ │ - stmdals r5, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8dcf1e0 │ │ │ │ + stmdals r5, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8c0f1e0 │ │ │ │ @ instruction: 0xf1e04630 │ │ │ │ - blls 0x28ac1c │ │ │ │ + blls 0x28abac │ │ │ │ @ instruction: 0xf47f454b │ │ │ │ @ instruction: 0xf50aaf49 │ │ │ │ @ instruction: 0xf8db5b40 │ │ │ │ @ instruction: 0xf013357c │ │ │ │ suble r6, pc, r0, asr #30 │ │ │ │ cmnpvs r0, #3 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0070f1b3 │ │ │ │ blls 0xc0a00 │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ vmul.i8 , , q4 │ │ │ │ - @ instruction: 0xf64deb06 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + @ instruction: 0xf64deaee │ │ │ │ + vrsra.s64 q9, q10, #64 │ │ │ │ andcs r0, r0, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6406023 │ │ │ │ adchi r1, r3, pc, lsl #6 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ rsbcc pc, r4, r4, lsr #17 │ │ │ │ @ instruction: 0xf8842305 │ │ │ │ @ instruction: 0xf50a3069 │ │ │ │ @@ -61846,15 +61846,15 @@ │ │ │ │ cmnpmi sl, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ strbvs r6, [r3, r3, ror #3]! │ │ │ │ rsbvc r2, r3, #4, 6 @ 0x10000000 │ │ │ │ orrseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c463e3 │ │ │ │ @ instruction: 0xf64d309c │ │ │ │ - vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ @ instruction: 0xf8c4f7ff │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @ instruction: 0x465061b8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ ldrbcc pc, [r8, #2267] @ 0x8db @ │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ @@ -61909,27 +61909,27 @@ │ │ │ │ blls 0x8ab9c │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ mvnvs pc, #54525952 @ 0x3400000 │ │ │ │ moveq r9, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, r5, lsr r5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ vhadd.s8 , , │ │ │ │ - @ instruction: 0x01a1ea52 │ │ │ │ + @ instruction: 0x01a1ea3a │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @ instruction: 0xf04f4650 │ │ │ │ @ instruction: 0xf88d0304 │ │ │ │ @ instruction: 0xf04f3566 │ │ │ │ @ instruction: 0xf8cd03fc │ │ │ │ vst3.16 {d19,d21,d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf8cd638b │ │ │ │ vst3.32 {d19,d21,d23}, [pc :64], r4 │ │ │ │ @ instruction: 0xf8cd6389 │ │ │ │ @ instruction: 0xf64e3598 │ │ │ │ - vqdmlal.s q8, d0, d0[2] │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ vrshl.s8 , q8, q0 │ │ │ │ @ instruction: 0xf8ad730f │ │ │ │ @ instruction: 0xf64a3564 │ │ │ │ vqdmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf8cd0304 │ │ │ │ svclt 0x004435a4 │ │ │ │ @@ -61959,29 +61959,29 @@ │ │ │ │ @ instruction: 0xfff4f7fe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ @ instruction: 0x01a24c08 │ │ │ │ ldrbthi pc, [r2], #-257 @ 0xfffffeff @ │ │ │ │ ldrcc pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, sp, r1, lsr r4 │ │ │ │ - ldrsbteq r0, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsr #18 │ │ │ │ - eorseq r3, r3, r8, lsr #21 │ │ │ │ - eorseq r4, r3, r8, lsr #10 │ │ │ │ - eorseq r4, r3, r8, asr #12 │ │ │ │ - eorseq r4, r3, r8, lsr #25 │ │ │ │ - eorseq r4, r3, r8, asr #30 │ │ │ │ + eorseq r0, r3, r0, lsr #29 │ │ │ │ + ldrshteq r3, [r3], -r0 │ │ │ │ + eorseq r3, r3, r0, ror sl │ │ │ │ + ldrshteq r4, [r3], -r0 │ │ │ │ + eorseq r4, r3, r0, lsl r6 │ │ │ │ + eorseq r4, r3, r0, ror ip │ │ │ │ + eorseq r4, r3, r0, lsl pc │ │ │ │ @ instruction: 0xf50a9e01 │ │ │ │ vst3.16 {d21,d23,d25}, [pc :64], r8 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ strvc pc, [r2], #-1446 @ 0xfffffa5a │ │ │ │ stmdbeq r6, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vadd.i8 d16, d9, d7 │ │ │ │ - @ instruction: 0xed95e9d2 │ │ │ │ + @ instruction: 0xed95e9ba │ │ │ │ @ instruction: 0xf5a68b00 │ │ │ │ @ instruction: 0xf04f6389 │ │ │ │ @ instruction: 0xf04f0eff │ │ │ │ @ instruction: 0xf8840c0f │ │ │ │ @ instruction: 0xf884e009 │ │ │ │ vst4.16 {d30-d33}, [pc :128], r9 │ │ │ │ @ instruction: 0xf8847290 │ │ │ │ @@ -62008,22 +62008,22 @@ │ │ │ │ @ instruction: 0x63230503 │ │ │ │ mvnvs pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ rsbpl pc, r6, r4, lsl #17 │ │ │ │ sbcvc pc, r6, r4, lsl #17 │ │ │ │ @ instruction: 0xf8842505 │ │ │ │ @ instruction: 0xf64d9186 │ │ │ │ - vabdl.s8 , d16, d0 │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf884072d │ │ │ │ eorvs r5, r7, r6, lsr #2 │ │ │ │ ldrne pc, [r5, #1608]! @ 0x648 │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ subgt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf64d6425 │ │ │ │ - vmull.s8 , d16, d8 │ │ │ │ + vmov.i32 , #255 @ 0x000000ff │ │ │ │ movwls r0, #44077 @ 0xac2d │ │ │ │ tstcs r0, #-486539264 @ 0xe3000000 │ │ │ │ rsbgt pc, r0, r4, asr #17 │ │ │ │ sbcgt pc, r0, r4, asr #17 │ │ │ │ blhi 0x308220 │ │ │ │ smlawtgt r0, r4, r8, pc @ │ │ │ │ orr pc, r9, r4, lsl #17 │ │ │ │ @@ -62031,26 +62031,26 @@ │ │ │ │ strbtcc lr, [r4], -r4, asr #19 │ │ │ │ ldrbtcc lr, [ip], -r4, asr #19 │ │ │ │ orrgt pc, r0, r4, asr #17 │ │ │ │ mvngt pc, r4, asr #17 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ mvnhi pc, r4, lsl #17 │ │ │ │ mvngt pc, r4, lsl #17 │ │ │ │ - ldmdb ip, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrtcs lr, [r4], -r0, asr #19 │ │ │ │ @ instruction: 0x2608f8db │ │ │ │ tstpvc lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vst3.8 {d22-d24}, [pc], r5 │ │ │ │ movwvs r6, #5504 @ 0x1580 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsbhi pc, r9, r0, lsl #17 │ │ │ │ - ldcvc 6, cr15, [r0], {77} @ 0x4d │ │ │ │ + mrrcvc 6, 4, pc, r8, cr13 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ sbcls pc, r9, r0, lsl #17 │ │ │ │ @ instruction: 0xf04f71c1 │ │ │ │ cmpvs r6, r2, lsl #16 │ │ │ │ stmibcc r1!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs r6, [r6, -r7, lsl #12] │ │ │ │ @@ -62067,31 +62067,31 @@ │ │ │ │ stcls 0, cr5, [r1, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf5a59801 │ │ │ │ @ instruction: 0xf8c365d1 │ │ │ │ @ instruction: 0xf8c3c000 │ │ │ │ vshr.s64 , q14, #32 │ │ │ │ @ instruction: 0xf8c36083 │ │ │ │ @ instruction: 0xf64d800c │ │ │ │ - @ instruction: 0xf2c07c9c │ │ │ │ + vqdmulh.s d23, d0, d0[5] │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c380cc │ │ │ │ vhadd.s8 q14, , q0 │ │ │ │ - eorvs lr, pc, lr, lsl #18 │ │ │ │ + strdvs lr, [pc], -r6 @ │ │ │ │ strtmi r9, [fp], -r1, lsl #30 │ │ │ │ @ instruction: 0xf04f616e │ │ │ │ stc 2, cr0, [r5, #60] @ 0x3c │ │ │ │ @ instruction: 0xf04f8b0a │ │ │ │ @ instruction: 0x712a0c04 │ │ │ │ @ instruction: 0xf8852100 │ │ │ │ @ instruction: 0xf5a7c009 │ │ │ │ vst3.16 {d23,d25,d27}, [pc], sl │ │ │ │ @ instruction: 0x46287290 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ - ldm r4!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm ip, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2210 │ │ │ │ @ instruction: 0x712b030f │ │ │ │ sbccc pc, r4, r5, lsl #17 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ stmib r5, {r0, r1, r4, sl, lr}^ │ │ │ │ stmib r5, {r2, r9, sl, sp}^ │ │ │ │ tstcs r0, r4, lsr r6 │ │ │ │ @@ -62107,68 +62107,68 @@ │ │ │ │ strbvs r4, [fp, lr, lsl #6]! │ │ │ │ bicvs pc, r5, #700448768 @ 0x29c00000 │ │ │ │ blvc 0x30836c │ │ │ │ blvc 0x908370 │ │ │ │ rscsls pc, ip, r5, asr #17 │ │ │ │ ldrmi r9, [pc], -r1, lsl #14 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf885032d │ │ │ │ eorvs r8, fp, r9, asr #1 │ │ │ │ mvnmi pc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c563eb │ │ │ │ @ instruction: 0xf64d309c │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ strtvs r0, [fp], -sp, lsr #6 │ │ │ │ - @ instruction: 0x73b4f64d │ │ │ │ + cmnpvc ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r5, asr #17 │ │ │ │ - stmia ip!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm r4, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ blls 0x9e684 │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ eorsls pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf04f713a │ │ │ │ subvc r0, pc, #786432 @ 0xc0000 │ │ │ │ cmpvs lr, pc, lsl #12 │ │ │ │ vrshr.s32 d2, d0, #29 │ │ │ │ smlabtvs sl, r3, r0, r5 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ ldmibvs r9!, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x73bcf64d │ │ │ │ + orrvc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vqadd.s8 d22, d9, d27 │ │ │ │ - @ instruction: 0xf8dbe892 │ │ │ │ + @ instruction: 0xf8dbe87a │ │ │ │ @ instruction: 0xf8c9350c │ │ │ │ @ instruction: 0xf04f6014 │ │ │ │ @ instruction: 0xf889020f │ │ │ │ andscs r2, r0, #4 │ │ │ │ @ instruction: 0xf8c9021b │ │ │ │ blls 0x98e8c │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ strtvs pc, [sp], r3, lsr #11 │ │ │ │ vrshr.s32 q1, , #29 │ │ │ │ @ instruction: 0xf04f5063 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf889032d │ │ │ │ @ instruction: 0xf8c9c009 │ │ │ │ vhadd.s8 d19, d9, d0 │ │ │ │ - @ instruction: 0xf8dbe870 │ │ │ │ + @ instruction: 0xf8dbe858 │ │ │ │ @ instruction: 0xf04f2510 │ │ │ │ adcsvs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ bmi 0xff115230 │ │ │ │ teqvc r3, r8, asr #17 │ │ │ │ @ instruction: 0xf04f4643 │ │ │ │ teqvs r7, r0, lsr #25 │ │ │ │ andsgt pc, r4, r6, asr #17 │ │ │ │ stcmi 2, cr15, [r4], {64} @ 0x40 │ │ │ │ andgt pc, r8, r6, lsr #17 │ │ │ │ - stclvc 6, cr15, [ip], {77} @ 0x4d │ │ │ │ + ldcvc 6, cr15, [r4], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ svcge 0x00ca9b00 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ b 0x110fea4 │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ @@ -62228,19 +62228,19 @@ │ │ │ │ @ instruction: 0x5606e9d3 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi ip, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ subscs r9, sl, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a34641 │ │ │ │ vaddhn.i64 d7, , q1 │ │ │ │ vhadd.s8 d18, d8, d2 │ │ │ │ - movwcs lr, #20436 @ 0x4fd4 │ │ │ │ + movwcs lr, #20412 @ 0x4fbc │ │ │ │ strpl lr, [sl], -r4, asr #19 │ │ │ │ mvncs r7, #805306370 @ 0x30000002 │ │ │ │ - vrhadd.s8 q11, q7, │ │ │ │ - vsubw.s8 q8, q0, d28 │ │ │ │ + @ instruction: 0xf64d6163 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d16, d19 │ │ │ │ @ instruction: 0x63236304 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8c421a8 │ │ │ │ stmib r4, {r4, r5, pc}^ │ │ │ │ @@ -62254,17 +62254,17 @@ │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ blls 0x8c634 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ @ instruction: 0xf5a3754a │ │ │ │ vhadd.s8 , q7, │ │ │ │ - vqdmlal.s q8, d0, d0[6] │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ - svc 0x009af248 │ │ │ │ + svc 0x0082f248 │ │ │ │ strbtvs r9, [fp], #2826 @ 0xb0a │ │ │ │ stcvc 4, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0x3618f8db │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @@ -62349,21 +62349,21 @@ │ │ │ │ stmdbmi ip, {r0, r3, r4, r5, sl, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldcpl 5, cr15, [fp, #52]! @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bcdd │ │ │ │ - eorseq r5, r3, r8, lsl #3 │ │ │ │ - ldrsbteq r5, [r3], -r8 │ │ │ │ - ldrhteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, ror sl │ │ │ │ - eorseq r5, r3, r0, lsr lr │ │ │ │ + eorseq r5, r3, r0, asr r1 │ │ │ │ + eorseq r5, r3, r0, lsr #5 │ │ │ │ + eorseq r5, r3, r8, ror r6 │ │ │ │ + eorseq r5, r3, r8, lsr sl │ │ │ │ + ldrshteq r5, [r3], -r8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r6, r3, r0, ror r0 │ │ │ │ + eorseq r6, r3, r8, lsr r0 │ │ │ │ @ instruction: 0x4650491e │ │ │ │ stc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ ldrbeq r3, [r9], r8, lsl #24 │ │ │ │ stmibge r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5044c1a │ │ │ │ @ instruction: 0x46217510 │ │ │ │ @@ -62387,24 +62387,24 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ blge 0xffc8a7c0 │ │ │ │ svclt 0x0000e00a │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, r8, lsl pc @ │ │ │ │ - eorseq r0, r3, r8, asr r1 │ │ │ │ - ldrhteq r0, [r3], -r8 │ │ │ │ - eorseq r0, r3, r8, lsr pc │ │ │ │ + eorseq pc, r2, r0, lsl #29 │ │ │ │ + eorseq pc, r2, r0, ror #29 │ │ │ │ + eorseq r0, r3, r0, lsr #2 │ │ │ │ + eorseq r0, r3, r0, lsl #3 │ │ │ │ + eorseq r0, r3, r0, lsl #30 │ │ │ │ stmibvs ip!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ addspl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp 2, 8, cr15, cr4, cr8, {2} │ │ │ │ - teqpcc ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + cdp 2, 6, cr15, cr12, cr8, {2} │ │ │ │ + movwcc pc, #17997 @ 0x464d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ andcc pc, r6, r9, lsr #17 │ │ │ │ rsbcc pc, r6, r9, lsr #17 │ │ │ │ @ instruction: 0xf8a92510 │ │ │ │ strtcs r3, [r8], r6, asr #1 │ │ │ │ @@ -62435,171 +62435,171 @@ │ │ │ │ vrhadd.s8 d20, d9, d28 │ │ │ │ @ instruction: 0xf2c00491 │ │ │ │ movwls r0, #17412 @ 0x4404 │ │ │ │ movwcs r9, #4618 @ 0x120a │ │ │ │ @ instruction: 0xf1009112 │ │ │ │ @ instruction: 0xf8c90120 │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf889002d │ │ │ │ tstls r4, r9, rrx │ │ │ │ - movtcc pc, #50765 @ 0xc64d @ │ │ │ │ + tstpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andspl pc, r0, r9, asr #17 │ │ │ │ rsbcc pc, r0, r9, asr #17 │ │ │ │ - cmppcc ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrcc CPSR_s, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rsbspl pc, r0, r9, asr #17 │ │ │ │ sbccc pc, r0, r9, asr #17 │ │ │ │ - cmnpcc r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movtcc pc, #1613 @ 0x64d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbcspl pc, r0, r9, asr #17 │ │ │ │ smlawtcc r0, r9, r8, pc @ │ │ │ │ - orrscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + cmppcc ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ teqppl r0, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ addsvc pc, ip, r9, asr #17 │ │ │ │ - @ instruction: 0x31a4f64d │ │ │ │ + msrcc (UNDEF: 108), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscsvc pc, ip, r9, asr #17 │ │ │ │ cmppvc ip, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + adcscc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ orrcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf50a1973 │ │ │ │ tstls lr, #88, 12 @ 0x5800000 │ │ │ │ - bicscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + orrscc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andls r9, r7, r5, lsl #2 │ │ │ │ - tstpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - andsmi pc, r0, sp, asr #12 │ │ │ │ + sbcscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, ip, fp, lsl #2 │ │ │ │ - msrmi CPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ + mvnscc pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - subsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + eormi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, lr, #872415232 @ 0x34000000 │ │ │ │ - msrmi (UNDEF: 104), sp │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r4, sp, asr #12 │ │ │ │ + submi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r0, pc, lsl #2 │ │ │ │ - movmi pc, #80740352 @ 0x4d00000 │ │ │ │ + msrmi SPSR_f, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - adcsmi pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + rsbsmi pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r3, #1140850688 @ 0x44000000 │ │ │ │ - bicmi pc, r8, sp, asr #12 │ │ │ │ + orrsmi pc, r0, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsmi pc, ip, sp, asr #12 │ │ │ │ + adcmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r6, r5, lsl r1 │ │ │ │ - mvnsmi pc, #80740352 @ 0x4d00000 │ │ │ │ + bicmi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - andspl pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + sbcsmi pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r8, #1543503872 @ 0x5c000000 │ │ │ │ - teqppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsmi pc, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, ip, sp, asr #12 │ │ │ │ + andspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, sl, r9, lsl r1 │ │ │ │ teqpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - msrpl SPSR_f, #80740352 @ 0x4d00000 │ │ │ │ + teqppl r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64d9132 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ tstls fp, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf64d921c │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vsubhn.i16 d21, q8, q10 │ │ │ │ + vmlsl.s , d0, d0[7] │ │ │ │ andsls r0, sp, sp, lsr #12 │ │ │ │ @ instruction: 0xf64d961f │ │ │ │ - vsubw.s8 q11, q0, d12 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64d032d │ │ │ │ - @ instruction: 0xf2c056b8 │ │ │ │ + vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0x9323062d │ │ │ │ @ instruction: 0xf64d9620 │ │ │ │ - vsubl.s8 q11, d0, d24 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - @ instruction: 0xf2c056d4 │ │ │ │ + @ instruction: 0xf2c0569c │ │ │ │ eorls r0, r4, #47185920 @ 0x2d00000 │ │ │ │ @ instruction: 0xf64d9621 │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - @ instruction: 0xf2c056f0 │ │ │ │ + @ instruction: 0xf2c056b8 │ │ │ │ @ instruction: 0x9125062d │ │ │ │ @ instruction: 0xf64d9622 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vqdmlal.s q11, d0, d0[3] │ │ │ │ + vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ eorls r0, r6, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d9327 │ │ │ │ - vmov.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ eorls r0, r8, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf6409401 │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ strls r3, [r2], #-1027 @ 0xfffffbfd │ │ │ │ ldrcs pc, [r5], #-1610 @ 0xfffff9b6 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ vqshl.s8 d25, d21, d10 │ │ │ │ vaddhn.i16 d17, q0, │ │ │ │ ldrtls r0, [r6], #-1028 @ 0xfffffbfc │ │ │ │ ldrteq pc, [r9], #586 @ 0x24a @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf04f9437 │ │ │ │ stcls 14, cr0, [r3], {4} │ │ │ │ - msrvs (UNDEF: 108), sp │ │ │ │ + teqpvs r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ orr pc, r9, r9, lsl #17 │ │ │ │ @ instruction: 0xf64d9129 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ ldc 0, cr9, [r4, #-96] @ 0xffffffa0 │ │ │ │ @ instruction: 0xf64d7b02 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vorr.i32 q11, #1024 @ 0x00000400 │ │ │ │ eorls r0, sl, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d932b │ │ │ │ - vrshr.s64 d22, d4, #64 │ │ │ │ + vmov.i32 q11, #3072 @ 0x00000c00 │ │ │ │ stc 2, cr0, [r9, #180] @ 0xb4 │ │ │ │ vldr d7, [r4, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64d7b00 │ │ │ │ - vsra.s64 d22, d12, #64 │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ stcls 1, cr0, [r5], {45} @ 0x2d │ │ │ │ mvnmi pc, r9, asr #17 │ │ │ │ - strtvs pc, [r8], sp, asr #12 │ │ │ │ + ldrbtvs pc, [r0], -sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf8c99c07 │ │ │ │ @ instruction: 0xf64d4240 │ │ │ │ - vmul.i d20, d0, d0[2] │ │ │ │ + vmov.i16 d20, #0 @ 0x0000 │ │ │ │ stcls 8, cr0, [r8], {45} @ 0x2d │ │ │ │ adcmi pc, r0, #13172736 @ 0xc90000 │ │ │ │ blpl 0x108a8dc │ │ │ │ @ instruction: 0xf50d9c09 │ │ │ │ @ instruction: 0xf8c95cab │ │ │ │ strcs r4, [r1], #-768 @ 0xfffffd00 │ │ │ │ blvc 0x908ae8 │ │ │ │ eorls r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0x912d2312 │ │ │ │ @ instruction: 0x962e2130 │ │ │ │ - ldrtvs pc, [r8], sp, asr #12 @ │ │ │ │ + strvs pc, [r0], sp, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf64d962f │ │ │ │ - vmlsl.s q11, d16, d0[0] │ │ │ │ + vsubhn.i16 d22, q8, q4 │ │ │ │ ldrtls r0, [r0], -sp, lsr #12 │ │ │ │ - strbvs pc, [ip], sp, asr #12 @ │ │ │ │ + ldrvs pc, [r4], sp, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf64d9631 │ │ │ │ - @ instruction: 0xf2c066d4 │ │ │ │ + @ instruction: 0xf2c0669c │ │ │ │ ldrtls r0, [r3], -sp, lsr #12 │ │ │ │ - strbtcs pc, [ip], sp, asr #12 @ │ │ │ │ + ldrtcs pc, [r4], sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ stmib r9, {r2, r4, r5, r9, sl, ip, pc}^ │ │ │ │ strtcs r4, [r8], r3, ror #10 │ │ │ │ strbvc pc, [r1], #-1103 @ 0xfffffbb1 @ │ │ │ │ orrsvs pc, r4, r9, asr #17 │ │ │ │ mvnmi pc, r9, lsr #17 │ │ │ │ streq pc, [r5], -pc, asr #32 │ │ │ │ @@ -62950,15 +62950,15 @@ │ │ │ │ @ instruction: 0xf8ce7e1c │ │ │ │ @ instruction: 0xf04f4000 │ │ │ │ @ instruction: 0xf8c90e04 │ │ │ │ strcs r6, [r2], #-3648 @ 0xfffff1c0 │ │ │ │ @ instruction: 0xf8c99e2b │ │ │ │ @ instruction: 0xf8896ea0 │ │ │ │ and lr, r1, r9, lsr #29 │ │ │ │ - ldrsbteq r1, [r3], -r8 │ │ │ │ + eorseq r1, r3, r0, lsr #3 │ │ │ │ cdpeq 0, 0, cr15, cr5, cr15, {2} │ │ │ │ svc 0x0009f889 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 4, cr15, cr6, cr9, {5} │ │ │ │ cdp 8, 10, cr15, cr6, cr9, {5} │ │ │ │ svc 0x0006f8a9 │ │ │ │ svc 0x0066f8a9 │ │ │ │ @@ -63102,34 +63102,34 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xff04f7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc pc, [r8, #2267]! @ 0x8db │ │ │ │ svceq 0x00e0f013 │ │ │ │ strbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - ldmvs r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmvs ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d2504 │ │ │ │ strtmi r6, [r9], -r8, lsl #9 │ │ │ │ @ instruction: 0xf1e54640 │ │ │ │ - subscs pc, fp, #3824 @ 0xef0 │ │ │ │ + subscs pc, fp, #3376 @ 0xd30 │ │ │ │ tstcs r0, r6, lsl #12 │ │ │ │ submi pc, r5, sp, lsl #4 │ │ │ │ - stmia lr!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r6, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ movwcs r4, #63056 @ 0xf650 │ │ │ │ strcc r7, [r1, #-421] @ 0xfffffe5b │ │ │ │ mvnscs r7, #-1073741816 @ 0xc0000008 │ │ │ │ rsbvc r6, r3, #38 @ 0x26 │ │ │ │ mvnvs r2, #168, 6 @ 0xa0000002 │ │ │ │ movwgt lr, #18884 @ 0x49c4 │ │ │ │ mrc2 7, 6, pc, cr6, cr13, {7} │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - ldccs 14, cr15, [r0, #-588] @ 0xfffffdb4 │ │ │ │ + ldccs 14, cr15, [r0, #-476] @ 0xfffffe24 │ │ │ │ blls 0x824bc │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ addvc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vceq.f32 d26, d3, d28 │ │ │ │ bl 0x2e669c │ │ │ │ @ instruction: 0xf50a0102 │ │ │ │ @@ -63139,28 +63139,28 @@ │ │ │ │ @ instruction: 0xf89bd506 │ │ │ │ blcs 0x5b214 │ │ │ │ ldrbhi pc, [fp, #-64]! @ 0xffffffc0 @ │ │ │ │ strmi pc, [r0, -r7, asr #32] │ │ │ │ @ instruction: 0x63acf50d │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldm r4!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm ip, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbpl r8, {r1, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ bls 0xdf5a0 │ │ │ │ strbtvs pc, [sp], #1293 @ 0x50d @ │ │ │ │ @ instruction: 0xf8c09401 │ │ │ │ ldrbcs r7, [r0, #232]! @ 0xe8 │ │ │ │ rsccs pc, ip, r0, asr #17 │ │ │ │ cdpvs 4, 3, cr15, cr5, cr15, {2} │ │ │ │ cmpvs sp, r1, lsl #12 │ │ │ │ @ instruction: 0xf5a4675d │ │ │ │ @ instruction: 0xf8c37049 │ │ │ │ strcs r5, [pc], #-212 @ 0x4ddb8 │ │ │ │ teqppl r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ - stcvc 6, cr15, [r4], {77} @ 0x4d │ │ │ │ + stclvs 6, cr15, [ip], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf883711c │ │ │ │ vst4. {d20-d23}, [pc], r4 │ │ │ │ @ instruction: 0xf8c32480 │ │ │ │ subscs lr, ip, #240 @ 0xf0 │ │ │ │ tstcs r0, ip, lsl r7 │ │ │ │ teqpmi r0, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -63172,25 +63172,25 @@ │ │ │ │ vqadd.s8 d20, d16, d0 │ │ │ │ @ instruction: 0xf8c34403 │ │ │ │ @ instruction: 0xf04fc03c │ │ │ │ @ instruction: 0xf8a30850 │ │ │ │ @ instruction: 0xf8a34067 │ │ │ │ strcs r4, [r4], #-295 @ 0xfffffed9 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ - stcvc 6, cr15, [ip], {77} @ 0x4d │ │ │ │ + ldclvs 6, cr15, [r4], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3721c │ │ │ │ strcs ip, [r8], #96 @ 0x60 │ │ │ │ @ instruction: 0xf64d66de │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c34080 │ │ │ │ strcs ip, [r5], #-192 @ 0xffffff40 │ │ │ │ smlawtvs ip, r3, r8, pc @ │ │ │ │ - stcvc 6, cr15, [r0], #-308 @ 0xfffffecc │ │ │ │ + stclvs 6, cr15, [r8], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ smlawbmi r9, r3, r8, pc @ │ │ │ │ smlawtgt r0, r3, r8, pc @ │ │ │ │ strpl pc, [r4], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r8, r3, lsr #17 │ │ │ │ strvc pc, [r0], #1103 @ 0x44f │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @@ -63200,26 +63200,26 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [sl], #-1444 @ 0xfffffa5c @ │ │ │ │ stmib r3, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stc 14, cr7, [r3, #332] @ 0x14c │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ @ instruction: 0xf8c37b22 │ │ │ │ vrhadd.s8 q12, q4, q0 │ │ │ │ - @ instruction: 0xf859e83c │ │ │ │ + @ instruction: 0xf859e824 │ │ │ │ cmnvs r5, r8, lsl #24 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ vabal.u8 q9, d3, d2 │ │ │ │ rsbvc r2, r6, #196, 6 @ 0x10000003 │ │ │ │ ldrbmi r6, [r0], -r3, lsr #5 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ stmib r4, {r1, r5, r6, r7, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6405303 │ │ │ │ @ instruction: 0xf50d0338 │ │ │ │ @ instruction: 0x632365dc │ │ │ │ - msrvc CPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ + mvnsvs pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ vhadd.s8 d19, d11, d5 │ │ │ │ vrsra.s64 d21, d5, #64 │ │ │ │ strbtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @@ -63251,15 +63251,15 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ movwvc pc, #9635 @ 0x25a3 @ │ │ │ │ vmin.s8 d20, d7, d8 │ │ │ │ - @ instruction: 0xf8dbefd6 │ │ │ │ + @ instruction: 0xf8dbefbe │ │ │ │ @ instruction: 0xf8c02618 │ │ │ │ strmi r2, [r3], -r8, asr #2 │ │ │ │ andmi lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf5022100 │ │ │ │ bls 0x6b650 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ sbcvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -63284,38 +63284,38 @@ │ │ │ │ addcs r2, r0, #208 @ 0xd0 │ │ │ │ vst4.16 {d22,d24,d26,d28}, [pc], r2 │ │ │ │ movwvs r6, #8860 @ 0x229c │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ vst4. {d18-d21}, [pc :128], ip │ │ │ │ @ instruction: 0xf8c0722e │ │ │ │ @ instruction: 0xf64d2150 │ │ │ │ - vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ - subvc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + andvc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64d6602 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64020c0 │ │ │ │ @ instruction: 0xf8a0420f │ │ │ │ @ instruction: 0xf64d20c4 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64a2120 │ │ │ │ vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf8c00204 │ │ │ │ andcs r2, r1, r4, ror #2 │ │ │ │ rscvs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ msrcs SPSR_fs, r3, asr #17 │ │ │ │ svclt 0x0000e006 │ │ │ │ - eorseq r1, r3, r8, lsl #7 │ │ │ │ - eorseq r2, r3, r8, ror #8 │ │ │ │ - eorseq r3, r3, r8, lsl #3 │ │ │ │ + eorseq r1, r3, r0, asr r3 │ │ │ │ + eorseq r2, r3, r0, lsr r4 │ │ │ │ + eorseq r3, r3, r0, asr r1 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ blcs 0x5d064 │ │ │ │ ldcge 6, cr15, [sp], #760 @ 0x2f8 │ │ │ │ @@ -63386,31 +63386,31 @@ │ │ │ │ @ instruction: 0xf01335ac │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ rsb sl, r0, r2, ror #29 │ │ │ │ @ instruction: 0xf46f9b01 │ │ │ │ adcscs r7, r9, #0 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ ldmdane r8, {r1, sl, ip, sp, lr} │ │ │ │ - cdp 2, 12, cr15, cr6, cr7, {2} │ │ │ │ + cdp 2, 10, cr15, cr14, cr7, {2} │ │ │ │ @ instruction: 0xf8c40cab │ │ │ │ ldreq r6, [fp], #140 @ 0x8c │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ addpl pc, r8, r4, asr #17 │ │ │ │ adcvs r4, r3, #-872415232 @ 0xcc000000 │ │ │ │ eorvc r2, r3, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, #238026752 @ 0xe300000 │ │ │ │ strvs r6, [r3, -r3, lsr #2]! │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movwcs r6, #14179 @ 0x3763 │ │ │ │ - vrhadd.s8 d23, d30, d19 │ │ │ │ - vsubw.s8 q8, q0, d28 │ │ │ │ + @ instruction: 0xf64d71a3 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ - vhadd.s8 d24, d30, d19 │ │ │ │ - vbic.i32 d16, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf64d80a3 │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ rsbcc pc, r5, r4, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #-1677721597 @ 0x9c000003 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @@ -63445,25 +63445,25 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ mvneq r4, r2, lsl #6 │ │ │ │ mcrge 5, 3, pc, cr13, cr14, {3} @ │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ strcs r2, [r3, #-256] @ 0xffffff00 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andvc pc, r1, r3, lsr #11 │ │ │ │ - cdp 2, 5, cr15, cr0, cr7, {2} │ │ │ │ + cdp 2, 3, cr15, cr8, cr7, {2} │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ mvnvc r4, r1, ror #20 │ │ │ │ adcvs pc, ip, sp, lsl #10 │ │ │ │ strcs r2, [r2], -r5, lsl #10 │ │ │ │ vst1.16 {d23-d26}, [pc :128], r5 │ │ │ │ stmib r4, {r7, r8, sl, sp, lr}^ │ │ │ │ strcs r6, [r8, #1283]! @ 0x503 │ │ │ │ @ instruction: 0xf6406165 │ │ │ │ mvnvs r4, sl, lsl r5 │ │ │ │ - ldrbvc pc, [ip, #1613]! @ 0x64d @ │ │ │ │ + strbvc pc, [r4, #1613] @ 0x64d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ vhadd.s8 d22, d8, d21 │ │ │ │ vabal.s8 q10, d0, d13 │ │ │ │ strtvs r0, [r5], #-1284 @ 0xfffffafc │ │ │ │ mrc2 7, 4, pc, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ ldrbmi r6, [r0], -ip, lsr #3 │ │ │ │ @@ -63471,15 +63471,15 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ strbeq r4, [r2, r2, lsl #6]! │ │ │ │ mrcge 5, 1, APSR_nzcv, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ @ instruction: 0xf5a32401 │ │ │ │ ldrmi r7, [r8], -r2, lsl #6 │ │ │ │ - cdp 2, 1, cr15, cr12, cr7, {2} │ │ │ │ + cdp 2, 0, cr15, cr4, cr7, {2} │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf50d26e0 │ │ │ │ addvs r6, r2, #172, 2 @ 0x2b │ │ │ │ cmpvc ip, r0, lsl #4 │ │ │ │ subsvc r4, ip, #80, 12 @ 0x5000000 │ │ │ │ rsbmi pc, r5, r3, lsl #17 │ │ │ │ rsbmi pc, r9, r3, lsl #17 │ │ │ │ @@ -63496,23 +63496,23 @@ │ │ │ │ ldrbtcs r6, [r0], #540 @ 0x21c │ │ │ │ strbcs r6, [r0], #1884 @ 0x75c │ │ │ │ sbcsmi pc, r4, r3, asr #17 │ │ │ │ strmi pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ rsbmi pc, r7, r3, lsr #17 │ │ │ │ strvs pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r7, r3, lsr #17 │ │ │ │ - streq pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ + ldrbvc pc, [r0], #1613 @ 0x64d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vqadd.s8 d22, d8, d12 │ │ │ │ @ instruction: 0xf2c034d9 │ │ │ │ bicsvs r0, ip, #4, 8 @ 0x4000000 │ │ │ │ - ldreq pc, [r4], #-590 @ 0xfffffdb2 │ │ │ │ + ldrbvc pc, [ip], #1613 @ 0x64d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - vmin.s8 d22, d14, d12 │ │ │ │ - vaddhn.i16 d16, q0, q8 │ │ │ │ + @ instruction: 0xf64d661c │ │ │ │ + vmls.i d23, d16, d0[6] │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf7fd40c0 │ │ │ │ andcs pc, r0, #211968 @ 0x33c00 │ │ │ │ @ instruction: 0x61b8f50d │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ andcs pc, r0, #205824 @ 0x32400 │ │ │ │ bicvs pc, r4, sp, lsl #10 │ │ │ │ @@ -63528,35 +63528,35 @@ │ │ │ │ @ instruction: 0x4650fbb3 │ │ │ │ andcs r4, r0, #24, 18 @ 0x60000 │ │ │ │ blx 0xfec0c382 │ │ │ │ andcs r4, r0, #376832 @ 0x5c000 │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ @ instruction: 0xf7fefba9 │ │ │ │ svclt 0x0000bbcd │ │ │ │ - eorseq r3, r3, r8, ror #15 │ │ │ │ - eorseq r3, r3, r8, lsr #18 │ │ │ │ - eorseq r4, r3, r8, ror #2 │ │ │ │ - eorseq r4, r3, r8, asr #6 │ │ │ │ - ldrshteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, asr ip │ │ │ │ - ldrhteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, lsl sp │ │ │ │ - eorseq r5, r3, r0, ror sp │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ - eorseq r2, r3, r8, asr #30 │ │ │ │ - eorseq r3, r3, r8, rrx │ │ │ │ - eorseq r3, r3, r8, asr #1 │ │ │ │ - eorseq r3, r3, r8, lsr #2 │ │ │ │ - eorseq r3, r3, r8, lsr #17 │ │ │ │ - eorseq r2, r3, r8, lsr #31 │ │ │ │ - eorseq r3, r3, r8 │ │ │ │ - ldrsbteq r5, [r3], -r8 │ │ │ │ + ldrhteq r3, [r3], -r0 │ │ │ │ + ldrshteq r3, [r3], -r0 │ │ │ │ + eorseq r4, r3, r0, lsr r1 │ │ │ │ + eorseq r4, r3, r0, lsl r3 │ │ │ │ ldrhteq r5, [r3], -r8 │ │ │ │ - eorseq r5, r3, r8, lsl r2 │ │ │ │ - eorseq r5, r3, r8, ror r2 │ │ │ │ + eorseq r5, r3, r8, lsl ip │ │ │ │ + eorseq r5, r3, r8, ror ip │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, lsr sp │ │ │ │ + mlaseq r3, r8, sp, r5 │ │ │ │ + eorseq r2, r3, r0, lsl pc │ │ │ │ + eorseq r3, r3, r0, lsr r0 │ │ │ │ + mlaseq r3, r0, r0, r3 │ │ │ │ + ldrshteq r3, [r3], -r0 │ │ │ │ + eorseq r3, r3, r0, ror r8 │ │ │ │ + eorseq r2, r3, r0, ror pc │ │ │ │ + ldrsbteq r2, [r3], -r0 │ │ │ │ + eorseq r5, r3, r0, lsr #11 │ │ │ │ + eorseq r5, r3, r0, lsl #3 │ │ │ │ + eorseq r5, r3, r0, ror #3 │ │ │ │ + eorseq r5, r3, r0, asr #4 │ │ │ │ @ instruction: 0xf5044c60 │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, ip, #117760 @ 0x1cc00 │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ mrrcmi 11, 8, fp, fp, cr1 @ │ │ │ │ @@ -63646,32 +63646,32 @@ │ │ │ │ @ instruction: 0x4c17ba37 │ │ │ │ strvs pc, [r8, #1284]! @ 0x504 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xff00c560 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0x13cc56c │ │ │ │ - eorseq r4, r3, r8, lsr #31 │ │ │ │ - eorseq r5, r3, r0, lsl r7 │ │ │ │ - ldrshteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, asr r9 │ │ │ │ - ldrhteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, lsl sl │ │ │ │ - eorseq r4, r3, r8, ror #8 │ │ │ │ - eorseq r4, r3, r8, asr #9 │ │ │ │ - eorseq r4, r3, r8, lsr #7 │ │ │ │ - eorseq r4, r3, r8, lsl #8 │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ - eorseq r4, r3, r8, lsl #26 │ │ │ │ - eorseq r4, r3, r8, asr #18 │ │ │ │ - eorseq r4, r3, r8, lsr #13 │ │ │ │ - eorseq r4, r3, r8, lsl #11 │ │ │ │ - eorseq r4, r3, r8, ror #11 │ │ │ │ - eorseq r3, r3, r8, asr #16 │ │ │ │ - eorseq r3, r3, r8, lsr #24 │ │ │ │ + eorseq r4, r3, r0, ror pc │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ + ldrhteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, lsl r9 │ │ │ │ + eorseq r5, r3, r8, ror r9 │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ + eorseq r4, r3, r0, lsr r4 │ │ │ │ + mlaseq r3, r0, r4, r4 │ │ │ │ + eorseq r4, r3, r0, ror r3 │ │ │ │ + ldrsbteq r4, [r3], -r0 │ │ │ │ + eorseq pc, r2, r0, lsr #19 │ │ │ │ + ldrsbteq r4, [r3], -r0 │ │ │ │ + eorseq r4, r3, r0, lsl r9 │ │ │ │ + eorseq r4, r3, r0, ror r6 │ │ │ │ + eorseq r4, r3, r0, asr r5 │ │ │ │ + ldrhteq r4, [r3], -r0 │ │ │ │ + eorseq r3, r3, r0, lsl r8 │ │ │ │ + ldrshteq r3, [r3], -r0 │ │ │ │ andcs r4, r0, #49664 @ 0xc200 │ │ │ │ ldrbmi sl, [r0], -r8, ror #18 │ │ │ │ strvc pc, [r8, #-1284]! @ 0xfffffafc │ │ │ │ blx 0xfe40c5c0 │ │ │ │ stmibge r0, {r9, sp} │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ strtmi pc, [r1], -r9, lsl #21 │ │ │ │ @@ -63685,32 +63685,32 @@ │ │ │ │ blge 0xfe6579f8 │ │ │ │ stclne 2, cr15, [r1], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ cmppvc r9, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ stmibvs r5, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdpvc 6, 13, cr15, cr4, cr13, {2} │ │ │ │ + cdpvc 6, 9, cr15, cr12, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ tstls r5, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cdabb0 │ │ │ │ stmib sp, {r2, r5, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd9c06 │ │ │ │ @ instruction: 0xf005e02c │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ strtvs pc, [r0], pc, ror #8 │ │ │ │ b 0x1434668 │ │ │ │ @ instruction: 0xf1e50983 │ │ │ │ - @ instruction: 0x4604fa53 │ │ │ │ + @ instruction: 0x4604fa37 │ │ │ │ andeq lr, r6, r8, lsl #22 │ │ │ │ strtvs pc, [r1], r8, lsr #11 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ strbeq pc, [r2, -r5, asr #7] @ │ │ │ │ - mcrr 2, 4, pc, lr, cr7 @ │ │ │ │ + ldc 2, cr15, [r6], #-284 @ 0xfffffee4 │ │ │ │ bls 0x1b5278 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf3c59906 │ │ │ │ eorsvs r1, r4, r7, lsl #22 │ │ │ │ bvs 0xfe88b7a8 │ │ │ │ mvnsvs r7, #-1073741779 @ 0xc000002d │ │ │ │ ldrtvs r2, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @@ -63718,39 +63718,39 @@ │ │ │ │ movwge lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r2, lsl #18 │ │ │ │ @ instruction: 0xf8869804 │ │ │ │ @ instruction: 0xf886b008 │ │ │ │ @ instruction: 0xf7fd9009 │ │ │ │ strtmi pc, [r0], -fp, lsr #20 │ │ │ │ - @ instruction: 0xf9e8f1de │ │ │ │ + @ instruction: 0xf9ccf1de │ │ │ │ ldrvs pc, [r5], #1448 @ 0x5a8 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - blx 0x80ae40 │ │ │ │ + blx 0x10ae40 │ │ │ │ ldcvs 4, cr15, [r4], {111} @ 0x6f │ │ │ │ subscs r4, r9, #6291456 @ 0x600000 │ │ │ │ andeq lr, ip, r8, lsl #22 │ │ │ │ vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x1c9730 │ │ │ │ + bls 0x1c96d0 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4169 @ 0x1049 @ │ │ │ │ blls 0x22b05c │ │ │ │ @ instruction: 0x71a763e3 │ │ │ │ strtvs r2, [r2], #-2044 @ 0xfffff804 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r6, r7, ror #2 │ │ │ │ @ instruction: 0xf9fcf7fd │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - blls 0x2ccddc │ │ │ │ + blls 0x2ccd6c │ │ │ │ strcc pc, [ip, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ @ instruction: 0xf8dbb024 │ │ │ │ blcs 0x5bb54 │ │ │ │ @@ -63758,30 +63758,30 @@ │ │ │ │ stmibvs r5, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blls 0x208e58 │ │ │ │ @ instruction: 0xf8dd2500 │ │ │ │ blge 0xfe67273c │ │ │ │ cmppvc r9, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stclvc 6, cr15, [r4], #308 @ 0x134 │ │ │ │ + stcvc 6, cr15, [ip], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfec73348 │ │ │ │ stmib sp, {r0, r2, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd3a03 │ │ │ │ @ instruction: 0xf005c024 │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a99809 │ │ │ │ b 0x14281dc │ │ │ │ @ instruction: 0xf1e50a83 │ │ │ │ - strmi pc, [r4], -r5, asr #19 │ │ │ │ + strmi pc, [r4], -r9, lsr #19 │ │ │ │ adcvs pc, r0, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vmls.i q10, , d0[2] │ │ │ │ vadd.i8 q8, , q1 │ │ │ │ - @ instruction: 0xf3c5ebc2 │ │ │ │ + @ instruction: 0xf3c5ebaa │ │ │ │ blls 0x194394 │ │ │ │ stmdaeq r8, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0479a06 │ │ │ │ stmdbls r2, {r2, r8, r9, sl} │ │ │ │ blvs 0xfe08b8c4 │ │ │ │ ldrtvs r6, [r3], #-52 @ 0xffffffcc │ │ │ │ ldrbtvs r2, [r2], #-1008 @ 0xfffffc10 │ │ │ │ @@ -63789,57 +63789,57 @@ │ │ │ │ vcgt.s8 d27, d0, d4 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ @ instruction: 0xf88680b3 │ │ │ │ eorsvc r8, r7, #6 │ │ │ │ andge pc, r9, r6, lsl #17 │ │ │ │ @ instruction: 0xf99ef7fd │ │ │ │ @ instruction: 0xf1de4620 │ │ │ │ - vld2.16 {d31,d33}, [pc :64], fp │ │ │ │ + vld2.8 {d31,d33}, [pc :256] │ │ │ │ @ instruction: 0x46296494 │ │ │ │ - rscsvc pc, r0, sp, asr #12 │ │ │ │ + adcsvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1e53501 │ │ │ │ - @ instruction: 0x4606f991 │ │ │ │ + @ instruction: 0x4606f975 │ │ │ │ andeq lr, r4, r9, lsl #22 │ │ │ │ ldrvs pc, [r5], #1449 @ 0x5a9 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ - bl 0xfe40b0f4 │ │ │ │ + bl 0x1e0b0f4 │ │ │ │ vpmax.s8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4170 @ 0x104a @ │ │ │ │ blls 0x1ab174 │ │ │ │ strtvs r2, [r3], #-496 @ 0xfffffe10 │ │ │ │ strbtvs r6, [r2], #-353 @ 0xfffffe9f │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf8841003 │ │ │ │ eorvc r8, r7, #6 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf7fd6026 │ │ │ │ @ instruction: 0x4630f971 │ │ │ │ - @ instruction: 0xf92ef1de │ │ │ │ + @ instruction: 0xf912f1de │ │ │ │ @ instruction: 0xf8d39b07 │ │ │ │ blcs 0x85bc54 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r6, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dd9b00 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ ldmdb r3, {r2, r3, r4, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe4302 │ │ │ │ blls 0xbd5fc │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andcs pc, r2, r3, lsr #5 │ │ │ │ - bl 0x170b15c │ │ │ │ + bl 0x110b15c │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ ldrbmi r7, [r0], -r3, lsr #4 │ │ │ │ strdvs r2, [r3, #-48]! @ 0xffffffd0 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vcgt.s8 d22, d14, d19 │ │ │ │ - vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwcs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf7fd80a3 │ │ │ │ @ instruction: 0xf7fef93f │ │ │ │ @ instruction: 0xf047bbdf │ │ │ │ @ instruction: 0xf7ff4740 │ │ │ │ ldrbmi fp, [r0], -r3, lsl #21 │ │ │ │ @@ -63859,28 +63859,28 @@ │ │ │ │ @ instruction: 0xf50dba21 │ │ │ │ @ instruction: 0xf50a63ed │ │ │ │ movwls r5, #6976 @ 0x1b40 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ bllt 0xbcc8c4 │ │ │ │ - eorseq r5, r3, r8, lsr r3 │ │ │ │ - ldrshteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, asr r6 │ │ │ │ - eorseq r2, r3, r8, asr #6 │ │ │ │ - eorseq r2, r3, r8, lsr #7 │ │ │ │ - eorseq r2, r3, r8, lsl #8 │ │ │ │ + eorseq r5, r3, r0, lsl #6 │ │ │ │ + ldrhteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, lsl r6 │ │ │ │ + eorseq r2, r3, r0, lsl r3 │ │ │ │ + eorseq r2, r3, r0, ror r3 │ │ │ │ + ldrsbteq r2, [r3], -r0 │ │ │ │ @ instruction: 0xf50d9301 │ │ │ │ strbmi r6, [r1], -sp, ror #7 │ │ │ │ @ instruction: 0xf5a322bc │ │ │ │ @ instruction: 0xf64d7049 │ │ │ │ - vqdmulh.s d22, d16, d0[4] │ │ │ │ + vmull.s8 q11, d16, d24 │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ vshl.s8 q14, q0, │ │ │ │ - @ instruction: 0xf04feafc │ │ │ │ + @ instruction: 0xf04feae4 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ @ instruction: 0x23a83449 │ │ │ │ ldrbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ movweq pc, #49231 @ 0xc04f @ │ │ │ │ strtcc pc, [r5], #2189 @ 0x88d │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ strtcc pc, [r7], #2189 @ 0x88d │ │ │ │ @@ -63899,38 +63899,38 @@ │ │ │ │ ldrbtcc pc, [r0], #-2253 @ 0xfffff733 @ │ │ │ │ @ instruction: 0xf8cd23fc │ │ │ │ movwcs r3, #1204 @ 0x4b4 │ │ │ │ strbcc pc, [ip], #2253 @ 0x8cd @ │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ strbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ - mvnvs pc, #80740352 @ 0x4d00000 │ │ │ │ + @ instruction: 0x63b4f64d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strtcc pc, [r0], #2253 @ 0x8cd │ │ │ │ @ instruction: 0xf8b8f7fd │ │ │ │ @ instruction: 0xf50d4642 │ │ │ │ @ instruction: 0x46506194 │ │ │ │ @ instruction: 0xf8b2f7fd │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc2 2, cr15, [r2, #-352] @ 0xfffffea0 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + stc2l 2, cr15, [r2], #352 @ 0x160 │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subeq pc, r0, lr, asr #4 │ │ │ │ + andeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ vhsub.s32 d2, d19, d30 │ │ │ │ - vadd.f32 d31, d13, d7 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + sha1c.32 , , │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0xcea6c │ │ │ │ eorsne pc, fp, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 2, cr15, [sl], #140 @ 0x8c │ │ │ │ - eorseq r3, r3, r8, lsl #18 │ │ │ │ - bllt 0xfe18b114 │ │ │ │ + stc2l 2, cr15, [r2], #140 @ 0x8c │ │ │ │ + ldrsbteq r3, [r3], -r0 │ │ │ │ + bllt 0x1a8b114 │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf8d05208 │ │ │ │ @ instruction: 0xf0031158 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x111f240 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -64067,29 +64067,29 @@ │ │ │ │ ldreq r2, [r2, #3080] @ 0xc08 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ vmla.i8 d2, d0, d10 │ │ │ │ vhadd.s8 d24, d31, d5 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xcf4d8 │ │ │ │ @ instruction: 0xf8d20281 │ │ │ │ vqadd.s8 d28, d30, d20 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1bc2295 │ │ │ │ ldmdavs r1, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf5a4d154 │ │ │ │ strbeq r5, [r9], r8, lsl #4 │ │ │ │ andseq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ - mvnsne pc, lr, asr #4 │ │ │ │ + bicne pc, r4, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0854610 │ │ │ │ - vst2.8 {d15,d17}, [r5]! │ │ │ │ + vst2. {d15-d16}, [r5 :256], r1 │ │ │ │ @ instruction: 0xf8d473e0 │ │ │ │ b 0x8cf1ac │ │ │ │ b 0x18f45c │ │ │ │ vst2.8 {d0-d3}, [r3], r6 │ │ │ │ tstmi sl, #224, 6 @ 0x80000003 │ │ │ │ eorcs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @@ -64125,93 +64125,93 @@ │ │ │ │ @ instruction: 0xd1212b03 │ │ │ │ ldreq r6, [fp, #-2067] @ 0xfffff7ed │ │ │ │ b 0xfe07ea50 │ │ │ │ eormi r0, sl, r6, lsl #4 │ │ │ │ blmi 0x11843e8 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - adcsne pc, r0, lr, asr #4 │ │ │ │ + rsbsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - blx 0xfec0b126 │ │ │ │ + blx 0xfe50b126 │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [fp, sl, lsr #32]! │ │ │ │ eorsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq pc, [pc, #-37] @ 0x4ecf7 │ │ │ │ stccc 8, cr15, [r8], {89} @ 0x59 │ │ │ │ svclt 0x00440159 │ │ │ │ strne pc, [r0, #1093] @ 0x445 │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @ instruction: 0x4620e7d4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f43f0 │ │ │ │ - vadd.f32 d27, d14, d11 │ │ │ │ + sha1c.32 , q15, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r6], #-1755 @ 0xfffff925 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf5a4bf1c │ │ │ │ bcc 0x463574 │ │ │ │ svcge 0x006ef47f │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [r1, sl, lsr #32] │ │ │ │ eorsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ vrshl.s8 , q13, q15 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d16, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vrshr.s64 d16, d8, #64 │ │ │ │ + vmlal.s q8, d0, d0[4] │ │ │ │ blcs 0x8f638 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1b │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x10edd0 │ │ │ │ bl 0x10f7a0 │ │ │ │ blvs 0xff84fb9c │ │ │ │ vhadd.s8 d25, d14, d0 │ │ │ │ - vmla.i d17, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf108002d │ │ │ │ - @ instruction: 0xe7cdfb5b │ │ │ │ + @ instruction: 0xe7cdfb3f │ │ │ │ ldrdcs pc, [r8, #-132] @ 0xffffff7c │ │ │ │ stceq 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ vabd.s8 d30, d14, d31 │ │ │ │ - vsra.s64 d16, d8, #64 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ strb r0, [r3, sp, lsr #2]! │ │ │ │ - andne pc, r8, lr, asr #4 │ │ │ │ + sbcseq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14daf4 │ │ │ │ + blls 0x14da84 │ │ │ │ vmax.s8 q15, q15, q1 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ movwls r0, #12333 @ 0x302d │ │ │ │ - blx 0x108b202 │ │ │ │ + blx 0x98b202 │ │ │ │ strt r9, [r8], r3, lsl #22 │ │ │ │ - subsne pc, ip, lr, asr #4 │ │ │ │ + eorne pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14dad0 │ │ │ │ + blls 0x14da60 │ │ │ │ svclt 0x0000e6c0 │ │ │ │ - ldrsbteq r6, [r3], -r0 │ │ │ │ + mlaseq r3, r8, r0, r6 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ blmi 0x10f2d0 │ │ │ │ eorvs pc, r8, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000f83b │ │ │ │ - eorseq r6, r3, r0, lsl r1 │ │ │ │ + svclt 0x0000f81f │ │ │ │ + ldrsbteq r6, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba6034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ bl 0x17b324 │ │ │ │ ldmib r4, {r0, r6, r7, sl}^ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @@ -64220,15 +64220,15 @@ │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r1], #-1435 @ 0xfffffa65 │ │ │ │ strb r2, [lr, r1, lsl #2]! │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0532101 │ │ │ │ - ldmdacs r1, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ ubfx sp, pc, #1, #14 │ │ │ │ stmdale r9, {r0, r2, r4, r9, fp, sp} │ │ │ │ stmdale fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ @@ -64444,15 +64444,15 @@ │ │ │ │ ldrb r2, [r8, -r7, lsr #32] │ │ │ │ ldr r9, [r6, -r2] │ │ │ │ @ instruction: 0xf3c20f96 │ │ │ │ vmlacc.f32 s8, s2, s10 │ │ │ │ blcs 0xfe08c0f4 │ │ │ │ svclt 0x008f2e02 │ │ │ │ @ instruction: 0xf6452603 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d20, #134217728 @ 0x08000000 │ │ │ │ bl 0x210ec0 │ │ │ │ svclt 0x00980786 │ │ │ │ strbvs pc, [r4], #2263 @ 0x8d7 @ │ │ │ │ strvc pc, [r1, -r2, asr #7] │ │ │ │ vrsubhn.i16 d25, q1, │ │ │ │ strls r5, [r4, -r0, asr #13] │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ @@ -64684,34 +64684,34 @@ │ │ │ │ @ instruction: 0x9607e6f6 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ ldrtmi r9, [r3], -r5, lsl #28 │ │ │ │ @ instruction: 0x9607e556 │ │ │ │ @ instruction: 0xf5002600 │ │ │ │ ldrtmi r5, [r3], -r0, lsl #29 │ │ │ │ andcs lr, r0, sp, ror r6 │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0a │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ - stc2l 1, cr15, [lr], #-940 @ 0xfffffc54 │ │ │ │ + mrrc2 1, 14, pc, r2, cr11 @ │ │ │ │ strb r2, [r0, #-1794]! @ 0xfffff8fe │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r0, lr, asr #4 │ │ │ │ + rscne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6424b03 │ │ │ │ vhsub.s32 , q1, │ │ │ │ - svclt 0x0000feeb │ │ │ │ - eorseq r6, r3, r8, lsr #2 │ │ │ │ - eorseq r6, r3, r0, asr #2 │ │ │ │ + svclt 0x0000fed3 │ │ │ │ + ldrshteq r6, [r3], -r0 │ │ │ │ + eorseq r6, r3, r8, lsl #2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - cmnpmi r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + teqpmi r8, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ strbteq pc, [r4], #2259 @ 0x8d3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -64719,31 +64719,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba682c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vmin.s8 d20, d13, d0 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ blmi 0x10faf4 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ @ instruction: 0xf1eb4282 │ │ │ │ - svclt 0x0000fc29 │ │ │ │ - eorseq r6, r3, ip, ror r1 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ + eorseq r6, r3, r4, asr #2 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f412 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r3, r4, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - svclt 0x00ecf052 │ │ │ │ + svclt 0x00d0f052 │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -64774,30 +64774,30 @@ │ │ │ │ @ instruction: 0x315af893 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvs (UNDEF: 104), sp │ │ │ │ + teqpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6424b02 │ │ │ │ @ instruction: 0x900042bc │ │ │ │ - blx 0xfef0bed6 │ │ │ │ - mlaseq r3, r0, r1, r6 │ │ │ │ + blx 0xfe80bed6 │ │ │ │ + eorseq r6, r3, r8, asr r1 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c16899 │ │ │ │ ldmiblt r9, {r6, r8, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b993 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4503c4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ bl 0xd0020 │ │ │ │ svclt 0x00980283 │ │ │ │ ldrsbtne pc, [r4], r2 @ │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -64811,15 +64811,15 @@ │ │ │ │ svclt 0x0000bf61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ldmib r4, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07d32054 │ │ │ │ @ instruction: 0xf8d4d51d │ │ │ │ eorsvs r3, fp, r0, asr #2 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ movne pc, #13828096 @ 0xd30000 │ │ │ │ streq r2, [r9, -r0, lsl #6] │ │ │ │ ldreq sp, [r7, ip, ror #2] │ │ │ │ @@ -64909,15 +64909,15 @@ │ │ │ │ @ instruction: 0xf4134620 │ │ │ │ @ instruction: 0xf8d64f70 │ │ │ │ svclt 0x0008338c │ │ │ │ streq pc, [r7, #-37] @ 0xffffffdb │ │ │ │ svcmi 0x0060f413 │ │ │ │ @ instruction: 0xf425bf08 │ │ │ │ strtmi r5, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xff6ef081 │ │ │ │ + @ instruction: 0xff52f081 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ vmov.i32 d29, #14614528 @ 0x00df0000 │ │ │ │ vsubl.u8 q10, d5, d2 │ │ │ │ @ instruction: 0xf8c45301 │ │ │ │ @ instruction: 0xf8c42ef0 │ │ │ │ @@ -64954,15 +64954,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrcpl 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ - cdp2 0, 9, cr15, cr4, cr1, {4} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr1, {4} │ │ │ │ mcrcs 8, 7, pc, cr4, cr4, {6} @ │ │ │ │ mcrcc 8, 7, pc, cr0, cr4, {6} @ │ │ │ │ mcrne 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ movwmi r2, #48876 @ 0xbeec │ │ │ │ blcc 0x6064c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @@ -64983,15 +64983,15 @@ │ │ │ │ mrcvs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr4, cr0, {6} │ │ │ │ movwpl lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf081401d │ │ │ │ - @ instruction: 0xf8d4fe5b │ │ │ │ + @ instruction: 0xf8d4fe3f │ │ │ │ @ instruction: 0xf8d42ee4 │ │ │ │ tstmi r3, #224, 28 @ 0xe00 │ │ │ │ mcrcs 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ tstmi r3, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf6cf229f │ │ │ │ blcc 0x50278 │ │ │ │ @@ -65020,15 +65020,15 @@ │ │ │ │ @ instruction: 0xf8c03ee8 │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ andmi r2, fp, r0, lsl #8 │ │ │ │ cdpmi 8, 15, cr15, cr12, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr8, cr0, {6} │ │ │ │ blmi 0x18dc60 │ │ │ │ - cdplt 0, 7, cr15, cr12, cr1, {4} │ │ │ │ + cdplt 0, 6, cr15, cr0, cr1, {4} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf44f0ff0 │ │ │ │ vmov.i32 d20, #3840 @ 0x00000f00 │ │ │ │ @@ -65052,69 +65052,69 @@ │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf0814038 │ │ │ │ - svclt 0x0000be3d │ │ │ │ + svclt 0x0000be21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ andscs r0, r2, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1eb9000 │ │ │ │ - svclt 0x0000f981 │ │ │ │ + svclt 0x0000f965 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ blmi 0xd006c │ │ │ │ andls r2, r0, r7, lsl r2 │ │ │ │ - @ instruction: 0xf96ef1eb │ │ │ │ - ldrhteq r6, [r3], -r8 │ │ │ │ + @ instruction: 0xf952f1eb │ │ │ │ + eorseq r6, r3, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - sbcsne pc, r0, r6, asr #4 │ │ │ │ + addsne pc, r8, r6, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - blx 0xff10bedc │ │ │ │ + blx 0xfea0bedc │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0x18dbc2 │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r6, r3, r4, lsl #4 │ │ │ │ + eorseq r6, r3, ip, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ vqadd.s8 d27, d22, d1 │ │ │ │ - @ instruction: 0xf2c014d0 │ │ │ │ + @ instruction: 0xf2c01498 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc79 │ │ │ │ + @ instruction: 0xf500fc5d │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ @ instruction: 0xf64e710c │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ @ instruction: 0xf5009204 │ │ │ │ @ instruction: 0xf5005259 │ │ │ │ andscc r5, r0, #1476395009 @ 0x58000001 │ │ │ │ @@ -65228,20 +65228,20 @@ │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb73 │ │ │ │ + @ instruction: 0xf500fb57 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4ff88 │ │ │ │ @ instruction: 0xf8527b0e │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8421388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005258 │ │ │ │ cmncs r0, #64 @ 0x40 │ │ │ │ @@ -65251,29 +65251,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb39 │ │ │ │ + @ instruction: 0xf500fb1d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25058 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x502a4 │ │ │ │ @ instruction: 0xf8517b0c │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8411388 │ │ │ │ cmncs r0, #8, 24 @ 0x800 │ │ │ │ @@ -65283,26 +65283,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #28, 20 @ 0x1c000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500faf9 │ │ │ │ + @ instruction: 0xf500fadd │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x5007c │ │ │ │ @ instruction: 0xf8527b11 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8424388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005358 │ │ │ │ rsbscs r5, r0, #64 @ 0x40 │ │ │ │ @@ -65317,29 +65317,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba71a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fab5 │ │ │ │ + @ instruction: 0xf500fa99 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x503ac │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65355,29 +65355,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa69 │ │ │ │ + @ instruction: 0xf500fa4d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50444 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65393,29 +65393,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba72d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa1d │ │ │ │ + @ instruction: 0xf500fa01 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x504dc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65431,29 +65431,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f9d1 │ │ │ │ + @ instruction: 0xf500f9b5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50574 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65469,29 +65469,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f985 │ │ │ │ + @ instruction: 0xf500f969 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5060c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65507,29 +65507,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f939 │ │ │ │ + @ instruction: 0xf500f91d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x506a4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65545,29 +65545,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8ed │ │ │ │ + @ instruction: 0xf500f8d1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5073c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65583,29 +65583,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba75c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8a1 │ │ │ │ + @ instruction: 0xf500f885 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x507d4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65621,29 +65621,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f855 │ │ │ │ + @ instruction: 0xf500f839 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5086c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65659,29 +65659,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba76f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ - @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f809 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ + @ instruction: 0xf0bd022d │ │ │ │ + @ instruction: 0xf500ffed │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50904 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65697,29 +65697,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ffbd │ │ │ │ + @ instruction: 0xf500ffa1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5099c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65735,29 +65735,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff71 │ │ │ │ + @ instruction: 0xf500ff55 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50a34 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8410380 │ │ │ │ @@ -65773,31 +65773,31 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba78c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #68, 20 @ 0x44000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r2, r0, #0, 10 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strne pc, [r3], -r0, asr #4 │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ - @ instruction: 0xff20f0bd │ │ │ │ + @ instruction: 0xff04f0bd │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - addspl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + subspl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbpl pc, [r8], #-1280 @ 0xfffffb00 @ │ │ │ │ blvc 0xd0bd80 │ │ │ │ ldrbtcs pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ addvc pc, r9, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ @@ -65847,31 +65847,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstmi pc, r2, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x1d192992 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x127ca00 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf04f022d │ │ │ │ @ instruction: 0xf0bd0833 │ │ │ │ - @ instruction: 0xf500fe8d │ │ │ │ + @ instruction: 0xf500fe71 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ @ instruction: 0xf8c35c50 │ │ │ │ andscs r2, r0, #244, 8 @ 0xf4000000 │ │ │ │ sbcseq pc, r2, #200, 4 @ 0x8000000c │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stcmi 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldmdbne r1, {r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -65925,31 +65925,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstmi pc, r7, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cb34 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fdf1 │ │ │ │ + @ instruction: 0xf500fdd5 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66003,31 +66003,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r3, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cc6c │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fd55 │ │ │ │ + @ instruction: 0xf500fd39 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66081,29 +66081,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r2, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fcbd │ │ │ │ + @ instruction: 0xf500fca1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 d21, d24, #64 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldrshtcs r3, [r8], #-68 @ 0xffffffbc │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ blvc 0x70c250 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ movtne pc, #9283 @ 0x2443 @ │ │ │ │ @@ -66131,29 +66131,29 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ - @ instruction: 0xf2c014d0 │ │ │ │ + @ instruction: 0xf2c01498 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fc53 │ │ │ │ + @ instruction: 0xf500fc37 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf5005e55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ ldc 1, cr7, [pc, #144] @ 0x50d28 │ │ │ │ @ instruction: 0xf8537b35 │ │ │ │ @ instruction: 0xf2402c08 │ │ │ │ @ instruction: 0xf04f1b31 │ │ │ │ @@ -66214,50 +66214,50 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf64c4605 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff00d0a6 │ │ │ │ + blx 0xfe90d0a6 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ subspl pc, r5, r4, lsl #10 │ │ │ │ ldmib r3, {r0, r1, r2, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ andlt r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ vhadd.s8 d27, d22, d11 │ │ │ │ - @ instruction: 0xf2c014d0 │ │ │ │ + @ instruction: 0xf2c01498 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fb87 │ │ │ │ + @ instruction: 0xf500fb6b │ │ │ │ @ instruction: 0xf5005c40 │ │ │ │ @ instruction: 0xf64e5655 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc5358 │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ @ instruction: 0xf504524f │ │ │ │ ldrtcc r7, [r0], -ip, ror #2 │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf5009603 │ │ │ │ @@ -66352,25 +66352,25 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba81b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, ip, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r4, cr3 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0bd0400 │ │ │ │ - @ instruction: 0xf500faa5 │ │ │ │ + @ instruction: 0xf500fa89 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vrsra.s64 d21, d12, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #6 │ │ │ │ blvc 0xccc674 │ │ │ │ ldrbtcc pc, [r4], #2242 @ 0x8c2 @ │ │ │ │ subspl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf85126fc │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431342 │ │ │ │ @@ -66393,18 +66393,18 @@ │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrne pc, [r4, #-2242]! @ 0xfffff73e │ │ │ │ ldrbcc pc, [r0, #-2242]! @ 0xfffff73e @ │ │ │ │ @ instruction: 0xf8c22100 │ │ │ │ @ instruction: 0xf10d56e0 │ │ │ │ subscs r0, sl, #14 │ │ │ │ - svc 0x0044f244 │ │ │ │ + svc 0x002cf244 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf64ea902 │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vqdmlal.s q10, d0, d0[5] │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ vqadd.s8 d21, d0, d1 │ │ │ │ movwls r6, #9231 @ 0x240f │ │ │ │ tstpmi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #58887 @ 0xe607 │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ stc2 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -66413,35 +66413,35 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, ip, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 , q3, q8 │ │ │ │ - svclt 0x0000f96b │ │ │ │ + svclt 0x0000f94b │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vhadd.s8 d27, d22, d13 │ │ │ │ - @ instruction: 0xf2c014d0 │ │ │ │ + @ instruction: 0xf2c01498 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf504fa11 │ │ │ │ + @ instruction: 0xf504f9f5 │ │ │ │ @ instruction: 0xf50061e2 │ │ │ │ @ instruction: 0xf500544f │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ strcc r9, [r0, #-514]! @ 0xfffffdfe │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbpl pc, [r9], -r0, lsl #10 @ │ │ │ │ @@ -66551,24 +66551,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1d3d514 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ vqdmull.s , d4, d3[0] │ │ │ │ andls r1, r0, #3072 @ 0xc00 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf916f0bd │ │ │ │ + @ instruction: 0xf8faf0bd │ │ │ │ mcrrpl 5, 0, pc, r0, cr0 @ │ │ │ │ strbpl pc, [pc], #-1280 @ 0x51308 @ │ │ │ │ - rscpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adcpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmpppl r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldrbtcs pc, [r4], #2252 @ 0x8cc @ │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ andls r3, r5, #32, 4 │ │ │ │ subspl pc, r9, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66665,33 +66665,33 @@ │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ andhi r8, r4, #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ and lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ - eorseq r7, r3, r0, lsr #11 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ + eorseq r7, r3, r8, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ vqadd.s8 d27, d22, d1 │ │ │ │ - @ instruction: 0xf2c014d0 │ │ │ │ + @ instruction: 0xf2c01498 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500f821 │ │ │ │ + @ instruction: 0xf500f805 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ @ instruction: 0xf64e710c │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ eorcc r5, r0, #1342177285 @ 0x50000005 │ │ │ │ ldrbpl pc, [r5], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf5009206 │ │ │ │ @ instruction: 0x36305258 │ │ │ │ @@ -66878,24 +66878,24 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1ffda30 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d1, d29 │ │ │ │ vorr.i16 d17, #4352 @ 0x1100 │ │ │ │ andls r2, r0, #17408 @ 0x4400 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mcr2 0, 4, pc, cr8, cr12, {5} @ │ │ │ │ + mcr2 0, 3, pc, cr12, cr12, {5} @ │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - andvs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + sbcpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ blvc 0x194ceac │ │ │ │ ldrbtcs pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ subspl pc, r8, #0, 10 │ │ │ │ andls r3, r3, #16, 4 │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -67002,15 +67002,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andsvc lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, r2, lsl r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba8c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -67019,15 +67019,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf91af0d2 │ │ │ │ + @ instruction: 0xf8fef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, asr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67041,15 +67041,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8eef0d2 │ │ │ │ + @ instruction: 0xf8d2f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq lr, [fp], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67063,15 +67063,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8c2f0d2 │ │ │ │ + @ instruction: 0xf8a6f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, sl, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67085,15 +67085,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf896f0d2 │ │ │ │ + @ instruction: 0xf87af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, asr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67107,15 +67107,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf86af0d2 │ │ │ │ + @ instruction: 0xf84ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67129,15 +67129,15 @@ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf83ef0d2 │ │ │ │ + @ instruction: 0xf822f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r2, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67151,15 +67151,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf812f0d2 │ │ │ │ + @ instruction: 0xfff6f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, lsr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67173,15 +67173,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffe6f0d1 │ │ │ │ + @ instruction: 0xffcaf0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67195,15 +67195,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffbaf0d1 │ │ │ │ + @ instruction: 0xff9ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67217,15 +67217,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 q9, q2, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff8ef0d1 │ │ │ │ + @ instruction: 0xff72f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67239,15 +67239,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff62f0d1 │ │ │ │ + @ instruction: 0xff46f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67261,15 +67261,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff36f0d1 │ │ │ │ + @ instruction: 0xff1af0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67283,15 +67283,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff0af0d1 │ │ │ │ + mcr2 0, 7, pc, cr14, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67305,15 +67305,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 6, pc, cr14, cr1, {6} │ │ │ │ + mcr2 0, 6, pc, cr2, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67327,15 +67327,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 5, pc, cr2, cr1, {6} │ │ │ │ + mrc2 0, 4, pc, cr6, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67349,15 +67349,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 4, pc, cr6, cr1, {6} @ │ │ │ │ + mcr2 0, 3, pc, cr10, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67371,15 +67371,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 2, pc, cr10, cr1, {6} │ │ │ │ + mrc2 0, 1, pc, cr14, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67393,15 +67393,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 1, pc, cr14, cr1, {6} @ │ │ │ │ + mrc2 0, 0, pc, cr2, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67415,15 +67415,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 0, pc, cr2, cr1, {6} @ │ │ │ │ + stc2l 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67437,15 +67437,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d23, d28, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r6, #836] @ 0x344 │ │ │ │ + ldc2 0, cr15, [sl, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67459,15 +67459,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #836]! @ 0x344 │ │ │ │ + stc2 0, cr15, [lr, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67481,15 +67481,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [r2, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67503,15 +67503,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r2, #-836] @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [r6, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bddba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67525,15 +67525,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r6, #-836]! @ 0xfffffcbc │ │ │ │ + stc2 0, cr15, [sl, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67547,15 +67547,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl], #836 @ 0x344 │ │ │ │ + ldc2l 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67569,15 +67569,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ + ldc2 0, cr15, [r2], #836 @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bdcb2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67591,15 +67591,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2], #836 @ 0x344 │ │ │ │ + stc2 0, cr15, [r6], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67613,15 +67613,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r6], #-836 @ 0xfffffcbc │ │ │ │ + mrrc2 0, 13, pc, sl, cr1 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67635,15 +67635,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 0, 13, pc, sl, cr1 @ │ │ │ │ + stc2 0, cr15, [lr], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67657,15 +67657,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ + stc2 0, cr15, [r2], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67679,15 +67679,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffd0e7d2 │ │ │ │ + blx 0xff60e7d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67701,15 +67701,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff20e82a │ │ │ │ + blx 0xfeb0e82a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67723,15 +67723,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe70e882 │ │ │ │ + blx 0x200e882 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67745,15 +67745,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1c0e8da │ │ │ │ + blx 0x150e8da │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67767,15 +67767,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x110e932 │ │ │ │ + blx 0xa0e932 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, sl, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67789,15 +67789,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x60e98a │ │ │ │ + blx 0xfff0e988 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67811,15 +67811,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffb0e9e0 │ │ │ │ + blx 0xff40e9e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67833,15 +67833,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff00ea38 │ │ │ │ + blx 0xfe90ea38 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r2, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67855,15 +67855,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe50ea90 │ │ │ │ + blx 0x1e0ea90 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67877,15 +67877,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1a0eae8 │ │ │ │ + blx 0x130eae8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67898,15 +67898,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c05c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9def0d1 │ │ │ │ + @ instruction: 0xf9c2f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67919,15 +67919,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b4f0d1 │ │ │ │ + @ instruction: 0xf998f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67940,15 +67940,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q11, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf98af0d1 │ │ │ │ + @ instruction: 0xf96ef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67961,15 +67961,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf960f0d1 │ │ │ │ + @ instruction: 0xf944f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67982,15 +67982,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf936f0d1 │ │ │ │ + @ instruction: 0xf91af0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68003,15 +68003,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q10, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90cf0d1 │ │ │ │ + @ instruction: 0xf8f0f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68024,15 +68024,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c04c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e2f0d1 │ │ │ │ + @ instruction: 0xf8c6f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68045,15 +68045,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b8f0d1 │ │ │ │ + @ instruction: 0xf89cf0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68066,15 +68066,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf88ef0d1 │ │ │ │ + @ instruction: 0xf872f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68087,15 +68087,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c01cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf864f0d1 │ │ │ │ + @ instruction: 0xf848f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68108,15 +68108,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83af0d1 │ │ │ │ + @ instruction: 0xf81ef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68129,15 +68129,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf810f0d1 │ │ │ │ + @ instruction: 0xfff4f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68150,15 +68150,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe6f0d0 │ │ │ │ + @ instruction: 0xffcaf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68171,15 +68171,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c05cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffbcf0d0 │ │ │ │ + @ instruction: 0xffa0f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68192,15 +68192,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff92f0d0 │ │ │ │ + @ instruction: 0xff76f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68213,15 +68213,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff68f0d0 │ │ │ │ + @ instruction: 0xff4cf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68234,15 +68234,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff3ef0d0 │ │ │ │ + @ instruction: 0xff22f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68255,15 +68255,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff14f0d0 │ │ │ │ + mrc2 0, 7, pc, cr8, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68276,15 +68276,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 7, pc, cr10, cr0, {6} @ │ │ │ │ + mcr2 0, 6, pc, cr14, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68297,15 +68297,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c00cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 6, pc, cr0, cr0, {6} @ │ │ │ │ + mcr2 0, 5, pc, cr4, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68318,15 +68318,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 4, pc, cr6, cr0, {6} │ │ │ │ + mrc2 0, 3, pc, cr10, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68339,15 +68339,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 3, pc, cr12, cr0, {6} @ │ │ │ │ + mrc2 0, 2, pc, cr0, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68360,15 +68360,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 2, pc, cr2, cr0, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr6, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68381,15 +68381,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 0, pc, cr8, cr0, {6} │ │ │ │ + ldc2l 0, cr15, [ip, #832]! @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq ip, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68402,15 +68402,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr, #832]! @ 0x340 │ │ │ │ + ldc2l 0, cr15, [r2, #832] @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68423,15 +68423,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r4, #832] @ 0x340 │ │ │ │ + stc2 0, cr15, [r8, #832]! @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68444,15 +68444,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [sl, #832] @ 0x340 │ │ │ │ + ldc2l 0, cr15, [lr, #-832]! @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68465,15 +68465,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #-832]! @ 0xfffffcc0 │ │ │ │ + ldc2l 0, cr15, [r4, #-832] @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68486,15 +68486,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #-832] @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [sl, #-832]! @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68507,15 +68507,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip, #-832] @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68528,15 +68528,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2], #832 @ 0x340 │ │ │ │ + ldc2l 0, cr15, [r6], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bcdb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68549,15 +68549,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8], {208} @ 0xd0 │ │ │ │ + stc2 0, cr15, [ip], #832 @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68570,15 +68570,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr], {208} @ 0xd0 │ │ │ │ + stc2 0, cr15, [r2], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68591,15 +68591,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], #-832 @ 0xfffffcc0 │ │ │ │ + mrrc2 0, 13, pc, r8, cr0 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bccb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68612,15 +68612,15 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 13, pc, sl, cr0 @ │ │ │ │ + stc2 0, cr15, [lr], #-832 @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68633,590 +68633,590 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [r4], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 0, cr15, [ip, #-856]! @ 0xfffffca8 │ │ │ │ + stc2 0, cr15, [r0, #-856]! @ 0xfffffca8 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000b921 │ │ │ │ + svclt 0x0000b905 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf970f0d4 │ │ │ │ + @ instruction: 0xf954f0d4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bdfb │ │ │ │ + svclt 0x0000bddf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xffa8f0e1 │ │ │ │ + @ instruction: 0xff8cf0e1 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bfbf │ │ │ │ + svclt 0x0000bfa3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20ea94 │ │ │ │ blvc 0x8ea58 │ │ │ │ - @ instruction: 0xf83af0e7 │ │ │ │ + @ instruction: 0xf81ef0e7 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000b8a9 │ │ │ │ + svclt 0x0000b88d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff30f0e1 │ │ │ │ + @ instruction: 0xff14f0e1 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bf77 │ │ │ │ + svclt 0x0000bf5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r2], #-856 @ 0xfffffca8 │ │ │ │ + mrrc2 0, 13, pc, r6, cr6 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000b8b5 │ │ │ │ + svclt 0x0000b899 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8a6f0d4 │ │ │ │ + @ instruction: 0xf88af0d4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bd8f │ │ │ │ + svclt 0x0000bd73 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 0, 12, cr15, cr2, cr1, {7} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr1, {7} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bf53 │ │ │ │ + svclt 0x0000bf37 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eb6c │ │ │ │ blvc 0x8eb30 │ │ │ │ - @ instruction: 0xffc6f0e6 │ │ │ │ + @ instruction: 0xffaaf0e6 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000b83d │ │ │ │ + svclt 0x0000b821 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr2, cr1, {7} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr1, {7} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bf0b │ │ │ │ + svclt 0x0000beef │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - stc2 0, cr15, [sl], {207} @ 0xcf │ │ │ │ + blx 0xffc0f896 │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf9a8f0d8 │ │ │ │ + @ instruction: 0xf98cf0d8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - mrrc2 0, 13, pc, r6, cr6 @ │ │ │ │ + ldc2 0, cr15, [sl], #-856 @ 0xfffffca8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000b83b │ │ │ │ + svclt 0x0000b81f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - blx 0xffa8f8da │ │ │ │ + blx 0xff38f8da │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf986f0d8 │ │ │ │ + @ instruction: 0xf96af0d8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blx 0xff60f90e │ │ │ │ + blx 0xfef0f90e │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000b819 │ │ │ │ + @ instruction: 0xf0d541f0 │ │ │ │ + svclt 0x0000bffd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xff20f91e │ │ │ │ + blx 0xfeb0f91e │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fbb9 │ │ │ │ + @ instruction: 0x4629fb9d │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - @ instruction: 0x4622faff │ │ │ │ + strtmi pc, [r2], -r3, ror #21 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afe9d │ │ │ │ + strtmi pc, [sl], -r1, lsl #29 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 5, APSR_nzcv, cr4, cr14, {6} │ │ │ │ + mrclt 0, 4, APSR_nzcv, cr8, cr14, {6} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - @ instruction: 0x463afb9d │ │ │ │ + ldrtmi pc, [sl], -r1, lsl #23 @ │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mrclt 0, 4, APSR_nzcv, cr10, cr14, {6} │ │ │ │ + mrclt 0, 3, APSR_nzcv, cr14, cr14, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xfe10f9a6 │ │ │ │ + blx 0x1a0f9a6 │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fb75 │ │ │ │ + @ instruction: 0x4629fb59 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - @ instruction: 0x4622fabb │ │ │ │ + @ instruction: 0x4622fa9f │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afe11 │ │ │ │ + @ instruction: 0x462afdf5 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 2, APSR_nzcv, cr8, cr14, {6} │ │ │ │ + mrclt 0, 1, APSR_nzcv, cr12, cr14, {6} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - @ instruction: 0x463afb59 │ │ │ │ + @ instruction: 0x463afb3d │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mrclt 0, 1, APSR_nzcv, cr14, cr14, {6} │ │ │ │ + mcrlt 0, 1, pc, cr2, cr14, {6} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0x100fa2e │ │ │ │ + blx 0x90fa2e │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fb31 │ │ │ │ + @ instruction: 0x4629fb15 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - @ instruction: 0x4622fa77 │ │ │ │ + @ instruction: 0x4622fa5b │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afd9b │ │ │ │ + @ instruction: 0x462afd7f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 0, 1, pc, cr12, cr14, {6} @ │ │ │ │ + mrclt 0, 0, APSR_nzcv, cr0, cr14, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - blx 0x58fa82 │ │ │ │ + blx 0xffe8fa80 │ │ │ │ tstpeq r0, #1073741865 @ p-variant is OBSOLETE @ 0x40000029 │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - strbmi fp, [r1], -sp, lsl #28 │ │ │ │ + @ instruction: 0x4641bdf1 │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ - ldc2l 0, cr15, [r0, #-900]! @ 0xfffffc7c │ │ │ │ + ldc2l 0, cr15, [r4, #-900] @ 0xfffffc7c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000be01 │ │ │ │ + svclt 0x0000bde5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xffa8fad8 │ │ │ │ + blx 0xff38fad8 │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fadb │ │ │ │ + @ instruction: 0x4629fabf │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -r1, lsr #20 │ │ │ │ + strtmi pc, [r2], -r5, lsl #20 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - strtmi pc, [sl], -r5, lsr #26 │ │ │ │ + strtmi pc, [sl], -r9, lsl #26 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 0, cr15, [lr, #888]! @ 0x378 │ │ │ │ + stclt 0, cr15, [r2, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - blx 0xff00fb2c │ │ │ │ + blx 0xfe90fb2c │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - @ instruction: 0x4641bd9f │ │ │ │ + strbmi fp, [r1], -r3, lsl #27 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - ldc2l 0, cr15, [sl], #900 @ 0x384 │ │ │ │ + ldc2l 0, cr15, [lr], {225} @ 0xe1 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000bd93 │ │ │ │ + svclt 0x0000bd77 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -r5, asr #22 │ │ │ │ + strtmi pc, [r1], -r9, lsr #22 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf8b0f0d0 │ │ │ │ + @ instruction: 0xf894f0d0 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - cdp2 0, 0, cr15, cr12, cr6, {7} │ │ │ │ + ldc2l 0, cr15, [r0, #920]! @ 0x398 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [r2], #-920 @ 0xfffffc68 │ │ │ │ + stc2 0, cr15, [r6], {230} @ 0xe6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - ldrtmi pc, [r3], -r5, lsl #28 @ │ │ │ │ + ldrtmi pc, [r3], -r9, ror #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 7, cr15, cr4, cr6, {7} │ │ │ │ + cdplt 0, 5, cr15, cr8, cr6, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x46084617 │ │ │ │ ldmib sp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf890a │ │ │ │ - ldrtmi pc, [sl], -r9, lsl #22 @ │ │ │ │ + ldrtmi pc, [sl], -sp, ror #21 @ │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -fp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdplt 0, 5, cr15, cr2, cr6, {7} │ │ │ │ + cdplt 0, 3, cr15, cr6, cr6, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -r7, ror #21 │ │ │ │ + strtmi pc, [r1], -fp, asr #21 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf852f0d0 │ │ │ │ + @ instruction: 0xf836f0d0 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - stc2 0, cr15, [lr, #920]! @ 0x398 │ │ │ │ + ldc2 0, cr15, [r2, #920] @ 0x398 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xff18fcd6 │ │ │ │ + blx 0xfea8fcd6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - @ instruction: 0x4633fd9f │ │ │ │ + ldrtmi pc, [r3], -r3, lsl #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 1, cr15, cr6, cr6, {7} │ │ │ │ + ldcllt 0, cr15, [sl, #920]! @ 0x398 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - movwcs pc, #35499 @ 0x8aab @ │ │ │ │ + movwcs pc, #35471 @ 0x8a8f @ │ │ │ │ adcmi r4, r3, r6, lsl #12 │ │ │ │ strbmi r1, [r9, #-2009] @ 0xfffff827 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf8cd9700 │ │ │ │ @ instruction: 0xf7ff9004 │ │ │ │ ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stcllt 0, cr15, [ip, #920]! @ 0x398 │ │ │ │ + ldcllt 0, cr15, [r0, #920] @ 0x398 │ │ │ │ strmi r3, [r1], -r1, lsl #30 │ │ │ │ mvnscc pc, #1073741842 @ 0x40000012 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ - stc2l 0, cr15, [r2, #-920]! @ 0xfffffc68 │ │ │ │ + stc2l 0, cr15, [r6, #-920] @ 0xfffffc68 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0x1e0fd28 │ │ │ │ + blx 0x170fd28 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffb65 │ │ │ │ + @ instruction: 0xf04ffb49 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6, #-920] @ 0xfffffc68 │ │ │ │ + stc2 0, cr15, [sl, #-920]! @ 0xfffffc68 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fd3f │ │ │ │ + strbmi pc, [r2], -r3, lsr #26 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r9, asr #31 @ │ │ │ │ + ldrtmi pc, [r2], -sp, lsr #31 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -r7, asr #22 @ │ │ │ │ + ldrbmi pc, [r3], -fp, lsr #22 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r5, lsr #27 @ │ │ │ │ + ldrtmi pc, [r3], -r9, lsl #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [ip, #920] @ 0x398 │ │ │ │ + stclt 0, cr15, [r0, #920] @ 0x398 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0xd0fdb0 │ │ │ │ + blx 0x60fdb0 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffb21 │ │ │ │ + @ instruction: 0xf04ffb05 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [sl], #920 @ 0x398 │ │ │ │ + ldc2l 0, cr15, [lr], {230} @ 0xe6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fcf3 │ │ │ │ + @ instruction: 0x4642fcd7 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r5, lsl #31 @ │ │ │ │ + ldrtmi pc, [r2], -r9, ror #30 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -r3, lsl #22 @ │ │ │ │ + ldrbmi pc, [r3], -r7, ror #21 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r1, ror #26 @ │ │ │ │ + ldrtmi pc, [r3], -r5, asr #26 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldcllt 0, cr15, [r8, #-920] @ 0xfffffc68 │ │ │ │ + ldclt 0, cr15, [ip, #-920]! @ 0xfffffc68 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r4, lsl #8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -ip, lsr #1 │ │ │ │ @ instruction: 0xf0cf4690 │ │ │ │ - @ instruction: 0xf1c4f9ed │ │ │ │ + @ instruction: 0xf1c4f9d1 │ │ │ │ strmi r0, [r7], -r0, asr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r4, lsr #3 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924720 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff48f0cf │ │ │ │ + @ instruction: 0xff2cf0cf │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ strmi r9, [r4], -r1, lsl #8 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - strtmi pc, [r3], -r7, lsr #25 │ │ │ │ + strtmi pc, [r3], -fp, lsl #25 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - @ instruction: 0x463bfabd │ │ │ │ + ldrtmi pc, [fp], -r1, lsr #21 @ │ │ │ │ @ instruction: 0x46314632 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 0, cr15, [r8, #-920] @ 0xfffffc68 │ │ │ │ + ldcllt 0, cr15, [ip], #920 @ 0x398 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - @ instruction: 0x4632f9b1 │ │ │ │ + @ instruction: 0x4632f995 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -sp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bcfd │ │ │ │ + svclt 0x0000bce1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strbeq pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ - @ instruction: 0xf8d6f0d6 │ │ │ │ + @ instruction: 0xf8baf0d6 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d79400 │ │ │ │ - andlt pc, r2, r9, ror ip @ │ │ │ │ + andlt pc, r2, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaade0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, asr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrrc2 0, 13, pc, lr, cr7 @ │ │ │ │ + mcrr2 0, 13, pc, r2, cr7 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaae14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strteq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - stc2l 0, cr15, [r2], #844 @ 0x34c │ │ │ │ + stc2l 0, cr15, [r6], {211} @ 0xd3 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d49400 │ │ │ │ - andlt pc, r2, pc, asr #23 │ │ │ │ + @ instruction: 0xb002fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaae58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, lsr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfed8ffc2 │ │ │ │ + blx 0xfe68ffc2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -69236,164 +69236,164 @@ │ │ │ │ bl 0x766cf4 │ │ │ │ bl 0x10d6cd8 │ │ │ │ ldreq r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ tstmi ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ streq lr, [r4], #-2844 @ 0xfffff4e4 │ │ │ │ stmdbeq r3, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf846f0cf │ │ │ │ + @ instruction: 0xf82af0cf │ │ │ │ @ instruction: 0x46434632 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf83af0d6 │ │ │ │ + @ instruction: 0xf81ef0d6 │ │ │ │ strbmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff82f0d5 │ │ │ │ + @ instruction: 0xff66f0d5 │ │ │ │ strtmi r4, [r9], -r2, ror #7 │ │ │ │ b 0x1c255a0 │ │ │ │ @ instruction: 0xf0d50309 │ │ │ │ - shsub16mi pc, r2, fp @ │ │ │ │ + shsaxmi pc, r2, pc @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 0, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ + stcllt 0, cr15, [ip], #852 @ 0x354 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x53e64 │ │ │ │ @ instruction: 0xf04f4699 │ │ │ │ ldrmi r3, [r6], -r1, lsl #6 │ │ │ │ stc2 10, cr15, [r2], {76} @ 0x4c @ │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf70cfb03 │ │ │ │ andgt pc, r3, #172, 22 @ 0x2b000 │ │ │ │ strvc pc, [r4], #-2819 @ 0xfffff4fd │ │ │ │ - @ instruction: 0xf0cf4414 │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #16 @ │ │ │ │ + @ instruction: 0xf0ce4414 │ │ │ │ + shsub8mi pc, r2, r3 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ - @ instruction: 0xf0d64641 │ │ │ │ - ldrtmi pc, [sl], -r3, lsl #16 @ │ │ │ │ + @ instruction: 0xf0d54641 │ │ │ │ + ldrtmi pc, [sl], -r7, ror #31 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #300 @ 0x12c │ │ │ │ + mvnsmi pc, #47, 30 @ 0xbc │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #30 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #30 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldcllt 0, cr15, [r2], {213} @ 0xd5 │ │ │ │ + ldclt 0, cr15, [r6], #852 @ 0x354 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaaf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xffeaf0ce │ │ │ │ + @ instruction: 0xffcef0ce │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -r1, asr #25 │ │ │ │ + strtmi pc, [r1], -r5, lsr #25 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -fp, asr #21 │ │ │ │ + strtmi pc, [r9], -pc, lsr #21 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffac5 │ │ │ │ + @ instruction: 0xf04ffaa9 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - qadd16mi pc, sl, r9 @ │ │ │ │ + @ instruction: 0x462afefd │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff61014c │ │ │ │ + blx 0xfef1014c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bacf │ │ │ │ + svclt 0x0000bab3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaafec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xffb8f0ce │ │ │ │ + @ instruction: 0xff9cf0ce │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -pc, lsl #25 │ │ │ │ + @ instruction: 0x4621fc73 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fa51 │ │ │ │ + @ instruction: 0x4629fa35 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffa4b │ │ │ │ + @ instruction: 0xf04ffa2f │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - strtmi pc, [sl], -r7, ror #29 │ │ │ │ + strtmi pc, [sl], -fp, asr #29 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe3901b0 │ │ │ │ + blx 0x1c901b0 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba85 │ │ │ │ + svclt 0x0000ba69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff86f0ce │ │ │ │ + @ instruction: 0xff6af0ce │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621fc5d │ │ │ │ + strtmi pc, [r1], -r1, asr #24 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -sp, ror #19 │ │ │ │ + @ instruction: 0x4629f9d1 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff9e7 │ │ │ │ + @ instruction: 0xf04ff9cb │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - @ instruction: 0x462afeb5 │ │ │ │ + @ instruction: 0x462afe99 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1d10214 │ │ │ │ + blx 0x1610214 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba6b │ │ │ │ + svclt 0x0000ba4f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff54f0ce │ │ │ │ + @ instruction: 0xff38f0ce │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -fp, lsr #24 │ │ │ │ + strtmi pc, [r1], -pc, lsl #24 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629f99b │ │ │ │ + @ instruction: 0x4629f97f │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff995 │ │ │ │ + @ instruction: 0xf04ff979 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - strtmi pc, [sl], -r3, lsl #29 │ │ │ │ + strtmi pc, [sl], -r7, ror #28 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xa90278 │ │ │ │ + blx 0x390278 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba21 │ │ │ │ + svclt 0x0000ba05 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce690a │ │ │ │ - @ instruction: 0xf04fffd3 │ │ │ │ + @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0x46073cff │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ eoreq pc, r0, r6, lsr #3 │ │ │ │ @ instruction: 0xf1c62208 │ │ │ │ blx 0xb54bc8 │ │ │ │ blx 0x390384 │ │ │ │ adcmi pc, r2, r0 │ │ │ │ @@ -69406,94 +69406,94 @@ │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ b 0x1365804 │ │ │ │ @ instruction: 0xf0cf0303 │ │ │ │ - @ instruction: 0x4642fd1b │ │ │ │ + @ instruction: 0x4642fcff │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi r6, [r6], -r0, lsl #18 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fa7b │ │ │ │ + @ instruction: 0x4633fa5f │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x463bf891 │ │ │ │ + @ instruction: 0x463bf875 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmlt r2!, {r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt r6, {r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xff82f0ce │ │ │ │ + @ instruction: 0xff66f0ce │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff89b │ │ │ │ + @ instruction: 0xf04ff87f │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1510390 │ │ │ │ + blx 0xe10390 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -fp, asr #20 @ │ │ │ │ + strbmi pc, [r2], -pc, lsr #20 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632fcd5 │ │ │ │ + @ instruction: 0x4632fcb9 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653f853 │ │ │ │ + @ instruction: 0x4653f837 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fab1 │ │ │ │ + @ instruction: 0x4633fa95 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfea903d4 │ │ │ │ + blt 0xfe3903d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xff3ef0ce │ │ │ │ + @ instruction: 0xff22f0ce │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff857 │ │ │ │ + @ instruction: 0xf04ff83b │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x210418 │ │ │ │ + @ instruction: 0xf9eaf0e6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642f9ff │ │ │ │ + strbmi pc, [r2], -r3, ror #19 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632fc91 │ │ │ │ + @ instruction: 0x4632fc75 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -pc, lsl #16 @ │ │ │ │ + @ instruction: 0xf0e54620 │ │ │ │ + usub8mi pc, r3, r3 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -sp, ror #20 @ │ │ │ │ + @ instruction: 0x4633fa51 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x199045c │ │ │ │ + blt 0x129045c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldclvc 6, cr15, [pc], #316 @ 0x54214 │ │ │ │ blx 0x365934 │ │ │ │ ldrmi pc, [r8], r2, lsl #24 │ │ │ │ @@ -69508,166 +69508,166 @@ │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ b 0x1115178 │ │ │ │ b 0x1424d80 │ │ │ │ bl 0x767144 │ │ │ │ @ instruction: 0xf1430402 │ │ │ │ @ instruction: 0xf0ce0900 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #28 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #28 @ │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ @ instruction: 0xf0d54639 │ │ │ │ - strtmi pc, [r2], -fp, lsr #27 │ │ │ │ + strtmi pc, [r2], -pc, lsl #27 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnmi pc, #6336 @ 0x18c0 │ │ │ │ + mvnmi pc, #4544 @ 0x11c0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movweq lr, #39535 @ 0x9a6f │ │ │ │ - ldc2l 0, cr15, [ip, #-852] @ 0xfffffcac │ │ │ │ + stc2l 0, cr15, [r0, #-852] @ 0xfffffcac │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d543f8 │ │ │ │ - svclt 0x0000bae9 │ │ │ │ + svclt 0x0000bacd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f24ff │ │ │ │ ldrmi r3, [r6], -r1, lsl #24 │ │ │ │ addsmi r4, r4, r8, lsl #13 │ │ │ │ @ instruction: 0x46054699 │ │ │ │ blx 0x380d0a │ │ │ │ blx 0xfe991d8e │ │ │ │ bl 0x2271b0 │ │ │ │ @ instruction: 0xf0ce040c │ │ │ │ - @ instruction: 0x4632fdf3 │ │ │ │ + @ instruction: 0x4632fdd7 │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54641 │ │ │ │ - @ instruction: 0x463afd77 │ │ │ │ + @ instruction: 0x463afd5b │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #3008 @ 0xbc0 │ │ │ │ + mvnsmi pc, #1216 @ 0x4c0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #26 @ │ │ │ │ + ldrtmi pc, [r2], -sp, lsl #26 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfee1050c │ │ │ │ + blt 0xfe71050c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce790a │ │ │ │ - @ instruction: 0xf04ffe7f │ │ │ │ + @ instruction: 0xf04ffe63 │ │ │ │ @ instruction: 0x460633ff │ │ │ │ mcrreq 1, 12, pc, r0, cr7 @ │ │ │ │ eoreq pc, r0, r7, lsr #3 │ │ │ │ eoreq pc, r0, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924dfc │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xff710546 │ │ │ │ + blx 0xff010546 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf932f0e6 │ │ │ │ + @ instruction: 0xf916f0e6 │ │ │ │ @ instruction: 0x4622463b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff50f0e5 │ │ │ │ + @ instruction: 0xff34f0e5 │ │ │ │ @ instruction: 0x46224633 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e543f0 │ │ │ │ - svclt 0x0000bf71 │ │ │ │ + svclt 0x0000bf55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r2, [r4], -r4, lsl #12 │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsr #1 │ │ │ │ @ instruction: 0xf0ce460f │ │ │ │ - b 0x1453b58 │ │ │ │ + b 0x1453ae8 │ │ │ │ strmi r7, [r5], -r6, ror #19 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #12 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf906f0e6 │ │ │ │ + @ instruction: 0xf8eaf0e6 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e66900 │ │ │ │ - strtmi pc, [sl], -pc, lsl #18 │ │ │ │ + @ instruction: 0x462af8f3 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf0e69004 │ │ │ │ - strtmi pc, [fp], -r7, lsl #18 │ │ │ │ + strtmi pc, [fp], -fp, ror #17 │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmdblt r6!, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt sl, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0ce460d │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #28 @ │ │ │ │ + @ instruction: 0x4632fdf3 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4633ffb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000b95b │ │ │ │ + svclt 0x0000b93f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xfff90644 │ │ │ │ + blx 0xff890644 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000b97b │ │ │ │ + svclt 0x0000b95f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 0, cr15, [r4], {211} @ 0xd3 │ │ │ │ + blx 0xffa90666 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000be55 │ │ │ │ + svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d335c │ │ │ │ + blmi 0x3d32ec │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xffc906ba │ │ │ │ + blx 0xff5906ba │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, ip, lsl ip │ │ │ │ strdeq fp, [fp], r4 │ │ │ │ @@ -69680,22 +69680,22 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d32ec │ │ │ │ + blmi 0x3d327c │ │ │ │ cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xfee9072a │ │ │ │ + blx 0xfe79072a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, ip, lsr #23 │ │ │ │ addeq fp, fp, r4, lsl #23 │ │ │ │ @@ -69707,15 +69707,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrspl pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfe49077a │ │ │ │ + blx 0x1d9077a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69726,243 +69726,243 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1b107c6 │ │ │ │ + blx 0x14107c6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq fp, [fp], r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - @ instruction: 0x4623f895 │ │ │ │ + @ instruction: 0x4623f879 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000b861 │ │ │ │ + svclt 0x0000b845 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x110838 │ │ │ │ + @ instruction: 0xf9e6f0d5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000b8b1 │ │ │ │ + svclt 0x0000b895 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x31085a │ │ │ │ + blx 0xffc10858 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000bdb9 │ │ │ │ + svclt 0x0000bd9d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - @ instruction: 0x4623f857 │ │ │ │ + @ instruction: 0x4623f83b │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000b839 │ │ │ │ + svclt 0x0000b81d │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d5200d │ │ │ │ - svclt 0x0000be9d │ │ │ │ + svclt 0x0000be81 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d3200d │ │ │ │ - svclt 0x0000ba2d │ │ │ │ + svclt 0x0000ba11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebab770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ strbtmi r4, [r3], -sl, lsl #12 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf0e5200d │ │ │ │ - @ instruction: 0xb002ffb5 │ │ │ │ + mullt r2, r9, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - blx 0xfe9908f6 │ │ │ │ + blx 0xfe2908f6 │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - strmi pc, [r7], -r1, lsr #23 │ │ │ │ - blx 0xfe810902 │ │ │ │ + strmi pc, [r7], -r5, lsl #23 │ │ │ │ + blx 0xfe110902 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4606fb9b │ │ │ │ + @ instruction: 0x4606fb7f │ │ │ │ @ instruction: 0xf0cf2000 │ │ │ │ - pkhtbmi pc, r3, r1, asr #16 @ │ │ │ │ + @ instruction: 0x4683f835 │ │ │ │ @ instruction: 0xf0cf2020 │ │ │ │ - strbmi pc, [r1], -sp, asr #16 @ │ │ │ │ + @ instruction: 0x4641f831 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x1510938 │ │ │ │ + blx 0xe10938 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r4, #840]! @ 0x348 │ │ │ │ + stc2l 0, cr15, [r8, #840] @ 0x348 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d24648 │ │ │ │ - shsub16mi pc, r2, r9 @ │ │ │ │ + shsaxmi pc, r2, sp @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - @ instruction: 0xffd2f0d2 │ │ │ │ + @ instruction: 0xffb6f0d2 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ed44 │ │ │ │ - @ instruction: 0xf8d4f0d4 │ │ │ │ + @ instruction: 0xf8b8f0d4 │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8ccf0d4 │ │ │ │ + @ instruction: 0xf8b0f0d4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fb57 │ │ │ │ + @ instruction: 0x4632fb3b │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r6, #-840] @ 0xfffffcb8 │ │ │ │ + ldc2l 0, cr15, [sl], #840 @ 0x348 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - andcs pc, r2, r1, lsl sp @ │ │ │ │ + strdcs pc, [r2], -r5 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, r1, lsr #17 │ │ │ │ + andlt pc, r3, r5, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -sp, lsr #22 @ │ │ │ │ + @ instruction: 0x4632fb11 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip], #840 @ 0x348 │ │ │ │ + ldc2l 0, cr15, [r0], {210} @ 0xd2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - andcs pc, sl, r7, ror #25 │ │ │ │ + andcs pc, sl, fp, asr #25 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, r7, ror r8 @ │ │ │ │ + andlt pc, r3, fp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - blx 0xe10a3a │ │ │ │ + blx 0x710a3a │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - @ instruction: 0x4607fb33 │ │ │ │ - blx 0xc90a46 │ │ │ │ + @ instruction: 0x4607fb17 │ │ │ │ + blx 0x590a46 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - tstpcs r0, sp, lsr #22 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0xffc8f0ce │ │ │ │ + @ instruction: 0xffacf0ce │ │ │ │ strmi r2, [r3], r0, lsl #2 │ │ │ │ @ instruction: 0xf0ce2040 │ │ │ │ - strbmi pc, [r1], -r3, asr #31 @ │ │ │ │ + strbmi pc, [r1], -r7, lsr #31 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xffacf0d5 │ │ │ │ + @ instruction: 0xff90f0d5 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xd10a8c │ │ │ │ + blx 0x610a8c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d54648 │ │ │ │ - ldrtmi pc, [r2], -r1, ror #16 @ │ │ │ │ + ldrtmi pc, [r2], -r5, asr #16 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - @ instruction: 0xf882f0d5 │ │ │ │ + @ instruction: 0xf866f0d5 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ee8c │ │ │ │ - blx 0xffe90ab8 │ │ │ │ + blx 0xff790ab8 │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffc90ac8 │ │ │ │ + blx 0xff590ac8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #21 @ │ │ │ │ + ldrtmi pc, [r2], -fp, asr #21 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff56f0d4 │ │ │ │ + @ instruction: 0xff3af0d4 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - andcs pc, r2, r1, asr pc @ │ │ │ │ + andcs pc, r2, r5, lsr pc @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, r5, asr #21 │ │ │ │ + andlt pc, r3, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fabd │ │ │ │ + ldrtmi pc, [r2], -r1, lsr #21 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff2cf0d4 │ │ │ │ + @ instruction: 0xff10f0d4 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - andcs pc, sl, r7, lsr #30 │ │ │ │ + andcs pc, sl, fp, lsl #30 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - mullt r3, fp, sl │ │ │ │ + andlt pc, r3, pc, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaba34 │ │ │ │ @@ -69974,15 +69974,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69995,15 +69995,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, lsr #19 │ │ │ │ + andlt pc, r5, pc, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70016,15 +70016,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsl #19 │ │ │ │ + andlt pc, r5, r5, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70037,15 +70037,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, asr r9 @ │ │ │ │ + andlt pc, r5, fp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70058,15 +70058,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, lsr #18 │ │ │ │ + andlt pc, r5, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70079,15 +70079,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, lsl #18 │ │ │ │ + andlt pc, r5, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70100,15 +70100,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70121,15 +70121,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, lsr #17 │ │ │ │ + mullt r5, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70142,15 +70142,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, lsl #17 │ │ │ │ + andlt pc, r5, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70163,15 +70163,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, asr r8 @ │ │ │ │ + andlt pc, r5, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70184,15 +70184,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsr r8 @ │ │ │ │ + andlt pc, r5, r5, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70204,16 +70204,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, lsl #16 │ │ │ │ + @ instruction: 0xf0ce6808 │ │ │ │ + andlt pc, r5, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70226,15 +70226,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70247,15 +70247,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005ffb3 │ │ │ │ + mullt r5, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70268,15 +70268,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsl #31 │ │ │ │ + andlt pc, r5, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70289,15 +70289,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, asr pc @ │ │ │ │ + andlt pc, r5, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70310,15 +70310,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsr pc @ │ │ │ │ + andlt pc, r5, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70331,15 +70331,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsl #30 │ │ │ │ + andlt pc, r5, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70352,15 +70352,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, ror #29 │ │ │ │ + andlt pc, r5, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70373,15 +70373,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005feb7 │ │ │ │ + mullt r5, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70394,15 +70394,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsl #29 │ │ │ │ + andlt pc, r5, r1, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70415,15 +70415,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, ror #28 │ │ │ │ + andlt pc, r5, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70436,15 +70436,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsr lr @ │ │ │ │ + andlt pc, r5, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70457,15 +70457,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsl #28 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70478,15 +70478,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, ror #27 │ │ │ │ + andlt pc, r5, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70499,15 +70499,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005fdbb │ │ │ │ + mullt r5, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70520,15 +70520,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r1, sp │ │ │ │ + andlt pc, r5, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70541,15 +70541,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f249 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror #26 │ │ │ │ + andlt pc, r5, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70562,15 +70562,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsr sp @ │ │ │ │ + andlt pc, r5, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70583,15 +70583,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsl sp @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70604,15 +70604,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, ror #25 │ │ │ │ + andlt pc, r5, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70625,15 +70625,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005fcbf │ │ │ │ + andlt pc, r5, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70646,15 +70646,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r5, ip │ │ │ │ + andlt pc, r5, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70667,15 +70667,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, ror #24 │ │ │ │ + andlt pc, r5, pc, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70688,15 +70688,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, asr #24 │ │ │ │ + andlt pc, r5, r5, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70709,15 +70709,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsl ip @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70730,15 +70730,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, ror #23 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70751,15 +70751,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 108), r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, asr #23 │ │ │ │ + andlt pc, r5, r7, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70772,15 +70772,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r9, fp │ │ │ │ + andlt pc, r5, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70793,15 +70793,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, ror #22 │ │ │ │ + andlt pc, r5, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70814,15 +70814,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, asr #22 │ │ │ │ + andlt pc, r5, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70835,15 +70835,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsl fp @ │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70856,15 +70856,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70877,15 +70877,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, asr #21 │ │ │ │ + andlt pc, r5, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70898,15 +70898,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, sp, sl │ │ │ │ + andlt pc, r5, r1, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70919,15 +70919,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, ror sl @ │ │ │ │ + andlt pc, r5, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70940,15 +70940,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + andlt pc, r5, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70961,15 +70961,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsl sl @ │ │ │ │ + andlt pc, r5, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70982,15 +70982,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71003,15 +71003,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, asr #19 │ │ │ │ + andlt pc, r5, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71024,15 +71024,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsr #19 │ │ │ │ + andlt pc, r5, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba6b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71045,15 +71045,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror r9 @ │ │ │ │ + andlt pc, r5, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71066,15 +71066,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, asr #18 │ │ │ │ + andlt pc, r5, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71087,15 +71087,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsr #18 │ │ │ │ + andlt pc, r5, r7, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba5b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71108,15 +71108,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71129,1176 +71129,1176 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, asr #17 │ │ │ │ + @ instruction: 0xb005f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - blx 0x611de0 │ │ │ │ + @ instruction: 0xf9faf0cd │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x511de8 │ │ │ │ + @ instruction: 0xf9f6f0cd │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - blx 0x411df0 │ │ │ │ + @ instruction: 0xf9f2f0cd │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blx 0x311df8 │ │ │ │ + @ instruction: 0xf9eef0cd │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 0, cr15, [r4], #912 @ 0x390 │ │ │ │ + stc2 0, cr15, [r8], {228} @ 0xe4 │ │ │ │ ldrbmi fp, [r9], -r4, asr #23 │ │ │ │ @ instruction: 0xf0e44648 │ │ │ │ - @ instruction: 0x4652f97d │ │ │ │ + ldrbmi pc, [r2], -r1, ror #18 @ │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrbmi pc, [r2], -r1, asr #27 @ │ │ │ │ + ldrbmi pc, [r2], -r5, lsr #27 @ │ │ │ │ ldrtmi r4, [r9], -r3, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621fdd1 │ │ │ │ + @ instruction: 0x4621fdb5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - qsaxmi pc, r1, pc @ │ │ │ │ + strtmi pc, [r1], -r3, asr #30 │ │ │ │ andcs r4, r8, #137363456 @ 0x8300000 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - @ instruction: 0xff58f0cd │ │ │ │ + @ instruction: 0xff3cf0cd │ │ │ │ strmi r4, [r2], fp, asr #12 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ andcs fp, fp, r1, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr8, cr4, {7} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, fp, r1, lsr #12 │ │ │ │ blge 0x90260 │ │ │ │ @ instruction: 0xf0e49702 │ │ │ │ - ldrtmi pc, [fp], -pc, lsl #29 @ │ │ │ │ + @ instruction: 0x463bfe73 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffb11ed4 │ │ │ │ + blt 0xff411ed4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #767 @ 0x2ff │ │ │ │ - @ instruction: 0xff36f0cd │ │ │ │ + @ instruction: 0xff1af0cd │ │ │ │ @ instruction: 0x4603465a │ │ │ │ andls r4, r5, r9, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - blls 0x1d462c │ │ │ │ + blls 0x1d45bc │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [fp], -sp, lsr #21 @ │ │ │ │ + @ instruction: 0x464bfa91 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4643fd79 │ │ │ │ + @ instruction: 0x4643fd5d │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r9, lsl #27 │ │ │ │ + strtmi pc, [r1], -sp, ror #26 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - andcs pc, r8, #23, 30 @ 0x5c │ │ │ │ + andcs pc, r8, #4016 @ 0xfb0 │ │ │ │ strtmi r4, [r1], -r3, lsl #13 │ │ │ │ strtmi r4, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0cd17d3 │ │ │ │ - strbmi pc, [fp], -pc, lsl #30 @ │ │ │ │ + @ instruction: 0x464bfef3 │ │ │ │ ldrtmi r4, [r2], -r2, lsl #13 │ │ │ │ andls r4, r0, r1, lsr #12 │ │ │ │ strlt lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf0e42003 │ │ │ │ - strbmi pc, [r3], -pc, asr #28 @ │ │ │ │ + @ instruction: 0x4643fe33 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strls sl, [r2, -r0, lsl #22] │ │ │ │ - cdp2 0, 4, cr15, cr6, cr4, {7} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr4, {7} │ │ │ │ svclt 0x0000e7b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - @ instruction: 0xf890f0cd │ │ │ │ + @ instruction: 0xf874f0cd │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - strmi pc, [r7], -sp, lsl #17 │ │ │ │ - @ instruction: 0xf88af0cd │ │ │ │ + @ instruction: 0x4607f871 │ │ │ │ + @ instruction: 0xf86ef0cd │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - strmi pc, [r6], -r7, lsl #17 │ │ │ │ + strmi pc, [r6], -fp, ror #16 │ │ │ │ @ instruction: 0xf0cd2000 │ │ │ │ - @ instruction: 0x4680fd3d │ │ │ │ + strmi pc, [r0], r1, lsr #26 │ │ │ │ @ instruction: 0xf0cd201f │ │ │ │ - @ instruction: 0x4649fd39 │ │ │ │ + @ instruction: 0x4649fd1d │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff3ef0d2 │ │ │ │ + @ instruction: 0xff22f0d2 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff491f5c │ │ │ │ + blx 0xfed91f5c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strbmi pc, [sl], -r5, ror #24 @ │ │ │ │ + strbmi pc, [sl], -r9, asr #24 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf82af0d3 │ │ │ │ + @ instruction: 0xf80ef0d3 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x464bfd17 │ │ │ │ + @ instruction: 0x464bfcfb │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d25800 │ │ │ │ - @ instruction: 0x4643fdbb │ │ │ │ + @ instruction: 0x4643fd9f │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d29700 │ │ │ │ - @ instruction: 0xb003fdb3 │ │ │ │ + mullt r3, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - @ instruction: 0xf872f0cd │ │ │ │ + @ instruction: 0xf856f0cd │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - strmi pc, [r7], -pc, ror #16 │ │ │ │ - @ instruction: 0xf86cf0cd │ │ │ │ + @ instruction: 0x4607f853 │ │ │ │ + @ instruction: 0xf850f0cd │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - tstpcs r0, r9, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, asr #16 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r4, #-820] @ 0xfffffccc │ │ │ │ + stc2l 0, cr15, [r8], #820 @ 0x334 │ │ │ │ strmi r2, [r0], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cd203f │ │ │ │ - @ instruction: 0x4649fcff │ │ │ │ + strbmi pc, [r9], -r3, ror #25 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - stc2l 0, cr15, [r8], #848 @ 0x350 │ │ │ │ + stc2l 0, cr15, [ip], {212} @ 0xd4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff6ef0d3 │ │ │ │ + @ instruction: 0xff52f0d3 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x464afd9d │ │ │ │ + strbmi pc, [sl], -r1, lsl #27 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xe1202c │ │ │ │ + blx 0x71202c │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d34638 │ │ │ │ - @ instruction: 0x464bfddf │ │ │ │ + strbmi pc, [fp], -r3, asr #27 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d65800 │ │ │ │ - strbmi pc, [r3], -pc, lsr #16 @ │ │ │ │ + @ instruction: 0x4643f813 │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d69700 │ │ │ │ - andlt pc, r3, r7, lsr #16 │ │ │ │ + andlt pc, r3, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - @ instruction: 0xf8d2f0cd │ │ │ │ + @ instruction: 0xf8b6f0cd │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf8cef0cd │ │ │ │ + @ instruction: 0xf8b2f0cd │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf8caf0cd │ │ │ │ + @ instruction: 0xf8aef0cd │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf8c6f0cd │ │ │ │ + @ instruction: 0xf8aaf0cd │ │ │ │ @ instruction: 0x4606465a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x18920ea │ │ │ │ + blx 0x11920ea │ │ │ │ cmple r2, r0, lsl #24 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ - @ instruction: 0xf838f0e4 │ │ │ │ + @ instruction: 0xf81cf0e4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - cdp2 0, 2, cr15, cr6, cr13, {6} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr13, {6} │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [r3], -r9, ror #29 @ │ │ │ │ + strbmi pc, [r3], -sp, asr #29 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -pc, ror #24 @ │ │ │ │ + @ instruction: 0x4633fc53 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621fc95 │ │ │ │ + @ instruction: 0x4621fc79 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - strbmi pc, [r3], -sp, lsl #28 @ │ │ │ │ + @ instruction: 0x4643fdf1 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0701 │ │ │ │ andcs fp, r6, r0 │ │ │ │ - stc2l 0, cr15, [ip, #-912] @ 0xfffffc70 │ │ │ │ + ldc2 0, cr15, [r0, #-912]! @ 0xfffffc70 │ │ │ │ strtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd9702 │ │ │ │ strls r9, [r0], -r4 │ │ │ │ - stc2l 0, cr15, [r2, #-912] @ 0xfffffc70 │ │ │ │ + stc2 0, cr15, [r6, #-912]! @ 0xfffffc70 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r1, r0 │ │ │ │ rscscs r4, pc, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - ldrbmi pc, [sl], -r7, ror #27 @ │ │ │ │ + ldrbmi pc, [sl], -fp, asr #27 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r9, [r0], -r5 │ │ │ │ - @ instruction: 0xf964f0e4 │ │ │ │ + @ instruction: 0xf948f0e4 │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf95ef0e4 │ │ │ │ + @ instruction: 0xf942f0e4 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ adcmi r4, r2, r8, lsr #12 │ │ │ │ ldrbne r3, [r3, r1, lsl #20] │ │ │ │ - ldc2l 0, cr15, [r2, #820] @ 0x334 │ │ │ │ + ldc2 0, cr15, [r6, #820]! @ 0x334 │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4643fe95 │ │ │ │ + @ instruction: 0x4643fe79 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4633fc1b │ │ │ │ + @ instruction: 0x4633fbff │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r1, asr #24 │ │ │ │ + strtmi pc, [r1], -r5, lsr #24 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - @ instruction: 0x4643fdb9 │ │ │ │ + @ instruction: 0x4643fd9d │ │ │ │ @ instruction: 0x4621463a │ │ │ │ andlt lr, r0, sp, asr #19 │ │ │ │ strls r2, [r2, -r6] │ │ │ │ - ldc2l 0, cr15, [sl], #912 @ 0x390 │ │ │ │ + ldc2l 0, cr15, [lr], {228} @ 0xe4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #640 @ 0x280 │ │ │ │ - stc2 0, cr15, [sl, #820]! @ 0x334 │ │ │ │ + stc2 0, cr15, [lr, #820] @ 0x334 │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r9, [r1, -r8] │ │ │ │ @ instruction: 0xf0e49600 │ │ │ │ - andlt pc, r7, r9, ror #25 │ │ │ │ + andlt pc, r7, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebad09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - @ instruction: 0xff5ef0cc │ │ │ │ + @ instruction: 0xff42f0cc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - @ instruction: 0xf04ffb9d │ │ │ │ + @ instruction: 0xf04ffb81 │ │ │ │ @ instruction: 0xf04f31ff │ │ │ │ @ instruction: 0xf0cd30ff │ │ │ │ - @ instruction: 0x4633fbf3 │ │ │ │ + @ instruction: 0x4633fbd7 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0d5200a │ │ │ │ - qasxmi pc, sl, fp @ │ │ │ │ + qadd16mi pc, sl, pc @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrrc2 0, 13, pc, sl, cr3 @ │ │ │ │ + ldc2 0, cr15, [lr], #-844 @ 0xfffffcb4 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldclt 0, cr15, [sl], {211} @ 0xd3 │ │ │ │ + bllt 0x1223c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [pc], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - ldrtmi pc, [sl], -pc, lsr #30 @ │ │ │ │ + shadd16mi pc, sl, r3 @ │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xfe812266 │ │ │ │ + blx 0xfe112266 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - blx 0xff212256 │ │ │ │ + blx 0xfeb12256 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ andls r4, r0, r9, lsr #12 │ │ │ │ strls r2, [r1], #-10 │ │ │ │ - @ instruction: 0xff0ef0d5 │ │ │ │ + mrc2 0, 7, pc, cr2, cr5, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -sp, lsr #24 │ │ │ │ + @ instruction: 0x4622fc11 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d341f0 │ │ │ │ - svclt 0x0000bbed │ │ │ │ + svclt 0x0000bbd1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bffb5 │ │ │ │ + @ instruction: 0x464bff99 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x29230e │ │ │ │ + blx 0xffb9230c │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr4, {7} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr4, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8ecf0e4 │ │ │ │ + @ instruction: 0xf8d0f0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmlt sl!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt lr, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - @ instruction: 0x4604fed5 │ │ │ │ - cdp2 0, 13, cr15, cr2, cr12, {6} │ │ │ │ + @ instruction: 0x4604feb9 │ │ │ │ + cdp2 0, 11, cr15, cr6, cr12, {6} │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - strbmi pc, [sl], -pc, asr #29 @ │ │ │ │ + @ instruction: 0x464afeb3 │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strbmi pc, [sl], -sp, lsl #22 @ │ │ │ │ + @ instruction: 0x464afaf1 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0xff692332 │ │ │ │ + blx 0xfef92332 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x4632fbd3 │ │ │ │ + @ instruction: 0x4632fbb7 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 0, 2, pc, cr10, cr4, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr14, cr4, {6} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xff0cf0d3 │ │ │ │ + mrc2 0, 7, pc, cr0, cr3, {6} │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - mcr2 0, 1, pc, cr0, cr3, {6} @ │ │ │ │ + mcr2 0, 0, pc, cr4, cr3, {6} @ │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - blx 0x1292352 │ │ │ │ + blx 0xb92352 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - mrc2 0, 4, pc, cr0, cr5, {6} │ │ │ │ + mrc2 0, 3, pc, cr4, cr5, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -pc, lsr #23 │ │ │ │ + @ instruction: 0x4622fb93 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000bb6f │ │ │ │ + svclt 0x0000bb53 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bff37 │ │ │ │ + @ instruction: 0x464bff1b │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfe312408 │ │ │ │ + blx 0x1c12408 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xff212414 │ │ │ │ + blx 0xfeb12414 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf86ef0e4 │ │ │ │ + @ instruction: 0xf852f0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt ip!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r0!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - strbmi pc, [fp], -fp, lsl #30 @ │ │ │ │ + strbmi pc, [fp], -pc, ror #29 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1d92460 │ │ │ │ + blx 0x1692460 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - ldc2 0, cr15, [sl, #912] @ 0x390 │ │ │ │ + ldc2l 0, cr15, [lr, #-912]! @ 0xfffffc70 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf842f0e4 │ │ │ │ + @ instruction: 0xf826f0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt r0, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00f4f0e3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - strmi pc, [r4], -fp, lsr #28 │ │ │ │ - cdp2 0, 2, cr15, cr8, cr12, {6} │ │ │ │ + strmi pc, [r4], -pc, lsl #28 │ │ │ │ + cdp2 0, 0, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - strbmi pc, [sl], -r5, lsr #28 @ │ │ │ │ + strbmi pc, [sl], -r9, lsl #28 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afa93 │ │ │ │ + @ instruction: 0x464afa77 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0xc12486 │ │ │ │ + blx 0x512486 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - strtmi pc, [sl], -r9, lsr #22 │ │ │ │ + strtmi pc, [sl], -sp, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfed92498 │ │ │ │ + blx 0xfe692498 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - mcr2 0, 3, pc, cr2, cr3, {6} @ │ │ │ │ + mcr2 0, 2, pc, cr6, cr3, {6} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - ldc2l 0, cr15, [r6, #-844]! @ 0xfffffcb4 │ │ │ │ + ldc2l 0, cr15, [sl, #-844] @ 0xfffffcb4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - blx 0xfe8124a4 │ │ │ │ + blx 0xfe1124a4 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - stc2l 0, cr15, [r6, #852]! @ 0x354 │ │ │ │ + stc2l 0, cr15, [sl, #852] @ 0x354 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r5, lsl #22 │ │ │ │ + strtmi pc, [r2], -r9, ror #21 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000bac5 │ │ │ │ + svclt 0x0000baa9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2l 0, cr15, [ip, #816] @ 0x330 │ │ │ │ + stc2l 0, cr15, [r0, #816] @ 0x330 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fa7b │ │ │ │ + @ instruction: 0x4621fa5f │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629f8bd │ │ │ │ + strtmi pc, [r9], -r1, lsr #17 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff8b7 │ │ │ │ + @ instruction: 0xf04ff89b │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -fp, lsl #26 │ │ │ │ + strtmi pc, [sl], -pc, ror #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8c8f0dc │ │ │ │ + @ instruction: 0xf8acf0dc │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000b8c1 │ │ │ │ + svclt 0x0000b8a5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2 0, cr15, [sl, #816]! @ 0x330 │ │ │ │ + stc2 0, cr15, [lr, #816] @ 0x330 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r9, asr #20 │ │ │ │ + strtmi pc, [r1], -sp, lsr #20 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r3, asr #16 │ │ │ │ + strtmi pc, [r9], -r7, lsr #16 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff83d │ │ │ │ + @ instruction: 0xf04ff821 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afcd9 │ │ │ │ + @ instruction: 0x462afcbd │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf87ef0dc │ │ │ │ + @ instruction: 0xf862f0dc │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000b877 │ │ │ │ + svclt 0x0000b85b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2l 0, cr15, [r8, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2l 0, cr15, [ip, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fa17 │ │ │ │ + @ instruction: 0x4621f9fb │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629ffdf │ │ │ │ + strtmi pc, [r9], -r3, asr #31 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04fffd9 │ │ │ │ + @ instruction: 0xf04fffbd │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r7, lsr #25 │ │ │ │ + strtmi pc, [sl], -fp, lsl #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf864f0dc │ │ │ │ + @ instruction: 0xf848f0dc │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000b85d │ │ │ │ + svclt 0x0000b841 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [r6, #-816] @ 0xfffffcd0 │ │ │ │ + stc2 0, cr15, [sl, #-816]! @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r5, ror #19 │ │ │ │ + strtmi pc, [r1], -r9, asr #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -sp, lsl #31 │ │ │ │ + qsub16mi pc, r9, r1 @ │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04fff87 │ │ │ │ + @ instruction: 0xf04fff6b │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afc75 │ │ │ │ + @ instruction: 0x462afc59 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf81af0dc │ │ │ │ + @ instruction: 0xfffef0db │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000b813 │ │ │ │ + @ instruction: 0xf0db40f8 │ │ │ │ + svclt 0x0000bff7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf64ffd15 │ │ │ │ + @ instruction: 0xf64ffcf9 │ │ │ │ @ instruction: 0x460471ff │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - @ instruction: 0xf9aef0cd │ │ │ │ + @ instruction: 0xf992f0cd │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32210 │ │ │ │ - ldrtmi pc, [r2], -r1, lsl #26 @ │ │ │ │ + ldrtmi pc, [r2], -r5, ror #25 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf9a6f0d3 │ │ │ │ + @ instruction: 0xf98af0d3 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r1, lsr #19 │ │ │ │ + strtmi pc, [r2], -r5, lsl #19 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdblt sl!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt lr, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf04ffceb │ │ │ │ + @ instruction: 0xf04ffccf │ │ │ │ @ instruction: 0x460411ff │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf984f0cd │ │ │ │ + @ instruction: 0xf968f0cd │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32208 │ │ │ │ - @ instruction: 0x4632fcd7 │ │ │ │ + @ instruction: 0x4632fcbb │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf97cf0d3 │ │ │ │ + @ instruction: 0xf960f0d3 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622f977 │ │ │ │ + @ instruction: 0x4622f95b │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdblt r0, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt r4!, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r1, asr #25 │ │ │ │ + strtmi pc, [r9], -r5, lsr #25 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r7, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x00c0f0db │ │ │ │ + svclt 0x00a4f0db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfd5b │ │ │ │ + @ instruction: 0x464bfd3f │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8c4f0e4 │ │ │ │ + @ instruction: 0xf8a8f0e4 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf900f0e4 │ │ │ │ + @ instruction: 0xf8e4f0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr3, {7} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr3, {7} │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 6, cr15, cr0, cr3, {7} │ │ │ │ + cdplt 0, 4, cr15, cr4, cr3, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - @ instruction: 0x4643fd31 │ │ │ │ + @ instruction: 0x4643fd15 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xe12816 │ │ │ │ + blx 0x712816 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xfe492822 │ │ │ │ + blx 0x1d92822 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmlt ip, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r0!, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - strbmi pc, [r3], -sp, lsl #26 @ │ │ │ │ + @ instruction: 0x4643fcf1 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x111285e │ │ │ │ + blx 0xa1285e │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xff792868 │ │ │ │ + blx 0xff092868 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdalt r8!, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt ip, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2 0, cr15, [r2], {204} @ 0xcc │ │ │ │ + blx 0xffa12832 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -fp, ror #28 │ │ │ │ + strtmi pc, [r1], -pc, asr #28 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf8ccf0d1 │ │ │ │ + @ instruction: 0xf8b0f0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #17 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #17 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mcr2 0, 4, pc, cr0, cr0, {6} @ │ │ │ │ + mcr2 0, 3, pc, cr4, cr0, {6} @ │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #26 @ │ │ │ │ + @ instruction: 0x4632fd33 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stcllt 0, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ + stclt 0, cr15, [ip, #-832]! @ 0xfffffcc0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xff61288a │ │ │ │ + blx 0xfef1288a │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fe3f │ │ │ │ + strtmi pc, [r1], -r3, lsr #28 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf842f0d1 │ │ │ │ + @ instruction: 0xf826f0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631f83d │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #16 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mrc2 0, 2, pc, cr4, cr0, {6} │ │ │ │ + mrc2 0, 1, pc, cr8, cr0, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #26 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #26 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldclt 0, cr15, [ip, #-832] @ 0xfffffcc0 │ │ │ │ + stclt 0, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfeb128e2 │ │ │ │ + blx 0xfe4128e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621fc7b │ │ │ │ + @ instruction: 0x4621fc5f │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf874f0d1 │ │ │ │ + @ instruction: 0xf858f0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #16 @ │ │ │ │ + @ instruction: 0x4631f853 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mcr2 0, 1, pc, cr8, cr0, {6} @ │ │ │ │ + mcr2 0, 0, pc, cr12, cr0, {6} @ │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fd55 │ │ │ │ + @ instruction: 0x4632fd39 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stcllt 0, cr15, [lr, #-832] @ 0xfffffcc0 │ │ │ │ + ldclt 0, cr15, [r2, #-832]! @ 0xfffffcc0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x201293a │ │ │ │ + blx 0x191293a │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -pc, asr #24 │ │ │ │ + @ instruction: 0x4621fc33 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xffeaf0d0 │ │ │ │ + @ instruction: 0xffcef0d0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #31 @ │ │ │ │ + ldrtmi pc, [r1], -r9, asr #31 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 0, cr15, [ip, #832]! @ 0x340 │ │ │ │ + stc2l 0, cr15, [r0, #832]! @ 0x340 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #26 @ │ │ │ │ + ldrtmi pc, [r2], -sp, lsl #26 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [r2, #-832]! @ 0xfffffcc0 │ │ │ │ + stclt 0, cr15, [r6, #-832] @ 0xfffffcc0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe212992 │ │ │ │ + blx 0x1b12992 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fb11 │ │ │ │ + @ instruction: 0x4621faf5 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -r7, ror #28 │ │ │ │ + strtmi pc, [r9], -fp, asr #28 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffe61 │ │ │ │ + @ instruction: 0xf04ffe45 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462afab5 │ │ │ │ + @ instruction: 0x462afa99 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r2, #-888] @ 0xfffffc88 │ │ │ │ + stc2l 0, cr15, [r6], #888 @ 0x378 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bcfb │ │ │ │ + svclt 0x0000bcdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x15929f6 │ │ │ │ + blx 0xe929f6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fadf │ │ │ │ + strtmi pc, [r1], -r3, asr #21 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fdbb │ │ │ │ + @ instruction: 0x4629fd9f │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffdb5 │ │ │ │ + @ instruction: 0xf04ffd99 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r3, lsl #21 │ │ │ │ + strtmi pc, [sl], -r7, ror #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r0], {222} @ 0xde │ │ │ │ + ldc2 0, cr15, [r4], #888 @ 0x378 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bcc9 │ │ │ │ + svclt 0x0000bcad │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0xff592a62 │ │ │ │ + blx 0xfee92a62 │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffd41 │ │ │ │ + @ instruction: 0xf04ffd25 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 10, cr15, cr4, cr3, {7} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr3, {7} │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - @ instruction: 0x4642fe9d │ │ │ │ + strbmi pc, [r2], -r1, lsl #29 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #18 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #18 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -r5, lsr #25 @ │ │ │ │ + ldrbmi pc, [r3], -r9, lsl #25 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - shadd16mi pc, r3, r9 @ │ │ │ │ + @ instruction: 0x4633fefd │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - svclt 0x0010f0e3 │ │ │ │ + cdplt 0, 15, cr15, cr4, cr3, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0xfe492aea │ │ │ │ + blx 0x1d92aea │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffcfd │ │ │ │ + @ instruction: 0xf04ffce1 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 5, cr15, cr8, cr3, {7} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr3, {7} │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - @ instruction: 0x4642fe51 │ │ │ │ + @ instruction: 0x4642fe35 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - ldrtmi pc, [r2], -r3, ror #17 @ │ │ │ │ + ldrtmi pc, [r2], -r7, asr #17 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -r1, ror #24 @ │ │ │ │ + ldrbmi pc, [r3], -r5, asr #24 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x4633fed5 │ │ │ │ + @ instruction: 0x4633feb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 12, cr15, cr12, cr3, {7} │ │ │ │ + cdplt 0, 11, cr15, cr0, cr3, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe712b68 │ │ │ │ + blx 0x2012b68 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -r5, lsr #20 │ │ │ │ + strtmi pc, [r1], -r9, lsl #20 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fd33 │ │ │ │ + @ instruction: 0x4629fd17 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffd2d │ │ │ │ + @ instruction: 0xf04ffd11 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r9, asr #19 │ │ │ │ + strtmi pc, [sl], -sp, lsr #19 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x12bee │ │ │ │ + blx 0xff912bee │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bbf7 │ │ │ │ + svclt 0x0000bbdb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1a92bcc │ │ │ │ + blx 0x1392bcc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621f9f3 │ │ │ │ + @ instruction: 0x4621f9d7 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -pc, lsr #25 │ │ │ │ + @ instruction: 0x4629fc93 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffca9 │ │ │ │ + @ instruction: 0xf04ffc8d │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462af997 │ │ │ │ + @ instruction: 0x462af97b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff392c52 │ │ │ │ + blx 0xfec92c52 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bbc5 │ │ │ │ + svclt 0x0000bba9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadaf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x112c30 │ │ │ │ + @ instruction: 0xf9e6f0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fcf7 │ │ │ │ + @ instruction: 0x4621fcdb │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 6, pc, cr12, cr0, {6} @ │ │ │ │ + mrc2 0, 5, pc, cr0, cr0, {6} │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #29 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #29 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2 0, cr15, [r0], {208} @ 0xd0 │ │ │ │ + stc2l 0, cr15, [r4], #-832 @ 0xfffffcc0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #22 @ │ │ │ │ + @ instruction: 0x4632fb33 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1292c80 │ │ │ │ + bllt 0xb92c80 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9d6f0cc │ │ │ │ + @ instruction: 0xf9baf0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -fp, asr #25 │ │ │ │ + strtmi pc, [r1], -pc, lsr #25 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 2, pc, cr2, cr0, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr6, cr0, {6} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fe3d │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #28 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mrrc2 0, 13, pc, r4, cr0 @ │ │ │ │ + ldc2 0, cr15, [r8], #-832 @ 0xfffffcc0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #22 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #22 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x792cd8 │ │ │ │ + bllt 0x92cd8 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccc 6, cr15, [ip], {68} @ 0x44 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b8b5 │ │ │ │ + svclt 0x0000b899 │ │ │ │ @ instruction: 0x008b95b4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b89d │ │ │ │ + svclt 0x0000b881 │ │ │ │ addeq r9, fp, r4, lsl #11 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b885 │ │ │ │ + svclt 0x0000b869 │ │ │ │ addeq r9, fp, r4, asr r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b86d │ │ │ │ + svclt 0x0000b851 │ │ │ │ addeq r9, fp, r4, lsr #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccs 6, cr15, [ip], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b855 │ │ │ │ + svclt 0x0000b839 │ │ │ │ strdeq r9, [fp], r4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b83d │ │ │ │ + svclt 0x0000b821 │ │ │ │ addeq r9, fp, r4, asr #9 │ │ │ │ @ instruction: 0xf0d12220 │ │ │ │ - svclt 0x0000baed │ │ │ │ + svclt 0x0000bad1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebadcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xffc4f0d3 │ │ │ │ + @ instruction: 0xffa8f0d3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mcrrlt 0, 13, pc, ip, cr4 @ │ │ │ │ + ldclt 0, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4629f939 │ │ │ │ + @ instruction: 0x4629f91d │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r9], -fp, lsr #28 │ │ │ │ + strtmi pc, [r9], -pc, lsl #28 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - ldrtmi pc, [r2], -r7, lsl #19 @ │ │ │ │ + ldrtmi pc, [r2], -fp, ror #18 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stcllt 0, cr15, [ip, #-840]! @ 0xfffffcb8 │ │ │ │ + ldcllt 0, cr15, [r0, #-840] @ 0xfffffcb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4629f91d │ │ │ │ + strtmi pc, [r9], -r1, lsl #18 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ @ instruction: 0x462afbf9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff512ecc │ │ │ │ + bllt 0xfee12ecc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r7, lsl #18 │ │ │ │ + strtmi pc, [r9], -fp, ror #17 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r9], -r3, lsr #29 │ │ │ │ + strtmi pc, [r9], -r7, lsl #29 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - @ instruction: 0x4632f8f7 │ │ │ │ + @ instruction: 0x4632f8db │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 0, cr15, [sl, #-840]! @ 0xfffffcb8 │ │ │ │ + ldclt 0, cr15, [lr, #-840] @ 0xfffffcb8 │ │ │ │ andsle r2, sp, r0, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xf8b4f0cc │ │ │ │ + @ instruction: 0xf898f0cc │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - stc2 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ + ldc2l 0, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x463afd7d │ │ │ │ + ldrtmi pc, [sl], -r1, ror #26 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x292f00 │ │ │ │ + stmiblt ip!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0d02100 │ │ │ │ - svclt 0x0000b9df │ │ │ │ + svclt 0x0000b9c3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaddd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - @ instruction: 0xf892f0cc │ │ │ │ + @ instruction: 0xf876f0cc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmiblt ip!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ andsle r2, lr, r0, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - mcrne 8, 3, pc, cr2, cr7, {3} @ │ │ │ │ + mcrne 8, 3, pc, cr2, cr11, {2} @ │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d14607 │ │ │ │ - @ instruction: 0x4622fc51 │ │ │ │ + @ instruction: 0x4622fc35 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - stc2l 0, cr15, [r2], #832 @ 0x340 │ │ │ │ + stc2l 0, cr15, [r6], {208} @ 0xd0 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - movwcs fp, #6603 @ 0x19cb │ │ │ │ + movwcs fp, #6575 @ 0x19af │ │ │ │ @ instruction: 0xf0d1221f │ │ │ │ - svclt 0x0000bc41 │ │ │ │ + svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebade4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d6a40 │ │ │ │ + blmi 0x3d69d0 │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff62f0cc │ │ │ │ + @ instruction: 0xff46f0cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r0, lsl #6 │ │ │ │ ldrdeq r9, [fp], r8 │ │ │ │ @@ -72311,420 +72311,420 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d69d0 │ │ │ │ + blmi 0x3d6960 │ │ │ │ cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff2af0cc │ │ │ │ + @ instruction: 0xff0ef0cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umulleq r9, fp, r0, r2 │ │ │ │ addeq r9, fp, r8, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x354da0 │ │ │ │ + @ instruction: 0xf0cb460e │ │ │ │ + blmi 0x356d30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R8_usr, r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - strtmi pc, [r2], -r9, ror #29 │ │ │ │ + strtmi pc, [r2], -sp, asr #29 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3930d4 │ │ │ │ + blt 0xffc930d4 │ │ │ │ addeq r9, fp, r4, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - blmi 0x356d58 │ │ │ │ + blmi 0x356ce8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscs pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - strtmi pc, [r2], -r5, asr #29 │ │ │ │ + strtmi pc, [r2], -r9, lsr #29 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe813134 │ │ │ │ + blt 0xfe113134 │ │ │ │ addeq r9, fp, ip, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0x4604ffd1 │ │ │ │ - @ instruction: 0xffcef0cb │ │ │ │ + @ instruction: 0x4604ffb5 │ │ │ │ + @ instruction: 0xffb2f0cb │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0], {211} @ 0xd3 │ │ │ │ + stc2 0, cr15, [r4], #844 @ 0x34c │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf81cf0d3 │ │ │ │ + @ instruction: 0xf800f0d3 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -r3, lsl #24 │ │ │ │ + strtmi pc, [r2], -r7, ror #23 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfff93144 │ │ │ │ + bllt 0xff893144 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebae004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - strmi pc, [r4], -sp, lsr #31 │ │ │ │ - @ instruction: 0xffaaf0cb │ │ │ │ + @ instruction: 0x4604ff91 │ │ │ │ + @ instruction: 0xff8ef0cb │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r6, #-844] @ 0xfffffcb4 │ │ │ │ + stc2 0, cr15, [sl, #-844]! @ 0xfffffcb4 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xff9af0d2 │ │ │ │ + @ instruction: 0xff7ef0d2 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x4622fbdf │ │ │ │ + strtmi pc, [r2], -r3, asr #23 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff69318c │ │ │ │ + bllt 0xfef9318c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46074699 │ │ │ │ - @ instruction: 0xff86f0cb │ │ │ │ + @ instruction: 0xff6af0cb │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - cdpne 15, 7, cr15, cr2, cr3, {4} │ │ │ │ + cdpne 15, 7, cr15, cr2, cr7, {3} │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf0d44680 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #26 @ │ │ │ │ + ldrtmi pc, [r2], -r5, lsl #26 @ │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strbmi pc, [r2], -pc, asr #31 @ │ │ │ │ + @ instruction: 0x4642ffb3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfee131d2 │ │ │ │ + blx 0xfe7131d2 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000bbaf │ │ │ │ + svclt 0x0000bb93 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - @ instruction: 0xff28f0cb │ │ │ │ + @ instruction: 0xff0cf0cb │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #30 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #30 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf8e4f0d0 │ │ │ │ + @ instruction: 0xf8c8f0d0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x462af8df │ │ │ │ + strtmi pc, [sl], -r3, asr #17 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - stc2l 0, cr15, [lr], #-836 @ 0xfffffcbc │ │ │ │ + mrrc2 0, 13, pc, r2, cr1 @ │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt r0!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r4, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - cdp2 0, 15, cr15, cr12, cr11, {6} │ │ │ │ + cdp2 0, 14, cr15, cr0, cr11, {6} │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4632fef9 │ │ │ │ + @ instruction: 0x4632fedd │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf8b8f0d0 │ │ │ │ + @ instruction: 0xf89cf0d0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x462af8b3 │ │ │ │ + @ instruction: 0x462af897 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - mcrr2 0, 13, pc, r2, cr1 @ │ │ │ │ + stc2 0, cr15, [r6], #-836 @ 0xfffffcbc │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdalt r4, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r8!, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - @ instruction: 0xff04f0cb │ │ │ │ + cdp2 0, 14, cr15, cr8, cr11, {6} │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r1, lsl #30 @ │ │ │ │ + ldrtmi pc, [r2], -r5, ror #29 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - blx 0x1c932be │ │ │ │ + blx 0x15932be │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [sl], -fp, ror #22 │ │ │ │ + strtmi pc, [sl], -pc, asr #22 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - mrc2 0, 6, pc, cr14, cr4, {6} │ │ │ │ + mcr2 0, 6, pc, cr2, cr4, {6} @ │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xb132e8 │ │ │ │ + bllt 0x4132e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr11, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr11, {6} │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4632fed5 │ │ │ │ + @ instruction: 0x4632feb9 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - blx 0x1193316 │ │ │ │ + blx 0xa93316 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462afb3f │ │ │ │ + strtmi pc, [sl], -r3, lsr #22 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - mrc2 0, 5, pc, cr2, cr4, {6} │ │ │ │ + mrc2 0, 4, pc, cr6, cr4, {6} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13340 │ │ │ │ + blt 0xff913340 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - strmi pc, [r5], -r1, ror #30 │ │ │ │ - @ instruction: 0xff5ef0cb │ │ │ │ + strmi pc, [r5], -r5, asr #30 │ │ │ │ + @ instruction: 0xff42f0cb │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strbmi pc, [fp], -r3, ror #26 @ │ │ │ │ + strbmi pc, [fp], -r7, asr #26 @ │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x463bfdbd │ │ │ │ + ldrtmi pc, [fp], -r1, lsr #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x462bfabb │ │ │ │ + @ instruction: 0x462bfa9f │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000ba9d │ │ │ │ + svclt 0x0000ba81 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - @ instruction: 0x4605ff33 │ │ │ │ - @ instruction: 0xff30f0cb │ │ │ │ + @ instruction: 0x4605ff17 │ │ │ │ + @ instruction: 0xff14f0cb │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strbmi pc, [fp], -r5, ror #26 @ │ │ │ │ + strbmi pc, [fp], -r9, asr #26 @ │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x463bfcff │ │ │ │ + ldrtmi pc, [fp], -r3, ror #25 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strtmi pc, [fp], -sp, lsl #21 │ │ │ │ + @ instruction: 0x462bfa71 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000ba6f │ │ │ │ + svclt 0x0000ba53 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ strmi r4, [lr], -r0, lsl #13 │ │ │ │ - cdp2 0, 5, cr15, cr0, cr11, {6} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr11, {6} │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ teqmi fp, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0cbd019 │ │ │ │ - cdpne 14, 6, cr15, cr10, cr9, {2} │ │ │ │ + cdpne 14, 6, cr15, cr10, cr13, {1} │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d44681 │ │ │ │ - strtmi pc, [sl], -r7, ror #23 │ │ │ │ + strtmi pc, [sl], -fp, asr #23 │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x464afe37 │ │ │ │ + @ instruction: 0x464afe1b │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1f93444 │ │ │ │ + blx 0x1893444 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - @ instruction: 0x4631ba75 │ │ │ │ + @ instruction: 0x4631ba59 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - mcr2 0, 1, pc, cr6, cr2, {6} @ │ │ │ │ + mcr2 0, 0, pc, cr10, cr2, {6} @ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000ba69 │ │ │ │ + svclt 0x0000ba4d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - stccs 13, cr15, [r0, #-908]! @ 0xfffffc74 │ │ │ │ + stccs 13, cr15, [r0, #-796]! @ 0xfffffce4 │ │ │ │ andsle r4, r8, r4, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #812] @ 0x32c │ │ │ │ + stc2l 0, cr15, [r2, #812] @ 0x32c │ │ │ │ cdpne 3, 6, cr2, cr10, cr1, {0} │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - @ instruction: 0xf9b8f0d1 │ │ │ │ + @ instruction: 0xf99cf0d1 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - strbmi pc, [r2], -r9, asr #20 @ │ │ │ │ + strbmi pc, [r2], -sp, lsr #20 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff34f0cf │ │ │ │ + @ instruction: 0xff18f0cf │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - ldrtmi fp, [r1], -sp, lsr #30 │ │ │ │ + shadd16mi fp, r1, r1 │ │ │ │ @ instruction: 0xf0d0221f │ │ │ │ - @ instruction: 0x4622fa39 │ │ │ │ + @ instruction: 0x4622fa1d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0022f0cf │ │ │ │ + svclt 0x0006f0cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ - msrvs SPSR_, #1879048196 @ 0x70000004 │ │ │ │ + msrvs CPSR_f, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8534615 │ │ │ │ @ instruction: 0xf0cb8020 │ │ │ │ - vceq.f32 d31, d7, d15 │ │ │ │ + vmla.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r7], -lr, ror #4 │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - blls 0x356e68 │ │ │ │ + blls 0x356df8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0de9402 │ │ │ │ - andlt pc, r4, r5, asr #28 │ │ │ │ + andlt pc, r4, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [r4], -ip │ │ │ │ - ldc2l 0, cr15, [r6, #812] @ 0x32c │ │ │ │ + ldc2 0, cr15, [sl, #812]! @ 0x32c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 14, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 0, 13, cr15, cr2, cr15, {6} │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - mcr2 0, 0, pc, cr12, cr14, {6} @ │ │ │ │ + ldc2l 0, cr15, [r0, #888]! @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [ip], -ip │ │ │ │ - ldc2 0, cr15, [ip, #812] @ 0x32c │ │ │ │ + stc2 0, cr15, [r0, #812] @ 0x32c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 11, cr15, cr4, cr15, {6} │ │ │ │ + cdp2 0, 9, cr15, cr8, cr15, {6} │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - ldc2l 0, cr15, [r2, #888] @ 0x378 │ │ │ │ + ldc2 0, cr15, [r6, #888]! @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0x8014f8dc │ │ │ │ - stc2l 0, cr15, [r2, #-812]! @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r6, #-812] @ 0xfffffcd4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 7, cr15, cr10, cr15, {6} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr15, {6} │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - ldc2 0, cr15, [r8, #888] @ 0x378 │ │ │ │ + ldc2l 0, cr15, [ip, #-888]! @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72734,15 +72734,15 @@ │ │ │ │ blvc 0x3929e8 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #32] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, fp, lsr #21 │ │ │ │ + andlt pc, r4, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72752,15 +72752,15 @@ │ │ │ │ blvc 0x3d2a34 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #28] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r5, lsl #21 │ │ │ │ + andlt pc, r4, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72771,15 +72771,15 @@ │ │ │ │ blvc 0x3d2a84 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #12] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, sp, asr sl @ │ │ │ │ + andlt pc, r4, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72790,15 +72790,15 @@ │ │ │ │ blvc 0x3d2ad4 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #8] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r5, lsr sl @ │ │ │ │ + andlt pc, r4, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72809,15 +72809,15 @@ │ │ │ │ blvc 0x3d2b24 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #24] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, sp, lsl #20 │ │ │ │ + strdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72826,29 +72826,29 @@ │ │ │ │ blcc 0xa76fc │ │ │ │ b 0x1427f68 │ │ │ │ bl 0x1df4884 │ │ │ │ svclt 0x00bc0c04 │ │ │ │ ldrtmi r4, [r4], -fp, lsr #12 │ │ │ │ strcc lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0e1bc70 │ │ │ │ - svclt 0x0000bd55 │ │ │ │ + svclt 0x0000bd39 │ │ │ │ @ instruction: 0xf04fb530 │ │ │ │ stcls 12, cr0, [r3, #-32] @ 0xffffffe0 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ stcls 5, cr4, [r4, #-404] @ 0xfffffe6c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ movwmi lr, #23005 @ 0x59dd │ │ │ │ vmoveq.16 d14[1], lr │ │ │ │ vldr d13, [pc, #32] @ 0x5754c │ │ │ │ strtmi r7, [r2], -r6, lsl #22 │ │ │ │ blvc 0x152b68 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 0, 3, cr15, cr8, cr0, {7} │ │ │ │ + cdplt 0, 1, cr15, cr12, cr0, {7} │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [lr], {225} @ 0xe1 │ │ │ │ + ldcllt 0, cr15, [r2], #-900 @ 0xfffffc7c │ │ │ │ ... │ │ │ │ @ instruction: 0x4603b4f0 │ │ │ │ strmi r2, [r8], -r8, lsl #8 │ │ │ │ bmi 0x368d9c │ │ │ │ ldrcs r4, [ip, #-156] @ 0xffffff64 │ │ │ │ cdpls 12, 0, cr3, cr4, cr1, {0} │ │ │ │ blx 0x1bf17a │ │ │ │ @@ -72856,74 +72856,74 @@ │ │ │ │ strbvc lr, [r4, #2639]! @ 0xa4f │ │ │ │ bl 0x1e3dd88 │ │ │ │ movwls r0, #27653 @ 0x6c05 │ │ │ │ @ instruction: 0x4634bfbc │ │ │ │ blls 0x228e70 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf0dfbcf0 │ │ │ │ - svclt 0x0000bc0f │ │ │ │ - eorseq r7, r3, r0, lsl #13 │ │ │ │ + svclt 0x0000bbf3 │ │ │ │ + eorseq r7, r3, r8, asr #12 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #30 │ │ │ │ addsmi r4, pc, #20, 12 @ 0x1400000 │ │ │ │ b 0x143ddb8 │ │ │ │ blls 0x1f4d2c │ │ │ │ strmi r9, [lr], r8, lsl #28 │ │ │ │ streq lr, [r5, #-2931] @ 0xfffff48d │ │ │ │ strtmi sp, [r1], -ip, lsl #20 │ │ │ │ strmi r4, [r4], r9, lsl #24 │ │ │ │ @ instruction: 0x4633251c │ │ │ │ blx 0x1a8f7a │ │ │ │ strls r4, [r7], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xffc93940 │ │ │ │ + bllt 0xff593940 │ │ │ │ @ instruction: 0x96054613 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e040f0 │ │ │ │ - svclt 0x0000bbb5 │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + svclt 0x0000bb99 │ │ │ │ + ldrhteq r7, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x368e38 │ │ │ │ bls 0x2965e8 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ strbtvc lr, [ip], pc, asr #20 │ │ │ │ adcmi r9, r6, #9216 @ 0x2400 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ blx 0x1a8f0a │ │ │ │ strls r4, [r8], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff293990 │ │ │ │ + bllt 0xfeb93990 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 0, cr15, [r4, #896] @ 0x380 │ │ │ │ - eorseq r7, r3, r0, ror #14 │ │ │ │ + stclt 0, cr15, [r8, #896]! @ 0x380 │ │ │ │ + eorseq r7, r3, r8, lsr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x267840 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ stcls 7, cr1, [r9, #-888] @ 0xfffffc88 │ │ │ │ adcmi r4, r6, #148897792 @ 0x8e00000 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ @ instruction: 0x4641251c │ │ │ │ blx 0x1a9016 │ │ │ │ strls r4, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe9139dc │ │ │ │ + bllt 0xfe2139dc │ │ │ │ strls r4, [r6, #-1555] @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e041f0 │ │ │ │ - svclt 0x0000bb67 │ │ │ │ - ldrsbteq r7, [r3], -r0 │ │ │ │ + svclt 0x0000bb4b │ │ │ │ + mlaseq r3, r8, r7, r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0x4607e9dd │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ movwls lr, #39389 @ 0x99dd │ │ │ │ strbvc lr, [ip, pc, asr #20]! │ │ │ │ svclt 0x000842b7 │ │ │ │ @@ -72931,40 +72931,40 @@ │ │ │ │ stcmi 6, cr4, [fp], {21} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ strmi pc, [lr], #-2821 @ 0xfffff4fb │ │ │ │ pop {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf0df43f0 │ │ │ │ - @ instruction: 0x3c01bb79 │ │ │ │ + @ instruction: 0x3c01bb5d │ │ │ │ @ instruction: 0xf1469407 │ │ │ │ @ instruction: 0x960836ff │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff413a48 │ │ │ │ - eorseq r7, r3, r0, asr #16 │ │ │ │ + bllt 0xfed13a48 │ │ │ │ + eorseq r7, r3, r8, lsl #16 │ │ │ │ tstcs ip, #16, 8 @ 0x10000000 │ │ │ │ blx 0x12a6e6 │ │ │ │ strmi r4, [r8], -r0, lsl #8 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strls r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ blmi 0x195854 │ │ │ │ - bllt 0x1893a60 │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + bllt 0x1193a60 │ │ │ │ + eorseq r7, r3, r8, ror r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x1203984 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xffc14010 │ │ │ │ + bl 0xff614010 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x36a418 │ │ │ │ movwls pc, #39940 @ 0x9c04 @ │ │ │ │ tstls r0, #224, 10 @ 0x38000000 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ andeq lr, r2, #121856 @ 0x1dc00 │ │ │ │ @@ -73005,43 +73005,43 @@ │ │ │ │ bge 0x18e03c │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd3d6 │ │ │ │ bls 0xae07e4 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - blmi 0x416370 │ │ │ │ + blmi 0x416300 │ │ │ │ blls 0x8b1848 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ blls 0xafe8b0 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - @ instruction: 0xe7e4fa97 │ │ │ │ - ldc2 2, cr15, [lr, #316]! @ 0x13c │ │ │ │ + @ instruction: 0xe7e4fa7b │ │ │ │ + ldc2 2, cr15, [lr, #316] @ 0x13c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r0, lsr #18 │ │ │ │ + eorseq r7, r3, r8, ror #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x10c3ab8 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x1594144 │ │ │ │ + bl 0xf94144 │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -73074,15 +73074,15 @@ │ │ │ │ vqdmlal.s q8, d16, d1[6] │ │ │ │ tstls ip, #335544320 @ 0x14000000 │ │ │ │ movweq lr, #31320 @ 0x7a58 │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ blls 0xafe990 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - blmi 0x4d618c │ │ │ │ + blmi 0x4d611c │ │ │ │ blls 0x8b195c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -73090,284 +73090,284 @@ │ │ │ │ bge 0x1780d4 │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd52a │ │ │ │ bls 0xae0938 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - @ instruction: 0xe7defa3b │ │ │ │ - stc2 2, cr15, [lr, #-316]! @ 0xfffffec4 │ │ │ │ + bfc pc, #20, #11 @ │ │ │ │ + stc2 2, cr15, [lr, #-316] @ 0xfffffec4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r8, lsr #18 │ │ │ │ + ldrshteq r7, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291b8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [r0], #892 @ 0x37c │ │ │ │ - eorseq r7, r3, r0, lsr r9 │ │ │ │ + ldclt 0, cr15, [r4], {223} @ 0xdf │ │ │ │ + ldrshteq r7, [r3], -r8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291e0 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [ip], {223} @ 0xdf │ │ │ │ - eorseq r7, r3, r0, lsr #19 │ │ │ │ + stclt 0, cr15, [r0], {223} @ 0xdf │ │ │ │ + eorseq r7, r3, r8, ror #18 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129208 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [r8], {223} @ 0xdf │ │ │ │ - eorseq r7, r3, r0, lsl sl │ │ │ │ + stcllt 0, cr15, [ip], #-892 @ 0xfffffc84 │ │ │ │ + ldrsbteq r7, [r3], -r8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129230 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 0, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ - eorseq r7, r3, r0, lsl #21 │ │ │ │ + mrrclt 0, 13, pc, r8, cr15 @ │ │ │ │ + eorseq r7, r3, r8, asr #20 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129258 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 0, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + mcrrlt 0, 13, pc, r4, cr15 @ │ │ │ │ + ldrhteq r7, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c30 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1280 @ 0x500 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf920f0de │ │ │ │ + @ instruction: 0xf904f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c7c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1296 @ 0x510 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8faf0de │ │ │ │ + @ instruction: 0xf8def0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaeca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e92f8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msrvs SPSR_, #1879048196 @ 0x70000004 │ │ │ │ + msrvs CPSR_f, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf9c8f0de │ │ │ │ + @ instruction: 0xf9acf0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaecfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9350 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msrvs SPSR_, #1879048196 @ 0x70000004 │ │ │ │ + msrvs CPSR_f, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf99cf0de │ │ │ │ + @ instruction: 0xf980f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e93a8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msrvs SPSR_, #1879048196 @ 0x70000004 │ │ │ │ + msrvs CPSR_f, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf970f0de │ │ │ │ + @ instruction: 0xf954f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaedac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9400 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msrvs SPSR_, #1879048196 @ 0x70000004 │ │ │ │ + msrvs CPSR_f, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf944f0de │ │ │ │ + @ instruction: 0xf928f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000b91d │ │ │ │ + svclt 0x0000b901 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000b901 │ │ │ │ + svclt 0x0000b8e5 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000b8e5 │ │ │ │ + svclt 0x0000b8c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - @ instruction: 0xf854f0cb │ │ │ │ + @ instruction: 0xf838f0cb │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - movwcs pc, #35987 @ 0x8c93 @ │ │ │ │ + movwcs pc, #35959 @ 0x8c77 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d9, d3 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ b 0x10694f8 │ │ │ │ tstmi r8, #12 │ │ │ │ - ldc2l 0, cr15, [r8], {203} @ 0xcb │ │ │ │ + ldc2 0, cr15, [ip], #812 @ 0x32c │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - @ instruction: 0x462afa1d │ │ │ │ + strtmi pc, [sl], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #-836] @ 0xfffffcbc │ │ │ │ + stc2 0, cr15, [r6, #-836]! @ 0xfffffcbc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d143f8 │ │ │ │ - svclt 0x0000bd03 │ │ │ │ + svclt 0x0000bce7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e955e │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - ldc2 0, cr15, [lr, #-892]! @ 0xfffffc84 │ │ │ │ + stc2 0, cr15, [r2, #-892]! @ 0xfffffc84 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + ldrhteq r7, [r3], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73378,87 +73378,87 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ae1c │ │ │ │ blx 0x9949a8 │ │ │ │ blx 0x9965a8 │ │ │ │ b 0x1316dd4 │ │ │ │ b 0x12da5b4 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - @ instruction: 0xffdef0ca │ │ │ │ + @ instruction: 0xffc2f0ca │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - @ instruction: 0x4621fc1d │ │ │ │ + strtmi pc, [r1], -r1, lsl #24 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - @ instruction: 0x4629fc75 │ │ │ │ + @ instruction: 0x4629fc59 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf99ef0d4 │ │ │ │ + @ instruction: 0xf982f0d4 │ │ │ │ b 0x1c28d54 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - ldrtmi pc, [r1], -fp, ror #24 @ │ │ │ │ + ldrtmi pc, [r1], -pc, asr #24 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9ccf0d4 │ │ │ │ + @ instruction: 0xf9b0f0d4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x462afcd5 │ │ │ │ + @ instruction: 0x462afcb9 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [r6], {209} @ 0xd1 │ │ │ │ + ldcllt 0, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9636 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - ldc2l 0, cr15, [r2], {223} @ 0xdf │ │ │ │ + ldc2 0, cr15, [r6], #892 @ 0x37c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, ror #24 │ │ │ │ + eorseq r7, r3, r8, lsr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xff8af0ca │ │ │ │ + @ instruction: 0xff6ef0ca │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - strdcs pc, [r0, -r9] │ │ │ │ + ldrdcs pc, [r0, -sp] │ │ │ │ @ instruction: 0xf0cb2000 │ │ │ │ - strtmi pc, [r1], -r1, lsr #24 │ │ │ │ + strtmi pc, [r1], -r5, lsl #24 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf982f0d4 │ │ │ │ + @ instruction: 0xf966f0d4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14620 │ │ │ │ - strtmi pc, [r2], -fp, lsl #25 │ │ │ │ + strtmi pc, [r2], -pc, ror #24 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrrlt 0, 13, pc, ip, cr1 @ │ │ │ │ + ldclt 0, cr15, [r0], #-836 @ 0xfffffcbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e96ca │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - stc2 0, cr15, [r8], {223} @ 0xdf │ │ │ │ + stc2l 0, cr15, [ip], #-892 @ 0xfffffc84 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrsbteq r7, [r3], -r0 │ │ │ │ + mlaseq r3, r8, ip, r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73469,559 +73469,559 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15af88 │ │ │ │ blx 0x994b14 │ │ │ │ blx 0x996714 │ │ │ │ b 0x1316f40 │ │ │ │ b 0x12da720 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - @ instruction: 0xff28f0ca │ │ │ │ + @ instruction: 0xff0cf0ca │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - @ instruction: 0x4621fb97 │ │ │ │ + @ instruction: 0x4621fb7b │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - @ instruction: 0x4629fbbf │ │ │ │ + strtmi pc, [r9], -r3, lsr #23 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8e8f0d4 │ │ │ │ + @ instruction: 0xf8ccf0d4 │ │ │ │ b 0x1c28ec0 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - @ instruction: 0x4631fbb5 │ │ │ │ + @ instruction: 0x4631fb99 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf916f0d4 │ │ │ │ + @ instruction: 0xf8faf0d4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x462afc1f │ │ │ │ + strtmi pc, [sl], -r3, lsl #24 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff8942a8 │ │ │ │ + bllt 0xff1942a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e97a2 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - ldc2 0, cr15, [ip], {223} @ 0xdf │ │ │ │ + stc2 0, cr15, [r0], {223} @ 0xdf │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, asr #26 │ │ │ │ + eorseq r7, r3, r8, lsl #26 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129824 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt sl!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + ldmdblt lr, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + eorseq r7, r3, r8, ror sp │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12984c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdblt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq r7, r3, r0, lsr #28 │ │ │ │ + stmdblt sl, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + eorseq r7, r3, r8, ror #27 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129874 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt r2, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - mlaseq r3, r0, lr, r7 │ │ │ │ + ldmdblt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r3, r8, asr lr │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12989c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt lr!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r7, r3, r0, lsl #30 │ │ │ │ + stmdblt r2!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r3, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384274 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2320 @ 0x910 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2l 0, cr15, [lr, #884]! @ 0x374 │ │ │ │ + stc2l 0, cr15, [r2, #884]! @ 0x374 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3842c0 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2336 @ 0x920 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2l 0, cr15, [r8, #884] @ 0x374 │ │ │ │ + ldc2 0, cr15, [ip, #884]! @ 0x374 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf2e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x38430c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2352 @ 0x930 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2 0, cr15, [r2, #884]! @ 0x374 │ │ │ │ + ldc2 0, cr15, [r6, #884] @ 0x374 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384358 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2368 @ 0x940 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - stc2 0, cr15, [ip, #884] @ 0x374 │ │ │ │ + ldc2l 0, cr15, [r0, #-884]! @ 0xfffffc8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stclvs 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + stcvs 2, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3843a4 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2384 @ 0x950 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - stc2l 0, cr15, [r6, #-884]! @ 0xfffffc8c │ │ │ │ + stc2l 0, cr15, [sl, #-884] @ 0xfffffc8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a40 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdalt ip!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq r7, r3, r0, asr #31 │ │ │ │ + ldmdalt r0, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + eorseq r7, r3, r8, lsl #31 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a68 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq r8, r3, r4, lsl r0 │ │ │ │ + ldmdalt ip!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldrsbteq r7, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbab2 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdalt sl!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + ldmdalt lr, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r0, pc, asr #4 │ │ │ │ + subne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 q0, q5, q7 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ - eorseq r8, r3, r8, ror r0 │ │ │ │ - eorseq r8, r3, r8, rrx │ │ │ │ + svclt 0x0000f88f │ │ │ │ + eorseq r8, r3, r0, asr #32 │ │ │ │ + eorseq r8, r3, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb0e │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt ip, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + svclt 0x00f0f0de │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r0, pc, asr #4 │ │ │ │ + subne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 d0, d26, d22 │ │ │ │ - svclt 0x0000f879 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ - eorseq r8, r3, r8, ror #1 │ │ │ │ + svclt 0x0000f861 │ │ │ │ + eorseq r8, r3, r0, asr #1 │ │ │ │ + ldrhteq r8, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb6a │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00def0de │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + svclt 0x00c2f0de │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r0, pc, asr #4 │ │ │ │ + subne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 q0, q13, q15 │ │ │ │ - svclt 0x0000f84b │ │ │ │ - eorseq r8, r3, r8, ror r1 │ │ │ │ - eorseq r8, r3, r8, ror #2 │ │ │ │ + svclt 0x0000f833 │ │ │ │ + eorseq r8, r3, r0, asr #2 │ │ │ │ + eorseq r8, r3, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbbc6 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00b0f0de │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + svclt 0x0094f0de │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r0, pc, asr #4 │ │ │ │ + subne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 d1, d10, d22 │ │ │ │ - svclt 0x0000f81d │ │ │ │ - ldrsbteq r8, [r3], -ip │ │ │ │ - eorseq r8, r3, ip, asr #3 │ │ │ │ + svclt 0x0000f805 │ │ │ │ + eorseq r8, r3, r4, lsr #3 │ │ │ │ + mlaseq r3, r4, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vqdmulh.s d27, d31, d13 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vpadd.i8 , , │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x11847c │ │ │ │ subne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xfff2f219 │ │ │ │ - eorseq r8, r3, r0, asr #4 │ │ │ │ - eorseq r8, r3, r0, lsr r2 │ │ │ │ + @ instruction: 0xffdaf219 │ │ │ │ + eorseq r8, r3, r8, lsl #4 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vqdmulh.s , , │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x1184d0 │ │ │ │ subsne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffc8f219 │ │ │ │ - eorseq r8, r3, r4, lsr #5 │ │ │ │ - mlaseq r3, r4, r2, r8 │ │ │ │ + @ instruction: 0xffb0f219 │ │ │ │ + eorseq r8, r3, ip, ror #4 │ │ │ │ + eorseq r8, r3, ip, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vbic.i32 d18, #589824 @ 0x00090000 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd858 │ │ │ │ - blx 0xfea947ce │ │ │ │ + blx 0xfe3947ce │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsne pc, r0, pc, asr #4 │ │ │ │ + subsne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vqsub.s16 d6, d9, d6 │ │ │ │ - svclt 0x0000ff97 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + svclt 0x0000ff7f │ │ │ │ + eorseq r8, r3, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vabal.s8 q9, d16, d13 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd8b8 │ │ │ │ - blx 0x1e9482e │ │ │ │ + blx 0x179482e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsne pc, r0, pc, asr #4 │ │ │ │ + subsne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vhsub.s16 , , q12 │ │ │ │ - svclt 0x0000ff67 │ │ │ │ - eorseq r8, r3, r8, lsl #6 │ │ │ │ + svclt 0x0000ff4f │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r1, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf0e07b00 │ │ │ │ - andlt pc, r4, sp, lsl #27 │ │ │ │ + andlt pc, r4, r1, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1985ec │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff3af219 │ │ │ │ + @ instruction: 0xff22f219 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, lsl r3 │ │ │ │ + eorseq r8, r3, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ blls 0x269dd4 │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ andcs r4, r2, r2, lsl #6 │ │ │ │ strcs r2, [r0, #-1040] @ 0xfffffbf0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 0, cr15, [r8, #-896] @ 0xfffffc80 │ │ │ │ + ldc2 0, cr15, [ip, #-896]! @ 0xfffffc80 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stcmi 6, cr4, [sl, #-600] @ 0xfffffda8 │ │ │ │ strtmi r4, [r2], -r8, lsl #12 │ │ │ │ strls r4, [r8, #-1649] @ 0xfffff98f │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4030 │ │ │ │ - mulcs r0, r5, sl │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + andcs fp, r0, r9, ror sl │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ - eorseq r8, r3, r8, lsr #6 │ │ │ │ - eorseq r8, r3, r4, asr #6 │ │ │ │ + mrrc2 1, 14, pc, r4, cr2 @ │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ + eorseq r8, r3, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, ip, lsl #12 │ │ │ │ blls 0x1e25e0 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldc 1, cr13, [pc, #132] @ 0x58668 │ │ │ │ andcs r7, r3, r6, lsl fp │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ blvc 0x93c24 │ │ │ │ - ldc2 0, cr15, [ip, #-896] @ 0xfffffc80 │ │ │ │ + stc2 0, cr15, [r0, #-896] @ 0xfffffc80 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46224696 │ │ │ │ strmi r4, [r8], -sp, lsl #24 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ blx 0x3dbe8a │ │ │ │ strls r4, [r6], #-1036 @ 0xfffffbf4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - andcs fp, r0, r5, asr sl │ │ │ │ - msrne (UNDEF: 100), pc │ │ │ │ + andcs fp, r0, r9, lsr sl │ │ │ │ + msrne R12_fiq, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ + ldc2 1, cr15, [r4], {226} @ 0xe2 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ + eorseq r8, r3, ip, lsl r3 │ │ │ │ eorseq r8, r3, r4, asr r3 │ │ │ │ - eorseq r8, r3, ip, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vpmax.s8 d27, d15, d25 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vpmax.s8 d27, d15, d13 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x118744 │ │ │ │ sbcne pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 2, 4, pc, cr14, cr9, {0} @ │ │ │ │ - eorseq r8, r3, ip, lsr #7 │ │ │ │ - mlaseq r3, ip, r3, r8 │ │ │ │ + mrc2 2, 3, pc, cr6, cr9, {0} │ │ │ │ + eorseq r8, r3, r4, ror r3 │ │ │ │ + eorseq r8, r3, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vmul.i8 , , │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vmla.i8 , , │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x118798 │ │ │ │ andcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 2, 3, pc, cr4, cr9, {0} @ │ │ │ │ - eorseq r8, r3, r0, lsl r4 │ │ │ │ - eorseq r8, r3, r0, lsl #8 │ │ │ │ + mcr2 2, 2, pc, cr12, cr9, {0} @ │ │ │ │ + ldrsbteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vmul.i8 , , │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vmul.i8 d27, d31, d25 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x1187ec │ │ │ │ subcs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 2, 1, pc, cr10, cr9, {0} │ │ │ │ - eorseq r8, r3, r4, ror r4 │ │ │ │ - eorseq r8, r3, r4, ror #8 │ │ │ │ + mcr2 2, 1, pc, cr2, cr9, {0} @ │ │ │ │ + eorseq r8, r3, ip, lsr r4 │ │ │ │ + eorseq r8, r3, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - vmla.i8 d27, d31, d27 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vmla.i8 d27, d31, d15 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ blmi 0x118840 │ │ │ │ addcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 2, 0, pc, cr0, cr9, {0} │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ - eorseq r8, r3, r8, asr #9 │ │ │ │ + ldc2l 2, cr15, [r8, #100]! @ 0x64 │ │ │ │ + eorseq r8, r3, r0, lsr #9 │ │ │ │ + mlaseq r3, r0, r4, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -74032,15 +74032,15 @@ │ │ │ │ strls r0, [r0], #-801 @ 0xfffffcdf │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnscc pc, #76, 2 │ │ │ │ blls 0x1fd3e4 │ │ │ │ @ instruction: 0xf0e09303 │ │ │ │ - andlt pc, r4, r3, asr #19 │ │ │ │ + andlt pc, r4, r7, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafa00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74052,15 +74052,15 @@ │ │ │ │ msreq CPSR_c, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ blls 0x1fd430 │ │ │ │ vst1.8 {d15-d16}, [r4], lr │ │ │ │ strls r9, [r0], #-771 @ 0xfffffcfd │ │ │ │ - blx 0x494bb8 │ │ │ │ + @ instruction: 0xf9f4f0e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74068,51 +74068,51 @@ │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmls.i d18, d16, d1[4] │ │ │ │ blls 0x1d9884 │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - mullt r3, r9, r9 │ │ │ │ + andlt pc, r3, sp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d16 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ blmi 0xd8950 │ │ │ │ addscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [r8, #100] @ 0x64 │ │ │ │ - eorseq r8, r3, ip, lsr #10 │ │ │ │ + ldc2l 2, cr15, [r0, #-100]! @ 0xffffff9c │ │ │ │ + ldrshteq r8, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmvn.i32 d19, #327680 @ 0x00050000 │ │ │ │ blls 0x1d98e4 │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - andlt pc, r3, r9, ror #18 │ │ │ │ + andlt pc, r3, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d16 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ blmi 0xd89b0 │ │ │ │ adccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 2, cr15, [r8, #-100] @ 0xffffff9c │ │ │ │ - eorseq r8, r3, ip, lsr r5 │ │ │ │ + stc2l 2, cr15, [r0, #-100] @ 0xffffff9c │ │ │ │ + eorseq r8, r3, r4, lsl #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf011b410 │ │ │ │ svclt 0x00140f01 │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x58a54 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0048078b │ │ │ │ ldclmi 4, cr15, [pc], #-304 @ 0x587f4 │ │ │ │ @@ -74182,67 +74182,67 @@ │ │ │ │ stmibvs r2, {r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnvs pc, #72, 4 @ 0x80000004 │ │ │ │ + movsvs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrsne pc, pc, #4 @ │ │ │ │ + cmnpne r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcne pc, ip, pc, asr #4 │ │ │ │ + addsne pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [ip], #100 @ 0x64 │ │ │ │ + ldc2 2, cr15, [r4], {25} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #992] @ 0x3e0 │ │ │ │ stclne 6, cr4, [r0], #-12 │ │ │ │ @ instruction: 0x4608d016 │ │ │ │ @ instruction: 0xf8d16819 │ │ │ │ ldclvs 0, cr12, [r9, #-80] @ 0xffffffb0 │ │ │ │ svccc 0x0000f41c │ │ │ │ andle r4, r9, r1, lsl r4 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pop {r1, r3, r8, r9, fp, ip} │ │ │ │ blvs 0xff6a8ad4 │ │ │ │ - blt 0xff094dd0 │ │ │ │ + blt 0xfe994dd0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1d14dd8 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + blt 0x1614dd8 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + sbcne pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d25, d4 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ - eorseq r8, r3, r0, lsl #14 │ │ │ │ + svclt 0x0000fc65 │ │ │ │ + eorseq r8, r3, r8, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldmdavs sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [ip, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - stc2l 0, cr15, [r8, #808] @ 0x328 │ │ │ │ + stc2 0, cr15, [ip, #808]! @ 0x328 │ │ │ │ vnmls.f32 s8, s26, s28 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ tstpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ stmib sp, {r2, r3, r4, sl, lr}^ │ │ │ │ strtmi r4, [fp], #-0 │ │ │ │ @ instruction: 0xf0cb6808 │ │ │ │ - andlt pc, r2, r3, asr r8 @ │ │ │ │ + andlt pc, r2, r7, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r7, fp, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74255,15 +74255,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orreq pc, r4, r0, lsl #2 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - @ instruction: 0xf828f0cb │ │ │ │ + @ instruction: 0xf80cf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74276,15 +74276,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvc pc, r4, r0, lsl #10 │ │ │ │ ldrdeq pc, [r8, -r0] │ │ │ │ - @ instruction: 0xfffef0ca │ │ │ │ + @ instruction: 0xffe2f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74297,15 +74297,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicvc pc, r6, r0, lsl #10 │ │ │ │ ldrdeq pc, [ip, r0] │ │ │ │ - @ instruction: 0xffd4f0ca │ │ │ │ + @ instruction: 0xffb8f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74318,67 +74318,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xffaaf0ca │ │ │ │ + @ instruction: 0xff8ef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafe80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [lr], #808 @ 0x328 │ │ │ │ + ldc2l 0, cr15, [r2], {202} @ 0xca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-293 @ 0xfffffedb │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff76f0ca │ │ │ │ + @ instruction: 0xff5af0ca │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b72ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [sl], #808 @ 0x328 │ │ │ │ + ldc2 0, cr15, [lr], {202} @ 0xca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-326 @ 0xfffffeba │ │ │ │ tstpeq r8, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ - @ instruction: 0xff42f0ca │ │ │ │ + @ instruction: 0xff26f0ca │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74391,15 +74391,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc SPSR_sxc, r0, lsl #10 │ │ │ │ orrseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff18f0ca │ │ │ │ + cdp2 0, 15, cr15, cr12, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r7, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74412,15 +74412,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvs pc, r4, r0, lsl #10 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr10, {6} │ │ │ │ + cdp2 0, 13, cr15, cr2, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74433,15 +74433,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x41a4f200 │ │ │ │ strteq pc, [r4], #2256 @ 0x8d0 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr10, {6} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74454,67 +74454,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61a5f500 │ │ │ │ streq pc, [r8, #-2256]! @ 0xfffff730 │ │ │ │ - cdp2 0, 9, cr15, cr10, cr10, {6} │ │ │ │ + cdp2 0, 7, cr15, cr14, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb00a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0xff8151e6 │ │ │ │ + blx 0xff1151e6 │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ vmul.i8 d1, d16, d3 │ │ │ │ strtmi r5, [sl], #-428 @ 0xfffffe54 │ │ │ │ streq pc, [ip, #2256]! @ 0x8d0 │ │ │ │ - cdp2 0, 6, cr15, cr6, cr10, {6} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr10, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r7, fp, sl, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0xfeb1524e │ │ │ │ + blx 0xfe41524e │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r6, [sl], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0x0630f8d0 │ │ │ │ - cdp2 0, 3, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 1, cr15, cr6, cr10, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74527,15 +74527,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61b4f200 │ │ │ │ ssateq pc, #21, r0, asr #17 @ │ │ │ │ - cdp2 0, 0, cr15, cr8, cr10, {6} │ │ │ │ + stc2l 0, cr15, [ip, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74548,15 +74548,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0738f8d0 │ │ │ │ - ldc2l 0, cr15, [lr, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [r2, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74569,15 +74569,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x71bcf200 │ │ │ │ sbfxeq pc, r0, #17, #29 │ │ │ │ - ldc2 0, cr15, [r4, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [r8, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74590,15 +74590,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2 0, cr15, [sl, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [lr, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74611,15 +74611,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ biceq pc, r4, r0, lsl #12 │ │ │ │ stmiaeq r4, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 0, cr15, [r0, #-808]! @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [r4, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74632,15 +74632,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppne r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74653,15 +74653,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicne pc, ip, r0, lsl #12 │ │ │ │ stmibeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2 0, cr15, [ip, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [r0], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74674,15 +74674,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs CPSR_sc, r0, lsl #10 │ │ │ │ beq 0x149752c │ │ │ │ - stc2l 0, cr15, [r2], #808 @ 0x328 │ │ │ │ + stc2l 0, cr15, [r6], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74695,15 +74695,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscs pc, r4, r0, lsl #12 │ │ │ │ beq 0xff597580 │ │ │ │ - ldc2 0, cr15, [r8], #808 @ 0x328 │ │ │ │ + ldc2 0, cr15, [ip], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74716,15 +74716,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppcc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ bleq 0x16975d4 │ │ │ │ - stc2 0, cr15, [lr], {202} @ 0xca │ │ │ │ + ldc2l 0, cr15, [r2], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74737,15 +74737,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscc pc, ip, r0, lsl #12 │ │ │ │ bleq 0xff797628 │ │ │ │ - stc2l 0, cr15, [r4], #-808 @ 0xfffffcd8 │ │ │ │ + mcrr2 0, 12, pc, r8, cr10 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74758,15 +74758,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcleq 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - ldc2 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [lr], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74779,15 +74779,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnmi pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [r4], #832 @ 0x340 │ │ │ │ - ldc2 0, cr15, [r0], {202} @ 0xca │ │ │ │ + blx 0xffd956be │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74800,15 +74800,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ stcleq 8, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ - blx 0xffa15712 │ │ │ │ + blx 0xff315712 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, sl, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74821,15 +74821,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnpl pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [ip, #832]! @ 0x340 │ │ │ │ - blx 0xfef95766 │ │ │ │ + blx 0xfe895766 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74842,69 +74842,69 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs SPSR_sxc, r0, lsl #10 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ - blx 0xfe5157ba │ │ │ │ + blx 0x1e157ba │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb06b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r5, r5, r3 │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0ca681f │ │ │ │ - @ instruction: 0x4604f8d7 │ │ │ │ + @ instruction: 0x4604f8bb │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - bmi 0x4d7820 │ │ │ │ + bmi 0x4d77b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r2, #-1053] @ 0xfffffbe3 │ │ │ │ mvnsvs pc, r0, lsl #12 │ │ │ │ @ instruction: 0xf8d0443b │ │ │ │ @ instruction: 0xf0ca0ef4 │ │ │ │ - andlt pc, r5, r7, lsl #23 │ │ │ │ + andlt pc, r5, fp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq r6, fp, r4, lsl #21 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #268435456 @ 0x10000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - svclt 0x008ef0cf │ │ │ │ + svclt 0x0072f0cf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc7178 │ │ │ │ strls r0, [r0], #-3960 @ 0xfffff088 │ │ │ │ - blx 0xfff15890 │ │ │ │ + blx 0xff815890 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74916,15 +74916,15 @@ │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc71fc │ │ │ │ strls r0, [r0], #-4092 @ 0xfffff004 │ │ │ │ - blx 0xff5158e0 │ │ │ │ + blx 0xfee158e0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b69be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74936,15 +74936,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf1ac182a │ │ │ │ @ instruction: 0xf85c0178 │ │ │ │ strls r0, [r0], #-3192 @ 0xfffff388 │ │ │ │ - blx 0xfeb15930 │ │ │ │ + blx 0xfe415930 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74956,15 +74956,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc010c │ │ │ │ strls r0, [r0], #-12 │ │ │ │ - blx 0xfe115980 │ │ │ │ + blx 0x1a15980 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74976,15 +74976,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc0190 │ │ │ │ strls r0, [r0], #-144 @ 0xffffff70 │ │ │ │ - blx 0x17159d0 │ │ │ │ + blx 0x10159d0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74996,15 +74996,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc718a │ │ │ │ strls r0, [r0], #-276 @ 0xfffffeec │ │ │ │ - blx 0xd15a20 │ │ │ │ + blx 0x615a20 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75016,15 +75016,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc71cc │ │ │ │ strls r0, [r0], #-408 @ 0xfffffe68 │ │ │ │ - blx 0x315a70 │ │ │ │ + @ instruction: 0xf9eef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75036,15 +75036,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7107 │ │ │ │ strls r0, [r0], #-540 @ 0xfffffde4 │ │ │ │ - @ instruction: 0xf9e2f0ca │ │ │ │ + @ instruction: 0xf9c6f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75056,15 +75056,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7128 │ │ │ │ strls r0, [r0], #-672 @ 0xfffffd60 │ │ │ │ - @ instruction: 0xf9baf0ca │ │ │ │ + @ instruction: 0xf99ef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75076,15 +75076,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7149 │ │ │ │ strls r0, [r0], #-804 @ 0xfffffcdc │ │ │ │ - @ instruction: 0xf992f0ca │ │ │ │ + @ instruction: 0xf976f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75096,15 +75096,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc716a │ │ │ │ strls r0, [r0], #-936 @ 0xfffffc58 │ │ │ │ - @ instruction: 0xf96af0ca │ │ │ │ + @ instruction: 0xf94ef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75116,15 +75116,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc412c │ │ │ │ strls r0, [r0], #-1068 @ 0xfffffbd4 │ │ │ │ - @ instruction: 0xf942f0ca │ │ │ │ + @ instruction: 0xf926f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, lr, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75136,15 +75136,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc6196 │ │ │ │ strls r0, [r0], #-1200 @ 0xfffffb50 │ │ │ │ - @ instruction: 0xf91af0ca │ │ │ │ + @ instruction: 0xf8fef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75156,15 +75156,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc5134 │ │ │ │ strls r0, [r0], #-1332 @ 0xfffffacc │ │ │ │ - @ instruction: 0xf8f2f0ca │ │ │ │ + @ instruction: 0xf8d6f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75176,15 +75176,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61b7 │ │ │ │ strls r0, [r0], #-1464 @ 0xfffffa48 │ │ │ │ - @ instruction: 0xf8caf0ca │ │ │ │ + @ instruction: 0xf8aef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75196,15 +75196,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc613c │ │ │ │ strls r0, [r0], #-1596 @ 0xfffff9c4 │ │ │ │ - @ instruction: 0xf8a2f0ca │ │ │ │ + @ instruction: 0xf886f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75216,15 +75216,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61d8 │ │ │ │ strls r0, [r0], #-1728 @ 0xfffff940 │ │ │ │ - @ instruction: 0xf87af0ca │ │ │ │ + @ instruction: 0xf85ef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75236,15 +75236,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc7144 │ │ │ │ strls r0, [r0], #-1860 @ 0xfffff8bc │ │ │ │ - @ instruction: 0xf852f0ca │ │ │ │ + @ instruction: 0xf836f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b64be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75256,15 +75256,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61f9 │ │ │ │ strls r0, [r0], #-1992 @ 0xfffff838 │ │ │ │ - @ instruction: 0xf82af0ca │ │ │ │ + @ instruction: 0xf80ef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75276,15 +75276,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc014c │ │ │ │ strls r0, [r0], #-2124 @ 0xfffff7b4 │ │ │ │ - @ instruction: 0xf802f0ca │ │ │ │ + @ instruction: 0xffe6f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75296,15 +75296,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc610d │ │ │ │ strls r0, [r0], #-2256 @ 0xfffff730 │ │ │ │ - @ instruction: 0xffdaf0c9 │ │ │ │ + @ instruction: 0xffbef0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75316,15 +75316,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc1154 │ │ │ │ strls r0, [r0], #-2388 @ 0xfffff6ac │ │ │ │ - @ instruction: 0xffb2f0c9 │ │ │ │ + @ instruction: 0xff96f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75336,15 +75336,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc11d8 │ │ │ │ strls r0, [r0], #-2520 @ 0xfffff628 │ │ │ │ - @ instruction: 0xff8af0c9 │ │ │ │ + @ instruction: 0xff6ef0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75356,15 +75356,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc215c │ │ │ │ strls r0, [r0], #-2652 @ 0xfffff5a4 │ │ │ │ - @ instruction: 0xff62f0c9 │ │ │ │ + @ instruction: 0xff46f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75382,47 +75382,47 @@ │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmpl r3, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdblt ip, {r0, r1, r3, sl, lr}^ │ │ │ │ msrcc (UNDEF: 100), r0 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ andlt r0, r3, r4, ror #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0016f0c9 │ │ │ │ + cdplt 0, 15, cr15, cr10, cr9, {6} │ │ │ │ msrvs CPSR_fsx, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ andlt r0, r3, r0, ror #21 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x000cf0c9 │ │ │ │ + cdplt 0, 15, cr15, cr0, cr9, {6} │ │ │ │ ldrsbteq pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf0c9460d │ │ │ │ - blmi 0x818fd4 │ │ │ │ + blmi 0x818f64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrmi r2, [r8], #-661 @ 0xfffffd6b │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ vmla.i8 d27, d27, d28 │ │ │ │ vshl.s64 , q12, #0 │ │ │ │ mulls r0, r1, r5 │ │ │ │ @ instruction: 0xf6054622 │ │ │ │ @ instruction: 0xf8d5416c │ │ │ │ @ instruction: 0xf0c90c6c │ │ │ │ - andlt pc, r3, r5, lsl #30 │ │ │ │ + andlt pc, r3, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d11, d16 │ │ │ │ @ instruction: 0xf2c034f8 │ │ │ │ mulls r0, r1, r4 │ │ │ │ @ instruction: 0xf604462a │ │ │ │ @ instruction: 0xf8d431e8 │ │ │ │ @ instruction: 0xf0c90be8 │ │ │ │ - andlt pc, r3, pc, ror #29 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r6, fp, r4, lsl #5 │ │ │ │ addeq r6, fp, r8, lsr r2 │ │ │ │ @@ -75432,249 +75432,249 @@ │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmppvs pc, ip, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r0], #880 @ 0x370 │ │ │ │ - cdplt 0, 11, cr15, cr2, cr9, {6} │ │ │ │ + cdplt 0, 9, cr15, cr6, cr9, {6} │ │ │ │ @ instruction: 0x008b61b0 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmnppl r4, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ - cdplt 0, 9, cr15, cr10, cr9, {6} │ │ │ │ + cdplt 0, 7, cr15, cr14, cr9, {6} │ │ │ │ addeq r6, fp, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb1004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0c80ff8 │ │ │ │ - bmi 0x519bfc │ │ │ │ + bmi 0x519b8c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6014604 │ │ │ │ @ instruction: 0xf85c51f8 │ │ │ │ ldcvs 0, cr2, [fp], {2} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0c96808 │ │ │ │ - @ instruction: 0xf247fe77 │ │ │ │ + @ instruction: 0xf247fe5b │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ rsceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - svclt 0x0000b8c5 │ │ │ │ + svclt 0x0000b8a9 │ │ │ │ addeq r6, fp, r0, asr #2 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf0cd461a │ │ │ │ - svclt 0x0000b913 │ │ │ │ + svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0x46070495 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0cd6c60 │ │ │ │ - ldmib r4, {r0, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cd1011 │ │ │ │ - @ instruction: 0x4633f85f │ │ │ │ + ldrtmi pc, [r3], -r3, asr #16 @ │ │ │ │ strtmi r6, [sl], -r1, ror #25 │ │ │ │ @ instruction: 0xf0cd200b │ │ │ │ - stclvs 12, cr15, [r1], #-908 @ 0xfffffc74 │ │ │ │ + stclvs 12, cr15, [r1], #-796 @ 0xfffffce4 │ │ │ │ stcvs 6, cr4, [r0, #-168]! @ 0xffffff58 │ │ │ │ - blx 0xfe8161dc │ │ │ │ - @ instruction: 0xff2cf0c8 │ │ │ │ + blx 0xfe1161dc │ │ │ │ + @ instruction: 0xff10f0c8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - vstmdbvs r1!, {s30-s180} │ │ │ │ + vstmdbvs r1!, {s30-s152} │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf990f0cd │ │ │ │ + @ instruction: 0xf974f0cd │ │ │ │ ldrtmi r6, [r8], -r1, ror #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt r2, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6!, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ bfi r4, sl, (invalid: 12:9) │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb10dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf874f0cd │ │ │ │ + @ instruction: 0xf858f0cd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - svclt 0x0000b869 │ │ │ │ + svclt 0x0000b84d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 15, cr15, cr6, cr8, {6} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr8, {6} │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cd4621 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #20 @ │ │ │ │ + ldrtmi pc, [r1], -r5, asr #20 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - @ instruction: 0x4621f97d │ │ │ │ + strtmi pc, [r1], -r1, ror #18 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - @ instruction: 0x4629f977 │ │ │ │ + @ instruction: 0x4629f95b │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - @ instruction: 0x462af971 │ │ │ │ + @ instruction: 0x462af955 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf840f0cd │ │ │ │ + @ instruction: 0xf824f0cd │ │ │ │ @ instruction: 0x46214632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000ba43 │ │ │ │ + svclt 0x0000ba27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ strpl pc, [r0], #580 @ 0x244 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - cdp2 0, 12, cr15, cr0, cr8, {6} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr8, {6} │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ - @ instruction: 0xfffcf0cc │ │ │ │ + @ instruction: 0xffe0f0cc │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stclvs 12, cr6, [r0], #-900 @ 0xfffffc7c │ │ │ │ - stc2l 0, cr15, [r4], #-824 @ 0xfffffcc8 │ │ │ │ + mcrr2 0, 12, pc, r8, cr14 @ │ │ │ │ @ instruction: 0x1011e9d4 │ │ │ │ - @ instruction: 0xffd6f0cc │ │ │ │ + @ instruction: 0xffbaf0cc │ │ │ │ ldrtmi r6, [r2], -r1, ror #24 │ │ │ │ @ instruction: 0xf0cd6d20 │ │ │ │ - @ instruction: 0x463afa1b │ │ │ │ + @ instruction: 0x463af9ff │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0x6162ec │ │ │ │ + @ instruction: 0xf9faf0cd │ │ │ │ strtmi r6, [sl], -r1, lsr #26 │ │ │ │ @ instruction: 0xf0cd4608 │ │ │ │ - stclvs 15, cr15, [r1], #-476 @ 0xfffffe24 │ │ │ │ + stclvs 15, cr15, [r1], #-364 @ 0xfffffe94 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x00c0f0cc │ │ │ │ + svclt 0x00a4f0cc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r1, r7, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr8, {6} │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ eorcs r4, r7, r1, lsl r6 │ │ │ │ - stc2 0, cr15, [r4, #-804] @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [r8], #804 @ 0x324 │ │ │ │ smlabbcs r0, r8, r3, fp │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0xf0cc0495 │ │ │ │ - strls pc, [r1, #-4029] @ 0xfffff043 │ │ │ │ + strls pc, [r1, #-4001] @ 0xfffff05f │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ smlattls r0, r1, ip, r6 │ │ │ │ @ instruction: 0xf0ce6c60 │ │ │ │ - stmib sp, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stclvs 5, cr7, [r2], #-0 │ │ │ │ ldrmi r6, [r0], -r3, ror #25 │ │ │ │ @ instruction: 0xf0ce4619 │ │ │ │ - ldmib r4, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cc1011 │ │ │ │ - stclvs 15, cr15, [r1], #-572 @ 0xfffffdc4 │ │ │ │ + stclvs 15, cr15, [r1], #-460 @ 0xfffffe34 │ │ │ │ stcvs 6, cr4, [r0, #-200]! @ 0xffffff38 │ │ │ │ - @ instruction: 0xf9d4f0cd │ │ │ │ + @ instruction: 0xf9b8f0cd │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x6d21f9cf │ │ │ │ + @ instruction: 0x6d21f9b3 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff30f0cd │ │ │ │ + @ instruction: 0xff14f0cd │ │ │ │ strbmi r6, [r8], -r1, ror #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc47f0 │ │ │ │ - @ instruction: 0xf0c8bf79 │ │ │ │ - strmi pc, [r0], r5, lsl #29 │ │ │ │ + @ instruction: 0xf0c8bf5d │ │ │ │ + strmi pc, [r0], r9, ror #28 │ │ │ │ strpl pc, [r0], #580 @ 0x244 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - cdp2 0, 7, cr15, cr14, cr8, {6} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr8, {6} │ │ │ │ @ instruction: 0x46824631 │ │ │ │ @ instruction: 0xf0d24640 │ │ │ │ - ldrtmi pc, [r9], -r3, asr #18 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsr #18 @ │ │ │ │ @ instruction: 0xf0d24650 │ │ │ │ - @ instruction: 0x4652f93f │ │ │ │ + ldrbmi pc, [r2], -r3, lsr #18 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfed963c8 │ │ │ │ + blx 0xfe6963c8 │ │ │ │ ldrbmi r6, [r0], -r1, ror #25 │ │ │ │ - @ instruction: 0xf936f0d2 │ │ │ │ + @ instruction: 0xf91af0d2 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf0cf4640 │ │ │ │ - vstmiavs r1!, {s31-s201} │ │ │ │ + vstmiavs r1!, {s31-s173} │ │ │ │ strbmi r6, [r2], -r0, ror #24 │ │ │ │ - @ instruction: 0xf9d2f0d2 │ │ │ │ + @ instruction: 0xf9b6f0d2 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb12b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xffe6f0cc │ │ │ │ + @ instruction: 0xffcaf0cc │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cc6cda │ │ │ │ - qsub16mi pc, r1, pc @ │ │ │ │ + strtmi pc, [r1], -r3, ror #30 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdalt r2!, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r6, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb12e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr8, {6} │ │ │ │ + stc2l 0, cr15, [sl, #800]! @ 0x320 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - @ instruction: 0xf9e2f0cd │ │ │ │ + @ instruction: 0xf9c6f0cd │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7614070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c84604 │ │ │ │ - @ instruction: 0x4605fdf1 │ │ │ │ - stc2l 0, cr15, [lr, #800]! @ 0x320 │ │ │ │ + @ instruction: 0x4605fdd5 │ │ │ │ + ldc2l 0, cr15, [r2, #800] @ 0x320 │ │ │ │ strmi r4, [r7], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - ldrtmi pc, [r1], -r1, asr #25 @ │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #25 @ │ │ │ │ @ instruction: 0xf0ce4638 │ │ │ │ - @ instruction: 0x463afcbd │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [lr], #820 @ 0x334 │ │ │ │ + ldc2l 0, cr15, [r2], {205} @ 0xcd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd2210 │ │ │ │ - ldrtmi pc, [r1], -pc, lsr #21 @ │ │ │ │ + @ instruction: 0x4631fa93 │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xfeb1648c │ │ │ │ + blx 0xfe41648c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cd4622 │ │ │ │ - @ instruction: 0x4629fcdf │ │ │ │ + strtmi pc, [r9], -r3, asr #25 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cc40f8 │ │ │ │ - svclt 0x0000bef1 │ │ │ │ + svclt 0x0000bed5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ ldmdbvs lr, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -75757,18 +75757,18 @@ │ │ │ │ stmdbvs r2!, {r0, r1, r8, r9, ip, lr}^ │ │ │ │ tstpl r3, #454656 @ 0x6f000 │ │ │ │ ldmeq fp, {r0, r1, r3, r4, r6, r9, lr} │ │ │ │ svclt 0x00a84293 │ │ │ │ cmnvs r3, r3, lsl r6 │ │ │ │ strpl pc, [r0], #580 @ 0x244 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - stc2l 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [ip, #-800]! @ 0xfffffce0 │ │ │ │ @ instruction: 0xf0c86560 │ │ │ │ - strvs pc, [r0, #3397]! @ 0xd45 │ │ │ │ - stc2l 0, cr15, [r2, #-800] @ 0xfffffce0 │ │ │ │ + strvs pc, [r0, #3369]! @ 0xd29 │ │ │ │ + stc2 0, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ andcs r6, r0, r0, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50181f0 │ │ │ │ @ instruction: 0xf858584f │ │ │ │ @@ -75797,37 +75797,37 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [ip, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb156c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ blmi 0xda834 │ │ │ │ strdls r2, [r0], -ip │ │ │ │ - stc2 1, cr15, [sl, #896] @ 0x380 │ │ │ │ - eorseq r8, r3, r4, lsl r7 │ │ │ │ + stc2l 1, cr15, [lr, #-896]! @ 0xfffffc80 │ │ │ │ + ldrsbteq r8, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb1594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ @ instruction: 0xf0c9681d │ │ │ │ - bmi 0x458948 │ │ │ │ + bmi 0x4588d8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ cmnpvs ip, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dc181c │ │ │ │ strtmi r0, [fp], #-3708 @ 0xfffff184 │ │ │ │ @ instruction: 0xf0c99400 │ │ │ │ - andlt pc, r3, r5, asr #23 │ │ │ │ + andlt pc, r3, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r5, fp, r4, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75839,150 +75839,150 @@ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ andeq r1, lr, #37888 @ 0x9400 │ │ │ │ suble r2, r1, r0, lsl #24 │ │ │ │ cmnle r1, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00a0f0cd │ │ │ │ + svclt 0x0084f0cd │ │ │ │ blcs 0x87278 │ │ │ │ stccs 1, cr13, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0x4622d030 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - ldmiblt ip, {r0, r1, r2, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmiblt ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ cmnle r6, r0, lsl #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - @ instruction: 0xb14cbd99 │ │ │ │ + hvclt 52189 @ 0xcbdd │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdalt r6!, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt sl, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmlt r2!, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt r6, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ teqle sl, r0, lsl #22 │ │ │ │ bfc r2, #8, #5 │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0c89301 │ │ │ │ - andscs pc, pc, #12544 @ 0x3100 │ │ │ │ + andscs pc, pc, #5376 @ 0x1500 │ │ │ │ ldclvs 6, cr4, [r1], #28 │ │ │ │ - @ instruction: 0xf844f0cd │ │ │ │ + @ instruction: 0xf828f0cd │ │ │ │ stmdblt r3!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd2201 │ │ │ │ - @ instruction: 0x463af89b │ │ │ │ + @ instruction: 0x463af87f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - ldclvs 15, cr11, [r0], #92 @ 0x5c │ │ │ │ + ldclvs 14, cr11, [r0], #1004 @ 0x3ec │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - @ instruction: 0xe7ebfff7 │ │ │ │ + ubfx pc, fp, #31, #12 │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - @ instruction: 0xffecf0cd │ │ │ │ + @ instruction: 0xffd0f0cd │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - @ instruction: 0xffe0f0cd │ │ │ │ + @ instruction: 0xffc4f0cd │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ movwcs r0, #4245 @ 0x1095 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0cd6cc0 │ │ │ │ - sbfx pc, r5, #31, #26 │ │ │ │ + @ instruction: 0xe7b9ffb9 │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - @ instruction: 0xffcaf0cd │ │ │ │ + @ instruction: 0xffaef0cd │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46010395 │ │ │ │ ldclvs 2, cr2, [r8], {31} │ │ │ │ - @ instruction: 0xf856f0cd │ │ │ │ + @ instruction: 0xf83af0cd │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ stclvs 14, cr1, [r8], {98} @ 0x62 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - @ instruction: 0xe78fffb5 │ │ │ │ + @ instruction: 0xe78fff99 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ cmnlt fp, #22020096 @ 0x1500000 │ │ │ │ stmdale r4!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrlt r6, [r1], #3143 @ 0xc47 │ │ │ │ - blx 0xff0968a6 │ │ │ │ + blx 0xfe9968a6 │ │ │ │ @ instruction: 0xf0c84680 │ │ │ │ - @ instruction: 0x4606fbbd │ │ │ │ + strmi pc, [r6], -r1, lsr #23 │ │ │ │ @ instruction: 0xf0c92000 │ │ │ │ - andscs pc, pc, #7536640 @ 0x730000 │ │ │ │ + andscs pc, pc, #5701632 @ 0x570000 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #28 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #28 @ │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffa2f0cc │ │ │ │ + @ instruction: 0xff86f0cc │ │ │ │ rsccs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - andcs pc, r9, fp, lsr lr @ │ │ │ │ + andcs pc, r9, pc, lsl lr @ │ │ │ │ @ instruction: 0x4632463b │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce7800 │ │ │ │ - strdlt pc, [r2], -sp │ │ │ │ + andlt pc, r2, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmle r4!, {r0, r1, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f021 │ │ │ │ andeq sl, r5, sp, ror r5 │ │ │ │ andeq sl, r5, r7, lsr #14 │ │ │ │ andeq sl, r5, r1, asr r7 │ │ │ │ andeq sl, r5, sp, ror #11 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc221f │ │ │ │ - @ instruction: 0x462afe17 │ │ │ │ + @ instruction: 0x462afdfb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd41f0 │ │ │ │ - bmi 0x180a030 │ │ │ │ + bmi 0x1809fc0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ vshl.s8 d20, d3, d11 │ │ │ │ vshr.s64 , q12, #64 │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf5002500 │ │ │ │ @ instruction: 0xf8d06170 │ │ │ │ @ instruction: 0xf0c90f00 │ │ │ │ - @ instruction: 0xb002fabb │ │ │ │ + mullt r2, pc, sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -75992,15 +75992,15 @@ │ │ │ │ ldmdbne sl, {r0, r1, r3, r7, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r4, r0, lsl #12 │ │ │ │ svceq 0x0084f8d0 │ │ │ │ - blx 0xfe6169ac │ │ │ │ + blx 0x1f169ac │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ bmi 0xf3ae60 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @@ -76010,15 +76010,15 @@ │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf0c92500 │ │ │ │ - andlt pc, r2, r3, ror sl @ │ │ │ │ + andlt pc, r2, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmls.f32 s8, s26, s21 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -76027,74 +76027,74 @@ │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdbne sl, {r0, r4, r7, r8} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1496a38 │ │ │ │ + blx 0xd96a38 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0c881f0 │ │ │ │ - strmi pc, [r0], fp, ror #21 │ │ │ │ - blx 0xffa96a54 │ │ │ │ + strmi pc, [r0], pc, asr #21 │ │ │ │ + blx 0xff396a54 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0xff9ef0c8 │ │ │ │ + @ instruction: 0xff82f0c8 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - ldc2l 0, cr15, [r0, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2l 0, cr15, [r4, #-816] @ 0xfffffcd0 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - str pc, [r9, -fp, lsr #30]! │ │ │ │ - blx 0xff616a78 │ │ │ │ + str pc, [r9, -pc, lsl #30]! │ │ │ │ + blx 0xfef16a78 │ │ │ │ rscscs r4, pc, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - andscs pc, pc, r3, ror #26 │ │ │ │ - @ instruction: 0xff88f0c8 │ │ │ │ + andscs pc, pc, r7, asr #26 │ │ │ │ + @ instruction: 0xff6cf0c8 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - strtmi pc, [sl], -r7, lsl #21 │ │ │ │ + strtmi pc, [sl], -fp, ror #20 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc41f0 │ │ │ │ - svclt 0x0000bf71 │ │ │ │ + svclt 0x0000bf55 │ │ │ │ addeq r5, fp, r4, asr #18 │ │ │ │ strdeq r5, [fp], sl │ │ │ │ @ instruction: 0x008b58b0 │ │ │ │ addeq r5, fp, sl, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb199c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ svcvs 0x0043b90b │ │ │ │ andcs fp, r0, fp, ror #2 │ │ │ │ - @ instruction: 0xff64f0c8 │ │ │ │ + @ instruction: 0xff48f0c8 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ce4008 │ │ │ │ - andcs fp, r0, sp, lsl #24 │ │ │ │ + strdcs fp, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb19dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r2, r9, sl, lr} │ │ │ │ svcvs 0x0085695b │ │ │ │ svclt 0x0048039b │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0x012db1b5 │ │ │ │ addcs r2, r1, r6, lsl #2 │ │ │ │ - cdp2 0, 0, cr15, cr12, cr10, {6} │ │ │ │ + ldc2l 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ stmib r0, {r3, r8, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf884330a │ │ │ │ strdcs r3, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -76106,15 +76106,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ beq 0x111e820 │ │ │ │ subsne lr, r0, r3, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ eorscs sp, pc, r3 │ │ │ │ - blx 0x1096b82 │ │ │ │ + blx 0x996b82 │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ @@ -76124,15 +76124,15 @@ │ │ │ │ subsne lr, r3, r0, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ vhadd.s8 d29, d4, d11 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf04f0195 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stclvs 3, cr3, [r8, #1020] @ 0x3fc │ │ │ │ - mrrc2 0, 12, pc, r4, cr14 @ │ │ │ │ + ldc2 0, cr15, [r8], #-824 @ 0xfffffcc8 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrbeq fp, [fp], r8, lsl #26 │ │ │ │ @ instruction: 0xe7ead5f7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -76151,55 +76151,55 @@ │ │ │ │ ldrbtmi r2, [r8], #-917 @ 0xfffffc6b │ │ │ │ vadd.i8 d22, d12, d0 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ @ instruction: 0xf0c90f18 │ │ │ │ - svclt 0x0000b915 │ │ │ │ + svclt 0x0000b8f9 │ │ │ │ addeq r5, fp, r6, ror r6 │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ andeq pc, pc, #1 │ │ │ │ + strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + sbcvs r4, r2, r3, lsl #8 │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ vaddl.u8 q11, d17, d4 │ │ │ │ - tstvs r3, r1, lsl #8 │ │ │ │ - movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ - vmla.f q11, , d0[1] │ │ │ │ - @ instruction: 0xf85d5100 │ │ │ │ - subvs r4, r3, r4, lsl #22 │ │ │ │ - andvs r6, r1, r2, asr #1 │ │ │ │ + @ instruction: 0xf85d1101 │ │ │ │ + cmpvs r1, r4, lsl #22 │ │ │ │ + tstvs r3, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vsubw.u8 q9, , d1 │ │ │ │ vmlal.u q10, d1, d2[0] │ │ │ │ vqdmulh.s q9, , d2[0] │ │ │ │ addsmi r3, sl, r3, lsl #2 │ │ │ │ bl 0x132b64 │ │ │ │ stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlsl.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031c81 │ │ │ │ - andcs r0, r1, #28, 6 @ 0x70000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - bl 0xf2b9c │ │ │ │ - subvs r0, r2, ip, asr #4 │ │ │ │ - andvs r0, r1, r9, asr #32 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + andcs r2, r1, #134217729 @ 0x8000001 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + bl 0xeabd4 │ │ │ │ + beq 0xfe31b294 │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + addvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ blx 0x181cdd8 │ │ │ │ bleq 0xff319bb4 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ @@ -76207,48 +76207,48 @@ │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt fp, [r0], #-715 @ 0xfffffd35 │ │ │ │ - sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - smullvs r0, r4, fp, r0 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - @ instruction: 0xf85d3203 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + swpvs r0, fp, [r4] │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf85d52c0 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - tstvs r2, r3, lsl #2 │ │ │ │ - movwne lr, #22976 @ 0x59c0 │ │ │ │ + orrvs r2, r3, r3, lsl #2 │ │ │ │ + smlalbbvs r6, r1, r2, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - sbcvs r2, r4, r1, lsl #4 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - addvs r1, r2, r1, lsl #8 │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - stmib r0, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf0012300 │ │ │ │ - stmib r0, {r0, r1, r2, r3, r8}^ │ │ │ │ - @ instruction: 0xf85d4104 │ │ │ │ + andcs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + tstvs r4, r1, lsl #6 │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + andvs r4, r3, r3, lsl #8 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + stmib r0, {r0, sl, ip}^ │ │ │ │ + @ instruction: 0xf0012301 │ │ │ │ + orrvs r0, r4, pc, lsl #2 │ │ │ │ + @ instruction: 0xf85d6141 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vmlal.u q9, d1, d0[0] │ │ │ │ - movwcs r4, #5123 @ 0x1403 │ │ │ │ - strcs lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - vraddhn.i16 d19, , │ │ │ │ - smlabbvs r4, r0, r2, r2 │ │ │ │ - @ instruction: 0xf85db2c9 │ │ │ │ - andvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + vsubl.u8 q10, d1, d3 │ │ │ │ + movwcs r3, #5123 @ 0x1403 │ │ │ │ + strcs lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ + vmlal.u , d17, d0[3] │ │ │ │ + smlalbbvs r2, r4, r0, r2 │ │ │ │ + smlalbtcs pc, r0, r1, r3 @ │ │ │ │ + blmi 0x198bd4 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ b 0x111b4ac │ │ │ │ @@ -76261,539 +76261,523 @@ │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ beq 0xfe347b78 │ │ │ │ - streq pc, [pc], #-1 @ 0x5aabc │ │ │ │ - @ instruction: 0xf0032500 │ │ │ │ - sbcvs r0, r4, ip, lsl r3 │ │ │ │ + streq pc, [pc, #-1] @ 0x5aabb │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ orrne pc, r1, r1, asr #7 │ │ │ │ movwmi r2, #45569 @ 0xb201 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - ldclt 4, cr3, [r0], #-16 │ │ │ │ + andvs r6, r2, r4, asr #2 │ │ │ │ + ldclt 2, cr2, [r0], #-0 │ │ │ │ + subvs r6, r2, r3, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - @ instruction: 0xf0015400 │ │ │ │ - andvs r0, r4, pc, lsl #6 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - @ instruction: 0xf85d4203 │ │ │ │ + @ instruction: 0xf0013303 │ │ │ │ + vraddhn.i16 d16, , │ │ │ │ + addvs r4, r4, r3, lsl #4 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + @ instruction: 0xf85d5300 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ stmib r0, {r0, r1, r8, sp}^ │ │ │ │ - sbcvs r2, r1, r1, lsl #6 │ │ │ │ + sbcvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movwcs fp, #1040 @ 0x410 │ │ │ │ - strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - bicvs r2, r3, r1, lsl #4 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + sbcvs r2, r4, r1, lsl #4 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ - stmib r0, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf0014202 │ │ │ │ - vraddhn.i16 d16, , │ │ │ │ - stmib r0, {r0, r1, r9, ip, sp}^ │ │ │ │ - vsubw.u8 q10, , d5 │ │ │ │ - @ instruction: 0xf85d5140 │ │ │ │ - tstvs r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + vraddhn.i16 d19, , │ │ │ │ + smlabtvs r4, r0, r2, r5 │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + orrvs r5, r3, r0, asr #8 │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + addvs r6, r2, r4, asr #32 │ │ │ │ + blmi 0x198cbc │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001b410 │ │ │ │ - vsubl.u8 q8, d1, d15 │ │ │ │ - movwcs r5, #1216 @ 0x4c0 │ │ │ │ - stmib r0, {r1, r6, r8, sp, lr}^ │ │ │ │ - vsubw.u8 , , d6 │ │ │ │ - stmib r0, {r0, r1, r9, ip, sp}^ │ │ │ │ - vsubw.u8 , , d0 │ │ │ │ - tstvs r2, r3, lsl #2 │ │ │ │ - smlabtmi r2, r0, r9, lr │ │ │ │ - blmi 0x198cf0 │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + andvs r6, r3, r4, asr #1 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + smlabtvs r4, r0, r1, r5 │ │ │ │ + movwcc lr, #27072 @ 0x69c0 │ │ │ │ + blmi 0x198cec │ │ │ │ + smlalbbvs r6, r2, r1, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ - sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - b 0x1123ba0 │ │ │ │ - andvs r0, r4, ip, lsl #6 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - @ instruction: 0xf85d4203 │ │ │ │ - sbcvs r4, r2, r4, lsl #22 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - smlalbtpl pc, r0, r1, r3 @ │ │ │ │ - movwcs lr, #18880 @ 0x49c0 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + tstmi r3, #4194304 @ 0x400000 │ │ │ │ + vaddl.u8 q11, d1, d5 │ │ │ │ + sbcvs r5, r4, r0, asr #5 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + tstvs r4, r0, asr #2 │ │ │ │ + ldclt 0, cr6, [r0], #-260 @ 0xfffffefc │ │ │ │ + andcs r6, r0, r2, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ - streq pc, [pc], #-1 @ 0x5abd0 │ │ │ │ + streq pc, [pc], #-1 @ 0x5abc8 │ │ │ │ mvnseq pc, #3 │ │ │ │ - strbpl pc, [r0, #961] @ 0x3c1 @ │ │ │ │ + strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ andcs r4, r0, #-1946157056 @ 0x8c000000 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vaddl.u8 q11, d17, d5 │ │ │ │ - cmpvs r3, r3, lsl #2 │ │ │ │ - smlabtmi r3, r0, r9, lr │ │ │ │ + strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + vmla.i q11, , d1[1] │ │ │ │ + addvs r3, r4, r3, lsl #2 │ │ │ │ + ldclt 1, cr6, [r0], #-4 │ │ │ │ andcs lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs fp, r0, r0, lsr ip │ │ │ │ + andcs r6, r0, r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x181d02c │ │ │ │ - ldrlt pc, [r0, #-3201]! @ 0xfffff37f │ │ │ │ - andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - b 0x111db3c │ │ │ │ - vst2.8 {d0-d3}, [r1], ip │ │ │ │ - subsmi r6, r9, r0, lsl #2 │ │ │ │ - b 0x1447790 │ │ │ │ - @ instruction: 0xf1bc2c11 │ │ │ │ - ldmdale sl!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + bleq 0xff2dd024 │ │ │ │ + vst3.8 {d11,d13,d15}, [r3 :256], r0 │ │ │ │ + sbclt r6, ip, #224, 6 @ 0x80000003 │ │ │ │ + vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + strcs pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + b 0x1447780 │ │ │ │ + vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ + @ instruction: 0xf1bc5100 │ │ │ │ + stmdale r0!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - @ instruction: 0x13260204 │ │ │ │ + tstne r9, #4, 4 @ 0x40000000 │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - stmib r0, {r8, sp}^ │ │ │ │ - andvs r5, r2, r1, lsl #8 │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + sbcvs r4, r3, r1, lsl #10 │ │ │ │ + tstvs r2, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd30 │ │ │ │ - stmib r0, {r0, r8, ip, sp}^ │ │ │ │ - andvs r5, r2, r1, lsl #8 │ │ │ │ - vqrdmulh.s d15, d3, d1 │ │ │ │ - stmib r0, {r8, sp}^ │ │ │ │ - andcs r3, r0, r3, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpcs r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ - blx 0xb2c92 │ │ │ │ - tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf043bd30 │ │ │ │ - stmibeq r9, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7c7 │ │ │ │ + blx 0xe7456 │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf04fe7eb │ │ │ │ + blx 0xe3462 │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf043e7e5 │ │ │ │ + ldmibeq r2, {r7, r8, r9}^ │ │ │ │ + svclt 0x0000e7e1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1eb4 │ │ │ │ + bl 0xfebb1e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r5, [r3], r5 @ │ │ │ │ @ instruction: 0xf890b125 │ │ │ │ @ instruction: 0x460460d6 │ │ │ │ strcs fp, [r0, #-326] @ 0xfffffeba │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blcs 0xb50ec │ │ │ │ + blcs 0xb50ac │ │ │ │ vrhadd.s8 d29, d7, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ mlacs r2, r5, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ @ instruction: 0xf0c8681f │ │ │ │ - ldmdbmi r5, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r5, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrtmi r1, [fp], #-2078 @ 0xfffff7e2 │ │ │ │ svceq 0x009cf851 │ │ │ │ @ instruction: 0xf0c89600 │ │ │ │ - movwcs pc, #12065 @ 0x2f21 @ │ │ │ │ + movwcs pc, #12069 @ 0x2f25 @ │ │ │ │ rscvs r4, r3, r8, lsr #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ - blmi 0x11adf8 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ + blmi 0x11adb8 │ │ │ │ subsvs pc, r2, #68157440 @ 0x4100000 │ │ │ │ - blx 0xd975aa │ │ │ │ - addeq r5, fp, lr, asr r2 │ │ │ │ - eorseq r8, r3, r8, lsr r7 │ │ │ │ + blx 0xf9756a │ │ │ │ + umulleq r5, fp, lr, r2 │ │ │ │ + eorseq r8, r3, r0, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1f5c │ │ │ │ + bl 0xfebb1f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], r5 │ │ │ │ - bllt 0x172c57c │ │ │ │ + bllt 0x172c53c │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ smullseq pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs lr!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - ldc2l 0, cr15, [r8], #-800 @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [ip], #-800 @ 0xfffffce0 │ │ │ │ @ instruction: 0xee1d4a1c │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane sp, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0, #-3996] @ 0xfffff064 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr8, {6} │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - @ instruction: 0xf44fff97 │ │ │ │ + @ instruction: 0xf44fff9b │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - @ instruction: 0x4631f893 │ │ │ │ + @ instruction: 0x4631f897 │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc1200 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ce4630 │ │ │ │ - @ instruction: 0xe7bbf8f3 │ │ │ │ - addeq r5, fp, lr, asr #3 │ │ │ │ + @ instruction: 0xe7bbf8f7 │ │ │ │ + addeq r5, fp, lr, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2008 │ │ │ │ + bl 0xfebb1fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - @ instruction: 0xff76f0c7 │ │ │ │ + @ instruction: 0xff7af0c7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - blx 0x1517152 │ │ │ │ + blx 0x1617112 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - svclt 0x0000b8d1 │ │ │ │ + svclt 0x0000b8f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2038 │ │ │ │ + bl 0xfebb1ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - @ instruction: 0x4621f859 │ │ │ │ + @ instruction: 0x4621f85d │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x1c97190 │ │ │ │ + blx 0x1d97150 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmlt r8!, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt ip!, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2078 │ │ │ │ + bl 0xfebb2038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vrecps.f32 d31, d1, d29 │ │ │ │ + vmax.f32 , , │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - @ instruction: 0x4621f839 │ │ │ │ + @ instruction: 0x4621f83d │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x14971d0 │ │ │ │ + blx 0x1597190 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmlt r8, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt ip, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb20b8 │ │ │ │ + bl 0xfebb2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - vadd.i8 , q10, │ │ │ │ + vadd.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46210395 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xf87af0cc │ │ │ │ + @ instruction: 0xf87ef0cc │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf0cc4010 │ │ │ │ - svclt 0x0000b92d │ │ │ │ - bleq 0xff2dd31c │ │ │ │ + svclt 0x0000b931 │ │ │ │ + bleq 0xff2dd2dc │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - b 0x1447a74 │ │ │ │ + b 0x1447a34 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ - stmib r0, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ - tstcs r1, r1, lsl #8 │ │ │ │ - blmi 0x1990a0 │ │ │ │ + stmib r0, {r0, r6, sp, lr}^ │ │ │ │ + tstcs r1, r2, lsl #6 │ │ │ │ + blmi 0x199060 │ │ │ │ tstvs r2, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ @ instruction: 0xf04fe7e9 │ │ │ │ andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ @ instruction: 0xf043e7e3 │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ svclt 0x0000e7df │ │ │ │ - bleq 0xff2dd390 │ │ │ │ + bleq 0xff2dd350 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 10 @ 0x4000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ vrshr.u64 , , #63 │ │ │ │ - b 0x142f380 │ │ │ │ + b 0x142f340 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ stmdale r1!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ ldrne r0, [sl], #-516 @ 0xfffffdfc │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - stmib r0, {r9, sp}^ │ │ │ │ - movwcs r3, #515 @ 0x203 │ │ │ │ - andvs r6, r1, r4, lsl #1 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + addvs r2, r4, r0, lsl #4 │ │ │ │ + sbcvs r2, r3, r0, lsl #8 │ │ │ │ + strne lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ + andcs r6, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ strb r2, [sl, r0, lsl #4]! │ │ │ │ andcs pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ strb r2, [r4, r0, lsl #4]! │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ ubfx r0, r2, #19, #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb21dc │ │ │ │ + bl 0xfebb219c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac818 │ │ │ │ + bne 0xfebac7d8 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, sl, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2234 │ │ │ │ + bl 0xfebb21f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac870 │ │ │ │ + bne 0xfebac830 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, r7, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb228c │ │ │ │ + bl 0xfebb224c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0004615 │ │ │ │ strbeq r0, [r3, #1039] @ 0x40f │ │ │ │ @ instruction: 0xf1a4d52a │ │ │ │ - blcs 0x11bcc4 │ │ │ │ + blcs 0x11bc84 │ │ │ │ andcs fp, r1, r8, lsl #31 │ │ │ │ tstcs r0, r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c7bdf8 │ │ │ │ - vceq.f32 d31, d7, d21 │ │ │ │ + vceq.f32 d31, d7, d25 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r4], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xff1cf0cd │ │ │ │ + @ instruction: 0xff20f0cd │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4620 │ │ │ │ - strtmi pc, [r8], -r7, lsr #17 │ │ │ │ + strtmi pc, [r8], -fp, lsr #17 │ │ │ │ @ instruction: 0xf0cb4621 │ │ │ │ - andcs pc, r0, r7, lsr pc @ │ │ │ │ + andcs pc, r0, fp, lsr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - cdp2 0, 0, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr7, {6} │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #4, 4 @ 0x40000000 │ │ │ │ sbcseq r4, r2, r4, lsl #12 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - @ instruction: 0xf99af0ce │ │ │ │ + @ instruction: 0xf99ef0ce │ │ │ │ @ instruction: 0x46206d79 │ │ │ │ - @ instruction: 0xf8bcf0d1 │ │ │ │ + @ instruction: 0xf8c0f0d1 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb232c │ │ │ │ + bl 0xfebb22ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - @ instruction: 0xf87ef07e │ │ │ │ + @ instruction: 0xf882f07e │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - blx 0xd17496 │ │ │ │ + blx 0xe17456 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + stclvs 12, cr15, [r3, #-628]! @ 0xfffffd8c │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - blx 0x5974b6 │ │ │ │ + blx 0x697476 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca14 │ │ │ │ - stc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6ac9d4 │ │ │ │ + stc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11023 @ 0x2b0f @ │ │ │ │ + movwcs pc, #11027 @ 0x2b13 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-292]! @ 0xfffffedc │ │ │ │ + stclvs 12, cr15, [r3, #-420]! @ 0xfffffe5c │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - strb pc, [r7, pc, ror #21] @ │ │ │ │ + @ instruction: 0xe7c7faf3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb23e0 │ │ │ │ + bl 0xfebb23a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r3], r5 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmiavs r3, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andle r2, sl, r4, lsl #22 │ │ │ │ - blcs 0x151218 │ │ │ │ + blcs 0x1511d8 │ │ │ │ @ instruction: 0x4611d038 │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blcs 0x3d503c │ │ │ │ + blcs 0x3d4ffc │ │ │ │ vand d29, d4, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca9c │ │ │ │ - ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + blvs 0xff6aca5c │ │ │ │ + ldc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #10955 @ 0x2acb @ │ │ │ │ + movwcs pc, #10959 @ 0x2acf @ │ │ │ │ andlt r6, r3, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x460a0395 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ + stclvs 12, cr15, [r3, #-148]! @ 0xffffff6c │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x11b730 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ + blmi 0x11b6f0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1df2225 │ │ │ │ - svclt 0x0000fe0b │ │ │ │ - eorseq r8, r3, ip, asr #14 │ │ │ │ + svclt 0x0000fe0f │ │ │ │ + eorseq r8, r3, r4, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2494 │ │ │ │ + bl 0xfebb2454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ teqle r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf894460d │ │ │ │ ldrsblt r1, [r1, -r1] │ │ │ │ ldreq r6, [fp, fp, lsr #16] │ │ │ │ stmiavs r3!, {r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ vpmin.s8 d17, d20, d10 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ movwmi r0, #41877 @ 0xa395 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbc7 │ │ │ │ + @ instruction: 0xf894fbe7 │ │ │ │ @ instruction: 0xf08000d1 │ │ │ │ @ instruction: 0xf0c80001 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d16, d5 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 0, 3, cr15, cr2, cr13, {6} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr13, {6} │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ @ instruction: 0xf00200d1 │ │ │ │ stmdavs fp!, {r0, r1, r8} │ │ │ │ addsmi r2, r0, #0, 4 │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @@ -76810,216 +76794,216 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - beq 0x45735c │ │ │ │ + beq 0x45731c │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf0c76588 │ │ │ │ - @ instruction: 0x4631fcd5 │ │ │ │ + @ instruction: 0x4631fcd9 │ │ │ │ @ instruction: 0xf0454681 │ │ │ │ @ instruction: 0xf0cb0503 │ │ │ │ - @ instruction: 0xf0c7fdf5 │ │ │ │ - svccs 0x000ffccd │ │ │ │ + @ instruction: 0xf0c7fdf9 │ │ │ │ + svccs 0x000ffcd1 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b9937a │ │ │ │ - ldc2 0, cr15, [lr], #796 @ 0x31c │ │ │ │ + blx 0xfe39933a │ │ │ │ + stc2l 0, cr15, [r2], {199} @ 0xc7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x179939a │ │ │ │ - stc2l 0, cr15, [r2], #796 @ 0x31c │ │ │ │ + blx 0x1f9935a │ │ │ │ + stc2l 0, cr15, [r6], #796 @ 0x31c │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46cbc0 │ │ │ │ + blcs 0x46cb80 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf0d14631 │ │ │ │ - ldmdbmi r8, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r8, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {1} │ │ │ │ ldrbtmi r4, [r9], #-3952 @ 0xfffff090 │ │ │ │ strtmi r6, [fp], -r9, lsl #16 │ │ │ │ stmdapl r1!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0d44449 │ │ │ │ - andlt pc, r2, r1, lsr #21 │ │ │ │ + andlt pc, r2, r5, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r8, #812]! @ 0x32c │ │ │ │ - stc2 0, cr15, [r0], {199} @ 0xc7 │ │ │ │ + stc2 0, cr15, [ip, #812]! @ 0x32c │ │ │ │ + stc2 0, cr15, [r4], {199} @ 0xc7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [sl, #812] @ 0x32c │ │ │ │ + ldc2 0, cr15, [lr, #812] @ 0x32c │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - umulleq r4, fp, r6, fp │ │ │ │ + ldrdeq r4, [fp], r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf0c74616 │ │ │ │ - svccs 0x000ffc61 │ │ │ │ + svccs 0x000ffc65 │ │ │ │ teqle ip, r5, lsl #12 │ │ │ │ smullscc pc, r1, r8, r8 @ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x99452 │ │ │ │ + blx 0x899412 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt r3, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0xf898fdd5 │ │ │ │ + @ instruction: 0xf898fdd9 │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5504 │ │ │ │ + blcs 0x3b54c4 │ │ │ │ strtmi sp, [r8], -ip, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1426c9c │ │ │ │ + b 0x1426c5c │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x640a0 │ │ │ │ + blcs 0x64060 │ │ │ │ @ instruction: 0xf1c6d0e5 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4, #812]! @ 0x32c │ │ │ │ + ldc2 0, cr15, [r8, #812]! @ 0x32c │ │ │ │ eorslt lr, r2, #57933824 @ 0x3740000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - stc2 0, cr15, [ip, #812]! @ 0x32c │ │ │ │ + ldc2 0, cr15, [r0, #812]! @ 0x32c │ │ │ │ vaba.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0cb1027 │ │ │ │ - @ instruction: 0xe7c3fd3f │ │ │ │ - blcs 0x75964 │ │ │ │ - bmi 0x3cf818 │ │ │ │ + strb pc, [r3, r3, asr #26] @ │ │ │ │ + blcs 0x75924 │ │ │ │ + bmi 0x3cf7d8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ ldrdeq pc, [r0, -r0]! │ │ │ │ - blx 0xa9782e │ │ │ │ + blx 0xb977ee │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r4, fp, r4, ror sl │ │ │ │ + @ instruction: 0x008b4ab4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb271c │ │ │ │ + bl 0xfebb26dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addcc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - blx 0xff91785e │ │ │ │ + blx 0xffa1781e │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d130 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - movwcs pc, #14973 @ 0x3a7d @ │ │ │ │ + movwcs pc, #15005 @ 0x3a9d @ │ │ │ │ strdvs r6, [r3], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - @ instruction: 0x4629fe5b │ │ │ │ + @ instruction: 0x4629fe5f │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr11, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr11, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2l 0, cr15, [r0], #820 @ 0x334 │ │ │ │ + stc2l 0, cr15, [r4], #820 @ 0x334 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - stc2l 0, cr15, [ip], {203} @ 0xcb │ │ │ │ + ldc2l 0, cr15, [r0], {203} @ 0xcb │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb27c4 │ │ │ │ + bl 0xfebb2784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ sbccc pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - blx 0xfe417906 │ │ │ │ + blx 0xfe5178c6 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vstmdbvs r3!, {s31-s71} │ │ │ │ + vstmdbvs r3!, {s31-s103} │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0xff4f64d8 │ │ │ │ + bne 0xff4f6498 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf7fd431a │ │ │ │ - movwcs pc, #14879 @ 0x3a1f @ │ │ │ │ + movwcs pc, #14911 @ 0x3a3f @ │ │ │ │ @ instruction: 0x46296bf0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - @ instruction: 0x4629fdfd │ │ │ │ + strtmi pc, [r9], -r1, lsl #28 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - ldc2l 0, cr15, [r8, #812]! @ 0x32c │ │ │ │ + ldc2l 0, cr15, [ip, #812]! @ 0x32c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2 0, cr15, [r2], {205} @ 0xcd │ │ │ │ + stc2 0, cr15, [r6], {205} @ 0xcd │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - stc2l 0, cr15, [lr], #-812 @ 0xfffffcd4 │ │ │ │ + ldc2l 0, cr15, [r2], #-812 @ 0xfffffcd4 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ suble r0, lr, fp, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -77029,134 +77013,134 @@ │ │ │ │ ldrtle r2, [r6], #-0 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdblt lr, {r7, r9, sl, sp, lr} │ │ │ │ strble r0, [r8], #-91 @ 0xffffffa5 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - blx 0x9979da │ │ │ │ + blx 0xa9799a │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ teqle r3, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x6ced8 │ │ │ │ + blcs 0x6ce98 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9bef7fd │ │ │ │ - blvs 0xffc642f0 │ │ │ │ + @ instruction: 0xf9def7fd │ │ │ │ + blvs 0xffc642b0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - ldc2 0, cr15, [ip, #812] @ 0x32c │ │ │ │ + stc2 0, cr15, [r0, #812]! @ 0x32c │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0x4628fd97 │ │ │ │ + @ instruction: 0x4628fd9b │ │ │ │ vtst.8 d22, d0, d25 │ │ │ │ @ instruction: 0xf0cd124d │ │ │ │ - andcs pc, r1, r5, lsr #24 │ │ │ │ + andcs pc, r1, r9, lsr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r8, r6, asr r8 @ │ │ │ │ - stc2 0, cr15, [sl], {203} @ 0xcb │ │ │ │ + stc2 0, cr15, [lr], {203} @ 0xcb │ │ │ │ @ instruction: 0xf8d4e7d0 │ │ │ │ - blcs 0xa7a34 │ │ │ │ + blcs 0xa79f4 │ │ │ │ @ instruction: 0xf894dcb2 │ │ │ │ vhadd.s8 d19, d23, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blcs 0x655a8 │ │ │ │ + blcs 0x65568 │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - @ instruction: 0xff8cf0c7 │ │ │ │ + @ instruction: 0xff90f0c7 │ │ │ │ @ instruction: 0xee1d490a │ │ │ │ shsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ strbmi r7, [r3], #-466 @ 0xfffffe2e │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ - @ instruction: 0xf9eaf0c8 │ │ │ │ + @ instruction: 0xf9eef0c8 │ │ │ │ svclt 0x0000e794 │ │ │ │ - strdeq r4, [fp], r4 @ │ │ │ │ + addeq r4, fp, r4, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2998 │ │ │ │ + bl 0xfebb2958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r2, [r4], -r8, asr #1 │ │ │ │ vaddl.u8 , d18, d2 │ │ │ │ stmdacs r0, {r6, r7, ip, sp} │ │ │ │ movwcs sp, #4149 @ 0x1035 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ ldreq r6, [r2, #3878] @ 0xf26 │ │ │ │ strle r6, [r1, #-2059] @ 0xfffff7f5 │ │ │ │ suble r2, r3, fp, lsr #23 │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bllt 0x1fecd50 │ │ │ │ + bllt 0x1fecd10 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - @ instruction: 0x6d63f93d │ │ │ │ + @ instruction: 0x6d63f95d │ │ │ │ strvs r4, [r3, #1576]! @ 0x628 │ │ │ │ @ instruction: 0xf0c76835 │ │ │ │ - bmi 0xa5b504 │ │ │ │ + bmi 0xa5b4d4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r3, r8, ip, sp, lr} │ │ │ │ - @ instruction: 0xf9a4f0c8 │ │ │ │ + @ instruction: 0xf9a8f0c8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xff1ef0c7 │ │ │ │ + @ instruction: 0xff22f0c7 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - strb pc, [r3, sp, asr #23] @ │ │ │ │ + @ instruction: 0xe7c3fbd1 │ │ │ │ vmla.i8 d27, d20, d6 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad0d8 │ │ │ │ - @ instruction: 0xf900f7fd │ │ │ │ + blvs 0xff6ad098 │ │ │ │ + @ instruction: 0xf920f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ - movwcs pc, #11667 @ 0x2d93 @ │ │ │ │ + movwcs pc, #11699 @ 0x2db3 @ │ │ │ │ ldrb r6, [r5, r3, ror #1] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ - @ instruction: 0xff00f0c7 │ │ │ │ + @ instruction: 0xff04f0c7 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [lr, fp, lsr #23] @ │ │ │ │ - addeq r4, fp, r8, ror #14 │ │ │ │ + ldrb pc, [lr, pc, lsr #23] @ │ │ │ │ + addeq r4, fp, r8, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2a98 │ │ │ │ + bl 0xfebb2a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x460d20d1 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182a00 │ │ │ │ @@ -77164,110 +77148,110 @@ │ │ │ │ strle r0, [r2], #-1417 @ 0xfffffa77 │ │ │ │ addsmi r6, r9, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf894d04b │ │ │ │ mvnlt r3, r8, ror #1 │ │ │ │ @ instruction: 0xf082882d │ │ │ │ andcs r0, r2, r1, lsl #4 │ │ │ │ strbvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ - cdp2 0, 13, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 13, cr15, cr4, cr7, {6} │ │ │ │ smullscc pc, r0, r4, r8 @ │ │ │ │ strmi pc, [r8, #69] @ 0x45 │ │ │ │ cmnlt r3, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - movwcs pc, #11741 @ 0x2ddd @ │ │ │ │ + movwcs pc, #11773 @ 0x2dfd @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r6!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfeded194 │ │ │ │ + bne 0xfeded154 │ │ │ │ @ instruction: 0x46326bd9 │ │ │ │ - @ instruction: 0xf8a0f7fd │ │ │ │ + @ instruction: 0xf8c0f7fd │ │ │ │ movwcs r6, #28002 @ 0x6d62 │ │ │ │ strvs r4, [r2, #1074]! @ 0x432 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ strhtvs r2, [r3], #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0023bd70 │ │ │ │ vmla.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad1d0 │ │ │ │ - @ instruction: 0xf884f7fd │ │ │ │ + blvs 0xff6ad190 │ │ │ │ + @ instruction: 0xf8a4f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0003e7c4 │ │ │ │ vmul.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6a416c │ │ │ │ - @ instruction: 0xf876f7fd │ │ │ │ + blvs 0xff6a412c │ │ │ │ + @ instruction: 0xf896f7fd │ │ │ │ andscs r6, r0, r3, ror #26 │ │ │ │ @ instruction: 0xf7fe65a3 │ │ │ │ - ldr pc, [r8, r9, lsl #26]! │ │ │ │ + ldr pc, [r8, r9, lsr #26]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 0, 7, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr7, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [r2, r3, lsr #22] @ │ │ │ │ + ldrb pc, [r2, r7, lsr #22] @ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 0, 6, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 0, 6, cr15, cr12, cr7, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - bfi pc, r3, (invalid: 22:16) @ │ │ │ │ + bfi pc, r7, (invalid: 22:16) @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, asr #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf996f0c7 │ │ │ │ + @ instruction: 0xf99af0c7 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d11c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6d288 │ │ │ │ + blcs 0x6d248 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf895f835 │ │ │ │ + @ instruction: 0xf895f855 │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5d88 │ │ │ │ + blcs 0x3b5d48 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0x4630b99b │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe597d54 │ │ │ │ + blx 0xfe697d14 │ │ │ │ @ instruction: 0xf8d4e7e3 │ │ │ │ @ instruction: 0xf0c78014 │ │ │ │ - strmi pc, [r7], -r9, ror #18 │ │ │ │ + strmi pc, [r7], -sp, ror #18 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d12e │ │ │ │ @ instruction: 0x462830d1 │ │ │ │ - blcs 0x6d328 │ │ │ │ + blcs 0x6d2e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r2, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x12466c │ │ │ │ + ldmib r4, {r0, r1, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x12462c │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ subpl pc, r9, r3 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, fp, sp}^ │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @@ -77276,64 +77260,64 @@ │ │ │ │ ldmpl r2, {r4, r7, r8, ip, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @ instruction: 0xf0c80120 │ │ │ │ - ldr pc, [r2, r3, ror #16]! │ │ │ │ + ldr pc, [r2, r7, ror #16]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x1597dd4 │ │ │ │ - bcs 0x959f0 │ │ │ │ + blx 0x1697d94 │ │ │ │ + bcs 0x959b0 │ │ │ │ @ instruction: 0x4639d03d │ │ │ │ @ instruction: 0xf0cc4638 │ │ │ │ - and pc, r7, r7, asr ip @ │ │ │ │ + and pc, r7, fp, asr ip @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - ldc2l 0, cr15, [r2, #812]! @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r6, #812]! @ 0x32c │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cbb1cb │ │ │ │ - @ instruction: 0x4630fa7d │ │ │ │ + ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscle r2, fp, r0, lsl #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [lr, #-812] @ 0xfffffcd4 │ │ │ │ + stc2 0, cr15, [r2, #-812]! @ 0xfffffcd4 │ │ │ │ stmiblt sl, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46384611 │ │ │ │ - blx 0x1097e30 │ │ │ │ + blx 0x1197df0 │ │ │ │ @ instruction: 0xf0cbe7e0 │ │ │ │ - ldrtmi pc, [r0], -r1, asr #21 @ │ │ │ │ + ldrtmi pc, [r0], -r5, asr #21 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 0, cr15, [r4, #-812]! @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r8, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0c7e7ce │ │ │ │ - vadd.i8 , q10, │ │ │ │ + vadd.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andscs r0, pc, #1409286146 @ 0x54000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - ldc2l 0, cr15, [sl], #812 @ 0x32c │ │ │ │ + ldc2l 0, cr15, [lr], #812 @ 0x32c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0cb2201 │ │ │ │ - @ instruction: 0x462afd53 │ │ │ │ + @ instruction: 0x462afd57 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff517e82 │ │ │ │ + blx 0xff617e42 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - addeq r4, fp, sl, ror #9 │ │ │ │ + addeq r4, fp, sl, lsr #10 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble pc, {r1, r8, r9, fp, sp}^ @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77342,411 +77326,411 @@ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ strmi r6, [r5], -fp, asr #16 │ │ │ │ suble r2, r4, r4, lsl #22 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ eorsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ eorle r6, sp, r0, ror r3 │ │ │ │ - stc2l 0, cr15, [r6, #248]! @ 0xf8 │ │ │ │ + ldc2l 0, cr15, [r0, #248]! @ 0xf8 │ │ │ │ stmdavs r6!, {r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8aef0c7 │ │ │ │ + @ instruction: 0xf8b2f0c7 │ │ │ │ cdpcs 6, 0, cr4, cr15, cr7, {0} │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf8d8ff49 │ │ │ │ + @ instruction: 0xf8d8ff69 │ │ │ │ @ instruction: 0x46390038 │ │ │ │ - @ instruction: 0xf9bef0cb │ │ │ │ + @ instruction: 0xf9c2f0cb │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c7d00c │ │ │ │ - vadd.f32 , , │ │ │ │ + vmla.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf9f8f0cd │ │ │ │ + @ instruction: 0xf9fcf0cd │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c74770 │ │ │ │ - @ instruction: 0x4607f875 │ │ │ │ + @ instruction: 0x4607f879 │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ @ instruction: 0xf0cb1026 │ │ │ │ - bfi pc, r1, (invalid: 19:12) @ │ │ │ │ + bfi pc, r5, (invalid: 19:12) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2e38 │ │ │ │ + bl 0xfebb2df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ stccs 8, cr6, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - blcs 0x67fa8 │ │ │ │ + blcs 0x67f68 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.f32 d2, d0, d13 │ │ │ │ ldm pc, {r1, r2, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, fp, r5, lsl r0 @ │ │ │ │ eorseq r0, r9, fp, rrx │ │ │ │ teqeq r9, r8, lsr #1 │ │ │ │ rsceq r0, fp, r7, ror r0 │ │ │ │ tsteq r4, r1, lsr #2 │ │ │ │ smlalbteq r0, r9, r6, r0 │ │ │ │ umullseq r0, r4, r4, r0 │ │ │ │ @ instruction: 0xf0c30099 │ │ │ │ - @ instruction: 0xf8d4f8fd │ │ │ │ + @ instruction: 0xf8d4f901 │ │ │ │ strmi r3, [r6], -ip, asr #1 │ │ │ │ rscsvc pc, lr, #82837504 @ 0x4f00000 │ │ │ │ rscsvs pc, pc, #217055232 @ 0xcf00000 │ │ │ │ svceq 0x0008f013 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x00084628 │ │ │ │ rsbsmi pc, pc, #79 @ 0x4f │ │ │ │ - blvs 0xff6b733c │ │ │ │ + blvs 0xff6b72fc │ │ │ │ @ instruction: 0xf0cb4633 │ │ │ │ - @ instruction: 0xf894fd87 │ │ │ │ + @ instruction: 0xf894fd8b │ │ │ │ stmdbcs r0, {r0, r2, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -r8, asr #2 │ │ │ │ - stc2l 0, cr15, [lr, #-832]! @ 0xfffffcc0 │ │ │ │ + ldc2l 0, cr15, [r2, #-832]! @ 0xfffffcc0 │ │ │ │ @ instruction: 0xf0cb4630 │ │ │ │ - @ instruction: 0xf894f8cf │ │ │ │ + @ instruction: 0xf894f8d3 │ │ │ │ strvs r3, [r5, #213]! @ 0xd5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, sp, asr r1 │ │ │ │ - blx 0x1799cce │ │ │ │ + blx 0x1f99c8e │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldreq lr, [sl, #-2516] @ 0xfffff62c │ │ │ │ - @ instruction: 0xf8b8f0cb │ │ │ │ + @ instruction: 0xf8bcf0cb │ │ │ │ strvs r6, [r5, #3875]! @ 0xf23 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8948115 │ │ │ │ stmiavs r2!, {r0, r2, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x14f7288 │ │ │ │ + bne 0x14f7248 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, lr, ror #2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x219d14 │ │ │ │ + blt 0x219cd4 │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - stc2 0, cr15, [sl], #796 @ 0x31c │ │ │ │ + stc2 0, cr15, [lr], #796 @ 0x31c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe787f955 │ │ │ │ + @ instruction: 0xe787f959 │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7ff1ad2 │ │ │ │ strb pc, [r5, pc, ror #19] @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldr pc, [r5, r3, lsl #16]! │ │ │ │ vadd.f32 q11, , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ stmiavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - stc2 0, cr15, [sl], {199} @ 0xc7 │ │ │ │ + stc2 0, cr15, [lr], {199} @ 0xc7 │ │ │ │ vnmls.f32 s8, s27, s19 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ msrvc CPSR_fxc, r1, lsl #10 │ │ │ │ @ instruction: 0xf0c76808 │ │ │ │ - smlattcs r0, r9, lr, pc @ │ │ │ │ + smlattcs r0, sp, lr, pc @ │ │ │ │ @ instruction: 0xf0d04608 │ │ │ │ - ldr pc, [pc, r3, lsl #26] │ │ │ │ + ldr pc, [pc, r7, lsl #26] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad624 │ │ │ │ + bne 0xfebad5e4 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - mrc2 7, 2, pc, cr8, cr12, {7} │ │ │ │ + mrc2 7, 3, pc, cr8, cr12, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d065a3 │ │ │ │ - str pc, [sp, r5, lsl #26] │ │ │ │ + str pc, [sp, r9, lsl #26] │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44fff9d │ │ │ │ + @ instruction: 0xf44fffa1 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - vld2.32 {d31-d32}, [pc :64], r9 │ │ │ │ + vld2.32 {d31-d32}, [pc :64]! │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - strdcs pc, [r3], -r9 │ │ │ │ - mcrr2 0, 12, pc, r2, cr7 @ │ │ │ │ + strdcs pc, [r3], -sp │ │ │ │ + mcrr2 0, 12, pc, r6, cr7 @ │ │ │ │ orrsmi pc, ip, pc, asr #32 │ │ │ │ andcs r4, sp, r2, lsl #12 │ │ │ │ - blx 0x1599df6 │ │ │ │ + blx 0x1d99db6 │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ sbcscc pc, r6, r4, lsl #17 │ │ │ │ - @ instruction: 0xff78f0c6 │ │ │ │ + @ instruction: 0xff7cf0c6 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf874f0cd │ │ │ │ + @ instruction: 0xf878f0cd │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9fef0cb │ │ │ │ + blx 0x118118 │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ strtmi r7, [r8], -r4, lsr #5 │ │ │ │ - @ instruction: 0xf8d4f0cd │ │ │ │ + @ instruction: 0xf8d8f0cd │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf8b42002 │ │ │ │ @ instruction: 0xf08310b8 │ │ │ │ - b 0x109ca4c │ │ │ │ + b 0x109ca0c │ │ │ │ @ instruction: 0xf0416143 │ │ │ │ @ instruction: 0xf7fc4188 │ │ │ │ - @ instruction: 0xe73ffe37 │ │ │ │ + @ instruction: 0xe73ffe57 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44fff4f │ │ │ │ + @ instruction: 0xf44fff53 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - vld2.16 {d31-d32}, [pc], fp │ │ │ │ + vld2.16 {d31-d32}, [pc] │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0xf8b4f8ab │ │ │ │ + @ instruction: 0xf8b4f8af │ │ │ │ strhcs r5, [r2], -r8 │ │ │ │ - blx 0xffd181b2 │ │ │ │ + blx 0xffe18172 │ │ │ │ @ instruction: 0xf0454602 │ │ │ │ mulcs fp, r4, r5 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - ldr pc, [r7, -r3, lsl #22] │ │ │ │ + ldr pc, [r7, -r3, lsr #22] │ │ │ │ @ instruction: 0xee1d4a5a │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ ldrmi r0, [r3], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - ldrbt pc, [pc], sp, lsr #28 @ │ │ │ │ + @ instruction: 0xe6fffe31 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad764 │ │ │ │ + bne 0xfebad724 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [sl, -r3, lsr #11] │ │ │ │ vnmla.f32 s8, s26, s14 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ ldrmi r0, [r3], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - ldrb pc, [r7], r5, lsl #28 @ │ │ │ │ + ldrb pc, [r7], r9, lsl #28 @ │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfe99824e │ │ │ │ + blx 0xfea9820e │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [sl], pc, asr #16 @ │ │ │ │ + @ instruction: 0xe6daf853 │ │ │ │ stmdale sl, {r0, r2, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f025 │ │ │ │ - @ instruction: 0x0005bfbd │ │ │ │ - @ instruction: 0x0005bfbd │ │ │ │ - ldrdeq fp, [r5], -r1 │ │ │ │ - ldrdeq fp, [r5], -fp @ │ │ │ │ - @ instruction: 0x0005bfbd │ │ │ │ - ldrdeq fp, [r5], -fp @ │ │ │ │ - strdeq fp, [r5], -pc @ │ │ │ │ - ldrdeq fp, [r5], -fp @ │ │ │ │ - andeq fp, r5, r1, asr lr │ │ │ │ - @ instruction: 0x0005bdb5 │ │ │ │ - ldrdeq fp, [r5], -fp @ │ │ │ │ - ldrdeq fp, [r5], -fp @ │ │ │ │ - ldrdeq fp, [r5], -fp @ │ │ │ │ - @ instruction: 0x0005bfbd │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ + muleq r5, r1, ip │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + @ instruction: 0x0005bdbf │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + andeq fp, r5, r1, lsl lr │ │ │ │ + andeq fp, r5, r5, ror sp │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffeb5 │ │ │ │ + @ instruction: 0xf44ffeb9 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - @ instruction: 0x4629ffb1 │ │ │ │ + @ instruction: 0x4629ffb5 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cb1200 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - pkhbt pc, r6, r1, lsl #16 @ │ │ │ │ + pkhbt pc, r6, r5, lsl #16 @ │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad850 │ │ │ │ + bne 0xfebad810 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strtmi r6, [r0], -r3, lsr #11 │ │ │ │ mrc2 7, 5, pc, cr8, cr14, {7} │ │ │ │ vmin.s8 q15, q2, q11 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6c0800 │ │ │ │ - ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - bls 0x137588 │ │ │ │ + blvs 0xff6c07c0 │ │ │ │ + ldc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + bls 0x137548 │ │ │ │ ldrmi r4, [r3], #-1568 @ 0xfffff9e0 │ │ │ │ andlt r6, r4, r3, lsr #11 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ - strdeq r4, [fp], r2 │ │ │ │ - addeq r4, fp, sl, lsr #1 │ │ │ │ - addeq r4, fp, sl, asr r0 │ │ │ │ + addeq r4, fp, r2, lsr r2 │ │ │ │ + addeq r4, fp, sl, ror #1 │ │ │ │ + umulleq r4, fp, sl, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vrecps.f32 d20, d7, d17 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ ldcmi 6, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf0c66830 │ │ │ │ - strbmi pc, [r4, #-3099] @ 0xfffff3e5 @ │ │ │ │ + strbmi pc, [r4, #-3103] @ 0xfffff3e1 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q10, │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r5 │ │ │ │ ldmdavs r0!, {r1, r8, ip, sp, lr} │ │ │ │ - rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + subcs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [sl], {198} @ 0xc6 │ │ │ │ + stc2 0, cr15, [lr], {198} @ 0xc6 │ │ │ │ tstpvc r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c664e3 │ │ │ │ - @ instruction: 0xf44ffbff │ │ │ │ + @ instruction: 0xf44ffc03 │ │ │ │ strmi r7, [r3], -r3, lsl #2 │ │ │ │ - adcspl pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsbspl pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0xffd983b2 │ │ │ │ + blx 0xffe98372 │ │ │ │ tstpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ + vmlal.s q9, d0, d0[2] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c66523 │ │ │ │ - @ instruction: 0xf44ffbe9 │ │ │ │ + @ instruction: 0xf44ffbed │ │ │ │ strmi r5, [r3], -r2, lsl #3 │ │ │ │ - addcs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + subcs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strtvs r6, [r3], #2096 @ 0x830 │ │ │ │ - mcrr2 0, 12, pc, r0, cr6 @ │ │ │ │ - addscs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + mcrr2 0, 12, pc, r4, cr6 @ │ │ │ │ + subscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ ldmdavs r0!, {r3, r6, r8} │ │ │ │ @ instruction: 0xf0c665e3 │ │ │ │ - @ instruction: 0x6620fc35 │ │ │ │ + @ instruction: 0x6620fc39 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - eorseq r8, r3, r8, asr r7 │ │ │ │ + eorseq r8, r3, r0, lsr #14 │ │ │ │ addseq r4, r5, ip, ror r5 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x14291c4 │ │ │ │ + b 0x1429184 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0x5f518 │ │ │ │ + bcc 0x5f4d8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe0eca6c │ │ │ │ + b 0xfe0eca2c │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14560f8 │ │ │ │ + b 0x14560b8 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14560ec │ │ │ │ + b 0x14560ac │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1139154 │ │ │ │ + b 0x1139114 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ streq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ andcs lr, r0, #270336 @ 0x42000 │ │ │ │ - b 0x10ecd70 │ │ │ │ + b 0x10ecd30 │ │ │ │ ldrb r6, [ip, r0] │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x144affc │ │ │ │ - b 0x1434da8 │ │ │ │ + b 0x144afbc │ │ │ │ + b 0x1434d68 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ stmdacs r0, {r8, r9, lr} │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ @ instruction: 0x4618b570 │ │ │ │ ldrmi r2, [r9], -r1, lsl #12 │ │ │ │ - blx 0x1e59a0 │ │ │ │ - b 0x5189b4 │ │ │ │ + blx 0x1e5960 │ │ │ │ + b 0x518974 │ │ │ │ andle r0, pc, ip, lsl #30 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ tstmi r1, #-2013265920 @ 0x88000000 │ │ │ │ - blcs 0x268dd4 │ │ │ │ + blcs 0x268d94 │ │ │ │ andcs sp, r0, #-1073741767 @ 0xc0000039 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ svceq 0x0080f01c │ │ │ │ cmnpne ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @@ -77760,80 +77744,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xb12b6e43 │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb3428 │ │ │ │ + bl 0xfebb33e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 0, 2, cr15, cr4, cr2, {6} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr2, {6} │ │ │ │ stcvs 3, cr2, [r2, #4]! │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ andcs r6, r0, r3, ror #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ tstle sp, r4, lsl #22 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - @ instruction: 0xf247bebb │ │ │ │ + @ instruction: 0xf247bebf │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - cdplt 0, 6, cr15, cr12, cr12, {6} │ │ │ │ + cdplt 0, 7, cr15, cr0, cr12, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb3480 │ │ │ │ + bl 0xfebb3440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0xdc748 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ + blmi 0xdc708 │ │ │ │ @ instruction: 0x900022bb │ │ │ │ - mcr2 1, 0, pc, cr0, cr14, {6} @ │ │ │ │ - mlaseq r3, r8, r7, r8 │ │ │ │ + mcr2 1, 0, pc, cr4, cr14, {6} @ │ │ │ │ + eorseq r8, r3, r0, ror #14 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bllt 0xff59a2a4 │ │ │ │ + bllt 0xffd9a264 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf0ca1022 │ │ │ │ - svclt 0x0000be45 │ │ │ │ + svclt 0x0000be49 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb34d0 │ │ │ │ + bl 0xfebb3490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - ldc2 0, cr15, [r2, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r6, #-792] @ 0xfffffce8 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d118 │ │ │ │ @ instruction: 0x462820d1 │ │ │ │ ldrtmi r6, [r1], -fp, ror #26 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - bl 0xfe95cf04 │ │ │ │ + bl 0xfe95cec4 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ @ instruction: 0xf7fc441a │ │ │ │ - ldrtmi pc, [r0], -fp, lsr #23 @ │ │ │ │ + ldrtmi pc, [r0], -fp, asr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534622 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - @ instruction: 0x4630fe77 │ │ │ │ + @ instruction: 0x4630fe7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -77841,77 +77825,77 @@ │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r6, [ip], -lr, asr #18 │ │ │ │ stmdblt r7, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8954276 │ │ │ │ stmiavs r1!, {r1, r4, r5, r7, ip, sp}^ │ │ │ │ stmdbcs sp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdavs r2!, {r0, r3, ip, lr, pc} │ │ │ │ - bcs 0x6dc0c │ │ │ │ + bcs 0x6dbcc │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ - blmi 0x808b80 │ │ │ │ + blmi 0x808b40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r3, r6, r8, r9, fp, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ @ instruction: 0xf8d07190 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c6e7d1 │ │ │ │ - vfma.f32 d31, d20, d15 │ │ │ │ + @ instruction: 0xf244fca3 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46320395 │ │ │ │ - blvs 0x16addd4 │ │ │ │ - cdp2 0, 2, cr15, cr0, cr10, {6} │ │ │ │ + blvs 0x16add94 │ │ │ │ + cdp2 0, 2, cr15, cr4, cr10, {6} │ │ │ │ vnmls.f64 d4, d13, d9 │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - bl 0x124a44 │ │ │ │ + bl 0x124a04 │ │ │ │ andls r0, r0, r8 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - addeq r3, fp, ip, asr #23 │ │ │ │ - addeq r3, fp, ip, ror fp │ │ │ │ + addeq r3, fp, ip, lsl #24 │ │ │ │ + @ instruction: 0x008b3bbc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb360c │ │ │ │ + bl 0xfebb35cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andsle r2, r7, pc, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #18 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ pop {r2, r5} │ │ │ │ @ instruction: 0xf0ca4070 │ │ │ │ - @ instruction: 0xf8d0bd8d │ │ │ │ + @ instruction: 0xf8d0bd91 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf06fd5f0 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - strb pc, [r9, pc, ror #29]! @ │ │ │ │ + @ instruction: 0xe7e9fef3 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0x46284611 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - cdp2 0, 14, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 14, cr15, cr6, cr10, {6} │ │ │ │ @ instruction: 0xf04f2203 │ │ │ │ ldrshtvs r3, [r2], #63 @ 0x3f │ │ │ │ @ instruction: 0xe7d765b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77923,116 +77907,116 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ - stc2 0, cr15, [r8], #-792 @ 0xfffffce8 │ │ │ │ + stc2 0, cr15, [ip], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ tstle r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff21a4c0 │ │ │ │ + blx 0xffa1a480 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bleq 0x4a7d7c │ │ │ │ + bleq 0x4a7d3c │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r0, #-808]! @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [r4, #-808]! @ 0xfffffcd8 │ │ │ │ @ instruction: 0xb3aae7ee │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xff34f0cb │ │ │ │ + @ instruction: 0xff38f0cb │ │ │ │ @ instruction: 0xf032e007 │ │ │ │ ldrtmi r0, [r9], -r0, lsr #6 │ │ │ │ andscs fp, pc, #8, 30 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xb1ab4628 │ │ │ │ - ldc2l 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bcs 0x8c2e0 │ │ │ │ + bcs 0x8c2a0 │ │ │ │ ldrtmi sp, [r9], -pc, ror #1 │ │ │ │ - @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0xe7eaffff │ │ │ │ + @ instruction: 0xf0cb4638 │ │ │ │ + strb pc, [sl, r3, lsl #16]! @ │ │ │ │ ldrmi fp, [r1], -sl, ror #18 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - strb pc, [r4, r1, lsr #26]! @ │ │ │ │ - stc2 0, cr15, [r2, #808]! @ 0x328 │ │ │ │ + strb pc, [r4, r5, lsr #26]! @ │ │ │ │ + stc2 0, cr15, [r6, #808]! @ 0x328 │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ shsaxmi fp, r9, r7 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - ldrb pc, [r6, r9, asr #16] @ │ │ │ │ - blx 0xff49887e │ │ │ │ + ldrb pc, [r6, sp, asr #16] @ │ │ │ │ + blx 0xff59883e │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pkhbtmi r2, r0, pc, lsl #4 @ │ │ │ │ @ instruction: 0xf0ca6cd9 │ │ │ │ - @ instruction: 0x4639ffdf │ │ │ │ + ldrtmi pc, [r9], -r3, ror #31 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - @ instruction: 0xf838f0cb │ │ │ │ + @ instruction: 0xf83cf0cb │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0xe7c0feb7 │ │ │ │ + @ instruction: 0xe7c0febb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldmdblt r0!, {r6, r7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [lr], -r8 │ │ │ │ @ instruction: 0x461f4690 │ │ │ │ - blx 0xfe8988de │ │ │ │ + blx 0xfe99889e │ │ │ │ svceq 0x000ff1b9 │ │ │ │ teqle r5, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x101a5d0 │ │ │ │ + blx 0x181a590 │ │ │ │ @ instruction: 0x462168f2 │ │ │ │ sbcseq r4, r2, r0, lsr #12 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr11, {6} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr11, {6} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d647c0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ andle r0, lr, pc, lsl #30 │ │ │ │ - blx 0xfe11891a │ │ │ │ + blx 0xfe2188da │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534681 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0x464afc9f │ │ │ │ + strbmi pc, [sl], -r3, lsr #25 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x462847b8 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r4], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [r8], {202} @ 0xca │ │ │ │ svclt 0x0000e7ca │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvnsvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ @@ -78051,88 +78035,88 @@ │ │ │ │ sbcpl pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e776 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb38b4 │ │ │ │ + bl 0xfebb3874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r6], -r1, lsl #2 │ │ │ │ movwlt fp, #43361 @ 0xa961 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - stmdavs r1!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr15, {7} │ │ │ │ svclt 0x00181e59 │ │ │ │ - bcs 0x64aec │ │ │ │ + bcs 0x64aac │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ rscsle r2, r0, r0, lsl #18 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca009a │ │ │ │ - stmdavs r1!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0x4629b21b │ │ │ │ addseq r4, sl, r8, lsr #12 │ │ │ │ @ instruction: 0xf0ca4252 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r3, r8, lsl #1 │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrmi r5, [r1], r4, lsl #1 │ │ │ │ - bleq 0x458758 │ │ │ │ + bleq 0x458718 │ │ │ │ @ instruction: 0xf0c64604 │ │ │ │ - @ instruction: 0x4631fad9 │ │ │ │ + @ instruction: 0x4631fadd │ │ │ │ vst1.32 {d20-d22}, [r5], r2 │ │ │ │ @ instruction: 0xf0ca6588 │ │ │ │ - @ instruction: 0xf045fbf9 │ │ │ │ + @ instruction: 0xf045fbfd │ │ │ │ @ instruction: 0xf0c60503 │ │ │ │ - strmi pc, [r7], -r3, lsl #22 │ │ │ │ - blx 0xff398a84 │ │ │ │ + strmi pc, [r7], -r7, lsl #22 │ │ │ │ + blx 0xff498a44 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - ldmdbmi r3, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r5], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdapl r1, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ ldrbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf8c4f0d3 │ │ │ │ + @ instruction: 0xf8c8f0d3 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46e080 │ │ │ │ + blcs 0x46e040 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf0cf4630 │ │ │ │ - @ instruction: 0x4632fe53 │ │ │ │ + @ instruction: 0x4632fe57 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - addeq r3, fp, r4, ror #15 │ │ │ │ + addeq r3, fp, r4, lsr #16 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb39d8 │ │ │ │ + bl 0xfebb3998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -78142,28 +78126,28 @@ │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfff98b4a │ │ │ │ + stc2 0, cr15, [r0], {202} @ 0xca │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ andcs pc, r1, sp, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7c8a4 │ │ │ │ + blcs 0x7c864 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @@ -78173,111 +78157,111 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r3, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ - b 0x112489c │ │ │ │ + b 0x112485c │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d5686f │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - svccs 0x000ffa29 │ │ │ │ + svccs 0x000ffa2d │ │ │ │ cmple r1, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7fc │ │ │ │ + @ instruction: 0xf8e8f7fc │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - blx 0x698bec │ │ │ │ + blx 0x798bac │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8b6f7fc │ │ │ │ + @ instruction: 0xf8d6f7fc │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b8d03d │ │ │ │ ldrtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - cdp2 0, 13, cr15, cr0, cr10, {6} │ │ │ │ + cdp2 0, 13, cr15, cr4, cr10, {6} │ │ │ │ @ instruction: 0x463a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - ldc2l 0, cr15, [lr, #-812] @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r2, #-812]! @ 0xfffffcd4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x118c76 │ │ │ │ + blx 0x218c36 │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf9d8f0c6 │ │ │ │ + @ instruction: 0xf9dcf0c6 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcsle r0, pc, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xffd18c94 │ │ │ │ + blx 0xffe18c54 │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r2], -r1, asr #3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [sl, #808] @ 0x328 │ │ │ │ + ldc2l 0, cr15, [lr, #808] @ 0x328 │ │ │ │ @ instruction: 0x464b2210 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - stc2 0, cr15, [r4, #-812]! @ 0xfffffcd4 │ │ │ │ + stc2 0, cr15, [r8, #-812]! @ 0xfffffcd4 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3b9c │ │ │ │ + bl 0xfebb3b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - strmi pc, [r6], -r1, lsr #19 │ │ │ │ + strmi pc, [r6], -r5, lsr #19 │ │ │ │ @ instruction: 0xd1212f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf840f7fc │ │ │ │ + @ instruction: 0xf860f7fc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8a4f0cc │ │ │ │ + @ instruction: 0xf8a8f0cc │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ ldreq r4, [r2], #-1584 @ 0xfffff9d0 │ │ │ │ - stc2 0, cr15, [r8], #808 @ 0x328 │ │ │ │ + stc2 0, cr15, [ip], #808 @ 0x328 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe718d44 │ │ │ │ + blx 0xfe818d04 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @@ -78285,50 +78269,50 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [ip], -r4 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ @ instruction: 0xf0c64616 │ │ │ │ - @ instruction: 0xf1b9f955 │ │ │ │ + @ instruction: 0xf1b9f959 │ │ │ │ strmi r0, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf897d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e34c │ │ │ │ + blcs 0x6e30c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc2204 │ │ │ │ + stmdbvs r3!, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b383 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - cdp2 0, 1, cr15, cr0, cr10, {6} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr10, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d368a0 │ │ │ │ @ instruction: 0xf0c68000 │ │ │ │ - strtmi pc, [sl], -sp, ror #27 │ │ │ │ + @ instruction: 0x462afdf1 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r9, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - ldrb pc, [r1, r7, lsr #26] @ │ │ │ │ + ldrb pc, [r1, fp, lsr #26] @ │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ rsbvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ @@ -78358,62 +78342,62 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d784 │ │ │ │ + blcs 0x5d744 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - @ instruction: 0x4607f8bd │ │ │ │ + strmi pc, [r7], -r1, asr #17 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e41c │ │ │ │ + blcs 0x6e3dc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5ff5b │ │ │ │ + @ instruction: 0xf8d5ff7b │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - strmi pc, [r0], fp, lsr #17 │ │ │ │ + strmi pc, [r0], pc, lsr #17 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d139 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e440 │ │ │ │ + blcs 0x6e400 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf0c6ff49 │ │ │ │ - vmla.i8 d31, d7, d3 │ │ │ │ + @ instruction: 0xf0c6ff69 │ │ │ │ + vmla.i8 d31, d7, d7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r1, r5, lsl #7 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0x464bfa1b │ │ │ │ + @ instruction: 0x464bfa1f │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xf8d5f99b │ │ │ │ + @ instruction: 0xf8d5f99f │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - sxtab16mi pc, r0, r1, ror #16 @ │ │ │ │ + sxtab16mi pc, r0, r5, ror #16 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - strb pc, [r6, fp, lsl #19] @ │ │ │ │ + strb pc, [r6, pc, lsl #19] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @ instruction: 0x461610d1 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @@ -78423,55 +78407,55 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d888 │ │ │ │ + blcs 0x5d848 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - @ instruction: 0x4607f83b │ │ │ │ + @ instruction: 0x4607f83f │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e520 │ │ │ │ + blcs 0x6e4e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fed9 │ │ │ │ + @ instruction: 0xf8d5fef9 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - strmi pc, [r0], r9, lsr #16 │ │ │ │ + strmi pc, [r0], sp, lsr #16 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e544 │ │ │ │ + blcs 0x6e504 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r2], -r7, asr #29 @ │ │ │ │ + strbmi pc, [r2], -r7, ror #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x462047b0 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ - blx 0xfe51acde │ │ │ │ + blx 0xfe51ac9e │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf926f0ca │ │ │ │ + @ instruction: 0xf92af0ca │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xfffcf0c5 │ │ │ │ + @ instruction: 0xf800f0c6 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ sbcsle r0, r2, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf916f0ca │ │ │ │ + @ instruction: 0xf91af0ca │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ @@ -78481,92 +78465,92 @@ │ │ │ │ cmnlt r2, ip, asr #1 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ orrlt r0, r0, r1 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bleq 0xff080d2c │ │ │ │ + bleq 0xff080cec │ │ │ │ submi lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - strmi pc, [r1], r1, asr #31 │ │ │ │ + strmi pc, [r1], r5, asr #31 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d178 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e614 │ │ │ │ + blcs 0x6e5d4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe5f │ │ │ │ + @ instruction: 0xf8d5fe7f │ │ │ │ @ instruction: 0xf0c5a004 │ │ │ │ - strmi pc, [r0], pc, lsr #31 │ │ │ │ + selmi pc, r0, r3 @ │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e638 │ │ │ │ + blcs 0x6e5f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - svccs 0x0000fe4d │ │ │ │ + svccs 0x0000fe6d │ │ │ │ vand d29, d7, d29 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ vpmin.s8 d18, d28, d5 │ │ │ │ vqshl.s64 q10, q8, #0 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ - bmi 0xbccb9c │ │ │ │ + bmi 0xbccb5c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ tstls r1, r3, lsl r4 │ │ │ │ @ instruction: 0xb1ae444a │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ andls r4, r0, #622592 @ 0x98000 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr6, {6} │ │ │ │ + cdp2 0, 13, cr15, cr14, cr6, {6} │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff464a │ │ │ │ strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrteq pc, [ip], #2263 @ 0x8d7 @ │ │ │ │ andls r4, r0, #28, 18 @ 0x70000 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr6, {6} │ │ │ │ + cdp2 0, 12, cr15, cr8, cr6, {6} │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca102a │ │ │ │ - svccs 0x0000f889 │ │ │ │ - blmi 0x611148 │ │ │ │ + svccs 0x0000f88d │ │ │ │ + blmi 0x611108 │ │ │ │ svclt 0x0070ee1d │ │ │ │ - beq 0xc99768 │ │ │ │ - bcs 0xfe5d9950 │ │ │ │ + beq 0xc99728 │ │ │ │ + bcs 0xfe5d9910 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbmi pc, [r0, ip, asr #4]! @ │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf507440b │ │ │ │ @ instruction: 0xf0c66187 │ │ │ │ - @ instruction: 0xe7aefe9d │ │ │ │ + str pc, [lr, r1, lsr #29]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf862f0ca │ │ │ │ + @ instruction: 0xf866f0ca │ │ │ │ svclt 0x0000e787 │ │ │ │ - addeq r3, fp, ip, ror r1 │ │ │ │ + @ instruction: 0x008b31bc │ │ │ │ addseq ip, r1, r8, lsr #18 │ │ │ │ addseq ip, r1, ip, lsr #19 │ │ │ │ - addeq r3, fp, ip, lsl #2 │ │ │ │ + addeq r3, fp, ip, asr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ ldmib r0, {r0, r4, r6, r7, ip}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ @@ -78574,410 +78558,410 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ - b 0x1124ee0 │ │ │ │ + b 0x1124ea0 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c5686e │ │ │ │ - strmi pc, [r7], -r9, lsl #30 │ │ │ │ + strmi pc, [r7], -sp, lsl #30 │ │ │ │ cmple sp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - cdp2 0, 15, cr15, cr8, cr5, {6} │ │ │ │ + cdp2 0, 15, cr15, cr12, cr5, {6} │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ - cdp2 0, 14, cr15, cr8, cr5, {6} │ │ │ │ + ldc2 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ + cdp2 0, 14, cr15, cr12, cr5, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe0f0cb │ │ │ │ + @ instruction: 0xffe4f0cb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96014416 │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ @ instruction: 0x61a8f506 │ │ │ │ strbeq pc, [r0, #-2262] @ 0xfffff72a @ │ │ │ │ - cdp2 0, 2, cr15, cr0, cr6, {6} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr6, {6} │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, asr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffd6f0c9 │ │ │ │ + @ instruction: 0xffdaf0c9 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - cdp2 0, 10, cr15, cr12, cr5, {6} │ │ │ │ + cdp2 0, 11, cr15, cr0, cr5, {6} │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ adcsle r0, r3, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffc6f0c9 │ │ │ │ + @ instruction: 0xffcaf0c9 │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - addeq r3, fp, lr │ │ │ │ + addeq r3, fp, lr, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb41d4 │ │ │ │ + bl 0xfebb4194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbccc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460e │ │ │ │ - strmi pc, [r5], -r5, lsl #29 │ │ │ │ + strmi pc, [r5], -r9, lsl #29 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cb2220 │ │ │ │ - @ instruction: 0x4620f83d │ │ │ │ + strtmi pc, [r0], -r1, asr #16 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - strb pc, [r3, r3, lsl #31]! @ │ │ │ │ + strb pc, [r3, r7, lsl #31]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-124] @ 0xffffff84 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106958 │ │ │ │ tstle r7, r0, ror r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ @ instruction: 0xf0c54690 │ │ │ │ - stccs 14, cr15, [pc], {63} @ 0x3f │ │ │ │ + stccs 14, cr15, [pc], {67} @ 0x43 │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + ldc2l 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - cdp2 0, 2, cr15, cr14, cr5, {6} │ │ │ │ + cdp2 0, 3, cr15, cr2, cr5, {6} │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + stc2l 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - blx 0xff5193ec │ │ │ │ + blx 0xff6193ac │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ stmib sp, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ ldrmi r4, [sl], -r0 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d13, d0, d5 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf0c605c4 │ │ │ │ - @ instruction: 0x4628fd57 │ │ │ │ + @ instruction: 0x4628fd5b │ │ │ │ @ instruction: 0x464a6831 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50087f0 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf0c60648 │ │ │ │ - strb pc, [r8, r1, asr #26]! @ │ │ │ │ + strb pc, [r8, r5, asr #26]! @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff06f0c9 │ │ │ │ + @ instruction: 0xff0af0c9 │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [lr], #812 @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r2], #812 @ 0x32c │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xe79dfef7 │ │ │ │ + @ instruction: 0xe79dfefb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r8], #812 @ 0x32c │ │ │ │ + ldc2 0, cr15, [ip], #812 @ 0x32c │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r2, fp, r2, lsl #29 │ │ │ │ + addeq r2, fp, r2, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ ldmdblt r0!, {r7, ip} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs pc, {r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - strmi pc, [r6], -pc, lsr #27 │ │ │ │ + @ instruction: 0x4606fdb3 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, lr, cr11 @ │ │ │ │ + stc2l 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - ldc2 0, cr15, [lr, #788] @ 0x314 │ │ │ │ + stc2 0, cr15, [r2, #788]! @ 0x314 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ cmple r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + mrrc2 7, 15, pc, ip, cr11 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf8d5fc99 │ │ │ │ + @ instruction: 0xf8d5fc9d │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - strmi pc, [r7], -r7, lsl #27 │ │ │ │ + strmi pc, [r7], -fp, lsl #27 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d136 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ea88 │ │ │ │ + blcs 0x6ea48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #24 @ │ │ │ │ + ldrtmi pc, [r2], -r5, asr #24 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff38f0c9 │ │ │ │ + @ instruction: 0xff3cf0c9 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xf8d5fe83 │ │ │ │ + @ instruction: 0xf8d5fe87 │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - @ instruction: 0x4607fd59 │ │ │ │ + @ instruction: 0x4607fd5d │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d26 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe7bbfe73 │ │ │ │ + @ instruction: 0xe7bbfe77 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 6, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 6, cr15, cr14, cr9, {6} │ │ │ │ svclt 0x0000e7c9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ mlaslt r0, sp, r8, pc @ │ │ │ │ - ldc2 0, cr15, [r0, #-788]! @ 0xfffffcec │ │ │ │ + ldc2 0, cr15, [r4, #-788]! @ 0xfffffcec │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff41b2ae │ │ │ │ + blx 0xffc1b26e │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - ldc2 0, cr15, [lr, #-788] @ 0xfffffcec │ │ │ │ + stc2 0, cr15, [r2, #-788]! @ 0xfffffcec │ │ │ │ @ instruction: 0xf1ba4607 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf89580cb │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eb7c │ │ │ │ + blcs 0x6eb3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fbbb │ │ │ │ + @ instruction: 0xf1b9fbdb │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0ca4620 │ │ │ │ - @ instruction: 0xf1bbf9db │ │ │ │ + @ instruction: 0xf1bbf9df │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0x463af9d3 │ │ │ │ + @ instruction: 0x463af9d7 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r8], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [ip], {202} @ 0xca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfee99672 │ │ │ │ + blx 0xfef99632 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0x463afbb1 │ │ │ │ + @ instruction: 0x463afbb5 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff919686 │ │ │ │ + blx 0xffa19646 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - strmi pc, [r7], -sp, asr #25 │ │ │ │ + @ instruction: 0x4607fcd1 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b1b376 │ │ │ │ + blx 0xfe31b336 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0xfff996d6 │ │ │ │ + stc2 0, cr15, [r0], {198} @ 0xc6 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0c568f7 │ │ │ │ - pkhbtmi pc, r0, r1, lsl #25 @ │ │ │ │ + pkhbtmi pc, r0, r5, lsl #25 @ │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xc9b3ea │ │ │ │ + blx 0x149b3aa │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - stc2 0, cr15, [r0], {197} @ 0xc5 │ │ │ │ + stc2 0, cr15, [r4], {197} @ 0xc5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x81b40e │ │ │ │ - ldc2l 0, cr15, [r0], #-788 @ 0xfffffcec │ │ │ │ + blx 0x101b3ce │ │ │ │ + ldc2l 0, cr15, [r4], #-788 @ 0xfffffcec │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0ca4681 │ │ │ │ - @ instruction: 0x463bf93f │ │ │ │ + ldrtmi pc, [fp], -r3, asr #18 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb4900 │ │ │ │ - ldmvs r1!, {r0, r1, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r1!, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe463a │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [ip, #-804]! @ 0xfffffcdc │ │ │ │ + ldc2l 0, cr15, [r0, #-804]! @ 0xfffffcdc │ │ │ │ vaba.s8 d30, d4, d21 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - ldr pc, [r9, -r3, ror #26] │ │ │ │ + ldr pc, [r9, -r7, ror #26] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [sl, #-804] @ 0xfffffcdc │ │ │ │ + ldc2l 0, cr15, [lr, #-804] @ 0xfffffcdc │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - ldc2 0, cr15, [r0], #-788 @ 0xfffffcec │ │ │ │ + ldc2 0, cr15, [r4], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcle r0, pc, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [sl, #-804] @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [lr, #-804] @ 0xfffffcdc │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldrb pc, [fp, -r1, asr #26] @ │ │ │ │ - addeq r2, fp, r6, asr #23 │ │ │ │ + ldrb pc, [fp, -r5, asr #26] @ │ │ │ │ + addeq r2, fp, r6, lsl #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb46dc │ │ │ │ + bl 0xfebb469c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r7, [r3], r1 │ │ │ │ @ instruction: 0x4632e9d0 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ mvnsmi fp, #-1073741801 @ 0xc0000017 │ │ │ │ streq pc, [r1], #-6 │ │ │ │ andcs fp, r0, ip, ror r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bleq 0xff98cccc │ │ │ │ + bleq 0xff98cc8c │ │ │ │ strbmi lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf00443e4 │ │ │ │ stccs 4, cr0, [r0], {1} │ │ │ │ strls sp, [r0, #-495] @ 0xfffffe11 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -78987,82 +78971,82 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - blx 0xff69986a │ │ │ │ + blx 0xff79982a │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1e1b55c │ │ │ │ + blx 0xfe61b51c │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0xff21988e │ │ │ │ + blx 0xff31984e │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ee6c │ │ │ │ + blcs 0x6ee2c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fa63 │ │ │ │ + @ instruction: 0xf1b9fa83 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf1b8fdb3 │ │ │ │ + @ instruction: 0xf1b8fdd3 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - blx 0xff7198ce │ │ │ │ + blx 0xff81988e │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - @ instruction: 0x4629fbd7 │ │ │ │ + @ instruction: 0x4629fbdb │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr14, {6} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr14, {6} │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 0, 13, cr15, cr0, cr14, {6} │ │ │ │ + cdp2 0, 13, cr15, cr4, cr14, {6} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - ldmvs r3!, {r0, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r4, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a5 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x6eecc │ │ │ │ + blcs 0x6ee8c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fa33 │ │ │ │ + @ instruction: 0x4648fa53 │ │ │ │ @ instruction: 0xf0ce4621 │ │ │ │ - @ instruction: 0x464afeb9 │ │ │ │ + @ instruction: 0x464afebd │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xfff2f0cb │ │ │ │ + @ instruction: 0xfff6f0cb │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0xf0c5ff19 │ │ │ │ - andscs pc, pc, #117760 @ 0x1cc00 │ │ │ │ + @ instruction: 0xf0c5ff1d │ │ │ │ + andscs pc, pc, #121856 @ 0x1dc00 │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ - @ instruction: 0xf842f0ca │ │ │ │ - blx 0x1b99942 │ │ │ │ + @ instruction: 0xf846f0ca │ │ │ │ + blx 0x1c99902 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cb4680 │ │ │ │ - andcs pc, r1, r7, ror #24 │ │ │ │ - @ instruction: 0xf81cf0c6 │ │ │ │ + andcs pc, r1, fp, ror #24 │ │ │ │ + @ instruction: 0xf820f0c6 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrbmi r9, [r3], -r0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf0cb8004 │ │ │ │ - @ instruction: 0xf8d9f8b5 │ │ │ │ + @ instruction: 0xf8d9f8b9 │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 0, cr15, [r0], {203} @ 0xcb │ │ │ │ + stc2l 0, cr15, [r4], {203} @ 0xcb │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79075,54 +79059,54 @@ │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r4, [r1], #-1044 @ 0xfffffbec │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0xfe0999cc │ │ │ │ + blx 0xfe19998c │ │ │ │ vaba.s8 q15, q10, q2 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xf1b9fc45 │ │ │ │ + @ instruction: 0xf1b9fc49 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - cdp2 0, 4, cr15, cr6, cr10, {6} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr10, {6} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf8d6fccd │ │ │ │ + @ instruction: 0xf8d6fcd1 │ │ │ │ @ instruction: 0xf1b8800c │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ - blx 0x119a16 │ │ │ │ + blx 0x2199d6 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - blmi 0x39c790 │ │ │ │ + blmi 0x39c760 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xe721fc13 │ │ │ │ + @ instruction: 0xe721fc17 │ │ │ │ addpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf0c91023 │ │ │ │ - ldrb pc, [sl, -r9, lsl #24] @ │ │ │ │ - ldrdeq r2, [fp], sl │ │ │ │ - addeq r2, fp, r8, asr #16 │ │ │ │ + ldrb pc, [sl, -sp, lsl #24] @ │ │ │ │ + addeq r2, fp, sl, lsl r9 │ │ │ │ + addeq r2, fp, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb4950 │ │ │ │ + bl 0xfebb4910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79142,90 +79126,90 @@ │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - @ instruction: 0x2c0ffaa3 │ │ │ │ + @ instruction: 0x2c0ffaa7 │ │ │ │ cmnle pc, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf942f7fb │ │ │ │ + @ instruction: 0xf962f7fb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0xfe519af4 │ │ │ │ + blx 0xfe619ab4 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmnle r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf930f7fb │ │ │ │ + @ instruction: 0xf950f7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01d │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - stc2 0, cr15, [ip, #-804] @ 0xfffffcdc │ │ │ │ + ldc2 0, cr15, [r0, #-804] @ 0xfffffcdc │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - @ instruction: 0xf89cf0cb │ │ │ │ + @ instruction: 0xf8a0f0cb │ │ │ │ strtmi fp, [r8], -r7, ror #19 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr9, {6} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr9, {6} │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - @ instruction: 0xf880f0cb │ │ │ │ + @ instruction: 0xf884f0cb │ │ │ │ rscle r2, r2, r0, lsl #30 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ - blx 0x1519b74 │ │ │ │ + blx 0x1619b34 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ teqle r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8f0f7fb │ │ │ │ + @ instruction: 0xf910f7fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xf982f0c6 │ │ │ │ + @ instruction: 0xf986f0c6 │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - ldr pc, [fp, r7, asr #22] │ │ │ │ + ldr pc, [fp, fp, asr #22] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0x1019bfa │ │ │ │ + blx 0x1119bba │ │ │ │ vabd.s8 d30, d20, d0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe7c9fb35 │ │ │ │ - ldrdeq r2, [fp], r2 @ │ │ │ │ + @ instruction: 0xe7c9fb39 │ │ │ │ + addeq r2, fp, r2, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ addlt r0, r3, r8, asr #1 │ │ │ │ @@ -79240,182 +79224,182 @@ │ │ │ │ pop {sl, fp} │ │ │ │ stmiaeq r0, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ subvc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c59004 │ │ │ │ - pkhtbmi pc, r0, pc, asr #19 @ │ │ │ │ + strmi pc, [r0], r3, ror #19 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1d8 │ │ │ │ + blcs 0x6f198 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5f87d │ │ │ │ + @ instruction: 0xf8d5f89d │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - strmi pc, [r1], sp, asr #19 │ │ │ │ + pkhtbmi pc, r1, r1, asr #19 @ │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1fc │ │ │ │ + blcs 0x6f1bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [fp], -fp, ror #16 @ │ │ │ │ + strbmi pc, [fp], -fp, lsl #17 @ │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4648 │ │ │ │ - @ instruction: 0xf8d5ffe1 │ │ │ │ + @ instruction: 0xf8d5ffe5 │ │ │ │ @ instruction: 0xf1baa00c │ │ │ │ andsle r0, r6, pc, lsl #30 │ │ │ │ - @ instruction: 0xf9b2f0c5 │ │ │ │ + @ instruction: 0xf9b6f0c5 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - msrlt SPSR_fsxc, #847872 @ 0xcf000 │ │ │ │ + msrlt SPSR_fsxc, #864256 @ 0xd3000 │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0x465bfe5f │ │ │ │ + ldrbmi pc, [fp], -r3, ror #28 @ │ │ │ │ strbmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ca9800 │ │ │ │ - bllt 0x121d7a8 │ │ │ │ + bllt 0x121d778 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, r7, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xfeb19d20 │ │ │ │ + blx 0xfec19ce0 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - str pc, [r8, r1, lsr #21]! │ │ │ │ + str pc, [r8, r5, lsr #21]! │ │ │ │ @ instruction: 0x4641465a │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - @ instruction: 0x2e00fadb │ │ │ │ + @ instruction: 0x2e00fadf │ │ │ │ @ instruction: 0x4649d0d6 │ │ │ │ andscs r4, pc, #72, 12 @ 0x4800000 │ │ │ │ - stc2l 0, cr15, [r4, #804]! @ 0x324 │ │ │ │ + stc2l 0, cr15, [r8, #804]! @ 0x324 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - strb pc, [fp, pc, asr #21] @ │ │ │ │ + @ instruction: 0xe7cbfad3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs lr, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - strmi pc, [r7], -sp, asr #18 │ │ │ │ + @ instruction: 0x4607f951 │ │ │ │ cmple fp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffecf7fa │ │ │ │ + @ instruction: 0xf80cf7fb │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf93cf0c5 │ │ │ │ + @ instruction: 0xf940f0c5 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple r0, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffdaf7fa │ │ │ │ + @ instruction: 0xfffaf7fa │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ @ instruction: 0xf506443b │ │ │ │ ldrmi r6, [sl], -sl, ror #3 │ │ │ │ smmlseq r0, r6, r8, pc @ │ │ │ │ - @ instruction: 0xf846f0c6 │ │ │ │ + @ instruction: 0xf84af0c6 │ │ │ │ cdpcs 8, 0, cr6, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf0c5d00f │ │ │ │ - vmul.i8 d31, d4, d5 │ │ │ │ + vmul.i8 d31, d4, d9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0xd19e10 │ │ │ │ + blx 0xe19dd0 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - strtmi pc, [r0], -sp, ror #20 │ │ │ │ + @ instruction: 0x4620fa71 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe7bffa15 │ │ │ │ + @ instruction: 0xe7bffa19 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0x399e5c │ │ │ │ + blx 0x499e1c │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r2, fp, lr, lsr #9 │ │ │ │ + addeq r2, fp, lr, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8904604 │ │ │ │ ldrdlt r0, [r3], r1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ stmdavs pc!, {r4, r5, r6, ip, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf8caf0c5 │ │ │ │ + @ instruction: 0xf8cef0c5 │ │ │ │ svccs 0x000f4680 │ │ │ │ @ instruction: 0xf894d161 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f400 │ │ │ │ + blcs 0x6f3c0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5ff69 │ │ │ │ + @ instruction: 0xf8d5ff89 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - @ instruction: 0x4607f8b9 │ │ │ │ + @ instruction: 0x4607f8bd │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d146 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f424 │ │ │ │ + blcs 0x6f3e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0xa9d90c │ │ │ │ + blmi 0xa9d94c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ movwlt r2, #26368 @ 0x6700 │ │ │ │ bicsvc pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x07d4f8d0 │ │ │ │ - @ instruction: 0xffe8f0c5 │ │ │ │ + @ instruction: 0xffecf0c5 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79424,135 +79408,135 @@ │ │ │ │ andlt sp, r3, pc, lsr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf60083f0 │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ @ instruction: 0xf0c50858 │ │ │ │ - ldrb pc, [sp, r7, asr #31] @ │ │ │ │ + ldrb pc, [sp, fp, asr #31] @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf98cf0c9 │ │ │ │ + @ instruction: 0xf990f0c9 │ │ │ │ vaba.s8 d30, d20, d25 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - ldr pc, [lr, r3, lsl #19] │ │ │ │ + ldr pc, [lr, r7, lsl #19] │ │ │ │ bfi r4, r8, #12, #17 │ │ │ │ - addeq r2, fp, r0, lsr #7 │ │ │ │ + addeq r2, fp, r0, ror #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r2], r5, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - stccs 8, cr15, [pc], {73} @ 0x49 │ │ │ │ + stccs 8, cr15, [pc], {77} @ 0x4d │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f524 │ │ │ │ + blcs 0x6f4e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf838f0c5 │ │ │ │ + ldmvs r4!, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf83cf0c5 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 7, pc, cr6, cr10, {7} │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xa1bcb0 │ │ │ │ - @ instruction: 0xf854f0c5 │ │ │ │ + blx 0x121bc70 │ │ │ │ + @ instruction: 0xf858f0c5 │ │ │ │ @ instruction: 0xf0c54604 │ │ │ │ - @ instruction: 0x4641f851 │ │ │ │ + @ instruction: 0x4641f855 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x141a00e │ │ │ │ + blx 0x1519fce │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x131a016 │ │ │ │ + blx 0x1419fd6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf1b94620 │ │ │ │ subsle r0, r4, r0, lsl #30 │ │ │ │ - ldc2 0, cr15, [r4], #812 @ 0x32c │ │ │ │ + ldc2 0, cr15, [r8], #812 @ 0x32c │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf806f0c5 │ │ │ │ + @ instruction: 0xf80af0c5 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r5, r7, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr4, cr10, {7} @ │ │ │ │ - @ instruction: 0xfff6f0c4 │ │ │ │ + mcr2 7, 6, pc, cr4, cr10, {7} @ │ │ │ │ + @ instruction: 0xfffaf0c4 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple ip, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr4, cr10, {7} │ │ │ │ - @ instruction: 0xf81af0c5 │ │ │ │ + mrc2 7, 5, pc, cr4, cr10, {7} │ │ │ │ + @ instruction: 0xf81ef0c5 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4607 │ │ │ │ - @ instruction: 0x463afb51 │ │ │ │ + @ instruction: 0x463afb55 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrrc2 0, 12, pc, r4, cr11 @ │ │ │ │ + mrrc2 0, 12, pc, r8, cr11 @ │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ @ instruction: 0xf0c46837 │ │ │ │ - @ instruction: 0x4621ffd7 │ │ │ │ + @ instruction: 0x4621ffdb │ │ │ │ @ instruction: 0xf0ce4606 │ │ │ │ - @ instruction: 0x4632fa9d │ │ │ │ + ldrtmi pc, [r2], -r1, lsr #21 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x141bd62 │ │ │ │ - @ instruction: 0xffccf0c4 │ │ │ │ + blx 0x141bd22 │ │ │ │ + @ instruction: 0xffd0f0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xfeb9a0ac │ │ │ │ + blx 0xfec9a06c │ │ │ │ strtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ andcs pc, r1, r3, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0cb87f0 │ │ │ │ - str pc, [r9, pc, lsr #24]! │ │ │ │ + @ instruction: 0xe7a9fc33 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8d4f0c9 │ │ │ │ + @ instruction: 0xf8d8f0c9 │ │ │ │ @ instruction: 0xf0c468b4 │ │ │ │ - strmi pc, [r7], -fp, lsr #31 │ │ │ │ + strmi pc, [r7], -pc, lsr #31 │ │ │ │ @ instruction: 0xf43f2c0f │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xf1baf8c5 │ │ │ │ + @ instruction: 0xf1baf8c9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ andscs sl, r0, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff21a100 │ │ │ │ + blx 0xff31a0c0 │ │ │ │ vabd.s8 q15, q2, q15 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - @ instruction: 0xe7a3f8b3 │ │ │ │ + @ instruction: 0xe7a3f8b7 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8aaf0c9 │ │ │ │ + @ instruction: 0xf8aef0c9 │ │ │ │ svclt 0x0000e78a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb5008 │ │ │ │ + bl 0xfebb4fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79573,808 +79557,808 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - b 0x1125e7c │ │ │ │ + b 0x1125e3c │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c468ae │ │ │ │ - @ instruction: 0x4607ff3b │ │ │ │ + @ instruction: 0x4607ff3f │ │ │ │ cmnle lr, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ - @ instruction: 0xff2af0c4 │ │ │ │ + @ instruction: 0xff2ef0c4 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmnle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - ldc2 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0xf8d5fbcd │ │ │ │ + @ instruction: 0xf8d5fbd1 │ │ │ │ strmi sl, [r0], ip │ │ │ │ - @ instruction: 0xff0ef0c4 │ │ │ │ + @ instruction: 0xff12f0c4 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r8], #808 @ 0x328 │ │ │ │ + stc2 0, cr15, [ip], #808 @ 0x328 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - cdp2 0, 15, cr15, cr4, cr4, {6} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [lr], {202} @ 0xca │ │ │ │ + ldc2 0, cr15, [r2], {202} @ 0xca │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x159bf54 │ │ │ │ + blx 0x159bf14 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81026 │ │ │ │ - @ instruction: 0xf8d5ffe7 │ │ │ │ + @ instruction: 0xf8d5ffeb │ │ │ │ @ instruction: 0xf0c48004 │ │ │ │ - @ instruction: 0x4606febd │ │ │ │ + strmi pc, [r6], -r1, asr #29 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d2 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81028 │ │ │ │ - @ instruction: 0xe793ffd7 │ │ │ │ + @ instruction: 0xe793ffdb │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffcef0c8 │ │ │ │ + @ instruction: 0xffd2f0c8 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldr pc, [sp, r5, asr #31] │ │ │ │ + ldr pc, [sp, r9, asr #31] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb51d0 │ │ │ │ + bl 0xfebb5190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -r7, lsl #29 │ │ │ │ + strmi pc, [r5], -fp, lsl #29 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [r6, #808] @ 0x328 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff86f0c8 │ │ │ │ + @ instruction: 0xff8af0c8 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdaeq r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 4, cr15, cr12, cr4, {6} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr4, {6} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f8fc │ │ │ │ + blcs 0x6f8bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf0c4fceb │ │ │ │ - @ instruction: 0x4629fe3d │ │ │ │ + @ instruction: 0xf0c4fd0b │ │ │ │ + strtmi pc, [r9], -r1, asr #28 │ │ │ │ @ instruction: 0xf0c84607 │ │ │ │ - @ instruction: 0xf8d6ff5f │ │ │ │ + @ instruction: 0xf8d6ff63 │ │ │ │ @ instruction: 0xf0c49008 │ │ │ │ - @ instruction: 0x4605fe35 │ │ │ │ + @ instruction: 0x4605fe39 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f92c │ │ │ │ + blcs 0x6f8ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x61d404 │ │ │ │ + blmi 0x61d444 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ ldrtmi r8, [r9], #-0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strtmi r9, [sl], -r1, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf962f0d3 │ │ │ │ + @ instruction: 0xf966f0d3 │ │ │ │ @ instruction: 0x462a6871 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff2af0c8 │ │ │ │ + @ instruction: 0xff2ef0c8 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - ldrb pc, [r2, r1, lsr #30] @ │ │ │ │ - umulleq r1, fp, lr, lr │ │ │ │ + ldrb pc, [r2, r5, lsr #30] @ │ │ │ │ + ldrdeq r1, [fp], lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - stc2l 0, cr15, [r8, #784]! @ 0x310 │ │ │ │ + stc2l 0, cr15, [ip, #784]! @ 0x310 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa04 │ │ │ │ + blcs 0x6f9c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fc87 │ │ │ │ + @ instruction: 0xf8d4fca7 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fdd7 │ │ │ │ + @ instruction: 0x4605fddb │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d179 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa28 │ │ │ │ + blcs 0x6f9e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfc75 │ │ │ │ + @ instruction: 0x462bfc95 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b94638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0xff19a4ae │ │ │ │ + blx 0xff29a46e │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe47f0 │ │ │ │ @ instruction: 0xf0cab92d │ │ │ │ - @ instruction: 0xf1b8fbd3 │ │ │ │ + @ instruction: 0xf1b8fbd7 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0x9010f8d4 │ │ │ │ - stc2 0, cr15, [r4, #784]! @ 0x310 │ │ │ │ + stc2 0, cr15, [r8, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - ldc2 0, cr15, [r2, #784] @ 0x310 │ │ │ │ + ldc2 0, cr15, [r6, #784] @ 0x310 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ cmple sp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + mrrc2 7, 15, pc, r0, cr10 @ │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xb9a536 │ │ │ │ - blcs 0x7829c │ │ │ │ + blx 0xc9a4f6 │ │ │ │ + blcs 0x7825c │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46290895 │ │ │ │ ldrdeq pc, [r4], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 9, cr15, cr6, cr8, {6} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr8, {6} │ │ │ │ ldrdeq pc, [r8], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf864f0c9 │ │ │ │ + @ instruction: 0xf868f0c9 │ │ │ │ vabd.s8 d30, d20, d30 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - @ instruction: 0xf8d4fe87 │ │ │ │ + @ instruction: 0xf8d4fe8b │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fd5d │ │ │ │ + strmi pc, [r5], -r1, ror #26 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vhadd.s8 d29, d20, d5 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0xe786fe77 │ │ │ │ + @ instruction: 0xe786fe7b │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - cdp2 0, 6, cr15, cr14, cr8, {6} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr8, {6} │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - stc2l 0, cr15, [r4, #-784] @ 0xfffffcf0 │ │ │ │ + stc2l 0, cr15, [r8, #-784] @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - cdp2 0, 5, cr15, cr14, cr8, {6} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr8, {6} │ │ │ │ svclt 0x0000e7b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [sp], -pc, lsl #17 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r8, #-784]! @ 0xfffffcf0 │ │ │ │ + stc2 0, cr15, [ip, #-784]! @ 0xfffffcf0 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb84 │ │ │ │ + blcs 0x6fb44 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5fbc7 │ │ │ │ + @ instruction: 0xf8d5fbe7 │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - @ instruction: 0x4607fd17 │ │ │ │ + @ instruction: 0x4607fd1b │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fba8 │ │ │ │ + blcs 0x6fb68 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afbb5 │ │ │ │ + @ instruction: 0x463afbd5 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r2], {201} @ 0xc9 │ │ │ │ + ldc2 0, cr15, [r6], {201} @ 0xc9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe43f8 │ │ │ │ vtst.8 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xf8d5fe15 │ │ │ │ + @ instruction: 0xf8d5fe19 │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - strmi pc, [r7], -fp, ror #25 │ │ │ │ + strmi pc, [r7], -pc, ror #25 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - ldrtmi pc, [sl], -r5, lsl #28 @ │ │ │ │ + ldrtmi pc, [sl], -r9, lsl #28 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xffa9a676 │ │ │ │ + blx 0xffb9a636 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d5d0d5 │ │ │ │ @ instruction: 0xf0c48010 │ │ │ │ - @ instruction: 0x4607fcd3 │ │ │ │ + @ instruction: 0x4607fcd7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fc30 │ │ │ │ + blcs 0x6fbf0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afb71 │ │ │ │ + @ instruction: 0x463afb91 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr6, cr8, {6} │ │ │ │ - blcs 0x78434 │ │ │ │ + cdp2 0, 2, cr15, cr10, cr8, {6} │ │ │ │ + blcs 0x783f4 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46210795 │ │ │ │ @ instruction: 0xf0c86c78 │ │ │ │ - ldcvs 13, cr15, [r8], #876 @ 0x36c │ │ │ │ + ldcvs 13, cr15, [r8], #892 @ 0x37c │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r8, #800] @ 0x320 │ │ │ │ + stc2l 0, cr15, [ip, #800] @ 0x320 │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb55cc │ │ │ │ + bl 0xfebb558c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ andsle r2, r8, r1, lsl #22 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ ldrle r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - blvs 0x166fc88 │ │ │ │ + blvs 0x166fc48 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84030 │ │ │ │ - @ instruction: 0xf890bda1 │ │ │ │ + @ instruction: 0xf890bda5 │ │ │ │ stmdblt sl!, {r0, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [sp], #-1682 @ 0xfffff96e │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf06fbfeb │ │ │ │ strtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - @ instruction: 0xe7ddfef7 │ │ │ │ + @ instruction: 0xe7ddfefb │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff283054 │ │ │ │ + blvs 0xff283014 │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - blls 0xddffc │ │ │ │ + blls 0xddfcc │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c8461a │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0xf04ffd6d │ │ │ │ + @ instruction: 0xf04ffd71 │ │ │ │ strvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ svclt 0x0000e7b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r0, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - ldc2 0, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [r4], #-784 @ 0xfffffcf0 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd74 │ │ │ │ + blcs 0x6fd34 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff91 │ │ │ │ + @ instruction: 0xf8d4ffb1 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fc19 │ │ │ │ + @ instruction: 0x4605fc1d │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fda4 │ │ │ │ + blcs 0x6fd64 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afab7 │ │ │ │ + @ instruction: 0x463afad7 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ ldrbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ smmlsr fp, r0, pc, r4 @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [sl, #-800] @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [lr, #-800] @ 0xfffffce0 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0x463afd11 │ │ │ │ + @ instruction: 0x463afd15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - stc2 0, cr15, [r2, #-800] @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [r6, #-800] @ 0xfffffce0 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - ldc2l 0, cr15, [lr], #800 @ 0x320 │ │ │ │ + stc2 0, cr15, [r2, #-800] @ 0xfffffce0 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -sp, asr #17 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ @ instruction: 0xf0c44698 │ │ │ │ - vstrcs d15, [pc, #-788] @ 0x5e268 │ │ │ │ + vstrcs d15, [pc, #-804] @ 0x5e218 │ │ │ │ tstle ip, r4, lsl #12 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x199c57c │ │ │ │ + blx 0xfe19c53c │ │ │ │ ldrdcs lr, [r4, -r6] │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff26f7fb │ │ │ │ + @ instruction: 0xff46f7fb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ @ instruction: 0x46536871 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vabd.s8 d30, d4, d4 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - strb pc, [r3, r3, asr #25]! @ │ │ │ │ + strb pc, [r3, r7, asr #25]! @ │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ stclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - ldc2 0, cr15, [sl], #800 @ 0x320 │ │ │ │ + ldc2 0, cr15, [lr], #800 @ 0x320 │ │ │ │ strtmi r6, [r1], -r8, lsr #25 │ │ │ │ - ldc2 0, cr15, [r6], #800 @ 0x320 │ │ │ │ + ldc2 0, cr15, [sl], #800 @ 0x320 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r0, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ - blx 0x1f9a91e │ │ │ │ + blx 0xfe09a8de │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fedc │ │ │ │ + blcs 0x6fe9c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fa1b │ │ │ │ + @ instruction: 0xf8d4fa3b │ │ │ │ @ instruction: 0xf0c4b00c │ │ │ │ - strmi pc, [r7], -fp, ror #22 │ │ │ │ + strmi pc, [r7], -pc, ror #22 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d140 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff00 │ │ │ │ + blcs 0x6fec0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -r9, lsl #20 │ │ │ │ + strtmi pc, [sl], -r9, lsr #20 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff83 │ │ │ │ + @ instruction: 0xf8d4ffa3 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4605fb53 │ │ │ │ + @ instruction: 0x4605fb57 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff30 │ │ │ │ + blcs 0x6fef0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463af9f1 │ │ │ │ + @ instruction: 0x463afa11 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrbmi r6, [r3], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xe6954ff0 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - mrrc2 0, 12, pc, r4, cr8 @ │ │ │ │ + mrrc2 0, 12, pc, r8, cr8 @ │ │ │ │ ldrdlt pc, [ip], -r4 │ │ │ │ - blx 0xb1a9c2 │ │ │ │ + blx 0xc1a982 │ │ │ │ @ instruction: 0xf1bb4607 │ │ │ │ adcsle r0, lr, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - mcrr2 0, 12, pc, r4, cr8 @ │ │ │ │ + mcrr2 0, 12, pc, r8, cr8 @ │ │ │ │ vaba.s8 d30, d20, d31 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - @ instruction: 0x463afc3b │ │ │ │ + @ instruction: 0x463afc3f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcle r0, pc, r0, lsl #30 │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - stc2 0, cr15, [ip], #-800 @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [r0], #-800 @ 0xfffffce0 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - stc2 0, cr15, [r8], #-800 @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [ip], #-800 @ 0xfffffce0 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r0, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - blx 0xffc1aa38 │ │ │ │ + blx 0xffd1a9f8 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fff8 │ │ │ │ + blcs 0x6ffb8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5f98d │ │ │ │ + @ instruction: 0xf8d5f9ad │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604fadd │ │ │ │ + strmi pc, [r4], -r1, ror #21 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7001c │ │ │ │ + blcs 0x6ffdc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fb463b │ │ │ │ - @ instruction: 0x4621fef5 │ │ │ │ + qadd16mi pc, r1, r5 @ │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4622465b │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vmin.s8 d30, d4, d12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf8d5fbdb │ │ │ │ + @ instruction: 0xf8d5fbdf │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604fab1 │ │ │ │ + @ instruction: 0x4604fab5 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldrb pc, [r4, fp, asr #23] @ │ │ │ │ + ldrb pc, [r4, pc, asr #23] @ │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - blx 0xff11aaee │ │ │ │ + blx 0xff21aaae │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - blx 0xff01aaf6 │ │ │ │ + blx 0xff11aab6 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ movwne lr, #14801 @ 0x39d1 │ │ │ │ ldrmi fp, [r1], r1, lsl #1 │ │ │ │ @ instruction: 0xf0034606 │ │ │ │ svccs 0x0000021f │ │ │ │ - blcs 0x8e460 │ │ │ │ + blcs 0x8e420 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf802fa61 │ │ │ │ @ instruction: 0xf8d5d137 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4604fa79 │ │ │ │ + @ instruction: 0x4604fa7d │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d119 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x700e4 │ │ │ │ + blcs 0x700a4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4640f917 │ │ │ │ - @ instruction: 0xff22f0c4 │ │ │ │ + @ instruction: 0x4640f937 │ │ │ │ + @ instruction: 0xff26f0c4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46224653 │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqrshl.s8 d30, d26, d20 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - @ instruction: 0xe7e6fb79 │ │ │ │ + @ instruction: 0xe7e6fb7d │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - blx 0x1c9ab92 │ │ │ │ + blx 0x1d9ab52 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - blx 0x1b9ab9a │ │ │ │ + blx 0x1c9ab5a │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ - b 0x141f6d8 │ │ │ │ + b 0x141f698 │ │ │ │ ldclvs 1, cr7, [r8], {216} @ 0xd8 │ │ │ │ - blx 0x1f9abae │ │ │ │ + blx 0xfe09ab6e │ │ │ │ svclt 0x0000e7bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ movwvc lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4680 │ │ │ │ ldrmi r9, [r2], r0, lsr #32 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182b00 │ │ │ │ - blx 0x1a2a0bc │ │ │ │ + blx 0x1a2a07c │ │ │ │ tstple r0, r1, lsl #14 @ p-variant is OBSOLETE │ │ │ │ - blx 0x89abd4 │ │ │ │ + blx 0x99ab94 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr4, {6} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr4, {6} │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - bllt 0x1f0814 │ │ │ │ + bllt 0x1f07d4 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vqrshl.s8 q15, q8, q2 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ svceq 0x00f90695 │ │ │ │ @ instruction: 0xf0c86cf0 │ │ │ │ - @ instruction: 0xf0c4fb49 │ │ │ │ - strmi pc, [r5], -r7, lsl #20 │ │ │ │ + @ instruction: 0xf0c4fb4d │ │ │ │ + strmi pc, [r5], -fp, lsl #20 │ │ │ │ @ instruction: 0xf0c44638 │ │ │ │ - @ instruction: 0x4601febd │ │ │ │ + strmi pc, [r1], -r1, asr #29 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ @ instruction: 0x46296c70 │ │ │ │ - blx 0x91ac2e │ │ │ │ + blx 0xa1abee │ │ │ │ @ instruction: 0x46296cb0 │ │ │ │ - blx 0x81ac36 │ │ │ │ + blx 0x91abf6 │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0xe7f10695 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5b28 │ │ │ │ + bl 0xfebb5ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ - @ instruction: 0xf9e6f0c4 │ │ │ │ + @ instruction: 0xf9eaf0c4 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf8941aed │ │ │ │ - blcs 0x6ac90 │ │ │ │ + blcs 0x6ac50 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ strtmi r2, [sl], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ + @ instruction: 0xf8a2f7fa │ │ │ │ tstle r3, pc, lsl #30 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1691 @ 0xfffff965 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ vadd.f32 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - andcs pc, r1, #20224 @ 0x4f00 │ │ │ │ + andcs pc, r1, #21248 @ 0x5300 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mcrr2 0, 12, pc, sl, cr8 @ │ │ │ │ + mcrr2 0, 12, pc, lr, cr8 @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xff59acd0 │ │ │ │ + blx 0xff69ac90 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5bc8 │ │ │ │ + bl 0xfebb5b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -fp, lsl #19 │ │ │ │ + strmi pc, [r5], -pc, lsl #19 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82af7fa │ │ │ │ + @ instruction: 0xf84af7fa │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca2204 │ │ │ │ - strtmi pc, [r0], -r1, lsr #17 │ │ │ │ + strtmi pc, [r0], -r5, lsr #17 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - strb pc, [r3, r9, lsl #21]! @ │ │ │ │ + strb pc, [r3, sp, lsl #21]! @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5c48 │ │ │ │ + bl 0xfebb5c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -fp, asr #18 │ │ │ │ + strmi pc, [r5], -pc, asr #18 │ │ │ │ @ instruction: 0xd1292f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffeaf7f9 │ │ │ │ + @ instruction: 0xf80af7fa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ rscsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf602442b │ │ │ │ @ instruction: 0xf8d201dc │ │ │ │ @ instruction: 0x461a08dc │ │ │ │ - @ instruction: 0xf840f0c5 │ │ │ │ + @ instruction: 0xf844f0c5 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xf9adf8 │ │ │ │ + blx 0x109adb8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - addeq r1, fp, lr, asr #9 │ │ │ │ + addeq r1, fp, lr, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -80393,15 +80377,15 @@ │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ ldmiblt r7!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1a1ae6c │ │ │ │ + blx 0x1b1ae2c │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80414,15 +80398,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffe9b4c2 │ │ │ │ + blx 0xffe9b482 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -80434,23 +80418,23 @@ │ │ │ │ ldrdge pc, [r8], -r1 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ stmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf8cd8014 │ │ │ │ @ instruction: 0x9607b018 │ │ │ │ - blx 0xfea1cbe6 │ │ │ │ + blx 0xfea1cba6 │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ ldmiblt r7!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x19af30 │ │ │ │ + blx 0x29aef0 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80463,155 +80447,155 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe61b586 │ │ │ │ + blx 0xfe61b546 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb5e7c │ │ │ │ + bl 0xfebb5e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460781f0 │ │ │ │ - blx 0x139cc9a │ │ │ │ + blx 0x139cc5a │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9aaf0c8 │ │ │ │ + @ instruction: 0xf9aef0c8 │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ mulcs r1, fp, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7ed48 │ │ │ │ + blcs 0x7ed08 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5f08 │ │ │ │ + bl 0xfebb5ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf0c4681d │ │ │ │ - bmi 0x45dfd0 │ │ │ │ + bmi 0x45dfa0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - @ instruction: 0xff34f0c4 │ │ │ │ + @ instruction: 0xff38f0c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, fp, r4, lsr r2 │ │ │ │ + addeq r1, fp, r4, ror r2 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #-784 @ 0xfffffcf0 │ │ │ │ + ldc2l 0, cr15, [sl], #-784 @ 0xfffffcf0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - movwcs pc, #2337 @ 0x921 @ │ │ │ │ + movwcs pc, #2341 @ 0x925 @ │ │ │ │ andcs r6, r0, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5fbc │ │ │ │ + bl 0xfebb5f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0x4605ff9d │ │ │ │ + strmi pc, [r5], -r1, lsr #31 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - mrrc2 0, 12, pc, r2, cr4 @ │ │ │ │ + mrrc2 0, 12, pc, r6, cr4 @ │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - stc2 0, cr15, [r8], {200} @ 0xc8 │ │ │ │ + stc2 0, cr15, [ip], {200} @ 0xc8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0x4632f9fb │ │ │ │ + @ instruction: 0x4632f9ff │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9f6f0c8 │ │ │ │ + @ instruction: 0xf9faf0c8 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c82208 │ │ │ │ - @ instruction: 0x462afb9b │ │ │ │ + @ instruction: 0x462afb9f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x1e1b12c │ │ │ │ + blt 0x1f1b0ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6014 │ │ │ │ + bl 0xfebb5fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - strmi pc, [r5], -r5, ror #30 │ │ │ │ + strmi pc, [r5], -r9, ror #30 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr9, {7} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf864f0c8 │ │ │ │ + @ instruction: 0xf868f0c8 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6094 │ │ │ │ + bl 0xfebb6054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdbcs pc, {r1, r2, r9, sl, lr} @ │ │ │ │ ldm pc, {r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r7, -r1] │ │ │ │ eorscc r2, r0, r9, lsr #18 │ │ │ │ mrccc 7, 1, r3, cr14, cr7, {1} │ │ │ │ @@ -80642,568 +80626,568 @@ │ │ │ │ ubfx r6, r5, #24, #6 │ │ │ │ addpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldcvs 3, cr2, [r5, #-8] │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - strmi pc, [r5], -fp, ror #29 │ │ │ │ + strmi pc, [r5], -pc, ror #29 │ │ │ │ @ instruction: 0xf0c86cf9 │ │ │ │ - @ instruction: 0x6cbaf941 │ │ │ │ + @ instruction: 0x6cbaf945 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf950f0c8 │ │ │ │ + @ instruction: 0xf954f0c8 │ │ │ │ strb r2, [sp, r9, lsl #6] │ │ │ │ - cdp2 0, 13, cr15, cr14, cr3, {6} │ │ │ │ + cdp2 0, 14, cr15, cr2, cr3, {6} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mrrcvs 6, 0, r4, sl, cr5 │ │ │ │ @ instruction: 0xf0c86d19 │ │ │ │ - movwcs pc, #14917 @ 0x3a45 @ │ │ │ │ + movwcs pc, #14921 @ 0x3a49 @ │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - strmi pc, [r5], -sp, asr #29 │ │ │ │ + @ instruction: 0x4605fed1 │ │ │ │ ldcvs 12, cr6, [r9, #-488]! @ 0xfffffe18 │ │ │ │ - blx 0xe9b294 │ │ │ │ + blx 0xf9b254 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - fldmiaxvs r9!, {d15-d89} @ Deprecated │ │ │ │ + fldmiaxvs r9!, {d15-d91} @ Deprecated │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff94f0c8 │ │ │ │ + @ instruction: 0xff98f0c8 │ │ │ │ str r2, [r9, r9, lsl #6]! │ │ │ │ rsbscs pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d15, d11 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[7] │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ vadd.i8 d22, d8, d0 │ │ │ │ @ instruction: 0xf7b1f82f │ │ │ │ - svclt 0x0000fd89 │ │ │ │ + svclt 0x0000fda9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d0b087 │ │ │ │ - bmi 0x126b2f4 │ │ │ │ + bmi 0x126b2b4 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmdbvs fp, {r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - blcs 0x3b0810 │ │ │ │ + blcs 0x3b07d0 │ │ │ │ stmvs fp, {r1, r3, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ andle r2, r5, sp, lsl #22 │ │ │ │ - blcs 0x3b901c │ │ │ │ + blcs 0x3b8fdc │ │ │ │ stmiavs fp, {r1, ip, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-52] @ 0x5efc4 │ │ │ │ - blmi 0xef089c │ │ │ │ - blls 0x1b9068 │ │ │ │ + vstrle d2, [pc, #-52] @ 0x5ef84 │ │ │ │ + blmi 0xef085c │ │ │ │ + blls 0x1b9028 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdp2 0, 7, cr15, cr4, cr3, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr3, {6} │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - stmdavs r3!, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x430a28 │ │ │ │ + stmdavs r3!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x4309e8 │ │ │ │ vhadd.s8 , q2, │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46380295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff8af0c7 │ │ │ │ - blcs 0x4394cc │ │ │ │ + @ instruction: 0xff8ef0c7 │ │ │ │ + blcs 0x43948c │ │ │ │ vqadd.s8 d29, d4, d24 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46400295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff7ef0c7 │ │ │ │ - blcs 0x1391e4 │ │ │ │ + @ instruction: 0xff82f0c7 │ │ │ │ + blcs 0x1391a4 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ strcs pc, [r6, #-3] │ │ │ │ strbmi r2, [r1], -r2 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stcls 15, cr15, [r3, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf0c42000 │ │ │ │ - @ instruction: 0x4639fafd │ │ │ │ + ldrtmi pc, [r9], -r1, lsl #22 @ │ │ │ │ strbmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ strls r8, [r0, -r4] │ │ │ │ - blx 0xfe61b3b6 │ │ │ │ + blx 0xfe71b376 │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ strbmi lr, [r1], -sp, lsr #15 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - strb pc, [r0, r9, lsl #17]! @ │ │ │ │ + strb pc, [r0, sp, lsl #17]! @ │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c74640 │ │ │ │ - @ instruction: 0xe7daffb3 │ │ │ │ + @ instruction: 0xe7daffb7 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff64f0c7 │ │ │ │ + @ instruction: 0xff68f0c7 │ │ │ │ strtmi lr, [r9], -sl, asr #15 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - sbfx pc, pc, #30, #26 │ │ │ │ + ldr pc, [r9, r3, ror #30]! │ │ │ │ @ instruction: 0xf962f248 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x15f58c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ + blmi 0x15f54c │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1db4286 │ │ │ │ - svclt 0x0000fedd │ │ │ │ + svclt 0x0000fee1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, ip, lsr #15 │ │ │ │ + eorseq r8, r3, r4, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb62f4 │ │ │ │ + bl 0xfebb62b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5a307c │ │ │ │ + blmi 0x5a303c │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ cdpvs 1, 8, cr11, cr6, cr11, {5} │ │ │ │ smlabbeq r1, r5, r0, pc @ │ │ │ │ @ instruction: 0xf7ffa801 │ │ │ │ - blmi 0x3dec00 │ │ │ │ - blls 0x139188 │ │ │ │ + blmi 0x3debc0 │ │ │ │ + blls 0x139148 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84070 │ │ │ │ - @ instruction: 0xf0bfbb41 │ │ │ │ - stcvs 14, cr15, [r2, #636]! @ 0x27c │ │ │ │ + @ instruction: 0xf0bfbb45 │ │ │ │ + stcvs 14, cr15, [r2, #652]! @ 0x28c │ │ │ │ strmi r2, [r6], -r1, lsl #6 │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ strb r6, [r1, r3, ror #12]! │ │ │ │ @ instruction: 0xf920f248 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - bllt 0xc1b480 │ │ │ │ + bllt 0xd1b440 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6368 │ │ │ │ + bl 0xfebb6328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x423110 │ │ │ │ + blmi 0x4230d0 │ │ │ │ strmi fp, [r2], -r4, lsl #1 │ │ │ │ stmdage r1, {r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - blmi 0x2deb94 │ │ │ │ - blls 0x1391f4 │ │ │ │ + blmi 0x2deb54 │ │ │ │ + blls 0x1391b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84010 │ │ │ │ - vqdmulh.s d27, d8, d11 │ │ │ │ + vqdmulh.s d27, d8, d15 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb63b8 │ │ │ │ + bl 0xfebb6378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x141b4ec │ │ │ │ + blx 0x151b4ac │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c94008 │ │ │ │ - svclt 0x0000bef7 │ │ │ │ + svclt 0x0000befb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb63fc │ │ │ │ + bl 0xfebb63bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ strtmi r4, [sl], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-140]! @ 0xffffff74 │ │ │ │ + stclvs 12, cr15, [r3, #-268]! @ 0xfffffef4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - mvnvs pc, #72, 4 @ 0x80000004 │ │ │ │ + movsvs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbeq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb6458 │ │ │ │ + bl 0xfebb6418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - sbccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addcs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1db328b │ │ │ │ - svclt 0x0000fe0f │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + svclt 0x0000fe13 │ │ │ │ + eorseq r8, r3, r0, lsl #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - ldc2 0, cr15, [r0, #-780]! @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [r4, #-780]! @ 0xfffffcf4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - cdp2 0, 5, cr15, cr2, cr7, {6} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr7, {6} │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bb23 │ │ │ │ - @ instruction: 0x008b0cb0 │ │ │ │ + svclt 0x0000bb27 │ │ │ │ + strdeq r0, [fp], r0 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - stc2 0, cr15, [sl, #-780] @ 0xfffffcf4 │ │ │ │ + stc2 0, cr15, [lr, #-780] @ 0xfffffcf4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr7, {6} │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000baff │ │ │ │ - addeq r0, fp, r4, ror #24 │ │ │ │ + svclt 0x0000bb03 │ │ │ │ + addeq r0, fp, r4, lsr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - stc2l 0, cr15, [r4], #780 @ 0x30c │ │ │ │ + stc2l 0, cr15, [r8], #780 @ 0x30c │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr7, {6} │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000badb │ │ │ │ - addeq r0, fp, r8, lsl ip │ │ │ │ + svclt 0x0000badf │ │ │ │ + addeq r0, fp, r8, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - ldc2 0, cr15, [lr], #780 @ 0x30c │ │ │ │ + stc2l 0, cr15, [r2], {195} @ 0xc3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ + stc2l 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bab7 │ │ │ │ - addeq r0, fp, ip, asr #23 │ │ │ │ + svclt 0x0000babb │ │ │ │ + addeq r0, fp, ip, lsl #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - stc2 0, cr15, [ip], {195} @ 0xc3 │ │ │ │ + ldc2 0, cr15, [r0], {195} @ 0xc3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [ip, #796]! @ 0x31c │ │ │ │ + ldc2 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000ba7d │ │ │ │ - addeq r0, fp, r4, ror #22 │ │ │ │ + svclt 0x0000ba81 │ │ │ │ + addeq r0, fp, r4, lsr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0c34691 │ │ │ │ - cdpcs 12, 0, cr15, cr15, cr5, {3} │ │ │ │ + cdpcs 12, 0, cr15, cr15, cr9, {3} │ │ │ │ cmple lr, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x9d442 │ │ │ │ + blx 0x89d402 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8d8d158 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - strmi pc, [r6], -sp, asr #24 │ │ │ │ + @ instruction: 0x4606fc51 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70d1c │ │ │ │ + blcs 0x70cdc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -fp, ror #21 │ │ │ │ + strtmi pc, [r2], -fp, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ + stc2 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ strtmi pc, [r2], -r7, lsl #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r0, #796] @ 0x31c │ │ │ │ + ldc2 0, cr15, [r4, #796] @ 0x31c │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff39d4a8 │ │ │ │ + blx 0xffb9d468 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf895fd81 │ │ │ │ + @ instruction: 0xf895fd85 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x70d58 │ │ │ │ + blcs 0x70d18 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf0c70201 │ │ │ │ - movwcs pc, #16033 @ 0x3ea1 @ │ │ │ │ + movwcs pc, #16037 @ 0x3ea5 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c743f0 │ │ │ │ - vadd.f32 d27, d4, d25 │ │ │ │ + vadd.f32 d27, d4, d29 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8570795 │ │ │ │ @ instruction: 0xf0c71026 │ │ │ │ - @ instruction: 0xf1b9fd21 │ │ │ │ + @ instruction: 0xf1b9fd25 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf8d8fd59 │ │ │ │ + @ instruction: 0xf8d8fd5d │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - strmi pc, [r6], -pc, ror #23 │ │ │ │ + @ instruction: 0x4606fbf3 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf857d0a1 │ │ │ │ @ instruction: 0xf0c71028 │ │ │ │ - str pc, [r6, sp, lsl #26]! │ │ │ │ + @ instruction: 0xe7a6fd11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blcc 0x70d6c │ │ │ │ - beq 0x89b698 │ │ │ │ + blcc 0x70d2c │ │ │ │ + beq 0x89b658 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aa74 │ │ │ │ + bne 0x173aa34 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4606fedd │ │ │ │ - blx 0xff01b896 │ │ │ │ + blx 0xff11b856 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrbmi pc, [r2], -sp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x49d588 │ │ │ │ + blx 0xc9d548 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xff22f7fc │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0014f7fc │ │ │ │ - blcs 0x7976c │ │ │ │ + blcs 0x7972c │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - @ instruction: 0x4639fe13 │ │ │ │ + @ instruction: 0x4639fe17 │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - cdp2 0, 0, cr15, cr14, cr7, {6} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr7, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - ldc2 0, cr15, [r8], {201} @ 0xc9 │ │ │ │ + ldc2 0, cr15, [ip], {201} @ 0xc9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae358 │ │ │ │ + blcs 0x1ae318 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x45940c │ │ │ │ + blcs 0x4593cc │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6884 │ │ │ │ + bl 0xfebb6844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28267 @ 0x6e6b @ │ │ │ │ + movwcs pc, #28299 @ 0x6e8b @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae3bc │ │ │ │ + blcs 0x1ae37c │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4593a8 │ │ │ │ + blcs 0x459368 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb68e8 │ │ │ │ + bl 0xfebb68a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28217 @ 0x6e39 @ │ │ │ │ + movwcs pc, #28249 @ 0x6e59 @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae420 │ │ │ │ + blcs 0x1ae3e0 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459344 │ │ │ │ + blcs 0x459304 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb694c │ │ │ │ + bl 0xfebb690c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28167 @ 0x6e07 @ │ │ │ │ + movwcs pc, #28199 @ 0x6e27 @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ - blcc 0x70f98 │ │ │ │ - beq 0x89b8c8 │ │ │ │ + blcc 0x70f58 │ │ │ │ + beq 0x89b888 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aca4 │ │ │ │ + bne 0x173ac64 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ strmi pc, [r7], -r5, lsl #18 │ │ │ │ - blx 0xfea1bac4 │ │ │ │ + blx 0xfeb1ba84 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x4606463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4652fdf5 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8f8f7f9 │ │ │ │ + @ instruction: 0xf918f7f9 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ stmdbvs r9!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1051 @ 0xfffffbe5 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @@ -81211,22 +81195,22 @@ │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ vceq.f32 d27, d4, d5 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #26 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #26 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2 0, cr15, [r6, #-796] @ 0xfffffce4 │ │ │ │ + stc2 0, cr15, [sl, #-796] @ 0xfffffce4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xfe49bb56 │ │ │ │ + blx 0xfe59bb16 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -81239,77 +81223,77 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0x109bb90 │ │ │ │ + blx 0x119bb50 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - blx 0x189bbae │ │ │ │ + blx 0x199bb6e │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b833 │ │ │ │ - addeq r0, fp, ip, asr #13 │ │ │ │ + svclt 0x0000b837 │ │ │ │ + addeq r0, fp, ip, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994616 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ - bcc 0x710e4 │ │ │ │ - beq 0xfe89ba14 │ │ │ │ + bcc 0x710a4 │ │ │ │ + beq 0xfe89b9d4 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173adf0 │ │ │ │ + bne 0x173adb0 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09b9fc │ │ │ │ - bvc 0xff09ca00 │ │ │ │ + beq 0xfe09b9bc │ │ │ │ + bvc 0xff09c9c0 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorle r2, r8, r0 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xb010f8d5 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0xf1bbf9f5 │ │ │ │ + @ instruction: 0xf1bbf9f9 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x711ac │ │ │ │ + blcs 0x7116c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf893 │ │ │ │ + @ instruction: 0x464bf8b3 │ │ │ │ ldrtmi r4, [sl], -r1, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff84f7ff │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f83b │ │ │ │ + @ instruction: 0x4620f85b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [ip, fp, ror #21] @ │ │ │ │ + ldrb pc, [ip, pc, ror #21] @ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ str r0, [pc, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -81318,63 +81302,63 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994617 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - bcc 0x711d4 │ │ │ │ - beq 0xfe89bb00 │ │ │ │ + bcc 0x71194 │ │ │ │ + beq 0xfe89bac0 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aedc │ │ │ │ + bne 0x173ae9c │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09bae8 │ │ │ │ - bvc 0xff09caec │ │ │ │ + beq 0xfe09baa8 │ │ │ │ + bvc 0xff09caac │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorsle r2, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xb010f8d4 │ │ │ │ @ instruction: 0xf0c34606 │ │ │ │ - @ instruction: 0xf1bbf97f │ │ │ │ + @ instruction: 0xf1bbf983 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x712b8 │ │ │ │ + blcs 0x71278 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf81d │ │ │ │ + @ instruction: 0x464bf83d │ │ │ │ ldrtmi r4, [r2], -r1, asr #12 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46314252 │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [r2, fp, ror #20] @ │ │ │ │ - blcs 0x79c0c │ │ │ │ + ldrb pc, [r2, pc, ror #20] @ │ │ │ │ + blcs 0x79bcc │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -81382,31 +81366,31 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [r9, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae7c8 │ │ │ │ + blcs 0x1ae788 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x45986c │ │ │ │ + blcs 0x45982c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6cf4 │ │ │ │ + bl 0xfebb6cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27699 @ 0x6c33 @ │ │ │ │ + movwcs pc, #27731 @ 0x6c53 @ │ │ │ │ strb r2, [sp, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1866 @ 0x74a │ │ │ │ strb r2, [r7, -r1, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -81416,53 +81400,53 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xf8def0c3 │ │ │ │ + @ instruction: 0xf8e2f0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9fef0c7 │ │ │ │ + blx 0x11be30 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bed3 │ │ │ │ - addeq r0, fp, r8, lsl #8 │ │ │ │ + svclt 0x0000bed7 │ │ │ │ + addeq r0, fp, r8, asr #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xf8aaf0c3 │ │ │ │ + @ instruction: 0xf8aef0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9caf0c7 │ │ │ │ + @ instruction: 0xf9cef0c7 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bea1 │ │ │ │ - addeq r0, fp, r0, lsr #7 │ │ │ │ + svclt 0x0000bea5 │ │ │ │ + addeq r0, fp, r0, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34605 │ │ │ │ @@ -81476,330 +81460,330 @@ │ │ │ │ tstmi r3, #112, 4 │ │ │ │ andspl pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382af │ │ │ │ vmax.f32 d6, d16, d0 │ │ │ │ @ instruction: 0xf5b383e8 │ │ │ │ vmax.f32 d7, d2, d6 │ │ │ │ - blcs 0x40b7c │ │ │ │ + blcs 0x40b3c │ │ │ │ adcshi pc, r4, #536870916 @ 0x20000004 │ │ │ │ orrvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ svcvc 0x008cf5b3 │ │ │ │ andge sp, r1, #14811136 @ 0xe20000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r2, r6, r1, lsl r1 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq r0, r6, r9, lsr pc │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq r1, r6, sp, lsl #6 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsl r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, r5, r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror #18 │ │ │ │ - ldrdeq r2, [r6], -sp │ │ │ │ - andeq r2, r6, pc, lsr r0 │ │ │ │ - strdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq r1, r6, r1, ror #2 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq r1, r6, r9, asr #1 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror #2 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq r1, r6, r7, ror #18 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq r0, r6, pc, lsl #20 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ + ldrdeq r2, [r6], -r1 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + strdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + muleq r6, sp, r0 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr #2 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vmlal.u8 q10, d1, d3 │ │ │ │ @ instruction: 0xf1b33903 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf0c280c2 │ │ │ │ - @ instruction: 0x4607fe1b │ │ │ │ - cdp2 0, 1, cr15, cr8, cr2, {6} │ │ │ │ + @ instruction: 0x4607fe1f │ │ │ │ + cdp2 0, 1, cr15, cr12, cr2, {6} │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404606 │ │ │ │ @ instruction: 0xf89580af │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71988 │ │ │ │ + blcs 0x71948 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmibeq r3!, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r3!, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003b2e2 │ │ │ │ vst2.8 {d0-d3}, [r4], r2 │ │ │ │ vst1.8 {d1-d2}, [r4], r0 │ │ │ │ mvneq r0, r0, lsl #22 │ │ │ │ vpmax.s8 d15, d3, d2 │ │ │ │ sbchi pc, sl, r0, asr #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff7ef0c6 │ │ │ │ + @ instruction: 0xff82f0c6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xff16f0c6 │ │ │ │ + @ instruction: 0xff1af0c6 │ │ │ │ svceq 0x0000f1ba │ │ │ │ msrhi CPSR_f, r0, asr #32 │ │ │ │ rsceq r0, r1, #35, 30 @ 0x8c │ │ │ │ teqphi ip, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ strbeq r0, [r2, #1664]! @ 0x680 │ │ │ │ @@ -81815,82 +81799,82 @@ │ │ │ │ @ instruction: 0xf7ff1040 │ │ │ │ vfma.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d2, d25, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c900d2 │ │ │ │ - add pc, r4, r5, lsl #20 │ │ │ │ + add pc, r4, r9, lsl #20 │ │ │ │ andsne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b38091 │ │ │ │ @ instruction: 0xf0826f10 │ │ │ │ vqadd.s8 q12, q8, │ │ │ │ addsmi r7, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x83bcf200 │ │ │ │ andvc pc, r1, #64, 4 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ vld1.32 {d24-d27}, [pc] │ │ │ │ strmi r6, [r3], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ - blcs 0x7cb664 │ │ │ │ + blcs 0x7cb624 │ │ │ │ stcge 6, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r5, asr #21 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq r0, r6, r5, asr #21 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq r0, r6, r5, asr #21 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - andeq r0, r6, r5, asr #21 │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, ror sl │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 8, cr15, cr2, cr6, {6} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr6, {6} │ │ │ │ @ instruction: 0xf001e751 │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ rsceq r2, r4, #-1342177280 @ 0xb0000000 │ │ │ │ strbeq lr, [r2], pc, asr #20 │ │ │ │ @ instruction: 0xf1406d68 │ │ │ │ vhadd.s8 d24, d23, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46322395 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - stclvs 8, cr15, [r9, #-932]! @ 0xfffffc5c │ │ │ │ + stclvs 8, cr15, [r9, #-948]! @ 0xfffffc4c │ │ │ │ eoreq pc, r9, r5, asr r8 @ │ │ │ │ - @ instruction: 0xf80af0cc │ │ │ │ + @ instruction: 0xf80ef0cc │ │ │ │ @ instruction: 0xf8556d69 │ │ │ │ @ instruction: 0xf0cc0028 │ │ │ │ - andcs pc, r0, pc, lsl r8 @ │ │ │ │ + andcs pc, r0, r3, lsr #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @@ -81901,975 +81885,975 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082e5 │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x81b5f202 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a3824f │ │ │ │ - blcs 0x768ee4 │ │ │ │ + blcs 0x768ea4 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r1, asr #17 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - @ instruction: 0x000617b7 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, ror r7 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf0c69205 │ │ │ │ - bls 0x1dfb38 │ │ │ │ + bls 0x1dfb08 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 0, 4, cr15, cr14, cr6, {6} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xe6d1f83f │ │ │ │ eorcs pc, r8, r5, asr r8 @ │ │ │ │ eorne pc, r9, r5, asr r8 @ │ │ │ │ - @ instruction: 0xf828f0cc │ │ │ │ + @ instruction: 0xf82cf0cc │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtmi r6, [r2], -r8, ror #26 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - @ instruction: 0xf7faf8f3 │ │ │ │ + @ instruction: 0xf7faf8f7 │ │ │ │ ldrb pc, [r0, -r3, ror #26]! @ │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vqsub.s8 q12, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ vmin.s8 d0, d25, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r0, lsr ip │ │ │ │ - @ instruction: 0xf83ef0c9 │ │ │ │ - ldc2 0, cr15, [r8], {194} @ 0xc2 │ │ │ │ + @ instruction: 0xf842f0c9 │ │ │ │ + ldc2 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ @ instruction: 0x46806c31 │ │ │ │ streq pc, [r0], r4, lsl #8 │ │ │ │ @ instruction: 0xf14205e3 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {5} │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrtmi r2, [sl], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xff01e3fa │ │ │ │ + blx 0xff01e3ba │ │ │ │ vld1.16 {d30}, [pc], r7 │ │ │ │ @ instruction: 0xf2406c80 │ │ │ │ strbtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -pc] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - muleq r6, sp, sp │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - muleq r6, sp, sp │ │ │ │ - andeq r1, r6, r9, lsr r7 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - muleq r6, sp, sp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - muleq r6, sp, sp │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, ror sl │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, pc, lsr r0 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, sp, asr r8 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq r0, r6, r9, lsr pc │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq r1, r6, sp, lsl #6 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsl r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, r5, r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, ror sl │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, pc, lsr r0 │ │ │ │ - strdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq r1, r6, r1, ror #2 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq r1, r6, r9, asr #1 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + strdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, fp, lsr #31 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsr pc │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq r1, r6, sp, lsl #6 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsl r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, r5, r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq r1, r6, r1, ror #2 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq r1, r6, r9, asr #1 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x80aef8 │ │ │ │ + blcs 0x80aeb8 │ │ │ │ ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, fp, lsr #31 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r1, asr #17 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, lsr r7 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - @ instruction: 0x000617b7 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, sp, asr r8 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ - @ instruction: 0xf9aaf0c2 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, ror r7 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + @ instruction: 0xf9aef0c2 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addvs pc, r7, #37748736 @ 0x2400000 │ │ │ │ strcs r4, [r2], -r4, lsl #12 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - blx 0xfe89cce8 │ │ │ │ + blx 0xfe99cca8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff38f7fe │ │ │ │ @ instruction: 0xf0c2e457 │ │ │ │ - @ instruction: 0xf8d5f991 │ │ │ │ + @ instruction: 0xf8d5f995 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ vfma.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5092395 │ │ │ │ strtmi r6, [r0], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - blx 0xffa9cd30 │ │ │ │ + blx 0xffb9ccf0 │ │ │ │ @ instruction: 0xf006e43d │ │ │ │ @ instruction: 0xf004060f │ │ │ │ @ instruction: 0xf1bb0b0f │ │ │ │ svclt 0x00180f0f │ │ │ │ @ instruction: 0xf43f2e0f │ │ │ │ @ instruction: 0xf3c4a8f3 │ │ │ │ vmla.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d2, d25, d5 │ │ │ │ vmla.i8 d18, d4, d11 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ - b 0x1422c94 │ │ │ │ + b 0x1422c54 │ │ │ │ ldmdavs r9!, {r0, r3, r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf8d8464a │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fcff │ │ │ │ - @ instruction: 0x4632f959 │ │ │ │ + @ instruction: 0xf0c2fd03 │ │ │ │ + @ instruction: 0x4632f95d │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf0c2fc21 │ │ │ │ - pkhtbmi pc, r2, r1, asr #18 @ │ │ │ │ + pkhtbmi pc, r2, r5, asr #18 @ │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf7fb4651 │ │ │ │ vmov.i32 d31, #51711 @ 0x0000c9ff │ │ │ │ - blcs 0x271680 │ │ │ │ + blcs 0x271640 │ │ │ │ ldrhi pc, [r4], #2 │ │ │ │ addhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff10ad98 │ │ │ │ + blmi 0xff10ad58 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136de8 │ │ │ │ + bl 0x136da8 │ │ │ │ ldrmi r0, [lr], #-522 @ 0xfffffdf6 │ │ │ │ strls r9, [r0], -r1, lsl #4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x49edec │ │ │ │ + bleq 0x49edac │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xf880f0c3 │ │ │ │ + @ instruction: 0xf884f0c3 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - stc2l 0, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ + stc2l 0, cr15, [sl, #-800]! @ 0xfffffce0 │ │ │ │ @ instruction: 0xf9d6f7fa │ │ │ │ - bllt 0xff95eac4 │ │ │ │ + bllt 0xff95ea84 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf0c2a89d │ │ │ │ - @ instruction: 0x4601f917 │ │ │ │ + @ instruction: 0x4601f91b │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strcs pc, [fp, #-517] @ 0xfffffdfb │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #6 │ │ │ │ @ instruction: 0xf7fb00ed │ │ │ │ ldmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - vmull.u8 , d20, d17 │ │ │ │ - blcs 0xa5914 │ │ │ │ + vmull.u8 , d20, d21 │ │ │ │ + blcs 0xa58d4 │ │ │ │ andhi pc, ip, #2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x8130c │ │ │ │ + blcs 0x812cc │ │ │ │ ldrthi pc, [r3], -r2, asr #32 @ │ │ │ │ strdeq r2, [r4], #15 @ │ │ │ │ - stc2 0, cr15, [r8, #776]! @ 0x308 │ │ │ │ + stc2 0, cr15, [ip, #776]! @ 0x308 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c20038 │ │ │ │ - strmi pc, [r2], -r3, lsr #27 │ │ │ │ + strmi pc, [r2], -r7, lsr #27 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mrspl pc, (UNDEF: 108) @ │ │ │ │ ldrmi r4, [lr], #-1050 @ 0xfffffbe6 │ │ │ │ - bl 0x14535c │ │ │ │ + bl 0x14531c │ │ │ │ strls r0, [r1], -r9, lsl #4 │ │ │ │ @ instruction: 0xf8d89200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf0c3461a │ │ │ │ - ldmdavs r9!, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - @ instruction: 0xf7fafd0b │ │ │ │ + @ instruction: 0xf7fafd0f │ │ │ │ @ instruction: 0xf7fff97b │ │ │ │ @ instruction: 0xf414bb88 │ │ │ │ @ instruction: 0xf43f0f40 │ │ │ │ vmul.i q13, q2, d3[0] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ sbcseq r0, r2, pc, lsl #20 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fc4f │ │ │ │ - strbeq pc, [r2, #2217]! @ 0x8a9 @ │ │ │ │ + @ instruction: 0xf0c2fc53 │ │ │ │ + strbeq pc, [r2, #2221]! @ 0x8ad @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa8240 │ │ │ │ - blcs 0x1217e0 │ │ │ │ + blcs 0x1217a0 │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf89ef0c2 │ │ │ │ + @ instruction: 0xf8a2f0c2 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #2506752 @ 0x264000 │ │ │ │ + rscscs pc, pc, #2572288 @ 0x274000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x91cefe │ │ │ │ + blx 0xa1cebe │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9b2f0c6 │ │ │ │ + @ instruction: 0xf9b6f0c6 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ strbhi pc, [r8], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 4, cr8, [r1], {206} @ 0xce │ │ │ │ stmdbmi r4!, {r0, r2, r4, r8, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6d14 │ │ │ │ + bl 0xb6cd4 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf0c205dc │ │ │ │ - @ instruction: 0xf006ffc3 │ │ │ │ + @ instruction: 0xf006ffc7 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7fafca5 │ │ │ │ + @ instruction: 0xf7fafca9 │ │ │ │ @ instruction: 0xf7faf915 │ │ │ │ @ instruction: 0xf7fff8f3 │ │ │ │ @ instruction: 0xf414bb20 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf3c4afdb │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, fp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fbe7 │ │ │ │ - strbeq pc, [r1, #2113]! @ 0x841 @ │ │ │ │ + @ instruction: 0xf0c2fbeb │ │ │ │ + strbeq pc, [r1, #2117]! @ 0x845 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa819e │ │ │ │ - blcs 0x1218b0 │ │ │ │ + blcs 0x121870 │ │ │ │ svcge 0x00bcf63e │ │ │ │ - @ instruction: 0xf836f0c2 │ │ │ │ + @ instruction: 0xf83af0c2 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #802816 @ 0xc4000 │ │ │ │ + rscscs pc, pc, #868352 @ 0xd4000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xfef1cfcc │ │ │ │ + blx 0xff01cf8c │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf94af0c6 │ │ │ │ + @ instruction: 0xf94ef0c6 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ ldrthi pc, [r6], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 3, cr8, [r1], {245} @ 0xf5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6de4 │ │ │ │ + bl 0xb6da4 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf0c20450 │ │ │ │ - @ instruction: 0xe796ff5b │ │ │ │ + @ instruction: 0xe796ff5f │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0082f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xfe49d04e │ │ │ │ - @ instruction: 0xffeaf0c1 │ │ │ │ + blx 0xfe59d00e │ │ │ │ + @ instruction: 0xffeef0c1 │ │ │ │ @ instruction: 0x460521ff │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fa │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vqrdmlsh.s q13, q2, d1[5] │ │ │ │ @ instruction: 0xf8d85481 │ │ │ │ ldmdavs fp!, {r6, sp} │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {121} @ 0x79 │ │ │ │ - ldrbhi pc, [pc], #-2 @ 0x60d58 @ │ │ │ │ + ldrbhi pc, [pc], #-2 @ 0x60d18 @ │ │ │ │ @ instruction: 0xf47f2c01 │ │ │ │ stmdbmi pc, {r3, r5, r6, r8, r9, sl, fp, sp, pc} @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q7, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmib sp, {r0, r2, r3, sl, lr}^ │ │ │ │ strmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff16f0c2 │ │ │ │ + @ instruction: 0xff1af0c2 │ │ │ │ svclt 0x0000e751 │ │ │ │ - addeq pc, sl, ip, asr #9 │ │ │ │ - addeq pc, sl, sl, lsl r4 @ │ │ │ │ - addeq pc, sl, r4, asr r3 @ │ │ │ │ - addeq pc, sl, r4, lsl #5 │ │ │ │ - strdeq pc, [sl], r8 │ │ │ │ + addeq pc, sl, ip, lsl #10 │ │ │ │ + addeq pc, sl, sl, asr r4 @ │ │ │ │ + umulleq pc, sl, r4, r3 @ │ │ │ │ + addeq pc, sl, r4, asr #5 │ │ │ │ + addeq pc, sl, r8, lsr r2 @ │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ vrecps.f32 d26, d4, d17 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0c10895 │ │ │ │ - @ instruction: 0xf006ffa7 │ │ │ │ + @ instruction: 0xf006ffab │ │ │ │ strmi r0, [r6], -pc, lsl #4 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x1b1edb8 │ │ │ │ + blx 0x1b1ed78 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {10} │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - blmi 0xfee0f410 │ │ │ │ + blmi 0xfee0f3d0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061ba │ │ │ │ @ instruction: 0xf0c205d0 │ │ │ │ - @ instruction: 0xf247fe95 │ │ │ │ + @ instruction: 0xf247fe99 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d2, d23, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7fafbb9 │ │ │ │ + @ instruction: 0xf7fafbbd │ │ │ │ @ instruction: 0xf7fff829 │ │ │ │ vmvn.i16 d27, #50688 @ 0xc600 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - @ instruction: 0x2c0bfafd │ │ │ │ + @ instruction: 0x2c0bfb01 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - strdeq r1, [r6], -r9 │ │ │ │ - @ instruction: 0x00061fb3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, sp, ror #30 │ │ │ │ - strdeq r1, [r6], -r7 │ │ │ │ - @ instruction: 0x00061eb1 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, ror #28 │ │ │ │ - andeq r1, r6, r5, lsr #28 │ │ │ │ - ldrdeq r1, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsl #22 │ │ │ │ + @ instruction: 0x00061fb9 │ │ │ │ + andeq r1, r6, r3, ror pc │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsr #30 │ │ │ │ + @ instruction: 0x00061eb7 │ │ │ │ + andeq r1, r6, r1, ror lr │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr #28 │ │ │ │ + andeq r1, r6, r5, ror #27 │ │ │ │ + muleq r6, pc, sp @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, asr #21 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aebb │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244aeb7 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d16, d23, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vqshl.u64 d18, d5, #4 │ │ │ │ @ instruction: 0xf0064103 │ │ │ │ @ instruction: 0xf8d8060f │ │ │ │ @ instruction: 0xf0040040 │ │ │ │ @ instruction: 0xf7f8050f │ │ │ │ - @ instruction: 0xf3c4fb2d │ │ │ │ + @ instruction: 0xf3c4fb4d │ │ │ │ ldmdavs r9!, {r0, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x141b04 │ │ │ │ + blcs 0x141ac4 │ │ │ │ cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xd1232b01 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1421970 │ │ │ │ + b 0x1421930 │ │ │ │ @ instruction: 0xf14202c2 │ │ │ │ @ instruction: 0xf0c883eb │ │ │ │ - blmi 0x1d5f9ac │ │ │ │ + blmi 0x1d5f97c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 4, cr15, cr10, cr2, {6} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr2, {6} │ │ │ │ strcs pc, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ rscseq r0, r2, r0, asr #32 │ │ │ │ - blx 0xc1d252 │ │ │ │ + blx 0xd1d212 │ │ │ │ @ instruction: 0xff9ef7f9 │ │ │ │ @ instruction: 0xff7cf7f9 │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e0722 │ │ │ │ @ instruction: 0xf404ae65 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244ae5f │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ vqshl.u64 d16, d5, #4 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ ldcvs 4, cr5, [r8], #-516 @ 0xfffffdfc │ │ │ │ - blx 0xff79ef44 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr1, {6} │ │ │ │ + blx 0xfff9ef04 │ │ │ │ + cdp2 0, 13, cr15, cr2, cr1, {6} │ │ │ │ strmi r2, [r0], r1, lsl #24 │ │ │ │ subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r4, r5, r9, pc} │ │ │ │ @ instruction: 0xee1d4a51 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf0c208e8 │ │ │ │ - strbmi pc, [r2], -r7, asr #27 @ │ │ │ │ + strbmi pc, [r2], -fp, asr #27 @ │ │ │ │ tstpeq pc, r6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffa2d │ │ │ │ vbic.i16 , #192 @ 0x00c0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8fa39 │ │ │ │ + @ instruction: 0xf8d8fa3d │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1410262 │ │ │ │ - blcs 0x82218 │ │ │ │ + blcs 0x821d8 │ │ │ │ ldrbthi pc, [r0], -r1 @ │ │ │ │ - blx 0xfe59efd4 │ │ │ │ + blx 0xfed9ef94 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf3c4f9fb │ │ │ │ - blcs 0xf5e60 │ │ │ │ + @ instruction: 0xf3c4f9ff │ │ │ │ + blcs 0xf5e20 │ │ │ │ strbhi pc, [r7, #-1]! @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 q5, , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142bc78 │ │ │ │ + b 0x142bc38 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #243269632 @ 0xe800000 │ │ │ │ eorshi pc, lr, r2, asr #2 │ │ │ │ - @ instruction: 0xf9e4f0c8 │ │ │ │ + @ instruction: 0xf9e8f0c8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldr pc, [sl, #3455]! @ 0xd7f │ │ │ │ - addeq pc, sl, r0, ror r1 @ │ │ │ │ - addeq pc, sl, r0, rrx │ │ │ │ - ldrdeq lr, [sl], ip │ │ │ │ - addeq lr, sl, sl, asr pc │ │ │ │ - addeq lr, sl, sl, asr #29 │ │ │ │ + ldr pc, [sl, #3459]! @ 0xd83 │ │ │ │ + @ instruction: 0x008af1b0 │ │ │ │ + addeq pc, sl, r0, lsr #1 │ │ │ │ + addeq pc, sl, ip, lsl r0 @ │ │ │ │ + umulleq lr, sl, sl, pc @ │ │ │ │ + addeq lr, sl, sl, lsl #30 │ │ │ │ movweq pc, #33359 @ 0x824f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad97 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmla.f32 d26, d23, d1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vceq.f32 d31, d1, d7 │ │ │ │ + vceq.f32 d31, d1, d11 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf3c4ff03 │ │ │ │ - blcs 0xb5f0c │ │ │ │ + @ instruction: 0xf3c4ff07 │ │ │ │ + blcs 0xb5ecc │ │ │ │ @ instruction: 0x81b4f002 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r5, r7, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - strtmi pc, [r9], -r7, ror #20 │ │ │ │ + strtmi pc, [r9], -fp, ror #20 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ - blx 0x19d444 │ │ │ │ + blx 0x29d404 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0c2683e │ │ │ │ - bmi 0xff65fbbc │ │ │ │ + bmi 0xff65fb8c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrmi r0, [r8], #-401 @ 0xfffffe6f │ │ │ │ ldrtmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf5012200 │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - stc2 0, cr15, [sl, #-776]! @ 0xfffffcf8 │ │ │ │ + stc2 0, cr15, [lr, #-776]! @ 0xfffffcf8 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vadd.f32 q13, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vmla.f32 d31, d17, d27 │ │ │ │ + vmla.f32 d31, d17, d31 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1feb5 │ │ │ │ - @ instruction: 0x4629fdb1 │ │ │ │ + @ instruction: 0xf0c1feb9 │ │ │ │ + @ instruction: 0x4629fdb5 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 14, cr15, [r1], {211} @ 0xd3 │ │ │ │ + stccs 14, cr15, [r1], {215} @ 0xd7 │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r1, r3, r4, r5, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9b8f0c6 │ │ │ │ + @ instruction: 0xf9bcf0c6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - stccc 8, cr15, [r1], {149} @ 0x95 │ │ │ │ + stccc 8, cr15, [r1], {153} @ 0x99 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - blx 0x141d4e4 │ │ │ │ + blx 0x151d4a4 │ │ │ │ vnmls.f32 s8, s27, s29 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r4, [sp], #-1048 @ 0xfffffbe8 │ │ │ │ str r4, [fp, r3, lsr #8]! │ │ │ │ @@ -82879,34 +82863,34 @@ │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad01 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vfma.f32 q13, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1fe6b │ │ │ │ - strtmi pc, [r9], -r7, ror #26 │ │ │ │ + @ instruction: 0xf0c1fe6f │ │ │ │ + strtmi pc, [r9], -fp, ror #26 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 14, cr15, [r1], {137} @ 0x89 │ │ │ │ + stccs 14, cr15, [r1], {141} @ 0x8d │ │ │ │ orrshi pc, ip, r2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r0, r2, r3, r7, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf96ef0c6 │ │ │ │ + @ instruction: 0xf972f0c6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c54628 │ │ │ │ - stccc 15, cr15, [r1], {191} @ 0xbf │ │ │ │ + stccc 15, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - blx 0x19d578 │ │ │ │ + blx 0x29d538 │ │ │ │ vnmls.f32 s8, s27, s20 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xe7b46812 │ │ │ │ strvc pc, [r6, -pc, ror #8] │ │ │ │ ldmibne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -82923,1850 +82907,1850 @@ │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - stccs 8, cr15, [fp], {189} @ 0xbd │ │ │ │ + stccs 8, cr15, [fp], {193} @ 0xc1 │ │ │ │ ldcge 6, cr15, [sl], {62} @ 0x3e │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r1, r6, r3, asr sp │ │ │ │ - andeq r1, r6, sp, lsl #26 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #25 │ │ │ │ - andeq r1, r6, r5, lsl #25 │ │ │ │ - andeq r1, r6, r1, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r1, [r6], -sp │ │ │ │ - muleq r6, r7, fp │ │ │ │ - andeq r1, r6, r1, asr fp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, r9, sp │ │ │ │ + andeq r1, r6, r3, lsl sp │ │ │ │ + andeq r1, r6, sp, asr #25 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #25 │ │ │ │ + andeq r1, r6, r5, asr #24 │ │ │ │ + andeq r1, r6, r1, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00061bbd │ │ │ │ + andeq r1, r6, r7, asr fp │ │ │ │ + andeq r1, r6, r1, lsl fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, asr sp │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43e2e0f │ │ │ │ @ instruction: 0xf404ac79 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmvn.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1f881 │ │ │ │ - @ instruction: 0xf3c4fcdb │ │ │ │ + @ instruction: 0xf0c1f885 │ │ │ │ + @ instruction: 0xf3c4fcdf │ │ │ │ strmi r5, [r7], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x102e18 │ │ │ │ + blcs 0x102dd8 │ │ │ │ ldrhi pc, [ip], r1 │ │ │ │ @ instruction: 0xf8d8b99b │ │ │ │ rsceq r1, r2, r0, asr #32 │ │ │ │ eorseq pc, r8, #2 │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8fcf7 │ │ │ │ + @ instruction: 0xf8d8fcfb │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xff8ef0ca │ │ │ │ + @ instruction: 0xff92f0ca │ │ │ │ @ instruction: 0xf1420723 │ │ │ │ @ instruction: 0x4639817e │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #23 @ │ │ │ │ + ldrtmi pc, [sl], -r5, lsl #23 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf838f7fb │ │ │ │ svclt 0x007bf7fe │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x613b0 │ │ │ │ + streq pc, [pc, #-4] @ 0x61370 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf844f0c8 │ │ │ │ + @ instruction: 0xf848f0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {218} @ 0xda │ │ │ │ ldcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ ldrthi pc, [r4], #1 @ │ │ │ │ - @ instruction: 0xf89ef7f8 │ │ │ │ + @ instruction: 0xf8bef7f8 │ │ │ │ vnmls.f64 d4, d13, d31 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - str pc, [ip], #-3025 @ 0xfffff42f │ │ │ │ + str pc, [ip], #-3029 @ 0xfffff42b │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x6142c │ │ │ │ + streq pc, [pc, #-4] @ 0x613ec │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf806f0c8 │ │ │ │ + @ instruction: 0xf80af0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {10} │ │ │ │ - blge 0xff89e544 │ │ │ │ + blge 0xff89e504 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ mvnhi pc, #1 │ │ │ │ - @ instruction: 0xf860f7f8 │ │ │ │ + @ instruction: 0xf880f7f8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffb93 │ │ │ │ + @ instruction: 0xf7fffb97 │ │ │ │ svclt 0x0000bbce │ │ │ │ - addeq lr, sl, r0, lsr #28 │ │ │ │ - addeq lr, sl, sl, ror sp │ │ │ │ - addeq lr, sl, r6, ror #25 │ │ │ │ - addeq lr, sl, lr, ror #22 │ │ │ │ - strdeq lr, [sl], r2 │ │ │ │ + addeq lr, sl, r0, ror #28 │ │ │ │ + @ instruction: 0x008aedba │ │ │ │ + addeq lr, sl, r6, lsr #26 │ │ │ │ + addeq lr, sl, lr, lsr #23 │ │ │ │ + addeq lr, sl, r2, lsr fp │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x614c0 │ │ │ │ + streq pc, [pc, #-4] @ 0x61480 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xffbef0c7 │ │ │ │ + @ instruction: 0xffc2f0c7 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x141ff0 │ │ │ │ - blge 0xfe61e5d8 │ │ │ │ + blcs 0x141fb0 │ │ │ │ + blge 0xfe61e598 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ - blcs 0xa164c │ │ │ │ + blcs 0xa160c │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addshi pc, r8, #1 │ │ │ │ @ instruction: 0xf14102a3 │ │ │ │ @ instruction: 0xf0c785b2 │ │ │ │ - blmi 0xff4e139c │ │ │ │ + blmi 0xff4e136c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x111d83a │ │ │ │ + blx 0x121d7fa │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - @ instruction: 0xf824f0c8 │ │ │ │ + @ instruction: 0xf828f0c8 │ │ │ │ ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ andeq pc, pc, #8 │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0xf004ff6b │ │ │ │ - b 0x12615b8 │ │ │ │ + @ instruction: 0xf004ff6f │ │ │ │ + b 0x1261578 │ │ │ │ @ instruction: 0xf0c20000 │ │ │ │ - blmi 0xfecdf770 │ │ │ │ + blmi 0xfecdf740 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ vhadd.s8 d25, d15, d1 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ stcvs 0, cr0, [sl], #-580 @ 0xfffffdbc │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x11d8ba │ │ │ │ + blx 0x21d87a │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ stcvs 2, cr2, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9ffe5 │ │ │ │ + @ instruction: 0xf7f9ffe9 │ │ │ │ @ instruction: 0xf7f9fc55 │ │ │ │ @ instruction: 0xf7fefc33 │ │ │ │ vqrdmlah.s , q2, d0[4] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf3c4ff2b │ │ │ │ - blcs 0xf6400 │ │ │ │ + @ instruction: 0xf3c4ff2f │ │ │ │ + blcs 0xf63c0 │ │ │ │ ldrthi pc, [r6], #-1 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vqdmulh.s d10, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142c218 │ │ │ │ + b 0x142c1d8 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #150994944 @ 0x9000000 │ │ │ │ strbhi pc, [r6], -r1, asr #2 @ │ │ │ │ - @ instruction: 0xff14f0c7 │ │ │ │ + @ instruction: 0xff18f0c7 │ │ │ │ vnmls.f64 d4, d29, d9 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - strb pc, [fp, -pc, lsr #21]! @ │ │ │ │ + @ instruction: 0xe76bfab3 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 0, 14, cr15, cr12, cr7, {6} │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x142074 │ │ │ │ - bge 0xff09e784 │ │ │ │ + blcs 0x142034 │ │ │ │ + bge 0xff09e744 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blmi 0x1c41ed4 │ │ │ │ + blmi 0x1c41e94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d25 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adceq r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf0c20e10 │ │ │ │ - @ instruction: 0xf7fffa49 │ │ │ │ + @ instruction: 0xf7fffa4d │ │ │ │ @ instruction: 0xf3c4bab0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vmull.p8 , d20, d29 │ │ │ │ - blcs 0xf64fc │ │ │ │ + @ instruction: 0xf3c4feb1 │ │ │ │ + blcs 0xf64bc │ │ │ │ cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0xcc118 │ │ │ │ + blcs 0xcc0d8 │ │ │ │ cmpphi fp, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4b52 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-672 @ 0xfffffd60 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf851bf4c │ │ │ │ @ instruction: 0xf8510d54 │ │ │ │ andls r0, r0, #48, 30 @ 0xc0 │ │ │ │ - blx 0x51da40 │ │ │ │ - blt 0x1edf738 │ │ │ │ + blx 0x61da00 │ │ │ │ + blt 0x1edf6f8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61754 │ │ │ │ + streq pc, [pc, #-4] @ 0x61714 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 7, cr15, cr2, cr7, {6} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr7, {6} │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 1, cr8, [r3], {59} @ 0x3b │ │ │ │ - bge 0x139e86c │ │ │ │ + bge 0x139e82c │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ tstphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 6, pc, cr12, cr7, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr12, cr7, {7} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9ff │ │ │ │ + @ instruction: 0xf7fffa03 │ │ │ │ @ instruction: 0xf004ba3a │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vmov.i64 d31, #0xffff000000ff00ff │ │ │ │ + vmov.i64 d31, #0xffff0000ff0000ff │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9!, {r3, r4, r6} │ │ │ │ - b 0x1422280 │ │ │ │ + b 0x1422240 │ │ │ │ @ instruction: 0xf14102c2 │ │ │ │ @ instruction: 0xf0c78068 │ │ │ │ - blmi 0x66109c │ │ │ │ + blmi 0x66106c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf998f0c2 │ │ │ │ + @ instruction: 0xf99cf0c2 │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr7, {6} │ │ │ │ - blx 0x69f826 │ │ │ │ + cdp2 0, 10, cr15, cr12, cr7, {6} │ │ │ │ + blx 0x69f7e6 │ │ │ │ stclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq lr, sl, r0, asr sl │ │ │ │ - ldrdeq lr, [sl], r4 │ │ │ │ - addeq lr, sl, sl, lsr #18 │ │ │ │ - @ instruction: 0x008ae8ba │ │ │ │ - addeq lr, sl, sl, asr #16 │ │ │ │ - addeq lr, sl, sl, asr #15 │ │ │ │ - addeq lr, sl, r4, asr r7 │ │ │ │ + umulleq lr, sl, r0, sl │ │ │ │ + addeq lr, sl, r4, lsl sl │ │ │ │ + addeq lr, sl, sl, ror #18 │ │ │ │ + strdeq lr, [sl], sl │ │ │ │ + addeq lr, sl, sl, lsl #17 │ │ │ │ + addeq lr, sl, sl, lsl #16 │ │ │ │ + umulleq lr, sl, r4, r7 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - stc2l 0, cr15, [r2, #796]! @ 0x31c │ │ │ │ + stc2l 0, cr15, [r6, #796]! @ 0x31c │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 3, cr8, [r3], {44} @ 0x2c │ │ │ │ ldmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012c01 │ │ │ │ - blmi 0xff4c24dc │ │ │ │ + blmi 0xff4c249c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ smmlseq ip, r0, r8, pc @ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - @ instruction: 0xe635f935 │ │ │ │ + @ instruction: 0xe635f939 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - ldc2 0, cr15, [r2, #796]! @ 0x31c │ │ │ │ - blx 0x39dbf0 │ │ │ │ + ldc2 0, cr15, [r6, #796]! @ 0x31c │ │ │ │ + blx 0x49dbb0 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ addvs pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ addseq r1, r2, r0 │ │ │ │ - blx 0x19dc1e │ │ │ │ + blx 0x29dbde │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0c52207 │ │ │ │ - @ instruction: 0xf004fc8f │ │ │ │ + @ instruction: 0xf004fc93 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8] │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xfece0f7c │ │ │ │ + blmi 0xfece0f4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x61938 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x618f8 │ │ │ │ stcvs 7, cr9, [sl, #4]! │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0xf8d06c2a │ │ │ │ ldrmi r0, [r3], #-1224 @ 0xfffffb38 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - @ instruction: 0xf006f933 │ │ │ │ + @ instruction: 0xf006f937 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8], #-0 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fe15 │ │ │ │ + @ instruction: 0xf7f9fe19 │ │ │ │ @ instruction: 0xf7fefa85 │ │ │ │ @ instruction: 0xf3c4bc92 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf8d8fd5b │ │ │ │ + @ instruction: 0xf8d8fd5f │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf14002a2 │ │ │ │ - blcs 0x8377c │ │ │ │ + blcs 0x8373c │ │ │ │ cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + ldc2l 7, cr15, [r6, #988] @ 0x3dc │ │ │ │ vnmls.f64 d4, d29, d13 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - vtst.8 d15, d22, d31 │ │ │ │ + vadd.i8 , q11, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sl, sp} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c700f2 │ │ │ │ - @ instruction: 0xf7f9fdcf │ │ │ │ + @ instruction: 0xf7f9fdd3 │ │ │ │ @ instruction: 0xf7fefa3f │ │ │ │ vqdmulh.s , q2, d0[3] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - ldc2 0, cr15, [sl, #-796] @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - vmov.i32 d31, #12713983 @ 0x00c1ffff │ │ │ │ + vmov.i32 d31, #12976127 @ 0x00c5ffff │ │ │ │ @ instruction: 0xf8d55001 │ │ │ │ stcvs 0, cr8, [ip], #-352 @ 0xfffffea0 │ │ │ │ - cdp2 0, 2, cr15, cr0, cr1, {6} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr1, {6} │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf8a8f0c2 │ │ │ │ + @ instruction: 0xf8acf0c2 │ │ │ │ andeq pc, pc, #6 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fd8b │ │ │ │ + @ instruction: 0xf7f9fd8f │ │ │ │ @ instruction: 0xf7fef9fb │ │ │ │ vmull.u8 , d4, d8 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004fcd3 │ │ │ │ + @ instruction: 0xf004fcd7 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142254c │ │ │ │ + b 0x142250c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78741 │ │ │ │ - blmi 0x1360dd8 │ │ │ │ + blmi 0x1360da8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - rsceq pc, r1, #3604480 @ 0x370000 │ │ │ │ + rsceq pc, r1, #3866624 @ 0x3b0000 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f74631 │ │ │ │ - @ instruction: 0xf8d8fd0f │ │ │ │ + @ instruction: 0xf8d8fd2f │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - ldc2l 0, cr15, [r4, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r8, #-796]! @ 0xfffffce4 │ │ │ │ vmax.s8 d14, d21, d14 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xde0d7c │ │ │ │ + blmi 0xde0d4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf832f0c2 │ │ │ │ + @ instruction: 0xf836f0c2 │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2l 0, cr15, [r4], #-796 @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r8], #-796 @ 0xfffffce4 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff80f │ │ │ │ + @ instruction: 0xf7fff813 │ │ │ │ vmla.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x5a0cf0 │ │ │ │ + blmi 0x5a0cc0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffecf0c1 │ │ │ │ + @ instruction: 0xfff0f0c1 │ │ │ │ stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x008ae6b4 │ │ │ │ - addeq lr, sl, r0, lsr r6 │ │ │ │ - addeq lr, sl, r2, lsr #11 │ │ │ │ - addeq lr, sl, lr, lsl r5 │ │ │ │ - addeq lr, sl, ip, lsl #9 │ │ │ │ - addeq lr, sl, r0, lsr r4 │ │ │ │ - addeq lr, sl, sl, ror #7 │ │ │ │ - addeq lr, sl, r4, lsr #7 │ │ │ │ + strdeq lr, [sl], r4 │ │ │ │ + addeq lr, sl, r0, ror r6 │ │ │ │ + addeq lr, sl, r2, ror #11 │ │ │ │ + addeq lr, sl, lr, asr r5 │ │ │ │ + addeq lr, sl, ip, asr #9 │ │ │ │ + addeq lr, sl, r0, ror r4 │ │ │ │ + addeq lr, sl, sl, lsr #8 │ │ │ │ + addeq lr, sl, r4, ror #7 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - ldc2 0, cr15, [lr], {199} @ 0xc7 │ │ │ │ + stc2 0, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffbaf0c1 │ │ │ │ + @ instruction: 0xffbef0c1 │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xfff9df72 │ │ │ │ + stc2 0, cr15, [r0], {199} @ 0xc7 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff98f0c1 │ │ │ │ + @ instruction: 0xff9cf0c1 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xff71dfb6 │ │ │ │ + blx 0xff81df76 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff76f0c1 │ │ │ │ + @ instruction: 0xff7af0c1 │ │ │ │ stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xfee9dffa │ │ │ │ + blx 0xfef9dfba │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmibcc ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff54f0c1 │ │ │ │ + @ instruction: 0xff58f0c1 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xfe61e03e │ │ │ │ + blx 0xfe71dffe │ │ │ │ vnmls.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r5, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7ffff31 │ │ │ │ + @ instruction: 0xf7ffff35 │ │ │ │ vadd.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1f60b34 │ │ │ │ + blmi 0x1f60b04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R12_usr, r1 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff0ef0c1 │ │ │ │ + @ instruction: 0xff12f0c1 │ │ │ │ stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x149e0ca │ │ │ │ + blx 0x159e08a │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r4, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffeeb │ │ │ │ + @ instruction: 0xf7fffeef │ │ │ │ vtst.8 d11, d21, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1720aa8 │ │ │ │ + blmi 0x1720a78 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvs pc, lr, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 12, cr15, cr8, cr1, {6} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr1, {6} │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x31e156 │ │ │ │ + blx 0x41e116 │ │ │ │ vnmla.f64 d4, d13, d9 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffea5 │ │ │ │ + @ instruction: 0xf7fffea9 │ │ │ │ vtst.8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xee0a1c │ │ │ │ + blmi 0xee09ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61bdf501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 8, cr15, cr2, cr1, {6} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr1, {6} │ │ │ │ ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xff19e1e0 │ │ │ │ + blx 0xff29e1a0 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r5, r6, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffe5f │ │ │ │ + @ instruction: 0xf7fffe63 │ │ │ │ vtst.8 d11, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x6a0990 │ │ │ │ + blmi 0x6a0960 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, ip, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 3, cr15, cr12, cr1, {6} │ │ │ │ + cdp2 0, 4, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x00f0f7fe │ │ │ │ - addeq lr, sl, lr, lsr r3 │ │ │ │ - strdeq lr, [sl], sl │ │ │ │ - @ instruction: 0x008ae2b6 │ │ │ │ - addeq lr, sl, r2, ror r2 │ │ │ │ - addeq lr, sl, lr, lsr #4 │ │ │ │ - addeq lr, sl, r8, ror #3 │ │ │ │ - addeq lr, sl, r2, lsr #3 │ │ │ │ - addeq lr, sl, ip, asr r1 │ │ │ │ - addeq lr, sl, r6, lsl r1 │ │ │ │ - ldrdeq lr, [sl], r0 │ │ │ │ - addeq lr, sl, sl, lsl #1 │ │ │ │ - addeq lr, sl, r4, asr #32 │ │ │ │ + addeq lr, sl, lr, ror r3 │ │ │ │ + addeq lr, sl, sl, lsr r3 │ │ │ │ + strdeq lr, [sl], r6 │ │ │ │ + @ instruction: 0x008ae2b2 │ │ │ │ + addeq lr, sl, lr, ror #4 │ │ │ │ + addeq lr, sl, r8, lsr #4 │ │ │ │ + addeq lr, sl, r2, ror #3 │ │ │ │ + umulleq lr, sl, ip, r1 │ │ │ │ + addeq lr, sl, r6, asr r1 │ │ │ │ + addeq lr, sl, r0, lsl r1 │ │ │ │ + addeq lr, sl, sl, asr #1 │ │ │ │ + addeq lr, sl, r4, lsl #1 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x1a1e29c │ │ │ │ + blx 0x1b1e25c │ │ │ │ @ instruction: 0xee1d4bdb │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r4, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefe01 │ │ │ │ + @ instruction: 0xf7fefe05 │ │ │ │ vrecps.f32 d11, d21, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xff3608d4 │ │ │ │ + blmi 0xff3608a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [lr, #772] @ 0x304 │ │ │ │ + stc2l 0, cr15, [r2, #772]! @ 0x304 │ │ │ │ svclt 0x0092f7fe │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x89e328 │ │ │ │ + blx 0x99e2e8 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r4, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefdbb │ │ │ │ + @ instruction: 0xf7fefdbf │ │ │ │ vqrdmlsh.s , q2, d3[7] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004f9f1 │ │ │ │ + @ instruction: 0xf004f9f5 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422a10 │ │ │ │ + b 0x14229d0 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78479 │ │ │ │ - blmi 0xfe7e0814 │ │ │ │ + blmi 0xfe7e07e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ tstpvs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ + ldc2l 0, cr15, [r8, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d8abb9 │ │ │ │ @ instruction: 0x46310058 │ │ │ │ - blx 0xba00a0 │ │ │ │ + blx 0x13a0060 │ │ │ │ ldrsbne pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8fbef │ │ │ │ + @ instruction: 0xf8d8fbf3 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0xfe39e3f8 │ │ │ │ - bllt 0xfea200dc │ │ │ │ + blx 0xfe49e3b8 │ │ │ │ + bllt 0xfea2009c │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf0c0ad93 │ │ │ │ - vmull.p8 , d4, d13 │ │ │ │ + vmov.i8 d31, #193 @ 0xc1 │ │ │ │ vshl.s8 d20, d3, d7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r7], -r7, lsl #9 │ │ │ │ adceq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xff02f0c6 │ │ │ │ + @ instruction: 0xff06f0c6 │ │ │ │ @ instruction: 0xf006463a │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ poplt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0xf3c4f98b │ │ │ │ + @ instruction: 0xf3c4f98f │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xf982f0c7 │ │ │ │ + @ instruction: 0xf986f0c7 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf7f7fb21 │ │ │ │ - @ instruction: 0xf006fe53 │ │ │ │ + @ instruction: 0xf7f7fb25 │ │ │ │ + @ instruction: 0xf006fe73 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - blt 0xb60160 │ │ │ │ + blt 0xb60120 │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vmul.f , q2, d3[4] │ │ │ │ + vmul.f , q2, d3[5] │ │ │ │ ldmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xf95af0c7 │ │ │ │ + @ instruction: 0xf95ef0c7 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - ldrb pc, [r6, r9, lsl #21] @ │ │ │ │ + ldrb pc, [r6, sp, lsl #21] @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d670 │ │ │ │ + blcs 0x80d630 │ │ │ │ stcge 6, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, fp, lsr #5 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, lsr r7 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror #18 │ │ │ │ - andeq r2, r6, r1, lsr r2 │ │ │ │ - andeq r2, r6, pc, lsr r0 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, sp, asr r8 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r2, r6, fp, ror #4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + strdeq r2, [r6], -r1 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ vqdmulh.s q13, q10, d1[6] │ │ │ │ @ instruction: 0xf0064403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ stclge 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r0, r6, fp, lsl #5 │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - andeq r2, r6, r1, lsl #6 │ │ │ │ - andeq r0, r6, fp, lsl #5 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror r2 │ │ │ │ - andeq r2, r6, sp, ror r2 │ │ │ │ - andeq r2, r6, sp, ror r2 │ │ │ │ - andeq r2, r6, sp, ror r2 │ │ │ │ + andeq r0, r6, fp, asr #4 │ │ │ │ + @ instruction: 0x000622bd │ │ │ │ + andeq r2, r6, r1, asr #5 │ │ │ │ + andeq r0, r6, fp, asr #4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ ldc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ - ldc2 0, cr15, [ip, #-768]! @ 0xfffffd00 │ │ │ │ + stc2l 0, cr15, [r0, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf804f7fa │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adceq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf0c66819 │ │ │ │ - @ instruction: 0xf7fdfe9b │ │ │ │ + @ instruction: 0xf7fdfe9f │ │ │ │ @ instruction: 0xf001bff0 │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf8bef0c7 │ │ │ │ + @ instruction: 0xf8c2f0c7 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - stcvs 8, cr15, [r9], #-724 @ 0xfffffd2c │ │ │ │ + stcvs 8, cr15, [r9], #-740 @ 0xfffffd1c │ │ │ │ strmi r6, [r8], -sl, lsr #27 │ │ │ │ - blx 0x79e608 │ │ │ │ + blx 0x89e5c8 │ │ │ │ svclt 0x0000e731 │ │ │ │ - addeq sp, sl, lr, asr #31 │ │ │ │ - addeq sp, sl, r8, lsl #31 │ │ │ │ - addeq sp, sl, r2, asr #30 │ │ │ │ - addeq sp, sl, ip, asr #29 │ │ │ │ + addeq lr, sl, lr │ │ │ │ + addeq sp, sl, r8, asr #31 │ │ │ │ + addeq sp, sl, r2, lsl #31 │ │ │ │ + addeq sp, sl, ip, lsl #30 │ │ │ │ ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r8], #768 @ 0x300 │ │ │ │ + ldc2l 0, cr15, [ip], #768 @ 0x300 │ │ │ │ strmi r0, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8d84622 │ │ │ │ @ instruction: 0xf0c61000 │ │ │ │ - @ instruction: 0xf0c0fdf3 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #25 @ │ │ │ │ + @ instruction: 0xf0c0fdf7 │ │ │ │ + @ instruction: 0x4632fcf3 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ @ instruction: 0x4632ffb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [sl, #788]! @ 0x314 │ │ │ │ + ldc2 0, cr15, [lr, #788]! @ 0x314 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cdp2 0, 4, cr15, cr12, cr6, {6} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr6, {6} │ │ │ │ svclt 0x00a1f7fd │ │ │ │ tstpvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, fp, lsr #31 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r1, asr #17 │ │ │ │ - andeq r0, r6, r9, lsr pc │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq r1, r6, sp, lsl #6 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsl r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, r5, r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, ror fp │ │ │ │ - andeq r1, r6, r1, ror #2 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq r1, r6, r9, asr #1 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + strdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x004ef4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d430 │ │ │ │ + blcs 0x80d3f0 │ │ │ │ stcge 6, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror #18 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + @ instruction: 0x000624bd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xff29f570 │ │ │ │ + blge 0xff29f530 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xffd6f0c6 │ │ │ │ - ldc2 0, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xffdaf0c6 │ │ │ │ + ldc2 0, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xf3cc0 │ │ │ │ + blcs 0xf3c80 │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc417c │ │ │ │ - blge 0xfeedf6b4 │ │ │ │ + blcs 0xc413c │ │ │ │ + blge 0xfeedf674 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f8210f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe89f6c0 │ │ │ │ + blge 0xfe89f680 │ │ │ │ vnmla.f64 d4, d29, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0768f8d0 │ │ │ │ - blx 0x179e802 │ │ │ │ - bllt 0xfe6604f8 │ │ │ │ + blx 0x189e7c2 │ │ │ │ + bllt 0xfe6604b8 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - stcvs 15, cr15, [r9], #-596 @ 0xfffffdac │ │ │ │ + stcvs 15, cr15, [r9], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xe62cfb39 │ │ │ │ + @ instruction: 0xe62cfb3d │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf0c98113 │ │ │ │ - @ instruction: 0xf8d5feb1 │ │ │ │ + @ instruction: 0xf8d5feb5 │ │ │ │ strcs r3, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf003463a │ │ │ │ strbmi r0, [r1], -pc, lsl #6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf980f7fd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr13, {7} │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf6408159 │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0x159ff58 │ │ │ │ + blge 0x159ff18 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - strdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ - blx 0xfe49e8e6 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + blx 0xfe59e8a6 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mrc2 7, 6, pc, cr12, cr12, {7} │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84621 │ │ │ │ @ instruction: 0xf0c90040 │ │ │ │ - @ instruction: 0xf7fdfe79 │ │ │ │ + @ instruction: 0xf7fdfe7d │ │ │ │ @ instruction: 0xf0c0bdac │ │ │ │ - @ instruction: 0xf8d5fb77 │ │ │ │ + @ instruction: 0xf8d5fb7b │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ smlattcs r1, r9, r0, r8 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ @ instruction: 0xf5a3e7e2 │ │ │ │ - blcs 0x7fb33c │ │ │ │ - bge 0xffa1ff34 │ │ │ │ + blcs 0x7fb2fc │ │ │ │ + bge 0xffa1fef4 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #929792 @ 0xe3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, fp, lsr #31 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, lsr r7 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #13 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr r6 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, fp, asr #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, asr #11 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, sp, asr r8 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, ror sl │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ - stc2 0, cr15, [r4, #804]! @ 0x324 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + stc2 0, cr15, [r8, #804]! @ 0x324 │ │ │ │ @ instruction: 0xf8d52402 │ │ │ │ ldrbt r3, [r1], r8, lsl #1 │ │ │ │ - ldc2 0, cr15, [lr, #804] @ 0x324 │ │ │ │ + stc2 0, cr15, [r2, #804]! @ 0x324 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf86ef7fd │ │ │ │ stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ movwcc pc, #9891 @ 0x26a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #290816 @ 0x47000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r1, asr #17 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svclt 0x0000e6fa │ │ │ │ - addeq sp, sl, r2, lsl #21 │ │ │ │ + addeq sp, sl, r2, asr #21 │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x70d004 │ │ │ │ + blcs 0x70cfc4 │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, fp, lsr #32 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, sp, lsl #29 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r2, r6, r1, ror r4 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r5, lsr #9 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r0, r6, pc, lsl lr │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq pc, r5, r9, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr #10 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f6818e │ │ │ │ - blmi 0xff5621a0 │ │ │ │ + blmi 0xff5621e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fff94b │ │ │ │ + @ instruction: 0xf7fff94f │ │ │ │ @ instruction: 0xf0c6b88a │ │ │ │ - blmi 0xff261fcc │ │ │ │ + blmi 0xff261f9c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ msrcs (UNDEF: 104), r1 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf930f0c1 │ │ │ │ + @ instruction: 0xf934f0c1 │ │ │ │ svclt 0x0096f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f68202 │ │ │ │ - blmi 0xfeee2130 │ │ │ │ + blmi 0xfeee2170 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf93cf0c1 │ │ │ │ - bllt 0x1d60938 │ │ │ │ - stc2 0, cr15, [r4, #792] @ 0x318 │ │ │ │ + @ instruction: 0xf940f0c1 │ │ │ │ + bllt 0x1d608f8 │ │ │ │ + stc2 0, cr15, [r8, #792] @ 0x318 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r2, {r3, r4, r6}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x00a8f851 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8f6f0c1 │ │ │ │ + @ instruction: 0xf8faf0c1 │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [sl, #-792]! @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [lr, #-792]! @ 0xfffffce8 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r3, r7, r8, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fff8db │ │ │ │ + @ instruction: 0xf7fff8df │ │ │ │ @ instruction: 0xf7f6bb85 │ │ │ │ - blmi 0xfe56208c │ │ │ │ + blmi 0xfe5620cc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8eaf0c1 │ │ │ │ + @ instruction: 0xf8eef0c1 │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f64629 │ │ │ │ - blmi 0xfe1a204c │ │ │ │ + blmi 0xfe1a208c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc sp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8caf0c1 │ │ │ │ + @ instruction: 0xf8cef0c1 │ │ │ │ stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c683cd │ │ │ │ - blmi 0x1de1e6c │ │ │ │ + blmi 0x1de1e3c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8aaf0c1 │ │ │ │ + @ instruction: 0xf8aef0c1 │ │ │ │ stcllt 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - stc2l 0, cr15, [r8], #792 @ 0x318 │ │ │ │ + stc2l 0, cr15, [ip], #792 @ 0x318 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef883 │ │ │ │ - blmi 0x1611fb0 │ │ │ │ + @ instruction: 0xf7fef887 │ │ │ │ + blmi 0x1611f70 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf6006194 │ │ │ │ @ instruction: 0xf8d07118 │ │ │ │ @ instruction: 0xf8d00e94 │ │ │ │ @ instruction: 0xf0c10f18 │ │ │ │ - @ instruction: 0xf7fef839 │ │ │ │ + @ instruction: 0xf7fef83d │ │ │ │ adceq fp, r5, #160, 16 @ 0xa00000 │ │ │ │ orrhi pc, r5, #64, 2 │ │ │ │ - stc2 0, cr15, [sl], #792 @ 0x318 │ │ │ │ + stc2 0, cr15, [lr], #792 @ 0x318 │ │ │ │ vnmla.f64 d4, d13, d5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef845 │ │ │ │ + @ instruction: 0xf7fef849 │ │ │ │ vadd.i8 d11, d21, d0 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14235cc │ │ │ │ + b 0x142358c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c68398 │ │ │ │ - blmi 0xd61d54 │ │ │ │ + blmi 0xd61d24 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf81ef0c1 │ │ │ │ + @ instruction: 0xf822f0c1 │ │ │ │ ldmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-676 @ 0xfffffd5c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adchi pc, r7, #64, 2 │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf0c00f9c │ │ │ │ - @ instruction: 0xf7feffd7 │ │ │ │ + @ instruction: 0xf7feffdb │ │ │ │ @ instruction: 0xf7f6b83e │ │ │ │ - blmi 0x6e1e84 │ │ │ │ + blmi 0x6e1ec4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0c09400 │ │ │ │ - @ instruction: 0xf7feffbd │ │ │ │ + @ instruction: 0xf7feffc1 │ │ │ │ svclt 0x0000befc │ │ │ │ - @ instruction: 0x008ad6b4 │ │ │ │ + strdeq sp, [sl], r4 │ │ │ │ + addeq sp, sl, r4, asr #13 │ │ │ │ addeq sp, sl, r4, lsl #13 │ │ │ │ - addeq sp, sl, r4, asr #12 │ │ │ │ - addeq sp, sl, sl, lsl #12 │ │ │ │ - ldrdeq sp, [sl], sl │ │ │ │ + addeq sp, sl, sl, asr #12 │ │ │ │ + addeq sp, sl, sl, lsl r6 │ │ │ │ + addeq sp, sl, r0, ror #11 │ │ │ │ addeq sp, sl, r0, lsr #11 │ │ │ │ addeq sp, sl, r0, ror #10 │ │ │ │ - addeq sp, sl, r0, lsr #10 │ │ │ │ - ldrdeq sp, [sl], r2 │ │ │ │ - umulleq sp, sl, ip, r4 │ │ │ │ - addeq sp, sl, r6, asr r4 │ │ │ │ - addeq sp, sl, r8, lsl #8 │ │ │ │ - ldrdeq sp, [sl], r6 │ │ │ │ - umulleq sp, sl, r8, r3 │ │ │ │ - ldc2l 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ + addeq sp, sl, r2, lsl r5 │ │ │ │ + ldrdeq sp, [sl], ip │ │ │ │ + umulleq sp, sl, r6, r4 │ │ │ │ + addeq sp, sl, r8, asr #8 │ │ │ │ + addeq sp, sl, r6, lsl r4 │ │ │ │ + ldrdeq sp, [sl], r8 │ │ │ │ + ldc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdffaf │ │ │ │ + @ instruction: 0xf7fdffb3 │ │ │ │ @ instruction: 0xf8d8bfea │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - mrrc2 7, 15, pc, ip, cr6 @ │ │ │ │ + ldc2l 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdff8f │ │ │ │ + @ instruction: 0xf7fdff93 │ │ │ │ @ instruction: 0xf7f6bfca │ │ │ │ - blmi 0xfeba1d9c │ │ │ │ + blmi 0xfeba1ddc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ cmnpvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff48f0c0 │ │ │ │ + @ instruction: 0xff4cf0c0 │ │ │ │ mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ - stc2 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ + mcrr2 7, 15, pc, r4, cr6 @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feff57 │ │ │ │ + @ instruction: 0xf7feff5b │ │ │ │ @ instruction: 0xf7f6b98e │ │ │ │ - blmi 0xfe521d2c │ │ │ │ + blmi 0xfe521d6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff3af0c0 │ │ │ │ + @ instruction: 0xff3ef0c0 │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffb20d22 │ │ │ │ + stc2 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ vnmls.f64 d4, d29, d4 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r4, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdff1d │ │ │ │ + @ instruction: 0xf7fdff21 │ │ │ │ @ instruction: 0xf8d8bf58 │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - blx 0xff320d62 │ │ │ │ + blx 0xffb20d22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfefd │ │ │ │ - blmi 0x1ad2aa0 │ │ │ │ + @ instruction: 0xf7fdff01 │ │ │ │ + blmi 0x1ad2a60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf140440b │ │ │ │ vrhadd.s8 q12, q15, q12 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - cdp2 0, 11, cr15, cr8, cr0, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr0, {6} │ │ │ │ svclt 0x001ff7fd │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ svclt 0x004b440b │ │ │ │ bicsvc pc, lr, r0, lsl #10 │ │ │ │ tstpvc r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01bcf8d0 │ │ │ │ subeq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 0, 9, cr15, cr10, cr0, {6} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr0, {6} │ │ │ │ svclt 0x0001f7fd │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c68182 │ │ │ │ - blmi 0x13e1a64 │ │ │ │ + blmi 0x13e1a34 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 10, cr15, cr6, cr0, {6} │ │ │ │ - bllt 0x1920e64 │ │ │ │ + cdp2 0, 10, cr15, cr10, cr0, {6} │ │ │ │ + bllt 0x1920e24 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmnphi r8, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xff99f19c │ │ │ │ + blx 0xffa9f15c │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefe7f │ │ │ │ - blmi 0xc11ba8 │ │ │ │ + @ instruction: 0xf7fefe83 │ │ │ │ + blmi 0xc11b68 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefe25 │ │ │ │ - blmi 0x991b7c │ │ │ │ + @ instruction: 0xf7fefe29 │ │ │ │ + blmi 0x991b3c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msreq (UNDEF: 100), r0 │ │ │ │ stmdaeq r4!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefe0f │ │ │ │ + @ instruction: 0xf7fefe13 │ │ │ │ @ instruction: 0xf04fbb0f │ │ │ │ strdeq r3, [r4, #-15]! │ │ │ │ - blx 0xfec1f21e │ │ │ │ + blx 0xfed1f1de │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c00020 │ │ │ │ - strmi pc, [r2], -r9, lsr #23 │ │ │ │ + strmi pc, [r2], -sp, lsr #23 │ │ │ │ mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf64f0124 │ │ │ │ @ instruction: 0xf0c070ff │ │ │ │ - strmi pc, [r6], -r1, lsr #23 │ │ │ │ + strmi pc, [r6], -r5, lsr #23 │ │ │ │ eorseq pc, r0, r4 │ │ │ │ - blx 0xfe79f242 │ │ │ │ + blx 0xfe89f202 │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ + addeq sp, sl, sl, ror #6 │ │ │ │ addeq sp, sl, sl, lsr #6 │ │ │ │ - addeq sp, sl, sl, ror #5 │ │ │ │ - @ instruction: 0x008ad2b4 │ │ │ │ - addeq sp, sl, sl, ror r2 │ │ │ │ - addeq sp, sl, r0, asr #4 │ │ │ │ + strdeq sp, [sl], r4 │ │ │ │ + @ instruction: 0x008ad2ba │ │ │ │ + addeq sp, sl, r0, lsl #5 │ │ │ │ + addeq sp, sl, r6, asr #4 │ │ │ │ addeq sp, sl, r6, lsl #4 │ │ │ │ - addeq sp, sl, r6, asr #3 │ │ │ │ - umulleq sp, sl, r4, r1 │ │ │ │ - addeq sp, sl, lr, asr r1 │ │ │ │ - addeq sp, sl, r8, lsl r1 │ │ │ │ - addeq sp, sl, sl, asr #1 │ │ │ │ - umulleq sp, sl, r4, r0 │ │ │ │ - addeq sp, sl, r8, rrx │ │ │ │ - blcs 0x131bb0 │ │ │ │ + ldrdeq sp, [sl], r4 │ │ │ │ + umulleq sp, sl, lr, r1 │ │ │ │ + addeq sp, sl, r8, asr r1 │ │ │ │ + addeq sp, sl, sl, lsl #2 │ │ │ │ + ldrdeq sp, [sl], r4 │ │ │ │ + addeq sp, sl, r8, lsr #1 │ │ │ │ + blcs 0x131b70 │ │ │ │ mcrge 6, 2, pc, cr4, cr12, {1} @ │ │ │ │ @ instruction: 0xf10003e2 │ │ │ │ @ instruction: 0x03a383f8 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ @ instruction: 0xee1d4bd5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @@ -84775,228 +84759,228 @@ │ │ │ │ ldmpl r2, {r3, r4, r8, lr}^ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ movwls r4, #5142 @ 0x1416 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfdf9 │ │ │ │ + @ instruction: 0xf7fdfdfd │ │ │ │ @ instruction: 0xf0bfbd77 │ │ │ │ - @ instruction: 0xf20afe9d │ │ │ │ + vceq.f32 d15, d26, d17 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - blx 0xe9f2f4 │ │ │ │ + blx 0xf9f2b4 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdf959 │ │ │ │ - blmi 0xff092964 │ │ │ │ + @ instruction: 0xf7fdf95d │ │ │ │ + blmi 0xff092924 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ vshl.s8 d4, d10, d0 │ │ │ │ @ instruction: 0xf8d06154 │ │ │ │ @ instruction: 0xf0c00654 │ │ │ │ - @ instruction: 0xf7fdfd8f │ │ │ │ - blmi 0xfee52bf4 │ │ │ │ + @ instruction: 0xf7fdfd93 │ │ │ │ + blmi 0xfee52bb4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061db │ │ │ │ @ instruction: 0xf0c006d8 │ │ │ │ - @ instruction: 0xf7fdfd7b │ │ │ │ + @ instruction: 0xf7fdfd7f │ │ │ │ @ instruction: 0xf0bfbee4 │ │ │ │ - vceq.f32 , q5, │ │ │ │ + vceq.f32 , q5, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - @ instruction: 0xf9fef0c6 │ │ │ │ + blx 0x11f328 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdf91f │ │ │ │ + @ instruction: 0xf7fdf923 │ │ │ │ @ instruction: 0xf0c6bdbc │ │ │ │ - blmi 0xfe9a1838 │ │ │ │ + blmi 0xfe9a1808 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 0, cr15, [r0, #768] @ 0x300 │ │ │ │ - blt 0x13a1090 │ │ │ │ + ldc2 0, cr15, [r4, #768] @ 0x300 │ │ │ │ + blt 0x13a1050 │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020162 │ │ │ │ movwcs r0, #544 @ 0x220 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fe5b │ │ │ │ + @ instruction: 0xf8d8fe5f │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xf8f2f0c9 │ │ │ │ + @ instruction: 0xf8f6f0c9 │ │ │ │ stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020122 │ │ │ │ movwcs r0, #560 @ 0x230 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fe4b │ │ │ │ + @ instruction: 0xf8d8fe4f │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xf8e2f0c9 │ │ │ │ + @ instruction: 0xf8e6f0c9 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf1400724 │ │ │ │ @ instruction: 0xf0c582ca │ │ │ │ - @ instruction: 0xf7fefce9 │ │ │ │ + @ instruction: 0xf7fefced │ │ │ │ vmul.i8 , q7, q1 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #216, 26 @ 0x3600 │ │ │ │ - ldc2 0, cr15, [r2, #-768]! @ 0xfffffd00 │ │ │ │ + ldc2 0, cr15, [r6, #-768]! @ 0xfffffd00 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - @ instruction: 0xf9a6f0c6 │ │ │ │ + @ instruction: 0xf9aaf0c6 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd41 │ │ │ │ + @ instruction: 0xf7fdfd45 │ │ │ │ @ instruction: 0xf0c6bd7c │ │ │ │ - blmi 0x1ca1760 │ │ │ │ + blmi 0x1ca1730 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [r4, #-768]! @ 0xfffffd00 │ │ │ │ + stc2 0, cr15, [r8, #-768]! @ 0xfffffd00 │ │ │ │ stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf96cf0c6 │ │ │ │ + @ instruction: 0xf970f0c6 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefd07 │ │ │ │ + @ instruction: 0xf7fefd0b │ │ │ │ vmla.i8 , q15, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ andls r0, r0, #145 @ 0x91 │ │ │ │ orrsvc pc, ip, r0, lsl #10 │ │ │ │ teqpeq r8, r0 @ @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [lr], {192} @ 0xc0 │ │ │ │ + ldc2l 0, cr15, [r2], {192} @ 0xc0 │ │ │ │ ldclt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ - @ instruction: 0xf942f0c6 │ │ │ │ + @ instruction: 0xf946f0c6 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefcdd │ │ │ │ + @ instruction: 0xf7fefce1 │ │ │ │ @ instruction: 0xf0c6b999 │ │ │ │ - blmi 0x10e1698 │ │ │ │ + blmi 0x10e1668 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 0, cr15, [r0], {192} @ 0xc0 │ │ │ │ + stc2l 0, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - @ instruction: 0xf908f0c6 │ │ │ │ + @ instruction: 0xf90cf0c6 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefca3 │ │ │ │ + @ instruction: 0xf7fefca7 │ │ │ │ @ instruction: 0xf0c6b95f │ │ │ │ - blmi 0xa21624 │ │ │ │ + blmi 0xa215f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [r6], {192} @ 0xc0 │ │ │ │ + stc2 0, cr15, [sl], {192} @ 0xc0 │ │ │ │ stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ - @ instruction: 0xf8cef0c6 │ │ │ │ + @ instruction: 0xf8d2f0c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r3, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefc69 │ │ │ │ + @ instruction: 0xf7fefc6d │ │ │ │ svclt 0x0000b925 │ │ │ │ - @ instruction: 0x008acfbe │ │ │ │ - addeq ip, sl, r4, ror #30 │ │ │ │ - addeq ip, sl, ip, lsr pc │ │ │ │ - addeq ip, sl, ip, ror #29 │ │ │ │ - addeq ip, sl, lr, asr #28 │ │ │ │ - addeq ip, sl, r4, lsl lr │ │ │ │ - ldrdeq ip, [sl], sl │ │ │ │ - addeq ip, sl, r6, lsl #27 │ │ │ │ - addeq ip, sl, ip, asr #26 │ │ │ │ - addeq ip, sl, r2, lsl sp │ │ │ │ - ldrdeq ip, [sl], r8 │ │ │ │ - umulleq ip, sl, lr, ip │ │ │ │ + strdeq ip, [sl], lr │ │ │ │ + addeq ip, sl, r4, lsr #31 │ │ │ │ + addeq ip, sl, ip, ror pc │ │ │ │ + addeq ip, sl, ip, lsr #30 │ │ │ │ + addeq ip, sl, lr, lsl #29 │ │ │ │ + addeq ip, sl, r4, asr lr │ │ │ │ + addeq ip, sl, sl, lsl lr │ │ │ │ + addeq ip, sl, r6, asr #27 │ │ │ │ + addeq ip, sl, ip, lsl #27 │ │ │ │ + addeq ip, sl, r2, asr sp │ │ │ │ + addeq ip, sl, r8, lsl sp │ │ │ │ + ldrdeq ip, [sl], lr │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7213f │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ @@ -85004,15 +84988,15 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ tstpvs r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2 0, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ + ldc2 0, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7211f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr12 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ @@ -85021,364 +85005,364 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvc pc, r0, lsl #4 │ │ │ │ ubfxeq pc, r0, #17, #13 │ │ │ │ - stc2 0, cr15, [ip], {192} @ 0xc0 │ │ │ │ + ldc2 0, cr15, [r0], {192} @ 0xc0 │ │ │ │ mcrrlt 7, 15, pc, r7, cr13 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf600681b │ │ │ │ ldmpl r3, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ andeq lr, sl, #3072 @ 0xc00 │ │ │ │ andls r4, r1, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfbf1 │ │ │ │ - bmi 0xfec92194 │ │ │ │ + @ instruction: 0xf7fdfbf5 │ │ │ │ + bmi 0xfec92154 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3131 @ 0xfffff3c5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe69f6fe │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0x637f4 │ │ │ │ + blx 0xfe79f6be │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0x637b4 │ │ │ │ vnmls.f32 s8, s27, s13 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf0c0096c │ │ │ │ - @ instruction: 0xf7fdfb83 │ │ │ │ + @ instruction: 0xf7fdfb87 │ │ │ │ @ instruction: 0x4631bdba │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf880f0c4 │ │ │ │ + @ instruction: 0xf884f0c4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - @ instruction: 0xf7fdff5d │ │ │ │ + @ instruction: 0xf7fdff61 │ │ │ │ strcs fp, [r3], #-3784 @ 0xfffff138 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c44630 │ │ │ │ - @ instruction: 0x4632f873 │ │ │ │ + @ instruction: 0x4632f877 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff50f0c3 │ │ │ │ + @ instruction: 0xff54f0c3 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, lsr #2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc r4, ip, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8c0f0c4 │ │ │ │ + @ instruction: 0xf8c4f0c4 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, ror #1 │ │ │ │ andseq pc, r8, #2 │ │ │ │ andcc r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8b6f0c4 │ │ │ │ + @ instruction: 0xf8baf0c4 │ │ │ │ mcrlt 7, 2, pc, cr13, cr13, {7} @ │ │ │ │ @ instruction: 0xee1d4985 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - blx 0xfe09f7b6 │ │ │ │ - bllt 0xfef614ac │ │ │ │ + blx 0xfe19f776 │ │ │ │ + bllt 0xfef6146c │ │ │ │ @ instruction: 0xee1d497a │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tsteq r9, r0, lsl #22 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0x1a9f7e6 │ │ │ │ - bllt 0xfe9614dc │ │ │ │ + blx 0x1b9f7a6 │ │ │ │ + bllt 0xfe96149c │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1423f88 │ │ │ │ + b 0x1423f48 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c5811d │ │ │ │ - blmi 0x1b2339c │ │ │ │ + blmi 0x1b2336c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x111f832 │ │ │ │ + blx 0x121f7f2 │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xee1d495d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicsmi pc, r4, r0, lsl #4 │ │ │ │ ldrbeq pc, [r4], #2256 @ 0x8d0 @ │ │ │ │ - blx 0xb1f862 │ │ │ │ - bllt 0x19e1558 │ │ │ │ + blx 0xc1f822 │ │ │ │ + bllt 0x19e1518 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c32210 │ │ │ │ - ldrtmi pc, [r2], -r3, ror #31 @ │ │ │ │ + ldrtmi pc, [r2], -r7, ror #31 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr3, {6} │ │ │ │ + cdp2 0, 3, cr15, cr8, cr3, {6} │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffd6f0c3 │ │ │ │ + @ instruction: 0xffdaf0c3 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - stccc 14, cr15, [r1], {39} @ 0x27 │ │ │ │ + stccc 14, cr15, [r1], {43} @ 0x2b │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ stmdbmi r5, {r1, r2, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x796a8 │ │ │ │ + bl 0x79668 │ │ │ │ strmi r0, [r2], #-265 @ 0xfffffef7 │ │ │ │ vshl.s8 d20, d3, d14 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf0c006e4 │ │ │ │ - @ instruction: 0xf7fdfaf7 │ │ │ │ + @ instruction: 0xf7fdfafb │ │ │ │ vpadd.i8 d11, d5, d18 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addhi pc, pc, r0, asr #2 │ │ │ │ - @ instruction: 0xff36f0c5 │ │ │ │ + @ instruction: 0xff3af0c5 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfad1 │ │ │ │ + @ instruction: 0xf7fdfad5 │ │ │ │ stmdbmi r8!, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r2], #-2112 @ 0xfffff7c0 │ │ │ │ strmi r4, [r3], #-1029 @ 0xfffffbfb │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ biceq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfef1f940 │ │ │ │ - blt 0xffde1638 │ │ │ │ + blx 0xff01f900 │ │ │ │ + blt 0xffde15f8 │ │ │ │ @ instruction: 0xee1d491d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strmi r4, [sp], #-1034 @ 0xfffffbf6 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07152 │ │ │ │ @ instruction: 0xf0c00348 │ │ │ │ - @ instruction: 0xf7fdfaa3 │ │ │ │ + @ instruction: 0xf7fdfaa7 │ │ │ │ @ instruction: 0xf64fbade │ │ │ │ @ instruction: 0xf0c372ff │ │ │ │ - @ instruction: 0xf7fdfdd7 │ │ │ │ + @ instruction: 0xf7fdfddb │ │ │ │ rscscs fp, pc, #2144 @ 0x860 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [r0, #780] @ 0x30c │ │ │ │ + ldc2l 0, cr15, [r4, #780] @ 0x30c │ │ │ │ mrclt 7, 3, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - addeq ip, sl, r6, lsr #24 │ │ │ │ - addeq ip, sl, r2, ror #23 │ │ │ │ - addeq ip, sl, lr, lsr #23 │ │ │ │ - addeq ip, sl, lr, ror fp │ │ │ │ - addeq ip, sl, r4, asr fp │ │ │ │ - addeq ip, sl, lr, asr #21 │ │ │ │ - umulleq ip, sl, lr, sl │ │ │ │ - addeq ip, sl, r0, asr sl │ │ │ │ - addeq ip, sl, r2, lsr #20 │ │ │ │ - @ instruction: 0x008ac9bc │ │ │ │ - addeq ip, sl, lr, ror #18 │ │ │ │ - addeq ip, sl, r0, asr #18 │ │ │ │ - addeq ip, sl, r2, lsl r9 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr5, {6} │ │ │ │ + addeq ip, sl, r6, ror #24 │ │ │ │ + addeq ip, sl, r2, lsr #24 │ │ │ │ + addeq ip, sl, lr, ror #23 │ │ │ │ + @ instruction: 0x008acbbe │ │ │ │ + umulleq ip, sl, r4, fp │ │ │ │ + addeq ip, sl, lr, lsl #22 │ │ │ │ + ldrdeq ip, [sl], lr │ │ │ │ + umulleq ip, sl, r0, sl │ │ │ │ + addeq ip, sl, r2, ror #20 │ │ │ │ + strdeq ip, [sl], ip @ │ │ │ │ + addeq ip, sl, lr, lsr #19 │ │ │ │ + addeq ip, sl, r0, lsl #19 │ │ │ │ + addeq ip, sl, r2, asr r9 │ │ │ │ + cdp2 0, 12, cr15, cr8, cr5, {6} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfa5f │ │ │ │ + @ instruction: 0xf7fdfa63 │ │ │ │ @ instruction: 0xf0c5bc13 │ │ │ │ - blmi 0xaa319c │ │ │ │ + blmi 0xaa316c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x111fa30 │ │ │ │ - bllt 0xffe21728 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr5, {6} │ │ │ │ + blx 0x121f9f0 │ │ │ │ + bllt 0xffe216e8 │ │ │ │ + cdp2 0, 8, cr15, cr14, cr5, {6} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfa25 │ │ │ │ + @ instruction: 0xf7fdfa29 │ │ │ │ andscs fp, r0, #222208 @ 0x36400 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xff3cf0c3 │ │ │ │ + @ instruction: 0xff40f0c3 │ │ │ │ andscs lr, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff36f0c3 │ │ │ │ + @ instruction: 0xff3af0c3 │ │ │ │ andcs lr, r0, r1, lsl #8 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - blx 0xfe09fefa │ │ │ │ - addeq ip, sl, sl, lsl #17 │ │ │ │ - addeq ip, sl, r0, asr r8 │ │ │ │ - addeq ip, sl, r6, lsl r8 │ │ │ │ - ldrsbteq r8, [r3], -ip │ │ │ │ + blx 0xfe19feba │ │ │ │ + addeq ip, sl, sl, asr #17 │ │ │ │ + umulleq ip, sl, r0, r8 │ │ │ │ + addeq ip, sl, r6, asr r8 │ │ │ │ + eorseq r8, r3, r4, lsr #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0xf0bf4615 │ │ │ │ - @ instruction: 0xf894ff57 │ │ │ │ + @ instruction: 0xf894ff5b │ │ │ │ @ instruction: 0x460730d0 │ │ │ │ ldrtmi fp, [sl], -r3, lsl #3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 3, pc, cr6, cr5, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr6, cr5, {7} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f56bd9 │ │ │ │ - @ instruction: 0x6d63f929 │ │ │ │ + @ instruction: 0x6d63f949 │ │ │ │ strvs r4, [r3, #1091]! @ 0x443 │ │ │ │ svcvs 0x0063e7df │ │ │ │ - b 0x1067918 │ │ │ │ + b 0x10678d8 │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - vmax.f32 d31, d7, d29 │ │ │ │ + vrecps.f32 d31, d7, d17 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0xff69fb46 │ │ │ │ + blx 0xff79fb06 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebbaa4c │ │ │ │ + bl 0xfebbaa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r0, sp, lsl #22 │ │ │ │ strmi r6, [r4], -r1, lsl #30 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ - blcs 0x17db18 │ │ │ │ - blvs 0xfe55789c │ │ │ │ + blcs 0x17dad8 │ │ │ │ + blvs 0xfe55785c │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 6, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d071 │ │ │ │ mcrcs 0, 0, r6, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf0bbd174 │ │ │ │ - vpmin.s8 , q10, │ │ │ │ + vpmin.s8 , q10, │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r9, sl} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ andcs r4, r8, r3, lsl #12 │ │ │ │ - @ instruction: 0xff8af0c3 │ │ │ │ + @ instruction: 0xff8ef0c3 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - blx 0xb1fbac │ │ │ │ + blx 0xc1fb6c │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7f5 │ │ │ │ + @ instruction: 0xf8e8f7f5 │ │ │ │ @ instruction: 0x46416bb0 │ │ │ │ - blx 0x101fbe2 │ │ │ │ - blcs 0x17db84 │ │ │ │ + blx 0x111fba2 │ │ │ │ + blcs 0x17db44 │ │ │ │ @ instruction: 0x4620d010 │ │ │ │ - @ instruction: 0xff46f036 │ │ │ │ + @ instruction: 0xff50f036 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf0bf68a8 │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - blx 0x1d1fc12 │ │ │ │ + blx 0x1e1fbd2 │ │ │ │ andcs r6, r1, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [r0], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ ldrtmi pc, [r8], -r7, ror #24 @ │ │ │ │ - blx 0xfea9fc1c │ │ │ │ + blx 0xfeb9fbdc │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ mrrc2 7, 15, pc, r6, cr7 @ │ │ │ │ @@ -85394,64 +85378,64 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ @ instruction: 0xf856e7ee │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - @ instruction: 0xe7adfaf1 │ │ │ │ + @ instruction: 0xe7adfaf5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x96002211 │ │ │ │ @ instruction: 0xff18f7ff │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ - blmi 0xe3a54 │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ + blmi 0xe3a14 │ │ │ │ rsbscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - stc2 2, cr15, [lr, #-56] @ 0xffffffc8 │ │ │ │ - ldrshteq r8, [r3], -r0 │ │ │ │ + ldc2 2, cr15, [r6, #-56] @ 0xffffffc8 │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbaba4 │ │ │ │ + bl 0xfebbab64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ smullscc pc, r0, r0, r8 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0x4631b173 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - movwcs pc, #10369 @ 0x2881 @ │ │ │ │ + movwcs pc, #10401 @ 0x28a1 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strmi r6, [pc], -r0, lsl #30 │ │ │ │ vmla.i8 , q2, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x463a0395 │ │ │ │ - blvs 0xff6b5268 │ │ │ │ - @ instruction: 0xf838f7f5 │ │ │ │ + blvs 0xff6b5228 │ │ │ │ + @ instruction: 0xf858f7f5 │ │ │ │ ldrtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [r0, r3, lsr #11]! │ │ │ │ subne r6, r0, r3, ror #30 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - mrc2 0, 1, pc, cr12, cr15, {5} │ │ │ │ + mcr2 0, 2, pc, cr0, cr15, {5} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - strb pc, [r2, r7, ror #21]! @ │ │ │ │ + strb pc, [r2, fp, ror #21]! @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbac34 │ │ │ │ + bl 0xfebbabf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -85461,255 +85445,255 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble sl, {r1, r8, r9, fp, sp}^ │ │ │ │ strmi r6, [r4], -fp, lsl #16 │ │ │ │ - blcs 0x752b0 │ │ │ │ + blcs 0x75270 │ │ │ │ stmdavs r8, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ - blcs 0x7f714 │ │ │ │ + blcs 0x7f6d4 │ │ │ │ @ instruction: 0xf8d4d140 │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ stmdavs lr!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x6d22b97e │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4026c52 │ │ │ │ - bcs 0x7c470 │ │ │ │ + bcs 0x7c430 │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r2, r5, r7, pc} │ │ │ │ eorsle r2, r3, r0, lsl #22 │ │ │ │ smullsne pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abee8 │ │ │ │ - blx 0x2021aba │ │ │ │ + bne 0xff2abea8 │ │ │ │ + blx 0x2021a7a │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r1, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0x7dca4 │ │ │ │ - blvs 0xfe557e18 │ │ │ │ + blcs 0x7dc64 │ │ │ │ + blvs 0xfe557dd8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, r5, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf89483f8 │ │ │ │ - bcs 0x6bdf4 │ │ │ │ + bcs 0x6bdb4 │ │ │ │ @ instruction: 0xf894d1bb │ │ │ │ @ instruction: 0xf08330b4 │ │ │ │ ldr r0, [r6, r1, lsl #6]! │ │ │ │ - @ instruction: 0xf9a6f0bb │ │ │ │ + @ instruction: 0xf9aaf0bb │ │ │ │ @ instruction: 0xf8d4686b │ │ │ │ @ instruction: 0x46069058 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46030795 │ │ │ │ andcs r2, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf0c36bb9 │ │ │ │ - blvs 0xfeee342c │ │ │ │ + blvs 0xfeee33fc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0c34608 │ │ │ │ - @ instruction: 0xf894fa5f │ │ │ │ + @ instruction: 0xf894fa63 │ │ │ │ @ instruction: 0x462020d1 │ │ │ │ - bcs 0x7de10 │ │ │ │ + bcs 0x7ddd0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abf80 │ │ │ │ - blx 0xd21b52 │ │ │ │ + bne 0xff2abf40 │ │ │ │ + blx 0xd21b12 │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ - @ instruction: 0xf8c4f973 │ │ │ │ + @ instruction: 0xf8c4f977 │ │ │ │ stmdavs fp!, {r3, r4, r6, ip, pc}^ │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ str pc, [r3, r3, lsr #22]! │ │ │ │ - @ instruction: 0xf8b6f0bf │ │ │ │ + @ instruction: 0xf8baf0bf │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vtst.8 d31, d23, d19 │ │ │ │ + vtst.8 d31, d23, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r0], sl, asr #4 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - andcs pc, r4, fp, lsr #19 │ │ │ │ - stc2l 0, cr15, [r0, #-764]! @ 0xfffffd04 │ │ │ │ + andcs pc, r4, pc, lsr #19 │ │ │ │ + stc2l 0, cr15, [r4, #-764]! @ 0xfffffd04 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - andcs pc, r1, r1, ror #20 │ │ │ │ - ldc2l 0, cr15, [r4, #-764] @ 0xfffffd04 │ │ │ │ + andcs pc, r1, r5, ror #20 │ │ │ │ + ldc2l 0, cr15, [r8, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8d8fc89 │ │ │ │ + @ instruction: 0xf8d8fc8d │ │ │ │ @ instruction: 0x463a1038 │ │ │ │ andcs r4, pc, r3, lsr r6 @ │ │ │ │ - ldc2 0, cr15, [ip, #780] @ 0x30c │ │ │ │ + stc2 0, cr15, [r0, #780]! @ 0x30c │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - blx 0x139ff00 │ │ │ │ + blx 0x149fec0 │ │ │ │ @ instruction: 0xf036e7b1 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0045f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe769307c │ │ │ │ - @ instruction: 0xf938f0bb │ │ │ │ + @ instruction: 0xf93cf0bb │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #7 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - ldrtmi pc, [fp], -pc, ror #18 @ │ │ │ │ + @ instruction: 0x463bf973 │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0c32008 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #27 @ │ │ │ │ + ldrtmi pc, [r1], -r7, asr #27 @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46202212 │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8c4f90b │ │ │ │ + @ instruction: 0xf8c4f90f │ │ │ │ @ instruction: 0xe7369058 │ │ │ │ @ instruction: 0xf0bf2004 │ │ │ │ - vmla.f32 d31, d7, d1 │ │ │ │ + vmla.f32 d31, d7, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf9bcf0c5 │ │ │ │ + @ instruction: 0xf9c0f0c5 │ │ │ │ svclt 0x0000e78c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbae74 │ │ │ │ + bl 0xfebbae34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ stmdbcs sp, {r0, r3, fp, sp, lr} │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0006dc11 │ │ │ │ stmiblt r6!, {r2, r9, sl, lr} │ │ │ │ - blx 0xc21c7c │ │ │ │ + blx 0xc21c3c │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe6a1c84 │ │ │ │ + blx 0xfe6a1c44 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r1, sp, ror #28]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ strhlt r3, [r7], ip │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0xb553c │ │ │ │ + blcs 0xb54fc │ │ │ │ sbchi pc, r8, r0 │ │ │ │ vmul.i8 d2, d0, d15 │ │ │ │ andcs r8, r1, #187 @ 0xbb │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ @ instruction: 0xf040420a │ │ │ │ ldccs 0, cr8, [sl, #-700] @ 0xfffffd44 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0402d16 │ │ │ │ - blcs 0x143fc0 │ │ │ │ + blcs 0x143f80 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - @ instruction: 0xfff8f0be │ │ │ │ + @ instruction: 0xfffcf0be │ │ │ │ svcvs 0x00204680 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ vhadd.s8 q12, , q0 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ vmul.i8 d18, d20, d5 │ │ │ │ vqdmlsl.s , d16, d0 │ │ │ │ andcs r0, r0, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf8db4620 │ │ │ │ @ instruction: 0xf7f4103c │ │ │ │ - stclvs 14, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ + stclvs 14, cr15, [r3, #-708]! @ 0xfffffd3c │ │ │ │ strtmi r6, [r8], -r3, lsr #11 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - ldc2 0, cr15, [r8], {191} @ 0xbf │ │ │ │ + ldc2 0, cr15, [ip], {191} @ 0xbf │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bl 0xfa0a0 │ │ │ │ + bl 0xfa060 │ │ │ │ vcgt.s8 d16, d15, d10 │ │ │ │ @ instruction: 0xf2c07ad8 │ │ │ │ ldrmi r0, [r0], #-2705 @ 0xfffff56f │ │ │ │ strbmi r9, [r2], #-0 │ │ │ │ orrsmi pc, ip, sl, lsl #12 │ │ │ │ ldceq 8, cr15, [ip], {218} @ 0xda │ │ │ │ - mrc2 0, 7, pc, cr4, cr15, {5} │ │ │ │ + mrc2 0, 7, pc, cr8, cr15, {5} │ │ │ │ vceq.f32 d2, d0, d3 │ │ │ │ vqadd.s8 q12, q12, │ │ │ │ - vqdmlal.s q11, d16, d0[6] │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ movwls r0, #21299 @ 0x5333 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x2114f8d3 │ │ │ │ - @ instruction: 0xf942f0c3 │ │ │ │ - @ instruction: 0xffb6f0be │ │ │ │ + @ instruction: 0xf946f0c3 │ │ │ │ + @ instruction: 0xffbaf0be │ │ │ │ ldrsbtne pc, [r8], -fp @ │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf8d4f8d7 │ │ │ │ + @ instruction: 0xf8d4f8db │ │ │ │ ldrbmi r3, [r9], -r8, lsl #1 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf0030be2 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ - @ instruction: 0xffa2f0be │ │ │ │ + @ instruction: 0xffa6f0be │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ adcvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c59003 │ │ │ │ - andcs pc, r4, #10289152 @ 0x9d0000 │ │ │ │ + andcs pc, r4, #10551296 @ 0xa10000 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf920f0c3 │ │ │ │ + @ instruction: 0xf924f0c3 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ @ instruction: 0xf7fb030f │ │ │ │ msrlt CPSR_sxc, #3008 @ 0xbc0 │ │ │ │ strbmi r3, [r1], -r1, lsl #28 │ │ │ │ strbmi r2, [r0], -r2, lsl #28 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - blls 0x1a461c │ │ │ │ + blls 0x1a45dc │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [ip, -r3]! │ │ │ │ - @ instruction: 0xf906f0c3 │ │ │ │ + @ instruction: 0xf90af0c3 │ │ │ │ @ instruction: 0xf8d94628 │ │ │ │ @ instruction: 0xf0bf5000 │ │ │ │ - bmi 0x12a2edc │ │ │ │ - blls 0x175620 │ │ │ │ + bmi 0x12a2eac │ │ │ │ + blls 0x1755e0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-872]! @ 0xfffffc98 │ │ │ │ - bl 0x13a094 │ │ │ │ + bl 0x13a054 │ │ │ │ ldrmi r0, [r9], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ andcs r9, r0, #0, 2 │ │ │ │ @ instruction: 0xf0bf4941 │ │ │ │ - movwcs pc, #20157 @ 0x4ebd @ │ │ │ │ + movwcs pc, #20161 @ 0x4ec1 @ │ │ │ │ andlt r6, r7, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @@ -85729,55 +85713,55 @@ │ │ │ │ stmiale r9!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ andcs r4, r0, #139 @ 0x8b │ │ │ │ addeq pc, pc, #200, 12 @ 0xc800000 │ │ │ │ rscle r4, r3, r3, lsl r2 │ │ │ │ svcvs 0x0063e738 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1067fac │ │ │ │ + b 0x1067f6c │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf8d9fbe3 │ │ │ │ + @ instruction: 0xf8d9fbe7 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c57208 │ │ │ │ - @ instruction: 0xe732f891 │ │ │ │ + @ instruction: 0xe732f895 │ │ │ │ @ instruction: 0xf0bf2003 │ │ │ │ - @ instruction: 0xf894fbd9 │ │ │ │ + @ instruction: 0xf894fbdd │ │ │ │ @ instruction: 0x460530d0 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #10983 @ 0x2ae7 @ │ │ │ │ + movwcs pc, #11015 @ 0x2b07 @ │ │ │ │ str r6, [lr, r3, ror #1]! │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + stclvs 13, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfeea0206 │ │ │ │ + blx 0xfefa01c6 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - strb pc, [r3, r3, ror #16]! @ │ │ │ │ + strb pc, [r3, r7, ror #16]! @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x1e43dc │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ + blmi 0x1e439c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d65285 │ │ │ │ - svclt 0x0000ffb5 │ │ │ │ - addeq ip, sl, lr, lsl #4 │ │ │ │ - addeq ip, sl, r0, asr #2 │ │ │ │ + svclt 0x0000ffb9 │ │ │ │ + addeq ip, sl, lr, asr #4 │ │ │ │ + addeq ip, sl, r0, lsl #3 │ │ │ │ @ instruction: 0x009204f8 │ │ │ │ - eorseq r8, r3, ip, lsl #16 │ │ │ │ + ldrsbteq r8, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb14c │ │ │ │ + bl 0xfebbb10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ smlabtlt fp, r0, r3, r0 │ │ │ │ strle r0, [r6, #-1427] @ 0xfffffa6d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -85788,15 +85772,15 @@ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb198 │ │ │ │ + bl 0xfebbb158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #7 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -85806,15 +85790,15 @@ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, fp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb1e0 │ │ │ │ + bl 0xfebbb1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ @ instruction: 0xb3b31340 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ @@ -85829,15 +85813,15 @@ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ stmdavs fp, {r1, r3, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r5, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x3d3c9c │ │ │ │ + bcs 0x3d3c5c │ │ │ │ vqadd.s8 , q10, q7 │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ vqadd.s8 d16, d23, d5 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8502495 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ stmdavs r1!, {r0, r5, ip, sp} │ │ │ │ @@ -85850,97 +85834,97 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x4358c4 │ │ │ │ + bcs 0x435884 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r7, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 15, 15, r8, r9, cr8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58478 │ │ │ │ + b 0x1c58438 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4cd4 │ │ │ │ + bcs 0x3a4c94 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64cdc │ │ │ │ + blcs 0x64c9c │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ tstpeq r2, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0018429a │ │ │ │ sbcsle r2, fp, sp, lsl #18 │ │ │ │ addsmi r6, r3, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf0bed0d8 │ │ │ │ - @ instruction: 0xf8d5fe3d │ │ │ │ + @ instruction: 0xf8d5fe41 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - mcr2 0, 0, pc, cr4, cr14, {5} @ │ │ │ │ + mcr2 0, 0, pc, cr8, cr14, {5} @ │ │ │ │ svceq 0x000ff1b8 │ │ │ │ smlalbble r4, r2, r1, r6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - bpl 0xfe0a0a1c │ │ │ │ - beq 0xfe5e0c10 │ │ │ │ - blcs 0x75918 │ │ │ │ + bpl 0xfe0a09dc │ │ │ │ + beq 0xfe5e0bd0 │ │ │ │ + blcs 0x758d8 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + ldc2 7, cr15, [lr], #976 @ 0x3d0 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ - stc2l 0, cr15, [lr, #760]! @ 0x2f8 │ │ │ │ + ldc2l 0, cr15, [r2, #760]! @ 0x2f8 │ │ │ │ @ instruction: 0xf1bb4680 │ │ │ │ teqle r5, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ + stc2 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x463a2395 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85a68ab │ │ │ │ ldrmi r3, [r0, r3, lsr #32]! │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xf896f0c8 │ │ │ │ + @ instruction: 0xf89af0c8 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf8acf0c8 │ │ │ │ + @ instruction: 0xf8b0f0c8 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf93ef7f8 │ │ │ │ vaba.s8 d30, d20, d1 │ │ │ │ vmlsl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf85a0a95 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - @ instruction: 0xe7c1fedb │ │ │ │ + @ instruction: 0xe7c1fedf │ │ │ │ eorne pc, fp, sl, asr r8 @ │ │ │ │ - cdp2 0, 13, cr15, cr6, cr2, {6} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr2, {6} │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb3b0 │ │ │ │ + bl 0xfebbb370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ cmnlt r3, #64, 6 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xff9221d6 │ │ │ │ + blx 0xff922196 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcvs 13, 3, fp, fp, cr8 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ @@ -85961,105 +85945,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x435a80 │ │ │ │ + bcs 0x435a40 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ mulcs r1, r9, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 7, 15, r8, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58634 │ │ │ │ + b 0x1c585f4 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4e90 │ │ │ │ + bcs 0x3a4e50 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64e98 │ │ │ │ + blcs 0x64e58 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x2320b90b │ │ │ │ @ instruction: 0xf0be60ab │ │ │ │ - @ instruction: 0xf8d5fd65 │ │ │ │ + @ instruction: 0xf8d5fd69 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - stc2 0, cr15, [ip, #-760]! @ 0xfffffd08 │ │ │ │ + ldc2 0, cr15, [r0, #-760]! @ 0xfffffd08 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle r8, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff32229a │ │ │ │ + blx 0xffb2225a │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - ldc2 0, cr15, [sl, #-760] @ 0xfffffd08 │ │ │ │ + ldc2 0, cr15, [lr, #-760] @ 0xfffffd08 │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ @ instruction: 0xd12f0f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfeea22be │ │ │ │ + blx 0xff6a227e │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r1, r3, #15, #17 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xffc8f0c7 │ │ │ │ + @ instruction: 0xffccf0c7 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xffdef0c7 │ │ │ │ + @ instruction: 0xffe2f0c7 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vabd.s8 d30, d20, d17 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - strb pc, [r7, sp, lsl #28] @ │ │ │ │ + bfi pc, r1, (invalid: 28:7) @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - cdp2 0, 0, cr15, cr4, cr2, {6} │ │ │ │ + cdp2 0, 0, cr15, cr8, cr2, {6} │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, ip, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [ip], -lr, asr #17 │ │ │ │ ldrdls pc, [r8], -r1 │ │ │ │ - bl 0x1f1b78 │ │ │ │ - blcs 0x864f9c │ │ │ │ + bl 0x1f1b38 │ │ │ │ + blcs 0x864f5c │ │ │ │ @ instruction: 0xf8d1dc2b │ │ │ │ strmi sl, [r5], -r4 │ │ │ │ @ instruction: 0xf0be4690 │ │ │ │ - @ instruction: 0xf1bafcbf │ │ │ │ + @ instruction: 0xf1bafcc3 │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x75c38 │ │ │ │ + blcs 0x75bf8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x4633fb5d │ │ │ │ + @ instruction: 0x4633fb7d │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ - @ instruction: 0xf888f0c4 │ │ │ │ + @ instruction: 0xf88cf0c4 │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f8463a │ │ │ │ andcs pc, r1, r3, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -86071,117 +86055,117 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf89cf0c4 │ │ │ │ + @ instruction: 0xf8a0f0c4 │ │ │ │ vaba.s8 q15, q10, q3 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c2102a │ │ │ │ - bfi pc, sp, (invalid: 27:4) @ │ │ │ │ + strb pc, [r4, r1, lsr #27] @ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, r8, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blle 0x143594c │ │ │ │ + blle 0x143590c │ │ │ │ movwcc r6, #6222 @ 0x184e │ │ │ │ - bl 0xfe935c5c │ │ │ │ + bl 0xfe935c1c │ │ │ │ cdpcs 7, 0, cr0, cr15, cr8, {0} │ │ │ │ @ instruction: 0xf0bed043 │ │ │ │ - vfma.f32 , q2, │ │ │ │ + vfma.f32 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r1, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r6, #-776]! @ 0xfffffcf8 │ │ │ │ + ldc2l 0, cr15, [sl, #-776]! @ 0xfffffcf8 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ - mcrr2 0, 11, pc, ip, cr14 @ │ │ │ │ + mrrc2 0, 11, pc, r0, cr14 @ │ │ │ │ @ instruction: 0xf1ba4606 │ │ │ │ @ instruction: 0xd1270f0f │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffb22458 │ │ │ │ + blx 0x32241a │ │ │ │ strbmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c39700 │ │ │ │ - strtmi pc, [r8], -r1, lsr #31 │ │ │ │ + strtmi pc, [r8], -r5, lsr #31 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xffb2f7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [lr, #-776]! @ 0xfffffcf8 │ │ │ │ + stc2l 0, cr15, [r2, #-776] @ 0xfffffcf8 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - @ instruction: 0xf8cef0bf │ │ │ │ + @ instruction: 0xf8d2f0bf │ │ │ │ strb r4, [r1, r1, lsl #13] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x16a24e8 │ │ │ │ + blx 0x16a24a8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbb70c │ │ │ │ + bl 0xfebbb6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ stmdavs fp!, {r0, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strmi fp, [r4], -r3, asr #22 │ │ │ │ - blx 0xffc20822 │ │ │ │ + blx 0xffd207e2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46062f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - blx 0xffb20854 │ │ │ │ + blx 0xffc20814 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ andcs pc, r1, r1, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ ldrb pc, [r0, pc, lsl #20]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq fp, sl, ip, lsr #20 │ │ │ │ + addeq fp, sl, ip, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb79c │ │ │ │ + bl 0xfebbb75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -86259,29 +86243,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904617 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x6f5f04 │ │ │ │ + blls 0x6f5ec4 │ │ │ │ ldrdge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, fp, #274432 @ 0x43000 │ │ │ │ bicne lr, sl, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r0], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1149b24 │ │ │ │ + b 0x1149ae4 │ │ │ │ @ instruction: 0xf89d33c7 │ │ │ │ - b 0x11448c8 │ │ │ │ - b 0x1135320 │ │ │ │ - blls 0x780c28 │ │ │ │ - blls 0x7c9334 │ │ │ │ + b 0x1144888 │ │ │ │ + b 0x11352e0 │ │ │ │ + blls 0x780be8 │ │ │ │ + blls 0x7c92f4 │ │ │ │ movwls r9, #33031 @ 0x8107 │ │ │ │ - @ instruction: 0xf94cf7ea │ │ │ │ + @ instruction: 0xf96cf7ea │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480cf │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #25344 @ 0x6300 │ │ │ │ @@ -86292,50 +86276,50 @@ │ │ │ │ cmpeq r2, r8, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r6, r0, asr #2 │ │ │ │ smullscc pc, pc, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0x7f724 │ │ │ │ + blcs 0x7f6e4 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r0, #64 @ 0x40 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - @ instruction: 0x6d63f95f │ │ │ │ + @ instruction: 0x6d63f97f │ │ │ │ @ instruction: 0xf0be65a3 │ │ │ │ - @ instruction: 0x4606fb17 │ │ │ │ + @ instruction: 0x4606fb1b │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0beb000 │ │ │ │ - strmi pc, [r1], r3, ror #30 │ │ │ │ + strmi pc, [r1], r7, ror #30 │ │ │ │ @ instruction: 0xf0be9806 │ │ │ │ - pkhtbmi pc, r2, pc, asr #30 @ │ │ │ │ + strmi pc, [r2], r3, ror #30 │ │ │ │ @ instruction: 0xf0be4640 │ │ │ │ - bmi 0xfeba4530 │ │ │ │ + bmi 0xfeba4500 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ vhadd.s8 d25, d15, d2 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe4a20 │ │ │ │ + bl 0xe49e0 │ │ │ │ tstls r1, sl, lsl #2 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ - bl 0x108be8 │ │ │ │ + bl 0x108ba8 │ │ │ │ @ instruction: 0xf500030b │ │ │ │ ldrtmi r6, [r2], #-371 @ 0xfffffe8d │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - blx 0x3a0af4 │ │ │ │ + blx 0x4a0ab4 │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xa503c │ │ │ │ - bcs 0x118980 │ │ │ │ + bcs 0xa4ffc │ │ │ │ + bcs 0x118940 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf413844f │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038190 │ │ │ │ @ instruction: 0xf1b80310 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -86346,61 +86330,61 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 3, 0, r8, cr0, cr0, {4} │ │ │ │ ldrhi pc, [r5], #-0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0xfe32328c │ │ │ │ + bmi 0xfe32325c │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stcleq 8, cr15, [r0, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - @ instruction: 0xf0bef973 │ │ │ │ - strtmi pc, [r9], -r5, asr #20 │ │ │ │ + @ instruction: 0xf0bef977 │ │ │ │ + strtmi pc, [r9], -r9, asr #20 │ │ │ │ @ instruction: 0xf0c74606 │ │ │ │ - ldrtmi pc, [r2], -fp, lsl #26 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #26 @ │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ - blx 0xf20b88 │ │ │ │ + blx 0x1020b48 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl, #-796] @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ strtmi r9, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ @ instruction: 0xf1bafdb1 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6bfe40 │ │ │ │ + blvs 0xff6bfe00 │ │ │ │ @ instruction: 0xf7f41aaa │ │ │ │ - movwcs pc, #51407 @ 0xc8cf @ │ │ │ │ + movwcs pc, #51439 @ 0xc8ef @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x144b4ec │ │ │ │ + b 0x144b4ac │ │ │ │ @ instruction: 0xf894014a │ │ │ │ ldrsbeq r2, [fp, #-15] │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ stmdals r5, {r0, r7, pc} │ │ │ │ orrcs lr, r0, #274432 @ 0x43000 │ │ │ │ - b 0x114a918 │ │ │ │ - b 0x1125518 │ │ │ │ - b 0x11355fc │ │ │ │ + b 0x114a8d8 │ │ │ │ + b 0x11254d8 │ │ │ │ + b 0x11355bc │ │ │ │ movwmi r3, #45963 @ 0xb38b │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x89520 │ │ │ │ + bcs 0x894e0 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-124] @ 0xffffff84 │ │ │ │ svcge 0x0019f47f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -86408,117 +86392,117 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x144b558 │ │ │ │ + b 0x144b518 │ │ │ │ cmpeq fp, sl, asr #4 │ │ │ │ eorsle r2, fp, r0, lsl #30 │ │ │ │ - b 0x110ad74 │ │ │ │ + b 0x110ad34 │ │ │ │ tstmi r3, #268435464 @ 0x10000008 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949306 │ │ │ │ - blcs 0x70cec │ │ │ │ + blcs 0x70cac │ │ │ │ stmdacs r0, {r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d051 │ │ │ │ - bl 0x270c6c │ │ │ │ + bl 0x270c2c │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1b8e7d2 │ │ │ │ bicle r0, pc, r0, lsl #30 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebb6220 │ │ │ │ + bne 0xfebb61e0 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - @ instruction: 0xf85af7f4 │ │ │ │ + @ instruction: 0xf87af7f4 │ │ │ │ andcs r6, r5, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andlt r6, pc, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x114ade0 │ │ │ │ + b 0x114ada0 │ │ │ │ stmdbls r9, {r0, r7, r8, r9, sp} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ orrcc lr, fp, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #25535 @ 0x63bf │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe799aeb4 │ │ │ │ - b 0x10caa10 │ │ │ │ + b 0x10ca9d0 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0x8961c │ │ │ │ + bcs 0x895dc │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x2cb620 │ │ │ │ - blcs 0x11157c │ │ │ │ + blcc 0x2cb5e0 │ │ │ │ + blcs 0x11153c │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf24eae9c │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r3, #1369] @ 0x559 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strbvc pc, [r0, #-588] @ 0xfffffdb4 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x64774 │ │ │ │ - cmppvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strvc pc, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + streq pc, [pc, #-704]! @ 0x64734 │ │ │ │ + tstpvc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf1b84632 │ │ │ │ svclt 0x00080f00 │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - @ instruction: 0xf2c026dc │ │ │ │ + vsubhn.i16 d18, q8, q10 │ │ │ │ vmax.s8 d16, d15, d29 │ │ │ │ - vmls.f d18, d16, d0[4] │ │ │ │ + vabal.s8 q9, d16, d24 │ │ │ │ svccs 0x0000052d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ vmin.s8 q10, , │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ strls r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - ldc2l 0, cr15, [r8], #968 @ 0x3c8 │ │ │ │ + ldc2l 0, cr15, [ip], #968 @ 0x3c8 │ │ │ │ svclt 0x0000e75e │ │ │ │ - umulleq fp, sl, r4, r7 │ │ │ │ - addeq fp, sl, r4, lsl #14 │ │ │ │ + ldrdeq fp, [sl], r4 │ │ │ │ + addeq fp, sl, r4, asr #14 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ svccs 0x0000af20 │ │ │ │ msrhi CPSR_fsx, r0 │ │ │ │ - @ instruction: 0xf970f0be │ │ │ │ + @ instruction: 0xf974f0be │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - blls 0x1a2f78 │ │ │ │ - blcs 0x436498 │ │ │ │ + blls 0x1a2f48 │ │ │ │ + blcs 0x436458 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffd6f7f3 │ │ │ │ - @ instruction: 0xf928f0be │ │ │ │ + @ instruction: 0xfff6f7f3 │ │ │ │ + @ instruction: 0xf92cf0be │ │ │ │ strmi r9, [r1], r8, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481e3 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76348 │ │ │ │ + blcs 0x76308 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - strbmi pc, [sl], -r5, asr #31 @ │ │ │ │ + strbmi pc, [sl], -r5, ror #31 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - stc2 0, cr15, [r4], {199} @ 0xc7 │ │ │ │ - blcs 0x7fc8c │ │ │ │ + stc2 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ + blcs 0x7fc4c │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ mrc 2, 0, r8, cr13, cr11, {4} │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0x469b2995 │ │ │ │ @ instruction: 0xf8d94ab5 │ │ │ │ @@ -86527,66 +86511,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0bf6700 │ │ │ │ - stmdbvs r9!, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ @ instruction: 0xf3c1aebc │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ + @ instruction: 0xf8def7f5 │ │ │ │ @ instruction: 0x4620e6b8 │ │ │ │ - blx 0x1c20d0e │ │ │ │ + blx 0x1d20cce │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e669 │ │ │ │ - blls 0x1ace38 │ │ │ │ + blls 0x1acdf8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x2c4d68 │ │ │ │ - blcs 0x1116c0 │ │ │ │ + blcc 0x2c4d28 │ │ │ │ + blcs 0x111680 │ │ │ │ rscshi pc, fp, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - mvnvs pc, #72, 4 @ 0x80000004 │ │ │ │ + movsvs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28afa5f │ │ │ │ teqpcc r6, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ stclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xc51d8 │ │ │ │ + bcs 0xc5198 │ │ │ │ stclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d99806 │ │ │ │ @ instruction: 0xf0be9000 │ │ │ │ - blmi 0xfe424158 │ │ │ │ + blmi 0xfe424128 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d0444b │ │ │ │ @ instruction: 0xf0be0eac │ │ │ │ - strb pc, [r3, #4045] @ 0xfcd @ │ │ │ │ + strb pc, [r3, #4049] @ 0xfd1 @ │ │ │ │ vmax.f32 q11, , │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ umaalne r2, r0, r5, r9 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - ldc2l 0, cr15, [r0, #-760] @ 0xfffffd08 │ │ │ │ + ldc2l 0, cr15, [r4, #-760] @ 0xfffffd08 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9fef0c4 │ │ │ │ + blx 0x120eb4 │ │ │ │ stmibvs fp!, {r1, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0x70f8c │ │ │ │ + blcs 0x70f4c │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -86594,331 +86578,331 @@ │ │ │ │ svcvs 0x0023adf4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vrhadd.s8 d24, d20, d0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ + stclvs 15, cr15, [r3, #-220]! @ 0xffffff24 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e1 │ │ │ │ - bcs 0xacf2c │ │ │ │ - blls 0x1d8c70 │ │ │ │ + bcs 0xaceec │ │ │ │ + blls 0x1d8c30 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], r4, lsl #27 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ strbt sl, [r3], -r2, ror #29 │ │ │ │ - blcs 0x1765a8 │ │ │ │ - blcs 0x4148c0 │ │ │ │ - blls 0x1d9248 │ │ │ │ + blcs 0x176568 │ │ │ │ + blcs 0x414880 │ │ │ │ + blls 0x1d9208 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ ldrb sl, [r3, -pc, ror #26]! │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr15, {2} │ │ │ │ orrhi pc, r9, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0x14a2d74 │ │ │ │ + bmi 0x14a2d44 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0be9600 │ │ │ │ - blls 0x1a49fc │ │ │ │ + blls 0x1a49cc │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x184f9c │ │ │ │ + blls 0x184f5c │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x185138 │ │ │ │ + bls 0x1850f8 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf0c20022 │ │ │ │ - ldrb pc, [lr, #2359] @ 0x937 @ │ │ │ │ - @ instruction: 0xf80ef0be │ │ │ │ + ldrb pc, [lr, #2363] @ 0x93b @ │ │ │ │ + @ instruction: 0xf812f0be │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7657c │ │ │ │ + blcs 0x7653c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 14, cr15, [fp], #-684 @ 0xfffffd54 │ │ │ │ + stclvs 14, cr15, [fp], #-812 @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr10, {1} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xbf6790 │ │ │ │ + bmi 0xbf6750 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r2, fp, asr r8 @ │ │ │ │ - ldrmi r2, [pc], #-512 @ 0x64d34 │ │ │ │ + ldrmi r2, [pc], #-512 @ 0x64cf4 │ │ │ │ strmi r4, [fp], #-1054 @ 0xfffffbe2 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x00ccf851 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0xff34f0be │ │ │ │ + @ instruction: 0xff38f0be │ │ │ │ stccs 6, cr14, [r0, #-932] @ 0xfffffc5c │ │ │ │ stcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ vrshl.s8 q15, q10, │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ movwls r2, #55701 @ 0xd995 │ │ │ │ - @ instruction: 0xf88cf0ba │ │ │ │ + @ instruction: 0xf890f0ba │ │ │ │ movwls r6, #52643 @ 0xcda3 │ │ │ │ @ instruction: 0xf0bd900b │ │ │ │ - @ instruction: 0xf8d9ffcb │ │ │ │ + @ instruction: 0xf8d9ffcf │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ andls r6, sl, r7, lsl #5 │ │ │ │ - @ instruction: 0xf8c6f0c4 │ │ │ │ + @ instruction: 0xf8caf0c4 │ │ │ │ @ instruction: 0xf04f9b0d │ │ │ │ stmdbls sl, {r0, r8, fp} │ │ │ │ vpmax.s8 d15, d3, d9 │ │ │ │ @ instruction: 0xf0c24608 │ │ │ │ - andcs pc, r0, #315392 @ 0x4d000 │ │ │ │ + andcs pc, r0, #331776 @ 0x51000 │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ @ instruction: 0xf0c22008 │ │ │ │ - @ instruction: 0x464afd11 │ │ │ │ + @ instruction: 0x464afd15 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ movwcs pc, #3329 @ 0xd01 @ │ │ │ │ rscvs r9, r3, fp, lsl #16 │ │ │ │ - @ instruction: 0xf856f0c2 │ │ │ │ + @ instruction: 0xf85af0c2 │ │ │ │ strvs r9, [r3, #2828]! @ 0xb0c │ │ │ │ - bvs 0xfea9eb08 │ │ │ │ - mrrc2 0, 11, pc, ip, cr14 @ │ │ │ │ + bvs 0xfea9eac8 │ │ │ │ + stc2l 0, cr15, [r0], #-760 @ 0xfffffd08 │ │ │ │ ldrb r4, [ip, -r5, lsl #12]! │ │ │ │ ldrdeq lr, [sl, -r5] │ │ │ │ - ldc2l 0, cr15, [r0], #-760 @ 0xfffffd08 │ │ │ │ + ldc2l 0, cr15, [r4], #-760 @ 0xfffffd08 │ │ │ │ ldrb r4, [r2, #-1541] @ 0xfffff9fb │ │ │ │ - addeq fp, sl, lr, asr r4 │ │ │ │ - @ instruction: 0x008ab3bc │ │ │ │ - @ instruction: 0x008ab2bc │ │ │ │ - addeq fp, sl, r4, lsr r2 │ │ │ │ + umulleq fp, sl, lr, r4 │ │ │ │ + strdeq fp, [sl], ip │ │ │ │ + strdeq fp, [sl], ip │ │ │ │ + addeq fp, sl, r4, ror r2 │ │ │ │ vqdmulh.s d25, d12, d9 │ │ │ │ - vmls.f d23, d0, d0[0] │ │ │ │ + vabal.s8 , d0, d8 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r8, sl} │ │ │ │ movwge lr, #6605 @ 0x19cd │ │ │ │ tstls r0, r2, lsr r6 │ │ │ │ - cmppvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldrbcs pc, [ip], pc, asr #4 @ │ │ │ │ + strtcs pc, [r4], pc, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strbcs pc, [r0, #591]! @ 0x24f @ │ │ │ │ + strcs pc, [r8, #591]! @ 0x24f │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ svccs 0x0000465b │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - rsbcc pc, r0, pc, asr #4 │ │ │ │ + eorcc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0f29503 │ │ │ │ - ldrb pc, [pc, #-2841]! @ 0x64317 @ │ │ │ │ + ldrb pc, [pc, #-2845]! @ 0x642d3 @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0be681e │ │ │ │ - bmi 0xfea23eb0 │ │ │ │ + bmi 0xfea23e80 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - ldr pc, [r8, #-3747] @ 0xfffff15d │ │ │ │ + ldr pc, [r8, #-3751] @ 0xfffff159 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - strb pc, [r0, -r7, ror #16] @ │ │ │ │ + strb pc, [r0, -fp, ror #16] @ │ │ │ │ vpmax.s8 d25, d4, d8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - @ instruction: 0xe61cf85d │ │ │ │ + ldr pc, [ip], -r1, ror #16 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - @ instruction: 0xe601f853 │ │ │ │ + @ instruction: 0xe601f857 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0x3094f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r9, sl, #393216 @ 0x60000 │ │ │ │ ldrdls pc, [r0], -r9 │ │ │ │ - blx 0xff4a11d2 │ │ │ │ + blx 0xff5a1192 │ │ │ │ vnmls.f64 d4, d29, d1 │ │ │ │ - bls 0x2ecca0 │ │ │ │ + bls 0x2ecc60 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ strbmi r6, [fp], #-296 @ 0xfffffed8 │ │ │ │ mcreq 8, 1, pc, cr8, cr0, {6} @ │ │ │ │ - mcr2 0, 1, pc, cr14, cr14, {5} @ │ │ │ │ + mrc2 0, 1, pc, cr2, cr14, {5} │ │ │ │ @ instruction: 0xf8d4e424 │ │ │ │ ldreq r3, [r9, #200] @ 0xc8 │ │ │ │ mcrge 5, 7, pc, cr1, cr15, {3} @ │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf988f0c2 │ │ │ │ + @ instruction: 0xf98cf0c2 │ │ │ │ svcvs 0x0060e6d9 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1129094 │ │ │ │ + b 0x1129054 │ │ │ │ @ instruction: 0xf0be1000 │ │ │ │ - @ instruction: 0xf8d9fba5 │ │ │ │ + @ instruction: 0xf8d9fba9 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c47208 │ │ │ │ - @ instruction: 0xe66ef853 │ │ │ │ + @ instruction: 0xe66ef857 │ │ │ │ @ instruction: 0xf0bd6b2d │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x462a2395 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xffdaf0c3 │ │ │ │ + @ instruction: 0xffdef0c3 │ │ │ │ @ instruction: 0xf0bde6b3 │ │ │ │ - vmax.f32 d31, d7, d9 │ │ │ │ + vmax.f32 d31, d7, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blvs 0xaeddb8 │ │ │ │ + blvs 0xaedd78 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x1ca127c │ │ │ │ + blx 0x1da123c │ │ │ │ vshl.s8 d30, d3, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blvs 0xaeddcc │ │ │ │ + blvs 0xaedd8c │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x221292 │ │ │ │ + blx 0x321252 │ │ │ │ vrshl.s8 q15, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blvs 0xaedde0 │ │ │ │ + blvs 0xaedda0 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf826f0c4 │ │ │ │ + @ instruction: 0xf82af0c4 │ │ │ │ vrshl.s8 q15, , │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606ff19 │ │ │ │ + @ instruction: 0x4606ff1d │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - bmi 0x13e3d44 │ │ │ │ + bmi 0x13e3d14 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1691 @ 0xfffff965 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - stc2l 0, cr15, [r2, #760] @ 0x2f8 │ │ │ │ + stc2l 0, cr15, [r6, #760] @ 0x2f8 │ │ │ │ vmin.s8 q15, , │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fef7 │ │ │ │ + @ instruction: 0x4606fefb │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be8000 │ │ │ │ - blmi 0xfe3d00 │ │ │ │ + blmi 0xfe3cd0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf0be0fb4 │ │ │ │ - pkhbt pc, r0, pc, lsl #27 @ │ │ │ │ + str pc, [r0], r3, lsr #27 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - mrc2 0, 6, pc, cr4, cr13, {5} │ │ │ │ + mrc2 0, 6, pc, cr8, cr13, {5} │ │ │ │ stmdals r7, {r1, r2, r9, sl, lr} │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ - blx 0x8a1332 │ │ │ │ + blx 0x9a12f2 │ │ │ │ vnmls.f64 d4, d13, d28 │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe5298 │ │ │ │ + bl 0xe5258 │ │ │ │ @ instruction: 0xf6000308 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - ldc2l 0, cr15, [ip, #-760]! @ 0xfffffd08 │ │ │ │ + stc2 0, cr15, [r0, #760] @ 0x2f8 │ │ │ │ vrshl.s8 q15, q4, │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606feb1 │ │ │ │ + @ instruction: 0x4606feb5 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - blmi 0x7a3c74 │ │ │ │ + blmi 0x7a3c44 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - ldc2l 0, cr15, [sl, #-760] @ 0xfffffd08 │ │ │ │ - bllt 0xff4630a8 │ │ │ │ + ldc2l 0, cr15, [lr, #-760] @ 0xfffffd08 │ │ │ │ + bllt 0xff463068 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x42556c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ + blmi 0x42552c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d5421c │ │ │ │ - vceq.f32 , , │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + @ instruction: 0xf24ffef1 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ - blmi 0x2a5188 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ + blmi 0x2a5148 │ │ │ │ adccc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf96cf20d │ │ │ │ - addeq fp, sl, r4, lsl r1 │ │ │ │ - addeq fp, sl, ip, ror r0 │ │ │ │ - addeq sl, sl, r6, lsr #31 │ │ │ │ - addeq sl, sl, r2, ror #30 │ │ │ │ - addeq sl, sl, ip, lsl pc │ │ │ │ - ldrdeq sl, [sl], r6 │ │ │ │ - eorseq r8, r3, r8, lsr r8 │ │ │ │ - eorseq r8, r3, r0, lsr #16 │ │ │ │ + @ instruction: 0xf974f20d │ │ │ │ + addeq fp, sl, r4, asr r1 │ │ │ │ + strheq fp, [sl], ip │ │ │ │ + addeq sl, sl, r6, ror #31 │ │ │ │ + addeq sl, sl, r2, lsr #31 │ │ │ │ + addeq sl, sl, ip, asr pc │ │ │ │ + addeq sl, sl, r6, lsl pc │ │ │ │ + eorseq r8, r3, r0, lsl #16 │ │ │ │ + eorseq r8, r3, r8, ror #15 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ stmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ svceq 0x0002f013 │ │ │ │ stmdbcs r1, {r0, ip, lr, pc} │ │ │ │ @ instruction: 0xf013d92b │ │ │ │ andle r6, r2, r0, lsl #31 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf1a1b31b │ │ │ │ - blcs 0x1a5d40 │ │ │ │ + blcs 0x1a5d00 │ │ │ │ ldrlt sp, [r0, #-2337]! @ 0xfffff6df │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib r2, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strcs r3, [r0], #-1028 @ 0xfffffbfc │ │ │ │ @@ -86933,34 +86917,34 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs sp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc37c │ │ │ │ + bl 0xfebbc33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ strmi r2, [ip], r8, asr #1 │ │ │ │ stmdavs r9, {r1, r2, r7, ip, sp, pc} │ │ │ │ strle r0, [r1, #-1940] @ 0xfffff86c │ │ │ │ stmdble r5!, {r0, r8, fp, sp} │ │ │ │ strle r0, [r2, #-339] @ 0xfffffead │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1a1b1f2 │ │ │ │ - blcs 0x1a5dc4 │ │ │ │ + blcs 0x1a5d84 │ │ │ │ @ instruction: 0xf8dcd91c │ │ │ │ strcs r3, [r1], #-16 │ │ │ │ @ instruction: 0xf8dc9305 │ │ │ │ movwls r3, #16396 @ 0x400c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #1026 @ 0x402 │ │ │ │ andcc lr, r1, #220, 18 @ 0x370000 │ │ │ │ strtmi r9, [r2], -r1, lsl #4 │ │ │ │ - blx 0xfe2231c4 │ │ │ │ + blx 0xfe223184 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xdce2290d │ │ │ │ andlt r2, r6, r0 │ │ │ │ @@ -86970,255 +86954,255 @@ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [r6, #-1435] @ 0xfffffa65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebbc410 │ │ │ │ + bl 0xfebbc3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0x1da31f2 │ │ │ │ + blx 0xfe5a31b2 │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ - stc2l 0, cr15, [ip, #-756]! @ 0xfffffd0c │ │ │ │ + ldc2l 0, cr15, [r0, #-756]! @ 0xfffffd0c │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d11d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76abc │ │ │ │ + blcs 0x76a7c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stmdavs sp!, {r0, r1, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi fp, [r0], -r5, ror #3 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xfe923252 │ │ │ │ + blx 0xfe923212 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11026 │ │ │ │ - stmdavs sp!, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs lr, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9f2f0be │ │ │ │ + @ instruction: 0xf9f6f0be │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, sl, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d1 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ - ldrmi r0, [pc], #-145 @ 0x652b0 │ │ │ │ + ldrmi r0, [pc], #-145 @ 0x65270 │ │ │ │ ldrtmi r9, [r3], #-1792 @ 0xfffff900 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 0, cr15, [sl], #-760 @ 0xfffffd08 │ │ │ │ + ldc2l 0, cr15, [lr], #-760 @ 0xfffffd08 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stclvs 8, cr6, [r2, #-660]! @ 0xfffffd6c │ │ │ │ - blvs 0xff6b6b50 │ │ │ │ + blvs 0xff6b6b10 │ │ │ │ @ instruction: 0xf7f31aaa │ │ │ │ - movwcs pc, #52163 @ 0xcbc3 @ │ │ │ │ + movwcs pc, #52195 @ 0xcbe3 @ │ │ │ │ rscvs r2, r3, r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq sl, sl, r0, asr #25 │ │ │ │ + addeq sl, sl, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbc4fc │ │ │ │ + bl 0xfebbc4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ ldrdvs lr, [r0, -r1] │ │ │ │ subseq r4, fp, r4, lsl #12 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf503fa62 │ │ │ │ @ instruction: 0xf7f34632 │ │ │ │ - @ instruction: 0x4607faf7 │ │ │ │ - ldc2l 0, cr15, [r0], #756 @ 0x2f4 │ │ │ │ + @ instruction: 0x4607fb17 │ │ │ │ + ldc2l 0, cr15, [r4], #756 @ 0x2f4 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr1, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf04fb14e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vqdmulh.s d27, d7, d29 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46382395 │ │ │ │ @ instruction: 0xf0be681f │ │ │ │ - ldmdbmi r6, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r6, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d06116 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - vfma.f32 d31, d4, d11 │ │ │ │ + vfma.f32 d31, d4, d15 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfeb002f4 │ │ │ │ - blx 0x19a3362 │ │ │ │ + bne 0xfeb002b4 │ │ │ │ + blx 0xfe1a3322 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq sl, sl, r2, lsl #24 │ │ │ │ + addeq sl, sl, r2, asr #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ strmi r6, [sp], -pc, lsl #16 │ │ │ │ eorsle r2, pc, pc, lsl #30 │ │ │ │ - blcs 0x43f508 │ │ │ │ + blcs 0x43f4c8 │ │ │ │ vqadd.s8 d29, d4, d28 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46160895 │ │ │ │ - stc2 0, cr15, [ip], {189} @ 0xbd │ │ │ │ + ldc2 0, cr15, [r0], {189} @ 0xbd │ │ │ │ @ instruction: 0xf8584681 │ │ │ │ @ instruction: 0xf0c11027 │ │ │ │ - @ instruction: 0xf8d5fdad │ │ │ │ + @ instruction: 0xf8d5fdb1 │ │ │ │ @ instruction: 0xf0bda004 │ │ │ │ - strmi pc, [r7], -r3, lsl #25 │ │ │ │ + strmi pc, [r7], -r7, lsl #25 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76c90 │ │ │ │ + blcs 0x76c50 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r1, lsr #22 │ │ │ │ - ldc2l 0, cr15, [r8, #-772] @ 0xfffffcfc │ │ │ │ + eorcs pc, pc, r1, asr #22 │ │ │ │ + ldc2l 0, cr15, [ip, #-772] @ 0xfffffcfc │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0x323420 │ │ │ │ + blx 0x3233e0 │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - @ instruction: 0x2001fabf │ │ │ │ + ldrdcs pc, [r1], -pc @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ mulcs r1, fp, sl │ │ │ │ @ instruction: 0xf858e7ee │ │ │ │ @ instruction: 0xf0c1102a │ │ │ │ - ldrb pc, [r2, pc, ror #26] @ │ │ │ │ + @ instruction: 0xe7d2fd73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ stmdavs pc, {r3, r7, r8, r9, ip, sp, pc} @ │ │ │ │ svccs 0x000f460d │ │ │ │ stmdavs fp, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r2, pc, lsl #22 │ │ │ │ @ instruction: 0xf0bd4616 │ │ │ │ - @ instruction: 0xf244fc2f │ │ │ │ + vfma.f32 d31, d4, d19 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [ip, #-772] @ 0xfffffcfc │ │ │ │ - stc2 0, cr15, [r4], #-756 @ 0xfffffd0c │ │ │ │ + ldc2l 0, cr15, [r0, #-772] @ 0xfffffcfc │ │ │ │ + stc2 0, cr15, [r8], #-756 @ 0xfffffd0c │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r4, [r7], -r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - blx 0x1ca34b0 │ │ │ │ + blx 0xfe4a3470 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ eorcs pc, pc, fp, lsl #31 │ │ │ │ - stc2l 0, cr15, [lr], #772 @ 0x304 │ │ │ │ + ldc2l 0, cr15, [r2], #772 @ 0x304 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11a350c │ │ │ │ + blx 0x11a34cc │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, lr, asr #17 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf8d1d15d │ │ │ │ pkhbtmi r9, r8, r4 │ │ │ │ @ instruction: 0xf089fa1f │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ - blcs 0x43f570 │ │ │ │ + blcs 0x43f530 │ │ │ │ vqadd.s8 , , │ │ │ │ - movwcs pc, #6217 @ 0x1849 @ │ │ │ │ + movwcs pc, #6221 @ 0x184d @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f54634 │ │ │ │ @ instruction: 0xf8d7ff63 │ │ │ │ strmi r3, [r2], r8, lsl #1 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x12ca17c │ │ │ │ + blx 0x12ca13c │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf0bdd54f │ │ │ │ - mvncs pc, #201728 @ 0x31400 │ │ │ │ + mvncs pc, #205824 @ 0x32400 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ - blls 0x136d98 │ │ │ │ + blls 0x136d58 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcmi r3, r3, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0x462ad035 │ │ │ │ cmple r0, pc, lsl #24 │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ strble r0, [fp], #-1051 @ 0xfffffbe5 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2cf7f6 │ │ │ │ @ instruction: 0xd00445b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14650 │ │ │ │ - @ instruction: 0xf8d8fd2f │ │ │ │ + @ instruction: 0xf8d8fd33 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf870f7f7 │ │ │ │ - blcs 0x8c1e0 │ │ │ │ + blcs 0x8c1a0 │ │ │ │ svcvs 0x00bbd155 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -87226,53 +87210,53 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ ldrmi fp, [r3, #2509]! @ 0x9cd │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - stc2 0, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ + stc2 0, cr15, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5, #-769] @ 0xfffffcff │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a82c10 │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ ldrmi pc, [r3, #3823]! @ 0xeef │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #159 @ 0x9f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0c13401 │ │ │ │ - ldr pc, [r8, pc, ror #25] │ │ │ │ + @ instruction: 0xe798fcf3 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff665e54 │ │ │ │ - stc2l 0, cr15, [sl, #772]! @ 0x304 │ │ │ │ + blvs 0xff665e14 │ │ │ │ + stc2l 0, cr15, [lr, #772]! @ 0x304 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c14628 │ │ │ │ - vadd.f32 , , │ │ │ │ + vadd.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46282395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - @ instruction: 0xf04ffc6f │ │ │ │ + @ instruction: 0xf04ffc73 │ │ │ │ ldrmi r3, [r3, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09e65bb │ │ │ │ @ instruction: 0xf8d8e798 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfebd │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf0bd2000 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vrecps.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - ldc2 0, cr15, [ip], {195} @ 0xc3 │ │ │ │ + stc2 0, cr15, [r0], #780 @ 0x30c │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -87282,81 +87266,81 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ stccs 6, cr4, [r0], {6} │ │ │ │ @ instruction: 0xf8d1d159 │ │ │ │ pkhbtmi r8, sl, r4 │ │ │ │ @ instruction: 0xf088fa1f │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - blcs 0x43f71c │ │ │ │ + blcs 0x43f6dc │ │ │ │ vhadd.s8 , q1, │ │ │ │ - movwcs pc, #8051 @ 0x1f73 @ │ │ │ │ + movwcs pc, #8055 @ 0x1f77 @ │ │ │ │ @ instruction: 0xf8864602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xf7f54627 │ │ │ │ @ instruction: 0xf8d6fe8d │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vcgt.s8 d25, d4, d2 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ vpmax.u8 , q2, q4 │ │ │ │ ldrle r0, [lr, #-2011]! @ 0xfffff825 │ │ │ │ - blx 0xffba1a20 │ │ │ │ + blx 0xffca19e0 │ │ │ │ strmi r3, [r5], -r1, lsl #14 │ │ │ │ teqle ip, pc, lsl #24 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf98af7f3 │ │ │ │ - blls 0xedad4 │ │ │ │ + @ instruction: 0xf9aaf7f3 │ │ │ │ + blls 0xeda94 │ │ │ │ andls r4, r0, sl, asr #12 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf87af7fa │ │ │ │ @ instruction: 0xd00445bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14648 │ │ │ │ - @ instruction: 0xf8dafc59 │ │ │ │ + @ instruction: 0xf8dafc5d │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xff9af7f6 │ │ │ │ - bllt 0xfe141648 │ │ │ │ + bllt 0xfe141608 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0xd1b92c10 │ │ │ │ - blls 0x15f71c │ │ │ │ + blls 0x15f6dc │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xff3a1abe │ │ │ │ + blx 0xff4a1a7e │ │ │ │ strtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf842f7fa │ │ │ │ svclt 0x000845bb │ │ │ │ adcle r3, r7, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - ldc2 0, cr15, [lr], {193} @ 0xc1 │ │ │ │ + stc2 0, cr15, [r2], #-772 @ 0xfffffcfc │ │ │ │ andcs lr, r0, r0, lsr #15 │ │ │ │ - @ instruction: 0xff4af0bd │ │ │ │ + @ instruction: 0xff4ef0bd │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - movwcs pc, #3061 @ 0xbf5 @ │ │ │ │ + movwcs pc, #3065 @ 0xbf9 @ │ │ │ │ @ instruction: 0xb00567b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -87366,135 +87350,135 @@ │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ strmi r3, [pc], -r8, asr #1 │ │ │ │ umulllt r4, r7, r1, r6 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ strle r0, [r1, #-345] @ 0xfffffea7 │ │ │ │ strble r0, [r4, #-1435]! @ 0xfffffa65 │ │ │ │ rsble r2, pc, pc, lsl #20 │ │ │ │ - blcs 0x43fa2c │ │ │ │ + blcs 0x43f9ec │ │ │ │ @ instruction: 0xf894d06c │ │ │ │ - bcs 0x6db8c │ │ │ │ - blcs 0x3d99cc │ │ │ │ + bcs 0x6db4c │ │ │ │ + blcs 0x3d998c │ │ │ │ @ instruction: 0xf1b9d066 │ │ │ │ tstle r6, r3, lsl #30 │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - bcs 0x4554bc │ │ │ │ - bcs 0x3d99d8 │ │ │ │ + bcs 0x45547c │ │ │ │ + bcs 0x3d9998 │ │ │ │ @ instruction: 0xf0bdd05c │ │ │ │ - ldmdavs fp!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x437080 │ │ │ │ + ldmdavs fp!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x437040 │ │ │ │ @ instruction: 0xf894d160 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - ldmvs sl!, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs sl!, {r0, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xff121b9a │ │ │ │ - blge 0xdfff4 │ │ │ │ - blx 0xda1b90 │ │ │ │ + blx 0xff221b5a │ │ │ │ + blge 0xdffb4 │ │ │ │ + blx 0xea1b50 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ sbcscs pc, r7, r4, lsl #17 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ movwls sp, #69 @ 0x45 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8d44620 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7f9030f │ │ │ │ @ instruction: 0xf8d8fd75 │ │ │ │ ldrtmi r0, [r9], -r0, rrx │ │ │ │ - ldc2 0, cr15, [r6, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [sl, #-792] @ 0xfffffce8 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0xf8d8fd93 │ │ │ │ @ instruction: 0x4629005c │ │ │ │ - stc2 0, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r0, #-792] @ 0xfffffce8 │ │ │ │ cmple pc, r0, lsl #28 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bcs 0x4498c4 │ │ │ │ + bcs 0x449884 │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ andle r2, r7, pc, lsl #22 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xd1a2429a │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ - blx 0x2a1c46 │ │ │ │ + blx 0x3a1c06 │ │ │ │ movwls lr, #22435 @ 0x57a3 │ │ │ │ - @ instruction: 0xf9def0bd │ │ │ │ + @ instruction: 0xf9e2f0bd │ │ │ │ @ instruction: 0xf0bd9003 │ │ │ │ - strmi pc, [r1], pc, lsl #20 │ │ │ │ - @ instruction: 0xf9d8f0bd │ │ │ │ + pkhbtmi pc, r1, r3, lsl #20 @ │ │ │ │ + @ instruction: 0xf9dcf0bd │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - blx 0xfff21c60 │ │ │ │ + blx 0x21c20 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x169724 │ │ │ │ + bls 0x1696e4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r2, [r1], #-0 │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ strbmi r9, [r8], -r0 │ │ │ │ andeq pc, pc, #2 │ │ │ │ - @ instruction: 0xffccf0c9 │ │ │ │ + @ instruction: 0xffd0f0c9 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c34649 │ │ │ │ - @ instruction: 0xf8d4fb73 │ │ │ │ + @ instruction: 0xf8d4fb77 │ │ │ │ strbmi r3, [sl], -r4, lsl #1 │ │ │ │ svclt 0x000b2b10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ stmdbls r3, {r0, r1, fp, ip, pc} │ │ │ │ - ldc2l 0, cr15, [r6, #-792] @ 0xfffffce8 │ │ │ │ + ldc2l 0, cr15, [sl, #-792] @ 0xfffffce8 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #20 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ ldr pc, [r3, sp, lsr #26] │ │ │ │ andlt r2, r7, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe3a1cbc │ │ │ │ - strdeq sl, [sl], r8 │ │ │ │ + blt 0xfe4a1c7c │ │ │ │ + addeq sl, sl, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcbc4 │ │ │ │ + bl 0xfebbcb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127f44 │ │ │ │ + b 0x1127f04 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127e60 │ │ │ │ + b 0x1127e20 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r5, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcc20 │ │ │ │ + bl 0xfebbcbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87502,38 +87486,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcc60 │ │ │ │ + bl 0xfebbcc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127fe0 │ │ │ │ + b 0x1127fa0 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127efc │ │ │ │ + b 0x1127ebc │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccbc │ │ │ │ + bl 0xfebbcc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87541,15 +87525,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r7, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccfc │ │ │ │ + bl 0xfebbccbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87557,15 +87541,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r7, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd3c │ │ │ │ + bl 0xfebbccfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87580,203 +87564,203 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ teqcs r2, r0 @ │ │ │ │ addlt r4, fp, r4, lsl #12 │ │ │ │ addvs pc, r0, r2, asr #7 │ │ │ │ - beq 0x1512038 │ │ │ │ + beq 0x1511ff8 │ │ │ │ sbcpl lr, r1, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ @ instruction: 0xf8d80001 │ │ │ │ stmdbcs pc, {r2, ip} @ │ │ │ │ @ instruction: 0xf8d8d010 │ │ │ │ - bcs 0x42dbb0 │ │ │ │ + bcs 0x42db70 │ │ │ │ @ instruction: 0xf8d8d00c │ │ │ │ cdpcs 0, 0, cr6, cr15, cr8, {0} │ │ │ │ addsmi fp, r1, #24, 30 @ 0x60 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ adcsmi r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ cmplt sl, r1, lsl #4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf89480a2 │ │ │ │ - bcs 0x6df30 │ │ │ │ + bcs 0x6def0 │ │ │ │ addshi pc, sp, r0 │ │ │ │ svclt 0x0018290d │ │ │ │ rscle r2, r9, sp, lsl #28 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - blcs 0x86004 │ │ │ │ + blcs 0x85fc4 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - @ instruction: 0xf87ef0bd │ │ │ │ + @ instruction: 0xf882f0bd │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - blcs 0x43742c │ │ │ │ + blcs 0x4373ec │ │ │ │ addshi pc, r9, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x77428 │ │ │ │ + blcs 0x773e8 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff16f7f2 │ │ │ │ + @ instruction: 0xff36f7f2 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf9eef0c1 │ │ │ │ + @ instruction: 0xf9f2f0c1 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - bls 0xe03a4 │ │ │ │ + bls 0xe0364 │ │ │ │ @ instruction: 0xf043432b │ │ │ │ movwls r0, #25568 @ 0x63e0 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0b99308 │ │ │ │ - andls pc, r5, r3, lsl r9 @ │ │ │ │ - @ instruction: 0xf910f0b9 │ │ │ │ + andls pc, r5, r7, lsl r9 @ │ │ │ │ + @ instruction: 0xf914f0b9 │ │ │ │ @ instruction: 0xf0bd4680 │ │ │ │ - ldrtmi pc, [r9], -r5, lsl #17 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #17 @ │ │ │ │ @ instruction: 0xf0c64683 │ │ │ │ - blls 0x1e4998 │ │ │ │ + blls 0x1e4968 │ │ │ │ @ instruction: 0x46596df2 │ │ │ │ @ instruction: 0xf0c42009 │ │ │ │ - @ instruction: 0xf0bdf933 │ │ │ │ - ldrtmi pc, [r9], -r5, asr #16 @ │ │ │ │ + @ instruction: 0xf0bdf937 │ │ │ │ + ldrtmi pc, [r9], -r9, asr #16 @ │ │ │ │ @ instruction: 0xf0c19007 │ │ │ │ - @ instruction: 0xf0bdf967 │ │ │ │ - @ instruction: 0x4607f83f │ │ │ │ - @ instruction: 0xf83cf0bd │ │ │ │ + @ instruction: 0xf0bdf96b │ │ │ │ + strmi pc, [r7], -r3, asr #16 │ │ │ │ + @ instruction: 0xf840f0bd │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r5, r3, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr10, cr2, {7} │ │ │ │ + mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ subsle r2, lr, r3, lsl #26 │ │ │ │ - @ instruction: 0xf82af0bd │ │ │ │ + @ instruction: 0xf82ef0bd │ │ │ │ @ instruction: 0x46056e31 │ │ │ │ - blx 0xffca1fd0 │ │ │ │ + blx 0xffda1f90 │ │ │ │ @ instruction: 0xee1d4958 │ │ │ │ @ instruction: 0xf8d40f70 │ │ │ │ ldrbmi r2, [fp], -r8, lsl #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r6, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ - bls 0x2375b8 │ │ │ │ + bls 0x237578 │ │ │ │ andcs r4, r0, #285212672 @ 0x11000000 │ │ │ │ strtmi r9, [sl], -r2, lsl #4 │ │ │ │ - blx 0xfeda200e │ │ │ │ + blx 0xfeea1fce │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andcs r4, r9, r9, lsr r6 │ │ │ │ - ldc2 0, cr15, [sl, #772]! @ 0x304 │ │ │ │ + ldc2 0, cr15, [lr, #772]! @ 0x304 │ │ │ │ @ instruction: 0xf8564639 │ │ │ │ @ instruction: 0xf0c10029 │ │ │ │ - strbmi pc, [r0], -fp, lsr #18 @ │ │ │ │ - @ instruction: 0xf8b6f0c1 │ │ │ │ + strbmi pc, [r0], -pc, lsr #18 @ │ │ │ │ + @ instruction: 0xf8baf0c1 │ │ │ │ @ instruction: 0xf0c19805 │ │ │ │ - @ instruction: 0xf856f8ad │ │ │ │ + @ instruction: 0xf856f8b1 │ │ │ │ tstcs r1, r9, lsr #32 │ │ │ │ - @ instruction: 0xf93af0c1 │ │ │ │ + @ instruction: 0xf93ef0c1 │ │ │ │ @ instruction: 0xf0c14640 │ │ │ │ - ldclvs 8, cr15, [r0, #660]! @ 0x294 │ │ │ │ + ldclvs 8, cr15, [r0, #676]! @ 0x2a4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c34ff0 │ │ │ │ - vstrcs s22, [r3, #-44] @ 0xffffffd4 │ │ │ │ + vstrcs s22, [r3, #-60] @ 0xffffffc4 │ │ │ │ svcge 0x0067f47f │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - blcs 0x91a5c │ │ │ │ + blcs 0x91a1c │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d30, d4, d8 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0xf8560695 │ │ │ │ @ instruction: 0xf0c11023 │ │ │ │ - @ instruction: 0xe76bf8fd │ │ │ │ + strb pc, [fp, -r1, lsl #18]! @ │ │ │ │ @ instruction: 0xf0c1202f │ │ │ │ - @ instruction: 0xe751f8b9 │ │ │ │ + @ instruction: 0xe751f8bd │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf8f4f0c1 │ │ │ │ - @ instruction: 0xf0bce79e │ │ │ │ - @ instruction: 0x4605ffff │ │ │ │ - @ instruction: 0xfffcf0bc │ │ │ │ + @ instruction: 0xf8f8f0c1 │ │ │ │ + @ instruction: 0xf0bde79e │ │ │ │ + strmi pc, [r5], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf800f0bd │ │ │ │ @ instruction: 0xf0bc4682 │ │ │ │ - bls 0x2a5c90 │ │ │ │ + bls 0x2a5c60 │ │ │ │ teqle r7, pc, lsl #20 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ andls r4, r8, r1, lsl #12 │ │ │ │ - bcs 0x7760c │ │ │ │ + bcs 0x775cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - blls 0x2a5724 │ │ │ │ + blls 0x2a5764 │ │ │ │ ldrdcs pc, [r4], r4 │ │ │ │ - bcs 0x4776e0 │ │ │ │ + bcs 0x4776a0 │ │ │ │ ldrmi fp, [r9], -fp, lsl #30 │ │ │ │ @ instruction: 0x465a461a │ │ │ │ @ instruction: 0xf0c64659 │ │ │ │ - ldmdbmi ip, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0024653 │ │ │ │ stmdapl r1, {r0, r1, r2, r3, r9}^ │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strtmi r2, [r8], -r0 │ │ │ │ ldrmi r9, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ @ instruction: 0xf0ca6e32 │ │ │ │ - @ instruction: 0x4629fb3d │ │ │ │ + strtmi pc, [r9], -r1, asr #22 │ │ │ │ andcs r6, r9, r3, lsr lr │ │ │ │ @ instruction: 0xf0c4462a │ │ │ │ - @ instruction: 0x4629f937 │ │ │ │ + @ instruction: 0x4629f93b │ │ │ │ @ instruction: 0xf0c64638 │ │ │ │ - @ instruction: 0xe77ffa55 │ │ │ │ + @ instruction: 0xe77ffa59 │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf8aaf0c1 │ │ │ │ + @ instruction: 0xf8aef0c1 │ │ │ │ strb r9, [fp, r9, lsl #22] │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - bcs 0x3d198c │ │ │ │ + bcs 0x3d194c │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xe79daef5 │ │ │ │ - umulleq sl, sl, r8, r2 @ │ │ │ │ - addeq sl, sl, r4, lsr #3 │ │ │ │ + ldrdeq sl, [sl], r8 │ │ │ │ + addeq sl, sl, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd02c │ │ │ │ + bl 0xfebbcfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x11283ac │ │ │ │ + b 0x112836c │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x11282c8 │ │ │ │ + b 0x1128288 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r3, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd088 │ │ │ │ + bl 0xfebbd048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87784,38 +87768,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd0c8 │ │ │ │ + bl 0xfebbd088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1128448 │ │ │ │ + b 0x1128408 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1128364 │ │ │ │ + b 0x1128324 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd124 │ │ │ │ + bl 0xfebbd0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87823,15 +87807,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd164 │ │ │ │ + bl 0xfebbd124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87839,15 +87823,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1a4 │ │ │ │ + bl 0xfebbd164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87855,15 +87839,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1e4 │ │ │ │ + bl 0xfebbd1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87872,15 +87856,15 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd228 │ │ │ │ + bl 0xfebbd1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, lsl #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -87893,79 +87877,79 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ cmplt sl, sl, lsl #18 │ │ │ │ stmdbvs sl, {r4, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4122680c │ │ │ │ strle r0, [r5], #-2002 @ 0xfffff82e │ │ │ │ - blmi 0x1a41f0 │ │ │ │ - bllt 0x92407c │ │ │ │ - bllt 0x8a4080 │ │ │ │ - blmi 0x1a41fc │ │ │ │ + blmi 0x1a41b0 │ │ │ │ + bllt 0x92403c │ │ │ │ + bllt 0x8a4040 │ │ │ │ + blmi 0x1a41bc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd29c │ │ │ │ + bl 0xfebbd25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs fp, {r1, r7, ip, sp, pc} │ │ │ │ - bcs 0x437abc │ │ │ │ - bcs 0x3da104 │ │ │ │ + bcs 0x437a7c │ │ │ │ + bcs 0x3da0c4 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ @ instruction: 0xf6469400 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd2fc │ │ │ │ + bl 0xfebbd2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r0, lsl #4 │ │ │ │ - bcs 0x437b1c │ │ │ │ - bcs 0x3da164 │ │ │ │ + bcs 0x437adc │ │ │ │ + bcs 0x3da124 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ @ instruction: 0xf6469400 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd35c │ │ │ │ + bl 0xfebbd31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs ip, {r0, r1, r7, ip, sp, pc} │ │ │ │ - blcs 0x437b7c │ │ │ │ - blcs 0x3da1fc │ │ │ │ + blcs 0x437b3c │ │ │ │ + blcs 0x3da1bc │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vqdmlal.s q11, d0, d1[5] │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r1, lsr #22 │ │ │ │ @@ -87973,32 +87957,32 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs fp, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd3e0 │ │ │ │ + bl 0xfebbd3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r3, r0, lsl #6 │ │ │ │ - blcs 0x437c00 │ │ │ │ - blcs 0x3da280 │ │ │ │ + blcs 0x437bc0 │ │ │ │ + blcs 0x3da240 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vqdmlal.s q11, d0, d1[5] │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r3, lsr r9 @ │ │ │ │ @@ -88006,3424 +87990,3426 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmvs fp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd464 │ │ │ │ + bl 0xfebbd424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, lsr #31 │ │ │ │ addslt r4, r1, r6, lsr #23 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ stmdage r6, {r1, r6, r9, sl, sp, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp 2, 3, cr15, cr6, cr15, {1} │ │ │ │ - blcs 0x1edc58 │ │ │ │ - strhi pc, [r0], -r1, lsl #4 │ │ │ │ + cdp 2, 3, cr15, cr14, cr15, {1} │ │ │ │ + blcs 0x1edc18 │ │ │ │ + ldrbhi pc, [fp, #513]! @ 0x201 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - rsbeq r0, r3, ip, asr #32 │ │ │ │ - smlaleq r0, r1, r1, r0 │ │ │ │ - tsteq sp, r9, lsl #2 │ │ │ │ + rsbeq r0, r2, fp, asr #32 │ │ │ │ + smlaleq r0, r0, r0, r0 @ │ │ │ │ + tsteq ip, r8, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ - strhi pc, [r4], #-256 @ 0xffffff00 │ │ │ │ + strhi pc, [r2], #-256 @ 0xffffff00 │ │ │ │ vnmlacs.f32 s28, s8, s30 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ + subne pc, r2, r4, asr #7 │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - subne pc, r2, r4, asr #7 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - @ instruction: 0x96092a10 │ │ │ │ - strls r9, [r8, -r6, lsl #2] │ │ │ │ - andls r9, sl, r7, lsl #6 │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ - bichi pc, r8, #0 │ │ │ │ + stmib sp, {r4, r9, fp, sp}^ │ │ │ │ + tstls r6, sl, lsl #12 │ │ │ │ + @ instruction: 0xf8cd9709 │ │ │ │ + movwls ip, #28704 @ 0x7020 │ │ │ │ + bichi pc, r7, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ svceq 0x0002f012 │ │ │ │ @ instruction: 0xf414d003 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ - cmpeq r4, r2, lsl #2 │ │ │ │ + cmpeq r4, r1, lsl #2 │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - strhi pc, [sp], -r0, asr #2 │ │ │ │ + strhi pc, [fp], -r0, asr #2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - andcs r8, r0, #244 @ 0xf4 │ │ │ │ + andcs r8, r0, #243 @ 0xf3 │ │ │ │ andls r2, r2, r1, lsl #8 │ │ │ │ - @ instruction: 0xf8cd4628 │ │ │ │ - stmib sp, {r4, lr, pc}^ │ │ │ │ - andls r7, r5, #0, 12 │ │ │ │ - @ instruction: 0xf7fe9403 │ │ │ │ - ldrd pc, [ip], r5 @ │ │ │ │ - movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x3f4f38 │ │ │ │ - strbhi pc, [r4], -r1, lsl #4 @ │ │ │ │ - @ instruction: 0xf013e8df │ │ │ │ - rscseq r0, r6, #1879048195 @ 0x70000003 │ │ │ │ - adceq r0, ip, #212, 4 @ 0x4000000d │ │ │ │ - biceq r0, pc, sl, lsl #5 │ │ │ │ - andseq r0, sp, #1073741867 @ 0x4000002b │ │ │ │ - andeq r0, fp, #1073741845 @ 0x40000015 │ │ │ │ - mvnseq r0, r9, ror r1 │ │ │ │ - rsbseq r0, r0, #-1073741812 @ 0xc000000c │ │ │ │ - @ instruction: 0xf0040251 │ │ │ │ - @ instruction: 0xf1b373a8 │ │ │ │ - @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b382f3 │ │ │ │ - @ instruction: 0xf0000f80 │ │ │ │ - vqadd.s8 q4, q8, │ │ │ │ - blcs 0x8720c │ │ │ │ - ldrbthi pc, [r7], #0 @ │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - adceq r9, r7, #8, 2 │ │ │ │ - strbhi pc, [lr, #256] @ 0x100 @ │ │ │ │ - strtmi r9, [r8], -fp, lsl #6 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andls sl, sl, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0032202 │ │ │ │ - strcs r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - strls r2, [r9], -r0, lsl #10 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8c2f7f9 │ │ │ │ - andscs lr, r0, #103 @ 0x67 │ │ │ │ - subne pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ + strls r4, [r4], -r8, lsr #12 │ │ │ │ + strgt lr, [r0, -sp, asr #19] │ │ │ │ + strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf9d6f7fe │ │ │ │ + vaddl.u8 q15, d20, d28 │ │ │ │ + blcc 0xbaffc │ │ │ │ + vqdmulh.s d2, d1, d14 │ │ │ │ + ldm pc, {r0, r1, r2, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ + eorseq pc, r8, #19 │ │ │ │ + sbcseq r0, r4, #1610612751 @ 0x6000000f │ │ │ │ + addeq r0, sl, #172, 4 @ 0xc000000a │ │ │ │ + ldrdeq r0, [lr, r0]! @ │ │ │ │ + cmpeq r6, lr, lsl r2 │ │ │ │ + cmneq sl, ip, lsl #4 │ │ │ │ + teqeq r4, r2 @ │ │ │ │ + subseq r0, r2, #112, 4 │ │ │ │ + @ instruction: 0x73a8f004 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - strhi pc, [fp], #-0 │ │ │ │ - rschi pc, r9, #0, 4 │ │ │ │ + strthi pc, [r0], #-0 │ │ │ │ + rscshi pc, r3, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - addshi pc, ip, r0 │ │ │ │ - orrshi pc, r5, #0, 4 │ │ │ │ + rscshi pc, ip, r0 │ │ │ │ + @ instruction: 0x83a4f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - eorcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - movshi pc, r1 │ │ │ │ - strbhi pc, [r5, #-512]! @ 0xfffffe00 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - andhi pc, fp, #1 │ │ │ │ - strbhi pc, [sp, -r0, lsl #4]! @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - vst1.8 {d24-d27}, [pc :256], r3 │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x166850 │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019407 │ │ │ │ - addsmi r8, r3, #176, 6 @ 0xc0000002 │ │ │ │ - bichi pc, fp, #1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + vsri.64 q12, q11, #60 │ │ │ │ + vsubw.u8 q8, q2, d11 │ │ │ │ + movwls r4, #45315 @ 0xb103 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + adceq r3, r7, #3145728 @ 0x300000 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + strbhi pc, [sl, #256] @ 0x100 @ │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ + strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ + stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f94506 │ │ │ │ + rsb pc, r7, r3, asr #17 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + b 0x16ac7c │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0007f80 │ │ │ │ + vshl.s8 d8, d10, d0 │ │ │ │ + @ instruction: 0xf5b382e9 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vqadd.s8 d8, d16, d13 │ │ │ │ + blcs 0x871e8 │ │ │ │ + ldrhi pc, [r6], #0 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x166e24 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0010f00 │ │ │ │ + vrhadd.s8 d8, d16, d28 │ │ │ │ + @ instruction: 0xf5b38564 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + vhsub.s8 d8, d0, d7 │ │ │ │ + blcs 0x88168 │ │ │ │ + eorhi pc, pc, #1 │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd15a4293 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r7 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf0040110 │ │ │ │ + addmi r0, fp, #15 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-8 │ │ │ │ + @ instruction: 0x83acf001 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst2. {d24-d27}, [pc], r7 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + stmdbge r6, {r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f60205 │ │ │ │ + ands pc, r8, r3, ror fp @ │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andvs pc, r0, r4, asr #7 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r5, r8, r0, asr #5 │ │ │ │ + andls r0, r7, #224, 4 │ │ │ │ + smlatbls r6, r2, r2, fp │ │ │ │ + andls r9, fp, #671088640 @ 0x28000000 │ │ │ │ + rschi pc, r7, #0, 2 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subsne pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - blx 0x1d2442e │ │ │ │ - vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ - vsubl.u8 q11, d4, d0 │ │ │ │ - vsubw.u8 , q10, d0 │ │ │ │ - stmib sp, {r0, r1, r8, lr}^ │ │ │ │ - tstls r6, r8, lsl #6 │ │ │ │ - bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwls fp, #29346 @ 0x72a2 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - rsceq r5, r0, #64, 6 │ │ │ │ - @ instruction: 0xf100930a │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r7, r9, pc} │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - andcs pc, r1, pc, lsl r9 @ │ │ │ │ - ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - bichi pc, ip, #65 @ 0x41 │ │ │ │ - tstcs r0, r1, lsl r0 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmul.f32 , q10, q8 │ │ │ │ - @ instruction: 0xf8950617 │ │ │ │ - @ instruction: 0xf01430d1 │ │ │ │ - b 0x1442eb4 │ │ │ │ - strls r0, [r6], -r6, lsl #13 │ │ │ │ - adcshi pc, r0, #64 @ 0x40 │ │ │ │ - strtmi r2, [r8], -r0, lsl #22 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - mcr2 7, 4, pc, cr6, cr4, {7} @ │ │ │ │ - vqshl.u64 q15, , #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - blcs 0x16ece4 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf920f7ff │ │ │ │ + blmi 0x86e44c │ │ │ │ + blls 0x4404b4 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0410300 │ │ │ │ + andslt r8, r1, r8, asr #7 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldcllt 12, cr0, [r0] │ │ │ │ + ldreq pc, [r7], -r4, asr #6 │ │ │ │ + smullscc pc, r1, r5, r8 @ │ │ │ │ + addvc pc, r0, #20 │ │ │ │ + streq lr, [r6], pc, asr #20 │ │ │ │ + @ instruction: 0xf0409606 │ │ │ │ + blcs 0x86f3c │ │ │ │ + svclt 0x000c4628 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f44431 │ │ │ │ + ldrb pc, [fp, r7, lsl #29] @ │ │ │ │ + movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, sl, #4, 22 @ 0x1000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r3, r7, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf0009409 │ │ │ │ - blcs 0x1c6fd0 │ │ │ │ - andcs sp, r0, r1 │ │ │ │ - stmdbge r6, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - @ instruction: 0xe7bffe37 │ │ │ │ + strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + adcshi pc, r6, #0 │ │ │ │ + andle r2, r1, r5, lsl #22 │ │ │ │ + strb r2, [r4, r0] │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 1, pc, cr8, cr14, {7} │ │ │ │ + svclt 0x0000e7bf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - strbpl pc, [r0, r4, asr #7] @ │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r4], r4, asr #7 @ │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf3c42b02 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - tstls fp, r8 │ │ │ │ - ldrbhi pc, [r7, #0]! @ │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + subne pc, r1, r4, asr #7 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0042b02 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + tstls ip, r9, lsl #12 │ │ │ │ + ldrbhi pc, [r4, #0]! @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc7c74 │ │ │ │ + blcs 0xc7c28 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - strls r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ + stmdbge r6, {r0, r2, r3, ip, pc} │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - stmdbge r6, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - stmib sp, {r2, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf003940b │ │ │ │ + @ instruction: 0xf04f030f │ │ │ │ + @ instruction: 0xf04f0400 │ │ │ │ + stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0004506 │ │ │ │ - @ instruction: 0xf7f985b6 │ │ │ │ - str pc, [pc, r7, lsr #19] │ │ │ │ + @ instruction: 0xf7f985b3 │ │ │ │ + str pc, [lr, r7, lsr #19] │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ smlabteq fp, r4, r3, pc @ │ │ │ │ strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstls fp, r8, lsl #12 │ │ │ │ - ldrbthi pc, [ip], #64 @ 0x40 @ │ │ │ │ - movweq lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf8d5a906 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - strcs r2, [r0, -r0, lsl #12] │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - blx 0xa4584 │ │ │ │ - vbic.i32 q15, #-1040187392 @ 0xc2000000 │ │ │ │ + @ instruction: 0xf0409009 │ │ │ │ + stmib sp, {r3, r4, r5, r6, r7, sl, pc}^ │ │ │ │ + strtmi r3, [r8], -sl, lsl #2 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + strcs sl, [r0], #-2310 @ 0xfffff6fa │ │ │ │ + @ instruction: 0xf0032500 │ │ │ │ + strls r0, [r8], -pc, lsl #6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xa4544 │ │ │ │ + movwcs lr, #1905 @ 0x771 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - tstcs r0, r3, lsl #4 │ │ │ │ - svccs 0x0070f414 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + andls r2, r8, #112, 30 @ 0x1c0 │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - movwls r9, #41480 @ 0xa208 │ │ │ │ - smlattls r7, r3, r2, fp │ │ │ │ + rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #25344 @ 0x6300 │ │ │ │ - bcs 0x45ac2c │ │ │ │ - adcshi pc, r8, #1 │ │ │ │ + bcs 0x45abe8 │ │ │ │ + adcshi pc, r3, #1 │ │ │ │ svclt 0x00082a0d │ │ │ │ stmdbge r6, {r1, r9, sl, sp} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0x96000212 │ │ │ │ @ instruction: 0xf956f7f8 │ │ │ │ - vst1.16 {d30}, [pc] │ │ │ │ + vst1.16 {d30}, [pc], lr │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r6], -r0 │ │ │ │ + ldrhi pc, [r3], -r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - svcge 0x007df47f │ │ │ │ + svcge 0x007cf47f │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ strtmi r2, [r8], -r3, lsl #4 │ │ │ │ addsmi sl, sl, r6, lsl #18 │ │ │ │ - andls fp, sl, #1342177294 @ 0x5000000e │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + andcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ + andls r9, r8, #0, 4 │ │ │ │ + adccc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strcs r9, [r0], #-1031 @ 0xfffffbf9 │ │ │ │ - movwls r9, #25600 @ 0x6400 │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + rsclt r9, r4, #402653184 @ 0x18000000 │ │ │ │ + strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf8d6f7f8 │ │ │ │ - vst1.8 {d30}, [pc :128], fp │ │ │ │ + vst1.8 {d30}, [pc :128], sl │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrthi pc, [sp], -r0 @ │ │ │ │ + ldrthi pc, [r9], -r0 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - svcge 0x0059f47f │ │ │ │ + svcge 0x0058f47f │ │ │ │ vaddw.u8 q9, q2, d1 │ │ │ │ - rsclt r2, r6, #805306368 @ 0x30000000 │ │ │ │ + rsclt r2, r7, #201326592 @ 0xc000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - smlabbls r6, sl, r0, r4 │ │ │ │ - andvs lr, r9, #3358720 @ 0x334000 │ │ │ │ - bicsmi r2, r6, r0, lsl #2 │ │ │ │ - smlabtmi r7, sp, r9, lr │ │ │ │ - blx 0x142295a │ │ │ │ - strmi r2, [r7], -pc, lsl #24 │ │ │ │ - msrhi CPSR_fxc, r1, asr #32 │ │ │ │ + strls r4, [r7], #-139 @ 0xffffff75 │ │ │ │ + movwvc lr, #39373 @ 0x99cd │ │ │ │ + bicsmi r9, pc, r6, lsl #2 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + blx 0x152291a │ │ │ │ + strmi r2, [r6], -pc, lsl #24 │ │ │ │ + msrhi CPSR_sx, r1, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9ecf7f2 │ │ │ │ - @ instruction: 0xf0bc4630 │ │ │ │ - shsub8mi pc, r9, r7 @ │ │ │ │ - ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ - vqshlu.s64 q15, , #4 │ │ │ │ + blx 0x3a460c │ │ │ │ + @ instruction: 0xf0bc4638 │ │ │ │ + shsub8mi pc, r1, fp @ │ │ │ │ + ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ + stc2 7, cr15, [r6], {243} @ 0xf3 │ │ │ │ + vqshlu.s64 q15, q11, #4 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf64a5600 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - subseq r0, fp, r5, lsl #4 │ │ │ │ - rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - @ instruction: 0x63adf64a │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf64a005b │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + movwls r0, #41477 @ 0xa205 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ + msrvs SPSR_fsc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svclt 0x00082e00 │ │ │ │ - strls r4, [r7], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ strls r9, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf880f7f8 │ │ │ │ - vqshlu.s64 q15, , #4 │ │ │ │ + vqshlu.s64 q15, q2, #4 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - vmax.s8 d21, d10, d0 │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + vqadd.s8 q8, q5, │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ - subseq r0, fp, r5, lsl #4 │ │ │ │ - rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ + movwls r0, #41477 @ 0xa205 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ @ instruction: 0x03a9f24a │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svclt 0x00082e00 │ │ │ │ - strls r4, [r7], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ strls r9, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf85ef7f8 │ │ │ │ - vqshlu.s64 d30, d19, #4 │ │ │ │ + vqshlu.s64 d30, d18, #4 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + subseq r4, r2, r3, lsl #10 │ │ │ │ rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r3, #25859 @ 0x6503 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + vshl.s8 d18, d1, d7 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + movwls r9, #25863 @ 0x6507 │ │ │ │ @ instruction: 0xf844f7f8 │ │ │ │ - stceq 6, cr14, [r3], #-612 @ 0xfffffd9c │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - tsteq fp, #-1644167168 @ 0x9e000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - strtmi r0, [r8], -fp, lsl #8 │ │ │ │ - @ instruction: 0x4323b29b │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ + stceq 6, cr14, [r3], #-608 @ 0xfffffda0 │ │ │ │ + @ instruction: 0xf10002e6 │ │ │ │ + tsteq fp, #-1694498816 @ 0x9b000000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + vrshr.u64 d27, d11, #60 │ │ │ │ + tstmi r3, #50331648 @ 0x3000000 │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf910f7f6 │ │ │ │ - stceq 6, cr14, [r3], #-544 @ 0xfffffde0 │ │ │ │ - @ instruction: 0xf10002e7 │ │ │ │ - tsteq r8, #1862270976 @ 0x6f000000 │ │ │ │ + stceq 6, cr14, [r3], #-540 @ 0xfffffde4 │ │ │ │ + @ instruction: 0xf10002e2 │ │ │ │ + tsteq r8, #108, 8 @ 0x6c000000 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls fp, [r6], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0x065e4310 │ │ │ │ + @ instruction: 0x065f4310 │ │ │ │ @ instruction: 0xf57f9007 │ │ │ │ - @ instruction: 0xf0bcaeb0 │ │ │ │ - strtmi pc, [r1], -sp, ror #30 │ │ │ │ + @ instruction: 0xf0bcaeaf │ │ │ │ + qsub16mi pc, r1, r1 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ mcr2 7, 1, pc, cr14, cr5, {7} @ │ │ │ │ - vmlsl.u q15, d4, d1[7] │ │ │ │ + vmlsl.u q15, d4, d0[7] │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + subseq r4, r2, r3, lsl #10 │ │ │ │ rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r3, #25859 @ 0x6503 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + vshl.s8 d18, d1, d7 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + movwls r9, #25863 @ 0x6507 │ │ │ │ @ instruction: 0xfffef7f7 │ │ │ │ - vmov.i32 q15, #-1023410176 @ 0xc3000000 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ + vmov.i32 q15, #-1040187392 @ 0xc2000000 │ │ │ │ + movwcs r2, #515 @ 0x203 │ │ │ │ svccs 0x0070f414 │ │ │ │ - b 0x144b410 │ │ │ │ - vmlal.u q8, d4, d2[0] │ │ │ │ - andls r5, sl, #0, 6 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47f9207 │ │ │ │ - strcs sl, [r1], #-3706 @ 0xfffff186 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xe634f83b │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + b 0x144b3c8 │ │ │ │ + rsclt r0, r3, #536870916 @ 0x20000004 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + movwls r3, #37379 @ 0x9203 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, sl, #82 @ 0x52 │ │ │ │ - andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcvs pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f79407 │ │ │ │ - ldr pc, [sl], -r5, asr #31 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - sbcvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwls r0, #41051 @ 0xa05b │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf83cf7f8 │ │ │ │ + vmvn.i32 d30, #-1006632960 @ 0xc4000000 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + subseq r4, r2, r3, lsl #10 │ │ │ │ + rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf6472401 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + movwls r9, #25863 @ 0x6507 │ │ │ │ + @ instruction: 0xffc6f7f7 │ │ │ │ + vmov.i32 d30, #-905969664 @ 0xca000000 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf649005b │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + movwls r0, #41477 @ 0xa205 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf6499308 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ - vsubw.u8 q8, q2, d5 │ │ │ │ - cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf7f79606 │ │ │ │ - ldrb pc, [r8, #4003]! @ 0xfa3 @ │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - svclt 0x00082f0d │ │ │ │ - @ instruction: 0xf3c42b0d │ │ │ │ - movwls r2, #33283 @ 0x8203 │ │ │ │ - movwcs fp, #7948 @ 0x1f0c │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - subseq r5, r2, r0, lsl #12 │ │ │ │ - movwcc fp, #4836 @ 0x12e4 │ │ │ │ - strls r9, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - subsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf6469300 │ │ │ │ - vmls.i d23, d16, d1[3] │ │ │ │ - movwcs r0, #1042 @ 0x412 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - svclt 0x0008429e │ │ │ │ - strls r4, [r6], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf7f79707 │ │ │ │ - ldrb pc, [r0, #3963] @ 0xf7b @ │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - sbcvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwls r0, #41051 @ 0xa05b │ │ │ │ + bicsvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + svclt 0x00082e00 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + strls r9, [r6], -r0, lsl #8 │ │ │ │ + @ instruction: 0xffa4f7f7 │ │ │ │ + vsli.64 q15, q12, #4 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r4, [r8], -r3, lsl #6 │ │ │ │ + strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ + andls r0, sl, #82 @ 0x52 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + blcs 0x3b3878 │ │ │ │ + stccs 15, cr11, [sp], {8} │ │ │ │ + svclt 0x000c9307 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + andls r3, r9, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf6499408 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + ldrvc pc, [r5], #1606 @ 0x646 │ │ │ │ + ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + svclt 0x0008429d │ │ │ │ + strls r4, [r6, #-1570] @ 0xfffff9de │ │ │ │ + @ instruction: 0xff7cf7f7 │ │ │ │ + vsli.64 q15, q0, #4 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf649005b │ │ │ │ + vmlal.s q11, d16, d1[2] │ │ │ │ + movwls r0, #41477 @ 0xa205 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf6499308 │ │ │ │ - vorr.i32 q11, #2304 @ 0x00000900 │ │ │ │ - vsubw.u8 q8, q2, d5 │ │ │ │ - cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf7f79606 │ │ │ │ - str pc, [lr, #3929]! @ 0xf59 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subseq fp, fp, r2, ror #5 │ │ │ │ - movwls r9, #41481 @ 0xa209 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7ff4307 │ │ │ │ - ldr pc, [sl, #3075] @ 0xc03 │ │ │ │ - svcvc 0x00a0f1b3 │ │ │ │ - eorhi pc, r7, #0 │ │ │ │ - svcvc 0x00a8f1b3 │ │ │ │ - msrhi SPSR_s, r0 │ │ │ │ - svcvc 0x0088f1b3 │ │ │ │ - stclge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r7], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ - @ instruction: 0xf1b3e573 │ │ │ │ + cmppvs r9, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + svclt 0x00082e00 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + strls r9, [r6], -r0, lsl #8 │ │ │ │ + @ instruction: 0xff5af7f7 │ │ │ │ + vabal.u8 q15, d20, d30 │ │ │ │ + stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + subseq r4, fp, r3, lsl #4 │ │ │ │ + movwls r9, #41479 @ 0xa207 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + andls r5, r9, #0, 6 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ + @ instruction: 0xf1b3e59a │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #-2147483613 @ 0x80000023 │ │ │ │ - cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r1, r3, #0, 4 │ │ │ │ - stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - eormi r0, r3, r0, lsr #7 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vqrshl.s8 d8, d1, d0 │ │ │ │ - blcs 0x8871f4 │ │ │ │ - ldrbthi pc, [r2], #0 @ │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x87d28 │ │ │ │ - stcge 4, cr15, [pc, #508] @ 0x66bd8 │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b3804f │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ad84 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b32203 │ │ │ │ - andls r4, r8, #112, 30 @ 0x1c0 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x66a08 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldclge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - ldr pc, [r5, #-2195]! @ 0xfffff76d │ │ │ │ - strtmi r6, [r8], -r9, ror #26 │ │ │ │ - bne 0x1500ccc │ │ │ │ - orrpl pc, r0, r4, asr #4 │ │ │ │ - orrseq pc, r5, r0, asr #5 │ │ │ │ - blvs 0xfe2b7698 │ │ │ │ - @ instruction: 0xf814f7f2 │ │ │ │ - smullscc pc, r1, r5, r8 @ │ │ │ │ - strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - svclt 0x000c4293 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7f44431 │ │ │ │ - ldr pc, [ip, #-3015] @ 0xfffff439 │ │ │ │ - ldrdeq pc, [r8], #133 @ 0x85 │ │ │ │ - cmpne r0, #77824 @ 0x13000 │ │ │ │ - addshi pc, ip, r0, asr #32 │ │ │ │ + @ instruction: 0xf1b38226 │ │ │ │ + @ instruction: 0xf0007fa8 │ │ │ │ + @ instruction: 0xf1b38163 │ │ │ │ + @ instruction: 0xf47f7f88 │ │ │ │ + @ instruction: 0xf8d5adc9 │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + vabal.u8 q8, d4, d11 │ │ │ │ + strls r5, [fp, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + ldrb pc, [r3, #-3535]! @ 0xfffff231 @ │ │ │ │ + svcvc 0x00a0f1b3 │ │ │ │ + orrhi pc, sp, r0 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + andscs r8, r0, #88, 2 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + cmncs r0, #10304 @ 0x2840 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + blcs 0x1876a0c │ │ │ │ + strhi pc, [sp, #-0] │ │ │ │ + andhi pc, r9, #0, 4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x1087d48 │ │ │ │ + ldrbhi pc, [r0], #0 @ │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #9152 @ 0x23c0 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x76a30 │ │ │ │ + subhi pc, fp, r1 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + stcge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf47f9406 │ │ │ │ + andcs sl, r0, #7488 @ 0x1d40 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - stmdbge r6, {r0, r4, r8, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf894f7f7 │ │ │ │ + stclvs 5, cr14, [r9, #-212]! @ 0xffffff2c │ │ │ │ + stmiavs sl!, {r3, r5, r9, sl, lr} │ │ │ │ + vpmin.s8 , q2, q1 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ + tstmi sl, #1073741861 @ 0x40000025 │ │ │ │ + @ instruction: 0xf7f26b89 │ │ │ │ + @ instruction: 0xf895f835 │ │ │ │ + andcs r3, r0, #209 @ 0xd1 │ │ │ │ + addsmi r4, r3, #40, 12 @ 0x2800000 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + blx 0xff2a49da │ │ │ │ + @ instruction: 0xf8d5e51c │ │ │ │ + b 0x526d30 │ │ │ │ + @ instruction: 0xf0401350 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r7, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - str pc, [sp, #-2889] @ 0xfffff4b7 │ │ │ │ - ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef01e │ │ │ │ - ldcge 4, cr15, [pc, #-252]! @ 0x66980 │ │ │ │ - strle r0, [r2, #-340] @ 0xfffffeac │ │ │ │ - @ instruction: 0xf1400594 │ │ │ │ - @ instruction: 0xf1a18250 │ │ │ │ - bcs 0x1a72ac │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0x6f298 │ │ │ │ - ldcge 4, cr15, [r1, #-252]! @ 0xffffff04 │ │ │ │ - andls r2, r2, r0, lsl #4 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ + ldr pc, [r1, #-3421] @ 0xfffff2a3 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x1324a22 │ │ │ │ + @ instruction: 0xf8d5e50d │ │ │ │ + ldreq r2, [r4, r8, asr #1] │ │ │ │ + @ instruction: 0xf01ed503 │ │ │ │ + @ instruction: 0xf43f0f0e │ │ │ │ + cmpeq r4, pc, lsr sp │ │ │ │ + ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ + subhi pc, pc, #64, 2 │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + andcs sl, r0, #3136 @ 0xc40 │ │ │ │ + strls r9, [r4], -r2 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - andls r7, r5, #0, 12 │ │ │ │ + andls ip, r5, #0, 14 │ │ │ │ @ instruction: 0xf7fd9203 │ │ │ │ - strbt pc, [sl], #3603 @ 0xe13 @ │ │ │ │ + strbt pc, [fp], #3605 @ 0xe15 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0x66ab8 @ │ │ │ │ + ldrbtmi pc, [pc], #-36 @ 0x66a74 @ │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ - strbt pc, [r2], #3817 @ 0xee9 @ │ │ │ │ + strbt pc, [r3], #3819 @ 0xeeb @ │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ + ldcge 4, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ smlabteq fp, r4, r3, pc @ │ │ │ │ strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstls fp, r8, lsl #12 │ │ │ │ - addshi pc, r7, #64 @ 0x40 │ │ │ │ - movweq lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf8d5a906 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - strcs r2, [r0, -r0, lsl #12] │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ - andscs lr, r0, #-1056964608 @ 0xc1000000 │ │ │ │ + @ instruction: 0xf0409009 │ │ │ │ + stmib sp, {r1, r2, r4, r7, r9, pc}^ │ │ │ │ + strtmi r3, [r8], -sl, lsl #2 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + strcs sl, [r0], #-2310 @ 0xfffff6fa │ │ │ │ + @ instruction: 0xf0032500 │ │ │ │ + strls r0, [r8], -pc, lsl #6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + andscs lr, r0, #-1040187392 @ 0xc2000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - eorcs sl, r0, #62976 @ 0xf600 │ │ │ │ + eorcs sl, r0, #63232 @ 0xf700 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0020f1b3 │ │ │ │ - ldrhi pc, [ip], #0 │ │ │ │ + ldrhi pc, [r9], #0 │ │ │ │ @ instruction: 0x81a6f200 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - @ instruction: 0xf5b38540 │ │ │ │ + @ instruction: 0xf5b3853d │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - blcs 0x87f5c │ │ │ │ - stclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ + blcs 0x87f0c │ │ │ │ + stclge 4, cr15, [r2], #508 @ 0x1fc │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019407 │ │ │ │ - vst4.8 {d24-d27}, [pc :128], ip │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049107 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0019406 │ │ │ │ + vst4.8 {d24-d27}, [pc :128], r9 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, fp, r1 │ │ │ │ + andshi pc, r8, r1 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - ldrbt pc, [fp], #-4053 @ 0xfffff02b @ │ │ │ │ + ldrbt pc, [ip], #-4055 @ 0xfffff029 @ │ │ │ │ ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ - svcge 0x0060f57f │ │ │ │ + svcge 0x0061f57f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - strbt pc, [lr], #-3835 @ 0xfffff105 @ │ │ │ │ + strbt pc, [pc], #-3837 @ 0x66b64 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r7], #-1290 @ 0xfffffaf6 │ │ │ │ - mcr2 7, 7, pc, cr2, cr8, {7} @ │ │ │ │ - @ instruction: 0xf8d5e454 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ + mcr2 7, 7, pc, cr4, cr8, {7} @ │ │ │ │ + @ instruction: 0xf8d5e455 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r6, r7, r9, ip, lr} │ │ │ │ - @ instruction: 0xf0039208 │ │ │ │ - andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ - andls r4, r6, #40, 12 @ 0x2800000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + stmdbge r6, {r0, r1, r9, lr} │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strtmi r3, [r8], -r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - rsceq r5, r4, #64, 4 │ │ │ │ - @ instruction: 0xf04f9207 │ │ │ │ + andcs r9, r1, #-805306368 @ 0xd0000000 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + rsceq r0, r4, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf04f920b │ │ │ │ @ instruction: 0xf1000202 │ │ │ │ - @ instruction: 0xf7f882f6 │ │ │ │ - strt pc, [pc], #-3655 @ 0x66c28 │ │ │ │ + @ instruction: 0xf7f882f5 │ │ │ │ + ldrt pc, [r0], #-3657 @ 0xfffff1b7 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r7], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2l 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ - rsbcs lr, r0, #318767104 @ 0x13000000 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ + ldc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ + rsbcs lr, r0, #20, 8 @ 0x14000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - vcge.s8 q4, q8, q4 │ │ │ │ - blcs 0x886ff4 │ │ │ │ - strhi pc, [r1, #-0]! │ │ │ │ + vcge.s8 q4, q8, │ │ │ │ + blcs 0x886fb0 │ │ │ │ + ldrhi pc, [lr, #-0] │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x88080 │ │ │ │ - ldcge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0x88030 │ │ │ │ + ldcge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x66ca0 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b38719 │ │ │ │ + @ instruction: 0xf5b38716 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #3108 @ 0xc24 │ │ │ │ + movwcs sl, #3109 @ 0xc25 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffe17 │ │ │ │ - @ instruction: 0xf8d5bbe3 │ │ │ │ + @ instruction: 0xf7fffe19 │ │ │ │ + @ instruction: 0xf8d5bbe4 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ - andls r5, r8, #192, 4 │ │ │ │ - @ instruction: 0xf0032201 │ │ │ │ - andls r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ andls r5, r7, #64, 4 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #-805306368 @ 0xd0000000 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - addhi pc, fp, #64 @ 0x40 │ │ │ │ + addhi pc, sl, #64 @ 0x40 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ - bllt 0xff024d08 │ │ │ │ + ldc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + bllt 0xff064cc4 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r4, r4, asr #7] @ │ │ │ │ - strbne pc, [r1], -r4, asr #7 @ │ │ │ │ - vmlsl.u8 q9, d4, d2 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - tstls fp, r8 │ │ │ │ - subhi pc, r7, #0 │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + strcc pc, [r3, -r4, asr #7] │ │ │ │ + subne pc, r1, r4, asr #7 │ │ │ │ + strbpl pc, [r0], r4, asr #7 @ │ │ │ │ + @ instruction: 0xf0042a02 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + tstls ip, r9, lsl #14 │ │ │ │ + subhi pc, r6, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - @ instruction: 0xf8d5821e │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - @ instruction: 0xf04f2a01 │ │ │ │ - strls r0, [sl], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf04fa906 │ │ │ │ - @ instruction: 0xf0030400 │ │ │ │ - @ instruction: 0xf04f030f │ │ │ │ - strls r0, [ip, -r2, lsl #4] │ │ │ │ - stmib sp, {r0, r2, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8d5821d │ │ │ │ + bcs 0xb2f1c │ │ │ │ + stmdbge r6, {r0, r2, r3, ip, pc} │ │ │ │ + strls r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ + streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ + streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ + stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0004506 │ │ │ │ - @ instruction: 0xf7f88206 │ │ │ │ - @ instruction: 0xf7fffda7 │ │ │ │ - @ instruction: 0xf3c4bb8f │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - tstls r8, fp │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf10002a1 │ │ │ │ - @ instruction: 0xf8d58122 │ │ │ │ - stmdbge r6, {r3, r7, ip, sp} │ │ │ │ - strtmi r9, [r8], -fp │ │ │ │ - @ instruction: 0xf003920a │ │ │ │ + @ instruction: 0xf7f88205 │ │ │ │ + @ instruction: 0xf7fffda9 │ │ │ │ + @ instruction: 0xf3c4bb90 │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + andls r0, r9, fp, lsl #2 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + @ instruction: 0xf10002a0 │ │ │ │ + @ instruction: 0xf8d58120 │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r6, {r0, r1, r3, r8, ip, pc} │ │ │ │ + @ instruction: 0xf0039208 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - stmib sp, {r0, r3, r9, sl, ip, pc}^ │ │ │ │ + stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fffdff │ │ │ │ - @ instruction: 0xf8d5bb71 │ │ │ │ + @ instruction: 0xf7fffe01 │ │ │ │ + @ instruction: 0xf8d5bb72 │ │ │ │ andcs r3, r0, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strls r5, [sl, #-1088] @ 0xfffffbc0 │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fffde3 │ │ │ │ - @ instruction: 0xf5b3bb55 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + vabal.u8 q8, d4, d11 │ │ │ │ + strls r5, [fp, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + @ instruction: 0xf7fffde5 │ │ │ │ + @ instruction: 0xf5b3bb56 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #156, 8 @ 0x9c000000 │ │ │ │ + subcs r8, r0, #-1728053248 @ 0x99000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b38483 │ │ │ │ + @ instruction: 0xf5b38480 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - vqdmulh.s d26, d31, d0 │ │ │ │ + vqdmulh.s d26, d31, d1 │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91074293 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0x66e1c │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ - blge 0x1b64020 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-264 @ 0xfffffef8 │ │ │ │ + blge 0x1ba3fdc │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffe89 │ │ │ │ - cmpcs r0, fp, lsr #22 │ │ │ │ + @ instruction: 0xf7fffe8b │ │ │ │ + cmpcs r0, ip, lsr #22 │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #236, 6 @ 0xb0000003 │ │ │ │ - bicshi pc, sp, #0 │ │ │ │ + addsmi r8, r3, #-1543503869 @ 0xa4000003 │ │ │ │ + bicshi pc, sl, #0 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - blge 0x1664048 │ │ │ │ + blge 0x16a4004 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + andmi pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - blx 0xff624e60 │ │ │ │ - bllt 0x3a4e6c │ │ │ │ + streq pc, [pc], #-4 @ 0x66e20 │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + blx 0xff6a4e1c │ │ │ │ + bllt 0x3e4e28 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - movthi pc, #57344 @ 0xe000 @ │ │ │ │ + movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #1811939328 @ 0x6c000000 │ │ │ │ + eorcs r8, r0, #24, 6 @ 0x60000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - @ instruction: 0xf44fab38 │ │ │ │ + @ instruction: 0xf44fab39 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r2, r8, #64, 22 @ 0x10000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, r7, #-2130706432 @ 0x81000000 │ │ │ │ - @ instruction: 0xf47f9409 │ │ │ │ - stmdbge r6, {r2, r5, r8, r9, fp, sp, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r7, #64, 22 @ 0x10000 │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r3, r8, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf47f9406 │ │ │ │ + stmdbge r6, {r0, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fffbe1 │ │ │ │ - @ instruction: 0xf5b3bae5 │ │ │ │ + @ instruction: 0xf7fffbe3 │ │ │ │ + @ instruction: 0xf5b3bae6 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #-1929379840 @ 0x8d000000 │ │ │ │ - ldrbhi pc, [sl], #-0 @ │ │ │ │ + addsmi r8, r3, #-1979711488 @ 0x8a000000 │ │ │ │ + ldrbhi pc, [r7], #-0 @ │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0x4e40d4 │ │ │ │ + blge 0x524090 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1076f70 │ │ │ │ - strthi pc, [pc], -r0 │ │ │ │ + blcs 0x1076f2c │ │ │ │ + strthi pc, [ip], -r0 │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - blge 0x1e40ec │ │ │ │ + blge 0x2240a8 │ │ │ │ movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf47f2406 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r3, r8, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf47f9406 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7ffffc5 │ │ │ │ - stmdbcs sp, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffffc7 │ │ │ │ + stmdbcs sp, {r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ - stmdbcs sp, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - ldr r2, [r0, #513]! @ 0x201 │ │ │ │ - andcs r9, r0, fp, lsl #6 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - blcs 0x6bf764 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, sl, #64, 4 │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107764 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r8, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a398 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff9a4f50 │ │ │ │ - blt 0xfe2e4f70 │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r0, r0, r9, lsl #6 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a28355 │ │ │ │ - blcs 0x227c98 │ │ │ │ - bicshi pc, pc, r0, lsl #4 │ │ │ │ - bcs 0x1b58a8 │ │ │ │ - strbthi pc, [r5], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffcf3 │ │ │ │ - movwcs fp, #27237 @ 0x6a65 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - stmib sp, {r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstcs r0, r9, lsl #4 │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - andcs r9, r0, fp │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a281c0 │ │ │ │ - blcs 0x227ce4 │ │ │ │ - @ instruction: 0x81b9f200 │ │ │ │ - bcs 0x1b58f4 │ │ │ │ - ldrhi pc, [r7, r0, lsl #4] │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffccd │ │ │ │ - movwcs fp, #27199 @ 0x6a3f │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r2 │ │ │ │ - movweq lr, #39373 @ 0x99cd │ │ │ │ - bcs 0x6af020 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, fp, r0, asr #4 │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1107684 │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r2, r4, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a478 │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1da5030 │ │ │ │ - blt 0x6e5050 │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - movwls r0, #24658 @ 0x6052 │ │ │ │ - rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf04f9209 │ │ │ │ - andls r0, r8, #0, 4 │ │ │ │ - bge 0xfe427c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fffba3 │ │ │ │ - @ instruction: 0xf3c4b9f8 │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - subseq r2, r2, r1, lsl #6 │ │ │ │ - andls r9, sl, #402653184 @ 0x18000000 │ │ │ │ - rsclt r2, r2, #0, 6 │ │ │ │ - andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - bge 0x8e42b4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fffb87 │ │ │ │ - @ instruction: 0xf7f8b9dc │ │ │ │ - @ instruction: 0xf7fffb4b │ │ │ │ - @ instruction: 0xf8d5b9d8 │ │ │ │ - andcs r3, r0, r8, lsl #1 │ │ │ │ - strls r2, [sl], #-256 @ 0xffffff00 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sp, lr}^ │ │ │ │ + ldr r2, [r1, #513]! @ 0x201 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + @ instruction: 0x960a2b19 │ │ │ │ + stmib sp, {r3, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a38429 │ │ │ │ - bcs 0x2279f4 │ │ │ │ - teqphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1b5e04 │ │ │ │ - ldrthi pc, [r3], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf1a3838a │ │ │ │ + bcs 0x227804 │ │ │ │ + andhi pc, r5, #0, 4 │ │ │ │ + blcs 0x1b5c14 │ │ │ │ + strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffb29 │ │ │ │ - movwcs fp, #27062 @ 0x69b6 │ │ │ │ + @ instruction: 0xf7fffae9 │ │ │ │ + movwcs fp, #27277 @ 0x6a8d │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ - andcs r3, r0, r8, lsl #1 │ │ │ │ - strls r2, [sl], #-256 @ 0xffffff00 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sp, lr}^ │ │ │ │ + andcs r2, r0, r8, lsl #1 │ │ │ │ + tstcs r0, fp, lsl #2 │ │ │ │ + movwls r2, #43545 @ 0xaa19 │ │ │ │ + stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a383f2 │ │ │ │ - bcs 0x227a40 │ │ │ │ - mrshi pc, R11_fiq @ │ │ │ │ - blcs 0x1b5e50 │ │ │ │ - strhi pc, [sl], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ + @ instruction: 0xf1a28354 │ │ │ │ + blcs 0x227c50 │ │ │ │ + bicshi pc, pc, r0, lsl #4 │ │ │ │ + bcs 0x1b5860 │ │ │ │ + strbthi pc, [r4], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffba9 │ │ │ │ - movwcs fp, #27025 @ 0x6991 │ │ │ │ + @ instruction: 0xf7fffcf7 │ │ │ │ + movwcs fp, #27240 @ 0x6a68 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fffafb │ │ │ │ - @ instruction: 0xf8d5b988 │ │ │ │ - andcs r3, r0, r8, lsl #1 │ │ │ │ - strls r2, [sl], #-256 @ 0xffffff00 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sl, ip, sp, lr}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a383a6 │ │ │ │ - bcs 0x227a94 │ │ │ │ - rschi pc, r1, r0, lsl #4 │ │ │ │ - blcs 0x1b5ea4 │ │ │ │ - strhi pc, [r7], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ + stmib sp, {r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + strcs r6, [r0, -sl, lsl #2] │ │ │ │ + ldrdne pc, [r8], r5 │ │ │ │ + andls r2, r8, #0, 12 │ │ │ │ + stmib sp, {r0, r3, r4, r8, fp, sp}^ │ │ │ │ + vabd.s8 d22, d0, d6 │ │ │ │ + @ instruction: 0xf1a181c0 │ │ │ │ + blcs 0x227c9c │ │ │ │ + @ instruction: 0x81b9f200 │ │ │ │ + stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ + ldrhi pc, [r6, r0, lsl #4] │ │ │ │ + @ instruction: 0xf001e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffad9 │ │ │ │ - movwcs fp, #26982 @ 0x6966 │ │ │ │ + @ instruction: 0xf7fffcd1 │ │ │ │ + movwcs fp, #27202 @ 0x6a42 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ andcs r2, r0, r8, lsl #1 │ │ │ │ - strls r2, [sl], #-256 @ 0xffffff00 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sl, ip, sp, lr}^ │ │ │ │ + tstcs r0, fp, lsl #2 │ │ │ │ + movwls r2, #43545 @ 0xaa19 │ │ │ │ + stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a28391 │ │ │ │ - blcs 0x227ee0 │ │ │ │ - adcshi pc, fp, r0, lsl #4 │ │ │ │ - bcs 0x1b5af0 │ │ │ │ - strhi pc, [r5, -r0, lsl #4] │ │ │ │ + @ instruction: 0xf1a2818a │ │ │ │ + blcs 0x227ce8 │ │ │ │ + orrshi pc, r3, r0, lsl #4 │ │ │ │ + bcs 0x1b58f8 │ │ │ │ + ldrhi pc, [r2], #512 @ 0x200 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffb59 │ │ │ │ - movwcs fp, #26945 @ 0x6941 │ │ │ │ + @ instruction: 0xf7fffa77 │ │ │ │ + movwcs fp, #27163 @ 0x6a1b │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fffaab │ │ │ │ - andcs fp, r0, #56, 18 @ 0xe0000 │ │ │ │ + vqshl.u64 q15, q10, #4 │ │ │ │ + @ instruction: 0xf0032203 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + subseq r2, r2, r1, lsl #6 │ │ │ │ + andls r9, sl, #402653184 @ 0x18000000 │ │ │ │ + @ instruction: 0xf414b2e2 │ │ │ │ + andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47f9208 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + blx 0xfea2502a │ │ │ │ + ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + movwls r0, #24658 @ 0x6052 │ │ │ │ + movwcs r9, #522 @ 0x20a │ │ │ │ + movwls fp, #33506 @ 0x82e2 │ │ │ │ + @ instruction: 0xf4149209 │ │ │ │ + @ instruction: 0xf47f4370 │ │ │ │ + stmdbge r6, {r0, r1, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q11, d0, d1[5] │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + blx 0xfe325062 │ │ │ │ + ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x142506e │ │ │ │ + ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + blcs 0x6af09c │ │ │ │ + strls r9, [fp], #-520 @ 0xfffffdf8 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + strthi pc, [r7], #-576 @ 0xfffffdc0 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x1107574 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r0, r4, r5, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a4f8 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe9a5200 │ │ │ │ - ldmdblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svccs 0x0070f414 │ │ │ │ - ldrbthi pc, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ - svceq 0x00ecf014 │ │ │ │ - stmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x435e40 │ │ │ │ - stmdbge r3!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r7, r6, sp, lsr #5 │ │ │ │ - andeq r7, r6, r3, lsr #5 │ │ │ │ - andeq r7, r6, pc, lsl #5 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r6, r6, r3, lsl #9 │ │ │ │ - andeq r7, r6, r5, lsl #5 │ │ │ │ + blx 0xba50b2 │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + blcs 0x6af0e8 │ │ │ │ + strls r9, [fp], #-520 @ 0xfffffdf8 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + mvnshi pc, #64, 4 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x1107528 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r3, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a544 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfeba50fe │ │ │ │ + ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + blx 0x2510c │ │ │ │ + stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + blcs 0x6af13c │ │ │ │ + strls r9, [fp], #-1544 @ 0xfffff9f8 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + @ instruction: 0x83a4f240 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x11074d4 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r0, r2, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a598 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xff7a5150 │ │ │ │ + stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + bcs 0x6af188 │ │ │ │ + strls r9, [fp], #-1544 @ 0xfffff9f8 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + orrhi pc, pc, #64, 4 │ │ │ │ + movteq pc, #418 @ 0x1a2 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + bcc 0x1107488 │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r1, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x32a5e4 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x17a519e │ │ │ │ + stmdblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + blx 0xfec251ac │ │ │ │ + ldmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffaa7 │ │ │ │ + @ instruction: 0xf414b933 │ │ │ │ + @ instruction: 0xf0402f70 │ │ │ │ + @ instruction: 0xf0148476 │ │ │ │ + @ instruction: 0xf47f0fec │ │ │ │ + @ instruction: 0xf004a92b │ │ │ │ + blcc 0xa7e40 │ │ │ │ + @ instruction: 0xf63f2b0f │ │ │ │ + andge sl, r1, #606208 @ 0x94000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r7, r6, r5, ror #4 │ │ │ │ + andeq r7, r6, fp, asr r2 │ │ │ │ + andeq r7, r6, r7, asr #4 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r7, r6, sp, lsr r2 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffb0f │ │ │ │ - stclvs 8, cr11, [fp, #-1000]! @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf7fffb33 │ │ │ │ + stclvs 8, cr11, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24491 @ 0x5fab @ │ │ │ │ + movwcs pc, #24495 @ 0x5faf @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8f0 │ │ │ │ - mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ - stmialt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4628b8f3 │ │ │ │ + mcr2 7, 6, pc, cr4, cr3, {7} @ │ │ │ │ + stmialt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffe8f │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffe93 │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fe3406 │ │ │ │ - @ instruction: 0xf7fff80f │ │ │ │ - @ instruction: 0xf1b3b8d6 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + rsclt r2, r4, #201326592 @ 0xc000000 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + movwcs r9, #5129 @ 0x1409 │ │ │ │ + @ instruction: 0xf7fe9306 │ │ │ │ + @ instruction: 0xf7fff813 │ │ │ │ + @ instruction: 0xf1b3b8d9 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26,d28}, [pc], ip │ │ │ │ + vst2.8 {d26,d28}, [pc] │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x16772c │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x1776b4 │ │ │ │ + tstls r7, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - vrshl.s8 d8, d19, d16 │ │ │ │ - @ instruction: 0xf5b383d1 │ │ │ │ + andls r3, r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vrshl.s8 d8, d18, d16 │ │ │ │ + @ instruction: 0xf5b383d0 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b385b1 │ │ │ │ + @ instruction: 0xf5b385b0 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ - @ instruction: 0xf5b385a3 │ │ │ │ + @ instruction: 0xf5b385a2 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fffc81 │ │ │ │ - bcs 0x4555d4 │ │ │ │ + @ instruction: 0xf7fffc85 │ │ │ │ + bcs 0x455598 │ │ │ │ movwcs sp, #6411 @ 0x190b │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf013830a │ │ │ │ + @ instruction: 0xf0138309 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f3ae76 │ │ │ │ - bcs 0x46536c │ │ │ │ - strdcs sp, [r1, -fp] │ │ │ │ - vpmax.s8 d15, d2, d1 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ - svcvc 0x0060f012 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mcrge 4, 2, pc, cr0, cr15, {3} @ │ │ │ │ - orrcs lr, r0, #62128128 @ 0x3b40000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - blcs 0x703b8 │ │ │ │ - stmiage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9ccf7f6 │ │ │ │ - stmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f3ae77 │ │ │ │ + stmdbcs pc, {r0, r1, r2, r5, fp, ip, sp, lr, pc} @ │ │ │ │ + andcs sp, r1, #4112384 @ 0x3ec000 │ │ │ │ + @ instruction: 0xf412408a │ │ │ │ + @ instruction: 0xf47f0faa │ │ │ │ + @ instruction: 0xf012ae47 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + strb sl, [lr, r1, asr #28]! │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x673d0 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #144, 16 @ 0x900000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9b2f7f6 │ │ │ │ - ldmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs sl, #6319 @ 0x18af │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fff9d1 │ │ │ │ + orrcs fp, r0, #7208960 @ 0x6e0000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8c3a4 │ │ │ │ + ldmge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fff9b7 │ │ │ │ + orrcs fp, r0, #84, 16 @ 0x540000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8c3d8 │ │ │ │ + ldmdage sl!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + @ instruction: 0xf99cf7f6 │ │ │ │ + ldmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x67404 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6262 @ 0x1876 │ │ │ │ + andls r4, r6, #28 │ │ │ │ + adcshi pc, sl, #0 │ │ │ │ + @ instruction: 0xf47f429c │ │ │ │ + movwcs sl, #6237 @ 0x185d │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff997 │ │ │ │ - orrcs fp, r0, #3473408 @ 0x350000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - andsmi r0, ip, pc, lsl #4 │ │ │ │ - @ instruction: 0xf0009207 │ │ │ │ - addsmi r8, ip, #-1610612725 @ 0xa000000b │ │ │ │ - ldmdage r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - blx 0x13a542c │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf7fffa51 │ │ │ │ + vst2.8 {d27-d28}, [pc :64], ip │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x177828 │ │ │ │ + tstls r7, r2, lsl #6 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, r4 │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r3, r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vqshl.s8 q4, q13, q0 │ │ │ │ + @ instruction: 0xf5b382c0 │ │ │ │ + @ instruction: 0xf0006f74 │ │ │ │ + @ instruction: 0xf5b38488 │ │ │ │ + @ instruction: 0xf0006f7c │ │ │ │ + @ instruction: 0xf5b3847a │ │ │ │ + @ instruction: 0xf47f6f70 │ │ │ │ + stmdbge r6, {r0, r4, r5, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vsubl.s8 q9, d0, d29 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fefbcb │ │ │ │ + @ instruction: 0xf44fbfee │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-6 │ │ │ │ - ldrbthi pc, [sl], #-0 @ │ │ │ │ - sbchi pc, r0, #0, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + bichi pc, pc, #0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + subhi pc, pc, #0, 4 │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b383ac │ │ │ │ + @ instruction: 0xf47f7f40 │ │ │ │ + movwcs sl, #2063 @ 0x80f │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, r7, #603979776 @ 0x24000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + vst2.8 {d3-d6}, [r4], r3 │ │ │ │ + andls r6, r8, #64, 8 @ 0x40000000 │ │ │ │ + svcvs 0x0040f5b4 │ │ │ │ + @ instruction: 0xf47e9306 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefb05 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmlal.s q8, d0, d1[4] │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r1, #37828 @ 0x93c4 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-778 @ 0xfffffcf6 │ │ │ │ + blx 0x1da54cc │ │ │ │ + svclt 0x00a5f7fe │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049107 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vst2. {d24-d27}, [pc :256], r0 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + adcshi pc, r7, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - strhi pc, [r8], #0 │ │ │ │ - svcvs 0x007cf5b3 │ │ │ │ - ldrbthi pc, [sl], #-0 @ │ │ │ │ + ldrbhi pc, [r3], #-0 @ │ │ │ │ + svcvs 0x0078f5b3 │ │ │ │ + strbhi pc, [r5], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svcge 0x00b6f47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorcs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + addne pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0xff225486 │ │ │ │ - svclt 0x00eaf7fe │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #1006632963 @ 0x3c000003 │ │ │ │ + blx 0x14a5532 │ │ │ │ + svclt 0x0073f7fe │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087e14 │ │ │ │ - @ instruction: 0x83acf000 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - stmdage fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - movwls r4, #41219 @ 0xa103 │ │ │ │ - movwne lr, #35277 @ 0x89cd │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x67500 │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - svcge 0x00f9f47e │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xa54e6 │ │ │ │ - svclt 0x00baf7fe │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r7 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf0040110 │ │ │ │ + addmi r0, fp, #15 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-8 │ │ │ │ + tstphi r0, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst2.8 {d24-d27}, [pc], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + svcge 0x008cf47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbeq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + subscc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r1, #37828 @ 0x93c4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r1, #29824 @ 0x7480 │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fefa6f │ │ │ │ - @ instruction: 0xf44fbfa1 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ - mvnshi pc, #0 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - @ instruction: 0xf5b382b7 │ │ │ │ - @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b38453 │ │ │ │ - @ instruction: 0xf0006f78 │ │ │ │ - @ instruction: 0xf5b38445 │ │ │ │ - @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefb4b │ │ │ │ - @ instruction: 0xf44fbf6f │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x1679f4 │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - addsmi r8, r3, #16, 6 @ 0x40000000 │ │ │ │ - movwhi pc, #12288 @ 0x3000 @ │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefa9f │ │ │ │ - orrcs fp, r0, #276 @ 0x114 │ │ │ │ - tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ - vsubl.s8 q9, d30, d0 │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf74 │ │ │ │ - andcs fp, r1, #790528 @ 0xc1000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ + blx 0xfe9a5584 │ │ │ │ + svclt 0x0049f7fe │ │ │ │ + vsubw.s8 q9, , d0 │ │ │ │ + addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ + andseq pc, r0, #-536870900 @ 0xe000000c │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + svcge 0x0078f47e │ │ │ │ + blt 0xff1a55c8 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ movwls r0, #29455 @ 0x730f │ │ │ │ movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ - svclt 0x0026f7fe │ │ │ │ - @ instruction: 0xf67f2a0f │ │ │ │ - movwcs sl, #7820 @ 0x1e8c │ │ │ │ - @ instruction: 0xf4134093 │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138190 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [lr], -fp, lsr #25 │ │ │ │ - @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #124, 28 @ 0x7c0 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf3c413c4 │ │ │ │ + movwls r3, #33795 @ 0x8403 │ │ │ │ + @ instruction: 0xf7fc9406 │ │ │ │ + @ instruction: 0xf7fefe8f │ │ │ │ + bcs 0x45729c │ │ │ │ + mcrge 6, 4, pc, cr13, cr15, {3} @ │ │ │ │ + addsmi r2, r3, r1, lsl #6 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - cmnphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + orrshi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ - orrcs lr, r0, #114294784 @ 0x6d00000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ + stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ + blcs 0x461010 │ │ │ │ + mrcge 6, 3, APSR_nzcv, cr13, cr15, {3} │ │ │ │ + blx 0xefe20 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf013817c │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + @ instruction: 0xe66eac75 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ + b 0x58be6c │ │ │ │ + @ instruction: 0xf0000203 │ │ │ │ + addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ + svcge 0x002cf47e │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf920f7f6 │ │ │ │ + mcrlt 7, 7, pc, cr11, cr14, {7} @ │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r3, r3, r3, lsl #4 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - movwcs sl, #7976 @ 0x1f28 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef91b │ │ │ │ - orrcs fp, r0, #3696 @ 0xe70 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - blcs 0x706f4 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - svcge 0x0009f47e │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b381cd │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + movwcs sl, #3853 @ 0xf0d │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef901 │ │ │ │ + andcs fp, r0, #204, 28 @ 0xcc0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8fcf7f6 │ │ │ │ - mcrlt 7, 6, pc, cr8, cr14, {7} @ │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ - vsubw.u8 q10, q2, d4 │ │ │ │ - stmib sp, {r2, r6, r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7fc4308 │ │ │ │ - @ instruction: 0xf7fefe19 │ │ │ │ - orrcs fp, r0, #2896 @ 0xb50 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ + movwls r4, #37636 @ 0x9304 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ + mrc2 7, 0, pc, cr14, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr14, {7} │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r3, r3, r3, lsl #4 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - blcs 0x70758 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf974f7f6 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - rsceq r9, r6, #-1879048192 @ 0x90000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - movwls r0, #33551 @ 0x830f │ │ │ │ - mcrge 5, 6, pc, cr3, cr14, {1} @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf870f7f5 │ │ │ │ - mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #805306376 @ 0x30000008 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef979 │ │ │ │ + vmull.p8 , d20, d16 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r1, r7, #128, 6 │ │ │ │ + vmlal.u q8, d20, d2[5] │ │ │ │ + movwls r1, #41668 @ 0xa2c4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf53e9308 │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fef875 │ │ │ │ + @ instruction: 0xf44fbe88 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087bec │ │ │ │ - addshi pc, r4, #0 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - mcrge 4, 5, pc, cr5, cr14, {3} @ │ │ │ │ - subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - movwls r4, #41219 @ 0xa103 │ │ │ │ - movwne lr, #35277 @ 0x89cd │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x677cc │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr3, cr14, {3} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf986f7f5 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr4, cr14, {7} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + addhi pc, r3, #0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b38294 │ │ │ │ + @ instruction: 0xf47e7f40 │ │ │ │ + movwcs sl, #3753 @ 0xea9 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, r7, #603979776 @ 0x24000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + vst2.8 {d3-d6}, [r4], r3 │ │ │ │ + andls r6, r8, #64, 8 @ 0x40000000 │ │ │ │ + svcvs 0x0040f5b4 │ │ │ │ + @ instruction: 0xf47e9306 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fef98b │ │ │ │ + stmdbge r6, {r3, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6484628 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r1, #37828 @ 0x93c4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r1, #29824 @ 0x7480 │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fef909 │ │ │ │ - @ instruction: 0xf44fbe3b │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-778 @ 0xfffffcf6 │ │ │ │ + @ instruction: 0xf90ef7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr15, cr14, {7} │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049107 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vqsub.s8 q4, q8, q0 │ │ │ │ + @ instruction: 0xf5b380f8 │ │ │ │ + @ instruction: 0xf0006f74 │ │ │ │ + @ instruction: 0xf5b382c0 │ │ │ │ + @ instruction: 0xf0006f78 │ │ │ │ + @ instruction: 0xf5b382b2 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + stmdbge r6, {r0, r2, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef9ef │ │ │ │ + @ instruction: 0xf44fbe12 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91074293 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ - sbcshi pc, r0, #0 │ │ │ │ - rscshi pc, r8, r0, lsl #4 │ │ │ │ - svcvs 0x0074f5b3 │ │ │ │ - sbchi pc, r0, #0 │ │ │ │ - svcvs 0x0078f5b3 │ │ │ │ - adcshi pc, r2, #0 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr1, cr14, {3} │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-264 @ 0xfffffef8 │ │ │ │ + cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + mcrge 4, 1, pc, cr8, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf9eaf7f5 │ │ │ │ - mcrlt 7, 0, pc, cr14, cr14, {7} @ │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :256], r4 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - msrhi SPSR_xc, r0 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r2, r5, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef93b │ │ │ │ - vadd.f32 , q10, │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - @ instruction: 0xf8530395 │ │ │ │ - @ instruction: 0xf0bf1024 │ │ │ │ - @ instruction: 0xf7fefb3d │ │ │ │ - blcs 0x457430 │ │ │ │ - ldcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xf00e8 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf01380e0 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - str sl, [lr, #-3161]! @ 0xfffff3a7 │ │ │ │ - @ instruction: 0xf67f2a0f │ │ │ │ - tstcs r1, ip, lsr #26 │ │ │ │ - vpmax.s8 d15, d2, d1 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - ldclge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - svcvc 0x0060f012 │ │ │ │ + @ instruction: 0xf940f7f5 │ │ │ │ + stcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ + orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + eorne pc, r4, r3, asr r8 @ │ │ │ │ + blx 0x1223b8a │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr10, cr14, {7} │ │ │ │ + @ instruction: 0xf67f2b0f │ │ │ │ + andcs sl, r1, #3968 @ 0xf80 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + rschi pc, r0, r0, asr #32 │ │ │ │ + svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ - blcs 0x460d94 │ │ │ │ - ldcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0xf012c │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138097 │ │ │ │ + mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ + bcs 0x460d70 │ │ │ │ + stcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ + blx 0xafcc0 │ │ │ │ + pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ + @ instruction: 0xf47f0faa │ │ │ │ + @ instruction: 0xf012ac76 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - str sl, [ip, #-3085] @ 0xfffff3f3 │ │ │ │ + ldr sl, [lr, #-3184] @ 0xfffff390 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #640 @ 0x280 │ │ │ │ + andcs sl, r1, #28, 26 @ 0x700 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - addhi pc, r9, r0, asr #32 │ │ │ │ + addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - blge 0xff624b5c │ │ │ │ - movwcs lr, #1275 @ 0x4fb │ │ │ │ - bllt 0x1c65964 │ │ │ │ + stcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + blcs 0x460d2c │ │ │ │ + stcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ + blx 0xf0104 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf0138089 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + ldrbt sl, [ip], #3032 @ 0xbd8 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2812 @ 0xafc │ │ │ │ - bllt 0x825970 │ │ │ │ + movwcs fp, #2929 @ 0xb71 │ │ │ │ + blt 0xfffa5920 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + @ instruction: 0xf44fbb1f │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + bichi pc, r1, r0 │ │ │ │ + rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf44fadb9 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + stcge 4, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf80cf7f7 │ │ │ │ + stcllt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0x9a5950 │ │ │ │ + stcllt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r1 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], fp │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r5, #504]! @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r0, #504] @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0x43a39207 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fef807 │ │ │ │ - movwcs fp, #7529 @ 0x1d69 │ │ │ │ + @ instruction: 0xf7fefa09 │ │ │ │ + @ instruction: 0xf44fbd44 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + addmi r0, fp, #16, 2 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef90d │ │ │ │ + @ instruction: 0xf44fbd30 │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef8f5 │ │ │ │ + movwcs fp, #3352 @ 0xd18 │ │ │ │ + bllt 0x1f65a18 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + movwcs fp, #6994 @ 0x1b52 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf9caf7f6 │ │ │ │ + stclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef9c3 │ │ │ │ + @ instruction: 0xf3c4bd04 │ │ │ │ + stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ + strtmi r9, [r8], -r9, lsl #4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r4, [r6], #-1027 @ 0xfffffbfd │ │ │ │ + mrc2 7, 2, pc, cr4, cr5, {7} │ │ │ │ + ldcllt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + @ instruction: 0xf44fbb7e │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + addmi r0, fp, #16, 2 │ │ │ │ + cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef8b7 │ │ │ │ + movwcs fp, #3290 @ 0xcda │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefa1f │ │ │ │ - @ instruction: 0xf44fbd61 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + @ instruction: 0xf7fef991 │ │ │ │ + @ instruction: 0xf44fbcd2 │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - @ instruction: 0x81abf000 │ │ │ │ - rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0x81a3f000 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fad8c │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - ldclge 4, cr15, [pc, #-504]! @ 0x67804 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef897 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + rsclt r2, r4, #201326592 @ 0xc000000 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + movwcs r9, #1033 @ 0x409 │ │ │ │ + @ instruction: 0xf7fd9306 │ │ │ │ + @ instruction: 0xf7fefbe3 │ │ │ │ + blcs 0x96d98 │ │ │ │ + stclge 4, cr15, [sp, #-248] @ 0xffffff08 │ │ │ │ + stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1a59e0 │ │ │ │ - stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #1073741883 @ 0x4000003b │ │ │ │ - stclge 4, cr15, [pc, #-504]! @ 0x67824 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + orrcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwls r9, #37383 @ 0x9207 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ + ldc2l 7, cr15, [r8, #-976]! @ 0xfffffc30 │ │ │ │ + ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andscc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + adcseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf908f7f5 │ │ │ │ - stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r7, #-504] @ 0xfffffe08 │ │ │ │ + @ instruction: 0xffe4f7f4 │ │ │ │ + stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbspl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + subscs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8f0f7f5 │ │ │ │ - ldclt 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2937 @ 0xb79 │ │ │ │ - bllt 0x14a5a68 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c5 │ │ │ │ - andcs fp, r1, #448 @ 0x1c0 │ │ │ │ + @ instruction: 0xffdaf7f4 │ │ │ │ + ldcllt 7, cr15, [pc], #-1016 @ 0x67750 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9bef7f6 │ │ │ │ - stclt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r9, #98304 @ 0x18000 │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldrmi r9, [sl], -r6, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0x67aa4 │ │ │ │ - @ instruction: 0xf7f59407 │ │ │ │ - @ instruction: 0xf7fefe4f │ │ │ │ - movwcs fp, #3309 @ 0xced │ │ │ │ - bllt 0x1fa5ab0 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #1073741844 @ 0x40000014 │ │ │ │ - ldcge 4, cr15, [r9, #-504] @ 0xfffffe08 │ │ │ │ + andcs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffd0f7f4 │ │ │ │ + ldcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subsvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + adccs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8b2f7f5 │ │ │ │ - ldcllt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf98cf7f6 │ │ │ │ - stcllt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r9], #504 @ 0x1f8 │ │ │ │ + @ instruction: 0xffc6f7f4 │ │ │ │ + stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorsne pc, sp, #76546048 @ 0x4900000 │ │ │ │ + subsmi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf892f7f5 │ │ │ │ - ldclt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xffbcf7f4 │ │ │ │ + stcllt 7, cr15, [r1], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vmlal.u , d20, d3[4] │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - movwcs r2, #776 @ 0x308 │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff825b2e │ │ │ │ - stclt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7ffad48 │ │ │ │ - stmdbge r6, {r0, r3, r5, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - movwls r2, #29825 @ 0x7481 │ │ │ │ - @ instruction: 0xf7f49409 │ │ │ │ - @ instruction: 0xf7fefd73 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r7, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + adcsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffb2f7f4 │ │ │ │ + mrrclt 7, 15, pc, r7, cr14 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adccc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffa8f7f4 │ │ │ │ + mcrrlt 7, 15, pc, sp, cr14 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rscscc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff9ef7f4 │ │ │ │ + mcrrlt 7, 15, pc, r3, cr14 @ │ │ │ │ + movwvc pc, #63055 @ 0xf64f @ │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vsubl.s8 q9, d0, d14 │ │ │ │ + eormi r0, r3, r0, asr #4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + blmi 0xff552d9c │ │ │ │ + blls 0x441c44 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0010300 │ │ │ │ + vrshl.s64 d8, d11, d31 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc99 │ │ │ │ + stmdbge r6, {r2, r4, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc7f │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc65 │ │ │ │ + stmdbge r6, {r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc4b │ │ │ │ + @ instruction: 0xf44fbbc6 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + blge 0xffd24ecc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 4, pc, cr2, cr6, {7} │ │ │ │ + bllt 0xfed65cd8 │ │ │ │ + movtvs pc, #1103 @ 0x44f @ │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0x43a39207 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9206 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef943 │ │ │ │ + stmdbge r6, {r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffdf │ │ │ │ - stmdbge r6, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff73 │ │ │ │ + stmdbge r6, {r1, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffd5 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q9, d0, d5 │ │ │ │ + @ instruction: 0xf7feff69 │ │ │ │ + stmdbge r6, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff5f │ │ │ │ + stmdbge r6, {r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q9, d16, d1[3] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff55 │ │ │ │ + stmdbge r6, {r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffcb │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff4b │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q9, d16, d29 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffc1 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff41 │ │ │ │ + stmdbge r6, {r2, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q8, d0, d1[3] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff37 │ │ │ │ + stmdbge r6, {r1, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ + vmov.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff2d │ │ │ │ + stmdbge r6, {r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vrshr.s64 d19, d29, #64 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff23 │ │ │ │ + stmdbge r6, {r1, r2, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vrshr.s64 d16, d13, #64 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff19 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q8, d16, d1[7] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff0f │ │ │ │ + stmdbge r6, {r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vsubl.s8 q10, d0, d13 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff05 │ │ │ │ + stmdbge r6, {r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffb7 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefefb │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ + vrshr.s64 d22, d29, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffad │ │ │ │ - stmdbge r6, {r0, r1, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefef1 │ │ │ │ + stmdbge r6, {r2, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffa3 │ │ │ │ - stmdbge r6, {r0, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefee7 │ │ │ │ + stmdbge r6, {r1, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff99 │ │ │ │ - @ instruction: 0xf64fbc3f │ │ │ │ - vsubw.s8 , q0, d15 │ │ │ │ - andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - stclge 4, cr15, [sp], #-504 @ 0xfffffe08 │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - strhi pc, [r2, #1] │ │ │ │ - blx 0xfec24532 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcscs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67c48 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ - ldclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf7fefedd │ │ │ │ + tstcs r0, #0, 22 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcvc 0x0080f1b2 │ │ │ │ + vhadd.s8 , q0, │ │ │ │ + bcs 0x88108 │ │ │ │ + rschi pc, lr, r0 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + b 0x1687e8 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vand q4, q0, q6 │ │ │ │ + @ instruction: 0xf5b381a1 │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + vrhadd.s8 q4, q8, q6 │ │ │ │ + blcs 0x8876c │ │ │ │ + subshi pc, r6, #0 │ │ │ │ + strbne pc, [r1], -r4, asr #7 @ │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + cdpcs 2, 0, cr8, cr3, cr11, {4} │ │ │ │ + adchi pc, r7, #0 │ │ │ │ + @ instruction: 0xf0002e01 │ │ │ │ + @ instruction: 0xf41482be │ │ │ │ + @ instruction: 0xf0410300 │ │ │ │ + @ instruction: 0xf004807e │ │ │ │ + movwls r0, #41487 @ 0xa20f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149206 │ │ │ │ + movwls r4, #37488 @ 0x9270 │ │ │ │ + bge 0xffea50c0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorcc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf9c4f7f6 │ │ │ │ + blt 0xfeea5ecc │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + vst2.16 {d11-d12}, [r4 :128]! │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r1, r0, lsl #30 │ │ │ │ + rscshi pc, fp, #0, 4 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + stmdbeq r3!, {r0, r1, r2, r3, r7, r8, r9, pc}^ │ │ │ │ + setend be │ │ │ │ + @ instruction: 0xf0038168 │ │ │ │ + blcc 0xa8b18 │ │ │ │ + vqdmulh.s d2, d1, d6 │ │ │ │ + andge r8, r1, #-1207959551 @ 0xb8000001 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + @ instruction: 0x000695b1 │ │ │ │ + andeq r9, r6, r7, ror r6 │ │ │ │ + @ instruction: 0x00067bbd │ │ │ │ + andeq r9, r6, pc, lsr #13 │ │ │ │ + andeq r9, r6, r5, ror r5 │ │ │ │ + andeq r9, r6, sp, lsr r1 │ │ │ │ + andeq r9, r6, sp, ror #1 │ │ │ │ + addseq lr, r0, r0, lsr r5 │ │ │ │ + svceq 0x0080f414 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf04f3206 │ │ │ │ + svclt 0x000b0401 │ │ │ │ + adcscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + rsbsvs pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67c7c │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2l 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ - bllt 0xffe25c94 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67cb0 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + blx 0x1aa5f48 │ │ │ │ + blt 0x1aa5f6c │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ - bllt 0xff7a5cc8 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addcs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + andls r0, sl, #82 @ 0x52 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strcs r4, [r1], #-520 @ 0xfffffdf8 │ │ │ │ + adcne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67ce4 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - mcrr2 7, 15, pc, r6, cr4 @ │ │ │ │ - bllt 0xff125cfc │ │ │ │ - movtvs pc, #1103 @ 0x44f @ │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + strls r9, [r7, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf7f69306 │ │ │ │ + @ instruction: 0xf7fefbf9 │ │ │ │ + movwcs fp, #2637 @ 0xa4d │ │ │ │ + stmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + addcs sl, r0, #528384 @ 0x81000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + sbcshi pc, sl, #0 │ │ │ │ + strhi pc, [r6, #-512] @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :128], r3 │ │ │ │ + vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + strbhi pc, [r2, #-0]! @ │ │ │ │ + ldrbhi pc, [lr, #576] @ 0x240 @ │ │ │ │ + subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vmin.s8 d8, d16, d9 │ │ │ │ + subcs r8, r0, #524288 @ 0x80000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + rsbcs r8, r0, #25427968 @ 0x1840000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + eorcs r8, r0, #112, 14 @ 0x1c00000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + strtmi sl, [r1], -sp, asr #20 │ │ │ │ + @ instruction: 0xf7f2a806 │ │ │ │ + @ instruction: 0xf8d5fd7b │ │ │ │ + andcs r3, r1, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + strtmi r0, [r8], -pc, lsl #6 │ │ │ │ + blx 0x1ea6016 │ │ │ │ + blt 0x1a6034 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0x43a39207 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefe8d │ │ │ │ - @ instruction: 0xf44fbbaf │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - blge 0xff764f3c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf93ef7f6 │ │ │ │ - bllt 0xfe7a5d48 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcsne pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff6ef7f4 │ │ │ │ - bllt 0xfe525d5c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscsvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff64f7f4 │ │ │ │ - bllt 0xfe2a5d70 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff5af7f4 │ │ │ │ - bllt 0x2025d84 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbccs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff50f7f4 │ │ │ │ - bllt 0x1da5d98 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbcc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff46f7f4 │ │ │ │ - bllt 0x1b25dac │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff3cf7f4 │ │ │ │ - bllt 0x18a5dc0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subeq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff32f7f4 │ │ │ │ - bllt 0x1625dd4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andsvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff28f7f4 │ │ │ │ - bllt 0x13a5de8 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcscc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff1ef7f4 │ │ │ │ - bllt 0x1125dfc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addseq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff14f7f4 │ │ │ │ - bllt 0xea5e10 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsceq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff0af7f4 │ │ │ │ - bllt 0xc25e24 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff00f7f4 │ │ │ │ - bllt 0x9a5e38 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subsmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr6, cr4, {7} │ │ │ │ - bllt 0x725e4c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr12, cr4, {7} @ │ │ │ │ - bllt 0x4a5e60 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr2, cr4, {7} @ │ │ │ │ - bllt 0x225e74 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr8, cr4, {7} │ │ │ │ - blt 0xfffa5e88 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16ca98 │ │ │ │ - @ instruction: 0xf1b20203 │ │ │ │ - suble r7, r1, r0, lsl #31 │ │ │ │ - adchi pc, ip, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - addcs r8, r0, #239 @ 0xef │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - cmpphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x81a2f200 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - eorshi pc, fp, #0, 4 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - vmov.i32 q12, #50944 @ 0x0000c700 │ │ │ │ - cdpcs 6, 0, cr1, cr2, cr1, {2} │ │ │ │ - addhi pc, ip, #0 │ │ │ │ - @ instruction: 0xf0002e03 │ │ │ │ - cdpcs 2, 0, cr8, cr1, cr8, {5} │ │ │ │ - adcshi pc, pc, #0 │ │ │ │ - movweq pc, #1044 @ 0x414 @ │ │ │ │ - rsbshi pc, r9, r1, asr #32 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf0042306 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf4142308 │ │ │ │ - @ instruction: 0xf47e4270 │ │ │ │ - stmdbge r6, {r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9bf │ │ │ │ - movwcs fp, #2740 @ 0xab4 │ │ │ │ - stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0x88b24 │ │ │ │ - orrshi pc, r0, #0 │ │ │ │ - rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ - msrhi SPSR_xc, r1, lsl #2 │ │ │ │ - movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x1f6b4c │ │ │ │ - msrhi SPSR_sc, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r9, r6, r9, ror #11 │ │ │ │ - andeq r9, r6, pc, lsr #13 │ │ │ │ - andeq r7, r6, r7, lsl #24 │ │ │ │ - andeq r9, r6, r7, ror #13 │ │ │ │ - andeq r9, r6, sp, lsr #11 │ │ │ │ - andeq r9, r6, sp, ror r1 │ │ │ │ - andeq r9, r6, pc, lsr #2 │ │ │ │ - addseq lr, r0, r0, lsr r5 │ │ │ │ - svceq 0x0080f414 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - stmdbge r6, {r0, r6, r9, ip} │ │ │ │ - @ instruction: 0xf04f920b │ │ │ │ - svclt 0x000b0401 │ │ │ │ - rscscs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - adcvs pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x1925f94 │ │ │ │ - blt 0x1965fb8 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, sl, #82 @ 0x52 │ │ │ │ - andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - sbcsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f69407 │ │ │ │ - @ instruction: 0xf7fefbf3 │ │ │ │ - movwcs fp, #2632 @ 0xa48 │ │ │ │ - ldmlt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #124, 20 @ 0x7c000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - sbcshi pc, sl, #0 │ │ │ │ - strhi pc, [r3, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :128], r0 │ │ │ │ - vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [lr, #-0] @ │ │ │ │ - ldrbhi pc, [sl, #576] @ 0x240 @ │ │ │ │ - subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vmin.s8 d8, d16, d3 │ │ │ │ - subcs r8, r0, #252, 12 @ 0xfc00000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #23855104 @ 0x16c0000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #27787264 @ 0x1a80000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r8, asr #20 │ │ │ │ - @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf8d5fd55 │ │ │ │ - andcs r3, r1, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1d26062 │ │ │ │ - ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ subpl pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - sbcne pc, r4, r4, asr #7 │ │ │ │ vmlsl.u8 , d4, d1 │ │ │ │ vrsubhn.i16 d21, q2, q0 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - andls r4, sl, r3, lsl #6 │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - smlabtvs r6, sp, r9, lr │ │ │ │ - strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ - andls r9, r9, r8, lsl #6 │ │ │ │ - bcs 0x20d0e0 │ │ │ │ + strls r3, [r6], -r3, lsl #8 │ │ │ │ + bcs 0x20d084 │ │ │ │ rsbshi pc, r5, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ addeq r0, r0, #1610612742 @ 0x60000006 │ │ │ │ strdeq r0, [r3], #-20 @ 0xffffffec │ │ │ │ andseq r0, fp, pc, lsr #32 │ │ │ │ @ instruction: 0xf64a0007 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vrsra.s64 d21, d29, #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9c9 │ │ │ │ - vmla.i8 , q13, q5 │ │ │ │ + @ instruction: 0xf7fef9cf │ │ │ │ + vmla.i8 , q13, │ │ │ │ vsubl.s8 q8, d16, d25 │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9b5 │ │ │ │ - @ instruction: 0xf649b9b6 │ │ │ │ + @ instruction: 0xf7fef9bb │ │ │ │ + @ instruction: 0xf649b9bb │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ vqdmlal.s , d16, d1[3] │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9a1 │ │ │ │ - blcs 0x3d67cc │ │ │ │ - stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strbvc pc, [sp], #1606 @ 0x646 @ │ │ │ │ - ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7fef9a7 │ │ │ │ + blcs 0x3d6794 │ │ │ │ + stccs 15, cr11, [sp], {8} │ │ │ │ + subsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - @ instruction: 0xf6492300 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - movwcc r0, #4613 @ 0x1205 │ │ │ │ + @ instruction: 0xf6462300 │ │ │ │ + @ instruction: 0xf2c07495 │ │ │ │ + movwcc r0, #5138 @ 0x1412 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ svclt 0x0008429e │ │ │ │ @ instruction: 0xf7f64622 │ │ │ │ - @ instruction: 0xf7fef987 │ │ │ │ - @ instruction: 0xf3c4b988 │ │ │ │ - vaddl.u8 q9, d4, d3 │ │ │ │ - vaddw.u8 , q2, d0 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - andls r4, sl, r3, lsl #4 │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - andls r9, r9, r6, lsl #2 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - andls r9, fp, r8, lsl #6 │ │ │ │ - andls r0, r7, #32, 4 │ │ │ │ - blcs 0x45d1f4 │ │ │ │ - blcs 0x3dc240 │ │ │ │ - bcs 0x3d7dc8 │ │ │ │ + @ instruction: 0xf7fef98d │ │ │ │ + @ instruction: 0xf004b98d │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + movwls r5, #37120 @ 0x9100 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + tstls r6, r1, asr #6 │ │ │ │ + movwls r0, #45607 @ 0xb227 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + blcs 0x45d1a8 │ │ │ │ + blcs 0x3dc1f4 │ │ │ │ + bcs 0x3d7d7c │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ mrrcne 3, 0, r2, ip, cr0 │ │ │ │ @ instruction: 0xf649b319 │ │ │ │ vmlal.s q11, d0, d1[5] │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefa11 │ │ │ │ - vmul.i8 , q5, q7 │ │ │ │ + @ instruction: 0xf7fefa17 │ │ │ │ + vmla.i8 , q5, │ │ │ │ vsubl.s8 q8, d16, d25 │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9fd │ │ │ │ - stmdbcs r0, {r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ - ldclge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fefa03 │ │ │ │ + stmdbcs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldclge 4, cr15, [r4], {126} @ 0x7e │ │ │ │ vshl.s8 d18, d1, d7 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ bfi r0, r2, #4, #23 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - stmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 6, 0, cr8, cr3, cr10, {7} │ │ │ │ - strhi pc, [sl, -r0] │ │ │ │ + mcrcs 6, 0, r8, cr3, cr0, {7} │ │ │ │ + ldrhi pc, [r0, -r0] │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ - eoreq r8, r7, #4980736 @ 0x4c0000 │ │ │ │ - ldrhi pc, [r2, -r0, lsl #2]! │ │ │ │ + eoreq r8, r6, #6553600 @ 0x640000 │ │ │ │ + ldrhi pc, [r8, -r0, lsl #2]! │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r1, r2, r5, r6, r7, r9}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf53e2306 │ │ │ │ - stmdbge r6, {r1, r4, r6, r8, fp, sp, pc} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + rsceq r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #469762048 @ 0x1c000000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf53e9306 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefdef │ │ │ │ - vorr.i16 d27, #195 @ 0x00c3 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r5, r8, #0, 6 │ │ │ │ - vsubl.u8 q8, d4, d22 │ │ │ │ - movwls r4, #25091 @ 0x6203 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf7fefdf5 │ │ │ │ + vorr.i16 d27, #200 @ 0x00c8 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + andls r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + andls r5, fp, #0, 6 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, sl, #402653184 @ 0x18000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + eoreq r9, r2, #8, 4 @ 0x80000000 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + adccc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9a5 │ │ │ │ - @ instruction: 0xf649b8f2 │ │ │ │ + @ instruction: 0xf7fef9ab │ │ │ │ + @ instruction: 0xf649b8f7 │ │ │ │ vsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6490105 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ - blcs 0x68ac8 │ │ │ │ + blcs 0x68a7c │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef991 │ │ │ │ - @ instruction: 0xf3c4b8de │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - movwls r5, #34304 @ 0x8600 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #30214 @ 0x7606 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf414930b │ │ │ │ + @ instruction: 0xf7fef997 │ │ │ │ + @ instruction: 0xf004b8e3 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + movwls r5, #38400 @ 0x9600 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + strls r1, [r6], -r1, asr #6 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r2, #41731 @ 0xa303 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ ldrbvs pc, [r9, -r9, asr #12] @ │ │ │ │ streq pc, [r5, -r0, asr #5] │ │ │ │ sbcvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef969 │ │ │ │ - @ instruction: 0xf64ab8b6 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + @ instruction: 0xf7fef96f │ │ │ │ + @ instruction: 0xf64ab8bb │ │ │ │ + vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vrsra.s64 d21, d29, #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef955 │ │ │ │ - addcs fp, r0, #10616832 @ 0xa20000 │ │ │ │ + @ instruction: 0xf7fef95b │ │ │ │ + addcs fp, r0, #10944512 @ 0xa70000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a8d6 │ │ │ │ + @ instruction: 0xf3c4a8db │ │ │ │ strtmi r1, [r1], -r1, asr #12 │ │ │ │ cdpcs 8, 0, cr10, cr2, cr6, {0} │ │ │ │ - rsbshi pc, sp, #0 │ │ │ │ + addhi pc, r0, #0 │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ - mcrcs 2, 0, r8, cr1, cr7, {4} │ │ │ │ - adcshi pc, r0, #0 │ │ │ │ - blx 0xff0a6336 │ │ │ │ - @ instruction: 0xf1000224 │ │ │ │ - andcs r8, r1, #40, 6 @ 0xa0000000 │ │ │ │ + mcrcs 2, 0, r8, cr1, cr10, {4} │ │ │ │ + adcshi pc, r3, #0 │ │ │ │ + blx 0xffa262ea │ │ │ │ + @ instruction: 0xf1000223 │ │ │ │ + andcs r8, r1, #-1409286144 @ 0xac000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff8ef7f5 │ │ │ │ - stmlt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xff94f7f5 │ │ │ │ + stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ + tstls r7, r9, lsl #4 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + eoreq r9, r0, #6291456 @ 0x600000 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - eoreq r9, r7, #10 │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - andls r9, r9, r6, lsl #12 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - tstls r7, r8, lsl #4 │ │ │ │ - strle r9, [ip], #-11 │ │ │ │ + strle r9, [ip], #-520 @ 0xfffffdf8 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + adcne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef915 │ │ │ │ - bcs 0x3d654c │ │ │ │ + @ instruction: 0xf7fef91b │ │ │ │ + bcs 0x3d6514 │ │ │ │ stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strbvc pc, [sp], #1606 @ 0x646 @ │ │ │ │ + ldrvc pc, [r5], #1606 @ 0x646 │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ subsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8fcf7f6 │ │ │ │ - stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf902f7f6 │ │ │ │ + stmdalt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfeba63c6 │ │ │ │ + blx 0xff52637a │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andle r4, lr, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef9a3 │ │ │ │ - stmdbge r6, {r4, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef9a9 │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fef8d7 │ │ │ │ - strtmi fp, [r1], -fp, lsr #16 │ │ │ │ + @ instruction: 0xf7fef8dd │ │ │ │ + @ instruction: 0x4621b830 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb8d │ │ │ │ + @ instruction: 0xf44ffbb3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ addshi pc, sl, r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage sl, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef983 │ │ │ │ - @ instruction: 0x4621b810 │ │ │ │ + @ instruction: 0xf7fef989 │ │ │ │ + @ instruction: 0x4621b815 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb73 │ │ │ │ + @ instruction: 0xf44ffb99 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a83c │ │ │ │ + @ instruction: 0xf8d5a841 │ │ │ │ ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf96af7f7 │ │ │ │ - svclt 0x00f7f7fd │ │ │ │ + @ instruction: 0xf970f7f7 │ │ │ │ + svclt 0x00fcf7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1da647c │ │ │ │ - svclt 0x00f2f7fd │ │ │ │ + blx 0x1f26430 │ │ │ │ + svclt 0x00f7f7fd │ │ │ │ subsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ bicvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ svclt 0x00182e00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xffdcf7f5 │ │ │ │ - svclt 0x00ddf7fd │ │ │ │ + @ instruction: 0xffe2f7f5 │ │ │ │ + svclt 0x00e2f7fd │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andsle r2, sp, r2, lsl #22 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc99c8 │ │ │ │ - strbhi pc, [r5, #-0] @ │ │ │ │ - @ instruction: 0xf1000222 │ │ │ │ - vorr.i32 q12, #12713984 @ 0x00c20000 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0043208 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - rsceq r2, r3, #402653184 @ 0x18000000 │ │ │ │ - svcge 0x00fbf53d │ │ │ │ + blcs 0xc9994 │ │ │ │ + strbhi pc, [fp, #-0] @ │ │ │ │ + @ instruction: 0xf1000227 │ │ │ │ + vorr.i32 q12, #13107200 @ 0x00c80000 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + vmlal.u q8, d20, d2[5] │ │ │ │ + movwls r2, #29187 @ 0x7203 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + stmdage r0, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr4, cr4, {7} │ │ │ │ - svclt 0x00bcf7fd │ │ │ │ + mrc2 7, 1, pc, cr10, cr4, {7} │ │ │ │ + svclt 0x00c1f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x16a64e2 │ │ │ │ - @ instruction: 0xf57d02e6 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + blx 0x1f26496 │ │ │ │ + @ instruction: 0xf57d02e4 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf8bd │ │ │ │ - @ instruction: 0xf5b3bfae │ │ │ │ + @ instruction: 0xf7fdf8c3 │ │ │ │ + @ instruction: 0xf5b3bfb3 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vqrdmlsh.s q13, q10, d0[5] │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - tstcs r0, r3, lsl #4 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - smlabtls sl, r4, r1, r1 │ │ │ │ + vqrdmlsh.s q13, q10, d1[6] │ │ │ │ + andcs r1, r0, #67108865 @ 0x4000001 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - vaddw.u8 , q2, d9 │ │ │ │ - @ instruction: 0xf4141141 │ │ │ │ - @ instruction: 0x910b049e │ │ │ │ - strhi pc, [r3, #-0]! │ │ │ │ + movwls r9, #45576 @ 0xb208 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movwls r9, #41479 @ 0xa207 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf4149109 │ │ │ │ + movwls r0, #25758 @ 0x649e │ │ │ │ + strhi pc, [r9, #-0]! │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - svcge 0x00cbf47d │ │ │ │ + svcge 0x00d0f47d │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vmlal.s q10, d16, d1[0] │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xfff0f7f5 │ │ │ │ - svclt 0x0085f7fd │ │ │ │ + @ instruction: 0xfff6f7f5 │ │ │ │ + svclt 0x008af7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf86af7fc │ │ │ │ - svclt 0x0080f7fd │ │ │ │ + @ instruction: 0xf870f7fc │ │ │ │ + svclt 0x0085f7fd │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + adccc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdff71 │ │ │ │ - strcs fp, [r1], #-3954 @ 0xfffff08e │ │ │ │ + @ instruction: 0xf7fdff77 │ │ │ │ + strcs fp, [r1], #-3959 @ 0xfffff089 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xff64f7f5 │ │ │ │ - svclt 0x0065f7fd │ │ │ │ + @ instruction: 0xff6af7f5 │ │ │ │ + svclt 0x006af7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr10, cr13, {7} @ │ │ │ │ - svclt 0x005ff7fd │ │ │ │ + mrc2 7, 0, pc, cr0, cr13, {7} │ │ │ │ + svclt 0x0064f7fd │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0x89b94 │ │ │ │ - ldrhi pc, [r2] │ │ │ │ - @ instruction: 0xf10002e3 │ │ │ │ - vst1.16 {d8-d10}, [r4 :256], r8 │ │ │ │ - blcs 0x18813c0 │ │ │ │ - ldrhi pc, [r2], r0 │ │ │ │ + blcs 0x89b60 │ │ │ │ + ldrhi pc, [r7] │ │ │ │ + @ instruction: 0xf10002e1 │ │ │ │ + vst1.16 {d8-d10}, [r4 :256], lr │ │ │ │ + blcs 0x1881374 │ │ │ │ + ldrhi pc, [r8], r0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strthi pc, [r3], r0 │ │ │ │ + strthi pc, [r9], r0 │ │ │ │ @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8064 @ 0x1f80 │ │ │ │ + movwcs sl, #8069 @ 0x1f85 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - blx 0xfe2a65ea │ │ │ │ - svclt 0x0036f7fd │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcvs pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [fp], #-774 @ 0xfffffcfa │ │ │ │ - @ instruction: 0xffcaf7f5 │ │ │ │ - svclt 0x0017f7fd │ │ │ │ - rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x685bc │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1288 @ 0xfffffaf8 │ │ │ │ + blx 0xfe42659e │ │ │ │ + svclt 0x003bf7fd │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, sp} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r1, [fp, #-1345] @ 0xfffffabf │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-1290 @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xffd0f7f5 │ │ │ │ + svclt 0x001cf7fd │ │ │ │ + rsceq r0, r1, #1605632 @ 0x188000 │ │ │ │ @ instruction: 0xf002d418 │ │ │ │ - bcs 0x228e80 │ │ │ │ - svcge 0x0049f63d │ │ │ │ + bcs 0x228e34 │ │ │ │ + svcge 0x004ef63d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r8, r6, r5, lsl r8 │ │ │ │ - strdeq r6, [r6], -r7 │ │ │ │ - ldrdeq r8, [r6], -r1 │ │ │ │ - strdeq r6, [r6], -r7 │ │ │ │ - andeq r8, r6, r3, ror r7 │ │ │ │ - andeq r8, r6, r9, lsr r7 │ │ │ │ - andeq r8, r6, fp, lsl #14 │ │ │ │ - ldrdeq r8, [r6], -r9 │ │ │ │ + andeq r8, r6, pc, asr #15 │ │ │ │ + @ instruction: 0x000664b5 │ │ │ │ + andeq r8, r6, fp, lsl #15 │ │ │ │ + @ instruction: 0x000664b5 │ │ │ │ + andeq r8, r6, fp, lsr #14 │ │ │ │ + andeq r8, r6, pc, ror #13 │ │ │ │ + andeq r8, r6, r1, asr #13 │ │ │ │ + andeq r8, r6, fp, lsl #13 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vst1.8 {d25-d28}, [pc], fp │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmlal.u q8, d4, d0[0] │ │ │ │ - andcs r4, r1, r3, lsl #2 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - smlabtls sl, r4, r1, r1 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - tstls r9, r4, lsl r0 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - @ instruction: 0xf5b4d074 │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r6, {r1, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q11, d0, d1[5] │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - mrc2 7, 6, pc, cr4, cr5, {7} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr13, {7} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - svclt 0x00594628 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfee5 │ │ │ │ - @ instruction: 0xf3c4bebd │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0043208 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf4142306 │ │ │ │ - smlalbble r0, r9, r0, r3 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mcr2 7, 6, pc, cr14, cr4, {7} @ │ │ │ │ - mcrlt 7, 5, pc, cr6, cr13, {7} @ │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstls r8, r1 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + @ instruction: 0xf0040106 │ │ │ │ + andsmi r0, r4, pc, lsl #2 │ │ │ │ + rsbsle r9, r8, r9, lsl #2 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + svcge 0x0020f47d │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rsbvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59300 │ │ │ │ + @ instruction: 0xf7fdfedb │ │ │ │ + @ instruction: 0xf004bedb │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #4870 @ 0x1306 │ │ │ │ + vmlal.u q8, d4, d3[5] │ │ │ │ + svclt 0x00583203 │ │ │ │ + andls sl, r9, #98304 @ 0x18000 │ │ │ │ + stmdbge r6, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + ssaxmi fp, sl, r4 │ │ │ │ + movwls r2, #514 @ 0x202 │ │ │ │ + mcr2 7, 7, pc, cr10, cr4, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr1, cr13, {7} @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [r0], #1044 @ 0x414 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movwcs fp, #7945 @ 0x1f09 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #29187 @ 0x7203 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andcs sp, r1, #-1073741806 @ 0xc0000012 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49200 │ │ │ │ + @ instruction: 0xf7fdfed3 │ │ │ │ + vmull.p8 , d20, d26 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + @ instruction: 0xf4144303 │ │ │ │ + movwls r0, #25728 @ 0x6480 │ │ │ │ + movwcs fp, #7944 @ 0x1f08 │ │ │ │ + svclt 0x00139208 │ │ │ │ stmdbge r6, {sl, sp} │ │ │ │ - svclt 0x001e461a │ │ │ │ - andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ + movwcs r4, #5658 @ 0x161a │ │ │ │ + andcs fp, r2, #28, 30 @ 0x70 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfeb1 │ │ │ │ - vmull.p8 , d20, d9 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf4142306 │ │ │ │ - stmdbge r6, {r7, r8, r9} │ │ │ │ - movwcs fp, #3862 @ 0xf16 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - mrc2 7, 4, pc, cr8, cr4, {7} │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr0, cr13, {7} │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mcr2 7, 3, pc, cr2, cr5, {7} @ │ │ │ │ - mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ - movwcs r2, #1025 @ 0x401 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 4, pc, cr2, cr4, {7} @ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr10, cr13, {7} │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - andls r0, r8, #128, 30 @ 0x200 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0x89790 │ │ │ │ - ldrhi pc, [r9], #-0 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr9, cr13, {3} │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + @ instruction: 0xf7fdfeb5 │ │ │ │ + @ instruction: 0xf004be8c │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ + vsubw.u8 q8, q10, d0 │ │ │ │ + svclt 0x00183203 │ │ │ │ + andls r2, r9, #0, 6 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + strtmi r2, [r8], -r3, lsl #4 │ │ │ │ + movwls r9, #520 @ 0x208 │ │ │ │ + andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7f42202 │ │ │ │ + @ instruction: 0xf7fdfe9b │ │ │ │ + movwcs fp, #7794 @ 0x1e72 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr13, {7} │ │ │ │ - movwvs pc, #63040 @ 0xf640 @ │ │ │ │ - @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384dd │ │ │ │ + adcne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfe65 │ │ │ │ + strcs fp, [r1], #-3685 @ 0xfffff19b │ │ │ │ + andcs r2, r2, #0, 6 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdfe85 │ │ │ │ + @ instruction: 0xf44fbe5c │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r3, r8, #50331648 @ 0x3000000 │ │ │ │ + eorle r9, r7, r6, lsl #8 │ │ │ │ + mvnhi pc, #0, 4 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b3841c │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfec541cc │ │ │ │ - blls 0x442898 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a9fb │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - movwcs fp, #10471 @ 0x28e7 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ + movwcs sl, #3707 @ 0xe7b │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfbfd │ │ │ │ - @ instruction: 0xf7f2be19 │ │ │ │ - vst2.16 {d31,d33}, [pc :256]! │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr7, cr13, {3} @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble r6!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113e38 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ - ldclt 0, cr15, [ip], #12 │ │ │ │ - cdplt 0, 11, cr12, cr14, cr0, {6} │ │ │ │ - @ instruction: 0xf960f7f2 │ │ │ │ + @ instruction: 0xf7fdfc1f │ │ │ │ + @ instruction: 0xf640be3a │ │ │ │ + eormi r6, r3, pc, lsl #6 │ │ │ │ + strbthi pc, [r0], #0 @ │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + mcrge 4, 3, pc, cr10, cr13, {3} @ │ │ │ │ + ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + @ instruction: 0xf9a0f7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae2a │ │ │ │ - blcs 0x6b4acc │ │ │ │ - @ instruction: 0xf1a3d93b │ │ │ │ - bcs 0x2291b4 │ │ │ │ - ldclge 6, cr15, [r1, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1b75c4 │ │ │ │ - ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ - bmi 0x13248d0 │ │ │ │ - cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ - @ instruction: 0xf944f7f2 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsle r4, r5, r3, lsr #32 │ │ │ │ + @ instruction: 0xf8d5ae49 │ │ │ │ + blcs 0x6b4a4c │ │ │ │ + @ instruction: 0xf1a3d976 │ │ │ │ + bcs 0x229134 │ │ │ │ + stclge 6, cr15, [sp, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b7544 │ │ │ │ + adcshi pc, sl, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + strhgt fp, [r0], #204 @ 0xcc │ │ │ │ + @ instruction: 0xf7f2bebe │ │ │ │ + vst2.32 {d31,d33}, [pc], r3 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 0, pc, cr13, cr13, {3} @ │ │ │ │ + mcrge 4, 1, pc, cr12, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + ldmdble fp!, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113dc4 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ - stchi 0, cr15, [ip], {3} │ │ │ │ - cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - stmdble sl, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - @ instruction: 0xf63e2b07 │ │ │ │ - bcc 0x1113da0 │ │ │ │ - ldmdale r0, {r0, r2, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - @ instruction: 0x37373f3f │ │ │ │ - blcs 0x4446e4 │ │ │ │ - ldcge 6, cr15, [r7, #-504] @ 0xfffffe08 │ │ │ │ - blx 0xf1134 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - tstle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff0d │ │ │ │ - movwcs fp, #19866 @ 0x4d9a │ │ │ │ - movwcs lr, #10230 @ 0x27f6 │ │ │ │ - movwcs lr, #2036 @ 0x7f4 │ │ │ │ - movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x462924 │ │ │ │ - ldclge 6, cr15, [r9], #504 @ 0x1f8 │ │ │ │ - blx 0xf1170 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - smlaltble r0, r2, sl, pc @ │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [sp], #248 @ 0xf8 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfeef │ │ │ │ - movwcs fp, #19836 @ 0x4d7c │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff8d │ │ │ │ - movwcs fp, #11637 @ 0x2d75 │ │ │ │ - bcs 0x46297c │ │ │ │ - ldclge 6, cr15, [r9], {126} @ 0x7e │ │ │ │ - @ instruction: 0xf4164096 │ │ │ │ - mvnle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f016 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3278 @ 0xcce │ │ │ │ - movwcs lr, #6118 @ 0x17e6 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfba3 │ │ │ │ - blcs 0x457f3c │ │ │ │ - stclge 6, cr15, [r1], {126} @ 0x7e │ │ │ │ - @ instruction: 0xf416409e │ │ │ │ - tstle r8, sl, lsr #31 │ │ │ │ - svcvc 0x0060f016 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfeb9 │ │ │ │ - movwcs fp, #3398 @ 0xd46 │ │ │ │ - movwcs lr, #26560 @ 0x67c0 │ │ │ │ - movwcs lr, #10182 @ 0x27c6 │ │ │ │ - movwcs lr, #26556 @ 0x67bc │ │ │ │ - movwcs lr, #18362 @ 0x47ba │ │ │ │ - movwcs lr, #18360 @ 0x47b8 │ │ │ │ - movwcs lr, #2028 @ 0x7ec │ │ │ │ - movwcs lr, #10218 @ 0x27ea │ │ │ │ - movwcs lr, #26600 @ 0x67e8 │ │ │ │ - addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [fp, #-500]! @ 0xfffffe0c │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x16966c │ │ │ │ - @ instruction: 0xf5b20203 │ │ │ │ - @ instruction: 0xf0001f80 │ │ │ │ - vqshl.s8 d8, d10, d0 │ │ │ │ - bcs 0x1089c84 │ │ │ │ - strbhi pc, [r1], #0 @ │ │ │ │ - strbthi pc, [r9], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0x462184f3 │ │ │ │ - @ instruction: 0xf7f2a806 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf81d │ │ │ │ - @ instruction: 0xf404bd15 │ │ │ │ - @ instruction: 0xf5b20220 │ │ │ │ - eorle r0, r1, r0, lsl #30 │ │ │ │ - bcs 0x9ec24 │ │ │ │ - addhi pc, sl, r0 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - blcs 0x1090bc │ │ │ │ - @ instruction: 0x81a7f000 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc9164 │ │ │ │ - vst1.8 {d25-d28}, [pc], r6 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a381b9 │ │ │ │ - stcge 4, cr15, [sp, #-500]! @ 0xfffffe0c │ │ │ │ + blcc 0x1113db4 │ │ │ │ + stmdale sp, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stmdami r8, {r1, r3, r6, r9, fp, lr}^ │ │ │ │ + @ instruction: 0xf7f24e4e │ │ │ │ + vst2.16 {d31,d33}, [pc :128], r7 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf5b3d015 │ │ │ │ + @ instruction: 0xf47d1f80 │ │ │ │ + @ instruction: 0xf8d5ae0f │ │ │ │ + blcs 0x6b4ac0 │ │ │ │ + @ instruction: 0xf1a3d974 │ │ │ │ + bcs 0x2291a8 │ │ │ │ + ldcge 6, cr15, [r3, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b75b8 │ │ │ │ + addhi pc, ip, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stmhi r8, {r2, r3, r7, sl, fp, pc} │ │ │ │ + @ instruction: 0xf8d58e8e │ │ │ │ + bcs 0x6b0ae4 │ │ │ │ + @ instruction: 0xf1a2d94a │ │ │ │ + blcs 0x2295cc │ │ │ │ + stcge 6, cr15, [r1, #-248]! @ 0xffffff08 │ │ │ │ + bcs 0x1b71dc │ │ │ │ + ldm pc, {r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ + svccc 0x003ff002 │ │ │ │ + svcvs 0x006f3737 │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #1408 @ 0x580 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d110 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r9, #640 @ 0x280 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ - stcllt 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ + @ instruction: 0xff10f7f6 │ │ │ │ + ldclt 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ + ldrb r2, [r6, r4, lsl #6]! │ │ │ │ + ldrb r2, [r4, r2, lsl #6]! │ │ │ │ + ldrb r2, [r2, r0, lsl #6]! │ │ │ │ + ldrb r2, [r0, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #248, 24 @ 0xf800 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d142 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r8, #236, 24 @ 0xec00 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ + ldcllt 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ + andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xff90f7f6 │ │ │ │ + ldcllt 7, cr15, [r7, #-1012]! @ 0xfffffc0c │ │ │ │ + ldrb r2, [r6, r2, lsl #6]! │ │ │ │ + @ instruction: 0xf67e2a0f │ │ │ │ + @ instruction: 0x4096acd8 │ │ │ │ + svceq 0x00aaf416 │ │ │ │ + @ instruction: 0xf016d1ef │ │ │ │ + svclt 0x00187f60 │ │ │ │ + mvnle r2, r8, lsl #6 │ │ │ │ + stcllt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ + strb r2, [r6, r0, lsl #6]! │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0xfea2695e │ │ │ │ + ldcllt 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + addsmi sl, lr, r0, asr #25 │ │ │ │ + svceq 0x00aaf416 │ │ │ │ + @ instruction: 0xf016d118 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r1, #46592 @ 0xb600 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 5, pc, cr12, cr6, {7} │ │ │ │ + stcllt 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ + strb r2, [r0, r0, lsl #6] │ │ │ │ + strb r2, [r6, r6, lsl #6] │ │ │ │ + ldr r2, [ip, r2, lsl #6]! │ │ │ │ + ldr r2, [sl, r6, lsl #6]! │ │ │ │ + ldr r2, [r8, r4, lsl #6]! │ │ │ │ + strb r2, [ip, r4, lsl #6]! │ │ │ │ + strb r2, [sl, r0, lsl #6]! │ │ │ │ + strb r2, [r8, r2, lsl #6]! │ │ │ │ + strb r2, [r6, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + cmncs r0, #6976 @ 0x1b40 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + ldrhi pc, [sp], #-0 │ │ │ │ + ldrhi pc, [r5], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf0002a40 │ │ │ │ + vshl.s8 q4, q2, q8 │ │ │ │ + bcs 0x89db0 │ │ │ │ + ldrbthi pc, [r6], #0 @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8bef7f2 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf820f7f7 │ │ │ │ + ldclt 7, cr15, [r7, #-1012] @ 0xfffffc0c │ │ │ │ + eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + stmdale pc!, {r0, r5, ip, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + vaddl.u8 q12, d20, d11 │ │ │ │ + @ instruction: 0xf0041141 │ │ │ │ + rsceq r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ + orrshi pc, r2, r0, lsl #2 │ │ │ │ + @ instruction: 0xf0002902 │ │ │ │ + stmdbcs r3, {r1, r3, r5, r7, r8, pc} │ │ │ │ + @ instruction: 0x81b9f000 │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + andls r2, r6, #16384 @ 0x4000 │ │ │ │ + @ instruction: 0x81bcf000 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdfd39 │ │ │ │ + @ instruction: 0xf3c4bcf0 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + strtmi r4, [r8], -r3, lsl #4 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf004a906 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rscscs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + adcscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [fp], #-774 @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ - stcllt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ + strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f59408 │ │ │ │ + @ instruction: 0xf7fdfd85 │ │ │ │ + svclt 0x0000bcd1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - mrscs r2, (UNDEF: 47) │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r6 │ │ │ │ + andcs r0, r0, #32, 6 @ 0x80000000 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ - andne lr, r9, #3358720 @ 0x334000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ + @ instruction: 0xf5b3210f │ │ │ │ + stmib sp, {r8, r9, sl, fp}^ │ │ │ │ + strls r1, [r8], -r9, lsl #4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #8, 12 @ 0x800000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andsle r9, r5, r6, lsl #4 │ │ │ │ + andsle r9, r5, r7, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldclge 4, cr15, [r1], #500 @ 0x1f4 │ │ │ │ + ldclge 4, cr15, [r2], #500 @ 0x1f4 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d06db │ │ │ │ - @ instruction: 0xf014acec │ │ │ │ + @ instruction: 0xf57d06da │ │ │ │ + @ instruction: 0xf014aced │ │ │ │ @ instruction: 0xf47e0301 │ │ │ │ andcs sl, r3, #3604480 @ 0x370000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r3, [r9], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf81ef7fd │ │ │ │ - stclt 7, cr15, [r5], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xf820f7fd │ │ │ │ + stclt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xba6b38 │ │ │ │ - stclt 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ + blx 0xc26af4 │ │ │ │ + stclt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ svceq 0x0020f5b2 │ │ │ │ - ldclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ + ldclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r6, #469762048 @ 0x1c000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ - @ instruction: 0xf0042f70 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - movwls r1, #45889 @ 0xb341 │ │ │ │ - stclge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ + svccs 0x0070f414 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #33291 @ 0x820b │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + stclge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe326b74 │ │ │ │ - stclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ + blx 0xfe3a6b30 │ │ │ │ + stclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - blcs 0x108e80 │ │ │ │ - sbcshi pc, r6, r0 │ │ │ │ + @ instruction: 0xf10002e2 │ │ │ │ + blcs 0x108e3c │ │ │ │ + sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - beq 0x953e5c │ │ │ │ + beq 0x953e1c │ │ │ │ smullscs pc, r1, r5, r8 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x68ba4 │ │ │ │ - bcs 0x69014 │ │ │ │ + streq pc, [pc], #-4 @ 0x68b60 │ │ │ │ + bcs 0x68fd0 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ eorscs r4, ip, #112, 4 │ │ │ │ @ instruction: 0x4323b29b │ │ │ │ addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ svcge 0x00eef47d │ │ │ │ - blcs 0x8486c │ │ │ │ - msrhi CPSR_fsc, r0, asr #32 │ │ │ │ + blcs 0x84828 │ │ │ │ + msrhi CPSR_fsxc, r0, asr #32 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ef6bd9 │ │ │ │ - stclvs 15, cr15, [fp, #-268]! @ 0xfffffef4 │ │ │ │ + stclvs 15, cr15, [fp, #-404]! @ 0xfffffe6c │ │ │ │ andscs r6, r0, fp, lsr #11 │ │ │ │ - blx 0xff626ba6 │ │ │ │ + blx 0xffea6b62 │ │ │ │ rscvs r2, fp, r2, lsl #6 │ │ │ │ - mcrrlt 7, 15, pc, pc, cr13 @ │ │ │ │ + mrrclt 7, 15, pc, r0, cr13 @ │ │ │ │ andsle r2, fp, r0, ror #22 │ │ │ │ - blcs 0x89ec80 │ │ │ │ - blcs 0x109cdb0 │ │ │ │ - blcs 0x9cdec │ │ │ │ - ldclge 4, cr15, [pc], #-500 @ 0x68a08 │ │ │ │ + blcs 0x89ec3c │ │ │ │ + blcs 0x109cd6c │ │ │ │ + blcs 0x9cda8 │ │ │ │ + stcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svceq 0x0020f414 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47d9308 │ │ │ │ - rsccs sl, r2, #29184 @ 0x7200 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ + @ instruction: 0xf3c40f20 │ │ │ │ + andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf47d9307 │ │ │ │ + rsccs sl, r2, #29440 @ 0x7300 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x5a6bf4 │ │ │ │ - ldclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x626bb0 │ │ │ │ + ldclt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff78f7f1 │ │ │ │ + @ instruction: 0xff9af7f1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ @ instruction: 0xf5b3d02c │ │ │ │ @ instruction: 0xf47d6f60 │ │ │ │ - @ instruction: 0xf404ac5a │ │ │ │ - andcs r0, r0, #32, 6 @ 0x80000000 │ │ │ │ - stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - andgt lr, r9, #3358720 @ 0x334000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ + vmov.i32 q13, #52223 @ 0x0000cbff │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + @ instruction: 0xf04f060f │ │ │ │ + @ instruction: 0xf5b30c0f │ │ │ │ + stmib sp, {r8, r9, sl, fp}^ │ │ │ │ + strls ip, [r8], -r9, lsl #4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #8, 12 @ 0x800000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eorsle r9, ip, r6, lsl #4 │ │ │ │ + eorsle r9, ip, r7, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - mcrrge 4, 7, pc, r3, cr13 @ │ │ │ │ + mcrrge 4, 7, pc, r4, cr13 @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d015f │ │ │ │ - @ instruction: 0x07e0ac3e │ │ │ │ + @ instruction: 0x07e0ac3f │ │ │ │ svcge 0x008af53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0x9609441e │ │ │ │ - @ instruction: 0xff70f7fc │ │ │ │ - bllt 0xffe66c8c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xff72f7fc │ │ │ │ + bllt 0xffea6c48 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - ldcge 4, cr15, [fp], {125} @ 0x7d │ │ │ │ + ldcge 4, cr15, [ip], {125} @ 0x7d │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb71 │ │ │ │ - @ instruction: 0x4621bbdb │ │ │ │ + @ instruction: 0xf7fdfb73 │ │ │ │ + @ instruction: 0x4621bbdc │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfe53 │ │ │ │ - stmdbge r6, {r0, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfe55 │ │ │ │ + stmdbge r6, {r1, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf937 │ │ │ │ - strtmi fp, [r1], -fp, asr #23 │ │ │ │ + @ instruction: 0xf7fdf939 │ │ │ │ + strtmi fp, [r1], -ip, asr #23 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfc6d │ │ │ │ - andcs fp, r0, #197632 @ 0x30400 │ │ │ │ - andls r9, r8, #738197504 @ 0x2c000000 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - movwls r4, #25091 @ 0x6203 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf47d9209 │ │ │ │ - stmdbge r6, {r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfc6f │ │ │ │ + @ instruction: 0xf3c4bbc2 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + movwls r4, #45315 @ 0xb103 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf414920a │ │ │ │ + @ instruction: 0xf04f4470 │ │ │ │ + movwls r0, #37376 @ 0x9200 │ │ │ │ + @ instruction: 0xf04f9107 │ │ │ │ + andls r0, r8, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47d9306 │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ mrrc2 7, 15, pc, r6, cr5 @ │ │ │ │ - bllt 0xfe966d34 │ │ │ │ + bllt 0xfe926cf4 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf4149307 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - andcs sl, r1, #208, 22 @ 0x34000 │ │ │ │ + andcs sl, r1, #211968 @ 0x33c00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xffe2f7f3 │ │ │ │ - bllt 0xfe4a6d5c │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + bllt 0xfe466d1c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ vsubw.s8 q8, q8, d16 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #186368 @ 0x2d800 │ │ │ │ + andcs sl, r2, #185344 @ 0x2d400 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1c26d8a │ │ │ │ - bllt 0x1e26d90 │ │ │ │ - andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ - movwcs r9, #4875 @ 0x130b │ │ │ │ + blx 0x1c26d4a │ │ │ │ + bllt 0x1de6d50 │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + vaddw.u8 , q2, d11 │ │ │ │ + movwls r2, #25091 @ 0x6203 │ │ │ │ + andcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - movwls r4, #25091 @ 0x6203 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf4142203 │ │ │ │ - andls r4, sl, #112, 8 @ 0x70000000 │ │ │ │ - blge 0xfe865fb0 │ │ │ │ + @ instruction: 0xf4144203 │ │ │ │ + andls r4, r7, #112, 8 @ 0x70000000 │ │ │ │ + blge 0xfe825f70 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + adccc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ @ instruction: 0xf7fdfc0d │ │ │ │ - vorr.i16 , #51712 @ 0xca00 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ + vorr.i16 , #51456 @ 0xc900 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + andls r4, r8, #-1073741824 @ 0xc0000000 │ │ │ │ + smlabtcc r6, sp, r9, lr │ │ │ │ cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xfe2e5fdc │ │ │ │ + blge 0xfe2a5f9c │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0xf7fdff9b │ │ │ │ - beq 0x957b1c │ │ │ │ + beq 0x957ad8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ movwls r4, #25363 @ 0x6313 │ │ │ │ stc2l 7, cr15, [r4], {242} @ 0xf2 │ │ │ │ - bllt 0x1026e00 │ │ │ │ + bllt 0xfe6dc0 │ │ │ │ @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r6, {r2, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ @ instruction: 0xf7fdfbd1 │ │ │ │ - svcvs 0x0068bb35 │ │ │ │ - b 0x112cf90 │ │ │ │ + svcvs 0x0068bb34 │ │ │ │ + b 0x112cf50 │ │ │ │ @ instruction: 0xf0ba1000 │ │ │ │ - @ instruction: 0xf247fc27 │ │ │ │ + @ instruction: 0xf247fc2b │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8d2f0c0 │ │ │ │ - vst1.64 {d30-d32}, [pc], r2 │ │ │ │ + @ instruction: 0xf8d6f0c0 │ │ │ │ + vst1.64 {d30-d32}, [pc], r0 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ vst4.8 {d29-d32}, [pc :128] │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - blge 0x14e604c │ │ │ │ - blvc 0xff2244d8 │ │ │ │ + blge 0x14a600c │ │ │ │ + blvc 0xff224498 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ vsubl.u8 q8, d20, d16 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ tstcs pc, r3, lsl #12 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ strcc lr, [r6], -sp, asr #19 │ │ │ │ andsmi r0, r4, r3, lsr #22 │ │ │ │ stc 2, cr4, [sp, #560] @ 0x230 │ │ │ │ subsle r7, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf47d4294 │ │ │ │ - @ instruction: 0xf8d5ab3a │ │ │ │ - ldrbeq r2, [r0], r8, asr #1 │ │ │ │ - blge 0xde6484 │ │ │ │ + @ instruction: 0xf8d5ab39 │ │ │ │ + ldrbeq r2, [r4], r8, asr #1 │ │ │ │ + blge 0xda6444 │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ - mcrge 4, 4, pc, cr0, cr13, {3} @ │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr14, cr13, {3} │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ strcc r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ @ instruction: 0xf7fdfcb5 │ │ │ │ - vldr s22, [pc, #952] @ 0x69264 │ │ │ │ + vldr s22, [pc, #948] @ 0x69220 │ │ │ │ @ instruction: 0xf3c47bb2 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ movwcs r3, #62982 @ 0xf606 │ │ │ │ moveq pc, #192, 4 │ │ │ │ andcs r0, pc, #33792 @ 0x8400 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r4, #28 │ │ │ │ - blvc 0x2a4504 │ │ │ │ + blvc 0x2a44c4 │ │ │ │ addsmi sp, ip, #20 │ │ │ │ - blge 0x4e60cc │ │ │ │ + blge 0x4a608c │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d015f │ │ │ │ - strbeq sl, [ip, ip, lsl #22] │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + @ instruction: 0xf57d015b │ │ │ │ + strbeq sl, [pc, fp, lsl #22] │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr6, cr13, {1} │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0x9608441e │ │ │ │ stc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - blt 0xff1e6ef0 │ │ │ │ + blt 0xff1a6eb0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mrc2 7, 0, pc, cr8, cr12, {7} │ │ │ │ - blt 0xff0a6efc │ │ │ │ + blt 0xff066ebc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 0, pc, cr6, cr1, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr1, {7} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdfc23 │ │ │ │ - stmdbge r6, {r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fdfde3 │ │ │ │ - strtmi fp, [r1], -fp, lsr #21 │ │ │ │ + strtmi fp, [r1], -sl, lsr #21 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fdf1 │ │ │ │ + @ instruction: 0xf8d5fe11 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ stc2 7, cr15, [lr], {246} @ 0xf6 │ │ │ │ - blt 0xfe766f44 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 1, pc, cr8, cr1, {7} │ │ │ │ - @ instruction: 0xf57d02e4 │ │ │ │ - stmdbge r6, {r1, r2, r3, r6, r7, r9, fp, sp, pc} │ │ │ │ + blt 0xfe726f04 │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + mrc2 7, 2, pc, cr4, cr1, {7} │ │ │ │ + @ instruction: 0xf57d02e0 │ │ │ │ + stmdbge r6, {r0, r2, r3, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdfbcf │ │ │ │ - strtmi fp, [r1], -lr, lsl #21 │ │ │ │ + strtmi fp, [r1], -sp, lsl #21 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ + strtmi pc, [r8], -r7, asr #28 │ │ │ │ + rsceq sl, r5, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf7f6d403 │ │ │ │ @ instruction: 0xf7fdfd97 │ │ │ │ - @ instruction: 0xf7f6ba83 │ │ │ │ + @ instruction: 0xf7f6ba82 │ │ │ │ @ instruction: 0xf7fdfb5b │ │ │ │ - @ instruction: 0x4621ba7e │ │ │ │ + @ instruction: 0x4621ba7d │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #7597 @ 0x1dad @ │ │ │ │ + movwcs pc, #7629 @ 0x1dcd @ │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fdf8bb │ │ │ │ - bcs 0x45796c │ │ │ │ - bcs 0x3dd0a8 │ │ │ │ + bcs 0x457928 │ │ │ │ + bcs 0x3dd068 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xff3a6f94 │ │ │ │ - blt 0x18e6fb8 │ │ │ │ + blx 0xff3a6f54 │ │ │ │ + blt 0x18a6f78 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - movwcs sl, #10900 @ 0x2a94 │ │ │ │ + movwcs sl, #10899 @ 0x2a93 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7fdf837 │ │ │ │ - @ instruction: 0x4621ba53 │ │ │ │ + @ instruction: 0x4621ba52 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #3457 @ 0xd81 @ │ │ │ │ + movwcs pc, #3489 @ 0xda1 @ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fdf88f │ │ │ │ - stmdage r6, {r1, r2, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f14621 │ │ │ │ - rsceq pc, r0, #14528 @ 0x38c0 │ │ │ │ + strtmi fp, [r1], -r5, asr #20 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + rsceq pc, r2, #16320 @ 0x3fc0 │ │ │ │ stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0xf7fdfbdb │ │ │ │ - @ instruction: 0xf8d5ba3b │ │ │ │ + @ instruction: 0xf8d5ba3a │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe326ffc │ │ │ │ - blt 0xc6701c │ │ │ │ + blx 0xfe326fbc │ │ │ │ + blt 0xc26fdc │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - strcs sl, [r1], #-3509 @ 0xfffff24b │ │ │ │ + strcs sl, [r1], #-3507 @ 0xfffff24d │ │ │ │ @ instruction: 0x461ae7bd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf808f7f4 │ │ │ │ - blt 0x9a7034 │ │ │ │ + blt 0x966ff4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ - ldrle r0, [ip], #-737 @ 0xfffffd1f │ │ │ │ + ldc2l 7, cr15, [ip, #964] @ 0x3c4 │ │ │ │ + ldrle r0, [ip], #-739 @ 0xfffffd1d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mcr2 7, 0, pc, cr10, cr5, {7} @ │ │ │ │ - blt 0x6a704c │ │ │ │ + blt 0x66700c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ - strle r0, [r5], #-740 @ 0xfffffd1c │ │ │ │ + ldc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ + strle r0, [r5], #-737 @ 0xfffffd1f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ - blt 0x3a7064 │ │ │ │ + blt 0x367024 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ @ instruction: 0xf7fdfa5b │ │ │ │ - @ instruction: 0xf8d5ba00 │ │ │ │ + @ instruction: 0xf8d5b9ff │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x14a7070 │ │ │ │ - ldmiblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x14a7030 │ │ │ │ + ldmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4, #-964]! @ 0xfffffc3c │ │ │ │ + stc2l 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf832f7f5 │ │ │ │ - stmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - bge 0x8662b0 │ │ │ │ + bge 0x826270 │ │ │ │ + vsubl.u8 q9, d4, d0 │ │ │ │ + @ instruction: 0xf4145300 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf4149208 │ │ │ │ - @ instruction: 0xf04f2f70 │ │ │ │ - movwls r0, #25088 @ 0x6200 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ - bge 0x2e62dc │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vmlal.s q10, d16, d1[0] │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0x1a70d2 │ │ │ │ - stmiblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - bcs 0x109b98 │ │ │ │ - adcshi pc, ip, #0 │ │ │ │ - @ instruction: 0xf47d2a03 │ │ │ │ - blmi 0x6d38e0 │ │ │ │ - blls 0x443184 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r5, lsl #27 │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - vmvn.i16 d27, #49408 @ 0xc100 │ │ │ │ - tstcs r0, r3, lsl #6 │ │ │ │ - smlabtcc r8, sp, r9, lr │ │ │ │ + @ instruction: 0xf47d9209 │ │ │ │ + strcs sl, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfb05 │ │ │ │ + vmul.f , q10, d3[0] │ │ │ │ + rsceq r1, r0, #268435460 @ 0x10000004 │ │ │ │ + adchi pc, r8, #0, 2 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x149bd4 │ │ │ │ + ldmibge r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stcge 4, cr15, [r1, #504] @ 0x1f8 │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + blt 0xd270dc │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r2, #33539 @ 0x8303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], r6 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + tstcs r0, r0, asr #6 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d02e │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #6606 @ 0x19ce │ │ │ │ - strtmi r4, [r8], -sl, lsl #12 │ │ │ │ - movwls sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf9b4f7f4 │ │ │ │ - stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + eorle r9, pc, r9, lsl #2 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + stmibge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strmi r2, [sl], -r1, lsl #6 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fdf9b5 │ │ │ │ + svclt 0x0000b98c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - rsbeq r9, r7, #8, 6 @ 0x20000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + rsbeq r9, r1, #469762048 @ 0x1c000000 │ │ │ │ movwcs sp, #1303 @ 0x517 │ │ │ │ - andvs lr, r6, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], -ip, lsr #19 │ │ │ │ + movwls r9, #38408 @ 0x9608 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + @ instruction: 0xf47d9206 │ │ │ │ + strcs sl, [r1], -fp, lsr #19 │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf992f7f4 │ │ │ │ - stmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7fdfae3 │ │ │ │ - movwcs fp, #6499 @ 0x1963 │ │ │ │ - andvs lr, r6, #3358720 @ 0x334000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xff6271a8 │ │ │ │ - ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs fp, #6498 @ 0x1962 │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ + ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1544 @ 0xfffff9f8 │ │ │ │ + blx 0xff627168 │ │ │ │ + ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ + @ instruction: 0xf5b35280 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r7, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf47d2406 │ │ │ │ - stmdbge r6, {r7, r8, fp, sp, pc} │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf47d4206 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fdf981 │ │ │ │ - @ instruction: 0xf003b941 │ │ │ │ - movwls r0, #45827 @ 0xb303 │ │ │ │ + vmul.f , q2, d0[0] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + andls r0, r8, #201326592 @ 0xc000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstcs r0, r1 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - vaddw.u8 q8, q2, d6 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r9, #28 │ │ │ │ @ instruction: 0xf5b4d00f │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2400 @ 0x960 │ │ │ │ + movwcs sl, #2399 @ 0x95f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ subsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59300 │ │ │ │ @ instruction: 0xf7fdf919 │ │ │ │ - movwcs fp, #6426 @ 0x191a │ │ │ │ + movwcs fp, #6425 @ 0x1919 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + adccc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ @ instruction: 0xf7fdf90d │ │ │ │ - @ instruction: 0xf3c4b90e │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - andcs r3, pc, #1610612736 @ 0x60000000 │ │ │ │ + @ instruction: 0xf3c4b90d │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6402308 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf640808f │ │ │ │ vhsub.s8 d6, d0, d15 │ │ │ │ vaddl.s8 q12, d16, d27 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 1) @ │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf640812e │ │ │ │ + @ instruction: 0xf640812f │ │ │ │ vsubl.s8 q10, d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge fp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fdf8d3 │ │ │ │ - andcs fp, r1, #14352384 @ 0xdb0000 │ │ │ │ - andls r2, r6, #0, 6 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r2, r7, #201326592 @ 0xc000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - andls r1, r9, #67108865 @ 0x4000001 │ │ │ │ - @ instruction: 0xf414930b │ │ │ │ + @ instruction: 0xf3c4b8da │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + andls r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ + movwls r2, #37377 @ 0x9201 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + movwls r2, #45571 @ 0xb203 │ │ │ │ + andls r2, sl, #0, 6 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r6, {r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ @ instruction: 0xf96ef7f5 │ │ │ │ - ldmlt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ svccs 0x007ff414 │ │ │ │ @ instruction: 0xf47d9306 │ │ │ │ - blmi 0xff3536d8 │ │ │ │ - blls 0x44338c │ │ │ │ + blmi 0xff3d3694 │ │ │ │ + blls 0x44334c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r1, lsl #25 │ │ │ │ + @ instruction: 0x4628ac7c │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @ instruction: 0xf404be73 │ │ │ │ @ instruction: 0xf0042370 │ │ │ │ @ instruction: 0xf5b3020f │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf47d4206 │ │ │ │ - stmdbge r6, {r2, r4, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0xf7fdfe39 │ │ │ │ - @ instruction: 0x2140b895 │ │ │ │ + @ instruction: 0x2140b894 │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r6, sl, lsl #5 │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - stmiage r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4], {241} @ 0xf1 │ │ │ │ + stc2 7, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdf8d3 │ │ │ │ - @ instruction: 0x4621b878 │ │ │ │ + @ instruction: 0x4621b877 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbf5 │ │ │ │ + @ instruction: 0xf8d5fc15 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c4f7f6 │ │ │ │ - stmdalt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fdf85b │ │ │ │ - strtmi fp, [r1], -r3, ror #16 │ │ │ │ + strtmi fp, [r1], -r2, ror #16 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0xf7fdf9f9 │ │ │ │ - @ instruction: 0x4621b859 │ │ │ │ + @ instruction: 0x4621b858 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbd5 │ │ │ │ + @ instruction: 0xf8d5fbf5 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8a4f7f6 │ │ │ │ - stmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd05c4293 │ │ │ │ + @ instruction: 0xd05d4293 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fdfad5 │ │ │ │ - bcs 0x18974fc │ │ │ │ - stmdage pc!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + bcs 0x18974b8 │ │ │ │ + stmdage lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfed273ea │ │ │ │ + blx 0xff5273aa │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ - stmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, pc, r3, lsl #5 │ │ │ │ - vst2.8 {d29-d30}, [pc :256], fp │ │ │ │ + vst2.8 {d29-d30}, [pc :256], ip │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - vst4.16 {d29-d32}, [pc :256], r4 │ │ │ │ + vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - addhi pc, r4, r0 │ │ │ │ + addhi pc, r6, r0 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r3, r6, fp, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r3, #29443 @ 0x7303 │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + movwls r0, #33551 @ 0x830f │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6947c │ │ │ │ - strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ - svclt 0x00fff7fc │ │ │ │ + svclt 0x00fef7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andcs r0, pc, #251658240 @ 0xf000000 │ │ │ │ + stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwls r4, #29192 @ 0x7208 │ │ │ │ + stc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ + svclt 0x00edf7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xa7466 │ │ │ │ + svclt 0x00e7f7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfeba7470 │ │ │ │ + svclt 0x00e1f7fc │ │ │ │ + rsbvs pc, r0, pc, asr #8 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + eorle r4, r7, r3, lsl #5 │ │ │ │ + subsle r4, pc, fp, lsl #5 │ │ │ │ + subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + vmlal.u8 q13, d4, d11 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + vst2.8 {d0-d3}, [r4] │ │ │ │ + stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ + @ instruction: 0xf5b42306 │ │ │ │ + @ instruction: 0xf04f4f70 │ │ │ │ + @ instruction: 0xf04f020f │ │ │ │ + stmib sp, {r8, r9}^ │ │ │ │ + @ instruction: 0xf47c2308 │ │ │ │ + andcs sl, r1, #996 @ 0x3e4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xff50f7fb │ │ │ │ + svclt 0x00b9f7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfe8274cc │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vabal.u8 q9, d4, d15 │ │ │ │ - andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - strls r4, [r9, #-771] @ 0xfffffcfd │ │ │ │ - movwls r4, #24620 @ 0x602c │ │ │ │ - @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fcfd0d │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfb01 │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfaad │ │ │ │ - @ instruction: 0xf44fbfe3 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ - addmi r0, r3, #160 @ 0xa0 │ │ │ │ - addmi sp, fp, #39 @ 0x27 │ │ │ │ - vst4.16 {d29-d32}, [pc :64]! │ │ │ │ - vmlal.s q11, d0, d0[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - stmdage sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - svcmi 0x0070f5b4 │ │ │ │ - andeq pc, pc, #79 @ 0x4f │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - svcge 0x00fbf47c │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcff51 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfa9f │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0x68efc │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andcs r0, pc, #251658240 @ 0xf000000 │ │ │ │ + stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwls r4, #29192 @ 0x7208 │ │ │ │ + stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + svclt 0x00a1f7fc │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - eormi r9, ip, r9, lsl #10 │ │ │ │ - strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - svclt 0x00a4f7fc │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - vst2.8 {d4-d7}, [r4], r3 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + vst2.8 {d0-d3}, [r4] │ │ │ │ andcs r4, pc, r0, ror r4 @ │ │ │ │ @ instruction: 0xf5b42100 │ │ │ │ - movwls r4, #28528 @ 0x6f70 │ │ │ │ + movwls r4, #32624 @ 0x7f70 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - svcge 0x00cdf47c │ │ │ │ + svcge 0x00caf47c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff24f7fb │ │ │ │ - svclt 0x008ef7fc │ │ │ │ + @ instruction: 0xff22f7fb │ │ │ │ + svclt 0x008bf7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vabal.u8 q9, d4, d15 │ │ │ │ - andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - strls r4, [r9, #-771] @ 0xfffffcfd │ │ │ │ - movwls r4, #24620 @ 0x602c │ │ │ │ - @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fcfcc9 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0x68f6c │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - eormi r9, ip, r9, lsl #10 │ │ │ │ - strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ - ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ - svclt 0x006cf7fc │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andcs r0, pc, #251658240 @ 0xf000000 │ │ │ │ + stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwls r4, #29192 @ 0x7208 │ │ │ │ + stc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ + svclt 0x0079f7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andcs r0, pc, #251658240 @ 0xf000000 │ │ │ │ + stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwls r4, #29192 @ 0x7208 │ │ │ │ + ldc2 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ + svclt 0x0067f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r7 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r2, #33539 @ 0x8303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], r6 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, asr #6 │ │ │ │ + andcs r0, r0, #64, 6 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ adcshi pc, r6, r0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - svcge 0x008ff47c │ │ │ │ + svcge 0x008af47c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff76f7f3 │ │ │ │ - svclt 0x004ef7fc │ │ │ │ + @ instruction: 0xff72f7f3 │ │ │ │ + svclt 0x0049f7fc │ │ │ │ cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ @ instruction: 0xf004020f │ │ │ │ addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ @ instruction: 0xf47c9406 │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcf833 │ │ │ │ - @ instruction: 0xf3c4bf39 │ │ │ │ - blcs 0x1e72334 │ │ │ │ - blcs 0x1edd630 │ │ │ │ - stmdbge r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0069f7fc │ │ │ │ + @ instruction: 0xf7fcf82f │ │ │ │ + @ instruction: 0xf3c4bf34 │ │ │ │ + blcs 0x1e722fc │ │ │ │ + blcs 0x1edd5f8 │ │ │ │ + ldmge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0064f7fc │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r5, r6, #128, 6 │ │ │ │ - strbeq r9, [r3, #775]! @ 0x307 │ │ │ │ - svcge 0x005df53c │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r5, r6, r7, r8, sl}^ │ │ │ │ + @ instruction: 0xf0042307 │ │ │ │ + movwls r0, #25359 @ 0x630f │ │ │ │ + svcge 0x0058f53c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ - svclt 0x001ef7fc │ │ │ │ + ldc2l 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + svclt 0x0019f7fc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049307 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - movwcs r3, #4617 @ 0x1209 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + movwls r2, #33283 @ 0x8203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + movwls r4, #37379 @ 0x9203 │ │ │ │ + andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r6, {r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmlal.s q11, d0, d1[5] │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xffb2f7f4 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + @ instruction: 0xffaef7f4 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr10, cr12, {7} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0070f414 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ - @ instruction: 0xf3c46f70 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf47c9307 │ │ │ │ - movwcs sl, #7980 @ 0x1f2c │ │ │ │ + @ instruction: 0xf47c9306 │ │ │ │ + movwcs sl, #7975 @ 0x1f27 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb3d │ │ │ │ - @ instruction: 0xf44fbeeb │ │ │ │ + @ instruction: 0xf7fcfb39 │ │ │ │ + @ instruction: 0xf44fbee6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - andls r0, r8, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf5b2d03d │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7952 @ 0x1f10 │ │ │ │ + movwcs sl, #7947 @ 0x1f0b │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfcb3 │ │ │ │ - vqrdmlah.s , q10, d3[3] │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - @ instruction: 0xf414060f │ │ │ │ - smlabbls r8, r0, r3, r0 │ │ │ │ - andle r9, lr, r6, lsl #4 │ │ │ │ - strls r2, [r7], -r0, lsl #6 │ │ │ │ + @ instruction: 0xf7fcfcaf │ │ │ │ + vqrdmlah.s , q10, d2[2] │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + @ instruction: 0xf4144603 │ │ │ │ + stmib sp, {r7, r8, r9}^ │ │ │ │ + andle r1, lr, r7, lsl #4 │ │ │ │ + strls r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - @ instruction: 0x461aaef6 │ │ │ │ + @ instruction: 0x461aaef1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfedd │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfed9 │ │ │ │ + stmdbge r6, {r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1543 @ 0xfffff9f9 │ │ │ │ - @ instruction: 0xf82af7f4 │ │ │ │ - mcrlt 7, 5, pc, cr10, cr12, {7} @ │ │ │ │ + strls r9, [r9], #-1542 @ 0xfffff9fa │ │ │ │ + @ instruction: 0xf826f7f4 │ │ │ │ + mcrlt 7, 5, pc, cr5, cr12, {7} @ │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrrlt 7, 15, pc, lr, cr12 @ │ │ │ │ + mcrrlt 7, 15, pc, sl, cr12 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fcf81d │ │ │ │ - movwcs fp, #7837 @ 0x1e9d │ │ │ │ + @ instruction: 0xf7fcf819 │ │ │ │ + movwcs fp, #7832 @ 0x1e98 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl], #-972 @ 0xfffffc34 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + ldc2l 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr1, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xb08a4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf04007aa │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf507813b │ │ │ │ @ instruction: 0xf8d45008 │ │ │ │ @@ -91439,17 +91425,17 @@ │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x0029812e │ │ │ │ @ instruction: 0xf000290f │ │ │ │ stmdbcs lr, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - stc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ + stc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2 0, cr15, [sl], #-196 @ 0xffffff3c │ │ │ │ cmple sl, r0, lsl #16 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf1400793 │ │ │ │ vst4. {d24-d27}, [pc :256]! │ │ │ │ @@ -91497,15 +91483,15 @@ │ │ │ │ @ instruction: 0xf0bd4608 │ │ │ │ mcrvs 12, 3, pc, cr3, cr11, {5} @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr11, {5} │ │ │ │ - blx 0xff325bc0 │ │ │ │ + blx 0xff325b88 │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ vqsub.s8 d24, d23, d11 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @@ -91536,77 +91522,77 @@ │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ ldr fp, [r2, -r5, lsl #20]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blcc 0x1e6d314 │ │ │ │ + blcc 0x1e6d2dc │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ ldrsbteq r0, [r8], #-0 │ │ │ │ strdeq r0, [r6], -lr │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r3, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #12379 @ 0x305b │ │ │ │ - ldc2l 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ + ldc2l 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ orrle r2, ip, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 0, 7, pc, cr0, cr0, {1} │ │ │ │ + mrc2 0, 7, pc, cr6, cr0, {1} │ │ │ │ orrle r2, r6, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff12f025 │ │ │ │ + cdp2 0, 15, cr15, cr14, cr5, {1} │ │ │ │ orrle r2, r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf998f02b │ │ │ │ + @ instruction: 0xf984f02b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, sl │ │ │ │ @ instruction: 0xf02b4620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ ldrbeq r3, [r9, -r8, asr #1] │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ @ instruction: 0x079a30f8 │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0059f43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0, -r7, asr #31] @ │ │ │ │ + ldrb pc, [r0, -r3, asr #31] @ │ │ │ │ @ instruction: 0xf7f02009 │ │ │ │ - movwcs pc, #11451 @ 0x2cbb @ │ │ │ │ + movwcs pc, #11479 @ 0x2cd7 @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe780 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffb8f7f9 │ │ │ │ + @ instruction: 0xffb4f7f9 │ │ │ │ @ instruction: 0xf04fe741 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe73affb1 │ │ │ │ + ldr pc, [sl, -sp, lsr #31]! │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff2bb2f4 │ │ │ │ - @ instruction: 0xf806f7ef │ │ │ │ + blvs 0xff2bb2bc │ │ │ │ + @ instruction: 0xf822f7ef │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r6, -r3, lsr #11]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, sl, r2, ror #12 │ │ │ │ + umulleq r6, sl, sl, r6 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ adchi pc, fp, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ @@ -91683,38 +91669,38 @@ │ │ │ │ svccs 0x0050f5b3 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf57f0700 │ │ │ │ @ instruction: 0xf3c5aefb │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xf888f7fa │ │ │ │ + @ instruction: 0xf884f7fa │ │ │ │ vst1.16 {d14-d16}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r7], #3819 @ 0xeeb │ │ │ │ mcrge 5, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf1b3e673 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405aee3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ - bcs 0x95754 │ │ │ │ + bcs 0x9571c │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq lr, [fp, #1637]! @ 0x665 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf53f0707 │ │ │ │ ldrb sl, [r1], r0, ror #28 │ │ │ │ tstpeq pc, r5, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f0706 │ │ │ │ @ instruction: 0xf04faecb │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0], -r7, asr #29 @ │ │ │ │ + ldrb pc, [r0], -r3, asr #29 @ │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r7, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072aaeb7 │ │ │ │ @@ -91723,58 +91709,58 @@ │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ @ instruction: 0x6e63f947 │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe667ae37 │ │ │ │ - blx 0xfe82654a │ │ │ │ + blx 0xfe726512 │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - ldc2l 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ + mrc2 7, 0, pc, cr8, cr0, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe622ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ @ instruction: 0xf840f0b9 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - cdp2 7, 13, cr15, cr14, cr14, {7} │ │ │ │ + cdp2 7, 15, cr15, cr10, cr14, {7} │ │ │ │ stmdaeq pc, {r0, r2, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf82ef0b9 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404607 │ │ │ │ @ instruction: 0xf8948089 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7b53c │ │ │ │ + blcs 0x7b504 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - vqrdmlah.s , , d3[2] │ │ │ │ - blcs 0x27a8d8 │ │ │ │ + vqrdmlah.s , , d3[5] │ │ │ │ + blcs 0x27a8a0 │ │ │ │ ldmdale r9!, {r1, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0x129572c │ │ │ │ + blmi 0x12956f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ - ldrmi r0, [pc], #-657 @ 0x69cf4 │ │ │ │ + ldrmi r0, [pc], #-657 @ 0x69cbc │ │ │ │ smladls r1, lr, r4, r4 │ │ │ │ stcvs 6, cr9, [r9], #-0 │ │ │ │ - bleq 0x4a8048 │ │ │ │ + bleq 0x4a8010 │ │ │ │ @ instruction: 0xf502440b │ │ │ │ @ instruction: 0x461a6131 │ │ │ │ @ instruction: 0xff54f0b9 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf2416c28 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9} │ │ │ │ @@ -91784,15 +91770,15 @@ │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ vpadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldclvs 3, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ ldr pc, [r6, #3109]! @ 0xc25 │ │ │ │ - blcs 0x138978 │ │ │ │ + blcs 0x138940 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ ldrble r0, [r9], #-1000 @ 0xfffffc18 │ │ │ │ strble r0, [r9], #-937 @ 0xfffffc57 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ @@ -91828,1022 +91814,1021 @@ │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bd1027 │ │ │ │ @ instruction: 0xe75bf8b5 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0bd4638 │ │ │ │ @ instruction: 0xe7affbff │ │ │ │ - addeq r6, sl, r0, ror r4 │ │ │ │ - addeq r6, sl, r8, ror r2 │ │ │ │ + addeq r6, sl, r8, lsr #9 │ │ │ │ + @ instruction: 0x008a62b0 │ │ │ │ + addeq r6, sl, r2, lsr r2 │ │ │ │ strdeq r6, [sl], sl │ │ │ │ - addeq r6, sl, r2, asr #3 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ @ instruction: 0xe79ffbf1 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + eorcs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ vqsub.s8 q3, q4, │ │ │ │ - svclt 0x0000fac5 │ │ │ │ - eorseq r8, r3, r8, asr #16 │ │ │ │ + svclt 0x0000fac9 │ │ │ │ + eorseq r8, r3, r0, lsl r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb0914bbb │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmda ip, {r2, r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda r0, {r2, r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ strtmi r0, [r8], r3, ror #29 │ │ │ │ - blcs 0x7fb720 │ │ │ │ - blcs 0x85dee0 │ │ │ │ - blcs 0x7ddeb4 │ │ │ │ + blcs 0x7fb6e8 │ │ │ │ + blcs 0x85dea8 │ │ │ │ + blcs 0x7dde7c │ │ │ │ andcs sp, r0, r4, asr #32 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [r5, #67] @ 0x43 @ │ │ │ │ + strhi pc, [r5, #67]! @ 0x43 │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r1], #1 │ │ │ │ mlseq r1, r5, r0, r0 │ │ │ │ ldrtle r0, [sp], #-1059 @ 0xfffffbdd │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ movwge sp, #6365 @ 0x18dd │ │ │ │ @ instruction: 0xf029f853 │ │ │ │ - andeq sl, r6, fp, ror #11 │ │ │ │ - @ instruction: 0x0006a5b9 │ │ │ │ - andeq sl, r6, r3, lsl #11 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq sl, r6, sp, lsr #10 │ │ │ │ - strdeq sl, [r6], -r7 │ │ │ │ - ldrdeq sl, [r6], -r1 │ │ │ │ - muleq r6, fp, r4 │ │ │ │ - andeq sl, r6, r1, asr #8 │ │ │ │ - andeq sl, r6, sp, lsl #8 │ │ │ │ - andeq sl, r6, r5, asr #7 │ │ │ │ - andeq sl, r6, fp, ror r6 │ │ │ │ - andeq sl, r6, r1, lsr #12 │ │ │ │ - andeq sl, r6, r9, asr #6 │ │ │ │ - strdeq sl, [r6], -r1 │ │ │ │ + @ instruction: 0x0006a5b1 │ │ │ │ + andeq sl, r6, pc, ror r5 │ │ │ │ + andeq sl, r6, r9, asr #10 │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + strdeq sl, [r6], -r3 │ │ │ │ + @ instruction: 0x0006a4bd │ │ │ │ + muleq r6, r7, r4 │ │ │ │ + andeq sl, r6, r1, ror #8 │ │ │ │ + andeq sl, r6, r7, lsl #8 │ │ │ │ + ldrdeq sl, [r6], -r3 │ │ │ │ andeq sl, r6, fp, lsl #7 │ │ │ │ + andeq sl, r6, r1, asr #12 │ │ │ │ + andeq sl, r6, r7, ror #11 │ │ │ │ + andeq sl, r6, pc, lsl #6 │ │ │ │ + @ instruction: 0x0006a2b7 │ │ │ │ + andeq sl, r6, r1, asr r3 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r6!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, r5, r0 │ │ │ │ - ldrdeq sl, [r6], -r7 │ │ │ │ - strdeq sl, [r6], -pc @ │ │ │ │ - andeq sl, r6, r1, lsr r1 │ │ │ │ + andeq sl, r6, sp, asr r0 │ │ │ │ + muleq r6, pc, r0 @ │ │ │ │ + andeq sl, r6, r7, asr #1 │ │ │ │ + strdeq sl, [r6], -r9 │ │ │ │ + andeq sl, r6, pc, ror #2 │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ andeq sl, r6, r7, lsr #3 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - ldrdeq sl, [r6], -pc @ │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r6], r0 @ │ │ │ │ - orrshi pc, r1, r0, lsl #4 │ │ │ │ + ldrbthi pc, [r4], r0 @ │ │ │ │ + orrshi pc, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x46218737 │ │ │ │ + @ instruction: 0x46218735 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf896fd97 │ │ │ │ - blls 0x1ee28c │ │ │ │ + @ instruction: 0xf896fdb3 │ │ │ │ + blls 0x1ee254 │ │ │ │ stmdbcs r0, {r1, r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4630 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f14419 │ │ │ │ - andcs pc, r1, pc, lsr r9 @ │ │ │ │ + andcs pc, r1, fp, lsr r9 @ │ │ │ │ @ instruction: 0xf004e788 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, q4, q8 │ │ │ │ - @ instruction: 0xf5b3866b │ │ │ │ + vqrshl.s8 q4, q3, q8 │ │ │ │ + @ instruction: 0xf5b38669 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 q4, q0, q10 │ │ │ │ - eorcs r8, r0, #57933824 @ 0x3740000 │ │ │ │ + vcge.s8 q4, q0, q6 │ │ │ │ + eorcs r8, r0, #57147392 @ 0x3680000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcge.s8 d8, d1, d19 │ │ │ │ - @ instruction: 0xf5b382da │ │ │ │ + vcgt.s8 d8, d1, d27 │ │ │ │ + @ instruction: 0xf5b382d6 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vshl.s8 d8, d27, d18 │ │ │ │ - blcs 0x8a9e0 │ │ │ │ - rscshi pc, r3, #2 │ │ │ │ + vshl.s8 d8, d19, d18 │ │ │ │ + blcs 0x8a988 │ │ │ │ + rschi pc, fp, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r6, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8d8f7f3 │ │ │ │ + @ instruction: 0xf8d4f7f3 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 q4, q0, │ │ │ │ - @ instruction: 0xf5b38664 │ │ │ │ + vcgt.s8 q4, q0, q8 │ │ │ │ + @ instruction: 0xf5b38662 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , q3 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003df47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r4, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0606f013 │ │ │ │ - ldrbeq r0, [r8, #1523] @ 0x5f3 │ │ │ │ - streq r0, [sl, #1469]! @ 0x5bd │ │ │ │ - vsli.64 d16, d7, #4 │ │ │ │ - blcs 0xbec2c │ │ │ │ - teqphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0604f013 │ │ │ │ + ldrbeq r0, [r6, #1521] @ 0x5f1 │ │ │ │ + streq r0, [r8, #1467]! @ 0x5bb │ │ │ │ + vsli.64 d16, d5, #4 │ │ │ │ + blcs 0xbebf4 │ │ │ │ + teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af20 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481ad │ │ │ │ + @ instruction: 0xf41481a9 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4], r9 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4], r5 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1828050 │ │ │ │ + blx 0x1728018 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x1bec8c │ │ │ │ + blcs 0x1bec54 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq r5, #1275068418 @ 0x4c000002 │ │ │ │ - strteq r0, [r3], #-824 @ 0xfffffcc8 │ │ │ │ - mvneq r0, #192, 6 │ │ │ │ + cmneq r3, #1140850690 @ 0x44000002 │ │ │ │ + strteq r0, [r1], #-822 @ 0xfffffcca │ │ │ │ + mvneq r0, #-134217726 @ 0xf8000002 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - subhi pc, sp, r1 │ │ │ │ - strhi pc, [sl, r0, lsl #4]! │ │ │ │ + subhi pc, r9, r1 │ │ │ │ + strhi pc, [r7, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r7, #114 @ 0x72 │ │ │ │ + adclt r8, r7, #110 @ 0x6e │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b78449 │ │ │ │ + @ instruction: 0xf5b78443 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x795c20 │ │ │ │ - blls 0x44412c │ │ │ │ + blmi 0x795be8 │ │ │ │ + blls 0x4440f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - @ instruction: 0x4630849e │ │ │ │ + @ instruction: 0x4630847e │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bf5b │ │ │ │ + @ instruction: 0xf404bf57 │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d1 │ │ │ │ - blcs 0x8be44 │ │ │ │ - rsbshi pc, r0, r1 │ │ │ │ + vhadd.s8 d8, d16, d13 │ │ │ │ + blcs 0x8be00 │ │ │ │ + rsbhi pc, ip, r1 │ │ │ │ eoreq fp, r7, #805306378 @ 0x3000000a │ │ │ │ - ldrbhi pc, [r8], #-321 @ 0xfffffebf @ │ │ │ │ + ldrbhi pc, [r2], #-321 @ 0xfffffebf @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ - blcs 0x1fee10 │ │ │ │ + blcs 0x1fedd8 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x0006aabd │ │ │ │ - ldrdeq sl, [r6], -r7 │ │ │ │ - andeq sl, r6, r1, lsl #19 │ │ │ │ - andeq sl, r6, r7, lsr #18 │ │ │ │ - andeq sl, r6, r3, ror #20 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq sl, r6, r1, lsr #20 │ │ │ │ + andeq sl, r6, r1, lsl #21 │ │ │ │ + muleq r6, fp, r9 │ │ │ │ + andeq sl, r6, r5, asr #18 │ │ │ │ + andeq sl, r6, fp, ror #17 │ │ │ │ + andeq sl, r6, r7, lsr #20 │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + andeq sl, r6, r5, ror #19 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 q4, q0, q15 │ │ │ │ - blcs 0x8baa8 │ │ │ │ - adchi pc, r3, r1 │ │ │ │ + vqadd.s8 q4, q0, q13 │ │ │ │ + blcs 0x8ba68 │ │ │ │ + addshi pc, pc, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ strpl pc, [r0, -r4, asr #7] │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #35493 @ 0x8aa5 │ │ │ │ + movwls r0, #31397 @ 0x7aa5 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbvs pc, [r1], r9, asr #12 @ │ │ │ │ streq pc, [r5], -r0, asr #5 │ │ │ │ - @ instruction: 0xf649920b │ │ │ │ + @ instruction: 0xf6499208 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf0051681 │ │ │ │ teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6a1a0 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf96cf7f4 │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x6a168 │ │ │ │ + strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ + @ instruction: 0xf968f7f4 │ │ │ │ vqshlu.s64 q15, , #4 │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf0042003 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ - blcs 0x16e5cc │ │ │ │ + blcs 0x16e594 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strbhi pc, [sl], -r0 @ │ │ │ │ + strbhi pc, [r8], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbge r6, {r1, r2, r8} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r5, [sl], #-520 @ 0xfffffdf8 │ │ │ │ - @ instruction: 0xffcaf7fa │ │ │ │ - beq 0x8a3afc │ │ │ │ + @ instruction: 0xffc6f7fa │ │ │ │ + beq 0x8a3ac4 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - streq pc, [pc, #-4] @ 0x6a1e8 │ │ │ │ + strbne pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ mrseq pc, CPSR @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - cdpne 3, 4, cr15, cr2, cr4, {6} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28636 │ │ │ │ + @ instruction: 0xf1b28634 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d6ae30 │ │ │ │ ldreq r2, [r0, r8, asr #1] │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ cmpeq r4, r8, lsr #28 │ │ │ │ ldreq sp, [r0, #1282] @ 0x502 │ │ │ │ - strhi pc, [sp, r1, asr #2] │ │ │ │ + strhi pc, [r5, r1, asr #2] │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #416 @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #8 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ - and pc, r8, sp, asr #17 │ │ │ │ - strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x10a823c │ │ │ │ - @ instruction: 0xf5b3e681 │ │ │ │ - @ instruction: 0xf47f4fa0 │ │ │ │ - strtmi sl, [r1], -r8, lsl #28 │ │ │ │ - @ instruction: 0xf7f0a806 │ │ │ │ - ldclvs 12, cr15, [r0, #-20]! @ 0xffffffec │ │ │ │ - vtst.8 d22, d20, d17 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - @ instruction: 0xf8960395 │ │ │ │ - bne 0x2b25bc │ │ │ │ - movwmi r4, #42544 @ 0xa630 │ │ │ │ - blvs 0xfe6d1298 │ │ │ │ - blx 0xffba823e │ │ │ │ - smullscc pc, r1, r6, r8 @ │ │ │ │ - ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7f04421 │ │ │ │ - uadd8 pc, lr, pc @ │ │ │ │ - rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - svccs 0x0070f5b2 │ │ │ │ - subshi pc, r2, r1 │ │ │ │ - @ instruction: 0xf1410225 │ │ │ │ - vst4. {d8-d11}, [r4], r5 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53f0698 │ │ │ │ - @ instruction: 0xf8d6ae4c │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f54506 │ │ │ │ - ldrt pc, [r2], -r3, lsr #18 @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ - ldcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ - biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042803 │ │ │ │ - @ instruction: 0xf5b3051f │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe94be9c │ │ │ │ + stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ + andls lr, r5, #0, 14 │ │ │ │ + @ instruction: 0xf7fa9403 │ │ │ │ + @ instruction: 0xe682fa3d │ │ │ │ + svcmi 0x00a0f5b3 │ │ │ │ + mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + stc2 7, cr15, [r2], #-960 @ 0xfffffc40 │ │ │ │ + ldmvs r1!, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ + orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + smullscs pc, r1, r6, r8 @ │ │ │ │ + ldrtmi r1, [r0], -r9, lsl #20 │ │ │ │ + stcls 3, cr4, [r6], {10} │ │ │ │ + @ instruction: 0xf7ee6b99 │ │ │ │ + @ instruction: 0xf896fc09 │ │ │ │ + @ instruction: 0x462a30d1 │ │ │ │ + blcs 0x7bb14 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + @ instruction: 0xff9cf7f0 │ │ │ │ + vst1.16 {d14-d16}, [r4 :64] │ │ │ │ + @ instruction: 0xf5b22270 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + eoreq r8, r5, #79 @ 0x4f │ │ │ │ + sbchi pc, r2, r1, asr #2 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [r8], r8, asr #1 │ │ │ │ + mcrge 5, 2, pc, cr13, cr15, {1} @ │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf920f7f5 │ │ │ │ + @ instruction: 0x2320e633 │ │ │ │ + tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vmla.f32 d26, d23, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ + eormi r0, r3, r0, lsr #6 │ │ │ │ + stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + ldreq pc, [pc, #-4] @ 0x6a2d8 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + ldrbhi pc, [r8], r1 @ │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ + @ instruction: 0x46304313 │ │ │ │ + rsbeq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + andshi pc, r8, sp, asr #17 │ │ │ │ + strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + blx 0x1aa82da │ │ │ │ + @ instruction: 0x2320e592 │ │ │ │ + teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + mvnhi pc, r1 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + stcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - smladls r7, r8, r0, r8 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f23409 │ │ │ │ - ldr pc, [r1, #2923] @ 0xb6b │ │ │ │ + tstmi r3, #41943040 @ 0x2800000 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6a348 │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fa3408 │ │ │ │ + ldrb pc, [r1, #-2115]! @ 0xfffff7bd @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x57b014 │ │ │ │ - @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b281f2 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe95597c │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r6, #98304 @ 0x18000 │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - strls r0, [sl, #-796] @ 0xfffffce4 │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r7, #-1055] @ 0xfffffbe1 │ │ │ │ + andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ + stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + @ instruction: 0xf004031c │ │ │ │ + @ instruction: 0x432b041f │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf846f7fa │ │ │ │ - @ instruction: 0x2320e570 │ │ │ │ - teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - vqrdmulh.s q13, q2, d2[6] │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe94efc4 │ │ │ │ - andcs r9, r1, #41943040 @ 0x2800000 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6a3bc │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f93408 │ │ │ │ - ldrb pc, [r3, #-4035] @ 0xfffff03d @ │ │ │ │ - movtne pc, #1028 @ 0x404 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ - rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8fb030 │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - ldrdls r8, [r8, -r6] │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ - movwls r9, #25607 @ 0x6407 │ │ │ │ - @ instruction: 0xf7fb930a │ │ │ │ - str pc, [r4, #3747]! @ 0xea3 │ │ │ │ - strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - strls r9, [r9, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2757 @ 0xfffff53b │ │ │ │ - @ instruction: 0xf47f1f40 │ │ │ │ - @ instruction: 0xf8d6ad24 │ │ │ │ - ldrbeq r3, [r9], -r8, asr #1 │ │ │ │ - ldcge 5, cr15, [pc, #-508] @ 0x6a234 │ │ │ │ - ldrdmi lr, [r6], -sp │ │ │ │ - @ instruction: 0xf920f0b9 │ │ │ │ - ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7f14621 │ │ │ │ - str pc, [sl, #4065] @ 0xfe1 │ │ │ │ - movtne pc, #1044 @ 0x414 @ │ │ │ │ - ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ - rsclt r0, r1, #557056 @ 0x88000 │ │ │ │ - rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - bleq 0xff8bb084 │ │ │ │ - tstpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - vst4.16 {d4-d7}, [r4], sl │ │ │ │ - @ instruction: 0xf5b12170 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - vmov.i32 d24, #-973078528 @ 0xc6000000 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - stccs 4, cr3, [sp], {6} │ │ │ │ - stccs 15, cr11, [sp, #-32] @ 0xffffffe0 │ │ │ │ - svclt 0x000c9209 │ │ │ │ - strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - stmdbge r6, {r0, sl, ip, sp} │ │ │ │ - @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - movwls r9, #42248 @ 0xa508 │ │ │ │ - @ instruction: 0xf99ef7f4 │ │ │ │ - @ instruction: 0x4621e55d │ │ │ │ - @ instruction: 0xf7f0a806 │ │ │ │ - pldw [r4], #-2987 @ 0xfffff455 │ │ │ │ - @ instruction: 0xf47f1300 │ │ │ │ - stcls 12, cr10, [r6, #-896] @ 0xfffffc80 │ │ │ │ - ldrbvs pc, [r9], #-1609 @ 0xfffff9b7 @ │ │ │ │ - streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ - sbcvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0x2d00a906 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - strb pc, [r2, #-2435] @ 0xfffff67d @ │ │ │ │ - @ instruction: 0xf57f02a0 │ │ │ │ - @ instruction: 0xf44facca │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a806 │ │ │ │ - ldrbhi pc, [r9], -r1 @ │ │ │ │ - blx 0xfe2284b2 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr14, cr11, {7} @ │ │ │ │ - strtmi lr, [r1], -pc, lsr #10 │ │ │ │ - @ instruction: 0xf7f0a806 │ │ │ │ - svcls 0x0006fb7d │ │ │ │ - movwne pc, #1044 @ 0x414 @ │ │ │ │ - tstphi r5, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - ldrbvs pc, [r1, #1609] @ 0x649 @ │ │ │ │ - streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ - sbcvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - svccs 0x00004630 │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - ldr pc, [r4, #-2389] @ 0xfffff6ab │ │ │ │ - @ instruction: 0xf53f02a5 │ │ │ │ - @ instruction: 0xf44fac9c │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a806 │ │ │ │ - strhi pc, [r9], -r1 │ │ │ │ - blx 0x16a850e │ │ │ │ - stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ - svclt 0x00182b0d │ │ │ │ - tstle r4, r1, lsl #6 │ │ │ │ - blcs 0x3d1178 │ │ │ │ - movwcs fp, #12044 @ 0x2f0c │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - subsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdbcs r0, {r4, r5, r9, sl, lr} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + @ instruction: 0xffc0f7f9 │ │ │ │ + vst3.16 {d14,d16,d18}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf5b31340 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + stmdbeq r3!, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ + vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ + @ instruction: 0xf3c463e0 │ │ │ │ + tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf4020be2 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strbhi pc, [sp, #2] @ │ │ │ │ + ldrtmi r9, [r0], -r8, lsl #2 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf92af7f4 │ │ │ │ - @ instruction: 0xf414e4e9 │ │ │ │ - @ instruction: 0xf47f1500 │ │ │ │ - @ instruction: 0xf44fac70 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a806 │ │ │ │ - strthi pc, [r1], -r1 │ │ │ │ - blx 0xba8566 │ │ │ │ - blls 0x1f35ac │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + movwls r9, #41734 @ 0xa306 │ │ │ │ + mcr2 7, 5, pc, cr0, cr11, {7} @ │ │ │ │ + stmdage r6, {r0, r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ + strls r4, [r8, #-1569] @ 0xfffff9df │ │ │ │ + strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ + blx 0xff9283a4 │ │ │ │ + svcne 0x0040f414 │ │ │ │ + stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57f0659 │ │ │ │ + ldmib sp, {r5, r8, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf0b94006 │ │ │ │ + strmi pc, [r2], -r1, lsr #18 │ │ │ │ + @ instruction: 0x46214630 │ │ │ │ + @ instruction: 0xffdef7f1 │ │ │ │ + @ instruction: 0xf414e58b │ │ │ │ + @ instruction: 0xf47f1340 │ │ │ │ + stmdbeq r2!, {r1, r4, r8, sl, fp, sp, pc} │ │ │ │ + vst1.64 {d11-d14}, [r2 :128], r1 │ │ │ │ + vmlal.u q11, d20, d0[4] │ │ │ │ + movwmi r2, #42243 @ 0xa503 │ │ │ │ + @ instruction: 0xf4010be1 │ │ │ │ + submi r6, sl, r0, lsl #2 │ │ │ │ + cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + svccs 0x0070f5b1 │ │ │ │ + strhi pc, [pc], -r1 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + svclt 0x00082c0d │ │ │ │ + andls r2, r9, #832 @ 0x340 │ │ │ │ + strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ + strcc r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + addsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - strb pc, [lr], #2319 @ 0x90f @ │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + strls r9, [r8, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf7f4930a │ │ │ │ + ldrb pc, [lr, #-2459] @ 0xfffff665 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf5b38093 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7f08218 │ │ │ │ - strcs pc, [r1], #-2835 @ 0xfffff4ed │ │ │ │ + blx 0xff1a842e │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + stclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf6499d06 │ │ │ │ + vmov.i32 q11, #589824 @ 0x00090000 │ │ │ │ + @ instruction: 0xf6490405 │ │ │ │ + vmlal.s q11, d16, d1[2] │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + svclt 0x00082d00 │ │ │ │ + ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + @ instruction: 0xf980f7f4 │ │ │ │ + adceq lr, r0, #281018368 @ 0x10c00000 │ │ │ │ + stclge 5, cr15, [fp], {127} @ 0x7f │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f08652 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fb4630 │ │ │ │ + ldr pc, [r0, #-3627]! @ 0xfffff1d5 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xfe62848a │ │ │ │ + @ instruction: 0xf4149f06 │ │ │ │ + @ instruction: 0xf0411300 │ │ │ │ + @ instruction: 0xf6498100 │ │ │ │ + vshl.s64 q11, , #0 │ │ │ │ + @ instruction: 0xf6490505 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + svclt 0x00082f00 │ │ │ │ + strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ + @ instruction: 0xf952f7f4 │ │ │ │ + adceq lr, r5, #88080384 @ 0x5400000 │ │ │ │ + ldcge 5, cr15, [sp], {63} @ 0x3f │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f08602 │ │ │ │ + blls 0x2a92d8 │ │ │ │ + blcs 0x3d0930 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + blls 0x25e930 │ │ │ │ + svclt 0x000c2b0d │ │ │ │ + movwcs r2, #4866 @ 0x1302 │ │ │ │ + @ instruction: 0xf6499300 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf6460205 │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ + @ instruction: 0x46300312 │ │ │ │ + svclt 0x00082900 │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f42300 │ │ │ │ + strbt pc, [sl], #2343 @ 0x927 @ │ │ │ │ + strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + ldclge 4, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f0861a │ │ │ │ + strcs pc, [r1], #-2885 @ 0xfffff4bb │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8f6f7f4 │ │ │ │ - @ instruction: 0xf414e4b5 │ │ │ │ - @ instruction: 0xf0421500 │ │ │ │ - vst3.8 {d24-d26}, [pc :128], ip │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a806 │ │ │ │ - sbchi pc, r5, r1 │ │ │ │ - blx 0xffea85cc │ │ │ │ - blls 0x1f3614 │ │ │ │ + @ instruction: 0xf90cf7f4 │ │ │ │ + vst3. {d14-d16}, [r4] │ │ │ │ + @ instruction: 0x46212370 │ │ │ │ + adceq sl, r7, #393216 @ 0x60000 │ │ │ │ + addhi pc, lr, r1, lsl #2 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + andshi pc, r3, #1 │ │ │ │ + blx 0xba855e │ │ │ │ + blls 0x1f35a4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbcsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + adcscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldr pc, [sl], #2267 @ 0x8db │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ - ldcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ - biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042803 │ │ │ │ - @ instruction: 0xf5b3051f │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe94bb00 │ │ │ │ - addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf6484630 │ │ │ │ - vrshr.s64 d23, d25, #64 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - smladls r7, r8, r0, r8 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fff9d3 │ │ │ │ - @ instruction: 0x4621bbf9 │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf98ef7f0 │ │ │ │ - svcne 0x0040f414 │ │ │ │ - blge 0xffbe7890 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97cf7f2 │ │ │ │ - bllt 0xffaa869c │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, ror r2 │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - bicshi pc, ip, r3 │ │ │ │ - strbhi pc, [sp, r0, lsl #4]! @ │ │ │ │ - svcne 0x0010f1b2 │ │ │ │ - orrhi pc, r1, r3 │ │ │ │ - strbhi pc, [r5], #513 @ 0x201 @ │ │ │ │ - @ instruction: 0xf0032a20 │ │ │ │ - vhadd.s8 q4, q9, │ │ │ │ - bcs 0x8c4f0 │ │ │ │ - cmpphi r7, r3 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + ldrt pc, [r6], #2291 @ 0x8f3 @ │ │ │ │ + strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + strthi pc, [r3], #-66 @ 0xffffffbe │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f080c0 │ │ │ │ + strcs pc, [r1], #-2833 @ 0xfffff4ef │ │ │ │ + stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + vmin.s8 d20, d7, d16 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf8d8f7f4 │ │ │ │ + @ instruction: 0x2320e49b │ │ │ │ + tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + @ instruction: 0xf247ac20 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ + eormi r0, r3, r0, lsr #6 │ │ │ │ + stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + ldreq pc, [pc, #-4] @ 0x6a608 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strhi pc, [r5, #-1]! │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ + @ instruction: 0x46304313 │ │ │ │ + adcsvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + andshi pc, r8, sp, asr #17 │ │ │ │ + strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf9d0f7f2 │ │ │ │ + bllt 0xfff28640 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + pldw [r4], #-2475 @ 0xfffff655 │ │ │ │ + @ instruction: 0xf47f1f40 │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24630 │ │ │ │ + @ instruction: 0xf7fff979 │ │ │ │ + eorscs fp, r0, #238592 @ 0x3a400 │ │ │ │ + rsbseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0044022 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b22103 │ │ │ │ + @ instruction: 0xf3c40f80 │ │ │ │ + @ instruction: 0xf0034403 │ │ │ │ + vand d8, d16, d27 │ │ │ │ + @ instruction: 0xf1b287e9 │ │ │ │ + @ instruction: 0xf0031f10 │ │ │ │ + vrhadd.s8 q4, , q10 │ │ │ │ + bcs 0x88b990 │ │ │ │ + adcshi pc, r1, r3 │ │ │ │ + ldrbhi pc, [fp, -r2, lsl #4]! @ │ │ │ │ + @ instruction: 0xf0032a00 │ │ │ │ + tstls r6, sp, lsr #2 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eorpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe9286c0 │ │ │ │ - bllt 0xfef286f8 │ │ │ │ + blx 0xfe8a8684 │ │ │ │ + bllt 0xfefa86bc │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstphi r7, #66 @ p-variant is OBSOLETE @ 0x42 │ │ │ │ + movwhi pc, #61506 @ 0xf042 @ │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - rscshi pc, r6, #2 │ │ │ │ + rschi pc, lr, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - @ instruction: 0x81b8f002 │ │ │ │ + movshi pc, r2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4aba8 │ │ │ │ + @ instruction: 0xf3c4abaa │ │ │ │ @ instruction: 0xf4141201 │ │ │ │ stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf004230c │ │ │ │ movwls r0, #45839 @ 0xb30f │ │ │ │ - blge 0xfe7e7930 │ │ │ │ + blge 0xfe8678f4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff91b │ │ │ │ - @ instruction: 0xf404bb8d │ │ │ │ + @ instruction: 0xf7fff919 │ │ │ │ + @ instruction: 0xf404bb8f │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41480cf │ │ │ │ + @ instruction: 0xf41480cb │ │ │ │ @ instruction: 0xf0010500 │ │ │ │ - vst4.8 {d8-d11}, [r4 :128], r2 │ │ │ │ + vst4.8 {d8-d11}, [r4 :64], lr │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53f041a │ │ │ │ - @ instruction: 0xf8d6abee │ │ │ │ + @ instruction: 0xf8d6abf0 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffec5 │ │ │ │ - @ instruction: 0xf414bbd4 │ │ │ │ + @ instruction: 0xf7fffec3 │ │ │ │ + @ instruction: 0xf414bbd6 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d8-d11}, [r4 :128]! │ │ │ │ + vst1.16 {d8-d11}, [r4 :128], r5 │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38232 │ │ │ │ + @ instruction: 0xf5b3822a │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8b1c4 │ │ │ │ - blge 0x13e79d0 │ │ │ │ + blcs 0x8b168 │ │ │ │ + blge 0x1467994 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x00d8f414 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47f930b │ │ │ │ - stmdbge r6, {r1, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8c6f7f5 │ │ │ │ - bllt 0xd28808 │ │ │ │ + @ instruction: 0xf8c4f7f5 │ │ │ │ + bllt 0xda87cc │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0x81a4f042 │ │ │ │ + orrshi pc, ip, r2, asr #32 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - msrhi SPSR_fc, r2 │ │ │ │ + msrhi SPSR_c, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4ab20 │ │ │ │ + @ instruction: 0xf3c4ab22 │ │ │ │ @ instruction: 0xf4141201 │ │ │ │ stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf004230c │ │ │ │ movwls r0, #45839 @ 0xb30f │ │ │ │ - blge 0x5e7a40 │ │ │ │ + blge 0x667a04 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff88d │ │ │ │ - @ instruction: 0xf404bb05 │ │ │ │ + @ instruction: 0xf7fff88b │ │ │ │ + @ instruction: 0xf404bb07 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf4148407 │ │ │ │ + @ instruction: 0xf41483ff │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d24-d27}, [pc :256], lr │ │ │ │ + vst1.16 {d24-d27}, [pc :256], r6 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - strbthi pc, [r3], #2 @ │ │ │ │ + ldrbhi pc, [fp], #2 @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b3851d │ │ │ │ + @ instruction: 0xf5b38515 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d26}, [pc :256], ip │ │ │ │ + vst1.8 {d24-d26}, [pc :256], r3 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff7e7ab0 │ │ │ │ + bge 0xff867a74 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a8f7f0 │ │ │ │ + @ instruction: 0xf8c6f7f0 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7ffff4d │ │ │ │ - @ instruction: 0xf404bb44 │ │ │ │ + @ instruction: 0xf7ffff4b │ │ │ │ + @ instruction: 0xf404bb46 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - eoreq r8, r0, #212, 14 @ 0x3500000 │ │ │ │ - ldrhi pc, [fp, r0, asr #2] │ │ │ │ + eoreq r8, r0, #208, 14 @ 0x3400000 │ │ │ │ + ldrhi pc, [r7, r0, asr #2] │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [r9], #200 @ 0xc8 │ │ │ │ - blge 0xce7df4 │ │ │ │ + blge 0xd67db8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffe09 │ │ │ │ - @ instruction: 0xf414bb18 │ │ │ │ + @ instruction: 0xf7fffe07 │ │ │ │ + @ instruction: 0xf414bb1a │ │ │ │ @ instruction: 0xf47f4100 │ │ │ │ - beq 0xfe9d53ac │ │ │ │ + beq 0xfe9d5378 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [ip, #-5] │ │ │ │ rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ vorr.i32 d20, #52480 @ 0x0000cd00 │ │ │ │ @ instruction: 0xf0042003 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ @ instruction: 0xf5b25300 │ │ │ │ @ instruction: 0xf8cd2f70 │ │ │ │ andls ip, r7, ip, lsr #32 │ │ │ │ - cmpphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ + movthi pc, #57346 @ 0xe002 @ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - rscvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ + adcvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1801 @ 0xfffff8f7 │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ - blt 0xffb68980 │ │ │ │ + ldc2l 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xffbe8944 │ │ │ │ movwne pc, #53824 @ 0xd240 @ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - vst3.16 {d8-d10}, [r4 :64], r4 │ │ │ │ + vst3.16 {d8-d10}, [r4], lr │ │ │ │ @ instruction: 0xf5b32378 │ │ │ │ @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1260 @ 0xfffffb14 │ │ │ │ - ldrthi pc, [ip], #321 @ 0x141 @ │ │ │ │ + strteq r8, [r5], #-1252 @ 0xfffffb1c │ │ │ │ + ldrthi pc, [r6], #321 @ 0x141 @ │ │ │ │ orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0084f5b3 │ │ │ │ - bge 0x1867bac │ │ │ │ + bge 0x18e7b70 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6a9cc │ │ │ │ + streq pc, [pc], #-4 @ 0x6a990 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f4940a │ │ │ │ - @ instruction: 0xf7fffaeb │ │ │ │ - vmull.u , d4, d3[2] │ │ │ │ + @ instruction: 0xf7fffae9 │ │ │ │ + vmull.u , d4, d1[3] │ │ │ │ strteq r1, [r7], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf53f930b │ │ │ │ - vmull.u q13, d4, d0[1] │ │ │ │ + vmull.u q13, d4, d2[1] │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - beq 0xfe90f224 │ │ │ │ + beq 0xfe90f1e8 │ │ │ │ andseq pc, ip, #2 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ strls r0, [sl], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe768a20 │ │ │ │ + stc2 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe7e89e4 │ │ │ │ tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x7aabc │ │ │ │ - bge 0x7e7c30 │ │ │ │ + blcs 0x7aa80 │ │ │ │ + bge 0x867bf4 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031581 │ │ │ │ stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x432b2203 │ │ │ │ movwls r9, #37382 @ 0x9206 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6aa58 │ │ │ │ + streq pc, [pc], #-4 @ 0x6aa1c │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f12407 │ │ │ │ - @ instruction: 0xf7fffefd │ │ │ │ - @ instruction: 0xf414ba05 │ │ │ │ + @ instruction: 0xf7fffefb │ │ │ │ + @ instruction: 0xf414ba07 │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst1.8 {d26-d27}, [pc], r0 │ │ │ │ + vst1.8 {d26-d27}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - sbcshi pc, r8, #2 │ │ │ │ + sbcshi pc, r0, #2 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe90f2b0 │ │ │ │ + beq 0xfe90f274 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ andseq pc, ip, #2 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -sl, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + adccc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6aab4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6aa78 │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [r2], #972 @ 0x3cc │ │ │ │ - blt 0x13e8abc │ │ │ │ + stc2l 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ + blt 0x1468a80 │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vsubl.u8 q12, d20, d1 │ │ │ │ + vmvn.i32 q12, #51456 @ 0x0000c900 │ │ │ │ andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ @ instruction: 0xf0021581 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ @ instruction: 0x432a5300 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ movwls r2, #25859 @ 0x6503 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fffcb5 │ │ │ │ - stmdbge r6, {r5, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffcb3 │ │ │ │ + stmdbge r6, {r1, r5, r9, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xff7cf7f2 │ │ │ │ - ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ + @ instruction: 0xff7af7f2 │ │ │ │ + ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + orrsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcscs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + adccs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffd15 │ │ │ │ - stmib sp, {r0, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf7fffd13 │ │ │ │ + stmib sp, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf646a906 │ │ │ │ - vqdmlal.s , d16, d1[3] │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ @ instruction: 0xf6480312 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ + vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ smladls r8, r2, r2, r0 │ │ │ │ - stc2 7, cr15, [r2, #-964] @ 0xfffffc3c │ │ │ │ - ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r0, #-964] @ 0xfffffc3c │ │ │ │ + ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [r8, ip, asr #1] │ │ │ │ - stmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ + stmdbge fp!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ mvnsvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ sbcpl pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffce7 │ │ │ │ - @ instruction: 0xf896b957 │ │ │ │ + @ instruction: 0xf7fffce5 │ │ │ │ + @ instruction: 0xf896b959 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57f07db │ │ │ │ - stmib sp, {r1, r2, r3, r6, r8, fp, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ + stmib sp, {r4, r6, r8, fp, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6490305 │ │ │ │ vrshr.s64 d21, d9, #64 │ │ │ │ strls r0, [r8, -r5, lsl #4] │ │ │ │ - stc2l 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ + stc2l 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + orrsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorcc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffcb9 │ │ │ │ - stmib sp, {r0, r3, r5, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf7fffcb7 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf646a906 │ │ │ │ - vqdmlal.s , d16, d1[3] │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ @ instruction: 0xf6480312 │ │ │ │ - vrshr.s64 d18, d17, #64 │ │ │ │ + vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ smladls r8, r2, r2, r0 │ │ │ │ - stc2 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ - ldmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - strhi pc, [pc], -r1 │ │ │ │ - teqphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + strhi pc, [r9], -r1 │ │ │ │ + teqphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #176, 4 │ │ │ │ - strthi pc, [ip], -r1 │ │ │ │ - strbhi pc, [r8], #-512 @ 0xfffffe00 @ │ │ │ │ + strthi pc, [r6], -r1 │ │ │ │ + strbhi pc, [r6], #-512 @ 0xfffffe00 @ │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #144, 4 │ │ │ │ - ldrhi pc, [r9, #1] │ │ │ │ + ldrhi pc, [r3, #1] │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - strhi pc, [r0, #1] │ │ │ │ + ldrbhi pc, [sl, #-1]! @ │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - ldmge r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffa37 │ │ │ │ - vmul.i8 , , q4 │ │ │ │ + @ instruction: 0xf7fffa35 │ │ │ │ + vmul.i8 , , q5 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r5, #0 │ │ │ │ + andshi pc, r4, #0 │ │ │ │ addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - teqcs r0, #212, 16 @ 0xd40000 │ │ │ │ + teqcs r0, #14024704 @ 0xd60000 │ │ │ │ cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0021f00 │ │ │ │ - vcgt.s8 d8, d0, d28 │ │ │ │ - @ instruction: 0xf5b384bb │ │ │ │ + vcgt.s8 d8, d0, d20 │ │ │ │ + @ instruction: 0xf5b384b8 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vrshl.s8 d8, d31, d1 │ │ │ │ - blcs 0x88bc14 │ │ │ │ - movwhi pc, #57346 @ 0xe002 @ │ │ │ │ - addhi pc, lr, #536870912 @ 0x20000000 │ │ │ │ + vrshl.s8 d8, d17, d1 │ │ │ │ + blcs 0x88bbc0 │ │ │ │ + movwhi pc, #24578 @ 0x6002 @ │ │ │ │ + addhi pc, r6, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - @ instruction: 0xf3c483c8 │ │ │ │ + @ instruction: 0xf3c483c0 │ │ │ │ movwls r2, #25347 @ 0x6303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf004461a │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf808f7f2 │ │ │ │ - stmialt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf806f7f2 │ │ │ │ + stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr15, {7} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr15, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfeba8cf4 │ │ │ │ + blx 0xfeb28cb8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0x07e2a910 │ │ │ │ - ldmge r7, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x07e2a912 │ │ │ │ + ldmge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ sbcpl pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf10104a3 │ │ │ │ - ldcvs 0, cr8, [r3, #-928]! @ 0xfffffc60 │ │ │ │ + ldcvs 0, cr8, [r3, #-912]! @ 0xfffffc70 │ │ │ │ vmov.i16 d22, #187 @ 0x00bb │ │ │ │ - blcs 0xf7960 │ │ │ │ - andhi pc, r6, r2, asr #4 │ │ │ │ + blcs 0xf7924 │ │ │ │ + ldrbhi pc, [lr, r1, asr #4]! @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - vst2. {d26-d27}, [pc :256], lr │ │ │ │ + vst2.8 {d26,d28}, [pc], r0 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ eormi r0, r3, r0, asr #6 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - strhi pc, [r1, r2]! │ │ │ │ + ldrbhi pc, [sp, -r2]! @ │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ stceq 0, cr4, [r7, #-140]! @ 0xffffff74 │ │ │ │ vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ - b 0x1436b48 │ │ │ │ + b 0x1436b0c │ │ │ │ @ instruction: 0xf0030545 │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0074403 │ │ │ │ stmib sp, {r0, r1, r8, r9, sl}^ │ │ │ │ strls r4, [r8, -r6, lsl #10] │ │ │ │ - stc2l 7, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ - stmdalt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r6, #-992] @ 0xfffffc20 │ │ │ │ + stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvc SPSR_, #4 │ │ │ │ svcvc 0x0060f1b3 │ │ │ │ - mrshi pc, (UNDEF: 70) @ │ │ │ │ + mrshi pc, (UNDEF: 69) @ │ │ │ │ ldrmi r2, [pc], -r0, lsl #6 │ │ │ │ movwpl lr, #39373 @ 0x99cd │ │ │ │ vmul.f q8, q2, d3[4] │ │ │ │ vst1.8 {d0-d3}, [r3], sl │ │ │ │ tstmi r3, #252, 6 @ 0xf0000003 │ │ │ │ vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ stmdbge r6, {r9, ip, sp} │ │ │ │ @@ -92851,3390 +92836,3372 @@ │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ subsmi r4, r3, r0, lsr r6 │ │ │ │ addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r0], #836 @ 0x344 │ │ │ │ andls r9, r6, #8, 14 @ 0x200000 │ │ │ │ bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ movwls r0, #28763 @ 0x705b │ │ │ │ - @ instruction: 0xff3cf7f8 │ │ │ │ - ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff3af7f8 │ │ │ │ + ldmdalt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strpl pc, [r0, -r4, asr #7] │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #35493 @ 0x8aa5 │ │ │ │ + movwls r0, #31397 @ 0x7aa5 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbvs pc, [r9], -r9, asr #12 @ │ │ │ │ streq pc, [r5], -r0, asr #5 │ │ │ │ - @ instruction: 0xf649920b │ │ │ │ + @ instruction: 0xf6499208 │ │ │ │ vmlal.s q11, d16, d1[2] │ │ │ │ addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf0051681 │ │ │ │ teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6ae50 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - blx 0x5a8e26 │ │ │ │ - ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x6ae14 │ │ │ │ + strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ + blx 0x528dea │ │ │ │ + stmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andpl lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ - @ instruction: 0xf7fef947 │ │ │ │ - @ instruction: 0xf8d6bfff │ │ │ │ + @ instruction: 0xf7fff945 │ │ │ │ + @ instruction: 0xf8d6b801 │ │ │ │ ldreq r2, [r4, r8, asr #1] │ │ │ │ @ instruction: 0xf010d503 │ │ │ │ @ instruction: 0xf43e0f0e │ │ │ │ - ldrsheq sl, [r0, #-246] @ 0xffffff0a │ │ │ │ + ldrsheq sl, [r0, #-248] @ 0xffffff08 │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - msrhi SPSR_c, r1, asr #2 │ │ │ │ + cmpphi fp, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - andcs sl, r0, #232, 30 @ 0x3a0 │ │ │ │ + andcs sl, r0, #936 @ 0x3a8 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ - @ instruction: 0xf8cdc010 │ │ │ │ - stmib sp, {r3, sp, lr, pc}^ │ │ │ │ - andls r7, r5, #0, 10 │ │ │ │ - @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffc0f │ │ │ │ - sbccs fp, r0, #80, 16 @ 0x500000 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vshl.s8 d8, d6, d16 │ │ │ │ - @ instruction: 0xf1b382ed │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #180, 8 @ 0xb4000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + strls ip, [r2, #-16] │ │ │ │ + str lr, [r0, -sp, asr #19] │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + ldmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + strhi pc, [r1], #1 │ │ │ │ + rschi pc, ip, #0, 4 │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + strthi pc, [pc], #1 @ 0x6ae94 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strhi pc, [pc], #1 @ 0x6aea0 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x00c5f47e │ │ │ │ + smullsne pc, r1, r6, r8 @ │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + bicsmi r8, r2, #254 @ 0xfe │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + @ instruction: 0xf3c4afb6 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r2, #8, 8 @ 0x8000000 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fff9a7 │ │ │ │ + @ instruction: 0xf5b3b816 │ │ │ │ + @ instruction: 0xf0010fa0 │ │ │ │ + vcgt.s8 d8, d0, d9 │ │ │ │ + @ instruction: 0xf5b38337 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #-469762045 @ 0xe4000003 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #148, 8 @ 0x94000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #1677721603 @ 0x64000003 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf896afc2 │ │ │ │ - @ instruction: 0xf8d610d1 │ │ │ │ - @ instruction: 0xf8d630c8 │ │ │ │ - stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6bb08 │ │ │ │ - svcge 0x00b3f47e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - ldrtmi r4, [r0], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - movwls r0, #527 @ 0x20f │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [sl, #-514] @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf9a8f7f2 │ │ │ │ - ldmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - movwhi pc, #57345 @ 0xe001 @ │ │ │ │ - teqphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - mvnshi pc, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - bicshi pc, lr, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0087f47e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - movwhi pc, #2 @ │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x461a4630 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f24509 │ │ │ │ - @ instruction: 0xf7fefbf9 │ │ │ │ - @ instruction: 0xf5b3bf6d │ │ │ │ - @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r3, #104, 30 @ 0x1a0 │ │ │ │ - ldrhi pc, [r5], #320 @ 0x140 │ │ │ │ - cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ - rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - mvneq pc, #587202560 @ 0x23000000 │ │ │ │ - @ instruction: 0xd1084293 │ │ │ │ - ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - movwvc pc, #1103 @ 0x44f @ │ │ │ │ - movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0014393 │ │ │ │ - rsclt r8, r3, #63438848 @ 0x3c80000 │ │ │ │ + @ instruction: 0xf404af8a │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + movwcs r8, #4856 @ 0x12f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ - andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2l 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ - svclt 0x00aff7fe │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0035f47e │ │ │ │ - @ instruction: 0xf10202a3 │ │ │ │ - eoreq r8, r7, #93 @ 0x5d │ │ │ │ - strthi pc, [r4], -r0, lsl #2 │ │ │ │ - cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x0029f47e │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xffea8f1e │ │ │ │ + svclt 0x0070f7fe │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + svcge 0x006bf47e │ │ │ │ + @ instruction: 0xf14002a3 │ │ │ │ + @ instruction: 0xf0248492 │ │ │ │ + @ instruction: 0xf64e437f │ │ │ │ + vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ + vld1.8 {d0-d3}, [r3] │ │ │ │ + addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ + @ instruction: 0xf8d6d108 │ │ │ │ + vst4. {d18-d21}, [pc], r8 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + orrsmi r4, r3, #0, 6 │ │ │ │ + strbhi pc, [fp, r1]! @ │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + addseq r2, fp, r3, lsl #4 │ │ │ │ + movwcs lr, #47565 @ 0xb9cd │ │ │ │ + movwcs r2, #4609 @ 0x1201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #402653184 @ 0x18000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - addseq r2, fp, pc, lsl #4 │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - movwls r4, #37383 @ 0x9207 │ │ │ │ - ldc2l 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ - svclt 0x0018f7fe │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - msrmi SPSR_, #192, 4 │ │ │ │ - streq lr, [r3, -r4, lsl #20] │ │ │ │ - svceq 0x00c0f5b7 │ │ │ │ - strthi pc, [fp], r1 │ │ │ │ - orrhi pc, sl, #0, 4 │ │ │ │ - svcne 0x0000f5b7 │ │ │ │ - ldrhi pc, [ip, -r1]! │ │ │ │ - svceq 0x0080f5b7 │ │ │ │ - strhi pc, [pc, -r1] │ │ │ │ - @ instruction: 0xf47f2f00 │ │ │ │ - @ instruction: 0xf004aea3 │ │ │ │ - blcs 0x86c030 │ │ │ │ - ldrhi pc, [r6, #2] │ │ │ │ - ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldmibeq pc!, {r2, r4, ip, sp, lr, pc}^ @ │ │ │ │ - strhi pc, [r8, #-2] │ │ │ │ - movtvc pc, #1103 @ 0x44f @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002421c │ │ │ │ - movwcs r8, #1408 @ 0x580 │ │ │ │ - vqshlu.s64 d30, d0, #4 │ │ │ │ - @ instruction: 0xf0145341 │ │ │ │ - movwls r0, #48944 @ 0xbf30 │ │ │ │ - mcrge 4, 7, pc, cr5, cr14, {3} @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fefdd5 │ │ │ │ + @ instruction: 0xf5b2bfb2 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r3, #56, 30 @ 0xe0 │ │ │ │ + subshi pc, r6, r2, lsl #2 │ │ │ │ + @ instruction: 0xf1000227 │ │ │ │ + vst1.8 {d8-d10}, [r4 :128], r1 │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + @ instruction: 0xf3c4af2c │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r0, [sl, #-155] @ 0xffffff65 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fa9309 │ │ │ │ + @ instruction: 0xf7fefd5b │ │ │ │ + @ instruction: 0xf44fbf1b │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + b 0x17bd8c │ │ │ │ + @ instruction: 0xf5b70703 │ │ │ │ + @ instruction: 0xf0010fc0 │ │ │ │ + vmax.s8 d8, d16, d20 │ │ │ │ + @ instruction: 0xf5b78387 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + @ instruction: 0xf5b78735 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + svccs 0x00008708 │ │ │ │ + mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ + mvneq pc, #4 │ │ │ │ + @ instruction: 0xf0022b20 │ │ │ │ + b 0x144c608 │ │ │ │ + @ instruction: 0xf0144814 │ │ │ │ + @ instruction: 0xf00209ff │ │ │ │ + vst3. {d24-d26}, [pc :128], r8 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ + andsmi r0, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldrbhi pc, [sp, #-2] @ │ │ │ │ + ldr r2, [r1], r0, lsl #6 │ │ │ │ + movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ + svceq 0x0030f014 │ │ │ │ + @ instruction: 0xf47e930b │ │ │ │ + vqrdmlah.s q13, q10, d0[6] │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ + andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ + @ instruction: 0xf002290f │ │ │ │ + andls r8, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + tstls r8, r3, lsl #4 │ │ │ │ + stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ + andsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6b094 │ │ │ │ + strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ + strls r2, [r7], #-1024 @ 0xfffffc00 │ │ │ │ + blx 0x52906e │ │ │ │ + svclt 0x003ff7fe │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svclt 0x0018290d │ │ │ │ - stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - tstphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #8, 2 │ │ │ │ - @ instruction: 0xf646a906 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - movwls r0, #25615 @ 0x640f │ │ │ │ - strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf7f39407 │ │ │ │ - @ instruction: 0xf7fefb13 │ │ │ │ - eorscs fp, r0, #60, 30 @ 0xf0 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - @ instruction: 0xf0044c03 │ │ │ │ - @ instruction: 0xf5b2070f │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0022403 │ │ │ │ - vqshl.s8 d8, d11, d16 │ │ │ │ - @ instruction: 0xf1b2827c │ │ │ │ - @ instruction: 0xf0021f10 │ │ │ │ - vqshl.s8 q4, q14, q8 │ │ │ │ - bcs 0x88cf18 │ │ │ │ - strhi pc, [fp], #-2 │ │ │ │ - subhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022a00 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, sl, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbthi pc, [lr], #-2 @ │ │ │ │ + rsbshi pc, fp, #0, 4 │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + ldrbhi pc, [ip], #2 @ │ │ │ │ + ldrbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + @ instruction: 0xf0022a20 │ │ │ │ + vcge.s8 q4, q9, │ │ │ │ + bcs 0x8b9bc │ │ │ │ + ldrhi pc, [sp], #-2 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vmlal.s q8, d16, d1[7] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ @ instruction: 0xf7fefd81 │ │ │ │ - adceq fp, r7, #2448 @ 0x990 │ │ │ │ - strbhi pc, [lr, r1, lsl #2] @ │ │ │ │ + adceq fp, r7, #2512 @ 0x9d0 │ │ │ │ + strbhi pc, [r8, r1, lsl #2] @ │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ - ldrbthi pc, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrbthi pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ vpmax.s8 d16, d15, d17 │ │ │ │ eormi r0, r3, pc, lsr r3 │ │ │ │ ldrdeq pc, [r8], #134 @ 0x86 │ │ │ │ + streq pc, [pc, #-1] @ 0x6b11b │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc, #-1] @ 0x6b15f │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r4, #-1] │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ @ instruction: 0xf57e0701 │ │ │ │ - ldrtmi sl, [r0], -r0, lsl #29 │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #29 │ │ │ │ movwcs fp, #62182 @ 0xf2e6 │ │ │ │ movwls sl, #39174 @ 0x9906 │ │ │ │ movwcs r2, #514 @ 0x202 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x970600b6 │ │ │ │ strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fa960a │ │ │ │ @ instruction: 0xf7fefcf3 │ │ │ │ - stcleq 14, cr11, [r3, #-912]! @ 0xfffffc70 │ │ │ │ + stcleq 14, cr11, [r3, #-928]! @ 0xfffffc60 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f8759 │ │ │ │ + @ instruction: 0xf64f8753 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mcrge 4, 3, pc, cr1, cr14, {3} @ │ │ │ │ + mcrge 4, 3, pc, cr5, cr14, {3} @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e0711 │ │ │ │ - ldreq sl, [r7, #3676] @ 0xe5c │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + ldreq sl, [r7, #3680] @ 0xe60 │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr13, cr14, {1} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0042202 │ │ │ │ @ instruction: 0x4630011f │ │ │ │ ldc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ - mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr9, cr14, {7} @ │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf1400221 │ │ │ │ - @ instruction: 0xf64f83fe │ │ │ │ + @ instruction: 0xf64f83fc │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccs 0x005cf5b3 │ │ │ │ - mcrge 4, 2, pc, cr1, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6b1f4 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6b1b4 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ strls r3, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr14, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr8, cr14, {7} │ │ │ │ vmlal.u , d20, d3[4] │ │ │ │ ldrtmi r5, [r0], -r0, asr #3 │ │ │ │ stmdbge r6, {r3, r8, ip, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwls r0, #49307 @ 0xc09b │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ - adceq r3, r4, #201326592 @ 0xc000000 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ + adceq r4, r4, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f32306 │ │ │ │ @ instruction: 0xf7fefc51 │ │ │ │ - vmull.p8 , d20, d12 │ │ │ │ + @ instruction: 0xf3c4be90 │ │ │ │ vabdl.u8 , d4, d0 │ │ │ │ - ldrtmi r4, [r0], -r3, lsl #6 │ │ │ │ - beq 0xfe9b3a54 │ │ │ │ - andls r9, r0, #8, 6 @ 0x20000000 │ │ │ │ + ldrtmi r2, [r0], -r3, lsl #6 │ │ │ │ + beq 0xfe9b3a14 │ │ │ │ + andls r9, r0, #469762048 @ 0x1c000000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ - vhsub.s8 d17, d10, d1 │ │ │ │ + vhsub.s8 d20, d10, d3 │ │ │ │ vsubhn.i16 d16, q8, │ │ │ │ - andls r0, fp, #5242880 @ 0x500000 │ │ │ │ + andls r0, r8, #5242880 @ 0x500000 │ │ │ │ sbcseq pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x0008429f │ │ │ │ stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ strne pc, [r1], r4, asr #7 │ │ │ │ ldreq pc, [ip, #-5] │ │ │ │ smladxls r6, r5, r3, r4 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0042503 │ │ │ │ - strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf0041501 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f39409 │ │ │ │ @ instruction: 0xf7fef8f7 │ │ │ │ - beq 0xfe91ac20 │ │ │ │ + beq 0xfe91abf0 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andseq pc, ip, #2 │ │ │ │ addne pc, r1, r4, asr #7 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ streq pc, [pc, -r4] │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf8cd43a1 │ │ │ │ @ instruction: 0xf000c02c │ │ │ │ - stmib sp, {r3, r9, sl, pc}^ │ │ │ │ + stmib sp, {r1, r2, r9, sl, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ stccs 5, cr2, [sp, #-12] │ │ │ │ - bcs 0x3daef0 │ │ │ │ + bcs 0x3daeb0 │ │ │ │ svclt 0x000c9208 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strls r3, [r7, #-513] @ 0xfffffdff │ │ │ │ - strbvc pc, [sp, #1606] @ 0x646 @ │ │ │ │ + ldrvc pc, [r5, #1606] @ 0x646 │ │ │ │ ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ stccs 6, cr4, [r0], {48} @ 0x30 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f39406 │ │ │ │ @ instruction: 0xf7fef8bf │ │ │ │ - beq 0xfe95abb0 │ │ │ │ + beq 0xfe95ab80 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strne pc, [r1, -r4, asr #7] │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + andne pc, r1, r4, asr #7 │ │ │ │ @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0x43a1050f │ │ │ │ - andls r9, r8, fp, lsl #14 │ │ │ │ - strbhi pc, [r3, #0]! @ │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0x43a14303 │ │ │ │ + movwls r9, #32779 @ 0x800b │ │ │ │ + strbhi pc, [r1, #0]! @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff48f7fa │ │ │ │ - mcrlt 7, 0, pc, cr7, cr14, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr11, cr14, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [pc], r8, asr #1 │ │ │ │ - ldclge 5, cr15, [sp, #248]! @ 0xf8 │ │ │ │ + mcrge 5, 0, pc, cr1, cr14, {1} @ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b384 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b344 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf8d4f7f4 │ │ │ │ - stcllt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ + stcllt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ + stclge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b3c4 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b384 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf8b4f7f4 │ │ │ │ - stcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ + stcllt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc], r4 │ │ │ │ + vst1.64 {d24-d26}, [pc :256], lr │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strhi pc, [r3, -r0] │ │ │ │ + ldrbthi pc, [pc], r0 @ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - subshi pc, lr, #2 │ │ │ │ + subhi pc, sl, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad30 │ │ │ │ + @ instruction: 0xf404ad34 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - strtmi sl, [r1], -r0, lsr #27 │ │ │ │ + strtmi sl, [r1], -r4, lsr #27 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6faf5 │ │ │ │ + @ instruction: 0xf8d6fb15 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf99af7f4 │ │ │ │ - ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ + ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc :64], r3 │ │ │ │ + vst1.8 {d24}, [pc]! │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - strbhi pc, [sp, r0]! @ │ │ │ │ + strbhi pc, [r9, r0]! @ │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - sbcshi pc, r5, #2 │ │ │ │ + adcshi pc, r9, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404acfe │ │ │ │ + @ instruction: 0xf404ad02 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e069a │ │ │ │ - strtmi sl, [r1], -sl, ror #26 │ │ │ │ + strtmi sl, [r1], -lr, ror #26 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6fabf │ │ │ │ + @ instruction: 0xf8d6fadf │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf964f7f4 │ │ │ │ - ldcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + ldcllt 7, cr15, [pc, #-1016] @ 0x6b06c │ │ │ │ svceq 0x0060f5b3 │ │ │ │ - tstphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ + tstphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ addsmi r0, r3, #224, 4 │ │ │ │ - tstphi r3, r1 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, pc, r1 │ │ │ │ svcne 0x00d0f1b3 │ │ │ │ - ldclge 4, cr15, [r7], {126} @ 0x7e │ │ │ │ + ldclge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7378 @ 0x1cd2 │ │ │ │ + movwcs sl, #7382 @ 0x1cd6 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfed294ba │ │ │ │ - ldclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfed2947a │ │ │ │ + ldclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - rsbhi pc, r0, #1 │ │ │ │ + subshi pc, ip, #1 │ │ │ │ vrshr.s64 d18, d0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - adcshi pc, r4, r1 │ │ │ │ + adcshi pc, r0, r1 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [sp], #504 @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r1], #504 @ 0x1f8 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ @ instruction: 0xf7fefded │ │ │ │ - @ instruction: 0xf5b3bd0e │ │ │ │ + @ instruction: 0xf5b3bd12 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - andscs r8, r0, #1073741886 @ 0x4000003e │ │ │ │ + andscs r8, r0, #1073741885 @ 0x4000003d │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorscs r8, r0, #51 @ 0x33 │ │ │ │ + eorscs r8, r0, #47 @ 0x2f │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac88 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ + @ instruction: 0xf404ac8c │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b32903 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - @ instruction: 0xf8968765 │ │ │ │ + @ instruction: 0xf896875f │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [sl, #1]! @ │ │ │ │ + ldrbhi pc, [r4, #1]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6c190 │ │ │ │ - stclge 4, cr15, [pc], #-504 @ 0x6b398 │ │ │ │ + blcs 0x6c150 │ │ │ │ + ldclge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ mcr2 7, 3, pc, cr10, cr1, {7} @ │ │ │ │ - ldcllt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + ldcllt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ mvnhi pc, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #96, 4 │ │ │ │ - bicshi pc, r4, r1 │ │ │ │ + bicshi pc, r0, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - mcrrge 4, 7, pc, pc, cr14 @ │ │ │ │ + mrrcge 4, 7, pc, r3, cr14 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ @ instruction: 0xf7fef97b │ │ │ │ - @ instruction: 0x2320bc3b │ │ │ │ + @ instruction: 0x2320bc3f │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vrhadd.s8 d8, d17, d18 │ │ │ │ - @ instruction: 0xf5b2821f │ │ │ │ + vrhadd.s8 d8, d17, d12 │ │ │ │ + @ instruction: 0xf5b2821a │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8105 │ │ │ │ + @ instruction: 0xf04f80f6 │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ - vmvn.i32 q12, #14 @ 0x0000000e │ │ │ │ + vmvn.i32 q12, #3 @ 0x00000003 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - tstphi ip, r2 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, ip, r2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - ldcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andscc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xffea9610 │ │ │ │ - ldclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [r8], r1 │ │ │ │ - ldrbhi pc, [r9, -r0, lsl #4] @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - strbhi pc, [r8], r1 @ │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [pc], r1 │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - blge 0xffee8874 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b68c │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fefc9b │ │ │ │ - @ instruction: 0x2320bbeb │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - vand q4, , │ │ │ │ - @ instruction: 0xf5b281af │ │ │ │ - @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8056 │ │ │ │ - vcge.s8 d0, d1, d0 │ │ │ │ - vqshl.s64 q12, , #0 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - msrhi CPSR_xc, r2 │ │ │ │ + stcge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fefaf9 │ │ │ │ + eorcs fp, r0, #5376 @ 0x1500 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmax.s8 d8, d16, d19 │ │ │ │ + @ instruction: 0xf5b38756 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #204472320 @ 0xc300000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b386aa │ │ │ │ + @ instruction: 0xf47e1f40 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045508 │ │ │ │ + strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ + bllt 0xffca9650 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff4688c8 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + @ instruction: 0x81bbf002 │ │ │ │ + @ instruction: 0x81acf201 │ │ │ │ + svceq 0x00a0f5b2 │ │ │ │ + subhi pc, fp, r2 │ │ │ │ + tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ + ldrbhi pc, [r7, r1, lsl #4] @ │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + @ instruction: 0x23208110 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + ldrdls sl, [r6, -r4] │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subsvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfeaa96b0 │ │ │ │ - bllt 0xff0a96e8 │ │ │ │ + blx 0xfeb2966c │ │ │ │ + bllt 0xff2296a4 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - orrshi pc, ip, #1 │ │ │ │ - blx 0xfe0a96b8 │ │ │ │ - blls 0x1f4704 │ │ │ │ + orrshi pc, r8, #1 │ │ │ │ + blx 0xfe829674 │ │ │ │ + blls 0x1f46c0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ + adcvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef863 │ │ │ │ - @ instruction: 0xf24abc22 │ │ │ │ + @ instruction: 0xf7fef865 │ │ │ │ + @ instruction: 0xf24abc28 │ │ │ │ vsubw.s8 q8, q8, d25 │ │ │ │ vcgt.s8 d16, d10, d5 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ svccs 0x00000205 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef84f │ │ │ │ - beq 0xfe95a778 │ │ │ │ + @ instruction: 0xf7fef851 │ │ │ │ + beq 0xfe95a74c │ │ │ │ stmdbge r6, {r1, r3, r8, sl, ip, pc} │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0x432b031c │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ movwls r0, #37663 @ 0x931f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe129764 │ │ │ │ + ldc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + bllt 0xfe2a9720 │ │ │ │ svcvs 0x008cf1b7 │ │ │ │ - cmnphi lr, #1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ - rsceq sl, r1, #29696 @ 0x7400 │ │ │ │ - blge 0x728d7c │ │ │ │ + rsceq sl, r1, #33792 @ 0x8400 │ │ │ │ + blge 0x828d38 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ - @ instruction: 0xf7fef907 │ │ │ │ - @ instruction: 0xf7efbbe4 │ │ │ │ - movwcs pc, #7083 @ 0x1bab @ │ │ │ │ + @ instruction: 0xf7fef909 │ │ │ │ + @ instruction: 0xf7efbbea │ │ │ │ + movwcs pc, #7085 @ 0x1bad @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbcsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + adcne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xf7fef817 │ │ │ │ - @ instruction: 0xf44fbbd6 │ │ │ │ + @ instruction: 0xf7fef819 │ │ │ │ + @ instruction: 0xf44fbbdc │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - eorhi pc, r3, #2 │ │ │ │ + andhi pc, r3, #2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384a9 │ │ │ │ + @ instruction: 0xf5b384a5 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d27}, [pc], r9 │ │ │ │ + vst1.32 {d24-d27}, [pc :128], r9 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x11689e0 │ │ │ │ + blge 0x12e899c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [pc], #-200 @ 0x6b7f8 │ │ │ │ - blge 0xfec68cf4 │ │ │ │ + ldreq r3, [pc], #-200 @ 0x6b7b4 │ │ │ │ + blge 0xfede8cb0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf904f7ef │ │ │ │ + @ instruction: 0xf926f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feffa9 │ │ │ │ - @ instruction: 0xf44fbba0 │ │ │ │ + @ instruction: 0xf7feffab │ │ │ │ + @ instruction: 0xf44fbba6 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - @ instruction: 0x81a4f002 │ │ │ │ + orrhi pc, r4, r2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384b5 │ │ │ │ + @ instruction: 0xf5b384b1 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc], r0 │ │ │ │ + vst1.16 {d24-d27}, [pc :128], r0 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x3e8a4c │ │ │ │ + blge 0x568a08 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [fp], #200 @ 0xc8 │ │ │ │ - blge 0x1ee8d60 │ │ │ │ + blge 0x2068d1c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cef7ef │ │ │ │ + @ instruction: 0xf8f0f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feff73 │ │ │ │ - @ instruction: 0xf404bb6a │ │ │ │ + @ instruction: 0xf7feff75 │ │ │ │ + @ instruction: 0xf404bb70 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e041d │ │ │ │ - @ instruction: 0xf8d6ab60 │ │ │ │ + @ instruction: 0xf8d6ab66 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fefe37 │ │ │ │ - rsclt fp, r3, #71680 @ 0x11800 │ │ │ │ + @ instruction: 0xf7fefe39 │ │ │ │ + rsclt fp, r3, #76, 22 @ 0x13000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf954f7f3 │ │ │ │ - bllt 0xbe98f8 │ │ │ │ + @ instruction: 0xf956f7f3 │ │ │ │ + bllt 0xd698b4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ - blge 0x968e0c │ │ │ │ + blge 0xae8dc8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b938 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b8f4 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ - bllt 0x2e9940 │ │ │ │ + ldc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ + bllt 0x4698fc │ │ │ │ teqpne ip, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - bicshi pc, pc, #64 @ 0x40 │ │ │ │ - blvs 0xfe746e24 │ │ │ │ + bicshi pc, sp, #64 @ 0x40 │ │ │ │ + blvs 0xfe746de0 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - strteq r8, [r0], #984 @ 0x3d8 │ │ │ │ - bicshi pc, r5, #0, 2 │ │ │ │ + strteq r8, [r0], #982 @ 0x3d6 │ │ │ │ + bicshi pc, r3, #0, 2 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ svccs 0x0000096d │ │ │ │ - bichi pc, pc, #0 │ │ │ │ + bichi pc, sp, #0 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbscc pc, ip, r6, lsl #17 │ │ │ │ stmibpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - mrc2 0, 3, pc, cr8, cr7, {5} │ │ │ │ + mrc2 0, 3, pc, cr14, cr7, {5} │ │ │ │ and r4, r3, r0, lsl #13 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0x6b98c │ │ │ │ - tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0x6b948 │ │ │ │ + rscshi pc, r5, r2 │ │ │ │ vpmax.s8 d15, d5, d23 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0xf0bb4641 │ │ │ │ - ubfx pc, r5, #21, #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ubfx pc, fp, #21, #18 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ - tstlt ip, r0, asr #8 │ │ │ │ - bfieq r4, r3, #2, #28 │ │ │ │ + tstlt sl, r3, lsl #8 │ │ │ │ + ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ mcrge 5, 7, pc, cr2, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andls r2, r6, #0, 6 │ │ │ │ - andcs r9, r1, #167772160 @ 0xa000000 │ │ │ │ + andls r2, sl, #0, 6 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefda3 │ │ │ │ - vmull.u , d20, d2[0] │ │ │ │ - adclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ - tstlt sl, fp, lsl #8 │ │ │ │ - strbeq r4, [r3, ip, lsr #2]! │ │ │ │ + @ instruction: 0xf7fefda5 │ │ │ │ + adclt fp, r3, #200, 20 @ 0xc8000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + tstlt sl, fp, lsl #6 │ │ │ │ + ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, sl, #0, 6 │ │ │ │ - andcs r9, r1, #25165824 @ 0x1800000 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefe63 │ │ │ │ - @ instruction: 0xf7efbaac │ │ │ │ - bls 0x2aa4bc │ │ │ │ - bcs 0x452624 │ │ │ │ - cmnphi r6, #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fefe65 │ │ │ │ + @ instruction: 0xf7efbab2 │ │ │ │ + bls 0x2aa480 │ │ │ │ + bcs 0x4525e0 │ │ │ │ + cmnphi r2, #1 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a0d │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff32f7f2 │ │ │ │ - blt 0xfe5e9a28 │ │ │ │ + @ instruction: 0xff34f7f2 │ │ │ │ + blt 0xfe7699e4 │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x33a648 │ │ │ │ - bge 0x6e9334 │ │ │ │ + blcs 0x33a604 │ │ │ │ + bge 0x8692f0 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq fp, r6, r3, lsr #24 │ │ │ │ - strdeq fp, [r6], -r1 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, r7, asr #23 │ │ │ │ - muleq r6, r9, fp │ │ │ │ - andeq fp, r6, fp, ror #22 │ │ │ │ - andeq fp, r6, sp, lsr fp │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, fp, lsl #22 │ │ │ │ - ldrdeq fp, [r6], -r9 │ │ │ │ - andeq fp, r6, r7, lsr #21 │ │ │ │ - andeq fp, r6, r1, ror sl │ │ │ │ + ldrdeq fp, [r6], -pc @ │ │ │ │ + andeq fp, r6, sp, lsr #23 │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + andeq fp, r6, r3, lsl #23 │ │ │ │ + andeq fp, r6, r5, asr fp │ │ │ │ + andeq fp, r6, r7, lsr #22 │ │ │ │ + strdeq fp, [r6], -r9 │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + andeq fp, r6, r7, asr #21 │ │ │ │ + muleq r6, r5, sl │ │ │ │ + andeq fp, r6, r3, ror #20 │ │ │ │ + andeq fp, r6, sp, lsr #20 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e015a │ │ │ │ - movwcs sl, #6648 @ 0x19f8 │ │ │ │ + movwcs sl, #6654 @ 0x19fe │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6ba8c │ │ │ │ + streq pc, [pc, #-4] @ 0x6ba48 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ - @ instruction: 0xf7fef867 │ │ │ │ - vst1.16 {d11-d12}, [r4 :64], r8 │ │ │ │ + @ instruction: 0xf7fef869 │ │ │ │ + vst1.16 {d11-d12}, [r4 :64], lr │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r2, r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - blx 0x1129ac0 │ │ │ │ - stmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x11a9a7c │ │ │ │ + ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmibge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef9bb │ │ │ │ - vst2.32 {d11,d13}, [r4 :256], r1 │ │ │ │ + @ instruction: 0xf7fef9bd │ │ │ │ + vst2.32 {d11,d13}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf9f0f7fa │ │ │ │ - ldmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9f2f7fa │ │ │ │ + ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #2392064 @ 0x248000 │ │ │ │ + andcs sl, r2, #152, 18 @ 0x260000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefc23 │ │ │ │ - @ instruction: 0xf640b981 │ │ │ │ + @ instruction: 0xf7fefc25 │ │ │ │ + @ instruction: 0xf640b987 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bb90 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bb4c │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - stmdblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + ldmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #100, 18 @ 0x190000 │ │ │ │ + andcs sl, r0, #1736704 @ 0x1a8000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefbf5 │ │ │ │ - vorr.i16 , #195 @ 0x00c3 │ │ │ │ + @ instruction: 0xf7fefbf7 │ │ │ │ + vorr.i16 , #201 @ 0x00c9 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #8, 4 @ 0x80000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xffc2f7f9 │ │ │ │ - ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffc4f7f9 │ │ │ │ + ldmiblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdbge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef901 │ │ │ │ - vst2.8 {d11,d13}, [r4 :128], r5 │ │ │ │ + @ instruction: 0xf7fef903 │ │ │ │ + vst2.8 {d11,d13}, [r4 :128], fp │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf936f7fa │ │ │ │ - stmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf938f7fa │ │ │ │ + ldmdblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #98304 @ 0x18000 │ │ │ │ + andge sl, r1, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq fp, r6, r3, lsr #29 │ │ │ │ - andeq fp, r6, r7, ror lr │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, fp, asr #28 │ │ │ │ - andeq fp, r6, pc, lsl lr │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, pc, ror #27 │ │ │ │ - andeq fp, r6, r1, asr #27 │ │ │ │ - muleq r6, r3, sp │ │ │ │ - andeq fp, r6, r5, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, r9, lsr sp │ │ │ │ - andeq fp, r6, sp, lsl #26 │ │ │ │ - andeq fp, r6, r1, ror #25 │ │ │ │ - andeq fp, r6, r5, lsr #25 │ │ │ │ + andeq fp, r6, pc, asr lr │ │ │ │ + andeq fp, r6, r3, lsr lr │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + andeq fp, r6, r7, lsl #28 │ │ │ │ + ldrdeq fp, [r6], -fp @ │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + andeq fp, r6, fp, lsr #27 │ │ │ │ + andeq fp, r6, sp, ror sp │ │ │ │ + andeq fp, r6, pc, asr #26 │ │ │ │ + andeq fp, r6, r1, lsr #26 │ │ │ │ + andeq r9, r6, r3, lsr lr │ │ │ │ + strdeq fp, [r6], -r5 │ │ │ │ + andeq fp, r6, r9, asr #25 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq fp, r6, r1, ror #24 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d6a8de │ │ │ │ + @ instruction: 0xf8d6a8e4 │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - ldmge r9, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge pc, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #4611 @ 0x1203 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ strls r2, [sl, #-515] @ 0xfffffdfd │ │ │ │ - ldc2 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - ldmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ + stmdblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r6, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff14f7f9 │ │ │ │ - ldmlt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff16f7f9 │ │ │ │ + ldmlt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r3, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 3, pc, cr0, cr9, {7} │ │ │ │ - ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 3, pc, cr2, cr9, {7} │ │ │ │ + stmialt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r2, r4, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr8, cr9, {7} @ │ │ │ │ - stmlt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 5, pc, cr10, cr9, {7} @ │ │ │ │ + stmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #8257536 @ 0x7e0000 │ │ │ │ + andcs sl, r2, #132, 16 @ 0x840000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb71 │ │ │ │ - @ instruction: 0xf640b86d │ │ │ │ + @ instruction: 0xf7fefb73 │ │ │ │ + @ instruction: 0xf640b873 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bdb8 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bd74 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1729da6 │ │ │ │ - ldmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17a9d62 │ │ │ │ + ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #80, 16 @ 0x500000 │ │ │ │ + andcs sl, r0, #5636096 @ 0x560000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb43 │ │ │ │ - @ instruction: 0xf004b83f │ │ │ │ - blcs 0x42ca34 │ │ │ │ - ldmdage r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefb45 │ │ │ │ + @ instruction: 0xf004b845 │ │ │ │ + blcs 0x42c9f0 │ │ │ │ + ldmdage pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andcs r4, r3, #48, 12 @ 0x3000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fefcf9 │ │ │ │ - @ instruction: 0xf640b89c │ │ │ │ + @ instruction: 0xf7fefcfb │ │ │ │ + @ instruction: 0xf640b8a2 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fefdb9 │ │ │ │ - @ instruction: 0xf640b811 │ │ │ │ + @ instruction: 0xf7fefdbb │ │ │ │ + @ instruction: 0xf640b817 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fdfdf1 │ │ │ │ - @ instruction: 0xf404bffb │ │ │ │ + @ instruction: 0xf7fefdf3 │ │ │ │ + vst2.8 {d11-d12}, [r4], r1 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6be98 │ │ │ │ + streq pc, [pc], #-4 @ 0x6be54 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf7fefabf │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], r0 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bec4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6be80 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefaa7 │ │ │ │ - andls fp, r8, #68, 16 @ 0x440000 │ │ │ │ + @ instruction: 0xf7fefaa9 │ │ │ │ + andls fp, r8, #4849664 @ 0x4a0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strls r9, [r9, -sl, lsl #10] │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefac7 │ │ │ │ - stmib sp, {r1, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefac9 │ │ │ │ + stmib sp, {r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movwcs r5, #521 @ 0x209 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmlal.s q11, d0, d1[5] │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefab5 │ │ │ │ - rsbeq fp, r7, #32, 16 @ 0x200000 │ │ │ │ - @ instruction: 0x81b7f101 │ │ │ │ + @ instruction: 0xf7fefab7 │ │ │ │ + rsbeq fp, r7, #2490368 @ 0x260000 │ │ │ │ + @ instruction: 0x81b3f101 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r1, r3, r4, r5, r6, r7, r8, sl, pc} │ │ │ │ - ldmdage r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r3, r4, r6, r7, r8, sl, pc} │ │ │ │ + ldmdage r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b187b9 │ │ │ │ + @ instruction: 0xf5b18799 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - blvs 0xfe717d98 │ │ │ │ + blvs 0xfe717d6c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x008ff43d │ │ │ │ - b 0x14470c0 │ │ │ │ + svcge 0x0095f43d │ │ │ │ + b 0x144707c │ │ │ │ @ instruction: 0xf4134914 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf009af88 │ │ │ │ + @ instruction: 0xf009af8e │ │ │ │ @ instruction: 0xf1a7070d │ │ │ │ submi r0, r7, #13 │ │ │ │ svccs 0x00004147 │ │ │ │ - svcge 0x007ff47d │ │ │ │ + svcge 0x0085f47d │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ - stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00eff43d │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f5f43d │ │ │ │ @ instruction: 0xf02e4630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00e9f43d │ │ │ │ - mrc2 0, 5, pc, cr12, cr6, {5} │ │ │ │ + stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00eff43d │ │ │ │ + mcr2 0, 6, pc, cr2, cr6, {5} @ │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - @ instruction: 0x4605feb9 │ │ │ │ + @ instruction: 0x4605febf │ │ │ │ andeq pc, pc, #9 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf97ef7f0 │ │ │ │ + @ instruction: 0xf980f7f0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0bb4640 │ │ │ │ - @ instruction: 0xf1c4fac3 │ │ │ │ + @ instruction: 0xf1c4fac9 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf0b740a0 │ │ │ │ - @ instruction: 0x4604fb5f │ │ │ │ + strmi pc, [r4], -r5, ror #22 │ │ │ │ @ instruction: 0xf0b72010 │ │ │ │ - @ instruction: 0x4623fb5b │ │ │ │ + strtmi pc, [r3], -r1, ror #22 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andhi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf0bc200f │ │ │ │ - blmi 0xff12afa8 │ │ │ │ + blmi 0xff0eaf7c │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorseq pc, r0, r7, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - stc2 0, cr15, [ip, #732]! @ 0x2dc │ │ │ │ + ldc2 0, cr15, [r2, #732]! @ 0x2dc │ │ │ │ ldrtmi r2, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf01560f3 │ │ │ │ - @ instruction: 0xf7fdf9e1 │ │ │ │ - tstcs r0, #164, 30 @ 0x290 │ │ │ │ + @ instruction: 0xf7fdf9c3 │ │ │ │ + tstcs r0, #680 @ 0x2a8 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vshl.s8 q4, q3, │ │ │ │ - @ instruction: 0x23208257 │ │ │ │ + vshl.s8 d8, d31, d17 │ │ │ │ + @ instruction: 0x23208253 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b284de │ │ │ │ + @ instruction: 0xf5b284c5 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd73 │ │ │ │ - tstcs r0, #13, 30 @ 0x34 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - vcgt.s8 d8, d17, d14 │ │ │ │ - @ instruction: 0x23208344 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b283c5 │ │ │ │ - @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + tstls r6, r2, lsr #30 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + subscc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + ldc2l 7, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ + svclt 0x0014f7fd │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ + orrhi pc, r4, #1 │ │ │ │ + teqphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + @ instruction: 0x83baf001 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + svcge 0x0001f47d │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd51 │ │ │ │ - strtmi fp, [r9], -fp, ror #29 │ │ │ │ + @ instruction: 0xf7fdfd55 │ │ │ │ + @ instruction: 0x4629bef3 │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fdfc3f │ │ │ │ - @ instruction: 0xf896bf5a │ │ │ │ + @ instruction: 0xf7fdfc43 │ │ │ │ + @ instruction: 0xf896bf62 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - @ instruction: 0xf648aacc │ │ │ │ + @ instruction: 0xf648aad3 │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strhi lr, [r6, -sp, asr #19] │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfef691d0 │ │ │ │ - svclt 0x003ff7fd │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff129188 │ │ │ │ + svclt 0x0047f7fd │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - ldmdbge r9, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r0!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strls r8, [r8, #-1798] @ 0xfffff8fa │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r0], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fda908 │ │ │ │ - @ instruction: 0xf3c4bf24 │ │ │ │ - strls r4, [fp, -r3, lsl #4] │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blx 0x12585b0 │ │ │ │ - ldrbeq pc, [fp, r2, lsl #6] @ │ │ │ │ - blge 0xba9624 │ │ │ │ + @ instruction: 0xf7fda90f │ │ │ │ + @ instruction: 0xf3c4bf2c │ │ │ │ + strls r5, [fp, -r0, asr #4] │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x1258560 │ │ │ │ + ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ + blge 0xc295dc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - stmib sp, {r1, r2, r8, sl, sp}^ │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ + stmib sp, {r1, r2, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - @ instruction: 0xf7fdf9ed │ │ │ │ - stmdbcs sp, {r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf9f1 │ │ │ │ + stmdbcs sp, {r2, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf7eebe9f │ │ │ │ - svcls 0x0007fec7 │ │ │ │ + @ instruction: 0xf7eebea5 │ │ │ │ + svcls 0x0007fecb │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffdcb │ │ │ │ + svccs 0x000ffdd3 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968741 │ │ │ │ + @ instruction: 0xf896873f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da40 │ │ │ │ + blcs 0x7d9f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r9, ror #24 │ │ │ │ - blx 0x1da846c │ │ │ │ + strtmi pc, [r8], -sp, lsl #25 │ │ │ │ + blx 0x1fa8424 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfee3 │ │ │ │ - @ instruction: 0xf7eebede │ │ │ │ - svcls 0x0007fea5 │ │ │ │ + @ instruction: 0xf7fdff07 │ │ │ │ + @ instruction: 0xf7eebee6 │ │ │ │ + svcls 0x0007fea9 │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffda9 │ │ │ │ + svccs 0x000ffdb1 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968705 │ │ │ │ + @ instruction: 0xf8968703 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da84 │ │ │ │ + blcs 0x7da3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r7, asr #24 │ │ │ │ - blx 0x15284b0 │ │ │ │ + strtmi pc, [r8], -fp, ror #24 │ │ │ │ + blx 0x1728468 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfe45 │ │ │ │ - @ instruction: 0xf7eebebc │ │ │ │ - movwcs pc, #7811 @ 0x1e83 @ │ │ │ │ + @ instruction: 0xf7fdfe69 │ │ │ │ + @ instruction: 0xf7eebec4 │ │ │ │ + movwcs pc, #7815 @ 0x1e87 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + adccc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29500 │ │ │ │ - @ instruction: 0xf7fdfaef │ │ │ │ - @ instruction: 0xf404beae │ │ │ │ + @ instruction: 0xf7fdfaf3 │ │ │ │ + @ instruction: 0xf404beb6 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - @ instruction: 0xf8d6aea8 │ │ │ │ + @ instruction: 0xf8d6aeb0 │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0032209 │ │ │ │ rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ vabal.u8 , d4, d11 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fdf981 │ │ │ │ - @ instruction: 0xf004be90 │ │ │ │ - blcs 0x8ecf08 │ │ │ │ - ldrthi pc, [ip], #-513 @ 0xfffffdff @ │ │ │ │ + @ instruction: 0xf7fdf985 │ │ │ │ + @ instruction: 0xf004be98 │ │ │ │ + blcs 0x8ecec0 │ │ │ │ + strthi pc, [r1], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf63e2b22 │ │ │ │ - andge sl, r1, #164, 22 @ 0x29000 │ │ │ │ + andge sl, r1, #174080 @ 0x2a800 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x0006c3b7 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq ip, r6, r9, ror r3 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq ip, r6, fp, lsr r3 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - strdeq ip, [r6], -r5 │ │ │ │ - andeq sl, r6, pc, lsl #19 │ │ │ │ - ldrdeq ip, [r6], -sp │ │ │ │ - addeq r3, sl, ip, ror pc │ │ │ │ + andeq ip, r6, pc, ror #6 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq ip, r6, r1, lsr r3 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + strdeq ip, [r6], -r3 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + andeq ip, r6, sp, lsr #7 │ │ │ │ + andeq sl, r6, r3, asr r9 │ │ │ │ + muleq r6, r5, r2 │ │ │ │ + addeq r3, sl, r0, asr #31 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ab5f │ │ │ │ + @ instruction: 0xf404ab65 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strtmi r8, [r1], -sp, ror #13 │ │ │ │ + strtmi r8, [r1], -pc, asr #13 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee8605 │ │ │ │ - @ instruction: 0xf649fb37 │ │ │ │ - vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7ee85e7 │ │ │ │ + @ instruction: 0xf649fb5b │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr15, cr13, {3} │ │ │ │ + stmdacs r0, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 1, pc, cr7, cr13, {3} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffd2a2dc │ │ │ │ - blls 0x1f532c │ │ │ │ + blx 0x62a296 │ │ │ │ + blls 0x1f52e4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscscs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + adcscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - strteq fp, [r3], #-3598 @ 0xfffff1f2 │ │ │ │ - blge 0xca983c │ │ │ │ + @ instruction: 0xf7fdf8a7 │ │ │ │ + strteq fp, [r3], #-3606 @ 0xfffff1ea │ │ │ │ + blge 0xe297f4 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrbthi pc, [r1], -r1 @ │ │ │ │ + ldrbhi pc, [r3], -r1 @ │ │ │ │ strtmi r9, [r1], -sl, lsl #14 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ - ldrbhi pc, [fp, #-257] @ 0xfffffeff @ │ │ │ │ - blx 0x2aa31e │ │ │ │ - subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ + ldrhi pc, [sp, #-257]! @ 0xfffffeff │ │ │ │ + blx 0xbaa2d6 │ │ │ │ + eorpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff5af7f7 │ │ │ │ + @ instruction: 0xff5ef7f7 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ - stcllt 7, cr15, [pc, #1012]! @ 0x6c770 │ │ │ │ + ldcllt 7, cr15, [r7, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab11 │ │ │ │ + @ instruction: 0xf404ab17 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x46218715 │ │ │ │ + @ instruction: 0x462186f7 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee85c6 │ │ │ │ - @ instruction: 0xf649fae9 │ │ │ │ - vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7ee85a8 │ │ │ │ + @ instruction: 0xf649fb0d │ │ │ │ + vmlal.s q10, d0, d1[1] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b2 │ │ │ │ - @ instruction: 0xf3c4bdd0 │ │ │ │ + @ instruction: 0xf3c4bdd8 │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x10d8a4 │ │ │ │ - bge 0xff9695c4 │ │ │ │ + blcs 0x10d7e4 │ │ │ │ + bge 0xffae957c │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xfef2a390 │ │ │ │ + blx 0xff82a348 │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf648aae0 │ │ │ │ + @ instruction: 0xf648aae6 │ │ │ │ vsubl.s8 q10, d0, d17 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff4694ec │ │ │ │ - ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff5e94a4 │ │ │ │ + ldclt 7, cr15, [r9, #1012]! @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strhi pc, [r5, #1]! │ │ │ │ + strhi pc, [r7, #1] │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -r4, asr #21 │ │ │ │ + strtmi sl, [r1], -sl, asr #21 │ │ │ │ strls sl, [r9, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - mvneq pc, #634880 @ 0x9b000 │ │ │ │ - bge 0xff0e9a14 │ │ │ │ + mvneq pc, #782336 @ 0xbf000 │ │ │ │ + bge 0xff2699cc │ │ │ │ subvs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr0, cr7, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr7, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaab0 │ │ │ │ - @ instruction: 0xf404bd92 │ │ │ │ + @ instruction: 0xf7fdaab6 │ │ │ │ + @ instruction: 0xf404bd9a │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53d0699 │ │ │ │ - @ instruction: 0xf8d6ad88 │ │ │ │ + @ instruction: 0xf8d6ad90 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf860f7f3 │ │ │ │ - stcllt 7, cr15, [pc, #-1012]! @ 0x6c088 │ │ │ │ + @ instruction: 0xf864f7f3 │ │ │ │ + ldcllt 7, cr15, [r7, #-1012]! @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - rschi pc, r9, r1 │ │ │ │ + rschi pc, r4, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - sbcshi pc, r4, r1 │ │ │ │ + sbchi pc, pc, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [r9], #500 @ 0x1f4 │ │ │ │ + ldclge 4, cr15, [r1], #500 @ 0x1f4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6c4ac │ │ │ │ + streq pc, [pc], #-4 @ 0x6c464 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23406 │ │ │ │ - @ instruction: 0xf7fdfcab │ │ │ │ - @ instruction: 0xf1b3bcdb │ │ │ │ + @ instruction: 0xf7fdfcaf │ │ │ │ + @ instruction: 0xf1b3bce3 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acd6 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ + @ instruction: 0xf404acde │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b32903 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89687c4 │ │ │ │ + @ instruction: 0xf89687c2 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r0], -r0 @ │ │ │ │ + strbhi pc, [lr], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d0f4 │ │ │ │ - ldcge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ + blcs 0x6d0ac │ │ │ │ + stclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfeb9 │ │ │ │ - andscs fp, r0, #36, 26 @ 0x900 │ │ │ │ + @ instruction: 0xf7fdfebd │ │ │ │ + andscs fp, r0, #44, 26 @ 0xb00 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #213 @ 0xd5 │ │ │ │ + eorcs r8, r0, #207 @ 0xcf │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380bc │ │ │ │ + @ instruction: 0xf5b380b6 │ │ │ │ @ instruction: 0xf47d0fa0 │ │ │ │ - @ instruction: 0xf3c4ac9e │ │ │ │ + vmull.u8 q13, d20, d22 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ - stclt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [r0, #960] @ 0x3c0 │ │ │ │ + ldclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9b7 │ │ │ │ - @ instruction: 0xf404bc77 │ │ │ │ + @ instruction: 0xf7fdf9bb │ │ │ │ + @ instruction: 0xf404bc7f │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - tstls r7, r3, lsl #4 │ │ │ │ - streq pc, [pc, #-4] @ 0x6c590 │ │ │ │ + @ instruction: 0xf0042103 │ │ │ │ + tstls r7, pc, lsl #10 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - eorshi pc, r5, r1 │ │ │ │ + eorshi pc, r0, r1 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r5, #25609 @ 0x6409 │ │ │ │ - mrc2 7, 3, pc, cr2, cr1, {7} │ │ │ │ - ldcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ + mrc2 7, 3, pc, cr6, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071a │ │ │ │ - vmov.i32 q13, #50943 @ 0x0000c6ff │ │ │ │ + vmov.i32 q13, #52991 @ 0x0000ceff │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xffa6f7f0 │ │ │ │ - ldclt 7, cr15, [r7], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xffaaf7f0 │ │ │ │ + ldclt 7, cr15, [pc], #1012 @ 0x6c998 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [lr, r0] @ │ │ │ │ + ldrbhi pc, [sl, r0] @ │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #817889280 @ 0x30c00000 │ │ │ │ + bicsmi r8, r2, #809500672 @ 0x30400000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3112 @ 0xc28 │ │ │ │ + movwls sl, #3120 @ 0xc30 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f04509 │ │ │ │ - @ instruction: 0xf7fdfe23 │ │ │ │ - @ instruction: 0xf404bc8e │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ + @ instruction: 0xf7fdfe27 │ │ │ │ + @ instruction: 0xf404bc96 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b32903 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf88af7f1 │ │ │ │ - bllt 0x2a668 │ │ │ │ + @ instruction: 0xf88ef7f1 │ │ │ │ + stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-184549376 @ 0xf5000000 │ │ │ │ + bicsmi r8, r2, #-218103808 @ 0xf3000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #243712 @ 0x3b800 │ │ │ │ + andcs sl, r1, #251904 @ 0x3d800 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strls r2, [r6, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049507 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfde3 │ │ │ │ - stmdbge r6, {r1, r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfde7 │ │ │ │ + stmdbge r6, {r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - blx 0xfec2a6a6 │ │ │ │ - bllt 0xff22a6d8 │ │ │ │ + blx 0xfed2a65e │ │ │ │ + bllt 0xff42a690 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ strls r2, [r6, #-1280] @ 0xfffffb00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c6fc │ │ │ │ + streq pc, [pc, #-4] @ 0x6c6b4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ - stclt 7, cr15, [r5], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ + stclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #7082 @ 0x1baa │ │ │ │ + movwcs sl, #7090 @ 0x1bb2 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - mrc2 7, 7, pc, cr10, cr0, {7} │ │ │ │ - stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ + mrc2 7, 7, pc, cr14, cr0, {7} │ │ │ │ + ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071b │ │ │ │ - @ instruction: 0xf3c4ab90 │ │ │ │ + @ instruction: 0xf3c4ab98 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - mcr2 7, 7, pc, cr0, cr0, {7} @ │ │ │ │ - bllt 0xffcea76c │ │ │ │ + mcr2 7, 7, pc, cr4, cr0, {7} @ │ │ │ │ + bllt 0xffeea724 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fdfcbb │ │ │ │ - @ instruction: 0xf404bbdc │ │ │ │ + @ instruction: 0xf7fdfcbf │ │ │ │ + @ instruction: 0xf404bbe4 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950a │ │ │ │ movwls r0, #29711 @ 0x740f │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fdf9b9 │ │ │ │ - @ instruction: 0xf8d6bb4f │ │ │ │ + @ instruction: 0xf7fdf9bd │ │ │ │ + @ instruction: 0xf8d6bb57 │ │ │ │ ldreq r3, [sl, -r8, asr #1] │ │ │ │ - blge 0x12e9dd0 │ │ │ │ + blge 0x14e9d88 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa29 │ │ │ │ - @ instruction: 0xf8d6bbaa │ │ │ │ + @ instruction: 0xf7fdfa2d │ │ │ │ + @ instruction: 0xf8d6bbb2 │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - blge 0xc69e04 │ │ │ │ + blge 0xe69dbc │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa0f │ │ │ │ - @ instruction: 0xf8d6bb90 │ │ │ │ + @ instruction: 0xf7fdfa13 │ │ │ │ + @ instruction: 0xf8d6bb98 │ │ │ │ ldreq r3, [r8, -r8, asr #1] │ │ │ │ - blge 0x5e9e38 │ │ │ │ + blge 0x7e9df0 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9f5 │ │ │ │ - @ instruction: 0xf896bb76 │ │ │ │ + @ instruction: 0xf7fdf9f9 │ │ │ │ + @ instruction: 0xf896bb7e │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - ldrhi pc, [sl], #-0 │ │ │ │ + ldrhi pc, [r8], #-0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d48c │ │ │ │ - bge 0xffce9a80 │ │ │ │ + blcs 0x6d444 │ │ │ │ + bge 0xffee9a38 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ strls r4, [sl, #-1584] @ 0xfffff9d0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c8a4 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c85c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [r6], #960 @ 0x3c0 │ │ │ │ - bllt 0x14ea8ac │ │ │ │ + stc2l 7, cr15, [sl], #960 @ 0x3c0 │ │ │ │ + bllt 0x16ea864 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - bge 0xff5e9ab8 │ │ │ │ + bge 0xff7e9a70 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6c8dc │ │ │ │ + streq pc, [pc], #-4 @ 0x6c894 │ │ │ │ strls r9, [r8], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf92ef7f1 │ │ │ │ - blt 0xff1aa8dc │ │ │ │ + @ instruction: 0xf932f7f1 │ │ │ │ + blt 0xff3aa894 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strhi pc, [pc] @ 0x6c900 │ │ │ │ + strhi pc, [sp] │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #754974720 @ 0x2d000000 │ │ │ │ + bicsmi r8, r2, #721420288 @ 0x2b000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r6], #960 @ 0x3c0 │ │ │ │ - bllt 0x4ea92c │ │ │ │ + stc2 7, cr15, [sl], #960 @ 0x3c0 │ │ │ │ + bllt 0x6ea8e4 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d0719 │ │ │ │ - movwcs sl, #2710 @ 0xa96 │ │ │ │ + movwcs sl, #2718 @ 0xa9e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ - blt 0xffe6a960 │ │ │ │ + stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ + blt 0x6a918 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdffad │ │ │ │ - vmull.u , d4, d1[7] │ │ │ │ + @ instruction: 0xf7fdffb1 │ │ │ │ + vmvn.i16 , #50432 @ 0xc500 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xff98f7f0 │ │ │ │ - blt 0x16aa9b4 │ │ │ │ + @ instruction: 0xff9cf7f0 │ │ │ │ + blt 0x18aa96c │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-2013265918 @ 0x88000002 │ │ │ │ + bicsmi r8, r2, #160, 6 @ 0x80000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r3, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strls r9, [sl, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c9f4 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c9ac │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [lr], #-960 @ 0xfffffc40 │ │ │ │ - blt 0xfeaea9fc │ │ │ │ + mcrr2 7, 15, pc, r2, cr0 @ │ │ │ │ + blt 0xfecea9b4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strbhi pc, [r4, -r0] @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [lr, -r0]! │ │ │ │ - svceq 0x00c0f5b2 │ │ │ │ - bge 0x969c1c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subscs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf87af7f0 │ │ │ │ - blt 0x5aaa3c │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - addhi pc, r0, r1 │ │ │ │ + ldrhi pc, [r5, -r0]! │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - rsbhi pc, sl, r1 │ │ │ │ + strhi pc, [r0, -r0]! │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - bge 0x169c5c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + bge 0xb69bd4 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + @ instruction: 0xf7fdf87f │ │ │ │ + tstcs r0, #118784 @ 0x1d000 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0x23208064 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0xf5b2804f │ │ │ │ + @ instruction: 0xf47d0fc0 │ │ │ │ + tstls r6, ip, lsl #20 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subsmi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf85af7f0 │ │ │ │ - ldmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf860f7f0 │ │ │ │ + ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r2, r7, #128, 10 @ 0x20000000 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff74f7f2 │ │ │ │ - ldmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff7af7f2 │ │ │ │ + stmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r6, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r7, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdff59 │ │ │ │ - @ instruction: 0xf3c4b9bf │ │ │ │ - blcs 0xf57fc │ │ │ │ + @ instruction: 0xf7fdff5f │ │ │ │ + vmul.f , q10, d1[2] │ │ │ │ + blcs 0xf57b0 │ │ │ │ strthi pc, [sl], #-0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a9b6 │ │ │ │ + @ instruction: 0xf8d6a9c0 │ │ │ │ rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9b20 │ │ │ │ - tstphi r7, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x6bdad4 │ │ │ │ + rschi pc, fp, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cf24 │ │ │ │ + blcc 0x110ce68 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r9, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ - andls r2, r9, r4, lsl #6 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ + strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff28f7f2 │ │ │ │ - stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff2ef7f2 │ │ │ │ + ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff0af7f2 │ │ │ │ - ldmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff10f7f2 │ │ │ │ + ldmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e4383 │ │ │ │ - @ instruction: 0xf001aae5 │ │ │ │ + @ instruction: 0xf001aaeb │ │ │ │ stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ - stclge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ @ instruction: 0xf43e2f0f │ │ │ │ - vqrdmulh.s q13, q10, d1[6] │ │ │ │ + vqrdmulh.s q13, q10, d1[7] │ │ │ │ strteq r1, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf896d504 │ │ │ │ - blcs 0x78e80 │ │ │ │ - stclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ - @ instruction: 0xf8a0f0b6 │ │ │ │ + blcs 0x78e34 │ │ │ │ + stclge 4, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + @ instruction: 0xf8aaf0b6 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x1aaab8e │ │ │ │ - @ instruction: 0xf898f0b6 │ │ │ │ + blx 0x1c2ab42 │ │ │ │ + @ instruction: 0xf8a2f0b6 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldrmi r1, [ip], -r0, lsl #1 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subeq lr, r9, r0, asr #20 │ │ │ │ @ instruction: 0xf0b6681f │ │ │ │ - bmi 0xff3ec104 │ │ │ │ + bmi 0xff3ec0e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ - bl 0xece50 │ │ │ │ + bl 0xece04 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [r2], #-311 @ 0xfffffec9 │ │ │ │ sbcseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xffccf0b6 │ │ │ │ + @ instruction: 0xffd6f0b6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - @ instruction: 0xf7fdfbef │ │ │ │ - @ instruction: 0xf3c4b998 │ │ │ │ - blcs 0xf5934 │ │ │ │ - strbthi pc, [r2], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfbf5 │ │ │ │ + @ instruction: 0xf3c4b9a2 │ │ │ │ + blcs 0xf58e8 │ │ │ │ + strbthi pc, [r1], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a91a │ │ │ │ + @ instruction: 0xf8d6a924 │ │ │ │ rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9c58 │ │ │ │ - subshi pc, sl, r1, asr #4 │ │ │ │ + blcs 0x6bdc0c │ │ │ │ + eorshi pc, lr, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cdec │ │ │ │ + blcc 0x110cd30 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r4, r6, r8, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r4, r5, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ - andls r2, r9, r4, lsl #6 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ + strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 4, pc, cr12, cr2, {7} @ │ │ │ │ - ldmlt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr2, cr2, {7} │ │ │ │ + ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr14, cr2, {7} @ │ │ │ │ - ldmlt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ + ldmlt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1286] @ 0xfffffafa │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - mrc2 7, 2, pc, cr4, cr2, {7} │ │ │ │ - ldmlt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr10, cr2, {7} │ │ │ │ + stmialt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14dc50 │ │ │ │ - ldmge r1!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x14dc04 │ │ │ │ + ldmge fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdfebf │ │ │ │ - @ instruction: 0xf8d6b89f │ │ │ │ + @ instruction: 0xf7fdfec5 │ │ │ │ + @ instruction: 0xf8d6b8a9 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 1, pc, cr0, cr2, {7} @ │ │ │ │ - stmlt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ + ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda87e │ │ │ │ - @ instruction: 0xf8d6bff4 │ │ │ │ + @ instruction: 0xf7fda888 │ │ │ │ + @ instruction: 0xf8d6bffc │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fdfbc9 │ │ │ │ - @ instruction: 0xf004b8d8 │ │ │ │ - blcs 0x86dd6c │ │ │ │ + @ instruction: 0xf7fdfbcf │ │ │ │ + @ instruction: 0xf004b8e2 │ │ │ │ + blcs 0x86dd20 │ │ │ │ qadd16mi fp, pc, r8 @ │ │ │ │ - ldrhi pc, [sl, -r0] │ │ │ │ + ldrbthi pc, [lr], r0 @ │ │ │ │ mvnsne pc, #4 │ │ │ │ cmnpeq r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strhi pc, [ip, r0] │ │ │ │ + ldrbhi pc, [r0, -r0]! @ │ │ │ │ mvnsne pc, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdbge r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtcs pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf57d0592 │ │ │ │ - @ instruction: 0xf0b5afeb │ │ │ │ - vmax.f32 d31, d23, d15 │ │ │ │ + @ instruction: 0xf0b5aff3 │ │ │ │ + vrecps.f32 d31, d23, d9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052395 │ │ │ │ ldmdavs pc, {r5, r6, r7, r9, ip, sp, pc} @ │ │ │ │ - mcrr2 0, 11, pc, r0, cr6 @ │ │ │ │ + mcrr2 0, 11, pc, sl, cr6 @ │ │ │ │ vnmla.f32 s8, s26, s22 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - mrc2 0, 4, pc, cr14, cr6, {5} │ │ │ │ + mcr2 0, 5, pc, cr8, cr6, {5} @ │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 0xffbaade8 │ │ │ │ - ldmlt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf896f7ee │ │ │ │ - blls 0x1f5e3c │ │ │ │ + blx 0xffd2ad9c │ │ │ │ + ldmlt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf89cf7ee │ │ │ │ + blls 0x1f5df0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbcmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + addmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfd23 │ │ │ │ - strtmi fp, [r1], -r6, lsl #17 │ │ │ │ + @ instruction: 0xf7fdfd29 │ │ │ │ + @ instruction: 0x4621b890 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - strcs pc, [r1], #-3795 @ 0xfffff12d │ │ │ │ + strcs pc, [r1], #-3829 @ 0xfffff10b │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ - ldmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf10002e0 │ │ │ │ ldrtmi r8, [r0], -r1, ror #3 │ │ │ │ - blx 0xfe3aae5a │ │ │ │ + blx 0xfe52ae0e │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf99 │ │ │ │ - vst2.16 {d27-d28}, [pc :128], sl │ │ │ │ + @ instruction: 0xf7fdafa1 │ │ │ │ + vst2.16 {d27-d28}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x16dad0 │ │ │ │ + b 0x16da84 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - addsmi r8, sl, #36, 10 @ 0x9000000 │ │ │ │ - svcge 0x008af47d │ │ │ │ + addsmi r8, sl, #92274688 @ 0x5800000 │ │ │ │ + svcge 0x0092f47d │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0060f5b3 │ │ │ │ - svcge 0x0084f47d │ │ │ │ + svcge 0x008cf47d │ │ │ │ stmdblt ip!, {r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - stmdage pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r0, r6, r8 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf04f80f2 │ │ │ │ + @ instruction: 0xf04f80d6 │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r8, #940]! @ 0x3ac │ │ │ │ + cdp2 7, 1, cr15, cr14, cr11, {7} │ │ │ │ rscsvs r2, r3, r2, lsl #6 │ │ │ │ - stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.16 {d24-d26}, [pc :64], sl │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r2 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x005ef47d │ │ │ │ + svcge 0x0066f47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x1bbcc8 │ │ │ │ - svcge 0x0058f63d │ │ │ │ + blcs 0x1bbc7c │ │ │ │ + svcge 0x0060f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq ip, r6, r5, lsl #31 │ │ │ │ - @ instruction: 0x0006adb1 │ │ │ │ - andeq ip, r6, r3, ror pc │ │ │ │ - andeq ip, r6, r1, ror #30 │ │ │ │ - andeq ip, r6, r9, asr #30 │ │ │ │ - andeq ip, r6, r9, lsr #30 │ │ │ │ - addeq r3, sl, r8, ror #6 │ │ │ │ - addeq r3, sl, lr, asr r1 │ │ │ │ + andeq ip, r6, r9, lsr pc │ │ │ │ + andeq sl, r6, r5, ror sp │ │ │ │ + andeq ip, r6, r7, lsr #30 │ │ │ │ + andeq ip, r6, r5, lsl pc │ │ │ │ + strdeq ip, [r6], -sp │ │ │ │ + ldrdeq ip, [r6], -sp │ │ │ │ + @ instruction: 0x008a33b4 │ │ │ │ + addeq r3, sl, sl, lsr #3 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ - ldcvs 15, cr10, [r3, #-260]! @ 0xfffffefc │ │ │ │ + ldcvs 15, cr10, [r3, #-292]! @ 0xfffffedc │ │ │ │ @ instruction: 0xf413699b │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, fp, lsr pc @ │ │ │ │ - @ instruction: 0xffc6f0b9 │ │ │ │ + eorscs sl, pc, r3, asr #30 │ │ │ │ + @ instruction: 0xffd0f0b9 │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - b 0x112f8a0 │ │ │ │ + b 0x112f854 │ │ │ │ @ instruction: 0x07d81352 │ │ │ │ - svcge 0x002cf57d │ │ │ │ + svcge 0x0034f57d │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - svclt 0x00fbf7fc │ │ │ │ + stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq r2, r6 @ │ │ │ │ - stc2l 7, cr15, [r2], #-948 @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [r8], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf21 │ │ │ │ - ldmib r6, {r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf29 │ │ │ │ + ldmib r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0132 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0018f43d │ │ │ │ - svclt 0x00e9f7fc │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0020f43d │ │ │ │ + svclt 0x00f3f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - shadd16mi sl, r0, r1 │ │ │ │ - stc2l 7, cr15, [r2], #-948 @ 0xfffffc4c │ │ │ │ + shadd16mi sl, r0, r9 │ │ │ │ + stc2 7, cr15, [r8], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0b │ │ │ │ - subsmi fp, r2, #220, 30 @ 0x370 │ │ │ │ + @ instruction: 0xf7fcaf13 │ │ │ │ + subsmi fp, r2, #920 @ 0x398 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcbb │ │ │ │ - @ instruction: 0xf896bfd6 │ │ │ │ - blcs 0x79278 │ │ │ │ - svcge 0x00d1f43c │ │ │ │ + @ instruction: 0xf7fcfcc1 │ │ │ │ + @ instruction: 0xf896bfe0 │ │ │ │ + blcs 0x7922c │ │ │ │ + svcge 0x00dbf43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #3244032 @ 0x318000 │ │ │ │ - svclt 0x00cbf7fc │ │ │ │ + svclt 0x00d5f7fc │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffbef0b9 │ │ │ │ - ldmlt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xffc8f0b9 │ │ │ │ + ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl, #-948]! @ 0xfffffc4c │ │ │ │ + ldc2 7, cr15, [r0, #948] @ 0x3b4 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x122afb8 │ │ │ │ - svclt 0x00b1f7fc │ │ │ │ + blx 0x13aaf6c │ │ │ │ + svclt 0x00bbf7fc │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffa4f0b9 │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xffaef0b9 │ │ │ │ + stmialt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ stmdbge r6, {r9, ip, pc} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmlal.s q10, d16, d1[0] │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - blx 0xfe6aafec │ │ │ │ - svclt 0x0097f7fc │ │ │ │ + blx 0xfe82afa0 │ │ │ │ + svclt 0x00a1f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0, #-948] @ 0xfffffc4c │ │ │ │ + stc2l 7, cr15, [r6, #-948]! @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x7ab00c │ │ │ │ - svclt 0x0087f7fc │ │ │ │ + blx 0x92afc0 │ │ │ │ + svclt 0x0091f7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xfffef7f8 │ │ │ │ - svclt 0x0075f7fc │ │ │ │ - b 0x112ffe0 │ │ │ │ + @ instruction: 0xf804f7f9 │ │ │ │ + svclt 0x007ff7fc │ │ │ │ + b 0x112ff94 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x22b07c │ │ │ │ + bllt 0x2ab030 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6d0a4 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6d058 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x11ab078 │ │ │ │ - svclt 0x0053f7fc │ │ │ │ - b 0x1130024 │ │ │ │ + blx 0x132b02c │ │ │ │ + svclt 0x005df7fc │ │ │ │ + b 0x112ffd8 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff8eb0c0 │ │ │ │ + bllt 0xff96b074 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8], {237} @ 0xed │ │ │ │ + stc2 7, cr15, [lr], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - stc2l 7, cr15, [r4, #-964]! @ 0xfffffc3c │ │ │ │ - svclt 0x003df7fc │ │ │ │ + stc2l 7, cr15, [sl, #-964]! @ 0xfffffc3c │ │ │ │ + svclt 0x0047f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl], #-948 @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - svclt 0x002ff7fc │ │ │ │ + ldc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ + svclt 0x0039f7fc │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac8b │ │ │ │ - bleq 0xff75bdfc │ │ │ │ + @ instruction: 0xf7feac8f │ │ │ │ + bleq 0xff75bdc0 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff75ccf0 │ │ │ │ + bleq 0xff75ccc0 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - ldrb r0, [r9], #-769 @ 0xfffffcff │ │ │ │ + ldrb r0, [fp], #-769 @ 0xfffffcff │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ - svcge 0x0011f53c │ │ │ │ + svcge 0x001bf53c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9eaf7f2 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr9, cr12, {7} │ │ │ │ - b 0x11300d8 │ │ │ │ + @ instruction: 0xf9f0f7f2 │ │ │ │ + svclt 0x0003f7fc │ │ │ │ + b 0x113008c │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff42b174 │ │ │ │ - b 0x11300e8 │ │ │ │ + bllt 0xff4ab128 │ │ │ │ + b 0x113009c │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeb180 │ │ │ │ - b 0x11300f8 │ │ │ │ + blt 0x26b134 │ │ │ │ + b 0x11300ac │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x1130108 │ │ │ │ + stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 0x11300bc │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeab1a4 │ │ │ │ + blt 0xf2b158 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [sl], #200 @ 0xc8 │ │ │ │ - mcrge 5, 6, pc, cr15, cr12, {1} @ │ │ │ │ + mrcge 5, 6, APSR_nzcv, cr9, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fcf9a7 │ │ │ │ - @ instruction: 0x4621beb6 │ │ │ │ + @ instruction: 0xf7fcf9ad │ │ │ │ + strtmi fp, [r1], -r0, asr #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fc25 │ │ │ │ + @ instruction: 0xf8d6fc4b │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf998f7f2 │ │ │ │ - mcrlt 7, 5, pc, cr7, cr12, {7} @ │ │ │ │ + @ instruction: 0xf99ef7f2 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr1, cr12, {7} │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmull.p8 q13, d4, d30 │ │ │ │ + vmov.i64 d26, #0xffff0000ff000000 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [sl, #-956]! @ 0xfffffc44 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr12, cr12, {7} │ │ │ │ + stc2 7, cr15, [r0, #956] @ 0x3bc │ │ │ │ + mcrlt 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4630adb9 │ │ │ │ - mcr2 7, 7, pc, cr12, cr8, {7} @ │ │ │ │ + ldrtmi sl, [r0], -r1, asr #27 │ │ │ │ + mrc2 7, 7, pc, cr2, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadb3 │ │ │ │ - strtmi fp, [r1], -r4, lsl #29 │ │ │ │ + @ instruction: 0xf7fcadbb │ │ │ │ + strtmi fp, [r1], -lr, lsl #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fbf3 │ │ │ │ + @ instruction: 0xf8d6fc19 │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf966f7f2 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr5, cr12, {7} │ │ │ │ + @ instruction: 0xf96cf7f2 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr15, cr12, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff9ab22e │ │ │ │ + stc2 7, cr15, [sl], {237} @ 0xed │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fcf957 │ │ │ │ - adceq fp, r5, #1632 @ 0x660 │ │ │ │ - strhi pc, [r7, #256] @ 0x100 │ │ │ │ + @ instruction: 0xf7fcf95d │ │ │ │ + adceq fp, r5, #112, 28 @ 0x700 │ │ │ │ + strbhi pc, [fp, #-256]! @ 0xffffff00 @ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r9, sl, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr9, cr12, {3} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r9, sl, pc} │ │ │ │ + mcrge 4, 3, pc, cr3, cr12, {3} @ │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - stmdbge r6, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #17411 @ 0x4403 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - mcrr2 7, 14, pc, sl, cr14 @ │ │ │ │ - ldcllt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + mrrc2 7, 14, pc, r0, cr14 @ │ │ │ │ + ldcllt 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #356352 @ 0x57000 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr0, cr13, {7} │ │ │ │ + andcs sl, r1, #372736 @ 0x5b000 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr13, {7} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf91af7f2 │ │ │ │ - mcrlt 7, 1, pc, cr9, cr12, {7} @ │ │ │ │ + @ instruction: 0xf920f7f2 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr12, {7} │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d320 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d2d4 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcff │ │ │ │ - stmdbge r6, {r0, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd05 │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6d344 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d2f8 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [sl, #956]! @ 0x3bc │ │ │ │ - ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r0, #956]! @ 0x3bc │ │ │ │ + ldclt 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfb97 │ │ │ │ - beq 0xfe95c96c │ │ │ │ + @ instruction: 0xf7fcfb9d │ │ │ │ + beq 0xfe95c948 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, fp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mcr2 7, 5, pc, cr6, cr8, {7} @ │ │ │ │ - ldcllt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ + mcr2 7, 5, pc, cr12, cr8, {7} @ │ │ │ │ + stcllt 7, cr15, [r1, #1008]! @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #26886 @ 0x6906 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #8967 @ 0x2307 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d3c4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d378 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe3f │ │ │ │ - vqrdmulh.s , q2, d3[3] │ │ │ │ + @ instruction: 0xf7fcfe45 │ │ │ │ + vmov.i32 , #13238271 @ 0x00c9ffff │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - cdp2 7, 2, cr15, cr12, cr15, {7} │ │ │ │ - ldclt 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ + cdp2 7, 3, cr15, cr2, cr15, {7} │ │ │ │ + stcllt 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d410 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d3c4 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe19 │ │ │ │ - movwcs fp, #3369 @ 0xd29 │ │ │ │ + @ instruction: 0xf7fcfe1f │ │ │ │ + movwcs fp, #3379 @ 0xd33 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x192a538 │ │ │ │ - stclt 7, cr15, [sp, #1008] @ 0x3f0 │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x19aa4ec │ │ │ │ + ldclt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf83ef7f0 │ │ │ │ + @ instruction: 0xf844f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca88c │ │ │ │ - movwcs fp, #3452 @ 0xd7c │ │ │ │ + @ instruction: 0xf7fca892 │ │ │ │ + movwcs fp, #3462 @ 0xd86 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf82cf7f0 │ │ │ │ + @ instruction: 0xf832f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca82c │ │ │ │ - stmdbge r6, {r1, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fca82e │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7ef9408 │ │ │ │ - @ instruction: 0xf7fcfc41 │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc47 │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff9ab494 │ │ │ │ - ldcllt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + blx 0xffb2b448 │ │ │ │ + ldcllt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stclge 4, cr15, [fp], {124} @ 0x7c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe9ab4b2 │ │ │ │ - ldclt 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfab7 │ │ │ │ - @ instruction: 0xf8d6bca9 │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6ba53c │ │ │ │ - ldrbhi pc, [pc], #-576 @ 0x6d534 @ │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x110e508 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r5, r6, sl, pc}^ @ │ │ │ │ - tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ - andls r2, r9, r4, lsl #6 │ │ │ │ + ldclge 4, cr15, [r5], {124} @ 0x7c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfbab │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ + movwls r9, #45576 @ 0xb208 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + blx 0xff02b494 │ │ │ │ + ldclt 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + vmlal.u , d20, d1[4] │ │ │ │ + tstls fp, r3, lsl #10 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vpadd.i8 d18, d0, d9 │ │ │ │ + @ instruction: 0xf1a38444 │ │ │ │ + bcs 0x22ddec │ │ │ │ + bicshi pc, r7, #0, 4 │ │ │ │ + blcs 0x1bc1fc │ │ │ │ + strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + movweq r1, #13075 @ 0x3313 │ │ │ │ + movwcs r1, #17685 @ 0x4515 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ - strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ - strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe6f7f1 │ │ │ │ - ldcllt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ - strb r2, [lr, r2, lsl #6]! │ │ │ │ - strb r2, [ip, r6, lsl #6]! │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ - @ instruction: 0xf7f09209 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r2], #244 @ 0xf4 │ │ │ │ - stcllt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - stclge 4, cr15, [r7], #-496 @ 0xfffffe10 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strls r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ + strcs r9, [r1], #-1290 @ 0xfffffaf6 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f14506 │ │ │ │ + @ instruction: 0xf7fcffed │ │ │ │ + movwcs fp, #11520 @ 0x2d00 │ │ │ │ + movwcs lr, #26606 @ 0x67ee │ │ │ │ + andcs lr, r0, #236, 14 @ 0x3b00000 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ + @ instruction: 0xf902f7f0 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcacfa │ │ │ │ + @ instruction: 0xf5b2bcec │ │ │ │ + @ instruction: 0xf47c1f80 │ │ │ │ + tstls r6, r2, ror ip │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andcc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xff02b578 │ │ │ │ - mrrclt 7, 15, pc, r8, cr12 @ │ │ │ │ + blx 0xff22b528 │ │ │ │ + stcllt 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff7ef7ef │ │ │ │ + @ instruction: 0xff86f7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca813 │ │ │ │ - @ instruction: 0xf5b2bcbc │ │ │ │ + @ instruction: 0xf7fca817 │ │ │ │ + @ instruction: 0xf5b2bcc8 │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - stmdbge r6, {r1, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa99 │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r2, r0, #8, 10 @ 0x2000000 │ │ │ │ - andls r9, sl, #1610612736 @ 0x60000000 │ │ │ │ - mcr2 7, 2, pc, cr0, cr0, {7} @ │ │ │ │ - ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4630461a │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ - @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - stmdage pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - stclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d64c │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fcf9b5 │ │ │ │ - stmdbge r6, {r0, r1, r3, sl, fp, ip, sp, pc} │ │ │ │ + tstls r6, lr, asr #24 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + andne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe92b570 │ │ │ │ + mcrrlt 7, 15, pc, r0, cr12 @ │ │ │ │ + strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + andls r2, r6, #0, 4 │ │ │ │ + @ instruction: 0xf7f0920a │ │ │ │ + @ instruction: 0xf7fcfe49 │ │ │ │ + movwcs fp, #3244 @ 0xcac │ │ │ │ + ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + movwls r9, #38154 @ 0x950a │ │ │ │ + @ instruction: 0xf8b2f7f0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca814 │ │ │ │ + stmdbge r6, {r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045508 │ │ │ │ strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e6f7f1 │ │ │ │ - bllt 0xfffab668 │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47c429a │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf9bef7f1 │ │ │ │ + ldclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d618 │ │ │ │ + stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f13406 │ │ │ │ + @ instruction: 0xf7fcf9ef │ │ │ │ + vmull.s8 , d0, d9 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + stcge 4, cr15, [r3], {124} @ 0x7c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfacf │ │ │ │ - @ instruction: 0xf3c4bbe7 │ │ │ │ + @ instruction: 0xf7fcfad9 │ │ │ │ + @ instruction: 0xf3c4bbf5 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - stc2l 7, cr15, [r4], {239} @ 0xef │ │ │ │ - bllt 0xff5ab6b8 │ │ │ │ + stc2l 7, cr15, [lr], {239} @ 0xef │ │ │ │ + bllt 0xff92b664 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d6e0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d68c │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcb1 │ │ │ │ - @ instruction: 0xf1b2bbc1 │ │ │ │ + @ instruction: 0xf7fcfcbb │ │ │ │ + @ instruction: 0xf1b2bbcf │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 d22, d29, #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa95 │ │ │ │ - vqdmlsl.s , d16, d29 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xfea6a910 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + smlabtls r6, sl, fp, sl │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + adcsvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe8ab678 │ │ │ │ + bllt 0xfefab6b0 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47c429a │ │ │ │ + @ instruction: 0x9106abb6 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbcc pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe0ab6f8 │ │ │ │ - bllt 0xfe6ab730 │ │ │ │ + blx 0xfe3ab6a0 │ │ │ │ + bllt 0xfeaab6d8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d750 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d6f8 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03406 │ │ │ │ - @ instruction: 0xf7fcfc37 │ │ │ │ - stmdbge r6, {r0, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 q9, d0, d5 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9df │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf7fcfc43 │ │ │ │ + @ instruction: 0x9106bb99 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + andcs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9ecf7ef │ │ │ │ + bllt 0xfe32b714 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s q11, d0, d1[7] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa51 │ │ │ │ - vqdmulh.s , q0, │ │ │ │ + @ instruction: 0xf7fcfa5f │ │ │ │ + vpadd.i8 , q0, │ │ │ │ andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ - movwhi pc, #57408 @ 0xe040 @ │ │ │ │ + rscshi pc, sl, #64 @ 0x40 │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x43c3b4 │ │ │ │ - blge 0xff56b0a4 │ │ │ │ + blcs 0x43c358 │ │ │ │ + blge 0xff9eb048 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, r6, r3, asr #2 │ │ │ │ - andeq lr, r6, r1, ror #2 │ │ │ │ - andeq lr, r6, sp, asr #2 │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - muleq r6, sp, r0 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andsvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x52b7d4 │ │ │ │ - bllt 0xb2b80c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strheq lr, [r6], -pc @ │ │ │ │ + ldrdeq lr, [r6], -sp │ │ │ │ + andeq lr, r6, r9, asr #1 │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq r9, r6, pc, lsl pc │ │ │ │ + andeq lr, r6, r9, lsl r0 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmov.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa21 │ │ │ │ + tstls r6, sp, lsr fp │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscscc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf980f7ef │ │ │ │ - bllt 0x72b82c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbccs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9f2f7ef │ │ │ │ - bllt 0x32b84c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf990f7ef │ │ │ │ + bllt 0xc2b7cc │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmlal.s q9, d16, d1[3] │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa03 │ │ │ │ + tstls r6, pc, lsl fp │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbspl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9e2f7ef │ │ │ │ - blt 0xfff2b86c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addseq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9d2f7ef │ │ │ │ - blt 0xffb2b88c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf9f4f7ef │ │ │ │ + bllt 0x4ab808 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vrshr.s64 d16, d13, #64 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf9e5 │ │ │ │ + tstls r6, r1, lsl #22 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subeq pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9c2f7ef │ │ │ │ - blt 0xff72b8ac │ │ │ │ + @ instruction: 0xf9d6f7ef │ │ │ │ + blt 0xffd2b844 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fcff13 │ │ │ │ - rsclt fp, r3, #60, 22 @ 0xf000 │ │ │ │ + @ instruction: 0xf7fcff27 │ │ │ │ + rsclt fp, r3, #84, 22 @ 0x15000 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, r8, sl, ip, lr}^ │ │ │ │ strls r3, [sl, #-1286] @ 0xfffffafa │ │ │ │ - cdp2 7, 11, cr15, cr12, cr13, {7} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr13, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaa57 │ │ │ │ - stmdbge r6, {r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf98b │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf7fcaa6d │ │ │ │ + tstls r6, r0, asr #22 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + andvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9a0f7ef │ │ │ │ + blt 0xfefab8b0 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf97b │ │ │ │ - stmdbge r6, {r0, r1, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vrshr.s64 d19, d29, #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf96b │ │ │ │ - stmdbge r6, {r0, r1, r7, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf7fcf991 │ │ │ │ + smlatbls r6, sp, sl, fp │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + adcscc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf982f7ef │ │ │ │ + blt 0xfe82b8ec │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vrshr.s64 d16, d21, #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8d9 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 q9, d16, d29 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8c9 │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf7fcf8f1 │ │ │ │ + smlabbls r6, pc, sl, fp @ │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + adccs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf8e2f7ef │ │ │ │ + blt 0xfe0ab928 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 q9, d0, d29 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf93b │ │ │ │ - stmdbge r6, {r0, r1, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf92b │ │ │ │ - stmdbge r6, {r0, r1, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf7fcf955 │ │ │ │ + tstls r6, r1, ror sl │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + sbcpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf946f7ef │ │ │ │ + blt 0x192b964 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf91b │ │ │ │ - vpmin.s d11, d9, d19 │ │ │ │ - stmdbge r6, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf937 │ │ │ │ + vpmin.s , , │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 1, pc, cr8, cr1, {7} │ │ │ │ - blt 0xfe56ba24 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adccc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf874f7ef │ │ │ │ - blt 0x42ba44 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + mrc2 7, 2, pc, cr4, cr1, {7} │ │ │ │ + blt 0xfed6b9ac │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf891 │ │ │ │ + tstls r6, pc, lsr #20 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscsvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8e6f7ef │ │ │ │ - ldmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf854f7ef │ │ │ │ - stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movweq pc, #61448 @ 0xf008 @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - strls r5, [r8, -r9, lsl #10] │ │ │ │ - @ instruction: 0xf7f79307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa2abac │ │ │ │ - blt 0x146baac │ │ │ │ - @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-3944 @ 0xfffff098 │ │ │ │ - svcge 0x006ef53c │ │ │ │ - msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - sbchi pc, fp, #0 │ │ │ │ - @ instruction: 0xf57e03e3 │ │ │ │ - strtmi sl, [r1], -r1, lsr #24 │ │ │ │ - @ instruction: 0xf8cda806 │ │ │ │ - strls r8, [sl, -r4, lsr #32] │ │ │ │ - @ instruction: 0xff46f7ec │ │ │ │ - rscsvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe6abad2 │ │ │ │ - @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcaf4a │ │ │ │ - stmdbge r6, {r2, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf904f7ef │ │ │ │ + blt 0x8ab9e8 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vrshr.s64 d17, d17, #64 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf873 │ │ │ │ + stmdbge r6, {r0, r4, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0084630 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r2, #26371 @ 0x6703 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + movwls r9, #30472 @ 0x7708 │ │ │ │ + blx 0xff02ba12 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcab06 │ │ │ │ + blcs 0xd1c408 │ │ │ │ + svcge 0x0089f47c │ │ │ │ + @ instruction: 0xf53c0422 │ │ │ │ + @ instruction: 0xf404af8f │ │ │ │ + @ instruction: 0xf5b36360 │ │ │ │ + @ instruction: 0xf0006f60 │ │ │ │ + mvneq r8, #200, 4 @ 0x8000000c │ │ │ │ + ldcge 5, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + eorhi pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf7ec970a │ │ │ │ + @ instruction: 0xf648ff85 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + @ instruction: 0xf7f64630 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x006bf43c │ │ │ │ + blt 0x146ba74 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - smlatbcs r1, r7, r9, fp │ │ │ │ + @ instruction: 0xf7fcf8af │ │ │ │ + smlabtcs r1, fp, r9, fp │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - ldmibge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - blt 0xabb2c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subsmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf876f7ef │ │ │ │ - stmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmibge r3, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x82baac │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf897 │ │ │ │ + @ instruction: 0x9106b9b3 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf866f7ef │ │ │ │ - ldmdblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf888f7ef │ │ │ │ + stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff62f7ec │ │ │ │ + @ instruction: 0xffa4f7ec │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcd5 │ │ │ │ - @ instruction: 0xf8d6b9e4 │ │ │ │ + @ instruction: 0xf7fcfcf7 │ │ │ │ + @ instruction: 0xf8d6ba0a │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ ldreq r2, [r0, #832] @ 0x340 │ │ │ │ strbmi sp, [pc], -r2, asr #8 │ │ │ │ - stmdblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r5, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge fp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fd431f │ │ │ │ - strteq fp, [r2], #-2653 @ 0xfffff5a3 │ │ │ │ + strteq fp, [r2], #-2688 @ 0xfffff580 │ │ │ │ cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x89a94 │ │ │ │ - stmibge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x89a10 │ │ │ │ + stmibge sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0b52000 │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf9fef0bb │ │ │ │ + blx 0x9a9e4c │ │ │ │ ldrvs r2, [r3, r0, lsl #6]! │ │ │ │ - ldmiblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff431f │ │ │ │ - @ instruction: 0x4621b8d9 │ │ │ │ + @ instruction: 0x4621b8f5 │ │ │ │ @ instruction: 0xf7eca806 │ │ │ │ - @ instruction: 0xf8d6ff19 │ │ │ │ + @ instruction: 0xf8d6ff5b │ │ │ │ strtmi r3, [sl], -r8, lsl #1 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ - ldmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + stmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0b54020 │ │ │ │ - strmi pc, [r5], -r3, lsr #26 │ │ │ │ - @ instruction: 0xf866f0b5 │ │ │ │ + strmi pc, [r5], -r9, asr #26 │ │ │ │ + @ instruction: 0xf88cf0b5 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968159 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46010795 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ea2204 │ │ │ │ - blmi 0xff2ed85c │ │ │ │ + blmi 0xff2ed8e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ ldrmi r4, [sp], #-1052 @ 0xfffffbe4 │ │ │ │ strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ tstpvc r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff90f0b5 │ │ │ │ + @ instruction: 0xffb6f0b5 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf80af7ec │ │ │ │ + @ instruction: 0xf84cf7ec │ │ │ │ ldmvs r2!, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blvs 0xffebf564 │ │ │ │ + blvs 0xffebf4e0 │ │ │ │ @ instruction: 0xf7ea1ad2 │ │ │ │ - movwcs pc, #52953 @ 0xced9 @ │ │ │ │ + movwcs pc, #53019 @ 0xcf1b @ │ │ │ │ @ instruction: 0xf7fc60f3 │ │ │ │ - @ instruction: 0xf414b954 │ │ │ │ + @ instruction: 0xf414b97a │ │ │ │ @ instruction: 0xf47c1f40 │ │ │ │ - @ instruction: 0xf3c4a8da │ │ │ │ + @ instruction: 0xf3c4a900 │ │ │ │ vcgt.s8 q9, q8, q0 │ │ │ │ strdmi r7, [r2], -lr @ │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r4, #50331648 @ 0x3000000 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - stc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ - stmialt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r5, [sl, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmge r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdble ip, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ - blx 0xb6110 │ │ │ │ + blx 0xb608c │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380f8 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - @ instruction: 0xf7ecafa6 │ │ │ │ - blcs 0x46c9a4 │ │ │ │ + @ instruction: 0xf7ecafc2 │ │ │ │ + blcs 0x46ca28 │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ tstphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr9, cr14, {3} │ │ │ │ + svcge 0x0015f47e │ │ │ │ stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2l 7, cr15, [sl], #-964 @ 0xfffffc3c │ │ │ │ - ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andls r3, fp, #786432 @ 0xc0000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a3810e │ │ │ │ - bcs 0x22e688 │ │ │ │ - blcc 0x11240b8 │ │ │ │ + bcs 0x22e604 │ │ │ │ + blcc 0x1124034 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r3, r6, r8, pc}^ @ │ │ │ │ cmppeq sl, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ cmpeq r6, sl, asr #2 │ │ │ │ cmpeq r8, r6, asr #2 │ │ │ │ @ instruction: 0xf6400148 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - stmdage r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r1, r3, r4, r6, fp, sp, pc} │ │ │ │ + stmdacc r0, {r7, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - ldmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - stmiage r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - strcs pc, [r0, -r4, asr #7] │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ + stmiage sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8d6920b │ │ │ │ + vmla.i q9, q10, d0[2] │ │ │ │ + vsubw.u8 , q10, d0 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ - ldreq r1, [r1, -r0, lsl #7] │ │ │ │ - svcge 0x00e8f57c │ │ │ │ - @ instruction: 0xf53c0592 │ │ │ │ - @ instruction: 0xf7fcafe5 │ │ │ │ - blcs 0x45c0c4 │ │ │ │ + ldreq r2, [r1, -r0, lsl #14] │ │ │ │ + stmdage ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf53d0592 │ │ │ │ + @ instruction: 0xf7fca809 │ │ │ │ + blcs 0x45c0d8 │ │ │ │ @ instruction: 0x2101d995 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d106 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - str sl, [r8, r2, lsr #23] │ │ │ │ + @ instruction: 0xe788abbd │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf7ecbb9e │ │ │ │ - vadd.f32 d31, d19, d29 │ │ │ │ + @ instruction: 0xf7ecbbb9 │ │ │ │ + vadd.f32 , , │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r1, #240]! @ 0xf0 │ │ │ │ - ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r5, #240] @ 0xf0 │ │ │ │ + ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ orrhi pc, pc, r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [ip, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2 7, cr15, [lr, #944]! @ 0x3b0 │ │ │ │ rsbscc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf904f7f6 │ │ │ │ + @ instruction: 0xf926f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad9a │ │ │ │ - vtst.8 , , q11 │ │ │ │ + @ instruction: 0xf7fcadbe │ │ │ │ + vtst.8 d27, d23, d12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs ip, {r6, sp, lr} │ │ │ │ - blx 0xfffaa156 │ │ │ │ + stc2 0, cr15, [r2], #-724 @ 0xfffffd2c │ │ │ │ vnmla.f32 s8, s26, s2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf0b52200 │ │ │ │ - str pc, [r9], r3, lsl #29 │ │ │ │ + str pc, [r9], r9, lsr #29 │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 7, 4, cr15, cr6, cr13, {7} │ │ │ │ - svclt 0x00cef7fb │ │ │ │ + cdp2 7, 6, cr15, cr8, cr13, {7} │ │ │ │ + svclt 0x00f4f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #25864 @ 0x6508 │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x004ff43c │ │ │ │ - ldmdalt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0073f43c │ │ │ │ + ldmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ eorne pc, r8, r7, asr r8 @ │ │ │ │ - @ instruction: 0xf826f0b9 │ │ │ │ + @ instruction: 0xf84cf0b9 │ │ │ │ movwcs lr, #1707 @ 0x6ab │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - ldc2 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ + mcrlt 7, 6, pc, cr13, cr14, {7} @ │ │ │ │ + ldc2l 7, cr15, [r4, #-944]! @ 0xfffffc50 │ │ │ │ eorspl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf984f7f6 │ │ │ │ + @ instruction: 0xf9a6f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad36 │ │ │ │ - @ instruction: 0xf7ecb818 │ │ │ │ - @ instruction: 0xf648fd23 │ │ │ │ + @ instruction: 0xf7fcad5a │ │ │ │ + @ instruction: 0xf7ecb83e │ │ │ │ + @ instruction: 0xf648fd65 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r7, #-240]! @ 0xffffff10 │ │ │ │ - stmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [fp, #-240] @ 0xffffff10 │ │ │ │ + stmdalt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf404bdf4 │ │ │ │ + @ instruction: 0xf404be10 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ suble r6, pc, r0, ror #30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd439 │ │ │ │ - @ instruction: 0xf648fcf1 │ │ │ │ + @ instruction: 0xf648fd33 │ │ │ │ vrshr.s64 d21, d9, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc, #-240] @ 0x6de90 │ │ │ │ - svclt 0x00ebf7fb │ │ │ │ - strdeq r2, [sl], r0 │ │ │ │ - ldrdeq r2, [sl], r6 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r3, #-240]! @ 0xffffff10 │ │ │ │ + ldmdalt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r2, sl, r4, ror r3 │ │ │ │ + addeq r2, sl, sl, asr r1 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf6a │ │ │ │ - blcs 0x45c5b4 │ │ │ │ + @ instruction: 0xf7ffaf90 │ │ │ │ + blcs 0x45c5a0 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - blx 0xf67ac │ │ │ │ + blx 0xf6728 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ teqle lr, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - andcs r9, r0, #1073741826 @ 0x40000002 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ - strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ + strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ + strls r9, [r8], #-1802 @ 0xfffff8f6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fbfab1 │ │ │ │ - @ instruction: 0xf7ecbfc0 │ │ │ │ - @ instruction: 0xf648fcb7 │ │ │ │ + @ instruction: 0xf7fbfad3 │ │ │ │ + @ instruction: 0xf7ecbfe6 │ │ │ │ + @ instruction: 0xf648fcf9 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [pc], {60} @ 0x3c │ │ │ │ - svclt 0x00b1f7fb │ │ │ │ + stmdacs r0, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r3], #240 @ 0xf0 │ │ │ │ + svclt 0x00d7f7fb │ │ │ │ subpl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f69307 │ │ │ │ + stmdacs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fbd09c │ │ │ │ - movwcs fp, #20380 @ 0x4f9c │ │ │ │ + movwcs fp, #20418 @ 0x4fc2 │ │ │ │ movwcs lr, #26570 @ 0x67ca │ │ │ │ movwcs lr, #10184 @ 0x27c8 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ @ instruction: 0xf3c4e7c4 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf646031c │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf8a6f7f6 │ │ │ │ + @ instruction: 0xf8c8f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r1, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe8709 │ │ │ │ - vbic.i16 , #195 @ 0x00c3 │ │ │ │ + @ instruction: 0xf3c4b991 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf648031c │ │ │ │ vrshr.s64 d22, d5, #64 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf88af7f6 │ │ │ │ + @ instruction: 0xf8acf7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - ldr r8, [r9, #-1801] @ 0xfffff8f7 │ │ │ │ + ldmib sp, {r1, r2, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldr r8, [ip, #-1801] @ 0xfffff8f7 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbfc03 │ │ │ │ - svcvs 0x0033bf58 │ │ │ │ + @ instruction: 0xf7fbfc45 │ │ │ │ + svcvs 0x0033bf7e │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vqadd.s8 d24, d20, d15 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6bf980 │ │ │ │ - stc2l 7, cr15, [ip], {234} @ 0xea │ │ │ │ + blvs 0xff6bf8fc │ │ │ │ + stc2 7, cr15, [lr, #-936] @ 0xfffffc58 │ │ │ │ ldrvs r6, [r3, #3443]! @ 0xd73 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr14, {7} │ │ │ │ + svclt 0x0019f7fe │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952cec │ │ │ │ + beq 0xfe952c68 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x002ff47b │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0055f47b │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - ldmlt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ - blvs 0xfe719c70 │ │ │ │ + blvs 0xfe719bec │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -pc, asr #29 │ │ │ │ - blx 0x9aa1d6 │ │ │ │ + blx 0x14aa152 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - andcs sl, r4, r8, lsl pc │ │ │ │ - blx 0xfe9aa404 │ │ │ │ + andcs sl, r4, lr, lsr pc │ │ │ │ + blx 0xff32a380 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf7fbff4f │ │ │ │ - ldrtmi fp, [r0], -sl, lsl #30 │ │ │ │ - @ instruction: 0xff44f7ec │ │ │ │ - svclt 0x0005f7fb │ │ │ │ + @ instruction: 0xf7fbff75 │ │ │ │ + shasxmi fp, r0, r0 │ │ │ │ + @ instruction: 0xff66f7ec │ │ │ │ + svclt 0x002bf7fb │ │ │ │ @ instruction: 0x46306d73 │ │ │ │ - bne 0xff2c841c │ │ │ │ - @ instruction: 0xf84cf7f1 │ │ │ │ + bne 0xff2c8398 │ │ │ │ + @ instruction: 0xf86ef7f1 │ │ │ │ rscsvs r2, r3, r5, lsl #6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr11, {7} │ │ │ │ + svclt 0x0021f7fb │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbff61 │ │ │ │ - @ instruction: 0xf7ecbef6 │ │ │ │ - @ instruction: 0xf648fbed │ │ │ │ + @ instruction: 0xf7fbff83 │ │ │ │ + @ instruction: 0xf7ecbf1c │ │ │ │ + @ instruction: 0xf648fc2f │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r5], {60} @ 0x3c │ │ │ │ - mcrlt 7, 7, pc, cr7, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r9], #-240 @ 0xffffff10 │ │ │ │ + svclt 0x000df7fb │ │ │ │ eorcc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr1, cr11, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952dd8 │ │ │ │ + beq 0xfe952d54 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsmi pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr9, cr11, {3} │ │ │ │ + @ instruction: 0xf7f69307 │ │ │ │ + stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr15, cr11, {3} │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - stmialt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmialt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, ror pc │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x102a4d0 │ │ │ │ + blx 0x19aa44c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - ldrb pc, [r0, -r9, ror #29] @ │ │ │ │ + ldrb pc, [r0, -pc, lsl #30] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, sp, r7, lsl #17 │ │ │ │ ldrbeq r4, [sl, r9, lsr #23]! │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - msrhi CPSR_sx, r1, lsl #2 │ │ │ │ + msrhi CPSR_f, r1, lsl #2 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [sl, #-944] @ 0xfffffc50 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48104 │ │ │ │ @ instruction: 0xf5056080 │ │ │ │ ldrcc r5, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ strbvs r4, [r7, #-1576]! @ 0xfffff9d8 │ │ │ │ - blx 0xcaa410 │ │ │ │ + blx 0x162a38c │ │ │ │ tstlt lr, r1, lsl #13 │ │ │ │ @ instruction: 0xf990fa90 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ ldcne 6, cr4, [sl], #312 @ 0x138 │ │ │ │ svcmi 0x0068f5b9 │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x16ba5a4 │ │ │ │ + beq 0x16ba520 │ │ │ │ orrsne lr, r3, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ ldmdacs lr, {r0, r1, r3, r5, r8, pc} │ │ │ │ msrhi CPSR_, r0 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtvs r6, [r6], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svcvs 0x00a78132 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blmi 0xfe29a86c │ │ │ │ + blmi 0xfe29a7e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358d3 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ svcvs 0x0023681f │ │ │ │ @@ -96262,141 +96229,141 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r3 │ │ │ │ vmlal.s q10, d15, d0[6] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbthi pc, [r0], #0 @ │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0x4631d035 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - bllt 0xfeeac6bc │ │ │ │ + bllt 0xfeeac640 │ │ │ │ msrmi SPSR_fsxc, #6 │ │ │ │ svcmi 0x006ff1b3 │ │ │ │ strbhi pc, [r2], #0 @ │ │ │ │ @ instruction: 0xf6cf2300 │ │ │ │ eorsmi r7, r3, r0, lsl r3 │ │ │ │ svcmi 0x0079f1b3 │ │ │ │ @ instruction: 0xf026d107 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [r0], {38} @ 0x26 │ │ │ │ + ldc2l 0, cr15, [r2], {38} @ 0x26 │ │ │ │ @ instruction: 0x4631bb10 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x12a42c │ │ │ │ + blx 0xc2a3a8 │ │ │ │ ldrtmi fp, [r1], -r0, asr #19 │ │ │ │ @ instruction: 0xf0264620 │ │ │ │ - ldmiblt r8, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf84cf013 │ │ │ │ + @ instruction: 0xf84ef013 │ │ │ │ svceq 0x0033b970 │ │ │ │ tstle r4, lr, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 6, cr15, cr6, cr12, {1} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr12, {1} │ │ │ │ @ instruction: 0xf04fb930 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xffe2c384 │ │ │ │ + blx 0x6ac302 │ │ │ │ cmnlt r3, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ andeq pc, lr, #2 │ │ │ │ - b 0x10f87c8 │ │ │ │ + b 0x10f8744 │ │ │ │ svclt 0x00080203 │ │ │ │ stmib r4, {r1, r3, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3121c │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ mcrcs 0, 0, r6, cr0, cr12, {3} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ cmnlt r3, r3, ror #28 │ │ │ │ - blcs 0xc8774 │ │ │ │ + blcs 0xc86f0 │ │ │ │ stcvs 8, cr13, [r6, #240]! @ 0xf0 │ │ │ │ addsmi r6, r6, #3616 @ 0xe20 │ │ │ │ msrhi SPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf0b86ea0 │ │ │ │ - movwcs pc, #3379 @ 0xd33 @ │ │ │ │ + movwcs pc, #3417 @ 0xd59 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ stmiavs r2!, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - bne 0xff549b94 │ │ │ │ + bne 0xff549b10 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0xf640d220 │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ strtmi sp, [r8], -r6, lsr #18 │ │ │ │ ldrdpl pc, [r0], r4 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ - tstplt sp, r1, asr r9 @ p-variant is OBSOLETE │ │ │ │ + tstplt sp, r7, ror r9 @ p-variant is OBSOLETE │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r9, #104, 30 @ 0x1a0 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ - b 0x1130d84 │ │ │ │ + b 0x1130d00 │ │ │ │ bfieq r1, r2, #7, #20 │ │ │ │ ldmdbcs lr, {r3, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r4, r8, ip, lr, pc} │ │ │ │ rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - bne 0x1749bd0 │ │ │ │ + bne 0x1749b4c │ │ │ │ stmdale r9, {r0, r1, r4, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff98f7eb │ │ │ │ + @ instruction: 0xffdaf7eb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ adcvs r3, r7, r2, lsl #14 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [fp], -r0, asr #32 @ │ │ │ │ + ldrthi pc, [sp], -r0, asr #32 @ │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10d8ff0 │ │ │ │ - blx 0x830cb0 │ │ │ │ + blx 0x830c2c │ │ │ │ eorcs pc, r0, #8781824 @ 0x860000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc 2, cr15, [ip, #-156]! @ 0xffffff64 │ │ │ │ + ldcl 2, cr15, [r6, #-156] @ 0xffffff64 │ │ │ │ tstcc r8, #323584 @ 0x4f000 │ │ │ │ - blcs 0x3fd0a8 │ │ │ │ - ldrhi pc, [r7, r0, lsl #4]! │ │ │ │ + blcs 0x3fd024 │ │ │ │ + ldrhi pc, [r9, r0, lsl #4]! │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmpeq r5, r5, lsl r2 │ │ │ │ + cmpeq r5, r4, lsl r2 │ │ │ │ subseq r0, r1, #100, 4 @ 0x40000006 │ │ │ │ orreq r0, pc, r8, lsl #5 │ │ │ │ - ldrsheq r0, [pc, #26] @ 0x6e4d6 │ │ │ │ + ldrsheq r0, [pc, #25] @ 0x6e451 │ │ │ │ asrseq r0, r2, #3 │ │ │ │ teqeq pc, pc, lsl #1 │ │ │ │ sbcseq r0, sp, r7, lsr #2 │ │ │ │ svclt 0x00000173 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r1, sl, r4, lsr #25 │ │ │ │ + addeq r1, sl, r8, lsr #26 │ │ │ │ stmiavs r3!, {r0, r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf6401a5b │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldrdvs pc, [r0], r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8eaf06b │ │ │ │ - blt 0x109a92c │ │ │ │ + @ instruction: 0xf910f06b │ │ │ │ + blt 0x109a8a8 │ │ │ │ @ instruction: 0xf894b280 │ │ │ │ - b 0x107a880 │ │ │ │ + b 0x107a7fc │ │ │ │ ldcne 6, cr4, [sl, #-36]! @ 0xffffffdc │ │ │ │ adcvs r6, r2, r6, lsr #12 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi 0xff25a044 │ │ │ │ - blls 0x348578 │ │ │ │ + blmi 0xff259fc0 │ │ │ │ + blls 0x3484f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf04f85e8 │ │ │ │ + @ instruction: 0xf04f85ea │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - @ instruction: 0xf01aba37 │ │ │ │ + @ instruction: 0xf01aba59 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ - bmi 0xfefda12c │ │ │ │ + bmi 0xfefda0a8 │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852468c │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ eorsmi r0, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf43f4283 │ │ │ │ strbmi sl, [r2, #-3828]! @ 0xfffff10c │ │ │ │ @ instruction: 0xe726d1f5 │ │ │ │ @@ -96405,1047 +96372,1048 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r2 │ │ │ │ vmla.f d20, d15, d0[6] │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ usat sl, #5, r8, lsl #30 │ │ │ │ @ instruction: 0xf0b64638 │ │ │ │ - @ instruction: 0xf04ffef1 │ │ │ │ + @ instruction: 0xf04fff17 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46202212 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf7f56666 │ │ │ │ - str pc, [r7, -r7, lsl #20]! │ │ │ │ + str pc, [r7, -r9, lsr #20]! │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ addvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vshr.u64 d24, d12, #61 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x83b9f000 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mcrge 4, 5, pc, cr9, cr15, {1} @ │ │ │ │ - beq 0x2aa9f0 │ │ │ │ + beq 0x2aa96c │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - blx 0x83ff04 │ │ │ │ + blx 0x83fe80 │ │ │ │ vadd.i32 d15, d23, d6 │ │ │ │ - @ instruction: 0xf418ec96 │ │ │ │ + @ instruction: 0xf418ecc0 │ │ │ │ @ instruction: 0xf0406f80 │ │ │ │ - @ instruction: 0xf4188622 │ │ │ │ + @ instruction: 0xf4188624 │ │ │ │ @ instruction: 0xf0407280 │ │ │ │ - vst3.8 {d8,d10,d12}, [r8 :64], r7 │ │ │ │ + vst3.8 {d8,d10,d12}, [r8 :64], r9 │ │ │ │ @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vqshl.s8 d8, d6, d16 │ │ │ │ - blcs 0xfe08f7b4 │ │ │ │ - ldrbthi pc, [fp], #0 @ │ │ │ │ + vqshl.s8 d8, d8, d16 │ │ │ │ + blcs 0xfe08f738 │ │ │ │ + ldrbthi pc, [sp], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r6], #0 @ │ │ │ │ + ldrbhi pc, [r8], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf008aed2 │ │ │ │ andcs r0, r2, #8323072 @ 0x7f0000 │ │ │ │ andls r4, r0, #84934656 @ 0x5100000 │ │ │ │ - sbcvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + addsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0x46208014 │ │ │ │ @ instruction: 0xf04f260d │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r4], -sp, lsl #22 │ │ │ │ - blge 0x128d60 │ │ │ │ - @ instruction: 0xf8d4f7f0 │ │ │ │ + blge 0x128cdc │ │ │ │ + @ instruction: 0xf8f6f7f0 │ │ │ │ @ instruction: 0xf8d4e6be │ │ │ │ vst4. {d26-d29}, [pc], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #4 │ │ │ │ andeq lr, sl, #204800 @ 0x32000 │ │ │ │ bicshi pc, sp, r0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldmdane pc!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d7, d2 │ │ │ │ - @ instruction: 0xf418ec48 │ │ │ │ + @ instruction: 0xf418ec72 │ │ │ │ @ instruction: 0xf0406200 │ │ │ │ @ instruction: 0xf89483ed │ │ │ │ vqadd.u8 , q11, │ │ │ │ strtmi r0, [r0], -sl, lsl #2 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ - stc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ + stc2l 7, cr15, [sl, #944] @ 0x3b0 │ │ │ │ @ instruction: 0xf1b8e692 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf10d8338 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - stc 2, cr15, [r8], #-156 @ 0xffffff64 │ │ │ │ + mrrc 2, 2, pc, r2, cr7 @ │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ed9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ vmin.s8 q15, q2, q13 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - blne 0xfe5eed18 │ │ │ │ + blne 0xfe5eec94 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ea6bc9 │ │ │ │ - @ instruction: 0x6d63f9c7 │ │ │ │ + vstmdbvs r3!, {s31-s39} │ │ │ │ strvs r4, [r3, #1075]! @ 0x433 │ │ │ │ svcvs 0x0061e68e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ @ instruction: 0xf1b881de │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf10dae12 │ │ │ │ ldrmi r0, [r1], -r8, lsl #20 │ │ │ │ eorcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - bl 0x2af94 │ │ │ │ + stc 2, cr15, [r8], #-156 @ 0xffffff64 │ │ │ │ vst1.16 {d14}, [r8 :128], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ ldrbmi sl, [r1], -lr, asr #28 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ @ instruction: 0x83a4f000 │ │ │ │ @ instruction: 0x4620b273 │ │ │ │ strcs pc, [r3], -r6, asr #7 │ │ │ │ subseq r9, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - movwcs lr, #1602 @ 0x642 │ │ │ │ + movwcs lr, #5698 @ 0x1642 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ - movwcc lr, #18893 @ 0x49cd │ │ │ │ - svcvs 0x0000f418 │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - movwls r9, #26114 @ 0x6602 │ │ │ │ - blx 0x1853350 │ │ │ │ + @ instruction: 0xf4189303 │ │ │ │ + movwls r6, #28416 @ 0x6f00 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ + blx 0x183b2d0 │ │ │ │ movwls pc, #29576 @ 0x7388 @ │ │ │ │ cmpphi r9, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xffb8f7f6 │ │ │ │ + @ instruction: 0xffdaf7f6 │ │ │ │ vrsubhn.i16 d30, q3, q14 │ │ │ │ movwcs r2, #1538 @ 0x602 │ │ │ │ - blx 0xfe2ad0de │ │ │ │ + blx 0xfe2ad05a │ │ │ │ svcvs 0x0000f418 │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0xf040b014 │ │ │ │ svcvs 0x00238304 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed52f7c │ │ │ │ + blx 0xfed52ef8 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ - subvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r0, #10587 @ 0x295b │ │ │ │ - @ instruction: 0xf880f7f0 │ │ │ │ + @ instruction: 0xf8a2f7f0 │ │ │ │ @ instruction: 0xf418e60e │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ @ instruction: 0xf8d4831b │ │ │ │ vhadd.u8 , q11, q4 │ │ │ │ ldrbeq r0, [r8], -sl, lsl #4 │ │ │ │ - strhi pc, [ip], -r0, lsl #2 │ │ │ │ + strhi pc, [lr], -r0, lsl #2 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - blcs 0x80030 │ │ │ │ + blcs 0x7ffac │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x000c6b99 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf94af7ea │ │ │ │ + @ instruction: 0xf98cf7ea │ │ │ │ vsli.64 q15, q9, #6 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ - andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ - andls r4, r4, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - @ instruction: 0xf4180207 │ │ │ │ - andls r6, r6, #0, 30 │ │ │ │ + @ instruction: 0xf008030f │ │ │ │ + ldrbmi r0, [r1], -r7, lsl #4 │ │ │ │ + strtmi r9, [r0], -r6, lsl #4 │ │ │ │ + @ instruction: 0xf4182201 │ │ │ │ + andls r6, r4, #0, 30 │ │ │ │ @ instruction: 0xf04f9605 │ │ │ │ teqle r1, r2, lsl #4 │ │ │ │ - @ instruction: 0xf8cef7f1 │ │ │ │ + @ instruction: 0xf8f0f7f1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1, #3532] @ 0xdcc │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ smlabtcs r2, r6, r3, pc @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbchi pc, r2, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strb pc, [r3, #2173] @ 0x87d @ │ │ │ │ + strb pc, [r3, #2207] @ 0x89f @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + eorseq r8, r3, r8, ror r8 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf288fa5f │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ addseq r2, r2, r1 │ │ │ │ strls r2, [r6], -r0, lsl #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ andls r2, r7, #13631488 @ 0xd00000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ svcvs 0x0000f418 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcle r9, sp, r5, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr8, cr0, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr0, {7} @ │ │ │ │ vabal.u8 q15, d22, d18 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ + andcs r3, r1, r8, lsl #1 │ │ │ │ + subseq r2, r2, r0, lsl #2 │ │ │ │ + smlabteq r2, sp, r9, lr │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + @ instruction: 0xf0039207 │ │ │ │ + @ instruction: 0xf008030f │ │ │ │ + ldrbmi r0, [r1], -r7, lsl #4 │ │ │ │ + strtmi r9, [r0], -r6, lsl #4 │ │ │ │ + @ instruction: 0xf4182201 │ │ │ │ + strls r6, [r5], -r0, lsl #30 │ │ │ │ + adcsle r9, r1, r4, lsl #4 │ │ │ │ + @ instruction: 0xf8d4e7e2 │ │ │ │ @ instruction: 0xf0083088 │ │ │ │ - andcs r0, r1, r7, lsl #2 │ │ │ │ - vmov.i32 q8, #226 @ 0x000000e2 │ │ │ │ - andls r0, r7, #203423744 @ 0xc200000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - tstls r6, r1, lsl #4 │ │ │ │ - svcvs 0x0000f418 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stmib sp, {r0, r2, r9, sl, ip, pc}^ │ │ │ │ - ldrbmi r0, [r1], -r2, lsl #2 │ │ │ │ - andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xe7e1d0b0 │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ - sbceq pc, r2, #402653187 @ 0x18000003 │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r4], r6, asr #7 │ │ │ │ - andls r2, r5, #0, 6 │ │ │ │ - @ instruction: 0xf0089607 │ │ │ │ andls r0, r6, #1879048192 @ 0x70000000 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - strmi r2, [fp], -r2, lsl #6 │ │ │ │ - andvs pc, r0, #24, 8 @ 0x18000000 │ │ │ │ - @ instruction: 0xf0404651 │ │ │ │ - strtmi r8, [r0], -r0, asr #5 │ │ │ │ - svcvs 0x0020e794 │ │ │ │ - biceq pc, r2, r6, asr #7 │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - strne pc, [r9], r6, asr #7 │ │ │ │ - @ instruction: 0xf380fab0 │ │ │ │ + addne pc, r4, #402653187 @ 0x18000003 │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + andls r2, r7, #0, 6 │ │ │ │ + andcs r9, r1, #5242880 @ 0x500000 │ │ │ │ + andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ + movwcs lr, #10701 @ 0x29cd │ │ │ │ + @ instruction: 0xf418460b │ │ │ │ + ldrbmi r6, [r1], -r0, lsl #4 │ │ │ │ + sbchi pc, r1, #64 @ 0x40 │ │ │ │ + ldr r4, [r5, r0, lsr #12] │ │ │ │ + adcslt r6, r6, #32, 30 @ 0x80 │ │ │ │ + stceq 0, cr15, [r7], {8} │ │ │ │ svcvs 0x0000f418 │ │ │ │ + @ instruction: 0xf380fab0 │ │ │ │ + addsne lr, r6, #323584 @ 0x4f000 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addshi pc, r5, #0 │ │ │ │ stmdacs r1, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ + andeq pc, r7, #2 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ adcshi pc, r7, #0 │ │ │ │ svceq 0x0003f1b8 │ │ │ │ - sbcshi pc, r5, #0 │ │ │ │ - smlabtcs r3, sp, r9, lr │ │ │ │ - svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0x96054651 │ │ │ │ - @ instruction: 0xf0009302 │ │ │ │ - @ instruction: 0xf64682c3 │ │ │ │ - vqdmlal.s , d16, d1[3] │ │ │ │ + sbcshi pc, r6, #0 │ │ │ │ + @ instruction: 0xf1b84651 │ │ │ │ + stmib sp, {r0, r8, r9, sl, fp}^ │ │ │ │ + stmib sp, {r1, sl, fp, ip, sp}^ │ │ │ │ + @ instruction: 0xf0006204 │ │ │ │ + @ instruction: 0xf64682c4 │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ @ instruction: 0xf6490312 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - beq 0xaaa7c │ │ │ │ - bleq 0xaaa80 │ │ │ │ - blge 0x22907c │ │ │ │ - ldc2 7, cr15, [sl, #956] @ 0x3bc │ │ │ │ + beq 0xaa9f8 │ │ │ │ + bleq 0xaa9fc │ │ │ │ + blge 0x228ff8 │ │ │ │ + ldc2 7, cr15, [ip, #956]! @ 0x3bc │ │ │ │ @ instruction: 0xf418e530 │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ - vmlal.u q12, d24, d1[1] │ │ │ │ - blcc 0xb7564 │ │ │ │ + vmlal.u q12, d24, d3[1] │ │ │ │ + blcc 0xb74e0 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r2, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ orreq pc, sp, r3, lsl r0 @ │ │ │ │ @ instruction: 0x012d0163 │ │ │ │ rscseq r0, r1, sp, lsl #2 │ │ │ │ ldrdeq r0, [sp, #-2] │ │ │ │ movwcs r6, #3872 @ 0xf20 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ - blx 0xfec93598 │ │ │ │ - blx 0x186b384 │ │ │ │ + blx 0xfec93514 │ │ │ │ + blx 0x186b300 │ │ │ │ ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ ldmdbeq r2, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ movwvs pc, #1048 @ 0x418 @ │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ @ instruction: 0xf0409202 │ │ │ │ @ instruction: 0xf646823d │ │ │ │ - vmlsl.s , d16, d1[3] │ │ │ │ + @ instruction: 0xf2c07695 │ │ │ │ @ instruction: 0xf6490612 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ andls r2, r0, r1 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - ldrbt pc, [r9], #3855 @ 0xf0f @ │ │ │ │ + ldrbt pc, [r9], #3889 @ 0xf31 @ │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ subcs pc, r2, #200, 6 @ 0x20000003 │ │ │ │ @ instruction: 0xf0083a01 │ │ │ │ - andcs r0, r1, r7, lsl #2 │ │ │ │ + andcs r0, r0, r7, lsl #2 │ │ │ │ @ instruction: 0xf0039106 │ │ │ │ tstcs r1, pc, lsl #6 │ │ │ │ vaddw.u8 , q3, d4 │ │ │ │ vmla.f q8, q11, d2[0] │ │ │ │ smlabbls r5, r2, r6, r1 │ │ │ │ tstcs r0, r7, lsl #12 │ │ │ │ - smlabteq r2, sp, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ + tstcs r0, r1 │ │ │ │ + smlabteq r2, sp, r9, lr │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r1, r4, r6, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r2, r4, r6, r8, sl, pc}^ @ │ │ │ │ ldrbtvc pc, [pc], -r2 @ │ │ │ │ @ instruction: 0x5e646a70 │ │ │ │ @ instruction: 0xf1b80058 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ vmla.f32 d26, d16, d2 │ │ │ │ tstcs r0, pc, ror r6 │ │ │ │ stmdage r2, {r5, r9, sp} │ │ │ │ - b 0x1c2b2b4 │ │ │ │ + b 0xfe6ab230 │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0xf0409602 │ │ │ │ - @ instruction: 0xf41a84b5 │ │ │ │ + @ instruction: 0xf41a84b7 │ │ │ │ @ instruction: 0xf43f4f00 │ │ │ │ vfma.f32 d26, d20, d28 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0b40895 │ │ │ │ - rsbseq pc, r2, r7, ror #18 │ │ │ │ + rsbseq pc, r2, sp, lsl #19 │ │ │ │ @ instruction: 0xf8d84606 │ │ │ │ @ instruction: 0xf0b81038 │ │ │ │ - @ instruction: 0xf06ffaeb │ │ │ │ + @ instruction: 0xf06ffb11 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0b84630 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xf0421a9a │ │ │ │ - @ instruction: 0xf7e90201 │ │ │ │ - movwcs pc, #16381 @ 0x3ffd @ │ │ │ │ + @ instruction: 0xf7ea0201 │ │ │ │ + movwcs pc, #14399 @ 0x383f @ │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ ldrtmi r0, [r1], -r1, lsl #4 │ │ │ │ ldrsbteq pc, [ip], -r8 @ │ │ │ │ - blx 0xff72ad56 │ │ │ │ + stc2 0, cr15, [r0], {184} @ 0xb8 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0b84630 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46302395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf04ffa5f │ │ │ │ + @ instruction: 0xf04ffa85 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ strtmi lr, [r0], -sl, lsl #9 │ │ │ │ - blx 0xa2ca62 │ │ │ │ + blx 0x12ac9de │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ ldrbmi lr, [r1], -sp, lsr #8 │ │ │ │ strtmi r2, [r0], -r9, lsl #4 │ │ │ │ - mrc2 7, 2, pc, cr10, cr0, {7} │ │ │ │ + mrc2 7, 3, pc, cr12, cr0, {7} │ │ │ │ @ instruction: 0x4651e47c │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - mrc2 7, 2, pc, cr4, cr0, {7} │ │ │ │ + mrc2 7, 3, pc, cr6, cr0, {7} │ │ │ │ @ instruction: 0x4651e476 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr14, cr0, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr0, {7} │ │ │ │ @ instruction: 0x4651e470 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr8, cr0, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr0, {7} @ │ │ │ │ ldrbmi lr, [r1], -sl, ror #8 │ │ │ │ strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr2, cr0, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr4, cr0, {7} @ │ │ │ │ ldrbmi lr, [r1], -r4, ror #8 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - mcr2 7, 7, pc, cr2, cr0, {7} @ │ │ │ │ + @ instruction: 0xff04f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [fp], #-3158 @ 0xfffff3aa │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrrge 4, 3, pc, sp, cr15 @ │ │ │ │ adcslt lr, r6, #1375731712 @ 0x52000000 │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46200932 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strbeq pc, [r3], r6, asr #7 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ - bcs 0x3d3334 │ │ │ │ + bcs 0x3d32b0 │ │ │ │ svclt 0x000c9204 │ │ │ │ andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ stmib sp, {r1, r4, r9}^ │ │ │ │ movwls r3, #8966 @ 0x2306 │ │ │ │ @ instruction: 0xf7ef9605 │ │ │ │ - ldrt pc, [r3], #-3337 @ 0xfffff2f7 @ │ │ │ │ + ldrt pc, [r3], #-3371 @ 0xfffff2d5 @ │ │ │ │ @ instruction: 0xf008b2b6 │ │ │ │ movwcs r0, #2055 @ 0x807 │ │ │ │ ldmdbeq r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ movwls r0, #520 @ 0x208 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ rsbvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbeq pc, [r3], r6, asr #7 @ │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ strcs r9, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef9602 │ │ │ │ - ldr pc, [r7], #-3201 @ 0xfffff37f │ │ │ │ + ldr pc, [r7], #-3235 @ 0xfffff35d │ │ │ │ @ instruction: 0xf008b2b6 │ │ │ │ movwcs r0, #2055 @ 0x807 │ │ │ │ ldmdbeq r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ vsubl.u8 q8, d6, d8 │ │ │ │ - b 0xfe0f06a4 │ │ │ │ + b 0xfe0f0620 │ │ │ │ andls r0, r3, #8, 4 @ 0x80000000 │ │ │ │ andls r2, r4, #53248 @ 0xd000 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ - sbcvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + addsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ strls r9, [r5], -r2, lsl #6 │ │ │ │ - stc2l 7, cr15, [r2], #-956 @ 0xfffffc44 │ │ │ │ - bllt 0xffeacbbc │ │ │ │ + stc2 7, cr15, [r4], {239} @ 0xef │ │ │ │ + bllt 0xffeacb38 │ │ │ │ @ instruction: 0xf3c86f23 │ │ │ │ vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfed2f3ec │ │ │ │ + blx 0xfed2f368 │ │ │ │ stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ - rsbshi pc, fp, #0 │ │ │ │ + rsbshi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002903 │ │ │ │ - stmdbcs r1, {r1, r5, r6, r9, pc} │ │ │ │ - subshi pc, r3, #0 │ │ │ │ + stmdbcs r1, {r2, r5, r6, r9, pc} │ │ │ │ + subshi pc, r5, #0 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - rscscs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + adcscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldr r9, [ip], r2, lsl #6 │ │ │ │ orreq pc, r7, #8 │ │ │ │ strbeq pc, [r3], r6, asr #7 @ │ │ │ │ strls r2, [r2], -r0, lsl #23 │ │ │ │ - rscshi pc, sl, #0 │ │ │ │ - blge 0xff26c510 │ │ │ │ + rscshi pc, ip, #0 │ │ │ │ + blge 0xff26c48c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldrbmi sl, [r1], -r4, asr #23 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfefebd24 │ │ │ │ - bllt 0xff12cc28 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfefebca0 │ │ │ │ + bllt 0xff12cba4 │ │ │ │ addne pc, r1, #200, 6 @ 0x20000003 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ movweq pc, #28680 @ 0x7008 @ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x14f63c │ │ │ │ - rsbshi pc, r2, #0 │ │ │ │ + bcs 0x14f5c0 │ │ │ │ + rsbshi pc, r4, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - stmib sp, {r1, r4, r6, r9, pc}^ │ │ │ │ + stmib sp, {r2, r4, r6, r9, pc}^ │ │ │ │ vmax.s8 d19, d7, d4 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ movwcs r0, #530 @ 0x212 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ - beq 0xaada0 │ │ │ │ - bleq 0xaada4 │ │ │ │ - blge 0x2293a0 │ │ │ │ - beq 0xeadac │ │ │ │ - bleq 0xaadb0 │ │ │ │ - blge 0x1293ac │ │ │ │ - stc2 7, cr15, [r2], {239} @ 0xef │ │ │ │ - bllt 0xfe6acc7c │ │ │ │ + beq 0xead1c │ │ │ │ + bleq 0xaad20 │ │ │ │ + blge 0x12931c │ │ │ │ + beq 0xaad28 │ │ │ │ + bleq 0xaad2c │ │ │ │ + blge 0x229328 │ │ │ │ + stc2 7, cr15, [r4], #-956 @ 0xfffffc44 │ │ │ │ + bllt 0xfe6acbf8 │ │ │ │ @ instruction: 0xf3c86f20 │ │ │ │ vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfec6f4ac │ │ │ │ + blx 0xfec6f428 │ │ │ │ stmdbcs r2, {r7, r8, r9, ip, sp, lr, pc} │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002903 │ │ │ │ - stmdbcs r1, {r0, r2, r3, r5, r6, r9, pc} │ │ │ │ - addshi pc, r2, #0 │ │ │ │ + stmdbcs r1, {r0, r1, r2, r3, r5, r6, r9, pc} │ │ │ │ + addshi pc, r4, #0 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - subvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9734 @ 0x2606 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ strls r2, [r7], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip, #-956] @ 0xfffffc44 │ │ │ │ - bllt 0x1cacccc │ │ │ │ + ldc2 7, cr15, [lr, #-956]! @ 0xfffffc44 │ │ │ │ + bllt 0x1cacc48 │ │ │ │ @ instruction: 0xf0260931 │ │ │ │ @ instruction: 0xf00153e8 │ │ │ │ strtmi r7, [r0], -r0, lsl #3 │ │ │ │ @ instruction: 0xf0414319 │ │ │ │ @ instruction: 0xf0205180 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x106bde8 │ │ │ │ - bllt 0x18accec │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x106bd64 │ │ │ │ + bllt 0x18acc68 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [r2], {1} │ │ │ │ + stc2 0, cr15, [r4], {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7ffab36 │ │ │ │ @ instruction: 0xf8d4bb57 │ │ │ │ @ instruction: 0xf41aa0c8 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ @ instruction: 0xf01aac10 │ │ │ │ @ instruction: 0xf47f0f40 │ │ │ │ @ instruction: 0xf7ffab2a │ │ │ │ @ instruction: 0xf1b8bb44 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf10d80a3 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ - blx 0x84066c │ │ │ │ + blx 0x8405e8 │ │ │ │ vadd.i32 d15, d23, d6 │ │ │ │ - @ instruction: 0xf018e8e2 │ │ │ │ + @ instruction: 0xf018e90c │ │ │ │ @ instruction: 0xf0400b40 │ │ │ │ - @ instruction: 0xf894819b │ │ │ │ + @ instruction: 0xf894819d │ │ │ │ @ instruction: 0xf00820d1 │ │ │ │ movwls r0, #9023 @ 0x233f │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - blcs 0xf999fc │ │ │ │ - blge 0xaebf4c │ │ │ │ + blcs 0xf99978 │ │ │ │ + blge 0xaebec8 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - vpmax.s8 d31, d4, d29 │ │ │ │ + vpmax.s8 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x465a0395 │ │ │ │ - blvs 0xff6c05e4 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr9, {7} │ │ │ │ + blvs 0xff6c0560 │ │ │ │ + cdp2 7, 11, cr15, cr12, cr9, {7} │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7eb2010 │ │ │ │ - movwcs pc, #11021 @ 0x2b0d @ │ │ │ │ + movwcs pc, #11087 @ 0x2b4f @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ @ instruction: 0xf0b3bb1b │ │ │ │ - vmax.f32 , q10, │ │ │ │ + vmax.f32 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8e0f0b8 │ │ │ │ + @ instruction: 0xf906f0b8 │ │ │ │ @ instruction: 0xf0b44658 │ │ │ │ - @ instruction: 0x4641fc71 │ │ │ │ + @ instruction: 0x4641fc97 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf864f7eb │ │ │ │ - bllt 0x22cda0 │ │ │ │ + @ instruction: 0xf8a6f7eb │ │ │ │ + bllt 0x22cd1c │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vrshr.s64 d23, d5, #64 │ │ │ │ @ instruction: 0xf04f0212 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ movwls r0, #27405 @ 0x6b0d │ │ │ │ - blge 0x1294fc │ │ │ │ - stc2 7, cr15, [r6, #-956] @ 0xfffffc44 │ │ │ │ - blt 0xffcacdcc │ │ │ │ - @ instruction: 0xff98f0b3 │ │ │ │ + blge 0x129478 │ │ │ │ + stc2 7, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ + blt 0xffcacd48 │ │ │ │ + @ instruction: 0xffbef0b3 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ stmdaeq sl, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrbeq r4, [r9], -r6, lsl #12 │ │ │ │ - rschi pc, r1, #0, 2 │ │ │ │ + rschi pc, r3, #0, 2 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #72 @ 0x48 │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ - @ instruction: 0xf90ef0b8 │ │ │ │ + @ instruction: 0xf934f0b8 │ │ │ │ teqmi r3, r7, lsr #12 │ │ │ │ bicsmi r4, fp, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ movwls r0, #25345 @ 0x6301 │ │ │ │ - blx 0xfe1acdea │ │ │ │ - blt 0xff42ce10 │ │ │ │ + blx 0xfea2cd66 │ │ │ │ + blt 0xff42cd8c │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ - @ instruction: 0xf7fff99d │ │ │ │ - smlabtls r5, r9, sl, fp │ │ │ │ - stmib sp, {r5, r9, sl, lr}^ │ │ │ │ - ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf7fff9bf │ │ │ │ + @ instruction: 0xf002bac9 │ │ │ │ + @ instruction: 0x4651021f │ │ │ │ + strtmi r9, [r0], -r6, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - subvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - ldreq pc, [pc], -r6 │ │ │ │ - strls r9, [r6], -r2, lsl #6 │ │ │ │ - strls r2, [r7], -r2, lsl #12 │ │ │ │ - blx 0xfe32ce02 │ │ │ │ - blt 0xfedace44 │ │ │ │ + strcs r9, [r2], -r5, lsl #12 │ │ │ │ + @ instruction: 0xcc03e9cd │ │ │ │ + strls r9, [r7], -r2, lsl #6 │ │ │ │ + blx 0xfebacd7e │ │ │ │ + blt 0xfedacdc0 │ │ │ │ ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ streq pc, [sl], -r8, asr #7 │ │ │ │ andcs lr, r0, #947912704 @ 0x38800000 │ │ │ │ str r4, [r5, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x18406dc │ │ │ │ + blx 0x1840658 │ │ │ │ movwls pc, #9096 @ 0x2388 @ │ │ │ │ - ldc2 7, cr15, [r6, #-944] @ 0xfffffc50 │ │ │ │ - blt 0xfe9ace64 │ │ │ │ + ldc2 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ + blt 0xfe9acde0 │ │ │ │ @ instruction: 0xf53f065b │ │ │ │ @ instruction: 0xf7ffaa6f │ │ │ │ - stmib sp, {r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6491203 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - movwls r0, #8709 @ 0x2205 │ │ │ │ - movwcs r9, #1541 @ 0x605 │ │ │ │ - strbvc pc, [sp], r6, asr #12 @ │ │ │ │ - ldreq pc, [r2], -r0, asr #5 │ │ │ │ - svclt 0x00184298 │ │ │ │ - @ instruction: 0x46514632 │ │ │ │ - andls r2, r0, r1 │ │ │ │ - movwls r4, #26144 @ 0x6620 │ │ │ │ - ldc2 7, cr15, [ip], {239} @ 0xef │ │ │ │ - blt 0xfe22cea0 │ │ │ │ - andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f72306 │ │ │ │ - @ instruction: 0xf7fff993 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - strtmi r1, [r0], -r3, lsl #4 │ │ │ │ - movwls r4, #9809 @ 0x2651 │ │ │ │ - movwcs r9, #1541 @ 0x605 │ │ │ │ + movwls fp, #10904 @ 0x2a98 │ │ │ │ + andls r2, r5, #0, 6 │ │ │ │ + subsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf6469603 │ │ │ │ + @ instruction: 0xf2c07695 │ │ │ │ + addsmi r0, r8, #18874368 @ 0x1200000 │ │ │ │ + shadd16mi fp, r2, r8 │ │ │ │ + andcs r4, r1, r1, asr r6 │ │ │ │ + strtmi r9, [r0], -r0 │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf7ef9306 │ │ │ │ + @ instruction: 0xf7fffcbd │ │ │ │ + strtmi fp, [r0], -r5, lsl #21 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf9b4f7f7 │ │ │ │ + blt 0x1face30 │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ + movwcs r9, #770 @ 0x302 │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + strls r9, [r3], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f79306 │ │ │ │ - @ instruction: 0xf7fff945 │ │ │ │ - @ instruction: 0xf5b3ba71 │ │ │ │ + @ instruction: 0xf7fff965 │ │ │ │ + @ instruction: 0xf5b3ba6f │ │ │ │ eorsle r6, pc, r0, lsr #30 │ │ │ │ svcvs 0x0028f5b3 │ │ │ │ - svcge 0x002bf43f │ │ │ │ - blt 0x18ecedc │ │ │ │ + svcge 0x0029f43f │ │ │ │ + blt 0x186ce5c │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ addseq r4, fp, r0, lsr #12 │ │ │ │ @ instruction: 0xf8d49307 │ │ │ │ vaddl.u8 , d22, d8 │ │ │ │ strls r2, [r6], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0032601 │ │ │ │ strls r0, [r4], -pc, lsl #6 │ │ │ │ strcs r9, [r0], -r2, lsl #12 │ │ │ │ strcs r9, [pc], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f09605 │ │ │ │ - @ instruction: 0xf7fffb15 │ │ │ │ - @ instruction: 0xf018ba4f │ │ │ │ + @ instruction: 0xf7fffb35 │ │ │ │ + @ instruction: 0xf018ba4d │ │ │ │ andls r0, r5, #64, 30 @ 0x100 │ │ │ │ movweq pc, #28680 @ 0x7008 @ │ │ │ │ svclt 0x000b4651 │ │ │ │ - eorcc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ - sbcscs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + rscscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + adccs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strtmi r9, [r0], -r2, lsl #6 │ │ │ │ movwls r2, #13071 @ 0x330f │ │ │ │ - bicvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + orrsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xaec04c │ │ │ │ - blt 0xc2cf50 │ │ │ │ + stmdacs r0, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xa6bfcc │ │ │ │ + blt 0xbaced0 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ - beq 0xff12be74 │ │ │ │ + beq 0xff12bdf4 │ │ │ │ svceq 0x0040f018 │ │ │ │ streq pc, [r7], -r8 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0409602 │ │ │ │ - blcs 0x8f330 │ │ │ │ - bge 0x5ec074 │ │ │ │ - mcr2 0, 6, pc, cr4, cr3, {5} @ │ │ │ │ + blcs 0x8f2b0 │ │ │ │ + bge 0x56bff4 │ │ │ │ + mcr2 0, 7, pc, cr8, cr3, {5} @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ - @ instruction: 0xf0b7102a │ │ │ │ - strbmi pc, [r1], -r1, ror #31 @ │ │ │ │ + @ instruction: 0xf0b8102a │ │ │ │ + strbmi pc, [r1], -r5, lsl #16 @ │ │ │ │ @ instruction: 0xf0b94640 │ │ │ │ - strbmi pc, [r2], -r3, lsl #28 @ │ │ │ │ + strbmi pc, [r2], -r7, lsr #28 @ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xd2cf54 │ │ │ │ - blt 0x22cfa0 │ │ │ │ + blx 0x152ced4 │ │ │ │ + blt 0x1acf20 │ │ │ │ svceq 0x0040f018 │ │ │ │ @ instruction: 0xf0089205 │ │ │ │ ldrbmi r0, [r1], -r7, lsl #6 │ │ │ │ @ instruction: 0xf648bf0b │ │ │ │ - @ instruction: 0xf64822b1 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ + @ instruction: 0xf6482279 │ │ │ │ + vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ movwcs r4, #63008 @ 0xf620 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ - vqdmlal.s , d16, d1[3] │ │ │ │ + vrsra.s64 d23, d5, #64 │ │ │ │ vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ strls r0, [r4], -r2, asr #13 │ │ │ │ - blx 0xff6acf90 │ │ │ │ + blx 0xffeacf10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa9e0 │ │ │ │ - @ instruction: 0xf008b9e5 │ │ │ │ + @ instruction: 0xf7ffa9de │ │ │ │ + @ instruction: 0xf008b9e3 │ │ │ │ @ instruction: 0x4613087f │ │ │ │ ldrbmi r9, [r1], -r6, lsl #4 │ │ │ │ - b 0x14377fc │ │ │ │ + b 0x143777c │ │ │ │ andls r0, r0, #136, 16 @ 0x880000 │ │ │ │ - addeq pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + subseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - bllt 0x2ed004 │ │ │ │ + bllt 0x26cf84 │ │ │ │ @ instruction: 0xf008b2b2 │ │ │ │ vmlal.u8 q8, d6, d7 │ │ │ │ @ instruction: 0xf8cd2ac0 │ │ │ │ ldmdbeq r3, {r2, r3, pc} │ │ │ │ sbceq pc, r4, #134217731 @ 0x8000003 │ │ │ │ wfieq │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ subseq r4, lr, r3, lsl r3 │ │ │ │ @ instruction: 0xf0b39604 │ │ │ │ - vceq.f32 , q2, │ │ │ │ + vceq.f32 d31, d20, d15 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r3, r5, lsl #7 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff88f0b7 │ │ │ │ - blcs 0x8a9d0 │ │ │ │ + @ instruction: 0xffacf0b7 │ │ │ │ + blcs 0x8a950 │ │ │ │ sbcshi pc, r6, r0 │ │ │ │ mcrvs 6, 5, r4, cr3, cr9, {2} │ │ │ │ andeq pc, r9, sl, asr #3 │ │ │ │ @ instruction: 0xf0b82200 │ │ │ │ - @ instruction: 0xf894fbb3 │ │ │ │ + @ instruction: 0xf894fbd7 │ │ │ │ andcs r3, r0, #209 @ 0xd1 │ │ │ │ - blcs 0x808e0 │ │ │ │ + blcs 0x80860 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - @ instruction: 0xf8b6f7ec │ │ │ │ - stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8d6f7ec │ │ │ │ + ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204651 │ │ │ │ movweq pc, #28680 @ 0x7008 @ │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ strls r9, [r3], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [lr], {239} @ 0xef │ │ │ │ + ldc2 7, cr15, [lr], #956 @ 0x3bc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa98c │ │ │ │ - andls fp, r3, #2375680 @ 0x244000 │ │ │ │ + @ instruction: 0xf7ffa98a │ │ │ │ + andls fp, r3, #2342912 @ 0x23c000 │ │ │ │ andls r4, r5, #84934656 @ 0x5100000 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - movwls r9, #9732 @ 0x2604 │ │ │ │ + strls r9, [r4], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7ef9206 │ │ │ │ - @ instruction: 0xf7fff8fb │ │ │ │ - ldrbmi fp, [r1], -r5, lsl #19 │ │ │ │ + @ instruction: 0xf7fff91b │ │ │ │ + ldrbmi fp, [r1], -r3, lsl #19 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vmlal.s q10, d16, d1[0] │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ @ instruction: 0xf04f0212 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r5], -r0, lsl #22 │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7efab06 │ │ │ │ - @ instruction: 0xf7fffa45 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fffa65 │ │ │ │ + stmib sp, {r0, r2, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ - vshl.s64 d14, d23, d8 │ │ │ │ - andls pc, r0, #1327104 @ 0x144000 │ │ │ │ + vshl.s64 d14, d21, d8 │ │ │ │ + andls pc, r0, #1851392 @ 0x1c4000 │ │ │ │ subsvs pc, r9, r9, asr #12 │ │ │ │ andeq pc, r5, r0, asr #5 │ │ │ │ movwvs lr, #14797 @ 0x39cd │ │ │ │ ldrbmi r6, [r1], -r3, lsr #30 │ │ │ │ sbcvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00180300 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ strcs fp, [r1], -ip, lsl #30 │ │ │ │ stmib sp, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strls r3, [r2], -r5, lsl #6 │ │ │ │ - blx 0x172d0e2 │ │ │ │ - stmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1f2d062 │ │ │ │ + stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strcc lr, [r4], -sp, asr #19 │ │ │ │ subsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - ldr r9, [r0, #768] @ 0x300 │ │ │ │ + str r9, [lr, #768] @ 0x300 │ │ │ │ strcc lr, [r4], -sp, asr #19 │ │ │ │ rsbvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - str r9, [r6, #768] @ 0x300 │ │ │ │ + str r9, [r4, #768] @ 0x300 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf0b3a926 │ │ │ │ - @ instruction: 0x4652fdd5 │ │ │ │ + @ instruction: 0xf0b3a924 │ │ │ │ + @ instruction: 0x4652fdf9 │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0x4641f89d │ │ │ │ + @ instruction: 0x4641f8bd │ │ │ │ @ instruction: 0xf7ef4640 │ │ │ │ - strbmi pc, [r2], -r3, lsr #28 @ │ │ │ │ + strbmi pc, [r2], -r3, asr #28 @ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf946f7ed │ │ │ │ - ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf966f7ed │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabtvs r6, sp, r9, lr │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #4, 4 @ 0x40000000 │ │ │ │ andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0x26000212 │ │ │ │ @ instruction: 0xf7ef9603 │ │ │ │ - @ instruction: 0xf7fffab3 │ │ │ │ - movwls fp, #10503 @ 0x2907 │ │ │ │ + @ instruction: 0xf7fffad3 │ │ │ │ + movwls fp, #10501 @ 0x2905 │ │ │ │ bicseq pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ adceq pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082800 │ │ │ │ @ instruction: 0x4651461a │ │ │ │ strls r2, [r5], -r1, lsl #6 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - bllt 0xfee6d1c8 │ │ │ │ + bllt 0xfeded148 │ │ │ │ @ instruction: 0xf6499302 │ │ │ │ vqdmlal.s , d16, d1[3] │ │ │ │ stmib sp, {r0, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf6492203 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x96054651 │ │ │ │ - bllt 0xfe96d1f0 │ │ │ │ - cdp2 0, 4, cr15, cr2, cr15, {5} │ │ │ │ + bllt 0xfe8ed170 │ │ │ │ + cdp2 0, 6, cr15, cr6, cr15, {5} │ │ │ │ strbtvs r6, [r3], r3, lsr #27 │ │ │ │ strtvs r2, [r0], r1, lsl #6 │ │ │ │ str r6, [r1, -r3, ror #12]! │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xf9d8f7ec │ │ │ │ + @ instruction: 0xf9f8f7ec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa8c8 │ │ │ │ - vst2. {d11-d12}, [r8]! │ │ │ │ + @ instruction: 0xf7ffa8c6 │ │ │ │ + vst2. {d11-d12}, [r8], fp │ │ │ │ @ instruction: 0xf5b36320 │ │ │ │ andsle r7, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf5b3d936 │ │ │ │ cmnle ip, r0, lsl #30 │ │ │ │ bicne lr, r8, #323584 @ 0x4f000 │ │ │ │ - blx 0x1840b74 │ │ │ │ + blx 0x1840af4 │ │ │ │ vst2.32 {d15-d16}, [r3], r8 │ │ │ │ strtmi r4, [r0], -r0, lsl #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ - movwcc lr, #18893 @ 0x49cd │ │ │ │ - movwls r2, #13057 @ 0x3301 │ │ │ │ - movwcs r9, #54022 @ 0xd306 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + movwls r9, #25347 @ 0x6303 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r3, #54020 @ 0xd304 │ │ │ │ @ instruction: 0xf7f69302 │ │ │ │ - @ instruction: 0xf7fff963 │ │ │ │ - vmlal.u8 , d24, d29 │ │ │ │ - blcs 0xf3f68 │ │ │ │ - blcs 0x16331c │ │ │ │ - ldmge pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf7fff983 │ │ │ │ + vmlal.u8 , d24, d27 │ │ │ │ + blcs 0xf3ee8 │ │ │ │ + blcs 0x16329c │ │ │ │ + ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0008f018 │ │ │ │ - ldmge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r2, #-1795] @ 0xfffff8fd │ │ │ │ @ instruction: 0xf57f0586 │ │ │ │ - @ instruction: 0xf018a89b │ │ │ │ + @ instruction: 0xf018a899 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ - @ instruction: 0xf3c0a890 │ │ │ │ + vmlal.u8 q13, d16, d14 │ │ │ │ stmdacs r0, {r6, sp} │ │ │ │ - stmge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmge r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrne lr, r8, #323584 @ 0x4f000 │ │ │ │ - blx 0x1840bdc │ │ │ │ + blx 0x1840b5c │ │ │ │ vst2.32 {d15-d16}, [r3], r8 │ │ │ │ strtmi r4, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #13061 @ 0x3305 │ │ │ │ - movwls r2, #25345 @ 0x6301 │ │ │ │ - movwcs r9, #54020 @ 0xd304 │ │ │ │ + movwls r9, #21251 @ 0x5303 │ │ │ │ + movwls r2, #17153 @ 0x4301 │ │ │ │ + movwcs r9, #54022 @ 0xd306 │ │ │ │ @ instruction: 0xf7f69302 │ │ │ │ - @ instruction: 0xf7fffa05 │ │ │ │ - @ instruction: 0xf008b879 │ │ │ │ + @ instruction: 0xf7fffa25 │ │ │ │ + @ instruction: 0xf008b877 │ │ │ │ vmov.i16 d16, #231 @ 0x00e7 │ │ │ │ @ instruction: 0xf1b806c0 │ │ │ │ @ instruction: 0x96020f10 │ │ │ │ - stmdage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f0719 │ │ │ │ - @ instruction: 0xf8d4a864 │ │ │ │ + @ instruction: 0xf8d4a862 │ │ │ │ @ instruction: 0xf1a33084 │ │ │ │ subsmi r0, r3, #16, 4 │ │ │ │ addsmi r4, lr, #-1073741804 @ 0xc0000014 │ │ │ │ - stmdage r2!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r0!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d29, d0 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ eorseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf0b401d4 │ │ │ │ - movwcs pc, #19465 @ 0x4c09 @ │ │ │ │ + movwcs pc, #19501 @ 0x4c2d @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ - @ instruction: 0xf5b3b847 │ │ │ │ + @ instruction: 0xf5b3b845 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ - @ instruction: 0xf418a83c │ │ │ │ + @ instruction: 0xf418a83a │ │ │ │ @ instruction: 0xf43f7f80 │ │ │ │ - @ instruction: 0xf018a9b9 │ │ │ │ + @ instruction: 0xf018a9b7 │ │ │ │ tstle r5, pc, lsl #30 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf1b8d01f │ │ │ │ andsle r0, r7, r0, lsr #30 │ │ │ │ svceq 0x0030f1b8 │ │ │ │ - ldmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ - bne 0xff2c95dc │ │ │ │ - @ instruction: 0xff4cf7ef │ │ │ │ + bne 0xff2c955c │ │ │ │ + @ instruction: 0xff6cf7ef │ │ │ │ rscvs r2, r3, r5, lsl #6 │ │ │ │ - stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #13256 @ 0x33c8 @ │ │ │ │ andseq pc, pc, #8 │ │ │ │ movweq pc, #57347 @ 0xe003 @ │ │ │ │ strbvs r6, [r3, -r2, lsr #14]! │ │ │ │ - ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fffe57 │ │ │ │ - @ instruction: 0x4620b817 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr11, {7} │ │ │ │ - ldmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0xf7fffe77 │ │ │ │ + @ instruction: 0x4620b815 │ │ │ │ + cdp2 7, 4, cr15, cr6, cr11, {7} │ │ │ │ + ldmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, pc, asr #4 │ │ │ │ + adccc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b55 │ │ │ │ vqsub.s8 , , │ │ │ │ - vadd.i8 d31, d15, d7 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vadd.i8 d31, d15, d31 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ - blmi 0x146f46c │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ + blmi 0x146f3ec │ │ │ │ rscne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xfffaf202 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0xf822f203 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, pc, asr #4 │ │ │ │ + adccc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b4a │ │ │ │ - vhsub.s8 , q9, │ │ │ │ - svcvs 0x0023ffed │ │ │ │ + vhsub.s8 , , │ │ │ │ + svcvs 0x0023f815 │ │ │ │ orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14397f8 │ │ │ │ + b 0x1439778 │ │ │ │ eorsle r1, r2, r3, asr r3 │ │ │ │ rsble r2, r5, r3, lsl #18 │ │ │ │ rsble r2, ip, r1, lsl #18 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - sbcsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + adcne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - svcvs 0x0023ba92 │ │ │ │ + svcvs 0x0023ba90 │ │ │ │ sbcscs lr, r8, #323584 @ 0x4f000 │ │ │ │ tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfed39c28 │ │ │ │ + blx 0xfed39ba8 │ │ │ │ stmib sp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ vaddw.u8 , q3, d3 │ │ │ │ vaddw.u8 , q11, d4 │ │ │ │ - b 0x1430f3c │ │ │ │ + b 0x1430ebc │ │ │ │ tstls r6, r3, asr r3 │ │ │ │ ldrbmi r9, [r1], -r2, lsl #6 │ │ │ │ eorsle r9, r6, r5, lsl #12 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0x26000212 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fef881 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef8a1 │ │ │ │ + stmib sp, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0x96060212 │ │ │ │ strcs r9, [r0], -r2, lsl #6 │ │ │ │ strls r9, [r7], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf944f7ef │ │ │ │ - svclt 0x0098f7fe │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0xf964f7ef │ │ │ │ + svclt 0x0096f7fe │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, ip, pc, asr #4 │ │ │ │ + addcc pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1b │ │ │ │ vhsub.s8 q3, q9, │ │ │ │ - ldrbmi pc, [r1], -sp, lsl #31 @ │ │ │ │ + @ instruction: 0x4651ffb5 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - blx 0x2ad464 │ │ │ │ + blx 0xaad3e4 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7feaf7c │ │ │ │ - andls fp, r0, #516 @ 0x204 │ │ │ │ + @ instruction: 0xf7feaf7a │ │ │ │ + andls fp, r0, #508 @ 0x1fc │ │ │ │ andls r4, r7, #32, 12 @ 0x2000000 │ │ │ │ - subvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf84cf7ef │ │ │ │ - svclt 0x0076f7fe │ │ │ │ + @ instruction: 0xf86cf7ef │ │ │ │ + svclt 0x0074f7fe │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ movwls r9, #9734 @ 0x2606 │ │ │ │ andls r9, r7, #0, 4 │ │ │ │ tstls r0, sl, asr r6 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ vhsub.s8 d18, d7, d3 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0x96050212 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - svclt 0x0000ba26 │ │ │ │ - addeq r0, sl, r2, ror #24 │ │ │ │ - eorseq r8, r3, r8, ror r8 │ │ │ │ - eorseq r8, r3, r0, lsr #17 │ │ │ │ - eorseq r8, r3, ip, lsl #17 │ │ │ │ - eorseq r8, r3, r0, ror #16 │ │ │ │ + svclt 0x0000ba24 │ │ │ │ + addeq r0, sl, r2, ror #25 │ │ │ │ + eorseq r8, r3, r0, asr #16 │ │ │ │ + eorseq r8, r3, r8, ror #16 │ │ │ │ + eorseq r8, r3, r4, asr r8 │ │ │ │ + eorseq r8, r3, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc670c │ │ │ │ + bl 0xfebc668c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d0 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - blx 0xff42d4c8 │ │ │ │ + blx 0x42d44a │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6c0dcc │ │ │ │ - blx 0xfe22d4f4 │ │ │ │ + blvs 0xff6c0d4c │ │ │ │ + blx 0xff22d474 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x11336c8 │ │ │ │ + b 0x1133648 │ │ │ │ @ instruction: 0xf0b41000 │ │ │ │ - vadd.i8 d31, d23, d11 │ │ │ │ + vadd.i8 d31, d23, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - ldc2 0, cr15, [r6, #-740]! @ 0xfffffd1c │ │ │ │ + ldc2l 0, cr15, [sl, #-740] @ 0xfffffd1c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6780 │ │ │ │ + bl 0xfebc6700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stclvs 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ - blvs 0xff6c0da4 │ │ │ │ - bne 0xfe7097a4 │ │ │ │ - blx 0x18ad540 │ │ │ │ + blvs 0xff6c0d24 │ │ │ │ + bne 0xfe709724 │ │ │ │ + blx 0xfe8ad4c0 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ movweq pc, #4128 @ 0x1020 @ │ │ │ │ @@ -97459,23 +97427,23 @@ │ │ │ │ andeq pc, r1, r0 │ │ │ │ addsmi r4, r1, r8, lsl r4 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r8, fp, asr #16 │ │ │ │ @ instruction: 0xf00133ce │ │ │ │ - bl 0x6f5f8 │ │ │ │ + bl 0x6f578 │ │ │ │ sbceq r0, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf003088a │ │ │ │ sbccc r0, lr, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0000088 │ │ │ │ - bl 0x12f620 │ │ │ │ - bl 0x7031c │ │ │ │ + bl 0x12f5a0 │ │ │ │ + bl 0x7029c │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf003448c │ │ │ │ @@ -97485,181 +97453,181 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vfma.f32 , , │ │ │ │ + vfma.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bllt 0xff0ab94c │ │ │ │ + bllt 0xff9ab8cc │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf247bc25 │ │ │ │ + sha1c.32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bllt 0xfff2b968 │ │ │ │ + ldclt 0, cr15, [lr], {185} @ 0xb9 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3023] @ 0xfffff431 │ │ │ │ + strlt fp, [r0, #-3059] @ 0xfffff40d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - blx 0xffd2bde6 │ │ │ │ - eorseq r8, r3, r0, ror #17 │ │ │ │ + ldc2 1, cr15, [r6], {203} @ 0xcb │ │ │ │ + eorseq r8, r3, r8, lsr #17 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2819 @ 0xb03 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x323720 │ │ │ │ - blcs 0x123700 │ │ │ │ + blcs 0x3236a0 │ │ │ │ + blcs 0x123680 │ │ │ │ vand d29, d7, d4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrlt 0, 2, pc, cr0, cr9, {5} @ │ │ │ │ + mcrlt 0, 3, pc, cr4, cr9, {5} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf247be71 │ │ │ │ + @ instruction: 0xf247be95 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrlt 0, 5, pc, cr0, cr9, {5} @ │ │ │ │ + mcrlt 0, 6, pc, cr4, cr9, {5} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebc6914 │ │ │ │ + bl 0xfebc6894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x12fbdc │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ + blmi 0x12fb5c │ │ │ │ sbcmi pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ - ldrshteq r8, [r3], -r4 │ │ │ │ + svclt 0x0000fbd9 │ │ │ │ + ldrhteq r8, [r3], -ip │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2817 @ 0xb01 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x123798 │ │ │ │ + blcs 0x123718 │ │ │ │ stmiblt r3!, {r0, r1, r2, ip, lr, pc} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vfma.f32 d27, d7, d7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldclt 0, cr15, [r4], #-740 @ 0xfffffd1c │ │ │ │ + mrrclt 0, 11, pc, r8, cr9 @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3081] @ 0xfffff3f7 │ │ │ │ + strlt fp, [r0, #-3117] @ 0xfffff3d3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ ldrdls r4, [r0], -sp │ │ │ │ - blx 0x1eabeda │ │ │ │ - eorseq r8, r3, r8, lsl #18 │ │ │ │ + blx 0xfe7abe5a │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2818 @ 0xb02 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x1637f0 │ │ │ │ + blcs 0x163770 │ │ │ │ vrhadd.s8 d29, d7, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrclt 0, 6, APSR_nzcv, cr6, cr9, {5} │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr10, cr9, {5} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3755] @ 0xfffff155 │ │ │ │ + strlt fp, [r0, #-3791] @ 0xfffff131 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0x11acf24f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, ror #5 │ │ │ │ - blx 0x11abf42 │ │ │ │ - eorseq r8, r3, r0, lsr #18 │ │ │ │ + blx 0x1aabec2 │ │ │ │ + eorseq r8, r3, r8, ror #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r6, asr #1 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ddab04 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r0 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ vmin.s32 d4, d6, d8 │ │ │ │ - @ instruction: 0xf8cdeb54 │ │ │ │ + @ instruction: 0xf8cdeb7c │ │ │ │ andls r8, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stmiavs r4!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf4144632 │ │ │ │ stcmi 15, cr0, [pc], {-0} │ │ │ │ ldreq pc, [r8, #-420] @ 0xfffffe5c │ │ │ │ strtmi fp, [ip], -r8, lsl #30 │ │ │ │ @ instruction: 0xf0699401 │ │ │ │ - blmi 0x32ec50 │ │ │ │ - blls 0x11c98e0 │ │ │ │ + blmi 0x32ec60 │ │ │ │ + blls 0x11c9860 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vorn q4, , q8 │ │ │ │ - svclt 0x0000fd7b │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, r0, asr r9 │ │ │ │ + eorseq r8, r3, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebc6aac │ │ │ │ + bl 0xfebc6a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ stmvs ip, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b34605 │ │ │ │ - strtmi pc, [r2], -r3, lsr #20 │ │ │ │ + strtmi pc, [r2], -r7, asr #20 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - strtmi pc, [r0], -fp, ror #25 │ │ │ │ + strtmi pc, [r0], -fp, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6ae0 │ │ │ │ + bl 0xfebc6a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-992] @ 0xfffffc20 │ │ │ │ stcvs 6, cr4, [r3], #-8 │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ - blvs 0xfe963d54 │ │ │ │ + blvs 0xfe963cd4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ stclvs 0, cr13, [r0], #-108 @ 0xffffff94 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ stmdbcs pc, {r0, r1, r2, r4, ip, lr, pc} @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r6, sl, fp, ip, lr, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr8, {3} │ │ │ │ stmdale pc, {r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ @@ -97675,34 +97643,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr6, {7} │ │ │ │ ldmle r3!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf850a001 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, r5, r9 │ │ │ │ - andeq pc, r6, r9, lsl #19 │ │ │ │ - andeq pc, r6, sp, lsr #18 │ │ │ │ - andeq pc, r6, sp, lsr #18 │ │ │ │ - andeq pc, r6, sp, lsr #18 │ │ │ │ - andeq pc, r6, sp, lsr #18 │ │ │ │ - andeq pc, r6, sp, lsr #18 │ │ │ │ - andeq pc, r6, sp, lsr #18 │ │ │ │ - andeq pc, r6, sp, lsr #18 │ │ │ │ + andeq pc, r6, r5, lsl r9 @ │ │ │ │ + andeq pc, r6, r9, lsl #18 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, sp, lsr #17 │ │ │ │ + andeq pc, r6, r5, asr r9 @ │ │ │ │ + andeq pc, r6, r5, asr r9 @ │ │ │ │ andeq pc, r6, sp, lsr #18 │ │ │ │ andeq pc, r6, sp, lsr #18 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - ldrdeq pc, [r6], -r5 │ │ │ │ - andeq pc, r6, sp, lsr #19 │ │ │ │ - andeq pc, r6, sp, lsr #19 │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ sbcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf02a4610 │ │ │ │ - andcc pc, r1, r7, ror #29 │ │ │ │ + andcc pc, r1, r1, lsl pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ adcsle r2, sl, r0, lsl #16 │ │ │ │ @@ -97733,288 +97701,288 @@ │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdblt fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r8, fp, ip, sp, pc} │ │ │ │ stmdavs r7!, {r0, r1, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf964f0b3 │ │ │ │ + @ instruction: 0xf988f0b3 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [ip], #-944 @ 0xfffffc50 │ │ │ │ - bllt 0xfe149fd8 │ │ │ │ + mcrr2 7, 14, pc, ip, cr12 @ │ │ │ │ + bllt 0xfe149f58 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ stmdavs r3!, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ andle r2, ip, sp, lsl #22 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec43f0 │ │ │ │ - stmdbvs r3!, {r0, r3, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ stmdblt r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d583f0 │ │ │ │ strbmi r3, [r9], -r8, lsl #1 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf042030f │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7ef463a │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ strbmi lr, [r2], -r4, ror #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfecabd94 │ │ │ │ + blx 0xff5abd14 │ │ │ │ strbmi lr, [r2], -r8, asr #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfeb2bda0 │ │ │ │ - blmi 0x3a99fc │ │ │ │ + blx 0xff42bd20 │ │ │ │ + blmi 0x3a997c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - mcrcs 8, 0, pc, cr0, cr5, {1} @ │ │ │ │ + mcrcs 8, 0, pc, cr0, cr9, {2} @ │ │ │ │ @ instruction: 0xe7c8d0b1 │ │ │ │ - addeq r0, sl, r8, lsl #9 │ │ │ │ + addeq r0, sl, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6d04 │ │ │ │ + bl 0xfebc6c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ ldrle r0, [r3, #-1436]! @ 0xfffffa64 │ │ │ │ - blcs 0x349b44 │ │ │ │ + blcs 0x349ac4 │ │ │ │ ldreq sp, [r2], r9 │ │ │ │ @ instruction: 0xf1a3d514 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ stccs 4, cr0, [r1], {14} │ │ │ │ - bcs 0xdf94c │ │ │ │ + bcs 0xdf8cc │ │ │ │ movwcs sp, #43020 @ 0xa80c │ │ │ │ @ instruction: 0xf8d0600b │ │ │ │ stmiblt ip, {r4, r7, lr}^ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ rscsle r2, r2, sl, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ - @ instruction: 0xff22f7f3 │ │ │ │ + @ instruction: 0xff42f7f3 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xe7edfe19 │ │ │ │ - msrne SPSR_f, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xe7edfe39 │ │ │ │ + teqpne r0, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsvc pc, r0, r4, asr #12 │ │ │ │ + orrsvc pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvc pc, r4, r4, asr #12 │ │ │ │ + adcsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - stc2 2, cr15, [ip], {2} │ │ │ │ + ldc2 2, cr15, [r4], #-8 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - stclt 7, cr15, [lr], #-944 @ 0xfffffc50 │ │ │ │ + mcrrlt 7, 14, pc, lr, cr12 @ │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef4610 │ │ │ │ - andcs fp, r0, r7, lsr #17 │ │ │ │ + andcs fp, r0, r7, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf1c8b90b │ │ │ │ stmdblt sp, {fp} │ │ │ │ movtlt r6, #47395 @ 0xb923 │ │ │ │ @ instruction: 0xf0b36826 │ │ │ │ - ldrtmi pc, [r2], -fp, lsl #17 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsr #17 @ │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle r9, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r7, r8 @ │ │ │ │ - bllt 0x7de294 │ │ │ │ + bllt 0x7de214 │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ @ instruction: 0xb3bb6963 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - @ instruction: 0x4628fbf5 │ │ │ │ + @ instruction: 0x4628fc15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x3c9cc0 │ │ │ │ + blcs 0x3c9c40 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt sp, {r0, r1, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #10 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf858f0b3 │ │ │ │ + @ instruction: 0xf87cf0b3 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - strb pc, [r9, r1, lsr #23] @ │ │ │ │ + strb pc, [r9, r1, asr #23] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - ldr pc, [pc, sp, asr #19]! │ │ │ │ + @ instruction: 0xe7bff9f1 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - strb pc, [r1, r7, asr #19] @ │ │ │ │ + strb pc, [r1, fp, ror #19] @ │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff52f0b3 │ │ │ │ + @ instruction: 0xff76f0b3 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - addeq r0, sl, r2, asr #5 │ │ │ │ + addeq r0, sl, r2, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0b34607 │ │ │ │ - @ instruction: 0xf640f813 │ │ │ │ + @ instruction: 0xf640f837 │ │ │ │ strmi r4, [r5], -r4, lsl #5 │ │ │ │ @ instruction: 0xf0b96831 │ │ │ │ - @ instruction: 0xf0b3f90f │ │ │ │ - ldmdavs r1!, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3f933 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94604 │ │ │ │ - strtmi pc, [r9], -r7, lsl #18 │ │ │ │ + strtmi pc, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4629fa91 │ │ │ │ + @ instruction: 0x4629fab5 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - strtmi pc, [r1], -sp, lsl #23 │ │ │ │ + @ instruction: 0x4621fbb1 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe22bff8 │ │ │ │ + blx 0xfeb2bf78 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - ldrtmi pc, [fp], -r9, ror #21 @ │ │ │ │ + ldrtmi pc, [fp], -sp, lsl #22 @ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0b72009 │ │ │ │ - svclt 0x0000bd43 │ │ │ │ - blvs 0xfe54b144 │ │ │ │ + svclt 0x0000bd67 │ │ │ │ + blvs 0xfe54b0c4 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r1, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebc6f50 │ │ │ │ + bl 0xfebc6ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt r3, r2, ip, asr #1 │ │ │ │ ldrbeq r4, [sp], r4, lsl #12 │ │ │ │ @ instruction: 0xf890d56d │ │ │ │ - blcs 0x7c02c │ │ │ │ + blcs 0x7bfac │ │ │ │ movwcs sp, #4201 @ 0x1069 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0x07186c13 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0b2460f │ │ │ │ - @ instruction: 0xf640ffbf │ │ │ │ + @ instruction: 0xf640ffe3 │ │ │ │ strmi r4, [r6], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0b96829 │ │ │ │ - @ instruction: 0xf0b2f8bb │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2f8df │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - @ instruction: 0xf04ff8b3 │ │ │ │ + @ instruction: 0xf04ff8d7 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xf04ffa3d │ │ │ │ + @ instruction: 0xf04ffa61 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0x4629fb39 │ │ │ │ + @ instruction: 0x4629fb5d │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xd2c0a0 │ │ │ │ + blx 0x162c020 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0x4620fa95 │ │ │ │ - blx 0x82dd84 │ │ │ │ + @ instruction: 0x4620fab9 │ │ │ │ + blx 0x102dd04 │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - stc2l 0, cr15, [lr], #732 @ 0x2dc │ │ │ │ + ldc2 0, cr15, [r2, #-732] @ 0xfffffd24 │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ strvs lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ strtmi r6, [lr], #-2235 @ 0xfffff745 │ │ │ │ - blcs 0x13f5f8 │ │ │ │ + blcs 0x13f578 │ │ │ │ mrccs 0, 1, sp, cr15, cr14, {0} │ │ │ │ cdpcs 12, 1, cr13, cr15, cr1, {1} │ │ │ │ ldrbeq sp, [r2, r7, lsl #26]! │ │ │ │ stcvs 5, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - stc2 0, cr15, [ip], #168 @ 0xa8 │ │ │ │ + ldc2l 0, cr15, [r6], {42} @ 0x2a │ │ │ │ @ instruction: 0x2000b1b0 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - strbeq pc, [fp, r7, asr #24]! @ │ │ │ │ + strbeq pc, [fp, fp, ror #24]! @ │ │ │ │ strle r4, [sp, #-1664]! @ 0xfffff980 │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf102fa45 │ │ │ │ @ instruction: 0xf7ff4415 │ │ │ │ strht pc, [r5], -pc @ │ │ │ │ rsbeq r0, sp, r6, ror r0 │ │ │ │ cdpcs 6, 3, cr3, cr15, cr1, {0} │ │ │ │ @ instruction: 0x4620dd14 │ │ │ │ - blx 0x18ade42 │ │ │ │ + blx 0x18addc2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stclle 14, cr2, [sl], {31} │ │ │ │ @ instruction: 0xf02a4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r6, ror #1 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - pkhbtmi pc, r0, r7, lsl #24 @ │ │ │ │ + @ instruction: 0x4680fc3b │ │ │ │ adcsmi r1, r7, #28416 @ 0x6f00 │ │ │ │ strtmi sp, [pc], -sl, lsl #24 │ │ │ │ movwcs r1, #12393 @ 0x3069 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3703 │ │ │ │ strcc pc, [r2, #-3213] @ 0xfffff373 │ │ │ │ ldclle 2, cr4, [r4, #732]! @ 0x2dc │ │ │ │ @@ -98022,40 +97990,40 @@ │ │ │ │ adcmi r3, lr, #1048576 @ 0x100000 │ │ │ │ stcvs 1, cr13, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf0b32000 │ │ │ │ - andcs pc, r4, #226304 @ 0x37400 │ │ │ │ + andcs pc, r4, #256 @ 0x100 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf9c4f7ec │ │ │ │ + @ instruction: 0xf9e4f7ec │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - andcs pc, r1, fp, asr #30 │ │ │ │ + andcs pc, r1, fp, ror #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrrc2 7, 15, pc, ip, cr3 @ │ │ │ │ + ldc2l 7, cr15, [ip], #-972 @ 0xfffffc34 │ │ │ │ rsbne lr, r9, r6, lsr #15 │ │ │ │ movwcs r4, #9792 @ 0x2640 │ │ │ │ ldrtmi r2, [sp], -r0, lsl #4 │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ @ instruction: 0xf644e7cc │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ - blmi 0xeffd0 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf644012e │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ + blmi 0xeff50 │ │ │ │ vqsub.s8 d2, d18, d25 │ │ │ │ - svclt 0x0000fa4b │ │ │ │ - eorseq r8, r3, r4, ror r9 │ │ │ │ + svclt 0x0000fa73 │ │ │ │ + eorseq r8, r3, ip, lsr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -98073,140 +98041,140 @@ │ │ │ │ rscseq r0, sl, r8, asr r0 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ eorseq r0, r1, r3, asr r0 │ │ │ │ adcseq r0, r8, pc │ │ │ │ - @ instruction: 0xff78f0ae │ │ │ │ + @ instruction: 0xff9cf0ae │ │ │ │ @ instruction: 0xf0ae4604 │ │ │ │ - @ instruction: 0x4680ff75 │ │ │ │ + pkhbtmi pc, r0, r9, lsl #31 @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4639fe93 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ - @ instruction: 0xff62f0b6 │ │ │ │ + @ instruction: 0xff86f0b6 │ │ │ │ @ instruction: 0xf0b64620 │ │ │ │ - tstpcs r1, r9, asr pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, sp, ror pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0274628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf1b860e8 │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - ldr pc, [sp, fp, asr #30]! │ │ │ │ + ldr pc, [sp, pc, ror #30]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xf0b24606 │ │ │ │ - @ instruction: 0xf247fe95 │ │ │ │ + @ instruction: 0xf247feb9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - movwcs pc, #3981 @ 0xf8d @ │ │ │ │ + movwcs pc, #4017 @ 0xfb1 @ │ │ │ │ @ instruction: 0x46322110 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf0b84621 │ │ │ │ - andcs pc, r4, #3883008 @ 0x3b4000 │ │ │ │ + andcs pc, r4, #69632 @ 0x11000 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ @ instruction: 0xf7ec41a4 │ │ │ │ - movwcs pc, #55587 @ 0xd923 @ │ │ │ │ + movwcs pc, #55619 @ 0xd943 @ │ │ │ │ ldr r6, [fp, fp, ror #1] │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ andcs lr, r1, #39321600 @ 0x2580000 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ stcvs 7, cr4, [fp, #-704]! @ 0xfffffd40 │ │ │ │ - blvs 0xfe70183c │ │ │ │ + blvs 0xfe7017bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d00f │ │ │ │ - @ instruction: 0xf04ffe65 │ │ │ │ + @ instruction: 0xf04ffe89 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74604 │ │ │ │ - tstpcs r0, #15794176 @ p-variant is OBSOLETE @ 0xf10000 │ │ │ │ + tstpcs r0, #344064 @ p-variant is OBSOLETE @ 0x54000 │ │ │ │ msrvs SPSR_fsx, pc, asr #8 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ @ instruction: 0xf0c79400 │ │ │ │ - strtmi pc, [r9], -fp, lsr #29 │ │ │ │ + strtmi pc, [r9], -pc, asr #29 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0xf0b2f8e3 │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf0b2f907 │ │ │ │ + @ instruction: 0xf247fe73 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - strtmi pc, [r1], -r7, asr #30 │ │ │ │ + strtmi pc, [r1], -fp, ror #30 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - @ instruction: 0x462af8d1 │ │ │ │ + @ instruction: 0x462af8f5 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf934f0b7 │ │ │ │ + @ instruction: 0xf958f0b7 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf8daf7ec │ │ │ │ + @ instruction: 0xf8faf7ec │ │ │ │ @ instruction: 0x4639e754 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - bmi 0xd41f68 │ │ │ │ + bmi 0xd41ee8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strtmi pc, [r8], -r5, asr #26 │ │ │ │ - blx 0x14ae0d4 │ │ │ │ + strtmi pc, [r8], -r9, ror #26 │ │ │ │ + blx 0x14ae054 │ │ │ │ @ instruction: 0xf04fe736 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #16 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x460447b0 │ │ │ │ - mcr2 0, 0, pc, cr8, cr2, {5} @ │ │ │ │ + mcr2 0, 1, pc, cr12, cr2, {5} @ │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0b74681 │ │ │ │ - @ instruction: 0xf0b2fa79 │ │ │ │ - ldmdavs r9!, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fa9d │ │ │ │ + ldmdavs r9!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404606 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - @ instruction: 0x464afefd │ │ │ │ + strbmi pc, [sl], -r1, lsr #30 @ │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf0b82303 │ │ │ │ - @ instruction: 0x4630f95d │ │ │ │ + ldrtmi pc, [r0], -r1, lsl #19 @ │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ec4108 │ │ │ │ - @ instruction: 0x4621f893 │ │ │ │ + @ instruction: 0x4621f8b3 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - bmi 0x4ae31c │ │ │ │ + bmi 0x4ae32c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2105 @ 0xfffff7c7 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [ip], #-512 @ 0xfffffe00 │ │ │ │ vshl.s8 d20, d11, d12 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andcs pc, sp, r1, lsl #26 │ │ │ │ + andcs pc, sp, r5, lsr #26 │ │ │ │ andcs lr, r0, lr, lsr #14 │ │ │ │ - bicsvc pc, r0, r4, asr #12 │ │ │ │ + orrsvc pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - cdp2 1, 9, cr15, cr4, cr10, {6} │ │ │ │ - addeq pc, r9, r8, lsr #29 │ │ │ │ - addeq pc, r9, lr, lsl lr @ │ │ │ │ - eorseq r8, r3, r4, lsl #19 │ │ │ │ + cdp2 1, 11, cr15, cr8, cr10, {6} │ │ │ │ + addeq pc, r9, r8, lsr #30 │ │ │ │ + umulleq pc, r9, lr, lr @ │ │ │ │ + eorseq r8, r3, ip, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ @@ -98223,213 +98191,213 @@ │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ rscseq r0, pc, r2, lsl r1 @ │ │ │ │ ldrdeq r0, [r7], #-3 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd148429f │ │ │ │ - ldc2 0, cr15, [r0, #712] @ 0x2c8 │ │ │ │ + ldc2 0, cr15, [r4, #712]! @ 0x2c8 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - mcr2 0, 4, pc, cr8, cr8, {5} @ │ │ │ │ + mcr2 0, 5, pc, cr12, cr8, {5} @ │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf812f0b7 │ │ │ │ + @ instruction: 0xf836f0b7 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvs 0xfe70b6b4 │ │ │ │ + blvs 0xfe70b634 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d0d4 │ │ │ │ - blmi 0xfeaef7d0 │ │ │ │ + blmi 0xfeaef7e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4], #-716 @ 0xfffffd34 │ │ │ │ + stc2 0, cr15, [r8], {179} @ 0xb3 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffdcf0b6 │ │ │ │ + @ instruction: 0xf800f0b7 │ │ │ │ andcs lr, r0, r8, asr #15 │ │ │ │ - bicsvc pc, r0, r4, asr #12 │ │ │ │ + orrsvc pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r9, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - cdp2 1, 0, cr15, cr10, cr10, {6} │ │ │ │ - ldc2 0, cr15, [ip, #-712]! @ 0xfffffd38 │ │ │ │ + cdp2 1, 2, cr15, cr14, cr10, {6} │ │ │ │ + stc2l 0, cr15, [r0, #-712]! @ 0xfffffd38 │ │ │ │ @ instruction: 0xf0b24607 │ │ │ │ - blmi 0xfe5ef778 │ │ │ │ + blmi 0xfe5ef788 │ │ │ │ svclt 0x0070ee1d │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r9, [r2], r2, lsl #14 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ ldmibne sl, {r3, fp, sp, lr}^ │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0b3443b │ │ │ │ - svcls 0x0002fc35 │ │ │ │ + svcls 0x0002fc59 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffacf0b6 │ │ │ │ - ldc2 0, cr15, [r8, #-712] @ 0xfffffd38 │ │ │ │ + @ instruction: 0xffd0f0b6 │ │ │ │ + ldc2 0, cr15, [ip, #-712]! @ 0xfffffd38 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6404681 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - andcs pc, r8, #304 @ 0x130 │ │ │ │ + andcs pc, r8, #880 @ 0x370 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff9ef0b6 │ │ │ │ + @ instruction: 0xffc2f0b6 │ │ │ │ @ instruction: 0x4651221c │ │ │ │ @ instruction: 0xf0b74650 │ │ │ │ - @ instruction: 0x4652f91f │ │ │ │ + ldrbmi pc, [r2], -r3, asr #18 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xfffcf0b6 │ │ │ │ + @ instruction: 0xf820f0b7 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf06f47a8 │ │ │ │ strbmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0b64648 │ │ │ │ - andcs pc, r4, #548 @ 0x224 │ │ │ │ + andcs pc, r4, #692 @ 0x2b4 │ │ │ │ tstpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - @ instruction: 0xf0b2ff97 │ │ │ │ - @ instruction: 0xf8d8fcef │ │ │ │ + @ instruction: 0xf0b2ffb7 │ │ │ │ + @ instruction: 0xf8d8fd13 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r4, [r5], -ip, lsl #5 │ │ │ │ - stc2l 0, cr15, [sl, #736]! @ 0x2e0 │ │ │ │ + mcr2 0, 0, pc, cr14, cr8, {5} @ │ │ │ │ vpmax.s8 q10, q6, │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf85b0000 │ │ │ │ andcs r3, r0, #2 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2 0, cr15, [r2], {179} @ 0xb3 │ │ │ │ + stc2 0, cr15, [r6], #-716 @ 0xfffffd34 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrb pc, [r6, -sp, lsl #18] @ │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - stc2 0, cr15, [r8, #696] @ 0x2b8 │ │ │ │ + stc2 0, cr15, [ip, #696]! @ 0x2b8 │ │ │ │ @ instruction: 0xf7ff4681 │ │ │ │ @ instruction: 0xf0b2fca7 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf0b8428c │ │ │ │ - strbmi pc, [r2], -r3, asr #27 @ │ │ │ │ + strbmi pc, [r2], -r7, ror #27 @ │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ - ldc2l 0, cr15, [r6, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2 0, cr15, [sl, #696] @ 0x2b8 │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - strbmi pc, [r8], -fp, ror #26 @ │ │ │ │ - stc2l 0, cr15, [r2, #-728]! @ 0xfffffd28 │ │ │ │ + strbmi pc, [r8], -pc, lsl #27 @ │ │ │ │ + stc2 0, cr15, [r6, #728] @ 0x2d8 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr6, {1} │ │ │ │ + cdp2 0, 8, cr15, cr0, cr6, {1} │ │ │ │ teqle r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b860e0 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - @ instruction: 0xe7cffd55 │ │ │ │ - stc2 0, cr15, [r4], #712 @ 0x2c8 │ │ │ │ + @ instruction: 0xe7cffd79 │ │ │ │ + stc2l 0, cr15, [r8], {178} @ 0xb2 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, lr} │ │ │ │ - ldc2 0, cr15, [ip, #736] @ 0x2e0 │ │ │ │ + stc2l 0, cr15, [r0, #736] @ 0x2e0 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf874f0b8 │ │ │ │ + @ instruction: 0xf898f0b8 │ │ │ │ movwcs lr, #1810 @ 0x712 │ │ │ │ @ instruction: 0x461a4631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ @ instruction: 0xf0b2e711 │ │ │ │ - blmi 0x10af61c │ │ │ │ + blmi 0x10af62c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0xfe32c6e6 │ │ │ │ + blx 0xfec2c666 │ │ │ │ @ instruction: 0xf0b2e6f4 │ │ │ │ - sxtab16mi pc, r3, r3, ror #24 @ │ │ │ │ - ldc2l 0, cr15, [r0], #-712 @ 0xfffffd38 │ │ │ │ + pkhbtmi pc, r3, r7, lsl #25 @ │ │ │ │ + ldc2 0, cr15, [r4], {178} @ 0xb2 │ │ │ │ @ instruction: 0xf0b24682 │ │ │ │ - blmi 0xd2f5e0 │ │ │ │ + blmi 0xd2f5f0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r9, [r1], r2, lsl #4 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strbmi pc, [r9], -pc, ror #22 @ │ │ │ │ + @ instruction: 0x4649fb93 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0b64658 │ │ │ │ - @ instruction: 0xf0b2fee7 │ │ │ │ - ldmdavs r9!, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2ff0b │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b89003 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r8, #80, 12 @ 0x5000000 │ │ │ │ - mrc2 0, 6, pc, cr10, cr6, {5} │ │ │ │ + mrc2 0, 7, pc, cr14, cr6, {5} │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0b7221c │ │ │ │ - @ instruction: 0x4652f85b │ │ │ │ + @ instruction: 0x4652f87f │ │ │ │ @ instruction: 0x46584659 │ │ │ │ - @ instruction: 0xff38f0b6 │ │ │ │ + @ instruction: 0xff5cf0b6 │ │ │ │ ldrbmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf0b247a8 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84605 │ │ │ │ - andcs pc, r0, r3, lsr sp @ │ │ │ │ - @ instruction: 0xf8e8f0b3 │ │ │ │ + andcs pc, r0, r7, asr sp @ │ │ │ │ + @ instruction: 0xf90cf0b3 │ │ │ │ @ instruction: 0x46034652 │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0b89004 │ │ │ │ - bmi 0x46eac0 │ │ │ │ + bmi 0x46ead0 │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ ldmdavs r9!, {r1, r4, fp, sp, lr} │ │ │ │ - bl 0x146734 │ │ │ │ + bl 0x1466b4 │ │ │ │ strmi r0, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xe764fb3f │ │ │ │ - addeq pc, r9, r4, lsl sp @ │ │ │ │ - mlaseq r3, ip, r9, r8 │ │ │ │ - @ instruction: 0x0089fcbc │ │ │ │ - addeq pc, r9, lr, lsl ip @ │ │ │ │ - addeq pc, r9, r0, ror #22 │ │ │ │ - addeq pc, r9, r4, lsr #22 │ │ │ │ - umulleq pc, r9, lr, sl @ │ │ │ │ + strb pc, [r4, -r3, ror #22]! @ │ │ │ │ + umulleq pc, r9, r4, sp @ │ │ │ │ + eorseq r8, r3, r4, ror #18 │ │ │ │ + addeq pc, r9, ip, lsr sp @ │ │ │ │ + umulleq pc, r9, lr, ip @ │ │ │ │ + addeq pc, r9, r0, ror #23 │ │ │ │ + addeq pc, r9, r4, lsr #23 │ │ │ │ + addeq pc, r9, lr, lsl fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf001b08d │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2465 @ 0x9a1 │ │ │ │ @@ -98439,15 +98407,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r1, #64 @ 0x40 │ │ │ │ + addshi pc, r3, #64 @ 0x40 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -98479,14088 +98447,14090 @@ │ │ │ │ addsmi r4, lr, #38 @ 0x26 │ │ │ │ rschi pc, ip, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - orrshi pc, sp, r0 │ │ │ │ + orrshi pc, pc, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf000429e │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r5 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #32, 6 @ 0x80000000 │ │ │ │ - msrhi SPSR_x, r0 │ │ │ │ + msrhi SPSR_s, r0 │ │ │ │ strbtmi pc, [r3], -r4 @ │ │ │ │ svcmi 0x0062f1b6 │ │ │ │ - movhi pc, r0 │ │ │ │ + @ instruction: 0x81a2f000 │ │ │ │ msrmi SPSR_x, #4 │ │ │ │ svcmi 0x0060f1b3 │ │ │ │ - bichi pc, r7, r0 │ │ │ │ + bichi pc, r9, r0 │ │ │ │ svcmi 0x0063f1b6 │ │ │ │ @ instruction: 0xf8d5d189 │ │ │ │ andcs r3, sl, #204 @ 0xcc │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrb pc, [pc, -r5, ror #20]! @ │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r4 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ - vsubw.u8 q10, q2, d0 │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - @ instruction: 0xf8d04603 │ │ │ │ - orrsmi r0, r3, #204 @ 0xcc │ │ │ │ - strls r9, [r5], -r6, lsl #2 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ + movwvc pc, #1103 @ 0x44f @ │ │ │ │ + movwmi pc, #704 @ 0x2c0 @ │ │ │ │ + bicne pc, r0, r4, asr #7 │ │ │ │ + ldrdeq pc, [ip], #128 @ 0x80 │ │ │ │ + @ instruction: 0x91064393 │ │ │ │ stmdbcs r0, {r3, r7, r8, ip, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strble r0, [r9, #-1666] @ 0xfffff97e │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stcvs 1, cr8, [fp, #-940]! @ 0xfffffc54 │ │ │ │ + stcvs 1, cr8, [fp, #-948]! @ 0xfffffc4c │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldcvs 0, cr2, [fp], {124} @ 0x7c │ │ │ │ svcvs 0x007ff413 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - blx 0x10ac94e │ │ │ │ + mvnshi pc, r0 │ │ │ │ + blx 0x19ac8ce │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 0, cr15, cr8, cr11, {7} │ │ │ │ + cdp2 7, 2, cr15, cr8, cr11, {7} │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r9, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bls 0x1816fc │ │ │ │ + bls 0x18167c │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vrhadd.s8 q12, q14, │ │ │ │ + vrhadd.s8 q12, q14, │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x13ac990 │ │ │ │ + blx 0x1cac910 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - movwcs pc, #19277 @ 0x4b4d @ │ │ │ │ - rsc r6, r2, fp, ror #1 │ │ │ │ + movwcs pc, #19309 @ 0x4b6d @ │ │ │ │ + rsc r6, r4, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ tstcs r3, r0, lsl r3 │ │ │ │ @ instruction: 0x46284313 │ │ │ │ smlabtcc r5, sp, r9, lr │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r0, #17222 @ 0x4346 │ │ │ │ - blx 0x9ae6ee │ │ │ │ + blx 0x9ae66e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbc sl, lr, r7, asr #30 │ │ │ │ + sbcs sl, r0, r7, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff95c444 │ │ │ │ + beq 0xff95c3c4 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #-2147483648 @ 0x80000000 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r4, {r0, r2, r8, ip, sp} │ │ │ │ movwls fp, #17123 @ 0x42e3 │ │ │ │ - blx 0xfff2e740 │ │ │ │ + blx 0xfff2e6c0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r4, r9, lsr #30 │ │ │ │ + adc sl, r6, r9, lsr #30 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ movwls r2, #27407 @ 0x6b0f │ │ │ │ - andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ - addshi pc, r9, r0 │ │ │ │ + tstls r5, r4, lsl #4 │ │ │ │ + addshi pc, fp, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64f8141 │ │ │ │ - vsubl.s8 q8, d16, d17 │ │ │ │ + @ instruction: 0xf64f8143 │ │ │ │ + vsubl.s8 q8, d0, d17 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, r9, r0, asr #32 │ │ │ │ + addhi pc, fp, r0, asr #32 │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ eormi r4, r7, r6, lsr #32 │ │ │ │ svclt 0x0000e724 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - @ instruction: 0x0089f8be │ │ │ │ + addeq pc, r9, lr, lsr r9 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - beq 0x46ce54 │ │ │ │ - blx 0xfeef3b3c │ │ │ │ + beq 0x46cdd4 │ │ │ │ + blx 0xfeef3abc │ │ │ │ @ instruction: 0xf004fa8a │ │ │ │ - b 0x1c32dbc │ │ │ │ + b 0x1c32d3c │ │ │ │ vorr.i32 , #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0010301 │ │ │ │ - b 0x1430bf0 │ │ │ │ + b 0x1430b70 │ │ │ │ tstmi r1, #368640 @ 0x5a000 │ │ │ │ - blpl 0xff0ad6e8 │ │ │ │ - b 0x1438fe0 │ │ │ │ + blpl 0xff0ad668 │ │ │ │ + b 0x1438f60 │ │ │ │ andls r0, r9, #2244608 @ 0x224000 │ │ │ │ movweq lr, #14938 @ 0x3a5a │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ andslt pc, ip, sp, asr #17 │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ andls r9, r8, #1073741825 @ 0x40000001 │ │ │ │ - rschi pc, r0, r0 │ │ │ │ + rschi pc, r2, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ ldrbtvs pc, [r8], -pc, asr #8 @ │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - blvc 0xfe52bea0 │ │ │ │ + blvc 0xfe5abe20 │ │ │ │ andslt pc, ip, sp, asr #17 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ - stmdbne r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + smlabthi r4, sp, r9, lr │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - andshi pc, r0, sp, asr #17 │ │ │ │ + andsls pc, r8, sp, asr #17 │ │ │ │ movweq lr, #14938 @ 0x3a5a │ │ │ │ - blvc 0x2abe74 │ │ │ │ - sbchi pc, sl, r0 │ │ │ │ + blvc 0x2abdf4 │ │ │ │ + sbchi pc, ip, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ @ instruction: 0xf44faed7 │ │ │ │ vbic.i32 q11, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8d50730 │ │ │ │ andcs r3, r1, #204 @ 0xcc │ │ │ │ - blls 0x22af98 │ │ │ │ + andslt pc, ip, sp, asr #17 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - b 0x1c4516c │ │ │ │ - stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf0038104 │ │ │ │ - andls r0, r8, #67108864 @ 0x4000000 │ │ │ │ - movweq lr, #14938 @ 0x3a5a │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr9, cr15, {3} │ │ │ │ - andcs pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + b 0x1c450ec │ │ │ │ + @ instruction: 0xf8cd1353 │ │ │ │ + @ instruction: 0xf0038010 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + b 0x16f6c10 │ │ │ │ + andls r0, r8, #201326592 @ 0xc000000 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ + addne pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - ldc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ + ldc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - andcs sl, r1, lr, lsr #29 │ │ │ │ - bcs 0xaa1cc │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ + andcs sl, r1, ip, lsr #29 │ │ │ │ + bcs 0xaa148 │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ - @ instruction: 0xf64faead │ │ │ │ + @ instruction: 0xf64faeab │ │ │ │ @ instruction: 0xf64f71ff │ │ │ │ - vrshr.s64 d19, d9, #64 │ │ │ │ - blge 0x1710cc │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ + blge 0x171050 │ │ │ │ tstls r5, r8, lsr #12 │ │ │ │ - stc2l 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ + stc2l 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe7e8ae9f │ │ │ │ - vqdmulh.s q8, q10, d1[4] │ │ │ │ - @ instruction: 0xf0013342 │ │ │ │ - vaddw.u8 q8, q2, d8 │ │ │ │ - tstmi r9, #192, 4 │ │ │ │ - ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - @ instruction: 0x2601027f │ │ │ │ - b 0x1c3a4e4 │ │ │ │ - addseq r1, r2, r3, asr r3 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xe7e8ae9d │ │ │ │ + bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8d59307 │ │ │ │ + vmla.i , q10, d0[3] │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0010ce1 │ │ │ │ + strcs r0, [r1], -r8, lsl #2 │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + @ instruction: 0xf0032700 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + bcs 0x44a490 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + @ instruction: 0xf0040301 │ │ │ │ + addseq r0, r2, pc, ror r2 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - tstls r5, r3, lsl #4 │ │ │ │ - svclt 0x00082a0f │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ - stmib sp, {r2, r9, ip, pc}^ │ │ │ │ - blcs 0x8a524 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - andcs pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + tstmi r1, #536870916 @ 0x20000004 │ │ │ │ + blcs 0x94c9c │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ + addne pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - ldc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ + ldc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ - b 0x146a2e0 │ │ │ │ + b 0x146a25c │ │ │ │ @ instruction: 0xf0084814 │ │ │ │ stcleq 8, cr0, [r1], #60 @ 0x3c │ │ │ │ - beq 0x46cfcc │ │ │ │ + beq 0x46cf50 │ │ │ │ ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe32f41c │ │ │ │ + blx 0xfe32f3a0 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14415a8 │ │ │ │ + b 0x144152c │ │ │ │ vmov.i16 , #51712 @ 0xca00 │ │ │ │ - strb r5, [r7, -r0, asr #23]! │ │ │ │ + strb r5, [r5, -r0, asr #23]! │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strcs pc, [r3], -r4, asr #7 │ │ │ │ @ instruction: 0xf7ff9604 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf004d19b │ │ │ │ @ instruction: 0xf1b44462 │ │ │ │ @ instruction: 0xf47f4f60 │ │ │ │ - stmdbge r4, {r2, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ strls r4, [r4], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf8c4f7ff │ │ │ │ + @ instruction: 0xf8c2f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe78caddc │ │ │ │ + @ instruction: 0xe78cadda │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a80ce1 │ │ │ │ @ instruction: 0xf0040a0f │ │ │ │ - blx 0xfeef2f88 │ │ │ │ + blx 0xfeef2f0c │ │ │ │ @ instruction: 0xf001fa8a │ │ │ │ vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x143d6a0 │ │ │ │ + b 0x143d624 │ │ │ │ tstmi r9, #2244608 @ 0x224000 │ │ │ │ - bne 0x172b2dc │ │ │ │ - blpl 0xff0ad8b4 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + bne 0x172b260 │ │ │ │ + blpl 0xff0ad838 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf8a4f7ff │ │ │ │ + @ instruction: 0xf8a2f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [ip, -pc, lsr #28]! │ │ │ │ + strb sl, [ip, -sp, lsr #28]! │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - adcscc pc, sp, #82837504 @ 0x4f00000 │ │ │ │ + eorscc pc, sp, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf7ff9103 │ │ │ │ - stmdbls r3, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - ldr sl, [r1, -r0, ror #30] │ │ │ │ + str sl, [pc, -r0, ror #30] │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - adcscc pc, sp, #82837504 @ 0x4f00000 │ │ │ │ + eorscc pc, sp, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf7ff9103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xe727af52 │ │ │ │ - addscc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0xe725af52 │ │ │ │ + andscc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xff0ae9fe │ │ │ │ + blx 0xff02e982 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf44faf48 │ │ │ │ @ instruction: 0xf2c056fc │ │ │ │ eormi r3, r6, r0, lsl r6 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f429e │ │ │ │ - @ instruction: 0xf44faec5 │ │ │ │ + @ instruction: 0xf44faec3 │ │ │ │ vqshl.s64 , q14, #0 │ │ │ │ eormi r3, r7, r0, lsr r7 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ - @ instruction: 0xe774adde │ │ │ │ + @ instruction: 0xe774addc │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ svceq 0x000ef013 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr15, {1} │ │ │ │ + mcrge 4, 0, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - @ instruction: 0xe724fd5d │ │ │ │ + @ instruction: 0xe724fd5b │ │ │ │ msrvc (UNDEF: 96), ip │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {sl, ip, pc} │ │ │ │ - @ instruction: 0xf880f0b3 │ │ │ │ - @ instruction: 0x4628e632 │ │ │ │ - @ instruction: 0xf980f7ee │ │ │ │ + @ instruction: 0xf8a2f0b3 │ │ │ │ + @ instruction: 0x4628e630 │ │ │ │ + @ instruction: 0xf99ef7ee │ │ │ │ vaba.s d14, d6, d7 │ │ │ │ - svclt 0x0000fc93 │ │ │ │ + svclt 0x0000fcb1 │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc7c7c │ │ │ │ + bl 0xfebc7c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf9a6f0b2 │ │ │ │ + @ instruction: 0xf9c6f0b2 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf0b60112 │ │ │ │ - @ instruction: 0x4620fabd │ │ │ │ + @ instruction: 0x4620fadd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7cb8 │ │ │ │ + bl 0xfebc7c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mullt r5, r3, r8 │ │ │ │ + @ instruction: 0xb005f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, r6, r4 @ │ │ │ │ + addeq pc, r9, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d0c │ │ │ │ + bl 0xfebc7c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, ror #16 │ │ │ │ + andlt pc, r5, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, asr #8 │ │ │ │ + @ instruction: 0x0089f4ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d60 │ │ │ │ + bl 0xfebc7ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, pc, lsr r8 @ │ │ │ │ + andlt pc, r5, pc, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, ror #7 │ │ │ │ + addeq pc, r9, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7db4 │ │ │ │ + bl 0xfebc7d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, lsl r8 @ │ │ │ │ + andlt pc, r5, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, sl, r3 @ │ │ │ │ + addeq pc, r9, r2, lsl r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e08 │ │ │ │ + bl 0xfebc7d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, ror #31 │ │ │ │ + @ instruction: 0xf0b36808 │ │ │ │ + andlt pc, r5, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, asr #6 │ │ │ │ + @ instruction: 0x0089f3be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e5c │ │ │ │ + bl 0xfebc7de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, asr #31 │ │ │ │ + andlt pc, r5, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq pc, [r9], r2 │ │ │ │ + addeq pc, r9, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7eb0 │ │ │ │ + bl 0xfebc7e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r7, pc @ │ │ │ │ + @ instruction: 0xb005ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, lr, r2 @ │ │ │ │ + addeq pc, r9, r6, lsl r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f04 │ │ │ │ + bl 0xfebc7e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror #30 │ │ │ │ + andlt pc, r5, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, asr #4 │ │ │ │ + addeq pc, r9, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f58 │ │ │ │ + bl 0xfebc7ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr #30 │ │ │ │ + andlt pc, r5, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq pc, [r9], r6 │ │ │ │ + addeq pc, r9, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7fac │ │ │ │ + bl 0xfebc7f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl pc @ │ │ │ │ + andlt pc, r5, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsr #3 │ │ │ │ + addeq pc, r9, sl, lsl r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8000 │ │ │ │ + bl 0xfebc7f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, ror #29 │ │ │ │ + andlt pc, r5, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, asr #2 │ │ │ │ + addeq pc, r9, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8054 │ │ │ │ + bl 0xfebc7fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, asr #29 │ │ │ │ + andlt pc, r5, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq pc, [r9], sl │ │ │ │ + addeq pc, r9, r2, ror r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80a8 │ │ │ │ + bl 0xfebc8030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, fp, lr │ │ │ │ + @ instruction: 0xb005febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsr #1 │ │ │ │ + addeq pc, r9, lr, lsl r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80fc │ │ │ │ + bl 0xfebc8084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror lr @ │ │ │ │ + mullt r5, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, asr r0 @ │ │ │ │ + addeq pc, r9, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8150 │ │ │ │ + bl 0xfebc80d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr #28 │ │ │ │ + andlt pc, r5, r7, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], lr @ │ │ │ │ + addeq pc, r9, r6, ror r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81a4 │ │ │ │ + bl 0xfebc812c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl lr @ │ │ │ │ + andlt pc, r5, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #31 │ │ │ │ + addeq pc, r9, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81f8 │ │ │ │ + bl 0xfebc8180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr pc │ │ │ │ + addeq lr, r9, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc824c │ │ │ │ + bl 0xfebc81d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, asr #27 │ │ │ │ + andlt pc, r5, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #30 │ │ │ │ + addeq lr, r9, sl, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82a0 │ │ │ │ + bl 0xfebc8228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, pc, sp @ │ │ │ │ + @ instruction: 0xb005fdbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #29 │ │ │ │ + addeq lr, r9, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82f4 │ │ │ │ + bl 0xfebc827c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, ror sp @ │ │ │ │ + mullt r5, r5, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr lr │ │ │ │ + ldrdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8348 │ │ │ │ + bl 0xfebc82d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr #26 │ │ │ │ + andlt pc, r5, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #28 │ │ │ │ + addeq lr, r9, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc839c │ │ │ │ + bl 0xfebc8324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr #26 │ │ │ │ + andlt pc, r5, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089edb2 │ │ │ │ + addeq lr, r9, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83f0 │ │ │ │ + bl 0xfebc8378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr sp │ │ │ │ + ldrdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8444 │ │ │ │ + bl 0xfebc83cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, asr #25 │ │ │ │ + andlt pc, r5, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #26 │ │ │ │ + addeq lr, r9, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8498 │ │ │ │ + bl 0xfebc8420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsr #25 │ │ │ │ + andlt pc, r5, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089ecb6 │ │ │ │ + addeq lr, r9, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84ec │ │ │ │ + bl 0xfebc8474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror ip @ │ │ │ │ + mullt r5, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #24 │ │ │ │ + ldrdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8540 │ │ │ │ + bl 0xfebc84c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr #24 │ │ │ │ + andlt pc, r5, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #24 │ │ │ │ + addeq lr, r9, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8594 │ │ │ │ + bl 0xfebc851c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr #24 │ │ │ │ + andlt pc, r5, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089ebba │ │ │ │ + addeq lr, r9, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85e8 │ │ │ │ + bl 0xfebc8570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #22 │ │ │ │ + ldrdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc863c │ │ │ │ + bl 0xfebc85c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl fp │ │ │ │ + addeq lr, r9, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8690 │ │ │ │ + bl 0xfebc8618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsr #23 │ │ │ │ + andlt pc, r5, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089eabe │ │ │ │ + addeq lr, r9, r6, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86e4 │ │ │ │ + bl 0xfebc866c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror fp @ │ │ │ │ + mullt r5, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #20 │ │ │ │ + addeq lr, r9, r2, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8738 │ │ │ │ + bl 0xfebc86c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr fp @ │ │ │ │ + andlt pc, r5, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl sl │ │ │ │ + addeq lr, r9, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc878c │ │ │ │ + bl 0xfebc8714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr #22 │ │ │ │ + andlt pc, r5, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #19 │ │ │ │ + addeq lr, r9, sl, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87e0 │ │ │ │ + bl 0xfebc8768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #18 │ │ │ │ + addeq lr, r9, r6, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8834 │ │ │ │ + bl 0xfebc87bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl r9 │ │ │ │ + umulleq lr, r9, r2, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8888 │ │ │ │ + bl 0xfebc8810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsr #21 │ │ │ │ + andlt pc, r5, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #17 │ │ │ │ + addeq lr, r9, lr, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88dc │ │ │ │ + bl 0xfebc8864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsl #21 │ │ │ │ + andlt pc, r5, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror r8 │ │ │ │ + addeq lr, r9, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8930 │ │ │ │ + bl 0xfebc88b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr sl @ │ │ │ │ + andlt pc, r5, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl r8 │ │ │ │ + umulleq lr, r9, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8984 │ │ │ │ + bl 0xfebc890c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr #20 │ │ │ │ + andlt pc, r5, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #15 │ │ │ │ + addeq lr, r9, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89d8 │ │ │ │ + bl 0xfebc8960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl #20 │ │ │ │ + andlt pc, r5, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror r7 │ │ │ │ + addeq lr, r9, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a2c │ │ │ │ + bl 0xfebc89b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #14 │ │ │ │ + umulleq lr, r9, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a80 │ │ │ │ + bl 0xfebc8a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b4f24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr #19 │ │ │ │ + andlt pc, r5, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #13 │ │ │ │ + addeq lr, r9, r6, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ad4 │ │ │ │ + bl 0xfebc8a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl #19 │ │ │ │ + andlt pc, r5, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror r6 │ │ │ │ + strdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b28 │ │ │ │ + bl 0xfebc8ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr r9 @ │ │ │ │ + andlt pc, r5, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #12 │ │ │ │ + umulleq lr, r9, lr, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b7c │ │ │ │ + bl 0xfebc8b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr r9 @ │ │ │ │ + andlt pc, r5, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8bd0 │ │ │ │ + bl 0xfebc8b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 96), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl #18 │ │ │ │ + andlt pc, r5, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror r5 │ │ │ │ + strdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c24 │ │ │ │ + bl 0xfebc8bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #10 │ │ │ │ + addeq lr, r9, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c78 │ │ │ │ + bl 0xfebc8c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11acf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f8b3 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ccc │ │ │ │ + bl 0xfebc8c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl #17 │ │ │ │ + andlt pc, r5, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #9 │ │ │ │ + strdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d20 │ │ │ │ + bl 0xfebc8ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01acf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr r8 @ │ │ │ │ + andlt pc, r5, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #8 │ │ │ │ + addeq lr, r9, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d74 │ │ │ │ + bl 0xfebc8cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr r8 @ │ │ │ │ + andlt pc, r5, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8dc8 │ │ │ │ + bl 0xfebc8d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl #16 │ │ │ │ + andlt pc, r5, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #7 │ │ │ │ + strdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e1c │ │ │ │ + bl 0xfebc8da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, ror #31 │ │ │ │ + @ instruction: 0xf0b26808 │ │ │ │ + andlt pc, r5, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr r3 │ │ │ │ + addeq lr, r9, sl, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e70 │ │ │ │ + bl 0xfebc8df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005ffb7 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], lr @ │ │ │ │ + addeq lr, r9, r6, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ec4 │ │ │ │ + bl 0xfebc8e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsl #31 │ │ │ │ + andlt pc, r5, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #5 │ │ │ │ + addeq lr, r9, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f18 │ │ │ │ + bl 0xfebc8ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror #30 │ │ │ │ + andlt pc, r5, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr r2 │ │ │ │ + addeq lr, r9, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f6c │ │ │ │ + bl 0xfebc8ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr pc @ │ │ │ │ + andlt pc, r5, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #3 │ │ │ │ + addeq lr, r9, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8fc0 │ │ │ │ + bl 0xfebc8f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a4f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl #30 │ │ │ │ + andlt pc, r5, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #3 │ │ │ │ + addeq lr, r9, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9014 │ │ │ │ + bl 0xfebc8f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, ror #29 │ │ │ │ + andlt pc, r5, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr r1 │ │ │ │ + @ instruction: 0x0089e1b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9068 │ │ │ │ + bl 0xfebc8ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005febb │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #1 │ │ │ │ + addeq lr, r9, lr, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc90bc │ │ │ │ + bl 0xfebc9044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r1, lr │ │ │ │ + @ instruction: 0xb005feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r2, r0 │ │ │ │ + addeq lr, r9, sl, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9110 │ │ │ │ + bl 0xfebc9098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror #28 │ │ │ │ + andlt pc, r5, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr r0 │ │ │ │ + strheq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9164 │ │ │ │ + bl 0xfebc90ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr lr @ │ │ │ │ + andlt pc, r5, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #31 │ │ │ │ + addeq lr, r9, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc91b8 │ │ │ │ + bl 0xfebc9140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl lr @ │ │ │ │ + andlt pc, r5, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r6, pc @ │ │ │ │ + addeq lr, r9, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc920c │ │ │ │ + bl 0xfebc9194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, ror #27 │ │ │ │ + andlt pc, r5, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #30 │ │ │ │ + @ instruction: 0x0089dfba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9260 │ │ │ │ + bl 0xfebc91e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005fdbf │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #29 │ │ │ │ + addeq sp, r9, r6, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc92b4 │ │ │ │ + bl 0xfebc923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r5, sp │ │ │ │ + @ instruction: 0xb005fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, sl, lr │ │ │ │ + addeq sp, r9, r2, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9308 │ │ │ │ + bl 0xfebc9290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror #26 │ │ │ │ + andlt pc, r5, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #28 │ │ │ │ + @ instruction: 0x0089debe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc935c │ │ │ │ + bl 0xfebc92e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr #26 │ │ │ │ + andlt pc, r5, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93b0 │ │ │ │ + bl 0xfebc9338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31bcf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl sp @ │ │ │ │ + andlt pc, r5, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, lr, sp │ │ │ │ + addeq sp, r9, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9404 │ │ │ │ + bl 0xfebc938c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, ror #25 │ │ │ │ + andlt pc, r5, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #26 │ │ │ │ + addeq sp, r9, r2, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9458 │ │ │ │ + bl 0xfebc93e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, asr #25 │ │ │ │ + andlt pc, r5, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94ac │ │ │ │ + bl 0xfebc9434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r9, ip │ │ │ │ + @ instruction: 0xb005fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #25 │ │ │ │ + addeq sp, r9, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9500 │ │ │ │ + bl 0xfebc9488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror #24 │ │ │ │ + andlt pc, r5, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #24 │ │ │ │ + addeq sp, r9, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9554 │ │ │ │ + bl 0xfebc94dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr #24 │ │ │ │ + andlt pc, r5, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], sl │ │ │ │ + addeq sp, r9, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95a8 │ │ │ │ + bl 0xfebc9530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl ip @ │ │ │ │ + andlt pc, r5, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #23 │ │ │ │ + addeq sp, r9, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95fc │ │ │ │ + bl 0xfebc9584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr fp │ │ │ │ + addeq sp, r9, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9650 │ │ │ │ + bl 0xfebc95d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, asr #23 │ │ │ │ + andlt pc, r5, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, r6, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96a4 │ │ │ │ + bl 0xfebc962c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, sp, fp │ │ │ │ + @ instruction: 0xb005fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #21 │ │ │ │ + addeq sp, r9, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96f8 │ │ │ │ + bl 0xfebc9680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror fp @ │ │ │ │ + mullt r5, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr sl │ │ │ │ + addeq sp, r9, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc974c │ │ │ │ + bl 0xfebc96d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr #22 │ │ │ │ + andlt pc, r5, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #20 │ │ │ │ + addeq sp, r9, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97a0 │ │ │ │ + bl 0xfebc9728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl fp @ │ │ │ │ + andlt pc, r5, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #19 │ │ │ │ + addeq sp, r9, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97f4 │ │ │ │ + bl 0xfebc977c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 108), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr r9 │ │ │ │ + ldrdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9848 │ │ │ │ + bl 0xfebc97d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, asr #21 │ │ │ │ + andlt pc, r5, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #18 │ │ │ │ + addeq sp, r9, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc989c │ │ │ │ + bl 0xfebc9824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsr #21 │ │ │ │ + andlt pc, r5, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d8b2 │ │ │ │ + addeq sp, r9, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98f0 │ │ │ │ + bl 0xfebc9878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 104), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror sl @ │ │ │ │ + mullt r5, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr r8 │ │ │ │ + ldrdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9944 │ │ │ │ + bl 0xfebc98cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr #20 │ │ │ │ + andlt pc, r5, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #16 │ │ │ │ + addeq sp, r9, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9998 │ │ │ │ + bl 0xfebc9920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr #20 │ │ │ │ + andlt pc, r5, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d7b6 │ │ │ │ + addeq sp, r9, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99ec │ │ │ │ + bl 0xfebc9974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 100), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #14 │ │ │ │ + ldrdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a40 │ │ │ │ + bl 0xfebc99c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr #19 │ │ │ │ + andlt pc, r5, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #14 │ │ │ │ + addeq sp, r9, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a94 │ │ │ │ + bl 0xfebc9a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr #19 │ │ │ │ + andlt pc, r5, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d6ba │ │ │ │ + addeq sp, r9, r2, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ae8 │ │ │ │ + bl 0xfebc9a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror r9 @ │ │ │ │ + mullt r5, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #12 │ │ │ │ + ldrdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b3c │ │ │ │ + bl 0xfebc9ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr r9 @ │ │ │ │ + andlt pc, r5, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl r6 │ │ │ │ + addeq sp, r9, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b90 │ │ │ │ + bl 0xfebc9b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr #18 │ │ │ │ + andlt pc, r5, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d5be │ │ │ │ + addeq sp, r9, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9be4 │ │ │ │ + bl 0xfebc9b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #10 │ │ │ │ + addeq sp, r9, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c38 │ │ │ │ + bl 0xfebc9bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl r5 │ │ │ │ + addeq sp, r9, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c8c │ │ │ │ + bl 0xfebc9c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr #17 │ │ │ │ + andlt pc, r5, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #9 │ │ │ │ + addeq sp, r9, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ce0 │ │ │ │ + bl 0xfebc9c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror r8 @ │ │ │ │ + mullt r5, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #8 │ │ │ │ + addeq sp, r9, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d34 │ │ │ │ + bl 0xfebc9cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr r8 @ │ │ │ │ + andlt pc, r5, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl r4 │ │ │ │ + umulleq sp, r9, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d88 │ │ │ │ + bl 0xfebc9d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr #16 │ │ │ │ + andlt pc, r5, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #7 │ │ │ │ + addeq sp, r9, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ddc │ │ │ │ + bl 0xfebc9d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl #16 │ │ │ │ + andlt pc, r5, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror r3 │ │ │ │ + addeq sp, r9, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e30 │ │ │ │ + bl 0xfebc9db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 96), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl r3 │ │ │ │ + umulleq sp, r9, r6, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e84 │ │ │ │ + bl 0xfebc9e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsr #31 │ │ │ │ + andlt pc, r5, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #5 │ │ │ │ + addeq sp, r9, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ed8 │ │ │ │ + bl 0xfebc9e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsl #31 │ │ │ │ + andlt pc, r5, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror r2 │ │ │ │ + addeq sp, r9, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f2c │ │ │ │ + bl 0xfebc9eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr pc @ │ │ │ │ + andlt pc, r5, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #4 │ │ │ │ + umulleq sp, r9, sl, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f80 │ │ │ │ + bl 0xfebc9f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr #30 │ │ │ │ + andlt pc, r5, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #3 │ │ │ │ + addeq sp, r9, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9fd4 │ │ │ │ + bl 0xfebc9f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl #30 │ │ │ │ + andlt pc, r5, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror r1 │ │ │ │ + strdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca028 │ │ │ │ + bl 0xfebc9fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #2 │ │ │ │ + umulleq sp, r9, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca07c │ │ │ │ + bl 0xfebca004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005feb1 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca0d0 │ │ │ │ + bl 0xfebca058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsl #29 │ │ │ │ + andlt pc, r5, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror r0 │ │ │ │ + strdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca124 │ │ │ │ + bl 0xfebca0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr lr @ │ │ │ │ + andlt pc, r5, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #32 │ │ │ │ + addeq sp, r9, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca178 │ │ │ │ + bl 0xfebca100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr lr @ │ │ │ │ + andlt pc, r5, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r6 │ │ │ │ + addeq sp, r9, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca1cc │ │ │ │ + bl 0xfebca154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl #28 │ │ │ │ + andlt pc, r5, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #31 │ │ │ │ + strdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca220 │ │ │ │ + bl 0xfebca1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #30 │ │ │ │ + addeq ip, r9, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca274 │ │ │ │ + bl 0xfebca1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fdb5 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, r2, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2c8 │ │ │ │ + bl 0xfebca250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsl #27 │ │ │ │ + andlt pc, r5, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #29 │ │ │ │ + strdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca31c │ │ │ │ + bl 0xfebca2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror #26 │ │ │ │ + andlt pc, r5, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr lr │ │ │ │ + addeq ip, r9, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca370 │ │ │ │ + bl 0xfebca2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr sp @ │ │ │ │ + andlt pc, r5, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, r6, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3c4 │ │ │ │ + bl 0xfebca34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl #26 │ │ │ │ + andlt pc, r5, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #27 │ │ │ │ + addeq ip, r9, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca418 │ │ │ │ + bl 0xfebca3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, ror #25 │ │ │ │ + andlt pc, r5, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr sp │ │ │ │ + addeq ip, r9, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca46c │ │ │ │ + bl 0xfebca3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11bcf249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fcb9 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #25 │ │ │ │ + addeq ip, r9, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4c0 │ │ │ │ + bl 0xfebca448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsl #25 │ │ │ │ + andlt pc, r5, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #25 │ │ │ │ + addeq ip, r9, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca514 │ │ │ │ + bl 0xfebca49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror #24 │ │ │ │ + andlt pc, r5, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr ip │ │ │ │ + @ instruction: 0x0089ccb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca568 │ │ │ │ + bl 0xfebca4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr ip @ │ │ │ │ + andlt pc, r5, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #23 │ │ │ │ + addeq ip, r9, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca5bc │ │ │ │ + bl 0xfebca544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl ip @ │ │ │ │ + andlt pc, r5, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r2, fp │ │ │ │ + addeq ip, r9, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca610 │ │ │ │ + bl 0xfebca598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, ror #23 │ │ │ │ + andlt pc, r5, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr fp │ │ │ │ + @ instruction: 0x0089cbb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca664 │ │ │ │ + bl 0xfebca5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fbbd │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #21 │ │ │ │ + addeq ip, r9, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca6b8 │ │ │ │ + bl 0xfebca640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs (UNDEF: 96), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r3, fp │ │ │ │ + @ instruction: 0xb005fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r6, sl │ │ │ │ + addeq ip, r9, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca70c │ │ │ │ + bl 0xfebca694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror #22 │ │ │ │ + andlt pc, r5, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #20 │ │ │ │ + @ instruction: 0x0089caba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca760 │ │ │ │ + bl 0xfebca6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 104), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr fp @ │ │ │ │ + andlt pc, r5, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #19 │ │ │ │ + addeq ip, r9, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca7b4 │ │ │ │ + bl 0xfebca73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl fp @ │ │ │ │ + andlt pc, r5, r5, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, sl, r9 │ │ │ │ + addeq ip, r9, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca808 │ │ │ │ + bl 0xfebca790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, ror #21 │ │ │ │ + andlt pc, r5, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #18 │ │ │ │ + @ instruction: 0x0089c9be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca85c │ │ │ │ + bl 0xfebca7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71acf648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, asr #21 │ │ │ │ + andlt pc, r5, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8b0 │ │ │ │ + bl 0xfebca838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r7, sl │ │ │ │ + @ instruction: 0xb005fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, lr, r8 │ │ │ │ + addeq ip, r9, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca904 │ │ │ │ + bl 0xfebca88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01b4f249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror #20 │ │ │ │ + andlt pc, r5, sp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #16 │ │ │ │ + addeq ip, r9, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca958 │ │ │ │ + bl 0xfebca8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr #20 │ │ │ │ + andlt pc, r5, r3, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9ac │ │ │ │ + bl 0xfebca934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl sl @ │ │ │ │ + andlt pc, r5, r9, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #15 │ │ │ │ + addeq ip, r9, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa00 │ │ │ │ + bl 0xfebca988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror #19 │ │ │ │ + andlt pc, r5, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #14 │ │ │ │ + addeq ip, r9, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa54 │ │ │ │ + bl 0xfebca9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr #19 │ │ │ │ + andlt pc, r5, r5, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaaa8 │ │ │ │ + bl 0xfebcaa30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, fp, r9 │ │ │ │ + @ instruction: 0xb005f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #13 │ │ │ │ + addeq ip, r9, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaafc │ │ │ │ + bl 0xfebcaa84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror r9 @ │ │ │ │ + mullt r5, r1, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr r6 │ │ │ │ + addeq ip, r9, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab50 │ │ │ │ + bl 0xfebcaad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr #18 │ │ │ │ + andlt pc, r5, r7, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaba4 │ │ │ │ + bl 0xfebcab2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl r9 @ │ │ │ │ + andlt pc, r5, sp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #11 │ │ │ │ + addeq ip, r9, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcabf8 │ │ │ │ + bl 0xfebcab80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr r5 │ │ │ │ + addeq ip, r9, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac4c │ │ │ │ + bl 0xfebcabd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr #17 │ │ │ │ + andlt pc, r5, r9, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #10 │ │ │ │ + addeq ip, r9, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaca0 │ │ │ │ + bl 0xfebcac28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, pc, r8 @ │ │ │ │ + @ instruction: 0xb005f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #9 │ │ │ │ + addeq ip, r9, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcacf4 │ │ │ │ + bl 0xfebcac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror r8 @ │ │ │ │ + mullt r5, r5, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr r4 │ │ │ │ + ldrdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad48 │ │ │ │ + bl 0xfebcacd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr #16 │ │ │ │ + andlt pc, r5, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #8 │ │ │ │ + addeq ip, r9, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad9c │ │ │ │ + bl 0xfebcad24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr #16 │ │ │ │ + andlt pc, r5, r1, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c3b2 │ │ │ │ + addeq ip, r9, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcadf0 │ │ │ │ + bl 0xfebcad78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xf0b06808 │ │ │ │ + andlt pc, r5, r7, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr r3 │ │ │ │ + ldrdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae44 │ │ │ │ + bl 0xfebcadcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, asr #31 │ │ │ │ + andlt pc, r5, sp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #6 │ │ │ │ + addeq ip, r9, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae98 │ │ │ │ + bl 0xfebcae20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsr #31 │ │ │ │ + andlt pc, r5, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c2b6 │ │ │ │ + addeq ip, r9, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaeec │ │ │ │ + bl 0xfebcae74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror pc @ │ │ │ │ + mullt r5, r9, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #4 │ │ │ │ + ldrdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf40 │ │ │ │ + bl 0xfebcaec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr #30 │ │ │ │ + andlt pc, r5, pc, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #4 │ │ │ │ + addeq ip, r9, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf94 │ │ │ │ + bl 0xfebcaf1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr #30 │ │ │ │ + andlt pc, r5, r5, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c1ba │ │ │ │ + addeq ip, r9, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcafe8 │ │ │ │ + bl 0xfebcaf70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #2 │ │ │ │ + ldrdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb03c │ │ │ │ + bl 0xfebcafc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl r1 │ │ │ │ + addeq ip, r9, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb090 │ │ │ │ + bl 0xfebcb018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsr #29 │ │ │ │ + andlt pc, r5, r7, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq ip, [r9], lr │ │ │ │ + addeq ip, r9, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0e4 │ │ │ │ + bl 0xfebcb06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror lr @ │ │ │ │ + mullt r5, sp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, rrx │ │ │ │ + addeq ip, r9, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb138 │ │ │ │ + bl 0xfebcb0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr lr @ │ │ │ │ + andlt pc, r5, r3, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl r0 │ │ │ │ + addeq ip, r9, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb18c │ │ │ │ + bl 0xfebcb114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr #28 │ │ │ │ + andlt pc, r5, r9, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #31 │ │ │ │ + addeq ip, r9, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1e0 │ │ │ │ + bl 0xfebcb168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #30 │ │ │ │ + addeq fp, r9, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb234 │ │ │ │ + bl 0xfebcb1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl pc │ │ │ │ + umulleq fp, r9, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb288 │ │ │ │ + bl 0xfebcb210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsr #27 │ │ │ │ + andlt pc, r5, fp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #29 │ │ │ │ + addeq fp, r9, lr, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2dc │ │ │ │ + bl 0xfebcb264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsl #27 │ │ │ │ + andlt pc, r5, r1, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror lr │ │ │ │ + addeq fp, r9, sl, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb330 │ │ │ │ + bl 0xfebcb2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr sp @ │ │ │ │ + andlt pc, r5, r7, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl lr │ │ │ │ + umulleq fp, r9, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb384 │ │ │ │ + bl 0xfebcb30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr #26 │ │ │ │ + andlt pc, r5, sp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #27 │ │ │ │ + addeq fp, r9, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3d8 │ │ │ │ + bl 0xfebcb360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl #26 │ │ │ │ + andlt pc, r5, r3, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror sp │ │ │ │ + addeq fp, r9, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb42c │ │ │ │ + bl 0xfebcb3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #26 │ │ │ │ + umulleq fp, r9, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb480 │ │ │ │ + bl 0xfebcb408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsne pc, ip, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsr #25 │ │ │ │ + andlt pc, r5, pc, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #25 │ │ │ │ + addeq fp, r9, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb4d4 │ │ │ │ + bl 0xfebcb45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsl #25 │ │ │ │ + andlt pc, r5, r5, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror ip │ │ │ │ + strdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb528 │ │ │ │ + bl 0xfebcb4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvc pc, fp, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr ip @ │ │ │ │ + andlt pc, r5, fp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #24 │ │ │ │ + umulleq fp, r9, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb57c │ │ │ │ + bl 0xfebcb504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr ip @ │ │ │ │ + andlt pc, r5, r1, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb5d0 │ │ │ │ + bl 0xfebcb558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl #24 │ │ │ │ + andlt pc, r5, r7, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror fp │ │ │ │ + strdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb624 │ │ │ │ + bl 0xfebcb5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #22 │ │ │ │ + addeq fp, r9, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb678 │ │ │ │ + bl 0xfebcb600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fbb3 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb6cc │ │ │ │ + bl 0xfebcb654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsl #23 │ │ │ │ + andlt pc, r5, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #21 │ │ │ │ + strdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb720 │ │ │ │ + bl 0xfebcb6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr fp @ │ │ │ │ + andlt pc, r5, pc, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #20 │ │ │ │ + addeq fp, r9, r6, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb774 │ │ │ │ + bl 0xfebcb6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr fp @ │ │ │ │ + andlt pc, r5, r5, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, r2, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7c8 │ │ │ │ + bl 0xfebcb750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl #22 │ │ │ │ + andlt pc, r5, fp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #19 │ │ │ │ + strdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb81c │ │ │ │ + bl 0xfebcb7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, ror #21 │ │ │ │ + andlt pc, r5, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr r9 │ │ │ │ + addeq fp, r9, sl, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb870 │ │ │ │ + bl 0xfebcb7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fab7 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8c4 │ │ │ │ + bl 0xfebcb84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsl #21 │ │ │ │ + andlt pc, r5, sp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #17 │ │ │ │ + addeq fp, r9, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb918 │ │ │ │ + bl 0xfebcb8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror #20 │ │ │ │ + andlt pc, r5, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr r8 │ │ │ │ + addeq fp, r9, lr, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb96c │ │ │ │ + bl 0xfebcb8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr sl @ │ │ │ │ + andlt pc, r5, r9, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #15 │ │ │ │ + addeq fp, r9, sl, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9c0 │ │ │ │ + bl 0xfebcb948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl #20 │ │ │ │ + andlt pc, r5, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #15 │ │ │ │ + addeq fp, r9, r6, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba14 │ │ │ │ + bl 0xfebcb99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror #19 │ │ │ │ + andlt pc, r5, r5, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr r7 │ │ │ │ + @ instruction: 0x0089b7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba68 │ │ │ │ + bl 0xfebcb9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005f9bb │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #13 │ │ │ │ + addeq fp, r9, lr, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbabc │ │ │ │ + bl 0xfebcba44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r1, r9 │ │ │ │ + @ instruction: 0xb005f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r2, r6 │ │ │ │ + addeq fp, r9, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb10 │ │ │ │ + bl 0xfebcba98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror #18 │ │ │ │ + andlt pc, r5, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr r6 │ │ │ │ + @ instruction: 0x0089b6b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb64 │ │ │ │ + bl 0xfebcbaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr r9 @ │ │ │ │ + andlt pc, r5, sp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #11 │ │ │ │ + addeq fp, r9, r2, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbbb8 │ │ │ │ + bl 0xfebcbb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl r9 @ │ │ │ │ + andlt pc, r5, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r6, r5 │ │ │ │ + addeq fp, r9, lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc0c │ │ │ │ + bl 0xfebcbb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror #17 │ │ │ │ + andlt pc, r5, r9, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #10 │ │ │ │ + @ instruction: 0x0089b5ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc60 │ │ │ │ + bl 0xfebcbbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005f8bf │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #9 │ │ │ │ + addeq fp, r9, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbcb4 │ │ │ │ + bl 0xfebcbc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r5, r8 │ │ │ │ + @ instruction: 0xb005f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, sl, r4 │ │ │ │ + addeq fp, r9, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd08 │ │ │ │ + bl 0xfebcbc90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvs pc, r9, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror #16 │ │ │ │ + andlt pc, r5, fp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #8 │ │ │ │ + @ instruction: 0x0089b4be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd5c │ │ │ │ + bl 0xfebcbce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R12_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr #16 │ │ │ │ + andlt pc, r5, r1, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbdb0 │ │ │ │ + bl 0xfebcbd38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl r8 @ │ │ │ │ + andlt pc, r5, r7, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, lr, r3 │ │ │ │ + addeq fp, r9, r6, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe04 │ │ │ │ + bl 0xfebcbd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, ror #31 │ │ │ │ + @ instruction: 0xf0af6808 │ │ │ │ + andlt pc, r5, sp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #6 │ │ │ │ + addeq fp, r9, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe58 │ │ │ │ + bl 0xfebcbde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, asr #31 │ │ │ │ + andlt pc, r5, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbeac │ │ │ │ + bl 0xfebcbe34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, r9, pc @ │ │ │ │ + @ instruction: 0xb005ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #5 │ │ │ │ + addeq fp, r9, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf00 │ │ │ │ + bl 0xfebcbe88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, ror #30 │ │ │ │ + andlt pc, r5, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #4 │ │ │ │ + addeq fp, r9, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf54 │ │ │ │ + bl 0xfebcbedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, asr #30 │ │ │ │ + andlt pc, r5, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, r2, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbfa8 │ │ │ │ + bl 0xfebcbf30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, lsl pc @ │ │ │ │ + andlt pc, r5, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #3 │ │ │ │ + addeq fp, r9, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbffc │ │ │ │ + bl 0xfebcbf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr r1 │ │ │ │ + addeq fp, r9, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc050 │ │ │ │ + bl 0xfebcbfd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f24a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, asr #29 │ │ │ │ + andlt pc, r5, r7, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, r6, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0a4 │ │ │ │ + bl 0xfebcc02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, sp, lr │ │ │ │ + @ instruction: 0xb005febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #1 │ │ │ │ + addeq fp, r9, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0f8 │ │ │ │ + bl 0xfebcc080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, ror lr @ │ │ │ │ + mullt r5, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr r0 │ │ │ │ + addeq fp, r9, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc14c │ │ │ │ + bl 0xfebcc0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, asr #28 │ │ │ │ + andlt pc, r5, r9, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2 │ │ │ │ + addeq fp, r9, sl, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1a0 │ │ │ │ + bl 0xfebcc128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, lsl lr @ │ │ │ │ + andlt pc, r5, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsr #31 │ │ │ │ + addeq fp, r9, r6, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1f4 │ │ │ │ + bl 0xfebcc17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, asr pc │ │ │ │ + ldrdeq sl, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc248 │ │ │ │ + bl 0xfebcc1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, asr #27 │ │ │ │ + andlt pc, r5, fp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsl #30 │ │ │ │ + addeq sl, r9, lr, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc29c │ │ │ │ + bl 0xfebcc224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsr #27 │ │ │ │ + andlt pc, r5, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089aeb2 │ │ │ │ + addeq sl, r9, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2f0 │ │ │ │ + bl 0xfebcc278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, ror sp @ │ │ │ │ + mullt r5, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, asr lr │ │ │ │ + ldrdeq sl, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc344 │ │ │ │ + bl 0xfebcc2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr #26 │ │ │ │ + andlt pc, r5, sp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, lsl #28 │ │ │ │ + addeq sl, r9, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc398 │ │ │ │ + bl 0xfebcc320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsr #26 │ │ │ │ + andlt pc, r5, r3, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089adb6 │ │ │ │ + addeq sl, r9, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3ec │ │ │ │ + bl 0xfebcc374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, ror #26 │ │ │ │ + ldrdeq sl, [r9], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc440 │ │ │ │ + bl 0xfebcc3c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, asr #25 │ │ │ │ + andlt pc, r5, pc, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsl #26 │ │ │ │ + addeq sl, r9, r6, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc494 │ │ │ │ + bl 0xfebcc41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, lsr #25 │ │ │ │ + andlt pc, r5, r5, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089acba │ │ │ │ + addeq sl, r9, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4e8 │ │ │ │ + bl 0xfebcc470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, ror ip @ │ │ │ │ + mullt r5, fp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, ror #24 │ │ │ │ + ldrdeq sl, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc53c │ │ │ │ + bl 0xfebcc4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, asr ip @ │ │ │ │ + andlt pc, r5, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsl ip │ │ │ │ + addeq sl, r9, sl, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc590 │ │ │ │ + bl 0xfebcc518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r6], #-696 @ 0xfffffd48 │ │ │ │ + mcrr2 0, 10, pc, r6, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089abbe │ │ │ │ + addeq sl, r9, r6, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5e4 │ │ │ │ + bl 0xfebcc56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d22, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfffb16d2 │ │ │ │ + ldc2 0, cr15, [ip], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #22 │ │ │ │ + addeq sl, r9, r2, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc638 │ │ │ │ + bl 0xfebcc5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff531726 │ │ │ │ + blx 0xffd316ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl fp │ │ │ │ + addeq sl, r9, lr, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc68c │ │ │ │ + bl 0xfebcc614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 100), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, lsr #23 │ │ │ │ + andlt pc, r5, r9, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, asr #21 │ │ │ │ + addeq sl, r9, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6e0 │ │ │ │ + bl 0xfebcc668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, ror fp @ │ │ │ │ + mullt r5, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, ror #20 │ │ │ │ + addeq sl, r9, r6, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc734 │ │ │ │ + bl 0xfebcc6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 108), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, asr fp @ │ │ │ │ + andlt pc, r5, r5, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, lsl sl │ │ │ │ + umulleq sl, r9, r2, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc788 │ │ │ │ + bl 0xfebcc710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xb31876 │ │ │ │ + blx 0x13317fe │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr #19 │ │ │ │ + addeq sl, r9, lr, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7dc │ │ │ │ + bl 0xfebcc764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xb18ca │ │ │ │ + blx 0x8b1852 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror r9 │ │ │ │ + addeq sl, r9, sl, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc830 │ │ │ │ + bl 0xfebcc7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff63191c │ │ │ │ + blx 0xffe318a4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl r9 │ │ │ │ + umulleq sl, r9, r6, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc884 │ │ │ │ + bl 0xfebcc80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfebb1970 │ │ │ │ + blx 0xff3b18f8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr #17 │ │ │ │ + addeq sl, r9, r2, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8d8 │ │ │ │ + bl 0xfebcc860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe1319c4 │ │ │ │ + blx 0xfe93194c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror r8 │ │ │ │ + addeq sl, r9, lr, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc92c │ │ │ │ + bl 0xfebcc8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x16b1a18 │ │ │ │ + blx 0x1eb19a0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #16 │ │ │ │ + umulleq sl, r9, sl, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc980 │ │ │ │ + bl 0xfebcc908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xc31a6c │ │ │ │ + blx 0x14319f4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #15 │ │ │ │ + addeq sl, r9, r6, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc9d4 │ │ │ │ + bl 0xfebcc95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1b1ac0 │ │ │ │ + blx 0x9b1a48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror r7 │ │ │ │ + strdeq sl, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca28 │ │ │ │ + bl 0xfebcc9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9daf0ae │ │ │ │ + @ instruction: 0xf9faf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #14 │ │ │ │ + umulleq sl, r9, lr, r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca7c │ │ │ │ + bl 0xfebcca04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9b0f0ae │ │ │ │ + @ instruction: 0xf9d0f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccad0 │ │ │ │ + bl 0xfebcca58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf986f0ae │ │ │ │ + @ instruction: 0xf9a6f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror r6 │ │ │ │ + strdeq sl, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb24 │ │ │ │ + bl 0xfebccaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf95cf0ae │ │ │ │ + @ instruction: 0xf97cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #12 │ │ │ │ + addeq sl, r9, r2, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb78 │ │ │ │ + bl 0xfebccb00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf932f0ae │ │ │ │ + @ instruction: 0xf952f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, lr, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccbcc │ │ │ │ + bl 0xfebccb54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf908f0ae │ │ │ │ + @ instruction: 0xf928f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #11 │ │ │ │ + strdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc20 │ │ │ │ + bl 0xfebccba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8def0ae │ │ │ │ + @ instruction: 0xf8fef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr #10 │ │ │ │ + addeq sl, r9, r6, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc74 │ │ │ │ + bl 0xfebccbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8b4f0ae │ │ │ │ + @ instruction: 0xf8d4f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, r2, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcccc8 │ │ │ │ + bl 0xfebccc50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf88af0ae │ │ │ │ + @ instruction: 0xf8aaf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #9 │ │ │ │ + strdeq sl, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd1c │ │ │ │ + bl 0xfebccca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf860f0ae │ │ │ │ + @ instruction: 0xf880f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr r4 │ │ │ │ + addeq sl, r9, sl, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd70 │ │ │ │ + bl 0xfebcccf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf836f0ae │ │ │ │ + @ instruction: 0xf856f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, r6, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccdc4 │ │ │ │ + bl 0xfebccd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf80cf0ae │ │ │ │ + @ instruction: 0xf82cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #7 │ │ │ │ + addeq sl, r9, r2, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce18 │ │ │ │ + bl 0xfebccda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffe2f0ad │ │ │ │ + @ instruction: 0xf802f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr r3 │ │ │ │ + addeq sl, r9, lr, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce6c │ │ │ │ + bl 0xfebccdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffb8f0ad │ │ │ │ + @ instruction: 0xffd8f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror #5 │ │ │ │ + addeq sl, r9, sl, asr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccec0 │ │ │ │ + bl 0xfebcce48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff8ef0ad │ │ │ │ + @ instruction: 0xffaef0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl #5 │ │ │ │ + addeq sl, r9, r6, lsl #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf14 │ │ │ │ + bl 0xfebcce9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff64f0ad │ │ │ │ + @ instruction: 0xff84f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr r2 │ │ │ │ + @ instruction: 0x0089a2b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf68 │ │ │ │ + bl 0xfebccef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff3af0ad │ │ │ │ + @ instruction: 0xff5af0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror #3 │ │ │ │ + addeq sl, r9, lr, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccfbc │ │ │ │ + bl 0xfebccf44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff10f0ad │ │ │ │ + @ instruction: 0xff30f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, r2, r1 │ │ │ │ + addeq sl, r9, sl, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd010 │ │ │ │ + bl 0xfebccf98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 14, cr15, cr6, cr13, {5} │ │ │ │ + @ instruction: 0xff06f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr r1 │ │ │ │ + @ instruction: 0x0089a1b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd064 │ │ │ │ + bl 0xfebccfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 11, cr15, cr12, cr13, {5} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #1 │ │ │ │ + addeq sl, r9, r2, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd0b8 │ │ │ │ + bl 0xfebcd040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 9, cr15, cr2, cr13, {5} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, r6, r0 │ │ │ │ + addeq sl, r9, lr, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd10c │ │ │ │ + bl 0xfebcd094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 6, cr15, cr8, cr13, {5} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #32 │ │ │ │ + strheq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd160 │ │ │ │ + bl 0xfebcd0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 3, cr15, cr14, cr13, {5} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, lr, ror #31 │ │ │ │ + addeq sl, r9, r6, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd1b4 │ │ │ │ + bl 0xfebcd13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 1, cr15, cr4, cr13, {5} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r9, sl, pc @ │ │ │ │ + addeq sl, r9, r2, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd208 │ │ │ │ + bl 0xfebcd190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [sl, #692]! @ 0x2b4 │ │ │ │ + cdp2 0, 0, cr15, cr10, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r6, asr #30 │ │ │ │ + @ instruction: 0x00899fbe │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd25c │ │ │ │ + bl 0xfebcd1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r0, #692] @ 0x2b4 │ │ │ │ + stc2l 0, cr15, [r0, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, sl, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2b0 │ │ │ │ + bl 0xfebcd238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r6, #692] @ 0x2b4 │ │ │ │ + ldc2 0, cr15, [r6, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r9, lr, lr @ │ │ │ │ + addeq r9, r9, r6, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd304 │ │ │ │ + bl 0xfebcd28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ + stc2 0, cr15, [ip, #692] @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, sl, asr #28 │ │ │ │ + addeq r9, r9, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd358 │ │ │ │ + bl 0xfebcd2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr #26 │ │ │ │ + andlt pc, r5, r3, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3ac │ │ │ │ + bl 0xfebcd334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsl sp @ │ │ │ │ + andlt pc, r5, r9, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #27 │ │ │ │ + addeq r9, r9, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd400 │ │ │ │ + bl 0xfebcd388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, ror #25 │ │ │ │ + andlt pc, r5, pc, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #26 │ │ │ │ + addeq r9, r9, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd454 │ │ │ │ + bl 0xfebcd3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, asr #25 │ │ │ │ + andlt pc, r5, r5, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4a8 │ │ │ │ + bl 0xfebcd430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, fp, ip │ │ │ │ + @ instruction: 0xb005fcbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #25 │ │ │ │ + addeq r9, r9, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4fc │ │ │ │ + bl 0xfebcd484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, ror ip @ │ │ │ │ + mullt r5, r1, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr ip │ │ │ │ + addeq r9, r9, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd550 │ │ │ │ + bl 0xfebcd4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr #24 │ │ │ │ + andlt pc, r5, r7, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], lr │ │ │ │ + addeq r9, r9, r6, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5a4 │ │ │ │ + bl 0xfebcd52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsl ip @ │ │ │ │ + andlt pc, r5, sp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #23 │ │ │ │ + addeq r9, r9, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5f8 │ │ │ │ + bl 0xfebcd580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr fp │ │ │ │ + addeq r9, r9, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd64c │ │ │ │ + bl 0xfebcd5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, asr #23 │ │ │ │ + andlt pc, r5, r9, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #22 │ │ │ │ + addeq r9, r9, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6a0 │ │ │ │ + bl 0xfebcd628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, pc, fp @ │ │ │ │ + @ instruction: 0xb005fbbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #21 │ │ │ │ + addeq r9, r9, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6f4 │ │ │ │ + bl 0xfebcd67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, ror fp @ │ │ │ │ + mullt r5, r5, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr sl │ │ │ │ + ldrdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd748 │ │ │ │ + bl 0xfebcd6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr #22 │ │ │ │ + andlt pc, r5, fp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #20 │ │ │ │ + addeq r9, r9, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd79c │ │ │ │ + bl 0xfebcd724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr #22 │ │ │ │ + andlt pc, r5, r1, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008999b2 │ │ │ │ + addeq r9, r9, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7f0 │ │ │ │ + bl 0xfebcd778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr r9 │ │ │ │ + ldrdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd844 │ │ │ │ + bl 0xfebcd7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, asr #21 │ │ │ │ + andlt pc, r5, sp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #18 │ │ │ │ + addeq r9, r9, r2, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd898 │ │ │ │ + bl 0xfebcd820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsr #21 │ │ │ │ + andlt pc, r5, r3, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008998b6 │ │ │ │ + addeq r9, r9, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8ec │ │ │ │ + bl 0xfebcd874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror sl @ │ │ │ │ + mullt r5, r9, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #16 │ │ │ │ + ldrdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd940 │ │ │ │ + bl 0xfebcd8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr #20 │ │ │ │ + andlt pc, r5, pc, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #16 │ │ │ │ + addeq r9, r9, r6, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd994 │ │ │ │ + bl 0xfebcd91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr #20 │ │ │ │ + andlt pc, r5, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008997ba │ │ │ │ + addeq r9, r9, r2, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9e8 │ │ │ │ + bl 0xfebcd970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #14 │ │ │ │ + ldrdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda3c │ │ │ │ + bl 0xfebcd9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl r7 │ │ │ │ + addeq r9, r9, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda90 │ │ │ │ + bl 0xfebcda18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsr #19 │ │ │ │ + andlt pc, r5, r7, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008996be │ │ │ │ + addeq r9, r9, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdae4 │ │ │ │ + bl 0xfebcda6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror r9 @ │ │ │ │ + mullt r5, sp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #12 │ │ │ │ + addeq r9, r9, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb38 │ │ │ │ + bl 0xfebcdac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr r9 @ │ │ │ │ + andlt pc, r5, r3, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl r6 │ │ │ │ + addeq r9, r9, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb8c │ │ │ │ + bl 0xfebcdb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr #18 │ │ │ │ + andlt pc, r5, r9, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #11 │ │ │ │ + addeq r9, r9, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdbe0 │ │ │ │ + bl 0xfebcdb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #10 │ │ │ │ + addeq r9, r9, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc34 │ │ │ │ + bl 0xfebcdbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl r5 │ │ │ │ + umulleq r9, r9, r2, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc88 │ │ │ │ + bl 0xfebcdc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsr #17 │ │ │ │ + andlt pc, r5, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #9 │ │ │ │ + addeq r9, r9, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdcdc │ │ │ │ + bl 0xfebcdc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsl #17 │ │ │ │ + andlt pc, r5, r1, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror r4 │ │ │ │ + addeq r9, r9, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd30 │ │ │ │ + bl 0xfebcdcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr r8 @ │ │ │ │ + andlt pc, r5, r7, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl r4 │ │ │ │ + umulleq r9, r9, r6, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd84 │ │ │ │ + bl 0xfebcdd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsr #16 │ │ │ │ + andlt pc, r5, sp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #7 │ │ │ │ + addeq r9, r9, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcddd8 │ │ │ │ + bl 0xfebcdd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsl #16 │ │ │ │ + andlt pc, r5, r3, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror r3 │ │ │ │ + addeq r9, r9, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde2c │ │ │ │ + bl 0xfebcddb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b8f643 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #6 │ │ │ │ + umulleq r9, r9, sl, r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde80 │ │ │ │ + bl 0xfebcde08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsr #31 │ │ │ │ + andlt pc, r5, pc, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #5 │ │ │ │ + addeq r9, r9, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcded4 │ │ │ │ + bl 0xfebcde5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsl #31 │ │ │ │ + andlt pc, r5, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror r2 │ │ │ │ + strdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf28 │ │ │ │ + bl 0xfebcdeb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr pc @ │ │ │ │ + andlt pc, r5, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #4 │ │ │ │ + umulleq r9, r9, lr, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf7c │ │ │ │ + bl 0xfebcdf04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr pc @ │ │ │ │ + andlt pc, r5, r1, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdfd0 │ │ │ │ + bl 0xfebcdf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl #30 │ │ │ │ + andlt pc, r5, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror r1 │ │ │ │ + strdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce024 │ │ │ │ + bl 0xfebcdfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #2 │ │ │ │ + addeq r9, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce078 │ │ │ │ + bl 0xfebce000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005feb3 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce0cc │ │ │ │ + bl 0xfebce054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsl #29 │ │ │ │ + andlt pc, r5, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #1 │ │ │ │ + strdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce120 │ │ │ │ + bl 0xfebce0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr lr @ │ │ │ │ + andlt pc, r5, pc, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #32 │ │ │ │ + addeq r9, r9, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce174 │ │ │ │ + bl 0xfebce0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr lr @ │ │ │ │ + andlt pc, r5, r5, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], sl │ │ │ │ + addeq r9, r9, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1c8 │ │ │ │ + bl 0xfebce150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 108), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl #28 │ │ │ │ + andlt pc, r5, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #31 │ │ │ │ + strdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce21c │ │ │ │ + bl 0xfebce1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, ror #27 │ │ │ │ + andlt pc, r5, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr pc │ │ │ │ + addeq r8, r9, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce270 │ │ │ │ + bl 0xfebce1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fdb7 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2c4 │ │ │ │ + bl 0xfebce24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsl #27 │ │ │ │ + andlt pc, r5, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #29 │ │ │ │ + addeq r8, r9, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce318 │ │ │ │ + bl 0xfebce2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror #26 │ │ │ │ + andlt pc, r5, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr lr │ │ │ │ + addeq r8, r9, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce36c │ │ │ │ + bl 0xfebce2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr sp @ │ │ │ │ + andlt pc, r5, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #27 │ │ │ │ + addeq r8, r9, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3c0 │ │ │ │ + bl 0xfebce348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl #26 │ │ │ │ + andlt pc, r5, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #27 │ │ │ │ + addeq r8, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce414 │ │ │ │ + bl 0xfebce39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, ror #25 │ │ │ │ + andlt pc, r5, r5, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr sp │ │ │ │ + @ instruction: 0x00898db2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce468 │ │ │ │ + bl 0xfebce3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asreq pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fcbb │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #25 │ │ │ │ + addeq r8, r9, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce4bc │ │ │ │ + bl 0xfebce444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_usr, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r1, ip │ │ │ │ + @ instruction: 0xb005fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r2, ip │ │ │ │ + addeq r8, r9, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce510 │ │ │ │ + bl 0xfebce498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror #24 │ │ │ │ + andlt pc, r5, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr ip │ │ │ │ + @ instruction: 0x00898cb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce564 │ │ │ │ + bl 0xfebce4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41b8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr ip @ │ │ │ │ + andlt pc, r5, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #23 │ │ │ │ + addeq r8, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce5b8 │ │ │ │ + bl 0xfebce540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl ip @ │ │ │ │ + andlt pc, r5, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r6, fp │ │ │ │ + addeq r8, r9, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce60c │ │ │ │ + bl 0xfebce594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, ror #23 │ │ │ │ + andlt pc, r5, r9, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #22 │ │ │ │ + @ instruction: 0x00898bba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce660 │ │ │ │ + bl 0xfebce5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fbbf │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #21 │ │ │ │ + addeq r8, r9, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce6b4 │ │ │ │ + bl 0xfebce63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r5, fp │ │ │ │ + @ instruction: 0xb005fbb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, sl, sl │ │ │ │ + addeq r8, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce708 │ │ │ │ + bl 0xfebce690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror #22 │ │ │ │ + andlt pc, r5, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #20 │ │ │ │ + @ instruction: 0x00898abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce75c │ │ │ │ + bl 0xfebce6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr #22 │ │ │ │ + andlt pc, r5, r1, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7b0 │ │ │ │ + bl 0xfebce738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl fp @ │ │ │ │ + andlt pc, r5, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, lr, r9 │ │ │ │ + addeq r8, r9, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce804 │ │ │ │ + bl 0xfebce78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, ror #21 │ │ │ │ + andlt pc, r5, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #18 │ │ │ │ + addeq r8, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce858 │ │ │ │ + bl 0xfebce7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, asr #21 │ │ │ │ + andlt pc, r5, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8ac │ │ │ │ + bl 0xfebce834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r9, sl │ │ │ │ + @ instruction: 0xb005fab9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #17 │ │ │ │ + addeq r8, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce900 │ │ │ │ + bl 0xfebce888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror #20 │ │ │ │ + andlt pc, r5, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #16 │ │ │ │ + addeq r8, r9, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce954 │ │ │ │ + bl 0xfebce8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr #20 │ │ │ │ + andlt pc, r5, r5, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9a8 │ │ │ │ + bl 0xfebce930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl sl @ │ │ │ │ + andlt pc, r5, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #15 │ │ │ │ + addeq r8, r9, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9fc │ │ │ │ + bl 0xfebce984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr r7 │ │ │ │ + addeq r8, r9, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea50 │ │ │ │ + bl 0xfebce9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr #19 │ │ │ │ + andlt pc, r5, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceaa4 │ │ │ │ + bl 0xfebcea2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, sp, r9 │ │ │ │ + @ instruction: 0xb005f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #13 │ │ │ │ + addeq r8, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceaf8 │ │ │ │ + bl 0xfebcea80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror r9 @ │ │ │ │ + mullt r5, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr r6 │ │ │ │ + addeq r8, r9, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb4c │ │ │ │ + bl 0xfebcead4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr #18 │ │ │ │ + andlt pc, r5, r9, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #12 │ │ │ │ + addeq r8, r9, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceba0 │ │ │ │ + bl 0xfebceb28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl r9 @ │ │ │ │ + andlt pc, r5, pc, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #11 │ │ │ │ + addeq r8, r9, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcebf4 │ │ │ │ + bl 0xfebceb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr r5 │ │ │ │ + ldrdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec48 │ │ │ │ + bl 0xfebcebd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 100), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr #17 │ │ │ │ + andlt pc, r5, fp, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #10 │ │ │ │ + addeq r8, r9, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec9c │ │ │ │ + bl 0xfebcec24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr #17 │ │ │ │ + andlt pc, r5, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008984b2 │ │ │ │ + addeq r8, r9, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcecf0 │ │ │ │ + bl 0xfebcec78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror r8 @ │ │ │ │ + mullt r5, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr r4 │ │ │ │ + ldrdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced44 │ │ │ │ + bl 0xfebceccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr #16 │ │ │ │ + andlt pc, r5, sp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #8 │ │ │ │ + addeq r8, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced98 │ │ │ │ + bl 0xfebced20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr #16 │ │ │ │ + andlt pc, r5, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008983b6 │ │ │ │ + addeq r8, r9, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcedec │ │ │ │ + bl 0xfebced74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscs pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xf0ac6808 │ │ │ │ + andlt pc, r5, r9, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #6 │ │ │ │ + ldrdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee40 │ │ │ │ + bl 0xfebcedc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, asr #31 │ │ │ │ + andlt pc, r5, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #6 │ │ │ │ + addeq r8, r9, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee94 │ │ │ │ + bl 0xfebcee1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsr #31 │ │ │ │ + andlt pc, r5, r5, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008982ba │ │ │ │ + addeq r8, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceee8 │ │ │ │ + bl 0xfebcee70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror pc @ │ │ │ │ + mullt r5, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #4 │ │ │ │ + ldrdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef3c │ │ │ │ + bl 0xfebceec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr pc @ │ │ │ │ + andlt pc, r5, r1, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl r2 │ │ │ │ + addeq r8, r9, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef90 │ │ │ │ + bl 0xfebcef18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R12_fiq, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr #30 │ │ │ │ + andlt pc, r5, r7, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008981be │ │ │ │ + addeq r8, r9, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcefe4 │ │ │ │ + bl 0xfebcef6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscc pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #2 │ │ │ │ + addeq r8, r9, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf038 │ │ │ │ + bl 0xfebcefc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl r1 │ │ │ │ + addeq r8, r9, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf08c │ │ │ │ + bl 0xfebcf014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsr #29 │ │ │ │ + andlt pc, r5, r9, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #1 │ │ │ │ + addeq r8, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0e0 │ │ │ │ + bl 0xfebcf068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror lr @ │ │ │ │ + mullt r5, pc, lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, rrx │ │ │ │ + addeq r8, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf134 │ │ │ │ + bl 0xfebcf0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr lr @ │ │ │ │ + andlt pc, r5, r5, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl r0 │ │ │ │ + umulleq r8, r9, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf188 │ │ │ │ + bl 0xfebcf110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr #28 │ │ │ │ + andlt pc, r5, fp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #31 │ │ │ │ + addeq r8, r9, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1dc │ │ │ │ + bl 0xfebcf164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r4, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl #28 │ │ │ │ + andlt pc, r5, r1, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror pc │ │ │ │ + addeq r7, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf230 │ │ │ │ + bl 0xfebcf1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl pc │ │ │ │ + umulleq r7, r9, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf284 │ │ │ │ + bl 0xfebcf20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsr #27 │ │ │ │ + andlt pc, r5, sp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #29 │ │ │ │ + addeq r7, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2d8 │ │ │ │ + bl 0xfebcf260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsl #27 │ │ │ │ + andlt pc, r5, r3, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror lr │ │ │ │ + addeq r7, r9, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf32c │ │ │ │ + bl 0xfebcf2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr sp @ │ │ │ │ + andlt pc, r5, r9, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #28 │ │ │ │ + umulleq r7, r9, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf380 │ │ │ │ + bl 0xfebcf308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr #26 │ │ │ │ + andlt pc, r5, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #27 │ │ │ │ + addeq r7, r9, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf3d4 │ │ │ │ + bl 0xfebcf35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl #26 │ │ │ │ + andlt pc, r5, r5, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror sp │ │ │ │ + strdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf428 │ │ │ │ + bl 0xfebcf3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #26 │ │ │ │ + umulleq r7, r9, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf47c │ │ │ │ + bl 0xfebcf404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fcb1 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf4d0 │ │ │ │ + bl 0xfebcf458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsl #25 │ │ │ │ + andlt pc, r5, r7, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror ip │ │ │ │ + strdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf524 │ │ │ │ + bl 0xfebcf4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr ip @ │ │ │ │ + andlt pc, r5, sp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #24 │ │ │ │ + addeq r7, r9, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf578 │ │ │ │ + bl 0xfebcf500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr ip @ │ │ │ │ + andlt pc, r5, r3, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf5cc │ │ │ │ + bl 0xfebcf554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl #24 │ │ │ │ + andlt pc, r5, r9, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #23 │ │ │ │ + strdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf620 │ │ │ │ + bl 0xfebcf5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #22 │ │ │ │ + addeq r7, r9, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf674 │ │ │ │ + bl 0xfebcf5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fbb5 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6c8 │ │ │ │ + bl 0xfebcf650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsl #23 │ │ │ │ + andlt pc, r5, fp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #21 │ │ │ │ + strdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf71c │ │ │ │ + bl 0xfebcf6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror #22 │ │ │ │ + andlt pc, r5, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr sl │ │ │ │ + addeq r7, r9, sl, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf770 │ │ │ │ + bl 0xfebcf6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr fp @ │ │ │ │ + andlt pc, r5, r7, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7c4 │ │ │ │ + bl 0xfebcf74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl #22 │ │ │ │ + andlt pc, r5, sp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #19 │ │ │ │ + addeq r7, r9, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf818 │ │ │ │ + bl 0xfebcf7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, ror #21 │ │ │ │ + andlt pc, r5, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr r9 │ │ │ │ + addeq r7, r9, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf86c │ │ │ │ + bl 0xfebcf7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fab9 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #17 │ │ │ │ + addeq r7, r9, sl, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8c0 │ │ │ │ + bl 0xfebcf848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsl #21 │ │ │ │ + andlt pc, r5, pc, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #17 │ │ │ │ + addeq r7, r9, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf914 │ │ │ │ + bl 0xfebcf89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror #20 │ │ │ │ + andlt pc, r5, r5, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr r8 │ │ │ │ + @ instruction: 0x008978b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf968 │ │ │ │ + bl 0xfebcf8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrne pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr sl @ │ │ │ │ + andlt pc, r5, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #15 │ │ │ │ + addeq r7, r9, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf9bc │ │ │ │ + bl 0xfebcf944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_usr, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl sl @ │ │ │ │ + andlt pc, r5, r1, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r2, r7 │ │ │ │ + addeq r7, r9, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa10 │ │ │ │ + bl 0xfebcf998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror #19 │ │ │ │ + andlt pc, r5, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr r7 │ │ │ │ + @ instruction: 0x008977b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa64 │ │ │ │ + bl 0xfebcf9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005f9bd │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #13 │ │ │ │ + addeq r7, r9, r2, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfab8 │ │ │ │ + bl 0xfebcfa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r3, r9 │ │ │ │ + @ instruction: 0xb005f9b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r6, r6 │ │ │ │ + addeq r7, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb0c │ │ │ │ + bl 0xfebcfa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror #18 │ │ │ │ + andlt pc, r5, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #12 │ │ │ │ + @ instruction: 0x008976ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb60 │ │ │ │ + bl 0xfebcfae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr r9 @ │ │ │ │ + andlt pc, r5, pc, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #11 │ │ │ │ + addeq r7, r9, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfbb4 │ │ │ │ + bl 0xfebcfb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl r9 @ │ │ │ │ + andlt pc, r5, r5, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, sl, r5 │ │ │ │ + addeq r7, r9, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc08 │ │ │ │ + bl 0xfebcfb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21bcf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror #17 │ │ │ │ + andlt pc, r5, fp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #10 │ │ │ │ + @ instruction: 0x008975be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc5c │ │ │ │ + bl 0xfebcfbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr #17 │ │ │ │ + andlt pc, r5, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfcb0 │ │ │ │ + bl 0xfebcfc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r7, r8 │ │ │ │ + @ instruction: 0xb005f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, lr, r4 │ │ │ │ + addeq r7, r9, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd04 │ │ │ │ + bl 0xfebcfc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror #16 │ │ │ │ + andlt pc, r5, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #8 │ │ │ │ + addeq r7, r9, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd58 │ │ │ │ + bl 0xfebcfce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr #16 │ │ │ │ + andlt pc, r5, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfdac │ │ │ │ + bl 0xfebcfd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl r8 @ │ │ │ │ + andlt pc, r5, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #7 │ │ │ │ + addeq r7, r9, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe00 │ │ │ │ + bl 0xfebcfd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, ror #31 │ │ │ │ + @ instruction: 0xf0ab6808 │ │ │ │ + andlt pc, r5, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #6 │ │ │ │ + addeq r7, r9, r6, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe54 │ │ │ │ + bl 0xfebcfddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, asr #31 │ │ │ │ + andlt pc, r5, r5, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, r2, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfea8 │ │ │ │ + bl 0xfebcfe30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, fp, pc @ │ │ │ │ + @ instruction: 0xb005ffbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #5 │ │ │ │ + addeq r7, r9, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfefc │ │ │ │ + bl 0xfebcfe84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, ror pc @ │ │ │ │ + mullt r5, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr r2 │ │ │ │ + addeq r7, r9, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff50 │ │ │ │ + bl 0xfebcfed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, asr #30 │ │ │ │ + andlt pc, r5, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, r6, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcffa4 │ │ │ │ + bl 0xfebcff2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsl pc @ │ │ │ │ + andlt pc, r5, sp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #3 │ │ │ │ + addeq r7, r9, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfff8 │ │ │ │ + bl 0xfebcff80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr r1 │ │ │ │ + addeq r7, r9, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd004c │ │ │ │ + bl 0xfebcffd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 104), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, asr #29 │ │ │ │ + andlt pc, r5, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #2 │ │ │ │ + addeq r7, r9, sl, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00a0 │ │ │ │ + bl 0xfebd0028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, pc, lr @ │ │ │ │ + @ instruction: 0xb005febf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #1 │ │ │ │ + addeq r7, r9, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00f4 │ │ │ │ + bl 0xfebd007c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, ror lr @ │ │ │ │ + mullt r5, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr r0 │ │ │ │ + ldrdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0148 │ │ │ │ + bl 0xfebd00d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr #28 │ │ │ │ + andlt pc, r5, fp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6 │ │ │ │ + addeq r7, r9, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd019c │ │ │ │ + bl 0xfebd0124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr #28 │ │ │ │ + andlt pc, r5, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896fb2 │ │ │ │ + addeq r7, r9, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01f0 │ │ │ │ + bl 0xfebd0178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr pc │ │ │ │ + ldrdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0244 │ │ │ │ + bl 0xfebd01cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, asr #27 │ │ │ │ + andlt pc, r5, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl #30 │ │ │ │ + addeq r6, r9, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0298 │ │ │ │ + bl 0xfebd0220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsr #27 │ │ │ │ + andlt pc, r5, r3, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896eb6 │ │ │ │ + addeq r6, r9, lr, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02ec │ │ │ │ + bl 0xfebd0274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, ror sp @ │ │ │ │ + mullt r5, r9, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror #28 │ │ │ │ + ldrdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0340 │ │ │ │ + bl 0xfebd02c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr #26 │ │ │ │ + andlt pc, r5, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl #28 │ │ │ │ + addeq r6, r9, r6, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0394 │ │ │ │ + bl 0xfebd031c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr #26 │ │ │ │ + andlt pc, r5, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896dba │ │ │ │ + addeq r6, r9, r2, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03e8 │ │ │ │ + bl 0xfebd0370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror #26 │ │ │ │ + ldrdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd043c │ │ │ │ + bl 0xfebd03c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl sp │ │ │ │ + addeq r6, r9, sl, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0490 │ │ │ │ + bl 0xfebd0418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsr #25 │ │ │ │ + andlt pc, r5, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896cbe │ │ │ │ + addeq r6, r9, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04e4 │ │ │ │ + bl 0xfebd046c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, ror ip @ │ │ │ │ + mullt r5, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror #24 │ │ │ │ + addeq r6, r9, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0538 │ │ │ │ + bl 0xfebd04c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, asr ip @ │ │ │ │ + andlt pc, r5, r3, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl ip │ │ │ │ + addeq r6, r9, lr, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd058c │ │ │ │ + bl 0xfebd0514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsr #24 │ │ │ │ + andlt pc, r5, r9, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr #23 │ │ │ │ + addeq r6, r9, sl, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05e0 │ │ │ │ + bl 0xfebd0568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror #22 │ │ │ │ + addeq r6, r9, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0634 │ │ │ │ + bl 0xfebd05bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl fp │ │ │ │ + umulleq r6, r9, r2, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0688 │ │ │ │ + bl 0xfebd0610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsr #23 │ │ │ │ + andlt pc, r5, fp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr #21 │ │ │ │ + addeq r6, r9, lr, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06dc │ │ │ │ + bl 0xfebd0664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsl #23 │ │ │ │ + andlt pc, r5, r1, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror sl │ │ │ │ + addeq r6, r9, sl, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0730 │ │ │ │ + bl 0xfebd06b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, asr fp @ │ │ │ │ + andlt pc, r5, r7, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl sl │ │ │ │ + umulleq r6, r9, r6, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0784 │ │ │ │ + bl 0xfebd070c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsr #22 │ │ │ │ + andlt pc, r5, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr #19 │ │ │ │ + addeq r6, r9, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07d8 │ │ │ │ + bl 0xfebd0760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsl #22 │ │ │ │ + andlt pc, r5, r3, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror r9 │ │ │ │ + addeq r6, r9, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd082c │ │ │ │ + bl 0xfebd07b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsr #18 │ │ │ │ + umulleq r6, r9, sl, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0880 │ │ │ │ + bl 0xfebd0808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsr #21 │ │ │ │ + andlt pc, r5, pc, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr #17 │ │ │ │ + addeq r6, r9, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd08d4 │ │ │ │ + bl 0xfebd085c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsl #21 │ │ │ │ + andlt pc, r5, r5, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror r8 │ │ │ │ + strdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0928 │ │ │ │ + bl 0xfebd08b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr sl @ │ │ │ │ + andlt pc, r5, fp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr #16 │ │ │ │ + umulleq r6, r9, lr, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd097c │ │ │ │ + bl 0xfebd0904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr sl @ │ │ │ │ + andlt pc, r5, r1, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd09d0 │ │ │ │ + bl 0xfebd0958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsl #20 │ │ │ │ + andlt pc, r5, r7, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror r7 │ │ │ │ + strdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a24 │ │ │ │ + bl 0xfebd09ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr #14 │ │ │ │ + addeq r6, r9, r2, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a78 │ │ │ │ + bl 0xfebd0a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005f9b3 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0acc │ │ │ │ + bl 0xfebd0a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - cdp2 0, 12, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 0, 14, cr15, cr8, cr9, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, pc, ror r9 @ │ │ │ │ + mullt r4, pc, r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, r6, ror #12 │ │ │ │ + ldrdeq r6, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0b34 │ │ │ │ + bl 0xfebd0abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - cdp2 0, 9, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr9, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, fp, asr #18 │ │ │ │ + andlt pc, r4, fp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0b9c │ │ │ │ + bl 0xfebd0b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f2f0aa │ │ │ │ + @ instruction: 0xf912f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008965b2 │ │ │ │ + addeq r6, r9, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0bf0 │ │ │ │ + bl 0xfebd0b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c8f0aa │ │ │ │ + @ instruction: 0xf8e8f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, asr r5 │ │ │ │ + ldrdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c44 │ │ │ │ + bl 0xfebd0bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf89ef0aa │ │ │ │ + @ instruction: 0xf8bef0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsl #10 │ │ │ │ + addeq r6, r9, r2, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c98 │ │ │ │ + bl 0xfebd0c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf874f0aa │ │ │ │ + @ instruction: 0xf894f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008964b6 │ │ │ │ + addeq r6, r9, lr, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0cec │ │ │ │ + bl 0xfebd0c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf84af0aa │ │ │ │ + @ instruction: 0xf86af0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, ror #8 │ │ │ │ + ldrdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d40 │ │ │ │ + bl 0xfebd0cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf820f0aa │ │ │ │ + @ instruction: 0xf840f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsl #8 │ │ │ │ + addeq r6, r9, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d94 │ │ │ │ + bl 0xfebd0d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff6f0a9 │ │ │ │ + @ instruction: 0xf816f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008963ba │ │ │ │ + addeq r6, r9, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0de8 │ │ │ │ + bl 0xfebd0d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffccf0a9 │ │ │ │ + @ instruction: 0xffecf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, ror #6 │ │ │ │ + ldrdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e3c │ │ │ │ + bl 0xfebd0dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa2f0a9 │ │ │ │ + @ instruction: 0xffc2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl r3 │ │ │ │ + addeq r6, r9, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e90 │ │ │ │ + bl 0xfebd0e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff78f0a9 │ │ │ │ + @ instruction: 0xff98f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008962be │ │ │ │ + addeq r6, r9, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ee4 │ │ │ │ + bl 0xfebd0e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff4ef0a9 │ │ │ │ + @ instruction: 0xff6ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, ror #4 │ │ │ │ + addeq r6, r9, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f38 │ │ │ │ + bl 0xfebd0ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff24f0a9 │ │ │ │ + @ instruction: 0xff44f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsl r2 │ │ │ │ + addeq r6, r9, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f8c │ │ │ │ + bl 0xfebd0f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr10, cr9, {5} │ │ │ │ + @ instruction: 0xff1af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, asr #3 │ │ │ │ + addeq r6, r9, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0fe0 │ │ │ │ + bl 0xfebd0f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 13, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 0, 15, cr15, cr0, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, ror #2 │ │ │ │ + addeq r6, r9, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1034 │ │ │ │ + bl 0xfebd0fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsl r1 │ │ │ │ + umulleq r6, r9, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1088 │ │ │ │ + bl 0xfebd1010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 0, 9, cr15, cr12, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr #1 │ │ │ │ + addeq r6, r9, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10dc │ │ │ │ + bl 0xfebd1064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, ror r0 │ │ │ │ + addeq r6, r9, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1130 │ │ │ │ + bl 0xfebd10b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsl r0 │ │ │ │ + umulleq r6, r9, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1184 │ │ │ │ + bl 0xfebd110c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ + cdp2 0, 1, cr15, cr14, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #31 │ │ │ │ + addeq r6, r9, r2, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11d8 │ │ │ │ + bl 0xfebd1160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4, #676] @ 0x2a4 │ │ │ │ + ldc2l 0, cr15, [r4, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror pc │ │ │ │ + addeq r5, r9, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd122c │ │ │ │ + bl 0xfebd11b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [sl, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #30 │ │ │ │ + umulleq r5, r9, sl, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1280 │ │ │ │ + bl 0xfebd1208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0, #676] @ 0x2a4 │ │ │ │ + stc2 0, cr15, [r0, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #29 │ │ │ │ + addeq r5, r9, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd12d4 │ │ │ │ + bl 0xfebd125c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6, #-676] @ 0xfffffd5c │ │ │ │ + ldc2l 0, cr15, [r6, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror lr │ │ │ │ + strdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1328 │ │ │ │ + bl 0xfebd12b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip, #-676]! @ 0xfffffd5c │ │ │ │ + stc2l 0, cr15, [ip, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #28 │ │ │ │ + umulleq r5, r9, lr, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd137c │ │ │ │ + bl 0xfebd1304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [r2, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd13d0 │ │ │ │ + bl 0xfebd1358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8], {169} @ 0xa9 │ │ │ │ + ldc2l 0, cr15, [r8], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror sp │ │ │ │ + strdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1424 │ │ │ │ + bl 0xfebd13ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr], #676 @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [lr], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #26 │ │ │ │ + addeq r5, r9, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1478 │ │ │ │ + bl 0xfebd1400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [r4], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd14cc │ │ │ │ + bl 0xfebd1454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, sl, cr9 @ │ │ │ │ + ldc2l 0, cr15, [sl], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #25 │ │ │ │ + strdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1520 │ │ │ │ + bl 0xfebd14a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0], #-676 @ 0xfffffd5c │ │ │ │ + mrrc2 0, 10, pc, r0, cr9 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #24 │ │ │ │ + addeq r5, r9, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1574 │ │ │ │ + bl 0xfebd14fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [r6], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15c8 │ │ │ │ + bl 0xfebd1550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff7b66a2 │ │ │ │ + blx 0xfffb662a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #23 │ │ │ │ + strdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd161c │ │ │ │ + bl 0xfebd15a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed366f6 │ │ │ │ + blx 0xff53667e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr fp │ │ │ │ + addeq r5, r9, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1670 │ │ │ │ + bl 0xfebd15f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe2b674a │ │ │ │ + blx 0xfeab66d2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16c4 │ │ │ │ + bl 0xfebd164c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x183679e │ │ │ │ + blx 0x2036726 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #21 │ │ │ │ + addeq r5, r9, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1718 │ │ │ │ + bl 0xfebd16a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xdb67f2 │ │ │ │ + blx 0x15b677a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr sl │ │ │ │ + addeq r5, r9, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd176c │ │ │ │ + bl 0xfebd16f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x336846 │ │ │ │ + blx 0xb367ce │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #19 │ │ │ │ + addeq r5, r9, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17c0 │ │ │ │ + bl 0xfebd1748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff8b6898 │ │ │ │ + blx 0xb6822 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #19 │ │ │ │ + addeq r5, r9, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1814 │ │ │ │ + bl 0xfebd179c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfee368ec │ │ │ │ + blx 0xff636874 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr r9 │ │ │ │ + @ instruction: 0x008959b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1868 │ │ │ │ + bl 0xfebd17f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe3b6940 │ │ │ │ + blx 0xfebb68c8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #17 │ │ │ │ + addeq r5, r9, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd18bc │ │ │ │ + bl 0xfebd1844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1936994 │ │ │ │ + blx 0xfe13691c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r2, r8 │ │ │ │ + addeq r5, r9, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1910 │ │ │ │ + bl 0xfebd1898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c02cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xeb69e8 │ │ │ │ + blx 0x16b6970 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr r8 │ │ │ │ + @ instruction: 0x008958b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1964 │ │ │ │ + bl 0xfebd18ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x436a3c │ │ │ │ + blx 0xc369c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #15 │ │ │ │ + addeq r5, r9, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd19b8 │ │ │ │ + bl 0xfebd1940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e4f0a9 │ │ │ │ + blx 0x1b6a18 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r6, r7 │ │ │ │ + addeq r5, r9, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a0c │ │ │ │ + bl 0xfebd1994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9baf0a9 │ │ │ │ + @ instruction: 0xf9daf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #14 │ │ │ │ + @ instruction: 0x008957ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a60 │ │ │ │ + bl 0xfebd19e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf990f0a9 │ │ │ │ + @ instruction: 0xf9b0f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #13 │ │ │ │ + addeq r5, r9, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ab4 │ │ │ │ + bl 0xfebd1a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf966f0a9 │ │ │ │ + @ instruction: 0xf986f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, sl, r6 │ │ │ │ + addeq r5, r9, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b08 │ │ │ │ + bl 0xfebd1a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf93cf0a9 │ │ │ │ + @ instruction: 0xf95cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #12 │ │ │ │ + @ instruction: 0x008956be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b5c │ │ │ │ + bl 0xfebd1ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf912f0a9 │ │ │ │ + @ instruction: 0xf932f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1bb0 │ │ │ │ + bl 0xfebd1b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e8f0a9 │ │ │ │ + @ instruction: 0xf908f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, lr, r5 │ │ │ │ + addeq r5, r9, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c04 │ │ │ │ + bl 0xfebd1b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8bef0a9 │ │ │ │ + @ instruction: 0xf8def0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #10 │ │ │ │ + addeq r5, r9, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c58 │ │ │ │ + bl 0xfebd1be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf894f0a9 │ │ │ │ + @ instruction: 0xf8b4f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1cac │ │ │ │ + bl 0xfebd1c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf86af0a9 │ │ │ │ + @ instruction: 0xf88af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #9 │ │ │ │ + addeq r5, r9, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d00 │ │ │ │ + bl 0xfebd1c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf840f0a9 │ │ │ │ + @ instruction: 0xf860f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #8 │ │ │ │ + addeq r5, r9, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d54 │ │ │ │ + bl 0xfebd1cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf816f0a9 │ │ │ │ + @ instruction: 0xf836f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1da8 │ │ │ │ + bl 0xfebd1d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffecf0a8 │ │ │ │ + @ instruction: 0xf80cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #7 │ │ │ │ + addeq r5, r9, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1dfc │ │ │ │ + bl 0xfebd1d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc2f0a8 │ │ │ │ + @ instruction: 0xffe2f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr r3 │ │ │ │ + addeq r5, r9, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e50 │ │ │ │ + bl 0xfebd1dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff98f0a8 │ │ │ │ + @ instruction: 0xffb8f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, r6, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ea4 │ │ │ │ + bl 0xfebd1e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff6ef0a8 │ │ │ │ + @ instruction: 0xff8ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #5 │ │ │ │ + addeq r5, r9, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ef8 │ │ │ │ + bl 0xfebd1e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff44f0a8 │ │ │ │ + @ instruction: 0xff64f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr r2 │ │ │ │ + addeq r5, r9, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f4c │ │ │ │ + bl 0xfebd1ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff1af0a8 │ │ │ │ + @ instruction: 0xff3af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #4 │ │ │ │ + addeq r5, r9, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1fa0 │ │ │ │ + bl 0xfebd1f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr0, cr8, {5} │ │ │ │ + @ instruction: 0xff10f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #3 │ │ │ │ + addeq r5, r9, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ff4 │ │ │ │ + bl 0xfebd1f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 14, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr r1 │ │ │ │ + ldrdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2048 │ │ │ │ + bl 0xfebd1fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #2 │ │ │ │ + addeq r5, r9, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd209c │ │ │ │ + bl 0xfebd2024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20f0 │ │ │ │ + bl 0xfebd2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 6, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr r0 │ │ │ │ + ldrdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2144 │ │ │ │ + bl 0xfebd20cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl │ │ │ │ + addeq r5, r9, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2198 │ │ │ │ + bl 0xfebd2120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4, #672]! @ 0x2a0 │ │ │ │ + cdp2 0, 1, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894fb6 │ │ │ │ + addeq r5, r9, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21ec │ │ │ │ + bl 0xfebd2174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl, #672] @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [sl, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #30 │ │ │ │ + ldrdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2240 │ │ │ │ + bl 0xfebd21c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r0, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #30 │ │ │ │ + addeq r4, r9, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2294 │ │ │ │ + bl 0xfebd221c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r6, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894eba │ │ │ │ + addeq r4, r9, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22e8 │ │ │ │ + bl 0xfebd2270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [ip, #-672] @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [ip, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #28 │ │ │ │ + ldrdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd233c │ │ │ │ + bl 0xfebd22c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [r2, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl lr │ │ │ │ + addeq r4, r9, sl, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2390 │ │ │ │ + bl 0xfebd2318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r8, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894dbe │ │ │ │ + addeq r4, r9, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23e4 │ │ │ │ + bl 0xfebd236c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr], {168} @ 0xa8 │ │ │ │ + stc2l 0, cr15, [lr], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #26 │ │ │ │ + addeq r4, r9, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2438 │ │ │ │ + bl 0xfebd23c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c04cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4], #672 @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl sp │ │ │ │ + addeq r4, r9, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd248c │ │ │ │ + bl 0xfebd2414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [sl], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #25 │ │ │ │ + addeq r4, r9, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24e0 │ │ │ │ + bl 0xfebd2468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, r0, cr8 @ │ │ │ │ + ldc2l 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #24 │ │ │ │ + addeq r4, r9, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2534 │ │ │ │ + bl 0xfebd24bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ + mcrr2 0, 10, pc, r6, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl ip │ │ │ │ + umulleq r4, r9, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2588 │ │ │ │ + bl 0xfebd2510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfffb765e │ │ │ │ + ldc2 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #23 │ │ │ │ + addeq r4, r9, lr, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25dc │ │ │ │ + bl 0xfebd2564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff5376b2 │ │ │ │ + blx 0xffd3763a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror fp │ │ │ │ + addeq r4, r9, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2630 │ │ │ │ + bl 0xfebd25b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfeab7706 │ │ │ │ + blx 0xff2b768e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl fp │ │ │ │ + umulleq r4, r9, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2684 │ │ │ │ + bl 0xfebd260c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x203775a │ │ │ │ + blx 0xfe8376e2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #21 │ │ │ │ + addeq r4, r9, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26d8 │ │ │ │ + bl 0xfebd2660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x15b77ae │ │ │ │ + blx 0x1db7736 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror sl │ │ │ │ + addeq r4, r9, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd272c │ │ │ │ + bl 0xfebd26b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xb37802 │ │ │ │ + blx 0x133778a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #20 │ │ │ │ + umulleq r4, r9, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2780 │ │ │ │ + bl 0xfebd2708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xb7856 │ │ │ │ + blx 0x8b77de │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #19 │ │ │ │ + addeq r4, r9, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd27d4 │ │ │ │ + bl 0xfebd275c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff6378a8 │ │ │ │ + blx 0xffe37830 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror r9 │ │ │ │ + strdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2828 │ │ │ │ + bl 0xfebd27b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfebb78fc │ │ │ │ + blx 0xff3b7884 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #18 │ │ │ │ + umulleq r4, r9, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd287c │ │ │ │ + bl 0xfebd2804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe137950 │ │ │ │ + blx 0xfe9378d8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd28d0 │ │ │ │ + bl 0xfebd2858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x16b79a4 │ │ │ │ + blx 0x1eb792c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror r8 │ │ │ │ + strdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2924 │ │ │ │ + bl 0xfebd28ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xc379f8 │ │ │ │ + blx 0x1437980 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #16 │ │ │ │ + addeq r4, r9, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2978 │ │ │ │ + bl 0xfebd2900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1b7a4c │ │ │ │ + blx 0x9b79d4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd29cc │ │ │ │ + bl 0xfebd2954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9daf0a8 │ │ │ │ + @ instruction: 0xf9faf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #15 │ │ │ │ + strdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a20 │ │ │ │ + bl 0xfebd29a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b0f0a8 │ │ │ │ + @ instruction: 0xf9d0f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #14 │ │ │ │ + addeq r4, r9, r6, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a74 │ │ │ │ + bl 0xfebd29fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf986f0a8 │ │ │ │ + @ instruction: 0xf9a6f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], sl │ │ │ │ + addeq r4, r9, r2, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ac8 │ │ │ │ + bl 0xfebd2a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf95cf0a8 │ │ │ │ + @ instruction: 0xf97cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #13 │ │ │ │ + strdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b1c │ │ │ │ + bl 0xfebd2aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf932f0a8 │ │ │ │ + @ instruction: 0xf952f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr r6 │ │ │ │ + addeq r4, r9, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b70 │ │ │ │ + bl 0xfebd2af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf908f0a8 │ │ │ │ + @ instruction: 0xf928f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2bc4 │ │ │ │ + bl 0xfebd2b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8def0a8 │ │ │ │ + @ instruction: 0xf8fef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #11 │ │ │ │ + addeq r4, r9, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c18 │ │ │ │ + bl 0xfebd2ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b4f0a8 │ │ │ │ + @ instruction: 0xf8d4f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr r5 │ │ │ │ + addeq r4, r9, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c6c │ │ │ │ + bl 0xfebd2bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf88af0a8 │ │ │ │ + @ instruction: 0xf8aaf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #9 │ │ │ │ + addeq r4, r9, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2cc0 │ │ │ │ + bl 0xfebd2c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf860f0a8 │ │ │ │ + @ instruction: 0xf880f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #9 │ │ │ │ + addeq r4, r9, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d14 │ │ │ │ + bl 0xfebd2c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf836f0a8 │ │ │ │ + @ instruction: 0xf856f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr r4 │ │ │ │ + @ instruction: 0x008944b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d68 │ │ │ │ + bl 0xfebd2cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf80cf0a8 │ │ │ │ + @ instruction: 0xf82cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #7 │ │ │ │ + addeq r4, r9, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2dbc │ │ │ │ + bl 0xfebd2d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe2f0a7 │ │ │ │ + @ instruction: 0xf802f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r2, r3 │ │ │ │ + addeq r4, r9, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e10 │ │ │ │ + bl 0xfebd2d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffb8f0a7 │ │ │ │ + @ instruction: 0xffd8f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr r3 │ │ │ │ + @ instruction: 0x008943b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e64 │ │ │ │ + bl 0xfebd2dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff8ef0a7 │ │ │ │ + @ instruction: 0xffaef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #5 │ │ │ │ + addeq r4, r9, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2eb8 │ │ │ │ + bl 0xfebd2e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff64f0a7 │ │ │ │ + @ instruction: 0xff84f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r6, r2 │ │ │ │ + addeq r4, r9, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f0c │ │ │ │ + bl 0xfebd2e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff3af0a7 │ │ │ │ + @ instruction: 0xff5af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #4 │ │ │ │ + @ instruction: 0x008942ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f60 │ │ │ │ + bl 0xfebd2ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff10f0a7 │ │ │ │ + @ instruction: 0xff30f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #3 │ │ │ │ + addeq r4, r9, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2fb4 │ │ │ │ + bl 0xfebd2f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr6, cr7, {5} │ │ │ │ + @ instruction: 0xff06f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, sl, r1 │ │ │ │ + addeq r4, r9, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3008 │ │ │ │ + bl 0xfebd2f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 11, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #2 │ │ │ │ + @ instruction: 0x008941be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd305c │ │ │ │ + bl 0xfebd2fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30b0 │ │ │ │ + bl 0xfebd3038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, lr, r0 │ │ │ │ + addeq r4, r9, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3104 │ │ │ │ + bl 0xfebd308c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 3, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #32 │ │ │ │ + addeq r4, r9, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3158 │ │ │ │ + bl 0xfebd30e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r6 │ │ │ │ + addeq r4, r9, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31ac │ │ │ │ + bl 0xfebd3134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl, #668]! @ 0x29c │ │ │ │ + cdp2 0, 0, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #31 │ │ │ │ + addeq r4, r9, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3200 │ │ │ │ + bl 0xfebd3188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0, #668] @ 0x29c │ │ │ │ + stc2l 0, cr15, [r0, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr #30 │ │ │ │ + addeq r3, r9, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3254 │ │ │ │ + bl 0xfebd31dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6, #668] @ 0x29c │ │ │ │ + ldc2 0, cr15, [r6, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32a8 │ │ │ │ + bl 0xfebd3230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [ip, #-668]! @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [ip, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #29 │ │ │ │ + addeq r3, r9, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32fc │ │ │ │ + bl 0xfebd3284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [r2, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr lr │ │ │ │ + addeq r3, r9, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3350 │ │ │ │ + bl 0xfebd32d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33a4 │ │ │ │ + bl 0xfebd332c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr], #668 @ 0x29c │ │ │ │ + stc2 0, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr #27 │ │ │ │ + addeq r3, r9, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33f8 │ │ │ │ + bl 0xfebd3380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ + stc2l 0, cr15, [r4], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr sp │ │ │ │ + addeq r3, r9, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd344c │ │ │ │ + bl 0xfebd33d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [sl], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [sl], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl #26 │ │ │ │ + addeq r3, r9, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34a0 │ │ │ │ + bl 0xfebd3428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr #25 │ │ │ │ + addeq r3, r9, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34f4 │ │ │ │ + bl 0xfebd347c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, r6, cr7 @ │ │ │ │ + stc2l 0, cr15, [r6], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr ip │ │ │ │ + ldrdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3548 │ │ │ │ + bl 0xfebd34d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl #24 │ │ │ │ + addeq r3, r9, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd359c │ │ │ │ + bl 0xfebd3524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffd3866e │ │ │ │ + ldc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00893bb2 │ │ │ │ + addeq r3, r9, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35f0 │ │ │ │ + bl 0xfebd3578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff2b86c2 │ │ │ │ + blx 0xffab864a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr fp │ │ │ │ + ldrdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3644 │ │ │ │ + bl 0xfebd35cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe838716 │ │ │ │ + blx 0xff03869e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl #22 │ │ │ │ + addeq r3, r9, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3698 │ │ │ │ + bl 0xfebd3620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1db876a │ │ │ │ + blx 0xfe5b86f2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00893ab6 │ │ │ │ + addeq r3, r9, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36ec │ │ │ │ + bl 0xfebd3674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x13387be │ │ │ │ + blx 0x1b38746 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror #20 │ │ │ │ + ldrdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3740 │ │ │ │ + bl 0xfebd36c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x8b8812 │ │ │ │ + blx 0x10b879a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl #20 │ │ │ │ + addeq r3, r9, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3794 │ │ │ │ + bl 0xfebd371c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffe38864 │ │ │ │ + blx 0x6387ee │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008939ba │ │ │ │ + addeq r3, r9, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37e8 │ │ │ │ + bl 0xfebd3770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff3b88b8 │ │ │ │ + blx 0xffbb8840 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror #18 │ │ │ │ + ldrdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd383c │ │ │ │ + bl 0xfebd37c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe93890c │ │ │ │ + blx 0xff138894 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl r9 │ │ │ │ + addeq r3, r9, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3890 │ │ │ │ + bl 0xfebd3818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1eb8960 │ │ │ │ + blx 0xfe6b88e8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008938be │ │ │ │ + addeq r3, r9, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38e4 │ │ │ │ + bl 0xfebd386c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x14389b4 │ │ │ │ + blx 0x1c3893c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #16 │ │ │ │ + addeq r3, r9, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3938 │ │ │ │ + bl 0xfebd38c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x9b8a08 │ │ │ │ + blx 0x11b8990 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl r8 │ │ │ │ + addeq r3, r9, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd398c │ │ │ │ + bl 0xfebd3914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9faf0a7 │ │ │ │ + blx 0x7389e4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #15 │ │ │ │ + addeq r3, r9, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39e0 │ │ │ │ + bl 0xfebd3968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9d0f0a7 │ │ │ │ + @ instruction: 0xf9f0f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #14 │ │ │ │ + addeq r3, r9, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a34 │ │ │ │ + bl 0xfebd39bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9a6f0a7 │ │ │ │ + @ instruction: 0xf9c6f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl r7 │ │ │ │ + umulleq r3, r9, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a88 │ │ │ │ + bl 0xfebd3a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf97cf0a7 │ │ │ │ + @ instruction: 0xf99cf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr #13 │ │ │ │ + addeq r3, r9, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3adc │ │ │ │ + bl 0xfebd3a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf952f0a7 │ │ │ │ + @ instruction: 0xf972f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror r6 │ │ │ │ + addeq r3, r9, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b30 │ │ │ │ + bl 0xfebd3ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf928f0a7 │ │ │ │ + @ instruction: 0xf948f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl r6 │ │ │ │ + umulleq r3, r9, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b84 │ │ │ │ + bl 0xfebd3b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8fef0a7 │ │ │ │ + @ instruction: 0xf91ef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr #11 │ │ │ │ + addeq r3, r9, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3bd8 │ │ │ │ + bl 0xfebd3b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8d4f0a7 │ │ │ │ + @ instruction: 0xf8f4f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror r5 │ │ │ │ + addeq r3, r9, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3c2c │ │ │ │ + bl 0xfebd3bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8aaf0a7 │ │ │ │ + @ instruction: 0xf8caf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #10 │ │ │ │ + umulleq r3, r9, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c80 │ │ │ │ + bl 0xfebd3c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsl #17 │ │ │ │ + andlt pc, r3, r3, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, asr #9 │ │ │ │ + addeq r3, r9, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3cd0 │ │ │ │ + bl 0xfebd3c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, asr r8 @ │ │ │ │ + andlt pc, r3, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, ror r4 │ │ │ │ + strdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d20 │ │ │ │ + bl 0xfebd3ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsr r8 @ │ │ │ │ + andlt pc, r3, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, lsr #8 │ │ │ │ + addeq r3, r9, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d70 │ │ │ │ + bl 0xfebd3cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsl #16 │ │ │ │ + andlt pc, r3, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3dc0 │ │ │ │ + bl 0xfebd3d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q0, d24 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ - @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror #31 │ │ │ │ + @ instruction: 0xf0a76808 │ │ │ │ + andlt pc, r3, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, lsl #7 │ │ │ │ + addeq r3, r9, r6, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e10 │ │ │ │ + bl 0xfebd3d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003ffbb │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, lsr r3 │ │ │ │ + @ instruction: 0x008933b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e60 │ │ │ │ + bl 0xfebd3de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, r3, pc @ │ │ │ │ + @ instruction: 0xb003ffb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, ror #5 │ │ │ │ + addeq r3, r9, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3eb0 │ │ │ │ + bl 0xfebd3e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror #30 │ │ │ │ + andlt pc, r3, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r3, r9, lr, r2 │ │ │ │ + addeq r3, r9, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f00 │ │ │ │ + bl 0xfebd3e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr #30 │ │ │ │ + andlt pc, r3, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, asr #4 │ │ │ │ + addeq r3, r9, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f50 │ │ │ │ + bl 0xfebd3ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl pc @ │ │ │ │ + andlt pc, r3, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3fa0 │ │ │ │ + bl 0xfebd3f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, lsr #3 │ │ │ │ + addeq r3, r9, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ff0 │ │ │ │ + bl 0xfebd3f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr #29 │ │ │ │ + andlt pc, r3, fp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, asr r1 │ │ │ │ + ldrdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4040 │ │ │ │ + bl 0xfebd3fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr #29 │ │ │ │ + andlt pc, r3, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, lsl #2 │ │ │ │ + addeq r3, r9, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4090 │ │ │ │ + bl 0xfebd4018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror lr @ │ │ │ │ + mullt r3, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40e0 │ │ │ │ + bl 0xfebd4068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr lr @ │ │ │ │ + andlt pc, r3, r3, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, rrx │ │ │ │ + addeq r3, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4130 │ │ │ │ + bl 0xfebd40b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr #28 │ │ │ │ + andlt pc, r3, fp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, lr, lsl r0 │ │ │ │ + umulleq r3, r9, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4180 │ │ │ │ + bl 0xfebd4108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsl #28 │ │ │ │ + andlt pc, r3, r3, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, asr #31 │ │ │ │ + addeq r3, r9, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd41d0 │ │ │ │ + bl 0xfebd4158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, ror pc │ │ │ │ + strdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4220 │ │ │ │ + bl 0xfebd41a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003fdb3 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, lsr #30 │ │ │ │ + addeq r2, r9, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4270 │ │ │ │ + bl 0xfebd41f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl #27 │ │ │ │ + andlt pc, r3, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r2, [r9], lr │ │ │ │ + addeq r2, r9, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42c0 │ │ │ │ + bl 0xfebd4248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror #26 │ │ │ │ + andlt pc, r3, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, lsl #29 │ │ │ │ + addeq r2, r9, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4310 │ │ │ │ + bl 0xfebd4298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr sp @ │ │ │ │ + andlt pc, r3, fp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, lsr lr │ │ │ │ + @ instruction: 0x00892eb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4360 │ │ │ │ + bl 0xfebd42e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsl sp @ │ │ │ │ + andlt pc, r3, r3, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, ror #27 │ │ │ │ + addeq r2, r9, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43b0 │ │ │ │ + bl 0xfebd4338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror #25 │ │ │ │ + andlt pc, r3, fp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r2, r9, lr, sp │ │ │ │ + addeq r2, r9, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4400 │ │ │ │ + bl 0xfebd4388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr #25 │ │ │ │ + andlt pc, r3, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, asr #26 │ │ │ │ + addeq r2, r9, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4450 │ │ │ │ + bl 0xfebd43d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, fp, ip │ │ │ │ + @ instruction: 0xb003fcbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r9], lr │ │ │ │ + addeq r2, r9, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd44a0 │ │ │ │ + bl 0xfebd4428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror ip @ │ │ │ │ + mullt r3, r3, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, lsr #25 │ │ │ │ + addeq r2, r9, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd44f0 │ │ │ │ + bl 0xfebd4478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr #24 │ │ │ │ + andlt pc, r3, fp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, asr ip │ │ │ │ + ldrdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4540 │ │ │ │ + bl 0xfebd44c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr #24 │ │ │ │ + andlt pc, r3, r3, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, lsl #24 │ │ │ │ + addeq r2, r9, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4590 │ │ │ │ + bl 0xfebd4518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00892bbe │ │ │ │ + addeq r2, r9, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45e0 │ │ │ │ + bl 0xfebd4568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, ror #22 │ │ │ │ + addeq r2, r9, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4630 │ │ │ │ + bl 0xfebd45b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr #23 │ │ │ │ + andlt pc, r3, fp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, lr, lsl fp │ │ │ │ + umulleq r2, r9, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4680 │ │ │ │ + bl 0xfebd4608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe0b974e │ │ │ │ + blx 0xfe8b96d6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #21 │ │ │ │ + addeq r2, r9, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd46d4 │ │ │ │ + bl 0xfebd465c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x16397a2 │ │ │ │ + blx 0x1e3972a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror sl │ │ │ │ + strdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4728 │ │ │ │ + bl 0xfebd46b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xbb97f6 │ │ │ │ + blx 0x13b977e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr #20 │ │ │ │ + umulleq r2, r9, lr, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd477c │ │ │ │ + bl 0xfebd4704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x13984a │ │ │ │ + blx 0x9397d2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, sl, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd47d0 │ │ │ │ + bl 0xfebd4758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff6b989c │ │ │ │ + blx 0xffeb9824 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror r9 │ │ │ │ + strdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4824 │ │ │ │ + bl 0xfebd47ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfec398f0 │ │ │ │ + blx 0xff439878 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr #18 │ │ │ │ + addeq r2, r9, r2, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4878 │ │ │ │ + bl 0xfebd4800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe1b9944 │ │ │ │ + blx 0xfe9b98cc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd48cc │ │ │ │ + bl 0xfebd4854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1739998 │ │ │ │ + blx 0x1f39920 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl #17 │ │ │ │ + strdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4920 │ │ │ │ + bl 0xfebd48a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xcb99ec │ │ │ │ + blx 0x14b9974 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr #16 │ │ │ │ + addeq r2, r9, r6, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4974 │ │ │ │ + bl 0xfebd48fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x239a40 │ │ │ │ + blx 0xa399c8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49c8 │ │ │ │ + bl 0xfebd4950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9dcf0a6 │ │ │ │ + @ instruction: 0xf9fcf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #15 │ │ │ │ + strdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a1c │ │ │ │ + bl 0xfebd49a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b2f0a6 │ │ │ │ + @ instruction: 0xf9d2f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr r7 │ │ │ │ + addeq r2, r9, sl, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a70 │ │ │ │ + bl 0xfebd49f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf988f0a6 │ │ │ │ + @ instruction: 0xf9a8f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], lr │ │ │ │ + addeq r2, r9, r6, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ac4 │ │ │ │ + bl 0xfebd4a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf95ef0a6 │ │ │ │ + @ instruction: 0xf97ef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #13 │ │ │ │ + addeq r2, r9, r2, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b18 │ │ │ │ + bl 0xfebd4aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf934f0a6 │ │ │ │ + @ instruction: 0xf954f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr r6 │ │ │ │ + addeq r2, r9, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b6c │ │ │ │ + bl 0xfebd4af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90af0a6 │ │ │ │ + @ instruction: 0xf92af0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror #11 │ │ │ │ + addeq r2, r9, sl, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4bc0 │ │ │ │ + bl 0xfebd4b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e0f0a6 │ │ │ │ + @ instruction: 0xf900f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl #11 │ │ │ │ + addeq r2, r9, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c14 │ │ │ │ + bl 0xfebd4b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b6f0a6 │ │ │ │ + @ instruction: 0xf8d6f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr r5 │ │ │ │ + @ instruction: 0x008925b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c68 │ │ │ │ + bl 0xfebd4bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf88cf0a6 │ │ │ │ + @ instruction: 0xf8acf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #9 │ │ │ │ + addeq r2, r9, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4cbc │ │ │ │ + bl 0xfebd4c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf862f0a6 │ │ │ │ + @ instruction: 0xf882f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, r2, r4 │ │ │ │ + addeq r2, r9, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d10 │ │ │ │ + bl 0xfebd4c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf838f0a6 │ │ │ │ + @ instruction: 0xf858f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr r4 │ │ │ │ + @ instruction: 0x008924b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d64 │ │ │ │ + bl 0xfebd4cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf80ef0a6 │ │ │ │ + @ instruction: 0xf82ef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror #7 │ │ │ │ + addeq r2, r9, r2, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4db8 │ │ │ │ + bl 0xfebd4d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe4f0a5 │ │ │ │ + @ instruction: 0xf804f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, r6, r3 │ │ │ │ + addeq r2, r9, lr, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e0c │ │ │ │ + bl 0xfebd4d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffbaf0a5 │ │ │ │ + @ instruction: 0xffdaf0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr #6 │ │ │ │ + @ instruction: 0x008923ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e60 │ │ │ │ + bl 0xfebd4de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff90f0a5 │ │ │ │ + @ instruction: 0xffb0f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror #5 │ │ │ │ + addeq r2, r9, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4eb4 │ │ │ │ + bl 0xfebd4e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff66f0a5 │ │ │ │ + @ instruction: 0xff86f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, sl, r2 │ │ │ │ + addeq r2, r9, r2, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f08 │ │ │ │ + bl 0xfebd4e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff3cf0a5 │ │ │ │ + @ instruction: 0xff5cf0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr #4 │ │ │ │ + @ instruction: 0x008922be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f5c │ │ │ │ + bl 0xfebd4ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff12f0a5 │ │ │ │ + @ instruction: 0xff32f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, sl, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4fb0 │ │ │ │ + bl 0xfebd4f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr8, cr5, {5} │ │ │ │ + @ instruction: 0xff08f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, lr, r1 │ │ │ │ + addeq r2, r9, r6, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5004 │ │ │ │ + bl 0xfebd4f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 11, cr15, cr14, cr5, {5} │ │ │ │ + cdp2 0, 13, cr15, cr14, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr #2 │ │ │ │ + addeq r2, r9, r2, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5058 │ │ │ │ + bl 0xfebd4fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr4, cr5, {5} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd50ac │ │ │ │ + bl 0xfebd5034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr10, cr5, {5} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr #1 │ │ │ │ + addeq r2, r9, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5100 │ │ │ │ + bl 0xfebd5088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr0, cr5, {5} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #32 │ │ │ │ + addeq r2, r9, r6, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5154 │ │ │ │ + bl 0xfebd50dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r9], sl │ │ │ │ + addeq r2, r9, r2, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd51a8 │ │ │ │ + bl 0xfebd5130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r7, asr #28 │ │ │ │ + andlt pc, r4, r7, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsr #31 │ │ │ │ + addeq r2, r9, lr, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5204 │ │ │ │ + bl 0xfebd518c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r9, lsl lr @ │ │ │ │ + andlt pc, r4, r9, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, asr #30 │ │ │ │ + addeq r1, r9, r2, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5260 │ │ │ │ + bl 0xfebd51e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d21, d20, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, fp, ror #27 │ │ │ │ + andlt pc, r4, fp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, ror #29 │ │ │ │ + addeq r1, r9, r6, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd52bc │ │ │ │ + bl 0xfebd5244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - @ instruction: 0xb004fdbd │ │ │ │ + ldrdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r1, r9, r2, lr │ │ │ │ + addeq r1, r9, sl, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5318 │ │ │ │ + bl 0xfebd52a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, pc, lsl #27 │ │ │ │ + andlt pc, r4, pc, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsr lr │ │ │ │ + addeq r1, r9, lr, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5374 │ │ │ │ + bl 0xfebd52fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r1, ror #26 │ │ │ │ + andlt pc, r4, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], sl │ │ │ │ + addeq r1, r9, r2, asr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r2, r7, ip, sp, pc} │ │ │ │ streq pc, [r1], #-256 @ 0xffffff00 │ │ │ │ ldrcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ @@ -112569,257 +112539,256 @@ │ │ │ │ @ instruction: 0xf8dd4620 │ │ │ │ @ instruction: 0x460f903c │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ strls r9, [r0, #-3597] @ 0xfffff1f3 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0ba9301 │ │ │ │ - bl 0xfedfd910 │ │ │ │ + bl 0xfedfd918 │ │ │ │ strtmi r0, [r0], -sl, lsl #10 │ │ │ │ - bl 0x1a0fafc │ │ │ │ + bl 0x1a0fa84 │ │ │ │ ldrtmi r0, [r9], -r6, asr #12 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strpl lr, [ip], -sp, asr #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - svclt 0x0000bec3 │ │ │ │ + svclt 0x0000bee3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r6, r3, r6, lsl #14 │ │ │ │ @ instruction: 0xce08e9dd │ │ │ │ - b 0x144ec18 │ │ │ │ + b 0x144eba0 │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ - bl 0x1a71a6c │ │ │ │ + bl 0x1a719f4 │ │ │ │ strmi r0, [r0, #1095]! @ 0x447 │ │ │ │ adcmi fp, fp, #8, 30 │ │ │ │ mvnsmi fp, #4, 30 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, r8, r9, lr}^ │ │ │ │ pop {r1, r2, sl, ip, lr} │ │ │ │ @ instruction: 0xf0ba41f0 │ │ │ │ - svclt 0x0000bea7 │ │ │ │ + svclt 0x0000bec7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa680 │ │ │ │ + beq 0xfa608 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a78c │ │ │ │ + b 0x166a714 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrrc2 0, 11, pc, r6, cr10 @ │ │ │ │ + ldc2l 0, cr15, [r6], #-744 @ 0xfffffd18 │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfb50 │ │ │ │ + bl 0x19cfad8 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - andscs fp, r0, r9, ror #28 │ │ │ │ + andscs fp, r0, r9, lsl #29 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - mrclt 0, 2, APSR_nzcv, cr10, cr10, {5} │ │ │ │ + mrclt 0, 3, APSR_nzcv, cr10, cr10, {5} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ ldmib sp, {r1, r2, r6, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r3, r8, fp, pc}^ │ │ │ │ lslslt r5, lr, #14 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr}^ │ │ │ │ strtmi r0, [r1], -r0, lsl #2 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ba5702 │ │ │ │ - @ instruction: 0x4630fc1b │ │ │ │ + @ instruction: 0x4630fc3b │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ strls r9, [lr, #-1807] @ 0xfffff8f1 │ │ │ │ stmdbhi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba43f0 │ │ │ │ - rscscs fp, pc, pc, lsl sp @ │ │ │ │ + rscscs fp, pc, pc, lsr sp @ │ │ │ │ strb r2, [r8, r0, lsl #2]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa76c │ │ │ │ + beq 0xfa6f4 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a878 │ │ │ │ + b 0x166a800 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xff8ba696 │ │ │ │ + stc2 0, cr15, [r0], {186} @ 0xba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfc3c │ │ │ │ + bl 0x19cfbc4 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - andscs fp, r0, r9, asr #26 │ │ │ │ + andscs fp, r0, r9, ror #26 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [sl, #-744]! @ 0xfffffd18 │ │ │ │ + ldcllt 0, cr15, [sl, #-744] @ 0xfffffd18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - mrclt 0, 6, APSR_nzcv, cr12, cr9, {5} │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr12, cr9, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebd55fc │ │ │ │ + bl 0xfebd5584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - vcge.s8 d16, d5, d19 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6440333 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1bc9000 │ │ │ │ - svclt 0x0000fd3f │ │ │ │ + svclt 0x0000fd5f │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x181448 │ │ │ │ - blx 0x3a5840 │ │ │ │ + blls 0x1813d0 │ │ │ │ + blx 0x3a57c8 │ │ │ │ subsmi pc, ip, #0, 24 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ strbeq lr, [r5, #-2917] @ 0xfffff49b │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ svclt 0x000845ae │ │ │ │ andle r4, r5, r4, lsr #11 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 0, cr15, [r8, #-744] @ 0xfffffd18 │ │ │ │ + stclt 0, cr15, [r8, #-744]! @ 0xfffffd18 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ pop {r2, r8, sl, lr} │ │ │ │ @ instruction: 0xf0b94070 │ │ │ │ - svclt 0x0000bea5 │ │ │ │ + svclt 0x0000bec5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd566c │ │ │ │ + bl 0xfebd55f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - mcrr2 0, 10, pc, r4, cr4 @ │ │ │ │ + stc2l 0, cr15, [r4], #-656 @ 0xfffffd70 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [ip, #-680]! @ 0xfffffd58 │ │ │ │ - blcs 0x11a360 │ │ │ │ + ldc2l 0, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ + blcs 0x11a2e8 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf0a52508 │ │ │ │ - tstpcs r0, #15269888 @ p-variant is OBSOLETE @ 0xe90000 │ │ │ │ + tstpcs r0, #147456 @ p-variant is OBSOLETE @ 0x24000 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xff92f0a9 │ │ │ │ + @ instruction: 0xffb2f0a9 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dd4070 │ │ │ │ - blcc 0x1adfdc │ │ │ │ + blcc 0x1adfd4 │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf8d2f0a5 │ │ │ │ + @ instruction: 0xf8f2f0a5 │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0a99500 │ │ │ │ - @ instruction: 0xe7e7ff7b │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blmi 0x13e9a8 │ │ │ │ + @ instruction: 0xe7e7ff9b │ │ │ │ + @ instruction: 0xf6442000 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ + blmi 0x13e930 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1bc5243 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ - eorseq r8, r3, r8, asr #19 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - @ instruction: 0xf3c13342 │ │ │ │ - ldrlt r5, [r0], #-3074 @ 0xfffff3fe │ │ │ │ - umaalvs r4, r3, r3, r0 │ │ │ │ - bl 0x100940 │ │ │ │ - @ instruction: 0xf003024c │ │ │ │ + svclt 0x0000fcf1 │ │ │ │ + mlaseq r3, r0, r9, r8 │ │ │ │ + vmvn.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + andcs r5, r1, #33554432 @ 0x2000000 │ │ │ │ + movwcc pc, #961 @ 0x3c1 @ │ │ │ │ + subeq lr, r4, #2048 @ 0x800 │ │ │ │ + stmdbeq fp, {r0, r1, r6, r8, sp, lr} │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + vmlal.u , d1, d2[0] │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - strcs r4, [r0], #-3138 @ 0xfffff3be │ │ │ │ + strcs r1, [r0, #-1088] @ 0xfffffbc0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs r6, r2, r4, lsl #1 │ │ │ │ - strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vmla.f q11, , d0[1] │ │ │ │ - @ instruction: 0xf85d1140 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - orrvs r3, r1, r3, lsl #4 │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + addvs r0, r5, r2, asr r0 │ │ │ │ + sbcvs r6, r3, r4, lsl #3 │ │ │ │ + subvs fp, r2, r0, lsr ip │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stcpl 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ + andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ + stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strcs r3, [r1], #-513 @ 0xfffffdff │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + bl 0x18adf4 │ │ │ │ + @ instruction: 0xf003044c │ │ │ │ + andvs r0, r4, r8, lsl #6 │ │ │ │ + strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ + vaddw.u8 q11, , d4 │ │ │ │ + vmls.i q10, , d2[0] │ │ │ │ + @ instruction: 0x43233500 │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + qdaddvs r0, r2, r5 │ │ │ │ + ldclt 0, cr6, [r0], #-780 @ 0xfffffcf4 │ │ │ │ + tstvs r1, r2, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmvn.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - andcs r5, r1, #134217728 @ 0x8000000 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - strcc pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - addsmi r6, r4, r5, asr #2 │ │ │ │ - subeq lr, r3, #2048 @ 0x800 │ │ │ │ - stmib r0, {r0, r1, r3, r8, fp}^ │ │ │ │ - @ instruction: 0xf0032400 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - vsubl.u8 q10, d1, d0 │ │ │ │ - b 0x113f688 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andcc r1, r1, #64, 2 │ │ │ │ - sbcvs r6, r3, r4, lsl #2 │ │ │ │ - orrvs fp, r1, r0, lsr ip │ │ │ │ - andcs r6, r0, r2, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - subseq r2, r2, r0, lsl #8 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs r6, r2, r4, asr #32 │ │ │ │ - strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - @ instruction: 0xf85d1140 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - cmpvs r1, r2, lsl #4 │ │ │ │ + vaddl.u8 q11, d17, d3 │ │ │ │ + @ instruction: 0xf3c13342 │ │ │ │ + strcs r3, [r0], #-512 @ 0xfffffe00 │ │ │ │ + qaddvs r0, fp, r2 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + @ instruction: 0xf85d1240 │ │ │ │ + @ instruction: 0xf3c14b04 │ │ │ │ + cmpvs r2, r2, asr #2 │ │ │ │ + andvs r6, r3, r1, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ @@ -112828,1265 +112797,1264 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs r4, r3, sl, lsl #6 │ │ │ │ movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ - andeq pc, r1, #1 │ │ │ │ - movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ - streq pc, [r8], #-4 │ │ │ │ - stmdbeq sl, {r1, r6, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf002431c │ │ │ │ + ldrtlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + stmdbeq sl, {r1, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf0024323 │ │ │ │ vsubl.u8 q8, d1, d2 │ │ │ │ - vsubw.u8 , , d0 │ │ │ │ - tstmi sl, #809500672 @ 0x30400000 │ │ │ │ - @ instruction: 0xf003088b │ │ │ │ - tstvs r2, r8, lsl #6 │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - tstmi r3, #197 @ 0xc5 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - ldclt 1, cr3, [r0], #-4 │ │ │ │ + andvs r1, r3, r0, lsl #8 │ │ │ │ + @ instruction: 0xf001088b │ │ │ │ + @ instruction: 0x43220501 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strbne pc, [r1], #961 @ 0x3c1 @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + cmpvs r5, fp, lsl #6 │ │ │ │ + smlabtvs r2, r4, r0, r6 │ │ │ │ + subvs fp, r3, r0, lsr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0020e42 │ │ │ │ - blx 0x37eea0 │ │ │ │ - tstpvs r3, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ + subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + subeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - vsubw.u8 , , d1 │ │ │ │ - movwmi r3, #41282 @ 0xa142 │ │ │ │ - andvs r6, r2, r3, asr #1 │ │ │ │ - movteq lr, #60172 @ 0xeb0c │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ + @ instruction: 0xf003098b │ │ │ │ + andvs r0, r2, r2, lsl #6 │ │ │ │ + andeq lr, ip, #4096 @ 0x1000 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ + vpmax.u8 d15, d3, d12 │ │ │ │ + andcs r6, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf85d0c00 │ │ │ │ - svclt 0x0000fb04 │ │ │ │ - strlt r0, [r0, #-2442] @ 0xfffff676 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - blx 0x37f2f0 │ │ │ │ - sbcvs pc, r2, r2, lsl #4 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001098b │ │ │ │ + @ instruction: 0xf0030201 │ │ │ │ + @ instruction: 0xf04f0302 │ │ │ │ + tstmi r3, #256 @ 0x100 │ │ │ │ submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vpmax.u8 d15, d3, d12 │ │ │ │ + stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vmlal.u , d1, d2[0] │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - andvs r6, r3, r1, lsl #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1bc872 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + stmib r0, {r0, r1, sp, lr}^ │ │ │ │ + andcs r2, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ andeq pc, pc, #1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2101 │ │ │ │ - sbcvs r4, r3, r4, lsl #22 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bc80c │ │ │ │ + andvs r6, r1, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113ef80 │ │ │ │ + b 0x113eef8 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r3, r2, asr #2 │ │ │ │ - andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ + subvs r4, r2, r2, asr #2 │ │ │ │ + andvs r6, r1, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + stcleq 4, cr11, [sl], {16} │ │ │ │ + strvc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + @ instruction: 0xf1c4088b │ │ │ │ + @ instruction: 0xf0020402 │ │ │ │ + addvs r0, r4, r8, lsl #4 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0x43230442 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + blmi 0x1bc878 │ │ │ │ + stmib r0, {r1, r6, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - b 0x112b7b0 │ │ │ │ + b 0x112b764 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ + @ instruction: 0xf0035401 │ │ │ │ stmib r0, {r3, r8, r9}^ │ │ │ │ - vraddhn.i16 d18, , q0 │ │ │ │ - vsubl.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1c23142 │ │ │ │ - movwmi r0, #45570 @ 0xb202 │ │ │ │ - blmi 0x1bc904 │ │ │ │ - movwcs lr, #10688 @ 0x29c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - @ instruction: 0xf0024442 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - subvs r0, r4, r8, lsl #6 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andvs r4, r3, r2, lsl #4 │ │ │ │ - blmi 0x1bc948 │ │ │ │ + vsubl.u8 q10, d1, d2 │ │ │ │ + @ instruction: 0xf85d0242 │ │ │ │ + tstmi r3, #4, 22 @ 0x1000 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + smlabtcc r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113f030 │ │ │ │ + b 0x113efa0 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ stmib r0, {r0, r7, r8, lr}^ │ │ │ │ addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - addvs r0, r3, sl, asr #25 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0034142 │ │ │ │ - b 0x10ff44c │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + streq pc, [pc], #-1 @ 0x7e794 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + addvs r4, r4, fp, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1bc91c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf0010cca │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x1100c84 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - subvs r5, r3, r1, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + streq pc, [pc], #-1 @ 0x7e7d0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bc954 │ │ │ │ + andvs r6, r3, r1, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + strcc r7, [r1], #-1024 @ 0xfffffc00 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlabtvc r0, r1, r3, pc @ │ │ │ │ - tstcc r1, r3, lsr #6 │ │ │ │ - blmi 0x1bca24 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + vmls.i q8, , d2[0] │ │ │ │ + @ instruction: 0x43223142 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0x0ccb090a │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0030442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + sbcvs r5, r4, r1, lsl #8 │ │ │ │ strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf85d5101 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - subvs r2, r3, r2, lsl #2 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + blmi 0x1bc9e4 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - sbcvs r0, r2, r8, lsl #8 │ │ │ │ - tstmi ip, #163840 @ 0x28000 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf003088b │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - movwmi r0, #45378 @ 0xb142 │ │ │ │ - blmi 0x1bcab0 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + andcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + addvs r6, r3, r2, asr #1 │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - tstcc r1, r3, lsr #6 │ │ │ │ - blmi 0x1bcaf4 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x114f4d8 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf0010cca │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x1100dd4 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlabtvc r0, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf1c14313 │ │ │ │ - subvs r0, r3, r2, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + strcc r5, [r1], #-1024 @ 0xfffffc00 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + vmls.i q8, , d2[0] │ │ │ │ + @ instruction: 0x43223142 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + streq pc, [pc], #-1 @ 0x7e920 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + vraddhn.i16 d23, , q0 │ │ │ │ + @ instruction: 0xf1c43142 │ │ │ │ + movwmi r0, #46082 @ 0xb402 │ │ │ │ + subvs r6, r2, r4, asr #1 │ │ │ │ + blmi 0x1bcab0 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + @ instruction: 0xf1c45400 │ │ │ │ + @ instruction: 0xf0020402 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + sbcvs r0, r4, r8, lsl #6 │ │ │ │ strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf1c14323 │ │ │ │ - @ instruction: 0xf85d0102 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - sbcvs r3, r1, r1, lsl #4 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + blmi 0x1bcaf4 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + sbcvs r5, r4, r1, lsl #8 │ │ │ │ strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf85d5101 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - subvs r2, r3, r2, lsl #2 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + blmi 0x1bcb3c │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - vraddhn.i16 d18, , q1 │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.u8 d15, d4, d17 │ │ │ │ - stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r6, #45252 @ 0xb0c4 │ │ │ │ - blmi 0x1bcc00 │ │ │ │ - smlawteq r0, ip, r1, pc @ │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #46081 @ 0xb401 │ │ │ │ - @ instruction: 0xf1cc60c4 │ │ │ │ - @ instruction: 0xf85d0110 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - addvs r2, r1, r0, lsl #6 │ │ │ │ + strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ + movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ + vpmax.s8 d15, d4, d17 │ │ │ │ + msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ + strcc lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0023c42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf0030142 │ │ │ │ + movwmi r0, #41736 @ 0xa308 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + blmi 0x1bcb80 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0xf1c32401 │ │ │ │ + stmib r0, {r4, r8, r9}^ │ │ │ │ + stcleq 4, cr3, [fp], {2} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x114f670 │ │ │ │ + @ instruction: 0xf85d030c │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0xf1c32400 │ │ │ │ + stmib r0, {r3, r8, r9}^ │ │ │ │ + stcleq 4, cr3, [fp], {2} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #46080 @ 0xb400 │ │ │ │ - @ instruction: 0xf1cc60c4 │ │ │ │ - @ instruction: 0xf85d0108 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x114f6b0 │ │ │ │ + @ instruction: 0xf85d030c │ │ │ │ stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - addvs r2, r1, r0, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movwcs fp, #5136 @ 0x1410 │ │ │ │ - sbcvs r0, r3, sl, asr #25 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ + stmeq sl, {r4, sl, sp} │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0020c42 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - ldrcs r3, [r0], #-322 @ 0xfffffebe │ │ │ │ - b 0x114f76c │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bccc4 │ │ │ │ + b 0x110afc8 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + blmi 0x1bcc3c │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ movwcs fp, #1040 @ 0x410 │ │ │ │ - stcleq 4, cr2, [sl], {8} │ │ │ │ - stmeq fp, {r0, r1, r6, r7, sp, lr} │ │ │ │ - eormi r4, r3, r2, lsr #32 │ │ │ │ + stmeq sl, {r3, sl, sp} │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + eormi r0, r2, fp, asr #25 │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r4, sl, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bccfc │ │ │ │ + vaddl.u8 q10, d1, d19 │ │ │ │ + b 0x110b000 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + blmi 0x1bcc74 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - vraddhn.i16 d18, , q1 │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.u8 d15, d4, d17 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vsubl.u8 q9, d1, d2 │ │ │ │ + ldrlt r0, [r0], #-3138 @ 0xfffff3be │ │ │ │ + strmi pc, [r4], #-961 @ 0xfffffc3f │ │ │ │ + vpmax.u8 d15, d2, d17 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtmi r4, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ - addvs r4, r1, r4, lsl #22 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + blmi 0x1bccb4 │ │ │ │ + andvs r4, r3, fp, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x1147bf8 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r4, r3, lsl #2 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcd78 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r2, #45569 @ 0xb201 │ │ │ │ + andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x1147c30 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r4, r2, lsl #2 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcdb4 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movwmi r2, #45568 @ 0xb200 │ │ │ │ + andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r2, #46080 @ 0xb400 │ │ │ │ stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ + @ instruction: 0xf85d3200 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - stmeq fp, {r1, r6, sl, fp, ip, sp} │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - b 0x114f2a4 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r1, lsl #2 │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0024481 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x110b120 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bcd98 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5ebc │ │ │ │ + bl 0xfebd5e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r4], {164} @ 0xa4 │ │ │ │ + ldc2l 0, cr15, [r8], #656 @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, lsl #31 │ │ │ │ + andlt pc, r4, pc, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, ror r2 │ │ │ │ + strdeq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f1c │ │ │ │ + bl 0xfebd5e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2 0, cr15, [r4], #656 @ 0x290 │ │ │ │ + stc2l 0, cr15, [r8], {164} @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, asr pc @ │ │ │ │ + andlt pc, r4, pc, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsl r2 │ │ │ │ + umulleq r1, r9, lr, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f7c │ │ │ │ + bl 0xfebd5efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r4], #-656 @ 0xfffffd70 │ │ │ │ + ldc2 0, cr15, [r8], {164} @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, lsr #30 │ │ │ │ + andlt pc, r4, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008911be │ │ │ │ + addeq r1, r9, lr, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5fdc │ │ │ │ + bl 0xfebd5f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - mcrr2 0, 10, pc, r4, cr4 @ │ │ │ │ + stc2l 0, cr15, [r8], #-656 @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - strdlt pc, [r4], -fp │ │ │ │ + andlt pc, r4, pc, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, asr r1 │ │ │ │ + ldrdeq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd603c │ │ │ │ + bl 0xfebd5fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4], {164} @ 0xa4 │ │ │ │ + ldc2 0, cr15, [r8], #-656 @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, asr #29 │ │ │ │ + andlt pc, r4, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r1, [r9], lr │ │ │ │ + addeq r1, r9, lr, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd609c │ │ │ │ + bl 0xfebd601c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xff9bb142 │ │ │ │ + stc2 0, cr15, [r8], {164} @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, fp, lr │ │ │ │ + @ instruction: 0xb004febf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r1, r9, lr, r0 │ │ │ │ + addeq r1, r9, lr, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd60fc │ │ │ │ + bl 0xfebd607c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfedbb1a2 │ │ │ │ + blx 0xff6bb122 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, ror #28 │ │ │ │ + andlt pc, r4, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsr r0 │ │ │ │ + strheq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd615c │ │ │ │ + bl 0xfebd60dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1bb202 │ │ │ │ + blx 0xfeabb182 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, lsr lr @ │ │ │ │ + andlt pc, r4, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r0, [r9], lr │ │ │ │ + addeq r1, r9, lr, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd61bc │ │ │ │ + bl 0xfebd613c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0x14bb26a │ │ │ │ + blx 0x1dbb1ea │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r7, lsl #28 │ │ │ │ + andlt pc, r4, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, ror pc │ │ │ │ + strdeq r0, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6224 │ │ │ │ + bl 0xfebd61a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0x7bb2d2 │ │ │ │ + blx 0x10bb252 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - ldrdlt pc, [r4], -r3 │ │ │ │ + strdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, lsl #30 │ │ │ │ + addeq r0, r9, lr, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd628c │ │ │ │ + bl 0xfebd620c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0xffabb338 │ │ │ │ + blx 0x3bb2ba │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, pc, sp @ │ │ │ │ + andlt pc, r4, r3, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsr #29 │ │ │ │ + addeq r0, r9, r6, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd62f4 │ │ │ │ + bl 0xfebd6274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0xfedbb3a0 │ │ │ │ + blx 0xff6bb320 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, ror #26 │ │ │ │ + andlt pc, r4, pc, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, lsr lr │ │ │ │ + @ instruction: 0x00890ebe │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd635c │ │ │ │ + bl 0xfebd62dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - blx 0xfe0bb408 │ │ │ │ + blx 0xfe9bb388 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r7, lsr sp @ │ │ │ │ + andlt pc, r4, fp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r0, [r9], r6 │ │ │ │ + addeq r0, r9, r6, asr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd63c4 │ │ │ │ + bl 0xfebd6344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - blx 0x13bb470 │ │ │ │ + blx 0x1cbb3f0 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, lsl #26 │ │ │ │ + andlt pc, r4, r7, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, ror #26 │ │ │ │ + addeq r0, r9, lr, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd642c │ │ │ │ + bl 0xfebd63ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0x6bb4d8 │ │ │ │ + blx 0xfbb458 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, asr #25 │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsl #26 │ │ │ │ + addeq r0, r9, r6, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6494 │ │ │ │ + bl 0xfebd6414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9e4f0a4 │ │ │ │ + blx 0x2bb4c0 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, fp, ip │ │ │ │ + @ instruction: 0xb004fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r0, r9, lr, ip │ │ │ │ + addeq r0, r9, lr, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ stmvs fp, {r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf023460e │ │ │ │ - blcs 0x3bff1c │ │ │ │ + blcs 0x3bfe9c │ │ │ │ svcvs 0x0083d017 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0xdc192b02 │ │ │ │ - blle 0x709f28 │ │ │ │ + blle 0x709ea8 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0xcdf6c │ │ │ │ + blcs 0xcdeec │ │ │ │ strtmi sp, [r8], -r4, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0x6bd2fe │ │ │ │ + blx 0xebd27e │ │ │ │ strb r2, [r0, r1]! │ │ │ │ vtst.8 d22, d7, d23 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a32995 │ │ │ │ - @ instruction: 0xf107fd2b │ │ │ │ + @ instruction: 0xf107fd4f │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d6fe45 │ │ │ │ + @ instruction: 0xf8d6fe69 │ │ │ │ @ instruction: 0xf0a38004 │ │ │ │ - @ instruction: 0x4607fcb7 │ │ │ │ + @ instruction: 0x4607fcdb │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d6ff7f │ │ │ │ + @ instruction: 0xf8d6ff9f │ │ │ │ @ instruction: 0xf0a3b008 │ │ │ │ - strmi pc, [r1], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4601fcd1 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d9ff75 │ │ │ │ + @ instruction: 0xf8d9ff95 │ │ │ │ ldmdbvs r0!, {ip, pc} │ │ │ │ - @ instruction: 0xf95cf0a4 │ │ │ │ + @ instruction: 0xf980f0a4 │ │ │ │ @ instruction: 0x4652463b │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ ldmdavs r1!, {r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xf816f7dd │ │ │ │ - blcs 0x9b288 │ │ │ │ + @ instruction: 0xf836f7dd │ │ │ │ + blcs 0x9b208 │ │ │ │ @ instruction: 0xf1a3d0a8 │ │ │ │ - blx 0xfed3fff8 │ │ │ │ + blx 0xfed3ff78 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r1, fp, lsr #15]! │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x3bfffc │ │ │ │ + blcs 0x3bff7c │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x4ca02c │ │ │ │ + blle 0x4c9fac │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a340c │ │ │ │ + blcc 0x1a338c │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e42100 │ │ │ │ - mulcs r1, pc, sl @ │ │ │ │ + @ instruction: 0x2001fabf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vtst.8 q11, , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107fca9 │ │ │ │ + @ instruction: 0xf107fccd │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - ldmdbvs r7!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [lr], {163} @ 0xa3 │ │ │ │ + ldmdbvs r7!, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stc2l 0, cr15, [r2], {163} @ 0xa3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r3, lsl #13 │ │ │ │ - ldc2 0, cr15, [r8, #668]! @ 0x29c │ │ │ │ - stc2l 0, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ + ldc2l 0, cr15, [ip, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [r4], {163} @ 0xa3 │ │ │ │ @ instruction: 0x460769b3 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, ip, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, ip, asr #2 │ │ │ │ @ instruction: 0xf0a42000 │ │ │ │ - @ instruction: 0xe01af8f3 │ │ │ │ + ands pc, sl, r7, lsl r9 @ │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ - ldc2 0, cr15, [sl], {163} @ 0xa3 │ │ │ │ + ldc2 0, cr15, [lr], #-652 @ 0xfffffd74 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - mcr2 7, 7, pc, cr2, cr12, {6} @ │ │ │ │ + @ instruction: 0xff02f7dc │ │ │ │ andls r6, r3, #3276800 @ 0x320000 │ │ │ │ - ldc2 0, cr15, [r0], {163} @ 0xa3 │ │ │ │ + ldc2 0, cr15, [r4], #-652 @ 0xfffffd74 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - mrc2 7, 6, pc, cr8, cr12, {6} │ │ │ │ + mrc2 7, 7, pc, cr8, cr12, {6} │ │ │ │ ldrtmi r9, [r8], -r3, lsl #18 │ │ │ │ strbmi r4, [r9], -sl, lsl #12 │ │ │ │ - @ instruction: 0xff74f0ac │ │ │ │ + @ instruction: 0xff98f0ac │ │ │ │ andls r4, r0, r8, lsr r6 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ strmi r1, [r8, r0]! │ │ │ │ - blx 0xfff3b79e │ │ │ │ + ldc2 0, cr15, [lr], {163} @ 0xa3 │ │ │ │ @ instruction: 0xf0a34680 │ │ │ │ - @ instruction: 0x4639fbf7 │ │ │ │ + @ instruction: 0x4639fc1b │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 0, 14, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - cdp2 0, 13, cr15, cr2, cr12, {5} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr12, {5} │ │ │ │ @ instruction: 0x46426871 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - ldmdavs r1!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff64f7dc │ │ │ │ - blcs 0x9b3cc │ │ │ │ + @ instruction: 0xff84f7dc │ │ │ │ + blcs 0x9b34c │ │ │ │ svcge 0x0078f43f │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ - blcc 0x1b9314 │ │ │ │ + blcc 0x1b9294 │ │ │ │ ldmible r7!, {r0, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xff4cf7fe │ │ │ │ + @ instruction: 0xff50f7fe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ - blvs 0xfe690d88 │ │ │ │ + blvs 0xfe690d08 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r8, cr11 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfed33660 │ │ │ │ + blx 0xfed335e0 │ │ │ │ stmdavs fp, {r1, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - blcs 0x241a90 │ │ │ │ + blcs 0x241a10 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ - bllt 0xfe67f59c │ │ │ │ - blcs 0x3d96c8 │ │ │ │ - blcs 0x4736a8 │ │ │ │ + bllt 0xfe67f51c │ │ │ │ + blcs 0x3d9648 │ │ │ │ + blcs 0x473628 │ │ │ │ movwcs sp, #4135 @ 0x1027 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ - blcs 0x11b458 │ │ │ │ - blcc 0x1b6a70 │ │ │ │ + blcs 0x11b3d8 │ │ │ │ + blcc 0x1b69f0 │ │ │ │ stmdale pc!, {r0, r8, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldrdlt pc, [r8, #137] @ 0x89 │ │ │ │ + biclt pc, r8, r3, lsl #18 │ │ │ │ @ instruction: 0xf0a36874 │ │ │ │ - strtmi pc, [r2], -r1, lsr #23 │ │ │ │ + strtmi pc, [r2], -r5, asr #23 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 d31, d23, d9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ - @ instruction: 0xf84cf0a4 │ │ │ │ + @ instruction: 0xf870f0a4 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ - bllt 0x1d59ab8 │ │ │ │ + bllt 0x1d59a38 │ │ │ │ stmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff44a214 │ │ │ │ + ble 0xff44a194 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - @ instruction: 0xe7e5f9bd │ │ │ │ - blcs 0x99a54 │ │ │ │ + ubfx pc, sp, #19, #6 │ │ │ │ + blcs 0x999d4 │ │ │ │ @ instruction: 0xe7e2d0bb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0xf0a40118 │ │ │ │ - andcs pc, r4, #1900544 @ 0x1d0000 │ │ │ │ + andcs pc, r4, #4259840 @ 0x410000 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 0, pc, cr4, cr12, {6} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr12, {6} @ │ │ │ │ @ instruction: 0x4642e7d2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2], #668 @ 0x29c │ │ │ │ + stc2 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ @ instruction: 0x46226871 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xe7c5fed3 │ │ │ │ + @ instruction: 0xe7c5fef3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee502d8 │ │ │ │ + blx 0xfee50258 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r3, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ andcs r8, r1, #240, 6 @ 0xc0000003 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11b564 │ │ │ │ - bcs 0xb679c │ │ │ │ + bcs 0x11b4e4 │ │ │ │ + bcs 0xb671c │ │ │ │ @ instruction: 0x4628db38 │ │ │ │ @ instruction: 0xf01b9301 │ │ │ │ - blls 0xfd810 │ │ │ │ + blls 0xfd838 │ │ │ │ ldmdbvs r2!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf803fa02 │ │ │ │ @ instruction: 0xb3ab68b3 │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - @ instruction: 0x4681fb7b │ │ │ │ + pkhbtmi pc, r1, pc, lsl #23 @ │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavs r1!, {r1, r4, r8} │ │ │ │ - ldc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [r6], #668 @ 0x29c │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [ip], #668 @ 0x29c │ │ │ │ strbmi r6, [r0], -r4, lsr #16 │ │ │ │ - @ instruction: 0xffb4f0a3 │ │ │ │ + @ instruction: 0xffd8f0a3 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ svcvs 0x00ab47b8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40338 │ │ │ │ + blx 0xfed402b8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9614 │ │ │ │ + bcc 0x1b9594 │ │ │ │ stmible r6, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - ldrb pc, [r2, sp, lsr #18]! @ │ │ │ │ + ldrb pc, [r2, sp, asr #18]! @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe550f74 │ │ │ │ + blvs 0xfe550ef4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00182d00 │ │ │ │ svclt 0x000a2b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ mrsle r2, (UNDEF: 6) │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - blcs 0x3d0fcc │ │ │ │ + blcs 0x3d0f4c │ │ │ │ svcvs 0x00a3d0f4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107990 │ │ │ │ - blcs 0xb67e0 │ │ │ │ + blcs 0x107910 │ │ │ │ + blcs 0xb6760 │ │ │ │ @ instruction: 0x4620db10 │ │ │ │ - @ instruction: 0xffe0f01a │ │ │ │ + @ instruction: 0xf80af01b │ │ │ │ andcs fp, r1, r0, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a1784 │ │ │ │ + blcc 0x1a1704 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - strb pc, [sl, r3, ror #17]! @ │ │ │ │ + strb pc, [sl, r3, lsl #18]! @ │ │ │ │ @ instruction: 0xf0a36837 │ │ │ │ - @ instruction: 0x4681fafb │ │ │ │ + pkhbtmi pc, r1, pc, lsl #22 @ │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - ldc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [r6], #-668 @ 0xfffffd64 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf0a3d019 │ │ │ │ - ldrbmi pc, [r2], -r1, lsl #21 @ │ │ │ │ + ldrbmi pc, [r2], -r5, lsr #21 @ │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - strbmi pc, [r9], -r9, asr #26 @ │ │ │ │ + strbmi pc, [r9], -r9, ror #26 @ │ │ │ │ @ instruction: 0x46426838 │ │ │ │ ldmvs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b981 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - @ instruction: 0xff20f0a3 │ │ │ │ + @ instruction: 0xff44f0a3 │ │ │ │ strb r4, [r8, r0, lsl #13]! │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0xe7eafe11 │ │ │ │ + @ instruction: 0xe7eafe15 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152478 │ │ │ │ - bvs 0x700674 │ │ │ │ + bl 0x1523f8 │ │ │ │ + bvs 0x7005f4 │ │ │ │ andcs lr, r0, lr, ror #14 │ │ │ │ - blmi 0x1bd9e8 │ │ │ │ + blmi 0x1bd968 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524b4 │ │ │ │ - blvs 0x7006b0 │ │ │ │ + bl 0x152434 │ │ │ │ + blvs 0x700630 │ │ │ │ andcs lr, r0, r0, asr r7 │ │ │ │ - blmi 0x1bda24 │ │ │ │ + blmi 0x1bd9a4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524f0 │ │ │ │ + bl 0x152470 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ - blmi 0x1bda60 │ │ │ │ + blmi 0x1bd9e0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15252c │ │ │ │ + bl 0x1524ac │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r4, lsl r7 │ │ │ │ - blmi 0x1bda9c │ │ │ │ + blmi 0x1bda1c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152568 │ │ │ │ + bl 0x1524e8 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -r6 │ │ │ │ - blmi 0x1bdad8 │ │ │ │ + blmi 0x1bda58 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1525a4 │ │ │ │ + bl 0x152524 │ │ │ │ svcvs 0x001a0382 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blmi 0x1bdb14 │ │ │ │ + blmi 0x1bda94 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -114102,104 +114070,104 @@ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a383f8 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107bf0 │ │ │ │ - blcs 0xb6a20 │ │ │ │ + blcs 0x107b70 │ │ │ │ + blcs 0xb69a0 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - mrc2 0, 5, pc, cr0, cr10, {0} │ │ │ │ + mrc2 0, 6, pc, cr10, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1b99bc │ │ │ │ + blcc 0x1b993c │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7f2ffbb │ │ │ │ + ubfx pc, fp, #31, #19 │ │ │ │ @ instruction: 0xf0a3687d │ │ │ │ - pkhtbmi pc, r0, r3, asr #19 @ │ │ │ │ + @ instruction: 0x4680f9f7 │ │ │ │ sbceq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ stmdavs r9!, {r1, r4, r8} │ │ │ │ - blx 0xffb3bce0 │ │ │ │ + blx 0x43bc62 │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ - @ instruction: 0xf9c4f0a3 │ │ │ │ + @ instruction: 0xf9e8f0a3 │ │ │ │ @ instruction: 0xf1096829 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0x4641fadf │ │ │ │ + strbmi pc, [r1], -r3, lsl #22 @ │ │ │ │ strbmi r6, [sl], -r8, lsr #16 │ │ │ │ ldmvs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b959 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ strtmi lr, [r0], -r7, asr #15 │ │ │ │ - ldc2l 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ + ldc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ svclt 0x0000e7ef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andsle r6, r7, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x259b60 │ │ │ │ + blcs 0x259ae0 │ │ │ │ stmiavs fp!, {r3, r4, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, r5, r3, lsl #22 │ │ │ │ ldrmi r6, [r6], -r3, lsr #31 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107cb8 │ │ │ │ - blcs 0xb6b28 │ │ │ │ + blcs 0x107c38 │ │ │ │ + blcs 0xb6aa8 │ │ │ │ @ instruction: 0x4620db18 │ │ │ │ - mcr2 0, 2, pc, cr12, cr10, {0} @ │ │ │ │ + mrc2 0, 3, pc, cr6, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1a1abc │ │ │ │ + blcc 0x1a1a3c │ │ │ │ stmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - strb pc, [r2, r7, asr #30]! @ │ │ │ │ + strb pc, [r2, r7, ror #30]! @ │ │ │ │ vadd.i8 d22, d7, d31 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107f95b │ │ │ │ + @ instruction: 0xf107f97f │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d5fa75 │ │ │ │ + @ instruction: 0xf8d5fa99 │ │ │ │ @ instruction: 0xf0a3a004 │ │ │ │ - strmi pc, [r7], -r7, ror #17 │ │ │ │ + strmi pc, [r7], -fp, lsl #18 │ │ │ │ ldrbmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0xf8d8fbaf │ │ │ │ + @ instruction: 0xf8d8fbcf │ │ │ │ stmiavs r8!, {pc}^ │ │ │ │ - ldc2 0, cr15, [r6, #652] @ 0x28c │ │ │ │ + ldc2 0, cr15, [sl, #652]! @ 0x28c │ │ │ │ @ instruction: 0x464a463b │ │ │ │ andls r4, r0, r1, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - svcvs 0x00a3fc51 │ │ │ │ + svcvs 0x00a3fc71 │ │ │ │ adcsle r2, r6, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -114211,727 +114179,727 @@ │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, sp, r0, ror r0 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242120 │ │ │ │ + bcs 0x2420a0 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x94a7dc │ │ │ │ + blle 0x94a75c │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - bicslt pc, r0, r5, asr #27 │ │ │ │ + bicslt pc, r0, pc, ror #27 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ ldmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strtmi r3, [r1], -r1 │ │ │ │ tsteq sl, lr, asr #7 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40828 │ │ │ │ + blx 0xfed407a8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1b9b58 │ │ │ │ + blcc 0x1b9ad8 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7f2feb5 │ │ │ │ - @ instruction: 0xf8cef0a3 │ │ │ │ + ubfx pc, r5, #29, #19 │ │ │ │ + @ instruction: 0xf8f2f0a3 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a76821 │ │ │ │ - ldmdavs r6!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8c2f0a3 │ │ │ │ + ldmdavs r6!, {r0, r1, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8e6f0a3 │ │ │ │ @ instruction: 0xf1066821 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - stmdavs r0!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xe7d047b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ - blvs 0xfe491494 │ │ │ │ + blvs 0xfe491414 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r0, cr11 │ │ │ │ rsbvs pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0x460ed017 │ │ │ │ @ instruction: 0xf6486889 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ andcs r0, r0, r3, lsr r2 │ │ │ │ movteq lr, #6915 @ 0x1b03 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d26833 │ │ │ │ ldmdavs r2!, {r7, lr}^ │ │ │ │ - blx 0xfed90918 │ │ │ │ + blx 0xfed90898 │ │ │ │ ldmdbeq fp, {r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstcs r0, r3, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28a8dc │ │ │ │ + blle 0x28a85c │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - stmdblt r0!, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r1]! │ │ │ │ - blcs 0xce8fc │ │ │ │ + blcs 0xce87c │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr3, {7} │ │ │ │ + cdp2 7, 7, cr15, cr0, cr3, {7} │ │ │ │ @ instruction: 0xf8d6e7f2 │ │ │ │ @ instruction: 0xf0a38000 │ │ │ │ - strmi pc, [r1], r7, ror #16 │ │ │ │ + strmi pc, [r1], fp, lsl #17 │ │ │ │ sbceq pc, lr, #8, 2 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d80112 │ │ │ │ @ instruction: 0xf0a71000 │ │ │ │ - ldmdavs r6!, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf858f0a3 │ │ │ │ + ldmdavs r6!, {r0, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf87cf0a3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xf972f0a7 │ │ │ │ - cmnpvc ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0xf996f0a7 │ │ │ │ + movtvc pc, #16972 @ 0x424c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a35dd8 │ │ │ │ - @ instruction: 0x4632fc99 │ │ │ │ + @ instruction: 0x4632fcbd │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ strmi r4, [r0, r0, asr #12]! │ │ │ │ - blcs 0x9bc00 │ │ │ │ + blcs 0x9bb80 │ │ │ │ @ instruction: 0xf1a3d0c6 │ │ │ │ - blx 0xfed40970 │ │ │ │ + blx 0xfed408f0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [pc, fp, lsr #15]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ rsble r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ strmi r6, [lr], -sl, asr #16 │ │ │ │ - bcs 0x242298 │ │ │ │ + bcs 0x242218 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #20 │ │ │ │ tstle r2, sp, lsl #20 │ │ │ │ - bcs 0x9a2d8 │ │ │ │ + bcs 0x9a258 │ │ │ │ andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11bc64 │ │ │ │ - bcc 0x1b7310 │ │ │ │ + bcs 0x11bbe4 │ │ │ │ + bcc 0x1b7290 │ │ │ │ ldmdale r3, {r0, r9, fp, sp}^ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2l 0, cr15, [r0], {26} │ │ │ │ + ldc2l 0, cr15, [sl], #104 @ 0x68 │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmvs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf903fa02 │ │ │ │ stmdblt fp, {r0, r1, r4, r5, r8, fp, sp, lr} │ │ │ │ stmdbeq r0, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a26834 │ │ │ │ - strtmi pc, [r2], -pc, lsl #31 │ │ │ │ + @ instruction: 0x4622ffb3 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - ldmvs r3!, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdhi pc, [r4], -r6 │ │ │ │ - @ instruction: 0xffeaf0a2 │ │ │ │ + @ instruction: 0xf80ef0a3 │ │ │ │ @ instruction: 0xf1084682 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0x01122895 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf900f0a7 │ │ │ │ + @ instruction: 0xf924f0a7 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ ldmvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xffabdda4 │ │ │ │ + blx 0x2bdd26 │ │ │ │ @ instruction: 0xb12b6fab │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ble 0xfeb4a66c │ │ │ │ + ble 0xfeb4a5ec │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7e3fd91 │ │ │ │ + @ instruction: 0xe7e3fdb1 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - ldr pc, [r7, r9, asr #17]! │ │ │ │ + ldr pc, [r7, sp, ror #17]! │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - strb pc, [sl, r3, asr #17] @ │ │ │ │ + strb pc, [sl, r7, ror #17] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r7, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50b0c │ │ │ │ + blx 0xfee50a8c │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00aa83f0 │ │ │ │ ldmvs r4!, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8852a02 │ │ │ │ stcle 0, cr1, [sl], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb4a6f8 │ │ │ │ + blle 0xb4a678 │ │ │ │ movwls r4, #22056 @ 0x5628 │ │ │ │ - ldc2 0, cr15, [r6], #-104 @ 0xffffff98 │ │ │ │ + stc2l 0, cr15, [r0], #-104 @ 0xffffff98 │ │ │ │ movwlt r9, #2821 @ 0xb05 │ │ │ │ ldmdavs r3!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - b 0x144ce44 │ │ │ │ - blls 0x405f1c │ │ │ │ + b 0x144cdc4 │ │ │ │ + blls 0x405e9c │ │ │ │ svcvs 0x00abb343 │ │ │ │ @ instruction: 0xf895bb33 │ │ │ │ tstlt fp, #230 @ 0xe6 │ │ │ │ @ instruction: 0x46416873 │ │ │ │ biccc r6, lr, #240, 16 @ 0xf00000 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ tsteq sl, r1, lsl #8 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - blls 0x40cb3c │ │ │ │ + blls 0x40cabc │ │ │ │ svcvs 0x00ab4798 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40b54 │ │ │ │ + blx 0xfed40ad4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9e60 │ │ │ │ + bcc 0x1b9de0 │ │ │ │ ldmible r3, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7f2fd1f │ │ │ │ + @ instruction: 0xe7f2fd3f │ │ │ │ ldrb r4, [r0, r4, ror #4] │ │ │ │ - @ instruction: 0xff36f0a2 │ │ │ │ + @ instruction: 0xff5af0a2 │ │ │ │ vmax.s8 q10, , q1 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ pkhbtmi r2, r1, r5, lsl #17 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf84ef0a7 │ │ │ │ + @ instruction: 0xf872f0a7 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - @ instruction: 0xf8d8ff29 │ │ │ │ + @ instruction: 0xf8d8ff4d │ │ │ │ @ instruction: 0xf1061000 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strtmi pc, [r0], -r3, asr #16 │ │ │ │ + strtmi pc, [r0], -r7, ror #16 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - blx 0x1c3c22a │ │ │ │ + blx 0xfe53c1aa │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xe7c647b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71b0 │ │ │ │ + bl 0xfebd7130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a0 │ │ │ │ andlt pc, r2, r1, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71ec │ │ │ │ + bl 0xfebd716c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a8 │ │ │ │ andlt pc, r2, r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7228 │ │ │ │ + bl 0xfebd71a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b0 │ │ │ │ andlt pc, r2, r5, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7264 │ │ │ │ + bl 0xfebd71e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ - @ instruction: 0xf7ff20b8 │ │ │ │ - andlt pc, r2, r7, lsl #30 │ │ │ │ + vqadd.s16 d18, d26, d24 │ │ │ │ + strdlt pc, [r2], -sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72a0 │ │ │ │ + bl 0xfebd7220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c0 │ │ │ │ andlt pc, r2, r9, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72dc │ │ │ │ + bl 0xfebd725c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c8 │ │ │ │ andlt pc, r2, fp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7318 │ │ │ │ + bl 0xfebd7298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d0 │ │ │ │ andlt pc, r2, sp, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7354 │ │ │ │ + bl 0xfebd72d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d8 │ │ │ │ andlt pc, r2, pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7390 │ │ │ │ + bl 0xfebd7310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e0 │ │ │ │ andlt pc, r2, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73cc │ │ │ │ + bl 0xfebd734c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e8 │ │ │ │ andlt pc, r2, r3, asr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7408 │ │ │ │ + bl 0xfebd7388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f0 │ │ │ │ andlt pc, r2, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7444 │ │ │ │ + bl 0xfebd73c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f8 │ │ │ │ andlt pc, r2, r7, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7480 │ │ │ │ + bl 0xfebd7400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74bc │ │ │ │ + bl 0xfebd743c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2108 │ │ │ │ ldrdlt pc, [r2], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74f8 │ │ │ │ + bl 0xfebd7478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2110 │ │ │ │ @ instruction: 0xb002fdbd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7534 │ │ │ │ + bl 0xfebd74b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2118 │ │ │ │ mullt r2, pc, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7570 │ │ │ │ + bl 0xfebd74f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vqdmlal.s , d16, d1[1] │ │ │ │ - bl 0x100fa8 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ + bl 0x100f28 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2120 │ │ │ │ andlt pc, r2, sp, ror sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75b4 │ │ │ │ + bl 0xfebd7534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vqdmlal.s q9, d0, d1[5] │ │ │ │ - bl 0x100fec │ │ │ │ + vqdmlal.s , d16, d1[7] │ │ │ │ + bl 0x100f6c │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ andlt pc, r2, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75f8 │ │ │ │ + bl 0xfebd7578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ - bl 0x101030 │ │ │ │ + vsubw.s8 q9, q8, d5 │ │ │ │ + bl 0x100fb0 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2130 │ │ │ │ andlt pc, r2, r9, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd763c │ │ │ │ + bl 0xfebd75bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vorr.i32 , #256 @ 0x00000100 │ │ │ │ - bl 0x101074 │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ + bl 0x100ff4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2138 │ │ │ │ andlt pc, r2, r7, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7680 │ │ │ │ + bl 0xfebd7600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 q9, q0, d29 │ │ │ │ - bl 0x1010b8 │ │ │ │ + vrsra.s64 d17, d21, #64 │ │ │ │ + bl 0x101038 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2140 │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76c4 │ │ │ │ + bl 0xfebd7644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrsbcs pc, [r0, #-130] @ 0xffffff7e @ │ │ │ │ ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7704 │ │ │ │ + bl 0xfebd7684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vsubw.s8 , q8, d9 │ │ │ │ - bl 0x10116c │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ + bl 0x1010ec │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2160 │ │ │ │ @ instruction: 0xb002fcb3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7748 │ │ │ │ + bl 0xfebd76c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2170 │ │ │ │ mullt r2, r5, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7784 │ │ │ │ + bl 0xfebd7704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmov.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ addlt r0, r2, r3, lsr r2 │ │ │ │ vadd.i8 q11, q15, q6 │ │ │ │ - vorr.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 , q8, d21 │ │ │ │ @ instruction: 0xf8520307 │ │ │ │ movwls r2, #36 @ 0x24 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andlt pc, r2, r5, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77c4 │ │ │ │ + bl 0xfebd7744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, r2] │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7804 │ │ │ │ + bl 0xfebd7784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vqdmlal.s q11, d16, d1[5] │ │ │ │ - bl 0x101234 │ │ │ │ + bl 0x1011b4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2190 │ │ │ │ andlt pc, r2, r3, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7848 │ │ │ │ + bl 0xfebd77c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ vorr.i32 d16, #2304 @ 0x00000900 │ │ │ │ - bl 0x101278 │ │ │ │ + bl 0x1011f8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff21a0 │ │ │ │ andlt pc, r2, r1, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd788c │ │ │ │ + bl 0xfebd780c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21b0 │ │ │ │ strdlt pc, [r2], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd78c8 │ │ │ │ + bl 0xfebd7848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21c0 │ │ │ │ ldrdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -114946,79 +114914,79 @@ │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andle r6, lr, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stmiavs sl!, {r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0x242c9c │ │ │ │ + bcs 0x242c1c │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ cmplt r3, r1, lsl #6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a38ff0 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x108944 │ │ │ │ - blcs 0xb7774 │ │ │ │ + blcs 0x1088c4 │ │ │ │ + blcs 0xb76f4 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf806f01a │ │ │ │ + @ instruction: 0xf830f01a │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1ba70c │ │ │ │ + blcc 0x1ba68c │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7f2f911 │ │ │ │ + @ instruction: 0xe7f2f931 │ │ │ │ @ instruction: 0xf0a268af │ │ │ │ - strmi pc, [r1], r9, lsr #22 │ │ │ │ + strmi pc, [r1], sp, asr #22 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - mcrr2 0, 10, pc, r0, cr6 @ │ │ │ │ + stc2l 0, cr15, [r4], #-664 @ 0xfffffd68 │ │ │ │ ldrdhi pc, [ip], -r5 │ │ │ │ - blx 0x73ca2a │ │ │ │ + blx 0x103c9aa │ │ │ │ @ instruction: 0xf1086839 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdbvs fp!, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs fp!, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00a0bb0b │ │ │ │ stcle 8, cr2, [sl], #-8 │ │ │ │ ldcle 8, cr2, [ip], {-0} │ │ │ │ @ instruction: 0xf0a2d12a │ │ │ │ - pkhtbmi pc, r0, fp, asr #30 @ │ │ │ │ - blx 0xfe83ca50 │ │ │ │ + @ instruction: 0x4680ff7f │ │ │ │ + blx 0xff13c9d0 │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ ldrbmi r8, [r3], -r0 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ ldrbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fe11 │ │ │ │ + svcvs 0x00a3fe31 │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0xf8d5e7b5 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - strbmi pc, [r2], -r3, lsl #21 @ │ │ │ │ + strbmi pc, [r2], -r7, lsr #21 @ │ │ │ │ strbmi r4, [r1], -r0, lsl #13 │ │ │ │ strbmi r4, [r3], r0, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl, #-876] @ 0xfffffc94 │ │ │ │ + stc2l 7, cr15, [sl, #-876]! @ 0xfffffc94 │ │ │ │ stmdacc r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldmible r0!, {r0, fp, sp}^ │ │ │ │ - stc2l 7, cr15, [lr, #1012]! @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf648b410 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdavs ip, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x11ac50 │ │ │ │ + bl 0x11abd0 │ │ │ │ @ instruction: 0xf85d0244 │ │ │ │ - bl 0x153440 │ │ │ │ + bl 0x1533c0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76121d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ @@ -115028,160 +114996,160 @@ │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, pc, r0, ror r0 @ │ │ │ │ stmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ strmi r6, [lr], -sl, lsl #17 │ │ │ │ tstmi r3, #0 │ │ │ │ tstmi sl, #4849664 @ 0x4a0000 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242de4 │ │ │ │ + bcs 0x242d64 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc262b02 │ │ │ │ - blle 0xa4b4a0 │ │ │ │ + blle 0xa4b420 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - mvnslt pc, r3, ror #30 │ │ │ │ + mvnslt pc, sp, lsl #31 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ - bllt 0x75c764 │ │ │ │ + bllt 0x75c6e4 │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r2, [r1], -r2 │ │ │ │ ldrcs r6, [r0], #-2163 @ 0xfffff78d │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r9, ip, sp}^ │ │ │ │ biccc r4, lr, #0, 8 │ │ │ │ tsteq fp, r2, lsl r1 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed414f4 │ │ │ │ + blx 0xfed41474 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1ba814 │ │ │ │ + blcc 0x1ba794 │ │ │ │ ldmible r7, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, pc, asr #16]! @ │ │ │ │ - blx 0x1abcb8c │ │ │ │ + ldrb pc, [r2, pc, ror #16]! @ │ │ │ │ + blx 0xfe3bcb0c │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - @ instruction: 0xf8d6fb81 │ │ │ │ + @ instruction: 0xf8d6fba5 │ │ │ │ @ instruction: 0xf0a2a008 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0x1e3cbc6 │ │ │ │ + blx 0xfe73cb46 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - stmdavs r1!, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - blx 0x1bbcbda │ │ │ │ + blx 0xfe4bcb5a │ │ │ │ ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xe7c447b8 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ @ instruction: 0xf64868cc │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beae8 │ │ │ │ + blmi 0x1bea68 │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - blmi 0x1beaf4 │ │ │ │ + blmi 0x1bea74 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ @ instruction: 0xf64868cc │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beb28 │ │ │ │ + blmi 0x1beaa8 │ │ │ │ andcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ andcs lr, r0, lr, lsr r7 │ │ │ │ - blmi 0x1beb34 │ │ │ │ + blmi 0x1beab4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe5521f4 │ │ │ │ + blvs 0xfe552174 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1664 │ │ │ │ + blx 0xfedd15e4 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r2, r6, r8, ip, lr, pc} │ │ │ │ eorsle r2, fp, pc, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r4, #-8] │ │ │ │ - blcs 0xcf634 │ │ │ │ + blcs 0xcf5b4 │ │ │ │ strtmi sp, [r0], -r3, asr #16 │ │ │ │ - mcr2 0, 5, pc, cr0, cr9, {0} @ │ │ │ │ + mcr2 0, 6, pc, cr10, cr9, {0} @ │ │ │ │ ldmvs r7!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf968f0a2 │ │ │ │ + @ instruction: 0xf98cf0a2 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2 7, cr15, [r0], #-876 @ 0xfffffc94 │ │ │ │ + mrrc2 7, 13, pc, r0, cr11 @ │ │ │ │ @ instruction: 0xf0a26837 │ │ │ │ - strmi pc, [r1], r7, asr #19 │ │ │ │ + strmi pc, [r1], fp, ror #19 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - blx 0xff83ccf4 │ │ │ │ + blx 0x13cc76 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - blx 0xff5bcd08 │ │ │ │ + blx 0xffebcc88 │ │ │ │ ldmdavs r8!, {r0, r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x46494632 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41698 │ │ │ │ + blx 0xfed41618 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1a8c │ │ │ │ + blcs 0xa1a0c │ │ │ │ @ instruction: 0xf04fdabb │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff70f7e2 │ │ │ │ + @ instruction: 0xff90f7e2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r5, lsl #26 │ │ │ │ @ instruction: 0xf4136bab │ │ │ │ @@ -115193,917 +115161,917 @@ │ │ │ │ ldrmi r6, [r6], -fp, asr #16 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble fp!, {d2} │ │ │ │ - blcs 0xcf71c │ │ │ │ + blcs 0xcf69c │ │ │ │ @ instruction: 0x4620d83a │ │ │ │ - mcr2 0, 1, pc, cr12, cr9, {0} @ │ │ │ │ + mrc2 0, 2, pc, cr6, cr9, {0} │ │ │ │ ldmdavs sp!, {r5, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf95cf0a2 │ │ │ │ + @ instruction: 0xf980f0a2 │ │ │ │ @ instruction: 0xf1054680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x01122595 │ │ │ │ @ instruction: 0xf0a66829 │ │ │ │ - @ instruction: 0xf8d7fa73 │ │ │ │ + @ instruction: 0xf8d7fa97 │ │ │ │ @ instruction: 0xf0a29004 │ │ │ │ - strmi pc, [r1], -r5, ror #17 │ │ │ │ + strmi pc, [r1], -r9, lsl #18 │ │ │ │ strbmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [fp], -sp, lsr #23 @ │ │ │ │ + ldrtmi pc, [fp], -sp, asr #23 @ │ │ │ │ strbmi r6, [r2], -r8, lsr #16 │ │ │ │ ldrmi r4, [r0, r1, asr #12]! │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff18b784 │ │ │ │ + ble 0xff18b704 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - strb pc, [r5, r5, lsl #30]! @ │ │ │ │ + strb pc, [r5, r5, lsr #30]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ - blvs 0xfe5523bc │ │ │ │ + blvs 0xfe55233c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 4, sp, r0, cr14 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfee34ce4 │ │ │ │ + blx 0xfee34c64 │ │ │ │ stmdavs sl, {r1, r2, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs fp, {r0, r2, r6, r8, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r2, #-8] │ │ │ │ - blcs 0xcf7fc │ │ │ │ + blcs 0xcf77c │ │ │ │ strtmi sp, [r0], -r1, asr #16 │ │ │ │ - ldc2 0, cr15, [ip, #100]! @ 0x64 │ │ │ │ + stc2l 0, cr15, [r6, #100]! @ 0x64 │ │ │ │ stmdavs pc!, {r3, r4, r6, r8, r9, ip, sp, pc} @ │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8e8f0a2 │ │ │ │ + @ instruction: 0xf90cf0a2 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d84681 │ │ │ │ tsteq r2, r0 │ │ │ │ - blx 0x13ceac │ │ │ │ + blx 0xa3ce2c │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf874f0a2 │ │ │ │ + @ instruction: 0xf898f0a2 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - blx 0xfbeb96 │ │ │ │ + blx 0x17beb16 │ │ │ │ @ instruction: 0xf8d8463b │ │ │ │ strbmi r1, [sl], -r0 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fbe3 │ │ │ │ + svcvs 0x00a3fc03 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed4185c │ │ │ │ + blx 0xfed417dc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2c30 │ │ │ │ + blcs 0xa2bb0 │ │ │ │ @ instruction: 0xf04fdabd │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr2, {7} │ │ │ │ + cdp2 7, 10, cr15, cr14, cr2, {7} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1538b8 │ │ │ │ + bl 0x153838 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7712210 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1538f8 │ │ │ │ + bl 0x153878 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153938 │ │ │ │ + bl 0x1538b8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7312230 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ @ instruction: 0xf648688a │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153978 │ │ │ │ + bl 0x1538f8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r1, -r0, asr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56cfa8 │ │ │ │ + blvs 0xfe56cf28 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf023460d │ │ │ │ - blcs 0x3c19bc │ │ │ │ + blcs 0x3c193c │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28b9d8 │ │ │ │ + blle 0x28b958 │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [r9, r1]! │ │ │ │ - blcs 0xcf9f8 │ │ │ │ + blcs 0xcf978 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2, #904] @ 0x388 │ │ │ │ + ldc2l 7, cr15, [r2, #904]! @ 0x388 │ │ │ │ @ instruction: 0xf0a1e7f2 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x9261c │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x9259c │ │ │ │ svcvs 0x00a3d154 │ │ │ │ @ instruction: 0xdc732b02 │ │ │ │ mcrrle 11, 0, r2, pc, cr0 │ │ │ │ andcs sp, r0, r3, ror r1 │ │ │ │ @ instruction: 0xf0a22100 │ │ │ │ - strmi pc, [r1], r9, asr #24 │ │ │ │ + strmi pc, [r1], sp, ror #24 │ │ │ │ vadd.i8 d22, d23, d31 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107ffd5 │ │ │ │ + @ instruction: 0xf107fff9 │ │ │ │ strmi r0, [r7], -lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - bmi 0xcff1f8 │ │ │ │ + bmi 0xcff208 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2088 @ 0xfffff7d8 │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmpl sl, {ip, sp} │ │ │ │ - bl 0x111eac │ │ │ │ + bl 0x111e2c │ │ │ │ ldrmi r0, [r3], #-265 @ 0xfffffef7 │ │ │ │ smlabtvc r0, sp, r9, lr │ │ │ │ stmdacs r0, {r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r1, r4, r7, r8} │ │ │ │ - cdp2 0, 10, cr15, cr4, cr2, {5} │ │ │ │ - @ instruction: 0xff4af0a1 │ │ │ │ + cdp2 0, 12, cr15, cr8, cr2, {5} │ │ │ │ + @ instruction: 0xff6ef0a1 │ │ │ │ @ instruction: 0xf0a14680 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #30 @ │ │ │ │ + ldrtmi pc, [r1], -fp, ror #30 @ │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ - blx 0x3bd12c │ │ │ │ + blx 0xcbd0ac │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x93d134 │ │ │ │ + blx 0x123d0b4 │ │ │ │ strbmi r6, [r2], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - stmiavs r9!, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xfedbee08 │ │ │ │ - blcs 0x9cd2c │ │ │ │ + blx 0xff5bed88 │ │ │ │ + blcs 0x9ccac │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed41abc │ │ │ │ + blx 0xfed41a3c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf0a1692f │ │ │ │ - ldrtmi pc, [sl], -r7, lsr #30 @ │ │ │ │ + ldrtmi pc, [sl], -fp, asr #30 @ │ │ │ │ ldrtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d5f9ef │ │ │ │ + @ instruction: 0xf8d5fa0f │ │ │ │ @ instruction: 0xf0a1900c │ │ │ │ - @ instruction: 0x4601ff1d │ │ │ │ + strmi pc, [r1], -r1, asr #30 │ │ │ │ strmi r4, [r0], sl, asr #12 │ │ │ │ ldrtmi r4, [r1], r0, lsr #12 │ │ │ │ - @ instruction: 0xf9e4f7db │ │ │ │ + blx 0x1bedc4 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ab4630 │ │ │ │ - ldr pc, [fp, r1, lsl #21] │ │ │ │ + ldr pc, [fp, r5, lsr #21] │ │ │ │ tstpne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [fp, r1, ror #28]! │ │ │ │ - blcs 0xcfb08 │ │ │ │ + ldr pc, [fp, r5, lsl #29]! │ │ │ │ + blcs 0xcfa88 │ │ │ │ @ instruction: 0xf7fdd9da │ │ │ │ - svclt 0x0000fa7b │ │ │ │ - addeq pc, r8, sl, lsl r1 @ │ │ │ │ + svclt 0x0000fa7f │ │ │ │ + umulleq pc, r8, sl, r1 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, fp, lsl #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrle r0, [sp, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0xdc362b0b │ │ │ │ @ instruction: 0xf64868ca │ │ │ │ - vqdmlal.s , d0, d1[6] │ │ │ │ + vbic.i32 d19, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vqdmlsl.s q10, d16, d1[6] │ │ │ │ - bcs 0x82b84 │ │ │ │ + vqshl.s64 d20, d17, #0 │ │ │ │ + bcs 0x82b04 │ │ │ │ svclt 0x00186d2a │ │ │ │ @ instruction: 0xf64d461f │ │ │ │ - vqdmlal.s , d0, d1[2] │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf64d0307 │ │ │ │ - @ instruction: 0xf2c066f5 │ │ │ │ + vmvn.i32 q11, #218103808 @ 0x0d000000 │ │ │ │ svclt 0x00180607 │ │ │ │ - blvs 0xfe5527cc │ │ │ │ + blvs 0xfe55274c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xdc2a2b07 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc2d2b02 │ │ │ │ - blle 0xc0bb78 │ │ │ │ + blle 0xc0baf8 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - bllt 0xfe4bff5c │ │ │ │ + bllt 0xfe4bff84 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0x461f54 │ │ │ │ + blcs 0x461ed4 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andsle r2, r0, r1, lsl #22 │ │ │ │ vadd.f32 d22, d14, d26 │ │ │ │ - vqdmlsl.s , d16, d1[6] │ │ │ │ + vbic.i32 , #16777216 @ 0x01000000 │ │ │ │ @ instruction: 0xf64d0707 │ │ │ │ - vsubhn.i16 d22, q8, │ │ │ │ - blvs 0xfe5427cc │ │ │ │ + vsubhn.i16 d22, q0, │ │ │ │ + blvs 0xfe54274c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 14, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrdcs sp, [r0], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0xcfbe4 │ │ │ │ + blcs 0xcfb64 │ │ │ │ @ instruction: 0xf04fd9d0 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [ip], {226} @ 0xe2 │ │ │ │ + ldc2l 7, cr15, [ip], #904 @ 0x388 │ │ │ │ ldmib r4, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf884f7db │ │ │ │ + @ instruction: 0xf8a4f7db │ │ │ │ svcvs 0x00ab6824 │ │ │ │ strbcc r4, [lr], #1665 @ 0x681 │ │ │ │ smlawbeq r4, r8, r6, r4 │ │ │ │ @ instruction: 0xf895b9b3 │ │ │ │ orrslt r3, fp, r6, ror #1 │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ stmib sp, {r2, pc}^ │ │ │ │ ldrmi r3, [r8, r2, lsl #6]! │ │ │ │ - blcs 0x9cec8 │ │ │ │ + blcs 0x9ce48 │ │ │ │ @ instruction: 0xf1a3d0b0 │ │ │ │ - blx 0xfed41c38 │ │ │ │ + blx 0xfed41bb8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r9, fp, lsr #15]! │ │ │ │ - cdp2 0, 13, cr15, cr2, cr1, {5} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr1, {5} │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46072495 │ │ │ │ - @ instruction: 0xf0a56821 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0a66821 │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xcbd2d6 │ │ │ │ + blx 0x15bd256 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ ldrmi r4, [r0, r0, lsr #12]! │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe552880 │ │ │ │ + blvs 0xfe552800 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1cf0 │ │ │ │ + blx 0xfedd1c70 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r3, r6, r8, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, sp, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r6, #-8] │ │ │ │ - blcs 0xcfcc4 │ │ │ │ + blcs 0xcfc44 │ │ │ │ strtmi sp, [r0], -r5, asr #16 │ │ │ │ - blx 0x16bd122 │ │ │ │ + blx 0xfe13d0a2 │ │ │ │ ldmdavs r7!, {r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - cdp2 0, 8, cr15, cr8, cr1, {5} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr1, {5} │ │ │ │ @ instruction: 0xf1074680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x01122795 │ │ │ │ @ instruction: 0xf0a56839 │ │ │ │ - @ instruction: 0xf8d6ff9f │ │ │ │ + @ instruction: 0xf8d6ffc3 │ │ │ │ @ instruction: 0xf0a1a004 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - @ instruction: 0xff94f0a5 │ │ │ │ + @ instruction: 0xffb8f0a5 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr1, {5} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr1, {5} │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - @ instruction: 0xf8cef7db │ │ │ │ + @ instruction: 0xf8eef7db │ │ │ │ ldmdavs r8!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41d2c │ │ │ │ + blx 0xfed41cac │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa3100 │ │ │ │ + blcs 0xa3080 │ │ │ │ @ instruction: 0xf04fdab9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ + mcrr2 7, 14, pc, r6, cr2 @ │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, r8, r0, ror r0 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ tstmi sl, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf386fab6 │ │ │ │ - bcs 0x2436f8 │ │ │ │ + bcs 0x243678 │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ andeq pc, r1, r3, asr #32 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3c1da8 │ │ │ │ + blcs 0x3c1d28 │ │ │ │ svcvs 0x00a3d045 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x10939c │ │ │ │ - blcc 0x1b86f0 │ │ │ │ + blcs 0x10931c │ │ │ │ + blcc 0x1b8670 │ │ │ │ stmdale pc, {r0, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - @ instruction: 0xb3b8fad9 │ │ │ │ + @ instruction: 0xb3b8fb03 │ │ │ │ vadd.i8 q11, , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107fe05 │ │ │ │ + @ instruction: 0xf107fe29 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a50112 │ │ │ │ - stmdavs pc!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - ldc2l 0, cr15, [sl, #644]! @ 0x284 │ │ │ │ + stmdavs pc!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + cdp2 0, 1, cr15, cr14, cr1, {5} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - @ instruction: 0xff14f0a5 │ │ │ │ + @ instruction: 0xff38f0a5 │ │ │ │ ldrdlt pc, [r8], -r5 │ │ │ │ - stc2 0, cr15, [r6, #644] @ 0x284 │ │ │ │ + stc2 0, cr15, [sl, #644]! @ 0x284 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf84ef7db │ │ │ │ + @ instruction: 0xf86ef7db │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0x464a4653 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ stmiavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf8f4f7db │ │ │ │ + @ instruction: 0xf914f7db │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ble 0xfec4be54 │ │ │ │ + ble 0xfec4bdd4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e3fb9d │ │ │ │ + @ instruction: 0xe7e3fbbd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d484 │ │ │ │ + blvs 0xfe56d404 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x252ac4 │ │ │ │ + blcs 0x252a44 │ │ │ │ stmdavs fp, {r1, r3, r4, r5, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r5, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble r8!, {d2} │ │ │ │ - blcs 0xcfebc │ │ │ │ + blcs 0xcfe3c │ │ │ │ @ instruction: 0x4620d837 │ │ │ │ - blx 0x17bd318 │ │ │ │ + blx 0xfe23d298 │ │ │ │ stmdavs lr!, {r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - stc2 0, cr15, [r4, #-644]! @ 0xfffffd7c │ │ │ │ + stc2l 0, cr15, [r8, #-644] @ 0xfffffd7c │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffecf7da │ │ │ │ + @ instruction: 0xf80cf7db │ │ │ │ svcvs 0x00a2682b │ │ │ │ tsteq pc, lr, asr #7 │ │ │ │ @ instruction: 0xf894bb6a │ │ │ │ cmplt r3, #230 @ 0xe6 │ │ │ │ stmiavs r8!, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf0b69600 │ │ │ │ - svcvs 0x00a3fd63 │ │ │ │ + svcvs 0x00a3fd87 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41f04 │ │ │ │ + blx 0xfed41e84 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1adc │ │ │ │ + blcs 0xa1a5c │ │ │ │ @ instruction: 0xf04fdac7 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xebf2b6 │ │ │ │ + blx 0x16bf236 │ │ │ │ vabd.s8 q15, , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - ldrtmi pc, [sl], -sp, asr #26 @ │ │ │ │ + @ instruction: 0x463afd71 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf0a51000 │ │ │ │ - stmiavs r8!, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ - mcr2 0, 7, pc, cr8, cr4, {5} @ │ │ │ │ + @ instruction: 0xff0cf0b4 │ │ │ │ vnmls.f32 s8, s26, s20 │ │ │ │ @ instruction: 0xf8d83f70 │ │ │ │ ldrbtmi r1, [sl], #-0 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [lr], #-512 @ 0xfffffe00 │ │ │ │ strmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ bicvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - @ instruction: 0xe7b4fc1d │ │ │ │ - addeq lr, r8, r2, lsl #24 │ │ │ │ + ldr pc, [r4, r1, asr #24]! │ │ │ │ + addeq lr, r8, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd8588 │ │ │ │ + bl 0xfebd8508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x10d588 │ │ │ │ - bcs 0xb83bc │ │ │ │ + bcs 0x10d508 │ │ │ │ + bcs 0xb833c │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0xcfbc0 │ │ │ │ + bcs 0xcfb40 │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e22100 │ │ │ │ - andcs pc, r0, pc, ror #21 │ │ │ │ + andcs pc, r0, pc, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd85f0 │ │ │ │ + bl 0xfebd8570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf0a20118 │ │ │ │ - andcs pc, r4, #770048 @ 0xbc000 │ │ │ │ + andcs pc, r4, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x0014f7da │ │ │ │ + svclt 0x0034f7da │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - addlt r4, pc, r5, lsr #23 │ │ │ │ + addlt r4, pc, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcl 2, cr15, [r0, #-80] @ 0xffffffb0 │ │ │ │ + ldcl 2, cr15, [r8, #-80]! @ 0xffffffb0 │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addhi pc, pc, r0 │ │ │ │ + addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380df │ │ │ │ + @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vorr.i32 d24, #206 @ 0x000000ce │ │ │ │ - blcc 0x28a088 │ │ │ │ + vorr.i32 d24, #207 @ 0x000000cf │ │ │ │ + blcc 0x28a008 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r3, r4, r8, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r4, r8, pc}^ @ │ │ │ │ orrseq pc, lr, #19 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - ldrteq r0, [r8], #-278 @ 0xfffffeea │ │ │ │ - @ instruction: 0x011603d4 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - streq r0, [r7], #-278 @ 0xfffffeea │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + ldrteq r0, [r8], #-279 @ 0xfffffee9 │ │ │ │ + @ instruction: 0x011703d4 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + streq r0, [r7], #-279 @ 0xfffffee9 │ │ │ │ @ instruction: 0xf1b3036f │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , q13 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ eorhi pc, sl, #0 │ │ │ │ - rschi pc, r7, r0, lsl #4 │ │ │ │ + rschi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14a2710 │ │ │ │ - rschi pc, r7, r0, asr #32 │ │ │ │ + blcs 0x14a2690 │ │ │ │ + rschi pc, r8, r0, asr #32 │ │ │ │ strvc pc, [r1, -r0, asr #12] │ │ │ │ streq pc, [r1, -r1, asr #5] │ │ │ │ @ instruction: 0xf1b74027 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqsub.s8 q4, q8, q9 │ │ │ │ @ instruction: 0xf5b7861a │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ vqsub.s8 d8, d17, d0 │ │ │ │ @ instruction: 0xf5b7819f │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vhsub.s8 q4, , │ │ │ │ svccs 0x0000874b │ │ │ │ adcshi pc, r3, #2 │ │ │ │ svcvc 0x0080f5b7 │ │ │ │ - sbchi pc, r9, r0, asr #32 │ │ │ │ - @ instruction: 0xf3c40922 │ │ │ │ - stcleq 0, cr4, [r1], #264 @ 0x108 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - @ instruction: 0xf00108a3 │ │ │ │ - movwmi r0, #8456 @ 0x2108 │ │ │ │ - subcc pc, r2, r4, asr #7 │ │ │ │ - @ instruction: 0xf0034301 │ │ │ │ - vsubw.u8 q8, q2, d8 │ │ │ │ - vmla.i q8, q2, d2[0] │ │ │ │ - movwmi r5, #13313 @ 0x3401 │ │ │ │ - ldrtmi r9, [r0], -r4, lsl #2 │ │ │ │ + sbchi pc, sl, r0, asr #32 │ │ │ │ + @ instruction: 0xf3c40921 │ │ │ │ + @ instruction: 0xf0014042 │ │ │ │ + stcleq 1, cr0, [r2], #32 │ │ │ │ + b 0x10c3738 │ │ │ │ + @ instruction: 0xf0020700 │ │ │ │ + vsubl.u8 q8, d4, d8 │ │ │ │ + movwmi r3, #41282 @ 0xa142 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbteq pc, r2, r4, r3 @ │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ @ instruction: 0x2c02a904 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - stccs 0, cr8, [r3], {198} @ 0xc6 │ │ │ │ - rschi pc, r5, r4 │ │ │ │ - @ instruction: 0xf0042c01 │ │ │ │ - strcs r8, [r0], #-209 @ 0xffffff2f │ │ │ │ - movweq pc, #22088 @ 0x5648 @ │ │ │ │ - tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - andscc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r7, #192, 4 │ │ │ │ + movwls r9, #20996 @ 0x5204 │ │ │ │ + sbchi pc, r5, r4 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + stccs 0, cr8, [r1], {228} @ 0xe4 │ │ │ │ + sbcshi pc, r0, r4 │ │ │ │ + vhsub.s8 d18, d8, d0 │ │ │ │ + vqdmlal.s , d16, d1[3] │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ + stmib sp, {r0, r1, r2, r9}^ │ │ │ │ + @ instruction: 0xf7ff5508 │ │ │ │ + adds pc, r8, sp, asr r9 @ │ │ │ │ + cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ + rscshi pc, r8, r0, lsl #4 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ + ldrbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + andhi pc, pc, #0 │ │ │ │ + svcvs 0x0064f5b3 │ │ │ │ + vst4.16 {d29,d31,d33,d35}, [pc :256], ip │ │ │ │ + vsubw.s8 , q8, d1 │ │ │ │ + eormi r0, r3, r1, lsl #6 │ │ │ │ + svccc 0x0080f5b3 │ │ │ │ + subshi pc, r9, r2 │ │ │ │ + ldrhi pc, [sl, r0, lsl #4] │ │ │ │ + svcpl 0x0080f5b3 │ │ │ │ + cmnphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + strdeq r8, [r3], #110 @ 0x6e @ │ │ │ │ + vmls.i , q2, d2[5] │ │ │ │ + movwcs r5, #513 @ 0x201 │ │ │ │ + stcleq 3, cr9, [r5], #32 │ │ │ │ + @ instruction: 0xf6489309 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf0054630 │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + teqmi r5, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf8d3a904 │ │ │ │ + stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ + @ instruction: 0xf0039504 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + @ instruction: 0xf0044542 │ │ │ │ + @ instruction: 0x432b040f │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ + vmla.i q15, q2, d3[0] │ │ │ │ + blcs 0x24a2bc │ │ │ │ + blcs 0x4756fc │ │ │ │ + rscshi pc, sp, r0 │ │ │ │ + teqle r9, r4, lsl #22 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95ef7ff │ │ │ │ - vst4.32 {d30-d33}, [pc :64], r8 │ │ │ │ - vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vhsub.s8 d8, d16, d13 │ │ │ │ - @ instruction: 0xf5b380f9 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - vqshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3845b │ │ │ │ - @ instruction: 0xf0006f60 │ │ │ │ - @ instruction: 0xf5b38210 │ │ │ │ - cmnle ip, r4, ror #30 │ │ │ │ - orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #4800 @ 0x12c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0023f80 │ │ │ │ - vqadd.s8 q4, q0, q5 │ │ │ │ - @ instruction: 0xf5b3879b │ │ │ │ - @ instruction: 0xf0025f80 │ │ │ │ - vand q4, , │ │ │ │ - blcs 0xa2f24 │ │ │ │ - ldrbthi pc, [pc], r1 @ │ │ │ │ - strbtle r0, [r6], #-227 @ 0xffffff1d │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - movwls r0, #40165 @ 0x9ce5 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x165e14 │ │ │ │ - ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ - sbfxcs pc, r3, #17, #17 │ │ │ │ - strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x8161c │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7ff3405 │ │ │ │ - sub pc, r3, r9, lsl sp @ │ │ │ │ - movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subsle r2, r1, r7, lsl #22 │ │ │ │ - @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1a1a30 │ │ │ │ - @ instruction: 0x4621d139 │ │ │ │ - stmib sp, {r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fd5508 │ │ │ │ - vmla.i8 d31, d16, d3 │ │ │ │ - vorr.i32 , #4352 @ 0x00001100 │ │ │ │ - eormi r0, r3, r1, lsr #7 │ │ │ │ + @ instruction: 0xf97ef7fd │ │ │ │ + cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x03a1f2c1 │ │ │ │ + subcs r4, r0, #35 @ 0x23 │ │ │ │ + addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ + cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ - stmdbls r7, {r7, r9} │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #-469762047 @ 0xe4000001 │ │ │ │ - adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #1044381696 @ 0x3e400000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xd11c4293 │ │ │ │ - blvs 0xfe71cb44 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - @ instruction: 0xf648d013 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x14235c │ │ │ │ - ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8ccf7ff │ │ │ │ - subscs lr, r0, #6 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - andcs r8, r0, r3, lsl #2 │ │ │ │ - ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, sp, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - bichi pc, pc, #68 @ 0x44 │ │ │ │ - tstcs r0, pc │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + ldrbhi pc, [r8, #0]! @ │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldcvs 1, cr13, [r3, #-112]! @ 0xffffff90 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + andsle r6, r7, r0, ror pc │ │ │ │ + @ instruction: 0xf4136c5b │ │ │ │ + andsle r6, r3, r0, ror #30 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + movwcs r4, #1584 @ 0x630 │ │ │ │ + @ instruction: 0xf8d2a904 │ │ │ │ + @ instruction: 0xf7ff2250 │ │ │ │ + and pc, r6, fp, asr #17 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + blmi 0x289634 │ │ │ │ + blls 0x3db6a0 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0440300 │ │ │ │ + ldrdlt r8, [pc], -r6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + pop {sl, fp} │ │ │ │ + svclt 0x000083f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ - movwcs r8, #852 @ 0x354 │ │ │ │ + movwcs r8, #850 @ 0x352 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - rschi pc, r3, r1 │ │ │ │ - strbhi pc, [sl, #-512]! @ 0xfffffe00 @ │ │ │ │ + rschi pc, r1, r1 │ │ │ │ + strbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - vst4. {d8-d11}, [r4 :256], r7 │ │ │ │ + vst4. {d8-d11}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r6, r0, lsl #31 │ │ │ │ - blvs 0xfe71cbd0 │ │ │ │ + bicsle r7, r5, r0, lsl #31 │ │ │ │ + blvs 0xfe71cb54 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 13, sp, fp, cr1 │ │ │ │ - stcleq 12, cr0, [r5], #156 @ 0x9c │ │ │ │ - tstpeq sp, r7 @ p-variant is OBSOLETE │ │ │ │ + mrrcvs 0, 13, sp, fp, cr0 │ │ │ │ + @ instruction: 0xf0070c27 │ │ │ │ + stcleq 2, cr0, [r5], #52 @ 0x34 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - svclt 0x0018290d │ │ │ │ - @ instruction: 0xf0052b00 │ │ │ │ - b 0x11c2b48 │ │ │ │ - svclt 0x00080502 │ │ │ │ - @ instruction: 0xf0042301 │ │ │ │ - svclt 0x0018020d │ │ │ │ - bcs 0x3ca338 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + svclt 0x00182a0d │ │ │ │ + @ instruction: 0xf3c42b00 │ │ │ │ + svclt 0x000c3242 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf0044315 │ │ │ │ + bcs 0x3c1eec │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x82344 │ │ │ │ - stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ - @ instruction: 0x4630d8b3 │ │ │ │ + blcs 0x822c4 │ │ │ │ + stccs 1, cr13, [r7, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0x4630d8b4 │ │ │ │ mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ ldrtmi fp, [r0], -r0, ror #3 │ │ │ │ - @ instruction: 0xf80cf019 │ │ │ │ + @ instruction: 0xf836f019 │ │ │ │ vmla.f , q10, d0[0] │ │ │ │ rsbeq r1, sp, r0, lsl #16 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x133d7ce │ │ │ │ + blx 0x1c3d74e │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - strcc r8, [r1, #-669] @ 0xfffffd63 │ │ │ │ + strcc r8, [r1, #-677] @ 0xfffffd5b │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x10bd7e2 │ │ │ │ + blx 0x19bd762 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - ldrtmi r8, [r0], -r2, lsl #5 │ │ │ │ + ldrtmi r8, [r0], -sl, lsl #5 │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ - ldr r2, [r1, r1] │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.32 {d24-d27}, [pc :256]! │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #8060 @ 0x1f7c │ │ │ │ + movwcs sl, #8061 @ 0x1f7d │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ adcshi pc, r5, #1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.32 {d8-d11}, [r4], r2 │ │ │ │ - bcs 0x82754 │ │ │ │ + bcs 0x826d4 │ │ │ │ subhi pc, pc, #1 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr4, cr12, {7} │ │ │ │ - blvs 0xfe71ccb8 │ │ │ │ + mrc2 7, 5, pc, cr6, cr12, {7} │ │ │ │ + blvs 0xfe71cc38 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x005df43f │ │ │ │ + svcge 0x005ef43f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbls r6, {r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + stmdbls r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x128030 │ │ │ │ + bl 0x127fb0 │ │ │ │ stmdbls r7, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xff0bfb64 │ │ │ │ + blcs 0xff0bfae4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xad53c │ │ │ │ - svcge 0x0043f43f │ │ │ │ + bcs 0xad4c0 │ │ │ │ + svcge 0x0044f43f │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ - stcleq 7, cr14, [r3], #248 @ 0xf8 │ │ │ │ + stcleq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tsteq r2, r3, asr #20 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ addcs r4, r0, r2, lsr #32 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81854 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x817d4 │ │ │ │ movwls r4, #49794 @ 0xc282 │ │ │ │ @ instruction: 0xf000950b │ │ │ │ vst1.8 {d24}, [pc], lr │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ addmi r0, r2, #32 │ │ │ │ strbthi pc, [sp], r0 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - svcge 0x0015f47f │ │ │ │ + svcge 0x0016f47f │ │ │ │ andls r2, r9, #268435456 @ 0x10000000 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe3407 │ │ │ │ - usat pc, #29, r9, asr #20 @ │ │ │ │ + usat pc, #30, r9, asr #20 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b384a6 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - @ instruction: 0xf640aef2 │ │ │ │ + @ instruction: 0xf640aef3 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vmin.s8 q4, , │ │ │ │ @ instruction: 0xf5b38080 │ │ │ │ @ instruction: 0xf0036f40 │ │ │ │ vmin.s8 q4, , q6 │ │ │ │ @ instruction: 0xf5b384f1 │ │ │ │ @ instruction: 0xf0036fa0 │ │ │ │ vmin.s8 d8, d3, d28 │ │ │ │ - blcs 0xa28fc │ │ │ │ + blcs 0xa287c │ │ │ │ ldrhi pc, [r1, #3] │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr1, cr15, {3} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - stmdbge r4, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - strb pc, [r5], sp, asr #27 @ │ │ │ │ + strb pc, [r6], sp, asr #27 @ │ │ │ │ orrvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r3, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vrshr.s64 d22, d16, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ ldrbhi pc, [sl, r2] @ │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ @@ -116121,208 +116089,208 @@ │ │ │ │ addshi pc, r0, r3 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ andcs r8, r0, #102 @ 0x66 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r7, #-3730] @ 0xfffff16e │ │ │ │ + strls sl, [r7, #-3731] @ 0xfffff16d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8d6f7fe │ │ │ │ - vmin.s8 q15, , q8 │ │ │ │ + vmin.s8 q15, , │ │ │ │ vsubw.s8 q8, q0, d1 │ │ │ │ - b 0x1825dc │ │ │ │ + b 0x18255c │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vmax.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b78540 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vabd.s8 q4, , │ │ │ │ svccs 0x0000841f │ │ │ │ ldrhi pc, [ip, #-1] │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - addhi pc, r4, r4 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + addhi pc, ip, r4 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ eorshi pc, r1, #67 @ 0x43 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x281a18 │ │ │ │ + bls 0x281988 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d32ec │ │ │ │ + bl 0x1d326c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe25e0 │ │ │ │ - ldrt pc, [fp], -r1, lsl #30 @ │ │ │ │ + ldrt pc, [ip], -r1, lsl #30 @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ mvnhi pc, #2 │ │ │ │ strhi pc, [sp], #512 @ 0x200 │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ @ instruction: 0x83acf002 │ │ │ │ movwhi pc, #4609 @ 0x1201 @ │ │ │ │ @ instruction: 0xf0022b80 │ │ │ │ @ instruction: 0xf5b3842c │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - blcs 0xa2a34 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ + blcs 0xa29b4 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1822bc │ │ │ │ + b 0x18223c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ - addsmi r8, r3, #1442840576 @ 0x56000000 │ │ │ │ - strbhi pc, [r6], #-4 @ │ │ │ │ + addsmi r8, r3, #1577058304 @ 0x5e000000 │ │ │ │ + strbhi pc, [lr], #-4 @ │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - @ instruction: 0x4621849f │ │ │ │ + strtmi r8, [r1], -r7, lsr #9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf822f7fd │ │ │ │ + @ instruction: 0xf820f7fd │ │ │ │ @ instruction: 0xf57f0327 │ │ │ │ - stmdbge r4, {r2, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - ldrb pc, [pc, #2715]! @ 0x8254b @ │ │ │ │ + @ instruction: 0xe600fa9b │ │ │ │ @ instruction: 0x232f0922 │ │ │ │ cmnpeq r1, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0024023 │ │ │ │ movwmi r0, #41480 @ 0xa208 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0020f1b3 │ │ │ │ eorhi pc, r5, r1 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ ldrhi pc, [r4, r0]! │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ andls r2, r4, #134217728 @ 0x8000000 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff9509 │ │ │ │ - ldrb pc, [fp, #2999] @ 0xbb7 @ │ │ │ │ + ldrb pc, [ip, #2999] @ 0xbb7 @ │ │ │ │ vorr.i32 d18, #3840 @ 0x00000f00 │ │ │ │ mlami r3, r0, r3, r0 │ │ │ │ subpl pc, r0, r4, asr #7 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0010f5b3 │ │ │ │ - strbne pc, [r1], #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ tstphi r3, #1 @ p-variant is OBSOLETE │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ msrhi CPSR_f, #1 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47f4563 │ │ │ │ - stmdbcs r4, {r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [sp, #252]! @ 0xfc │ │ │ │ - bl 0x1a6b50 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r0, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [lr, #252]! @ 0xfc │ │ │ │ + bl 0x1262d0 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + ldrbtne pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fd2490 │ │ │ │ - str pc, [r7, #3327]! @ 0xcff │ │ │ │ + str pc, [r8, #3327]! @ 0xcff │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0040308 │ │ │ │ tstmi r3, #33292288 @ 0x1fc0000 │ │ │ │ addpl pc, r0, #20 │ │ │ │ @ instruction: 0x83b4f040 │ │ │ │ strteq r9, [r1], -ip, lsl #4 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53f920b │ │ │ │ - movwls sl, #23956 @ 0x5d94 │ │ │ │ + movwls sl, #23957 @ 0x5d95 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r5, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16bfb4 │ │ │ │ + bl 0x16bf34 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r4], #-1798 @ 0xfffff8fa │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41730 @ 0xa302 │ │ │ │ @ instruction: 0xf8d4f7fe │ │ │ │ - @ instruction: 0x4621e578 │ │ │ │ + @ instruction: 0x4621e579 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc5508 │ │ │ │ - cmppcs r1, #3088 @ p-variant is OBSOLETE @ 0xc10 │ │ │ │ + cmppcs r1, #3024 @ p-variant is OBSOLETE @ 0xbd0 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ strhi pc, [r1, #-0]! │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ strhi pc, [r1, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - ldclge 4, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blvs 0xfe71d0c8 │ │ │ │ + ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + blvs 0xfe71d048 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r5, #-252] @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf648ad50 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x1428e4 │ │ │ │ + @ instruction: 0xf648ad51 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x142864 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258] @ 0xfffff72e @ │ │ │ │ mcr2 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ - orrcs lr, r0, #276824064 @ 0x10800000 │ │ │ │ + orrcs lr, r0, #281018368 @ 0x10c00000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81c38 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vabdl.u8 q10, d4, d2 │ │ │ │ - andls r3, fp, #66 @ 0x42 │ │ │ │ - blcs 0xa607c │ │ │ │ + @ instruction: 0xf0043042 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, sl}^ │ │ │ │ + blcs 0x89ff8 │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0000f5b3 │ │ │ │ - stcge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf6489506 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c3134 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c30b4 │ │ │ │ movwcs r0, #5506 @ 0x1582 │ │ │ │ andvc lr, r4, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8d59307 │ │ │ │ strcs r2, [r2, #-1056] @ 0xfffffbe0 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fe9409 │ │ │ │ - str pc, [pc, #-2155] @ 0x81425 │ │ │ │ + ldr pc, [r0, #-2155] @ 0xfffff795 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi sl, #192, 24 @ 0xc000 │ │ │ │ strbpl pc, [r0, -r4, asr #7] @ │ │ │ │ cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @@ -116330,116 +116298,116 @@ │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930c │ │ │ │ strls r0, [fp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ strbhi pc, [r0, #64]! @ 0x40 @ │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8cd2401 │ │ │ │ @ instruction: 0xf8d2c020 │ │ │ │ stmib sp, {r4, r5, sl, sp}^ │ │ │ │ strls r7, [r7], #-777 @ 0xfffffcf7 │ │ │ │ @ instruction: 0xf83af7fe │ │ │ │ - orrcs lr, r0, #-570425344 @ 0xde000000 │ │ │ │ + orrcs lr, r0, #-553648128 @ 0xdf000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ - blcs 0xfe09e104 │ │ │ │ + blcs 0xfe09e084 │ │ │ │ smlabtcs fp, sp, r9, lr │ │ │ │ - ldclge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ movwmi pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r3, #21314 @ 0x5342 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ strls r5, [r9], #-1088 @ 0xfffffbc0 │ │ │ │ - ldrtne pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrbtne pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf7fe9407 │ │ │ │ - strt pc, [pc], #2059 @ 0x81d50 │ │ │ │ - blvs 0xfe71d220 │ │ │ │ + ldrt pc, [r0], #2059 @ 0x80b @ │ │ │ │ + blvs 0xfe71d1a0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r9], #252 @ 0xfc │ │ │ │ + stcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf648aca4 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x142a3c │ │ │ │ + @ instruction: 0xf648aca5 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1429bc │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :64], r6 │ │ │ │ + vst3.32 {d30-d32}, [pc :64], r7 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81d94 @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81d1c @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ tstls ip, fp, lsl #4 │ │ │ │ cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0a2b2c │ │ │ │ - ldclge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0xfe0a2aac │ │ │ │ + ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6483407 │ │ │ │ - @ instruction: 0xf2c014b4 │ │ │ │ - bl 0x182ea4 │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x182e24 │ │ │ │ stmdbge r4, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls ip, [r6, #-1796] @ 0xfffff8fc │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd4409 │ │ │ │ - ldrb pc, [sp], #-4025 @ 0xfffff047 @ │ │ │ │ + ldrb pc, [lr], #-4025 @ 0xfffff047 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b58159 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ vhadd.s8 d8, d0, d17 │ │ │ │ @ instruction: 0xf5b58453 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vqadd.s8 d8, d17, d24 │ │ │ │ stccs 0, cr8, [r0, #-252] @ 0xffffff04 │ │ │ │ strbhi pc, [r8, r1]! @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - ldcge 4, cr15, [pc], #-508 @ 0x81c34 │ │ │ │ + mcrrge 4, 7, pc, r0, cr15 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - strt pc, [r9], #-3311 @ 0xfffff311 │ │ │ │ + strt pc, [sl], #-3311 @ 0xfffff311 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - stcge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [ip], #-1 │ │ │ │ orrhi pc, r1, #0, 4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @@ -116448,107 +116416,107 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r5, r7, r8, r9, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r4, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ ldrbhi pc, [r1], r2, lsl #2 @ │ │ │ │ - bcs 0xc0218 │ │ │ │ + bcs 0xc0198 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac53 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -r0, ror #23 │ │ │ │ + strtmi sl, [r1], -r1, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - bl 0x1cab04 │ │ │ │ + stc2 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + bl 0x1caa84 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0x8c0260 │ │ │ │ + bcs 0x8c01e0 │ │ │ │ @ instruction: 0xf8a4f7ff │ │ │ │ - bllt 0xff43ff10 │ │ │ │ + bllt 0xff47fe90 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b385ca │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xa358c │ │ │ │ - blge 0xff0ff128 │ │ │ │ + blcs 0xa350c │ │ │ │ + blge 0xff13f0a8 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf10200e7 │ │ │ │ @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.16 {d8-d10}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b382e4 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ strtmi r8, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - vldmdbvs r3!, {s30-s240} │ │ │ │ + vldmdbvs r3!, {s30-s244} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 11, 10, sl, fp, cr4 │ │ │ │ + mrrcvs 11, 10, sl, fp, cr5 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe87f06c │ │ │ │ + blge 0xfe8befec │ │ │ │ @ instruction: 0xf6489a09 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xacdd0 │ │ │ │ - blge 0xfe3ff090 │ │ │ │ + bcs 0xacd54 │ │ │ │ + blge 0xfe43f010 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xabff90 │ │ │ │ - bllt 0xfe2bff9c │ │ │ │ + blx 0xabff10 │ │ │ │ + bllt 0xfe2fff1c │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ ldrhi pc, [r8, -r0] │ │ │ │ svcne 0x0001f1b3 │ │ │ │ strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46218633 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, sl, cr12 @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr12 @ │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41504 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020206 │ │ │ │ addsmi r8, ip, #536870917 @ 0x20000005 │ │ │ │ - blge 0x197f1e4 │ │ │ │ + blge 0x19bf164 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #96256 @ 0x17800 │ │ │ │ - blge 0x177f0f4 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + addmi sl, r1, #97280 @ 0x17c00 │ │ │ │ + blge 0x17bf074 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ @ instruction: 0xf7fffc13 │ │ │ │ - @ instruction: 0xf44fbb4d │ │ │ │ + @ instruction: 0xf44fbb4e │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ subhi pc, r8, #2 │ │ │ │ cmnphi r2, #0, 4 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ msrhi SPSR_fsxc, #2 │ │ │ │ @@ -116558,38 +116526,38 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #692060160 @ 0x29400000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xa7f25c │ │ │ │ - blvs 0xfe71d530 │ │ │ │ + blge 0xabf1dc │ │ │ │ + blvs 0xfe71d4b0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x8ff168 │ │ │ │ + blge 0x93f0e8 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r7, #-2844] @ 0xfffff4e4 │ │ │ │ + strls sl, [r7, #-2845] @ 0xfffff4e3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfff400b8 │ │ │ │ + blt 0xfff80038 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vabd.s8 d8, d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -116597,27 +116565,27 @@ │ │ │ │ ldrbhi pc, [r3, #513] @ 0x201 @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.8 {d24}, [pc :256], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff6ff2f8 │ │ │ │ + bge 0xff73f278 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ @ instruction: 0xf7fffb89 │ │ │ │ - vst1.64 {d27-d28}, [pc], r3 │ │ │ │ + vst1.64 {d27-d28}, [pc], r4 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d15 │ │ │ │ vst2.16 {d24-d27}, [pc], lr │ │ │ │ @@ -116626,55 +116594,55 @@ │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst3.8 {d24-d26}, [pc :256], r0 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - bge 0xfe87f36c │ │ │ │ + bge 0xfe8bf2ec │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfe77f374 │ │ │ │ + bge 0xfe7bf2f4 │ │ │ │ stcleq 6, cr4, [r6], #192 @ 0xc0 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0060922 │ │ │ │ @ instruction: 0xf0020608 │ │ │ │ teqmi lr, #8, 4 @ 0x80000000 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmiaeq r5!, {r2, r9, sl, ip, pc} │ │ │ │ strbeq pc, [r2], -r4, asr #7 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #29460 @ 0x7314 │ │ │ │ @ instruction: 0xf005a904 │ │ │ │ @ instruction: 0xf6480508 │ │ │ │ - vsubw.s8 , q0, d5 │ │ │ │ + vqdmlal.s q8, d16, d1[3] │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ teqmi r5, #1879048192 @ 0x70000000 │ │ │ │ strls r9, [r5, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xfc01ba │ │ │ │ - blt 0x1e401c0 │ │ │ │ + blx 0xfc013a │ │ │ │ + blt 0x1e80140 │ │ │ │ svceq 0x0010f5b2 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ - strtmi sl, [r1], -lr, ror #20 │ │ │ │ + strtmi sl, [r1], -pc, ror #20 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - bge 0x19ff2e0 │ │ │ │ + bge 0x1a3f260 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe8a10 │ │ │ │ + bl 0xe8990 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x113abc │ │ │ │ - bl 0x142c10 │ │ │ │ + bl 0x113a3c │ │ │ │ + bl 0x142b90 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2380 │ │ │ │ @ instruction: 0xf7fffbe1 │ │ │ │ - rsceq fp, r5, #331776 @ 0x51000 │ │ │ │ + rsceq fp, r5, #335872 @ 0x52000 │ │ │ │ ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ movwcs pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [sp], #64 @ 0x40 │ │ │ │ fstmdbxeq r2!, {d16-d33} @ Deprecated │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ ldrbeq pc, [r0, #-5]! @ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @@ -116685,197 +116653,197 @@ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ vmlal.u , d4, d0[0] │ │ │ │ andls r3, r7, #1107296256 @ 0x42000000 │ │ │ │ movwls r4, #17187 @ 0x4323 │ │ │ │ mrc2 7, 2, pc, cr6, cr14, {7} │ │ │ │ - blt 0xb40258 │ │ │ │ - blvs 0xfe71d72c │ │ │ │ + blt 0xb801d8 │ │ │ │ + blvs 0xfe71d6ac │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x97f364 │ │ │ │ + bge 0x9bf2e4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf648aa1e │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x142f48 │ │ │ │ + @ instruction: 0xf648aa1f │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x142ec8 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xff640284 │ │ │ │ - blt 0x4c028c │ │ │ │ + blx 0xff640204 │ │ │ │ + blt 0x50020c │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x11474c0 │ │ │ │ + b 0x1147440 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b486a5 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #0, 20 │ │ │ │ - ldmibge sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + addsmi sl, r3, #4096 @ 0x1000 │ │ │ │ + ldmibge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12c6d4 │ │ │ │ + bl 0x12c654 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r3, r4, lr, pc}^ │ │ │ │ @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1416] @ 0xfffffa78 │ │ │ │ @ instruction: 0xf9c2f7fd │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c40922 │ │ │ │ @ instruction: 0xf0024142 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r5, #44096 @ 0xac40 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ strbthi pc, [r5], -r0 @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ - ldmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6483204 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1432] @ 0xfffffa68 │ │ │ │ @ instruction: 0xf998f7fd │ │ │ │ - ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf6489506 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c3810 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c3790 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r4, {r2, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ @ instruction: 0xf7fffcfd │ │ │ │ - vst2.32 {d27,d29}, [pc :128], r1 │ │ │ │ + vst2.32 {d27,d29}, [pc :128], r2 │ │ │ │ vsubl.s8 , d17, d4 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrthi pc, [pc], r1 @ │ │ │ │ strbhi pc, [lr], -r0, lsl #4 @ │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r5], r1 @ │ │ │ │ svccs 0x0010f1b3 │ │ │ │ ldrbhi pc, [r2], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - stmibge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182be4 │ │ │ │ + b 0x182b64 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0031f80 │ │ │ │ - addsmi r8, r3, #2883584 @ 0x2c0000 │ │ │ │ - ldrbthi pc, [fp], r3 @ │ │ │ │ + addsmi r8, r3, #4980736 @ 0x4c0000 │ │ │ │ + strhi pc, [r3, -r3] │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - strtmi r8, [r1], -r2, lsl #1 │ │ │ │ + strtmi r8, [r1], -sl, lsl #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe4403ba │ │ │ │ + blx 0xfe3c033a │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r4, {r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fffef7 │ │ │ │ - vst2.16 {d27,d29}, [pc :128], fp │ │ │ │ + vst2.16 {d27,d29}, [pc :128], ip │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ addhi pc, r3, r2 │ │ │ │ ldrbhi pc, [r9, #-512]! @ 0xfffffe00 @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4. {d24-d27}, [pc :64], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ adchi pc, r1, r2 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #2380 @ 0x94c │ │ │ │ + movwcs sl, #2381 @ 0x94d │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f78 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vqdmlal.s , d16, d1[4] │ │ │ │ + vsubw.s8 , q8, d25 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fd9405 │ │ │ │ @ instruction: 0xf7fffb8b │ │ │ │ - @ instruction: 0xf5b7b925 │ │ │ │ + @ instruction: 0xf5b7b926 │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, pc, #-2147483593 @ 0x80000037 │ │ │ │ orrshi pc, r9, r1 │ │ │ │ svcne 0x0001f1b7 │ │ │ │ - ldmdbge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x18297c │ │ │ │ + b 0x1828fc │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425780 │ │ │ │ @ instruction: 0xf5b285ef │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ - addmi r8, sl, #235929600 @ 0xe100000 │ │ │ │ - ldrhi pc, [sp], #3 │ │ │ │ + addmi r8, sl, #244318208 @ 0xe900000 │ │ │ │ + strthi pc, [r5], #3 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [lr, r3] │ │ │ │ + ldrhi pc, [r6, r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - ldrbhi pc, [r9, -r3]! @ │ │ │ │ + strhi pc, [r1, r3] │ │ │ │ orrcs r2, r0, #0, 14 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x18297c │ │ │ │ + b 0x1828fc │ │ │ │ addmi r0, sl, #805306368 @ 0x30000000 │ │ │ │ - subhi pc, r7, r4 │ │ │ │ + subhi pc, pc, r4 │ │ │ │ svcne 0x0048f5b2 │ │ │ │ - adcshi pc, fp, r4 │ │ │ │ + sbchi pc, r3, r4 │ │ │ │ @ instruction: 0xf003429a │ │ │ │ - @ instruction: 0xf6488492 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + @ instruction: 0xf648849a │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe7404d8 │ │ │ │ + blx 0xfe640458 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ @ instruction: 0xf99ef7fe │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ eorshi pc, pc, r1 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #60293120 @ 0x3980000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4], r6 │ │ │ │ + vst2. {d10-d11}, [r4], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - @ instruction: 0xf6488341 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + @ instruction: 0xf6488349 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ @@ -116886,297 +116854,297 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe9309 │ │ │ │ @ instruction: 0xf7fffd6f │ │ │ │ - @ instruction: 0xf5b3b899 │ │ │ │ + @ instruction: 0xf5b3b89a │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, r3, #1073741874 @ 0x40000032 │ │ │ │ sbcshi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ - @ instruction: 0xf0048178 │ │ │ │ - blcs 0x4031dc │ │ │ │ + @ instruction: 0xf0048180 │ │ │ │ + blcs 0x40315c │ │ │ │ strbhi pc, [ip, -r2] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9509 │ │ │ │ - ldcvs 8, cr15, [r3, #-348]! @ 0xfffffea4 │ │ │ │ + ldcvs 8, cr15, [r3, #-356]! @ 0xfffffe9c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr8 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldmdage r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2691dc │ │ │ │ - stmdage pc!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x26915c │ │ │ │ + ldmdage r0!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153ea0 │ │ │ │ + bl 0x153e20 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ @ instruction: 0xf7fffe85 │ │ │ │ - ldcvs 8, cr11, [r3, #-388]! @ 0xfffffe7c │ │ │ │ + ldcvs 8, cr11, [r3, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r5, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + ldmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ @ instruction: 0xf7fff90d │ │ │ │ - ldcvs 8, cr11, [r3, #-284]! @ 0xfffffee4 │ │ │ │ + ldcvs 8, cr11, [r3, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 4, sl, fp, cr0 │ │ │ │ + mrrcvs 8, 4, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ @ instruction: 0xf7fff8f3 │ │ │ │ - vmlal.u8 , d4, d29 │ │ │ │ + vmlal.u8 , d4, d30 │ │ │ │ movwls r5, #29888 @ 0x74c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6484308 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x143338 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1432b8 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930a │ │ │ │ @ instruction: 0xf7fffb6f │ │ │ │ - vmov.i16 d27, #195 @ 0x00c3 │ │ │ │ + vmov.i16 d27, #196 @ 0x00c4 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf6483407 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x143368 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1432e8 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x16406ae │ │ │ │ - svclt 0x00faf7fe │ │ │ │ + blx 0x164062e │ │ │ │ + svclt 0x00fbf7fe │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ cmpphi r5, #1 @ p-variant is OBSOLETE │ │ │ │ rscshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ msrhi SPSR_sx, #1 │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00ebf47e │ │ │ │ + svcge 0x00ecf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280d54 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x280cc4 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - cmppcc r1, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpcc r9, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf898f7fe │ │ │ │ - svclt 0x00d2f7fe │ │ │ │ + svclt 0x00d3f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vand d8, d0, d9 │ │ │ │ vst1.8 {d24-d26}, [pc], r7 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ eorshi pc, lr, r2 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc], r9 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00b3f47e │ │ │ │ + svcge 0x00b4f47e │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0x1e40770 │ │ │ │ - svclt 0x0098f7fe │ │ │ │ + blx 0x1e406f0 │ │ │ │ + svclt 0x0099f7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vqshl.s8 d8, d7, d1 │ │ │ │ vst1.64 {d24-d27}, [pc], r2 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ bichi pc, r9, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - strtmi sl, [r1], -r0, lsl #31 │ │ │ │ + strtmi sl, [r1], -r1, lsl #31 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf930f7fc │ │ │ │ + @ instruction: 0xf92cf7fc │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x15408c │ │ │ │ + bl 0x15400c │ │ │ │ vhsub.s8 d16, d24, d2 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ + vsubw.s8 , q0, d25 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fe2dd8 │ │ │ │ @ instruction: 0xf7fef82d │ │ │ │ - @ instruction: 0xf44fbf67 │ │ │ │ + @ instruction: 0xf44fbf68 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ movshi pc, r1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc], r3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - svcge 0x0051f47e │ │ │ │ + svcge 0x0052f47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280c20 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x280b90 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - mvnvs pc, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x63adf248 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xfffef7fd │ │ │ │ - svclt 0x0038f7fe │ │ │ │ + svclt 0x0039f7fe │ │ │ │ svcvs 0x0010f5b7 │ │ │ │ bichi pc, pc, r1 │ │ │ │ svcvs 0x0040f5b7 │ │ │ │ @ instruction: 0x81a5f001 │ │ │ │ svcvs 0x00c0f5b7 │ │ │ │ - svcge 0x002bf47e │ │ │ │ + svcge 0x002cf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280bd4 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x280b44 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0x63bdf248 │ │ │ │ + orrvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xffd8f7fd │ │ │ │ - svclt 0x0012f7fe │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + svclt 0x0013f7fe │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r8, -sp, asr #19] │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ @ instruction: 0xf7fd9307 │ │ │ │ @ instruction: 0xf7fefa5b │ │ │ │ - @ instruction: 0x4621beff │ │ │ │ + strtmi fp, [r1], -r0, lsl #30 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - bls 0x282370 │ │ │ │ + bls 0x2822f8 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ addcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ - mcrlt 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ mvnsvc pc, #4, 8 @ 0x4000000 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr15, cr14, {3} │ │ │ │ - blvs 0xfe71ddc0 │ │ │ │ + mcrge 4, 7, pc, cr0, cr14, {3} @ │ │ │ │ + blvs 0xfe71dd40 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ - vqdmulh.s q8, q10, d1[5] │ │ │ │ - mrrcvs 2, 4, r3, fp, cr2 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - stceq 3, cr4, [r2], #-84 @ 0xffffffac │ │ │ │ - cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ + stceq 12, cr6, [r2], #-364 @ 0xfffffe94 │ │ │ │ andeq pc, sp, #2 │ │ │ │ - svclt 0x00182a0d │ │ │ │ - @ instruction: 0xf0042b00 │ │ │ │ - svclt 0x000c020d │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - svclt 0x00082a0d │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x00084547 │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ + @ instruction: 0xf4030ce5 │ │ │ │ + @ instruction: 0xf0046370 │ │ │ │ + bcs 0x3c48cc │ │ │ │ + blcs 0xb24f4 │ │ │ │ + andeq pc, sp, #4 │ │ │ │ + movwcs fp, #7948 @ 0x1f0c │ │ │ │ + bcs 0x3cb4a0 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + @ instruction: 0xf0050301 │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + ldrmi r3, [r8, #578]! @ 0x242 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + tstmi r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stccs 14, cr10, [r7, #-728] @ 0xfffffd28 │ │ │ │ - mrcge 6, 5, APSR_nzcv, cr3, cr14, {1} │ │ │ │ + stccs 14, cr10, [r7, #-732] @ 0xfffffd24 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr4, cr14, {1} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43e │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ - stmdacs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f43e │ │ │ │ strne pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ movwcs r0, #8301 @ 0x206d │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrhi SPSR_fc, r4 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ movwcs r3, #9473 @ 0x2501 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - @ instruction: 0xf9baf0a0 │ │ │ │ + @ instruction: 0xf9def0a0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ movwcs r4, #9732 @ 0x2604 │ │ │ │ cdp2 7, 4, cr15, cr2, cr12, {7} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf7fefd2f │ │ │ │ + @ instruction: 0xf7fefd4f │ │ │ │ strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldmib sp, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe91e8 │ │ │ │ + bl 0xe9168 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x114294 │ │ │ │ - bl 0x1433e8 │ │ │ │ + bl 0x114214 │ │ │ │ + bl 0x143368 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefff5 │ │ │ │ - @ instruction: 0xf44fbe65 │ │ │ │ + @ instruction: 0xf44fbe66 │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r8], #2 @ │ │ │ │ tstphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ @@ -117184,747 +117152,747 @@ │ │ │ │ vst3.32 {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbhi pc, [r0, #-2]! @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r4, asr #28 │ │ │ │ + strtmi sl, [r1], -r5, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8b2f7fc │ │ │ │ + @ instruction: 0xf8b0f7fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - mcrlt 7, 1, pc, cr12, cr14, {7} @ │ │ │ │ + mcrlt 7, 1, pc, cr13, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae24 │ │ │ │ + @ instruction: 0xf404ae25 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vst1.32 {d8-d10}, [r4 :256] │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vmov.i8 d26, #200 @ 0xc8 │ │ │ │ + vmov.i8 d26, #201 @ 0xc9 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x103ba8 │ │ │ │ + bl 0x103b28 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2307 │ │ │ │ @ instruction: 0xf7fef96b │ │ │ │ - @ instruction: 0xf004bdff │ │ │ │ + @ instruction: 0xf004be00 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, , q12 │ │ │ │ - blcs 0xa3680 │ │ │ │ + blcs 0xa3600 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [sp, #504]! @ 0x1f8 │ │ │ │ + stclge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167304 │ │ │ │ + bl 0x167284 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3406 │ │ │ │ @ instruction: 0xf7fefdf3 │ │ │ │ - stmdbge r4, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, lr}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe740b2a │ │ │ │ - ldclt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ + blx 0xfe740aaa │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0x82eac │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47e4563 │ │ │ │ - stmdbcs r4, {r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [r3, #248]! @ 0xf8 │ │ │ │ - bl 0x1a7b64 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + bl 0x1272e4 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + ldrbtne pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fc2510 │ │ │ │ @ instruction: 0xf7fefcf5 │ │ │ │ - @ instruction: 0xf640bd9d │ │ │ │ + @ instruction: 0xf640bd9e │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc], lr │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ subshi pc, lr, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - orrhi pc, lr, r3 │ │ │ │ + orrshi pc, r6, r3 │ │ │ │ @ instruction: 0x81a7f202 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b38170 │ │ │ │ + @ instruction: 0xf5b38178 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad7c │ │ │ │ + @ instruction: 0x4621ad7d │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff90f7fb │ │ │ │ + @ instruction: 0xff8ef7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ - ldcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ + ldcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ - msrhi SPSR_, r3 │ │ │ │ + msrhi SPSR_f, r3 │ │ │ │ cmpphi lr, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - msrhi CPSR_f, r3 │ │ │ │ + teqphi r0, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x81b3f202 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - @ instruction: 0xf5b280c5 │ │ │ │ + @ instruction: 0xf5b280cd │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad54 │ │ │ │ + @ instruction: 0x4621ad55 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff48f7fb │ │ │ │ + @ instruction: 0xff46f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrrc2 7, 15, pc, r0, cr13 @ │ │ │ │ - stcllt 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + stcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b28365 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #830472192 @ 0x31800000 │ │ │ │ ldrhi pc, [r7, #-1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ strbhi pc, [lr, #-65] @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ @ instruction: 0xf7fefde3 │ │ │ │ - @ instruction: 0xf5b3bd1d │ │ │ │ + @ instruction: 0xf5b3bd1e │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ strtmi r8, [r1], -ip, lsl #7 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-404]! @ 0xfffffe6c │ │ │ │ + ldcvs 12, cr15, [r3, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 13, 0, sl, fp, cr14 │ │ │ │ + mrrcvs 13, 0, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r9, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0xf6489906 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bls 0x2c3974 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bls 0x2c38f4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x1690cc │ │ │ │ + bl 0x16904c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dab8 │ │ │ │ + blls 0x28da38 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldclge 7, cr15, [r7], #248 @ 0xf8 │ │ │ │ + ldclge 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb8f │ │ │ │ - mvneq fp, #61184 @ 0xef00 │ │ │ │ - stclge 5, cr15, [fp], #248 @ 0xf8 │ │ │ │ + mvneq fp, #240, 24 @ 0xf000 │ │ │ │ + stclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ eorshi pc, ip, #2 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - blvs 0xfe71e1bc │ │ │ │ + stc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + blvs 0xfe71e13c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - bls 0x2ee05c │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x2edfe0 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16912c │ │ │ │ + bl 0x1690ac │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dd18 │ │ │ │ + blls 0x28dc98 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stclge 7, cr15, [r7], {62} @ 0x3e │ │ │ │ + stclge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb5f │ │ │ │ - @ instruction: 0xf404bcbf │ │ │ │ + @ instruction: 0xf404bcc0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218357 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ + ldcvs 12, cr15, [r3, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 12, 10, sl, fp, cr14 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf6489906 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bls 0x2c3a34 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bls 0x2c39b4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x16918c │ │ │ │ + bl 0x16910c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dcf8 │ │ │ │ + blls 0x28dc78 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r7], {62} @ 0x3e │ │ │ │ + ldcge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb2f │ │ │ │ - strbteq fp, [r7], #3215 @ 0xc8f │ │ │ │ + strbteq fp, [r7], #3216 @ 0xc90 │ │ │ │ cmpphi r5, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ac88 │ │ │ │ + @ instruction: 0xf404ac89 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - movwcs r8, #921 @ 0x399 │ │ │ │ + movwcs r8, #929 @ 0x3a1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb838e │ │ │ │ - bls 0x24218c │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x2420ec │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ + stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ addshi pc, ip, r2 │ │ │ │ strbhi pc, [r3, #-513] @ 0xfffffdff @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ vst4. {d8-d11}, [r4], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - rsceq r8, r1, sl, ror #8 │ │ │ │ - mrrcge 5, 7, pc, r5, cr14 @ │ │ │ │ + rsceq r8, r1, r2, ror r4 │ │ │ │ + mrrcge 5, 7, pc, r6, cr14 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x242138 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x242098 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r0, cr14 @ │ │ │ │ + mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strbhi pc, [ip], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-3114] @ 0xfffff3d6 │ │ │ │ + strls sl, [r7, #-3115] @ 0xfffff3d5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ mcr2 7, 3, pc, cr14, cr12, {7} @ │ │ │ │ - stclt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ ldrhi pc, [r1, r0] │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - blge 0x800a8 │ │ │ │ + stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ @ instruction: 0xf7fefcaf │ │ │ │ - @ instruction: 0xf44fbbe9 │ │ │ │ + @ instruction: 0xf44fbbea │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ @ instruction: 0x83b3f001 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xff580100 │ │ │ │ - blvs 0xfe71e3d8 │ │ │ │ + blge 0xff5c0080 │ │ │ │ + blvs 0xfe71e358 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xff40000c │ │ │ │ + blge 0xff43ff8c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-3016] @ 0xfffff438 │ │ │ │ + strls sl, [r7, #-3017] @ 0xfffff437 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ - bllt 0xfea40f5c │ │ │ │ + bllt 0xfea80edc │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ strhi pc, [fp, #1]! │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-2960] @ 0xfffff470 │ │ │ │ + strls sl, [r7, #-2961] @ 0xfffff46f │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fc9406 │ │ │ │ @ instruction: 0xf7fefe53 │ │ │ │ - stmib sp, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6483204 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0xf40fde │ │ │ │ - bllt 0x18c0fe8 │ │ │ │ + blx 0xf40f5e │ │ │ │ + bllt 0x1900f68 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12d410 │ │ │ │ + bl 0x12d390 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r3, r4, lr, pc}^ │ │ │ │ @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x9c100a │ │ │ │ - bllt 0x1341014 │ │ │ │ + blx 0x9c0f8a │ │ │ │ + bllt 0x1380f94 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ teqphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #6974 @ 0x1b3e │ │ │ │ + movwcs sl, #6975 @ 0x1b3f │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x930c8 │ │ │ │ - strhi pc, [r8, #2]! │ │ │ │ + blcs 0x93048 │ │ │ │ + ldrhi pc, [r0, #2]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xd80240 │ │ │ │ + blge 0xdc01c0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fef9eb │ │ │ │ - @ instruction: 0xf5b3bb27 │ │ │ │ + @ instruction: 0xf5b3bb28 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ addcs r8, r0, #196 @ 0xc4 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - ssateq sl, #6, ip, lsl #22 │ │ │ │ - blge 0x700574 │ │ │ │ - blvs 0xfe71e54c │ │ │ │ + ssateq sl, #6, sp, lsl #22 │ │ │ │ + blge 0x7404f4 │ │ │ │ + blvs 0xfe71e4cc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x580180 │ │ │ │ + blge 0x5c0100 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-32] @ 0xffffffe0 │ │ │ │ - blge 0x20099c │ │ │ │ + vstrcs d10, [r7, #-36] @ 0xffffffdc │ │ │ │ + blge 0x24091c │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ - ldrtmi sl, [r0], -r0, lsl #22 │ │ │ │ + ldrtmi sl, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf966f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -r7, ror #22 │ │ │ │ - blx 0x163f11e │ │ │ │ + blx 0xfe0bf09e │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - strtmi sl, [r8], -r1, ror #22 │ │ │ │ - stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - ldc2l 7, cr15, [r2], {237} @ 0xed │ │ │ │ + @ instruction: 0xf004ab61 │ │ │ │ + strtmi r0, [r8], -pc, lsl #16 │ │ │ │ + ldc2l 7, cr15, [r6], {237} @ 0xed │ │ │ │ @ instruction: 0xf09f4607 │ │ │ │ - @ instruction: 0x4642fe17 │ │ │ │ + @ instruction: 0x4642fe3b │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vrsra.u64 d18, d5, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - blx 0xff13f374 │ │ │ │ + blx 0xffa3f2f4 │ │ │ │ vnmla.f32 s8, s27, s26 │ │ │ │ @ instruction: 0xf6433f70 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ ldrbtmi r0, [sl], #-402 @ 0xfffffe6e │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ - ldrmi r4, [r7], #-1040 @ 0xfffffbf0 │ │ │ │ - andls r1, r2, r3, lsl r9 │ │ │ │ + ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ + andls r4, r2, r7, lsl r4 │ │ │ │ strls r4, [r0, -sl, lsr #8] │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2l 0, cr15, [sl, #-640]! @ 0xfffffd80 │ │ │ │ + ldc2 0, cr15, [lr, #640] @ 0x280 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - svcvs 0x00b3f96f │ │ │ │ + svcvs 0x00b3f98f │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cab2d │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67b3 │ │ │ │ stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfee80a38 │ │ │ │ - bl 0x1a815c │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - andls r2, r9, #0, 4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + bge 0xfeec09b8 │ │ │ │ + bl 0x1278dc │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ + ldrbtne pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ - ldrbcs pc, [r0], #2258 @ 0x8d2 @ │ │ │ │ + ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ @ instruction: 0xf9f8f7fc │ │ │ │ - blt 0xfe8c1168 │ │ │ │ + blt 0xfe9010e8 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - strls sl, [r6], #-2716 @ 0xfffff564 │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - @ instruction: 0xf6489207 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ - bl 0x108d9c │ │ │ │ - andls r0, r8, r4, lsl #5 │ │ │ │ + andls sl, r6, #643072 @ 0x9d000 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf6489407 │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ + bl 0x188d1c │ │ │ │ + andls r0, r8, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r9, #-800] @ 0xfffffce0 │ │ │ │ - ldrbcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ + ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ @ instruction: 0xf9def7fc │ │ │ │ - blt 0xfe24119c │ │ │ │ + blt 0xfe28111c │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe1003a4 │ │ │ │ + bge 0xfe140324 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6483142 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ movwmi r0, #42291 @ 0xa533 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x1c35f8 │ │ │ │ + bl 0x1c3578 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, r8, lsl #6 │ │ │ │ strhi pc, [r5, #-257]! @ 0xfffffeff │ │ │ │ - bcs 0x18c1534 │ │ │ │ + bcs 0x18c14b4 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff30f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vst1.64 {d10-d11}, [r4], r5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aa52 │ │ │ │ + @ instruction: 0x4621aa53 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfffc1204 │ │ │ │ - bl 0x1cbe20 │ │ │ │ + blx 0xffdc1184 │ │ │ │ + bl 0x1cbda0 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0xfe0c157c │ │ │ │ + bcs 0xfe0c14fc │ │ │ │ @ instruction: 0xff16f7fd │ │ │ │ - blt 0x10c1228 │ │ │ │ + blt 0x11011a8 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0xf47e429f │ │ │ │ - vst1.8 {d10-d11}, [r4 :256], sl │ │ │ │ + vst1.8 {d10-d11}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf64883ae │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + @ instruction: 0xf64883b6 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ @ instruction: 0x46218570 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - blx 0xff7c1252 │ │ │ │ + blx 0xff6c11d2 │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0xff8c126c │ │ │ │ - blt 0x741274 │ │ │ │ + blx 0xff8c11ec │ │ │ │ + blt 0x7811f4 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x60047c │ │ │ │ + bge 0x6403fc │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ - vmov.i16 d26, #49664 @ 0xc200 │ │ │ │ + vmov.i16 d26, #49920 @ 0xc300 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ - stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r6, r2 │ │ │ │ ldrbhi pc, [r7, -r1, lsl #4] @ │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ orrshi pc, lr, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldmibge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmibge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - fldmdbxvs r3!, {d15-d103} @ Deprecated │ │ │ │ + fldmdbxvs r3!, {d15-d101} @ Deprecated │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 9, 13, sl, fp, cr2 @ │ │ │ │ + mrrcvs 9, 13, sl, fp, cr3 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - eorcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + adcscs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldmibge r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe71e818 │ │ │ │ + ldmibge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe71e798 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge sp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-2472] @ 0xfffff658 │ │ │ │ + strls sl, [r7, #-2473] @ 0xfffff657 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adccs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + rsbscs pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - blx 0xffbc1392 │ │ │ │ - stmiblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffbc1312 │ │ │ │ + stmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0080f5b7 │ │ │ │ - stmibge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ @ instruction: 0xf7fefa31 │ │ │ │ - rsceq fp, r2, fp, ror #18 │ │ │ │ - stmdbge r7!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + rsceq fp, r2, ip, ror #18 │ │ │ │ + stmdbge r8!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ movwls r0, #40165 @ 0x9ce5 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167c14 │ │ │ │ + bl 0x167b94 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x8341c │ │ │ │ + streq pc, [pc], #-4 @ 0x8339c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefe19 │ │ │ │ - svclt 0x0000b943 │ │ │ │ - addeq ip, r8, sl, asr lr │ │ │ │ + svclt 0x0000b944 │ │ │ │ + ldrdeq ip, [r8], sl │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - addhi pc, lr, #2 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + addshi pc, r6, #2 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ strbthi pc, [r4], #-65 @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281fe0 │ │ │ │ + bls 0x281f50 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4d24 │ │ │ │ + bl 0x1d4ca4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd25b0 │ │ │ │ @ instruction: 0xf7fef9e5 │ │ │ │ - bl 0x1318f0 │ │ │ │ + bl 0x131874 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - ldrtne pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrbtne pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @ instruction: 0xf7fefc5f │ │ │ │ - bl 0x1318b8 │ │ │ │ + bl 0x13183c │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ - ldrtne pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrbtne pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @ instruction: 0xf7fefc43 │ │ │ │ - addcs fp, r0, #15138816 @ 0xe70000 │ │ │ │ + addcs fp, r0, #232, 16 @ 0xe80000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3865f │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf5b385e9 │ │ │ │ + @ instruction: 0xf5b385f1 │ │ │ │ @ instruction: 0xf0021f48 │ │ │ │ - @ instruction: 0x21808592 │ │ │ │ + @ instruction: 0x2180859a │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #216, 8 @ 0xd8000000 │ │ │ │ strbthi pc, [fp], #65 @ 0x41 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf960f7fb │ │ │ │ + @ instruction: 0xf958f7fb │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d4df4 │ │ │ │ + bl 0x1d4d74 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2860 │ │ │ │ stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #29441 @ 0x7301 │ │ │ │ - bl 0x1d4e14 │ │ │ │ + bl 0x1d4d94 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x83578 │ │ │ │ + streq pc, [pc], #-4 @ 0x834f8 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefd6b │ │ │ │ - vst2.32 {d11-d12}, [r4 :64], r5 │ │ │ │ + vst2.32 {d11-d12}, [r4 :64], r6 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf6488692 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117933,59 +117901,59 @@ │ │ │ │ stmdbeq r3!, {r4, r5, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - msrhi CPSR_fsc, #2 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e45c8 │ │ │ │ + bl 0x1e4548 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ movthi pc, #61505 @ 0xf041 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281dd8 │ │ │ │ + bls 0x281d48 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4f2c │ │ │ │ + bl 0x1d4eac │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ @ instruction: 0xf7fef8e1 │ │ │ │ - vst2.8 {d11-d12}, [r4 :64], fp │ │ │ │ + vst2.8 {d11-d12}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf648863c │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117994,842 +117962,842 @@ │ │ │ │ stmdbeq r3!, {r5, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ - svclt 0x00f0f7fd │ │ │ │ + svclt 0x00f1f7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [r6, #2]! │ │ │ │ + strhi pc, [lr, #2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vbic.i32 q12, #207 @ 0x000000cf │ │ │ │ + vaddw.u8 q12, q10, d7 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ - svclt 0x00bcf7fd │ │ │ │ + svclt 0x00bdf7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #68, 8 @ 0x44000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - ldrbhi pc, [lr], #2 @ │ │ │ │ + strbthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0xf0048507 │ │ │ │ - blcs 0x404394 │ │ │ │ - msrhi SPSR_fs, r2 │ │ │ │ + @ instruction: 0xf004850f │ │ │ │ + blcs 0x404314 │ │ │ │ + cmnphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9509 │ │ │ │ - ldcvs 15, cr15, [r3, #-492]! @ 0xfffffe14 │ │ │ │ + ldcvs 15, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 15, 9, sl, fp, cr12 │ │ │ │ + mrrcvs 15, 9, sl, fp, cr13 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - svcge 0x0097f43d │ │ │ │ - blcs 0x26a394 │ │ │ │ - svcge 0x0093f73d │ │ │ │ + svcge 0x0098f43d │ │ │ │ + blcs 0x26a314 │ │ │ │ + svcge 0x0094f73d │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155058 │ │ │ │ + bl 0x154fd8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2b30 │ │ │ │ @ instruction: 0xf7fdfda9 │ │ │ │ - orrcs fp, r0, r5, lsl #31 │ │ │ │ + orrcs fp, r0, r6, lsl #31 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ ldrhi pc, [r7, #-65]! @ 0xffffffbf │ │ │ │ svcne 0x0078f5b2 │ │ │ │ - ldrbhi pc, [r5, #-2]! @ │ │ │ │ + ldrbhi pc, [sp, #-2]! @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - @ instruction: 0xf5b28281 │ │ │ │ + @ instruction: 0xf5b28289 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf5b28566 │ │ │ │ + @ instruction: 0xf5b2856e │ │ │ │ @ instruction: 0xf0021f50 │ │ │ │ - @ instruction: 0x270084d9 │ │ │ │ + strcs r8, [r0, -r1, ror #9] │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrcs r0, r0, r2, lsr r3 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf003428a │ │ │ │ - @ instruction: 0xf5b28042 │ │ │ │ + @ instruction: 0xf5b2804a │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ - addsmi r8, sl, #80 @ 0x50 │ │ │ │ - rsbshi pc, r6, #2 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + addsmi r8, sl, #88 @ 0x58 │ │ │ │ + rsbshi pc, lr, #2 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281c28 │ │ │ │ + bls 0x281b98 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d50dc │ │ │ │ + bl 0x1d505c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2760 │ │ │ │ @ instruction: 0xf7fdf809 │ │ │ │ - @ instruction: 0xf404bf43 │ │ │ │ + @ instruction: 0xf404bf44 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf6488151 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + @ instruction: 0xf6488159 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ strtmi r8, [r1], -r9, lsr #6 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - @ instruction: 0xf8e4f7fb │ │ │ │ + @ instruction: 0xf8e0f7fb │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2710f8d2 │ │ │ │ @ instruction: 0xffe8f7fc │ │ │ │ - svclt 0x0022f7fd │ │ │ │ + svclt 0x0023f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - rscshi pc, sl, r2 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e437c │ │ │ │ + bl 0x1e42fc │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2624 @ 0xa40 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff3418ba │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr4, cr13, {7} │ │ │ │ + blx 0xff34183a │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf53d00e7 │ │ │ │ - @ instruction: 0xf3c4aef0 │ │ │ │ + @ instruction: 0xf3c4aef1 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe94190a │ │ │ │ - mcrlt 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ + blx 0xfe94188a │ │ │ │ + mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #0, 8 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - @ instruction: 0xf5b28458 │ │ │ │ + @ instruction: 0xf5b28460 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vshr.u64 d24, d31, #60 │ │ │ │ + vmla.i q12, q10, d3[1] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c41972 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr8, cr13, {7} │ │ │ │ + blx 0x1c418f2 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - teqphi r6, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + teqphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ mvnhi pc, r1, asr #32 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281a90 │ │ │ │ + bls 0x281a00 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d5274 │ │ │ │ + bl 0x1d51f4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2610 │ │ │ │ @ instruction: 0xf7fdff3d │ │ │ │ - @ instruction: 0x4621be77 │ │ │ │ + @ instruction: 0x4621be78 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff7af7fa │ │ │ │ + @ instruction: 0xff76f7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12ddf0 │ │ │ │ + bl 0x12dd70 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 5, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff26f7fc │ │ │ │ - mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr1, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e98 │ │ │ │ @ instruction: 0xf7fdff0f │ │ │ │ - strtmi fp, [r1], -r9, asr #28 │ │ │ │ + strtmi fp, [r1], -sl, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff4cf7fa │ │ │ │ + @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12de4c │ │ │ │ + bl 0x12ddcc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ @ instruction: 0xf7fdfee1 │ │ │ │ - @ instruction: 0x4621be1b │ │ │ │ + @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xffcaf7fa │ │ │ │ + @ instruction: 0xffc6f7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x463b0233 │ │ │ │ - bl 0x12dea8 │ │ │ │ + bl 0x12de28 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 0, pc, cr8, cr2, {6} @ │ │ │ │ mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ - mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e18 │ │ │ │ @ instruction: 0xf7fdfeb3 │ │ │ │ - strtmi fp, [r1], -sp, ror #27 │ │ │ │ + strtmi fp, [r1], -lr, ror #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff9cf7fa │ │ │ │ + @ instruction: 0xff98f7fa │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12df04 │ │ │ │ + bl 0x12de84 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 4, pc, cr12, cr12, {7} │ │ │ │ - ldcllt 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - ldcvs 15, cr15, [r1, #-380]! @ 0xfffffe84 │ │ │ │ - blvs 0xfe369b34 │ │ │ │ + ldcvs 15, cr15, [r1, #-364]! @ 0xfffffe94 │ │ │ │ + blvs 0xfe369ab4 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [r5], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - mcrrvs 13, 12, sl, sl, cr2 │ │ │ │ + mcrrvs 13, 12, sl, sl, cr3 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [sp, #244]! @ 0xf4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + ldcge 4, cr15, [lr, #244]! @ 0xf4 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcrcs 8, 7, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ - ldclt 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ + ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - pldw [r4], #-3897 @ 0xfffff0c7 │ │ │ │ + pldw [r4], #-3893 @ 0xfffff0cb │ │ │ │ @ instruction: 0xf47d1300 │ │ │ │ - ldcvs 13, cr10, [r2, #-656]! @ 0xfffffd70 │ │ │ │ + ldcvs 13, cr10, [r2, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 9, sl, r2, cr14 │ │ │ │ + mrrcvs 13, 9, sl, r2, cr15 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [r9, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf6489c07 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x11544c │ │ │ │ + bl 0x1153cc │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ @ instruction: 0xf7fdfe51 │ │ │ │ - strtmi fp, [r1], -fp, lsl #27 │ │ │ │ + strtmi fp, [r1], -ip, lsl #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff14f7fa │ │ │ │ + @ instruction: 0xff10f7fa │ │ │ │ stmdals r7, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf4036b8b │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xa4b80 │ │ │ │ - ldclge 4, cr15, [r7, #-244]! @ 0xffffff0c │ │ │ │ + bcs 0xa4b00 │ │ │ │ + ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf648ad72 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x1044a0 │ │ │ │ + @ instruction: 0xf648ad73 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104420 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e68 │ │ │ │ @ instruction: 0xf7fdfe2b │ │ │ │ - strtmi fp, [r1], -r5, ror #26 │ │ │ │ + strtmi fp, [r1], -r6, ror #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff14f7fa │ │ │ │ + @ instruction: 0xff10f7fa │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1554c4 │ │ │ │ + bl 0x155444 │ │ │ │ vhsub.s8 d16, d24, d2 │ │ │ │ - vsubw.s8 , q8, d9 │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fc2e58 │ │ │ │ @ instruction: 0xf7fdfe11 │ │ │ │ - @ instruction: 0xf44fbd4b │ │ │ │ + @ instruction: 0xf44fbd4c │ │ │ │ vmlal.s q11, d1, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :64], r8 │ │ │ │ vmov.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r5, #-500]! @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - rsceq pc, r3, #41, 30 @ 0xa4 │ │ │ │ - stcge 5, cr15, [fp, #-500]! @ 0xfffffe0c │ │ │ │ - blvs 0xfe71f128 │ │ │ │ + rsceq pc, r3, #39, 30 @ 0x9c │ │ │ │ + stcge 5, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ + blvs 0xfe71f0a8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r5, #-244]! @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - movwcs sl, #3360 @ 0xd20 │ │ │ │ + movwcs sl, #3361 @ 0xd21 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7fc0207 │ │ │ │ @ instruction: 0xf7fdf909 │ │ │ │ - @ instruction: 0xf44fbd15 │ │ │ │ + @ instruction: 0xf44fbd16 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stcge 4, cr15, [sp, #-500] @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2da8 │ │ │ │ @ instruction: 0xf7fdfdbd │ │ │ │ - @ instruction: 0xf5b5bcf7 │ │ │ │ + @ instruction: 0xf5b5bcf8 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - @ instruction: 0x4621acf2 │ │ │ │ + @ instruction: 0x4621acf3 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ + mrc2 7, 3, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r7, {r8, r9, ip} │ │ │ │ @ instruction: 0xf4026b8a │ │ │ │ @ instruction: 0xf0416270 │ │ │ │ - bcs 0xa5248 │ │ │ │ - ldclge 4, cr15, [pc], {61} @ 0x3d │ │ │ │ + bcs 0xa51c8 │ │ │ │ + stclge 4, cr15, [r0], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf648acda │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x1045d0 │ │ │ │ + @ instruction: 0xf648acdb │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104550 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d48 │ │ │ │ @ instruction: 0xf7fdfd93 │ │ │ │ - @ instruction: 0xf44fbccd │ │ │ │ + @ instruction: 0xf44fbcce │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ + stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - adceq pc, r7, #1264 @ 0x4f0 │ │ │ │ - ldcge 5, cr15, [fp], #500 @ 0x1f4 │ │ │ │ - blvs 0xfe71f208 │ │ │ │ + adceq pc, r7, #1200 @ 0x4b0 │ │ │ │ + ldcge 5, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + blvs 0xfe71f188 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r5], #244 @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 12, cr10, [r7], {176} @ 0xb0 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stcls 12, cr10, [r7], {177} @ 0xb1 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x115620 │ │ │ │ + bl 0x1155a0 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ @ instruction: 0xf7fdfd67 │ │ │ │ - strtmi fp, [r1], -r1, lsr #25 │ │ │ │ + strtmi fp, [r1], -r2, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 2, pc, cr0, cr10, {7} │ │ │ │ + mcr2 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e19c │ │ │ │ + bl 0x12e11c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - stclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d18 │ │ │ │ @ instruction: 0xf7fdfd39 │ │ │ │ - @ instruction: 0x4621bc73 │ │ │ │ + @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e1f8 │ │ │ │ + bl 0x12e178 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8], #840 @ 0x348 │ │ │ │ stc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, ip, cr13 @ │ │ │ │ + mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ @ instruction: 0xf7fdfd0b │ │ │ │ - strtmi fp, [r1], -r5, asr #24 │ │ │ │ + strtmi fp, [r1], -r6, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e254 │ │ │ │ + bl 0x12e1d4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - stclt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x839e0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x2835d8 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x283548 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - movwvc pc, #53832 @ 0xd248 @ │ │ │ │ + bicsvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - ldclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vaba.s8 d8, d17, d3 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], fp │ │ │ │ + vaba.s8 d8, d17, d11 │ │ │ │ + vst3. {d24,d26,d28}, [pc], r3 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - ldrbhi pc, [sp, -r1]! @ │ │ │ │ + strhi pc, [r5, r1] │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621abfc │ │ │ │ + @ instruction: 0x4621abfd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr10, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfef41ebe │ │ │ │ - bllt 0xffcc1ec4 │ │ │ │ + blx 0xfef41e3e │ │ │ │ + bllt 0xffd01e44 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x28355c │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x2834cc │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - teqpvc r5, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + mvnsvs pc, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bllt 0xff641ef8 │ │ │ │ + bllt 0xff681e78 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - stmdals r7, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d68 │ │ │ │ @ instruction: 0xf7fdfc85 │ │ │ │ - @ instruction: 0x4621bbbf │ │ │ │ + strtmi fp, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e360 │ │ │ │ + bl 0x12e2e0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0xfeac1f54 │ │ │ │ + bllt 0xfeb01ed4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ @ instruction: 0xf7fdfc57 │ │ │ │ - @ instruction: 0x4621bb91 │ │ │ │ + @ instruction: 0x4621bb92 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e3bc │ │ │ │ + bl 0x12e33c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldclcs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ - bllt 0x1f41fb0 │ │ │ │ + bllt 0x1f81f30 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ @ instruction: 0xf7fdfc29 │ │ │ │ - @ instruction: 0xf5b3bb63 │ │ │ │ + @ instruction: 0xf5b3bb64 │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ vst2.32 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e4 │ │ │ │ @ instruction: 0xf0020fc4 │ │ │ │ - vst1.8 {d8-d11}, [r4 :128], r1 │ │ │ │ + vst1.8 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - strtmi r8, [r1], -sl, lsl #9 │ │ │ │ + @ instruction: 0x46218492 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs r3!, {s30-s148} │ │ │ │ + vldmdbvs r3!, {s30-s152} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 11, 4, sl, fp, cr8 │ │ │ │ + mrrcvs 11, 4, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x118111c │ │ │ │ + blge 0x11c109c │ │ │ │ @ instruction: 0xf6489a09 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73d2907 │ │ │ │ - bcs 0xaed18 │ │ │ │ - blge 0xd01140 │ │ │ │ + bcs 0xaec9c │ │ │ │ + blge 0xd410c0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9ccf7fb │ │ │ │ - bllt 0xbc204c │ │ │ │ + bllt 0xc01fcc │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmin.s8 q4, , │ │ │ │ - vst3.8 {d24-d26}, [pc :128], ip │ │ │ │ + vmin.s8 q4, , │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbthi pc, [fp], -r1 @ │ │ │ │ + strhi pc, [r3], r1 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x4621ab14 │ │ │ │ + @ instruction: 0x4621ab15 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff54208c │ │ │ │ - bllt 0x2c2094 │ │ │ │ + blx 0xff54200c │ │ │ │ + bllt 0x302014 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x18129c │ │ │ │ + blge 0x1c121c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0x12a8 │ │ │ │ + bge 0x41228 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1688e4 │ │ │ │ + bl 0x168864 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3406 │ │ │ │ @ instruction: 0xf7fdfb03 │ │ │ │ - andcs fp, r1, #897024 @ 0xdb000 │ │ │ │ + andcs fp, r1, #220, 20 @ 0xdc000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - addhi pc, r8, r2 │ │ │ │ + addshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa42f4 │ │ │ │ - ldrhi pc, [r9, -r1]! │ │ │ │ + blcs 0xa4294 │ │ │ │ + strbhi pc, [r1, -r1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_c, #57088 @ 0xdf00 │ │ │ │ - bge 0xff101720 │ │ │ │ + msreq CPSR_c, #56576 @ 0xdd00 │ │ │ │ + bge 0xff1416a0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8fcf7fc │ │ │ │ - blt 0xfefc212c │ │ │ │ + blt 0xff0020ac │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184980 │ │ │ │ + b 0x184900 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ - addsmi r8, r3, #19660800 @ 0x12c0000 │ │ │ │ - ldrhi pc, [fp, -r1]! │ │ │ │ + addsmi r8, r3, #21757952 @ 0x14c0000 │ │ │ │ + strbhi pc, [r3, -r1] @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - strtmi r8, [r1], -r9, lsr #14 │ │ │ │ + @ instruction: 0x46218731 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + ldc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r4, {r1, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a1 │ │ │ │ - andcs fp, r1, #643072 @ 0x9d000 │ │ │ │ + andcs fp, r1, #647168 @ 0x9e000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - cmpphi pc, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa468c │ │ │ │ - msrhi CPSR_fsc, r2 │ │ │ │ + blcs 0xa462c │ │ │ │ + teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_sxc, #41216 @ 0xa100 │ │ │ │ - bge 0xfe18179c │ │ │ │ + msreq CPSR_sxc, #40704 @ 0x9f00 │ │ │ │ + bge 0xfe1c171c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf846f7fc │ │ │ │ - blt 0x20421a8 │ │ │ │ + blt 0x2082128 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1849fc │ │ │ │ + b 0x18497c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ - addsmi r8, r3, #223346688 @ 0xd500000 │ │ │ │ - strbhi pc, [r5], r1 @ │ │ │ │ + addsmi r8, r3, #231735296 @ 0xdd00000 │ │ │ │ + strbhi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0x462186b3 │ │ │ │ + @ instruction: 0x462186bb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0323 │ │ │ │ - stmdbge r4, {r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdffaf │ │ │ │ - movwcs fp, #6751 @ 0x1a5f │ │ │ │ + movwcs fp, #6752 @ 0x1a60 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94288 │ │ │ │ - orrshi pc, ip, #1 │ │ │ │ + blcs 0x94208 │ │ │ │ + @ instruction: 0x83a4f001 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x15813fc │ │ │ │ + bge 0x15c137c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a5 │ │ │ │ - movwcs fp, #6727 @ 0x1a47 │ │ │ │ + movwcs fp, #6728 @ 0x1a48 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x942b8 │ │ │ │ - strhi pc, [sp, #-1]! │ │ │ │ + blcs 0x94238 │ │ │ │ + ldrhi pc, [r5, #-1]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xf8142c │ │ │ │ + bge 0xfc13ac │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ - blt 0xcc2244 │ │ │ │ + blt 0xd021c4 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184a98 │ │ │ │ + b 0x184a18 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - addsmi r8, r3, #130 @ 0x82 │ │ │ │ - rsbshi pc, r2, r2 │ │ │ │ + addsmi r8, r3, #138 @ 0x8a │ │ │ │ + rsbshi pc, sl, r2 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - strtmi r8, [r1], -r9, lsl #1 │ │ │ │ + @ instruction: 0x46218091 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r4, {r1, r2, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdff25 │ │ │ │ - movwcs fp, #6673 @ 0x1a11 │ │ │ │ + movwcs fp, #6674 @ 0x1a12 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94324 │ │ │ │ - strhi pc, [r6, #-1] │ │ │ │ + blcs 0x942a4 │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x201498 │ │ │ │ + bge 0x241418 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf89b │ │ │ │ - andcs fp, r1, #4079616 @ 0x3e4000 │ │ │ │ + andcs fp, r1, #4096000 @ 0x3e8000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - strbhi pc, [r6], r1 @ │ │ │ │ + strbhi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0xa5db0 │ │ │ │ - strbhi pc, [sp], r1 @ │ │ │ │ + blcs 0xa5d50 │ │ │ │ + ldrbhi pc, [r5], r1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_s, #259072 @ 0x3f400 │ │ │ │ - ldmibge pc, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + msreq CPSR_s, #257024 @ 0x3ec00 │ │ │ │ + stmibge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ - ldmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [r5], -r1 │ │ │ │ + strhi pc, [sp], -r1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf41480b4 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x204230a │ │ │ │ + blx 0x1f4228a │ │ │ │ @ instruction: 0xf6489807 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x12e740 │ │ │ │ + bl 0x12e6c0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x204232c │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x20422ac │ │ │ │ + ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf6489204 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x104c38 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104bb8 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ - blcs 0xfe8c26c8 │ │ │ │ + blcs 0xfe8c2648 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @ instruction: 0xf9b8f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdaa27 │ │ │ │ @ instruction: 0xf3c4b9f9 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - bl 0x14682c │ │ │ │ + bl 0x1467ac │ │ │ │ @ instruction: 0xf3c40342 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf8d20342 │ │ │ │ movwls r2, #31584 @ 0x7b60 │ │ │ │ @@ -118843,2657 +118811,2661 @@ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf6489204 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x104ce4 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104c64 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdac80 │ │ │ │ vst2.32 {d11,d13}, [r4 :128], r3 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ - orrhi pc, r5, #1073741824 @ 0x40000000 │ │ │ │ + orrhi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - tstphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf57d00e7 │ │ │ │ - strtmi sl, [r1], -sl, lsr #18 │ │ │ │ + strtmi sl, [r1], -fp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf99ef7fa │ │ │ │ + @ instruction: 0xf996f7fa │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155d38 │ │ │ │ + bl 0x155cb8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb29a0 │ │ │ │ @ instruction: 0xf7fdfa95 │ │ │ │ - bcs 0x1328dc │ │ │ │ + bcs 0x132860 │ │ │ │ adcmi sp, r9, #1073741825 @ 0x40000001 │ │ │ │ - stmdbge pc, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d4281 │ │ │ │ - @ instruction: 0xf648a90c │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x14516c │ │ │ │ + @ instruction: 0xf648a90d │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1450ec │ │ │ │ stmdbge r4, {r1, r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldmcs r0, {r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9c4f7fc │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r2, [r4, #-769] @ 0xfffffcff │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fdfbbf │ │ │ │ - ldcvs 8, cr11, [r3, #-900]! @ 0xfffffc7c │ │ │ │ + ldcvs 8, cr11, [r3, #-904]! @ 0xfffffc78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 13, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 13, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r5, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x104de0 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104d60 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00a8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfb19 │ │ │ │ - ldcvs 8, cr11, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + ldcvs 8, cr11, [r3, #-720]! @ 0xfffffd30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 10, sl, fp, cr12 │ │ │ │ + mrrcvs 8, 10, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmiage r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x104e3c │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104dbc │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfaeb │ │ │ │ - movwcs fp, #2181 @ 0x885 │ │ │ │ + movwcs fp, #2182 @ 0x886 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f88 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vrsra.s64 d23, d29, #64 │ │ │ │ + vsubw.s8 , q8, d5 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfac3 │ │ │ │ - ldcvs 8, cr11, [r3, #-372]! @ 0xfffffe8c │ │ │ │ + ldcvs 8, cr11, [r3, #-376]! @ 0xfffffe88 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr6 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x104ee8 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104e68 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfa95 │ │ │ │ - ldcvs 8, cr11, [r3, #-188]! @ 0xffffff44 │ │ │ │ + ldcvs 8, cr11, [r3, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 2, sl, fp, cr8 │ │ │ │ + mrrcvs 8, 2, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x104f44 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x104ec4 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfa67 │ │ │ │ - strtmi fp, [r1], -r1, lsl #16 │ │ │ │ + strtmi fp, [r1], -r2, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf928f7fa │ │ │ │ - blcs 0x12058c │ │ │ │ - ldrhi pc, [r2, #-769] @ 0xfffffcff │ │ │ │ + @ instruction: 0xf924f7fa │ │ │ │ + blcs 0x12050c │ │ │ │ + ldrhi pc, [sl, #-769] @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ - @ instruction: 0xf0428513 │ │ │ │ - vqsub.s8 d24, d4, d23 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf042851b │ │ │ │ + vqsub.s8 d24, d4, d31 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28a0 │ │ │ │ @ instruction: 0xf7fcf895 │ │ │ │ - stcleq 15, cr11, [r5], #828 @ 0x33c │ │ │ │ + stcleq 15, cr11, [r5], #832 @ 0x340 │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #10 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ stmdbge r4, {r0, r3, r8, r9, ip, pc} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0xfe4c2734 │ │ │ │ - svclt 0x00b2f7fc │ │ │ │ - blvs 0xfe71fc1c │ │ │ │ + blx 0xfe4c26b4 │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ + blvs 0xfe71fb9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00abf43c │ │ │ │ + svcge 0x00acf43c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-4006] @ 0xfffff05a │ │ │ │ + strls sl, [r7, #-4007] @ 0xfffff059 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adccs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + rsbscs pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf9eaf7fb │ │ │ │ - svclt 0x0084f7fc │ │ │ │ + svclt 0x0085f7fc │ │ │ │ strls r2, [r7, #-768] @ 0xfffffd00 │ │ │ │ ldrmi r0, [sl], -r5, ror #25 │ │ │ │ andls r4, r9, #48, 12 @ 0x3000000 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ teqmi r5, #8, 4 @ 0x80000000 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ movwls r0, #34114 @ 0x8542 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0x11c27cc │ │ │ │ - svclt 0x0066f7fc │ │ │ │ + blx 0x11c274c │ │ │ │ + svclt 0x0067f7fc │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x1050c0 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x105040 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0058f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf9a9 │ │ │ │ - @ instruction: 0xf414bf43 │ │ │ │ + @ instruction: 0xf414bf44 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #10 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ vmlsl.u , d4, d2[0] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r4, {r1, r2, r8, r9, ip, pc} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - mvnne pc, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x13a9f248 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbeq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + rscvc pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strls r4, [r5], #-821 @ 0xfffffccb │ │ │ │ @ instruction: 0xf7fb9504 │ │ │ │ @ instruction: 0xf7fcf985 │ │ │ │ - @ instruction: 0xf5b3bf1f │ │ │ │ + @ instruction: 0xf5b3bf20 │ │ │ │ @ instruction: 0xf47c5f84 │ │ │ │ - @ instruction: 0xf404af1a │ │ │ │ + @ instruction: 0xf404af1b │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - rsceq r8, r3, r2, asr #12 │ │ │ │ - svcge 0x0011f57c │ │ │ │ + rsceq r8, r3, sl, asr #12 │ │ │ │ + svcge 0x0012f57c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2446b0 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x244610 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr12, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf9bef7fb │ │ │ │ - mcrlt 7, 7, pc, cr0, cr12, {7} @ │ │ │ │ - blvs 0xfe71fdc0 │ │ │ │ + mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ + blvs 0xfe71fd40 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr12, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf3c4aed4 │ │ │ │ + @ instruction: 0xf3c4aed5 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf918f7fb │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr2, cr12, {7} │ │ │ │ - blvs 0xfe71fe1c │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + blvs 0xfe71fd9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 5, pc, cr11, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3750] @ 0xfffff15a │ │ │ │ + strls sl, [r7, #-3751] @ 0xfffff159 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adccs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + rsbscs pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8eaf7fb │ │ │ │ - mcrlt 7, 4, pc, cr4, cr12, {7} @ │ │ │ │ - blvs 0xfe71fe78 │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ + blvs 0xfe71fdf8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr13, cr12, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr14, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3704] @ 0xfffff188 │ │ │ │ + strls sl, [r7, #-3705] @ 0xfffff187 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adccs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + rsbscs pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x129e2c │ │ │ │ + bl 0x129dac │ │ │ │ ldrtmi r0, [r0], -r5, lsl #5 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ strls r9, [r4], -r9, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf899 │ │ │ │ - strls fp, [r7, #-3635] @ 0xfffff1cd │ │ │ │ + strls fp, [r7, #-3636] @ 0xfffff1cc │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf876f7fb │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr0, cr12, {7} │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ - bl 0x10536c │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1052ec │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0018f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf853 │ │ │ │ - strls fp, [r7, #-3565] @ 0xfffff213 │ │ │ │ + strls fp, [r7, #-3566] @ 0xfffff212 │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fcf8af │ │ │ │ - movwcs fp, #3537 @ 0xdd1 │ │ │ │ + movwcs fp, #3538 @ 0xdd2 │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ stmiaeq r2!, {r1, r6, r9, sl, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a9308 │ │ │ │ andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fcf891 │ │ │ │ - @ instruction: 0xf3c4bdb3 │ │ │ │ + @ instruction: 0xf3c4bdb4 │ │ │ │ @ instruction: 0xf6484581 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xfff6f7fa │ │ │ │ - ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - blvs 0xfe720060 │ │ │ │ + ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + blvs 0xfe71ffe0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r9, #240] @ 0xf0 │ │ │ │ + stcge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3460] @ 0xfffff27c │ │ │ │ + strls sl, [r7, #-3461] @ 0xfffff27b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adccs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + rsbscs pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xffc8f7fa │ │ │ │ - stcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ addcs r0, r0, #10682368 @ 0xa30000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r4, #45090 @ 0xb022 │ │ │ │ svccc 0x0000f5b2 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - strhi pc, [fp, #-1] │ │ │ │ - msrhi R9_fiq, r1 │ │ │ │ + ldrhi pc, [r3, #-1] │ │ │ │ + teqphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmib sp, {r0, r6, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ @ instruction: 0xf84cf7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca986 │ │ │ │ @ instruction: 0xf8d1bda9 │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ + stcge 4, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r1, #-240]! @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8d1bad4 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [pc, #-496] @ 0x84aa0 │ │ │ │ + ldcge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r3, #-240] @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf3c4b928 │ │ │ │ @ instruction: 0xf6485201 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x14e0dc │ │ │ │ + bl 0x14e05c │ │ │ │ strls r0, [r9, #-898] @ 0xfffffc7e │ │ │ │ ldrtmi r0, [r0], -r5, lsr #18 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ teqmi r5, #10682368 @ 0xa30000 │ │ │ │ strls sl, [r4, #-2308] @ 0xfffff6fc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcfa31 │ │ │ │ - @ instruction: 0x4621bcdd │ │ │ │ + @ instruction: 0x4621bcde │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 4, pc, cr14, cr9, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ pkhtbcs pc, r0, r2, asr #17 @ │ │ │ │ ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ - stcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284718 │ │ │ │ + bls 0x284688 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d65ec │ │ │ │ + bl 0x1d656c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25c0 │ │ │ │ @ instruction: 0xf7fcfd81 │ │ │ │ - @ instruction: 0x4621bcbb │ │ │ │ + @ instruction: 0x4621bcbc │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 3, pc, cr12, cr9, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ + stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ stmdacs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc99 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 2, pc, cr10, cr9, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2620f8d2 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1695d0 │ │ │ │ + bl 0x169550 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ vmlal.u , d4, d2[0] │ │ │ │ ldrtmi r4, [r0], -r2, asr #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - blcs 0x18c3110 │ │ │ │ + blcs 0x18c3090 │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ @ instruction: 0xf0030923 │ │ │ │ movwmi r0, #45832 @ 0xb308 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca8b4 │ │ │ │ - bl 0x1f4124 │ │ │ │ + bl 0x1f40a4 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2544 @ 0x9f0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ - mrrclt 7, 15, pc, r0, cr12 @ │ │ │ │ + mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - bcs 0x14c3178 │ │ │ │ + bcs 0x14c30f8 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf915 │ │ │ │ - vmvn.i32 d27, #53247 @ 0x0000cfff │ │ │ │ + vqdmulh.s , q2, d0[0] │ │ │ │ movwls r5, #37377 @ 0x9201 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1472dc │ │ │ │ + bl 0x14725c │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldclcs 8, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strls r0, [r4, #-2211] @ 0xfffff75d │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc1b │ │ │ │ + @ instruction: 0x4621bc1c │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ ldc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - stclt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284594 │ │ │ │ + bls 0x284504 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6770 │ │ │ │ + bl 0x1d66f0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ @ instruction: 0xf7fcfcbf │ │ │ │ - @ instruction: 0x4621bbf9 │ │ │ │ + @ instruction: 0x4621bbfa │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - @ instruction: 0xf648fc8b │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ - bls 0x205ba4 │ │ │ │ + @ instruction: 0xf648fc83 │ │ │ │ + vqdmlal.s q9, d16, d0[7] │ │ │ │ + bls 0x205b24 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ stc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf648ac4f │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3bb27 │ │ │ │ - @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf1b387fb │ │ │ │ + @ instruction: 0xf0016fe0 │ │ │ │ + @ instruction: 0xf1b38003 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abd4 │ │ │ │ + @ instruction: 0x4621abd5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xcc2f0a │ │ │ │ - bllt 0xff2c2f10 │ │ │ │ + blx 0xcc2e8a │ │ │ │ + bllt 0xff302e90 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [r2], #-1 │ │ │ │ + ldrhi pc, [sl], #-1 │ │ │ │ @ instruction: 0xf57c00e2 │ │ │ │ - @ instruction: 0x4621abbe │ │ │ │ + @ instruction: 0x4621abbf │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x156810 │ │ │ │ + bl 0x156790 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2940 │ │ │ │ @ instruction: 0xf7fcfd29 │ │ │ │ - @ instruction: 0xf5b2bba9 │ │ │ │ + @ instruction: 0xf5b2bbaa │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf1b287ba │ │ │ │ + @ instruction: 0xf1b287c2 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -r0, lsr #23 │ │ │ │ + strtmi sl, [r1], -r1, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfffc2f70 │ │ │ │ - bllt 0xfe5c2f78 │ │ │ │ + blx 0xfffc2ef0 │ │ │ │ + bllt 0xfe602ef8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - msrhi CPSR_xc, #1 │ │ │ │ + msrhi CPSR_fxc, #1 │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - strtmi sl, [r1], -sl, lsl #23 │ │ │ │ + strtmi sl, [r1], -fp, lsl #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x42f8e │ │ │ │ + blx 0xffe42f0e │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x156878 │ │ │ │ + bl 0x1567f8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ @ instruction: 0xf7fcfcf5 │ │ │ │ - @ instruction: 0xf404bb75 │ │ │ │ + @ instruction: 0xf404bb76 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ - adcshi pc, r0, r1, lsl #2 │ │ │ │ + adcshi pc, r8, r1, lsl #2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrthi pc, [fp], #-1 @ │ │ │ │ + strbhi pc, [r3], #-1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243e14 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x243d84 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x10c3348 │ │ │ │ - blx 0xfea42fea │ │ │ │ - bllt 0x1642ff4 │ │ │ │ + blcs 0x10c32c8 │ │ │ │ + blx 0xfea42f6a │ │ │ │ + bllt 0x1682f74 │ │ │ │ @ instruction: 0xf1010623 │ │ │ │ - vhadd.s8 q12, q7, │ │ │ │ + vhadd.s8 q12, q7, │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, lr, ror r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - ldrbthi pc, [r1], #1 @ │ │ │ │ + ldrbthi pc, [r9], #1 @ │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ eormi r0, r3, lr, lsr r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - ldrhi pc, [lr, #-1] │ │ │ │ + strhi pc, [r6, #-1]! │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - teqphi r7, #1 @ p-variant is OBSOLETE │ │ │ │ + teqphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243dac │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x243d1c │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfe8c33b0 │ │ │ │ - blx 0x1d43052 │ │ │ │ - bllt 0x94305c │ │ │ │ + bcs 0xfe8c3330 │ │ │ │ + blx 0x1d42fd2 │ │ │ │ + bllt 0x982fdc │ │ │ │ svcne 0x0078f5b2 │ │ │ │ - strthi pc, [r3], #-1 │ │ │ │ + strthi pc, [fp], #-1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf5b28139 │ │ │ │ + @ instruction: 0xf5b28141 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - @ instruction: 0xf5b2844e │ │ │ │ + @ instruction: 0xf5b28456 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ - orrcs r8, r0, #956301312 @ 0x39000000 │ │ │ │ + orrcs r8, r0, #1090519040 @ 0x41000000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addcs r4, r0, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38575 │ │ │ │ + @ instruction: 0xf5b3857d │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ - @ instruction: 0x46218133 │ │ │ │ + @ instruction: 0x4621813b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c658c │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c650c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1760 @ 0x6e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab59 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ usatcs pc, #16, r2, asr #17 @ │ │ │ │ - blx 0xfe8c30e6 │ │ │ │ - blt 0xff7430ec │ │ │ │ + blx 0xfe8c3066 │ │ │ │ + blt 0xff78306c │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - bge 0xff6022f4 │ │ │ │ + bge 0xff642274 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcfa13 │ │ │ │ - vst1.64 {d11-d12}, [r4], r9 │ │ │ │ + vst1.64 {d11-d12}, [r4], sl │ │ │ │ strteq r1, [r0], -r0, asr #6 │ │ │ │ - @ instruction: 0x81b1f101 │ │ │ │ + @ instruction: 0x81b9f101 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - eorhi pc, r2, #1 │ │ │ │ + eorhi pc, sl, #1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243cbc │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x243c2c │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x4c34a0 │ │ │ │ - blx 0xfff43140 │ │ │ │ - blt 0xfeb4314c │ │ │ │ + blcs 0x4c3420 │ │ │ │ + blx 0xfff430c0 │ │ │ │ + blt 0xfeb830cc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x843148 │ │ │ │ - bls 0x2ab57c │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + blx 0x8c30c8 │ │ │ │ + bls 0x2ab4fc │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x116a34 │ │ │ │ + bl 0x1169b4 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xfe8c34cc │ │ │ │ - blx 0xfefc3170 │ │ │ │ + blcs 0xfe8c344c │ │ │ │ + blx 0xfefc30f0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fcadad │ │ │ │ @ instruction: 0xf1b3bafd │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -ip, lsl #21 │ │ │ │ + strtmi sl, [r1], -sp, lsl #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ + mrrc2 7, 15, pc, ip, cr9 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9e8f7fb │ │ │ │ - blt 0xfe0c31a0 │ │ │ │ + blt 0xfe103120 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - movwhi pc, #1 @ │ │ │ │ + movwhi pc, #32769 @ 0x8001 @ │ │ │ │ svcne 0x0048f5b3 │ │ │ │ - strhi pc, [lr, #0]! │ │ │ │ + ldrhi pc, [r6, #0]! │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ - bicshi pc, r9, #1 │ │ │ │ + mvnhi pc, #1 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - @ instruction: 0x462185bb │ │ │ │ + strtmi r8, [r1], -r3, asr #11 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - blls 0x243de8 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x243d48 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ strtmi sl, [r1], -r3, asr #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x7431f6 │ │ │ │ + blx 0x543176 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1d6ad8 │ │ │ │ + bl 0x1d6a58 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2880 │ │ │ │ @ instruction: 0xf7fcff1b │ │ │ │ - @ instruction: 0xf5b2ba45 │ │ │ │ + @ instruction: 0xf5b2ba46 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ - addmi r8, sl, #1073741869 @ 0x4000002d │ │ │ │ - strbthi pc, [r3], r0 @ │ │ │ │ + addmi r8, sl, #1073741871 @ 0x4000002f │ │ │ │ + strbthi pc, [fp], r0 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strbthi pc, [sp], #1 @ │ │ │ │ + ldrbthi pc, [r5], #1 @ │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - ldrbhi pc, [r8], #1 @ │ │ │ │ + strbthi pc, [r0], #1 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r2, lsr r3 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - @ instruction: 0x83b1f001 │ │ │ │ + @ instruction: 0x83b9f001 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ - ldrbhi pc, [sp], r0, asr #32 @ │ │ │ │ + strbthi pc, [r5], r0, asr #32 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99509 │ │ │ │ - blls 0x244694 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x24460c │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2780f8d3 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1fc2480 │ │ │ │ + bge 0x1fc2400 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x28419c │ │ │ │ + bls 0x28410c │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6b68 │ │ │ │ + bl 0x1d6ae8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2790 │ │ │ │ @ instruction: 0xf7fcfac3 │ │ │ │ - @ instruction: 0x4621b9fd │ │ │ │ + @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1ac32aa │ │ │ │ - blvs 0xfe720794 │ │ │ │ + blx 0x19c322a │ │ │ │ + blvs 0xfe720714 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f84c │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x26f7cc │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa47 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x11c32f2 │ │ │ │ - blvs 0xfe7207dc │ │ │ │ + blx 0x10c3272 │ │ │ │ + blvs 0xfe72075c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmibge r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f9ec │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x26f96c │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ubfxcs pc, r3, #17, #17 │ │ │ │ mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa23 │ │ │ │ vst2.32 {d27,d29}, [pc :128], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - stmibge sp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf9ab │ │ │ │ - bcs 0xb39f4 │ │ │ │ - ldmibge sp, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0xb3978 │ │ │ │ + ldmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf648a998 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ - bl 0x146054 │ │ │ │ + @ instruction: 0xf648a999 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x145fd4 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0x14c3384 │ │ │ │ - stmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x14c3304 │ │ │ │ + stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - mcrrvs 9, 8, sl, fp, cr6 @ │ │ │ │ + mcrrvs 9, 8, sl, fp, cr7 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + stmibge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2e78 │ │ │ │ @ instruction: 0xf7fcfa39 │ │ │ │ - @ instruction: 0x4621b973 │ │ │ │ + @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff8c33be │ │ │ │ + blx 0xff84333e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf952f7fb │ │ │ │ - stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r2, #91136 @ 0x16400 │ │ │ │ - ldmdbge fp, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe7208c8 │ │ │ │ + rsceq pc, r2, #89088 @ 0x15c00 │ │ │ │ + ldmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe720848 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r5, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2384 @ 0x950 │ │ │ │ + movwcs sl, #2385 @ 0x951 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 q10, d0, d25 │ │ │ │ + vrshr.s64 d19, d17, #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfd39 │ │ │ │ - strtmi fp, [r1], -r5, asr #18 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x6c341a │ │ │ │ + blx 0x5c339a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ - ldmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - bls 0x24391c │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x243894 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff0c37b0 │ │ │ │ - blx 0x4c3452 │ │ │ │ + bcs 0xff0c3730 │ │ │ │ + blx 0x4c33d2 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca89d │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1243464 │ │ │ │ - blcs 0x121350 │ │ │ │ - cmpphi r7, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + blx 0x11433e4 │ │ │ │ + blcs 0x1212d0 │ │ │ │ + cmpphi pc, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ - @ instruction: 0xf0418346 │ │ │ │ - vcge.s8 q12, q2, │ │ │ │ - vmov.i32 d20, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf041834e │ │ │ │ + vcge.s8 q12, q2, │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdals r7, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ @ instruction: 0xf7fcf9b3 │ │ │ │ - @ instruction: 0xf7f9b8ed │ │ │ │ - bls 0x243a70 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + @ instruction: 0xf7f9b8ee │ │ │ │ + bls 0x2439d0 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x17c34dc │ │ │ │ - ldmlt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17c345c │ │ │ │ + ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf877 │ │ │ │ - stmiaeq r2!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + stmiaeq r2!, {r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ - b 0x185d44 │ │ │ │ + b 0x185cc4 │ │ │ │ tstmi sl, #0, 14 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ - mvnshi pc, r1 │ │ │ │ - rschi pc, pc, r1, lsl #4 │ │ │ │ + andhi pc, r3, #1 │ │ │ │ + rscshi pc, r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ - stmib sp, {r2, r4, r6, r7, r9, pc}^ │ │ │ │ + stmib sp, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ ldccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - blx 0x643556 │ │ │ │ + blx 0x6434d6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcacf2 │ │ │ │ strtmi fp, [r1], -fp, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x3c3566 │ │ │ │ + blx 0x3434e6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xffbaf7fa │ │ │ │ - ldmlt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - stmdbge r4, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf80d │ │ │ │ - stmdage r4, {r0, r2, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1ec3598 │ │ │ │ + blx 0x1e43518 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-488]! @ 0xfffffe18 │ │ │ │ + ldcvs 8, cr10, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr4 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - addcc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andcc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ - stmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - vldmdbvs r3!, {s30-s84} │ │ │ │ + vldmdbvs r3!, {s30-s80} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr6 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - rsbsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ - stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r1, #233472 @ 0x39000 │ │ │ │ - ldmdage fp!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe720b08 │ │ │ │ + rsceq pc, r1, #225280 @ 0x37000 │ │ │ │ + ldmdage ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe720a88 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2096 @ 0x830 │ │ │ │ + movwcs sl, #2097 @ 0x831 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfc19 │ │ │ │ - strtmi fp, [r1], -r5, lsr #16 │ │ │ │ + strtmi fp, [r1], -r6, lsr #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9f8f7f9 │ │ │ │ - blvs 0xfe720b44 │ │ │ │ + @ instruction: 0xf9f4f7f9 │ │ │ │ + blvs 0xfe720ac4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2066 @ 0x812 │ │ │ │ + movwcs sl, #2067 @ 0x813 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vsubl.s8 q10, d16, d29 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfbfb │ │ │ │ - strtmi fp, [r1], -r7, lsl #16 │ │ │ │ + strtmi fp, [r1], -r8, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9daf7f9 │ │ │ │ - blvs 0xfe720b80 │ │ │ │ + @ instruction: 0xf9d6f7f9 │ │ │ │ + blvs 0xfe720b00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00f9f43b │ │ │ │ + svcge 0x00faf43b │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - movwcs sl, #4084 @ 0xff4 │ │ │ │ + movwcs sl, #4085 @ 0xff5 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fbfbdd │ │ │ │ - strcs fp, [r0], #-4073 @ 0xfffff017 │ │ │ │ - orreq pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + andcs fp, r0, #936 @ 0x3a8 │ │ │ │ + movteq pc, #54856 @ 0xd648 @ │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - sbccc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + subcc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf89ef7fb │ │ │ │ - svclt 0x00d8f7fb │ │ │ │ - @ instruction: 0xf6482400 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ + svclt 0x00d9f7fb │ │ │ │ + @ instruction: 0xf6482200 │ │ │ │ + vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ - vshl.s8 d18, d6, d8 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7fb5508 │ │ │ │ @ instruction: 0xf7fbf88d │ │ │ │ - strcs fp, [r0], #-4039 @ 0xfffff039 │ │ │ │ - bicsne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + andcs fp, r0, #200, 30 @ 0x320 │ │ │ │ + orrsne pc, sp, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - andsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + addscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ - svclt 0x00b6f7fb │ │ │ │ - addcs r0, r0, #1687552 @ 0x19c000 │ │ │ │ - andeq pc, r2, #192, 4 │ │ │ │ - smlalbteq pc, r2, r4, r3 @ │ │ │ │ - strdmi r0, [r2], -fp @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + svclt 0x00b7f7fb │ │ │ │ + orrcs r0, r0, r7, ror #18 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + movteq pc, #9156 @ 0x23c4 @ │ │ │ │ + strdmi r0, [r1], -sl @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x145638c │ │ │ │ + b 0x1456348 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ - @ instruction: 0xf5b23103 │ │ │ │ + @ instruction: 0xf5b13303 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ - vqadd.s8 q4, , q12 │ │ │ │ - bcs 0xa5838 │ │ │ │ - tstphi r1, r1 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r4, sp, r9, lr │ │ │ │ - stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ + vrhadd.s8 d8, d1, d0 │ │ │ │ + stmdbcs r0, {r0, r3, r4, r5, pc} │ │ │ │ + tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fb9306 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], #-248 @ 0x8569c │ │ │ │ + stcge 4, cr15, [pc], #-248 @ 0x8561c │ │ │ │ svclt 0x00f8f7fb │ │ │ │ @ instruction: 0xf43b2a00 │ │ │ │ - mcrrvs 15, 8, sl, fp, cr8 │ │ │ │ + mcrrvs 15, 8, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0083f43b │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + svcge 0x0084f43b │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2d58 │ │ │ │ @ instruction: 0xf7fbf83b │ │ │ │ - qsub16mi fp, r1, r5 │ │ │ │ + qsub16mi fp, r1, r6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf89cf7f9 │ │ │ │ - eorne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf898f7f9 │ │ │ │ + adceq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xb428e0 │ │ │ │ + bge 0xb42860 │ │ │ │ svclt 0x00ccf7fb │ │ │ │ - blvs 0xfe720cc0 │ │ │ │ + blvs 0xfe720c40 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ vbic.i16 d26, #198 @ 0x00c6 │ │ │ │ - @ instruction: 0xf1b94981 │ │ │ │ + @ instruction: 0xf1b84881 │ │ │ │ @ instruction: 0xf43b0f03 │ │ │ │ - ldrtmi sl, [r0], -lr, asr #30 │ │ │ │ + ldrtmi sl, [r0], -pc, asr #30 │ │ │ │ ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4630afb5 │ │ │ │ - @ instruction: 0xffa4f014 │ │ │ │ + @ instruction: 0xffcef014 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf3c4afaf │ │ │ │ - strteq r3, [r2], r2, asr #16 │ │ │ │ - stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - andshi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ + strteq r3, [r2], r2, asr #14 │ │ │ │ + strbeq lr, [r7, -pc, asr #20] │ │ │ │ + eorhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ - andshi pc, r4, #67108864 @ 0x4000000 │ │ │ │ + andshi pc, ip, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ - @ instruction: 0xf0418215 │ │ │ │ - @ instruction: 0xf09d8179 │ │ │ │ - @ instruction: 0x4605ff15 │ │ │ │ - blx 0x16c1ac8 │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ + @ instruction: 0xf041821d │ │ │ │ + @ instruction: 0xf09d8181 │ │ │ │ + @ instruction: 0x4681ff39 │ │ │ │ + blx 0x1fc1a48 │ │ │ │ + vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1a2860 │ │ │ │ - @ instruction: 0xf7eb0449 │ │ │ │ - @ instruction: 0xf648f907 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ - bl 0xc5d3c │ │ │ │ + bl 0x1a27e0 │ │ │ │ + @ instruction: 0xf7eb0448 │ │ │ │ + @ instruction: 0xf648f90b │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ + bl 0xc5cbc │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ - ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ + strtmi r4, [r8], -fp, asr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ - @ instruction: 0xf7fd463a │ │ │ │ + ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ + @ instruction: 0xf7d64630 │ │ │ │ + svcvs 0x00b3fdd9 │ │ │ │ + @ instruction: 0xf43b2b00 │ │ │ │ + @ instruction: 0xf7fdaf77 │ │ │ │ strtmi fp, [r1], -r8, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff30f7f8 │ │ │ │ + @ instruction: 0xff24f7f8 │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r4, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbff47 │ │ │ │ - @ instruction: 0xf44fbef7 │ │ │ │ + @ instruction: 0xf7fbff3f │ │ │ │ + @ instruction: 0xf44fbef0 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - mcrge 4, 7, pc, cr15, cr11, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfeed │ │ │ │ - strtmi fp, [r1], -r3, ror #29 │ │ │ │ + @ instruction: 0xf7fbfee5 │ │ │ │ + @ instruction: 0x4621bedc │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffc2f7f8 │ │ │ │ + @ instruction: 0xffb6f7f8 │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d71c8 │ │ │ │ + bl 0x1d7158 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff92f7fa │ │ │ │ + @ instruction: 0xff8af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbae99 │ │ │ │ - qasxmi fp, r1, r5 │ │ │ │ + @ instruction: 0xf7fbae91 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ @ instruction: 0xf7f8a804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b82a2c │ │ │ │ - svclt 0x0028f7fb │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x19829bc │ │ │ │ + svclt 0x0020f7fb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_sxc, #1687552 @ 0x19c000 │ │ │ │ - mrcge 5, 5, APSR_nzcv, cr1, cr11, {3} │ │ │ │ + msreq CPSR_sxc, #1523712 @ 0x174000 │ │ │ │ + mcrge 5, 5, pc, cr10, cr11, {3} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ - mcrlt 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + mcrlt 7, 5, pc, cr5, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ + ldcvs 15, cr15, [r3, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 6, sl, fp, cr5 │ │ │ │ + mrrcvs 13, 5, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stclge 4, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ + ldclge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ @ instruction: 0xf6489a07 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x463b0533 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - @ instruction: 0xff50f7fa │ │ │ │ + @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdaef5 │ │ │ │ - @ instruction: 0x4621bd51 │ │ │ │ + @ instruction: 0xf7fdaeed │ │ │ │ + strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff66f7f8 │ │ │ │ - blvs 0xfe720e80 │ │ │ │ + @ instruction: 0xff5af7f8 │ │ │ │ + blvs 0xfe720e10 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrrge 4, 3, pc, r5, cr13 @ │ │ │ │ + ldcge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270ac8 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x270a38 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr0, cr11, {3} │ │ │ │ - ldclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ + stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr1, cr13, {1} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr9, cr13, {1} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr11, {7} │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47b429a │ │ │ │ - strtmi sl, [r1], -r8, asr #28 │ │ │ │ + strtmi sl, [r1], -r1, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8d6f7f9 │ │ │ │ + @ instruction: 0xf8ccf7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr6, cr10, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - bls 0x245324 │ │ │ │ - cmnpmi r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x24528c │ │ │ │ + teqpmi ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr12, cr13, {1} │ │ │ │ - mcrlt 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr4, cr13, {1} │ │ │ │ + mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-564]! @ 0xfffffdcc │ │ │ │ + ldcvs 15, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 14, 15, sl, fp, cr9 │ │ │ │ + mrrcvs 14, 15, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr4, cr13, {1} │ │ │ │ + mcrge 4, 7, pc, cr12, cr13, {1} @ │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7360 │ │ │ │ + bl 0x1d72f0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr12, cr11, {3} @ │ │ │ │ - mcrlt 7, 7, pc, cr6, cr13, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0031f43d │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr8, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0029f43d │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - blls 0x285614 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x285574 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2700f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr11, cr13, {1} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr14, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr3, cr13, {1} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-708]! @ 0xfffffd3c │ │ │ │ + ldcvs 14, cr15, [r3, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - mrrcvs 15, 6, sl, fp, cr15 │ │ │ │ + mrrcvs 15, 6, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x006af43b │ │ │ │ + svcge 0x0062f43b │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7400 │ │ │ │ + bl 0x1d7390 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1488 @ 0x5d0 │ │ │ │ - mrc2 7, 3, pc, cr6, cr10, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae1b │ │ │ │ - @ instruction: 0xf5b3bf5b │ │ │ │ + @ instruction: 0xf7fbae13 │ │ │ │ + @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r5, r7, lsr #32 │ │ │ │ - stcge 5, cr15, [r5, #492]! @ 0x1ec │ │ │ │ + ldcge 5, cr15, [lr, #492] @ 0x1ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x2453d8 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x245328 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff10f7f9 │ │ │ │ - ldclt 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff08f7f9 │ │ │ │ + stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_xc, #3866624 @ 0x3b0000 │ │ │ │ - stcge 5, cr15, [r5, #492] @ 0x1ec │ │ │ │ + msreq CPSR_xc, #3211264 @ 0x310000 │ │ │ │ + ldclge 5, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ - stclt 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-940]! @ 0xfffffc54 │ │ │ │ + ldcvs 14, cr15, [r3, #-892]! @ 0xfffffc84 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 12, 11, sl, fp, cr2 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stcge 4, cr15, [sp], #240 @ 0xf0 │ │ │ │ + stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d74a4 │ │ │ │ + bl 0x1d7434 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [sl, #492] @ 0x1ec │ │ │ │ - ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r2, #492] @ 0x1ec │ │ │ │ + ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-236]! @ 0xffffff14 │ │ │ │ + ldcvs 14, cr15, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 14, 11, sl, fp, cr13 │ │ │ │ + mrrcvs 14, 11, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr0, cr13, {1} │ │ │ │ @ instruction: 0xf6489b07 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d74ec │ │ │ │ + bl 0x1d747c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1536 @ 0x600 │ │ │ │ - mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdada5 │ │ │ │ - strtmi fp, [r1], -r9, lsr #29 │ │ │ │ + @ instruction: 0xf7fdad9d │ │ │ │ + strtmi fp, [r1], -r1, lsr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr2, cr8, {7} @ │ │ │ │ - blvs 0xfe721120 │ │ │ │ + mrc2 7, 4, pc, cr6, cr8, {7} │ │ │ │ + blvs 0xfe7210b0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stclge 4, cr15, [r6], {61} @ 0x3d │ │ │ │ + ldcge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270f6c │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x270edc │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9ecf7fb │ │ │ │ + @ instruction: 0xf9e4f7fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdad81 │ │ │ │ - stmdage r4, {r0, r1, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdad79 │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - msreq CPSR_, #764 @ 0x2fc │ │ │ │ - stcge 5, cr15, [r9, #-492] @ 0xfffffe14 │ │ │ │ + msreq CPSR_, #724 @ 0x2d4 │ │ │ │ + stcge 5, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe1c3c8e │ │ │ │ - stclt 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + blx 0x1fc3c1e │ │ │ │ + ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_x, #700 @ 0x2bc │ │ │ │ - ldclge 5, cr15, [r9], #492 @ 0x1ec │ │ │ │ + msreq CPSR_x, #660 @ 0x294 │ │ │ │ + ldclge 5, cr15, [r2], #492 @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe643cae │ │ │ │ - ldcllt 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + blx 0xfe443c3e │ │ │ │ + stcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smladxcs r2, r0, r6, r4 │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r0, #-492] @ 0xfffffe14 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strvc lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x245c0c │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x245b74 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smmlscs r0, r3, r8, pc @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ - ldclt 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ + stclt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - ldc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ - teqpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + stc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blt 0x1683d50 │ │ │ │ + blt 0x1483ce0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc8d │ │ │ │ - strtmi fp, [r1], -r1, lsr #25 │ │ │ │ + @ instruction: 0xf7fbfc85 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 5, pc, cr4, cr8, {7} │ │ │ │ + mcr2 7, 5, pc, cr10, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb6d │ │ │ │ - strtmi fp, [r1], -r7, lsl #25 │ │ │ │ + @ instruction: 0xf7fbfb65 │ │ │ │ + strtmi fp, [r1], -r0, lsl #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr10, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc59 │ │ │ │ - strtmi fp, [r1], -sp, ror #24 │ │ │ │ + @ instruction: 0xf7fbfc51 │ │ │ │ + strtmi fp, [r1], -r6, ror #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ + blx 0xfff43d56 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r7, -r2, lsl #14] │ │ │ │ - stc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - strtmi sl, [r1], -r9, asr #25 │ │ │ │ + strtmi sl, [r1], -r1, asr #25 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff3ef7f8 │ │ │ │ + @ instruction: 0xff34f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c72dc │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c726c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1712 @ 0x6b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr12, cr9, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbab5a │ │ │ │ - strtmi fp, [r1], -pc, lsr #25 │ │ │ │ + @ instruction: 0xf7fbab52 │ │ │ │ + strtmi fp, [r1], -r7, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 2, pc, cr6, cr8, {7} │ │ │ │ + mcr2 7, 2, pc, cr12, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff043e2a │ │ │ │ - ldclt 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfee43dba │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0x859e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb51 │ │ │ │ - @ instruction: 0xf221bc29 │ │ │ │ - umullcs pc, r0, r7, sl @ │ │ │ │ + @ instruction: 0xf7fbfb49 │ │ │ │ + @ instruction: 0xf221bc22 │ │ │ │ + addcs pc, r0, pc, lsr #21 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf47c4282 │ │ │ │ - stmib sp, {r3, r5, r6, fp, sp, pc}^ │ │ │ │ + stmib sp, {r5, r6, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xff60f7fa │ │ │ │ + @ instruction: 0xff58f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fba85a │ │ │ │ - @ instruction: 0x4621bc7d │ │ │ │ + @ instruction: 0xf7fba852 │ │ │ │ + @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 1, pc, cr4, cr8, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr10, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xffb43e8c │ │ │ │ - stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + blx 0xff943e1c │ │ │ │ + bllt 0x3e24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe0c3ea6 │ │ │ │ - bllt 0xffec3eac │ │ │ │ + blx 0x1ec3e36 │ │ │ │ + bllt 0xffd03e3c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb13 │ │ │ │ - strtmi fp, [r1], -fp, ror #23 │ │ │ │ + @ instruction: 0xf7fbfb0b │ │ │ │ + strtmi fp, [r1], -r4, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr8, cr8, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xac3eda │ │ │ │ - bllt 0xff843ee0 │ │ │ │ + blx 0x8c3e6a │ │ │ │ + bllt 0xff683e70 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb1b │ │ │ │ - @ instruction: 0x4621bbd1 │ │ │ │ + @ instruction: 0xf7fbfb13 │ │ │ │ + strtmi fp, [r1], -sl, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ - sbccc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + subcc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge fp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stclt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r4, {r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8df │ │ │ │ - strtmi fp, [r1], -sp, lsr #23 │ │ │ │ + @ instruction: 0xf7fbf8d7 │ │ │ │ + strtmi fp, [r1], -r6, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8f0f7fa │ │ │ │ - bllt 0xfe8c3f5c │ │ │ │ + @ instruction: 0xf8e8f7fa │ │ │ │ + bllt 0xfe703eec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8c5 │ │ │ │ - stmdage r4, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbf8bd │ │ │ │ + stmdage r4, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #34337 @ 0x8621 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_, #10688 @ 0x29c0 │ │ │ │ - blge 0xfe303588 │ │ │ │ + msreq CPSR_, #10048 @ 0x2740 │ │ │ │ + blge 0xfe143518 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a6f7fa │ │ │ │ - bllt 0xfe1c3f94 │ │ │ │ + @ instruction: 0xf99ef7fa │ │ │ │ + bllt 0x2003f24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf95b │ │ │ │ - @ instruction: 0x4621bb75 │ │ │ │ + @ instruction: 0xf7fbf953 │ │ │ │ + strtmi fp, [r1], -lr, ror #22 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf96cf7fa │ │ │ │ - bllt 0x1ac3fcc │ │ │ │ + @ instruction: 0xf964f7fa │ │ │ │ + bllt 0x1903f5c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf941 │ │ │ │ - @ instruction: 0x4621bb5b │ │ │ │ + @ instruction: 0xf7fbf939 │ │ │ │ + @ instruction: 0x4621bb54 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xffc43fe8 │ │ │ │ + blx 0xffac3f78 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ - ldc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf648abb7 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ + @ instruction: 0xf648abaf │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ - @ instruction: 0x4621b935 │ │ │ │ + strtmi fp, [r1], -sp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0xf648fbd7 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + @ instruction: 0xf648fbc7 │ │ │ │ + vqdmlal.s q9, d16, d0[3] │ │ │ │ @ instruction: 0xf7fe0333 │ │ │ │ - strtmi fp, [r1], -sl, asr #30 │ │ │ │ + strtmi fp, [r1], -r2, asr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf802f7fa │ │ │ │ - bllt 0xb44048 │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + bllt 0x983fd8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffd7 │ │ │ │ - @ instruction: 0x4621bb1d │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + @ instruction: 0x4621bb16 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_sc, #3136 @ 0xc40 │ │ │ │ - blge 0x583674 │ │ │ │ + msreq CPSR_sc, #2496 @ 0x9c0 │ │ │ │ + blge 0x3c3604 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc8f7f9 │ │ │ │ - bllt 0x444080 │ │ │ │ + @ instruction: 0xffc0f7f9 │ │ │ │ + bllt 0x284010 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [pc], #0 @ 0x860a0 │ │ │ │ + ldrhi pc, [pc], #0 @ 0x86030 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244d4c │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x244cac │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfecc4410 │ │ │ │ - blx 0x11440ae │ │ │ │ - blt 0xffd440b8 │ │ │ │ + bcs 0xfecc43a0 │ │ │ │ + blx 0xf4403e │ │ │ │ + blt 0xffb84048 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0xfe1c40be │ │ │ │ - mvnscs pc, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x1dc404e │ │ │ │ + @ instruction: 0x23bcf648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr7, cr14, {7} │ │ │ │ - blcs 0xd4cfc │ │ │ │ + mcrlt 7, 7, pc, cr15, cr14, {7} @ │ │ │ │ + blcs 0xd4c8c │ │ │ │ strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - eorne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + adceq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffc43200 │ │ │ │ - bllt 0x10440f8 │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffa43190 │ │ │ │ + bllt 0xe44088 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x603220 │ │ │ │ - bllt 0xbc411c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x4031b0 │ │ │ │ + bllt 0x9c40ac │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strhi pc, [r4, #-0] │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244cb4 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x244c14 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x14c44a8 │ │ │ │ - blx 0xffe44144 │ │ │ │ - blt 0xfea44150 │ │ │ │ + blcs 0x14c4438 │ │ │ │ + blx 0xffc440d4 │ │ │ │ + blt 0xfe8840e0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffb03278 │ │ │ │ - bllt 0xc4174 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff903208 │ │ │ │ + blt 0xffec4104 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00074630 │ │ │ │ - @ instruction: 0xf906f7fa │ │ │ │ + @ instruction: 0xf8fef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbab19 │ │ │ │ - strtmi fp, [r1], -pc, ror #21 │ │ │ │ + @ instruction: 0xf7fbab11 │ │ │ │ + strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf802f7fa │ │ │ │ - blt 0x1e441b0 │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + blt 0x1c84140 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffd7 │ │ │ │ - strtmi fp, [r1], -r9, ror #20 │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + strtmi fp, [r1], -r2, ror #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfe9c41cc │ │ │ │ + blx 0xfe6c415c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xfe0c41de │ │ │ │ + blx 0x1ec416e │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbab9c │ │ │ │ - strtmi fp, [r1], -r3, asr #21 │ │ │ │ + @ instruction: 0xf7fbab94 │ │ │ │ + @ instruction: 0x4621babb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, r0, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf88af7fa │ │ │ │ - blt 0x1344208 │ │ │ │ + @ instruction: 0xf882f7fa │ │ │ │ + blt 0x1184198 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf860f7fa │ │ │ │ - blt 0x1044220 │ │ │ │ + @ instruction: 0xf858f7fa │ │ │ │ + blt 0xe841b0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1403348 │ │ │ │ - blt 0xfe6c4244 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12032d8 │ │ │ │ + blt 0xfe4c41d4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ - blvs 0xfe721738 │ │ │ │ + stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ + blvs 0xfe7216c8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge ip, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf64aa917 │ │ │ │ - vmlal.s q9, d0, d1[3] │ │ │ │ + @ instruction: 0xf64aa90f │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [fp], -r7, lsl #4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fcaa79 │ │ │ │ - strtmi fp, [r1], -r9, lsl #18 │ │ │ │ + @ instruction: 0xf7fcaa71 │ │ │ │ + strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, ip, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r2, cr8 @ │ │ │ │ @ instruction: 0x4621e775 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - ldcvs 12, cr15, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ + ldcvs 12, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 10, 8, sl, fp, cr8 │ │ │ │ + mrrcvs 10, 8, sl, fp, cr0 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xfe1833c4 │ │ │ │ - addsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + bge 0x1f83354 │ │ │ │ + andsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x14c34d4 │ │ │ │ - blt 0x1e042e0 │ │ │ │ + stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12c3464 │ │ │ │ + blt 0x1c04270 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10434f8 │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xe43488 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr15, cr14, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe5b │ │ │ │ - @ instruction: 0x4621b9bf │ │ │ │ + @ instruction: 0xf7fbfe53 │ │ │ │ + @ instruction: 0x4621b9b8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfed44322 │ │ │ │ + blx 0xfeac42b2 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - ldmiblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ + stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfeb9 │ │ │ │ - strtmi fp, [r1], -r5, lsr #19 │ │ │ │ + @ instruction: 0xf7fbfeb1 │ │ │ │ + @ instruction: 0x4621b99e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe6c4356 │ │ │ │ + blx 0xfe4442e6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr14, cr9, {7} @ │ │ │ │ - ldmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ + ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfebc436e │ │ │ │ + blx 0xfe9442fe │ │ │ │ @ instruction: 0xf57b0320 │ │ │ │ - stmdbge r4, {r1, r2, r3, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe7f │ │ │ │ - strtmi fp, [r1], -r9, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe77 │ │ │ │ + strtmi fp, [r1], -r2, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfefc438e │ │ │ │ + blx 0xfed4431e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f99f07 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r9!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - strb pc, [sp, r9, asr #23]! @ │ │ │ │ + @ instruction: 0xe7edfbbf │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe1c43be │ │ │ │ + blx 0x1f4434e │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r4, {r1, r2, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfddf │ │ │ │ - strtmi fp, [r1], -r1, ror #18 │ │ │ │ + @ instruction: 0xf7fbfdd7 │ │ │ │ + @ instruction: 0x4621b95a │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_xc, #119808 @ 0x1d400 │ │ │ │ - ldmdbge r7, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_xc, #109568 @ 0x1ac00 │ │ │ │ + ldmdbge r0, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr12, cr9, {7} │ │ │ │ - ldmdblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ + stmdblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff0d │ │ │ │ - strtmi fp, [r1], -r5, asr #18 │ │ │ │ + @ instruction: 0xf7fbff05 │ │ │ │ + @ instruction: 0x4621b93e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xec4416 │ │ │ │ + blx 0xc443a6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr2, cr9, {7} @ │ │ │ │ - ldmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 6, pc, cr10, cr9, {7} │ │ │ │ + ldmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, pc}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - blx 0xfe34446a │ │ │ │ + blx 0xfe1443fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbadbc │ │ │ │ - @ instruction: 0xf5b3b97f │ │ │ │ + @ instruction: 0xf7fbadb4 │ │ │ │ + @ instruction: 0xf5b3b977 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -r9, ror #6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf92ef7f8 │ │ │ │ + @ instruction: 0xf922f7f8 │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157d70 │ │ │ │ + bl 0x157d00 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf949 │ │ │ │ - @ instruction: 0x4621b8f9 │ │ │ │ + @ instruction: 0xf7fbf941 │ │ │ │ + @ instruction: 0x4621b8f2 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_c, #13312 @ 0x3400 │ │ │ │ - stmiage pc!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + msreq CPSR_c, #3072 @ 0xc00 │ │ │ │ + stmiage r8!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ - stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + stmialt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - movwcs pc, #55825 @ 0xda11 @ │ │ │ │ - adcsvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + movwcs pc, #55813 @ 0xda05 @ │ │ │ │ + eorsvc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf99cf7fa │ │ │ │ + @ instruction: 0xf994f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbac52 │ │ │ │ - @ instruction: 0x4621b93f │ │ │ │ + @ instruction: 0xf7fbac4a │ │ │ │ + @ instruction: 0x4621b937 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf924f7f8 │ │ │ │ - blvs 0xfe7219e8 │ │ │ │ + @ instruction: 0xf918f7f8 │ │ │ │ + blvs 0xfe721978 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x230be0 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x230b50 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xd4452c │ │ │ │ + blx 0xb444bc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea91d │ │ │ │ - @ instruction: 0x4621b99a │ │ │ │ + @ instruction: 0xf7fea915 │ │ │ │ + @ instruction: 0x4621b992 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe4c4542 │ │ │ │ + blx 0xfe2444d2 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c7a38 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c79c8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrb r2, [r0], #-1680 @ 0xfffff970 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [lr, #248] @ 0xf8 │ │ │ │ - ldmlt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ + ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x15c458a │ │ │ │ - blvs 0xfe721a78 │ │ │ │ + blx 0x134451a │ │ │ │ + blvs 0xfe721a08 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 2, pc, cr8, cr14, {1} @ │ │ │ │ + mcrge 4, 2, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - vceq.f32 q13, , │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf24bae3b │ │ │ │ + vrshr.s64 d16, d25, #64 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff5c45b4 │ │ │ │ + blx 0xff3c4544 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8d9 │ │ │ │ - @ instruction: 0x4621be35 │ │ │ │ + @ instruction: 0xf7fea8d1 │ │ │ │ + strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8bcf7f8 │ │ │ │ - blvs 0xfe721ab8 │ │ │ │ + @ instruction: 0xf8b0f7f8 │ │ │ │ + blvs 0xfe721a48 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r0], {62} @ 0x3e │ │ │ │ + stclge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x23192c │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x23189c │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9caf7f9 │ │ │ │ + @ instruction: 0xf9c2f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8b5 │ │ │ │ - stmib sp, {r0, r3, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fea8ad │ │ │ │ + stmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - blx 0x1a44622 │ │ │ │ + blx 0x18445b2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac80 │ │ │ │ - strtmi fp, [r1], -r3, lsr #17 │ │ │ │ + @ instruction: 0xf7fbac78 │ │ │ │ + @ instruction: 0x4621b89b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x6c4632 │ │ │ │ + blx 0x4445c2 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c7b28 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c7ab8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ @ instruction: 0x4621bbd8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf876f7f8 │ │ │ │ - blvs 0xfe721b44 │ │ │ │ + @ instruction: 0xf86af7f8 │ │ │ │ + blvs 0xfe721ad4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 7, pc, cr10, cr13, {1} @ │ │ │ │ + mcrge 4, 7, pc, cr2, cr13, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x232220 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x232190 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf984f7f9 │ │ │ │ + @ instruction: 0xf97cf7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fda86f │ │ │ │ - @ instruction: 0x4621bed3 │ │ │ │ + @ instruction: 0xf7fda867 │ │ │ │ + strtmi fp, [r1], -fp, asr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf83cf7f8 │ │ │ │ + @ instruction: 0xf830f7f8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf8bef7f9 │ │ │ │ + @ instruction: 0xf8b6f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fbacb9 │ │ │ │ - @ instruction: 0x4621b85b │ │ │ │ + @ instruction: 0xf7fbacb1 │ │ │ │ + @ instruction: 0x4621b853 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf840f7f8 │ │ │ │ - blvs 0xfe721bb0 │ │ │ │ + @ instruction: 0xf834f7f8 │ │ │ │ + blvs 0xfe721b40 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe3037dc │ │ │ │ + blge 0xfe10376c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x231508 │ │ │ │ - @ instruction: 0x13b4f648 │ │ │ │ + bls 0x231478 │ │ │ │ + cmnpne ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94ef7f9 │ │ │ │ + @ instruction: 0xf946f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fca839 │ │ │ │ - addmi fp, r7, #116736 @ 0x1c800 │ │ │ │ - ldcge 4, cr15, [r9], {123} @ 0x7b │ │ │ │ + @ instruction: 0xf7fca831 │ │ │ │ + addmi fp, r7, #108544 @ 0x1a800 │ │ │ │ + ldcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ andls sl, r9, #4, 18 @ 0x10000 │ │ │ │ - adcsne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x117ff8 │ │ │ │ + bl 0x117f88 │ │ │ │ strls r0, [r7, #-643] @ 0xfffffd7d │ │ │ │ @ instruction: 0xf8d29306 │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r3], {59} @ 0x3b │ │ │ │ - ldmdalt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfff837c8 │ │ │ │ + ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 8, cr15, [r3, #-4]! │ │ │ │ + @ instruction: 0xf7f73308 │ │ │ │ + ldcvs 15, cr15, [r3, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 11, 14, sl, fp, cr1 │ │ │ │ + mrrcvs 11, 13, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff7c386c │ │ │ │ + blge 0xff5c37fc │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x158044 │ │ │ │ + bl 0x157fd4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92930 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00faf47a │ │ │ │ - bllt 0xff344790 │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f2f47a │ │ │ │ + bllt 0xff144720 │ │ │ │ smlabtcc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff2038a0 │ │ │ │ - svclt 0x00e8f7fa │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff003830 │ │ │ │ + svclt 0x00e0f7fa │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf80ef7f8 │ │ │ │ - tstpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0xfffef7f7 │ │ │ │ + bicscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0xfecc47d0 │ │ │ │ + blt 0xfecc4760 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ - addmi r0, r2, #2 │ │ │ │ - stcge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ - smlabtcc r4, sp, r9, lr │ │ │ │ - stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ + addmi r0, r1, #2 │ │ │ │ + stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00c6f47a │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00bef47a │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ - blge 0xfff839fc │ │ │ │ + blge 0xffd8398c │ │ │ │ @ instruction: 0xf00900fb │ │ │ │ @ instruction: 0xf0030907 │ │ │ │ @ instruction: 0xf0080308 │ │ │ │ - b 0x1146c54 │ │ │ │ + b 0x1146be4 │ │ │ │ vsubw.u8 q8, q2, d9 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489309 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - @ instruction: 0xf9a8f7fa │ │ │ │ + @ instruction: 0xf9a0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faabda │ │ │ │ - qadd8mi fp, r1, sp │ │ │ │ + @ instruction: 0xf7faabd2 │ │ │ │ + qadd8mi fp, r1, r5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff6cf7f7 │ │ │ │ + @ instruction: 0xff60f7f7 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf866f7f9 │ │ │ │ + @ instruction: 0xf85ef7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faabb5 │ │ │ │ - strtmi fp, [r1], -fp, lsl #31 │ │ │ │ + @ instruction: 0xf7faabad │ │ │ │ + strtmi fp, [r1], -r3, lsl #31 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xc4860 │ │ │ │ + @ instruction: 0xf9f6f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c7d58 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c7ce8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2730 │ │ │ │ @ instruction: 0x4621ba39 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9eef7f8 │ │ │ │ + @ instruction: 0xf9e4f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c7d7c │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c7d0c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2740 │ │ │ │ strtmi fp, [r1], -r7, lsr #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0x6d33f9c3 │ │ │ │ + @ instruction: 0x6d33f9b9 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 11, 13, sl, fp, cr10 │ │ │ │ + mrrcvs 11, 13, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff6039d8 │ │ │ │ - rscmi pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + blge 0xff403968 │ │ │ │ + rsbsmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0048f47a │ │ │ │ - bllt 0xff2848f4 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0040f47a │ │ │ │ + bllt 0xff084884 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - stc2l 7, cr15, [lr, #-996]! @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faabb8 │ │ │ │ - qasxmi fp, r1, r5 │ │ │ │ + @ instruction: 0xf7faabb0 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf91af7f8 │ │ │ │ + @ instruction: 0xf910f7f8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf920f7fa │ │ │ │ + @ instruction: 0xf918f7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaafc │ │ │ │ - stmib sp, {r0, r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ - movwcs sl, #6404 @ 0x1904 │ │ │ │ + @ instruction: 0xf7faaaf4 │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf9c8f7fa │ │ │ │ + @ instruction: 0xf9c0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faab3c │ │ │ │ - strtmi fp, [r1], -r5, lsl #30 │ │ │ │ + @ instruction: 0xf7faab34 │ │ │ │ + @ instruction: 0x4621befd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f73307 │ │ │ │ - @ instruction: 0xf648ff2b │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf648ff1b │ │ │ │ + vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf7ff0333 │ │ │ │ - stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ - movwcs sl, #6404 @ 0x1904 │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf96af7fa │ │ │ │ + @ instruction: 0xf962f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faab24 │ │ │ │ - strtmi fp, [r1], -r7, ror #29 │ │ │ │ + @ instruction: 0xf7faab1c │ │ │ │ + @ instruction: 0x4621bedf │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf95cf7f8 │ │ │ │ + @ instruction: 0xf952f7f8 │ │ │ │ @ instruction: 0xf6489b06 │ │ │ │ - vshl.s64 d17, d20, #0 │ │ │ │ - bl 0x1c7ea0 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + bl 0x1c7e30 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe2770 │ │ │ │ - @ instruction: 0x4621bc51 │ │ │ │ + strtmi fp, [r1], -r9, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr4, cr7, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr8, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xff44f7f8 │ │ │ │ + @ instruction: 0xff3cf7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab51 │ │ │ │ - ldcvs 14, cr11, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ + ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vmovvs sl, fp, d3 │ │ │ │ + mrrcvs 11, 0, sl, fp, cr11 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x443b10 │ │ │ │ + blge 0x243aa0 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6e5c │ │ │ │ + blcs 0xa6dec │ │ │ │ smlabthi r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr8, cr10, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr0, cr10, {1} @ │ │ │ │ vnmls.f32 s8, s27, s9 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf866f09d │ │ │ │ + @ instruction: 0xf882f09d │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0x9ee30 │ │ │ │ - mcrge 4, 4, pc, cr14, cr10, {1} @ │ │ │ │ - bllt 0x1884a60 │ │ │ │ - blvs 0xfe721f40 │ │ │ │ + blcs 0x9edc0 │ │ │ │ + mcrge 4, 4, pc, cr6, cr10, {1} @ │ │ │ │ + bllt 0x16849f0 │ │ │ │ + blvs 0xfe721ed0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xff7c3b74 │ │ │ │ + bge 0xff5c3b04 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs s20, [r0, #-836] @ 0xfffffcbc │ │ │ │ - bge 0xff443b90 │ │ │ │ + vstrcs s20, [r0, #-804] @ 0xfffffcdc │ │ │ │ + bge 0xff243b20 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6da8 │ │ │ │ + blcs 0xa6d38 │ │ │ │ sbchi pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr8, cr10, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - ldc2l 7, cr15, [r2], {247} @ 0xf7 │ │ │ │ + stc2l 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ stmdacs r0, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ - mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ stceq 1, cr15, [r5], {160} @ 0xa0 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ andeq lr, ip, r0, asr #22 │ │ │ │ @ instruction: 0x010067b0 │ │ │ │ - stc2l 0, cr15, [lr, #624] @ 0x270 │ │ │ │ + stc2l 0, cr15, [sl, #624]! @ 0x270 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7d57108 │ │ │ │ - @ instruction: 0xf7fafbb5 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fafbcd │ │ │ │ + stmib sp, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf6489209 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xf842f7fa │ │ │ │ + @ instruction: 0xf83af7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaa1e │ │ │ │ - @ instruction: 0xf244be37 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ + @ instruction: 0xf7faaa16 │ │ │ │ + vceq.f32 d27, d4, d31 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faacbb │ │ │ │ - blcc 0x1b63dc │ │ │ │ + @ instruction: 0xf7faacb3 │ │ │ │ + blcc 0x1b634c │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ - mrrc2 7, 15, pc, sl, cr7 @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr7 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffbc3c5c │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr2, cr10, {7} │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffbc3bec │ │ │ │ + mcrlt 7, 0, pc, cr10, cr10, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ - mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ + ldcllt 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x244d6c │ │ │ │ - ldrne pc, [r4, #1608]! @ 0x648 │ │ │ │ + blls 0x244cd4 │ │ │ │ + ldrbne pc, [ip, #-1608]! @ 0xfffff9b8 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26d0f8d3 │ │ │ │ - blt 0xfe404ba4 │ │ │ │ + blt 0xfe204b34 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 13, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ + ldcvs 13, cr15, [r3, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 15, 12, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x00c7f43e │ │ │ │ @ instruction: 0xf6489a06 │ │ │ │ - vrsra.s64 d17, d20, #64 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1584a0 │ │ │ │ + bl 0x158430 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [ip, #488] @ 0x1e8 │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #488] @ 0x1e8 │ │ │ │ svclt 0x00b5f7fe │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faab19 │ │ │ │ - @ instruction: 0x4621bdb9 │ │ │ │ + @ instruction: 0xf7faab11 │ │ │ │ + @ instruction: 0x4621bdb1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff9ef7f7 │ │ │ │ - blcc 0x1c0bdc │ │ │ │ + @ instruction: 0xff94f7f7 │ │ │ │ + blcc 0x1c0b6c │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf3f │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 5, pc, cr0, cr12, {6} │ │ │ │ - stclt 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - blcs 0xd5854 │ │ │ │ + mcr2 7, 6, pc, cr8, cr12, {6} @ │ │ │ │ + ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + blcs 0xd57e4 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf09ce7f1 │ │ │ │ - @ instruction: 0x4622f85b │ │ │ │ + @ instruction: 0x4622f877 │ │ │ │ strtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7e82302 │ │ │ │ - strbmi pc, [sl], -r3, ror #25 @ │ │ │ │ + @ instruction: 0x464afcdb │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff4c4bba │ │ │ │ - mcrlt 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ + blx 0xffac4b4a │ │ │ │ + mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ svcge 0x0066f63f │ │ │ │ - @ instruction: 0xf848f09c │ │ │ │ - strmi r4, [r5], -r2, asr #12 │ │ │ │ + @ instruction: 0xf864f09c │ │ │ │ + @ instruction: 0x4681463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7d5462f │ │ │ │ - @ instruction: 0xf7fefb0f │ │ │ │ - @ instruction: 0xf09cbde8 │ │ │ │ - @ instruction: 0xf007f83d │ │ │ │ + @ instruction: 0xf7d5464d │ │ │ │ + @ instruction: 0xf7fefb27 │ │ │ │ + @ instruction: 0xf09cbde0 │ │ │ │ + @ instruction: 0xf007f859 │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1c4bee │ │ │ │ + blx 0x7c4b7e │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl, #-928] @ 0xfffffc60 │ │ │ │ - stcllt 7, cr15, [sp, #-1000]! @ 0xfffffc18 │ │ │ │ - @ instruction: 0xf82cf09c │ │ │ │ + stc2l 7, cr15, [r2, #-928] @ 0xfffffc60 │ │ │ │ + stcllt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf848f09c │ │ │ │ andeq pc, pc, #4 │ │ │ │ strmi r4, [r1], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - @ instruction: 0x4648faf3 │ │ │ │ + strbmi pc, [r8], -fp, lsl #22 @ │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e84629 │ │ │ │ - @ instruction: 0xf7fafd39 │ │ │ │ - svclt 0x0000bd52 │ │ │ │ - addeq r9, r8, r6, lsl r5 │ │ │ │ + @ instruction: 0xf7fafd31 │ │ │ │ + svclt 0x0000bd4a │ │ │ │ + addeq r9, r8, r6, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ + mrrc2 7, 14, pc, r4, cr8 @ │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - mrrc2 7, 14, pc, r8, cr8 @ │ │ │ │ + mrrc2 7, 14, pc, r0, cr8 @ │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - mrrc2 7, 14, pc, r4, cr8 @ │ │ │ │ + mcrr2 7, 14, pc, ip, cr8 @ │ │ │ │ ldrdpl pc, [r8], #138 @ 0x8a │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ orrslt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldcvs 8, cr6, [sp], {34} @ 0x22 │ │ │ │ movwne lr, #6612 @ 0x19d4 │ │ │ │ streq pc, [lr, #-21] @ 0xffffffeb │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ - b 0x117b13c │ │ │ │ + b 0x117b0cc │ │ │ │ strbeq r0, [r9], r2, lsl #2 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ andsmi r6, r3, #14811136 @ 0xe20000 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0134650 │ │ │ │ - teqplt r0, r9, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, fp, lsr #26 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r6, [fp], -r0, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmdbls r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x200147b0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121505,31 +121477,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4616 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [r4], {232} @ 0xe8 │ │ │ │ + blx 0xfffc4cde │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [r0], {232} @ 0xe8 │ │ │ │ + blx 0xffec4ce6 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ mvnslt r2, r0 │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [lr], #-1747 @ 0xfffff92d │ │ │ │ - blcs 0x161164 │ │ │ │ + blcs 0x1610f4 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ tstmi r3, #0, 4 │ │ │ │ andsmi r6, r3, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ - stc2l 0, cr15, [r0], {19} │ │ │ │ + stc2l 0, cr15, [r2], #76 @ 0x4c │ │ │ │ stmiavs r0!, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf8cd4643 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -121547,17 +121519,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfecc4df6 │ │ │ │ + blx 0xfeac4d86 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfebc4dfe │ │ │ │ + blx 0xfe9c4d8e │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [fp], {-0} │ │ │ │ @ instruction: 0xf0134311 │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ @@ -121566,2851 +121538,2851 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf0134628 │ │ │ │ - cmpplt r8, r7, ror #24 @ p-variant is OBSOLETE │ │ │ │ + smlalbblt pc, r8, r9, ip @ │ │ │ │ stmdahi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrdcc lr, [r3], -r4 │ │ │ │ ldrbne r9, [fp, r0, lsl #6] │ │ │ │ ldrmi r9, [r0, r1, lsl #6]! │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde0d4 │ │ │ │ + bl 0xfebde064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218870 │ │ │ │ + bls 0x218800 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22006 │ │ │ │ - andlt pc, r4, r3, lsr #20 │ │ │ │ + andlt pc, r4, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde114 │ │ │ │ + bl 0xfebde0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2188b0 │ │ │ │ + bls 0x218840 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200e │ │ │ │ - andlt pc, r4, r3, lsl #20 │ │ │ │ + andlt pc, r4, pc, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde154 │ │ │ │ + bl 0xfebde0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2188f0 │ │ │ │ + bls 0x218880 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22003 │ │ │ │ - andlt pc, r4, r3, ror #19 │ │ │ │ + strdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde194 │ │ │ │ + bl 0xfebde124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218930 │ │ │ │ + bls 0x2188c0 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200b │ │ │ │ - andlt pc, r4, r3, asr #19 │ │ │ │ + ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1d4 │ │ │ │ + bl 0xfebde164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218970 │ │ │ │ + bls 0x218900 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22008 │ │ │ │ - andlt pc, r4, r3, lsr #19 │ │ │ │ + @ instruction: 0xb004f9bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde214 │ │ │ │ + bl 0xfebde1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ - blls 0x24804c │ │ │ │ + vmvn.i32 d18, #65536 @ 0x00010000 │ │ │ │ + blls 0x247fdc │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r1, lsr #28 │ │ │ │ + andlt pc, r4, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde258 │ │ │ │ + bl 0xfebde1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c024f5 │ │ │ │ - blls 0x248090 │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ + blls 0x248020 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - strdlt pc, [r4], -pc @ │ │ │ │ + andlt pc, r4, fp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde29c │ │ │ │ + bl 0xfebde22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d19, d0, d1[2] │ │ │ │ - blls 0x2480d4 │ │ │ │ + @ instruction: 0xf2c024d9 │ │ │ │ + blls 0x248064 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde2e0 │ │ │ │ + bl 0xfebde270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c0349d │ │ │ │ - blls 0x248118 │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ + blls 0x2480a8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - @ instruction: 0xb004fdbb │ │ │ │ + ldrdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde324 │ │ │ │ + bl 0xfebde2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c034f1 │ │ │ │ - blls 0x24815c │ │ │ │ + vaddhn.i16 d19, q8, │ │ │ │ + blls 0x2480ec │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - mullt r4, r9, sp │ │ │ │ + @ instruction: 0xb004fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde368 │ │ │ │ + bl 0xfebde2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d20, d0, d1[1] │ │ │ │ - blls 0x2481a0 │ │ │ │ + @ instruction: 0xf2c034d5 │ │ │ │ + blls 0x248130 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r7, ror sp @ │ │ │ │ + mullt r4, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde3ac │ │ │ │ + bl 0xfebde33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c04499 │ │ │ │ - blls 0x2481e4 │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ + blls 0x248174 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r5, asr sp @ │ │ │ │ + andlt pc, r4, r1, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde3f0 │ │ │ │ + bl 0xfebde380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d20, d16, d1[7] │ │ │ │ - blls 0x248228 │ │ │ │ + vmvn.i32 q10, #851968 @ 0x000d0000 │ │ │ │ + blls 0x2481b8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r3, lsr sp @ │ │ │ │ + andlt pc, r4, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde434 │ │ │ │ + bl 0xfebde3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmls.i d21, d0, d1[0] │ │ │ │ + @ instruction: 0xf2c044d1 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r4, #-696] @ 0xfffffd48 │ │ │ │ + ldc2 0, cr15, [r0, #-696]! @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde470 │ │ │ │ + bl 0xfebde400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - @ instruction: 0xf2c05495 │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r6], #696 @ 0x2b8 │ │ │ │ + ldc2 0, cr15, [r2, #-696] @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde4ac │ │ │ │ + bl 0xfebde43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r9, ip │ │ │ │ + @ instruction: 0xb005fcb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #25 │ │ │ │ + addeq r8, r8, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde500 │ │ │ │ + bl 0xfebde490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, ror #24 │ │ │ │ + andlt pc, r5, fp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #24 │ │ │ │ + @ instruction: 0x00888cbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde554 │ │ │ │ + bl 0xfebde4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, asr #24 │ │ │ │ + andlt pc, r5, r1, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], sl │ │ │ │ + addeq r8, r8, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5a8 │ │ │ │ + bl 0xfebde538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsl ip @ │ │ │ │ + andlt pc, r5, r7, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #23 │ │ │ │ + addeq r8, r8, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5fc │ │ │ │ + bl 0xfebde58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr fp │ │ │ │ + addeq r8, r8, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde650 │ │ │ │ + bl 0xfebde5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, asr #23 │ │ │ │ + andlt pc, r5, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], lr │ │ │ │ + addeq r8, r8, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6a4 │ │ │ │ + bl 0xfebde634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, sp, fp │ │ │ │ + @ instruction: 0xb005fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr #21 │ │ │ │ + addeq r8, r8, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6f8 │ │ │ │ + bl 0xfebde688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, ror fp @ │ │ │ │ + andlt pc, r5, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr sl │ │ │ │ + addeq r8, r8, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde74c │ │ │ │ + bl 0xfebde6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, asr #22 │ │ │ │ + andlt pc, r5, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl #20 │ │ │ │ + addeq r8, r8, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7a0 │ │ │ │ + bl 0xfebde730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsl fp @ │ │ │ │ + andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr #19 │ │ │ │ + addeq r8, r8, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7f4 │ │ │ │ + bl 0xfebde784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r1, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr r9 │ │ │ │ + addeq r8, r8, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde848 │ │ │ │ + bl 0xfebde7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, asr #21 │ │ │ │ + andlt pc, r5, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl #18 │ │ │ │ + addeq r8, r8, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde89c │ │ │ │ + bl 0xfebde82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsr #21 │ │ │ │ + @ instruction: 0xb005fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008888b2 │ │ │ │ + addeq r8, r8, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde8f0 │ │ │ │ + bl 0xfebde880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, ror sl @ │ │ │ │ + mullt r5, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr r8 │ │ │ │ + addeq r8, r8, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde944 │ │ │ │ + bl 0xfebde8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, asr #20 │ │ │ │ + andlt pc, r5, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl #16 │ │ │ │ + addeq r8, r8, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde998 │ │ │ │ + bl 0xfebde928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsr #20 │ │ │ │ + andlt pc, r5, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008887b6 │ │ │ │ + addeq r8, r8, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde9ec │ │ │ │ + bl 0xfebde97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror #14 │ │ │ │ + ldrdeq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea40 │ │ │ │ + bl 0xfebde9d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, asr #19 │ │ │ │ + andlt pc, r5, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl #14 │ │ │ │ + addeq r8, r8, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea94 │ │ │ │ + bl 0xfebdea24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsr #19 │ │ │ │ + andlt pc, r5, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008886ba │ │ │ │ + addeq r8, r8, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeae8 │ │ │ │ + bl 0xfebdea78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror r9 @ │ │ │ │ + mullt r5, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror #12 │ │ │ │ + ldrdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb3c │ │ │ │ + bl 0xfebdeacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, asr r9 @ │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl r6 │ │ │ │ + addeq r8, r8, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb90 │ │ │ │ + bl 0xfebdeb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsr #18 │ │ │ │ + andlt pc, r5, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008885be │ │ │ │ + addeq r8, r8, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdebe4 │ │ │ │ + bl 0xfebdeb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror #10 │ │ │ │ + ldrdeq r8, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec38 │ │ │ │ + bl 0xfebdebc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl r5 │ │ │ │ + addeq r8, r8, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec8c │ │ │ │ + bl 0xfebdec1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsr #17 │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #9 │ │ │ │ + addeq r8, r8, r2, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdece0 │ │ │ │ + bl 0xfebdec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, ror r8 @ │ │ │ │ + mullt r5, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #8 │ │ │ │ + ldrdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded34 │ │ │ │ + bl 0xfebdecc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, asr r8 @ │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl r4 │ │ │ │ + addeq r8, r8, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded88 │ │ │ │ + bl 0xfebded18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsr #16 │ │ │ │ + andlt pc, r5, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #7 │ │ │ │ + addeq r8, r8, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeddc │ │ │ │ + bl 0xfebded6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsl #16 │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror r3 │ │ │ │ + addeq r8, r8, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee30 │ │ │ │ + bl 0xfebdedc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl r3 │ │ │ │ + addeq r8, r8, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee84 │ │ │ │ + bl 0xfebdee14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsr #31 │ │ │ │ + andlt pc, r5, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #5 │ │ │ │ + addeq r8, r8, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeed8 │ │ │ │ + bl 0xfebdee68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, lsl #31 │ │ │ │ + mullt r5, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror r2 │ │ │ │ + addeq r8, r8, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef2c │ │ │ │ + bl 0xfebdeebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, asr pc @ │ │ │ │ + andlt pc, r5, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #4 │ │ │ │ + umulleq r8, r8, r2, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef80 │ │ │ │ + bl 0xfebdef10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, lsr #30 │ │ │ │ + andlt pc, r5, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #3 │ │ │ │ + addeq r8, r8, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdefd4 │ │ │ │ + bl 0xfebdef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, lsl #30 │ │ │ │ + andlt pc, r5, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror r1 │ │ │ │ + addeq r8, r8, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf028 │ │ │ │ + bl 0xfebdefb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #2 │ │ │ │ + umulleq r8, r8, r6, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf07c │ │ │ │ + bl 0xfebdf00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - @ instruction: 0xb005feb1 │ │ │ │ + andlt pc, r5, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], r2 │ │ │ │ + addeq r8, r8, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf0d0 │ │ │ │ + bl 0xfebdf060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, lsl #29 │ │ │ │ + andlt pc, r5, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror r0 │ │ │ │ + addeq r8, r8, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf124 │ │ │ │ + bl 0xfebdf0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, asr lr @ │ │ │ │ + andlt pc, r5, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr #32 │ │ │ │ + umulleq r8, r8, sl, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf178 │ │ │ │ + bl 0xfebdf108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, lsr lr @ │ │ │ │ + andlt pc, r5, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r8], r6 │ │ │ │ + addeq r8, r8, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1cc │ │ │ │ + bl 0xfebdf15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, lsl #28 │ │ │ │ + andlt pc, r5, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, lsl #31 │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf220 │ │ │ │ + bl 0xfebdf1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f24a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, lsr #30 │ │ │ │ + umulleq r7, r8, lr, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf274 │ │ │ │ + bl 0xfebdf204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r4, #620]! @ 0x26c │ │ │ │ + ldc2l 0, cr15, [r0, #620] @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, sl, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2c8 │ │ │ │ + bl 0xfebdf258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6441863 │ │ │ │ vaddw.s8 q8, q0, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [sl, #620] @ 0x26c │ │ │ │ + stc2 0, cr15, [r6, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsl #29 │ │ │ │ + strdeq r7, [r8], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf31c │ │ │ │ + bl 0xfebdf2ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r0, #-620]! @ 0xfffffd94 │ │ │ │ + ldc2l 0, cr15, [ip, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr lr │ │ │ │ + addeq r7, r8, r2, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf370 │ │ │ │ + bl 0xfebdf300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r6, #-620]! @ 0xfffffd94 │ │ │ │ + ldc2l 0, cr15, [r2, #-620] @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], lr │ │ │ │ + addeq r7, r8, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3c4 │ │ │ │ + bl 0xfebdf354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsl #26 │ │ │ │ + andlt pc, r5, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsl #27 │ │ │ │ + strdeq r7, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf418 │ │ │ │ + bl 0xfebdf3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, ror #25 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsr sp │ │ │ │ + addeq r7, r8, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf46c │ │ │ │ + bl 0xfebdf3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - @ instruction: 0xb005fcb9 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, ror #25 │ │ │ │ + addeq r7, r8, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4c0 │ │ │ │ + bl 0xfebdf450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, lsl #25 │ │ │ │ + andlt pc, r5, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, lsl #25 │ │ │ │ + strdeq r7, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf514 │ │ │ │ + bl 0xfebdf4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, ror #24 │ │ │ │ + andlt pc, r5, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsr ip │ │ │ │ + addeq r7, r8, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf568 │ │ │ │ + bl 0xfebdf4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, lsr ip @ │ │ │ │ + andlt pc, r5, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, ror #23 │ │ │ │ + addeq r7, r8, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf5bc │ │ │ │ + bl 0xfebdf54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, lsl ip @ │ │ │ │ + andlt pc, r5, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r8, r2, fp │ │ │ │ + addeq r7, r8, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf610 │ │ │ │ + bl 0xfebdf5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, ror #23 │ │ │ │ + andlt pc, r5, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, lsr fp │ │ │ │ + addeq r7, r8, lr, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf664 │ │ │ │ + bl 0xfebdf5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffb4470a │ │ │ │ + stc2 0, cr15, [r6], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #21 │ │ │ │ + addeq r7, r8, sl, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf6bc │ │ │ │ + bl 0xfebdf64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff044762 │ │ │ │ + blx 0xff7446f2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, r2, sl │ │ │ │ + addeq r7, r8, r2, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf714 │ │ │ │ + bl 0xfebdf6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe5447ba │ │ │ │ + blx 0xfec4474a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr sl │ │ │ │ + addeq r7, r8, sl, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf76c │ │ │ │ + bl 0xfebdf6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1a44812 │ │ │ │ + blx 0xfe1447a2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #19 │ │ │ │ + addeq r7, r8, r2, asr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf7c4 │ │ │ │ + bl 0xfebdf754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xf4486a │ │ │ │ + blx 0x16447fa │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #19 │ │ │ │ + strdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf81c │ │ │ │ + bl 0xfebdf7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x4448c2 │ │ │ │ + blx 0xb44852 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr r9 │ │ │ │ + addeq r7, r8, r2, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf874 │ │ │ │ + bl 0xfebdf804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff944918 │ │ │ │ + blx 0x448a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, sl, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf8cc │ │ │ │ + bl 0xfebdf85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfee44970 │ │ │ │ + blx 0xff544900 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #17 │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf924 │ │ │ │ + bl 0xfebdf8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe3449c8 │ │ │ │ + blx 0xfea44958 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #16 │ │ │ │ + umulleq r7, r8, sl, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf97c │ │ │ │ + bl 0xfebdf90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1844a20 │ │ │ │ + blx 0x1f449b0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], r2 │ │ │ │ + addeq r7, r8, r2, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf9d4 │ │ │ │ + bl 0xfebdf964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xd44a78 │ │ │ │ + blx 0x1444a08 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror r7 │ │ │ │ + addeq r7, r8, sl, ror #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa2c │ │ │ │ + bl 0xfebdf9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x244ad0 │ │ │ │ + blx 0x944a60 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #14 │ │ │ │ + umulleq r7, r8, r2, r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa84 │ │ │ │ + bl 0xfebdfa14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9daf09b │ │ │ │ + @ instruction: 0xf9f6f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #13 │ │ │ │ + addeq r7, r8, sl, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfadc │ │ │ │ + bl 0xfebdfa6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9aef09b │ │ │ │ + @ instruction: 0xf9caf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror r6 │ │ │ │ + addeq r7, r8, r2, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb34 │ │ │ │ + bl 0xfebdfac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 q9, q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf982f09b │ │ │ │ + @ instruction: 0xf99ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl r6 │ │ │ │ + addeq r7, r8, sl, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb8c │ │ │ │ + bl 0xfebdfb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf956f09b │ │ │ │ + @ instruction: 0xf972f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #11 │ │ │ │ + addeq r7, r8, r2, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfbe4 │ │ │ │ + bl 0xfebdfb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf92af09b │ │ │ │ + @ instruction: 0xf946f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #10 │ │ │ │ + ldrdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc3c │ │ │ │ + bl 0xfebdfbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8fef09b │ │ │ │ + @ instruction: 0xf91af09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl r5 │ │ │ │ + addeq r7, r8, r2, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc94 │ │ │ │ + bl 0xfebdfc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8d2f09b │ │ │ │ + @ instruction: 0xf8eef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008874ba │ │ │ │ + addeq r7, r8, sl, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfcec │ │ │ │ + bl 0xfebdfc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8a6f09b │ │ │ │ + @ instruction: 0xf8c2f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #8 │ │ │ │ + ldrdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd44 │ │ │ │ + bl 0xfebdfcd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf87af09b │ │ │ │ + @ instruction: 0xf896f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #8 │ │ │ │ + addeq r7, r8, sl, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd9c │ │ │ │ + bl 0xfebdfd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf84ef09b │ │ │ │ + @ instruction: 0xf86af09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008873b2 │ │ │ │ + addeq r7, r8, r2, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfdf4 │ │ │ │ + bl 0xfebdfd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf822f09b │ │ │ │ + @ instruction: 0xf83ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr r3 │ │ │ │ + addeq r7, r8, sl, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe4c │ │ │ │ + bl 0xfebdfddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfff6f09a │ │ │ │ + @ instruction: 0xf812f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #6 │ │ │ │ + addeq r7, r8, r2, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfea4 │ │ │ │ + bl 0xfebdfe34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffcaf09a │ │ │ │ + @ instruction: 0xffe6f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #5 │ │ │ │ + addeq r7, r8, sl, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfefc │ │ │ │ + bl 0xfebdfe8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff9ef09a │ │ │ │ + @ instruction: 0xffbaf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr r2 │ │ │ │ + addeq r7, r8, r2, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff54 │ │ │ │ + bl 0xfebdfee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff72f09a │ │ │ │ + @ instruction: 0xff8ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, sl, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdffac │ │ │ │ + bl 0xfebdff3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff46f09a │ │ │ │ + @ instruction: 0xff62f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #3 │ │ │ │ + addeq r7, r8, r2, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0004 │ │ │ │ + bl 0xfebdff94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff1af09a │ │ │ │ + @ instruction: 0xff36f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #2 │ │ │ │ + @ instruction: 0x008871ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe005c │ │ │ │ + bl 0xfebdffec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr14, cr10, {4} @ │ │ │ │ + @ instruction: 0xff0af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], r2 │ │ │ │ + addeq r7, r8, r2, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe00b4 │ │ │ │ + bl 0xfebe0044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr2, cr10, {4} @ │ │ │ │ + mrc2 0, 6, pc, cr14, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, sl, r0 │ │ │ │ + addeq r7, r8, sl, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe010c │ │ │ │ + bl 0xfebe009c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr6, cr10, {4} │ │ │ │ + mrc2 0, 5, pc, cr2, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #32 │ │ │ │ + strheq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0164 │ │ │ │ + bl 0xfebe00f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr10, cr10, {4} @ │ │ │ │ + mcr2 0, 4, pc, cr6, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #31 │ │ │ │ + addeq r7, r8, sl, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe01bc │ │ │ │ + bl 0xfebe014c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr14, cr10, {4} │ │ │ │ + mrc2 0, 2, pc, cr10, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, r2, pc @ │ │ │ │ + addeq r7, r8, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0214 │ │ │ │ + bl 0xfebe01a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr2, cr10, {4} │ │ │ │ + mcr2 0, 1, pc, cr14, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr pc │ │ │ │ + addeq r6, r8, sl, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe026c │ │ │ │ + bl 0xfebe01fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r6, #616]! @ 0x268 │ │ │ │ + mcr2 0, 0, pc, cr2, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #29 │ │ │ │ + addeq r6, r8, r2, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe02c4 │ │ │ │ + bl 0xfebe0254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [sl, #616]! @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r6, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #29 │ │ │ │ + strdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe031c │ │ │ │ + bl 0xfebe02ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr, #616] @ 0x268 │ │ │ │ + stc2 0, cr15, [sl, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr lr │ │ │ │ + addeq r6, r8, r2, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0374 │ │ │ │ + bl 0xfebe0304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [lr, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], sl │ │ │ │ + addeq r6, r8, sl, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe03cc │ │ │ │ + bl 0xfebe035c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [r2, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #27 │ │ │ │ + strdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0424 │ │ │ │ + bl 0xfebe03b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #-616] @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [r6, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #26 │ │ │ │ + umulleq r6, r8, sl, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe047c │ │ │ │ + bl 0xfebe040c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr], {154} @ 0x9a │ │ │ │ + ldc2l 0, cr15, [sl], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], r2 │ │ │ │ + addeq r6, r8, r2, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe04d4 │ │ │ │ + bl 0xfebe0464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r2], #616 @ 0x268 │ │ │ │ + stc2l 0, cr15, [lr], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror ip │ │ │ │ + addeq r6, r8, sl, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe052c │ │ │ │ + bl 0xfebe04bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r6], {154} @ 0x9a │ │ │ │ + stc2 0, cr15, [r2], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #24 │ │ │ │ + umulleq r6, r8, r2, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0584 │ │ │ │ + bl 0xfebe0514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrrc2 0, 9, pc, sl, cr10 @ │ │ │ │ + ldc2l 0, cr15, [r6], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #23 │ │ │ │ + addeq r6, r8, sl, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe05dc │ │ │ │ + bl 0xfebe056c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr], #-616 @ 0xfffffd98 │ │ │ │ + mcrr2 0, 9, pc, sl, cr10 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror fp │ │ │ │ + addeq r6, r8, r2, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0634 │ │ │ │ + bl 0xfebe05c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2], {154} @ 0x9a │ │ │ │ + ldc2 0, cr15, [lr], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl fp │ │ │ │ + addeq r6, r8, sl, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe068c │ │ │ │ + bl 0xfebe061c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff64572e │ │ │ │ + blx 0xffd456be │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #21 │ │ │ │ + addeq r6, r8, r2, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe06e4 │ │ │ │ + bl 0xfebe0674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfeb45786 │ │ │ │ + blx 0xff245716 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #20 │ │ │ │ + ldrdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe073c │ │ │ │ + bl 0xfebe06cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x20457de │ │ │ │ + blx 0xfe74576e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl sl │ │ │ │ + addeq r6, r8, r2, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0794 │ │ │ │ + bl 0xfebe0724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1545836 │ │ │ │ + blx 0x1c457c6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008869ba │ │ │ │ + addeq r6, r8, sl, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe07ec │ │ │ │ + bl 0xfebe077c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xa4588e │ │ │ │ + blx 0x114581e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #18 │ │ │ │ + ldrdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0844 │ │ │ │ + bl 0xfebe07d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfff458e4 │ │ │ │ + blx 0x645876 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #18 │ │ │ │ + addeq r6, r8, sl, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe089c │ │ │ │ + bl 0xfebe082c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff44593c │ │ │ │ + blx 0xffb458cc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008868b2 │ │ │ │ + addeq r6, r8, r2, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe08f4 │ │ │ │ + bl 0xfebe0884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe945994 │ │ │ │ + blx 0xff045924 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr r8 │ │ │ │ + addeq r6, r8, sl, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe094c │ │ │ │ + bl 0xfebe08dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1e459ec │ │ │ │ + blx 0xfe54597c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #16 │ │ │ │ + addeq r6, r8, r2, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09a4 │ │ │ │ + bl 0xfebe0934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1345a44 │ │ │ │ + blx 0x1a459d4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #15 │ │ │ │ + addeq r6, r8, sl, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09fc │ │ │ │ + bl 0xfebe098c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x845a9c │ │ │ │ + blx 0xf45a2c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr r7 │ │ │ │ + addeq r6, r8, r2, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a54 │ │ │ │ + bl 0xfebe09e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9f2f09a │ │ │ │ + blx 0x445a84 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], sl │ │ │ │ + addeq r6, r8, sl, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0aac │ │ │ │ + bl 0xfebe0a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9c6f09a │ │ │ │ + @ instruction: 0xf9e2f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #13 │ │ │ │ + addeq r6, r8, r2, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b04 │ │ │ │ + bl 0xfebe0a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf99af09a │ │ │ │ + @ instruction: 0xf9b6f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #12 │ │ │ │ + @ instruction: 0x008866ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b5c │ │ │ │ + bl 0xfebe0aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf96ef09a │ │ │ │ + @ instruction: 0xf98af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], r2 │ │ │ │ + addeq r6, r8, r2, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0bb4 │ │ │ │ + bl 0xfebe0b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf942f09a │ │ │ │ + @ instruction: 0xf95ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, sl, r5 │ │ │ │ + addeq r6, r8, sl, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0c0c │ │ │ │ + bl 0xfebe0b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf916f09a │ │ │ │ + @ instruction: 0xf932f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #10 │ │ │ │ + @ instruction: 0x008865b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c64 │ │ │ │ + bl 0xfebe0bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf0af460a │ │ │ │ - andlt pc, r4, r1, asr pc @ │ │ │ │ + andlt pc, r4, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c9c │ │ │ │ + bl 0xfebe0c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xff34f0af │ │ │ │ + @ instruction: 0xff50f0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0cd4 │ │ │ │ + bl 0xfebe0c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xff18f0af │ │ │ │ + @ instruction: 0xff34f0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -124422,383 +124394,383 @@ │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ andne lr, r3, #3424256 @ 0x344000 │ │ │ │ stmiavs r5!, {r0, r1, r3, r4, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ tsteq r5, r2, asr #20 │ │ │ │ strble r0, [r5], #-1737 @ 0xfffff937 │ │ │ │ - b 0x1123cc4 │ │ │ │ + b 0x1123c54 │ │ │ │ andmi r0, fp, r5, lsl #6 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmdavs r5!, {r4, r5, r8, ip, lr, pc} │ │ │ │ svclt 0x00d42d07 │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ svclt 0x00182900 │ │ │ │ - bllt 0xfebd2f5c │ │ │ │ - mcr2 0, 0, pc, cr6, cr0, {0} @ │ │ │ │ + bllt 0xfebd2eec │ │ │ │ + mcr2 0, 1, pc, cr8, cr0, {0} @ │ │ │ │ stmdavs r6!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf099bbc6 │ │ │ │ - strmi pc, [r0], r1, lsl #18 │ │ │ │ - @ instruction: 0xf8fef099 │ │ │ │ + pkhbtmi pc, r0, sp, lsl #18 @ │ │ │ │ + @ instruction: 0xf91af099 │ │ │ │ @ instruction: 0xf0994607 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - ldc2 7, cr15, [ip, #916] @ 0x394 │ │ │ │ + ldc2 7, cr15, [r4, #916] @ 0x394 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - ldc2 7, cr15, [r6, #916] @ 0x394 │ │ │ │ + stc2 7, cr15, [lr, #916] @ 0x394 │ │ │ │ strbmi r6, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - andcs pc, r1, r3, lsl #28 │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf8c8f099 │ │ │ │ + @ instruction: 0xf8e4f099 │ │ │ │ @ instruction: 0xf0994681 │ │ │ │ - strmi pc, [r6], -r5, asr #17 │ │ │ │ - @ instruction: 0xf8c2f099 │ │ │ │ + strmi pc, [r6], -r1, ror #17 │ │ │ │ + @ instruction: 0xf8def099 │ │ │ │ @ instruction: 0xf0994682 │ │ │ │ - @ instruction: 0x4607f8bf │ │ │ │ - @ instruction: 0xf8bcf099 │ │ │ │ + @ instruction: 0x4607f8db │ │ │ │ + @ instruction: 0xf8d8f099 │ │ │ │ stmiavs r1!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ - blcs 0x25b5fc │ │ │ │ + blcs 0x25b58c │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ andcs sp, r1, #44, 26 @ 0xb00 │ │ │ │ @ instruction: 0xf7e54650 │ │ │ │ - stmiavs r1!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46324651 │ │ │ │ strbmi r3, [r0], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ - stmdavs r3!, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13888 @ 0x3640 │ │ │ │ @ instruction: 0xf7e52200 │ │ │ │ - stmdbvs r1!, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - str pc, [r6, fp, lsr #27]! │ │ │ │ + str pc, [r6, r3, lsr #27]! │ │ │ │ ldrbmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [ip, #-916]! @ 0xfffffc6c │ │ │ │ + stc2 7, cr15, [r4, #-916]! @ 0xfffffc6c │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - stc2 7, cr15, [r6, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [lr, #-916] @ 0xfffffc6c │ │ │ │ ldrbmi r6, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7e52303 │ │ │ │ - stmdavs r3!, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ sbcseq r4, fp, r8, lsr r6 │ │ │ │ - @ instruction: 0xfffef0a1 │ │ │ │ + @ instruction: 0xf81af0a2 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ea4 │ │ │ │ + bl 0xfebe0e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c054d9 │ │ │ │ + vmls.i d21, d0, d1[6] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ecc4 │ │ │ │ + blls 0x22ec54 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, r1, ror pc @ │ │ │ │ + andlt pc, r3, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ee4 │ │ │ │ + bl 0xfebe0e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + @ instruction: 0xf2c054bd │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed04 │ │ │ │ + blls 0x22ec94 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, r1, asr pc @ │ │ │ │ + andlt pc, r3, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f24 │ │ │ │ + bl 0xfebe0eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmov.i32 d22, #65536 @ 0x00010000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed44 │ │ │ │ + blls 0x22ecd4 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, r1, lsr pc @ │ │ │ │ + andlt pc, r3, sp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f64 │ │ │ │ + bl 0xfebe0ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c064d5 │ │ │ │ + vmls.i d22, d0, d1[5] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed84 │ │ │ │ + blls 0x22ed14 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, r1, lsl pc @ │ │ │ │ + andlt pc, r3, sp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0fa4 │ │ │ │ + bl 0xfebe0f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + @ instruction: 0xf2c064b9 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22edc4 │ │ │ │ + blls 0x22ed54 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0fe4 │ │ │ │ + bl 0xfebe0f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 6, pc, cr14, cr9, {4} @ │ │ │ │ + mcr2 0, 7, pc, cr10, cr9, {4} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #2 │ │ │ │ + ldrdeq r6, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1038 │ │ │ │ + bl 0xfebe0fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 5, pc, cr4, cr9, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr0, cr9, {4} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsl r1 │ │ │ │ + addeq r6, r8, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe108c │ │ │ │ + bl 0xfebe101c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 3, pc, cr10, cr9, {4} │ │ │ │ + mrc2 0, 4, pc, cr6, cr9, {4} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #1 │ │ │ │ + addeq r6, r8, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe10e0 │ │ │ │ + bl 0xfebe1070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 2, pc, cr0, cr9, {4} │ │ │ │ + mcr2 0, 3, pc, cr12, cr9, {4} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, rrx │ │ │ │ + ldrdeq r6, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1134 │ │ │ │ + bl 0xfebe10c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 1, pc, cr6, cr9, {4} @ │ │ │ │ + mcr2 0, 2, pc, cr2, cr9, {4} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl r0 │ │ │ │ + addeq r6, r8, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1188 │ │ │ │ + bl 0xfebe1118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54df50 │ │ │ │ + blmi 0x54dee0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r8, #612]! @ 0x264 │ │ │ │ + mrc2 0, 0, pc, cr4, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, asr #31 │ │ │ │ + addeq r6, r8, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe11e8 │ │ │ │ + bl 0xfebe1178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54dfb0 │ │ │ │ + blmi 0x54df40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2l 0, cr15, [r8, #612] @ 0x264 │ │ │ │ + stc2l 0, cr15, [r4, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, ror #30 │ │ │ │ + ldrdeq r5, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1248 │ │ │ │ + bl 0xfebe11d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e010 │ │ │ │ + blmi 0x54dfa0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - ldc2 0, cr15, [r8, #612] @ 0x264 │ │ │ │ + ldc2 0, cr15, [r4, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsl #30 │ │ │ │ + addeq r5, r8, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe12a8 │ │ │ │ + bl 0xfebe1238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e070 │ │ │ │ + blmi 0x54e000 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orreq pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2l 0, cr15, [r8, #-612]! @ 0xfffffd9c │ │ │ │ + stc2 0, cr15, [r4, #612] @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsr #29 │ │ │ │ + addeq r5, r8, r6, lsl pc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strmi fp, [sp], -ip, ror #3 │ │ │ │ @@ -124807,107 +124779,107 @@ │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ tstle r1, lr, lsl #8 │ │ │ │ ldrle r0, [r2], #-1754 @ 0xfffff926 │ │ │ │ andsmi r6, ip, ip, lsr #17 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmiavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ - blx 0x5c6186 │ │ │ │ + blx 0xe46116 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf09887f0 │ │ │ │ - strmi pc, [r7], -sp, asr #27 │ │ │ │ - stc2l 0, cr15, [sl, #608] @ 0x260 │ │ │ │ + strmi pc, [r7], -r9, ror #27 │ │ │ │ + stc2l 0, cr15, [r6, #608]! @ 0x260 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf04f8093 │ │ │ │ @ instruction: 0xf6cf0900 │ │ │ │ strd r7, [r2], #-159 @ 0xffffff61 │ │ │ │ - ldc2 0, cr15, [lr, #608]! @ 0x260 │ │ │ │ + ldc2l 0, cr15, [sl, #608] @ 0x260 │ │ │ │ @ instruction: 0xf0984680 │ │ │ │ - andcs pc, r8, #11968 @ 0x2ec0 │ │ │ │ + andcs pc, r8, #13760 @ 0x35c0 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ff9cd │ │ │ │ + @ instruction: 0xf04ff9e9 │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ff841 │ │ │ │ + @ instruction: 0xf04ff85d │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - @ instruction: 0x4652f83b │ │ │ │ + @ instruction: 0x4652f857 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf89ef09d │ │ │ │ + @ instruction: 0xf8baf09d │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffa15 │ │ │ │ + @ instruction: 0xf04ffa31 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ff82b │ │ │ │ + @ instruction: 0xf04ff847 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - ldrbmi pc, [r2], -r5, lsr #16 @ │ │ │ │ + ldrbmi pc, [r2], -r1, asr #16 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf888f09d │ │ │ │ + @ instruction: 0xf8a4f09d │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - mrc2 0, 5, pc, cr0, cr12, {4} │ │ │ │ + mcr2 0, 6, pc, cr12, cr12, {4} @ │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0xfe848190 │ │ │ │ + blx 0xfe648120 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf9fef7e5 │ │ │ │ + @ instruction: 0xf9f6f7e5 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf9f8f7e5 │ │ │ │ - blcs 0xa45e0 │ │ │ │ + @ instruction: 0xf9f0f7e5 │ │ │ │ + blcs 0xa4570 │ │ │ │ @ instruction: 0xf098d0a6 │ │ │ │ - strmi pc, [r0], r5, ror #26 │ │ │ │ - stc2l 0, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + strmi pc, [r0], r1, lsl #27 │ │ │ │ + ldc2l 0, cr15, [lr, #-608]! @ 0xfffffda0 │ │ │ │ pkhbtmi r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf974f09d │ │ │ │ + @ instruction: 0xf990f09d │ │ │ │ @ instruction: 0x46504631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - @ instruction: 0xffe8f09c │ │ │ │ + @ instruction: 0xf804f09d │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - andscs pc, r0, #4915200 @ 0x4b0000 │ │ │ │ + andscs pc, r0, #6750208 @ 0x670000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9c2f09d │ │ │ │ + @ instruction: 0xf9def09d │ │ │ │ ldr r4, [r2, sl, asr #12]! │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e56869 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - strtmi pc, [r2], -sp, asr #19 │ │ │ │ + strtmi pc, [r2], -r5, asr #19 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x1548228 │ │ │ │ + blx 0x13481b8 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x13c8234 │ │ │ │ + blx 0x11c81c4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff7dace4 │ │ │ │ + blle 0xff7dac74 │ │ │ │ svclt 0x0000e747 │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #47]! @ 0x2f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -124921,1173 +124893,1173 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bdf0 │ │ │ │ mvnsle r0, r0, lsl r1 │ │ │ │ tstlt fp, r3, ror #18 │ │ │ │ strbteq r6, [r9], r5, ror #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ - blx 0xcc634c │ │ │ │ + blx 0x15462dc │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - @ instruction: 0xf956f7e5 │ │ │ │ + @ instruction: 0xf94ef7e5 │ │ │ │ strmi r6, [r6], -r3, ror #18 │ │ │ │ rsceq r6, sp, r1, ror #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmib sp, {r0, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r2], -r0, lsl #10 │ │ │ │ ldmib r4, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6493500 │ │ │ │ - vaddhn.i16 d16, q8, │ │ │ │ + vmvn.i32 d16, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - b 0x115bc38 │ │ │ │ + b 0x115bbc8 │ │ │ │ movwls r0, #9093 @ 0x2385 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ab681b │ │ │ │ - andcs pc, r1, r3, ror sp @ │ │ │ │ + andcs pc, r1, pc, lsl #27 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1598 │ │ │ │ + bl 0xfebe1528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e360 │ │ │ │ + bmi 0x44e2f0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff34662e │ │ │ │ + blx 0xffa465be │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsr #23 │ │ │ │ + addeq r5, r8, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe15e8 │ │ │ │ + bl 0xfebe1578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e3b0 │ │ │ │ + bmi 0x44e340 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe94667e │ │ │ │ + blx 0xff04660e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, asr fp │ │ │ │ + addeq r5, r8, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1638 │ │ │ │ + bl 0xfebe15c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e400 │ │ │ │ + bmi 0x44e390 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1f466ce │ │ │ │ + blx 0xfe64665e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsl #22 │ │ │ │ + addeq r5, r8, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1688 │ │ │ │ + bl 0xfebe1618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e450 │ │ │ │ + bmi 0x44e3e0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x154671e │ │ │ │ + blx 0x1c466ae │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - @ instruction: 0x00885abe │ │ │ │ + addeq r5, r8, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe16d8 │ │ │ │ + bl 0xfebe1668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e4a0 │ │ │ │ + bmi 0x44e430 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xb4676e │ │ │ │ + blx 0x12466fe │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, ror #20 │ │ │ │ + ldrdeq r5, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1728 │ │ │ │ + bl 0xfebe16b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e4f0 │ │ │ │ + bmi 0x44e480 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1467be │ │ │ │ + blx 0x84674e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsl sl │ │ │ │ + addeq r5, r8, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1778 │ │ │ │ + bl 0xfebe1708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e540 │ │ │ │ + bmi 0x44e4d0 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff74680c │ │ │ │ + blx 0xffe4679c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, asr #19 │ │ │ │ + addeq r5, r8, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe17c8 │ │ │ │ + bl 0xfebe1758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e590 │ │ │ │ + bmi 0x44e520 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed4685c │ │ │ │ + blx 0xff4467ec │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, ror r9 │ │ │ │ + addeq r5, r8, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1818 │ │ │ │ + bl 0xfebe17a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e5e0 │ │ │ │ + bmi 0x44e570 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe3468ac │ │ │ │ + blx 0xfea4683c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsr #18 │ │ │ │ + umulleq r5, r8, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1868 │ │ │ │ + bl 0xfebe17f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e630 │ │ │ │ + bmi 0x44e5c0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x19468fc │ │ │ │ + blx 0x204688c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrdeq r5, [r8], lr │ │ │ │ + addeq r5, r8, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe18b8 │ │ │ │ + bl 0xfebe1848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfc6948 │ │ │ │ + blx 0x16c68d8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r4, r8 │ │ │ │ + addeq r5, r8, r4, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1904 │ │ │ │ + bl 0xfebe1894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x646994 │ │ │ │ + blx 0xd46924 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr #16 │ │ │ │ + @ instruction: 0x008858b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1950 │ │ │ │ + bl 0xfebe18e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9f0f099 │ │ │ │ + blx 0x3c6970 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], ip │ │ │ │ + addeq r5, r8, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe199c │ │ │ │ + bl 0xfebe192c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9caf099 │ │ │ │ + @ instruction: 0xf9e6f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008857b0 │ │ │ │ + addeq r5, r8, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe19e8 │ │ │ │ + bl 0xfebe1978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9a4f099 │ │ │ │ + @ instruction: 0xf9c0f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror #14 │ │ │ │ + ldrdeq r5, [r8], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a34 │ │ │ │ + bl 0xfebe19c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf97ef099 │ │ │ │ + @ instruction: 0xf99af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsl r7 │ │ │ │ + addeq r5, r8, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a80 │ │ │ │ + bl 0xfebe1a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppeq r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf958f099 │ │ │ │ + @ instruction: 0xf974f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, asr #13 │ │ │ │ + addeq r5, r8, ip, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1acc │ │ │ │ + bl 0xfebe1a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsne pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf932f099 │ │ │ │ + @ instruction: 0xf94ef099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsl #13 │ │ │ │ + strdeq r5, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1b18 │ │ │ │ + bl 0xfebe1aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrcc (UNDEF: 96), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf90cf099 │ │ │ │ + @ instruction: 0xf928f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsr r6 │ │ │ │ + addeq r5, r8, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b64 │ │ │ │ + bl 0xfebe1af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicsne pc, r8, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r1, ror #17 │ │ │ │ + strdlt pc, [r2], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, ror #11 │ │ │ │ + addeq r5, r8, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1bbc │ │ │ │ + bl 0xfebe1b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppcs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - @ instruction: 0xb002f8b5 │ │ │ │ + ldrdlt pc, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, lsl #11 │ │ │ │ + strdeq r5, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c14 │ │ │ │ + bl 0xfebe1ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ mvncs pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r9, lsl #17 │ │ │ │ + andlt pc, r2, r5, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsr r5 │ │ │ │ + addeq r5, r8, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c6c │ │ │ │ + bl 0xfebe1bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicvc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, sp, asr r8 @ │ │ │ │ + andlt pc, r2, r9, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r5, [r8], sl │ │ │ │ + addeq r5, r8, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1cc4 │ │ │ │ + bl 0xfebe1c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r1, lsr r8 @ │ │ │ │ + andlt pc, r2, sp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsl #9 │ │ │ │ + strdeq r5, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1d1c │ │ │ │ + bl 0xfebe1cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicseq pc, r0, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r5, lsl #16 │ │ │ │ + andlt pc, r2, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, lsr #8 │ │ │ │ + umulleq r5, r8, sl, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1d74 │ │ │ │ + bl 0xfebe1d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffdef098 │ │ │ │ + @ instruction: 0xfffaf098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], r8 │ │ │ │ + addeq r5, r8, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1dc0 │ │ │ │ + bl 0xfebe1d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffb8f098 │ │ │ │ + @ instruction: 0xffd4f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsl #7 │ │ │ │ + strdeq r5, [r8], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e0c │ │ │ │ + bl 0xfebe1d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff92f098 │ │ │ │ + @ instruction: 0xffaef098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, asr #6 │ │ │ │ + @ instruction: 0x008853b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e58 │ │ │ │ + bl 0xfebe1de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff6cf098 │ │ │ │ + @ instruction: 0xff88f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], r4 │ │ │ │ + addeq r5, r8, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ea4 │ │ │ │ + bl 0xfebe1e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff46f098 │ │ │ │ + @ instruction: 0xff62f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsr #5 │ │ │ │ + addeq r5, r8, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ef0 │ │ │ │ + bl 0xfebe1e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff20f098 │ │ │ │ + @ instruction: 0xff3cf098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, asr r2 │ │ │ │ + addeq r5, r8, ip, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f3c │ │ │ │ + bl 0xfebe1ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orrvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 7, pc, cr10, cr8, {4} │ │ │ │ + @ instruction: 0xff16f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsl r2 │ │ │ │ + addeq r5, r8, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f88 │ │ │ │ + bl 0xfebe1f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orreq pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 6, pc, cr4, cr8, {4} │ │ │ │ + mrc2 0, 7, pc, cr0, cr8, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, asr #3 │ │ │ │ + addeq r5, r8, r4, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1fd4 │ │ │ │ + bl 0xfebe1f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mcr2 0, 5, pc, cr14, cr8, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr10, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, ror r1 │ │ │ │ + addeq r5, r8, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2020 │ │ │ │ + bl 0xfebe1fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mcr2 0, 4, pc, cr8, cr8, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr4, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr #2 │ │ │ │ + umulleq r5, r8, ip, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe206c │ │ │ │ + bl 0xfebe1ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mcr2 0, 3, pc, cr2, cr8, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr14, cr8, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, ror #1 │ │ │ │ + addeq r5, r8, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe20b8 │ │ │ │ + bl 0xfebe2048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 1, pc, cr12, cr8, {4} │ │ │ │ + mrc2 0, 2, pc, cr8, cr8, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r4, r0 │ │ │ │ + addeq r5, r8, r4, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2104 │ │ │ │ + bl 0xfebe2094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 0, pc, cr6, cr8, {4} │ │ │ │ + mrc2 0, 1, pc, cr2, cr8, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr #32 │ │ │ │ + strheq r5, [r8], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2150 │ │ │ │ + bl 0xfebe20e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [r0, #608]! @ 0x260 │ │ │ │ + mcr2 0, 0, pc, cr12, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r8], ip │ │ │ │ + addeq r5, r8, ip, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe219c │ │ │ │ + bl 0xfebe212c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [sl, #608] @ 0x260 │ │ │ │ + stc2l 0, cr15, [r6, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00884fb0 │ │ │ │ + addeq r5, r8, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe21e8 │ │ │ │ + bl 0xfebe2178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r4, #608]! @ 0x260 │ │ │ │ + stc2l 0, cr15, [r0, #608] @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r4, ror #30 │ │ │ │ + ldrdeq r4, [r8], r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2234 │ │ │ │ + bl 0xfebe21c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [lr, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2 0, cr15, [sl, #608] @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, lsl pc │ │ │ │ + addeq r4, r8, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2280 │ │ │ │ + bl 0xfebe2210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ + ldc2l 0, cr15, [r4, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, ip, asr #29 │ │ │ │ + addeq r4, r8, ip, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe22cc │ │ │ │ + bl 0xfebe225c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71b8f646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + stc2l 0, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r0, lsl #29 │ │ │ │ + strdeq r4, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2318 │ │ │ │ + bl 0xfebe22a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r4, lsr lr │ │ │ │ + addeq r4, r8, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2364 │ │ │ │ + bl 0xfebe22f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrsvs pc, r6, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r6], #608 @ 0x260 │ │ │ │ + stc2 0, cr15, [r2, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, ror #27 │ │ │ │ + addeq r4, r8, r8, asr lr │ │ │ │ @ instruction: 0xf09f4611 │ │ │ │ - svclt 0x0000bb7f │ │ │ │ + svclt 0x0000bb9b │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ msrmi (UNDEF: 104), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bcab │ │ │ │ - umulleq r4, r8, ip, sp │ │ │ │ + svclt 0x0000bcc7 │ │ │ │ + addeq r4, r8, ip, lsl #28 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bc95 │ │ │ │ - addeq r4, r8, r0, ror sp │ │ │ │ + svclt 0x0000bcb1 │ │ │ │ + addeq r4, r8, r0, ror #27 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc7d │ │ │ │ - addeq r4, r8, r4, asr #26 │ │ │ │ + svclt 0x0000bc99 │ │ │ │ + @ instruction: 0x00884db4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc65 │ │ │ │ - addeq r4, r8, r4, lsl sp │ │ │ │ + svclt 0x0000bc81 │ │ │ │ + addeq r4, r8, r4, lsl #27 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc4d │ │ │ │ - addeq r4, r8, r4, ror #25 │ │ │ │ + svclt 0x0000bc69 │ │ │ │ + addeq r4, r8, r4, asr sp │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc35 │ │ │ │ - @ instruction: 0x00884cb4 │ │ │ │ + svclt 0x0000bc51 │ │ │ │ + addeq r4, r8, r4, lsr #26 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc1d │ │ │ │ - addeq r4, r8, r4, lsl #25 │ │ │ │ + svclt 0x0000bc39 │ │ │ │ + strdeq r4, [r8], r4 @ │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ mcrrvc 6, 4, pc, r0, cr3 @ │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc05 │ │ │ │ - addeq r4, r8, r4, asr ip │ │ │ │ + svclt 0x0000bc21 │ │ │ │ + addeq r4, r8, r4, asr #25 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bbed │ │ │ │ - addeq r4, r8, r4, lsr #24 │ │ │ │ + svclt 0x0000bc09 │ │ │ │ + umulleq r4, r8, r4, ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bbd5 │ │ │ │ - strdeq r4, [r8], r4 @ │ │ │ │ + svclt 0x0000bbf1 │ │ │ │ + addeq r4, r8, r4, ror #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-780] @ 0xfffffcf4 │ │ │ │ stmdavs sp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ @ instruction: 0x43296849 │ │ │ │ strle r0, [sp], #-1739 @ 0xfffff935 │ │ │ │ @ instruction: 0xf64968e1 │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0050333 │ │ │ │ @ instruction: 0xf8530501 │ │ │ │ svccs 0x00007021 │ │ │ │ @ instruction: 0xf045bf08 │ │ │ │ teqlt sp, r1, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9c2f00f │ │ │ │ + @ instruction: 0xf9e4f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf09783f8 │ │ │ │ - @ instruction: 0x4606fcb5 │ │ │ │ - ldc2l 0, cr15, [lr], #-604 @ 0xfffffda4 │ │ │ │ + @ instruction: 0x4606fcd1 │ │ │ │ + ldc2 0, cr15, [sl], {151} @ 0x97 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9857 @ 0x2681 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf902f7e4 │ │ │ │ + @ instruction: 0xf8faf7e4 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r8], -r1, ror #16 │ │ │ │ - @ instruction: 0xf8fcf7e4 │ │ │ │ + @ instruction: 0xf8f4f7e4 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d8 │ │ │ │ @ instruction: 0xf09e17d3 │ │ │ │ - @ instruction: 0x462afc1f │ │ │ │ + @ instruction: 0x462afc3b │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - @ instruction: 0x4649f9b1 │ │ │ │ + strbmi pc, [r9], -r9, lsr #19 @ │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x29cd1c │ │ │ │ + blx 0x29ccac │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - stc2 0, cr15, [lr], {158} @ 0x9e │ │ │ │ + stc2 0, cr15, [sl], #-632 @ 0xfffffd88 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf9a0f7e4 │ │ │ │ + @ instruction: 0xf998f7e4 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe267c │ │ │ │ + bl 0xfebe260c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - ldc2 0, cr15, [ip], #-604 @ 0xfffffda4 │ │ │ │ + mrrc2 0, 9, pc, r8, cr7 @ │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - @ instruction: 0x462bfc39 │ │ │ │ + @ instruction: 0x462bfc55 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1747714 │ │ │ │ + blx 0x1e476a4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bf9b │ │ │ │ + svclt 0x0000bfb7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe26b8 │ │ │ │ + bl 0xfebe2648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - ldc2 0, cr15, [lr], {151} @ 0x97 │ │ │ │ + ldc2 0, cr15, [sl], #-604 @ 0xfffffda4 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - @ instruction: 0x462bfc1b │ │ │ │ + @ instruction: 0x462bfc37 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x6c7750 │ │ │ │ + blx 0xdc76e0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bf7d │ │ │ │ + svclt 0x0000bf99 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe26f4 │ │ │ │ + bl 0xfebe2684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf09e4608 │ │ │ │ - strtmi pc, [r1], -r7, ror #20 │ │ │ │ + strtmi pc, [r1], -r3, lsl #21 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a04038 │ │ │ │ - svclt 0x0000bedb │ │ │ │ + svclt 0x0000bef7 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf0ac2003 │ │ │ │ - svclt 0x0000be45 │ │ │ │ + svclt 0x0000be61 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4616b174 │ │ │ │ @@ -126098,97 +126070,97 @@ │ │ │ │ tstmi sl, #655360 @ 0xa0000 │ │ │ │ strle r0, [r1], #-1746 @ 0xfffff92e │ │ │ │ strle r0, [r7, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf8fef00f │ │ │ │ + @ instruction: 0xf920f00f │ │ │ │ subsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 0xa5924 │ │ │ │ + blcs 0xa58b4 │ │ │ │ stmdbvs r8!, {r0, r5, r6, ip, lr, pc} │ │ │ │ svclt 0x00d82801 │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ teqlt r7, #195035136 @ 0xba00000 │ │ │ │ @ instruction: 0xf04f2208 │ │ │ │ strdmi r3, [r2], pc @ │ │ │ │ @ instruction: 0xf1c23001 │ │ │ │ @ instruction: 0xf1a20c40 │ │ │ │ - bne 0xff54d21c │ │ │ │ + bne 0xff54d1ac │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf707fa04 │ │ │ │ @ instruction: 0xf10cfa24 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ - blx 0x99c294 │ │ │ │ + blx 0x99c224 │ │ │ │ tstpmi r1, #12, 8 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x19b920 │ │ │ │ + blx 0x19b8b0 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf0aa430a │ │ │ │ - @ instruction: 0x4607fd53 │ │ │ │ + strmi pc, [r7], -pc, ror #26 │ │ │ │ @ instruction: 0xf097468a │ │ │ │ - pkhbtmi pc, r1, r5, lsl #23 @ │ │ │ │ - blx 0xfe54783e │ │ │ │ + @ instruction: 0x4681fbb1 │ │ │ │ + blx 0xfec477ce │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e44648 │ │ │ │ - andcs pc, r1, #1638400 @ 0x190000 │ │ │ │ + andcs pc, r1, #1114112 @ 0x110000 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44640 │ │ │ │ - @ instruction: 0xf097f813 │ │ │ │ - @ instruction: 0x4649fbb7 │ │ │ │ + @ instruction: 0xf097f80b │ │ │ │ + @ instruction: 0x4649fbd3 │ │ │ │ ldrmi r4, [r0, r4, lsl #12]! │ │ │ │ - bllt 0x15259b0 │ │ │ │ + bllt 0x1525940 │ │ │ │ stmdavs r9!, {r9, sp}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8cef7e4 │ │ │ │ + @ instruction: 0xf8c6f7e4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmiavs sl!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmdavs r9!, {r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - andcs pc, r1, r3, asr #17 │ │ │ │ + @ instruction: 0x2001f8bb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461f87f0 │ │ │ │ bfi r4, sl, (invalid: 13:8) │ │ │ │ @ instruction: 0x462117d3 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - mvnsmi pc, #25600 @ 0x6400 │ │ │ │ + mvnsmi pc, #54272 @ 0xd400 │ │ │ │ movweq lr, #43631 @ 0xaa6f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff4c78d4 │ │ │ │ + blx 0xffbc7864 │ │ │ │ @ instruction: 0x17d3e7df │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x3c78e2 │ │ │ │ - b 0x1c5c654 │ │ │ │ + blx 0xac7872 │ │ │ │ + b 0x1c5c5e4 │ │ │ │ strtmi r0, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - strb pc, [r7, r3, asr #21] @ │ │ │ │ + @ instruction: 0xe7c7fadf │ │ │ │ @ instruction: 0xf649b410 │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x114288 │ │ │ │ + bl 0x114218 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmdbvs r2, {r2, r8, r9, fp, lr} │ │ │ │ svclt 0x0000e748 │ │ │ │ @ instruction: 0xf649b410 │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x1142a8 │ │ │ │ + bl 0x114238 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmibvs r2, {r2, r8, r9, fp, lr}^ │ │ │ │ svclt 0x0000e73a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe28b8 │ │ │ │ + bl 0xfebe2848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126196,23 +126168,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, pc, ror #21 │ │ │ │ + andlt pc, r6, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r4, r8, r6, r8 │ │ │ │ + addeq r4, r8, r6, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2918 │ │ │ │ + bl 0xfebe28a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126220,23 +126192,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - @ instruction: 0xb006fabf │ │ │ │ + ldrdlt pc, [r6], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsr r8 │ │ │ │ + addeq r4, r8, r6, lsr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2978 │ │ │ │ + bl 0xfebe2908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126244,23 +126216,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, pc, lsl #21 │ │ │ │ + andlt pc, r6, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r4, [r8], r6 │ │ │ │ + addeq r4, r8, r6, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe29d8 │ │ │ │ + bl 0xfebe2968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126268,23 +126240,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, pc, asr sl @ │ │ │ │ + andlt pc, r6, fp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, ror r7 │ │ │ │ + addeq r4, r8, r6, ror #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a38 │ │ │ │ + bl 0xfebe29c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126292,23 +126264,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, pc, lsr #20 │ │ │ │ + andlt pc, r6, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsl r7 │ │ │ │ + addeq r4, r8, r6, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a98 │ │ │ │ + bl 0xfebe2a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126316,23 +126288,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - strdlt pc, [r6], -pc @ │ │ │ │ + andlt pc, r6, fp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008846b6 │ │ │ │ + addeq r4, r8, r6, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2af8 │ │ │ │ + bl 0xfebe2a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126340,23 +126312,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, pc, asr #19 │ │ │ │ + andlt pc, r6, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, asr r6 │ │ │ │ + addeq r4, r8, r6, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b58 │ │ │ │ + bl 0xfebe2ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126364,23 +126336,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - mullt r6, pc, r9 @ │ │ │ │ + @ instruction: 0xb006f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r4, [r8], r6 │ │ │ │ + addeq r4, r8, r6, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2bb8 │ │ │ │ + bl 0xfebe2b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126388,21 +126360,21 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, pc, ror #18 │ │ │ │ + andlt pc, r6, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r4, r8, r6, r5 │ │ │ │ + addeq r4, r8, r6, lsl #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r6, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ teqmi fp, #12, 30 @ 0x30 │ │ │ │ @@ -126417,38 +126389,38 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - msrlt SPSR_, #2064 @ 0x810 │ │ │ │ + msrlt SPSR_, #2608 @ 0xa30 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fdb3 │ │ │ │ + strtmi pc, [r9], -fp, lsr #27 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #908]! @ 0x38c │ │ │ │ + stc2 7, cr15, [r6, #908]! @ 0x38c │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - strtmi pc, [r1], -r9, lsr #27 │ │ │ │ + strtmi pc, [r1], -r1, lsr #27 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2 7, cr15, [r4, #908]! @ 0x38c │ │ │ │ + ldc2 7, cr15, [ip, #908] @ 0x38c │ │ │ │ stcls 6, cr4, [lr], {34} @ 0x22 │ │ │ │ strls r4, [r4], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [sp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d24, d2, d7 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd2495 │ │ │ │ stmdavs r4!, {r2, pc} │ │ │ │ @ instruction: 0xf0aa9400 │ │ │ │ - andcs pc, r1, fp, lsl sl @ │ │ │ │ + andcs pc, r1, r7, lsr sl @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126468,45 +126440,45 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - teqplt r0, #432 @ p-variant is OBSOLETE @ 0x1b0 │ │ │ │ + teqplt r0, #976 @ p-variant is OBSOLETE @ 0x3d0 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - strtmi pc, [r9], -sp, asr #26 │ │ │ │ + strtmi pc, [r9], -r5, asr #26 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - strtmi pc, [r1], -r3, asr #26 │ │ │ │ + @ instruction: 0x4621fd3b │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #-908]! @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [r6, #-908]! @ 0xfffffc74 │ │ │ │ stcls 6, cr4, [ip], {34} @ 0x22 │ │ │ │ strls r4, [r3], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [fp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd8401 │ │ │ │ @ instruction: 0xf0aa8000 │ │ │ │ - @ instruction: 0x2001f8bd │ │ │ │ + ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebe2db0 │ │ │ │ + bl 0xfebe2d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ stmdavs lr, {r2, r3, r9, sl, lr}^ │ │ │ │ ldcvs 6, cr4, [fp], {21} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs sl, {r0, r1, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x06d34332 │ │ │ │ @@ -126514,48 +126486,48 @@ │ │ │ │ stccs 6, cr0, [r0, #-4] │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ teqlt lr, r1, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 0, cr15, [lr, #56]! @ 0x38 │ │ │ │ + stc2l 0, cr15, [r0, #56]! @ 0x38 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xcc8534 │ │ │ │ - bcs 0xfe60871c │ │ │ │ - @ instruction: 0xf8a6f097 │ │ │ │ + beq 0xcc84c4 │ │ │ │ + bcs 0xfe6086ac │ │ │ │ + @ instruction: 0xf8c2f097 │ │ │ │ @ instruction: 0xf0974607 │ │ │ │ - strmi pc, [r1], r3, lsr #17 │ │ │ │ - @ instruction: 0xf8a0f097 │ │ │ │ + @ instruction: 0x4681f8bf │ │ │ │ + @ instruction: 0xf8bcf097 │ │ │ │ strmi r2, [r0], r3, lsl #6 │ │ │ │ ldrtmi r6, [r2], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xf8dafd41 │ │ │ │ + @ instruction: 0xf8dafd39 │ │ │ │ ldrtmi r1, [sl], -r0 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r6, #-908]! @ 0xfffffc74 │ │ │ │ + stc2 7, cr15, [lr, #-908]! @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4640463a │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [r0], -r5, lsr #27 @ │ │ │ │ + @ instruction: 0x4640fd9d │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - mulcs r1, pc, sp @ │ │ │ │ + mulcs r1, r7, sp │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @@ -126563,88 +126535,88 @@ │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ movwcs lr, #6613 @ 0x19d5 │ │ │ │ stmdavs sl!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0x06db4313 │ │ │ │ mcrcs 4, 0, sp, cr0, cr4, {2} │ │ │ │ stmiavs ip!, {r1, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ - blls 0x2c01ec │ │ │ │ + blls 0x2c017c │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [ip, fp, ror #16] │ │ │ │ @ instruction: 0xf00ed448 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf097d03a │ │ │ │ - pkhtbmi pc, r1, r1, asr #16 @ │ │ │ │ - @ instruction: 0xf84ef097 │ │ │ │ + strmi pc, [r1], sp, ror #16 │ │ │ │ + @ instruction: 0xf86af097 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - strmi pc, [r2], fp, asr #16 │ │ │ │ + strmi pc, [r2], r7, ror #16 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ strbmi r9, [r8], -r8, lsl #22 │ │ │ │ - stc2l 7, cr15, [ip], #908 @ 0x38c │ │ │ │ + stc2l 7, cr15, [r4], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, r8, cr9 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ mrrcne 11, 0, r9, r9, cr8 @ │ │ │ │ stmdavs r9!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r8], {227} @ 0xe3 │ │ │ │ + ldc2l 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ mrrcne 11, 0, r9, sl, cr9 │ │ │ │ stmdavs r9!, {r1, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ + stc2l 7, cr15, [r8], {227} @ 0xe3 │ │ │ │ stmiavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - stc2l 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [ip, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #14505 @ 0x38a9 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [sl, #-908]! @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [r2, #-908]! @ 0xfffffc74 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 0, cr15, [r4, #-56] @ 0xffffffc8 │ │ │ │ + stc2 0, cr15, [r6, #-56]! @ 0xffffffc8 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - @ instruction: 0xf800f097 │ │ │ │ - @ instruction: 0xf0964681 │ │ │ │ - @ instruction: 0x4680fffd │ │ │ │ - @ instruction: 0xfffaf096 │ │ │ │ + @ instruction: 0xf81cf097 │ │ │ │ + @ instruction: 0xf0974681 │ │ │ │ + pkhbtmi pc, r0, r9, lsl #16 @ │ │ │ │ + @ instruction: 0xf816f097 │ │ │ │ strmi r9, [r2], r8, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - @ instruction: 0xffc0f096 │ │ │ │ + @ instruction: 0xffdcf096 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r4], -r2, lsl #6 │ │ │ │ - mcrr2 7, 14, pc, r8, cr3 @ │ │ │ │ + mcrr2 7, 14, pc, r0, cr3 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a547b8 │ │ │ │ - @ instruction: 0xffb4f096 │ │ │ │ + @ instruction: 0xffd0f096 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [ip], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [r4], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7b547b8 │ │ │ │ - @ instruction: 0xffa8f096 │ │ │ │ + @ instruction: 0xffc4f096 │ │ │ │ strmi r6, [r4], -r9, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ + stc2 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a147b8 │ │ │ │ - @ instruction: 0xff9cf096 │ │ │ │ + @ instruction: 0xffb8f096 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [r4], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe78947b8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @@ -126657,95 +126629,95 @@ │ │ │ │ tstlt sp, r4, lsl #8 │ │ │ │ @ instruction: 0xf01268a2 │ │ │ │ andle r0, r7, r1, lsl #14 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - stc2 0, cr15, [r0], #56 @ 0x38 │ │ │ │ + stc2l 0, cr15, [r2], {14} │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0968ff8 │ │ │ │ - pkhbtmi pc, r3, r3, lsl #31 @ │ │ │ │ - @ instruction: 0xff90f096 │ │ │ │ + strmi pc, [r3], pc, lsr #31 │ │ │ │ + @ instruction: 0xffacf096 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - pkhtbmi pc, r0, r9, asr #30 @ │ │ │ │ - @ instruction: 0xff56f096 │ │ │ │ + @ instruction: 0x4680ff75 │ │ │ │ + @ instruction: 0xff72f096 │ │ │ │ strmi r6, [r1], r1, ror #16 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #11229 @ 0x2bdd @ │ │ │ │ + movwcs pc, #11221 @ 0x2bd5 @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afbd7 │ │ │ │ + strbmi pc, [sl], -pc, asr #23 @ │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - strbmi pc, [sl], -r7, asr #23 @ │ │ │ │ + @ instruction: 0x464afbbf │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - @ instruction: 0xff66f096 │ │ │ │ + @ instruction: 0xff82f096 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #17 │ │ │ │ - stc2 7, cr15, [r8], {227} @ 0xe3 │ │ │ │ + stc2 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0x49e4e │ │ │ │ + blx 0xffe49dde │ │ │ │ @ instruction: 0x46294652 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr], #-908 @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r6], #-908 @ 0xfffffc74 │ │ │ │ stmiavs r1!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - stc2l 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ str r2, [r5, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe30ec │ │ │ │ + bl 0xfebe307c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ ldcvs 6, cr4, [fp], {22} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [r2], #-1747 @ 0xfffff92d │ │ │ │ ldmib r4, {r1, r2, r3, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi sp, #0, 6 │ │ │ │ andsmi r6, sp, r3, lsr #17 │ │ │ │ @ instruction: 0xf00ed10b │ │ │ │ - ldmdblt r8!, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - mrc2 0, 6, pc, cr12, cr6, {4} │ │ │ │ + mrc2 0, 7, pc, cr8, cr6, {4} │ │ │ │ and r4, ip, r7, lsl #12 │ │ │ │ @ instruction: 0xf7e36861 │ │ │ │ - ldrtmi pc, [r9], -r5, ror #22 @ │ │ │ │ + @ instruction: 0x4639fb5d │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -126767,55 +126739,55 @@ │ │ │ │ tstmi sl, #0, 4 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0xf00e4660 │ │ │ │ - stmiblt r8, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - mrc2 0, 5, pc, cr0, cr6, {4} │ │ │ │ + mcr2 0, 6, pc, cr12, cr6, {4} @ │ │ │ │ @ instruction: 0xf0964680 │ │ │ │ - strmi pc, [r1], sp, lsr #29 │ │ │ │ - mrc2 0, 3, pc, cr6, cr6, {4} │ │ │ │ + strmi pc, [r1], r9, asr #29 │ │ │ │ + mrc2 0, 4, pc, cr2, cr6, {4} │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13954 @ 0x3682 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x12c9fba │ │ │ │ + blx 0x10c9f4a │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x1149fc6 │ │ │ │ + blx 0xf49f56 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #15157 @ 0x3b35 @ │ │ │ │ + movwcs pc, #15149 @ 0x3b2d @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [sl], -pc, lsr #22 @ │ │ │ │ + strbmi pc, [sl], -r7, lsr #22 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x464147b8 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x18ca006 │ │ │ │ + blx 0x16c9f96 │ │ │ │ stmiavs r9!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x174a012 │ │ │ │ + blx 0x1549fa2 │ │ │ │ str r2, [lr, r1]! │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #39]! @ 0x27 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -126825,45 +126797,45 @@ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ stmdbvs r3!, {r1, sl, ip, lr, pc} │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x14c8106 │ │ │ │ + blx 0x1d48096 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r3, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - blx 0x1e4a088 │ │ │ │ + blx 0x1c4a018 │ │ │ │ strmi r6, [r7], -r3, lsr #18 │ │ │ │ rsceq r6, sp, r1, lsr #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr}^ │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdavs r3!, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ vrshl.s8 d21, d0, d9 │ │ │ │ - vmvn.i32 d22, #589824 @ 0x00090000 │ │ │ │ + vmls.i d21, d16, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr9, {5} │ │ │ │ strb r2, [r3, r1] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @@ -126875,83 +126847,83 @@ │ │ │ │ tstlt r5, r3, lsl #8 │ │ │ │ ldrbeq r6, [fp, r3, lsr #17] │ │ │ │ andcs sp, r0, r7, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e83f8 │ │ │ │ - stmdblt r8, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ - stc2 0, cr15, [r8, #600]! @ 0x258 │ │ │ │ - b 0x145d9d4 │ │ │ │ + stc2l 0, cr15, [r4, #600] @ 0x258 │ │ │ │ + b 0x145d964 │ │ │ │ @ instruction: 0xf1b91228 │ │ │ │ suble r0, r3, r1, lsl #30 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0xf096fa2b │ │ │ │ - movwcs pc, #11675 @ 0x2d9b @ │ │ │ │ + @ instruction: 0xf096fa23 │ │ │ │ + movwcs pc, #11703 @ 0x2db7 @ │ │ │ │ stmdavs r1!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - @ instruction: 0xf096fa23 │ │ │ │ - ldrtmi pc, [sl], -r7, asr #27 @ │ │ │ │ + @ instruction: 0xf096fa1b │ │ │ │ + ldrtmi pc, [sl], -r3, ror #27 @ │ │ │ │ strmi r4, [r1], r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf096fa17 │ │ │ │ - @ instruction: 0x463afdbb │ │ │ │ + @ instruction: 0xf096fa0f │ │ │ │ + @ instruction: 0x463afdd7 │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - ldc2 0, cr15, [r4, #600]! @ 0x258 │ │ │ │ + ldc2l 0, cr15, [r0, #600] @ 0x258 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ - blx 0x164a19c │ │ │ │ + blx 0x144a12c │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0x13ca1b0 │ │ │ │ + blx 0x11ca140 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xfefca1c4 │ │ │ │ + blx 0xfedca154 │ │ │ │ stmiavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xfee4a1d0 │ │ │ │ + blx 0xfec4a160 │ │ │ │ str r2, [r6, r1]! │ │ │ │ @ instruction: 0xf0082302 │ │ │ │ @ instruction: 0xf7e30107 │ │ │ │ - @ instruction: 0xf018f9e7 │ │ │ │ + @ instruction: 0xf018f9df │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ + ldc2l 0, cr15, [r0, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x463872ff │ │ │ │ - @ instruction: 0xffdef09a │ │ │ │ + @ instruction: 0xfffaf09a │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - @ instruction: 0x4642f9bd │ │ │ │ + @ instruction: 0x4642f9d9 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf83cf09b │ │ │ │ + @ instruction: 0xf858f09b │ │ │ │ @ instruction: 0xf096e7a3 │ │ │ │ - @ instruction: 0x4639fd3f │ │ │ │ + @ instruction: 0x4639fd5b │ │ │ │ ldrtmi r4, [r8], -r0, lsl #13 │ │ │ │ - mcrr2 0, 9, pc, lr, cr12 @ │ │ │ │ + stc2l 0, cr15, [sl], #-624 @ 0xfffffd90 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - strbmi pc, [r2], -sp, asr #18 @ │ │ │ │ + strbmi pc, [r2], -r9, ror #18 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf82af09b │ │ │ │ + @ instruction: 0xf846f09b │ │ │ │ svclt 0x0000e791 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-851]! @ 0xfffffcad │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -126963,34 +126935,34 @@ │ │ │ │ strle r0, [r2], #-1739 @ 0xfffff935 │ │ │ │ andsmi r6, sl, #6488064 @ 0x630000 │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00ebd70 │ │ │ │ - stmiblt r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e30603 │ │ │ │ - stmdbvs r2!, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e368a0 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - ldc2l 0, cr15, [r6, #-684]! @ 0xfffffd54 │ │ │ │ + ldc2 0, cr15, [r2, #684] @ 0x2ac │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ addlt r3, r3, r8, asr #1 │ │ │ │ @@ -127003,69 +126975,69 @@ │ │ │ │ @ instruction: 0x06c94311 │ │ │ │ ldrbeq sp, [r3, r1, lsl #8] │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9ecf00e │ │ │ │ + blx 0x44835c │ │ │ │ rsble r2, r8, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0xdcca0 │ │ │ │ + blcs 0xdcc30 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - @ instruction: 0xf966f097 │ │ │ │ + @ instruction: 0xf982f097 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - strmi pc, [r2], r9, lsr #25 │ │ │ │ - stc2 0, cr15, [r6], #600 @ 0x258 │ │ │ │ + strmi pc, [r2], r5, asr #25 │ │ │ │ + stc2l 0, cr15, [r2], {150} @ 0x96 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - strmi pc, [r0], r3, lsr #25 │ │ │ │ - stc2 0, cr15, [r0], #600 @ 0x258 │ │ │ │ + @ instruction: 0x4680fcbf │ │ │ │ + ldc2 0, cr15, [ip], #600 @ 0x258 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34658 │ │ │ │ - movwcs pc, #10529 @ 0x2921 @ │ │ │ │ + movwcs pc, #10521 @ 0x2919 @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #10523 @ 0x291b @ │ │ │ │ + movwcs pc, #10515 @ 0x2913 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ smladxls r1, r8, r6, r4 │ │ │ │ - @ instruction: 0xf914f7e3 │ │ │ │ - ldc2 0, cr15, [r8], #600 @ 0x258 │ │ │ │ + @ instruction: 0xf90cf7e3 │ │ │ │ + ldc2l 0, cr15, [r4], {150} @ 0x96 │ │ │ │ strmi r4, [r7], -sl, asr #12 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ ldrbmi r4, [r1], -r8, lsr #15 │ │ │ │ - beq 0xcc8d30 │ │ │ │ - bcs 0xfe608f18 │ │ │ │ + beq 0xcc8cc0 │ │ │ │ + bcs 0xfe608ea8 │ │ │ │ @ instruction: 0x4638465a │ │ │ │ - @ instruction: 0xffe2f09f │ │ │ │ + @ instruction: 0xfffef09f │ │ │ │ @ instruction: 0xf8da463a │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ movwcs r4, #10160 @ 0x27b0 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0x464af9bd │ │ │ │ + @ instruction: 0x464af9b5 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xffc8f09f │ │ │ │ + @ instruction: 0xffe4f09f │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4638463a │ │ │ │ stmdavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - andcs pc, r1, r3, lsr #19 │ │ │ │ + mulcs r1, fp, r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -127082,307 +127054,311 @@ │ │ │ │ strle r0, [r2], #-1755 @ 0xfffff925 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e8ff8 │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ submi r6, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf09717c1 │ │ │ │ - pkhtbmi pc, r3, pc, asr #17 @ │ │ │ │ - ldc2 0, cr15, [ip], #-600 @ 0xfffffda8 │ │ │ │ + @ instruction: 0x4683f8fb │ │ │ │ + mrrc2 0, 9, pc, r8, cr6 @ │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - @ instruction: 0x4681fc39 │ │ │ │ - ldc2 0, cr15, [r6], #-600 @ 0xfffffda8 │ │ │ │ + pkhtbmi pc, r1, r5, asr #24 @ │ │ │ │ + mrrc2 0, 9, pc, r2, cr6 @ │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e34622 │ │ │ │ - movwcs pc, #14551 @ 0x38d7 @ │ │ │ │ + movwcs pc, #14543 @ 0x38cf @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4651f8d1 │ │ │ │ + ldrbmi pc, [r1], -r9, asr #17 @ │ │ │ │ @ instruction: 0x465a4650 │ │ │ │ @ instruction: 0x465247b8 │ │ │ │ - beq 0xcc8e44 │ │ │ │ - bcs 0xfe60902c │ │ │ │ + beq 0xcc8dd4 │ │ │ │ + bcs 0xfe608fbc │ │ │ │ @ instruction: 0xf8da4640 │ │ │ │ ldrmi r1, [r0, r0]! │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf938f7e3 │ │ │ │ + @ instruction: 0xf930f7e3 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, r9, lsr #18 │ │ │ │ + andcs pc, r1, r1, lsr #18 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xff1487da │ │ │ │ + blx 0xff84876a │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr15, {6} │ │ │ │ + cdp2 7, 10, cr15, cr2, cr15, {6} │ │ │ │ andsle r2, r3, sp, lsl #30 │ │ │ │ - blx 0xfeec87ee │ │ │ │ + blx 0xff5c877e │ │ │ │ @ instruction: 0x4680463a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - @ instruction: 0x4622fd13 │ │ │ │ + strtmi pc, [r2], -pc, lsr #26 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0026f7cf │ │ │ │ + svclt 0x003ef7cf │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - strtmi pc, [r2], -fp, lsr #26 │ │ │ │ + strtmi pc, [r2], -r7, asr #26 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x001af7cf │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x0032f7cf │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf003084b │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0031480 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + andvs r3, r4, r3, lsl #2 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + sbcvs r4, r3, r4, lsl #22 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - andvs r6, r1, r2, asr #1 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-3211 @ 0xfffff375 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + streq pc, [pc], #-1 @ 0x8c5b4 │ │ │ │ + @ instruction: 0x432308ca │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmdaeq sl, {r1, r8, sp, lr}^ │ │ │ │ - streq pc, [pc], #-1 @ 0x8c62c │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - vraddhn.i16 d17, , q0 │ │ │ │ - sbcvs r4, r4, r3, lsl #2 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - subvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - stmdaeq fp, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x114f89c │ │ │ │ - andvs r0, r3, ip, lsl #6 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - vraddhn.i16 d21, , │ │ │ │ - @ instruction: 0xf0024c03 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0033103 │ │ │ │ - movwmi r0, #41744 @ 0xa310 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + b 0x115d258 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r5, r2, r1, lsl #8 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ stmib r0, {r2, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3201 │ │ │ │ + @ instruction: 0xf85d3102 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ - @ instruction: 0xf0040c8a │ │ │ │ - movwcs r0, #1040 @ 0x410 │ │ │ │ + stmiaeq fp, {r9, sp}^ │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - andvs r6, r4, r3, lsl #2 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033403 │ │ │ │ - @ instruction: 0x43220310 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + tstvs r4, r1, lsl #8 │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf85d1180 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - sbcvs r3, r1, r1, lsl #4 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca7a0 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ - stmdaeq fp, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - b 0x1161710 │ │ │ │ - andvs r0, r3, ip, lsl #6 │ │ │ │ - @ instruction: 0xf1c408cb │ │ │ │ - @ instruction: 0xf0020402 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - tstvs r4, r0, lsl r3 │ │ │ │ + stmiaeq fp, {r9, sp}^ │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + vaddw.u8 q11, , d2 │ │ │ │ + sbcvs r1, r2, r0, lsl #5 │ │ │ │ + b 0x118f884 │ │ │ │ + @ instruction: 0xf003040c │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + andvs r0, r4, r0, lsl r2 │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ movwmi r4, #41763 @ 0xa323 │ │ │ │ - blmi 0x1ca8a8 │ │ │ │ + blmi 0x1ca7ec │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0045300 │ │ │ │ - @ instruction: 0xf1c30410 │ │ │ │ - b 0x118d368 │ │ │ │ - @ instruction: 0xf002040c │ │ │ │ - tstvs r3, r0, lsl r2 │ │ │ │ - andvs r0, r4, fp, asr #17 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + stmiaeq fp, {r9, sp}^ │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + @ instruction: 0xf1c45400 │ │ │ │ + @ instruction: 0xf0030402 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + tstvs r4, r0, lsl r2 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca83c │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + streq pc, [pc], #-1 @ 0x8c6f0 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ @ instruction: 0xf0034322 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - vraddhn.i16 d20, , │ │ │ │ - @ instruction: 0x43231180 │ │ │ │ - @ instruction: 0xf85d60c1 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + andvs r5, r2, r0, lsl #8 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + tstvs r4, r3, lsl r3 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ + blmi 0x1ca890 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + streq pc, [pc], #-1 @ 0x8c740 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x115d3d8 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r5, r2, r1, lsl #8 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + stmib r0, {r2, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3102 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmiaeq sl, {r1, r8, sp, lr}^ │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x1150dcc │ │ │ │ - subvs r0, r2, ip, lsl #6 │ │ │ │ - andvs r6, r3, r1, asr #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ca95a │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf003084b │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + stmiaeq sl, {r0, sl, ip, lr}^ │ │ │ │ + strcc lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ + blmi 0x1ca91c │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0035401 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - sbcvs r3, r4, r3, lsl #2 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - addvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ - stmdaeq fp, {r0, r1, r8, sp, lr}^ │ │ │ │ + stmiaeq fp, {r9, sp}^ │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + stceq 1, cr6, [sl], {2} │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x114fa68 │ │ │ │ - andvs r0, r3, ip, lsl #6 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + sbcvs r5, r4, r1, lsl #8 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca968 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ - vraddhn.i16 d21, , │ │ │ │ - @ instruction: 0xf0024c03 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0033103 │ │ │ │ - movwmi r0, #41744 @ 0xa310 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3201 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + streq pc, [pc], #-1 @ 0x8c820 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x115d4b8 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r5, r2, r1, lsl #8 │ │ │ │ + smlabtvs r0, r1, r3, pc @ │ │ │ │ + smlabtvs r1, r4, r0, r6 │ │ │ │ + blmi 0x1ca9b8 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf003084b │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x1164cac │ │ │ │ - subvs r0, r2, ip, lsl #6 │ │ │ │ - andvs r6, r3, r1, lsl #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1caa3a │ │ │ │ - strcs fp, [r1, #-1072] @ 0xfffffbd0 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - vpmax.s8 d15, d5, d17 │ │ │ │ + ldrlt r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + addvs r0, r3, sl, lsl #25 │ │ │ │ + vpmax.u8 d15, d3, d17 │ │ │ │ strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strpl lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - ldclt 2, cr3, [r0], #-0 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x115d4a0 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1ca9f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - ldrtlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ - strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r2, #46336 @ 0xb500 │ │ │ │ - strpl lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs fp, r0, r0, lsr ip │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + addvs r0, r3, sl, lsl #25 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0014481 │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d2300 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf001b410 │ │ │ │ - vmull.u8 q8, d1, d15 │ │ │ │ - @ instruction: 0xf0024481 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - sbcvs r0, r4, r0, lsl r3 │ │ │ │ - strne pc, [r0], #961 @ 0x3c1 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - addvs r4, r4, fp, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1caad4 │ │ │ │ + vsubl.u8 q8, d1, d15 │ │ │ │ + stceq 4, cr1, [fp], {128} @ 0x80 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + stmdaeq r9, {r0, r7, sl, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + sbcvs r4, r4, r1, lsl r3 │ │ │ │ + smlabtcc r0, r0, r9, lr │ │ │ │ + blmi 0x1caa74 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -127392,30 +127368,30 @@ │ │ │ │ andcs pc, r0, r0, asr #7 │ │ │ │ stcvs 1, cr11, [fp, #-672]! @ 0xfffffd60 │ │ │ │ stmibvs lr, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0106c18 │ │ │ │ tstle r1, lr │ │ │ │ strle r0, [ip], #-1777 @ 0xfffff90f │ │ │ │ @ instruction: 0xf10368a3 │ │ │ │ - blcs 0x14f5ac │ │ │ │ + blcs 0x14f54c │ │ │ │ tstphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 7, cr5, [r2, #-284] @ 0xfffffee4 │ │ │ │ cmnlt r2, r2, lsr #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r2!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bvs 0x92cd70 │ │ │ │ + bvs 0x92cd10 │ │ │ │ movwvs pc, #15106 @ 0x3b02 @ │ │ │ │ fstmiaxle sp!, {d18-d32} @ Deprecated │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ smlalne pc, r0, r5, r8 @ │ │ │ │ smullscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf8d569e0 │ │ │ │ subseq r7, fp, #132 @ 0x84 │ │ │ │ @ instruction: 0xb1214602 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @@ -127426,1443 +127402,1443 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x1c8ceec │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x1c8ce8c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22ee │ │ │ │ - bvs 0x94b2fc │ │ │ │ + bvs 0x94b2ec │ │ │ │ @ instruction: 0xd1b92a01 │ │ │ │ stmibvs r1!, {r0, r1, r2, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r1, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1be │ │ │ │ ldmle fp!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r2!, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b62a02 │ │ │ │ ldreq r6, [r2, r2, lsr #18] │ │ │ │ @ instruction: 0xe7a5d5b3 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - blx 0xff7ca9c2 │ │ │ │ + blx 0xffbca962 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf0964307 │ │ │ │ - strmi pc, [r2], r1, asr #18 │ │ │ │ - @ instruction: 0xf93ef096 │ │ │ │ + pkhtbmi pc, r2, r5, asr #18 @ │ │ │ │ + @ instruction: 0xf952f096 │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [r4], {207} @ 0xcf │ │ │ │ + ldc2 7, cr15, [r4], {207} @ 0xcf │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [r3], r4, lsl #2 │ │ │ │ smladxls r0, r0, r0, lr │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d2030f │ │ │ │ - @ instruction: 0xf8d4fbe3 │ │ │ │ + @ instruction: 0xf8d4fbf3 │ │ │ │ stmiavs r1!, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0x46524630 │ │ │ │ - ldc2l 7, cr15, [lr, #-904]! @ 0xfffffc78 │ │ │ │ + stc2l 7, cr15, [lr, #-904]! @ 0xfffffc78 │ │ │ │ svceq 0x0001f1ba │ │ │ │ suble r4, r6, r2, lsl #12 │ │ │ │ svceq 0x0002f1ba │ │ │ │ @ instruction: 0xf1bad03d │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf09c6819 │ │ │ │ - stmibvs r2!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1094640 │ │ │ │ @ instruction: 0xf0270901 │ │ │ │ - blx 0x14ea7c │ │ │ │ - bvs 0x989308 │ │ │ │ + blx 0x14ea1c │ │ │ │ + bvs 0x9892a8 │ │ │ │ @ instruction: 0xf09a441e │ │ │ │ - blls 0x18b52c │ │ │ │ + blls 0x18b51c │ │ │ │ ldcle 5, cr4, [ip, #-300]! @ 0xfffffed4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stmibvs r3!, {r0, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr}^ │ │ │ │ andeq pc, r7, #3 │ │ │ │ @ instruction: 0xf7e29305 │ │ │ │ - blls 0x20c06c │ │ │ │ - blcs 0xde334 │ │ │ │ - blcs 0x140bc4 │ │ │ │ - blcs 0xc0ba8 │ │ │ │ - blls 0x1c102c │ │ │ │ + blls 0x20bfcc │ │ │ │ + blcs 0xde2d4 │ │ │ │ + blcs 0x140b64 │ │ │ │ + blcs 0xc0b48 │ │ │ │ + blls 0x1c0fcc │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf954f09c │ │ │ │ + @ instruction: 0xf968f09c │ │ │ │ strbmi r9, [r2], -r0, lsl #14 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xff04aa9e │ │ │ │ - blls 0x1c6a7c │ │ │ │ + blx 0xff44aa3e │ │ │ │ + blls 0x1c6a1c │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x10c8dd0 │ │ │ │ - blls 0x1c6a70 │ │ │ │ + blx 0x15c8d70 │ │ │ │ + blls 0x1c6a10 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x648ddc │ │ │ │ - blls 0x1c6a64 │ │ │ │ + blx 0xb48d7c │ │ │ │ + blls 0x1c6a04 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9c8f09c │ │ │ │ - blls 0x1c6b04 │ │ │ │ + @ instruction: 0xf9dcf09c │ │ │ │ + blls 0x1c6aa4 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf97af09c │ │ │ │ + @ instruction: 0xf98ef09c │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs pc, {r0, r1, r3, r4, r7, r9, sl, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - stc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ + ldc2l 7, cr15, [ip], {255} @ 0xff │ │ │ │ str r2, [ip, -r1] │ │ │ │ - bcs 0x16702c │ │ │ │ + bcs 0x166fcc │ │ │ │ svcge 0x0015f47f │ │ │ │ andcc lr, r1, r6, lsl #14 │ │ │ │ - blx 0x10caafa │ │ │ │ + blx 0x14caa9a │ │ │ │ vabd.s8 q15, , q9 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x44d074 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x44d014 │ │ │ │ @ instruction: 0x46502236 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf96af1ae │ │ │ │ + @ instruction: 0xf97ef1ae │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x30d08c │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x30d02c │ │ │ │ andls r2, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xf960f1ae │ │ │ │ + @ instruction: 0xf974f1ae │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x14d0a0 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x14d040 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22c2 │ │ │ │ - svclt 0x0000f955 │ │ │ │ - eorseq r9, r3, r0, asr #20 │ │ │ │ - eorseq r9, r3, r8, ror #20 │ │ │ │ - eorseq r9, r3, r4, asr sl │ │ │ │ + svclt 0x0000f969 │ │ │ │ + eorseq r9, r3, r8, lsl #20 │ │ │ │ + eorseq r9, r3, r0, lsr sl │ │ │ │ + eorseq r9, r3, ip, lsl sl │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebe3e14 │ │ │ │ + bl 0xfebe3db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ tstmi r9, #0, 6 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ strbeq sp, [fp], r1, lsl #2 │ │ │ │ stmiavs r3!, {r0, r3, sl, ip, lr, pc} │ │ │ │ - blx 0xfeddcc9c │ │ │ │ + blx 0xfeddcc3c │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182900 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00d81f0 │ │ │ │ - stmiblt r0, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ stmdavs r6!, {r0, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ - @ instruction: 0xf8a4f096 │ │ │ │ + @ instruction: 0xf8b8f096 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - strbmi pc, [r1], -r7, lsr #25 @ │ │ │ │ + @ instruction: 0x4641fc97 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9baf09a │ │ │ │ + @ instruction: 0xf9cef09a │ │ │ │ @ instruction: 0xf0966864 │ │ │ │ - ldmdavs pc!, {r0, r2, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdavs pc!, {r0, r3, r5, r7, fp, ip, sp, lr, pc} @ │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - @ instruction: 0x4639fc99 │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #25 @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9acf09a │ │ │ │ + @ instruction: 0xf9c0f09a │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3ed4 │ │ │ │ + bl 0xfebe3e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr8, cr8, {7} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r7, r8, fp, ip, lr}^ │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xff2ef096 │ │ │ │ + @ instruction: 0xff42f096 │ │ │ │ vpmax.s8 d20, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf6436812 │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xff46f096 │ │ │ │ + @ instruction: 0xff5af096 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r8, r8, ror r2 │ │ │ │ - addeq r3, r8, r2, asr r2 │ │ │ │ + ldrdeq r3, [r8], r8 │ │ │ │ + @ instruction: 0x008832b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3f4c │ │ │ │ + bl 0xfebe3eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550d14 │ │ │ │ + blmi 0x550cb4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xff16f096 │ │ │ │ + @ instruction: 0xff2af096 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r2, lsl #4 │ │ │ │ + addeq r3, r8, r2, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3fac │ │ │ │ + bl 0xfebe3f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550d74 │ │ │ │ + blmi 0x550d14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpcs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - mcr2 0, 7, pc, cr6, cr6, {4} @ │ │ │ │ + mrc2 0, 7, pc, cr10, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r2, lsr #3 │ │ │ │ + addeq r3, r8, r2, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe400c │ │ │ │ + bl 0xfebe3fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf09c4614 │ │ │ │ - blmi 0x50c918 │ │ │ │ + blmi 0x50c908 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrmi r9, [sp], #-1025 @ 0xfffffbff │ │ │ │ stmdavs r9, {r1, r3, r4, r7, r8, fp, ip} │ │ │ │ strmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0966808 │ │ │ │ - @ instruction: 0xb002feb1 │ │ │ │ + andlt pc, r2, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r3, r8, ip, lsr #2 │ │ │ │ + addeq r3, r8, ip, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4074 │ │ │ │ + bl 0xfebe4014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d0dfc │ │ │ │ + blmi 0x6d0d9c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ vmax.s8 d20, d3, d13 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - mcr2 0, 2, pc, cr6, cr6, {4} @ │ │ │ │ + mrc2 0, 2, pc, cr10, cr6, {4} │ │ │ │ vpadd.i8 d20, d7, d0 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmibne sl, {r0, r2, r3, r4, sl, lr}^ │ │ │ │ strls r6, [r0, #-2057] @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf643440b │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - mrc2 0, 3, pc, cr4, cr6, {4} │ │ │ │ + mcr2 0, 4, pc, cr8, cr6, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldrdeq r3, [r8], r2 │ │ │ │ - strheq r3, [r8], r2 │ │ │ │ + addeq r3, r8, r2, lsr r1 │ │ │ │ + addeq r3, r8, r2, lsl r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe40f0 │ │ │ │ + bl 0xfebe4090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0954604 │ │ │ │ - strmi pc, [r5], -r1, lsl #30 │ │ │ │ - mrc2 0, 7, pc, cr14, cr5, {4} │ │ │ │ + @ instruction: 0x4605ff15 │ │ │ │ + @ instruction: 0xff12f095 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf09b4628 │ │ │ │ - @ instruction: 0x4632fd1f │ │ │ │ + @ instruction: 0x4632fd33 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x194919c │ │ │ │ + blx 0x1e4913c │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-661 @ 0xfffffd6b │ │ │ │ @ instruction: 0xf643681b │ │ │ │ vsra.s64 d17, d4, #64 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - mrc2 0, 1, pc, cr4, cr6, {4} │ │ │ │ + mcr2 0, 2, pc, cr8, cr6, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, lr, lsr #32 │ │ │ │ + addeq r3, r8, lr, lsl #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe416c │ │ │ │ + bl 0xfebe410c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 d31, d7, d27 │ │ │ │ + vrecps.f32 d31, d7, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b0a0 │ │ │ │ + blls 0x38b090 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 q10, #589824 @ 0x00090000 │ │ │ │ + vmls.i d19, d16, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff5ef0a8 │ │ │ │ + @ instruction: 0xff72f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe41d0 │ │ │ │ + bl 0xfebe4170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fef9 │ │ │ │ + vmax.f32 d31, d7, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b03c │ │ │ │ + blls 0x38b02c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c044b1 │ │ │ │ + vmls.i d20, d0, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff2cf0a8 │ │ │ │ + @ instruction: 0xff40f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4234 │ │ │ │ + bl 0xfebe41d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fedb │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cfd8 │ │ │ │ + blls 0x38cfc8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + @ instruction: 0xf2c04499 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr8, {5} │ │ │ │ + @ instruction: 0xff0ef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4298 │ │ │ │ + bl 0xfebe4238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fe95 │ │ │ │ + vceq.f32 d31, d23, d25 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf74 │ │ │ │ + blls 0x38cf64 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d21, d0, d1[4] │ │ │ │ + @ instruction: 0xf2c044f1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 12, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe42fc │ │ │ │ + bl 0xfebe429c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fe77 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf10 │ │ │ │ + blls 0x38cf00 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c054b9 │ │ │ │ + vmls.i d21, d0, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 9, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 10, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4360 │ │ │ │ + bl 0xfebe4300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fe31 │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ceac │ │ │ │ + blls 0x38ce9c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 d22, #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe43c4 │ │ │ │ + bl 0xfebe4364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 , , │ │ │ │ + @ instruction: 0xf247fe13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce48 │ │ │ │ + blls 0x38ce38 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d22, d0, d1[6] │ │ │ │ + @ instruction: 0xf2c054f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 3, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4428 │ │ │ │ + bl 0xfebe43c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 , , │ │ │ │ + vadd.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cde4 │ │ │ │ + blls 0x38cdd4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d22, d16, d1[0] │ │ │ │ + vmov.i32 q11, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 0, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe448c │ │ │ │ + bl 0xfebe442c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 d31, d23, d11 │ │ │ │ + vadd.f32 d31, d23, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd80 │ │ │ │ + blls 0x38cd70 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 d23, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [lr, #672] @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe44f0 │ │ │ │ + bl 0xfebe4490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 , , │ │ │ │ + vmla.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd1c │ │ │ │ + blls 0x38cd0c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 , #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4554 │ │ │ │ + bl 0xfebe44f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 d31, d7, d23 │ │ │ │ + vadd.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ccb8 │ │ │ │ + blls 0x38cca8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d23, d16, d1[2] │ │ │ │ + vmov.i32 , #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [lr, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe45b8 │ │ │ │ + bl 0xfebe4558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 d31, d7, d5 │ │ │ │ + vmla.f32 d31, d7, d9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cc54 │ │ │ │ + blls 0x38cc44 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + @ instruction: 0xf2c074b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [ip, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe461c │ │ │ │ + bl 0xfebe45bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cbf0 │ │ │ │ + blls 0x38cbe0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 q8, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r6, #-672] @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4680 │ │ │ │ + bl 0xfebe4620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fca1 │ │ │ │ + vfma.f32 d31, d23, d21 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cb8c │ │ │ │ + blls 0x38cb7c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c004d1 │ │ │ │ + vmls.i d16, d0, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ + stc2l 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe46e4 │ │ │ │ + bl 0xfebe4684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - sha1c.32 , , │ │ │ │ + @ instruction: 0xf247fc83 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cb28 │ │ │ │ + blls 0x38cb18 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + @ instruction: 0xf2c004b9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r2], #672 @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r6], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4748 │ │ │ │ + bl 0xfebe46e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 d31, d7, d29 │ │ │ │ + vfma.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cac4 │ │ │ │ + blls 0x38cab4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ + vmov.i32 d17, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe47ac │ │ │ │ + bl 0xfebe474c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fc0b │ │ │ │ + vfma.f32 d31, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ca60 │ │ │ │ + blls 0x38ca50 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c014d9 │ │ │ │ + vmls.i d17, d0, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ + mrrc2 0, 10, pc, r2, cr8 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4810 │ │ │ │ + bl 0xfebe47b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c9fc │ │ │ │ + blls 0x38c9ec │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d18, #65536 @ 0x00010000 │ │ │ │ + vmls.i d17, d16, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ + stc2 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4874 │ │ │ │ + bl 0xfebe4814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s d31, d23, d23 │ │ │ │ + vpadd.i8 d31, d23, d27 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c998 │ │ │ │ + blls 0x38c988 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ + vmov.i32 d18, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff74995e │ │ │ │ + blx 0xffc498fe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe48d8 │ │ │ │ + bl 0xfebe4878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s d31, d23, d9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c934 │ │ │ │ + blls 0x38c924 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d18, d16, d1[4] │ │ │ │ + vmvn.i32 q9, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfeac99c2 │ │ │ │ + blx 0xfefc9962 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe493c │ │ │ │ + bl 0xfebe48dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c8d0 │ │ │ │ + blls 0x38c8c0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d19, #589824 @ 0x00090000 │ │ │ │ + vmls.i d18, d16, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1e49a26 │ │ │ │ + blx 0xfe3499c6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe49a0 │ │ │ │ + bl 0xfebe4940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 d31, d7, d1 │ │ │ │ + vqdmulh.s d31, d7, d21 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c86c │ │ │ │ + blls 0x38c85c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c03491 │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x11c9a8a │ │ │ │ + blx 0x16c9a2a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a04 │ │ │ │ + bl 0xfebe49a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c808 │ │ │ │ + blls 0x38c7f8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d19, d16, d1[6] │ │ │ │ + vmvn.i32 , #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x549aee │ │ │ │ + blx 0xa49a8e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a68 │ │ │ │ + bl 0xfebe4a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 d31, d23, d29 │ │ │ │ + vpmax.s8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c7a4 │ │ │ │ + blls 0x38c794 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d20, d0, d1[0] │ │ │ │ + @ instruction: 0xf2c034d1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff8c9b50 │ │ │ │ + blx 0xffdc9af0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4acc │ │ │ │ + bl 0xfebe4a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmax.s8 d31, d23, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c740 │ │ │ │ + blls 0x38c730 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c04499 │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfec49bb4 │ │ │ │ + blx 0xff149b54 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b30 │ │ │ │ + bl 0xfebe4ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c6dc │ │ │ │ + blls 0x38c6cc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c044f1 │ │ │ │ + vaddhn.i16 d20, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1fc9c18 │ │ │ │ + blx 0xfe4c9bb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b94 │ │ │ │ + bl 0xfebe4b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 d31, d7, d7 │ │ │ │ + vpmax.s8 d31, d7, d27 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c678 │ │ │ │ + blls 0x38c668 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d21, d0, d1[2] │ │ │ │ + @ instruction: 0xf2c044d9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1349c7c │ │ │ │ + blx 0x1849c1c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4bf8 │ │ │ │ + bl 0xfebe4b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c614 │ │ │ │ + blls 0x38c604 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ + vmvn.i32 d21, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x6c9ce0 │ │ │ │ + blx 0xbc9c80 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c5c │ │ │ │ + bl 0xfebe4bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmul.i8 d31, d23, d19 │ │ │ │ + vmla.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c5b0 │ │ │ │ + blls 0x38c5a0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c054f9 │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9e6f0a8 │ │ │ │ + @ instruction: 0xf9faf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4cc0 │ │ │ │ + bl 0xfebe4c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.i8 d31, d23, d1 │ │ │ │ + vmul.i8 d31, d23, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c54c │ │ │ │ + blls 0x38c53c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 q11, #65536 @ 0x00010000 │ │ │ │ + vmls.i d21, d16, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9b4f0a8 │ │ │ │ + @ instruction: 0xf9c8f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d24 │ │ │ │ + bl 0xfebe4cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c4e8 │ │ │ │ + blls 0x38c4d8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmvn.i32 d22, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf982f0a8 │ │ │ │ + @ instruction: 0xf996f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d88 │ │ │ │ + bl 0xfebe4d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmul.i8 d31, d7, d13 │ │ │ │ + vmul.i8 d31, d7, d17 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c484 │ │ │ │ + blls 0x38c474 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + @ instruction: 0xf2c06491 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf950f0a8 │ │ │ │ + @ instruction: 0xf964f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4dec │ │ │ │ + bl 0xfebe4d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.i8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c420 │ │ │ │ + blls 0x38c410 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 , #589824 @ 0x00090000 │ │ │ │ + vmls.i d22, d16, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf91ef0a8 │ │ │ │ + @ instruction: 0xf932f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e50 │ │ │ │ + bl 0xfebe4df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vtst.8 d31, d23, d25 │ │ │ │ + vadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c3bc │ │ │ │ + blls 0x38c3ac │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c074b1 │ │ │ │ + vmls.i d23, d0, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8ecf0a8 │ │ │ │ + @ instruction: 0xf900f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4eb4 │ │ │ │ + bl 0xfebe4e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.i8 d31, d23, d7 │ │ │ │ + vtst.8 d31, d23, d11 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c358 │ │ │ │ + blls 0x38c348 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + @ instruction: 0xf6489402 │ │ │ │ + @ instruction: 0xf2c07499 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8baf0a8 │ │ │ │ + @ instruction: 0xf8cef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f18 │ │ │ │ + bl 0xfebe4eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c2f4 │ │ │ │ + blls 0x38c2e4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d16, d0, d1[4] │ │ │ │ + @ instruction: 0xf6489402 │ │ │ │ + @ instruction: 0xf2c074f1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf888f0a8 │ │ │ │ + @ instruction: 0xf89cf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f7c │ │ │ │ + bl 0xfebe4f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.i8 d31, d7, d19 │ │ │ │ + vtst.8 d31, d7, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c290 │ │ │ │ + blls 0x38c280 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c004b9 │ │ │ │ + vmls.i d16, d0, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf856f0a8 │ │ │ │ + @ instruction: 0xf86af0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4fe0 │ │ │ │ + bl 0xfebe4f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf094461e │ │ │ │ - vrecps.f32 , , │ │ │ │ + @ instruction: 0xf095461e │ │ │ │ + vadd.i8 d31, d7, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c22c │ │ │ │ + blls 0x38c21c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 d17, #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d16, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf824f0a8 │ │ │ │ + @ instruction: 0xf838f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5044 │ │ │ │ + bl 0xfebe4fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vrecps.f32 d31, d23, d31 │ │ │ │ + vrecps.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c1c8 │ │ │ │ + blls 0x38c1b8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d17, d0, d1[6] │ │ │ │ + @ instruction: 0xf2c004f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xfff2f0a7 │ │ │ │ + @ instruction: 0xf806f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe50a8 │ │ │ │ + bl 0xfebe5048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vmax.f32 d31, d23, d13 │ │ │ │ + vmax.f32 d31, d23, d17 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c164 │ │ │ │ + blls 0x38c154 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d17, d16, d1[0] │ │ │ │ + vmov.i32 , #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffc0f0a7 │ │ │ │ + @ instruction: 0xffd4f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe510c │ │ │ │ + bl 0xfebe50ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vrecps.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c100 │ │ │ │ + blls 0x38c0f0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 d18, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff8ef0a7 │ │ │ │ + @ instruction: 0xffa2f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5170 │ │ │ │ + bl 0xfebe5110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vmax.f32 d31, d7, d25 │ │ │ │ + vrecps.f32 d31, d7, d29 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c09c │ │ │ │ + blls 0x38c08c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmvn.i32 q9, #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff5cf0a7 │ │ │ │ + @ instruction: 0xff70f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe51d4 │ │ │ │ + bl 0xfebe5174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf247fef7 │ │ │ │ + vmax.f32 d31, d7, d11 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c038 │ │ │ │ + blls 0x38c028 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d18, d16, d1[2] │ │ │ │ + vmov.i32 q9, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff2af0a7 │ │ │ │ + @ instruction: 0xff3ef0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5238 │ │ │ │ + bl 0xfebe51d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fed9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38dfd4 │ │ │ │ + blls 0x38dfc4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d19, q0, │ │ │ │ + @ instruction: 0xf2c024b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 15, cr15, cr8, cr7, {5} │ │ │ │ + @ instruction: 0xff0cf0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128870,29 +128846,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mcr2 0, 4, pc, cr10, cr4, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr14, cr4, {4} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649ffa3 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x3111a8 │ │ │ │ + @ instruction: 0xf649ffb7 │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311148 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 11, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128901,29 +128877,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mcr2 0, 2, pc, cr12, cr4, {4} @ │ │ │ │ + mcr2 0, 3, pc, cr0, cr4, {4} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649ff65 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311224 │ │ │ │ + @ instruction: 0xf649ff79 │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x3111c4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128932,29 +128908,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mcr2 0, 0, pc, cr14, cr4, {4} @ │ │ │ │ + mcr2 0, 1, pc, cr2, cr4, {4} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649ff27 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x3112a0 │ │ │ │ + @ instruction: 0xf649ff3b │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311240 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 3, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128963,29 +128939,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r0, #592] @ 0x250 │ │ │ │ + stc2l 0, cr15, [r4, #592]! @ 0x250 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fee9 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x31131c │ │ │ │ + @ instruction: 0xf649fefd │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x3112bc │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 0, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128994,29 +128970,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r2, #592] @ 0x250 │ │ │ │ + stc2 0, cr15, [r6, #592]! @ 0x250 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649feab │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311398 │ │ │ │ + @ instruction: 0xf649febf │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311338 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 0, cr15, [r2, #668] @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r6, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129025,29 +129001,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r4, #-592] @ 0xfffffdb0 │ │ │ │ + stc2l 0, cr15, [r8, #-592]! @ 0xfffffdb0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fe6d │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311414 │ │ │ │ + @ instruction: 0xf649fe81 │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x3113b4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 0, cr15, [r4, #668] @ 0x29c │ │ │ │ + ldc2 0, cr15, [r8, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129056,29 +129032,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r6, #-592] @ 0xfffffdb0 │ │ │ │ + stc2 0, cr15, [sl, #-592]! @ 0xfffffdb0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fe2f │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311490 │ │ │ │ + @ instruction: 0xf649fe43 │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311430 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [sl, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129087,29 +129063,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r8], {148} @ 0x94 │ │ │ │ + stc2l 0, cr15, [ip], #592 @ 0x250 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fdf1 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x31150c │ │ │ │ + @ instruction: 0xf649fe05 │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x3114ac │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 0, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129118,29 +129094,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [sl], {148} @ 0x94 │ │ │ │ + stc2 0, cr15, [lr], #592 @ 0x250 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fdb3 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311588 │ │ │ │ + @ instruction: 0xf649fdc7 │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311528 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 0, cr15, [sl], {167} @ 0xa7 │ │ │ │ + ldc2l 0, cr15, [lr], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129149,29 +129125,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrrc2 0, 9, pc, ip, cr4 @ │ │ │ │ + ldc2l 0, cr15, [r0], #-592 @ 0xfffffdb0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fd75 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311604 │ │ │ │ + @ instruction: 0xf649fd89 │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x3115a4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r0], #668 @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129180,29 +129156,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [lr], {148} @ 0x94 │ │ │ │ + ldc2 0, cr15, [r2], #-592 @ 0xfffffdb0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fd37 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311680 │ │ │ │ + @ instruction: 0xf649fd4b │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311620 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - mcrr2 0, 10, pc, lr, cr7 @ │ │ │ │ + stc2l 0, cr15, [r2], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129211,29 +129187,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xff8ca866 │ │ │ │ + blx 0xffdca806 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fcf9 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x3116fc │ │ │ │ + @ instruction: 0xf649fd0d │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x31169c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129242,31 +129218,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfe94a8e2 │ │ │ │ + blx 0xfee4a882 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fcbb │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311778 │ │ │ │ + @ instruction: 0xf649fccf │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311718 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-304 @ 0xfffffed0 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - blx 0xff44a96e │ │ │ │ + blx 0xff94a90e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129275,31 +129251,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x18ca966 │ │ │ │ + blx 0x1dca906 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fc79 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x3117fc │ │ │ │ + @ instruction: 0xf649fc8d │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x31179c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-320 @ 0xfffffec0 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - blx 0xfe3ca9f2 │ │ │ │ + blx 0xfe8ca992 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129308,30 +129284,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x84a9ea │ │ │ │ + blx 0xd4a98a │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fc37 │ │ │ │ - vmvn.i32 d19, #3327 @ 0x00000cff │ │ │ │ - blls 0x311880 │ │ │ │ + @ instruction: 0xf649fc4b │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ + blls 0x311820 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - blx 0x13caa72 │ │ │ │ + blx 0x18caa12 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129340,30 +129316,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xff84aa68 │ │ │ │ + blx 0xffd4aa08 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fbf7 │ │ │ │ - vqdmulh.s d19, d0, d0[3] │ │ │ │ - blls 0x311900 │ │ │ │ + @ instruction: 0xf649fc0b │ │ │ │ + vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ + blls 0x3118a0 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - blx 0x3caaf2 │ │ │ │ + blx 0x8caa92 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129372,30 +129348,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfe84aae8 │ │ │ │ + blx 0xfed4aa88 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fbb7 │ │ │ │ - vmvn.i32 d19, #3327 @ 0x00000cff │ │ │ │ - blls 0x311980 │ │ │ │ + @ instruction: 0xf649fbcb │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ + blls 0x311920 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - blx 0xff3cab70 │ │ │ │ + blx 0xff8cab10 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129404,30 +129380,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x184ab68 │ │ │ │ + blx 0x1d4ab08 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fb77 │ │ │ │ - vqdmulh.s d19, d0, d0[3] │ │ │ │ - blls 0x311a00 │ │ │ │ + @ instruction: 0xf649fb8b │ │ │ │ + vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ + blls 0x3119a0 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - blx 0xfe3cabf0 │ │ │ │ + blx 0xfe8cab90 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129436,30 +129412,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x84abe8 │ │ │ │ + blx 0xd4ab88 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fb37 │ │ │ │ - vmvn.i32 d19, #3327 @ 0x00000cff │ │ │ │ - blls 0x311a80 │ │ │ │ + @ instruction: 0xf649fb4b │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ + blls 0x311a20 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - blx 0x13cac70 │ │ │ │ + blx 0x18cac10 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129468,30 +129444,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9def094 │ │ │ │ + @ instruction: 0xf9f2f094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649faf7 │ │ │ │ - vqdmulh.s d19, d0, d0[3] │ │ │ │ - blls 0x311b00 │ │ │ │ + @ instruction: 0xf649fb0b │ │ │ │ + vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ + blls 0x311aa0 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - blx 0x3cacf0 │ │ │ │ + blx 0x8cac90 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129500,31 +129476,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf99ef094 │ │ │ │ + @ instruction: 0xf9b2f094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fab7 │ │ │ │ - vmull.s8 q9, d0, d12 │ │ │ │ - blls 0x311b80 │ │ │ │ + @ instruction: 0xf649facb │ │ │ │ + @ instruction: 0xf2c01cd4 │ │ │ │ + blls 0x311b20 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-336 @ 0xfffffeb0 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xf9caf0a7 │ │ │ │ + @ instruction: 0xf9def0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129533,30 +129509,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf95cf094 │ │ │ │ + @ instruction: 0xf970f094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fa75 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x311c04 │ │ │ │ + @ instruction: 0xf649fa89 │ │ │ │ + vmull.s8 , d0, d20 │ │ │ │ + blls 0x311ba4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xf98af0a7 │ │ │ │ + @ instruction: 0xf99ef0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129565,30 +129541,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf91cf094 │ │ │ │ + @ instruction: 0xf930f094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fa35 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x311c84 │ │ │ │ + @ instruction: 0xf649fa49 │ │ │ │ + vmull.s8 , d0, d20 │ │ │ │ + blls 0x311c24 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2276 @ 0xfffff71c │ │ │ │ - @ instruction: 0xf94af0a7 │ │ │ │ + @ instruction: 0xf95ef0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129597,30 +129573,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8dcf094 │ │ │ │ + @ instruction: 0xf8f0f094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649f9f5 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x311d04 │ │ │ │ + @ instruction: 0xf649fa09 │ │ │ │ + vmull.s8 , d0, d20 │ │ │ │ + blls 0x311ca4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - @ instruction: 0xf90af0a7 │ │ │ │ + @ instruction: 0xf91ef0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129629,30 +129605,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf89cf094 │ │ │ │ + @ instruction: 0xf8b0f094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649f9b5 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x311d84 │ │ │ │ + @ instruction: 0xf649f9c9 │ │ │ │ + vmull.s8 , d0, d20 │ │ │ │ + blls 0x311d24 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrbtvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strbvc pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - @ instruction: 0xf8caf0a7 │ │ │ │ + @ instruction: 0xf8def0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -129669,78 +129645,78 @@ │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r1], sl, lsl #6 │ │ │ │ @ instruction: 0xb1a7d415 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #21 │ │ │ │ @ instruction: 0xf00bd40d │ │ │ │ - ldmiblt r8, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmiavs r6!, {r0, r2, r5, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xffccf093 │ │ │ │ + @ instruction: 0xffe0f093 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ eorsle r2, r4, r1, lsl #28 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - @ instruction: 0xf093fc51 │ │ │ │ - vmax.f32 , , │ │ │ │ + @ instruction: 0xf093fc41 │ │ │ │ + vrecps.f32 , , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #21 │ │ │ │ @ instruction: 0xf0932500 │ │ │ │ - @ instruction: 0x4606ffb9 │ │ │ │ + strmi pc, [r6], -sp, asr #31 │ │ │ │ stmdavs r1!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ - mcrr2 7, 14, pc, r2, cr0 @ │ │ │ │ + ldc2 7, cr15, [r2], #-896 @ 0xfffffc80 │ │ │ │ stmiavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [ip], #-896 @ 0xfffffc80 │ │ │ │ + stc2 7, cr15, [ip], #-896 @ 0xfffffc80 │ │ │ │ strbmi r9, [fp], -r0, lsl #12 │ │ │ │ @ instruction: 0xf8da4642 │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0x462a47b8 │ │ │ │ stmiavs r1!, {r0, r8, sl, ip, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [sl], #896 @ 0x380 │ │ │ │ + stc2 7, cr15, [sl], #896 @ 0x380 │ │ │ │ movwcs r6, #10529 @ 0x2921 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -sp @ │ │ │ │ movwcs lr, #10159 @ 0x27af │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [ip], {224} @ 0xe0 │ │ │ │ + stc2 7, cr15, [ip], {224} @ 0xe0 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - @ instruction: 0xff8af093 │ │ │ │ + @ instruction: 0xff9ef093 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - blx 0x5cb060 │ │ │ │ + blx 0xacb000 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afbf3 │ │ │ │ + strtmi pc, [sl], -r7, lsl #24 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x1d4b074 │ │ │ │ + blx 0xfe24b014 │ │ │ │ @ instruction: 0xf093e7b3 │ │ │ │ - @ instruction: 0x4649ff75 │ │ │ │ + strbmi pc, [r9], -r9, lsl #31 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - mcr2 0, 4, pc, cr4, cr9, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr8, cr9, {4} │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -r3, lsl #23 │ │ │ │ + @ instruction: 0x462afb97 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x18cb098 │ │ │ │ + blx 0x1dcb038 │ │ │ │ svclt 0x0000e7a1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -129752,77 +129728,77 @@ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #2228224 @ 0x220000 │ │ │ │ ldrle r0, [r4], #-1753 @ 0xfffff927 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [ip], #-2010 @ 0xfffff826 │ │ │ │ - ldc2l 0, cr15, [r2], #-44 @ 0xffffffd4 │ │ │ │ + stc2 0, cr15, [ip], {11} │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldrdhi pc, [ip], -r4 │ │ │ │ - @ instruction: 0xff26f093 │ │ │ │ + @ instruction: 0xff3af093 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf005d031 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0xfeb4ce4e │ │ │ │ - @ instruction: 0xff1af093 │ │ │ │ + blx 0xfe74cdee │ │ │ │ + @ instruction: 0xff2ef093 │ │ │ │ strmi r2, [r0], r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - strbmi pc, [sl], -r1, lsr #23 @ │ │ │ │ + @ instruction: 0x464afb91 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhlt r4, [lr, #-120] @ 0xffffff88 │ │ │ │ - @ instruction: 0xff0cf093 │ │ │ │ + @ instruction: 0xff20f093 │ │ │ │ strmi r6, [r2], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - blx 0xfe5cce7a │ │ │ │ + blx 0xfe1cce1a │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - stmdbvs r1!, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -r9 │ │ │ │ movwcs lr, #10162 @ 0x27b2 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1ecceb2 │ │ │ │ + blx 0x1acce52 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - mcr2 0, 7, pc, cr6, cr3, {4} @ │ │ │ │ + mrc2 0, 7, pc, cr10, cr3, {4} │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xf970f098 │ │ │ │ + @ instruction: 0xf984f098 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -pc, asr #22 │ │ │ │ + strtmi pc, [sl], -r3, ror #22 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9cef098 │ │ │ │ + @ instruction: 0xf9e2f098 │ │ │ │ @ instruction: 0xf093e7b6 │ │ │ │ - @ instruction: 0x4649fed1 │ │ │ │ + strbmi pc, [r9], -r5, ror #29 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0, #612]! @ 0x264 │ │ │ │ + ldc2l 0, cr15, [r4, #612]! @ 0x264 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afadf │ │ │ │ + @ instruction: 0x462afaf3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9bcf098 │ │ │ │ + @ instruction: 0xf9d0f098 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @@ -129838,81 +129814,81 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b83f0 │ │ │ │ - @ instruction: 0xb3b8fbc7 │ │ │ │ + @ instruction: 0xb3b8fbe1 │ │ │ │ svclt 0x000c2e00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mrc2 0, 7, pc, cr2, cr3, {4} │ │ │ │ + @ instruction: 0xff06f093 │ │ │ │ andscs r9, r2, #16, 22 @ 0x4000 │ │ │ │ - blx 0x1209fe │ │ │ │ + blx 0x12099e │ │ │ │ vhsub.s8 d31, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf806f098 │ │ │ │ + @ instruction: 0xf81af098 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - blx 0xffb4cf94 │ │ │ │ + blx 0xff74cf34 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - ldrtmi pc, [r9], -r5, ror #21 @ │ │ │ │ + @ instruction: 0x4639fad5 │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xff8ccfa8 │ │ │ │ + blx 0xff4ccf48 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4622fadb │ │ │ │ + strtmi pc, [r2], -fp, asr #21 │ │ │ │ @ instruction: 0x46039c11 │ │ │ │ ldrtmi r9, [r1], -r4, lsl #8 │ │ │ │ strtmi r9, [r8], -pc, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strhi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff56f0a6 │ │ │ │ + @ instruction: 0xff6af0a6 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ stcvs 6, cr4, [r1, #-40] @ 0xffffffd8 │ │ │ │ svceq 0x001b694b │ │ │ │ ldrlt sp, [r0, #-77]! @ 0xffffffb3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ - b 0x11692d8 │ │ │ │ + b 0x1169278 │ │ │ │ ldmibvs r3, {r2, r7, sl} │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ strmi r6, [r4], fp, lsl #23 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mcrrvs 0, 4, sp, fp, cr0 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ strls sp, [r1], #-44 @ 0xffffffd4 │ │ │ │ strcs r2, [r7], #-262 @ 0xfffffefa │ │ │ │ ldmdavs r3, {r5, r6, r9, sl, lr}^ │ │ │ │ strls r6, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - mvneq pc, #78643200 @ 0x4b00000 │ │ │ │ + cmnpeq sp, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ andcc lr, r4, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xff5cf7ff │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strls fp, [r1], #-3376 @ 0xfffff2d0 │ │ │ │ @ instruction: 0xf64b2106 │ │ │ │ - vsubw.s8 q8, q8, d13 │ │ │ │ + vorr.i32 d16, #3328 @ 0x00000d00 │ │ │ │ ldmdavs r4, {r3, r8, r9}^ │ │ │ │ movwls r9, #12546 @ 0x3102 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ movwmi lr, #14802 @ 0x39d2 │ │ │ │ strls r6, [r0], #-2386 @ 0xfffff6ae │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -129935,45 +129911,45 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r1, lsl #13 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xacd0e4 │ │ │ │ + blx 0x6cd084 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x9cd0ec │ │ │ │ + blx 0x5cd08c │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ orrslt r2, r0, #0 │ │ │ │ @ instruction: 0xf8d96923 │ │ │ │ - blcs 0xd72c0 │ │ │ │ + blcs 0xd7260 │ │ │ │ ldcvs 0, cr13, [r3], {68} @ 0x44 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xd12e421a │ │ │ │ @ instruction: 0xf00b4648 │ │ │ │ - mvnlt pc, r7, ror #21 │ │ │ │ + mvnlt pc, r1, lsl #22 │ │ │ │ @ instruction: 0xf6406923 │ │ │ │ @ instruction: 0xf64072e6 │ │ │ │ - blcs 0xed8fc │ │ │ │ + blcs 0xed89c │ │ │ │ ldrmi fp, [r1], r8, lsl #30 │ │ │ │ - mrc2 0, 0, pc, cr0, cr3, {4} │ │ │ │ + mcr2 0, 1, pc, cr4, cr3, {4} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - strls pc, [r2, -r9, lsr #30] │ │ │ │ + smuadxls r2, sp, pc @ │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strtmi r6, [r8], -r3, ror #17 │ │ │ │ strbmi r9, [r3], -r1, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr6, {5} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr6, {5} │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06d383f0 │ │ │ │ andcs sp, r0, sp, asr #11 │ │ │ │ @@ -129996,32 +129972,32 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r4, r1, lsl #13 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4615 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9aef7e0 │ │ │ │ + @ instruction: 0xf99ef7e0 │ │ │ │ stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9aaf7e0 │ │ │ │ + @ instruction: 0xf99af7e0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ biclt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andne lr, r1, #212, 18 @ 0x350000 │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r2], sl, lsl #6 │ │ │ │ @ instruction: 0xb1add416 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #22 │ │ │ │ strbmi sp, [r8], -lr, lsl #8 │ │ │ │ - blx 0x1acb2c8 │ │ │ │ + blx 0xfe14b268 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r4, r0 │ │ │ │ @@ -130029,38 +130005,38 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ movwcc r6, #10274 @ 0x2822 │ │ │ │ @ instruction: 0xf1c3d42f │ │ │ │ stmdbcs r1, {r5, r8} │ │ │ │ - blx 0x946788 │ │ │ │ + blx 0x946728 │ │ │ │ @ instruction: 0xf009f903 │ │ │ │ teqlt r3, #49152 @ 0xc000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bvc 0xff5ccbec │ │ │ │ + bvc 0xff5ccb8c │ │ │ │ andsmi r4, r0, r8, asr #1 │ │ │ │ @ instruction: 0xf7e06020 │ │ │ │ - stmiavs r2!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bcs 0xe0b10 │ │ │ │ + bcs 0xe0ab0 │ │ │ │ ldrmi fp, [sl], r8, lsl #30 │ │ │ │ - stc2l 0, cr15, [r6, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2l 0, cr15, [sl, #-588]! @ 0xfffffdb4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ pkhtbmi r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - @ instruction: 0x4630fe7f │ │ │ │ + @ instruction: 0x4630fe93 │ │ │ │ @ instruction: 0x46224653 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a68800 │ │ │ │ - andcs pc, r1, r1, lsr #27 │ │ │ │ + @ instruction: 0x2001fdb5 │ │ │ │ @ instruction: 0xf780e7b6 │ │ │ │ - svclt 0x0000ff75 │ │ │ │ + svclt 0x0000ffa5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #26 │ │ │ │ @ instruction: 0xf414699c │ │ │ │ andsle r0, r1, r0, ror r4 │ │ │ │ @@ -130074,60 +130050,60 @@ │ │ │ │ stmiavs lr!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, r8, r1, lsl #28 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf093d051 │ │ │ │ - vmla.f32 d31, d7, d15 │ │ │ │ + vmla.f32 d31, d7, d19 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ svclt 0x0070ee1d │ │ │ │ strvc pc, [r8, sl, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - @ instruction: 0xf093fe31 │ │ │ │ - pkhtbmi pc, r0, r9, asr #25 @ │ │ │ │ - stc2 0, cr15, [r2], #588 @ 0x24c │ │ │ │ + @ instruction: 0xf093fe45 │ │ │ │ + strmi pc, [r0], sp, ror #25 │ │ │ │ + ldc2 0, cr15, [r6], #588 @ 0x24c │ │ │ │ @ instruction: 0xf0934682 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r2], -r3, lsl #6 │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xf974f7e0 │ │ │ │ + @ instruction: 0xf964f7e0 │ │ │ │ @ instruction: 0x46394b19 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldmdavs r8!, {r8, r9, ip, pc} │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf0944452 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - blmi 0x4cd97c │ │ │ │ + blmi 0x4cd8dc │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x117418 │ │ │ │ + bl 0x1173b8 │ │ │ │ movwls r0, #777 @ 0x309 │ │ │ │ - bl 0x1294f4 │ │ │ │ + bl 0x129494 │ │ │ │ strmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7e04632 │ │ │ │ - andcs pc, r1, r1, lsl #19 │ │ │ │ + andcs pc, r1, r1, ror r9 @ │ │ │ │ svclt 0x0000e79f │ │ │ │ - addeq r0, r8, r4, lsl #23 │ │ │ │ - addeq r0, r8, sl, asr fp │ │ │ │ + addeq r0, r8, r4, ror #23 │ │ │ │ + @ instruction: 0x00880bba │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130143,103 +130119,103 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf964f00b │ │ │ │ + @ instruction: 0xf97ef00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640fc8f │ │ │ │ + @ instruction: 0xf640fca3 │ │ │ │ ldrdls r7, [r2], -r4 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fdab │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fdbf │ │ │ │ + ldmdavs r9!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - @ instruction: 0x4633fd1b │ │ │ │ + ldrtmi pc, [r3], -pc, lsr #26 @ │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ vmax.s8 q10, q4, q0 │ │ │ │ vqdmlsl.s , d0, d0[4] │ │ │ │ - @ instruction: 0xf0980794 │ │ │ │ - @ instruction: 0xf093ffef │ │ │ │ - strmi pc, [r2], sp, lsl #24 │ │ │ │ - stc2 0, cr15, [sl], {147} @ 0x93 │ │ │ │ + @ instruction: 0xf0990794 │ │ │ │ + @ instruction: 0xf093f803 │ │ │ │ + strmi pc, [r2], r1, lsr #24 │ │ │ │ + ldc2 0, cr15, [lr], {147} @ 0x93 │ │ │ │ @ instruction: 0xf0934681 │ │ │ │ - stmdavs r9!, {r0, r1, r2, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04683 │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #17 @ │ │ │ │ + @ instruction: 0x4632f87f │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e04648 │ │ │ │ - ldrbmi pc, [r9], -r9, lsl #17 @ │ │ │ │ + @ instruction: 0x4659f879 │ │ │ │ @ instruction: 0xf0994650 │ │ │ │ - blmi 0xe8e144 │ │ │ │ + blmi 0xe8e134 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r9, ip, pc}^ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x461a6838 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - @ instruction: 0x4659f8f7 │ │ │ │ + ldrbmi pc, [r9], -r7, ror #17 @ │ │ │ │ andscs r4, r0, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf84ef098 │ │ │ │ - bls 0x1621f8 │ │ │ │ + @ instruction: 0xf862f098 │ │ │ │ + bls 0x162198 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x1258ac │ │ │ │ + bl 0x12584c │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136574 │ │ │ │ + bl 0x136514 │ │ │ │ strtmi r0, [r2], #-779 @ 0xfffffcf5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0x84b7ca │ │ │ │ + blx 0xd4b76a │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ - @ instruction: 0xf8daf7e0 │ │ │ │ + @ instruction: 0xf8caf7e0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xff4cb7f0 │ │ │ │ + blx 0xff9cb790 │ │ │ │ vmovls.32 d3[0], r4 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125964 │ │ │ │ + bl 0x125904 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x1365ac │ │ │ │ + bl 0x13654c │ │ │ │ strtmi r0, [r2], #-778 @ 0xfffffcf6 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0x14b802 │ │ │ │ + blx 0x64b7a2 │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf8bef7e0 │ │ │ │ + @ instruction: 0xf8aef7e0 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - blmi 0x44d61c │ │ │ │ + blmi 0x44d60c │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldmdbne sl, {r0, r9, ip, pc} │ │ │ │ andls r4, r0, #1258291200 @ 0x4b000000 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffacb834 │ │ │ │ + blx 0xfffcb7d4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ strbmi r2, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf8a4f7e0 │ │ │ │ + @ instruction: 0xf894f7e0 │ │ │ │ svclt 0x0000e759 │ │ │ │ - addeq r0, r8, r0, asr #20 │ │ │ │ - addeq r0, r8, r2, lsl #20 │ │ │ │ - addeq r0, r8, sl, asr #19 │ │ │ │ - umulleq r0, r8, r2, r9 │ │ │ │ + addeq r0, r8, r0, lsr #21 │ │ │ │ + addeq r0, r8, r2, ror #20 │ │ │ │ + addeq r0, r8, sl, lsr #20 │ │ │ │ + strdeq r0, [r8], r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130255,106 +130231,106 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf884f00b │ │ │ │ + @ instruction: 0xf89ef00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640fbaf │ │ │ │ + @ instruction: 0xf640fbc3 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fccb │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fcdf │ │ │ │ + ldmdavs r9!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - @ instruction: 0x4633fc3b │ │ │ │ + ldrtmi pc, [r3], -pc, asr #24 @ │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ strbmi r4, [pc], -r0, asr #12 │ │ │ │ - @ instruction: 0xff12f098 │ │ │ │ - blx 0xccb8f2 │ │ │ │ + @ instruction: 0xff26f098 │ │ │ │ + blx 0x11cb892 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r3], r2, lsl #6 │ │ │ │ - @ instruction: 0xffb8f7df │ │ │ │ + @ instruction: 0xffa8f7df │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vshr.s64 q10, q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-148 @ 0xffffff6c │ │ │ │ andls r6, r2, #1769472 @ 0x1b0000 │ │ │ │ - bl 0x125a10 │ │ │ │ - bl 0x1102f8 │ │ │ │ + bl 0x1259b0 │ │ │ │ + bl 0x110298 │ │ │ │ strbmi r0, [sl], #-264 @ 0xfffffef8 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x1b4b930 │ │ │ │ - blx 0x4cb932 │ │ │ │ + blx 0x204b8d0 │ │ │ │ + blx 0x9cb8d2 │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r2], r2, lsl #6 │ │ │ │ - @ instruction: 0xff98f7df │ │ │ │ + @ instruction: 0xff88f7df │ │ │ │ @ instruction: 0x46494b34 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ ldmpl r2, {}^ @ │ │ │ │ vmlaeq.f64 d14, d10, d2 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrbtmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0x144b968 │ │ │ │ + blx 0x194b908 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0972210 │ │ │ │ - ldrbmi pc, [sl], -r9, lsl #30 @ │ │ │ │ + uadd16mi pc, sl, sp @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - stc2l 0, cr15, [r6, #604]! @ 0x25c │ │ │ │ + ldc2l 0, cr15, [sl, #604]! @ 0x25c │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4658461a │ │ │ │ - @ instruction: 0xff74f7df │ │ │ │ - bls 0x1223c8 │ │ │ │ + @ instruction: 0xff64f7df │ │ │ │ + bls 0x122368 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ @ instruction: 0xf8cd0000 │ │ │ │ ldmpl r2, {r2, r3, ip, pc}^ │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf094461a │ │ │ │ - @ instruction: 0xf093fa29 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf093fa3d │ │ │ │ + stmdavs r9!, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7df4681 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7df2302 │ │ │ │ - blmi 0x58f6f4 │ │ │ │ + blmi 0x58f654 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ stmdbls r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x165ad8 │ │ │ │ + bl 0x165a78 │ │ │ │ andls r0, r1, #8, 4 @ 0x80000000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ ldrmi r4, [sl], -fp, asr #8 │ │ │ │ @ instruction: 0xf0946808 │ │ │ │ - strbmi pc, [r9], -fp, lsl #20 @ │ │ │ │ + @ instruction: 0x4649fa1f │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - mcr2 0, 6, pc, cr6, cr7, {4} @ │ │ │ │ + mrc2 0, 6, pc, cr10, cr7, {4} │ │ │ │ @ instruction: 0x4649465a │ │ │ │ @ instruction: 0xf0974648 │ │ │ │ - stmdavs r9!, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7df4648 │ │ │ │ - @ instruction: 0xe752ffbd │ │ │ │ - umulleq r0, r8, lr, r8 │ │ │ │ - addeq r0, r8, r6, ror #16 │ │ │ │ - addeq r0, r8, lr, lsl r8 │ │ │ │ - ldrdeq r0, [r8], sl │ │ │ │ + ldrb pc, [r2, -sp, lsr #31] @ │ │ │ │ + strdeq r0, [r8], lr │ │ │ │ + addeq r0, r8, r6, asr #17 │ │ │ │ + addeq r0, r8, lr, ror r8 │ │ │ │ + addeq r0, r8, sl, lsr r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ tstcs r0, #180, 20 @ 0xb4000 │ │ │ │ orrvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ andmi fp, fp, sl, lsl #1 │ │ │ │ @@ -130374,29 +130350,29 @@ │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ mvnhi pc, #0 │ │ │ │ orrhi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ rschi pc, r2, #1 │ │ │ │ subshi pc, r7, #64, 4 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - addshi pc, r9, #1 │ │ │ │ + addshi pc, r8, #1 │ │ │ │ strhi pc, [lr, #-512]! @ 0xfffffe00 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ rscshi pc, fp, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ rschi pc, r3, #1 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xff9cf7fc │ │ │ │ - blcs 0x176484 │ │ │ │ + @ instruction: 0xff94f7fc │ │ │ │ + blcs 0x176424 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - subs pc, r5, sp, lsr #20 │ │ │ │ + subs pc, r5, r5, lsr #20 │ │ │ │ vrshr.s8 d18, d0, #1 │ │ │ │ addsmi r2, r3, #128, 4 │ │ │ │ @ instruction: 0xf011d14f │ │ │ │ @ instruction: 0xf0400280 │ │ │ │ addeq r8, lr, #-1073741819 @ 0xc0000005 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ @@ -130426,18 +130402,18 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe3cd8ec │ │ │ │ + blx 0xfe1cd88c │ │ │ │ svcge 0x0004e008 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff88f7fc │ │ │ │ + @ instruction: 0xff80f7fc │ │ │ │ @ instruction: 0xf14001e4 │ │ │ │ @ instruction: 0x200082be │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, r6, r4, asr #32 │ │ │ │ tstcs r0, sl │ │ │ │ @@ -130453,91 +130429,91 @@ │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b38159 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ vmax.s8 q4, q0, q3 │ │ │ │ @ instruction: 0xf5b38207 │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ vhadd.s8 d8, d0, d15 │ │ │ │ - blcs 0x10b1224 │ │ │ │ + blcs 0x10b11c4 │ │ │ │ strhi pc, [r3], r1 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ ldrbhi pc, [r6], -r1 @ │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xff26f7fc │ │ │ │ + @ instruction: 0xff1ef7fc │ │ │ │ @ instruction: 0xf8d59a07 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ ldrbhi pc, [r0, #258] @ 0x102 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x8f9ac @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x8f94c @ │ │ │ │ ldrbeq r2, [r8, #1034] @ 0x40a │ │ │ │ @ instruction: 0xf649d5b7 │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x150688 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x150628 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #5 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d24400 │ │ │ │ @ instruction: 0xf8d23200 │ │ │ │ @ instruction: 0xf7fc2210 │ │ │ │ - sbfx pc, r3, #18, #8 │ │ │ │ + str pc, [r7, fp, asr #18]! │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vcgt.s8 d8, d0, d24 │ │ │ │ @ instruction: 0xf5b380e1 │ │ │ │ @ instruction: 0xf0016f00 │ │ │ │ vcge.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b38372 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ vcge.s8 d8, d0, d0 │ │ │ │ @ instruction: 0xf5b38518 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ vcge.s8 d8, d17, d12 │ │ │ │ - blcs 0xafbdc │ │ │ │ + blcs 0xafb78 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf518 │ │ │ │ + blls 0x2cf498 │ │ │ │ addle r2, r0, r3, lsl #22 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbccs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf950f7f7 │ │ │ │ + @ instruction: 0xf948f7f7 │ │ │ │ biceq lr, pc, r8, ror r7 @ │ │ │ │ andhi pc, r7, #64, 2 │ │ │ │ orrcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1719c0 │ │ │ │ + blcs 0x171960 │ │ │ │ strhi pc, [lr, r0]! │ │ │ │ @ instruction: 0xf44f2b01 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ - b 0x150660 │ │ │ │ + b 0x150600 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b38778 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ vand q4, q1, │ │ │ │ @ instruction: 0xf5b38181 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ vhsub.s8 d8, d18, d13 │ │ │ │ @ instruction: 0xf5b383f3 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ vhsub.s8 d8, d3, d30 │ │ │ │ - blcs 0xfe0b1514 │ │ │ │ + blcs 0xfe0b14b4 │ │ │ │ sbchi pc, pc, #4 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ orrhi pc, r6, #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ vmax.f32 , q4, │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ ldr r2, [r7, -r1]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ @@ -130545,15 +130521,15 @@ │ │ │ │ @ instruction: 0xf5b381ff │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ vhadd.s8 d8, d0, d6 │ │ │ │ @ instruction: 0xf5b385de │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b387df │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xb19d4 │ │ │ │ + blcs 0xb1974 │ │ │ │ svcge 0x0019f47f │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -130562,46 +130538,46 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q10, d16, d1[4] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f79308 │ │ │ │ - @ instruction: 0xe6f9f97d │ │ │ │ + @ instruction: 0xe6f9f975 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vhadd.s8 d8, d16, d29 │ │ │ │ + vhadd.s8 d8, d16, d28 │ │ │ │ vst4.32 {d24-d27}, [pc :128], r4 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r7, r0]! @ │ │ │ │ + strbhi pc, [r6, r0]! @ │ │ │ │ mvnhi pc, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ cmnphi sl, r1 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fc5401 │ │ │ │ - stmdbge r4, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ ldrthi pc, [sl], -r2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 6, cr8, [r1], {47} @ 0x2f │ │ │ │ @ instruction: 0xf648bf15 │ │ │ │ - @ instruction: 0xf6491205 │ │ │ │ - vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf64902cd │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f70208 │ │ │ │ - ssat pc, #28, r3, lsl #17 @ │ │ │ │ + ldrt pc, [fp], fp, lsl #17 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vcge.s8 d8, d16, d5 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130613,21 +130589,21 @@ │ │ │ │ vst1.8 {d24-d27}, [pc], r4 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf338 │ │ │ │ + blls 0x2cf2b8 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - pkhtb pc, r7, pc, asr #16 @ │ │ │ │ + pkhtb pc, r7, r7, asr #16 @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ strbhi pc, [sl, #1]! @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b3 │ │ │ │ strbhi pc, [r0], #1 @ │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ @@ -130635,66 +130611,66 @@ │ │ │ │ ldrbhi pc, [r3], r1 @ │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ ldrthi pc, [r4], -r1 @ │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fdc9 │ │ │ │ + @ instruction: 0xf8d5fdc1 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0bb0 │ │ │ │ + blcs 0xb0b50 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - movwmi pc, #50761 @ 0xc649 @ │ │ │ │ + bicscc pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbpl pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ + ldrpl pc, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8acf7fc │ │ │ │ + @ instruction: 0xf8a4f7fc │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r7, r0]! @ │ │ │ │ + strbhi pc, [r6, r0]! @ │ │ │ │ sbchi pc, r9, #0, 4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.32 {d24-d27}, [pc :64], r3 │ │ │ │ vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ rsbshi pc, r4, r1 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - blcs 0xb68f0 │ │ │ │ + ldc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + blcs 0xb6890 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + rsbsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xfff6f7f6 │ │ │ │ + @ instruction: 0xffeef7f6 │ │ │ │ @ instruction: 0xf5b3e61e │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - vhadd.s8 d8, d0, d8 │ │ │ │ + vhadd.s8 d8, d0, d7 │ │ │ │ @ instruction: 0xf5b38307 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38021 │ │ │ │ + @ instruction: 0xf5b38020 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xafd44 │ │ │ │ + blcs 0xafce0 │ │ │ │ mcrge 4, 0, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xe601ffd9 │ │ │ │ + @ instruction: 0xe601ffd1 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vqsub.s8 d8, d16, d0 │ │ │ │ vst2.16 {d24-d27}, [pc], r4 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130703,71 +130679,71 @@ │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf1d0 │ │ │ │ + blls 0x2cf150 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - ldrb pc, [r3, #4011] @ 0xfab @ │ │ │ │ + ldrb pc, [r3, #4003] @ 0xfa3 @ │ │ │ │ svcvs 0x00a8f5b3 │ │ │ │ @ instruction: 0x83a3f001 │ │ │ │ ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0088f5b3 │ │ │ │ ldrhi pc, [r7, #-1] │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ ldrbthi pc, [r1], #1 @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fd1d │ │ │ │ + @ instruction: 0xf8d5fd15 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0f08 │ │ │ │ + blcs 0xb0ea8 │ │ │ │ ldcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strmi pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrbcc pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8d0f7fc │ │ │ │ + @ instruction: 0xf8c8f7fc │ │ │ │ @ instruction: 0xf5b3e59e │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ vqrshl.s8 q4, , q0 │ │ │ │ @ instruction: 0xf5b38397 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ @ instruction: 0xf5b384ac │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ @ instruction: 0xf5b3848b │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ strtmi sl, [r1], -ip, lsl #27 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xb0cdc │ │ │ │ + bcs 0xb0c7c │ │ │ │ ldclge 4, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ - andcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + sbcsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xffcef7fb │ │ │ │ + @ instruction: 0xffc6f7fb │ │ │ │ stceq 5, cr14, [lr], {110} @ 0x6e │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf006084a │ │ │ │ tstmi lr, #16, 12 @ 0x1000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ movwls sl, #20228 @ 0x4f04 │ │ │ │ @@ -130775,33 +130751,33 @@ │ │ │ │ stmiaeq fp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r9], -sl, lsl #6 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ movwls r9, #30216 @ 0x7608 │ │ │ │ - mcr2 7, 2, pc, cr0, cr9, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr9, {7} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ae13 │ │ │ │ @ instruction: 0xf5b36374 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ strtmi sl, [r1], -r2, ror #26 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - @ instruction: 0xf8d5fcc7 │ │ │ │ + @ instruction: 0xf8d5fcbf │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ ldcge 5, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf6499c07 │ │ │ │ - vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0x46390233 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8523024 │ │ │ │ @ instruction: 0xf7fc2024 │ │ │ │ - str pc, [fp, #-2367]! @ 0xfffff6c1 │ │ │ │ + str pc, [fp, #-2359]! @ 0xfffff6c9 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 q4, q8, q4 │ │ │ │ vst3.32 {d24-d26}, [pc] │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130824,82 +130800,82 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - strbt pc, [sp], #3953 @ 0xf71 @ │ │ │ │ + strbt pc, [sp], #3945 @ 0xf69 @ │ │ │ │ vmlsl.u8 q8, d4, d19 │ │ │ │ @ instruction: 0xf0031940 │ │ │ │ @ instruction: 0xf1b8080f │ │ │ │ svclt 0x008c0f0b │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0x90b64 │ │ │ │ - ldrhi pc, [sl, #64]! @ 0x40 │ │ │ │ + blcs 0x90b04 │ │ │ │ + ldrhi pc, [r9, #64]! @ 0x40 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ - vorr.i32 d21, #83886080 @ 0x05000000 │ │ │ │ + vabdl.s8 q10, d16, d21 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ ldrbeq r3, [sl, #200] @ 0xc8 │ │ │ │ stclge 5, cr15, [sp], {127} @ 0x7f │ │ │ │ stceq 13, cr6, [r6], #172 @ 0xac │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldcvs 3, cr4, [fp], {22} │ │ │ │ svceq 0x000ef013 │ │ │ │ ldrbteq sp, [r3], r2, lsl #2 │ │ │ │ - ldcge 5, cr15, [pc], #252 @ 0x900a0 │ │ │ │ - bne 0xfe0cceb8 │ │ │ │ + ldcge 5, cr15, [pc], #252 @ 0x90040 │ │ │ │ + bne 0xfe0cce58 │ │ │ │ svceq 0x0006ea1a │ │ │ │ ldcge 4, cr15, [r9], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - bleq 0x98eba8 │ │ │ │ + bleq 0x98eb08 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ @ instruction: 0xf0040370 │ │ │ │ @ instruction: 0xf1ba000f │ │ │ │ - b 0x1153bd4 │ │ │ │ - b 0x1450bd8 │ │ │ │ + b 0x1153b74 │ │ │ │ + b 0x1450b78 │ │ │ │ @ instruction: 0xf0004054 │ │ │ │ strbmi r0, [sl], -r0, lsl #1 │ │ │ │ - b 0x10a18e8 │ │ │ │ + b 0x10a1888 │ │ │ │ svclt 0x000c0003 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf884f7cc │ │ │ │ + @ instruction: 0xf894f7cc │ │ │ │ strmi r4, [r0], sl, lsr #12 │ │ │ │ andcs r4, r3, r9, lsl #13 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ ldrmi r8, [r8, r0, lsl #18]! │ │ │ │ stmdage r4, {r2, r4, r6, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff24dffe │ │ │ │ + blx 0xff04df9e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andspl pc, sp, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr10, cr6, {7} │ │ │ │ + mrc2 7, 2, pc, cr2, cr6, {7} │ │ │ │ stmdage r4, {r1, r7, sl, sp, lr, pc} │ │ │ │ - blx 0xffece014 │ │ │ │ + blx 0xffd4dfb4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcsne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr14, cr6, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr6, {7} @ │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfec4e02e │ │ │ │ - blcs 0x176c60 │ │ │ │ - stclge 4, cr15, [pc], #-252 @ 0x8ff48 │ │ │ │ + blx 0xfea4dfce │ │ │ │ + blcs 0x176c00 │ │ │ │ + stclge 4, cr15, [pc], #-252 @ 0x8fee8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ + mrc2 7, 1, pc, cr6, cr6, {7} │ │ │ │ vst3.16 {d30-d32}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ strhi pc, [r4], -r2 │ │ │ │ addshi pc, r4, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ @@ -130924,32 +130900,32 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 5, pc, cr8, cr6, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr0, cr6, {7} @ │ │ │ │ @ instruction: 0xf5b3e424 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ vhadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b381bf │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ @ instruction: 0xf5b38735 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ @ instruction: 0xf5b3871f │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r4, {r1, r4, sl, fp, sp, pc} │ │ │ │ - blx 0x134e0f6 │ │ │ │ - blcs 0x176d28 │ │ │ │ + blx 0x114e096 │ │ │ │ + blcs 0x176cc8 │ │ │ │ stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2l 7, cr15, [sl, #984] @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r2, #984] @ 0x3d8 │ │ │ │ vst3.8 {d30-d32}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ adchi pc, r1, r3 │ │ │ │ sbcshi pc, sp, #0, 4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ @@ -130970,16 +130946,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 2, pc, cr12, cr6, {7} @ │ │ │ │ - bllt 0xff2ce190 │ │ │ │ + mcr2 7, 2, pc, cr4, cr6, {7} @ │ │ │ │ + bllt 0xff2ce130 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428b │ │ │ │ vcge.s8 q4, q8, │ │ │ │ vst2.32 {d24-d27}, [pc], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130993,15 +130969,15 @@ │ │ │ │ ldrbthi pc, [r6], #-2 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.16 {d24-d26}, [pc], lr │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0xfe78d3e8 │ │ │ │ + blge 0xfe78d388 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -131009,324 +130985,324 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffdff │ │ │ │ + @ instruction: 0xf7fffdf7 │ │ │ │ @ instruction: 0xf44fbb7b │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r1], #0 @ │ │ │ │ + ldrbthi pc, [r0], #0 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256] │ │ │ │ + vst3.32 {d24-d26}, [pc :256], lr │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0x1a0d454 │ │ │ │ + blge 0x1a0d3f4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1dce250 │ │ │ │ + blx 0x1c4e1f0 │ │ │ │ @ instruction: 0xf53f02a4 │ │ │ │ - blls 0x2bafe0 │ │ │ │ + blls 0x2baf80 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ stcvs 1, cr8, [fp, #-644]! @ 0xfffffd7c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 4, 5, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98e8c │ │ │ │ - blge 0x138d388 │ │ │ │ + blcs 0x98e2c │ │ │ │ + blge 0x138d328 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andpl pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + adcmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 7, cr15, [sl, #-984] @ 0xfffffc28 │ │ │ │ - bllt 0x114e29c │ │ │ │ + ldc2 7, cr15, [r2, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0x114e23c │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - strbthi pc, [ip], #-0 @ │ │ │ │ + strbthi pc, [fp], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [r4], #-0 @ │ │ │ │ + strbhi pc, [r3], #-0 @ │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - blge 0xe0d4b4 │ │ │ │ + blge 0xe0d454 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x11ce2b0 │ │ │ │ + blx 0x104e250 │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ ldrhi pc, [pc, -r1, lsl #2]! │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 7, cr8, [fp, #-464]! @ 0xfffffe30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98eec │ │ │ │ - blge 0x78d3e8 │ │ │ │ + blcs 0x98e8c │ │ │ │ + blge 0x78d388 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subseq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + rscsvc pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ - bllt 0x54e2fc │ │ │ │ + stc2l 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ + bllt 0x54e29c │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ ldrbhi pc, [sp] @ │ │ │ │ svcvs 0x00c0f5b3 │ │ │ │ strbhi pc, [r8] @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - blge 0x20d514 │ │ │ │ + blge 0x20d4b4 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d18, d9, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcd1 │ │ │ │ + @ instruction: 0xf7fffcc9 │ │ │ │ vst1.64 {d27-d28}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [lr], #0 @ │ │ │ │ + strbhi pc, [sp], #0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256], r6 │ │ │ │ + vst3.32 {d24-d26}, [pc :256], r5 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff98d558 │ │ │ │ + bge 0xff98d4f8 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcaf │ │ │ │ + @ instruction: 0xf7fffca7 │ │ │ │ vst1.64 {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbthi pc, [r9], -r0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r1 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff10d59c │ │ │ │ + bge 0xff10d53c │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s q9, d0, d1[3] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffc8d │ │ │ │ + @ instruction: 0xf7fffc85 │ │ │ │ vst1.32 {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [pc, -r0] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.32 {d24,d26,d28}, [pc], r3 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfe88d5e0 │ │ │ │ + bge 0xfe88d580 │ │ │ │ addeq sl, lr, #4, 30 │ │ │ │ @ instruction: 0xf1014638 │ │ │ │ @ instruction: 0xf7fc8639 │ │ │ │ - strbteq pc, [r1], -r3, lsl #19 @ │ │ │ │ - bge 0xfe60d8f4 │ │ │ │ - blcs 0xf701c │ │ │ │ + @ instruction: 0x0661f97d │ │ │ │ + bge 0xfe60d894 │ │ │ │ + blcs 0xf6fbc │ │ │ │ movwhi pc, #8259 @ 0x2043 @ │ │ │ │ - blvs 0xfe72b8b0 │ │ │ │ + blvs 0xfe72b850 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [fp], r3 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x911d4 │ │ │ │ + blcc 0x91174 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #21 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fffc51 │ │ │ │ + @ instruction: 0xf7fffc49 │ │ │ │ @ instruction: 0xf5b3ba79 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ @ instruction: 0xf5b385b4 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b3859f │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8e2f7fc │ │ │ │ + @ instruction: 0xf8dcf7fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ - blt 0x18ce460 │ │ │ │ + ldc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ + blt 0x18ce400 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ strbhi pc, [r7], -r0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ ldrhi pc, [pc], -r0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - bge 0x158d678 │ │ │ │ + bge 0x158d618 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf962f7fc │ │ │ │ + @ instruction: 0xf95cf7fc │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ strhi pc, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 6, cr8, [fp, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 0, 13, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x990b0 │ │ │ │ - bge 0xf0d5ac │ │ │ │ + blcs 0x99050 │ │ │ │ + bge 0xf0d54c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcvc pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ + rsbvc pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ - blt 0xcce4c0 │ │ │ │ + stc2 7, cr15, [r0], {246} @ 0xf6 │ │ │ │ + blt 0xcce460 │ │ │ │ svcvs 0x0024f5b3 │ │ │ │ subhi pc, r6, #1 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ eorhi pc, r0, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - bge 0x98d6d8 │ │ │ │ + bge 0x98d678 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5f97f │ │ │ │ + @ instruction: 0xf8d5f977 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb247c │ │ │ │ - bge 0x58d5f8 │ │ │ │ - cmppmi ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + blcs 0xb241c │ │ │ │ + bge 0x58d598 │ │ │ │ + msrmi CPSR_s, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbpl pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ + ldrpl pc, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ - blt 0x14e51c │ │ │ │ + mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ + blt 0x14e4bc │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ rschi pc, r0, r1 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ sbchi pc, r4, r1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - mvneq pc, r1, asr r9 @ │ │ │ │ + mvneq pc, r9, asr #18 │ │ │ │ stmibge sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d2aa9e8 │ │ │ │ stmdavc r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 12, 0, r6, cr6, cr3, {0} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x1284978 │ │ │ │ + b 0x1284918 │ │ │ │ teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ubfxeq sl, sl, #19, #18 │ │ │ │ ldmibge r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xb7194 │ │ │ │ + blcs 0xb7134 │ │ │ │ eorshi pc, r5, r4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ ldmdbvs r3, {r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvc pc, [r1], #1607 @ 0x647 @ │ │ │ │ + ldrbvc pc, [r1], #-1607 @ 0xfffff9b9 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2cd69c │ │ │ │ - @ instruction: 0xf7df4630 │ │ │ │ - strmi pc, [r5], -r7, lsl #16 │ │ │ │ - @ instruction: 0xf7df4640 │ │ │ │ - strmi pc, [r6], -r3, lsl #16 │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe2cd63c │ │ │ │ + @ instruction: 0xf7de4630 │ │ │ │ + @ instruction: 0x4605fff7 │ │ │ │ + @ instruction: 0xf7de4640 │ │ │ │ + @ instruction: 0x4606fff3 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - tstpcs r0, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ + tstpcs r0, #956 @ p-variant is OBSOLETE @ 0x3bc │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ ldrtmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0a59300 │ │ │ │ - @ instruction: 0xf7fffb59 │ │ │ │ + @ instruction: 0xf7fffb6d │ │ │ │ @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0007f10 │ │ │ │ @ instruction: 0xf5b387c8 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ @ instruction: 0xf5b3879b │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ svcge 0x0004a99e │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - bls 0x28e9d8 │ │ │ │ + bls 0x28e958 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ setend le │ │ │ │ - bcs 0x13241c │ │ │ │ + bcs 0x1323bc │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strcs r3, [sl], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf57f05d9 │ │ │ │ @ instruction: 0xf649a98a │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x1512e4 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x151284 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf6494400 │ │ │ │ - vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d19, d16, d0[5] │ │ │ │ @ instruction: 0x46390433 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffb21 │ │ │ │ + @ instruction: 0xf7fffb19 │ │ │ │ @ instruction: 0xf5b3b975 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ @ instruction: 0xf5b38110 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b380ed │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ strtmi sl, [r1], -r8, ror #18 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8c4f7fc │ │ │ │ + @ instruction: 0xf8bcf7fc │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x250e00 │ │ │ │ + bls 0x250da0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strbhi pc, [r5, r1, lsl #2]! @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf649a958 │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s q10, d0, d0[1] │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmov.i32 q10, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d20, q0, q10 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffc79 │ │ │ │ + @ instruction: 0xf7fffc71 │ │ │ │ @ instruction: 0xf5b3b947 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b38285 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b38260 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1110af8 │ │ │ │ + b 0x1110a98 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6484313 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffb9f │ │ │ │ + @ instruction: 0xf7fffb97 │ │ │ │ vst2.8 {d27,d29}, [pc :64], fp │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbhi pc, [ip, #2] @ │ │ │ │ - ldrbhi pc, [pc, #512]! @ 0x90900 @ │ │ │ │ + ldrbhi pc, [pc, #512]! @ 0x908a0 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vqrshl.s8 d8, d1, d18 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r3 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -131345,15 +131321,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x184e746 │ │ │ │ + blx 0x164e6e6 │ │ │ │ ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -131380,15 +131356,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x6ce7d2 │ │ │ │ + blx 0x4ce772 │ │ │ │ ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d27}, [pc] │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -131403,15 +131379,15 @@ │ │ │ │ eorsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r3, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0xffb4e82c │ │ │ │ + blx 0xff94e7cc │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ orrshi pc, r8, r2 │ │ │ │ tstphi r7, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ msrhi SPSR_fsc, r2 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ @@ -131427,15 +131403,15 @@ │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa5307 │ │ │ │ - @ instruction: 0xf7fffee3 │ │ │ │ + @ instruction: 0xf7fffedb │ │ │ │ vst2.8 {d27-d28}, [pc :256], r7 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ rsbshi pc, sl, #2 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ @@ -131446,54 +131422,54 @@ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24-d27}, [pc :64], sl │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r4, -r4, asr #7] │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #32, 14 @ 0x800000 │ │ │ │ + strmi pc, [r4, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #32, 14 @ 0x800000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ orrhi pc, r1, r3, asr #32 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vsubw.s8 q8, q0, d5 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vmlal.s q11, d16, d1[4] │ │ │ │ strcs r0, [r3, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fb9707 │ │ │ │ - @ instruction: 0xf7fefd9d │ │ │ │ + @ instruction: 0xf7fefd95 │ │ │ │ @ instruction: 0xf5b3bfed │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ vrhadd.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c8 │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ vhsub.s8 d8, d17, d22 │ │ │ │ @ instruction: 0xf5b38448 │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ vrshl.s8 d8, d7, d2 │ │ │ │ - blcs 0xfe0b281c │ │ │ │ + blcs 0xfe0b27bc │ │ │ │ ldrhi pc, [r0, #-3]! │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ ldrhi pc, [r4], #3 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ vrecps.f32 , q12, │ │ │ │ vsubl.s8 , d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d8f43e │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf001400b │ │ │ │ @ instruction: 0xf5b382e9 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ @@ -131505,15 +131481,15 @@ │ │ │ │ @ instruction: 0xf0010c8b │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00b1f7fe │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vmull.u8 q8, d17, d14 │ │ │ │ @@ -131523,1021 +131499,1021 @@ │ │ │ │ stmiaeq r3!, {r0, r3, r4, r6, r7, r8, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ stmdaeq r3!, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x116ba7c │ │ │ │ + b 0x116ba1c │ │ │ │ @ instruction: 0xf0120801 │ │ │ │ - tstle r6, lr, lsl #30 │ │ │ │ - movweq lr, #31302 @ 0x7a46 │ │ │ │ - movweq lr, #35395 @ 0x8a43 │ │ │ │ - @ instruction: 0xf10106da │ │ │ │ - vsra.u64 d24, d31, #60 │ │ │ │ - @ instruction: 0xf1092901 │ │ │ │ - ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ - vqrdmulh.s d2, d1, d16 │ │ │ │ - @ instruction: 0x462881b7 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr9, {0} │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - b 0x12faafc │ │ │ │ - @ instruction: 0xf0920087 │ │ │ │ - strmi pc, [r5], -r5, lsl #28 │ │ │ │ - @ instruction: 0xf97cf092 │ │ │ │ - strmi r0, [r7], -r3, ror #12 │ │ │ │ - ldrhi pc, [lr, r2, asr #2]! │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf7de4631 │ │ │ │ - @ instruction: 0xf092fe1b │ │ │ │ - @ instruction: 0x4641f971 │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf7de4604 │ │ │ │ - blmi 0xff1102e4 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - orrsmi pc, ip, r7, asr #12 │ │ │ │ - orrseq pc, r4, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - vtst.8 , , q1 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ - smladls r2, r5, r4, r4 │ │ │ │ - ldmdavs fp, {r8, sl, ip, pc} │ │ │ │ - strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ - stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8a4f093 │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0x46204631 │ │ │ │ - mcr2 7, 3, pc, cr14, cr14, {6} @ │ │ │ │ - svclt 0x00ecf7fe │ │ │ │ - strbmi pc, [r9, r8, asr #12]! @ │ │ │ │ - ldreq pc, [r3, -r0, asr #5] │ │ │ │ - msrcc SPSR_fc, #72, 12 @ 0x4800000 │ │ │ │ - tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ - sadd16mi fp, pc, r8 @ │ │ │ │ - blt 0x120eaf0 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - svcge 0x0013f47e │ │ │ │ - @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0430 │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vmlal.s q11, d16, d1[2] │ │ │ │ - @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef8db │ │ │ │ - stmdage r4, {r0, r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [r8, #-1004]! @ 0xfffffc14 │ │ │ │ + tstle r5, lr, lsl #30 │ │ │ │ + movweq lr, #35399 @ 0x8a47 │ │ │ │ + @ instruction: 0x06da4333 │ │ │ │ + bichi pc, r0, r1, lsl #2 │ │ │ │ + stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + movweq pc, #4361 @ 0x1109 @ │ │ │ │ + blcs 0x8a1ae0 │ │ │ │ + @ instruction: 0x81b8f301 │ │ │ │ + @ instruction: 0xf0094628 │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + addeq lr, r7, r9, asr #20 │ │ │ │ + mrc2 0, 0, pc, cr10, cr2, {4} │ │ │ │ + @ instruction: 0xf0924605 │ │ │ │ + @ instruction: 0x0663f991 │ │ │ │ + @ instruction: 0xf1424607 │ │ │ │ + movwcs r8, #14271 @ 0x37bf │ │ │ │ + ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ + mcr2 7, 0, pc, cr12, cr14, {6} @ │ │ │ │ + @ instruction: 0xf986f092 │ │ │ │ + movwcs r4, #13889 @ 0x3641 │ │ │ │ + strmi r2, [r4], -r0, lsl #4 │ │ │ │ + mcr2 7, 0, pc, cr4, cr14, {6} @ │ │ │ │ + vnmla.f64 d4, d29, d1 │ │ │ │ + @ instruction: 0xf6472f70 │ │ │ │ + vsra.s64 d20, d12, #64 │ │ │ │ + ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ + ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + orrscs pc, r5, #192, 4 │ │ │ │ + ldrmi r4, [r5], #-1047 @ 0xfffffbe9 │ │ │ │ + strls r9, [r0, #-1794] @ 0xfffff8fe │ │ │ │ + ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ + andls r4, r1, #570425344 @ 0x22000000 │ │ │ │ + @ instruction: 0xf0936808 │ │ │ │ + movwcs pc, #14521 @ 0x38b9 @ │ │ │ │ + ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf7de4620 │ │ │ │ + @ instruction: 0xf7fefe5f │ │ │ │ + @ instruction: 0xf648bfed │ │ │ │ + vqshl.s64 d20, d17, #0 │ │ │ │ + @ instruction: 0xf6480713 │ │ │ │ + vbic.i32 d19, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf1b90313 │ │ │ │ + svclt 0x00180f00 │ │ │ │ + @ instruction: 0xf7ff461f │ │ │ │ + @ instruction: 0xf5b3ba46 │ │ │ │ + @ instruction: 0xf47e7f40 │ │ │ │ + stmdage r4, {r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + mcr2 7, 2, pc, cr4, cr11, {7} @ │ │ │ │ + blcs 0x1776c4 │ │ │ │ + svcge 0x000df43e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscscs pc, r1, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cef7f6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr6, cr14, {7} │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - mcr2 7, 0, pc, cr4, cr11, {7} @ │ │ │ │ - adceq r9, r2, #8, 22 @ 0x2000 │ │ │ │ - rschi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - stcvs 3, cr8, [fp, #-248]! @ 0xffffff08 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - mrrcvs 5, 0, r8, fp, cr13 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x9976c │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr11, cr14, {1} │ │ │ │ - @ instruction: 0x46284639 │ │ │ │ - rsbscc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf8aaf7f6 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr2, cr14, {7} │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2l 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ - adceq r9, r1, #8, 22 @ 0x2000 │ │ │ │ - adchi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - stcvs 3, cr8, [fp, #-752]! @ 0xfffffd10 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - mrrcvs 4, 15, r8, fp, cr13 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x997b4 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr7, cr14, {1} │ │ │ │ - @ instruction: 0x46284639 │ │ │ │ - rscne pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + subsvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf886f7f6 │ │ │ │ - mcrlt 7, 5, pc, cr14, cr14, {7} @ │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ - ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - adceq r9, r1, #8, 20 @ 0x8000 │ │ │ │ - orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ - eorhi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - bcs 0xfc660 │ │ │ │ - strhi pc, [r2], #66 @ 0x42 │ │ │ │ - blvs 0xfe72c09c │ │ │ │ + @ instruction: 0xf8d4f7f6 │ │ │ │ + svclt 0x0004f7fe │ │ │ │ + @ instruction: 0xf7fba804 │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf7f60205 │ │ │ │ + @ instruction: 0xf7fef8c7 │ │ │ │ + svcge 0x0004bef7 │ │ │ │ + @ instruction: 0xf7fb4638 │ │ │ │ + blls 0x2d02dc │ │ │ │ + setend be │ │ │ │ + blcs 0xf1678 │ │ │ │ + teqphi pc, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + blvs 0xfe72bf9c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [r6], r2 @ │ │ │ │ + strhi pc, [lr, #-2] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x919c0 │ │ │ │ + blcc 0x918c0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -ip, lsl #29 │ │ │ │ + @ instruction: 0x4639aedc │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef85b │ │ │ │ - svcge 0x0004be83 │ │ │ │ + @ instruction: 0xf7fef8a3 │ │ │ │ + svcge 0x0004bed3 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d026c │ │ │ │ + blls 0x2d0294 │ │ │ │ setend be │ │ │ │ - blcs 0xf1338 │ │ │ │ - msrhi SPSR_xc, #65 @ 0x41 │ │ │ │ - blvs 0xfe72c0e4 │ │ │ │ + blcs 0xf15c0 │ │ │ │ + @ instruction: 0x83bdf041 │ │ │ │ + blvs 0xfe72bfe4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strthi pc, [r4], #2 │ │ │ │ + ldrbthi pc, [lr], #2 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91a08 │ │ │ │ + blcc 0x91908 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -r8, ror #28 │ │ │ │ + @ instruction: 0x4639aeb8 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef837 │ │ │ │ - svcge 0x0004be5f │ │ │ │ + @ instruction: 0xf7fef87f │ │ │ │ + svcge 0x0004beaf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - stcvs 13, cr15, [fp, #-596]! @ 0xfffffdac │ │ │ │ - @ instruction: 0xf013695b │ │ │ │ - @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc5cc │ │ │ │ - blcs 0xdf884 │ │ │ │ - mcrge 6, 2, pc, cr15, cr14, {1} @ │ │ │ │ + @ instruction: 0xf8d5fdb7 │ │ │ │ + bls 0x29ce94 │ │ │ │ + vsubl.u8 q8, d19, d17 │ │ │ │ + @ instruction: 0xf1016380 │ │ │ │ + blcs 0xb1408 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr15, cr14, {1} │ │ │ │ + @ instruction: 0xf0422a01 │ │ │ │ + stcvs 4, cr8, [fp, #-524]! @ 0xfffffdf4 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + mrrcvs 6, 14, r8, fp, cr7 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x997a8 │ │ │ │ + mcrge 4, 4, pc, cr13, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsccs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf81ef7f6 │ │ │ │ - mcrlt 7, 2, pc, cr6, cr14, {7} @ │ │ │ │ - @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0294 │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef80d │ │ │ │ - stmdage r4, {r0, r2, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ - blcs 0x1778e4 │ │ │ │ - mcrge 4, 1, pc, cr13, cr14, {1} @ │ │ │ │ + andvc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xf854f7f6 │ │ │ │ + mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + stc2 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ + bichi pc, r3, r1, lsl #2 │ │ │ │ + @ instruction: 0xf0412b01 │ │ │ │ + stcvs 3, cr8, [fp, #-400]! @ 0xfffffe70 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + mrrcvs 4, 10, r8, fp, cr5 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x997f0 │ │ │ │ + mcrge 4, 3, pc, cr9, cr14, {1} @ │ │ │ │ + @ instruction: 0x46284639 │ │ │ │ + rsbspl pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xf830f7f6 │ │ │ │ + mcrlt 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + stc2 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + svcvs 0x0070f013 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr5, cr14, {1} │ │ │ │ + blcc 0xf783c │ │ │ │ + @ instruction: 0xf63e2b01 │ │ │ │ + @ instruction: 0x4639ae50 │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vmlal.s q9, d16, d1[4] │ │ │ │ + @ instruction: 0xf7f60205 │ │ │ │ + @ instruction: 0xf7fef817 │ │ │ │ + stmdage r4, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + blcs 0x177860 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr15, cr14, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xfffcf7f5 │ │ │ │ - mcrlt 7, 1, pc, cr4, cr14, {7} @ │ │ │ │ + subsvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xf806f7f6 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr14, {7} │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0250 │ │ │ │ + blls 0x2d01f4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vmlal.s q11, d16, d1[5] │ │ │ │ - @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffeb │ │ │ │ - svcge 0x0004be13 │ │ │ │ - @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d022c │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - ldrtmi sl, [r9], -sl, lsl #28 │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ - @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feffd9 │ │ │ │ - stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [r8, #-1004]! @ 0xfffffc14 │ │ │ │ + vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ + stmdage r4, {r0, r2, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + blcs 0x1778a4 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr13, cr14, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffccf7f5 │ │ │ │ - ldcllt 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ - vmlal.u8 q13, d4, d4 │ │ │ │ - @ instruction: 0xf7fb5401 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ - strbhi pc, [r8, #-1]! @ │ │ │ │ - @ instruction: 0xf0012c03 │ │ │ │ - stccs 5, cr8, [r1], {93} @ 0x5d │ │ │ │ - @ instruction: 0xf648bf15 │ │ │ │ - @ instruction: 0xf6480205 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ - vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ - @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffb1 │ │ │ │ - svcge 0x0004bdd9 │ │ │ │ - @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0x0664fc73 │ │ │ │ - ldclge 5, cr15, [r1, #248] @ 0xf8 │ │ │ │ - blcs 0x1779a4 │ │ │ │ - stclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ + adcvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xffe4f7f5 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr4, cr14, {7} │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + stc2l 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ + blcs 0x1778c8 │ │ │ │ + mcrge 4, 0, pc, cr11, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subeq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff9cf7f5 │ │ │ │ - stcllt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ - @ instruction: 0x0087f4b8 │ │ │ │ + sbcsvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + @ instruction: 0xffd2f7f5 │ │ │ │ + mcrlt 7, 0, pc, cr2, cr14, {7} @ │ │ │ │ + @ instruction: 0xf7fba804 │ │ │ │ + stmdbge r4, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7feffc5 │ │ │ │ + stmdage r4, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf0012c02 │ │ │ │ + stccs 5, cr8, [r3], {105} @ 0x69 │ │ │ │ + ldrbhi pc, [lr, #-1] @ │ │ │ │ + svclt 0x00152c01 │ │ │ │ + sbcvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + eorsne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + andseq pc, r3, #192, 4 │ │ │ │ + andseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xffaaf7f5 │ │ │ │ + ldcllt 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ + stc2l 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf53e0664 │ │ │ │ + blls 0x2bc468 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + ldrtmi sl, [r9], -lr, asr #27 │ │ │ │ + vmax.s8 d20, d8, d24 │ │ │ │ + vmlal.s q8, d0, d1[1] │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7feff95 │ │ │ │ + svclt 0x0000bdc5 │ │ │ │ + addeq pc, r7, sl, lsl r5 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcvs 12, cr15, [fp, #-996]! @ 0xfffffc1c │ │ │ │ + stcvs 12, cr15, [fp, #-964]! @ 0xfffffc3c │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc494 │ │ │ │ - blcs 0xdf9bc │ │ │ │ + blls 0x2bc434 │ │ │ │ + blcs 0xdf95c │ │ │ │ ldcge 6, cr15, [r3, #248]! @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff82f7f5 │ │ │ │ + @ instruction: 0xff7af7f5 │ │ │ │ stclt 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r6], -r5, asr #24 @ │ │ │ │ + @ instruction: 0x0666fc3f │ │ │ │ stcge 5, cr15, [r3, #248]! @ 0xf8 │ │ │ │ - blcs 0x177a00 │ │ │ │ - ldcge 4, cr15, [pc, #248] @ 0x90edc │ │ │ │ + blcs 0x1779a0 │ │ │ │ + ldcge 4, cr15, [pc, #248] @ 0x90e7c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff6ef7f5 │ │ │ │ + @ instruction: 0xff66f7f5 │ │ │ │ ldclt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0134 │ │ │ │ + blls 0x2d00b4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff5d │ │ │ │ + @ instruction: 0xf7feff55 │ │ │ │ stmdage r4, {r0, r2, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ @ instruction: 0xf53e0666 │ │ │ │ - blls 0x2bc420 │ │ │ │ + blls 0x2bc3c0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff49 │ │ │ │ + @ instruction: 0xf7feff41 │ │ │ │ stmdage r4, {r0, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ - blcs 0x177a6c │ │ │ │ + stc2 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + blcs 0x177a0c │ │ │ │ stclge 4, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addpl pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + subspl pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xff38f7f5 │ │ │ │ + @ instruction: 0xff30f7f5 │ │ │ │ stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d00c8 │ │ │ │ + blls 0x2d0048 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmov.i32 d23, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feff27 │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ stmdage r4, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + ldc2l 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addvs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff1af7f5 │ │ │ │ + @ instruction: 0xff12f7f5 │ │ │ │ stcllt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d008c │ │ │ │ + blls 0x2d000c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vrshr.s64 d22, d29, #64 │ │ │ │ + vsubl.s8 q11, d16, d5 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feff09 │ │ │ │ + @ instruction: 0xf7feff01 │ │ │ │ stmdage r4, {r0, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfea4eeb6 │ │ │ │ + blx 0xfe8cee56 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr12, cr5, {7} │ │ │ │ + mrc2 7, 7, pc, cr4, cr5, {7} │ │ │ │ stclt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 0x291b6c │ │ │ │ - blcs 0xa0f7c │ │ │ │ + bls 0x291b0c │ │ │ │ + blcs 0xa0f1c │ │ │ │ mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ ldcge 4, cr15, [r3, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf0422a01 │ │ │ │ stcvs 3, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99b20 │ │ │ │ + blcs 0x99ac0 │ │ │ │ stcge 4, cr15, [r1, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addsvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr0, cr5, {7} │ │ │ │ + mcr2 7, 6, pc, cr8, cr5, {7} @ │ │ │ │ ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfff8 │ │ │ │ - blcs 0xdfb44 │ │ │ │ - stclge 6, cr15, [pc], #248 @ 0x9103c │ │ │ │ + blls 0x2cff78 │ │ │ │ + blcs 0xdfae4 │ │ │ │ + stclge 6, cr15, [pc], #248 @ 0x90fdc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 5, pc, cr14, cr5, {7} │ │ │ │ + mrc2 7, 5, pc, cr6, cr5, {7} │ │ │ │ stcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r4], -r1, lsl #23 @ │ │ │ │ + @ instruction: 0x0664fb7b │ │ │ │ ldclge 5, cr15, [pc], {62} @ 0x3e │ │ │ │ - blcs 0x177b88 │ │ │ │ + blcs 0x177b28 │ │ │ │ ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addseq pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 5, pc, cr10, cr5, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr5, {7} @ │ │ │ │ ldcllt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cffac │ │ │ │ + blls 0x2cff2c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe99 │ │ │ │ + @ instruction: 0xf7fefe91 │ │ │ │ stmdage r4, {r0, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffecef96 │ │ │ │ - blcs 0x177bcc │ │ │ │ + blx 0xffccef36 │ │ │ │ + blcs 0x177b6c │ │ │ │ ldcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + sbcsvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr8, cr5, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr5, {7} @ │ │ │ │ ldclt 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff68 │ │ │ │ + blls 0x2cfee8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vrshr.s64 d22, d9, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefe77 │ │ │ │ + @ instruction: 0xf7fefe6f │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff64efda │ │ │ │ - blcs 0x177c10 │ │ │ │ + blx 0xff44ef7a │ │ │ │ + blcs 0x177bb0 │ │ │ │ ldcge 4, cr15, [r7], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr6, cr5, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff24 │ │ │ │ - blcs 0xdfc18 │ │ │ │ + blls 0x2cfea4 │ │ │ │ + blcs 0xdfbb8 │ │ │ │ stcge 6, cr15, [r5], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr4, cr5, {7} │ │ │ │ + mcr2 7, 2, pc, cr12, cr5, {7} @ │ │ │ │ ldcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0667fb17 │ │ │ │ + @ instruction: 0x0667fb11 │ │ │ │ ldclge 5, cr15, [r5], #-248 @ 0xffffff08 │ │ │ │ - blcs 0x177c5c │ │ │ │ + blcs 0x177bfc │ │ │ │ ldclge 4, cr15, [r1], #-248 @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr0, cr5, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr5, {7} │ │ │ │ stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfed8 │ │ │ │ + blls 0x2cfe58 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe2f │ │ │ │ + @ instruction: 0xf7fefe27 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe44f06a │ │ │ │ - blcs 0x177ca0 │ │ │ │ + blx 0xfe24f00a │ │ │ │ + blcs 0x177c40 │ │ │ │ mcrrge 4, 3, pc, pc, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorsvc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + rscsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mrc2 7, 0, pc, cr14, cr5, {7} │ │ │ │ + mrc2 7, 0, pc, cr6, cr5, {7} │ │ │ │ mcrrlt 7, 15, pc, r6, cr14 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefe11 │ │ │ │ + @ instruction: 0xf7fefe09 │ │ │ │ svcge 0x0004bc39 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfdd8 │ │ │ │ + blls 0x2cfd60 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2f14 │ │ │ │ + blcs 0xf2eb4 │ │ │ │ orrshi pc, r6, r1, asr #32 │ │ │ │ - blvs 0xfe72c578 │ │ │ │ + blvs 0xfe72c518 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movwhi pc, #40962 @ 0xa002 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91e9c │ │ │ │ + blcc 0x91e3c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639ac1e │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d17, d29, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefded │ │ │ │ + @ instruction: 0xf7fefde5 │ │ │ │ svcge 0x0004bc15 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - adceq pc, r1, #35840 @ 0x8c00 │ │ │ │ + adceq pc, r1, #29696 @ 0x7400 │ │ │ │ stcge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ - blcs 0xf7d2c │ │ │ │ + blcs 0xf7ccc │ │ │ │ rschi pc, r2, #66 @ 0x42 │ │ │ │ - blvs 0xfe72c5c0 │ │ │ │ + blvs 0xfe72c560 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r6], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91ee4 │ │ │ │ + blcc 0x91e84 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639abfa │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdc9 │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ stmdage r4, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0xacf136 │ │ │ │ - blcs 0x177d6c │ │ │ │ - blge 0xffb0e248 │ │ │ │ + blx 0x8cf0d6 │ │ │ │ + blcs 0x177d0c │ │ │ │ + blge 0xffb0e1e8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8, #980]! @ 0x3d4 │ │ │ │ - bllt 0xff8cf15c │ │ │ │ - vmull.u8 q8, d20, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - b 0x11511b0 │ │ │ │ - stmiaeq r2!, {r1, r8, r9, sl}^ │ │ │ │ + ldc2 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ + bllt 0xff8cf0fc │ │ │ │ + @ instruction: 0xf004084b │ │ │ │ + @ instruction: 0xf003020f │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x1161120 │ │ │ │ + stceq 7, cr0, [r2], #8 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0020330 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ - vmul.i q8, q2, d1[2] │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ + vmul.i q8, q10, d1[2] │ │ │ │ + @ instruction: 0xf0013403 │ │ │ │ tstmi r4, #16, 2 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0x10d1a18 │ │ │ │ + b 0x10d19b8 │ │ │ │ addsmi r0, r3, #0, 12 │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ rsbshi pc, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b40 │ │ │ │ subcs r8, r0, #196, 2 @ 0x31 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ vstmdbvs fp!, {d10-} │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbge r4, {r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vmlal.s q8, d0, d1[3] │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - ldc2l 7, cr15, [r8, #-980]! @ 0xfffffc2c │ │ │ │ - bllt 0xfe8cf1dc │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + ldc2l 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ + bllt 0xfe8cf17c │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfd48 │ │ │ │ + blls 0x2cfcc8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefd67 │ │ │ │ + @ instruction: 0xf7fefd5f │ │ │ │ svcge 0x0004bb8f │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfc84 │ │ │ │ + blls 0x2cfc0c │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf30e8 │ │ │ │ + blcs 0xf3088 │ │ │ │ subhi pc, r9, r1, asr #32 │ │ │ │ - blvs 0xfe72c6cc │ │ │ │ + blvs 0xfe72c66c │ │ │ │ svcvs 0x0070f412 │ │ │ │ subhi pc, r2, #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91ff0 │ │ │ │ + blcc 0x91f90 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639ab74 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 d21, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefd43 │ │ │ │ - fstmiaxeq fp, {d11-d63} @ Deprecated │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf7fefd3b │ │ │ │ + stmdaeq fp, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, r4 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ - movtcs r0, #2274 @ 0x8e2 │ │ │ │ + movtcs r0, #3234 @ 0xca2 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stmdaeq r9, {r0, r1, r5, lr}^ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmiaeq r9, {r0, r1, r5, lr}^ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ subcs r4, r0, #20, 6 @ 0x50000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ streq lr, [r0], -r1, asr #20 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ subcs r8, r0, #220, 8 @ 0xdc000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0x10b2594 │ │ │ │ - blge 0x118e494 │ │ │ │ + blcs 0x10b2534 │ │ │ │ + blge 0x118e434 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - blge 0x100e3a0 │ │ │ │ + blge 0x100e340 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + adceq pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r6, #29700 @ 0x7404 │ │ │ │ - strls r2, [r6, -r0, lsl #6] │ │ │ │ + movwls r7, #30212 @ 0x7604 │ │ │ │ + strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fefd05 │ │ │ │ + @ instruction: 0xf7fefcfd │ │ │ │ stmdage r4, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9a2f7fb │ │ │ │ + @ instruction: 0xf99cf7fb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r8], #980 @ 0x3d4 │ │ │ │ - bllt 0x8cf2dc │ │ │ │ + ldc2l 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ + bllt 0x8cf27c │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefceb │ │ │ │ + @ instruction: 0xf7fefce3 │ │ │ │ @ instruction: 0xf44fbb13 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrthi pc, [r5], -r1 @ │ │ │ │ addshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d26}, [pc :64], r3 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfff8e524 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + bge 0xfff8e4c4 │ │ │ │ + @ instruction: 0xf001084e │ │ │ │ + stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf001431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #16, 14 @ 0x400000 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ + vabdl.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ strbhi pc, [r1], #-66 @ 0xffffffbe @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vsubw.s8 q11, q8, d9 │ │ │ │ @ instruction: 0xf6450308 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feffe7 │ │ │ │ + @ instruction: 0xf7feffdf │ │ │ │ @ instruction: 0xf5b3bad5 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c4 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b3804f │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - vstmiaeq sl, {s20-s217} │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf002084e │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0064703 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + stmdaeq lr, {r1, r2, r6, r7, r9, fp, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0060c8a │ │ │ │ + @ instruction: 0xf0020610 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431e │ │ │ │ + @ instruction: 0xf011431a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - bicsvc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ + msrvc SPSR_fsc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ sbccc pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xffb2f7fa │ │ │ │ - blt 0xfe8cf3dc │ │ │ │ + @ instruction: 0xffaaf7fa │ │ │ │ + blt 0xfe8cf37c │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ strhi pc, [r9, #1]! │ │ │ │ bicshi pc, fp, r1, lsl #4 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ subhi pc, r1, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - bge 0xfe50e5f8 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0xfe50e598 │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ strthi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 q8, q0, d25 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vrsra.s64 d23, d25, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff7d │ │ │ │ + @ instruction: 0xf7feff75 │ │ │ │ vst1.16 {d27-d28}, [pc :128], fp │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [r6], -r1 │ │ │ │ teqphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0x158e674 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0x158e614 │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ movwhi pc, #41026 @ 0xa042 @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vqdmlal.s , d0, d1[1] │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff3f │ │ │ │ + @ instruction: 0xf7feff37 │ │ │ │ svcge 0x0004ba2d │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9d2f7fb │ │ │ │ - bcs 0xf7cf4 │ │ │ │ + @ instruction: 0xf9caf7fb │ │ │ │ + bcs 0xf7c94 │ │ │ │ stcvs 1, cr13, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 7, 15, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9a0f8 │ │ │ │ - bge 0x60e5f0 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + blcs 0x9a098 │ │ │ │ + bge 0x60e590 │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ adccs pc, r0, #13828096 @ 0xd30000 │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - blt 0x2cf50c │ │ │ │ + blt 0x2cf4ac │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf962f7fb │ │ │ │ + @ instruction: 0xf95af7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ strhi pc, [r5, r0, lsl #2] │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ ldmibge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppmi ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + msrmi CPSR_s, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrmi pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + strbtcc pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb8b │ │ │ │ + @ instruction: 0xf7fefb83 │ │ │ │ @ instruction: 0x4621b9df │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0xf8d5f95f │ │ │ │ - bls 0x25d894 │ │ │ │ + @ instruction: 0xf8d5f957 │ │ │ │ + bls 0x25d834 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb1620 │ │ │ │ + blcs 0xb15c0 │ │ │ │ stmibge pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrpl pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + strbtmi pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - bls 0x28fb3c │ │ │ │ + bls 0x28fabc │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6eca6c │ │ │ │ + blvs 0xfe6eca0c │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r9], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92390 │ │ │ │ + blcc 0x92330 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf649a9a4 │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x1522b0 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x152250 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefe1d │ │ │ │ @ instruction: 0x4621b997 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - mvneq pc, r7, lsl r9 @ │ │ │ │ + mvneq pc, pc, lsl #18 │ │ │ │ stmibge pc, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05dc │ │ │ │ @ instruction: 0x9c07a98a │ │ │ │ - mvnsmi pc, #76546048 @ 0x4900000 │ │ │ │ + bicmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbspl pc, ip, #76546048 @ 0x4900000 │ │ │ │ + subpl pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf8d2f7fb │ │ │ │ + @ instruction: 0xf8caf7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ ldrbhi pc, [r8, r0, lsl #2] @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [lr, #266] @ 0x10a │ │ │ │ stmdbge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - movwmi pc, #50761 @ 0xc649 @ │ │ │ │ + bicscc pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrmi pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + strbtcc pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefafb │ │ │ │ + @ instruction: 0xf7fefaf3 │ │ │ │ strtmi fp, [r1], -pc, asr #18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {245} @ 0xf5 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + stcls 8, cr15, [r7], {237} @ 0xed │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscmi pc, ip, #76546048 @ 0x4900000 │ │ │ │ + adcsmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff1cf6aa │ │ │ │ + blx 0xff1cf64a │ │ │ │ ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8dcf7fb │ │ │ │ + @ instruction: 0xf8d4f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05df │ │ │ │ - bls 0x27bb7c │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bls 0x27bb1c │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x24f6da │ │ │ │ + blx 0x24f67a │ │ │ │ ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c4f7fb │ │ │ │ + @ instruction: 0xf8bcf7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - bls 0x27bb4c │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bls 0x27baec │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffc4f708 │ │ │ │ + blx 0xffc4f6a8 │ │ │ │ stmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - @ instruction: 0xf014f861 │ │ │ │ + @ instruction: 0xf014f859 │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ @ instruction: 0xf8d5a8fc │ │ │ │ ldrbeq r2, [r7, #200] @ 0xc8 │ │ │ │ ldmge r7!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6499c07 │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x122fe4 │ │ │ │ + bl 0x122f84 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fefb49 │ │ │ │ + @ instruction: 0xf7fefb41 │ │ │ │ strtmi fp, [r1], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - andcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + stmdals r7, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + sbcsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ @ instruction: 0xf7fefb63 │ │ │ │ @ instruction: 0x4621b8d5 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf830f7fb │ │ │ │ + @ instruction: 0xf828f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x251f10 │ │ │ │ + bls 0x251eb0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strthi pc, [r7], r0, lsl #2 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf649a8c4 │ │ │ │ - vsubw.s8 q10, q0, d12 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmls.i d20, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c04494 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - @ instruction: 0xf7fefb13 │ │ │ │ + @ instruction: 0xf7fefb0b │ │ │ │ @ instruction: 0x4621b8b3 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {89} @ 0x59 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + stcls 8, cr15, [r7], {81} @ 0x51 │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscmi pc, ip, #76546048 @ 0x4900000 │ │ │ │ + adcsmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xacf7e2 │ │ │ │ + blx 0xacf782 │ │ │ │ ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81af7fb │ │ │ │ + @ instruction: 0xf812f7fb │ │ │ │ orrvc pc, r0, #20 │ │ │ │ ldmge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05d2 │ │ │ │ stcls 8, cr10, [r7], {140} @ 0x8c │ │ │ │ - rsbspl pc, ip, #76546048 @ 0x4900000 │ │ │ │ + subpl pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ stmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - @ instruction: 0xf8d5ffdb │ │ │ │ + @ instruction: 0xf8d5ffd3 │ │ │ │ stmdbls r7, {r3, r6, r7, ip, sp} │ │ │ │ andcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ orrvc pc, r0, #20 │ │ │ │ strthi pc, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ @ instruction: 0xf649a86e │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ - bl 0x11211c │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x1120bc │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fefac1 │ │ │ │ + @ instruction: 0xf7fefab9 │ │ │ │ strtmi fp, [r1], -r1, ror #16 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - @ instruction: 0xf8d5ffe1 │ │ │ │ - bls 0x25db90 │ │ │ │ + @ instruction: 0xf8d5ffd9 │ │ │ │ + bls 0x25db30 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1002300 │ │ │ │ - blcs 0xb32d0 │ │ │ │ + blcs 0xb3270 │ │ │ │ ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrpl pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + strbtmi pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - mrrc2 7, 15, pc, r2, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, sl, cr10 @ │ │ │ │ ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - strexheq pc, r9, [r7] @ │ │ │ │ + strexheq pc, r1, [r7] @ │ │ │ │ ldmdage r5!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05de │ │ │ │ stcls 8, cr10, [r7], {48} @ 0x30 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbspl pc, ip, #76546048 @ 0x4900000 │ │ │ │ + subpl pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bce8 │ │ │ │ + bl 0x17bc88 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1fcf8d0 │ │ │ │ + blx 0x1dcf870 │ │ │ │ ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc2f7fa │ │ │ │ + @ instruction: 0xffbaf7fa │ │ │ │ @ instruction: 0xf6499807 │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x13bd14 │ │ │ │ + bl 0x13bcb4 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe64f904 │ │ │ │ + blx 0xfe64f8a4 │ │ │ │ stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - mvneq pc, r3, ror #30 │ │ │ │ + mvneq pc, fp, asr pc @ │ │ │ │ svcge 0x00fff53d │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d05d9 │ │ │ │ stcls 15, cr10, [r7], {250} @ 0xfa │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbspl pc, ip, #76546048 @ 0x4900000 │ │ │ │ + subpl pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bd54 │ │ │ │ + bl 0x17bcf4 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - blx 0x124f93c │ │ │ │ + blx 0x104f8dc │ │ │ │ svclt 0x00e6f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff66f7fa │ │ │ │ + @ instruction: 0xff5ef7fa │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xb2f70 │ │ │ │ + bcs 0xb2f10 │ │ │ │ svcge 0x00d5f43d │ │ │ │ - andcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + sbcsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xff7cf97a │ │ │ │ + blx 0xff5cf91a │ │ │ │ svclt 0x00c8f7fd │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - bls 0x291754 │ │ │ │ + bls 0x2916d4 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ece54 │ │ │ │ + blvs 0xfe6ecdf4 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrhi pc, [r6, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92778 │ │ │ │ + blcc 0x92718 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649afb0 │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x152698 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x152638 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ @ instruction: 0xf7fdfc29 │ │ │ │ strtmi fp, [r1], -r3, lsr #31 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdals r7, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + stmdals r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ @ instruction: 0xf7fdfa1d │ │ │ │ @ instruction: 0xf5b3bf8f │ │ │ │ @@ -132545,27 +132521,27 @@ │ │ │ │ @ instruction: 0xf5b38783 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b38758 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ stmdaeq sl, {r1, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1111e68 │ │ │ │ + b 0x1111e08 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6484313 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #9220 @ 0x2404 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf9e7 │ │ │ │ + @ instruction: 0xf7fdf9df │ │ │ │ stmdaeq sl, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132573,15 +132549,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9c6f7f5 │ │ │ │ + @ instruction: 0xf9bef7f5 │ │ │ │ svclt 0x0042f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132590,15 +132566,15 @@ │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf9a5 │ │ │ │ + @ instruction: 0xf7fdf99d │ │ │ │ stmdaeq sl, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132606,15 +132582,15 @@ │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 q11, d0, d21 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ strcs r0, [r3], -r0, asr #10 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf984f7f5 │ │ │ │ + @ instruction: 0xf97cf7f5 │ │ │ │ svclt 0x0000f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132623,15 +132599,15 @@ │ │ │ │ addpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf963 │ │ │ │ + @ instruction: 0xf7fdf95b │ │ │ │ stmdaeq sl, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132639,15 +132615,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf942f7f5 │ │ │ │ + @ instruction: 0xf93af7f5 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -132655,15 +132631,15 @@ │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf923 │ │ │ │ + @ instruction: 0xf7fdf91b │ │ │ │ stmdaeq sl, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132671,15 +132647,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf902f7f5 │ │ │ │ + @ instruction: 0xf8faf7f5 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132688,30 +132664,30 @@ │ │ │ │ sbcvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf8e1 │ │ │ │ + @ instruction: 0xf7fdf8d9 │ │ │ │ stmdaeq sl, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ andseq pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-771] @ 0xfffffcfd │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf8c2f7f5 │ │ │ │ + @ instruction: 0xf8baf7f5 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -132719,23 +132695,23 @@ │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ + @ instruction: 0xf7fdf89b │ │ │ │ @ instruction: 0xf5b3be1f │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vhsub.s8 d7, d0, d0 │ │ │ │ vorr.i32 d24, #1536 @ 0x00000600 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ sbchi pc, r2, #2 │ │ │ │ - ldrbhi pc, [pc, #-513]! @ 0x91b03 @ │ │ │ │ + ldrbhi pc, [pc, #-513]! @ 0x91aa3 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @@ -132743,22 +132719,22 @@ │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr2, cr13, {3} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf8d5fdfd │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ mcrge 5, 0, pc, cr8, cr13, {3} @ │ │ │ │ - blcs 0xf8960 │ │ │ │ + blcs 0xf8900 │ │ │ │ ldrbhi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ vceq.f32 d26, d14, d1 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vrshr.s64 d18, d13, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - stmdacs r0, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {3} @ │ │ │ │ ldcllt 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ svccc 0x0040f5b3 │ │ │ │ ldrhi pc, [sp], #-2 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwhi pc, #20992 @ 0x5200 @ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @@ -132774,15 +132750,15 @@ │ │ │ │ addcs r8, r0, #11 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdage r4, {r0, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #244] @ 0xf4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ stclge 4, cr15, [r3, #500] @ 0x1f4 │ │ │ │ stclt 7, cr15, [r5, #1012]! @ 0x3f4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -132802,15 +132778,15 @@ │ │ │ │ eorsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xfffcf7f4 │ │ │ │ + @ instruction: 0xfff4f7f4 │ │ │ │ ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.64 {d24-d26}, [pc], r8 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -132820,15 +132796,15 @@ │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vsubl.s8 q10, d0, d5 │ │ │ │ + vrshr.s64 d19, d5, #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ @ instruction: 0xf7fdf955 │ │ │ │ @ instruction: 0xf5b3bd49 │ │ │ │ @@ -132846,211 +132822,211 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffa4f7f4 │ │ │ │ + @ instruction: 0xff9cf7f4 │ │ │ │ stclt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ adchi pc, sp, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ ldcge 4, cr15, [r7, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - addpl pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + subspl pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff7cf7f4 │ │ │ │ + @ instruction: 0xff74f7f4 │ │ │ │ ldcllt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ msrhi CPSR_fsx, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - stclge 4, cr15, [pc], #500 @ 0x92138 │ │ │ │ + stclge 4, cr15, [pc], #500 @ 0x920d8 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - addpl pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + subspl pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff54f7f4 │ │ │ │ + @ instruction: 0xff4cf7f4 │ │ │ │ ldcllt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - tstmi r3, #15728640 @ 0xf00000 │ │ │ │ - @ instruction: 0xf0020862 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf003020f │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #3145728 @ 0x300000 │ │ │ │ + @ instruction: 0xf0020ca2 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ teqmi r2, #128, 2 │ │ │ │ setend be │ │ │ │ cmneq r7, #2080374785 @ 0x7c000001 │ │ │ │ ldrhi pc, [r6, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf7fe2602 │ │ │ │ - blcs 0x101430 │ │ │ │ + blcs 0x1013d0 │ │ │ │ movthi pc, #8257 @ 0x2041 @ │ │ │ │ - blvs 0xfe72d468 │ │ │ │ + blvs 0xfe72d408 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #1]! @ 0x91fc5 @ │ │ │ │ + ldrbhi pc, [pc, #1]! @ 0x91f65 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d8c │ │ │ │ + blcc 0x92d2c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -r6, lsr #25 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d22, d13, #64 │ │ │ │ + vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe75 │ │ │ │ - blcs 0x101260 │ │ │ │ + @ instruction: 0xf7fdfe6d │ │ │ │ + blcs 0x101200 │ │ │ │ msrhi SPSR_f, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d4a0 │ │ │ │ + blvs 0xfe72d440 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92dc4 │ │ │ │ + blcc 0x92d64 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -sl, lsl #25 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q9, d16, d1[5] │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe59 │ │ │ │ - blcs 0xc1228 │ │ │ │ + @ instruction: 0xf7fdfe51 │ │ │ │ + blcs 0xc11c8 │ │ │ │ ldclge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ stcvs 4, cr8, [fp, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 6, 4, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9ac4c │ │ │ │ + blcs 0x9abec │ │ │ │ stclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eoreq pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + sbcvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mrc2 7, 1, pc, cr10, cr4, {7} │ │ │ │ + mrc2 7, 1, pc, cr2, cr4, {7} │ │ │ │ stcllt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ - blx 0x1d5004e │ │ │ │ - blcs 0xf8c88 │ │ │ │ + blx 0x1bcffee │ │ │ │ + blcs 0xf8c28 │ │ │ │ sbchi pc, sl, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d51c │ │ │ │ + blvs 0xfe72d4bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e40 │ │ │ │ + blcc 0x92de0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -ip, asr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe1b │ │ │ │ - blcs 0x1011ac │ │ │ │ + @ instruction: 0xf7fdfe13 │ │ │ │ + blcs 0x10114c │ │ │ │ rscshi pc, r0, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d554 │ │ │ │ + blvs 0xfe72d4f4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [fp, #-1]! @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e78 │ │ │ │ + blcc 0x92e18 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639ac30 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q8, d16, d13 │ │ │ │ + vsubl.s8 q8, d0, d29 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdff │ │ │ │ - blcs 0x101174 │ │ │ │ + @ instruction: 0xf7fdfdf7 │ │ │ │ + blcs 0x101114 │ │ │ │ rsbshi pc, lr, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d58c │ │ │ │ + blvs 0xfe72d52c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r4], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92eb0 │ │ │ │ + blcc 0x92e50 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639ac14 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d18, d21, #64 │ │ │ │ + vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfde3 │ │ │ │ - blcs 0x10113c │ │ │ │ + @ instruction: 0xf7fdfddb │ │ │ │ + blcs 0x1010dc │ │ │ │ sbchi pc, r2, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5c4 │ │ │ │ + blvs 0xfe72d564 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ee8 │ │ │ │ + blcc 0x92e88 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abf8 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q10, d0, d1[1] │ │ │ │ + vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdc7 │ │ │ │ - blcs 0x101104 │ │ │ │ + @ instruction: 0xf7fdfdbf │ │ │ │ + blcs 0x1010a4 │ │ │ │ eorshi pc, ip, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5fc │ │ │ │ + blvs 0xfe72d59c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f20 │ │ │ │ + blcc 0x92ec0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abdc │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmlal.s q8, d16, d1[1] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdab │ │ │ │ - blcs 0x1010cc │ │ │ │ + @ instruction: 0xf7fdfda3 │ │ │ │ + blcs 0x10106c │ │ │ │ eorshi pc, r4, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d634 │ │ │ │ + blvs 0xfe72d5d4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f58 │ │ │ │ + blcc 0x92ef8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -r0, asr #23 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd8f │ │ │ │ + @ instruction: 0xf7fdfd87 │ │ │ │ @ instruction: 0x4639bbb7 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 d23, d9, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd85 │ │ │ │ + @ instruction: 0xf7fdfd7d │ │ │ │ ldrtmi fp, [r9], -sp, lsr #23 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d18, d25, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd7b │ │ │ │ + @ instruction: 0xf7fdfd73 │ │ │ │ ldrtmi fp, [r9], -r3, lsr #23 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd71 │ │ │ │ + @ instruction: 0xf7fdfd69 │ │ │ │ @ instruction: 0xf44fbb99 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x81bcf002 │ │ │ │ cmnphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @@ -133058,97 +133034,97 @@ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ svcge 0x0004ab95 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe0d021a │ │ │ │ - blcs 0xf8e50 │ │ │ │ + blx 0xfe0d01ba │ │ │ │ + blcs 0xf8df0 │ │ │ │ bichi pc, r7, #2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ vqdmulh.s d26, d30, d9 │ │ │ │ - vrshr.s64 d16, d1, #64 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ - bllt 0x1fd024c │ │ │ │ + bllt 0x1fd01ec │ │ │ │ svccc 0x0081f5b3 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ subhi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [fp, -r1]! @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - blge 0x194f480 │ │ │ │ + blge 0x194f420 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x145027e │ │ │ │ + blx 0x145021e │ │ │ │ rscscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr, #-976]! @ 0xfffffc30 │ │ │ │ + stc2l 7, cr15, [r6, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdab53 │ │ │ │ ldrtmi fp, [r9], -r1, lsl #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd09 │ │ │ │ - bcs 0x100f88 │ │ │ │ + @ instruction: 0xf7fdfd01 │ │ │ │ + bcs 0x100f28 │ │ │ │ asrshi pc, r1, #32 @ │ │ │ │ - blvs 0xfe72d778 │ │ │ │ + blvs 0xfe72d718 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [sp], #-1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9309c │ │ │ │ + blcc 0x9303c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639ab1e │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q11, d16, d1[3] │ │ │ │ + vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfced │ │ │ │ + @ instruction: 0xf7fdfce5 │ │ │ │ @ instruction: 0x4639bb15 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfce3 │ │ │ │ + @ instruction: 0xf7fdfcdb │ │ │ │ ldrtmi fp, [r9], -fp, lsl #22 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcd9 │ │ │ │ + @ instruction: 0xf7fdfcd1 │ │ │ │ vqdmlsl.s , d0, d1 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbhi pc, [r8, #-1]! @ │ │ │ │ addshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbthi pc, [ip], r1 @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfffcf54c │ │ │ │ + bge 0xfffcf4ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xffad0348 │ │ │ │ - blcs 0x138f80 │ │ │ │ - bge 0xffdcf55c │ │ │ │ + blx 0xffad02e8 │ │ │ │ + blcs 0x138f20 │ │ │ │ + bge 0xffdcf4fc │ │ │ │ adceq pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ @ instruction: 0xf7fdab99 │ │ │ │ vmull.s , d16, d3[5] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrthi pc, [lr], r1 @ │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -133156,210 +133132,210 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.32 {d24}, [pc :256], r6 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrhi pc, [r1, r1] │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xff3cf5ac │ │ │ │ + bge 0xff3cf54c │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf8d5fab7 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - bge 0xff14f9c0 │ │ │ │ - blcs 0xf8fec │ │ │ │ + bge 0xff14f960 │ │ │ │ + blcs 0xf8f8c │ │ │ │ bicshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ vpmin.s8 d26, d30, d27 │ │ │ │ - vmlal.s q11, d16, d1[5] │ │ │ │ + vsubl.s8 q11, d16, d5 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x18cf5e4 │ │ │ │ - blt 0xfec503e8 │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x18cf584 │ │ │ │ + blt 0xfec50388 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsne pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + subsne pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ - blt 0xfe4503fc │ │ │ │ + mrrc2 7, 15, pc, lr, cr4 @ │ │ │ │ + blt 0xfe45039c │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649aa8a │ │ │ │ - vsubw.s8 q10, q0, d12 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d21, q0, q10 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfcd9 │ │ │ │ + @ instruction: 0xf7fdfcd1 │ │ │ │ @ instruction: 0xf8d5ba79 │ │ │ │ - bcs 0x116758 │ │ │ │ + bcs 0x1166f8 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf57d05c9 │ │ │ │ movwls sl, #6766 @ 0x1a6e │ │ │ │ - strtmi pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrbtcc pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - cmppmi ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + msrmi CPSR_s, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ strls r2, [r0], #-1027 @ 0xfffffbfd │ │ │ │ - stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ - blt 0x1750464 │ │ │ │ + blx 0x503f2 │ │ │ │ + blt 0x1750404 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf649aa56 │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x15314c │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x1530ec │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - mrc2 7, 2, pc, cr12, cr9, {7} │ │ │ │ - blt 0x12d0488 │ │ │ │ + mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ + blt 0x12d0428 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf649aa44 │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x153170 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x153110 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ - blt 0xe504ac │ │ │ │ + stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + blt 0xe5044c │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649aa32 │ │ │ │ - vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d21, q0, q10 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc81 │ │ │ │ - blcs 0xc0d68 │ │ │ │ - bge 0x80f5dc │ │ │ │ - movwmi pc, #50761 @ 0xc649 @ │ │ │ │ + @ instruction: 0xf7fdfc79 │ │ │ │ + blcs 0xc0d08 │ │ │ │ + bge 0x80f57c │ │ │ │ + bicscc pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbmi pc, [ip], #1609 @ 0x649 @ │ │ │ │ + strtmi pc, [r4], #1609 @ 0x649 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ - blt 0x3d0500 │ │ │ │ + stc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ + blt 0x3d04a0 │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x92514 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x924b4 @ │ │ │ │ ldrbeq r2, [fp, #1026] @ 0x402 │ │ │ │ - bge 0x18fb10 │ │ │ │ + bge 0x18fab0 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - cmppmi ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + msrmi CPSR_s, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strtmi pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrbtcc pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - blx 0xfe7d0526 │ │ │ │ + blx 0xfe5d04c6 │ │ │ │ ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x9254c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x924ec @ │ │ │ │ ldrbeq r2, [r9, #1026] @ 0x402 │ │ │ │ stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - strcs pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrbne pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - movwmi pc, #50761 @ 0xc649 @ │ │ │ │ + bicscc pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - blx 0x2050562 │ │ │ │ + blx 0x1e50502 │ │ │ │ ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ @ instruction: 0xf649a9ce │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x15325c │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x1531fc │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - stc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649a9bc │ │ │ │ - vrsra.s64 d20, d28, #64 │ │ │ │ + vsubw.s8 q10, q8, d4 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vaddhn.i16 d21, q0, q14 │ │ │ │ + @ instruction: 0xf2c044f4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfdbf │ │ │ │ - blcs 0xc0c7c │ │ │ │ + @ instruction: 0xf7fdfdb7 │ │ │ │ + blcs 0xc0c1c │ │ │ │ stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrmi SPSR_fs, #76546048 @ 0x4900000 │ │ │ │ + teqpmi r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strtpl pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrbtmi pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ + stc2 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbeq r2, [ip, #770] @ 0x302 │ │ │ │ stmibge fp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6499301 │ │ │ │ - vaddhn.i16 d20, q0, q14 │ │ │ │ + @ instruction: 0xf2c034f4 │ │ │ │ @ instruction: 0xf6490433 │ │ │ │ - vsubw.s8 q10, q0, d12 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0x46390333 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdfb23 │ │ │ │ - blcs 0xc0c14 │ │ │ │ + @ instruction: 0xf7fdfb1b │ │ │ │ + blcs 0xc0bb4 │ │ │ │ ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrmi pc, ip, #76546048 @ 0x4900000 │ │ │ │ + cmppmi r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbmi pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ + strtmi pc, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ stmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649a95e │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ - bl 0x15333c │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x1532dc │ │ │ │ @ instruction: 0xf6490382 │ │ │ │ - vaddhn.i16 d20, q0, q6 │ │ │ │ + @ instruction: 0xf2c034d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543280 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc7d │ │ │ │ + @ instruction: 0xf7fdfc75 │ │ │ │ subcs fp, r0, #1228800 @ 0x12c000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0x6d2ba944 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmlal.s q8, d0, d1[5] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0x250696 │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + blx 0x50634 │ │ │ │ stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0xf014a926 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ stmdaeq r2!, {r1, r5, r8, fp, sp, pc}^ │ │ │ │ @@ -133369,15 +133345,15 @@ │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdffc5 │ │ │ │ + @ instruction: 0xf7fdffbd │ │ │ │ @ instruction: 0xf1b3b90b │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ stmdaeq sl, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -133387,35 +133363,35 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1b50726 │ │ │ │ + blx 0x19506c6 │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdaeq r2!, {r1, r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1112fb4 │ │ │ │ + b 0x1112f54 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfb43 │ │ │ │ + @ instruction: 0xf7fdfb3b │ │ │ │ @ instruction: 0xf1b3b8bf │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ stmdaeq r2!, {r1, r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -133425,31 +133401,31 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x8507be │ │ │ │ + blx 0x65075e │ │ │ │ ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - sbccs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + subscs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1b507cc │ │ │ │ + blx 0x195076c │ │ │ │ ldmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addscs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + eorcs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x19507dc │ │ │ │ + blx 0x175077c │ │ │ │ stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - sbcsne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + addsne pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x17507ec │ │ │ │ + blx 0x155078c │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + subeq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x15507fc │ │ │ │ + blx 0x135079c │ │ │ │ ldmdalt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0xf011a872 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ stmdaeq r2!, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ @@ -133459,54 +133435,54 @@ │ │ │ │ stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ stmdbge r4, {r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ movwpl lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff10f7f8 │ │ │ │ + @ instruction: 0xff08f7f8 │ │ │ │ ldmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdaeq sl, {r1, r2, r3, r6, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1112cd0 │ │ │ │ + b 0x1112c70 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfab3 │ │ │ │ - stceq 8, cr11, [sl], {47} @ 0x2f │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf002084e │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0064704 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + @ instruction: 0xf7fdfaab │ │ │ │ + stmdaeq lr, {r0, r1, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0060c8a │ │ │ │ + @ instruction: 0xf0020610 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + strmi pc, [r4, -r1, asr #7] │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ streq pc, [r0, -r7, asr #3]! │ │ │ │ - @ instruction: 0xf011431e │ │ │ │ + @ instruction: 0xf011431a │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r3, r4, r5, r8, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x13a5f24b │ │ │ │ + teqpne r5, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rscvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r3, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - ldc2 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ stmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133514,47 +133490,47 @@ │ │ │ │ rscscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0x1bd0920 │ │ │ │ + blx 0x19d08c0 │ │ │ │ svclt 0x00e8f7fc │ │ │ │ - vmull.u8 q8, d20, d21 │ │ │ │ - stmdaeq r3!, {r0, r1, r8, ip, sp}^ │ │ │ │ - ldreq pc, [r0, #-5] │ │ │ │ - strmi pc, [r4], -r4, asr #7 │ │ │ │ + @ instruction: 0xf0040863 │ │ │ │ + stceq 1, cr0, [r5], #60 @ 0x3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf004430d │ │ │ │ - movwmi r0, #45327 @ 0xb10f │ │ │ │ - strteq pc, [r0], -r6, asr #3 │ │ │ │ - stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0x63adf24a │ │ │ │ - movweq pc, #33472 @ 0x82c0 @ │ │ │ │ + vsubw.u8 q10, q2, d11 │ │ │ │ + vrsubhn.i16 d20, q2, q2 │ │ │ │ + @ instruction: 0xf0053103 │ │ │ │ + movwmi r0, #54544 @ 0xd510 │ │ │ │ + @ instruction: 0xf1c69304 │ │ │ │ + vmax.s8 d16, d10, d16 │ │ │ │ + vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ msrhi SPSR_xc, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ rsbmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd71 │ │ │ │ + @ instruction: 0xf7fcfd69 │ │ │ │ rsceq fp, r2, #772 @ 0x304 │ │ │ │ svcge 0x00bdf57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vrshr.s64 d18, d9, #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfba9 │ │ │ │ stmdaeq sl, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -133568,35 +133544,35 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xd09f8 │ │ │ │ + @ instruction: 0xf9f8f7f4 │ │ │ │ svclt 0x007cf7fc │ │ │ │ - vmull.u8 q8, d17, d13 │ │ │ │ - stmdaeq fp, {r2, r9, sl, lr}^ │ │ │ │ - ldreq pc, [r0, #-5] │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + stceq 8, cr0, [r5], #300 @ 0x12c │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf004430d │ │ │ │ - movwmi r0, #45327 @ 0xb10f │ │ │ │ - strteq pc, [r0], -r6, asr #3 │ │ │ │ - stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ - orrsvc pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ - movweq pc, #33472 @ 0x82c0 @ │ │ │ │ + vsubw.u8 q10, q2, d11 │ │ │ │ + vrsubhn.i16 d20, q2, q2 │ │ │ │ + @ instruction: 0xf0053103 │ │ │ │ + movwmi r0, #54544 @ 0xd510 │ │ │ │ + @ instruction: 0xf1c69304 │ │ │ │ + vmax.s8 d16, d10, d16 │ │ │ │ + vsubw.s8 , q0, d17 │ │ │ │ + stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ rsbshi pc, r2, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ rsbmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd05 │ │ │ │ + @ instruction: 0xf7fcfcfd │ │ │ │ stmdaeq r2!, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ @@ -133604,15 +133580,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9b8f7f4 │ │ │ │ + @ instruction: 0xf9b0f7f4 │ │ │ │ svclt 0x0034f7fc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133621,27 +133597,27 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q11, d16, d1[1] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf997 │ │ │ │ + @ instruction: 0xf7fcf98f │ │ │ │ rsceq fp, r1, #19, 30 @ 0x4c │ │ │ │ svcge 0x000ff57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ + vrshr.s64 d17, d13, #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfafb │ │ │ │ sbceq fp, r8, #3824 @ 0xef0 │ │ │ │ @@ -133651,32 +133627,32 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ strtmi r3, [r8], -r3, lsl #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ stmib sp, {r0, r1, r8, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, sp} │ │ │ │ - adcsne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + subne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xff650b7c │ │ │ │ + blx 0xff650b1c │ │ │ │ mcrlt 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s q9, d0, d1[4] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfab5 │ │ │ │ stmdaeq r2!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -133684,44 +133660,44 @@ │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - adcscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + subcc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe5d0c00 │ │ │ │ + blx 0xfe5d0ba0 │ │ │ │ mcrlt 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 4, pc, cr1, cr12, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - adcne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + eorsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r6, #29700 @ 0x7404 │ │ │ │ - strls r2, [r6, -r0, lsl #6] │ │ │ │ + movwls r7, #30212 @ 0x7604 │ │ │ │ + strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf849 │ │ │ │ + @ instruction: 0xf7fcf841 │ │ │ │ stcvs 14, cr11, [fp, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ stmdbge r4, {r1, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q8, d16, d1[7] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - @ instruction: 0xf832f7f4 │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + @ instruction: 0xf82af7f4 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr10, cr12, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133730,31 +133706,31 @@ │ │ │ │ addpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f49507 │ │ │ │ - @ instruction: 0xf7fcf8bd │ │ │ │ + @ instruction: 0xf7fcf8b5 │ │ │ │ stmdaeq sl, {r0, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - adcscs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + subcs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x9d0ce0 │ │ │ │ + blx 0x9d0c80 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr8, cr12, {7} │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133762,15 +133738,15 @@ │ │ │ │ andseq pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf87cf7f4 │ │ │ │ + @ instruction: 0xf874f7f4 │ │ │ │ ldcllt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133779,15 +133755,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf85b │ │ │ │ + @ instruction: 0xf7fcf853 │ │ │ │ stmdaeq sl, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ @@ -133795,27 +133771,27 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf83af7f4 │ │ │ │ + @ instruction: 0xf832f7f4 │ │ │ │ ldclt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02e3 │ │ │ │ stmdaeq r2!, {r1, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - subscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ @ instruction: 0xf99ef7fc │ │ │ │ ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ @@ -133829,30 +133805,30 @@ │ │ │ │ rsbmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xfff6f7f3 │ │ │ │ + @ instruction: 0xffeef7f3 │ │ │ │ ldcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cmppeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ stclge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #4, 10 @ 0x1000000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcfc0f │ │ │ │ + @ instruction: 0xf7fcfc07 │ │ │ │ stmdaeq sl, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -133860,15 +133836,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffb8f7f3 │ │ │ │ + @ instruction: 0xffb0f7f3 │ │ │ │ ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133877,15 +133853,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcff97 │ │ │ │ + @ instruction: 0xf7fcff8f │ │ │ │ stmdaeq r1!, {r0, r1, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tstmi r1, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ tstls r4, r0, lsl r3 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -133893,48 +133869,48 @@ │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vmlal.s q10, d16, d1[4] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcff77 │ │ │ │ + @ instruction: 0xf7fcff6f │ │ │ │ @ instruction: 0xf014bcf3 │ │ │ │ @ instruction: 0xf47c0140 │ │ │ │ stmdaeq r2!, {r1, r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcfb83 │ │ │ │ - stceq 12, cr11, [sl], {215} @ 0xd7 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf002084e │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0064703 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + @ instruction: 0xf7fcfb7b │ │ │ │ + stmdaeq lr, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0060c8a │ │ │ │ + @ instruction: 0xf0020610 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431e │ │ │ │ + @ instruction: 0xf011431a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r4, r5, r9, sl, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - biceq pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + cmppeq r1, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ addspl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xf9c2f7f9 │ │ │ │ + @ instruction: 0xf9baf7f9 │ │ │ │ ldclt 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133942,15 +133918,15 @@ │ │ │ │ eorsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff14f7f3 │ │ │ │ + @ instruction: 0xff0cf7f3 │ │ │ │ ldclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133959,15 +133935,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfef3 │ │ │ │ + @ instruction: 0xf7fcfeeb │ │ │ │ stmdaeq r2!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ @@ -133975,51 +133951,51 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 6, pc, cr2, cr3, {7} │ │ │ │ + mcr2 7, 6, pc, cr10, cr3, {7} @ │ │ │ │ mcrrlt 7, 15, pc, lr, cr12 @ │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + @ instruction: 0xf0040866 │ │ │ │ + stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf004431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ ldrhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 , q0, d13 │ │ │ │ + vrsra.s64 d16, d13, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f99707 │ │ │ │ - @ instruction: 0xf7fcf939 │ │ │ │ + @ instruction: 0xf7fcf931 │ │ │ │ stmdaeq r2!, {r0, r1, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1113924 │ │ │ │ + b 0x11138c4 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d20, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe8b │ │ │ │ + @ instruction: 0xf7fcfe83 │ │ │ │ stmdaeq r1!, {r0, r1, r2, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #100 @ 0x64 │ │ │ │ @ instruction: 0xf0039104 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @@ -134027,15 +134003,15 @@ │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcfe6b │ │ │ │ + @ instruction: 0xf7fcfe63 │ │ │ │ stmdaeq sl, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -134043,16 +134019,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 2, pc, cr10, cr3, {7} @ │ │ │ │ - bllt 0xff251188 │ │ │ │ + mcr2 7, 2, pc, cr2, cr3, {7} @ │ │ │ │ + bllt 0xff251128 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134060,18 +134036,18 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d0, d21 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe29 │ │ │ │ + @ instruction: 0xf7fcfe21 │ │ │ │ @ instruction: 0xf893bba5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x113e20 │ │ │ │ + blcs 0x113dc0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmdaeq r2!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -134081,16 +134057,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - ldc2l 7, cr15, [lr, #972]! @ 0x3cc │ │ │ │ - bllt 0x1f51220 │ │ │ │ + ldc2l 7, cr15, [r6, #972]! @ 0x3cc │ │ │ │ + bllt 0x1f511c0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134098,15 +134074,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q11, d16, d1[5] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfddd │ │ │ │ + @ instruction: 0xf7fcfdd5 │ │ │ │ stmdaeq sl, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -134114,61 +134090,61 @@ │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ @ instruction: 0x26010510 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ - bllt 0xed12a4 │ │ │ │ + ldc2 7, cr15, [r4, #972]! @ 0x3cc │ │ │ │ + bllt 0xed1244 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfd9d │ │ │ │ + @ instruction: 0xf7fcfd95 │ │ │ │ stmdaeq sl, {r0, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ rscscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-769] @ 0xfffffcff │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2l 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfff51320 │ │ │ │ + ldc2l 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfff512c0 │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - bge 0xffe10528 │ │ │ │ + bge 0xffe104c8 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #12582912 @ 0xc00000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcf989 │ │ │ │ + @ instruction: 0xf7fcf981 │ │ │ │ stmdaeq r2!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ @@ -134176,222 +134152,222 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - stc2l 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfefd139c │ │ │ │ + ldc2 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfefd133c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rscscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe7d13dc │ │ │ │ + ldc2 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ + blt 0xfe7d137c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rsbmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ - blt 0x1fd141c │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + ldc2l 7, cr15, [r8], #972 @ 0x3cc │ │ │ │ + blt 0x1fd13bc │ │ │ │ + @ instruction: 0xf001084e │ │ │ │ + stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf001431a │ │ │ │ - @ instruction: 0xf1c7030f │ │ │ │ - tstmi lr, #16, 14 @ 0x400000 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ + vabdl.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf1c73303 │ │ │ │ + tstmi sl, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ ldrhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 , q8, d29 │ │ │ │ + vbic.i32 d17, #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 d21, d13, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f89707 │ │ │ │ - @ instruction: 0xf7fcff67 │ │ │ │ - vstmiaeq r2!, {s22-s106} │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0020866 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0064702 │ │ │ │ - tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + @ instruction: 0xf7fcff5f │ │ │ │ + stmdaeq r6!, {r0, r2, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf0060ca2 │ │ │ │ + vmov.i32 d16, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0024702 │ │ │ │ + tstmi lr, #16, 4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ - @ instruction: 0xf014431e │ │ │ │ + @ instruction: 0xf014431a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - bicsne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + msrne SPSR_fc, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - subvc pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + sbcsvs pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r4], -r1, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xff40f7f8 │ │ │ │ - blt 0xc514b8 │ │ │ │ + @ instruction: 0xff38f7f8 │ │ │ │ + blt 0xc51458 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1a514e8 │ │ │ │ + blt 0x1a51488 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + adcvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffad14ce │ │ │ │ - blt 0x4d14f4 │ │ │ │ + blx 0xff8d146e │ │ │ │ + blt 0x4d1494 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - bge 0x310600 │ │ │ │ + bge 0x3105a0 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + eoreq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r6, #29700 @ 0x7404 │ │ │ │ - strls r2, [r6, -r0, lsl #6] │ │ │ │ + movwls r7, #30212 @ 0x7604 │ │ │ │ + strls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfbd1 │ │ │ │ + @ instruction: 0xf7fcfbc9 │ │ │ │ @ instruction: 0x6d2bb9f9 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ stmdbge r4, {r1, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrshr.s64 d23, d9, #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ - strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strvc lr, [r4], -sp, asr #19 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0xfef5152a │ │ │ │ + movwls r9, #33798 @ 0x8406 │ │ │ │ + blx 0xfed514ca │ │ │ │ stmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr12, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xffc9157c │ │ │ │ + blt 0xffc5151c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x16d1590 │ │ │ │ + bllt 0x1691530 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x915a4 │ │ │ │ + blt 0x51544 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcmi pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + submi pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe2d158e │ │ │ │ + blx 0xfe0d152e │ │ │ │ ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbceq pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + rsbeq pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x20515a2 │ │ │ │ + blx 0x1e51542 │ │ │ │ stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subscs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + rscsne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1dd15b6 │ │ │ │ + blx 0x1bd1556 │ │ │ │ ldmiblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcpl pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + subpl pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1b515ca │ │ │ │ + blx 0x195156a │ │ │ │ ldmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andsmi pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + adcscc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x18d15de │ │ │ │ + blx 0x16d157e │ │ │ │ stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorsvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + sbcsvs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x16515f2 │ │ │ │ + blx 0x1451592 │ │ │ │ ldmdblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbvs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + andvs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x13d1606 │ │ │ │ + blx 0x11d15a6 │ │ │ │ ldmdblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorsvs pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + sbcspl pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x115161a │ │ │ │ + blx 0xf515ba │ │ │ │ stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x0023f7fc │ │ │ │ - andne lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwne lr, #22989 @ 0x59cd │ │ │ │ strcs sl, [r1], -r4, lsl #18 │ │ │ │ - strcc lr, [r7], -sp, asr #19 │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + strcs lr, [r7], -sp, asr #19 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x651674 │ │ │ │ + blt 0x651614 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eoreq pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + sbcvc pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x851662 │ │ │ │ + blx 0x651602 │ │ │ │ stmdblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsccc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + addcc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x5d1676 │ │ │ │ + blx 0x3d1616 │ │ │ │ ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldclt 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addcs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + eorcs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xd169e │ │ │ │ + blx 0xffed163c │ │ │ │ stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscseq pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + addseq pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffe516b0 │ │ │ │ + blx 0xffc51650 │ │ │ │ ldmdblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134402,25 +134378,25 @@ │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrthi pc, [ip], r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ stmdage r4, {r0, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f99608 │ │ │ │ - strbteq pc, [r7], -fp, asr #17 @ │ │ │ │ + strbteq pc, [r7], -r3, asr #17 @ │ │ │ │ stmdbge lr, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ stmdbge r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x13a360 │ │ │ │ + blcs 0x13a300 │ │ │ │ stmdbge r4, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - andspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ + adcmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x5d1726 │ │ │ │ + blx 0x3d16c6 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7fca9a9 │ │ │ │ vst2. {d27-d28}, [pc :256], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strhi pc, [ip], #0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134431,36 +134407,36 @@ │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ stmiage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d5f8cd │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ ldmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xfa3c0 │ │ │ │ + blcs 0xfa360 │ │ │ │ andhi pc, r3, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ @ instruction: 0xf64ea8d1 │ │ │ │ - vmlal.s q8, d16, d1[6] │ │ │ │ + vsubl.s8 q8, d16, d9 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmialt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ strhi pc, [r2, #-0]! │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0x937d8 @ │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x93778 @ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ @ instruction: 0xf8a4f7f9 │ │ │ │ rscsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff1d17c4 │ │ │ │ + blx 0xfefd1764 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fca8a9 │ │ │ │ vst2.16 {d27,d29}, [pc :64], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134471,22 +134447,22 @@ │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldmge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d5f87d │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ stmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa460 │ │ │ │ + blcs 0xfa400 │ │ │ │ strbhi pc, [fp, -r0] @ │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ @ instruction: 0xf64ea881 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r8 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ @@ -134494,1701 +134470,1709 @@ │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ svcge 0x0004a85f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf84af7f9 │ │ │ │ - blcs 0xfa4bc │ │ │ │ + blcs 0xfa45c │ │ │ │ subhi pc, pc, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ vtst.8 q13, q7, │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ + vsubl.s8 q10, d16, d13 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ movthi pc, #16384 @ 0x4000 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ ldmdage sl!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ @ instruction: 0xf826f7f9 │ │ │ │ addsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x12518c0 │ │ │ │ + blx 0x1051860 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fca82b │ │ │ │ vst2. {d27-d28}, [pc :64], r9 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [r5, #-0]! @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38516 │ │ │ │ @ instruction: 0xf47c3f81 │ │ │ │ svcge 0x0004a817 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf802f7f9 │ │ │ │ - blcs 0xfa54c │ │ │ │ + blcs 0xfa4ec │ │ │ │ strhi pc, [r1, r0] │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ vadd.i8 d26, d14, d11 │ │ │ │ - vsubl.s8 q9, d16, d1 │ │ │ │ + vsubl.s8 q9, d0, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00fef7fb │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24,d26,d28}, [pc], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ stmdage r4, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293874 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bls 0x293804 │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbteq sl, [r7], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strbthi pc, [lr], r0, lsl #2 @ │ │ │ │ ldrdcs pc, [r0, #131] @ 0x83 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d2f43b │ │ │ │ stmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + rsbvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf988f7f3 │ │ │ │ + @ instruction: 0xf980f7f3 │ │ │ │ svclt 0x00b0f7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andne lr, r5, #3358720 @ 0x334000 │ │ │ │ - andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwne lr, #22989 @ 0x59cd │ │ │ │ + movwcs sl, #10500 @ 0x2904 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ bicmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff7d0aec │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff7d0a8c │ │ │ │ ldmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0xfe8cfc56 │ │ │ │ - stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfedcfbf6 │ │ │ │ + stmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subcc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + rsccs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf95ef7f3 │ │ │ │ + @ instruction: 0xf956f7f3 │ │ │ │ svclt 0x0086f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vqdmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 d23, d1, #64 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x0072f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vqdmlal.s , d0, d1[7] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - ldc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x005ef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1651a70 │ │ │ │ + bllt 0x1651a10 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1211a84 │ │ │ │ + blt 0x1211a24 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xad1a9c │ │ │ │ + bllt 0xad1a3c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1d51ab0 │ │ │ │ + bllt 0x1d51a50 │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vqdmlal.s , d0, d1[1] │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d0, d25 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x0022f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 , q0, d13 │ │ │ │ + vrsra.s64 d16, d13, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 d23, d1, #64 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ svclt 0x000ef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x9d1b14 │ │ │ │ + bllt 0x9d1ab4 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1bd1b28 │ │ │ │ + blt 0x1bd1ac8 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe911b34 │ │ │ │ + bllt 0xfe911ad4 │ │ │ │ andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ - subsne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + rsceq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r7], -r3, lsl #8 │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc93 │ │ │ │ + @ instruction: 0xf7fbfc8b │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - @ instruction: 0x13a5f24b │ │ │ │ + teqpne r5, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - andne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc7f │ │ │ │ + @ instruction: 0xf7fbfc77 │ │ │ │ @ instruction: 0xf893becf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147cc │ │ │ │ + blcs 0x11476c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893ba91 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147e0 │ │ │ │ + blcs 0x114780 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893babf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147f4 │ │ │ │ + blcs 0x114794 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893bb8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114808 │ │ │ │ + blcs 0x1147a8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - mvnsvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + orrvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - sbceq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + subseq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfba5 │ │ │ │ + @ instruction: 0xf7fbfb9d │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - biceq pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + cmppeq r1, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsbseq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + andeq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfb91 │ │ │ │ + @ instruction: 0xf7fbfb89 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - cmnpeq r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + movweq pc, #22090 @ 0x564a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - andne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc1b │ │ │ │ + @ instruction: 0xf7fbfc13 │ │ │ │ stmib sp, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d21, d11, d5 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ strcs r0, [r3], #-520 @ 0xfffffdf8 │ │ │ │ strls r9, [r8], #-1543 @ 0xfffff9f9 │ │ │ │ - stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr11, {7} │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 q8, q0, d25 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d0, d25 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vrsra.s64 d23, d25, #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x17d1c6e │ │ │ │ + blx 0x15d1c0e │ │ │ │ mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 , q8, d29 │ │ │ │ + vbic.i32 d17, #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 q8, d0, d5 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x12d1c96 │ │ │ │ + blx 0x10d1c36 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x1650532 │ │ │ │ + blx 0x1a504d2 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fe21 │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ mcrge 5, 1, pc, cr12, cr11, {3} @ │ │ │ │ - blcs 0xfa918 │ │ │ │ + blcs 0xfa8b8 │ │ │ │ ldrbhi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64eae25 │ │ │ │ - vmlal.s q9, d0, d1[6] │ │ │ │ + vsubl.s8 q9, d0, d9 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr10, cr11, {3} @ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr8, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ mcr2 7, 0, pc, cr4, cr8, {7} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b05d8 │ │ │ │ stcvs 14, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ - b 0x1297978 │ │ │ │ + b 0x1297918 │ │ │ │ tstle r2, r9, lsl #6 │ │ │ │ @ instruction: 0xf53b06d9 │ │ │ │ @ instruction: 0xf8ddae03 │ │ │ │ - bls 0x27bdb0 │ │ │ │ + bls 0x27bd50 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ ldclge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ - stmdacs r0, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr4, cr11, {1} @ │ │ │ │ - @ instruction: 0xf800f08f │ │ │ │ - @ instruction: 0xf08e4605 │ │ │ │ - @ instruction: 0xf1bafffd │ │ │ │ + @ instruction: 0xf814f08f │ │ │ │ + @ instruction: 0xf08f4605 │ │ │ │ + @ instruction: 0xf1baf811 │ │ │ │ strmi r0, [r4], -r0, lsl #30 │ │ │ │ @ instruction: 0x2602bf14 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #12 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - @ instruction: 0x463afc99 │ │ │ │ + ldrtmi pc, [sl], -r9, lsl #25 @ │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0x463afc93 │ │ │ │ + ldrtmi pc, [sl], -r3, lsl #25 @ │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldrtmi pc, [sl], -r7, lsl #26 @ │ │ │ │ + @ instruction: 0x463afcf7 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ strcc r4, [r1, -r0, lsr #12] │ │ │ │ - stc2 7, cr15, [r0, #-876] @ 0xfffffc94 │ │ │ │ + ldc2l 7, cr15, [r0], #876 @ 0x36c │ │ │ │ strhle r4, [r4, #39]! @ 0x27 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ ldc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - bl 0x1145e8 │ │ │ │ + bl 0x114588 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [r0, r3] │ │ │ │ @ instruction: 0xff10f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbadb5 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ @ instruction: 0xf649fd9f │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - bl 0x1656a8 │ │ │ │ + bl 0x165648 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [ip, #236] @ 0xec │ │ │ │ mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x29343c │ │ │ │ + blls 0x2933dc │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1354e0 │ │ │ │ + blcs 0x135480 │ │ │ │ stcge 4, cr15, [lr, #492] @ 0x1ec │ │ │ │ - rsbsmi pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + andsmi pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff9ef7f2 │ │ │ │ + @ instruction: 0xff96f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae33 │ │ │ │ svcge 0x0004bd81 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f440 │ │ │ │ + blls 0x27f3e0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1354e4 │ │ │ │ + blcs 0x135484 │ │ │ │ ldclge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - rsbmi pc, sp, #81788928 @ 0x4e00000 │ │ │ │ + andmi pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff80f7f2 │ │ │ │ + @ instruction: 0xff78f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae15 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0667fd35 │ │ │ │ + @ instruction: 0x0667fd31 │ │ │ │ ldclge 5, cr15, [ip, #-236] @ 0xffffff14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff551e8c │ │ │ │ + blx 0xff551e2c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbad55 │ │ │ │ stmdage r4, {r0, r1, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x2933b0 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bls 0x293350 │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrsbcs pc, [r0, #131]! @ 0x83 @ │ │ │ │ - @ instruction: 0xf80cf7f8 │ │ │ │ + @ instruction: 0xf804f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbad3f │ │ │ │ stmdage r4, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vadd.f32 d31, d8, d25 │ │ │ │ vmlal.s q11, d0, d1[2] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr, #-236]! @ 0xffffff14 │ │ │ │ ldcllt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x293360 │ │ │ │ + blls 0x293300 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134d1c │ │ │ │ + blcs 0x134cbc │ │ │ │ stcge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - addne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + eorne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff30f7f2 │ │ │ │ + @ instruction: 0xff28f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbadc5 │ │ │ │ svcge 0x0004bd13 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ - blcs 0xfab54 │ │ │ │ + blcs 0xfaaf4 │ │ │ │ strthi pc, [r1], #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vadd.f32 d26, d14, d7 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ + vsubl.s8 q8, d16, d29 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [ip, #492]! @ 0x1ec │ │ │ │ ldcllt 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ stc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf6499a07 │ │ │ │ - vsubw.s8 q9, q0, d12 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x165814 │ │ │ │ + bl 0x1657b4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #236 @ 0xec │ │ │ │ ldclt 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ ldc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ addsmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr0, cr2, {7} │ │ │ │ + mcr2 7, 7, pc, cr8, cr2, {7} @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ svcge 0x0004bd83 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f2e4 │ │ │ │ + blls 0x27f284 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135020 │ │ │ │ + blcs 0x134fc0 │ │ │ │ stclge 4, cr15, [r2], {123} @ 0x7b │ │ │ │ - rsbcc pc, sp, #81788928 @ 0x4e00000 │ │ │ │ + andcc pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 6, pc, cr2, cr2, {7} │ │ │ │ + mcr2 7, 6, pc, cr10, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbad67 │ │ │ │ svcge 0x0004bcb5 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ stc2 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f2a8 │ │ │ │ + blls 0x27f248 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134fa0 │ │ │ │ + blcs 0x134f40 │ │ │ │ stcge 4, cr15, [r4], #492 @ 0x1ec │ │ │ │ - rsccs pc, sp, #81788928 @ 0x4e00000 │ │ │ │ + addcs pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 5, pc, cr4, cr2, {7} │ │ │ │ + mcr2 7, 5, pc, cr12, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbad49 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - blls 0x293238 │ │ │ │ + blls 0x2931d8 │ │ │ │ @ instruction: 0xf63b2b01 │ │ │ │ @ instruction: 0xf248ac8f │ │ │ │ vmlal.s , d0, d1[3] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fc6d │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ ldclge 5, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ - blcs 0xfac80 │ │ │ │ + blcs 0xfac20 │ │ │ │ bicshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64eac71 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ stcllt 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fc4f │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ mrrcge 5, 7, pc, sl, cr11 @ │ │ │ │ - blcs 0xfacbc │ │ │ │ + blcs 0xfac5c │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64eac53 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ ldc2 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ subvc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr2, cr2, {7} │ │ │ │ + mcr2 7, 2, pc, cr10, cr2, {7} @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac37 │ │ │ │ stmdage r4, {r0, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ @ instruction: 0xf247fc21 │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r6], #-236 @ 0xffffff14 │ │ │ │ ldcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fc0f │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ ldcge 5, cr15, [sl], {123} @ 0x7b │ │ │ │ - blcs 0xfad3c │ │ │ │ + blcs 0xfacdc │ │ │ │ addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64eac13 │ │ │ │ - vmlal.s q8, d0, d1[6] │ │ │ │ + vsubl.s8 q8, d0, d9 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x293114 │ │ │ │ + blls 0x2930b4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134b9c │ │ │ │ - blge 0xfff51348 │ │ │ │ - rscscc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134b3c │ │ │ │ + blge 0xfff512e8 │ │ │ │ + addscc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 0, pc, cr10, cr2, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr2, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac9f │ │ │ │ stmdage r4, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vpadd.i8 , , │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff851280 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff851220 │ │ │ │ stclt 7, cr15, [ip], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff2d2182 │ │ │ │ - blcs 0xbadc0 │ │ │ │ - blge 0xff5d1394 │ │ │ │ + blx 0xff2d2122 │ │ │ │ + blcs 0xbad60 │ │ │ │ + blge 0xff5d1334 │ │ │ │ rscmi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #968]! @ 0x3c8 │ │ │ │ + ldc2l 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac79 │ │ │ │ @ instruction: 0xf893bbc7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114e08 │ │ │ │ + blcs 0x114da8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ stmdage r4, {r0, r5, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - fstmdbxvs fp!, {d15-d71} @ Deprecated │ │ │ │ + fstmdbxvs fp!, {d15-d67} @ Deprecated │ │ │ │ strbteq r9, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf003695b │ │ │ │ @ instruction: 0xf10003f0 │ │ │ │ - blcs 0xb4c74 │ │ │ │ - blge 0xfec512e0 │ │ │ │ + blcs 0xb4c14 │ │ │ │ + blge 0xfec51280 │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ @ instruction: 0xf649abab │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ + vsubl.s8 q10, d0, d25 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr11 @ │ │ │ │ - bllt 0xfe852200 │ │ │ │ + bllt 0xfe8521a0 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x15d21fe │ │ │ │ - bls 0x26f6cc │ │ │ │ + blx 0x13d219e │ │ │ │ + bls 0x26f66c │ │ │ │ ldmdbvs fp, {r5, r6, r9, sl}^ │ │ │ │ mvnseq pc, #3 │ │ │ │ tstphi r6, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbf070 │ │ │ │ - blge 0xfe3d1424 │ │ │ │ - eorcs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbf010 │ │ │ │ + blge 0xfe3d13c4 │ │ │ │ + adcsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ + ldc2 7, cr15, [r4, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac31 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x292fa0 │ │ │ │ - movwcs pc, #50761 @ 0xc649 @ │ │ │ │ + bls 0x292f30 │ │ │ │ + bicsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x17e678 │ │ │ │ + bl 0x17e618 │ │ │ │ strbteq r0, [r2], -r2, lsl #7 │ │ │ │ msrhi CPSR_fc, #0, 2 │ │ │ │ ldrdcs pc, [r0, r3]! │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1ad136c │ │ │ │ + stmdacs r0, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1ad130c │ │ │ │ ldclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xed226e │ │ │ │ + blx 0xdd220e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf1000662 │ │ │ │ @ instruction: 0xf7fb8235 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16d138c │ │ │ │ + blge 0x16d132c │ │ │ │ stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x115228e │ │ │ │ - blcs 0xbaecc │ │ │ │ - blge 0x14514a0 │ │ │ │ + blx 0x115222e │ │ │ │ + blcs 0xbae6c │ │ │ │ + blge 0x1451440 │ │ │ │ eormi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabf3 │ │ │ │ svcge 0x0004bb41 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xbd22ba │ │ │ │ + blx 0xbd225a │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27efc0 │ │ │ │ + blls 0x27ef60 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134bc4 │ │ │ │ - blge 0xcd14dc │ │ │ │ - rscvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134b64 │ │ │ │ + blge 0xcd147c │ │ │ │ + addvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2l 7, cr15, [r0, #-968] @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ svcge 0x0004bb23 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x4522f6 │ │ │ │ + blx 0x452296 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27ef84 │ │ │ │ + blls 0x27ef24 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134988 │ │ │ │ - blge 0x551518 │ │ │ │ - rsbvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134928 │ │ │ │ + blge 0x5514b8 │ │ │ │ + andvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabb7 │ │ │ │ svcge 0x0004bb05 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xffcd2330 │ │ │ │ - blcs 0xfaf70 │ │ │ │ + blx 0xffcd22d0 │ │ │ │ + blcs 0xfaf10 │ │ │ │ movwhi pc, #24576 @ 0x6000 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmin.s8 q13, q12, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe851560 │ │ │ │ - blt 0xffbd2364 │ │ │ │ + stmdacs r0, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe851500 │ │ │ │ + blt 0xffbd2304 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff6d2360 │ │ │ │ - blcs 0xbafa0 │ │ │ │ - bge 0xff9d1574 │ │ │ │ - rscne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + blx 0xff6d2300 │ │ │ │ + blcs 0xbaf40 │ │ │ │ + bge 0xff9d1514 │ │ │ │ + adcne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4], #968 @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbab89 │ │ │ │ svcge 0x0004bad7 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xff15238c │ │ │ │ - blcs 0xfafcc │ │ │ │ + blx 0xff15232c │ │ │ │ + blcs 0xfaf6c │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmax.s8 q13, q15, │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1cd15bc │ │ │ │ - blt 0xff0523c0 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1cd155c │ │ │ │ + blt 0xff052360 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xfeb523bc │ │ │ │ + blx 0xfeb5235c │ │ │ │ sbcscc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ + stc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaaaf │ │ │ │ svcge 0x0004bb5d │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe6d23e0 │ │ │ │ - blcs 0xfb020 │ │ │ │ + blx 0xfe6d2380 │ │ │ │ + blcs 0xfafc0 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmax.s8 d26, d24, d17 │ │ │ │ vrshr.s64 d23, d9, #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1251610 │ │ │ │ - blt 0xfe5d2414 │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x12515b0 │ │ │ │ + blt 0xfe5d23b4 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x1352410 │ │ │ │ - blls 0x26f8dc │ │ │ │ + blx 0x11523b0 │ │ │ │ + blls 0x26f87c │ │ │ │ ldmdbvs r2, {r0, r5, r6, r9, sl}^ │ │ │ │ subshi pc, lr, #0, 2 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xfe251530 │ │ │ │ + bge 0xfe2514d0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf649aa83 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s q10, d16, d1[6] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xad164c │ │ │ │ - blt 0x1e52450 │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xad15ec │ │ │ │ + blt 0x1e523f0 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292df4 │ │ │ │ + blls 0x292d94 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf648aa6d │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x551678 │ │ │ │ - blt 0x18d247c │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x551618 │ │ │ │ + blt 0x18d241c │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x13d2478 │ │ │ │ - adcsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + blx 0x13d2418 │ │ │ │ + addvc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vpmin.s8 d31, d8, d27 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ stmdbge r4, {r0, r1, r4, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10d15bc │ │ │ │ - blt 0xffc524c0 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10d155c │ │ │ │ + blt 0xffc52460 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xb524bc │ │ │ │ + blx 0xb5245c │ │ │ │ subscc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, sl, cr2 @ │ │ │ │ + mcrr2 7, 15, pc, r2, cr2 @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa2f │ │ │ │ stmdage r4, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0660f9ff │ │ │ │ - bge 0xa519f0 │ │ │ │ + @ instruction: 0x0660f9fb │ │ │ │ + bge 0xa51990 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff3ef7f6 │ │ │ │ + @ instruction: 0xff36f7f6 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa1f │ │ │ │ svcge 0x0004bacd │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x2d2500 │ │ │ │ - blcs 0xfb140 │ │ │ │ - blcs 0x1486bc │ │ │ │ - bge 0x551718 │ │ │ │ - rscpl pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0x2d24a0 │ │ │ │ + blcs 0xfb0e0 │ │ │ │ + blcs 0x14865c │ │ │ │ + bge 0x5516b8 │ │ │ │ + addpl pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaab7 │ │ │ │ svcge 0x0004ba05 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9f0f7f8 │ │ │ │ - blcs 0xfb170 │ │ │ │ + blcs 0xfb110 │ │ │ │ @ instruction: 0x81bff000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vmul.i8 q13, q15, │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe851760 │ │ │ │ + stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe851700 │ │ │ │ stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292ce0 │ │ │ │ + blls 0x292c80 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134cb8 │ │ │ │ + blcs 0x134c58 │ │ │ │ stmibge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - andcs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + adcne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xffcd256a │ │ │ │ + blx 0xffad250a │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa85 │ │ │ │ svcge 0x0004b9d3 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9bef7f8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b015a │ │ │ │ - blls 0x27ece4 │ │ │ │ + blls 0x27ec84 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134e0c │ │ │ │ + blcs 0x134dac │ │ │ │ stmibge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbvs pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + andvs pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xff5525a6 │ │ │ │ + blx 0xff352546 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa67 │ │ │ │ - vmul.i8 d27, d24, d21 │ │ │ │ - vmov.i32 d16, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf647b9b5 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ @ instruction: 0xf7fb0408 │ │ │ │ stcvs 15, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 6, r8, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d210 │ │ │ │ + blcs 0x9d1b0 │ │ │ │ @ instruction: 0xf7fbd18e │ │ │ │ @ instruction: 0x6d2bb99f │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 0, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d230 │ │ │ │ + blcs 0x9d1d0 │ │ │ │ ldclge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ stmiblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fae4 │ │ │ │ + blvs 0xfe72fa84 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rsbhi pc, sl, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95408 │ │ │ │ + blcc 0x953a8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad6c │ │ │ │ @ instruction: 0x6d2bb97d │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d274 │ │ │ │ + blcs 0x9d214 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ stmdblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fb28 │ │ │ │ + blvs 0xfe72fac8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9544c │ │ │ │ + blcc 0x953ec │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad63 │ │ │ │ @ instruction: 0x6d2bb95b │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2b8 │ │ │ │ + blcs 0x9d258 │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fb6c │ │ │ │ + blvs 0xfe72fb0c │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95490 │ │ │ │ + blcc 0x95430 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbab16 │ │ │ │ @ instruction: 0x6d2bb939 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 13, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2fc │ │ │ │ + blcs 0x9d29c │ │ │ │ stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fba923 │ │ │ │ @ instruction: 0x6d2bb9d1 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 12, r8, fp, cr6 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d32c │ │ │ │ + blcs 0x9d2cc │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ ldmdblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbeb6c │ │ │ │ + bcs 0xbeb0c │ │ │ │ stmdbge sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - sbcsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ + rsbmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x752716 │ │ │ │ + blx 0x5526b6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba9af │ │ │ │ stcvs 8, cr11, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d374 │ │ │ │ + blcs 0x9d314 │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage r4!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmiblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc3c │ │ │ │ + blvs 0xfe72fbdc │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95560 │ │ │ │ + blcc 0x95500 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7fbae18 │ │ │ │ stcvs 8, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 6, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3cc │ │ │ │ + blcs 0x9d36c │ │ │ │ svcge 0x00f1f47e │ │ │ │ stmialt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fc80 │ │ │ │ + blvs 0xfe72fc20 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x955a4 │ │ │ │ + blcc 0x95544 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac0d │ │ │ │ stcvs 8, cr11, [fp, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d410 │ │ │ │ - blge 0xff851a0c │ │ │ │ + blcs 0x9d3b0 │ │ │ │ + blge 0xff8519ac │ │ │ │ ldmlt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fcc4 │ │ │ │ + blvs 0xfe72fc64 │ │ │ │ svcvs 0x0070f412 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x955e8 │ │ │ │ + blcc 0x95588 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ stcvs 8, cr11, [fp, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 14, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d454 │ │ │ │ + blcs 0x9d3f4 │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbea44 │ │ │ │ + bcs 0xbe9e4 │ │ │ │ ldmdage r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + rscsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe25283c │ │ │ │ + blx 0x20527dc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba91b │ │ │ │ stcvs 8, cr11, [fp, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d49c │ │ │ │ - blge 0x1591a98 │ │ │ │ + blcs 0x9d43c │ │ │ │ + blge 0x1591a38 │ │ │ │ ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fd50 │ │ │ │ + blvs 0xfe72fcf0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, r9, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95674 │ │ │ │ + blcc 0x95614 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbabf6 │ │ │ │ @ instruction: 0xf8d3b847 │ │ │ │ @ instruction: 0x462821b0 │ │ │ │ - @ instruction: 0xf968f7f7 │ │ │ │ + @ instruction: 0xf960f7f7 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fba83f │ │ │ │ stcvs 8, cr11, [fp, #-948]! @ 0xfffffc4c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4f4 │ │ │ │ + blcs 0x9d494 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ stmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f412 │ │ │ │ stmdage r8!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf649a825 │ │ │ │ - vrshr.s64 d21, d9, #64 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fdd0 │ │ │ │ + blvs 0xfe72fd70 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi CPSR_f, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956f4 │ │ │ │ + blcc 0x95694 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbae29 │ │ │ │ stcvs 8, cr11, [fp, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 8, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d560 │ │ │ │ + blcs 0x9d500 │ │ │ │ svcge 0x00a5f47e │ │ │ │ svclt 0x00f6f7fa │ │ │ │ - blvs 0xfe72fe14 │ │ │ │ + blvs 0xfe72fdb4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95738 │ │ │ │ + blcc 0x956d8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacee │ │ │ │ stcvs 15, cr11, [fp, #-916]! @ 0xfffffc6c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95758 │ │ │ │ + blcc 0x956f8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa49 │ │ │ │ stcvs 15, cr11, [fp, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95778 │ │ │ │ + blcc 0x95718 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa57 │ │ │ │ stcvs 15, cr11, [fp, #-788]! @ 0xfffffcec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 15, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d5e4 │ │ │ │ + blcs 0x9d584 │ │ │ │ stcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ svclt 0x00b4f7fa │ │ │ │ - blvs 0xfe72fe98 │ │ │ │ + blvs 0xfe72fe38 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x957bc │ │ │ │ + blcc 0x9575c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faade3 │ │ │ │ @ instruction: 0xf893bfa3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115650 │ │ │ │ + blcs 0x1155f0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d620 │ │ │ │ - bge 0xad1c1c │ │ │ │ + blcs 0x9d5c0 │ │ │ │ + bge 0xad1bbc │ │ │ │ svclt 0x0096f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9fd │ │ │ │ @ instruction: 0xf893bf89 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115684 │ │ │ │ + blcs 0x115624 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d654 │ │ │ │ - blge 0xb91c50 │ │ │ │ + blcs 0x9d5f4 │ │ │ │ + blge 0xb91bf0 │ │ │ │ svclt 0x007cf7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaf1e │ │ │ │ @ instruction: 0xf893bf6f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156b8 │ │ │ │ + blcs 0x115658 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d688 │ │ │ │ + blcs 0x9d628 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ svclt 0x0062f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaed6 │ │ │ │ @ instruction: 0xf893bf55 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156ec │ │ │ │ + blcs 0x11568c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6bc │ │ │ │ - ldclge 4, cr15, [pc], #-508 @ 0x948c0 │ │ │ │ + blcs 0x9d65c │ │ │ │ + ldclge 4, cr15, [pc], #-508 @ 0x94860 │ │ │ │ svclt 0x0048f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faac2b │ │ │ │ @ instruction: 0xf893bf3b │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115720 │ │ │ │ + blcs 0x1156c0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6f0 │ │ │ │ + blcs 0x9d690 │ │ │ │ stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x002ef7fa │ │ │ │ - blvs 0xfe72ffa4 │ │ │ │ + blvs 0xfe72ff44 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d710 │ │ │ │ + blcs 0x9d6b0 │ │ │ │ ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ svclt 0x001ef7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ @ instruction: 0xf893bf11 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115774 │ │ │ │ + blcs 0x115714 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d744 │ │ │ │ + blcs 0x9d6e4 │ │ │ │ stmdbge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9f2 │ │ │ │ @ instruction: 0xf893bef7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157a8 │ │ │ │ + blcs 0x115748 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d778 │ │ │ │ + blcs 0x9d718 │ │ │ │ ldclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ mcrlt 7, 7, pc, cr10, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacff │ │ │ │ @ instruction: 0xf893bedd │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157dc │ │ │ │ + blcs 0x11577c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7ac │ │ │ │ - bge 0xff6d1da8 │ │ │ │ + blcs 0x9d74c │ │ │ │ + bge 0xff6d1d48 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr0, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7faac0a │ │ │ │ @ instruction: 0xf893bec3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115810 │ │ │ │ + blcs 0x1157b0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7e0 │ │ │ │ - blge 0xc91dd4 │ │ │ │ + blcs 0x9d780 │ │ │ │ + blge 0xc91d74 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr6, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faace9 │ │ │ │ @ instruction: 0xf893bea9 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115844 │ │ │ │ + blcs 0x1157e4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d814 │ │ │ │ - blge 0x11e10 │ │ │ │ + blcs 0x9d7b4 │ │ │ │ + blge 0x11db0 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faae86 │ │ │ │ @ instruction: 0xf893be8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115878 │ │ │ │ + blcs 0x115818 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d848 │ │ │ │ + blcs 0x9d7e8 │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcrlt 7, 4, pc, cr2, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9b5 │ │ │ │ @ instruction: 0xf893be75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158ac │ │ │ │ + blcs 0x11584c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d87c │ │ │ │ + blcs 0x9d81c │ │ │ │ ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcrlt 7, 3, pc, cr8, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faad8c │ │ │ │ @ instruction: 0xf893be5b │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158e0 │ │ │ │ + blcs 0x115880 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d8b0 │ │ │ │ + blcs 0x9d850 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ mcrlt 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab13 │ │ │ │ @ instruction: 0xf893be41 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115914 │ │ │ │ + blcs 0x1158b4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d8e4 │ │ │ │ + blcs 0x9d884 │ │ │ │ stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr4, cr10, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xff000f70 │ │ │ │ + blmi 0xfee80f10 │ │ │ │ eorcs r4, r4, #12, 12 @ 0xc00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ vcgt.s8 d0, d1, d0 │ │ │ │ - movwcs lr, #2290 @ 0x8f2 │ │ │ │ + movwcs lr, #2314 @ 0x90a │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b34023 │ │ │ │ suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r0, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r0, r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, sl, #64 @ 0x40 │ │ │ │ + adchi pc, r9, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d20, d21 │ │ │ │ - @ instruction: 0xf0053303 │ │ │ │ + @ instruction: 0xf0052381 │ │ │ │ vorr.i32 d16, #12582912 @ 0x00c00000 │ │ │ │ - tstmi sp, #1073741856 @ 0x40000020 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + movwmi r4, #53763 @ 0xd203 │ │ │ │ ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs pc, [r1], -r4, asr #7 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf0002902 │ │ │ │ - stmdbcs r3, {r0, r3, r4, r8, pc} │ │ │ │ - stmdbcs r1, {r1, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ - @ instruction: 0xf0009518 │ │ │ │ - stmdals r3, {r0, r1, r3, r5, r8, pc} │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x175180 │ │ │ │ + blcs 0x108f04 │ │ │ │ + @ instruction: 0xf0009213 │ │ │ │ + stmdals r3, {r0, r4, r5, r8, pc} │ │ │ │ @ instruction: 0xf009a912 │ │ │ │ - stmib sp, {r0, r8, r9}^ │ │ │ │ - tstls r6, #19922944 @ 0x1300000 │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - @ instruction: 0xf8cd1342 │ │ │ │ - vmov.i32 q12, #204 @ 0x000000cc │ │ │ │ - tstls r5, #64, 8 @ 0x40000000 │ │ │ │ - strcs r9, [r0], #-1042 @ 0xfffffbee │ │ │ │ - andsmi lr, r9, #3358720 @ 0x334000 │ │ │ │ + vsubw.u8 q8, q2, d1 │ │ │ │ + tstls r6, #64, 4 │ │ │ │ + strbne pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ + ldrls r2, [r4], -r0, lsl #6 │ │ │ │ + movwcs r9, #4889 @ 0x1319 │ │ │ │ + @ instruction: 0xf8cd9518 │ │ │ │ + ldrls r8, [r5], #-92 @ 0xffffffa4 │ │ │ │ + tstls sl, #536870913 @ 0x20000001 │ │ │ │ stc2l 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ - stceq 7, cr14, [r3], #768 @ 0x300 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x1157638 │ │ │ │ - blls 0x1561c0 │ │ │ │ - strbpl pc, [r0], -r4, asr #7 @ │ │ │ │ - andeq pc, pc, r1 │ │ │ │ - strne pc, [r1, -r4, asr #7] │ │ │ │ - @ instruction: 0xf8d39604 │ │ │ │ + bls 0x18ec48 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d13 │ │ │ │ + tstls r3, #541065216 @ 0x20400000 │ │ │ │ + @ instruction: 0xf8d20ca3 │ │ │ │ vmla.i q9, q10, d0[2] │ │ │ │ - ldrls r1, [r2], -r1, lsl #7 │ │ │ │ - vqshlu.s64 d20, d8, #4 │ │ │ │ - strls r4, [r7, #-1539] @ 0xfffff9fd │ │ │ │ - ldrbeq r9, [r2, #1549] @ 0x60d │ │ │ │ - @ instruction: 0xf0049613 │ │ │ │ - ldrls r0, [r8, #-1551] @ 0xfffff9f1 │ │ │ │ - andsls r9, r4, r5, lsl r3 │ │ │ │ - @ instruction: 0x96179716 │ │ │ │ - bls 0x18a45c │ │ │ │ - ldcvs 13, cr6, [r2], {18} │ │ │ │ - svceq 0x000ef012 │ │ │ │ - stmdacs sl, {r1, r4, r5, ip, lr, pc} │ │ │ │ - @ instruction: 0xf001d893 │ │ │ │ - stmdbcs r4, {r2, r3, r8} │ │ │ │ - bicshi pc, r6, r0 │ │ │ │ - @ instruction: 0xf0002908 │ │ │ │ - @ instruction: 0x210c81b0 │ │ │ │ - andcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - movwls r2, #23299 @ 0x5b03 │ │ │ │ + andls r3, r6, #3 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + beq 0x8f957c │ │ │ │ + @ instruction: 0xf0039212 │ │ │ │ + bls 0x2159b0 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf0011701 │ │ │ │ + @ instruction: 0xf004000f │ │ │ │ + strtmi r0, [r8], pc, lsl #12 │ │ │ │ + ldrbeq r9, [r2, #1284] @ 0x504 │ │ │ │ + tstls r8, #88080384 @ 0x5400000 │ │ │ │ + @ instruction: 0x97169014 │ │ │ │ + ldrle r9, [sl, #1559] @ 0x617 │ │ │ │ + vldrvs s18, [r2, #-12] │ │ │ │ + @ instruction: 0xf0126c12 │ │ │ │ + eorsle r0, r3, lr, lsl #30 │ │ │ │ + ldmle r2, {r1, r3, fp, sp} │ │ │ │ + tstpeq ip, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0002904 │ │ │ │ + stmdbcs r8, {r5, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0x81bbf000 │ │ │ │ + @ instruction: 0xf649210c │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + movwls r0, #25139 @ 0x6233 │ │ │ │ andcs pc, r0, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf8d09803 │ │ │ │ @ instruction: 0xf8d25088 │ │ │ │ - @ instruction: 0x911013b0 │ │ │ │ + @ instruction: 0xf8d213b0 │ │ │ │ + @ instruction: 0x9110b3b8 │ │ │ │ @ instruction: 0x13b4f8d2 │ │ │ │ - @ instruction: 0xb3b8f8d2 │ │ │ │ - @ instruction: 0xf040910f │ │ │ │ - b 0x10f51b0 │ │ │ │ - bcs 0xd566c │ │ │ │ - svcge 0x0071f47f │ │ │ │ - ldc2 0, cr15, [r2], {5} │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrhi pc, sp, r0 │ │ │ │ + tstls pc, r4, lsl #20 │ │ │ │ + @ instruction: 0xf0402a03 │ │ │ │ + b 0x10f5178 │ │ │ │ + bcs 0xd5610 │ │ │ │ + svcge 0x006ff47f │ │ │ │ + stc2 0, cr15, [sl], #20 │ │ │ │ + stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + orrshi pc, r7, r0 │ │ │ │ @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfeda5068 │ │ │ │ - b 0x149346c │ │ │ │ - sbcs r1, r5, r9, asr r9 │ │ │ │ - @ instruction: 0xf53f06ed │ │ │ │ - strb sl, [r8, r0, ror #30] │ │ │ │ + blx 0xfeda500c │ │ │ │ + b 0x1493410 │ │ │ │ + sbcs r1, pc, r9, asr r9 @ │ │ │ │ + @ instruction: 0xf53f06dd │ │ │ │ + @ instruction: 0xe7c7af5e │ │ │ │ strne pc, [r1, r4, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ - bne 0x10d1d84 │ │ │ │ - stmib sp, {r3, r4, r8, sl, ip, pc}^ │ │ │ │ - adceq r2, r3, #18874368 @ 0x1200000 │ │ │ │ - ldmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8cd9714 │ │ │ │ - smlsdls r5, r4, r0, sl │ │ │ │ - svcge 0x004df57f │ │ │ │ - @ instruction: 0xf8d19903 │ │ │ │ - ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ - svcge 0x0047f57f │ │ │ │ - ldcvs 13, cr6, [fp], {11} │ │ │ │ - svceq 0x000ef013 │ │ │ │ - strbteq sp, [fp], r2, lsl #2 │ │ │ │ - svcge 0x003ff53f │ │ │ │ - svccs 0x00033601 │ │ │ │ - bichi pc, r4, r0 │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0x81abf000 │ │ │ │ - @ instruction: 0xf43f2e03 │ │ │ │ - mcrcs 15, 0, sl, cr4, cr4, {1} │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - svccs 0x000081d3 │ │ │ │ - svcge 0x002bf43f │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - mcrr2 0, 0, pc, sl, cr5 @ │ │ │ │ - @ instruction: 0xf0002800 │ │ │ │ - bls 0x1b53f8 │ │ │ │ - beq 0x11130c │ │ │ │ - stmibeq r0!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - streq pc, [r2], #-426 @ 0xfffffe56 │ │ │ │ - blx 0xfed9daf4 │ │ │ │ - b 0x1492104 │ │ │ │ - adcsmi r0, fp, sl, asr #3 │ │ │ │ - stmdbeq r4!, {r2, r8, ip, pc}^ │ │ │ │ - andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ - @ instruction: 0xff00f08d │ │ │ │ - @ instruction: 0xf08d9006 │ │ │ │ - bls 0x2d4b00 │ │ │ │ - andls r4, r7, r1, lsl #12 │ │ │ │ - andls r9, r9, #196608 @ 0x30000 │ │ │ │ - @ instruction: 0xf9c4f7c7 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - ldrmi r9, [fp], sl, lsl #22 │ │ │ │ - @ instruction: 0xf7dae017 │ │ │ │ - blls 0x253c44 │ │ │ │ - strmi r9, [r1], -r0, lsl #6 │ │ │ │ - ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf0a2461a │ │ │ │ - stmdbls r7, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbmi r4, [r5], #-1626 @ 0xfffff9a6 │ │ │ │ - stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0924608 │ │ │ │ - blls 0x2d30ec │ │ │ │ - movwls r3, #33537 @ 0x8301 │ │ │ │ - vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r1, r4, r6, r8, pc} │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - ldrdcc pc, [r8], r0 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xa52e90 │ │ │ │ - eormi r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf7dad0d9 │ │ │ │ - blls 0x253bf8 │ │ │ │ - movwcs r9, #33536 @ 0x8300 │ │ │ │ - ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf0a24638 │ │ │ │ - stclne 15, cr15, [r8], #-84 @ 0xffffffac │ │ │ │ - blx 0x652ef2 │ │ │ │ - strtmi r9, [r8], -sl │ │ │ │ - blx 0x552efa │ │ │ │ - strmi r2, [r2], -r8, lsl #6 │ │ │ │ - andcs r9, r0, sl, lsl #18 │ │ │ │ - @ instruction: 0xf0a29300 │ │ │ │ - strb pc, [sl, pc, asr #29] @ │ │ │ │ - @ instruction: 0xf0099803 │ │ │ │ - stmib sp, {r0, r1, r8, r9}^ │ │ │ │ - ldmdbge r2, {r3, r4, r8, ip, lr} │ │ │ │ + bne 0x10d1d28 │ │ │ │ + @ instruction: 0xf8cd9212 │ │ │ │ + adceq r9, r3, #88 @ 0x58 │ │ │ │ + stmib sp, {r0, r1, r4, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0x97148517 │ │ │ │ + subsge pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf57f9705 │ │ │ │ + stmdbls r3, {r1, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + ldrdcc pc, [r8], #129 @ 0x81 │ │ │ │ + @ instruction: 0xf57f05d8 │ │ │ │ + stcvs 15, cr10, [fp, #-272] @ 0xfffffef0 │ │ │ │ + @ instruction: 0xf0136c1b │ │ │ │ + tstle r2, lr, lsl #30 │ │ │ │ + @ instruction: 0xf53f06eb │ │ │ │ + @ instruction: 0x3601af3c │ │ │ │ + @ instruction: 0xf0002f03 │ │ │ │ + @ instruction: 0xf1b981d0 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + mcrcs 1, 0, r8, cr3, cr7, {5} │ │ │ │ + svcge 0x0031f43f │ │ │ │ + @ instruction: 0xf0002e04 │ │ │ │ + mcrcs 1, 0, r8, cr2, cr8, {7} │ │ │ │ + bicshi pc, pc, r0 │ │ │ │ + @ instruction: 0xf43f2f00 │ │ │ │ + stmdals r3, {r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrshi pc, SPSR @ │ │ │ │ + @ instruction: 0xf10a9a04 │ │ │ │ + @ instruction: 0xf0470a01 │ │ │ │ + @ instruction: 0xf1aa09e0 │ │ │ │ + movwcs r0, #5122 @ 0x1402 │ │ │ │ + vst3.32 @ instruction: 0xf484fab4 │ │ │ │ + biceq lr, sl, pc, asr #20 │ │ │ │ + strhls r4, [r4, -fp] │ │ │ │ + movwls r0, #43364 @ 0xa964 │ │ │ │ + @ instruction: 0xf08d9208 │ │ │ │ + andls pc, r6, r1, lsl pc @ │ │ │ │ + @ instruction: 0xff0ef08d │ │ │ │ + strmi r9, [r1], -r8, lsl #20 │ │ │ │ + stmdals r3, {r0, r1, r2, ip, pc} │ │ │ │ + @ instruction: 0xf7c79209 │ │ │ │ + movwcs pc, #2513 @ 0x9d1 @ │ │ │ │ + blls 0x339ae4 │ │ │ │ + muls r7, fp, r6 │ │ │ │ + blx 0xdd2e36 │ │ │ │ + movwls r9, #2822 @ 0xb06 │ │ │ │ + blls 0x1a66d8 │ │ │ │ + @ instruction: 0x461a4638 │ │ │ │ + @ instruction: 0xff4cf0a2 │ │ │ │ + ldrbmi r9, [sl], -r7, lsl #18 │ │ │ │ + @ instruction: 0xf0294455 │ │ │ │ + strmi r0, [r8], -r0, ror #19 │ │ │ │ + @ instruction: 0xf87af092 │ │ │ │ + movwcc r9, #6920 @ 0x1b08 │ │ │ │ + addsmi r9, lr, #8, 6 @ 0x20000000 │ │ │ │ + cmpphi lr, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9803 │ │ │ │ + ldmib sp, {ip, pc}^ │ │ │ │ + @ instruction: 0xf8d01206 │ │ │ │ + @ instruction: 0xf0033088 │ │ │ │ + @ instruction: 0xf7ca030f │ │ │ │ + @ instruction: 0x4628fa33 │ │ │ │ + sbcsle r4, r9, r5, lsr #4 │ │ │ │ + blx 0x452e82 │ │ │ │ + movwls r9, #2822 @ 0xb06 │ │ │ │ + strmi r2, [r1], -r8, lsl #6 │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + @ instruction: 0xff26f0a2 │ │ │ │ + @ instruction: 0xf7da1c68 │ │ │ │ + andls pc, sl, r3, lsl #22 │ │ │ │ + @ instruction: 0xf7da4628 │ │ │ │ + movwcs pc, #35583 @ 0x8aff @ │ │ │ │ + stmdbls sl, {r1, r9, sl, lr} │ │ │ │ + movwls r2, #0 │ │ │ │ + cdp2 0, 14, cr15, cr0, cr2, {5} │ │ │ │ + tstls r9, #52953088 @ 0x3280000 │ │ │ │ + @ instruction: 0xf009a912 │ │ │ │ + stmdals r3, {r0, r1, r8, r9} │ │ │ │ vorr.i32 d25, #50688 @ 0x0000c600 │ │ │ │ - tstls r5, #192, 6 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldrcs lr, [r3], -sp, asr #19 │ │ │ │ - subshi pc, ip, sp, asr #17 │ │ │ │ - vsubw.u8 , q2, d1 │ │ │ │ - tstls sl, #64, 8 @ 0x40000000 │ │ │ │ - @ instruction: 0xf7f79412 │ │ │ │ - ssat pc, #12, r1, asr #25 @ │ │ │ │ - movweq pc, #4105 @ 0x1009 @ │ │ │ │ - tstls r6, #1073741830 @ 0x40000006 │ │ │ │ - vorr.i16 d26, #194 @ 0x00c2 │ │ │ │ - stmdals r3, {r0, r7, r8, r9, ip} │ │ │ │ - vorr.i32 d25, #50432 @ 0x0000c500 │ │ │ │ - stmib sp, {r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf8cd2613 │ │ │ │ - ubfx r8, ip, #0, #8 │ │ │ │ + movwcc r1, #4992 @ 0x1380 │ │ │ │ + @ instruction: 0x96149213 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i32 d25, #13107200 @ 0x00c80000 │ │ │ │ + @ instruction: 0xf8cd14c0 │ │ │ │ + ldrls r8, [r5], #-92 @ 0xffffffa4 │ │ │ │ + andsls r9, r2, #1744830464 @ 0x68000000 │ │ │ │ + stc2l 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ + svclt 0x0000e6a8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - @ instruction: 0x4681fbb9 │ │ │ │ - @ instruction: 0xf0002800 │ │ │ │ - blls 0x1f52d4 │ │ │ │ - blcs 0xa6878 │ │ │ │ - svcge 0x0022f47f │ │ │ │ - bcs 0xfb84c │ │ │ │ + ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ + movweq pc, #4105 @ 0x1009 @ │ │ │ │ + tstls r6, #196608 @ 0x30000 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d1 │ │ │ │ + ldrls r1, [r4], -r1, lsl #9 │ │ │ │ + @ instruction: 0xf8cd9518 │ │ │ │ + ldrls r8, [r5], #-92 @ 0xffffffa4 │ │ │ │ + andsls r9, r2, #1744830464 @ 0x68000000 │ │ │ │ + ldc2 7, cr15, [r4], #988 @ 0x3dc │ │ │ │ + stmdals r3, {r1, r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ + blx 0xff2d0fc6 │ │ │ │ + stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ + adcshi pc, r5, r0 │ │ │ │ + blls 0x23b7cc │ │ │ │ + bcs 0xbbfd0 │ │ │ │ + svcge 0x0018f47f │ │ │ │ + bcs 0xfb804 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf0090900 │ │ │ │ svccs 0x00000901 │ │ │ │ - sbchi pc, lr, r0, asr #32 │ │ │ │ + sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - bcs 0x9d3a8 │ │ │ │ - sbcshi pc, r2, r0, asr #32 │ │ │ │ + bcs 0x9d360 │ │ │ │ + sbcshi pc, r1, r0, asr #32 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - movwcs fp, #16156 @ 0x3f1c │ │ │ │ + svclt 0x001c9a04 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf08d9305 │ │ │ │ - pkhbtmi pc, r1, r7, lsl #29 @ │ │ │ │ - cdp2 0, 6, cr15, cr0, cr13, {4} │ │ │ │ + andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf08d9308 │ │ │ │ + pkhbtmi pc, r1, sp, lsl #29 @ │ │ │ │ + cdp2 0, 6, cr15, cr6, cr13, {4} │ │ │ │ strmi r9, [r1], -sp, lsl #20 │ │ │ │ stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf928f7c7 │ │ │ │ - ldmdbls r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - andeq lr, r4, r3, asr #20 │ │ │ │ - @ instruction: 0xdd7a2900 │ │ │ │ + @ instruction: 0xf92af7c7 │ │ │ │ + b 0x117bc20 │ │ │ │ + blls 0x495024 │ │ │ │ + vldmdble r8!, {d18-d17} │ │ │ │ andeq pc, pc, #5 │ │ │ │ - beq 0x1111a0 │ │ │ │ - andcs r9, r8, #1342177280 @ 0x50000000 │ │ │ │ - ldceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ - ldccs 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ - vpmax.s8 , q4, q1 │ │ │ │ - blx 0x3398a8 │ │ │ │ - andls pc, r6, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8dd9a07 │ │ │ │ - @ instruction: 0xf8cda03c │ │ │ │ - ldrmi ip, [r6], r4, lsr #32 │ │ │ │ - stmne sp, {r2, r7, r9, sl, lr} │ │ │ │ - movwlt lr, #31181 @ 0x79cd │ │ │ │ - strls r9, [lr, #-1553] @ 0xfffff9ef │ │ │ │ + beq 0x11115c │ │ │ │ + andcs r9, r8, #1610612736 @ 0x60000000 │ │ │ │ + vmax.s8 d20, d23, d6 │ │ │ │ + vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ + blx 0x1120284 │ │ │ │ + andls pc, ip, #8, 4 @ 0x80000000 │ │ │ │ + vpmax.s8 d15, d8, d10 │ │ │ │ + ldrsbtge pc, [ip], -sp @ │ │ │ │ + ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ + ldrls r9, [r1], -r8, lsl #22 │ │ │ │ + @ instruction: 0xf8cd18d5 │ │ │ │ + strls fp, [lr, #-32] @ 0xffffffe0 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - movwcs fp, #4060 @ 0xfdc │ │ │ │ - vstrle s19, [pc, #-48] @ 0x95070 │ │ │ │ - bleq 0xd11e0 │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ - @ instruction: 0xf8cd2400 │ │ │ │ - eor ip, r6, r8, lsr #32 │ │ │ │ - ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ - strbmi r9, [r9], -r3, lsl #16 │ │ │ │ - @ instruction: 0xf7ca9500 │ │ │ │ - bls 0x2d3578 │ │ │ │ + andcs fp, r0, #220, 30 @ 0x370 │ │ │ │ + @ instruction: 0xdd4e990c │ │ │ │ + bleq 0xd119c │ │ │ │ + cdpls 3, 0, cr9, cr11, cr11, {0} │ │ │ │ + strcs r4, [r0], #-1653 @ 0xfffff98b │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ + blls 0x24d108 │ │ │ │ + stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ + @ instruction: 0xf930f7ca │ │ │ │ + ldrbmi r9, [r9], -r4, lsl #20 │ │ │ │ + @ instruction: 0xf7da4630 │ │ │ │ + blls 0x313a0c │ │ │ │ + @ instruction: 0xf1b84602 │ │ │ │ + strbmi r0, [r8], -r2, lsl #30 │ │ │ │ + subsle r6, fp, r9, lsl r8 │ │ │ │ + svceq 0x0003f1b8 │ │ │ │ + @ instruction: 0xf1b8d055 │ │ │ │ + suble r0, pc, r1, lsl #30 │ │ │ │ + @ instruction: 0xf9ecf094 │ │ │ │ + ldrtmi r9, [r9], -r7, lsl #20 │ │ │ │ + strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ + @ instruction: 0xff98f091 │ │ │ │ + @ instruction: 0xf0259b08 │ │ │ │ + strmi r0, [r2, #1504]! @ 0x5e0 │ │ │ │ + suble r4, sl, lr, lsl r4 │ │ │ │ + blcs 0xbbcd4 │ │ │ │ + bls 0x1c9818 │ │ │ │ @ instruction: 0x46304659 │ │ │ │ - blx 0x2053034 │ │ │ │ + blx 0x1053034 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1b8d05c │ │ │ │ - subsle r0, r6, r3, lsl #30 │ │ │ │ + @ instruction: 0xf1b8d02f │ │ │ │ + eorle r0, r9, r3, lsl #30 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0xf094d050 │ │ │ │ - bls 0x253880 │ │ │ │ - @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf0913401 │ │ │ │ - blls 0x294f3c │ │ │ │ - strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ - ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x1c9230 │ │ │ │ - bicsle r2, r5, r0, lsl #22 │ │ │ │ - ldrbmi r9, [r9], -r8, lsl #20 │ │ │ │ - @ instruction: 0xf7da4630 │ │ │ │ - blls 0x313a80 │ │ │ │ - @ instruction: 0xf1b84602 │ │ │ │ - strbmi r0, [r8], -r2, lsl #30 │ │ │ │ - eorsle r6, r0, r9, lsl r8 │ │ │ │ - svceq 0x0003f1b8 │ │ │ │ - @ instruction: 0xf1b8d02a │ │ │ │ - eorle r0, r4, r1, lsl #30 │ │ │ │ - @ instruction: 0xf844f094 │ │ │ │ - ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ - strbmi r9, [r9], -r3, lsl #16 │ │ │ │ - @ instruction: 0xf7ca9500 │ │ │ │ - bfi pc, r5, #18, #3 @ │ │ │ │ - addsmi r3, r3, #67108864 @ 0x4000000 │ │ │ │ - blls 0x449938 │ │ │ │ - cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - @ instruction: 0xd1a14573 │ │ │ │ + @ instruction: 0xf094d023 │ │ │ │ + blls 0x253218 │ │ │ │ + stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ + @ instruction: 0xf918f7ca │ │ │ │ + andcc lr, r1, #212, 14 @ 0x3500000 │ │ │ │ + mvnsle r4, sl, lsl #5 │ │ │ │ + movwcc r9, #6670 @ 0x1a0e │ │ │ │ + @ instruction: 0xd1a3429a │ │ │ │ mcrcs 14, 0, r9, cr15, cr1, {0} │ │ │ │ ldmib sp, {r0, r3, ip, lr, pc}^ │ │ │ │ ldrtmi r2, [r1], -pc, lsl #6 │ │ │ │ - blx 0x13b16e │ │ │ │ - bls 0x411d70 │ │ │ │ + blx 0x13b126 │ │ │ │ + bls 0x411d28 │ │ │ │ @ instruction: 0xf7f700db │ │ │ │ - strdcs pc, [r1], -sp │ │ │ │ - svccs 0x0003e5dc │ │ │ │ - mcrge 4, 2, pc, cr13, cr15, {3} @ │ │ │ │ - @ instruction: 0xf094e5d7 │ │ │ │ - ldrb pc, [r9, sp, lsl #17] @ │ │ │ │ - @ instruction: 0xf966f094 │ │ │ │ - @ instruction: 0xf094e7d6 │ │ │ │ - @ instruction: 0xe7d3f8f5 │ │ │ │ - @ instruction: 0xf9b8f094 │ │ │ │ - @ instruction: 0xf094e7ad │ │ │ │ - @ instruction: 0xe7aaf9fd │ │ │ │ - @ instruction: 0xf9d6f094 │ │ │ │ - @ instruction: 0xf8dde7a7 │ │ │ │ - @ instruction: 0xf10bc028 │ │ │ │ - blls 0x397da8 │ │ │ │ - stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ + andcs pc, r1, r9, ror #19 │ │ │ │ + svccs 0x0003e5d0 │ │ │ │ + mcrge 4, 2, pc, cr2, cr15, {3} @ │ │ │ │ + @ instruction: 0xf094e5cb │ │ │ │ + bfi pc, r5, #17, #10 @ │ │ │ │ + @ instruction: 0xf96ef094 │ │ │ │ + @ instruction: 0xf094e7d7 │ │ │ │ + @ instruction: 0xe7d4f8fd │ │ │ │ + @ instruction: 0xf9c0f094 │ │ │ │ + @ instruction: 0xf094e7ae │ │ │ │ + str pc, [fp, r5, lsl #20]! │ │ │ │ + @ instruction: 0xf9def094 │ │ │ │ + @ instruction: 0xf8dde7a8 │ │ │ │ + @ instruction: 0xf10be028 │ │ │ │ + blls 0x397d60 │ │ │ │ + cdpeq 0, 14, cr15, cr0, cr14, {1} │ │ │ │ @ instruction: 0xf47f455b │ │ │ │ - @ instruction: 0xf8ddaf7d │ │ │ │ - strb lr, [r8, ip, lsr #32] │ │ │ │ - @ instruction: 0xf57f06a2 │ │ │ │ - ldr sl, [r4, #3626]! @ 0xe2a │ │ │ │ - movwls r1, #23736 @ 0x5cb8 │ │ │ │ - @ instruction: 0xf836f7ca │ │ │ │ - @ instruction: 0xf1b99b05 │ │ │ │ - tstle r7, r0, lsl #30 │ │ │ │ - ldr r4, [r3, -r4, lsl #6]! │ │ │ │ + blls 0x380f60 │ │ │ │ + strteq lr, [r2], sl, asr #15 │ │ │ │ + mcrge 5, 1, pc, cr0, cr15, {3} @ │ │ │ │ + ldcne 5, cr14, [r8], #676 @ 0x2a4 │ │ │ │ + @ instruction: 0xf7ca9306 │ │ │ │ + blls 0x253268 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0xf044d108 │ │ │ │ - str r0, [sp, -r0, ror #9]! │ │ │ │ - andle r2, r3, r0, ror #17 │ │ │ │ + movwmi sp, #16647 @ 0x4107 │ │ │ │ + @ instruction: 0xf1b9e736 │ │ │ │ + tstle r9, r0, lsl #30 │ │ │ │ + strbteq pc, [r0], #68 @ 0x44 @ │ │ │ │ + stmiacs r0!, {r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + andcs sp, r3, #4 │ │ │ │ + ldrmi r4, [r0], r4, lsl #6 │ │ │ │ + str r9, [r9, -r4, lsl #4]! │ │ │ │ + movwls r9, #26628 @ 0x6804 │ │ │ │ + @ instruction: 0xf824f7ca │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ - @ instruction: 0xe7274698 │ │ │ │ - @ instruction: 0xf7ca4618 │ │ │ │ - movwcs pc, #14369 @ 0x3821 @ │ │ │ │ - ldrmi r4, [r8], r4, lsl #6 │ │ │ │ - bls 0x30ee78 │ │ │ │ - svceq 0x000ff1b8 │ │ │ │ - blls 0x2094d4 │ │ │ │ - stmdals r3, {r0, r6, r9, sl, lr} │ │ │ │ - vpmax.u8 d15, d3, d6 │ │ │ │ - @ instruction: 0xf9acf7f7 │ │ │ │ - stmdals r3, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - cdpcs 0, 0, cr13, cr1, cr7, {5} │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ - svclt 0x00080a01 │ │ │ │ - @ instruction: 0xf43f46b9 │ │ │ │ - movwcs sl, #7775 @ 0x1e5f │ │ │ │ - tstcs r8, ip, asr #12 │ │ │ │ - ldrhtmi r4, [fp], r9 │ │ │ │ - strbt r9, [r1], -r4, lsl #2 │ │ │ │ - streq pc, [r1], #-137 @ 0xffffff77 │ │ │ │ - svclt 0x00182e04 │ │ │ │ - streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0xf47f2c00 │ │ │ │ - stmdals r3, {r1, r2, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059206 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs sp, r8, #137 @ 0x89 │ │ │ │ - andls r2, r4, #524288 @ 0x80000 │ │ │ │ - beq 0x111688 │ │ │ │ - movwcs r9, #18950 @ 0x4a06 │ │ │ │ - stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strb r9, [r7], -r5, lsl #14 │ │ │ │ - @ instruction: 0xf890f212 │ │ │ │ - andls r1, r4, #120, 24 @ 0x7800 │ │ │ │ - @ instruction: 0xffdcf7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x1e51294 │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0071f43f │ │ │ │ - tstcs r8, r1, lsl #6 │ │ │ │ - beq 0x1116b8 │ │ │ │ - stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ - strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ - strt r9, [pc], -r4, lsl #2 │ │ │ │ - andsle r2, r5, r2, lsl #30 │ │ │ │ - andls r1, r6, #184, 24 @ 0xb800 │ │ │ │ - @ instruction: 0xffc4f7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x18512c4 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8026 @ 0x1f5a │ │ │ │ - @ instruction: 0xf10a2208 │ │ │ │ - andls r0, r4, #4096 @ 0x1000 │ │ │ │ - stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ - adcsmi r9, fp, r6, lsl #20 │ │ │ │ - ldr r2, [r7], -r0, lsl #8 │ │ │ │ - andls r2, r4, #3 │ │ │ │ - @ instruction: 0xffaef7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x12d12f0 │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0043f43f │ │ │ │ + movwls r4, #18072 @ 0x4698 │ │ │ │ + ldr r9, [pc, -r6, lsl #22] │ │ │ │ + @ instruction: 0xf1b89a09 │ │ │ │ + adcsle r0, r2, pc, lsl #30 │ │ │ │ + strbmi r9, [r1], -r5, lsl #22 │ │ │ │ + blx 0x23b1d0 │ │ │ │ + @ instruction: 0xf7f7f303 │ │ │ │ + @ instruction: 0xe7aaf995 │ │ │ │ + andls r9, r4, #196608 @ 0x30000 │ │ │ │ + blx 0xfee511e8 │ │ │ │ + adcle r2, r4, r0, lsl #16 │ │ │ │ + bls 0x1a09e0 │ │ │ │ + beq 0x111608 │ │ │ │ + ldrtmi fp, [r9], r8, lsl #30 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr3, cr15, {1} │ │ │ │ + strbmi r2, [ip], -r1, lsl #6 │ │ │ │ + ldrtmi r2, [r9], r8, lsl #2 │ │ │ │ + strhls r4, [r4, -fp] │ │ │ │ + @ instruction: 0xf089e655 │ │ │ │ + cdpcs 4, 0, cr0, cr4, cr1, {0} │ │ │ │ + @ instruction: 0xf044bf18 │ │ │ │ + stccs 4, cr0, [r0], {1} │ │ │ │ + ldclge 4, cr15, [pc, #-508] @ 0x9500c │ │ │ │ + andls r9, r6, #196608 @ 0x30000 │ │ │ │ + blx 0xfe6d1224 │ │ │ │ + addle r2, r6, r0, lsl #16 │ │ │ │ + strcs r2, [r2, -r8, lsl #4] │ │ │ │ + @ instruction: 0xf10a9204 │ │ │ │ + bls 0x217a24 │ │ │ │ + @ instruction: 0xf04f2304 │ │ │ │ + strls r0, [r5, -r2, lsl #19] │ │ │ │ + vmin.s16 d14, d2, d27 │ │ │ │ + ldclne 8, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ + @ instruction: 0xf7c99204 │ │ │ │ + pkhtbmi pc, r1, sp, asr #31 @ │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + bls 0x1d3c44 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + movwcs sl, #8046 @ 0x1f6e │ │ │ │ @ instruction: 0xf10a2108 │ │ │ │ - @ instruction: 0xf0490a01 │ │ │ │ - ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ - strls r2, [r5, -r0, lsl #8] │ │ │ │ - str r9, [r1], -r4, lsl #2 │ │ │ │ + b 0x1257a54 │ │ │ │ + adcsmi r0, fp, r9, lsl #18 │ │ │ │ + tstls r4, r0, lsl #8 │ │ │ │ + svccs 0x0002e623 │ │ │ │ + ldcne 0, cr13, [r8], #84 @ 0x54 │ │ │ │ + @ instruction: 0xf7c99206 │ │ │ │ + strmi pc, [r1], r5, asr #31 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0057f43f │ │ │ │ + andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ + beq 0x1116a4 │ │ │ │ + b 0x1279a90 │ │ │ │ + bls 0x2176a8 │ │ │ │ + strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ + andcs lr, r3, fp, lsl #12 │ │ │ │ + @ instruction: 0xf7c99204 │ │ │ │ + strmi pc, [r1], pc, lsr #31 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + bls 0x1d3be8 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + tstcs r8, r0, asr #30 │ │ │ │ + beq 0x1116d0 │ │ │ │ + stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ + strcs r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ + tstls r4, r5, lsl #14 │ │ │ │ + svclt 0x0000e5f5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, r9, asr #21 │ │ │ │ cmnpvs r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1743 @ 0x6cf @ │ │ │ │ @@ -136198,60 +136182,60 @@ │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ strcs r4, [r0, #-512] @ 0xfffffe00 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - andshi pc, lr, #0 │ │ │ │ + eorhi pc, r0, #0 │ │ │ │ vst2.8 {d29-d30}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf6240 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - bicshi pc, lr, r0 │ │ │ │ + mvnhi pc, r0 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24-d27}, [pc :256], r0 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ orrsvc pc, r8, #1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf7f7a804 │ │ │ │ - eoreq pc, r2, #573440 @ 0x8c000 │ │ │ │ + eoreq pc, r2, #180224 @ 0x2c000 │ │ │ │ sbchi pc, r8, r0, lsl #2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ tstls r1, r6, lsl #10 │ │ │ │ - blls 0x226c68 │ │ │ │ + blls 0x226c28 │ │ │ │ vrhadd.s8 d18, d11, d7 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99a07 │ │ │ │ - adcs pc, r0, r3, ror #27 │ │ │ │ + ldrsbt pc, [r0], r3 @ │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vrhadd.s8 q4, q0, │ │ │ │ + vrhadd.s8 q4, q0, │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ vst4.16 {d29-d32}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bicsvc pc, r0, #17 │ │ │ │ - addhi pc, fp, #0 │ │ │ │ + addhi pc, sp, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ tstmi sl, #16, 4 │ │ │ │ andls r0, r8, #-1342177268 @ 0xb000000c │ │ │ │ addhi pc, r8, r0, asr #2 │ │ │ │ @@ -136265,45 +136249,45 @@ │ │ │ │ vabal.u8 q8, d4, d2 │ │ │ │ vmla.f q8, q10, d0[0] │ │ │ │ movwmi r1, #54912 @ 0xd680 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ strls r2, [r0], #-262 @ 0xfffffefa │ │ │ │ strbeq lr, [r5, #-2630] @ 0xfffff5ba │ │ │ │ strls r9, [r1, #-258] @ 0xfffffefe │ │ │ │ - strbne pc, [sp], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldrbeq pc, [sp], #1611 @ 0x64b @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - mls r4, r7, sp, pc @ │ │ │ │ + rsb pc, r4, r7, lsl #27 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd0534293 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1574293 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f774d8 │ │ │ │ - @ instruction: 0xf5b4f8ab │ │ │ │ + @ instruction: 0xf5b4f893 │ │ │ │ ldmib sp, {r8, r9, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf0003206 │ │ │ │ - @ instruction: 0xf5b4828e │ │ │ │ + @ instruction: 0xf5b48291 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - stccs 1, cr8, [r0], {167} @ 0xa7 │ │ │ │ + stccs 1, cr8, [r0], {169} @ 0xa9 │ │ │ │ ldcvs 1, cr13, [r0, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf4106980 │ │ │ │ eorsle r0, pc, r0, ror pc @ │ │ │ │ - bl 0xff0fa4a8 │ │ │ │ + bl 0xff0fa468 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - @ instruction: 0xf64b9700 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + vabd.s8 d25, d11, d0 │ │ │ │ + @ instruction: 0xf2c074bd │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfebd3490 │ │ │ │ + blx 0xfe5d3450 │ │ │ │ vmvn.i32 d30, #147 @ 0x00000093 │ │ │ │ - blcs 0xaa3c4 │ │ │ │ - andhi pc, r3, #0 │ │ │ │ + blcs 0xaa384 │ │ │ │ + andhi pc, r5, #0 │ │ │ │ @ instruction: 0xd12b2b01 │ │ │ │ andcs r0, r2, #4915200 @ 0x4b0000 │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ andls r0, sl, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0x432b0ca2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ @@ -136313,786 +136297,787 @@ │ │ │ │ @ instruction: 0xf0039209 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ @ instruction: 0xf7f92404 │ │ │ │ - and pc, sl, pc, lsr #27 │ │ │ │ + mul sl, pc, sp @ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - rsbhi pc, fp, #0 │ │ │ │ - blmi 0x115d524 │ │ │ │ - blls 0x36f590 │ │ │ │ + rsbhi pc, lr, #0 │ │ │ │ + blmi 0x115d4e4 │ │ │ │ + blls 0x36f550 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, ip, r5, ror #5 │ │ │ │ + andlt r8, ip, r7, ror #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq sl, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ strpl pc, [r0, -r1, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldmmi r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf00108cb │ │ │ │ @ instruction: 0xf008010f │ │ │ │ - b 0x111759c │ │ │ │ + b 0x111755c │ │ │ │ vabal.u8 q8, d4, d1 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ - b 0x12961a8 │ │ │ │ + b 0x1296168 │ │ │ │ vmlal.u8 q8, d4, d2 │ │ │ │ strcc r4, [r1, -r3, lsl #4] │ │ │ │ stmdbeq r2, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bne 0xfe0d2488 │ │ │ │ + bne 0xfe0d2448 │ │ │ │ strhi lr, [r8, -sp, asr #19] │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - eoreq r8, r0, #-1073741803 @ 0xc0000015 │ │ │ │ + eoreq r8, r0, #1073741846 @ 0x40000016 │ │ │ │ ldcvs 5, cr13, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ svceq 0x001b6953 │ │ │ │ svccs 0x0001d0c8 │ │ │ │ - addshi pc, sl, #0 │ │ │ │ - b 0x12b05e0 │ │ │ │ - b 0x11561b0 │ │ │ │ + addshi pc, ip, #0 │ │ │ │ + b 0x12b05a0 │ │ │ │ + b 0x1156170 │ │ │ │ @ instruction: 0xf0120309 │ │ │ │ tstle r1, lr, lsl #30 │ │ │ │ ldrtle r0, [fp], #1753 @ 0x6d9 │ │ │ │ svceq 0x0003ea1a │ │ │ │ @ instruction: 0x4630d1b8 │ │ │ │ - @ instruction: 0xf8dcf005 │ │ │ │ + @ instruction: 0xf8e6f005 │ │ │ │ @ instruction: 0xf08db3d0 │ │ │ │ - @ instruction: 0xf1c7fc0d │ │ │ │ + @ instruction: 0xf1c7fc11 │ │ │ │ tstcs r2, #8, 4 @ 0x80000000 │ │ │ │ streq pc, [r1], -sl, lsl #2 │ │ │ │ vrsubhn.i16 d20, q10, q1 │ │ │ │ rscseq r6, r6, r0, lsl #8 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf0916819 │ │ │ │ - @ instruction: 0x4641fd1b │ │ │ │ + @ instruction: 0x4641fd1f │ │ │ │ vhadd.s8 d18, d9, d1 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ vhsub.s8 d16, d9, d8 │ │ │ │ - vqdmlal.s , d16, d1[4] │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ addmi r0, r7, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4690bf14 │ │ │ │ @ instruction: 0xf7d94698 │ │ │ │ - @ instruction: 0x4649fff3 │ │ │ │ + @ instruction: 0x4649ffd3 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xffeef7d9 │ │ │ │ + @ instruction: 0xffcef7d9 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7d92001 │ │ │ │ - ldrbmi pc, [r3], -r9, ror #31 @ │ │ │ │ + ldrbmi pc, [r3], -r9, asr #31 @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ - stc2 0, cr15, [r2], #-640 @ 0xfffffd80 │ │ │ │ + stc2 0, cr15, [r6], #-640 @ 0xfffffd80 │ │ │ │ ldrb r2, [r8, -r1]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - stceq 15, cr10, [r2], #444 @ 0x1bc │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf00208e3 │ │ │ │ - @ instruction: 0x432a0210 │ │ │ │ + stceq 15, cr10, [fp], {111} @ 0x6f │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + ldrbvc pc, [r8, #4] @ │ │ │ │ + stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ strbne pc, [r0, -r1, asr #7] @ │ │ │ │ - @ instruction: 0xf004432b │ │ │ │ - stmibeq r9, {r3, r4, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ - streq pc, [pc], #-4 @ 0x95668 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ svcne 0x0000f5b5 │ │ │ │ - @ instruction: 0xf0009208 │ │ │ │ - @ instruction: 0xf5b58173 │ │ │ │ + movweq lr, #6723 @ 0x1a43 │ │ │ │ + b 0x1479e4c │ │ │ │ + @ instruction: 0xf0041194 │ │ │ │ + @ instruction: 0xf000040f │ │ │ │ + @ instruction: 0xf5b58174 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - stcvs 15, cr10, [r5, #-332] @ 0xfffffeb4 │ │ │ │ + stcvs 15, cr10, [r5, #-324] @ 0xfffffebc │ │ │ │ @ instruction: 0xf01569ad │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf001af4d │ │ │ │ + @ instruction: 0xf001af4b │ │ │ │ strls r0, [r0], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xf6499701 │ │ │ │ - vaddhn.i16 d18, q0, │ │ │ │ - bl 0xd66b8 │ │ │ │ + @ instruction: 0xf2c01491 │ │ │ │ + bl 0xd667c │ │ │ │ strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ @ instruction: 0xf7f60049 │ │ │ │ - udiv lr, sp, sl │ │ │ │ - stmiaeq fp, {r1, r3, r7, sl, fp}^ │ │ │ │ - strbne pc, [r0, -r1, asr #7] @ │ │ │ │ - @ instruction: 0xf002098d │ │ │ │ + ldr pc, [ip, -r3, lsl #20]! │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - movwmi r9, #45576 @ 0xb208 │ │ │ │ + tstmi sl, #64, 14 @ 0x1000000 │ │ │ │ + @ instruction: 0xf00308cb │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + movwmi r4, #45315 @ 0xb103 │ │ │ │ bicsvc pc, r8, r4 │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - streq pc, [pc], #-4 @ 0x956d0 │ │ │ │ - cmnphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b109a5 │ │ │ │ + @ instruction: 0xf0041f00 │ │ │ │ + andls r0, r8, #251658240 @ 0xf000000 │ │ │ │ + cmnphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f5b1 │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ + stcvs 15, cr10, [r1, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf4116989 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf005af19 │ │ │ │ + @ instruction: 0xf005af17 │ │ │ │ strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xf64b9701 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ - bl 0x1d6720 │ │ │ │ + vmvn.i32 d17, #851968 @ 0x000d0000 │ │ │ │ + bl 0x1d66e4 │ │ │ │ strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ @ instruction: 0xf7f60069 │ │ │ │ - str pc, [sl, -r3, lsl #19] │ │ │ │ - vmull.u8 q8, d20, d10 │ │ │ │ - @ instruction: 0xf0023c03 │ │ │ │ - stmdaeq r9, {r4, r9}^ │ │ │ │ + str pc, [r8, -r9, ror #18] │ │ │ │ + vmul.i q8, q10, d3[2] │ │ │ │ + @ instruction: 0xf0034c03 │ │ │ │ + stmdaeq r9, {r4, r8, r9}^ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - strbcs r0, [r0, -r3, ror #17] │ │ │ │ + strbcs r0, [r0, -r2, lsr #25] │ │ │ │ ldrne pc, [r0, r0, asr #5]! │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0xf0034027 │ │ │ │ - b 0x10d6374 │ │ │ │ + @ instruction: 0xf0024027 │ │ │ │ + b 0x10d5f38 │ │ │ │ vmull.u8 q8, d4, d12 │ │ │ │ cmpcs r0, r3, lsl #8 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ - addmi r4, pc, #-1946157056 @ 0x8c000000 │ │ │ │ - tstphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ + addmi r4, pc, #-2013265920 @ 0x88000000 │ │ │ │ + tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, pc, #160, 2 @ 0x28 │ │ │ │ svccs 0x0040d034 │ │ │ │ - mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr15, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strbvc pc, [sp], #587 @ 0x24b @ │ │ │ │ + ldrbvc pc, [sp], #-587 @ 0xfffffdb5 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - ldrb pc, [r2], fp, asr #18 @ │ │ │ │ + @ instruction: 0xe6d0f931 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4ff25 │ │ │ │ + @ instruction: 0xf5b4ff0b │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - ldcvs 14, cr10, [r3, #-804]! @ 0xfffffcdc │ │ │ │ + ldcvs 14, cr10, [r3, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0xf013699b │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - ldmib sp, {r0, r1, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ ldrtmi r1, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf6499b06 │ │ │ │ - vmlal.s q8, d0, d1[2] │ │ │ │ + vqdmulh.s d25, d9, d6 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r1, #3358720 @ 0x334000 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ @ instruction: 0xf7f69a07 │ │ │ │ - ssat pc, #19, r1, lsl #19 @ │ │ │ │ + @ instruction: 0xe6b0f977 │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f011 │ │ │ │ - mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr10, cr15, {1} @ │ │ │ │ strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strbtvs pc, [r9], #585 @ 0x249 @ │ │ │ │ + ldrbtvs pc, [r9], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - @ instruction: 0xe6a0f97f │ │ │ │ + ldr pc, [lr], r5, ror #18 │ │ │ │ stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f010 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr10, cr15, {1} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr8, cr15, {1} │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrbtvc pc, [r1], #585 @ 0x249 @ │ │ │ │ + strvc pc, [r1], #585 @ 0x249 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ - @ instruction: 0xf96cf7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-564] @ 0xfffffdcc │ │ │ │ + @ instruction: 0xf952f7f6 │ │ │ │ + stcvs 6, cr14, [r1, #-556] @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf005ae87 │ │ │ │ + @ instruction: 0xf005ae85 │ │ │ │ strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xf6499701 │ │ │ │ - vmov.i32 , #65536 @ 0x00010000 │ │ │ │ - bl 0x1d6844 │ │ │ │ + vmls.i d16, d16, d1[4] │ │ │ │ + bl 0x1d6808 │ │ │ │ strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ @ instruction: 0xf7f60069 │ │ │ │ - @ instruction: 0xe678f957 │ │ │ │ + @ instruction: 0xe676f93d │ │ │ │ ldmdbvs r3, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf43f0f1b │ │ │ │ - vmov.i64 q13, #0xffff00000000ffff │ │ │ │ + vmov.i64 q13, #0xffff0000000000ff │ │ │ │ svccs 0x000154c1 │ │ │ │ msrhi CPSR_fc, r0, asr #32 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 3, r8, r3, cr4 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9e460 │ │ │ │ - mcrge 4, 3, pc, cr0, cr15, {1} @ │ │ │ │ + blcs 0x9e424 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr14, cr15, {1} │ │ │ │ strbmi r9, [fp], -r1, lsl #8 │ │ │ │ strbmi r2, [r2], -r7, lsl #8 │ │ │ │ - bl 0xff33a874 │ │ │ │ + bl 0xff33a838 │ │ │ │ ldrtmi r0, [r0], -sl, asr #3 │ │ │ │ vrshl.s8 d25, d0, d11 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + @ instruction: 0xf2c0649d │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe153866 │ │ │ │ - stceq 6, cr14, [r2], #316 @ 0x13c │ │ │ │ + blx 0x1cd382a │ │ │ │ + stceq 6, cr14, [r2], #308 @ 0x134 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strbpl pc, [r0], r1, asr #7 @ │ │ │ │ + strbpl pc, [r0, #961] @ 0x3c1 @ │ │ │ │ stmdbeq r9, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - stmibeq r5!, {r0, r1, r5, sl, fp}^ │ │ │ │ + stmibeq r6!, {r0, r1, r5, sl, fp}^ │ │ │ │ smlaldeq pc, r0, r4, r0 @ │ │ │ │ - sbchi pc, lr, r0, asr #32 │ │ │ │ + sbchi pc, pc, r0, asr #32 │ │ │ │ rsbeq r9, r2, r7, lsl #4 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002005b │ │ │ │ - @ instruction: 0xf005021e │ │ │ │ - movwmi r0, #42241 @ 0xa501 │ │ │ │ + @ instruction: 0xf006021e │ │ │ │ + movwmi r0, #42497 @ 0xa601 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x432ba904 │ │ │ │ - strls r9, [r4], -r8, lsl #14 │ │ │ │ + teqmi r3, #4, 18 @ 0x10000 │ │ │ │ + strls r9, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xff8d38a2 │ │ │ │ - stceq 6, cr14, [fp], {43} @ 0x2b │ │ │ │ + blx 0xff253866 │ │ │ │ + stceq 6, cr14, [fp], {41} @ 0x29 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x432b2201 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ stmdbge r4, {r0, r1, r9, lr} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r5, #33281 @ 0x8201 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ @ instruction: 0xf0041280 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - blx 0xfecd38ee │ │ │ │ - stceq 6, cr14, [sl], {11} │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strpl pc, [r0, -r1, asr #7] │ │ │ │ - strbeq pc, [r0], r1, asr #7 @ │ │ │ │ - stmdbeq r9, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - stmibeq r5!, {r0, r1, r5, sl, fp}^ │ │ │ │ + blx 0xfe8538b2 │ │ │ │ + stceq 6, cr14, [r3], #36 @ 0x24 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtpl r0, r1, r3, pc @ │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + stmdbeq r2!, {r6, r7, r8, r9, sl}^ │ │ │ │ + stmibeq r6!, {r0, r2, r5, sl, fp}^ │ │ │ │ mcrreq 0, 1, pc, r0, cr4 @ │ │ │ │ - addshi pc, lr, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - subseq r0, fp, r1, lsl #2 │ │ │ │ - streq pc, [lr], #-4 │ │ │ │ - @ instruction: 0xf005430c │ │ │ │ - @ instruction: 0xf0030501 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - stmib sp, {r3, sl, fp, sp}^ │ │ │ │ - stmib sp, {r2, r9, sl, ip, sp, lr}^ │ │ │ │ - @ instruction: 0xf7f44306 │ │ │ │ - strb pc, [r4, #3249]! @ 0xcb1 @ │ │ │ │ - stmibvs sp!, {r0, r2, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f015 │ │ │ │ - ldclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - strls r9, [r1, -r0, lsl #8] │ │ │ │ - strtne pc, [r9], #1609 @ 0x649 │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf8aef7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-828] @ 0xfffffcc4 │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - smlabtcs r7, r9, sp, sl │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d9, d0 │ │ │ │ - @ instruction: 0xf2c06491 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf89cf7f6 │ │ │ │ - ldcvs 5, cr14, [r0, #-756]! @ 0xfffffd0c │ │ │ │ - @ instruction: 0xf0106980 │ │ │ │ + @ instruction: 0xf0409308 │ │ │ │ + mlseq r4, lr, r0, r8 │ │ │ │ + @ instruction: 0xf002006b │ │ │ │ + @ instruction: 0xf0040201 │ │ │ │ + tstmi r4, #234881024 @ 0xe000000 │ │ │ │ + strne lr, [r4, -sp, asr #19] │ │ │ │ + andeq pc, r1, #6 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + ldc2 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ + stcvs 5, cr14, [r5, #-900] @ 0xfffffc7c │ │ │ │ + @ instruction: 0xf01569ad │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - bl 0xff101090 │ │ │ │ - ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - vrshl.s8 d25, d1, d9 │ │ │ │ - @ instruction: 0xf2c07499 │ │ │ │ - strls r0, [r0, -r8, lsl #8] │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - str pc, [sl, #2185]! @ 0x889 │ │ │ │ + @ instruction: 0xf001addb │ │ │ │ + strls r0, [r0], #-257 @ 0xfffffeff │ │ │ │ + @ instruction: 0xf6499701 │ │ │ │ + vmvn.i32 d17, #589824 @ 0x00090000 │ │ │ │ + bl 0xd695c │ │ │ │ + strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ + @ instruction: 0xf7f60049 │ │ │ │ + strb pc, [ip, #2195] @ 0x893 @ │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - stcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - strls r9, [r1, -r0, lsl #8] │ │ │ │ - ldrbteq pc, [r9], #1609 @ 0x649 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ - rsbeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf874f7f6 │ │ │ │ - stcvs 5, cr14, [r3, #-596] @ 0xfffffdac │ │ │ │ - @ instruction: 0xf013699b │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - stmiaeq fp, {r0, r1, r2, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0030c8a │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #45315 @ 0xb103 │ │ │ │ - @ instruction: 0xf0010861 │ │ │ │ - strls r0, [r1, #-272] @ 0xfffffef0 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x95a24 │ │ │ │ - movwmi r4, #49962 @ 0xc32a │ │ │ │ - strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - strbvc pc, [r1], #-585 @ 0xfffffdb7 @ │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + stclge 4, cr15, [r6, #252] @ 0xfc │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strtvs pc, [r1], #-585 @ 0xfffffdb7 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - ldrb pc, [r2, #-2129]! @ 0xfffff7af @ │ │ │ │ - tsteq sl, r7, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0x95a44 │ │ │ │ - @ instruction: 0xf0020129 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0x4322030f │ │ │ │ - ldreq pc, [r0], #-1 │ │ │ │ - @ instruction: 0x4323a904 │ │ │ │ - stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ - movwcs r2, #4869 @ 0x1305 │ │ │ │ - @ instruction: 0xf7f69308 │ │ │ │ - ldrb pc, [ip, #-2833] @ 0xfffff4ef @ │ │ │ │ - subeq r9, sl, r8, lsl #4 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - teqmi r2, #1073741834 @ 0x4000000a │ │ │ │ + ldr pc, [sl, #2177]! @ 0x881 │ │ │ │ + stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f010 │ │ │ │ + ldcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ + strtvc pc, [r9], #-585 @ 0xfffffdb7 │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ + @ instruction: 0xf86ef7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-668] @ 0xfffffd64 │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + @ instruction: 0xf005ada1 │ │ │ │ + strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ + @ instruction: 0xf6499701 │ │ │ │ + vaddhn.i16 d16, q8, │ │ │ │ + bl 0x1d69d0 │ │ │ │ + strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ + @ instruction: 0xf7f60069 │ │ │ │ + ldr pc, [r2, #2137] @ 0x859 │ │ │ │ + ldmibvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f013 │ │ │ │ + stcge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ + stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmdaeq r1!, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0029501 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + @ instruction: 0x432a040f │ │ │ │ + tstcs r7, ip, lsl #6 │ │ │ │ + vshl.s8 d25, d0, d9 │ │ │ │ + @ instruction: 0xf2c064d1 │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf836f7f6 │ │ │ │ + andls lr, r7, #465567744 @ 0x1bc00000 │ │ │ │ + @ instruction: 0xf004010a │ │ │ │ + teqeq r1, pc, lsl #8 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf0019205 │ │ │ │ - stmdbge r4, {r4, r9} │ │ │ │ - @ instruction: 0xf0044313 │ │ │ │ - strls r0, [r4, -r7, lsl #8] │ │ │ │ + @ instruction: 0xf0014322 │ │ │ │ + stmdbge r4, {r4, sl} │ │ │ │ + strls r4, [r4, #-803] @ 0xfffffcdd │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ + blx 0xffe53a04 │ │ │ │ + subseq lr, r3, r9, asr r5 │ │ │ │ + @ instruction: 0xf0030132 │ │ │ │ + tstls r4, r2, lsl #6 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0029305 │ │ │ │ + @ instruction: 0xf0050310 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + tstmi r3, #117440512 @ 0x7000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ - strls lr, [r1], #-1349 @ 0xfffffabb │ │ │ │ + blx 0xffed3a2a │ │ │ │ + strls lr, [r1], #-1347 @ 0xfffffabd │ │ │ │ strcs r4, [r6], #-1611 @ 0xfffff9b5 │ │ │ │ strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ biceq lr, sl, sl, asr #23 │ │ │ │ vrshl.s8 d25, d0, d11 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmvn.i32 d22, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1ad3a98 │ │ │ │ - @ instruction: 0xf892e535 │ │ │ │ + blx 0x1653a5c │ │ │ │ + @ instruction: 0xf892e533 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1166fc │ │ │ │ + blcs 0x1166c0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strb r2, [r8], r1, lsl #6 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c53 │ │ │ │ - blcc 0x96898 │ │ │ │ + blcc 0x9685c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - ldr sl, [sp, #-3417] @ 0xfffff2a7 │ │ │ │ + ldr sl, [fp, #-3415] @ 0xfffff2a9 │ │ │ │ umaalcc pc, r7, r2, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - ldr sl, [r1, #-3405] @ 0xfffff2b3 │ │ │ │ - mcrr2 2, 1, pc, r8, cr1 @ │ │ │ │ + str sl, [pc, #-3403] @ 0x94d75 │ │ │ │ + mcrr2 2, 1, pc, r6, cr1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecd08 │ │ │ │ + bl 0xfebecccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - stc2l 7, cr15, [r4, #-868]! @ 0xfffffc9c │ │ │ │ + stc2l 7, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000b9ed │ │ │ │ + svclt 0x0000b9ef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecd38 │ │ │ │ + bl 0xfebeccfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - stc2l 7, cr15, [ip, #-868] @ 0xfffffc9c │ │ │ │ + stc2 7, cr15, [sl, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000ba41 │ │ │ │ + svclt 0x0000ba43 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd68 │ │ │ │ + bl 0xfebecd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, pc, lsl #16 │ │ │ │ + andlt pc, r3, r1, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror #7 │ │ │ │ + addeq sl, r7, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecdb8 │ │ │ │ + bl 0xfebecd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, ror #31 │ │ │ │ + andlt pc, r3, r9, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r7, r6, r3 │ │ │ │ + ldrdeq sl, [r7], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece08 │ │ │ │ + bl 0xfebecdcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003ffbf │ │ │ │ + andlt pc, r3, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #6 │ │ │ │ + addeq sl, r7, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece58 │ │ │ │ + bl 0xfebece1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, r7, pc @ │ │ │ │ + mullt r3, r9, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r7], r6 │ │ │ │ + addeq sl, r7, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecea8 │ │ │ │ + bl 0xfebece6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, ror #30 │ │ │ │ + andlt pc, r3, r1, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #5 │ │ │ │ + addeq sl, r7, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecef8 │ │ │ │ + bl 0xfebecebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, asr #30 │ │ │ │ + andlt pc, r3, r9, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr r2 │ │ │ │ + umulleq sl, r7, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf48 │ │ │ │ + bl 0xfebecf0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, lsl pc @ │ │ │ │ + andlt pc, r3, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl #4 │ │ │ │ + addeq sl, r7, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf98 │ │ │ │ + bl 0xfebecf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0087a1b6 │ │ │ │ + strdeq sl, [r7], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecfe8 │ │ │ │ + bl 0xfebecfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, asr #29 │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror #2 │ │ │ │ + addeq sl, r7, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed038 │ │ │ │ + bl 0xfebecffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, lsr #29 │ │ │ │ + andlt pc, r3, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl r1 │ │ │ │ + addeq sl, r7, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed088 │ │ │ │ + bl 0xfebed04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, ror lr @ │ │ │ │ + andlt pc, r3, r1, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #1 │ │ │ │ + addeq sl, r7, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0d8 │ │ │ │ + bl 0xfebed09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, asr lr @ │ │ │ │ + andlt pc, r3, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror r0 │ │ │ │ + strheq sl, [r7], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed128 │ │ │ │ + bl 0xfebed0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, lsr #28 │ │ │ │ + andlt pc, r3, r1, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #32 │ │ │ │ + addeq sl, r7, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed178 │ │ │ │ + bl 0xfebed13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, lsl #28 │ │ │ │ + andlt pc, r3, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r7], r6 │ │ │ │ + addeq sl, r7, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed1c8 │ │ │ │ + bl 0xfebed18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, r1, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, lsl #31 │ │ │ │ + addeq r9, r7, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed218 │ │ │ │ + bl 0xfebed1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003fdb7 │ │ │ │ + @ instruction: 0xb003fdb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, lsr pc │ │ │ │ + addeq r9, r7, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed268 │ │ │ │ + bl 0xfebed22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, lsl #27 │ │ │ │ + mullt r3, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, ror #29 │ │ │ │ + addeq r9, r7, r2, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed2b8 │ │ │ │ + bl 0xfebed27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, ror #26 │ │ │ │ + andlt pc, r3, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r7, r6, lr │ │ │ │ + ldrdeq r9, [r7], r2 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldmiblt r2, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ + ldmiblt r4, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - stmlt ip, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ + stmlt lr, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebed318 │ │ │ │ + bl 0xfebed2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ @ instruction: 0xf890bb4c │ │ │ │ ldmdblt sl, {r2, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, r4, r0, r8 @ │ │ │ │ eorsle r4, r2, r1, lsl r3 │ │ │ │ @@ -137103,74 +137088,74 @@ │ │ │ │ strtmi r6, [r1], -r3, asr #26 │ │ │ │ strcs r6, [r1], #-2178 @ 0xfffff77e │ │ │ │ strvs pc, [r0], #-711 @ 0xfffffd39 │ │ │ │ movwcs r1, #6866 @ 0x1ad2 │ │ │ │ movwmi pc, #711 @ 0x2c7 @ │ │ │ │ svclt 0x00182a02 │ │ │ │ andcs r4, r1, #36700160 @ 0x2300000 │ │ │ │ - ldc2 7, cr15, [ip], {205} @ 0xcd │ │ │ │ + ldc2 7, cr15, [sl], {205} @ 0xcd │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ movwcs r1, #41160 @ 0xa0c8 │ │ │ │ mvnvc pc, #202375168 @ 0xc100000 │ │ │ │ @ instruction: 0xf0112201 │ │ │ │ strls r6, [r0], #-3968 @ 0xfffff080 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0x3540ce │ │ │ │ + blx 0x2d4092 │ │ │ │ @ instruction: 0xf8d0e7e4 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7d9d402 │ │ │ │ - ldrb pc, [sp, pc, lsr #19] @ │ │ │ │ - movtvs pc, #1609 @ 0x649 @ │ │ │ │ + ldrb pc, [sp, sp, lsl #19] @ │ │ │ │ + movwvs pc, #34377 @ 0x8649 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addseq pc, r0, r5, asr #4 │ │ │ │ + subseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1dc22fa │ │ │ │ - svclt 0x0000f8f7 │ │ │ │ + svclt 0x0000f8fd │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - svclt 0x0000bd41 │ │ │ │ + svclt 0x0000bd43 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - stclt 0, cr15, [lr, #-588] @ 0xfffffdb4 │ │ │ │ - strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ - b 0x1459114 │ │ │ │ + ldclt 0, cr15, [r0, #-588] @ 0xfffffdb4 │ │ │ │ + strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ + b 0x1458cd8 │ │ │ │ vqdmulh.s q8, , d1[0] │ │ │ │ - @ instruction: 0xf0025e80 │ │ │ │ + @ instruction: 0xf0021ec0 │ │ │ │ @ instruction: 0xf003021e │ │ │ │ - b 0x1116e70 │ │ │ │ + b 0x1116e34 │ │ │ │ @ instruction: 0xf00c020e │ │ │ │ - addvs r0, r2, lr, lsl ip │ │ │ │ - sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + subvs r0, r2, lr, lsl ip │ │ │ │ + addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ smlalbtne pc, r0, r1, r3 @ │ │ │ │ - b 0x10e6e58 │ │ │ │ - stmib r0, {r2, r3, r8}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ + b 0x10e6e1c │ │ │ │ + addvs r0, r3, ip, lsl #2 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ tstmi r3, #3840 @ 0xf00 │ │ │ │ - addvs r0, r3, sl, asr #17 │ │ │ │ + subvs r0, r3, sl, lsl #25 │ │ │ │ @ instruction: 0xf002084b │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0034103 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subeq r0, sl, fp, asr #21 │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -137200,665 +137185,669 @@ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146acec │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ - @ instruction: 0xf00c4313 │ │ │ │ - vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - b 0x111b604 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - stmib r0, {r8, lr}^ │ │ │ │ - sbcvs r4, r2, r1, lsl #6 │ │ │ │ - blmi 0x1d4488 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xff3c3368 │ │ │ │ - orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf0040bca │ │ │ │ - tstmi ip, #503316480 @ 0x1e000000 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf0030c0b │ │ │ │ - @ instruction: 0xf85d0304 │ │ │ │ - subsmi r4, r3, r4, lsl #22 │ │ │ │ - @ instruction: 0xf002004a │ │ │ │ - vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - tstmi r1, #64, 2 │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + strmi pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + stmib r0, {r2, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3202 │ │ │ │ + subvs r4, r1, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ad70 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + @ instruction: 0xf3c10bcb │ │ │ │ + stceq 12, cr1, [sl], {192} @ 0xc0 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andeq pc, r4, #2 │ │ │ │ + beq 0xff36646c │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, sp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + stmib r0, {r1, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ada4 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x11193bc │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, sp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146add8 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ - @ instruction: 0xf00c4313 │ │ │ │ - vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - b 0x11273f0 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - addvs r1, r3, r0, asr #3 │ │ │ │ - smlabtmi r0, r0, r9, lr │ │ │ │ - @ instruction: 0xf85d60c2 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x11193f4 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + vmull.u8 , d17, d0 │ │ │ │ + b 0x115aa8c │ │ │ │ + andvs r0, r1, ip, lsl #6 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 , d17, d0 │ │ │ │ + tstmi r3, #192, 8 @ 0xc0000000 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + andvs r6, r1, r4, asr #32 │ │ │ │ + blmi 0x1d4548 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed618 │ │ │ │ + bl 0xfebed5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96080 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x96054 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xfee5267e │ │ │ │ + blx 0xfecd2652 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bfe9 │ │ │ │ - addeq r9, r7, r4, lsr fp │ │ │ │ + svclt 0x0000bfe3 │ │ │ │ + addeq r9, r7, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed668 │ │ │ │ + bl 0xfebed63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x960d0 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x960a4 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xfe4526ce │ │ │ │ + blx 0xfe2d26a2 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bfc1 │ │ │ │ - addeq r9, r7, r4, ror #21 │ │ │ │ + svclt 0x0000bfbb │ │ │ │ + addeq r9, r7, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed6b8 │ │ │ │ + bl 0xfebed68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96120 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x960f4 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0x1a5271e │ │ │ │ + blx 0x18d26f2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ strtmi r4, [r1], -r0, lsl #6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfebd2748 │ │ │ │ - umulleq r9, r7, r4, sl │ │ │ │ + bllt 0xfea5271c │ │ │ │ + addeq r9, r7, r0, asr #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7154ec │ │ │ │ + blmi 0x7154a8 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495220 │ │ │ │ + blmi 0x4951dc │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r3, lsr #22 │ │ │ │ + andlt pc, r3, sp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, lsr sl │ │ │ │ - addeq r9, r7, r8, lsl #20 │ │ │ │ + addeq r9, r7, ip, asr sl │ │ │ │ + addeq r9, r7, r4, lsr sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x715460 │ │ │ │ + blmi 0x71541c │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495194 │ │ │ │ + blmi 0x495150 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsr #19 │ │ │ │ - addeq r9, r7, ip, ror r9 │ │ │ │ + ldrdeq r9, [r7], r0 │ │ │ │ + addeq r9, r7, r8, lsr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7154a4 │ │ │ │ + blmi 0x715460 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495108 │ │ │ │ + blmi 0x4950c4 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, r7, sl │ │ │ │ + mullt r3, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, lsl r9 │ │ │ │ - strdeq r9, [r7], r0 │ │ │ │ + addeq r9, r7, r4, asr #18 │ │ │ │ + addeq r9, r7, ip, lsl r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d5348 │ │ │ │ + blmi 0x7d5304 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r3, ror #20 │ │ │ │ + @ instruction: 0x4621fa5d │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x496160 │ │ │ │ + blmi 0x49611c │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, asr #20 │ │ │ │ + andlt pc, r3, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, lsl #17 │ │ │ │ - addeq r9, r7, r8, asr r8 │ │ │ │ + @ instruction: 0x008798b8 │ │ │ │ + addeq r9, r7, r4, lsl #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d52b0 │ │ │ │ + blmi 0x7d526c │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fa17 │ │ │ │ + @ instruction: 0x4631fa11 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x4960c8 │ │ │ │ + blmi 0x496084 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], r4 │ │ │ │ - addeq r9, r7, r0, asr #15 │ │ │ │ + addeq r9, r7, r0, lsr #16 │ │ │ │ + addeq r9, r7, ip, ror #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d5218 │ │ │ │ + blmi 0x7d51d4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -fp, asr #19 │ │ │ │ + strtmi pc, [r1], -r5, asr #19 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x496030 │ │ │ │ + blmi 0x495fec │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003f9b3 │ │ │ │ + andlt pc, r3, sp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, asr r7 │ │ │ │ - addeq r9, r7, r8, lsr #14 │ │ │ │ + addeq r9, r7, r8, lsl #15 │ │ │ │ + addeq r9, r7, r4, asr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5180 │ │ │ │ + blmi 0x7d513c │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631f97f │ │ │ │ + @ instruction: 0x4631f979 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495f98 │ │ │ │ + blmi 0x495f54 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, ror #18 │ │ │ │ + andlt pc, r3, r1, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, asr #13 │ │ │ │ - umulleq r9, r7, r0, r6 │ │ │ │ + strdeq r9, [r7], r0 │ │ │ │ + @ instruction: 0x008796bc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x8151b8 │ │ │ │ + blmi 0x815174 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631f933 │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #18 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf97cf093 │ │ │ │ + @ instruction: 0xf976f093 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r4], #-3 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmibne r3, {sl, sp, lr}^ │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf91af08d │ │ │ │ + @ instruction: 0xf914f08d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, ip, lsr #12 │ │ │ │ - strdeq r9, [r7], r6 │ │ │ │ + addeq r9, r7, r8, asr r6 │ │ │ │ + addeq r9, r7, r2, lsr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x81511c │ │ │ │ + blmi 0x8150d8 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r5, ror #17 │ │ │ │ + @ instruction: 0x4621f8df │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf92ef093 │ │ │ │ + @ instruction: 0xf928f093 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r5], #-3 │ │ │ │ stmib sp, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, ip, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8ccf08d │ │ │ │ + @ instruction: 0xf8c6f08d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - umulleq r9, r7, r0, r5 │ │ │ │ - addeq r9, r7, sl, asr r5 │ │ │ │ + @ instruction: 0x008795bc │ │ │ │ + addeq r9, r7, r6, lsl #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x894fb0 │ │ │ │ + blmi 0x894f6c │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631f897 │ │ │ │ + @ instruction: 0x4631f891 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - strtmi pc, [r1], -sp, asr #25 │ │ │ │ + strtmi pc, [r1], -r7, asr #25 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495dbc │ │ │ │ + blmi 0x495d78 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, ror r8 @ │ │ │ │ + andlt pc, r3, r3, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], r4 │ │ │ │ - @ instruction: 0x008794b4 │ │ │ │ + addeq r9, r7, r0, lsr #10 │ │ │ │ + addeq r9, r7, r0, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x894f0c │ │ │ │ + blmi 0x894ec8 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r5, asr #16 @ │ │ │ │ + @ instruction: 0x4631f83f │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - @ instruction: 0x4621fc7b │ │ │ │ + @ instruction: 0x4621fc75 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495d18 │ │ │ │ + blmi 0x495cd4 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, lsr #16 │ │ │ │ + andlt pc, r3, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, asr r4 │ │ │ │ - addeq r9, r7, r0, lsl r4 │ │ │ │ + addeq r9, r7, ip, ror r4 │ │ │ │ + addeq r9, r7, ip, lsr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x8d4f38 │ │ │ │ + blmi 0x8d4ef4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - shsub8mi pc, r1, r3 @ │ │ │ │ + ldrtmi pc, [r1], -sp, ror #31 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf83cf093 │ │ │ │ + @ instruction: 0xf836f093 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - blmi 0x494cc0 │ │ │ │ + blmi 0x494c7c │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, lsr #7 │ │ │ │ - addeq r9, r7, r8, ror #6 │ │ │ │ + ldrdeq r9, [r7], r8 │ │ │ │ + umulleq r9, r7, r4, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebede34 │ │ │ │ + bl 0xfebede08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xf8c8f08c │ │ │ │ + @ instruction: 0xf8c2f08c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9e0f090 │ │ │ │ + @ instruction: 0xf9daf090 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, r1, ror pc @ │ │ │ │ + andlt pc, r2, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r9, [r7], r6 │ │ │ │ + addeq r9, r7, r2, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebede9c │ │ │ │ + bl 0xfebede70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xf894f08c │ │ │ │ + @ instruction: 0xf88ef08c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9acf090 │ │ │ │ + @ instruction: 0xf9a6f090 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, sp, lsr pc @ │ │ │ │ + andlt pc, r2, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r9, r7, lr, lsl #5 │ │ │ │ + @ instruction: 0x008792ba │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebedf10 │ │ │ │ + bl 0xfebedee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ ldcvs 6, cr4, [r2], {4} │ │ │ │ mvnseq pc, r2, lsl r0 @ │ │ │ │ stmdavs r8!, {r0, r2, r3, ip, lr, pc}^ │ │ │ │ stmdacs r1, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -137875,168 +137864,168 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ svclt 0x00080fe0 │ │ │ │ mvnle r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - teqplt r8, #3391488 @ p-variant is OBSOLETE @ 0x33c000 │ │ │ │ + teqplt r8, #3260416 @ p-variant is OBSOLETE @ 0x31c000 │ │ │ │ @ instruction: 0x3600e9d5 │ │ │ │ cdpcs 3, 0, cr11, cr10, cr3, {2} │ │ │ │ ldm pc, {r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbvs r6, {r1, r2, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x06535353 │ │ │ │ - bleq 0x3585a4 │ │ │ │ + bleq 0x358578 │ │ │ │ @ instruction: 0xf8d4000b │ │ │ │ - blcs 0xe3084 │ │ │ │ + blcs 0xe3058 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r2], r6, lsl #4 @ │ │ │ │ - @ instruction: 0xffaef08b │ │ │ │ + @ instruction: 0xffa8f08b │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ adcseq r4, r2, r7, lsl #12 │ │ │ │ - @ instruction: 0xf8aaf092 │ │ │ │ + @ instruction: 0xf8a4f092 │ │ │ │ stmdbcs pc, {r0, r3, r5, r7, fp, sp, lr} @ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x8d4cda │ │ │ │ + blx 0x654cae │ │ │ │ ldr r2, [r4, r1]! │ │ │ │ bfi r4, r9, #12, #4 │ │ │ │ ldmdale r6!, {r1, r3, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f026 │ │ │ │ - andeq r6, r9, r1, asr #27 │ │ │ │ - andeq r6, r9, r7, lsl #29 │ │ │ │ - andeq r6, r9, fp, lsr lr │ │ │ │ - andeq r6, r9, fp, lsr lr │ │ │ │ - andeq r6, r9, fp, lsr lr │ │ │ │ - andeq r6, r9, r1, asr #27 │ │ │ │ - andeq r6, r9, r1, asr #27 │ │ │ │ - andeq r6, r9, r1, asr #27 │ │ │ │ - andeq r6, r9, sp, asr #29 │ │ │ │ - andeq r6, r9, r1, lsl #28 │ │ │ │ - andeq r6, r9, r1, lsl #28 │ │ │ │ + muleq r9, r5, sp │ │ │ │ + andeq r6, r9, fp, asr lr │ │ │ │ + andeq r6, r9, pc, lsl #28 │ │ │ │ + andeq r6, r9, pc, lsl #28 │ │ │ │ + andeq r6, r9, pc, lsl #28 │ │ │ │ + muleq r9, r5, sp │ │ │ │ + muleq r9, r5, sp │ │ │ │ + muleq r9, r5, sp │ │ │ │ + andeq r6, r9, r1, lsr #29 │ │ │ │ + ldrdeq r6, [r9], -r5 │ │ │ │ + ldrdeq r6, [r9], -r5 │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - shsub16mi pc, r2, sp @ │ │ │ │ + shsub16mi pc, r2, r7 @ │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - stmdavs fp!, {r0, r2, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r4, lsl #4 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - bfi pc, r5, (invalid: 20:13) @ │ │ │ │ + strb pc, [sp, fp, lsl #20] @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x16172ec │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x16172c0 │ │ │ │ subsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a49000 │ │ │ │ - andcs pc, r0, pc, lsr #16 │ │ │ │ - cmnpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, lsr #16 │ │ │ │ + teqpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, asr fp │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf824f1a4 │ │ │ │ - blcs 0x471104 │ │ │ │ + @ instruction: 0xf81ef1a4 │ │ │ │ + blcs 0x4710d8 │ │ │ │ @ instruction: 0xf08bd05b │ │ │ │ - blmi 0x13d6bac │ │ │ │ + blmi 0x13d6b68 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - cdp2 0, 5, cr15, cr2, cr12, {4} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr12, {4} │ │ │ │ stmiavs sp!, {r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff3af08b │ │ │ │ + @ instruction: 0xff34f08b │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x154db0 │ │ │ │ + @ instruction: 0xf9f8f7c5 │ │ │ │ @ instruction: 0xee1d4a3d │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ andcs r0, r0, #148, 2 @ 0x25 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - cdp2 0, 4, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr12, {4} │ │ │ │ @ instruction: 0xf7d84620 │ │ │ │ - @ instruction: 0xe779fb55 │ │ │ │ + ldrb pc, [r9, -fp, lsr #22]! @ │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - @ instruction: 0x4601ff17 │ │ │ │ + @ instruction: 0x4601ff11 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - @ instruction: 0x4631f9df │ │ │ │ + @ instruction: 0x4631f9d5 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904280 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - strtmi pc, [r0], -r9, lsr #19 │ │ │ │ - blx 0xf54e66 │ │ │ │ + @ instruction: 0x4620f99f │ │ │ │ + blx 0x4d4e3a │ │ │ │ @ instruction: 0xf04fe75e │ │ │ │ @ instruction: 0x46384170 │ │ │ │ - cdp2 7, 15, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 7, 14, cr15, cr14, cr7, {6} │ │ │ │ @ instruction: 0xf08be758 │ │ │ │ - @ instruction: 0xf247fef7 │ │ │ │ + @ instruction: 0xf247fef1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46072395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0916819 │ │ │ │ - @ instruction: 0xf04fffef │ │ │ │ + @ instruction: 0xf04fffe9 │ │ │ │ @ instruction: 0x46394270 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - @ instruction: 0xe73df979 │ │ │ │ + @ instruction: 0xe73df973 │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7c82895 │ │ │ │ - tstpcs r0, r5, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c84620 │ │ │ │ - stmiavs r8!, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - blx 0xfe4d318a │ │ │ │ + blx 0xfe35315e │ │ │ │ stmdavs r8!, {r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xfe3d3192 │ │ │ │ + blx 0xfe253166 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ andls r4, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x9600443b │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs lr!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs lr!, {r0, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e70a │ │ │ │ - eorseq r9, r3, r4, asr lr │ │ │ │ - strdeq r9, [r7], r0 │ │ │ │ - strheq r9, [r7], r2 │ │ │ │ - addeq r8, r7, lr, ror #31 │ │ │ │ + eorseq r9, r3, ip, lsl lr │ │ │ │ + addeq r9, r7, ip, lsl r1 │ │ │ │ + ldrdeq r9, [r7], lr │ │ │ │ + addeq r9, r7, sl, lsl r0 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x145acd8 │ │ │ │ + b 0x145acac │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -138050,144 +138039,144 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebee230 │ │ │ │ + bl 0xfebee204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x1174fc │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x1174d0 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - @ instruction: 0xff28f1a3 │ │ │ │ - eorseq r9, r3, r4, ror #28 │ │ │ │ + @ instruction: 0xff22f1a3 │ │ │ │ + eorseq r9, r3, ip, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee258 │ │ │ │ + bl 0xfebee22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ umulllt r5, r3, r0, r0 │ │ │ │ cmple r6, r0, lsl #26 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ andcs sp, r1, r5, rrx │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf042bdf0 │ │ │ │ - smlabtlt r8, r7, r8, pc @ │ │ │ │ + smlabtlt r8, r1, r8, pc @ │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-1429 @ 0xfffffa6b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ ldmpl sl!, {r2, r4, r7, r8}^ │ │ │ │ stmdavs r8, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - ldc2 0, cr15, [sl, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2 0, cr15, [r4, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ mcrcs 0, 0, r3, cr0, cr5, {5} │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ @ instruction: 0xf89420b4 │ │ │ │ - bcs 0xa3398 │ │ │ │ + bcs 0xa336c │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r6, r2, r6, ror #1 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ - cdp2 0, 1, cr15, cr2, cr11, {4} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr11, {4} │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #5 │ │ │ │ - @ instruction: 0xff0ef091 │ │ │ │ + @ instruction: 0xff08f091 │ │ │ │ umlalscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf06f8094 │ │ │ │ strtmi r0, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #9633792 @ 0x930000 │ │ │ │ + andcs pc, r4, #9240576 @ 0x8d0000 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54188 │ │ │ │ - movwcs pc, #2209 @ 0x8a1 @ │ │ │ │ + movwcs pc, #2199 @ 0x897 @ │ │ │ │ adcscc pc, r3, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01d │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strls r2, [r0, #-256] @ 0xffffff00 │ │ │ │ - blx 0x11d5056 │ │ │ │ + blx 0xf5502a │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r3, r2, r6, ror #1 │ │ │ │ @ instruction: 0xf890e799 │ │ │ │ vqadd.s8 d19, d23, d19 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blcs 0xa07a4 │ │ │ │ + blcs 0xa0778 │ │ │ │ @ instruction: 0xf894d1c4 │ │ │ │ - blcs 0xa3428 │ │ │ │ + blcs 0xa33fc │ │ │ │ vhadd.s8 d29, d23, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ mrc 5, 0, r2, cr13, cr5, {4} │ │ │ │ @ instruction: 0xf8947f70 │ │ │ │ @ instruction: 0xf08b60b1 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtcc pc, [r3], -r6, lsl #4 │ │ │ │ @ instruction: 0x463200b6 │ │ │ │ @ instruction: 0xf0914606 │ │ │ │ - blmi 0xbd6c94 │ │ │ │ + blmi 0xbd6c50 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp!, {r1, r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stcvs 12, cr15, [r3, #-892]! @ 0xfffffc84 │ │ │ │ + stcvs 12, cr15, [r3, #-868]! @ 0xfffffc9c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf08c2000 │ │ │ │ - andcs pc, r4, #397312 @ 0x61000 │ │ │ │ + andcs pc, r4, #372736 @ 0x5b000 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf848f7c5 │ │ │ │ - blvs 0xfe732650 │ │ │ │ + @ instruction: 0xf83ef7c5 │ │ │ │ + blvs 0xfe732624 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 0, sp, fp, cr9 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ and r2, r3, r1, lsl #6 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movwcs lr, #1918 @ 0x77e │ │ │ │ umlalscs pc, r1, r4, r8 @ │ │ │ │ rsccc pc, r6, r4, lsl #17 │ │ │ │ svclt 0x00142a00 │ │ │ │ strcs r2, [r4], -ip, lsl #12 │ │ │ │ - stc2 0, cr15, [r8, #556] @ 0x22c │ │ │ │ + stc2 0, cr15, [r2, #556] @ 0x22c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #4 │ │ │ │ - mcr2 0, 4, pc, cr4, cr1, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr14, cr1, {4} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #10158080 @ 0x9b0000 │ │ │ │ + andcs pc, r4, #9764864 @ 0x950000 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54108 │ │ │ │ - movwcs pc, #2077 @ 0x81d @ │ │ │ │ + movwcs pc, #2067 @ 0x813 @ │ │ │ │ adcscc pc, r4, r4, lsl #17 │ │ │ │ andcs lr, r4, #11272192 @ 0xac0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf88cf090 │ │ │ │ + @ instruction: 0xf886f090 │ │ │ │ svclt 0x0000e76b │ │ │ │ - @ instruction: 0x00878ebe │ │ │ │ - ldrdeq r8, [r7], r4 │ │ │ │ + addeq r8, r7, sl, ror #29 │ │ │ │ + addeq r8, r7, r0, lsl #28 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138198,46 +138187,46 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #3824 @ 0xef0 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r2, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9aef7d8 │ │ │ │ + @ instruction: 0xf984f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfe39 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfe33 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d6d8c │ │ │ │ + blmi 0x5d6d48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x972bc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97290 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - mcrr2 0, 8, pc, sl, cr12 @ │ │ │ │ + mcrr2 0, 8, pc, r4, cr12 @ │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -fp, lsl #19 │ │ │ │ + strmi pc, [r2], -r1, ror #18 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 4, pc, cr2, cr1, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr12, cr1, {4} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff0ef7fe │ │ │ │ + @ instruction: 0xff06f7fe │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, r8, lsr #25 │ │ │ │ + ldrdeq r8, [r7], r4 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138248,213 +138237,213 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #2224 @ 0x8b0 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [lr], {139} @ 0x8b │ │ │ │ + ldc2l 0, cr15, [r8], {139} @ 0x8b │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf94af7d8 │ │ │ │ + @ instruction: 0xf920f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfdd5 │ │ │ │ - ldmdavs r1!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfdcf │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d6cc4 │ │ │ │ + blmi 0x5d6c80 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97384 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97358 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xffa535c2 │ │ │ │ + blx 0xff8d3596 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -r7, lsr #18 │ │ │ │ + @ instruction: 0x4602f8fd │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr14, cr1, {4} │ │ │ │ + mrc2 0, 0, pc, cr8, cr1, {4} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 7, 5, pc, cr10, cr14, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr14, {7} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, r0, ror #23 │ │ │ │ + addeq r8, r7, ip, lsl #24 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee5d8 │ │ │ │ + bl 0xfebee5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - ldc2l 0, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [r2], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf08b4680 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #17 @ │ │ │ │ + @ instruction: 0x4631f8b7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [ip, #-580]! @ 0xfffffdbc │ │ │ │ - ldc2l 0, cr15, [r0], {139} @ 0x8b │ │ │ │ + stc2l 0, cr15, [r6, #-580]! @ 0xfffffdbc │ │ │ │ + stc2l 0, cr15, [sl], {139} @ 0x8b │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - stc2l 0, cr15, [ip, #572]! @ 0x23c │ │ │ │ + stc2l 0, cr15, [r6, #572]! @ 0x23c │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - blx 0x1fd3696 │ │ │ │ + blx 0x1e5366a │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4602f8bd │ │ │ │ + @ instruction: 0x4602f893 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf88af092 │ │ │ │ + @ instruction: 0xf884f092 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r9, r1, asr #28]! │ │ │ │ + @ instruction: 0xe7b9fe39 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, lr, lsl #22 │ │ │ │ + addeq r8, r7, sl, lsr fp │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee6b8 │ │ │ │ + bl 0xfebee68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - stc2 0, cr15, [r8], {139} @ 0x8b │ │ │ │ + stc2 0, cr15, [r2], {139} @ 0x8b │ │ │ │ @ instruction: 0xf08b4607 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4631f871 │ │ │ │ + ldrtmi pc, [r1], -r7, asr #16 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff9ef091 │ │ │ │ - stc2l 0, cr15, [r0], #-556 @ 0xfffffdd4 │ │ │ │ + @ instruction: 0xff98f091 │ │ │ │ + mrrc2 0, 8, pc, sl, cr11 @ │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - ldc2l 0, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ + ldc2l 0, cr15, [r6, #-572]! @ 0xfffffdc4 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - blx 0x3d3776 │ │ │ │ + blx 0x25374a │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -sp, asr #16 │ │ │ │ + strmi pc, [r2], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r4, #-580] @ 0xfffffdbc │ │ │ │ + ldc2 0, cr15, [lr, #-580]! @ 0xfffffdbc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - sbfx pc, r1, #27, #26 │ │ │ │ + ldr pc, [r9, r9, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, lr, lsr #20 │ │ │ │ + addeq r8, r7, sl, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee78c │ │ │ │ + bl 0xfebee760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, sp, r0, ror r3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #4800 @ 0x12c0 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xfe8537f6 │ │ │ │ + blx 0xfe6d37ca │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf80af7d8 │ │ │ │ + @ instruction: 0xffe0f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfc4d │ │ │ │ - ldmdavs r1!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfc47 │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x796a44 │ │ │ │ + blmi 0x796a00 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97604 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x975d8 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xfea53840 │ │ │ │ + blx 0xfe8d3814 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r7, ror #31 │ │ │ │ + @ instruction: 0x4602ffbd │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [lr], {145} @ 0x91 │ │ │ │ + ldc2l 0, cr15, [r8], {145} @ 0x91 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r1!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r8, r7, r0, ror #18 │ │ │ │ + addeq r8, r7, ip, lsl #19 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -138466,58 +138455,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , q5 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fb93 │ │ │ │ + @ instruction: 0xf640fb8d │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfcaf │ │ │ │ - ldmdavs r1!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfca9 │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - andscs pc, sl, #7936 @ 0x1f00 │ │ │ │ + andscs pc, sl, #6400 @ 0x1900 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfef7 │ │ │ │ - @ instruction: 0xf8d4fb15 │ │ │ │ + @ instruction: 0xf08bfef1 │ │ │ │ + @ instruction: 0xf8d4fb0f │ │ │ │ stmiavs r1!, {sp, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff7ef7d7 │ │ │ │ + @ instruction: 0xff54f7d7 │ │ │ │ @ instruction: 0xf1ba4602 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff053942 │ │ │ │ + blx 0xfeed3916 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #486539264 @ 0x1d000000 │ │ │ │ strls r4, [r1, #-1083] @ 0xfffffbc5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x12d3954 │ │ │ │ + blx 0x1153928 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602ff5d │ │ │ │ + @ instruction: 0x4602ff33 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrrc2 0, 9, pc, r4, cr1 @ │ │ │ │ + mcrr2 0, 9, pc, lr, cr1 @ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - sbfx pc, pc, #25, #5 │ │ │ │ + sbfx pc, r7, #25, #5 │ │ │ │ strb r3, [sp, r2, lsl #4] │ │ │ │ - addeq r8, r7, r2, asr r8 │ │ │ │ + addeq r8, r7, lr, ror r8 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -138529,70 +138518,70 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fb15 │ │ │ │ + @ instruction: 0xf640fb0f │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfc31 │ │ │ │ - ldmdavs r1!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfc2b │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - movwcs pc, #7073 @ 0x1ba1 @ │ │ │ │ + movwcs pc, #7067 @ 0x1b9b @ │ │ │ │ @ instruction: 0x4629221a │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfe79 │ │ │ │ - @ instruction: 0xf8d6fa97 │ │ │ │ + @ instruction: 0xf08bfe73 │ │ │ │ + @ instruction: 0xf8d6fa91 │ │ │ │ stmiavs r1!, {ip, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ - @ instruction: 0xff02f7d7 │ │ │ │ + mrc2 7, 6, pc, cr8, cr7, {6} │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x6d6624 │ │ │ │ + blmi 0x6d65e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldrtmi r9, [fp], #-1281 @ 0xfffffaff │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d76835 │ │ │ │ - strmi pc, [r2], -r3, ror #29 │ │ │ │ + @ instruction: 0x4602feb9 │ │ │ │ strtmi fp, [r9], -ip, lsl #19 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - @ instruction: 0x2001fbb5 │ │ │ │ + andcs pc, r1, pc, lsr #23 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - stc2l 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ + mrrc2 7, 15, pc, ip, cr14 @ │ │ │ │ andcc lr, r2, #43778048 @ 0x29c0000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r8, r7, r0, ror #14 │ │ │ │ + addeq r8, r7, ip, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ strmi r5, [r7], -r8, lsr #1 │ │ │ │ ldcvs 6, cr4, [r8], {20} │ │ │ │ @ instruction: 0xf0109101 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple fp, r0, lsl #26 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9128 │ │ │ │ + blcs 0xa90fc │ │ │ │ @ instruction: 0xf8d7d156 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r8, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @@ -138602,67 +138591,67 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - blx 0x753afc │ │ │ │ + blx 0x5d3ad0 │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - @ instruction: 0x4631fa17 │ │ │ │ + @ instruction: 0x4631fa11 │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ @ instruction: 0xf024e00a │ │ │ │ @ instruction: 0xf8d70207 │ │ │ │ stccc 0, cr11, [r1, #-0] │ │ │ │ vmin.u32 d20, d3, d17 │ │ │ │ @ instruction: 0xf1ba0402 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ - mrc2 7, 3, pc, cr6, cr7, {6} │ │ │ │ + mcr2 7, 2, pc, cr12, cr7, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x11650c │ │ │ │ + blls 0x1164c8 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - ldrbmi pc, [r9], -r7, ror #28 @ │ │ │ │ + @ instruction: 0x4659fe3d │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1853b6a │ │ │ │ - bl 0x33e528 │ │ │ │ + blx 0x16d3b3e │ │ │ │ + bl 0x33e4fc │ │ │ │ andcs r0, r0, r6, lsl #4 │ │ │ │ vsub.i32 , q9, │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - str pc, [r6, r1, ror #23]! │ │ │ │ + sbfx pc, r9, #23, #7 │ │ │ │ @ instruction: 0xf0249b00 │ │ │ │ stmiane r3!, {r0, r1, r2, r9}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - b 0x1171a58 │ │ │ │ + b 0x1171a2c │ │ │ │ andcs r0, r0, r2, lsl #8 │ │ │ │ @ instruction: 0xf7d74621 │ │ │ │ - @ instruction: 0x4631fe3f │ │ │ │ + @ instruction: 0x4631fe15 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xe53bba │ │ │ │ + blx 0xcd3b8e │ │ │ │ rscle r3, fp, #1, 26 @ 0x40 │ │ │ │ ldrb r2, [sp, r1] │ │ │ │ @ instruction: 0x469a461d │ │ │ │ ldr r9, [pc, r0, lsl #6] │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xe79b469a │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebeeba0 │ │ │ │ + bl 0xfebeeb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -138671,340 +138660,340 @@ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdblt r0!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - strmi pc, [r5], -r9, lsl #19 │ │ │ │ - @ instruction: 0xf9baf08b │ │ │ │ + strmi pc, [r5], -r3, lsl #19 │ │ │ │ + @ instruction: 0xf9b4f08b │ │ │ │ ldmdavs r7!, {r0, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [r2, #860]! @ 0x35c │ │ │ │ + stc2l 7, cr15, [r8, #860] @ 0x35c │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bfa7d │ │ │ │ - ldmdavs r1!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfa77 │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x656614 │ │ │ │ + blmi 0x6565d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2081 @ 0xfffff7df │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbne r3, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf64ab9c1 │ │ │ │ vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf88cf08c │ │ │ │ + @ instruction: 0xf886f08c │ │ │ │ andcs r6, r1, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -sp, asr #27 │ │ │ │ + strmi pc, [r2], -r3, lsr #27 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - ldc2 0, cr15, [sl, #580] @ 0x244 │ │ │ │ + ldc2 0, cr15, [r4, #580] @ 0x244 │ │ │ │ @ instruction: 0x4610e7b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrsmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0xe7e5f873 │ │ │ │ - addeq r8, r7, r6, lsr r5 │ │ │ │ + strb pc, [r5, sp, ror #16]! @ │ │ │ │ + addeq r8, r7, r2, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeec84 │ │ │ │ + bl 0xfebeec58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, pc, r0, ror r3 @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xb3a8facf │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf922f08b │ │ │ │ + @ instruction: 0xf91cf08b │ │ │ │ strmi r6, [r5], -r1, lsr #17 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - stc2 7, cr15, [lr, #860] @ 0x35c │ │ │ │ + stc2l 7, cr15, [r4, #-860]! @ 0xfffffca4 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfa19 │ │ │ │ - @ instruction: 0xf640f97d │ │ │ │ + @ instruction: 0xf08bfa13 │ │ │ │ + @ instruction: 0xf640f977 │ │ │ │ ldmdavs r1!, {r2, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x8d654c │ │ │ │ + blmi 0x8d6508 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x193d6fc │ │ │ │ + bllt 0x193d6d0 │ │ │ │ msrvc R12_usr, sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf828f08c │ │ │ │ + @ instruction: 0xf822f08c │ │ │ │ andcs r6, r0, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -r9, ror #26 │ │ │ │ + @ instruction: 0x4602fd3f │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0x18d3d64 │ │ │ │ + blx 0x1753d38 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale pc!, {r1, r9, fp, sp} @ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xff855b4c │ │ │ │ + blx 0xff655b20 │ │ │ │ @ instruction: 0xf64ae7ad │ │ │ │ vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7d1fffb │ │ │ │ - addeq r8, r7, r0, ror r4 │ │ │ │ + @ instruction: 0xe7d1fff5 │ │ │ │ + umulleq r8, r7, ip, r4 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebeed90 │ │ │ │ + bl 0xfebeed64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ - blx 0x1555ba8 │ │ │ │ + blx 0x1555b7c │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8a4f08b │ │ │ │ + @ instruction: 0xf89ef08b │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ @ instruction: 0xf8d82000 │ │ │ │ @ instruction: 0xf7d75000 │ │ │ │ - strmi pc, [r2], -pc, lsl #26 │ │ │ │ + strmi pc, [r2], -r5, ror #25 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ svcge 0x0070ee1d │ │ │ │ - @ instruction: 0xf998f091 │ │ │ │ - @ instruction: 0xf8fcf08b │ │ │ │ + @ instruction: 0xf992f091 │ │ │ │ + @ instruction: 0xf8f6f08b │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4681 │ │ │ │ - vpmin.s8 d31, d12, d7 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vpmin.s8 d31, d12, d1 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - stc2l 0, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [sl, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf08b4606 │ │ │ │ - blmi 0x9d5e0c │ │ │ │ + blmi 0x9d5dc8 │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp} │ │ │ │ strbtpl pc, [r4], r8, asr #4 @ │ │ │ │ ldreq pc, [r4], r0, asr #5 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff9cf08b │ │ │ │ + @ instruction: 0xff96f08b │ │ │ │ @ instruction: 0xf6474b1b │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff8cf08b │ │ │ │ + @ instruction: 0xff86f08b │ │ │ │ @ instruction: 0x46314b14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2387 @ 0xfffff6ad │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602fcbf │ │ │ │ + @ instruction: 0x4602fc95 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9b6f091 │ │ │ │ + @ instruction: 0xf9b0f091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - str pc, [sp, r1, asr #20] │ │ │ │ + @ instruction: 0xe78dfa39 │ │ │ │ + addeq r8, r7, r6, lsl #7 │ │ │ │ addeq r8, r7, sl, asr r3 │ │ │ │ - addeq r8, r7, lr, lsr #6 │ │ │ │ - addeq r8, r7, r4, lsl r3 │ │ │ │ + addeq r8, r7, r0, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5694e4 │ │ │ │ + blvs 0xfe5694b8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr6 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d23 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - strmi pc, [r5], -fp, lsl #16 │ │ │ │ - @ instruction: 0xf808f08b │ │ │ │ + strmi pc, [r5], -r5, lsl #16 │ │ │ │ + @ instruction: 0xf802f08b │ │ │ │ @ instruction: 0xf8d668a1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641fc73 │ │ │ │ + strbmi pc, [r1], -r9, asr #24 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8b6f091 │ │ │ │ + @ instruction: 0xf8b0f091 │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d6d13c │ │ │ │ stmiavs r1!, {pc}^ │ │ │ │ - stc2l 7, cr15, [r6], #-860 @ 0xfffffca4 │ │ │ │ + ldc2 7, cr15, [ip], #-860 @ 0xfffffca4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x915fcc │ │ │ │ + blmi 0x915f88 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ ldmdavs r0!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdbne fp, {r0, r3, r6, r7, fp, ip, lr}^ │ │ │ │ strmi r4, [r8], #-1039 @ 0xfffffbf1 │ │ │ │ vcge.s8 , , q5 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r7, r0, #0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - andcs pc, r1, r1, lsr pc @ │ │ │ │ + andcs pc, r1, fp, lsr #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r6!, {r1, r9, fp, sp} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - str pc, [r8, r3, asr #19]! │ │ │ │ + @ instruction: 0xe7a8f9bb │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8f8f08f │ │ │ │ + @ instruction: 0xf8f2f08f │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d20, d0, d0[3] │ │ │ │ mulls r1, r4, r1 │ │ │ │ strls r6, [r0, -r8, lsl #16] │ │ │ │ - @ instruction: 0xff06f08b │ │ │ │ + @ instruction: 0xff00f08b │ │ │ │ ldrb r2, [r3, r1] │ │ │ │ - addeq r8, r7, lr, lsr #4 │ │ │ │ + addeq r8, r7, sl, asr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5695f8 │ │ │ │ + blvs 0xfe5695cc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 7, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r1!, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0xffcd5d66 │ │ │ │ + blx 0xff255d3a │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr9, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08af831 │ │ │ │ - @ instruction: 0xf8d8ffdd │ │ │ │ + @ instruction: 0xf08af82b │ │ │ │ + @ instruction: 0xf8d8ffd7 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ - @ instruction: 0xf8f8f08f │ │ │ │ - cmnpvc ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0xf8f2f08f │ │ │ │ + movtvc pc, #16972 @ 0x424c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - strmi pc, [r6], -r1, lsr #24 │ │ │ │ - @ instruction: 0xff64f08a │ │ │ │ + @ instruction: 0x4606fc1b │ │ │ │ + @ instruction: 0xff5ef08a │ │ │ │ strmi r4, [r5], -fp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x1198a4 │ │ │ │ + bl 0x119878 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x997858 │ │ │ │ + blmi 0x997814 │ │ │ │ orrcs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x7d7838 │ │ │ │ + blmi 0x7d77f4 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 6, cr15, cr0, cr11, {4} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr11, {4} │ │ │ │ @ instruction: 0xf8d86861 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - blx 0xfe8d5e06 │ │ │ │ + blx 0x1e55dda │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - mulcs r1, r7, r8 │ │ │ │ + mulcs r1, r1, r8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmle r0, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - @ instruction: 0xe77ef913 │ │ │ │ + ldrb pc, [lr, -fp, lsl #18]! @ │ │ │ │ + addeq r8, r7, r8, asr #2 │ │ │ │ addeq r8, r7, ip, lsl r1 │ │ │ │ - strdeq r8, [r7], r0 │ │ │ │ - ldrdeq r8, [r7], r6 │ │ │ │ + addeq r8, r7, r2, lsl #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ subsle r6, r0, r0, ror r3 │ │ │ │ @@ -139017,49 +139006,49 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r8, asr #32 │ │ │ │ @ instruction: 0xf88af7ff │ │ │ │ vcgt.s8 d27, d23, d0 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2495 │ │ │ │ - @ instruction: 0x4607ff11 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr10, {4} │ │ │ │ + strmi pc, [r7], -fp, lsl #30 │ │ │ │ + cdp2 0, 13, cr15, cr4, cr10, {4} │ │ │ │ @ instruction: 0xf8d46829 │ │ │ │ strmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r1], -r5, asr #22 @ │ │ │ │ + @ instruction: 0x4641fb1b │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1d541ac │ │ │ │ + blx 0x1bd4180 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc}^ │ │ │ │ stmdavs r8, {r1, r4, r5, sl, lr} │ │ │ │ - stc2l 0, cr15, [r8, #556]! @ 0x22c │ │ │ │ + stc2l 0, cr15, [r2, #556]! @ 0x22c │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strtmi pc, [r1], -r9, lsr #22 │ │ │ │ + @ instruction: 0x4621faff │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf820f091 │ │ │ │ + @ instruction: 0xf81af091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf8a2f7fe │ │ │ │ + @ instruction: 0xf89af7fe │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - addeq r7, r7, ip, ror #31 │ │ │ │ + addeq r8, r7, r8, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrdmi pc, [r8], r0 @ │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ @@ -139067,15 +139056,15 @@ │ │ │ │ @ instruction: 0xf0134615 │ │ │ │ tstle r2, lr │ │ │ │ @ instruction: 0x06d24332 │ │ │ │ @ instruction: 0xf013d464 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple pc, r0, lsl #24 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9894 │ │ │ │ + blcs 0xa9868 │ │ │ │ @ instruction: 0xf8d7d15a │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, ip, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {77} @ 0x4d │ │ │ │ @@ -139085,60 +139074,60 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - cdp2 0, 8, cr15, cr8, cr10, {4} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr10, {4} │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - ldrtmi pc, [r1], -r5, lsl #29 @ │ │ │ │ + @ instruction: 0x4631fe7f │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xfefd5fcc │ │ │ │ + blx 0xfe555fa0 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x116820 │ │ │ │ + blls 0x1167dc │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, sp, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ cmnlt sl, #3997696 @ 0x3d0000 │ │ │ │ - b 0x113e89c │ │ │ │ + b 0x113e870 │ │ │ │ @ instruction: 0xf7d70a03 │ │ │ │ - strtmi pc, [r9], -r7, lsr #21 │ │ │ │ + @ instruction: 0x4629fa7d │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9d4f091 │ │ │ │ + @ instruction: 0xf9cef091 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldmdavs sp!, {r3, r4, r6, r7, r8, r9, sl, lr} │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ - blx 0xfe756010 │ │ │ │ + blx 0x1cd5fe4 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - andcs pc, r1, r7, ror #20 │ │ │ │ + andcs pc, r1, r1, ror #20 │ │ │ │ movweq pc, #12326 @ 0x3026 @ │ │ │ │ stccs 6, cr4, [r0], {49} @ 0x31 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7a2f817 │ │ │ │ + str pc, [r2, pc, lsl #16]! │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [r1, r1, lsl #6]! │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x1e9a48 │ │ │ │ + bl 0x1e9a1c │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - blx 0x1d56060 │ │ │ │ + blx 0x12d6034 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - @ instruction: 0x3c01fa3f │ │ │ │ + @ instruction: 0x3c01fa39 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #2010 @ 0x7da │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e798 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ @@ -139154,67 +139143,67 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - @ instruction: 0xf640fe33 │ │ │ │ + @ instruction: 0xf640fe2d │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6831 │ │ │ │ - @ instruction: 0xf08aff4f │ │ │ │ - @ instruction: 0xf8d6fdc3 │ │ │ │ + @ instruction: 0xf08aff49 │ │ │ │ + @ instruction: 0xf8d6fdbd │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ andcs r6, r0, r1, ror #17 │ │ │ │ - blx 0xc560e8 │ │ │ │ + blx 0x1d60bc │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - blmi 0x9d7c7c │ │ │ │ + blmi 0x9d7c38 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r6, [pc], #-2081 @ 0x981a8 │ │ │ │ + ldrmi r6, [pc], #-2081 @ 0x9817c │ │ │ │ strls r4, [r0, -fp, lsr #8] │ │ │ │ movtlt fp, #43777 @ 0xab01 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [lr], {139} @ 0x8b │ │ │ │ + stc2l 0, cr15, [r8], {139} @ 0x8b │ │ │ │ andcs r6, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -pc, lsl #20 │ │ │ │ + strmi pc, [r2], -r5, ror #19 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xff06f090 │ │ │ │ + @ instruction: 0xff00f090 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - @ instruction: 0xe7b6ff91 │ │ │ │ + ldr pc, [r6, r9, lsl #31]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [sp, sp, lsr #25] @ │ │ │ │ + ldrb pc, [sp, r7, lsr #25] @ │ │ │ │ orrcc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r4], #556 @ 0x22c │ │ │ │ + ldc2 0, cr15, [lr], {139} @ 0x8b │ │ │ │ @ instruction: 0xf64ae7d4 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfi pc, fp, (invalid: 25:11) @ │ │ │ │ - @ instruction: 0x00877dbe │ │ │ │ + bfi pc, r5, (invalid: 25:11) @ │ │ │ │ + addeq r7, r7, sl, ror #27 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r2, r5, r6, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfebef440 │ │ │ │ + bl 0xfebef414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -139223,65 +139212,65 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdblt r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0xf640fda1 │ │ │ │ + @ instruction: 0xf640fd9b │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6839 │ │ │ │ - @ instruction: 0xf08afebd │ │ │ │ - strmi pc, [r5], -r5, ror #26 │ │ │ │ - stc2 0, cr15, [lr, #-552]! @ 0xfffffdd8 │ │ │ │ + @ instruction: 0xf08afeb7 │ │ │ │ + @ instruction: 0x4605fd5f │ │ │ │ + stc2 0, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - @ instruction: 0x4649f999 │ │ │ │ + strbmi pc, [r9], -pc, ror #18 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c6f091 │ │ │ │ + @ instruction: 0xf8c0f091 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r4, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {ip}^ │ │ │ │ ldmdbne r3, {r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1536 @ 0xfffffa00 │ │ │ │ movwlt fp, #35273 @ 0x89c9 │ │ │ │ cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf97af7d7 │ │ │ │ + @ instruction: 0xf950f7d7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - @ instruction: 0xe7b5fe71 │ │ │ │ + ldr pc, [r5, fp, ror #28]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cmnlt r8, r0, ror r7 │ │ │ │ msrvs (UNDEF: 96), sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7e4fc1f │ │ │ │ + @ instruction: 0xe7e4fc19 │ │ │ │ tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfi pc, r7, #24, #5 @ │ │ │ │ + bfi pc, r1, #24, #5 @ │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [r4, pc, lsl #24] @ │ │ │ │ - umulleq r7, r7, r6, ip @ │ │ │ │ + ldrb pc, [r4, r9, lsl #24] @ │ │ │ │ + addeq r7, r7, r2, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef54c │ │ │ │ + bl 0xfebef520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139294,51 +139283,51 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - @ instruction: 0x4602f91f │ │ │ │ + @ instruction: 0x4602f8f5 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf84cf091 │ │ │ │ - stc2 0, cr15, [lr, #-552] @ 0xfffffdd8 │ │ │ │ + @ instruction: 0xf846f091 │ │ │ │ + stc2 0, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - cdp2 0, 2, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr14, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf8fcf7d7 │ │ │ │ + @ instruction: 0xf8d2f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, r9, asr #17 │ │ │ │ + andcs pc, r1, r3, asr #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - @ instruction: 0xe7b5fe77 │ │ │ │ - addeq r7, r7, sl, lsl #23 │ │ │ │ + ldr pc, [r5, pc, ror #28]! │ │ │ │ + @ instruction: 0x00877bb6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef630 │ │ │ │ + bl 0xfebef604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139351,127 +139340,127 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - strmi pc, [r2], -sp, lsr #17 │ │ │ │ + strmi pc, [r2], -r3, lsl #17 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xffdaf090 │ │ │ │ - ldc2 0, cr15, [ip], {138} @ 0x8a │ │ │ │ + @ instruction: 0xffd4f090 │ │ │ │ + ldc2 0, cr15, [r6], {138} @ 0x8a │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - ldc2 0, cr15, [r8, #568]! @ 0x238 │ │ │ │ + ldc2 0, cr15, [r2, #568]! @ 0x238 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf88af7d7 │ │ │ │ + @ instruction: 0xf860f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, r7, asr r8 @ │ │ │ │ + andcs pc, r1, r1, asr r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - ldr pc, [r5, r5, lsl #28]! │ │ │ │ - addeq r7, r7, r6, lsr #21 │ │ │ │ + @ instruction: 0xe7b5fdfd │ │ │ │ + ldrdeq r7, [r7], r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569d54 │ │ │ │ + blvs 0xfe569d28 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d054 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r7, r0 │ │ │ │ stc2 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - mcrr2 0, 8, pc, r0, cr10 @ │ │ │ │ + ldc2 0, cr15, [sl], #-552 @ 0xfffffdd8 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [ip, #-568] @ 0xfffffdc8 │ │ │ │ - blx 0xff4d478e │ │ │ │ + ldc2l 0, cr15, [r6, #-568] @ 0xfffffdc8 │ │ │ │ + blx 0xff354762 │ │ │ │ ldrdhi pc, [r0], -r6 │ │ │ │ stmiavs r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641f83b │ │ │ │ + @ instruction: 0x4641f811 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #-576 @ 0xfffffdc0 │ │ │ │ + ldc2l 0, cr15, [r8], #-576 @ 0xfffffdc0 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x1efe194 │ │ │ │ + bllt 0x1efe168 │ │ │ │ @ instruction: 0xf64ab3c2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r4!, {sp} │ │ │ │ - @ instruction: 0xf81cf7d7 │ │ │ │ + @ instruction: 0xfff2f7d6 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, r3, lsl sp @ │ │ │ │ + andcs pc, r1, sp, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale sl!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - str pc, [r7, pc, lsl #27]! │ │ │ │ + str pc, [r7, r7, lsl #27]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [lr, fp, lsr #21] @ │ │ │ │ + strb pc, [lr, r5, lsr #21] @ │ │ │ │ tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe954844 │ │ │ │ + blx 0xfe7d4818 │ │ │ │ @ instruction: 0xf64ae7c5 │ │ │ │ vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7bcfa99 │ │ │ │ - ldrdeq r7, [r7], r8 │ │ │ │ + @ instruction: 0xe7bcfa93 │ │ │ │ + addeq r7, r7, r4, lsl #20 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebef844 │ │ │ │ + bl 0xfebef818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sl, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @@ -139482,64 +139471,64 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - strmi pc, [r6], -pc, ror #22 │ │ │ │ - blx 0x1bd48be │ │ │ │ + strmi pc, [r6], -r9, ror #22 │ │ │ │ + blx 0x1a54892 │ │ │ │ @ instruction: 0xf8d768a1 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strbmi pc, [r1], -r3, lsr #31 @ │ │ │ │ + @ instruction: 0x4641ff79 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 0, 6, pc, cr0, cr0, {4} │ │ │ │ - blcs 0xb273c │ │ │ │ + mcr2 0, 6, pc, cr10, cr0, {4} @ │ │ │ │ + blcs 0xb2710 │ │ │ │ @ instruction: 0xf8d7d13c │ │ │ │ andcs r8, r1, r0 │ │ │ │ @ instruction: 0xf7d668e1 │ │ │ │ - @ instruction: 0x4641ff95 │ │ │ │ + strbmi pc, [r1], -fp, ror #30 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 0, 6, pc, cr2, cr0, {4} @ │ │ │ │ + mrc2 0, 5, pc, cr12, cr0, {4} │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r9, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ strmi r1, [sp], #-2443 @ 0xfffff675 │ │ │ │ cmplt sl, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0x11b8f24b │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x18d4920 │ │ │ │ + blx 0x17548f4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x2000e7b1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - strb pc, [r7, r5, lsl #26] @ │ │ │ │ + @ instruction: 0xe7c7fcff │ │ │ │ cmppcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ @ instruction: 0xf08b9500 │ │ │ │ - andcs pc, r1, r5, lsr sl @ │ │ │ │ + andcs pc, r1, pc, lsr #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r7, r7, ip, lsl #17 │ │ │ │ + @ instruction: 0x008778b8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139559,57 +139548,57 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xd49fe │ │ │ │ + blx 0xfff549d0 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [ip], {142} @ 0x8e │ │ │ │ - blx 0xfe4d4a0c │ │ │ │ + ldc2 0, cr15, [r6], {142} @ 0x8e │ │ │ │ + blx 0xfe3549e0 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe3d4a32 │ │ │ │ + blx 0xfe254a06 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr15, {4} │ │ │ │ - blx 0xfe154a28 │ │ │ │ + cdp2 0, 5, cr15, cr14, cr15, {4} │ │ │ │ + blx 0x1fd49fc │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ strmi r6, [r1], r9, lsr #17 │ │ │ │ @ instruction: 0xf8d62000 │ │ │ │ @ instruction: 0xf7d68000 │ │ │ │ - strmi pc, [r2], -fp, ror #29 │ │ │ │ + strmi pc, [r2], -r1, asr #29 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andcc sp, r2, #0 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xb54a66 │ │ │ │ - blx 0xfe954a50 │ │ │ │ + blx 0x9d4a3a │ │ │ │ + blx 0xfe7d4a24 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ pkhbtmi r6, r0, fp, lsl #16 │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldmdavs r4!, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r4!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - mcr2 7, 6, pc, cr6, cr6, {6} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr6, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - @ instruction: 0xe797fe93 │ │ │ │ - addeq r7, r7, r6, lsr #14 │ │ │ │ + ldr pc, [r7, sp, lsl #29] │ │ │ │ + addeq r7, r7, r2, asr r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139629,56 +139618,56 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x1dd4b14 │ │ │ │ + blx 0x1c54ae8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfe4d4b32 │ │ │ │ - blx 0x1d4b24 │ │ │ │ + blx 0xfe354b06 │ │ │ │ + @ instruction: 0xf9fef08a │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xd4b4a │ │ │ │ + blx 0xfff54b1c │ │ │ │ andscs r2, sl, #67108864 @ 0x4000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8, #572] @ 0x23c │ │ │ │ - @ instruction: 0xf9f6f08a │ │ │ │ + ldc2l 0, cr15, [r2, #572] @ 0x23c │ │ │ │ + @ instruction: 0xf9f0f08a │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf8d6fa27 │ │ │ │ + @ instruction: 0xf8d6fa21 │ │ │ │ stmiavs r9!, {sp, pc} │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - mrc2 7, 2, pc, cr14, cr6, {6} │ │ │ │ + mrc2 7, 1, pc, cr4, cr6, {6} │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blmi 0x517f64 │ │ │ │ + blmi 0x517f20 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicscc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, sp, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - @ instruction: 0x4602fe3f │ │ │ │ + @ instruction: 0x4602fe15 │ │ │ │ andcc fp, r2, #1073741825 @ 0x40000001 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x4d4bba │ │ │ │ + blx 0x354b8e │ │ │ │ svclt 0x0000e79a │ │ │ │ - addeq r7, r7, r8, lsl r6 │ │ │ │ + addeq r7, r7, r4, asr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4136c23 │ │ │ │ @ instruction: 0xf0006270 │ │ │ │ @@ -139695,75 +139684,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r9!, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - ldc2l 7, cr15, [ip, #856]! @ 0x358 │ │ │ │ + ldc2l 7, cr15, [r2, #856] @ 0x358 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr1, {1} │ │ │ │ @ instruction: 0xf090af70 │ │ │ │ - @ instruction: 0xf08afd27 │ │ │ │ - @ instruction: 0xf8d8f9e9 │ │ │ │ + @ instruction: 0xf08afd21 │ │ │ │ + @ instruction: 0xf8d8f9e3 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ - blx 0x1d4c4a │ │ │ │ - cmnpvc ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + blx 0x54c1c │ │ │ │ + movtvc pc, #16972 @ 0x424c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08a78d8 │ │ │ │ - strmi pc, [r6], -sp, lsr #28 │ │ │ │ - @ instruction: 0xf970f08a │ │ │ │ + strmi pc, [r6], -r7, lsr #28 │ │ │ │ + @ instruction: 0xf96af08a │ │ │ │ strmi r4, [r4], -r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11a48c │ │ │ │ + bl 0x11a460 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x8d6c70 │ │ │ │ + blmi 0x8d6c2c │ │ │ │ orrne pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x716c50 │ │ │ │ + blmi 0x716c0c │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp} │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf86cf08b │ │ │ │ + @ instruction: 0xf866f08b │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - stc2 7, cr15, [ip, #856]! @ 0x358 │ │ │ │ + stc2 7, cr15, [r2, #856] @ 0x358 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - andcs pc, r1, r9, ror sp @ │ │ │ │ + andcs pc, r1, r3, ror sp @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd87f0 │ │ │ │ - str pc, [r4, r5, lsr #22] │ │ │ │ + usad8 r4, sp, fp │ │ │ │ + addeq r7, r7, r0, ror #10 │ │ │ │ addeq r7, r7, r4, lsr r5 │ │ │ │ - addeq r7, r7, r8, lsl #10 │ │ │ │ - addeq r7, r7, lr, ror #9 │ │ │ │ + addeq r7, r7, sl, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ @@ -139772,101 +139761,101 @@ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adchi pc, sp, r0 │ │ │ │ ldrdvs pc, [r8], r7 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r0 @ │ │ │ │ cdpcs 1, 0, cr13, cr0, cr8, {0} │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xaa3d8 │ │ │ │ + blcs 0xaa3ac │ │ │ │ addshi pc, pc, r0, asr #32 │ │ │ │ ldrdne pc, [r8], #135 @ 0x87 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r0, r0, r8 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0xd4c7c │ │ │ │ + beq 0xd4c50 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d78092 │ │ │ │ - bls 0x4a4e04 │ │ │ │ - beq 0x114f64 │ │ │ │ + bls 0x4a4dd8 │ │ │ │ + beq 0x114f38 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf8caf08a │ │ │ │ - @ instruction: 0xf08a4681 │ │ │ │ - andls pc, r1, r7, asr #17 │ │ │ │ @ instruction: 0xf8c4f08a │ │ │ │ + @ instruction: 0xf08a4681 │ │ │ │ + andls pc, r1, r1, asr #17 │ │ │ │ + @ instruction: 0xf8bef08a │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf640f929 │ │ │ │ + @ instruction: 0xf640f923 │ │ │ │ ldmdavs r9!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08e9005 │ │ │ │ - @ instruction: 0xf8d7fa45 │ │ │ │ + @ instruction: 0xf8d7fa3f │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r7, lsr #26 @ │ │ │ │ + @ instruction: 0x4659fcfd │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9b2f090 │ │ │ │ + @ instruction: 0xf9acf090 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - ldc2 7, cr15, [ip, #-856] @ 0xfffffca8 │ │ │ │ + ldc2l 7, cr15, [r2], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - strls pc, [r0], -r7, lsr #19 │ │ │ │ - blcs 0xbf7cc │ │ │ │ - blls 0x20d0bc │ │ │ │ - bls 0xea4ec │ │ │ │ + strls pc, [r0], -r1, lsr #19 │ │ │ │ + blcs 0xbf7a0 │ │ │ │ + blls 0x20d090 │ │ │ │ + bls 0xea4c0 │ │ │ │ cdpls 6, 0, cr4, cr2, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r7, lsl #26 @ │ │ │ │ + @ instruction: 0x4659fcdd │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9fef090 │ │ │ │ - blcs 0xbf7e8 │ │ │ │ - blcc 0x10ccc4 │ │ │ │ - bl 0x33d7f0 │ │ │ │ + @ instruction: 0xf9f8f090 │ │ │ │ + blcs 0xbf7bc │ │ │ │ + blcc 0x10cc98 │ │ │ │ + bl 0x33d7c4 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d60402 │ │ │ │ - ldrbmi pc, [r9], -pc, ror #25 @ │ │ │ │ + ldrbmi pc, [r9], -r5, asr #25 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf97af090 │ │ │ │ - blcs 0xbf828 │ │ │ │ - bls 0x4ccf5c │ │ │ │ + @ instruction: 0xf974f090 │ │ │ │ + blcs 0xbf7fc │ │ │ │ + bls 0x4ccf30 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - ldc2l 7, cr15, [ip], {214} @ 0xd6 │ │ │ │ + ldc2 7, cr15, [r2], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - blls 0x1971d8 │ │ │ │ + blls 0x197194 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr], {214} @ 0xd6 │ │ │ │ + stc2 7, cr15, [r4], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - sbfx pc, r9, #18, #21 │ │ │ │ + sbfx pc, r3, #18, #21 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ - blx 0x14d6c64 │ │ │ │ + blx 0x12d6c38 │ │ │ │ @ instruction: 0x461ee75f │ │ │ │ movwls r4, #18074 @ 0x469a │ │ │ │ svclt 0x0000e774 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -139890,93 +139879,93 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - blx 0x4d6ce4 │ │ │ │ + blx 0x2d6cb8 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34628 │ │ │ │ - stmdbvs r3!, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xaa704 │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xaa6d8 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3f2f9c │ │ │ │ + blcs 0x3f2f70 │ │ │ │ @ instruction: 0xf089d05b │ │ │ │ - mcrcs 15, 0, pc, cr0, cr7, {7} @ │ │ │ │ + mcrcs 15, 0, pc, cr0, cr1, {7} @ │ │ │ │ stclle 6, cr4, [r2, #-516] @ 0xfffffdfc │ │ │ │ - beq 0xcd563c │ │ │ │ - bcs 0xfe615824 │ │ │ │ + beq 0xcd5610 │ │ │ │ + bcs 0xfe6157f8 │ │ │ │ @ instruction: 0xf04f2700 │ │ │ │ ands r0, lr, r2, ror #23 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xf56c5a │ │ │ │ + blx 0xcd6c2e │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mcrr2 7, 13, pc, ip, cr6 @ │ │ │ │ + stc2 7, cr15, [r2], #-856 @ 0xfffffca8 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - andcs pc, r4, #1097728 @ 0x10c000 │ │ │ │ + andcs pc, r4, #999424 @ 0xf4000 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08e3701 │ │ │ │ - adcsmi pc, lr, #1458176 @ 0x164000 │ │ │ │ + adcsmi pc, lr, #1359872 @ 0x14c000 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2 7, cr15, [r4], #-856 @ 0xfffffca8 │ │ │ │ + stc2 7, cr15, [sl], {214} @ 0xd6 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8cdf8bf │ │ │ │ + @ instruction: 0xf8cdf8b9 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2l 7, cr15, [r6, #-792] @ 0xfffffce8 │ │ │ │ + stc2l 7, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xad6cc2 │ │ │ │ + blx 0x856c96 │ │ │ │ @ instruction: 0xf7c54628 │ │ │ │ - @ instruction: 0xe782ffd5 │ │ │ │ + str pc, [r2, fp, asr #31] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf928f08e │ │ │ │ + @ instruction: 0xf922f08e │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - str pc, [r8, pc, lsr #29] │ │ │ │ + str pc, [r8, r9, lsr #29] │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xf906f08e │ │ │ │ + @ instruction: 0xf900f08e │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r7, r7, lr, ror r1 │ │ │ │ + addeq r7, r7, sl, lsr #3 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r4, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebf0028 │ │ │ │ + bl 0xfebefffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r1], sl, lsl #16 │ │ │ │ @ instruction: 0xf8d0d44c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -139985,146 +139974,146 @@ │ │ │ │ orrlt pc, r8, #16384 @ 0x4000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff80f089 │ │ │ │ + @ instruction: 0xff7af089 │ │ │ │ @ instruction: 0x46056837 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - blx 0xfeed6dd2 │ │ │ │ + blx 0xfe456da6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf089fae5 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089fadf │ │ │ │ + ldmdavs r1!, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - strbmi pc, [r0], -r3, asr #17 @ │ │ │ │ - blx 0xffcd50c2 │ │ │ │ - blcs 0x273128 │ │ │ │ + @ instruction: 0x4640f8bd │ │ │ │ + blx 0xffb55096 │ │ │ │ + blcs 0x2730fc │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0x23b9a591 │ │ │ │ - @ instruction: 0xf930f7fd │ │ │ │ + @ instruction: 0xf928f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blmi 0x17396ac │ │ │ │ + blmi 0x1739680 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf649 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ andls r4, r0, pc, lsl r4 │ │ │ │ strls r4, [r1, -fp, lsr #8] │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 5, cr15, cr2, cr10, {4} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr10, {4} │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -r7, ror #22 │ │ │ │ + @ instruction: 0x4602fb3d │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0xdd5166 │ │ │ │ - blmi 0x13d2e40 │ │ │ │ + blx 0xc5513a │ │ │ │ + blmi 0x13d2e14 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f3c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f10 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 3, cr15, cr4, cr10, {4} │ │ │ │ - blmi 0x1192ed0 │ │ │ │ + cdp2 0, 2, cr15, cr14, cr10, {4} │ │ │ │ + blmi 0x1192ea4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f64 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f38 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 2, cr15, cr0, cr10, {4} │ │ │ │ - blmi 0xf52ea8 │ │ │ │ + cdp2 0, 1, cr15, cr10, cr10, {4} │ │ │ │ + blmi 0xf52e7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f8c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f60 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 0, cr15, cr12, cr10, {4} │ │ │ │ - blmi 0xd12e80 │ │ │ │ + cdp2 0, 0, cr15, cr6, cr10, {4} │ │ │ │ + blmi 0xd12e54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fb4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f88 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r8, #552]! @ 0x228 │ │ │ │ - blmi 0xad2e58 │ │ │ │ + ldc2l 0, cr15, [r2, #552]! @ 0x228 │ │ │ │ + blmi 0xad2e2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11bcf24a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fdc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fb0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4, #552]! @ 0x228 │ │ │ │ - blmi 0x892e30 │ │ │ │ + ldc2l 0, cr15, [lr, #552] @ 0x228 │ │ │ │ + blmi 0x892e04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99004 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fd8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r0, #552] @ 0x228 │ │ │ │ - blmi 0x652e08 │ │ │ │ + stc2l 0, cr15, [sl, #552] @ 0x228 │ │ │ │ + blmi 0x652ddc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9902c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99000 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [ip, #552]! @ 0x228 │ │ │ │ + ldc2 0, cr15, [r6, #552]! @ 0x228 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - cmnpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff24f1a1 │ │ │ │ - addeq r7, r7, r4, rrx │ │ │ │ - addeq r7, r7, r8, lsr #32 │ │ │ │ - addeq r7, r7, r0 │ │ │ │ - ldrdeq r6, [r7], r8 │ │ │ │ - @ instruction: 0x00876fb0 │ │ │ │ - addeq r6, r7, r8, lsl #31 │ │ │ │ - addeq r6, r7, r0, ror #30 │ │ │ │ - addeq r6, r7, r8, lsr pc │ │ │ │ - eorseq r9, r3, r4, ror lr │ │ │ │ + @ instruction: 0xff1ef1a1 │ │ │ │ + umulleq r7, r7, r0, r0 @ │ │ │ │ + addeq r7, r7, r4, asr r0 │ │ │ │ + addeq r7, r7, ip, lsr #32 │ │ │ │ + addeq r7, r7, r4 │ │ │ │ + ldrdeq r6, [r7], ip │ │ │ │ + @ instruction: 0x00876fb4 │ │ │ │ + addeq r6, r7, ip, lsl #31 │ │ │ │ + addeq r6, r7, r4, ror #30 │ │ │ │ + eorseq r9, r3, ip, lsr lr │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -140139,149 +140128,149 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d7, d1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ bfieq r2, r5, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf0890810 │ │ │ │ - stmdavs pc!, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdavs pc!, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r9], -r5, lsl #21 @ │ │ │ │ + @ instruction: 0x4639fa5b │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff10f08f │ │ │ │ - cdp2 0, 7, cr15, cr4, cr9, {4} │ │ │ │ + @ instruction: 0xff0af08f │ │ │ │ + cdp2 0, 6, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xff90f08d │ │ │ │ + @ instruction: 0xff8af08d │ │ │ │ @ instruction: 0xf08a4640 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x99148 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x9911c │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0x11d70b8 │ │ │ │ + blx 0x75708c │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - andcs pc, r1, fp, lsr pc @ │ │ │ │ + andcs pc, r1, r5, lsr pc @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r6, r7, lsl #26] @ │ │ │ │ + ldrb pc, [r6, r1, lsl #26] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe7c2fcf3 │ │ │ │ + strb pc, [r2, sp, ror #25] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - sbfx pc, pc, #25, #15 │ │ │ │ + sbfx pc, r9, #25, #15 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldr pc, [sl, fp, asr #25] │ │ │ │ + ldr pc, [sl, r5, asr #25] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe786fcb7 │ │ │ │ + @ instruction: 0xe786fcb1 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r2, -r3, lsr #25]! @ │ │ │ │ + @ instruction: 0xe772fc9d │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [lr, -pc, lsl #25] @ │ │ │ │ + ldrb pc, [lr, -r9, lsl #25] @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x35975c │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x359730 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a1427a │ │ │ │ - svclt 0x0000fdf7 │ │ │ │ - addeq r6, r7, lr, lsl lr │ │ │ │ - addeq r6, r7, lr, asr #27 │ │ │ │ - addeq r6, r7, r6, lsr #27 │ │ │ │ - addeq r6, r7, lr, ror sp │ │ │ │ - addeq r6, r7, r6, asr sp │ │ │ │ - addeq r6, r7, lr, lsr #26 │ │ │ │ - addeq r6, r7, r6, lsl #26 │ │ │ │ - ldrdeq r6, [r7], lr │ │ │ │ - eorseq r9, r3, r8, lsl #29 │ │ │ │ + svclt 0x0000fdf1 │ │ │ │ + addeq r6, r7, sl, asr #28 │ │ │ │ + strdeq r6, [r7], sl │ │ │ │ + ldrdeq r6, [r7], r2 │ │ │ │ + addeq r6, r7, sl, lsr #27 │ │ │ │ + addeq r6, r7, r2, lsl #27 │ │ │ │ + addeq r6, r7, sl, asr sp │ │ │ │ + addeq r6, r7, r2, lsr sp │ │ │ │ + addeq r6, r7, sl, lsl #26 │ │ │ │ + eorseq r9, r3, r0, asr lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56ab1c │ │ │ │ + blvs 0xfe56aaf0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 3, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d03e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, asr #32 │ │ │ │ @@ -140289,318 +140278,318 @@ │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [ip], #548 @ 0x224 │ │ │ │ + stc2l 0, cr15, [r6], #548 @ 0x224 │ │ │ │ strmi r6, [r6], -pc, lsr #16 │ │ │ │ andcs r6, r0, r1, lsr #16 │ │ │ │ - @ instruction: 0xf958f7d6 │ │ │ │ + @ instruction: 0xf92ef7d6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf089fde3 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089fddd │ │ │ │ + stmdavs r9!, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - strbmi pc, [r0], -r3, ror #28 @ │ │ │ │ - @ instruction: 0xf990f08a │ │ │ │ - blcs 0x2735e8 │ │ │ │ + @ instruction: 0x4640fe5d │ │ │ │ + @ instruction: 0xf98af08a │ │ │ │ + blcs 0x2735bc │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ adcscs sl, r9, #608174080 @ 0x24400000 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r0, {r1, r9, fp, sp}^ │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc81f0 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001d1be │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5a │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x993c0 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x99394 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf908f7d6 │ │ │ │ + @ instruction: 0xf8def7d6 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - strdcs pc, [r1], -pc @ │ │ │ │ - blmi 0x13d3340 │ │ │ │ + strdcs pc, [r1], -r9 │ │ │ │ + blmi 0x13d3314 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnsvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x993fc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993d0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff5d5636 │ │ │ │ - blmi 0x119338c │ │ │ │ + blx 0xff45560a │ │ │ │ + blmi 0x1193360 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99424 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993f8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff0d565e │ │ │ │ - blmi 0xf53364 │ │ │ │ + blx 0xfef55632 │ │ │ │ + blmi 0xf53338 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9944c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99420 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfebd5686 │ │ │ │ - blmi 0xd1333c │ │ │ │ + blx 0xfea5565a │ │ │ │ + blmi 0xd13310 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrvs (UNDEF: 104), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99474 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99448 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe6d56ae │ │ │ │ - blmi 0xad3314 │ │ │ │ + blx 0xfe555682 │ │ │ │ + blmi 0xad32e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9949c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99470 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe1d56d6 │ │ │ │ - blmi 0x8932ec │ │ │ │ + blx 0x20556aa │ │ │ │ + blmi 0x8932c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994c4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99498 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1cd56fe │ │ │ │ - blmi 0x6532c4 │ │ │ │ + blx 0x1b556d2 │ │ │ │ + blmi 0x653298 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994ec │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x994c0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x17d5726 │ │ │ │ + blx 0x16556fa │ │ │ │ andcs lr, r0, r7, ror #14 │ │ │ │ - cmnpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [r4], {161} @ 0xa1 │ │ │ │ - addeq r6, r7, r6, lsr #23 │ │ │ │ - addeq r6, r7, r8, ror #22 │ │ │ │ - addeq r6, r7, r0, asr #22 │ │ │ │ - addeq r6, r7, r8, lsl fp │ │ │ │ - strdeq r6, [r7], r0 │ │ │ │ - addeq r6, r7, r8, asr #21 │ │ │ │ - addeq r6, r7, r0, lsr #21 │ │ │ │ - addeq r6, r7, r8, ror sl │ │ │ │ - mlaseq r3, ip, lr, r9 │ │ │ │ + ldc2 1, cr15, [lr], #644 @ 0x284 │ │ │ │ + ldrdeq r6, [r7], r2 │ │ │ │ + umulleq r6, r7, r4, fp │ │ │ │ + addeq r6, r7, ip, ror #22 │ │ │ │ + addeq r6, r7, r4, asr #22 │ │ │ │ + addeq r6, r7, ip, lsl fp │ │ │ │ + strdeq r6, [r7], r4 │ │ │ │ + addeq r6, r7, ip, asr #21 │ │ │ │ + addeq r6, r7, r4, lsr #21 │ │ │ │ + eorseq r9, r3, r4, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ mcrls 12, 0, r6, cr14, cr3, {4} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ mcrcs 0, 0, r8, cr3, cr6, {5} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ @ instruction: 0xf64980bc │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ + vsubw.s8 q11, q0, d8 │ │ │ │ strmi r0, [fp], #-819 @ 0xfffffccd │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0x7070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, fp, r0, r8 │ │ │ │ stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vhadd.s8 q12, , q8 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640fc19 │ │ │ │ + @ instruction: 0xf640fc13 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - ldc2 0, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [lr, #-564]! @ 0xfffffdcc │ │ │ │ vmax.f32 d2, d0, d5 │ │ │ │ vhadd.s8 q12, q14, │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ mrc 3, 0, r0, cr13, cr3, {1} │ │ │ │ ldclpl 15, cr11, [r8, #448] @ 0x1c0 │ │ │ │ - @ instruction: 0xf858f08a │ │ │ │ + @ instruction: 0xf852f08a │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - blmi 0x1dd843c │ │ │ │ + blmi 0x1dd83f8 │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1215e8 │ │ │ │ + bl 0x1215bc │ │ │ │ vcgt.s8 d16, d8, d8 │ │ │ │ vmul.i d21, d16, d0[5] │ │ │ │ - bl 0x11b838 │ │ │ │ + bl 0x11b80c │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ strbmi r4, [r1], -r2, lsl #8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - blx 0xfed55820 │ │ │ │ + blx 0xfebd57f4 │ │ │ │ rsbsle r2, sp, r3, lsl #28 │ │ │ │ - blx 0xfe155826 │ │ │ │ + blx 0x1fd57fa │ │ │ │ @ instruction: 0xf0899002 │ │ │ │ - @ instruction: 0xf8dafb7f │ │ │ │ + @ instruction: 0xf8dafb79 │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59203 │ │ │ │ - strmi pc, [r2], -r9, ror #31 │ │ │ │ + @ instruction: 0x4602ffbf │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - ldc2l 0, cr15, [r4], #-572 @ 0xfffffdc4 │ │ │ │ + stc2l 0, cr15, [lr], #-572 @ 0xfffffdc4 │ │ │ │ vmlscs.f64 d4, d1, d16 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, fp, asr r8 @ │ │ │ │ - bl 0x100238 │ │ │ │ + bl 0x10020c │ │ │ │ strmi r0, [fp], #-517 @ 0xfffffdfb │ │ │ │ tstls r0, r9, asr #8 │ │ │ │ @ instruction: 0xf647bf0b │ │ │ │ @ instruction: 0xf647218c │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe255878 │ │ │ │ + blx 0xfe0d584c │ │ │ │ @ instruction: 0xf8da4621 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - @ instruction: 0xffc6f7d5 │ │ │ │ + @ instruction: 0xff9cf7d5 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - blmi 0x14d895c │ │ │ │ + blmi 0x14d8918 │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, fp, asr r8 @ │ │ │ │ strbmi r1, [ip], #-2531 @ 0xfffff61d │ │ │ │ strls r4, [r0], #-1562 @ 0xfffff9e6 │ │ │ │ - blx 0x1b558b0 │ │ │ │ + blx 0x19d5884 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldcvs 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf012d008 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ - b 0x1205428 │ │ │ │ + b 0x12053fc │ │ │ │ ldrbeq r0, [r2], r4, lsl #4 │ │ │ │ svcge 0x0059f57f │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ - blvs 0xfe593434 │ │ │ │ + ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + blvs 0xfe593408 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr3 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x003bf47f │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ - blx 0xed5922 │ │ │ │ + blx 0xd558f6 │ │ │ │ @ instruction: 0xf0894606 │ │ │ │ - @ instruction: 0xf8dafb35 │ │ │ │ + @ instruction: 0xf8dafb2f │ │ │ │ strtmi r3, [r9], -r0 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59302 │ │ │ │ - stmdbls r2, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr8, cr15, {4} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr15, {4} │ │ │ │ @ instruction: 0xf6474b23 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x12173c │ │ │ │ + bl 0x121710 │ │ │ │ andls r0, r0, r9 │ │ │ │ strtmi r1, [sl], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - strtmi pc, [r1], -pc, lsl #20 │ │ │ │ + strtmi pc, [r1], -r9, lsl #20 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strmi pc, [r2], -pc, asr #30 │ │ │ │ + strmi pc, [r2], -r5, lsr #30 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff1cf08f │ │ │ │ + @ instruction: 0xff16f08f │ │ │ │ vabd.s8 d30, d23, d7 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640fb39 │ │ │ │ + @ instruction: 0xf640fb33 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - mrrc2 0, 8, pc, r4, cr13 @ │ │ │ │ + mcrr2 0, 8, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xf892e71e │ │ │ │ @ instruction: 0xf0022047 │ │ │ │ - bcs 0x119fb8 │ │ │ │ + bcs 0x119f8c │ │ │ │ mrcge 6, 7, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xe79a4618 │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r5, asr #4 │ │ │ │ + rsbseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1d81287 │ │ │ │ - svclt 0x0000fe0b │ │ │ │ - addeq r6, r7, sl, lsl #19 │ │ │ │ - addeq r6, r7, r8, lsr r9 │ │ │ │ - addeq r6, r7, r8, ror #17 │ │ │ │ - addeq r6, r7, r6, lsr r8 │ │ │ │ - ldrhteq r9, [r3], -r4 │ │ │ │ + svclt 0x0000fe09 │ │ │ │ + @ instruction: 0x008769b6 │ │ │ │ + addeq r6, r7, r4, ror #18 │ │ │ │ + addeq r6, r7, r4, lsl r9 │ │ │ │ + addeq r6, r7, r2, ror #16 │ │ │ │ + eorseq r9, r3, ip, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ umaalcs pc, r4, sp, r8 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andeq pc, lr, r3, lsl r0 @ │ │ │ │ - bls 0x4cdbfc │ │ │ │ + bls 0x4cdbd0 │ │ │ │ @ instruction: 0x4322432a │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ @ instruction: 0xf8d780af │ │ │ │ @ instruction: 0xf01360a8 │ │ │ │ tstle r8, r0, ror r0 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d780a7 │ │ │ │ @@ -140616,108 +140605,108 @@ │ │ │ │ mcrcs 0, 0, r8, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ addshi pc, r4, r0 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - b 0x1480088 │ │ │ │ + b 0x148005c │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ vcgt.s8 d25, d7, d4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0892795 │ │ │ │ - strmi pc, [r1], r3, lsl #21 │ │ │ │ - blx 0xfe0d5a90 │ │ │ │ + @ instruction: 0x4681fa7d │ │ │ │ + blx 0x1f55a64 │ │ │ │ @ instruction: 0xf0899001 │ │ │ │ - @ instruction: 0x4680fa7d │ │ │ │ - blx 0xfec55a9c │ │ │ │ + @ instruction: 0x4680fa77 │ │ │ │ + blx 0xfead5a70 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - blx 0xff355aba │ │ │ │ + blx 0xff1d5a8e │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr12, cr5, {6} @ │ │ │ │ + mcr2 7, 4, pc, cr2, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8d7fdd9 │ │ │ │ + @ instruction: 0xf8d7fdd3 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -r1, lsr #29 @ │ │ │ │ + @ instruction: 0x4659fe77 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [lr, #572] @ 0x23c │ │ │ │ - blls 0x17f0b4 │ │ │ │ + stc2l 0, cr15, [r8, #572] @ 0x23c │ │ │ │ + blls 0x17f088 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r2, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - mcr2 7, 4, pc, cr12, cr5, {6} @ │ │ │ │ + mcr2 7, 3, pc, cr2, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - blls 0xd9240 │ │ │ │ + blls 0xd91fc │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x31acf8 │ │ │ │ + bl 0x31accc │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - mrc2 7, 3, pc, cr4, cr5, {6} │ │ │ │ + mcr2 7, 2, pc, cr10, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - blls 0x1d8f90 │ │ │ │ + blls 0x1d8f4c │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d54611 │ │ │ │ - ldrbmi pc, [r9], -r1, ror #28 @ │ │ │ │ + @ instruction: 0x4659fe37 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [lr, #572] @ 0x23c │ │ │ │ - blcs 0xc0540 │ │ │ │ + stc2 0, cr15, [r8, #572] @ 0x23c │ │ │ │ + blcs 0xc0514 │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659fe53 │ │ │ │ + ldrbmi pc, [r9], -r9, lsr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r0, #572] @ 0x23c │ │ │ │ + ldc2l 0, cr15, [sl, #-572]! @ 0xfffffdc4 │ │ │ │ @ instruction: 0x2001e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - smmls sp, r5, fp, pc @ │ │ │ │ + ldrb pc, [sp, -sp, asr #23] @ │ │ │ │ @ instruction: 0x469a461e │ │ │ │ ldrb r9, [r4, -r4, lsl #6]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ - blvs 0xfe32b3f8 │ │ │ │ + blvs 0xfe32b3cc │ │ │ │ mlasge r4, sp, r8, pc @ │ │ │ │ rsbsvs pc, r0, #301989888 @ 0x12000000 │ │ │ │ mcrrvs 0, 1, sp, sl, cr13 │ │ │ │ rsbseq pc, r0, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf8d0d01f │ │ │ │ - bllt 0xb21c44 │ │ │ │ + bllt 0xb21c18 │ │ │ │ ldrdvs pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf8d0b9ce │ │ │ │ vmla.i , , d0[2] │ │ │ │ teqlt r1, #64, 2 │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - bllt 0xcd86e8 │ │ │ │ + bllt 0xcd86bc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8918ff0 │ │ │ │ @ instruction: 0xf0011047 │ │ │ │ @@ -140728,139 +140717,139 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0892695 │ │ │ │ - @ instruction: 0x4680f977 │ │ │ │ - @ instruction: 0xf974f089 │ │ │ │ + @ instruction: 0x4680f971 │ │ │ │ + @ instruction: 0xf96ef089 │ │ │ │ @ instruction: 0xf0894681 │ │ │ │ - @ instruction: 0x4607f971 │ │ │ │ - @ instruction: 0xf9d6f089 │ │ │ │ + strmi pc, [r7], -fp, ror #18 │ │ │ │ + @ instruction: 0xf9d0f089 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r1, r1, lsr r8 │ │ │ │ - blx 0xffd55c68 │ │ │ │ + blx 0xffbd5c3c │ │ │ │ @ instruction: 0xf8d64659 │ │ │ │ andcs fp, r0, r0 │ │ │ │ - ldc2l 7, cr15, [r4, #852] @ 0x354 │ │ │ │ + stc2 7, cr15, [sl, #852]! @ 0x354 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8d6fa17 │ │ │ │ + @ instruction: 0xf8d6fa11 │ │ │ │ stmdbls ip, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r9, asr #27 @ │ │ │ │ + @ instruction: 0x4659fd9f │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x3d5c9c │ │ │ │ + blx 0x255c70 │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [sl], -pc, lsl #2 │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602fdb7 │ │ │ │ + strmi pc, [r2], -sp, lsl #27 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfec55cc0 │ │ │ │ + blx 0xfead5c94 │ │ │ │ @ instruction: 0xf8d6e79a │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -fp, lsr #27 @ │ │ │ │ + ldrbmi pc, [r9], -r1, lsl #27 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9eef08f │ │ │ │ + @ instruction: 0xf9e8f08f │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-80] @ 0xffffffb0 │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ ldcls 12, cr6, [r1, #-588] @ 0xfffffdb4 │ │ │ │ mvneq pc, #19 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ stccs 0, cr8, [r1, #-644] @ 0xfffffd7c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ - movtvs pc, #1609 @ 0x649 @ │ │ │ │ + movwvs pc, #34377 @ 0x8649 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0440b │ │ │ │ @ instruction: 0xf89310c8 │ │ │ │ vmvn.i32 q11, #144 @ 0x00000090 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r1, #-508] @ 0xfffffe04 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf966f089 │ │ │ │ + @ instruction: 0xf960f089 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf08d1000 │ │ │ │ - andcs pc, r0, r1, lsl #21 │ │ │ │ - stc2 0, cr15, [lr, #548]! @ 0x224 │ │ │ │ + andcs pc, r0, fp, ror sl @ │ │ │ │ + stc2 0, cr15, [r8, #548]! @ 0x224 │ │ │ │ andls r2, r3, r5, lsl #28 │ │ │ │ rscshi pc, sp, r0, lsl #4 │ │ │ │ - cmnpvc ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + movtvc pc, #16972 @ 0x424c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svcls 0x0070ee1d │ │ │ │ @ instruction: 0xf0895d98 │ │ │ │ - strmi pc, [r6], -r1, lsr #27 │ │ │ │ - @ instruction: 0xf8e4f089 │ │ │ │ + @ instruction: 0x4606fd9b │ │ │ │ + @ instruction: 0xf8def089 │ │ │ │ @ instruction: 0x46824b7e │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ ldmibne r1, {r2, r4, r7, r9, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xfffef089 │ │ │ │ + @ instruction: 0xfff8f089 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ @ instruction: 0xf089808e │ │ │ │ - andls pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf8caf089 │ │ │ │ + andls pc, r4, r7, asr #17 │ │ │ │ + @ instruction: 0xf8c4f089 │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ pkhtbmi r4, r3, r9, asr #12 │ │ │ │ andls r2, r5, #0 │ │ │ │ - ldc2 7, cr15, [r4, #-852]! @ 0xfffffcac │ │ │ │ + stc2 7, cr15, [sl, #-852] @ 0xfffffcac │ │ │ │ ldmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf08f0104 │ │ │ │ - blmi 0x1bd8288 │ │ │ │ + blmi 0x1bd8244 │ │ │ │ stmdals r3, {r0, r8, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ andeq lr, fp, #1024 @ 0x400 │ │ │ │ ldrtmi r4, [r9], #-1035 @ 0xfffffbf5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ stccs 0, cr13, [r0], {73} @ 0x49 │ │ │ │ addshi pc, pc, r0 │ │ │ │ tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - @ instruction: 0xf8d8fffb │ │ │ │ + @ instruction: 0xf8d8fff5 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d59910 │ │ │ │ - strtmi pc, [r1], -pc, lsl #26 │ │ │ │ + strtmi pc, [r1], -r5, ror #25 │ │ │ │ ldrbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x255e10 │ │ │ │ + blx 0xd5de4 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ @ instruction: 0x461a4417 │ │ │ │ @ instruction: 0xf0899700 │ │ │ │ - @ instruction: 0x2001ffb3 │ │ │ │ + andcs pc, r1, sp, lsr #31 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf4126c12 │ │ │ │ tstle r8, r0, ror r3 │ │ │ │ @@ -140869,83 +140858,83 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf0128ff0 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ @ instruction: 0xf01baf51 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strb sl, [sp, sp, asr #30]! │ │ │ │ - blx 0x1b57c2c │ │ │ │ + blx 0x1957c00 │ │ │ │ stccs 7, cr14, [r0], {89} @ 0x59 │ │ │ │ @ instruction: 0xf649d065 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xffb2f089 │ │ │ │ - blvs 0xfe593b28 │ │ │ │ + @ instruction: 0xffacf089 │ │ │ │ + blvs 0xfe593afc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x0036f47f │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0892895 │ │ │ │ - @ instruction: 0xf640f8b1 │ │ │ │ + @ instruction: 0xf640f8ab │ │ │ │ strmi r7, [r7], -ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf9ccf08d │ │ │ │ + @ instruction: 0xf9c6f08d │ │ │ │ @ instruction: 0xf089e749 │ │ │ │ - andls pc, r4, r3, ror r8 @ │ │ │ │ - @ instruction: 0xf870f089 │ │ │ │ + andls pc, r4, sp, ror #16 │ │ │ │ + @ instruction: 0xf86af089 │ │ │ │ @ instruction: 0xf0894605 │ │ │ │ - @ instruction: 0xf8d8f839 │ │ │ │ + @ instruction: 0xf8d8f833 │ │ │ │ ldrbmi r2, [r9], -r0 │ │ │ │ andcs r4, r1, r3, lsl #13 │ │ │ │ @ instruction: 0xf7d59205 │ │ │ │ - strmi pc, [r2], -r3, lsr #25 │ │ │ │ + @ instruction: 0x4602fc79 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ - blx 0xff4d5eea │ │ │ │ + blx 0xff355ebe │ │ │ │ stmdals r3, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ strmi r1, [fp], #-2378 @ 0xfffff6b6 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ bicslt r0, r4, r0, lsl #2 │ │ │ │ mvnsvc pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - strtmi pc, [r9], -pc, ror #30 │ │ │ │ + strtmi pc, [r9], -r9, ror #30 │ │ │ │ @ instruction: 0xf0924658 │ │ │ │ - @ instruction: 0xe76efadd │ │ │ │ + @ instruction: 0xe76efad7 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3, {r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf649e6f0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff5cf089 │ │ │ │ + @ instruction: 0xff56f089 │ │ │ │ vaba.s8 q15, , │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff54f089 │ │ │ │ + @ instruction: 0xff4ef089 │ │ │ │ @ instruction: 0xf649e7e3 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff4cf089 │ │ │ │ + @ instruction: 0xff46f089 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ - blmi 0x219de8 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + blmi 0x219dbc │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - blx 0x105649a │ │ │ │ - addeq r6, r7, ip, lsl r4 │ │ │ │ - addeq r6, r7, ip, asr #7 │ │ │ │ - addeq r6, r7, ip, ror r3 │ │ │ │ - addeq r6, r7, ip, lsr #5 │ │ │ │ - ldrhteq r9, [r3], -r4 │ │ │ │ + blx 0xfd646e │ │ │ │ + addeq r6, r7, r8, asr #8 │ │ │ │ + strdeq r6, [r7], r8 │ │ │ │ + addeq r6, r7, r8, lsr #7 │ │ │ │ + ldrdeq r6, [r7], r8 │ │ │ │ + eorseq r9, r3, ip, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-556] @ 0xfffffdd4 │ │ │ │ stcvs 0, cr11, [sl], {135} @ 0x87 │ │ │ │ rscseq pc, r0, #18 │ │ │ │ @@ -140959,196 +140948,196 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlabbcs r0, r2, r0, r8 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 0, cr2, [r3], {-0} │ │ │ │ addhi pc, r6, r0 │ │ │ │ - stc2l 0, cr15, [sl], #-548 @ 0xfffffddc │ │ │ │ + stc2l 0, cr15, [r4], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - strmi pc, [r1], sp, lsr #31 │ │ │ │ - @ instruction: 0xffaaf088 │ │ │ │ + strmi pc, [r1], r7, lsr #31 │ │ │ │ + @ instruction: 0xffa4f088 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - strtmi pc, [r9], -r7, lsr #31 │ │ │ │ + strtmi pc, [r9], -r1, lsr #31 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ movwls r6, #10283 @ 0x282b │ │ │ │ - stc2 7, cr15, [lr], {213} @ 0xd5 │ │ │ │ + blx 0xff9d7cf6 │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0x4639f899 │ │ │ │ + @ instruction: 0x4639f893 │ │ │ │ andcs r6, r0, pc, lsr #16 │ │ │ │ - stc2 7, cr15, [r4], {213} @ 0xd5 │ │ │ │ + blx 0xff757d0a │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8dbf88f │ │ │ │ - blcs 0x165df0 │ │ │ │ + @ instruction: 0xf8dbf889 │ │ │ │ + blcs 0x165dc4 │ │ │ │ ldm pc, {r0, r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r4, r3, lsl r0 @ │ │ │ │ andseq r0, pc, r1, lsl #2 │ │ │ │ stcvs 0, cr0, [r9], {205} @ 0xcd │ │ │ │ rsbsvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ ldrmi sp, [r0], -r8, lsl #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strvc lr, [r1, #-2523] @ 0xfffff625 │ │ │ │ andeq pc, lr, #17 │ │ │ │ ldrdge pc, [ip], -fp │ │ │ │ - b 0x128e4d8 │ │ │ │ - b 0x10da240 │ │ │ │ + b 0x128e4ac │ │ │ │ + b 0x10da214 │ │ │ │ strbeq r0, [fp], sl, lsl #2 │ │ │ │ str sp, [r5, r9, ror #9]! │ │ │ │ - @ instruction: 0xff66f088 │ │ │ │ + @ instruction: 0xff60f088 │ │ │ │ bicpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ bicspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - blls 0x198978 │ │ │ │ + blls 0x198934 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf08e9800 │ │ │ │ - stccs 12, cr15, [r1], {173} @ 0xad │ │ │ │ + stccs 12, cr15, [r1], {167} @ 0xa7 │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldrbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fbbb │ │ │ │ + @ instruction: 0x4621fb91 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8b2f08f │ │ │ │ + @ instruction: 0xf8acf08f │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - @ instruction: 0xe77df93d │ │ │ │ + @ instruction: 0xe77df935 │ │ │ │ @ instruction: 0xf4126b8a │ │ │ │ rsble r6, pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf47f0270 │ │ │ │ str sl, [ip, r7, ror #30]! │ │ │ │ @ instruction: 0xf0892100 │ │ │ │ - strdls pc, [r5], -sp │ │ │ │ - @ instruction: 0xff5af088 │ │ │ │ - @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0x4606ff57 │ │ │ │ + strdls pc, [r5], -r7 │ │ │ │ @ instruction: 0xff54f088 │ │ │ │ - @ instruction: 0xf0884604 │ │ │ │ - andls pc, r2, r1, asr pc @ │ │ │ │ + @ instruction: 0xf0884680 │ │ │ │ + @ instruction: 0x4606ff51 │ │ │ │ @ instruction: 0xff4ef088 │ │ │ │ + @ instruction: 0xf0884604 │ │ │ │ + andls pc, r2, fp, asr #30 │ │ │ │ + @ instruction: 0xff48f088 │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - vmax.f32 , q2, │ │ │ │ + vmax.f32 , q2, │ │ │ │ vmlal.s , d16, d0[2] │ │ │ │ pkhbtmi r0, r1, r5, lsl #5 │ │ │ │ ldmdavs r1, {r1, fp, ip, pc} │ │ │ │ - blx 0x3d6130 │ │ │ │ + blx 0x256104 │ │ │ │ sbcpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r0, r1, fp, ip, pc} │ │ │ │ - blx 0xfd6140 │ │ │ │ + blx 0xe56114 │ │ │ │ sbcspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r3, r6, r9, sl, lr} │ │ │ │ - blx 0xdd6150 │ │ │ │ + blx 0xc56124 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ mulcs r1, r5, r5 │ │ │ │ movwls r6, #18475 @ 0x482b │ │ │ │ - blx 0x1a57e72 │ │ │ │ + blx 0xfd7e46 │ │ │ │ strmi r9, [r2], -r4, lsl #18 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0x4639fa93 │ │ │ │ + ldrtmi pc, [r9], -sp, lsl #21 @ │ │ │ │ andcs r6, r1, pc, lsr #16 │ │ │ │ - blx 0x17d7e86 │ │ │ │ + blx 0xd57e5a │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf8dbfa89 │ │ │ │ - blcs 0x165f40 │ │ │ │ + @ instruction: 0xf8dbfa83 │ │ │ │ + blcs 0x165f14 │ │ │ │ ldm pc, {r1, r4, fp, ip, lr, pc}^ @ │ │ │ │ ldmhi r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0886d02 │ │ │ │ - bls 0x199b8c │ │ │ │ + bls 0x199b48 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - ldc2 0, cr15, [lr], {143} @ 0x8f │ │ │ │ + ldc2 0, cr15, [r8], {143} @ 0x8f │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - mrc2 0, 7, pc, cr2, cr1, {4} │ │ │ │ + mcr2 0, 7, pc, cr12, cr1, {4} @ │ │ │ │ ldrbmi r6, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fb3b │ │ │ │ + @ instruction: 0x4629fb11 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x2d61ba │ │ │ │ + blx 0x15618e │ │ │ │ ldrb r2, [lr, -r1]! │ │ │ │ umaalne pc, r7, r1, r8 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf67f2902 │ │ │ │ @ instruction: 0xe6f3af3c │ │ │ │ bicpl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4631 │ │ │ │ andcs r9, r9, ip │ │ │ │ @ instruction: 0x464b681a │ │ │ │ - stc2 0, cr15, [r8], {142} @ 0x8e │ │ │ │ - cdp2 0, 10, cr15, cr10, cr8, {4} │ │ │ │ + stc2 0, cr15, [r2], {142} @ 0x8e │ │ │ │ + cdp2 0, 10, cr15, cr4, cr8, {4} │ │ │ │ bicpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ bicspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - strbmi pc, [fp], -sp, lsl #20 @ │ │ │ │ + strbmi pc, [fp], -r7, lsl #20 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - blx 0xffcd6216 │ │ │ │ + blx 0xffb561ea │ │ │ │ vabd.s8 q15, q2, │ │ │ │ vmlal.s , d16, d0[2] │ │ │ │ stmib sp, {r0, r2, r4, r7, r9}^ │ │ │ │ ldrtmi r9, [r1], -r0, lsl #16 │ │ │ │ andcs r9, r8, r3, lsl #22 │ │ │ │ @ instruction: 0xf08e6812 │ │ │ │ - ldr pc, [r4, -r3, ror #23]! │ │ │ │ + @ instruction: 0xe734fbdd │ │ │ │ sbcspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x16b8cc │ │ │ │ + blls 0x16b8a0 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - blx 0xff65624a │ │ │ │ + blx 0xff4d621e │ │ │ │ ldrtmi lr, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf08d72ff │ │ │ │ - str pc, [r3, -r5, lsl #18]! │ │ │ │ + @ instruction: 0xe723f8ff │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd4621 │ │ │ │ andcs r8, r9, r4, lsl r0 │ │ │ │ strbmi r9, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf0919601 │ │ │ │ - @ instruction: 0xf088fe8b │ │ │ │ - bls 0x199aa0 │ │ │ │ + @ instruction: 0xf088fe85 │ │ │ │ + bls 0x199a5c │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - blx 0xfead6282 │ │ │ │ + blx 0xfe956256 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 0, 3, pc, cr12, cr1, {4} │ │ │ │ - blls 0x213e78 │ │ │ │ + mrc2 0, 3, pc, cr6, cr1, {4} │ │ │ │ + blls 0x213e4c │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ stmib sp, {r1, sp}^ │ │ │ │ @ instruction: 0xf0918600 │ │ │ │ - @ instruction: 0xe77ffe73 │ │ │ │ + ldrb pc, [pc, -sp, ror #28]! @ │ │ │ │ strtmi r9, [r1], -r5, lsl #22 │ │ │ │ andcs r9, r8, r2, lsl #20 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - mcr2 0, 3, pc, cr10, cr1, {4} @ │ │ │ │ + mcr2 0, 3, pc, cr4, cr1, {4} @ │ │ │ │ svclt 0x0000e776 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ mrrcvs 0, 8, fp, ip, cr5 │ │ │ │ @@ -141168,72 +141157,72 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - strmi pc, [r2], pc, lsl #28 │ │ │ │ - cdp2 0, 0, cr15, cr12, cr8, {4} │ │ │ │ + strmi pc, [r2], r9, lsl #28 │ │ │ │ + cdp2 0, 0, cr15, cr6, cr8, {4} │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fe09 │ │ │ │ + @ instruction: 0xf8d4fe03 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ - blx 0x1dd8054 │ │ │ │ + blx 0x1358028 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4650 │ │ │ │ - @ instruction: 0xf8d4feff │ │ │ │ + @ instruction: 0xf8d4fef9 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r9, ror #20 @ │ │ │ │ + @ instruction: 0x4659fa3f │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 15, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 0, 14, cr15, cr14, cr14, {4} │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r6, r0, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - @ instruction: 0x4639fa5d │ │ │ │ + @ instruction: 0x4639fa33 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 0, 14, cr15, cr2, cr14, {4} │ │ │ │ @ instruction: 0xf088bbae │ │ │ │ - stmdavs r1!, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x859ee8 │ │ │ │ + blmi 0x859ea4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ biccs pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x1304a8 │ │ │ │ + bl 0x13047c │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13ed68 │ │ │ │ + bl 0x13ed3c │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - blx 0xdd80d4 │ │ │ │ + blx 0x3580a8 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, fp, lsr #30 │ │ │ │ + andcs pc, r1, r5, lsr #30 │ │ │ │ mulcs r0, r0, r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffb6f7fb │ │ │ │ + @ instruction: 0xffaef7fb │ │ │ │ @ instruction: 0xf04fe797 │ │ │ │ strbmi r4, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4648 │ │ │ │ - @ instruction: 0xe7c2f93d │ │ │ │ + @ instruction: 0xe7c2f937 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf936f08d │ │ │ │ + @ instruction: 0xf930f08d │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r5, r7, r4, lsl #28 │ │ │ │ - blvs 0xfe5755d4 │ │ │ │ + addeq r5, r7, r0, lsr lr │ │ │ │ + blvs 0xfe5755a8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -141241,827 +141230,824 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r2!, {r1, r9, fp, sp}^ │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrdcs pc, [ip], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf140c │ │ │ │ + bl 0xfebf13e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r5, r3, r0, lsl #8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ orrslt pc, r8, #19, 30 @ 0x4c │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r6, #-544]! @ 0xfffffde0 │ │ │ │ + stc2l 0, cr15, [r0, #-544]! @ 0xfffffde0 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9d2f7d5 │ │ │ │ + @ instruction: 0xf9a8f7d5 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4639 │ │ │ │ - @ instruction: 0xf088fe15 │ │ │ │ - ldmdavs r1!, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf088fe0f │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4607 │ │ │ │ - blmi 0x5d9dd4 │ │ │ │ + blmi 0x5d9d90 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r8, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9a274 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9a248 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2l 0, cr15, [lr], #-548 @ 0xfffffddc │ │ │ │ + stc2l 0, cr15, [r8], #-548 @ 0xfffffddc │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strmi pc, [r2], -pc, lsr #19 │ │ │ │ + strmi pc, [r2], -r5, lsl #19 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr14, {4} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr14, {4} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff32f7fb │ │ │ │ + @ instruction: 0xff2af7fb │ │ │ │ svclt 0x0000e7bd │ │ │ │ - strdeq r5, [r7], r0 │ │ │ │ + addeq r5, r7, ip, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ addlt r4, r5, r7, lsl r6 │ │ │ │ - b 0x1875438 │ │ │ │ + b 0x187540c │ │ │ │ rsbsle r7, sp, r2, lsl ip │ │ │ │ @ instruction: 0xf4136c1b │ │ │ │ @ instruction: 0xf0006470 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d174 │ │ │ │ - bcs 0xa259c │ │ │ │ + bcs 0xa2570 │ │ │ │ @ instruction: 0x460dd170 │ │ │ │ streq pc, [lr], #-19 @ 0xffffffed │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #655360 @ 0xa0000 │ │ │ │ strbtle r0, [lr], #-1755 @ 0xfffff925 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - strmi pc, [r2], r3, lsr #26 │ │ │ │ - stc2 0, cr15, [r0, #-544]! @ 0xfffffde0 │ │ │ │ + pkhbtmi pc, r2, sp, lsl #26 @ │ │ │ │ + ldc2 0, cr15, [sl, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fd1d │ │ │ │ + @ instruction: 0xf8d4fd17 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - @ instruction: 0xf954f7d5 │ │ │ │ + @ instruction: 0xf92af7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4f881 │ │ │ │ + @ instruction: 0xf8d4f87b │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -r9, asr #18 @ │ │ │ │ + @ instruction: 0x4659f91f │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf876f08f │ │ │ │ + @ instruction: 0xf870f08f │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ andcs r6, r1, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - @ instruction: 0x4639f93d │ │ │ │ + @ instruction: 0x4639f913 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf86af08f │ │ │ │ + @ instruction: 0xf864f08f │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ - stc2 0, cr15, [sl, #-544]! @ 0xfffffde0 │ │ │ │ + stc2 0, cr15, [r4, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - cdp2 0, 4, cr15, cr6, cr12, {4} │ │ │ │ + cdp2 0, 4, cr15, cr0, cr12, {4} │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ movwls r4, #1046 @ 0x416 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ strbmi r9, [sl], #-1538 @ 0xfffff9fe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - stc2 0, cr15, [ip], #-548 @ 0xfffffddc │ │ │ │ + stc2 0, cr15, [r6], #-548 @ 0xfffffddc │ │ │ │ stmiavs r9!, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621f913 │ │ │ │ + strtmi pc, [r1], -r9, ror #17 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8e0f08f │ │ │ │ + @ instruction: 0xf8daf08f │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr11, {7} @ │ │ │ │ strbmi lr, [r9], -sp, lsl #15 │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - stc2 0, cr15, [r6], #-572 @ 0xfffffdc4 │ │ │ │ + stc2 0, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ @ instruction: 0x4651e7b8 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [lr], {143} @ 0x8f │ │ │ │ + ldc2 0, cr15, [r8], {143} @ 0x8f │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r5, r7, r2, asr #23 │ │ │ │ + addeq r5, r7, lr, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ - blvs 0xfe386650 │ │ │ │ + blvs 0xfe386624 │ │ │ │ @ instruction: 0xf4136c4a │ │ │ │ rsbsle r6, r6, r0, ror ip │ │ │ │ cmnpeq r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ svceq 0x0014d077 │ │ │ │ stcvs 0, cr13, [ip], {126} @ 0x7e │ │ │ │ ldrbteq pc, [r0], #20 @ │ │ │ │ @ instruction: 0xf8d0d07a │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d16d │ │ │ │ - blcs 0xa6714 │ │ │ │ + blcs 0xa66e8 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d075 │ │ │ │ stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldc2 0, cr15, [lr], #-544 @ 0xfffffde0 │ │ │ │ - @ instruction: 0xf0884682 │ │ │ │ - @ instruction: 0x4680fc3b │ │ │ │ ldc2 0, cr15, [r8], #-544 @ 0xfffffde0 │ │ │ │ + @ instruction: 0xf0884682 │ │ │ │ + @ instruction: 0x4680fc35 │ │ │ │ + ldc2 0, cr15, [r2], #-544 @ 0xfffffde0 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strmi r6, [r1], r9, ror #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r3, lsr #17 @ │ │ │ │ + @ instruction: 0x4659f879 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6], #568 @ 0x238 │ │ │ │ + stc2l 0, cr15, [r0], #568 @ 0x238 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ andcs r6, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xf898f7d5 │ │ │ │ + @ instruction: 0xf86ef7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - svccs 0x0000fcdb │ │ │ │ + svccs 0x0000fcd5 │ │ │ │ stmdavs r7!, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - @ instruction: 0xf88cf7d5 │ │ │ │ + @ instruction: 0xf862f7d5 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - cdpcs 12, 0, cr15, cr0, cr15, {6} │ │ │ │ + cdpcs 12, 0, cr15, cr0, cr9, {6} │ │ │ │ @ instruction: 0xf088d142 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x9d9b44 │ │ │ │ + blmi 0x9d9b00 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13084c │ │ │ │ + bl 0x130820 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13f10c │ │ │ │ + bl 0x13f0e0 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf862f7d5 │ │ │ │ + @ instruction: 0xf838f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, r9, asr sp @ │ │ │ │ + andcs pc, r1, r3, asr sp @ │ │ │ │ vaddl.u8 q15, d2, d4 │ │ │ │ - blcs 0x133144 │ │ │ │ + blcs 0x133118 │ │ │ │ andcs sp, r0, r7, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - @ instruction: 0xe789fdd7 │ │ │ │ + str pc, [r9, pc, asr #27] │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff5ef08c │ │ │ │ + @ instruction: 0xff58f08c │ │ │ │ vst1.32 {d30}, [pc :256], r5 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c4650 │ │ │ │ - sbfx pc, r7, #30, #3 │ │ │ │ - addeq r5, r7, r0, ror #20 │ │ │ │ + sbfx pc, r1, #30, #3 │ │ │ │ + addeq r5, r7, ip, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0116c19 │ │ │ │ strdle r0, [r7, -r0] │ │ │ │ @ instruction: 0xf4106b98 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ rsbsne r6, r6, r6, ror #17 │ │ │ │ stmdbvs r2!, {r3, ip, lr, pc} │ │ │ │ - bcs 0x8ab688 │ │ │ │ + bcs 0x8ab65c │ │ │ │ mrccs 15, 0, fp, cr0, cr8, {6} │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ stcle 0, cr2, [r8, #-0] │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ andsle r2, sp, pc, lsl #22 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfece4e2c │ │ │ │ - b 0x14973f4 │ │ │ │ + blx 0xfece4e00 │ │ │ │ + b 0x14973c8 │ │ │ │ svclt 0x00d81353 │ │ │ │ - blcs 0xa31f8 │ │ │ │ + blcs 0xa31cc │ │ │ │ @ instruction: 0xf8d5d1e9 │ │ │ │ andcs r1, r1, #200 @ 0xc8 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4619b131 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [sl, r1] │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xe7f8fd79 │ │ │ │ - blcs 0xb46b0 │ │ │ │ + @ instruction: 0xe7f8fd71 │ │ │ │ + blcs 0xb4684 │ │ │ │ @ instruction: 0xe7d2d0de │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c14628 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xac038 │ │ │ │ + stmdbvs r3!, {r0, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xac00c │ │ │ │ @ instruction: 0xf895d17e │ │ │ │ - blcs 0xa6908 │ │ │ │ + blcs 0xa68dc │ │ │ │ @ instruction: 0xf088d15c │ │ │ │ - vmovcs.32 d16[0], pc │ │ │ │ + vmlacs.f64 d15, d16, d13 │ │ │ │ svclt 0x00c14681 │ │ │ │ vabd.s8 d18, d7, d0 │ │ │ │ @ instruction: 0xf04f0a30 │ │ │ │ vqdmull.s q8, d0, d3[0] │ │ │ │ @ instruction: 0xdc202a95 │ │ │ │ @ instruction: 0xf8cde078 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x1458588 │ │ │ │ + blx 0x11d855c │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r1, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xffb2f7d4 │ │ │ │ + @ instruction: 0xff88f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r8, #508 @ 0x1fc │ │ │ │ + andcs pc, r8, #484 @ 0x1e4 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c3701 │ │ │ │ - adcsmi pc, lr, #48896 @ 0xbf00 │ │ │ │ + adcsmi pc, lr, #47360 @ 0xb900 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ andcs r6, r1, r1, lsr #18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xff9af7d4 │ │ │ │ + @ instruction: 0xff70f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - @ instruction: 0xf8cdfec7 │ │ │ │ + @ instruction: 0xf8cdfec1 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x15585e8 │ │ │ │ + blx 0x12d85bc │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ smlalseq fp, r3, fp, r3 │ │ │ │ @ instruction: 0x4641425a │ │ │ │ @ instruction: 0xf08c4640 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr1, {6} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr1, {6} │ │ │ │ @ instruction: 0xf7c44628 │ │ │ │ - @ instruction: 0xe78bfb35 │ │ │ │ - blcs 0x3f498c │ │ │ │ + str pc, [fp, fp, lsr #22] │ │ │ │ + blcs 0x3f4960 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - usad8 r4, r3, sl │ │ │ │ + str pc, [r4, sp, lsl #20] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - stc2l 0, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ + stc2l 0, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strble r0, [lr, #2011] @ 0x7db │ │ │ │ strb r2, [r8, r4, lsl #4] │ │ │ │ - blcs 0xb47e0 │ │ │ │ + blcs 0xb47b4 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbsmi r0, r2, #246 @ 0xf6 │ │ │ │ sbcle r2, r2, r0, lsl #28 │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, r6, asr #16 │ │ │ │ + addeq r5, r7, r2, ror r8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ stcllt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + stcllt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - bmi 0xff1c69bc │ │ │ │ + bmi 0xff486990 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orrvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ strmi r4, [ip], fp │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ andcs r4, r0, #140509184 @ 0x8600000 │ │ │ │ stmib sp, {r0, r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r9, sp}^ │ │ │ │ andls r2, r8, #1610612736 @ 0x60000000 │ │ │ │ - orrshi pc, r4, r0 │ │ │ │ + orrhi pc, r8, r0 │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addhi pc, sp, r0, asr #4 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vand d8, d16, d18 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], ip │ │ │ │ + vrhadd.s8 d8, d16, d22 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], r1 │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - rschi pc, r7, r0 │ │ │ │ + sbcshi pc, ip, r0 │ │ │ │ eorvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - vshr.u64 q12, q14, #52 │ │ │ │ + vshr.u64 q12, , #52 │ │ │ │ stmdbcs r0, {r0, r8, ip, lr} │ │ │ │ - andshi pc, fp, #0 │ │ │ │ + andshi pc, r0, #0 │ │ │ │ @ instruction: 0xf0402903 │ │ │ │ - vshr.u64 q12, q10, #52 │ │ │ │ - blcs 0x12b610 │ │ │ │ - addshi pc, sl, #0 │ │ │ │ + vmla.i q12, q14, d1[6] │ │ │ │ + blcs 0x12b5e4 │ │ │ │ + addhi pc, pc, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xbb214 │ │ │ │ - rschi pc, r9, r0, asr #32 │ │ │ │ + blcs 0xbb1bc │ │ │ │ + sbcshi pc, lr, r0, asr #32 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0, #-972] @ 0xfffffc34 @ │ │ │ │ @ instruction: 0xf004431d │ │ │ │ vsri.8 d16, d14, #4 │ │ │ │ orrcs r5, r0, #128, 4 │ │ │ │ movweq pc, #12992 @ 0x32c0 @ │ │ │ │ - b 0x3ab490 │ │ │ │ + b 0x3ab464 │ │ │ │ strls r0, [r4], #-771 @ 0xfffffcfd │ │ │ │ - blcs 0xbfc5c │ │ │ │ - addshi pc, r6, #0 │ │ │ │ + blcs 0xbfc30 │ │ │ │ + addhi pc, pc, #0 │ │ │ │ @ instruction: 0xf0402b80 │ │ │ │ - stcvs 0, cr8, [r3, #-824] @ 0xfffffcc8 │ │ │ │ + stcvs 0, cr8, [r3, #-780] @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 2, 12, r8, fp, cr4 │ │ │ │ + mrrcvs 2, 11, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa3470 │ │ │ │ - adcshi pc, pc, r0 │ │ │ │ + blcs 0xa3444 │ │ │ │ + adcshi pc, r4, r0 │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - @ instruction: 0xf8de80ba │ │ │ │ + @ instruction: 0xf8de80af │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - @ instruction: 0x467080b4 │ │ │ │ + ldrbtmi r8, [r0], -r9, lsr #1 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ vcgt.s8 , , q4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0882795 │ │ │ │ - @ instruction: 0x4606fa35 │ │ │ │ - blx 0xd56ac0 │ │ │ │ + strmi pc, [r6], -pc, lsr #20 │ │ │ │ + blx 0xbd6a94 │ │ │ │ ldmdavs fp!, {r0, r3, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xff8d6af0 │ │ │ │ + blx 0xff756ac4 │ │ │ │ @ instruction: 0x4621683f │ │ │ │ @ instruction: 0xf7d44640 │ │ │ │ - @ instruction: 0x4639fe93 │ │ │ │ + ldrtmi pc, [r9], -r9, ror #28 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff656b04 │ │ │ │ + blx 0xff4d6ad8 │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf08d9300 │ │ │ │ - @ instruction: 0x4621fd7f │ │ │ │ + @ instruction: 0x4621fd79 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - andcs pc, r1, r7, lsr #18 │ │ │ │ - @ instruction: 0xf6cfe034 │ │ │ │ + andcs pc, r1, pc, lsl r9 @ │ │ │ │ + @ instruction: 0xf6cfe032 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - sbcshi pc, ip, r0 │ │ │ │ + sbchi pc, lr, r0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adchi pc, r8, r0, lsl #4 │ │ │ │ + addshi pc, sp, r0, lsl #4 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - mlasle r7, r3, r2, r4 │ │ │ │ + mlasle r5, r3, r2, r4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd1704293 │ │ │ │ - bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - vmlseq.f32 s29, s24, s30 │ │ │ │ - movwls r4, #29459 @ 0x7313 │ │ │ │ + @ instruction: 0xd1654293 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ - b 0x1144d4c │ │ │ │ - b 0x115b178 │ │ │ │ - andls r0, r5, #12, 6 @ 0x30000000 │ │ │ │ - andcs r9, r2, #4, 8 @ 0x4000000 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf9fef7ff │ │ │ │ - ldmdavs sl, {r2, r4, r6, r8, r9, fp, lr} │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ + @ instruction: 0xf0044313 │ │ │ │ + vsri.8 d16, d14, #4 │ │ │ │ + stmdbge r4, {r6, r9, ip} │ │ │ │ + stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ + b 0x1463518 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + strcs r0, [r2], #-798 @ 0xfffffce2 │ │ │ │ + vrsra.u8 d20, d3, #4 │ │ │ │ + stmib sp, {r0, r9, ip, lr}^ │ │ │ │ + andls r3, r4, #117440512 @ 0x7000000 │ │ │ │ + blx 0xd891c │ │ │ │ + ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - subhi pc, ip, #64 @ 0x40 │ │ │ │ + subhi pc, r7, #64 @ 0x40 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - vmlseq.f32 s29, s24, s30 │ │ │ │ - movwls r4, #29459 @ 0x7313 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ - @ instruction: 0xf003a904 │ │ │ │ - b 0x111b618 │ │ │ │ - b 0x115b1dc │ │ │ │ - andls r0, r5, #12, 6 @ 0x30000000 │ │ │ │ - andcs r9, r1, #4, 8 @ 0x4000000 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf9ccf7ff │ │ │ │ - b 0x14948e8 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00312c0 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - tstmi r3, #64, 2 │ │ │ │ - subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - strpl pc, [r0], #972 @ 0x3cc │ │ │ │ - b 0x146b61c │ │ │ │ - @ instruction: 0xf00222dc │ │ │ │ - movwls r0, #21022 @ 0x521e │ │ │ │ - tstls r4, r2, lsr #6 │ │ │ │ - strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf0009206 │ │ │ │ - andcs r8, r0, sp, asr #2 │ │ │ │ - vst1.32 {d30}, [pc :128], lr │ │ │ │ - @ instruction: 0xf6cf6234 │ │ │ │ - addsmi r6, r3, #128, 4 │ │ │ │ - vsra.u64 , , #52 │ │ │ │ - stccs 4, cr5, [r0], {1} │ │ │ │ - sbchi pc, r4, r0 │ │ │ │ - mvnsle r2, r3, lsl #24 │ │ │ │ - orrmi pc, r1, ip, asr #7 │ │ │ │ - @ instruction: 0xf0002902 │ │ │ │ - stmdbcs r3, {r0, r2, r5, r6, r8, pc} │ │ │ │ - b 0x148f1c0 │ │ │ │ - b 0x145b790 │ │ │ │ - @ instruction: 0xf00c24dc │ │ │ │ - tstls r1, pc, lsl #4 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - movwmi r4, #49939 @ 0xc313 │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf7ff9400 │ │ │ │ - str pc, [r3, sp, lsr #16] │ │ │ │ - addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd1ce4293 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - smlalbtne pc, r0, ip, r3 @ │ │ │ │ - b 0x146b6b0 │ │ │ │ - @ instruction: 0xf002024c │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - tstmi r1, #128, 8 @ 0x80000000 │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ + @ instruction: 0xf0044313 │ │ │ │ + vsri.8 d16, d14, #4 │ │ │ │ + stmdbge r4, {r6, r9, ip} │ │ │ │ + stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ + b 0x1463578 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + strcs r0, [r1], #-798 @ 0xfffffce2 │ │ │ │ + bfi r4, r3, #6, #9 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - @ instruction: 0x43229305 │ │ │ │ - @ instruction: 0xf41c9104 │ │ │ │ - andls r1, r6, #64, 8 @ 0x40000000 │ │ │ │ - stcvs 1, cr13, [r5, #-716] @ 0xfffffd34 │ │ │ │ - @ instruction: 0xf0156cad │ │ │ │ - adcle r0, lr, r0, asr #31 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - tstpvc sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff68f7fe │ │ │ │ - svclt 0x0000e756 │ │ │ │ - addseq lr, r0, r0, lsr r5 │ │ │ │ - orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, ip, asr #7 │ │ │ │ + b 0x146b5f0 │ │ │ │ + @ instruction: 0xf00333dc │ │ │ │ + b 0x145b608 │ │ │ │ + @ instruction: 0xf004044c │ │ │ │ + movwmi r0, #46110 @ 0xb41e │ │ │ │ + smlalbtne pc, r0, ip, r3 @ │ │ │ │ + @ instruction: 0x43219206 │ │ │ │ + @ instruction: 0xf41c9305 │ │ │ │ + tstls r4, r0, asr #8 │ │ │ │ + mrshi pc, (UNDEF: 78) @ │ │ │ │ + ldr r2, [r7, r0]! │ │ │ │ + eorsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + @ instruction: 0xd1f74293 │ │ │ │ strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - b 0x146b708 │ │ │ │ - movwls r0, #29276 @ 0x725c │ │ │ │ + @ instruction: 0xf0002c00 │ │ │ │ + stccs 0, cr8, [r3], {195} @ 0xc3 │ │ │ │ + vsra.u64 , q8, #52 │ │ │ │ + stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ + msrhi SPSR_sx, r0 │ │ │ │ + mvnle r2, r3, lsl #18 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ + andeq pc, pc, #12 │ │ │ │ + @ instruction: 0xf0039101 │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0xf0045180 │ │ │ │ + tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ + vsubw.u8 q10, q6, d12 │ │ │ │ + vmlal.u , d28, d0[0] │ │ │ │ + strls r4, [r0], #-257 @ 0xfffffeff │ │ │ │ + @ instruction: 0xf838f7ff │ │ │ │ + @ instruction: 0xf6cfe78c │ │ │ │ + addsmi r6, r3, #128, 4 │ │ │ │ + b 0x148f148 │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0025380 │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + tstmi sl, #192, 2 @ 0x30 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + vsubw.u8 q10, q6, d11 │ │ │ │ + andls r1, r6, #64, 2 │ │ │ │ + movwls r4, #21281 @ 0x5321 │ │ │ │ + strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ + @ instruction: 0xd1b39104 │ │ │ │ + stcvs 13, cr6, [sp], #20 │ │ │ │ + svceq 0x00c0f015 │ │ │ │ + stmib sp, {r1, r2, r3, r5, r7, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xf6451400 │ │ │ │ + vmla.f d22, d16, d1[4] │ │ │ │ + @ instruction: 0xf7fe0109 │ │ │ │ + @ instruction: 0xe75fff73 │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - stmdbge r4, {r2, sl, ip, pc} │ │ │ │ - streq pc, [pc], #-12 @ 0x9aacc │ │ │ │ + andmi pc, r3, #204, 6 @ 0x30000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [pc], #-12 @ 0x9aa70 │ │ │ │ + b 0x146b6c0 │ │ │ │ + movwls r0, #25180 @ 0x625c │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcmi 3, cr15, [r3], {204} @ 0xcc │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ + strcc pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x116b764 │ │ │ │ - strcs r0, [r3], #-780 @ 0xfffffcf4 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7ff9408 │ │ │ │ - @ instruction: 0xe731f931 │ │ │ │ + @ instruction: 0x43239205 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + andls r2, r4, #50331648 @ 0x3000000 │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf940f7ff │ │ │ │ + svclt 0x0000e73e │ │ │ │ + addseq lr, r0, r0, lsr r5 │ │ │ │ smlabtpl r1, ip, r3, pc @ │ │ │ │ rsbsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf47f2903 │ │ │ │ - @ instruction: 0xf3ccaf7a │ │ │ │ - blcs 0x12b904 │ │ │ │ - sbcshi pc, r1, r0 │ │ │ │ + @ instruction: 0xf3ccaf7b │ │ │ │ + blcs 0x12b8c0 │ │ │ │ + sbcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - b 0x14868d4 │ │ │ │ - b 0x145b840 │ │ │ │ + b 0x1486894 │ │ │ │ + b 0x145b7fc │ │ │ │ vsri.64 q9, q6, #52 │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf004031e │ │ │ │ movwmi r0, #50206 @ 0xc41e │ │ │ │ strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ vraddhn.i16 d18, q6, │ │ │ │ strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xffb4f7fe │ │ │ │ - b 0x1494764 │ │ │ │ - vrsra.u64 q8, q6, #52 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - b 0x145b788 │ │ │ │ - tstmi r3, #92, 2 │ │ │ │ - streq pc, [pc], #-12 @ 0x9ab50 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0024321 │ │ │ │ + @ instruction: 0xffc0f7fe │ │ │ │ + b 0x1494748 │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ vrshr.u8 d16, d0, #4 │ │ │ │ - movwls r3, #21507 @ 0x5403 │ │ │ │ - tstls r4, r2, lsr #6 │ │ │ │ + tstmi sl, #50331648 @ 0x3000000 │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + @ instruction: 0xf0014323 │ │ │ │ + @ instruction: 0xf00c0110 │ │ │ │ + andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ + movwls r4, #21281 @ 0x5321 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf47f9206 │ │ │ │ - stcvs 15, cr10, [r5, #-248] @ 0xffffff08 │ │ │ │ + @ instruction: 0xf47f9104 │ │ │ │ + stcvs 15, cr10, [r5, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf0156cad │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ - stmib sp, {r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - vorr.i32 q8, #13 @ 0x0000000d │ │ │ │ + vaddw.s8 q8, q0, d17 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - @ instruction: 0xe6dffe13 │ │ │ │ - b 0x1475f9c │ │ │ │ - vrsra.u64 q8, q6, #52 │ │ │ │ - b 0x146e3a8 │ │ │ │ - @ instruction: 0xf003015c │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - ldcvs 1, cr0, [r5], {16} │ │ │ │ - addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + usat pc, #9, pc, lsl #28 @ │ │ │ │ + b 0x1475f5c │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + b 0x146a364 │ │ │ │ + @ instruction: 0xf002015c │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + ldcvs 1, cr0, [sp], {16} │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + stceq 0, cr15, [pc], {12} │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ - stccc 3, cr15, [r3], {204} @ 0xcc │ │ │ │ - tsteq lr, r1, asr #20 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - tstls r4, r5, lsl #6 │ │ │ │ - @ instruction: 0xf43f9206 │ │ │ │ - stmib sp, {r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f1304 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - vaddw.s8 q8, q8, d29 │ │ │ │ + vbic.i32 q8, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrt pc, [r5], r9, ror #27 @ │ │ │ │ - b 0x1475ff0 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - b 0x145fef0 │ │ │ │ - @ instruction: 0xf0030e4c │ │ │ │ - @ instruction: 0xf00e031e │ │ │ │ - ldcvs 14, cr0, [r5], {30} │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0024323 │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - vmls.i , q6, d0[0] │ │ │ │ - b 0x11b1e10 │ │ │ │ - b 0x111bc4c │ │ │ │ - @ instruction: 0xf015020c │ │ │ │ - movwls r0, #24512 @ 0x5fc0 │ │ │ │ - andls r9, r6, #4, 8 @ 0x4000000 │ │ │ │ - mcrge 4, 7, pc, cr5, cr15, {1} @ │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - msrvc (UNDEF: 109), r5 │ │ │ │ - smlabteq r9, r0, r2, pc @ │ │ │ │ - mrc2 7, 4, pc, cr14, cr14, {7} │ │ │ │ - stcvs 6, cr14, [r2, #-560] @ 0xfffffdd0 │ │ │ │ + @ instruction: 0xe6bffdf5 │ │ │ │ + b 0x1475fb0 │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + b 0x14725ac │ │ │ │ + @ instruction: 0xf002044c │ │ │ │ + @ instruction: 0xf004021e │ │ │ │ + ldcvs 4, cr0, [sp], {30} │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ - vmlseq.f32 s29, s24, s30 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - b 0x1475ea4 │ │ │ │ - @ instruction: 0x432322dc │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - strbne pc, [r0], #-972 @ 0xfffffc34 @ │ │ │ │ - stcpl 3, cr15, [r0], {204} @ 0xcc │ │ │ │ - streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ + svceq 0x00c0f015 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f4304 │ │ │ │ + stmib sp, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6454100 │ │ │ │ + vbic.i32 d23, #1 @ 0x00000001 │ │ │ │ + @ instruction: 0xf7fe0109 │ │ │ │ + ldr pc, [r5], r9, lsr #29 │ │ │ │ + b 0x1476004 │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + b 0x1472600 │ │ │ │ + @ instruction: 0xf002044c │ │ │ │ + @ instruction: 0xf004021e │ │ │ │ + ldcvs 4, cr0, [sp], {30} │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - strls r9, [r4], #-773 @ 0xfffffcfb │ │ │ │ - @ instruction: 0xf43f9206 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - vrhadd.s8 d20, d6, d0 │ │ │ │ - vaddw.s8 q8, q0, d13 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f4304 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6454100 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - strbt pc, [r3], -r7, lsr #30 @ │ │ │ │ + uqasx pc, fp, r1 @ │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0x71bdf645 │ │ │ │ + orrvc pc, r1, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff18f7fd │ │ │ │ - b 0x14945f8 │ │ │ │ - vrsra.u64 q9, q6, #52 │ │ │ │ - b 0x146f6b0 │ │ │ │ - @ instruction: 0xf003014c │ │ │ │ - @ instruction: 0xf001031e │ │ │ │ - tstmi r3, #-2147483641 @ 0x80000007 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - movwmi r2, #41985 @ 0xa401 │ │ │ │ + @ instruction: 0xff22f7fd │ │ │ │ + b 0x14945d8 │ │ │ │ + b 0x1463bdc │ │ │ │ + vmls.i q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0045180 │ │ │ │ + @ instruction: 0xf003041e │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + movwmi r1, #45632 @ 0xb240 │ │ │ │ + vsubw.u8 q10, q6, d18 │ │ │ │ + strcs r4, [r1], #-257 @ 0xfffffeff │ │ │ │ svceq 0x0080f01c │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ - strls r1, [r7], #-516 @ 0xfffffdfc │ │ │ │ - mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ + tstls r4, r6, lsl #6 │ │ │ │ + strls r9, [r7], #-517 @ 0xfffffdfb │ │ │ │ + mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ - ldrt pc, [r7], -sp, lsr #24 @ │ │ │ │ + @ instruction: 0xe63ffc37 │ │ │ │ orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq pc, ip @ p-variant is OBSOLETE │ │ │ │ - b 0x146b940 │ │ │ │ + streq pc, [pc, #-12] @ 0x9aca4 │ │ │ │ + b 0x146b900 │ │ │ │ @ instruction: 0xf002025c │ │ │ │ - @ instruction: 0xf01c0210 │ │ │ │ - b 0x111eb00 │ │ │ │ - strls r0, [r7], #-513 @ 0xfffffdff │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf47f9104 │ │ │ │ - strb sl, [r1, lr, ror #28]! │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + vrshr.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0x432a4101 │ │ │ │ + svceq 0x0080f01c │ │ │ │ + movwls r9, #25607 @ 0x6407 │ │ │ │ + andls r9, r5, #4, 2 │ │ │ │ + mcrge 4, 3, pc, cr14, cr15, {3} @ │ │ │ │ + b 0x1494c5c │ │ │ │ + b 0x145ba08 │ │ │ │ + vsri.64 q9, q6, #52 │ │ │ │ + vmlal.u , d12, d0[0] │ │ │ │ + @ instruction: 0xf0035180 │ │ │ │ + @ instruction: 0xf004031e │ │ │ │ + movwmi r0, #50206 @ 0xc41e │ │ │ │ + strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + vraddhn.i16 d18, q6, q1 │ │ │ │ + strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ + mrc2 7, 5, pc, cr10, cr14, {7} │ │ │ │ + b 0x149453c │ │ │ │ + movwls r0, #28748 @ 0x704c │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ - vraddhn.i16 d25, q6, q0 │ │ │ │ - strcs r1, [r2], #-704 @ 0xfffffd40 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf7fe9401 │ │ │ │ - str pc, [r5], -pc, lsr #29 │ │ │ │ - b 0x147f964 │ │ │ │ - vrsra.u64 q9, q6, #52 │ │ │ │ - b 0x146f750 │ │ │ │ - @ instruction: 0xf003014c │ │ │ │ - @ instruction: 0xf001031e │ │ │ │ - tstmi r3, #-2147483641 @ 0x80000007 │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - @ instruction: 0xf01c430a │ │ │ │ - @ instruction: 0xf3cc0f80 │ │ │ │ - stmib sp, {r0, r8, lr}^ │ │ │ │ - tstls r4, r5, lsl #6 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr13, cr15, {3} │ │ │ │ - str r2, [pc, r2, lsl #8]! │ │ │ │ - blvs 0xfe736188 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 2, sp, fp, cr8 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0xa3994 │ │ │ │ - mcrge 4, 1, pc, cr13, cr15, {1} @ │ │ │ │ - ldrdcc pc, [r8], lr @ │ │ │ │ + andseq pc, lr, r0 │ │ │ │ + movwmi r4, #8971 @ 0x230b │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + svceq 0x0080f01c │ │ │ │ + tstls r4, r6, lsl #6 │ │ │ │ + @ instruction: 0xf47f9205 │ │ │ │ + strcs sl, [r2], #-3645 @ 0xfffff1c3 │ │ │ │ + strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ + blx 0xffad8d36 │ │ │ │ + stcvs 5, cr14, [r3, #-960] @ 0xfffffc40 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + eorle r6, r8, r0, ror pc │ │ │ │ + @ instruction: 0xf4036c5b │ │ │ │ + blcc 0x9bb10 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf8deae29 │ │ │ │ + blcs 0xa7000 │ │ │ │ + mcrge 4, 1, pc, cr4, cr15, {3} @ │ │ │ │ + ldrdcc pc, [ip], lr @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf8deae28 │ │ │ │ - blcs 0xa7054 │ │ │ │ - mcrge 4, 1, pc, cr3, cr15, {3} @ │ │ │ │ - @ instruction: 0xf7ff4670 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r7, #252] @ 0xfc │ │ │ │ - @ instruction: 0xffa6f087 │ │ │ │ - strmi r4, [r5], -r9, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr0, cr10, {7} @ │ │ │ │ - strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf08c2210 │ │ │ │ - @ instruction: 0x4621fc13 │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - str pc, [r6, #3759] @ 0xeaf │ │ │ │ + @ instruction: 0x4670ae1f │ │ │ │ + stc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf087ad9e │ │ │ │ + strtmi pc, [r9], -r7, lsr #31 │ │ │ │ + @ instruction: 0xf7fa4605 │ │ │ │ + @ instruction: 0x4629fe9f │ │ │ │ + andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + ldc2 0, cr15, [r4], {140} @ 0x8c │ │ │ │ + strtmi r4, [r8], -r1, lsr #12 │ │ │ │ + mcr2 7, 5, pc, cr14, cr10, {7} @ │ │ │ │ + @ instruction: 0xf893e58d │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x11b9e0 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + ldrb r2, [r3, r1, lsl #6] │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - @ instruction: 0xf893e7d3 │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11ba2c │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - ldr r2, [r8, #-769]! @ 0xfffffcff │ │ │ │ - blx 0xff35762c │ │ │ │ + vqrshl.s8 d14, d31, d12 │ │ │ │ + svclt 0x0000fac7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf2004 │ │ │ │ + bl 0xfebf1fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-960] @ 0xfffffc40 │ │ │ │ addlt r4, r2, r4, lsl #13 │ │ │ │ @ instruction: 0xf4106ba0 │ │ │ │ andsle r6, r5, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c60 │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldrsbteq pc, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - bl 0x12b094 │ │ │ │ + bl 0x12b05c │ │ │ │ stmdacs r5, {r0, r6, r7, r9} │ │ │ │ ldm pc, {r0, r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpne r8, #0 @ p-variant is OBSOLETE │ │ │ │ movweq r1, #14862 @ 0x3a0e │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x28a294 │ │ │ │ + bcs 0x28a25c │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r3, r1]! │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs lr, r0, lr, ror #15 │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - cmnpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf80ef1a0 │ │ │ │ - eorseq r9, r3, r4, asr #29 │ │ │ │ + eorseq r9, r3, ip, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf208c │ │ │ │ + bl 0xfebf2054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x1958e54 │ │ │ │ + blx 0x1058e1c │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142071,57 +142057,57 @@ │ │ │ │ stmdavs r9!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6869 │ │ │ │ bicslt pc, r0, r5, ror pc @ │ │ │ │ - blvs 0xfe7363a4 │ │ │ │ + blvs 0xfe73636c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - blx 0x1858ec4 │ │ │ │ + blx 0xf58e8c │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf8e4f7fb │ │ │ │ + @ instruction: 0xf8e2f7fb │ │ │ │ stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cdp2 0, 13, cr15, cr10, cr7, {4} │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9a2f7c1 │ │ │ │ + @ instruction: 0xf99ef7c1 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - blx 0xffad8eba │ │ │ │ + blx 0xff1d8e82 │ │ │ │ mrrcvs 7, 13, lr, r3, cr4 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe7a0d0be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf217c │ │ │ │ + bl 0xfebf2144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, lsr #17 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9eaf7e6 │ │ │ │ + @ instruction: 0xf9c6f7e6 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142131,42 +142117,42 @@ │ │ │ │ stmiavs r9!, {r1, r8, ip, lr, pc} │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff68a9 │ │ │ │ ldrshlt pc, [r0, #237] @ 0xed @ │ │ │ │ - blvs 0xfe736494 │ │ │ │ + blvs 0xfe73645c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - @ instruction: 0xf9e6f7e6 │ │ │ │ + @ instruction: 0xf9c2f7e6 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf86cf7fb │ │ │ │ + @ instruction: 0xf86af7fb │ │ │ │ @ instruction: 0xf087e7db │ │ │ │ stmdavs fp!, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d4692a │ │ │ │ - stmdavs r9!, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf9d2f7c1 │ │ │ │ + @ instruction: 0xf9cef7c1 │ │ │ │ mrrcvs 7, 13, lr, r3, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79cd0ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -142225,52 +142211,52 @@ │ │ │ │ andmi r0, fp, r0, lsr #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldrbhi pc, [lr], #-0 @ │ │ │ │ andhi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ vqsub.s8 q4, q0, q4 │ │ │ │ - blcs 0xbc0b8 │ │ │ │ + blcs 0xbc080 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ vsubw.s8 q9, q0, d31 │ │ │ │ andmi r0, fp, r0, asr #6 │ │ │ │ bicle r2, r0, r0, lsl #22 │ │ │ │ - blvs 0xfe73658c │ │ │ │ + blvs 0xfe736554 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ @ instruction: 0xf4046c5c │ │ │ │ stccc 4, cr0, [r0], {112} @ 0x70 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082f0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1aa2c00 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ ldmcc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldmdaeq lr, {r3, ip, sp, lr, pc} │ │ │ │ - b 0x129bd64 │ │ │ │ + b 0x129bd2c │ │ │ │ @ instruction: 0xf1410803 │ │ │ │ @ instruction: 0xf0878187 │ │ │ │ @ instruction: 0x4603fd9b │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x159134 │ │ │ │ + @ instruction: 0xf9def7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ strtmi pc, [r2], -r5, asr #28 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf906f7c1 │ │ │ │ + @ instruction: 0xf902f7c1 │ │ │ │ vmla.i q15, , d2[6] │ │ │ │ - bleq 0x46d20c │ │ │ │ + bleq 0x46d1d4 │ │ │ │ @ instruction: 0xf1000208 │ │ │ │ bicscs r8, r0, #1610612747 @ 0x6000000b │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ andscs r4, r0, #11 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ ldcvs 15, cr10, [r3, #-456]! @ 0xfffffe38 │ │ │ │ @@ -142278,43 +142264,43 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0063f43f │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r6, r0 │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031440 │ │ │ │ @ instruction: 0xf007031e │ │ │ │ tstmi ip, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf10402e9 │ │ │ │ @ instruction: 0xf1400901 │ │ │ │ @ instruction: 0xf0878340 │ │ │ │ @ instruction: 0x4621fd51 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ - strtmi pc, [r2], -fp, asr #24 │ │ │ │ + strtmi pc, [r2], -r9, asr #24 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8c8f7c1 │ │ │ │ + @ instruction: 0xf8c4f7c1 │ │ │ │ stc2l 0, cr15, [r6, #-540] @ 0xfffffde4 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ - mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ + ldc2 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c14630 │ │ │ │ - strht pc, [r1], sp @ │ │ │ │ + strht pc, [r1], r9 @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ svcne 0x0080f5b7 │ │ │ │ sbcshi pc, r6, #0 │ │ │ │ addhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ movwcs r8, #61842 @ 0xf192 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - blcs 0xab2d8 │ │ │ │ - strhi pc, [pc], #0 @ 0x9b2b0 │ │ │ │ + blcs 0xab2a0 │ │ │ │ + strhi pc, [pc], #0 @ 0x9b278 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ svcge 0x0023f47f │ │ │ │ vmul.i q8, , d0[3] │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ @ instruction: 0x064a0410 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ @@ -142324,103 +142310,103 @@ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [r7], r2, lsl #2 │ │ │ │ svcge 0x000bf53f │ │ │ │ movtne pc, #965 @ 0x3c5 @ │ │ │ │ strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ @ instruction: 0xf1410268 │ │ │ │ - blcs 0xbb504 │ │ │ │ + blcs 0xbb4cc │ │ │ │ svcge 0x0001f47f │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ @ instruction: 0xf0148204 │ │ │ │ @ instruction: 0xf47f0701 │ │ │ │ @ instruction: 0xf04faefa │ │ │ │ @ instruction: 0x46300910 │ │ │ │ - blx 0xbd9310 │ │ │ │ + blx 0xd592d8 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ ldc2l 0, cr15, [r4], #540 @ 0x21c │ │ │ │ vrsubhn.i16 d20, , q0 │ │ │ │ strbmi r3, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - @ instruction: 0x4620ffbb │ │ │ │ - @ instruction: 0xf942f7d4 │ │ │ │ + @ instruction: 0x4620ffb7 │ │ │ │ + @ instruction: 0xf91ef7d4 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ ldrtmi r4, [r8], -sl, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ ldc2 0, cr15, [r6, #-624]! @ 0xfffffd90 │ │ │ │ svclt 0x0000e046 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andpl pc, r0, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff486eac │ │ │ │ + beq 0xff486e74 │ │ │ │ orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ stmdami r3, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ addeq r4, fp, #2080374784 @ 0x7c000000 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ strls r6, [r8, -r3, lsl #26] │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 12, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - mvnslt pc, pc, ror #19 │ │ │ │ + ldrshlt pc, [r8, #149]! @ 0x95 @ │ │ │ │ eoreq r0, r8, #170 @ 0xaa │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584641 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xff92f7c0 │ │ │ │ + @ instruction: 0xff8ef7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ rsceq pc, r9, #44288 @ 0xad00 │ │ │ │ @ instruction: 0xf1404604 │ │ │ │ @ instruction: 0xf8d682f4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ strbmi r2, [r2], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xfff6f7c3 │ │ │ │ + @ instruction: 0xfff2f7c3 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfecd93ba │ │ │ │ + blx 0xfec59382 │ │ │ │ ldr r2, [r5], r1 │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073303 │ │ │ │ vorr.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ tstmi pc, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf100028b │ │ │ │ stcvs 1, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ ldcvs 7, cr9, [sl], {8} │ │ │ │ svceq 0x00f0f012 │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbteq sp, [r8], r2, lsl #2 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq sp, sl, r0, ror #1 │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ @ instruction: 0x4641727f │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - pkhtbmi pc, r0, r3, asr #30 @ │ │ │ │ + strmi pc, [r0], pc, asr #30 │ │ │ │ stc2 0, cr15, [r2], #540 @ 0x21c │ │ │ │ strmi r0, [r4], -fp, ror #5 │ │ │ │ sbchi pc, r4, #64, 2 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf0032143 │ │ │ │ tstls r0, pc, lsl #6 │ │ │ │ @ instruction: 0xf7c44621 │ │ │ │ - vqdmulh.s , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46392395 │ │ │ │ ldmdavs sp, {r0, sp} │ │ │ │ - @ instruction: 0xf8c8f7d4 │ │ │ │ + @ instruction: 0xf8a4f7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ @ instruction: 0xe7b5f895 │ │ │ │ vmull.u q8, d17, d0[3] │ │ │ │ @ instruction: 0xf0045380 │ │ │ │ addeq r0, r8, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @@ -142430,195 +142416,195 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 3, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mlseq sl, r6, r0, sp │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ vrshr.u64 , , #59 │ │ │ │ svclt 0x00584103 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xff08f7c0 │ │ │ │ + @ instruction: 0xff04f7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ rsceq pc, sl, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf1404607 │ │ │ │ @ instruction: 0xf8d683c4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ mvncs r4, r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff6cf7c3 │ │ │ │ + @ instruction: 0xff68f7c3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xa594ce │ │ │ │ + blx 0x9d9496 │ │ │ │ cmpcs r0, #116, 14 @ 0x1d00000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ - blcs 0x10bb838 │ │ │ │ + blcs 0x10bb800 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ cmnphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x232f82f9 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab540 │ │ │ │ + blcs 0xab508 │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f948 │ │ │ │ + blvs 0xfe74f910 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r9, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -r4, ror #27 │ │ │ │ - @ instruction: 0xf918f7ff │ │ │ │ + @ instruction: 0xf91ef7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bleq 0xffbc7260 │ │ │ │ + bleq 0xffbc7228 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ rsceq r4, fp, #28, 6 @ 0x70000000 │ │ │ │ strhi pc, [r4, r0, asr #2] │ │ │ │ - blx 0xff5d777a │ │ │ │ + blx 0xff5d7742 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff45954c │ │ │ │ + blx 0xff3d9514 │ │ │ │ @ instruction: 0xf0012f0f │ │ │ │ strtmi r8, [r2], -lr, asr #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff48f7c0 │ │ │ │ + @ instruction: 0xff44f7c0 │ │ │ │ @ instruction: 0xf5b3e72c │ │ │ │ rsble r0, r5, r0, lsr #30 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ eorshi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcr2 7, 1, pc, cr2, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf57f02eb │ │ │ │ movwcs sl, #7598 @ 0x1dae │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - str pc, [r7, #3897]! @ 0xf39 │ │ │ │ + str pc, [r7, #3903]! @ 0xf3f │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 13, 10, sl, fp, cr2 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ stmdage r4, {r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - cmppcs r0, fp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r9, lsr #28 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ eormi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ adcshi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184ac │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r2, r3, r4, r7, sl, pc} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x9b404 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x9b3cc │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - tstpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8d0f7fe │ │ │ │ + @ instruction: 0xf8d6f7fe │ │ │ │ stmdage r4, {r2, r4, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r1], #-3553 @ 0xfffff21f │ │ │ │ + strcs pc, [r1], #-3551 @ 0xfffff221 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c1d0 │ │ │ │ + bls 0x21c198 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf6467139 │ │ │ │ - @ instruction: 0x46302139 │ │ │ │ + @ instruction: 0xf646710d │ │ │ │ + ldrtmi r2, [r0], -sp, lsl #2 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [fp, #-2453] @ 0xfffff66b @ │ │ │ │ + ldrb pc, [fp, #-2459] @ 0xfffff665 @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 6, pc, cr14, cr14, {7} │ │ │ │ + mcr2 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ stmdage r4, {r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - rsceq pc, sp, #11840 @ 0x2e40 │ │ │ │ + rsceq pc, sp, #11712 @ 0x2dc0 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf646bf55 │ │ │ │ - @ instruction: 0xf6460169 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf646013d │ │ │ │ + vsra.s64 d18, d17, #64 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldr pc, [r3, #-2591]! @ 0xfffff5e1 │ │ │ │ + ldr pc, [r3, #-2597]! @ 0xfffff5db │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ mvnshi pc, r0 │ │ │ │ subeq pc, r0, #79 @ 0x4f │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b381e7 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ sbceq sl, sl, #32, 26 @ 0x800 │ │ │ │ bichi pc, r5, #0, 2 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - ldc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + ldc2l 7, cr15, [r8], {254} @ 0xfe │ │ │ │ movwcs lr, #5394 @ 0x1512 │ │ │ │ strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ movwls r0, #37390 @ 0x920e │ │ │ │ stcge 5, cr15, [fp, #-252] @ 0xffffff04 │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ strls r3, [r7, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff44f7fe │ │ │ │ + @ instruction: 0xff4af7fe │ │ │ │ rsclt lr, fp, #0, 10 │ │ │ │ stceq 3, cr9, [fp], #28 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ strls r4, [r9], #-827 @ 0xfffffcc5 │ │ │ │ vsubw.u8 , , d8 │ │ │ │ @ instruction: 0xf8cd5340 │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ andls r5, sl, #0, 10 │ │ │ │ strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff2ef7fe │ │ │ │ + @ instruction: 0xff34f7fe │ │ │ │ movwcs lr, #5354 @ 0x14ea │ │ │ │ strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ movwls r0, #37386 @ 0x920a │ │ │ │ stclge 5, cr15, [r3], #252 @ 0xfc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74fb68 │ │ │ │ + blvs 0xfe74fb30 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r2, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf8cdb2eb │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ movwls r5, #29952 @ 0x7500 │ │ │ │ strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe259764 │ │ │ │ + blx 0xfe3d972c │ │ │ │ ldcvs 4, cr14, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmvn.i32 q8, #159 @ 0x0000009f │ │ │ │ @ instruction: 0xf0075380 │ │ │ │ teqmi fp, #7864320 @ 0x780000 │ │ │ │ ldcvs 3, cr9, [r3], {8} │ │ │ │ strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -142630,274 +142616,274 @@ │ │ │ │ stcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf1b7e7d6 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ movwcs sl, #64676 @ 0xfca4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab7ec │ │ │ │ + blcs 0xab7b4 │ │ │ │ eorhi pc, r4, #0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0021341 │ │ │ │ stmdbge r4, {r2, r9} │ │ │ │ stmiaeq fp!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ strls r4, [r7], #-515 @ 0xfffffdfd │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #25792 @ 0x64c0 │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strls r9, [r5, #-1028] @ 0xfffffbfc │ │ │ │ - blx 0xfefd97fa │ │ │ │ + blx 0xfefd97c2 │ │ │ │ @ instruction: 0xf5b3e480 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ subcs r8, r0, #1073741861 @ 0x40000025 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r0], #-3299 @ 0xfffff31d │ │ │ │ + strcs pc, [r0], #-3297 @ 0xfffff31f │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c3d8 │ │ │ │ + bls 0x21c3a0 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf645415d │ │ │ │ - @ instruction: 0x4630513d │ │ │ │ + @ instruction: 0xf6454131 │ │ │ │ + ldrtmi r5, [r0], -r1, lsl #2 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrb pc, [sp], #-2377 @ 0xfffff6b7 @ │ │ │ │ + ldrb pc, [sp], #-2383 @ 0xfffff6b1 @ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0xdc2cc │ │ │ │ + b 0xdc294 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d16, d17 │ │ │ │ @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vshl.s8 q4, q6, q0 │ │ │ │ - blcs 0xbc5a0 │ │ │ │ + blcs 0xbc568 │ │ │ │ ldrbhi pc, [r8], #-0 @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + ldc2l 7, cr15, [r6], {250} @ 0xfa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - orrcc pc, r1, r6, asr #12 │ │ │ │ + cmppcc r5, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ + @ instruction: 0xff9af7fd │ │ │ │ stcvs 4, cr14, [r3, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 12, 2, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf005086c │ │ │ │ @ instruction: 0xf004030f │ │ │ │ @ instruction: 0xf0120410 │ │ │ │ - b 0x119f4f4 │ │ │ │ + b 0x119f4bc │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf53f06e3 │ │ │ │ @ instruction: 0x4630ac1c │ │ │ │ - @ instruction: 0xff50f7fe │ │ │ │ + @ instruction: 0xff56f7fe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ rsbeq sl, r4, pc, ror sp │ │ │ │ @ instruction: 0xf10402ed │ │ │ │ @ instruction: 0xf53f0901 │ │ │ │ @ instruction: 0xf087acc0 │ │ │ │ @ instruction: 0x463afa11 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - @ instruction: 0x4621fcd9 │ │ │ │ + @ instruction: 0x4621fcd5 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf087f91d │ │ │ │ + @ instruction: 0xf087f91b │ │ │ │ strmi pc, [r4], -r5, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7c04642 │ │ │ │ - strbmi pc, [r9], -sp, asr #25 @ │ │ │ │ + strbmi pc, [r9], -r9, asr #25 @ │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, #-2321] @ 0x9afff @ │ │ │ │ + ldrb pc, [pc, #-2319] @ 0x9afc9 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xffd98b14 │ │ │ │ + blge 0xffd98adc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + mrrc2 7, 15, pc, lr, cr10 @ │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf4151304 │ │ │ │ @ instruction: 0xf0401580 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #10 │ │ │ │ - cmppcc sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R9_usr, r5 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf818f7fe │ │ │ │ - bllt 0xff859940 │ │ │ │ + @ instruction: 0xf81ef7fe │ │ │ │ + bllt 0xff859908 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - blge 0xff698b4c │ │ │ │ + blge 0xff698b14 │ │ │ │ usad8ne r0, r1, r4 │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ + ldc2 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ andcs r4, r1, #61865984 @ 0x3b00000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ - bllt 0xff2d996c │ │ │ │ + stc2l 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ + bllt 0xff2d9934 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf411abc2 │ │ │ │ @ instruction: 0xf0401780 │ │ │ │ stmdage r4, {r1, r2, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - ldrtmi pc, [fp], -fp, lsr #24 @ │ │ │ │ + ldrtmi pc, [fp], -r9, lsr #24 @ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb73 │ │ │ │ + @ instruction: 0xf7fffb79 │ │ │ │ @ instruction: 0x4639bbb3 │ │ │ │ @ instruction: 0xf7fa25e2 │ │ │ │ - @ instruction: 0xf8d6f8af │ │ │ │ + @ instruction: 0xf8d6f8ad │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39500 │ │ │ │ - str pc, [fp, #-3915] @ 0xfffff0b5 │ │ │ │ + str pc, [fp, #-3911] @ 0xfffff0b9 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -pc, lsl #28 │ │ │ │ + strmi pc, [r2], -fp, ror #27 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf08d2543 │ │ │ │ @ instruction: 0xf8d6fd3b │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c49500 │ │ │ │ - ldrbt pc, [r1], #2247 @ 0x8c7 @ │ │ │ │ + ldrbt pc, [r1], #2243 @ 0x8c3 @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffe599de │ │ │ │ + blx 0xffdd99a6 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ bichi pc, r9, r0, asr #32 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - cmppmi sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaef7fd │ │ │ │ - bllt 0x1dd9a14 │ │ │ │ + @ instruction: 0xffb4f7fd │ │ │ │ + bllt 0x1dd99dc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff8d9a0a │ │ │ │ + blx 0xff8599d2 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - @ instruction: 0xf645410d │ │ │ │ - bls 0x228230 │ │ │ │ + @ instruction: 0xf64531e1 │ │ │ │ + bls 0x228108 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff92f7fd │ │ │ │ - bllt 0x16d9a4c │ │ │ │ + @ instruction: 0xff98f7fd │ │ │ │ + bllt 0x16d9a14 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff1d9a42 │ │ │ │ + blx 0xff159a0a │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, ip, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - mvnsmi pc, r6, asr #4 │ │ │ │ - @ instruction: 0x61a1f246 │ │ │ │ + bicsmi pc, r1, r6, asr #4 │ │ │ │ + cmnpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff78f7fd │ │ │ │ - bllt 0x1059a80 │ │ │ │ + @ instruction: 0xff7ef7fd │ │ │ │ + bllt 0x1059a48 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfeb59a76 │ │ │ │ + blx 0xfead9a3e │ │ │ │ @ instruction: 0xf57f02e9 │ │ │ │ movwcs sl, #6966 @ 0x1b36 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffaef │ │ │ │ + @ instruction: 0xf7fffaf5 │ │ │ │ @ instruction: 0x23afbb2f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ stmdbge r4, {r1, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ movwls r9, #17415 @ 0x4407 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf918f7fb │ │ │ │ - bllt 0x6d9acc │ │ │ │ + @ instruction: 0xf91ef7fb │ │ │ │ + bllt 0x6d9a94 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe1d9ac2 │ │ │ │ + blx 0xfe159a8a │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ @ instruction: 0x81aff040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - orrpl pc, sp, r5, asr #12 │ │ │ │ + cmpppl r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffeef7fc │ │ │ │ - bllt 0x159af8 │ │ │ │ + @ instruction: 0xfff4f7fc │ │ │ │ + bllt 0x159ac0 │ │ │ │ movwls sl, #30724 @ 0x7804 │ │ │ │ - blx 0x1c59aee │ │ │ │ + blx 0x1bd9ab6 │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, r9, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - orrpl pc, r9, r6, asr #4 │ │ │ │ - bicsvc pc, r1, r6, asr #4 │ │ │ │ + cmpppl sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71a5f246 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffd4f7fc │ │ │ │ - blt 0xffad9b2c │ │ │ │ + @ instruction: 0xffdaf7fc │ │ │ │ + blt 0xffad9af4 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x15d9b22 │ │ │ │ + blx 0x1559aea │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - @ instruction: 0xf645419d │ │ │ │ - bls 0x22c308 │ │ │ │ + @ instruction: 0xf6454161 │ │ │ │ + bls 0x22c1e0 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffb8f7fc │ │ │ │ - blt 0xff3d9b64 │ │ │ │ + @ instruction: 0xffbef7fc │ │ │ │ + blt 0xff3d9b2c │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andhi pc, ip, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ mvnshi pc, r0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xff018d80 │ │ │ │ + bge 0xff018d48 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - cmnpvs sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mcr2 7, 0, pc, cr14, cr13, {7} @ │ │ │ │ - blt 0xfed59b98 │ │ │ │ + mrc2 7, 0, pc, cr4, cr13, {7} │ │ │ │ + blt 0xfed59b60 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ eorshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306368 @ 0x30000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6963 @ 0x1b33 @ │ │ │ │ + movwcs pc, #6961 @ 0x1b31 @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb75 │ │ │ │ + @ instruction: 0xf7fffb7b │ │ │ │ stmiaeq sl, {r0, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwmi r0, #44396 @ 0xad6c │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ @ instruction: 0xf1000269 │ │ │ │ ssateq r8, #9, r6, asr #5 │ │ │ │ @@ -142905,316 +142891,316 @@ │ │ │ │ @ instruction: 0xf53f0669 │ │ │ │ stmdbge r4, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ movwcs r0, #9217 @ 0x2401 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf93ef7ff │ │ │ │ - blt 0x1f59c08 │ │ │ │ + blt 0x1f59bd0 │ │ │ │ stcleq 8, cr0, [sl, #-812] @ 0xfffffcd4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ vsubw.u8 q10, , d11 │ │ │ │ strteq r3, [r9], r3, lsl #8 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ andeq pc, r1, #2 │ │ │ │ subcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - bcs 0xabcdc │ │ │ │ - bge 0x1998e34 │ │ │ │ + bcs 0xabca4 │ │ │ │ + bge 0x1998dfc │ │ │ │ strcs sl, [r0, #-2308] @ 0xfffff6fc │ │ │ │ strls r2, [r5], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3206 │ │ │ │ @ instruction: 0xf7fff995 │ │ │ │ @ instruction: 0x4621ba59 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d6ff55 │ │ │ │ + @ instruction: 0xf8d6ff53 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034639 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39400 │ │ │ │ - @ instruction: 0xf7fffdf1 │ │ │ │ + @ instruction: 0xf7fffded │ │ │ │ @ instruction: 0xf401bbb1 │ │ │ │ @ instruction: 0xf5b32320 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d25 │ │ │ │ - blcs 0xbc670 │ │ │ │ + blcs 0xbc638 │ │ │ │ adcshi pc, r4, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ strbhi pc, [sl], #0 @ │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ ldrthi pc, [r2], #0 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - bge 0xc98e9c │ │ │ │ + bge 0xc98e64 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x1f59c92 │ │ │ │ + blx 0x2059c5a │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ - bge 0xa18db0 │ │ │ │ + bge 0xa18d78 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x5704e9dd │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf1400598 │ │ │ │ tstcs r0, r8, asr #12 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1fd8dd4 │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1fd8d9c │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf878f087 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ @ instruction: 0xf08b1000 │ │ │ │ @ instruction: 0xf087f993 │ │ │ │ strbmi pc, [r1], -r7, lsl #16 @ │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ + mcrr2 7, 13, pc, lr, cr3 @ │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - blmi 0xff09a104 │ │ │ │ + blmi 0xff09a0cc │ │ │ │ svccs 0x0070ee1d │ │ │ │ msreq R12_fiq, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [r3], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ @ instruction: 0xff16f087 │ │ │ │ ldrtmi r2, [r9], -r0 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ - mrrc2 7, 13, pc, r6, cr3 @ │ │ │ │ + ldc2 7, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ tstlt r5, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ @ instruction: 0xf7fff927 │ │ │ │ @ instruction: 0xf401bb41 │ │ │ │ @ instruction: 0xf5b72720 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d20 │ │ │ │ svccs 0x00008229 │ │ │ │ rscshi pc, sl, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ - strthi pc, [pc], #-512 @ 0x9bd74 │ │ │ │ + strthi pc, [pc], #-512 @ 0x9bd3c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdage r4, {r1, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fffce9 │ │ │ │ + @ instruction: 0xf7fffcef │ │ │ │ movwcs fp, #6585 @ 0x19b9 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb43 │ │ │ │ + @ instruction: 0xf7fffb49 │ │ │ │ @ instruction: 0xf011b9b1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d03a9ac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 3, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa49c4 │ │ │ │ + blcs 0xa498c │ │ │ │ ldmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d6a998 │ │ │ │ - blcs 0xa8084 │ │ │ │ + blcs 0xa804c │ │ │ │ ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffe58ee0 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffe58ea8 │ │ │ │ @ instruction: 0xf0050b2a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi r3, #240, 4 │ │ │ │ svceq 0x0040f012 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ sbcsne lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, fp, r0, asr #32 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0874318 │ │ │ │ - beq 0xffb9aee0 │ │ │ │ + beq 0xffb9aea8 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r5, asr #7 │ │ │ │ @ instruction: 0xf7f94319 │ │ │ │ - @ instruction: 0xf7fffe87 │ │ │ │ + @ instruction: 0xf7fffe85 │ │ │ │ strcs fp, [r0], #-2773 @ 0xfffff52b │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vaddw.s8 , q8, d29 │ │ │ │ + vbic.i32 , #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffd9b │ │ │ │ + @ instruction: 0xf7fffda1 │ │ │ │ movwcs fp, #6497 @ 0x1961 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fff919 │ │ │ │ + @ instruction: 0xf7fff91f │ │ │ │ @ instruction: 0xf011b959 │ │ │ │ @ instruction: 0xf47f08a0 │ │ │ │ @ instruction: 0x6d03a954 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff48639c │ │ │ │ + beq 0xff486364 │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ ldrdls pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0134317 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b9844c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d0a93e │ │ │ │ - blcs 0xa8138 │ │ │ │ + blcs 0xa8100 │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa9d │ │ │ │ - bleq 0xb5e29c │ │ │ │ + bleq 0xb5e264 │ │ │ │ andeq pc, pc, r5 │ │ │ │ mvnseq pc, #3 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x145fbb8 │ │ │ │ - b 0x1460e08 │ │ │ │ - b 0x109c1c0 │ │ │ │ + b 0x145fb80 │ │ │ │ + b 0x1460dd0 │ │ │ │ + b 0x109c188 │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - blx 0xff5580f2 │ │ │ │ + blx 0xff5580ba │ │ │ │ and r4, r5, r5, lsl #12 │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [r2, -r3, ror #6] │ │ │ │ ldrtmi r6, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4631fb7d │ │ │ │ + @ instruction: 0x4631fb59 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf874f08d │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf7ffd1ec │ │ │ │ subcs fp, r0, #421888 @ 0x67000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ - stmdbls r4, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6453205 │ │ │ │ - vmla.f d22, d16, d1[3] │ │ │ │ + vsra.s64 d22, d1, #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc43 │ │ │ │ + @ instruction: 0xf7fffc49 │ │ │ │ smlattcs r0, r7, r8, fp │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc37 │ │ │ │ + @ instruction: 0xf7fffc3d │ │ │ │ ldrdcs fp, [r1, -fp] │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464100 │ │ │ │ - vaddw.s8 , q0, d1 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc2b │ │ │ │ + @ instruction: 0xf7fffc31 │ │ │ │ ldrtmi fp, [r0], -pc, asr #17 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0x41adf246 │ │ │ │ + orrmi pc, r1, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf998f7fe │ │ │ │ + @ instruction: 0xf99ef7fe │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - @ instruction: 0xf990f7fe │ │ │ │ + @ instruction: 0xf996f7fe │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf942f7fa │ │ │ │ + @ instruction: 0xf940f7fa │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf984f7fe │ │ │ │ + @ instruction: 0xf98af7fe │ │ │ │ stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrcs CPSR_, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b3 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst1.16 {d8-d11}, [r1 :64], fp │ │ │ │ @ instruction: 0xf5b323a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 d8, d15, d16 │ │ │ │ - blcs 0xbd564 │ │ │ │ + blcs 0xbd52c │ │ │ │ strthi pc, [r8], #0 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r0, #19178 @ 0x4aea │ │ │ │ strls r0, [r7], #-2155 @ 0xfffff795 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0xf005021e │ │ │ │ @ instruction: 0xf003050f │ │ │ │ @ instruction: 0x43220310 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc2305 │ │ │ │ - @ instruction: 0xf7fffc33 │ │ │ │ + @ instruction: 0xf7fffc39 │ │ │ │ svclt 0x0000b87b │ │ │ │ - addeq r4, r7, r0, asr #4 │ │ │ │ + addeq r4, r7, r8, ror r2 │ │ │ │ stmiaeq r0!, {r0, r4, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073203 │ │ │ │ @ instruction: 0xf0130710 │ │ │ │ - b 0x125fc6c │ │ │ │ + b 0x125fc34 │ │ │ │ tstle r2, r2, lsl #14 │ │ │ │ @ instruction: 0xf53f06fa │ │ │ │ @ instruction: 0xf8d6a860 │ │ │ │ @ instruction: 0xf01390a8 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b983ea │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d6a856 │ │ │ │ - blcs 0xa8308 │ │ │ │ + blcs 0xa82d0 │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0050b2b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ svceq 0x0040f013 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20,d22,d24,d26}, [pc], r0 │ │ │ │ @ instruction: 0xf002517f │ │ │ │ - b 0x10dc990 │ │ │ │ + b 0x10dc958 │ │ │ │ vrhadd.s8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ tstmi r1, #-1795162112 @ 0x95000000 │ │ │ │ @ instruction: 0xf0870409 │ │ │ │ strmi pc, [r5], -r3, lsl #22 │ │ │ │ - bl 0x2d40c0 │ │ │ │ + bl 0x2d4088 │ │ │ │ @ instruction: 0xf1090307 │ │ │ │ vmul.p32 , , │ │ │ │ stmdavs r6!, {r0, r8, r9, sl} │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ - blx 0xfe5da00c │ │ │ │ + blx 0x1cd9fd4 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ @ instruction: 0xf1b9fa61 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r0, #24658 @ 0x6052 │ │ │ │ andeq pc, r2, #2 │ │ │ │ @@ -143222,30 +143208,30 @@ │ │ │ │ vsubw.u8 , , d7 │ │ │ │ strls r1, [r5], #-896 @ 0xfffffc80 │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #34240 @ 0x85c0 │ │ │ │ @ instruction: 0xf7fe9504 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ stmdage r4, {r0, r1, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf892f7fa │ │ │ │ + @ instruction: 0xf890f7fa │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ - msrvs SP_fiq, r5 │ │ │ │ + mvnspl pc, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x145a10e │ │ │ │ + blx 0x15da0d6 │ │ │ │ svclt 0x00f2f7fe │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf880f7fa │ │ │ │ + @ instruction: 0xf87ef7fa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - orrsne pc, sp, r6, asr #12 │ │ │ │ + cmnpne r1, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0xfda132 │ │ │ │ + blx 0x115a0fa │ │ │ │ svclt 0x00e0f7fe │ │ │ │ vmla.i q8, , d3[4] │ │ │ │ @ instruction: 0xf0031580 │ │ │ │ stmdbge r4, {r1, r8, r9} │ │ │ │ @ instruction: 0x432b4630 │ │ │ │ andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ @@ -143258,153 +143244,153 @@ │ │ │ │ @ instruction: 0xf7ff2401 │ │ │ │ @ instruction: 0xf5b3b80f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ stmdage r4, {r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef8a3 │ │ │ │ + @ instruction: 0xf7fef8a9 │ │ │ │ stmib sp, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ adceq r7, r2, r4, lsl #4 │ │ │ │ strbne pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r4, #2 │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ svclt 0x00a8f7fe │ │ │ │ svccs 0x0020f5b7 │ │ │ │ svcge 0x00a3f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf8b2f7fa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff58f7fc │ │ │ │ + @ instruction: 0xff5ef7fc │ │ │ │ svclt 0x009af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - mvneq pc, #13041664 @ 0xc70000 │ │ │ │ + mvneq pc, #13172736 @ 0xc90000 │ │ │ │ svcge 0x008ff53e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, sl, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr11 @ │ │ │ │ svclt 0x008af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r4, r7, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf832f7fa │ │ │ │ + @ instruction: 0xf830f7fa │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andsmi r0, sp, r1, lsl #6 │ │ │ │ strvc lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ adchi pc, sp, #0 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ stccs 2, cr8, [r0, #464] @ 0x1d0 │ │ │ │ svcge 0x0071f47e │ │ │ │ - blvs 0xfe7376ec │ │ │ │ + blvs 0xfe7376b4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9cff0 │ │ │ │ + blcc 0x9cfb8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6af62 │ │ │ │ - blcs 0xa84e0 │ │ │ │ + blcs 0xa84a8 │ │ │ │ svcge 0x005df47e │ │ │ │ ldrdhi pc, [ip], r6 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0057f47e │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-536] @ 0xfffffde8 │ │ │ │ @ instruction: 0x46054639 │ │ │ │ ldmdavs r7!, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9baf7d3 │ │ │ │ + @ instruction: 0xf996f7d3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4639 │ │ │ │ @ instruction: 0x4629fdfd │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ @ instruction: 0xf08a72ff │ │ │ │ strtmi pc, [r1], -pc, asr #31 │ │ │ │ @ instruction: 0x46406834 │ │ │ │ - @ instruction: 0xf9aaf7d3 │ │ │ │ + @ instruction: 0xf986f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08c4628 │ │ │ │ @ instruction: 0xf7fffea1 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf100034f │ │ │ │ strls r8, [r7], #-317 @ 0xfffffec3 │ │ │ │ - @ instruction: 0xf85cf7fa │ │ │ │ + @ instruction: 0xf85ef7fa │ │ │ │ orrcc pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0023f47e │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ svcge 0x001df43e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x8704e9dd │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [r8, #576] @ 0x240 │ │ │ │ addshi pc, lr, #64, 2 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stc2 0, cr15, [sl, #-536] @ 0xfffffde8 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf976f7d3 │ │ │ │ + @ instruction: 0xf952f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4629 │ │ │ │ @ instruction: 0xf086fe01 │ │ │ │ @ instruction: 0xf640fd65 │ │ │ │ stmdavs r1!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08a4605 │ │ │ │ - blmi 0xff0dbd1c │ │ │ │ + blmi 0xff0dbce4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x461a4433 │ │ │ │ @ instruction: 0xf1b89500 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64a83ca │ │ │ │ vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ stc2 0, cr15, [lr], {135} @ 0x87 │ │ │ │ ldrtmi r6, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -pc, asr #18 │ │ │ │ + strtmi pc, [r1], -fp, lsr #18 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cdp2 0, 4, cr15, cr6, cr12, {4} │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movteq sl, #47108 @ 0xb804 │ │ │ │ rschi pc, ip, r0, lsl #2 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff7cf7f9 │ │ │ │ + @ instruction: 0xff7af7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, sp, r1, lsl #2 │ │ │ │ - bls 0x202f84 │ │ │ │ + bls 0x202f4c │ │ │ │ svccc 0x0080f5b5 │ │ │ │ cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116c09 │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ stmibmi r2!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf0400100 │ │ │ │ vhadd.s8 q12, q11, │ │ │ │ - vaddw.s8 , q0, d5 │ │ │ │ + vmla.f d16, d16, d1[2] │ │ │ │ ldrtmi r0, [r0], -r9, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb43f0 │ │ │ │ - @ instruction: 0xf5b3ba4f │ │ │ │ + @ instruction: 0xf5b3ba55 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ strls sl, [r7], #-3744 @ 0xfffff160 │ │ │ │ @ instruction: 0xf3c10bcc │ │ │ │ stceq 3, cr1, [sl], #-768 @ 0xfffffd00 │ │ │ │ streq pc, [r2], #-4 │ │ │ │ andeq pc, r4, #2 │ │ │ │ stceq 3, cr4, [fp], {28} │ │ │ │ @@ -143412,15 +143398,15 @@ │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r3, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ teqmi r2, #64, 4 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x07e180fa │ │ │ │ mrcge 5, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r2, -r3, asr #3] │ │ │ │ svclt 0x007df7fe │ │ │ │ @@ -143437,96 +143423,96 @@ │ │ │ │ rsbeq r0, ip, r0, lsl r3 │ │ │ │ vsubl.u8 , d5, d4 │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0x43221240 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe6da448 │ │ │ │ + blx 0xfe85a410 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr14, {7} │ │ │ │ mrrc2 0, 8, pc, r0, cr6 @ │ │ │ │ @ instruction: 0x4605463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff18f7bf │ │ │ │ + @ instruction: 0xff14f7bf │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x17da45e │ │ │ │ + blx 0x175a426 │ │ │ │ svclt 0x00aaf7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff16f7f9 │ │ │ │ + @ instruction: 0xff14f7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - blls 0x19c898 │ │ │ │ - bls 0x1ec4cc │ │ │ │ + blls 0x19c860 │ │ │ │ + bls 0x1ec494 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ addshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r9, {r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ teqle r7, r0, lsl #2 │ │ │ │ - bicsne pc, r1, r6, asr #4 │ │ │ │ + orrsne pc, r5, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ andlt r4, sp, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldcllt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ ldc2 0, cr15, [r4], {134} @ 0x86 │ │ │ │ @ instruction: 0x4604463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - mrc2 7, 6, pc, cr12, cr15, {5} │ │ │ │ + mrc2 7, 6, pc, cr8, cr15, {5} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ cdp2 0, 9, cr15, cr10, cr10, {4} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x75a4e2 │ │ │ │ + blx 0x6da4aa │ │ │ │ svclt 0x0068f7fe │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7feffff │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc4630 │ │ │ │ + @ instruction: 0xf7fef805 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff5cf7f9 │ │ │ │ + @ instruction: 0xff62f7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff05a50e │ │ │ │ + blx 0xff1da4d6 │ │ │ │ stcllt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - mrc2 7, 6, pc, cr14, cr9, {7} │ │ │ │ + mrc2 7, 6, pc, cr12, cr9, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ stcllt 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ - @ instruction: 0xff2cf20a │ │ │ │ - @ instruction: 0xff4af7f9 │ │ │ │ + @ instruction: 0xff28f20a │ │ │ │ + @ instruction: 0xff50f7f9 │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd8405 │ │ │ │ - blcs 0xc05c4 │ │ │ │ + blcs 0xc058c │ │ │ │ orrhi pc, sp, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - stclge 4, cr15, [pc, #504] @ 0x9c758 │ │ │ │ + stclge 4, cr15, [pc, #504] @ 0x9c720 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0032f43e │ │ │ │ - blx 0xff35878a │ │ │ │ + blx 0xff358752 │ │ │ │ @ instruction: 0xf0864606 │ │ │ │ strtmi pc, [r1], -r7, asr #23 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ - @ instruction: 0xf82ef7d3 │ │ │ │ + @ instruction: 0xf80af7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4649 │ │ │ │ @ instruction: 0x4639fcb9 │ │ │ │ @ instruction: 0xf08a4628 │ │ │ │ - blmi 0x8db96c │ │ │ │ + blmi 0x8db934 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r5], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 d24, d27, d14 │ │ │ │ @@ -143537,58 +143523,58 @@ │ │ │ │ @ instruction: 0xf7fefaf3 │ │ │ │ @ instruction: 0xf5b3beff │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ @ instruction: 0x060bad92 │ │ │ │ teqphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefe85 │ │ │ │ + @ instruction: 0xf7fefe8b │ │ │ │ @ instruction: 0xf04fbd85 │ │ │ │ str r0, [r7, -r8, lsl #18] │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [fp], -sp, lsr #28 │ │ │ │ + strteq pc, [fp], -fp, lsr #28 │ │ │ │ ldclge 5, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffb8f7fa │ │ │ │ + @ instruction: 0xffbef7fa │ │ │ │ ldcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r3, r7, r0, asr #24 │ │ │ │ + addeq r3, r7, r8, ror ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - @ instruction: 0x008739b6 │ │ │ │ + addeq r3, r7, lr, ror #19 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - @ instruction: 0x0629fe19 │ │ │ │ + @ instruction: 0x0629fe17 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ - blvs 0xfe737b04 │ │ │ │ + blvs 0xfe737acc │ │ │ │ svcvs 0x0070f412 │ │ │ │ bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d408 │ │ │ │ + blcc 0x9d3d0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6ad56 │ │ │ │ ldmib sp, {r3, r6, r7, ip, sp}^ │ │ │ │ vabal.u8 q10, d3, d4 │ │ │ │ ldreq r2, [sl, #320] @ 0x140 │ │ │ │ eorhi pc, sp, #64, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ vceq.f32 d26, d23, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0862795 │ │ │ │ strtmi pc, [r1], -r3, asr #22 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf7d2683c │ │ │ │ - strmi pc, [r2], -pc, lsr #31 │ │ │ │ + strmi pc, [r2], -fp, lsl #31 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - blx 0xffd588c6 │ │ │ │ - blx 0xfe8588b2 │ │ │ │ + blx 0xffd5888e │ │ │ │ + blx 0xfe85887a │ │ │ │ @ instruction: 0xf6406839 │ │ │ │ strmi r7, [r4], -ip, lsl #5 │ │ │ │ ldc2 0, cr15, [sl], #552 @ 0x228 │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @@ -143596,339 +143582,339 @@ │ │ │ │ strls r4, [r0], #-1052 @ 0xfffffbe4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf087461a │ │ │ │ ldmdavs ip!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7feffc1 │ │ │ │ + @ instruction: 0xf7feffc7 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100062a │ │ │ │ @ instruction: 0xf7fa80ed │ │ │ │ - @ instruction: 0xf7fefd9d │ │ │ │ + @ instruction: 0xf7fefda3 │ │ │ │ stmdbge r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefd61 │ │ │ │ + @ instruction: 0xf7fefd67 │ │ │ │ @ instruction: 0xf04fbcfb │ │ │ │ @ instruction: 0xf7fe0908 │ │ │ │ @ instruction: 0xf7febdfe │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr14, {1} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfef9a520 │ │ │ │ + blge 0xfef9a4e8 │ │ │ │ svceq 0x0018f017 │ │ │ │ - blge 0xfee19828 │ │ │ │ + blge 0xfee197f0 │ │ │ │ ldrdcc pc, [ip], r6 @ │ │ │ │ stmdaeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfed1a734 │ │ │ │ + bllt 0xfed1a6fc │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0x43234200 │ │ │ │ stmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, #-5] @ 0x9c757 │ │ │ │ + streq pc, [pc, #-5] @ 0x9c71f │ │ │ │ andls r4, r5, #-1409286144 @ 0xac000000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7feff65 │ │ │ │ + @ instruction: 0xf7feff6b │ │ │ │ ldcvs 12, cr11, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa5388 │ │ │ │ + blcs 0xa5350 │ │ │ │ ldcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d6acb6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf47e0f00 │ │ │ │ @ instruction: 0x4630acb0 │ │ │ │ - @ instruction: 0xffe4f7fd │ │ │ │ + @ instruction: 0xffeaf7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf247ae13 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0862695 │ │ │ │ ldrtmi pc, [r9], -r7, lsr #21 @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d26837 │ │ │ │ - @ instruction: 0x4602ff13 │ │ │ │ + strmi pc, [r2], -pc, ror #29 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - blx 0x16589fe │ │ │ │ + blx 0x16589c6 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ cdp2 0, 2, cr15, cr10, cr10, {4} │ │ │ │ addmi lr, sp, #364904448 @ 0x15c00000 │ │ │ │ stcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ stmdavs r8, {r1, r2, r4, r5, r6, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - msrmi R9_fiq, r6 │ │ │ │ + mvnscc pc, r6, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04fe5d1 │ │ │ │ @ instruction: 0x46204170 │ │ │ │ - blx 0x1eda718 │ │ │ │ + blx 0x1dda6e0 │ │ │ │ ldcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - ldc2l 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0x4630e55f │ │ │ │ - @ instruction: 0xffa4f7fd │ │ │ │ + @ instruction: 0xffaaf7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf1b9add3 │ │ │ │ @ instruction: 0xf77f0f00 │ │ │ │ @ instruction: 0xf017ac1d │ │ │ │ @ instruction: 0xf43f0f0c │ │ │ │ @ instruction: 0xf8d6ac17 │ │ │ │ - b 0x147caf0 │ │ │ │ + b 0x147cab8 │ │ │ │ @ instruction: 0xf1080868 │ │ │ │ ldr r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031240 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stceq 3, cr4, [fp], #104 @ 0x68 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r2, sl, lr}^ │ │ │ │ @ instruction: 0xf7fa2304 │ │ │ │ - @ instruction: 0xf7fefdab │ │ │ │ + @ instruction: 0xf7fefdb1 │ │ │ │ ldrtmi fp, [r0], -r7, asr #24 │ │ │ │ - @ instruction: 0xff7af7fd │ │ │ │ + @ instruction: 0xff80f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf086ada9 │ │ │ │ strmi pc, [r6], -r1, asr #20 │ │ │ │ - blx 0x1058aa0 │ │ │ │ + blx 0x1058a68 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052495 │ │ │ │ stmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xcd8ada │ │ │ │ + blx 0xcd8aa2 │ │ │ │ stmdavs r7!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d24649 │ │ │ │ - @ instruction: 0x4602fe9b │ │ │ │ + @ instruction: 0x4602fe77 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xa58aee │ │ │ │ + blx 0xa58ab6 │ │ │ │ @ instruction: 0xf893e66f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d504 │ │ │ │ + blcs 0x11d4cc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrt r2, [r1], #769 @ 0x301 │ │ │ │ - @ instruction: 0xf94cf7fb │ │ │ │ + @ instruction: 0xf952f7fb │ │ │ │ ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stcvs 13, cr6, [r8], {49} @ 0x31 │ │ │ │ svceq 0x00f0f010 │ │ │ │ - blvs 0xfe2d0d08 │ │ │ │ + blvs 0xfe2d0cd0 │ │ │ │ svcvs 0x0070f410 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4116c49 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r4!, {r2, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ae17 │ │ │ │ - vmla.f d23, d0, d1[3] │ │ │ │ + vorr.i32 d23, #5 @ 0x00000005 │ │ │ │ strb r0, [ip, #-274] @ 0xfffffeee │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x062c4630 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ - stc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - bllt 0xffb5a924 │ │ │ │ + ldc2 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + bllt 0xffb5a8ec │ │ │ │ vmull.u8 q8, d21, d27 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andls r0, r4, #108 @ 0x6c │ │ │ │ andcc pc, r3, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, lr} │ │ │ │ subne pc, r0, #335544323 @ 0x14000003 │ │ │ │ stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb3205 │ │ │ │ - @ instruction: 0xf7fefeff │ │ │ │ + @ instruction: 0xf7feff05 │ │ │ │ @ instruction: 0x4630bbd3 │ │ │ │ - blx 0xff6da946 │ │ │ │ + blx 0xff65a90e │ │ │ │ ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff299a68 │ │ │ │ + blge 0xff299a30 │ │ │ │ stmdavs r8, {r0, r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - bicne pc, r5, r6, asr #4 │ │ │ │ + orrne pc, r9, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [r1, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf4106c08 │ │ │ │ tstle r9, r0, ror pc │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mcrrvs 11, 11, sl, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xfeb99aa0 │ │ │ │ + blge 0xfeb99a68 │ │ │ │ stmdavs r8, {r0, r1, r2, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - msreq (UNDEF: 109), r9 │ │ │ │ + teqpeq r5, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e584 │ │ │ │ - addeq r3, r7, sl, lsr #17 │ │ │ │ + addeq r3, r7, r2, ror #17 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf47e428d │ │ │ │ vldmdbvs r1!, {d10-d20} │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbmi sl, {r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ada3 │ │ │ │ - vsra.s64 d20, d1, #64 │ │ │ │ + vmla.f d20, d0, d1[5] │ │ │ │ strb r0, [r9, #-265]! @ 0xfffffef7 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdbge r4, {r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fef9cf │ │ │ │ + @ instruction: 0xf7fef9d5 │ │ │ │ @ instruction: 0xf893bb75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d65c │ │ │ │ + blcs 0x11d624 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strt r2, [ip], r1, lsl #6 │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - blge 0x1a19b2c │ │ │ │ + blge 0x1a19af4 │ │ │ │ stmdavs r8, {r2, r4, r5, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + biceq pc, r1, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ stmdage r4, {r0, r2, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf57e0628 │ │ │ │ stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefa49 │ │ │ │ - beq 0xff38b798 │ │ │ │ + @ instruction: 0xf7fefa4f │ │ │ │ + beq 0xff38b760 │ │ │ │ strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r4, #25379 @ 0x6323 │ │ │ │ andls r0, r4, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ @ instruction: 0xf0050310 │ │ │ │ @ instruction: 0x432b050f │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ - blx 0xff35aa86 │ │ │ │ - bllt 0xd5aa94 │ │ │ │ + blx 0xff4daa4e │ │ │ │ + bllt 0xd5aa5c │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ - blge 0xc19c9c │ │ │ │ + blge 0xc19c64 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ streq r4, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f9d423 │ │ │ │ - stmdbge r4, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefcb7 │ │ │ │ + @ instruction: 0xf7fefcbd │ │ │ │ ldrtmi fp, [r0], -r1, lsr #22 │ │ │ │ - blx 0xa5aaaa │ │ │ │ + blx 0x9daa72 │ │ │ │ @ instruction: 0xf64ae5d2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ @ instruction: 0xf844f087 │ │ │ │ vqshl.s8 d30, d20, d11 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0879500 │ │ │ │ @ instruction: 0xf7fef865 │ │ │ │ @ instruction: 0xf7fbbc71 │ │ │ │ - @ instruction: 0xf7feff47 │ │ │ │ + @ instruction: 0xf7feff4d │ │ │ │ @ instruction: 0xf7f9bb05 │ │ │ │ - stmdbge r4, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefcd1 │ │ │ │ + @ instruction: 0xf7fefcd7 │ │ │ │ svclt 0x0000bafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vmlal.u , d17, d2[2] │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ ldmdbcs r0, {r0, r4, r9, sl, lr} │ │ │ │ andscc sp, r0, r1, lsl r1 │ │ │ │ stmdble r7, {r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f2a18 │ │ │ │ svclt 0x00380100 │ │ │ │ - bcc 0x4a539c │ │ │ │ - svclt 0x0072f23d │ │ │ │ + bcc 0x4a5364 │ │ │ │ + svclt 0x006ef23d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ + movvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvneq pc, r5, asr #4 │ │ │ │ + asrseq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andne pc, r8, r5, asr #4 │ │ │ │ + sbcseq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1d5222c │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fc4c │ │ │ │ + b 0x146fc14 │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c80c │ │ │ │ + b 0x148c7d4 │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d8ff8 │ │ │ │ + beq 0x4d8fc0 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740bec │ │ │ │ + bmi 0x740bb4 │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143945,44 +143931,44 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0xfe959476 │ │ │ │ + blx 0xfe85943e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, ror #29 │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fd24 │ │ │ │ + b 0x146fcec │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c8e4 │ │ │ │ + b 0x148c8ac │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d90d0 │ │ │ │ + beq 0x4d9098 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740cc4 │ │ │ │ + bmi 0x740c8c │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143999,65 +143985,65 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0xe5954e │ │ │ │ + blx 0xd59516 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, ror #29 │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125548 │ │ │ │ + bcs 0x125510 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e564 │ │ │ │ + b 0x146e52c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ cdp2 0, 3, cr15, cr2, cr1, {6} │ │ │ │ - blle 0xffe6e2a0 │ │ │ │ + blle 0xffe6e268 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd2617c │ │ │ │ + bne 0xd26144 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1255b8 │ │ │ │ + bcs 0x125580 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e5d4 │ │ │ │ + b 0x146e59c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ @ instruction: 0xf93af0c2 │ │ │ │ - blle 0xffe6e310 │ │ │ │ + blle 0xffe6e2d8 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd261ec │ │ │ │ + bne 0xd261b4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -144077,49 +144063,49 @@ │ │ │ │ ldcllt 0, cr6, [r0], #268 @ 0x10c │ │ │ │ svclt 0x0000e664 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, ip, lsl #12 │ │ │ │ - blmi 0x92e6c0 │ │ │ │ + blmi 0x92e688 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib r2, {r0, r1, r2, r5, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r1, r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs r5, {r2, r8, r9, sp}^ │ │ │ │ strvs lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf85c6802 │ │ │ │ ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - bl 0x16e660 │ │ │ │ - b 0xfe1b765c │ │ │ │ - b 0x11d6b0 │ │ │ │ - b 0x145d6b0 │ │ │ │ - b 0xfe11dd74 │ │ │ │ + bl 0x16e628 │ │ │ │ + b 0xfe1b7624 │ │ │ │ + b 0x11d678 │ │ │ │ + b 0x145d678 │ │ │ │ + b 0xfe11dd3c │ │ │ │ strbmi r0, [r5], -r4, lsl #4 │ │ │ │ ldrtmi r4, [sl], #-1098 @ 0xfffffbb6 │ │ │ │ andle r4, r2, r7, lsr #12 │ │ │ │ @ instruction: 0x461e4634 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, ip, sp}^ │ │ │ │ ldmib sp, {fp, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x225acc │ │ │ │ - blls 0x2f6f38 │ │ │ │ + blmi 0x225a94 │ │ │ │ + blls 0x2f6f00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xe61543f0 │ │ │ │ - blx 0x165970c │ │ │ │ + blx 0x15596d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r2, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144129,37 +144115,37 @@ │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf10d680f │ │ │ │ stmdavs r4, {r4, r9, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ stmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blls 0x1db0a4 │ │ │ │ + blls 0x1db06c │ │ │ │ andeq lr, r4, #548864 @ 0x86000 │ │ │ │ - b 0x146d0dc │ │ │ │ + b 0x146d0a4 │ │ │ │ strbmi r0, [sl], #-436 @ 0xfffffe4c │ │ │ │ - bl 0x12e8cc │ │ │ │ + bl 0x12e894 │ │ │ │ strbmi r6, [r6, #764] @ 0x2fc │ │ │ │ @ instruction: 0x0c07eb02 │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip}^ │ │ │ │ ldmib sp, {sl, lr, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e368 │ │ │ │ - bls 0x2f6fb0 │ │ │ │ + bmi 0x26e330 │ │ │ │ + bls 0x2f6f78 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s8 q7, q3, q13 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r4, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144171,91 +144157,91 @@ │ │ │ │ stmdavs r4, {r4, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10d6802 │ │ │ │ @ instruction: 0xf85c0820 │ │ │ │ ldrmi r1, [r6], r4, lsl #22 │ │ │ │ stmdbeq r5, {r2, r9, fp, sp, lr, pc} │ │ │ │ - bl 0xee6e4 │ │ │ │ - b 0x11b57a0 │ │ │ │ - b 0x11d7f0 │ │ │ │ - b 0x111d7f8 │ │ │ │ - b 0x145d808 │ │ │ │ + bl 0xee6ac │ │ │ │ + b 0x11b5768 │ │ │ │ + b 0x11d7b8 │ │ │ │ + b 0x111d7c0 │ │ │ │ + b 0x145d7d0 │ │ │ │ strmi r0, [sl], #-2484 @ 0xfffff64c │ │ │ │ ldrtmi r4, [sl], #-1652 @ 0xfffff98c │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strbmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ ldmib sp, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e410 │ │ │ │ - bls 0x2f7058 │ │ │ │ + bmi 0x26e3d8 │ │ │ │ + bls 0x2f7020 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqrshl.s8 q7, q9, q5 │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ + svclt 0x0000f9af │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf4238 │ │ │ │ + bl 0xfebf4200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ - blmi 0x526044 │ │ │ │ + blmi 0x52600c │ │ │ │ stmdavs ip, {r0, sl, ip, pc} │ │ │ │ - bmi 0x4ae890 │ │ │ │ + bmi 0x4ae858 │ │ │ │ ldrteq lr, [r4], #2639 @ 0xa4f │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldc 4, cr9, [sp] │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d7, [pc] @ 0x9d064 │ │ │ │ + vldr d7, [pc] @ 0x9d02c │ │ │ │ vstr d7, [r0, #32] │ │ │ │ ldmdavs sl, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vrshl.s8 q7, q3, q5 │ │ │ │ - svclt 0x0000f987 │ │ │ │ + svclt 0x0000f983 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4298 │ │ │ │ + bl 0xfebf4260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ addlt r4, r7, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdavs r2, {r8, r9} │ │ │ │ ldmib r4, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ subsmi r5, r3, r2, lsl #8 │ │ │ │ - b 0x14771c4 │ │ │ │ + b 0x147718c │ │ │ │ movwls r7, #1011 @ 0x3f3 │ │ │ │ stmvs r2, {r0, r2, r4, r6, lr} │ │ │ │ stmiavs r2, {r2, r4, r6, lr}^ │ │ │ │ ldrbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ subsmi r9, r3, r1, lsl #10 │ │ │ │ ldrbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14820e0 │ │ │ │ + b 0x14820a8 │ │ │ │ movwls r7, #13299 @ 0x33f3 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r3, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ vrshl.s8 d14, d4, d10 │ │ │ │ - svclt 0x0000f945 │ │ │ │ + svclt 0x0000f941 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsr ip │ │ │ │ @ instruction: 0xf8d14699 │ │ │ │ @@ -144263,28 +144249,28 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ @ instruction: 0xf10d0400 │ │ │ │ ldmib r2, {r3, r4, r9, sl, fp}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r3, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs ip, {r1, r2, r8, r9, sp} │ │ │ │ - bleq 0xad957c │ │ │ │ + bleq 0xad9544 │ │ │ │ andvc lr, r1, #3424256 @ 0x344000 │ │ │ │ ldm r0, {r0, ip, pc} │ │ │ │ - b 0xfe1212dc │ │ │ │ - b 0x145dd74 │ │ │ │ + b 0xfe1212a4 │ │ │ │ + b 0x145dd3c │ │ │ │ strdmi r2, [r3], -r4 @ │ │ │ │ adcsne lr, r4, r0, lsl #21 │ │ │ │ - b 0xfe0ad2b0 │ │ │ │ + b 0xfe0ad278 │ │ │ │ ldrmi r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - blcc 0x1db2e4 │ │ │ │ - b 0x146e1d0 │ │ │ │ + blcc 0x1db2ac │ │ │ │ + b 0x146e198 │ │ │ │ strbmi r0, [r0], #-945 @ 0xfffffc4f │ │ │ │ - b 0x11eebb8 │ │ │ │ - bl 0x9d980 │ │ │ │ + b 0x11eeb80 │ │ │ │ + bl 0x9d948 │ │ │ │ eorsmi r0, r2, ip, lsl #20 │ │ │ │ @ instruction: 0x0c01ea05 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ cmncc r1, #536576 @ 0x83000 │ │ │ │ @ instruction: 0x53b1ea83 │ │ │ │ ldrmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ ldrbmi r4, [lr, #1716] @ 0x6b4 │ │ │ │ @@ -144294,29 +144280,29 @@ │ │ │ │ @ instruction: 0xe7d44654 │ │ │ │ stmib sp, {r0, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, lr}^ │ │ │ │ ldmib sp, {r1, r8, ip, sp}^ │ │ │ │ stmib r0, {r2, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ - blmi 0x265dc4 │ │ │ │ - blls 0x377230 │ │ │ │ + blmi 0x265d8c │ │ │ │ + blls 0x3771f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, sp, r9, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqshl.s8 d14, d8, d26 │ │ │ │ - svclt 0x0000f8d9 │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, ip, lsl #12 │ │ │ │ - blmi 0xaaea60 │ │ │ │ + blmi 0xaaea28 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -144324,15 +144310,15 @@ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ ldmib r0, {r2, r4, r5, r6, r7, r9, sl, lr}^ │ │ │ │ stmvs r5, {r9, sl, lr} │ │ │ │ ldmib r2, {r0, r1, r2, r6, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85c2308 │ │ │ │ - b 0xfe20464c │ │ │ │ + b 0xfe204614 │ │ │ │ @ instruction: 0xf85e0206 │ │ │ │ eormi r3, r2, r4, lsl #22 │ │ │ │ strbmi r4, [r0, #106]! @ 0x6a │ │ │ │ ldrmi r4, [sl], #-1099 @ 0xfffffbb5 │ │ │ │ @ instruction: 0x13b4ea4f │ │ │ │ mvnscs lr, #536576 @ 0x83000 │ │ │ │ cmnvs r4, #536576 @ 0x83000 │ │ │ │ @@ -144348,139 +144334,139 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqshl.s8 d14, d26, d10 │ │ │ │ - svclt 0x0000f87b │ │ │ │ + svclt 0x0000f877 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf44a8 │ │ │ │ + bl 0xfebf4470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs pc, {r4, r6, r7, r8, r9, sl, fp} @ │ │ │ │ stcmi 0, cr11, [r0], #-540 @ 0xfffffde4 │ │ │ │ ldrdvs lr, [r1, -r0] │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtne lr, [r7], #2639 @ 0xa4f │ │ │ │ - b 0xfe1b75dc │ │ │ │ - blmi 0x72e5a8 │ │ │ │ + b 0xfe1b75a4 │ │ │ │ + blmi 0x72e570 │ │ │ │ ldrbeq lr, [r7], #2692 @ 0xa84 │ │ │ │ strtmi r6, [ip], #-2055 @ 0xfffff7f9 │ │ │ │ - b 0x14822e4 │ │ │ │ - b 0xfe1ae5b4 │ │ │ │ - b 0xfe1a26b8 │ │ │ │ + b 0x14822ac │ │ │ │ + b 0xfe1ae57c │ │ │ │ + b 0xfe1a2680 │ │ │ │ ldrtmi r0, [ip], #-1238 @ 0xfffffb2a │ │ │ │ - b 0x14822e8 │ │ │ │ - b 0xfe1ae5b0 │ │ │ │ - b 0xfe1a26b4 │ │ │ │ + b 0x14822b0 │ │ │ │ + b 0xfe1ae578 │ │ │ │ + b 0xfe1a267c │ │ │ │ ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ - b 0x14822fc │ │ │ │ - b 0xfe1ae5d0 │ │ │ │ - b 0xfe1a26d4 │ │ │ │ + b 0x14822c4 │ │ │ │ + b 0xfe1ae598 │ │ │ │ + b 0xfe1a269c │ │ │ │ strmi r0, [ip], #-1237 @ 0xfffffb2b │ │ │ │ ldmib sp, {r1, sl, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ ldmdavs r9, {r8, sl, lr} │ │ │ │ subsmi r9, r9, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi sp, [r1], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vqdmulh.s , q13, │ │ │ │ - svclt 0x0000f82f │ │ │ │ + svclt 0x0000f82b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4540 │ │ │ │ + bl 0xfebf4508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd0 │ │ │ │ addlt r4, r7, r5, lsr #18 │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x2c01e9d4 │ │ │ │ stmdavs r4, {r0, r2, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdavs r4, {r1, r5, sl, lr}^ │ │ │ │ - b 0x146e5fc │ │ │ │ - b 0xfe1ae74c │ │ │ │ - b 0xfe1ae550 │ │ │ │ + b 0x146e5c4 │ │ │ │ + b 0xfe1ae714 │ │ │ │ + b 0xfe1ae518 │ │ │ │ ldrmi r2, [r4], #-1175 @ 0xfffffb69 │ │ │ │ rscsmi lr, r6, #323584 @ 0x4f000 │ │ │ │ rsbsmi lr, r6, #532480 @ 0x82000 │ │ │ │ - b 0xfe142384 │ │ │ │ + b 0xfe14234c │ │ │ │ stmvs r6, {r1, r2, r4, r7, r9, sp} │ │ │ │ - b 0x146e514 │ │ │ │ - b 0xfe3b0760 │ │ │ │ + b 0x146e4dc │ │ │ │ + b 0xfe3b0728 │ │ │ │ ldrtmi r4, [r5], #-3188 @ 0xfffff38c │ │ │ │ ldrcs lr, [r4], #2700 @ 0xa8c │ │ │ │ strtmi r6, [ip], #-2246 @ 0xfffff73a │ │ │ │ - b 0x14823a8 │ │ │ │ + b 0x1482370 │ │ │ │ andls r4, r1, #1912602624 @ 0x72000000 │ │ │ │ ldrbtmi lr, [r2], #2692 @ 0xa84 │ │ │ │ - b 0xfe1ae478 │ │ │ │ + b 0xfe1ae440 │ │ │ │ ldrmi r2, [sl], #-658 @ 0xfffffd6e │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x265fc4 │ │ │ │ - blls 0x1f7430 │ │ │ │ + blmi 0x265f8c │ │ │ │ + blls 0x1f73f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vpadd.i8 d11, d25, d9 │ │ │ │ - svclt 0x0000ffd9 │ │ │ │ + svclt 0x0000ffd5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strvs lr, [r2], #-2514 @ 0xfffff62e │ │ │ │ - bvc 0x117b64 │ │ │ │ + bvc 0x117b2c │ │ │ │ vfnmacc.f32 s28, s12, s30 │ │ │ │ - b 0x11606c8 │ │ │ │ - b 0x142a210 │ │ │ │ + b 0x1160690 │ │ │ │ + b 0x142a1d8 │ │ │ │ @ instruction: 0xf8dc4e84 │ │ │ │ - b 0xfe43d408 │ │ │ │ + b 0xfe43d3d0 │ │ │ │ @ instruction: 0xf8dc0e03 │ │ │ │ - bleq 0xfe981440 │ │ │ │ + bleq 0xfe981408 │ │ │ │ vldmiami r4, {s28-s106} │ │ │ │ orrmi lr, r6, #274432 @ 0x43000 │ │ │ │ vstmiacc r6, {s28-s103} │ │ │ │ - bleq 0x3d7e2c │ │ │ │ + bleq 0x3d7df4 │ │ │ │ vstmiapl r6, {s29-s107} │ │ │ │ mrrccs 10, 4, lr, r4, cr12 │ │ │ │ - b 0xfe437638 │ │ │ │ - b 0x1460c60 │ │ │ │ - b 0x13b4744 │ │ │ │ - bl 0x828590 │ │ │ │ - b 0xfe360c48 │ │ │ │ - b 0xfe29e070 │ │ │ │ - b 0x3a046c │ │ │ │ - b 0xfe3a0460 │ │ │ │ - b 0xfe220474 │ │ │ │ + b 0xfe437600 │ │ │ │ + b 0x1460c28 │ │ │ │ + b 0x13b470c │ │ │ │ + bl 0x828558 │ │ │ │ + b 0xfe360c10 │ │ │ │ + b 0xfe29e038 │ │ │ │ + b 0x3a0434 │ │ │ │ + b 0xfe3a0428 │ │ │ │ + b 0xfe22043c │ │ │ │ stmiavs r6, {r3, r9, fp}^ │ │ │ │ movweq lr, #27459 @ 0x6b43 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ vmlaeq.f32 s28, s19, s14 │ │ │ │ vmlaeq.f32 s28, s8, s28 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ vmlaeq.f32 s28, s19, s28 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ and lr, r0, #3440640 @ 0x348000 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bl 0x7b5784 │ │ │ │ - bl 0x11604b4 │ │ │ │ - b 0x31e088 │ │ │ │ + bl 0x7b574c │ │ │ │ + bl 0x116047c │ │ │ │ + b 0x31e050 │ │ │ │ andsmi r0, ip, ip, lsl #28 │ │ │ │ addscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x146d67c │ │ │ │ + b 0x146d644 │ │ │ │ stmdavs r7, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strcc lr, [r3], r6, asr #20 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ vmoveq.32 d7[0], lr │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ ldrmi lr, [r3, pc, asr #20] │ │ │ │ @@ -144490,67 +144476,67 @@ │ │ │ │ streq lr, [r7], -r6, lsl #21 │ │ │ │ strbpl lr, [ip, pc, asr #20] │ │ │ │ ldrbcs lr, [r3, -r7, asr #20] │ │ │ │ bicpl lr, r3, #323584 @ 0x4f000 │ │ │ │ cmpcs ip, #274432 @ 0x43000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ - bl 0x11b75ec │ │ │ │ - bl 0x51e4f0 │ │ │ │ - bl 0x119dd14 │ │ │ │ + bl 0x11b75b4 │ │ │ │ + bl 0x51e4b8 │ │ │ │ + bl 0x119dcdc │ │ │ │ stmib r0, {r0, r1, sl}^ │ │ │ │ pop {sl, sp} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bb11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strpl lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ ldmdavc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x115f3b0 │ │ │ │ - b 0x129e358 │ │ │ │ - b 0xfe2a351c │ │ │ │ + b 0x115f378 │ │ │ │ + b 0x129e320 │ │ │ │ + b 0xfe2a34e4 │ │ │ │ streq r0, [r2, r3, lsl #16]! │ │ │ │ - b 0x11211a0 │ │ │ │ - b 0x115df6c │ │ │ │ + b 0x1121168 │ │ │ │ + b 0x115df34 │ │ │ │ subsmi r1, r3, r5, lsl #6 │ │ │ │ - b 0x111eec8 │ │ │ │ - b 0xfe2a2074 │ │ │ │ + b 0x111ee90 │ │ │ │ + b 0xfe2a203c │ │ │ │ stmvs r2, {r1, fp} │ │ │ │ @ instruction: 0x9c00e9dc │ │ │ │ stmdaeq r2, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r4, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r5, #270336 @ 0x42000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andeq lr, r7, #299008 @ 0x49000 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ stmdbeq r7, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r9, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1177858 │ │ │ │ - b 0x139e15c │ │ │ │ + bl 0x1177820 │ │ │ │ + b 0x139e124 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ stmdaeq r8, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea42 │ │ │ │ movweq lr, #52035 @ 0xcb43 │ │ │ │ @ instruction: 0x0c08ea05 │ │ │ │ - bvc 0x6d7eac │ │ │ │ + bvc 0x6d7e74 │ │ │ │ addvc lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq lr, r3, #270336 @ 0x42000 │ │ │ │ - bne 0x197ea4 │ │ │ │ - beq 0x157fa8 │ │ │ │ + bne 0x197e6c │ │ │ │ + beq 0x157f70 │ │ │ │ ldmdbvc r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x12df3f0 │ │ │ │ - b 0x11239ac │ │ │ │ + b 0x12df3b8 │ │ │ │ + b 0x1123974 │ │ │ │ smullvs r0, r3, r8, r2 │ │ │ │ stmdbeq r2, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r8, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r3, #270336 @ 0x42000 │ │ │ │ andhi pc, r8, r0, asr #17 │ │ │ │ - beq 0x157fcc │ │ │ │ + beq 0x157f94 │ │ │ │ andeq lr, r8, #282624 @ 0x45000 │ │ │ │ eorsmi r0, sl, sp, asr r6 │ │ │ │ ldrbne lr, [r8, #2629] @ 0xa45 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdbeq r5, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, #-2628] @ 0xfffff5bc │ │ │ │ eormi r4, r3, r5, lsr r0 │ │ │ │ @@ -144564,48 +144550,48 @@ │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000ba95 │ │ │ │ push {r0, r1, r3, r9, sl, lr} │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, lr} │ │ │ │ stmdavs r2, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x5700e9d3 │ │ │ │ vnmlaeq.f32 s29, s12, s30 │ │ │ │ - b 0x1477908 │ │ │ │ - b 0x13a8658 │ │ │ │ - b 0x1438610 │ │ │ │ - b 0xfe43d114 │ │ │ │ - b 0x1460e3c │ │ │ │ - b 0x146765c │ │ │ │ - b 0x12a0760 │ │ │ │ - b 0x13b7630 │ │ │ │ - b 0xfe3bc934 │ │ │ │ - b 0x1460640 │ │ │ │ - b 0x12a397c │ │ │ │ - b 0xfe3b7734 │ │ │ │ - b 0xfe424978 │ │ │ │ - bl 0x820e50 │ │ │ │ + b 0x14778d0 │ │ │ │ + b 0x13a8620 │ │ │ │ + b 0x14385d8 │ │ │ │ + b 0xfe43d0dc │ │ │ │ + b 0x1460e04 │ │ │ │ + b 0x1467624 │ │ │ │ + b 0x12a0728 │ │ │ │ + b 0x13b75f8 │ │ │ │ + b 0xfe3bc8fc │ │ │ │ + b 0x1460608 │ │ │ │ + b 0x12a3944 │ │ │ │ + b 0xfe3b76fc │ │ │ │ + b 0xfe424940 │ │ │ │ + bl 0x820e18 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ - bl 0x1137740 │ │ │ │ - b 0x145de6c │ │ │ │ + bl 0x1137708 │ │ │ │ + b 0x145de34 │ │ │ │ subvs r0, r2, r5, asr ip │ │ │ │ - b 0x111feec │ │ │ │ - b 0x13b5e64 │ │ │ │ - b 0xfe13c968 │ │ │ │ - b 0x1460e80 │ │ │ │ + b 0x111feb4 │ │ │ │ + b 0x13b5e2c │ │ │ │ + b 0xfe13c930 │ │ │ │ + b 0x1460e48 │ │ │ │ ldmdaeq sl!, {r0, r1, r2, r4, sl, fp, sp}^ │ │ │ │ @ instruction: 0x6c05ea4c │ │ │ │ sbcvc lr, r5, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ - b 0x111fe0c │ │ │ │ - b 0xfe3b5f84 │ │ │ │ - b 0xfe4249c8 │ │ │ │ + b 0x111fdd4 │ │ │ │ + b 0xfe3b5f4c │ │ │ │ + b 0xfe424990 │ │ │ │ ldmibne r2, {r1, r9} │ │ │ │ - bl 0x117587c │ │ │ │ + bl 0x1175844 │ │ │ │ sbcvs r0, r3, ip, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x125b67c │ │ │ │ + blt 0x125b644 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ str lr, [r0], #-2517 @ 0xfffff62b │ │ │ │ stmdaeq r6, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi lr, [lr, pc, asr #20] │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ @@ -144615,67 +144601,67 @@ │ │ │ │ strbeq lr, [r4], pc, asr #20 │ │ │ │ bicsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ ldrbvc lr, [lr], -r6, asr #20 │ │ │ │ movtcc lr, #59971 @ 0xea43 │ │ │ │ vfnmane.f32 s28, s28, s30 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ @ instruction: 0x6e84ea4e │ │ │ │ - b 0xfe1777e0 │ │ │ │ + b 0xfe1777a8 │ │ │ │ ldmdavs r4, {r2, r4, r7, r8, r9, ip}^ │ │ │ │ streq lr, [lr, -r7, lsl #21] │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ smladeq r8, r7, fp, lr │ │ │ │ movweq lr, #19267 @ 0x4b43 │ │ │ │ movwvc lr, #2496 @ 0x9c0 │ │ │ │ ldmib r5, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ ldmvs r5, {r1, r9, sl, lr} │ │ │ │ ldmvs r3, {r0, r2, r3, r5, r6, r7, fp, ip}^ │ │ │ │ - bl 0x11779f8 │ │ │ │ + bl 0x11779c0 │ │ │ │ rsceq r0, r2, r2, lsl #28 │ │ │ │ - b 0x1120a84 │ │ │ │ - b 0x117a054 │ │ │ │ - b 0xfe12a418 │ │ │ │ + b 0x1120a4c │ │ │ │ + b 0x117a01c │ │ │ │ + b 0xfe12a3e0 │ │ │ │ rscseq r0, r3, r3, lsl #14 │ │ │ │ - b 0x1160ad0 │ │ │ │ - b 0x113a45c │ │ │ │ + b 0x1160a98 │ │ │ │ + b 0x113a424 │ │ │ │ subsmi r3, r3, r4, asr #4 │ │ │ │ - b 0x111fd9c │ │ │ │ - b 0xfe176130 │ │ │ │ + b 0x111fd64 │ │ │ │ + b 0xfe1760f8 │ │ │ │ @ instruction: 0x407a1396 │ │ │ │ addvs r1, r2, r2, asr r9 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ pop {r0, r1, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ svclt 0x0000b9ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4938 │ │ │ │ + bl 0xfebf4900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ - blmi 0xa6efa8 │ │ │ │ + blmi 0xa6ef70 │ │ │ │ ldmdavs r5, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavs r6!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ cmnmi r5, #536576 @ 0x83000 │ │ │ │ - b 0xfe177770 │ │ │ │ + b 0xfe177738 │ │ │ │ ldmib r4, {r0, r2, r9, sl, fp}^ │ │ │ │ ldmvs r4, {r0, r8, r9, ip, lr} │ │ │ │ - b 0xfe1f7ab0 │ │ │ │ - b 0x146ed3c │ │ │ │ - b 0xfe16e968 │ │ │ │ - b 0xfe1ae53c │ │ │ │ + b 0xfe1f7a78 │ │ │ │ + b 0x146ed04 │ │ │ │ + b 0xfe16e930 │ │ │ │ + b 0xfe1ae504 │ │ │ │ stmiavs r2, {r1, r2, r3, r4, r5, r6, sl, sp}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ rsbsmi r9, r2, r0, lsl #8 │ │ │ │ rsbsmi lr, r4, #532480 @ 0x82000 │ │ │ │ - b 0xfe1f7898 │ │ │ │ + b 0xfe1f7860 │ │ │ │ stmvs r4, {r2, r9, sl, fp} │ │ │ │ - b 0x146d91c │ │ │ │ - b 0xfe1ae98c │ │ │ │ - b 0xfe1a6990 │ │ │ │ + b 0x146d8e4 │ │ │ │ + b 0xfe1ae954 │ │ │ │ + b 0xfe1a6958 │ │ │ │ strls r0, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ ldrbtcs lr, [r3], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r3], #-2692 @ 0xfffff57c │ │ │ │ strls r4, [r2], #-92 @ 0xffffffa4 │ │ │ │ ldrbtcs lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r2], #-2692 @ 0xfffff57c │ │ │ │ andls r4, r3, #98 @ 0x62 │ │ │ │ @@ -144685,159 +144671,159 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 2, cr15, [r8, #36] @ 0x24 │ │ │ │ + ldc2l 2, cr15, [r4, #36] @ 0x24 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf49ec │ │ │ │ + bl 0xfebf49b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0fd8 │ │ │ │ addlt r4, r6, sp, lsl r9 │ │ │ │ stmdavs r9, {r1, r2, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [r9], -r0, lsl #2 │ │ │ │ stmiavs ip!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ vaddvs.f32 s29, s13, s6 │ │ │ │ - b 0xfe1b7b5c │ │ │ │ + b 0xfe1b7b24 │ │ │ │ stmiavs r3, {r0, r1, r4, r5, r6, sl, sp, lr}^ │ │ │ │ - b 0xfe1ad988 │ │ │ │ - b 0xfe1aea14 │ │ │ │ - b 0xfe19eb18 │ │ │ │ + b 0xfe1ad950 │ │ │ │ + b 0xfe1ae9dc │ │ │ │ + b 0xfe19eae0 │ │ │ │ strls r6, [r3], #-1214 @ 0xfffffb42 │ │ │ │ strcc lr, [r1], #-2517 @ 0xfffff62b │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, fp, sp, lr}^ │ │ │ │ ldrbtvs lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ cmnvs r2, #536576 @ 0x83000 │ │ │ │ - b 0xfe437840 │ │ │ │ + b 0xfe437808 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ rsbmi r6, r2, r2, lsl #17 │ │ │ │ stmdavs r2, {r1, r9, ip, pc}^ │ │ │ │ subvs r4, r2, sl, asr r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldc2 2, cr15, [r2, #36] @ 0x24 │ │ │ │ + stc2 2, cr15, [lr, #36] @ 0x24 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4a78 │ │ │ │ + bl 0xfebf4a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], r0, asr #31 │ │ │ │ - bmi 0xa09ab0 │ │ │ │ + bmi 0xa09a78 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blvc 0x158f10 │ │ │ │ + blvc 0x158ed8 │ │ │ │ ldmib r0, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ stc 4, cr1, [sp, #8] │ │ │ │ vldr d7, [lr, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ eorle r7, r8, #4, 22 @ 0x1000 │ │ │ │ strls r1, [r2], #-669 @ 0xfffffd63 │ │ │ │ eorspl lr, r4, #532480 @ 0x82000 │ │ │ │ - bl 0x3ed9e8 │ │ │ │ + bl 0x3ed9b0 │ │ │ │ rsbsmi r0, ip, r5, lsl #11 │ │ │ │ mvnspl lr, pc, asr #20 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ - bl 0x1f7d7c │ │ │ │ + bl 0x1f7d44 │ │ │ │ ldrbtmi r0, [r4], #-3590 @ 0xfffff1fa │ │ │ │ andls r4, r3, #570425344 @ 0x22000000 │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vmla.i8 d11, d9, d9 │ │ │ │ - vadd.f32 , , │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vadd.f32 , , │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ - blmi 0x15d9c8 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ + blmi 0x15d990 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - stc2l 1, cr15, [lr, #-848] @ 0xfffffcb0 │ │ │ │ + ldc2l 1, cr15, [r2, #-848] @ 0xfffffcb0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r0, asr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4b28 │ │ │ │ + bl 0xfebf4af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158f7c │ │ │ │ + blvc 0x158f44 │ │ │ │ @ instruction: 0xf5b34c25 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258f7c │ │ │ │ - blvc 0xd8f94 │ │ │ │ + blvc 0x258f44 │ │ │ │ + blvc 0xd8f5c │ │ │ │ ldrdvc lr, [r0, -r0] │ │ │ │ strpl lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8f8c │ │ │ │ - b 0x1492208 │ │ │ │ + blvc 0x1d8f54 │ │ │ │ + b 0x14921d0 │ │ │ │ strls r2, [r2], #-3747 @ 0xfffff15d │ │ │ │ - bl 0x401d64 │ │ │ │ - b 0xfe21e3a0 │ │ │ │ + bl 0x401d2c │ │ │ │ + b 0xfe21e368 │ │ │ │ ldmdbvs r2, {r2, r4, r5, r9, sl, fp, ip, lr} │ │ │ │ ldrmi r4, [r6], #1082 @ 0x43a │ │ │ │ andeq lr, r5, #68, 20 @ 0x44000 │ │ │ │ eormi r4, ip, sl │ │ │ │ - b 0x146e604 │ │ │ │ + b 0x146e5cc │ │ │ │ ldrbtmi r5, [r2], #-1525 @ 0xfffffa0b │ │ │ │ strls r9, [r1, #-515] @ 0xfffffdfd │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i8 d11, d25, d31 │ │ │ │ - sha1c.32 , , │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + sha1c.32 , , │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ - blmi 0x15da7c │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ + blmi 0x15da44 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r4], #848 @ 0x350 │ │ │ │ + ldc2l 1, cr15, [r8], #848 @ 0x350 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r0, asr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4bdc │ │ │ │ + bl 0xfebf4ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x159030 │ │ │ │ + blvc 0x158ff8 │ │ │ │ @ instruction: 0xf5b34c26 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x259030 │ │ │ │ - blvc 0xd9048 │ │ │ │ + blvc 0x258ff8 │ │ │ │ + blvc 0xd9010 │ │ │ │ @ instruction: 0x5700e9d0 │ │ │ │ strne lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d9040 │ │ │ │ - b 0x14922c4 │ │ │ │ - b 0xfe1a94a0 │ │ │ │ + blvc 0x1d9008 │ │ │ │ + b 0x149228c │ │ │ │ + b 0xfe1a9468 │ │ │ │ strls r0, [r2], #-513 @ 0xfffffdff │ │ │ │ - bl 0x3edc04 │ │ │ │ - b 0x1461458 │ │ │ │ + bl 0x3edbcc │ │ │ │ + b 0x1461420 │ │ │ │ tstls r1, r1, ror r1 │ │ │ │ @ instruction: 0xf8de9700 │ │ │ │ ldrtmi r4, [r4], #-16 │ │ │ │ strtmi r4, [r2], #-1068 @ 0xfffffbd4 │ │ │ │ mvnscc lr, pc, asr #20 │ │ │ │ mvnspl lr, r1, lsl #21 │ │ │ │ andls r4, r3, #74 @ 0x4a │ │ │ │ @@ -144848,122 +144834,122 @@ │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vtst.8 , , │ │ │ │ - vfma.f32 d31, d21, d3 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + @ instruction: 0xf245fc8f │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ - blmi 0x15db34 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ + blmi 0x15dafc │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - ldc2 1, cr15, [r8], {212} @ 0xd4 │ │ │ │ + ldc2 1, cr15, [ip], {212} @ 0xd4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r0, asr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4c94 │ │ │ │ + bl 0xfebf4c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x1590e8 │ │ │ │ + blvc 0x1590b0 │ │ │ │ @ instruction: 0xf5b34c27 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x2590e8 │ │ │ │ - blvc 0xd9100 │ │ │ │ + blvc 0x2590b0 │ │ │ │ + blvc 0xd90c8 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ strne lr, [r2, #-2512] @ 0xfffff630 │ │ │ │ - blvc 0x1d90f8 │ │ │ │ - b 0x1492380 │ │ │ │ + blvc 0x1d90c0 │ │ │ │ + b 0x1492348 │ │ │ │ strls r2, [r2, #-3747] @ 0xfffff15d │ │ │ │ - bl 0x402ad0 │ │ │ │ + bl 0x402a98 │ │ │ │ ldmdbvs r2, {r1, r2, r3, r7, r9} │ │ │ │ vmlaeq.f64 d14, d7, d2 │ │ │ │ andeq lr, r4, #528384 @ 0x81000 │ │ │ │ ldrtmi r4, [r6], #42 @ 0x2a │ │ │ │ - b 0x146dc6c │ │ │ │ + b 0x146dc34 │ │ │ │ ldrbtmi r3, [r2], #-369 @ 0xfffffe8f │ │ │ │ - b 0x1481ef0 │ │ │ │ - b 0xfe0ea2b8 │ │ │ │ + b 0x1481eb8 │ │ │ │ + b 0xfe0ea280 │ │ │ │ strdmi r5, [sl], #-18 @ 0xffffffee │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x42ef08 │ │ │ │ - bls 0x2f7b50 │ │ │ │ + bmi 0x42eed0 │ │ │ │ + bls 0x2f7b18 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - ldc2 2, cr15, [r6], #-36 @ 0xffffffdc │ │ │ │ - mvneq pc, r5, asr #4 │ │ │ │ + ldc2 2, cr15, [r2], #-36 @ 0xffffffdc │ │ │ │ + asrseq pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r8, r5, asr #4 │ │ │ │ + rsceq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d42229 │ │ │ │ - svclt 0x0000fc3b │ │ │ │ + svclt 0x0000fc3f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r0, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #48127 @ 0x0000bbff │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ sbcslt fp, fp, #143 @ 0x8f │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-259 @ 0xfffffefd │ │ │ │ - bvc 0xffedb4b4 │ │ │ │ - bvc 0x9b6b8 │ │ │ │ - b 0x146f38c │ │ │ │ + bvc 0xffedb47c │ │ │ │ + bvc 0x9b680 │ │ │ │ + b 0x146f354 │ │ │ │ svclt 0x001504c4 │ │ │ │ strtmi r0, [r3], r8, ror #1 │ │ │ │ strtmi r4, [r0], -r3, lsl #13 │ │ │ │ - cdpeq 6, 5, cr15, cr4, cr12, {2} │ │ │ │ + cdpeq 6, 1, cr15, cr12, cr12, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ andlt lr, r1, sp, asr #19 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ - beq 0x198a48 │ │ │ │ + beq 0x198a10 │ │ │ │ stmdbeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r1, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ strls r4, [r3], #-1691 @ 0xfffff965 │ │ │ │ - blvc 0x159210 │ │ │ │ + blvc 0x1591d8 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blvc 0x2591f8 │ │ │ │ - blvc 0x15902c │ │ │ │ - blvc 0x1d9200 │ │ │ │ - blvc 0x159228 │ │ │ │ - blvc 0x359208 │ │ │ │ - blvc 0x159038 │ │ │ │ - blvc 0x2d9210 │ │ │ │ + blvc 0x2591c0 │ │ │ │ + blvc 0x158ff4 │ │ │ │ + blvc 0x1d91c8 │ │ │ │ + blvc 0x1591f0 │ │ │ │ + blvc 0x3591d0 │ │ │ │ + blvc 0x159000 │ │ │ │ + blvc 0x2d91d8 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e8000 │ │ │ │ - bl 0x3de5fc │ │ │ │ + bl 0x3e7fc8 │ │ │ │ + bl 0x3de5c4 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe178068 │ │ │ │ + b 0xfe178030 │ │ │ │ @ instruction: 0xf0010302 │ │ │ │ - bl 0x3de410 │ │ │ │ + bl 0x3de3d8 │ │ │ │ ldmdbvs r2, {r1, r7, r9} │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - blcc 0x1dbd80 │ │ │ │ + blcc 0x1dbd48 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - b 0x1477ca4 │ │ │ │ + b 0x1477c6c │ │ │ │ @ instruction: 0xf81e6012 │ │ │ │ sbcslt r8, r0, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r8, r0, asr #20 │ │ │ │ stmdacs r7, {r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andmi pc, r7, #134217731 @ 0x8000003 │ │ │ │ andhi pc, r8, lr, lsl r8 @ │ │ │ │ @@ -144971,24 +144957,24 @@ │ │ │ │ stmdacs r8, {r6, r9, fp, sp, lr, pc} │ │ │ │ andmi lr, r2, #72, 20 @ 0x48000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ @ instruction: 0x73b2ea83 │ │ │ │ @ instruction: 0x53b2ea83 │ │ │ │ @ instruction: 0x33b2ea83 │ │ │ │ teqcs r2, #536576 @ 0x83000 │ │ │ │ - blcc 0x1dbd68 │ │ │ │ + blcc 0x1dbd30 │ │ │ │ ldc 1, cr13, [sp, #768] @ 0x300 │ │ │ │ strtmi r6, [fp], -r4, lsl #22 │ │ │ │ - blvc 0x2592d8 │ │ │ │ + blvc 0x2592a0 │ │ │ │ @ instruction: 0xf8dd3510 │ │ │ │ ldrcc r8, [r0, -r0] │ │ │ │ ldrcc r9, [r0], -r1, lsl #20 │ │ │ │ - blvs 0x259088 │ │ │ │ + blvs 0x259050 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blvc 0xd9288 │ │ │ │ + blvc 0xd9250 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ streq lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi r4, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ stmdble r7, {r2, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -144999,109 +144985,109 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x19da4ee │ │ │ │ + blx 0x18da4b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-876] @ 0xfffffc94 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ mrrcmi 0, 8, fp, r5, cr15 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - bvc 0xffedb630 │ │ │ │ - bvc 0x9b834 │ │ │ │ + bvc 0xffedb5f8 │ │ │ │ + bvc 0x9b7fc │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbeq lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [fp], r3, lsr #13 │ │ │ │ @ instruction: 0xf64c4623 │ │ │ │ - vmov.i8 q8, #4 @ 0x04 │ │ │ │ + vmov.i8 d16, #12 @ 0x0c │ │ │ │ stmib sp, {r2, r4, r5, r9, sl, fp}^ │ │ │ │ strmi fp, [pc], -r1, lsl #6 │ │ │ │ - bl 0xfeb2f578 │ │ │ │ + bl 0xfeb2f540 │ │ │ │ @ instruction: 0xf1010a00 │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf1000808 │ │ │ │ strmi r0, [r3], r8, lsl #10 │ │ │ │ ldc 4, cr9, [r9, #-12] │ │ │ │ @ instruction: 0xf10d7b02 │ │ │ │ stcge 12, cr0, [r4], {32} │ │ │ │ strls r2, [r0, -r0, lsl #2] │ │ │ │ - blvc 0x1d9378 │ │ │ │ - blvc 0x1593a4 │ │ │ │ - blvc 0x259380 │ │ │ │ - blvc 0x1593a8 │ │ │ │ - blvc 0x359388 │ │ │ │ - blvc 0x1591b8 │ │ │ │ - blvc 0x2d9390 │ │ │ │ + blvc 0x1d9340 │ │ │ │ + blvc 0x15936c │ │ │ │ + blvc 0x259348 │ │ │ │ + blvc 0x159370 │ │ │ │ + blvc 0x359350 │ │ │ │ + blvc 0x159180 │ │ │ │ + blvc 0x2d9358 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e8180 │ │ │ │ - bl 0x3de77c │ │ │ │ + bl 0x3e8148 │ │ │ │ + bl 0x3de744 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe1381e8 │ │ │ │ + b 0xfe1381b0 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - bl 0x3de990 │ │ │ │ + bl 0x3de958 │ │ │ │ ldmdbvs fp, {r0, r1, r7, r8, r9} │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - blcs 0x1dbf00 │ │ │ │ + blcs 0x1dbec8 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - b 0x1477e20 │ │ │ │ + b 0x1477de8 │ │ │ │ @ instruction: 0xf81e6013 │ │ │ │ sbcslt r7, r8, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r7, r0, asr #20 │ │ │ │ strcs pc, [r7, -r3, asr #7] │ │ │ │ movwmi pc, #29635 @ 0x73c3 @ │ │ │ │ andvc pc, r7, lr, lsl r8 @ │ │ │ │ andcc pc, r3, lr, lsl r8 @ │ │ │ │ strcs lr, [r7, -r0, asr #20] │ │ │ │ movwmi lr, #14919 @ 0x3a47 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ rscsmi lr, r3, #532480 @ 0x82000 │ │ │ │ rsbscs lr, r3, #532480 @ 0x82000 │ │ │ │ - blcs 0x1dbee0 │ │ │ │ + blcs 0x1dbea8 │ │ │ │ strtmi sp, [fp], -r4, asr #3 │ │ │ │ - blvc 0x25944c │ │ │ │ - blvs 0x1d9450 │ │ │ │ + blvc 0x259414 │ │ │ │ + blvs 0x1d9418 │ │ │ │ svcls 0x00003510 │ │ │ │ @ instruction: 0xf1093610 │ │ │ │ @ instruction: 0xf1080910 │ │ │ │ stc 8, cr0, [r5, #-64] @ 0xffffffc0 │ │ │ │ - bl 0x338a08 │ │ │ │ + bl 0x3389d0 │ │ │ │ stc 2, cr0, [r3, #20] │ │ │ │ ldrcc r7, [r0, -r0, lsl #22] │ │ │ │ addsmi r9, r3, #1024 @ 0x400 │ │ │ │ ldmib sp, {r0, r3, r4, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrbmi r3, [r8], -r2, lsl #8 │ │ │ │ addsmi r4, ip, #24, 8 @ 0x18000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x767a10 │ │ │ │ + bne 0x7679d8 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, r4, #12713984 @ 0xc20000 │ │ │ │ - blmi 0x314204 │ │ │ │ - blls 0x3f7e88 │ │ │ │ + blmi 0x3141cc │ │ │ │ + blls 0x3f7e50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q4, , q8 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000faa5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ sbcslt r2, ip, #2, 26 @ 0x80 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ @@ -145110,83 +145096,83 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ qadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [r5], -r7, lsr #12 │ │ │ │ ldmib ip, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf10c6a02 │ │ │ │ ldmib r1, {r3, sl, fp}^ │ │ │ │ tstcc r8, r0, lsl #16 │ │ │ │ - b 0x145e04c │ │ │ │ - b 0x111ebb0 │ │ │ │ - b 0x117a9f4 │ │ │ │ - b 0xfe13ade8 │ │ │ │ + b 0x145e014 │ │ │ │ + b 0x111eb78 │ │ │ │ + b 0x117a9bc │ │ │ │ + b 0xfe13adb0 │ │ │ │ @ instruction: 0xf84e0209 │ │ │ │ - b 0xfe169ab8 │ │ │ │ + b 0xfe169a80 │ │ │ │ adcsmi r0, r9, #8, 6 @ 0x20000000 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf50d0 │ │ │ │ + bl 0xfebf5098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ svceq 0x00e443e4 │ │ │ │ @ instruction: 0x4605d01d │ │ │ │ @ instruction: 0xdd112901 │ │ │ │ orrpl pc, sp, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xacf14 │ │ │ │ + blcs 0xacedc │ │ │ │ @ instruction: 0xf505da03 │ │ │ │ stclvc 5, cr5, [fp], #516 @ 0x204 │ │ │ │ @ instruction: 0x462009dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - ldc2l 7, cr15, [lr, #-692] @ 0xfffffd4c │ │ │ │ + ldc2l 7, cr15, [sl, #-692]! @ 0xfffffd4c │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ orrpl pc, r1, #20971520 @ 0x1400000 │ │ │ │ - blcs 0xb7f88 │ │ │ │ + blcs 0xb7f50 │ │ │ │ strcs sp, [r0], #-3044 @ 0xfffff41c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf5138 │ │ │ │ + bl 0xfebf5100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ strcs pc, [r9], #-866 @ 0xfffffc9e │ │ │ │ strne pc, [r7], #-867 @ 0xfffffc9d │ │ │ │ - cdp2 7, 5, cr15, cr10, cr7, {5} │ │ │ │ - b 0x11c8b64 │ │ │ │ + cdp2 7, 7, cr15, cr6, cr7, {5} │ │ │ │ + b 0x11c8b2c │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf517c │ │ │ │ + bl 0xfebf5144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vrsra.s64 q11, q0, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ @ instruction: 0xff7ef19c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -145201,37 +145187,37 @@ │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ stccs 1, cr8, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andhi pc, lr, #0, 4 │ │ │ │ vadd.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a58212 │ │ │ │ movwcs r0, #4624 @ 0x1210 │ │ │ │ vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ - blx 0x15e40c │ │ │ │ + blx 0x15e3d4 │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ @ instruction: 0xf012b949 │ │ │ │ @ instruction: 0xf0400f6a │ │ │ │ @ instruction: 0xf412819b │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf0002303 │ │ │ │ cmncc fp, #-2147483585 @ 0x8000003f │ │ │ │ sbceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ eorsls pc, r3, r4, asr r8 @ │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7ad5780 │ │ │ │ - @ instruction: 0x462afcd1 │ │ │ │ + strtmi pc, [sl], -sp, ror #25 │ │ │ │ strbmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0xf7b04651 │ │ │ │ - strtmi pc, [sl], -r9, lsr #30 │ │ │ │ + strtmi pc, [sl], -r5, asr #30 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7b04648 │ │ │ │ - @ instruction: 0xf008ff41 │ │ │ │ - b 0xa9ec4c │ │ │ │ + @ instruction: 0xf008ff5d │ │ │ │ + b 0xa9ec14 │ │ │ │ @ instruction: 0xf00b0b00 │ │ │ │ - b 0x1360c54 │ │ │ │ + b 0x1360c1c │ │ │ │ @ instruction: 0xf8d73b03 │ │ │ │ @ instruction: 0x071b339c │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d42e00 │ │ │ │ @@ -145251,32 +145237,32 @@ │ │ │ │ vst4.8 {d29-d32}, [pc], r7 │ │ │ │ @ instruction: 0xf6cc5200 │ │ │ │ andsmi r0, r1, #0, 4 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [fp :256], r8 │ │ │ │ ldreq r7, [r8, -r0, lsl #23] │ │ │ │ cdpcs 0, 0, cr13, cr0, cr8, {0} │ │ │ │ andscs fp, r0, #20, 30 @ 0x50 │ │ │ │ - b 0x5268d8 │ │ │ │ + b 0x5268a0 │ │ │ │ svclt 0x00180f0e │ │ │ │ - blvc 0xdb2ec │ │ │ │ + blvc 0xdb2b4 │ │ │ │ @ instruction: 0x23bcf8d7 │ │ │ │ andle r0, r3, r7, lsl r7 │ │ │ │ svclt 0x00480648 │ │ │ │ - blmi 0xfe0da2fc │ │ │ │ + blmi 0xfe0da2c4 │ │ │ │ ldrdeq pc, [r8, #-132] @ 0xffffff7c │ │ │ │ strne pc, [r0, r0, lsl #8] │ │ │ │ - strle r0, [pc], #-514 @ 0x9e0dc │ │ │ │ + strle r0, [pc], #-514 @ 0x9e0a4 │ │ │ │ andseq pc, r2, #1073741865 @ 0x40000029 │ │ │ │ stmdale fp, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ @ instruction: 0x23a8f8d4 │ │ │ │ strle r0, [r1, #-274] @ 0xfffffeee │ │ │ │ - blmi 0xfe0db328 │ │ │ │ + blmi 0xfe0db2f0 │ │ │ │ cmnle r0, r0, lsl #30 │ │ │ │ rsble r2, r4, r1, lsl #28 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrcs 0, 0, sp, cr2, cr3, {1} │ │ │ │ rscshi pc, sp, r0, asr #6 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ andmi r6, sl, r0, lsl #6 │ │ │ │ @@ -145289,28 +145275,28 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf01e816a │ │ │ │ rsbsle r0, r8, r0, asr #31 │ │ │ │ orrscs pc, r0, #-1962934272 @ 0x8b000000 │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0x469bbf18 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x12db37c │ │ │ │ + blcs 0x12db344 │ │ │ │ svcmi 0x0080f41b │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi lr, [fp, -fp, lsl #21] │ │ │ │ strmi pc, [r0, -r7] │ │ │ │ - bleq 0x398b80 │ │ │ │ + bleq 0x398b48 │ │ │ │ ldrbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0xf7b0462a │ │ │ │ - vcgt.f32 , q8, │ │ │ │ + vcgt.f32 , q8, │ │ │ │ @ instruction: 0xf8d44b11 │ │ │ │ ldrbeq r3, [fp, -r0, lsl #30] │ │ │ │ @ instruction: 0xf41bd503 │ │ │ │ @ instruction: 0xf0400f80 │ │ │ │ - blls 0x17e50c │ │ │ │ + blls 0x17e4d4 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r6, lsl #22 │ │ │ │ stmdbgt r3, {r2, r9, fp, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r6, r8, r9, fp, lr} │ │ │ │ @@ -145318,18 +145304,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andlt r9, fp, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x182184 │ │ │ │ + bls 0x18214c │ │ │ │ vst3. {d2[0],d3[0],d4[0]}, [r2], r1 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ - bls 0x212838 │ │ │ │ + bls 0x212800 │ │ │ │ addvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vst4.32 {d8-d11}, [r3], ip │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf504d0c7 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -145340,48 +145326,48 @@ │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0xf1b8d0aa │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf50480e0 │ │ │ │ ldrbmi r5, [pc], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xad23c │ │ │ │ + blcs 0xad204 │ │ │ │ addshi pc, sp, r0, asr #5 │ │ │ │ svcvs 0x0080f41e │ │ │ │ addshi pc, lr, r0 │ │ │ │ - blmi 0xda648 │ │ │ │ + blmi 0xda610 │ │ │ │ ldrbteq lr, [fp], #-1946 @ 0xfffff866 │ │ │ │ ssatmi fp, #28, r8, asr #30 │ │ │ │ @ instruction: 0xf504d590 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0xffbe8e44 │ │ │ │ + ble 0xffbe8e0c │ │ │ │ ldrtmi lr, [r1], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blls 0x1dd18c │ │ │ │ + blls 0x1dd1c4 │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080b1 │ │ │ │ - b 0xfe35e26c │ │ │ │ + b 0xfe35e234 │ │ │ │ @ instruction: 0xf8d70080 │ │ │ │ @ instruction: 0xf00033a0 │ │ │ │ - b 0xfe09e29c │ │ │ │ + b 0xfe09e264 │ │ │ │ @ instruction: 0xf0130b0b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @ instruction: 0x4631aef5 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - @ instruction: 0xf8d4fbb9 │ │ │ │ + @ instruction: 0xf8d4fbd5 │ │ │ │ vqsub.u32 d18, d0, d16 │ │ │ │ @ instruction: 0xf0025b15 │ │ │ │ stmdacs r0, {r0, r8, r9} │ │ │ │ - blcs 0xd2440 │ │ │ │ - b 0xfe392884 │ │ │ │ + blcs 0xd2408 │ │ │ │ + b 0xfe39284c │ │ │ │ @ instruction: 0xf8d75282 │ │ │ │ vst2.32 {d3-d6}, [r2 :128], r0 │ │ │ │ - b 0xfe11eaa0 │ │ │ │ + b 0xfe11ea68 │ │ │ │ ldrb r0, [sp], fp, lsl #22 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orreq pc, r0, #13697024 @ 0xd10000 │ │ │ │ ldmdbpl ip!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrsbcc lr, [lr, #145] @ 0x91 │ │ │ │ @@ -145394,24 +145380,24 @@ │ │ │ │ vst1.8 {d9-d10}, [r2], r5 │ │ │ │ @ instruction: 0xf5b26240 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ tstlt pc, fp, lsl #30 │ │ │ │ vst3.32 {d9[0],d10[0],d11[0]}, [r2], r3 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ @ instruction: 0xf47f2e01 │ │ │ │ - bls 0x209f18 │ │ │ │ - blpl 0xda524 │ │ │ │ + bls 0x209ee0 │ │ │ │ + blpl 0xda4ec │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andpl pc, r0, #33554432 @ 0x2000000 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf43f431a │ │ │ │ @ instruction: 0xf504af34 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x1a8f18 │ │ │ │ + ble 0x1a8ee0 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ @ instruction: 0xf57f015f │ │ │ │ cdpcs 15, 0, cr10, cr0, cr13, {3} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst2.8 {d22-d25}, [pc], r0 │ │ │ │ ldrbt r6, [r0], r0, lsl #7 │ │ │ │ @@ -145426,43 +145412,43 @@ │ │ │ │ stcle 0, cr2, [r2], {0} │ │ │ │ @ instruction: 0xf8d4e77f │ │ │ │ ldrheq r3, [sl, #-56] @ 0xffffffc8 │ │ │ │ svcge 0x005ef53f │ │ │ │ @ instruction: 0xe6fd46bb │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - blx 0x10dc22a │ │ │ │ + blx 0x17dc1f2 │ │ │ │ @ instruction: 0xf0009b03 │ │ │ │ vhadd.u32 d16, d0, d15 │ │ │ │ cmnlt fp, fp, lsl fp │ │ │ │ andne lr, r0, fp, lsl #21 │ │ │ │ rscseq pc, r0, r0 │ │ │ │ - bleq 0x398d8c │ │ │ │ + bleq 0x398d54 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ - bleq 0xfe0db5c8 │ │ │ │ - blvc 0x7db120 │ │ │ │ + bleq 0xfe0db590 │ │ │ │ + blvc 0x7db0e8 │ │ │ │ eorscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ addpl lr, r2, #569344 @ 0x8b000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - bleq 0x398dbc │ │ │ │ - blcs 0xd7d08 │ │ │ │ + bleq 0x398d84 │ │ │ │ + blcs 0xd7cd0 │ │ │ │ ldrb sp, [sl], r7, lsr #3 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x15dc27a │ │ │ │ - blne 0x29b148 │ │ │ │ + blx 0x1cdc242 │ │ │ │ + blne 0x29b110 │ │ │ │ strb r9, [r8, -r4, lsl #16] │ │ │ │ @ instruction: 0xf01e469b │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ @ instruction: 0xf504af1c │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x6e8fe4 │ │ │ │ + ble 0x6e8fac │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ svcvs 0x0080f41e │ │ │ │ @ instruction: 0x465fd116 │ │ │ │ @ instruction: 0xe6b546bb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ svclt 0x00982b07 │ │ │ │ @@ -145474,36 +145460,36 @@ │ │ │ │ @ instruction: 0xe69fd4db │ │ │ │ svcvs 0x0080f41e │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ strcs pc, [r0, -fp, asr #8] │ │ │ │ vst4.16 {d14[0],d15[0],d16[0],d17[0]}, [fp], r0 │ │ │ │ @ instruction: 0xf41b2390 │ │ │ │ bicle r4, sp, r0, lsl #31 │ │ │ │ - blcs 0x12db660 │ │ │ │ + blcs 0x12db628 │ │ │ │ svcmi 0x0080f41b │ │ │ │ str sp, [sp], r9, asr #3 │ │ │ │ - @ instruction: 0xffa8f208 │ │ │ │ + @ instruction: 0xffa4f208 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5648 │ │ │ │ + bl 0xfebf5610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8dc4922 │ │ │ │ stmdavs r9, {r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ cdpls 1, 0, cr0, cr8, cr0, {0} │ │ │ │ streq r9, [r4], -r9, lsl #18 │ │ │ │ @ instruction: 0xf8dcd42d │ │ │ │ streq r0, [r0, #344] @ 0x158 │ │ │ │ @ instruction: 0xf50cd42b │ │ │ │ stmvs r4, {r0, r2, r3, r7, ip, lr} │ │ │ │ svclt 0x00a82c00 │ │ │ │ - ble 0x127484 │ │ │ │ + ble 0x12744c │ │ │ │ strbvs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - b 0xfe10b118 │ │ │ │ + b 0xfe10b0e0 │ │ │ │ strls r2, [r8], -r4, lsl #9 │ │ │ │ strvs pc, [r0], #1028 @ 0x404 │ │ │ │ stmdbge r8, {r2, r3, r6, lr} │ │ │ │ stmdbgt r3, {r0, r3, sl, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r4, [r8], -r1, ror #12 │ │ │ │ stc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @@ -145517,18 +145503,18 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf441bd70 │ │ │ │ @ instruction: 0xf0467180 │ │ │ │ ldrb r0, [r0, r8, lsl #12] │ │ │ │ @ instruction: 0x43b8f8dc │ │ │ │ streq pc, [r1], #-4 │ │ │ │ vaba.s8 q7, q12, │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + svclt 0x0000ff55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf56ec │ │ │ │ + bl 0xfebf56b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0xf50c4605 │ │ │ │ stmdbmi r6!, {r0, r2, r3, r7, sl, ip, lr} │ │ │ │ ldrcc fp, [r0], #-135 @ 0xffffff79 │ │ │ │ mrrcvs 8, 13, pc, r8, cr12 @ │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -145537,93 +145523,93 @@ │ │ │ │ stc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ addeq lr, r6, ip, lsl #22 │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf8542101 │ │ │ │ @ instruction: 0xf01e4c04 │ │ │ │ @ instruction: 0xf8d06f80 │ │ │ │ vmull.u8 , d7, d12 │ │ │ │ - b 0x145e830 │ │ │ │ + b 0x145e7f8 │ │ │ │ andle r2, r4, r0, lsl #1 │ │ │ │ svceq 0x0002f013 │ │ │ │ @ instruction: 0xf081d124 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ andls r0, r2, r0, asr #29 │ │ │ │ svclt 0x000c2e00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr14, {0} │ │ │ │ orrne lr, lr, r1, lsl #21 │ │ │ │ stmdbge r2, {r0, r1, r8, ip, pc} │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strbtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x39e31c │ │ │ │ - blls 0x1f85d4 │ │ │ │ + blmi 0x39e2e4 │ │ │ │ + blls 0x1f859c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrble r0, [sl], #1407 @ 0x57f │ │ │ │ smlabbeq r2, r1, r0, pc @ │ │ │ │ vaba.s8 q7, q12, │ │ │ │ - svclt 0x0000feff │ │ │ │ + svclt 0x0000fefb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strpl pc, [sp], r1, lsl #10 │ │ │ │ - blmi 0x17b0014 │ │ │ │ + blmi 0x17affdc │ │ │ │ ldrcc fp, [r0], -r9, lsl #1 │ │ │ │ @ instruction: 0xf856460c │ │ │ │ strmi r5, [r7], -r8, lsl #24 │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf891d160 │ │ │ │ - blcs 0xaab04 │ │ │ │ + blcs 0xaaacc │ │ │ │ @ instruction: 0xf8d1d157 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f25c │ │ │ │ + blcc 0x49f224 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492501 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ - bl 0x11eebc │ │ │ │ + vrshr.s64 q11, q0, #64 │ │ │ │ + bl 0x11ee84 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0xf856fc17 │ │ │ │ + @ instruction: 0xf856fc33 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ - b 0x1876908 │ │ │ │ - blx 0x187e150 │ │ │ │ + b 0x18768d0 │ │ │ │ + blx 0x187e118 │ │ │ │ svclt 0x0008fc80 │ │ │ │ bicne lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi sp, [r3], -pc │ │ │ │ @ instruction: 0xf8d4b168 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bcs 0xb7024 │ │ │ │ + bcs 0xb6fec │ │ │ │ @ instruction: 0xf003d142 │ │ │ │ tstmi r6, #1048576 @ 0x100000 │ │ │ │ vmov.i32 , #159 @ 0x0000009f │ │ │ │ - blcs 0xbb434 │ │ │ │ + blcs 0xbb3fc │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ vorr.i32 q11, #234 @ 0x000000ea │ │ │ │ rscseq r1, r6, #0, 12 │ │ │ │ @ instruction: 0xf8d4b91d │ │ │ │ @ instruction: 0x07d22230 │ │ │ │ stmdbge r4, {r1, r4, r5, sl, ip, lr, pc} │ │ │ │ movwvs lr, #18893 @ 0x49cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 0xc9e220 │ │ │ │ - blls 0x2786d0 │ │ │ │ + blmi 0xc9e1e8 │ │ │ │ + blls 0x278698 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r5, r0, lsl #6 │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -145646,80 +145632,80 @@ │ │ │ │ subeq sp, r9, r7, lsr #10 │ │ │ │ @ instruction: 0xf504d5bf │ │ │ │ @ instruction: 0xf8d25280 │ │ │ │ @ instruction: 0xf4122398 │ │ │ │ @ instruction: 0xd1b86f60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x19d6b0 │ │ │ │ + blls 0x19d678 │ │ │ │ lslsle r2, r0, #16 │ │ │ │ movwvs pc, #1155 @ 0x483 @ │ │ │ │ vabdl.u8 q15, d19, d29 │ │ │ │ bicseq r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf1bce79f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf504e7ec │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ bicseq r2, fp, r0, lsl #6 │ │ │ │ cmpeq r2, #37486592 @ 0x23c0000 │ │ │ │ bfi sp, r7, #11, #19 │ │ │ │ - cdp2 2, 3, cr15, cr8, cr8, {0} │ │ │ │ + cdp2 2, 3, cr15, cr4, cr8, {0} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrdle r0, [sl], -r0 @ │ │ │ │ strle r0, [r7], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0x03b8f8d3 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5958 │ │ │ │ + bl 0xfebf5920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ - blmi 0xef4198 │ │ │ │ + blmi 0xef4160 │ │ │ │ ldrcc fp, [r0], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8564604 │ │ │ │ vmull.u8 , d5, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ - blcs 0xaacb4 │ │ │ │ + blcs 0xaac7c │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f40c │ │ │ │ + blcc 0x49f3d4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492501 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ - bl 0x11f06c │ │ │ │ + vrshr.s64 q11, q0, #64 │ │ │ │ + bl 0x11f034 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - qadd16mi pc, r9, sp @ │ │ │ │ + qasxmi pc, r9, r9 @ │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff4cf7b0 │ │ │ │ + @ instruction: 0xff68f7b0 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf856bbc3 │ │ │ │ cdpge 12, 0, cr3, cr3, cr8, {0} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ svcvc 0x0000f413 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ffd01d │ │ │ │ @ instruction: 0xf504fe87 │ │ │ │ - blmi 0x77ba7c │ │ │ │ + blmi 0x77ba44 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1f8850 │ │ │ │ + blls 0x1f8818 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -145733,80 +145719,80 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcpl 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r3, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfecdc83e │ │ │ │ + blx 0xfecdc806 │ │ │ │ vabd.s8 q7, q12, │ │ │ │ - svclt 0x0000fda5 │ │ │ │ + svclt 0x0000fda1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5a54 │ │ │ │ + bl 0xfebf5a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc227dc │ │ │ │ + blmi 0xc227a4 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6adac │ │ │ │ + bllt 0xfeb6ad74 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d4c8 │ │ │ │ + blcs 0x32d490 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andvc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + sbcsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr2, cr0, {5} @ │ │ │ │ + mrc2 7, 5, pc, cr14, cr0, {5} │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4621fed1 │ │ │ │ + strtmi pc, [r1], -sp, ror #29 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e10c │ │ │ │ + blmi 0x61e0d4 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178934 │ │ │ │ + blls 0x1788fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xad9f8 │ │ │ │ + blcs 0xad9c0 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xada60 │ │ │ │ + bl 0xada28 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ - svclt 0x0000fd3f │ │ │ │ + svclt 0x0000fd3b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5b20 │ │ │ │ + bl 0xfebf5ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6628a8 │ │ │ │ + blmi 0x662870 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - @ instruction: 0x4629fe57 │ │ │ │ + @ instruction: 0x4629fe73 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mcr2 7, 4, pc, cr6, cr0, {5} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145814,78 +145800,78 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - svclt 0x0000fd07 │ │ │ │ + svclt 0x0000fd03 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5b90 │ │ │ │ + bl 0xfebf5b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc22918 │ │ │ │ + blmi 0xc228e0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6aee8 │ │ │ │ + bllt 0xfeb6aeb0 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d604 │ │ │ │ + blcs 0x32d5cc │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andvc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + sbcsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 7, 0, pc, cr4, cr0, {5} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr0, {5} @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4621fe33 │ │ │ │ + strtmi pc, [r1], -pc, asr #28 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e138 │ │ │ │ + blmi 0x61e100 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178a70 │ │ │ │ + blls 0x178a38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xadb34 │ │ │ │ + blcs 0xadafc │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadb9c │ │ │ │ + bl 0xadb64 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ - svclt 0x0000fca1 │ │ │ │ + svclt 0x0000fc9d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5c5c │ │ │ │ + bl 0xfebf5c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6629e4 │ │ │ │ + blmi 0x6629ac │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - @ instruction: 0x4629fdb9 │ │ │ │ + @ instruction: 0x4629fdd5 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8, #704]! @ 0x2c0 │ │ │ │ + mcr2 7, 0, pc, cr4, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145893,130 +145879,130 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - svclt 0x0000fc69 │ │ │ │ + svclt 0x0000fc65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5ccc │ │ │ │ + bl 0xfebf5c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6a2a14 │ │ │ │ + blmi 0x6a29dc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpge 3, 0, cr0, cr2, cr0, {0} │ │ │ │ - stc2 7, cr15, [r0, #704] @ 0x2c0 │ │ │ │ + ldc2 7, cr15, [ip, #704] @ 0x2c0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -pc, lsr #27 │ │ │ │ + strtmi pc, [r1], -fp, asr #27 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0x145cb00 │ │ │ │ + blx 0x145cac8 │ │ │ │ ldm r6, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q12, q8 │ │ │ │ - svclt 0x0000fc2f │ │ │ │ + svclt 0x0000fc2b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldc2 11, cr15, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andgt pc, r2, r0, lsl fp @ │ │ │ │ vpadd.i d15, d3, d1 │ │ │ │ tstpcs r3, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0x88bf60 │ │ │ │ + blx 0x88bf28 │ │ │ │ stceq 14, cr15, [r0], {128} @ 0x80 │ │ │ │ - blx 0xfe8cb5b2 │ │ │ │ - blx 0xffc21b9e │ │ │ │ + blx 0xfe8cb57a │ │ │ │ + blx 0xffc21b66 │ │ │ │ stceq 12, cr0, [sl], {2} │ │ │ │ vnmlami.f32 s28, s6, s30 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - blx 0xfe94b5ea │ │ │ │ - blx 0xffba63ba │ │ │ │ + blx 0xfe94b5b2 │ │ │ │ + blx 0xffba6382 │ │ │ │ andcs r1, r0, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r0, #212, 4 @ 0x4000000d │ │ │ │ @ instruction: 0x0c04ebb0 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strcs pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ @ instruction: 0xf1c0bf48 │ │ │ │ vmull.u8 q8, d14, d0 │ │ │ │ - blne 0x1e6bcc │ │ │ │ + blne 0x1e6b94 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, lr, asr #7 │ │ │ │ - blne 0x1efe74 │ │ │ │ + blne 0x1efe3c │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vnmlavs.f32 s28, s28, s30 │ │ │ │ andsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ streq lr, [r2], #-3006 @ 0xfffff442 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ ldrmi fp, [r6], #3912 @ 0xf48 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ svclt 0x0048b2ca │ │ │ │ streq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ - bl 0xfed2fc70 │ │ │ │ + bl 0xfed2fc38 │ │ │ │ svclt 0x0048040c │ │ │ │ vmls.i q10, , d2[4] │ │ │ │ svclt 0x00482c07 │ │ │ │ vmov.i32 q10, #37888 @ 0x00009400 │ │ │ │ strtmi r2, [r0], #-519 @ 0xfffffdf9 │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ strbtmi fp, [r2], #-3912 @ 0xfffff0b8 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ subsmi fp, r4, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ - bl 0xfed2fc9c │ │ │ │ - b 0x145fc50 │ │ │ │ + bl 0xfed2fc64 │ │ │ │ + b 0x145fc18 │ │ │ │ svclt 0x00486111 │ │ │ │ - b 0x146fdb0 │ │ │ │ + b 0x146fd78 │ │ │ │ svclt 0x00486313 │ │ │ │ - bne 0xff32f580 │ │ │ │ + bne 0xff32f548 │ │ │ │ svclt 0x00444420 │ │ │ │ submi r1, sl, #13172736 @ 0xc90000 │ │ │ │ bfine r4, r0, (invalid: 8:1) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ - blx 0x88c08c │ │ │ │ + blx 0x88c054 │ │ │ │ addslt pc, r4, #128, 28 @ 0x800 │ │ │ │ @ instruction: 0x0c04ebbe │ │ │ │ andsmi lr, r0, pc, asr #20 │ │ │ │ strtmi fp, [r6], #3912 @ 0xf48 │ │ │ │ andsmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1cebf48 │ │ │ │ - bne 0xfe1a1c68 │ │ │ │ + bne 0xfe1a1c30 │ │ │ │ stmne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0048b28a │ │ │ │ stceq 2, cr4, [r9], {68} @ 0x44 │ │ │ │ andeq lr, r4, ip, lsl #22 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ strbtmi fp, [r2], #-3908 @ 0xfffff0bc │ │ │ │ - bne 0xff32f5dc │ │ │ │ + bne 0xff32f5a4 │ │ │ │ stmiane r9, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x00484420 │ │ │ │ ldrmi r4, [r0], #-586 @ 0xfffffdb6 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 11, cr15, [r3], #-68 @ 0xffffffbc @ │ │ │ │ @@ -146037,80 +146023,80 @@ │ │ │ │ tstmi r1, ip, asr #20 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ andsmi lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - blx 0x88c100 │ │ │ │ + blx 0x88c0c8 │ │ │ │ stceq 14, cr15, [r0], {130} @ 0x82 │ │ │ │ - blx 0xfeba1d52 │ │ │ │ - blx 0xfe8d2546 │ │ │ │ + blx 0xfeba1d1a │ │ │ │ + blx 0xfe8d250e │ │ │ │ addlt r0, sl, #536870912 @ 0x20000000 │ │ │ │ - blx 0x861d38 │ │ │ │ - b 0x13ddf48 │ │ │ │ - blx 0x86ed1c │ │ │ │ + blx 0x861d00 │ │ │ │ + b 0x13ddf10 │ │ │ │ + blx 0x86ece4 │ │ │ │ ldceq 12, cr15, [fp], {131} @ 0x83 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ - b 0x114b774 │ │ │ │ + b 0x114b73c │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - b 0x148c144 │ │ │ │ + b 0x148c10c │ │ │ │ ldceq 14, cr4, [r0], {16} │ │ │ │ - blx 0xfec4b796 │ │ │ │ - blx 0xfebd6d52 │ │ │ │ + blx 0xfec4b75e │ │ │ │ + blx 0xfebd6d1a │ │ │ │ stceq 2, cr12, [sl], {2} │ │ │ │ vhsub.u32 d27, d31, d9 │ │ │ │ - b 0x1422598 │ │ │ │ - b 0x146edd0 │ │ │ │ + b 0x1422560 │ │ │ │ + b 0x146ed98 │ │ │ │ addslt r4, fp, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dcef6 │ │ │ │ - blx 0x4f07b6 │ │ │ │ - blx 0x4db256 │ │ │ │ - blx 0x4a3256 │ │ │ │ + blx 0x1dcebe │ │ │ │ + blx 0x4f077e │ │ │ │ + blx 0x4db21e │ │ │ │ + blx 0x4a321e │ │ │ │ tstcs r0, r2 │ │ │ │ andeq pc, r3, ip, lsl fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148c1e4 │ │ │ │ - blx 0x871dec │ │ │ │ + b 0x148c1ac │ │ │ │ + blx 0x871db4 │ │ │ │ ldceq 14, cr15, [r9], {129} @ 0x81 │ │ │ │ stceq 2, cr11, [r0], {132} @ 0x84 │ │ │ │ - blx 0x10b822 │ │ │ │ + blx 0x10b7ea │ │ │ │ addslt pc, r1, #12, 24 @ 0xc00 │ │ │ │ - blx 0xe1e06 │ │ │ │ + blx 0xe1dce │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andgt pc, r0, r2, lsl #22 │ │ │ │ andeq pc, lr, r3, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - blls 0x135fdc │ │ │ │ - ldrbteq pc, [pc], #2 @ 0x9ede0 @ │ │ │ │ + blls 0x135fa4 │ │ │ │ + ldrbteq pc, [pc], #2 @ 0x9eda8 @ │ │ │ │ cdpmi 3, 0, cr15, cr7, cr2, {6} │ │ │ │ andseq r0, r8, #69632 @ 0x11000 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4320b280 │ │ │ │ - b 0x10a1664 │ │ │ │ + b 0x10a162c │ │ │ │ andseq r6, r4, #4 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0x9edfc @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0x9edc4 @ │ │ │ │ rsbsmi pc, pc, #3 │ │ │ │ - beq 0x7afa84 │ │ │ │ + beq 0x7afa4c │ │ │ │ cmnpmi pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x007ff410 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ tstne r0, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ @@ -146134,121 +146120,121 @@ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ rscseq pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4102200 │ │ │ │ - b 0x1162c80 │ │ │ │ + b 0x1162c48 │ │ │ │ svclt 0x000c1382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1172c9c │ │ │ │ + b 0x1172c64 │ │ │ │ @ instruction: 0xf0013382 │ │ │ │ - blx 0xfed1faa4 │ │ │ │ - b 0x149b8b4 │ │ │ │ - b 0x11637f8 │ │ │ │ + blx 0xfed1fa6c │ │ │ │ + b 0x149b87c │ │ │ │ + b 0x11637c0 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11676dc │ │ │ │ + b 0x11676a4 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5009b00 │ │ │ │ addslt r5, r0, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a1f5c │ │ │ │ + b 0x10a1f24 │ │ │ │ @ instruction: 0xf4104003 │ │ │ │ - b 0x1462cfc │ │ │ │ - b 0x146f308 │ │ │ │ - b 0x10e3b48 │ │ │ │ - b 0x146f354 │ │ │ │ + b 0x1462cc4 │ │ │ │ + b 0x146f2d0 │ │ │ │ + b 0x10e3b10 │ │ │ │ + b 0x146f31c │ │ │ │ @ instruction: 0xf0024210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x115fb38 │ │ │ │ - b 0x145fb24 │ │ │ │ + b 0x115fb00 │ │ │ │ + b 0x145faec │ │ │ │ vst1.8 {d1-d4}, [r2], r1 │ │ │ │ - b 0x1177724 │ │ │ │ - b 0x145fb30 │ │ │ │ + b 0x11776ec │ │ │ │ + b 0x145faf8 │ │ │ │ vst1.8 {d2-d5}, [r2 :64], r1 │ │ │ │ - b 0x116f730 │ │ │ │ + b 0x116f6f8 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed1fb34 │ │ │ │ - b 0x149b944 │ │ │ │ - b 0x1163888 │ │ │ │ + blx 0xfed1fafc │ │ │ │ + b 0x149b90c │ │ │ │ + b 0x1163850 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167768 │ │ │ │ + b 0x1167730 │ │ │ │ @ instruction: 0xf8cc3382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed4c37c │ │ │ │ + blx 0xfed4c344 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11707d0 │ │ │ │ - b 0x146bdcc │ │ │ │ - blx 0xfecf27e0 │ │ │ │ + b 0x1170798 │ │ │ │ + b 0x146bd94 │ │ │ │ + blx 0xfecf27a8 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x11727a0 │ │ │ │ + b 0x1172768 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd12e │ │ │ │ - b 0x148c3bc │ │ │ │ + blx 0x1dd0f6 │ │ │ │ + b 0x148c384 │ │ │ │ @ instruction: 0xf5002c02 │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca21c8 │ │ │ │ - b 0x13dbdd0 │ │ │ │ - blx 0xfef9efd4 │ │ │ │ + blx 0xfeca2190 │ │ │ │ + b 0x13dbd98 │ │ │ │ + blx 0xfef9ef9c │ │ │ │ vmull.u8 , d18, d12 │ │ │ │ ldmdbeq fp, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1461828 │ │ │ │ + b 0x14617f0 │ │ │ │ @ instruction: 0xf4021c5c │ │ │ │ orrseq r0, fp, pc, ror r2 │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ - blx 0xfed2fc38 │ │ │ │ - b 0x149ba00 │ │ │ │ + blx 0xfed2fc00 │ │ │ │ + b 0x149b9c8 │ │ │ │ ldmdbeq r2, {r2, r3, r4, r6, sl, fp, ip}^ │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd18a │ │ │ │ + blx 0x1dd152 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r1], {144} @ 0x90 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ ldmdbeq r2, {r0, r1, r3, r4, r6, r8, fp}^ │ │ │ │ - b 0x115fe98 │ │ │ │ + b 0x115fe60 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -146257,58 +146243,58 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ vqsub.u8 , q1, q0 │ │ │ │ vcgt.u8 d18, d2, d7 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a48b8 │ │ │ │ + b 0x10a4880 │ │ │ │ addlt r4, r9, #3 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ - beq 0x18c47c │ │ │ │ + beq 0x18c444 │ │ │ │ @ instruction: 0xf0030c02 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ - b 0x186f888 │ │ │ │ - b 0x11728d0 │ │ │ │ - b 0x145fc98 │ │ │ │ + b 0x186f850 │ │ │ │ + b 0x1172898 │ │ │ │ + b 0x145fc60 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x115f898 │ │ │ │ + b 0x115f860 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4bae8 │ │ │ │ - b 0x149bacc │ │ │ │ - b 0x1163a10 │ │ │ │ + blx 0xfed4bab0 │ │ │ │ + b 0x149ba94 │ │ │ │ + b 0x11639d8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x116f8d0 │ │ │ │ + b 0x116f898 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1dd266 │ │ │ │ + blx 0x1dd22e │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrne fp, [r1], #-528 @ 0xfffffdf0 │ │ │ │ movwmi pc, #2 @ │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116791c │ │ │ │ + b 0x11678e4 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00217d1 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r0], -r0, lsl #7 │ │ │ │ @@ -146316,163 +146302,163 @@ │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvc lr, r2, #76, 20 @ 0x4c000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - bls 0x17635c │ │ │ │ - ldrbteq pc, [pc], #3 @ 0x9f160 @ │ │ │ │ + bls 0x176324 │ │ │ │ + ldrbteq pc, [pc], #3 @ 0x9f128 @ │ │ │ │ vnmlavs.f32 s28, s6, s30 │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ addlt r0, r0, #16, 4 │ │ │ │ - beq 0x5afdf0 │ │ │ │ + beq 0x5afdb8 │ │ │ │ andvs lr, r4, r0, asr #20 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ @ instruction: 0xf002047f │ │ │ │ @ instruction: 0x4320437f │ │ │ │ vst1.8 {d0-d1}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf410427f │ │ │ │ - b 0x1172f88 │ │ │ │ - b 0x145fd98 │ │ │ │ - b 0x11639d4 │ │ │ │ + b 0x1172f50 │ │ │ │ + b 0x145fd60 │ │ │ │ + b 0x116399c │ │ │ │ @ instruction: 0xf002430e │ │ │ │ - b 0x10df9bc │ │ │ │ - b 0x145f5ac │ │ │ │ + b 0x10df984 │ │ │ │ + b 0x145f574 │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ - b 0x111ffa8 │ │ │ │ - b 0x145f9b8 │ │ │ │ + b 0x111ff70 │ │ │ │ + b 0x145f980 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x1137db4 │ │ │ │ - b 0x145f9c4 │ │ │ │ + b 0x1137d7c │ │ │ │ + b 0x145f98c │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x112fdc0 │ │ │ │ - b 0x145f9d0 │ │ │ │ + b 0x112fd88 │ │ │ │ + b 0x145f998 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x1127dcc │ │ │ │ - b 0x145f9dc │ │ │ │ + b 0x1127d94 │ │ │ │ + b 0x145f9a4 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x111fdd8 │ │ │ │ - b 0x145f9e8 │ │ │ │ + b 0x111fda0 │ │ │ │ + b 0x145f9b0 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x1137de4 │ │ │ │ + b 0x1137dac │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed601e8 │ │ │ │ - b 0x149bffc │ │ │ │ - b 0x1123f40 │ │ │ │ + blx 0xfed601b0 │ │ │ │ + b 0x149bfc4 │ │ │ │ + b 0x1123f08 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x113300c │ │ │ │ + b 0x1132fd4 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1123038 │ │ │ │ + b 0x1123000 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1122a78 │ │ │ │ + b 0x1122a40 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x112fe50 │ │ │ │ + b 0x112fe18 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf5009a01 │ │ │ │ addslt r5, r8, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a22bc │ │ │ │ + b 0x10a2284 │ │ │ │ @ instruction: 0xf4104002 │ │ │ │ - b 0x146307c │ │ │ │ - b 0x146f688 │ │ │ │ - b 0x10e3ac8 │ │ │ │ - b 0x146f6d8 │ │ │ │ + b 0x1463044 │ │ │ │ + b 0x146f650 │ │ │ │ + b 0x10e3a90 │ │ │ │ + b 0x146f6a0 │ │ │ │ @ instruction: 0xf0034310 │ │ │ │ @ instruction: 0xf0020380 │ │ │ │ - b 0x111fab8 │ │ │ │ - b 0x145faa8 │ │ │ │ + b 0x111fa80 │ │ │ │ + b 0x145fa70 │ │ │ │ vst2.8 {d1-d4}, [r3], r1 │ │ │ │ - b 0x1137ea4 │ │ │ │ - b 0x145fab4 │ │ │ │ + b 0x1137e6c │ │ │ │ + b 0x145fa7c │ │ │ │ vst2.8 {d2-d5}, [r3 :64], r1 │ │ │ │ - b 0x112feb0 │ │ │ │ + b 0x112fe78 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed602b4 │ │ │ │ - b 0x149c0c8 │ │ │ │ - b 0x112400c │ │ │ │ + blx 0xfed6027c │ │ │ │ + b 0x149c090 │ │ │ │ + b 0x1123fd4 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcs lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1127ee8 │ │ │ │ + b 0x1127eb0 │ │ │ │ @ instruction: 0xf8cc3283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed8c6fc │ │ │ │ + blx 0xfed8c6c4 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andmi pc, r0, #1 │ │ │ │ - b 0x1130b70 │ │ │ │ - b 0x146bd4c │ │ │ │ + b 0x1130b38 │ │ │ │ + b 0x146bd14 │ │ │ │ @ instruction: 0xf40e4e13 │ │ │ │ - b 0x1132b1c │ │ │ │ - blx 0xfecdff58 │ │ │ │ + b 0x1132ae4 │ │ │ │ + blx 0xfecdff20 │ │ │ │ ldmdbeq r2, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd4ae │ │ │ │ - b 0x148c73c │ │ │ │ + blx 0x1dd476 │ │ │ │ + b 0x148c704 │ │ │ │ @ instruction: 0xf5002c03 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca2548 │ │ │ │ - b 0x10dbd50 │ │ │ │ - blx 0xfef9f384 │ │ │ │ + blx 0xfeca2510 │ │ │ │ + b 0x10dbd18 │ │ │ │ + blx 0xfef9f34c │ │ │ │ vmull.u8 , d19, d12 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1462bcc │ │ │ │ + b 0x1462b94 │ │ │ │ orrseq r1, r2, ip, asr ip │ │ │ │ addcc lr, ip, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11218e8 │ │ │ │ - b 0x1133db0 │ │ │ │ + b 0x11218b0 │ │ │ │ + b 0x1133d78 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r9], {152} @ 0x98 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldmdbeq fp, {r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x11201f4 │ │ │ │ + b 0x11201bc │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -146481,18 +146467,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ vqsub.u8 , , q4 │ │ │ │ @ instruction: 0xf3432c07 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4c5c │ │ │ │ + b 0x10a4c24 │ │ │ │ addlt r4, r9, #12 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ - beq 0x18c7fc │ │ │ │ + beq 0x18c7c4 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ orreq pc, r0, #3 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ @ instruction: 0x4e11ea5f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ stceq 4, cr15, [r0], {12} │ │ │ │ @@ -146510,15 +146496,15 @@ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1162464 │ │ │ │ + b 0x116242c │ │ │ │ @ instruction: 0xf8c2738c │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @@ -146527,15 +146513,15 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167ca8 │ │ │ │ + b 0x1167c70 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00317d9 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r8], -r0, lsl #5 │ │ │ │ @@ -146558,35 +146544,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00084607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf08 │ │ │ │ - bl 0xfeddf720 │ │ │ │ + bl 0xfeddf6e8 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #30 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00084c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ - bl 0xfed9fb58 │ │ │ │ - b 0x147b1ac │ │ │ │ - b 0x14641a4 │ │ │ │ + bl 0xfed9fb20 │ │ │ │ + b 0x147b174 │ │ │ │ + b 0x146416c │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160190 │ │ │ │ - b 0x1460184 │ │ │ │ + b 0x1160158 │ │ │ │ + b 0x146014c │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00086400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146595,73 +146581,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f5b8 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f580 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11633cc │ │ │ │ + b 0x1163394 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11733e8 │ │ │ │ + b 0x11733b0 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda09f0 │ │ │ │ - b 0x149c808 │ │ │ │ - b 0x116474c │ │ │ │ + blx 0xfeda09b8 │ │ │ │ + b 0x149c7d0 │ │ │ │ + b 0x1164714 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168628 │ │ │ │ + b 0x11685f0 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874650 │ │ │ │ + blx 0x874618 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ andcs fp, r0, r3, lsl pc │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0008b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f290 │ │ │ │ + b 0x1c8f258 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #30 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f2a0 │ │ │ │ - b 0x146fa88 │ │ │ │ - b 0x14682c8 │ │ │ │ + b 0x1c8f268 │ │ │ │ + b 0x146fa50 │ │ │ │ + b 0x1468290 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00084200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x8740a0 │ │ │ │ + blx 0x874068 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146672,28 +146658,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11686ec │ │ │ │ + b 0x11686b4 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x000c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474520 │ │ │ │ + b 0x14744e8 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146713,35 +146699,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vqrshl.u8 d20, d22, d28 │ │ │ │ vcge.f32 d20, d5, d7 │ │ │ │ svclt 0x00c84607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r1, [r6, #1581]! @ 0x62d │ │ │ │ @ instruction: 0xf440bfc8 │ │ │ │ - bl 0xfeddf98c │ │ │ │ + bl 0xfeddf954 │ │ │ │ subslt r6, sp, #44, 30 @ 0xb0 │ │ │ │ stc2 10, cr15, [r4], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf040bfb8 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, asr #31 │ │ │ │ strcs pc, [r7, #-835] @ 0xfffffcbd │ │ │ │ stccs 3, cr15, [r7], {68} @ 0x44 │ │ │ │ vrshl.u8 q10, , │ │ │ │ vrshl.u8 d20, d7, d4 │ │ │ │ svclt 0x00c84c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r1, [r5, #-1572]! @ 0xfffff9dc │ │ │ │ @ instruction: 0xf441bfc8 │ │ │ │ - bl 0xfed9fdc4 │ │ │ │ - b 0x147b458 │ │ │ │ - b 0x1464410 │ │ │ │ + bl 0xfed9fd8c │ │ │ │ + b 0x147b420 │ │ │ │ + b 0x14643d8 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11603fc │ │ │ │ - b 0x14603f0 │ │ │ │ + b 0x11603c4 │ │ │ │ + b 0x14603b8 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00b86400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146750,73 +146736,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f824 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f7ec @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163638 │ │ │ │ + b 0x1163600 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173654 │ │ │ │ + b 0x117361c │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0c5c │ │ │ │ - b 0x149ca74 │ │ │ │ - b 0x11649b8 │ │ │ │ + blx 0xfeda0c24 │ │ │ │ + b 0x149ca3c │ │ │ │ + b 0x1164980 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168894 │ │ │ │ + b 0x116885c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r9, ip, sp, pc}^ │ │ │ │ - blx 0x4748bc │ │ │ │ + blx 0x474884 │ │ │ │ eorlt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r1, r8, #754974720 @ 0x2d000000 │ │ │ │ ldrdcs fp, [r0], -r3 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0022ebb5 │ │ │ │ svclt 0x00b8b225 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ strtmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f7bc │ │ │ │ + b 0x1c8f784 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ svcmi 0x0023ebb4 │ │ │ │ - b 0x1c8f7cc │ │ │ │ - b 0x146fcf4 │ │ │ │ - b 0x1468534 │ │ │ │ + b 0x1c8f794 │ │ │ │ + b 0x146fcbc │ │ │ │ + b 0x14684fc │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00b84200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x87430c │ │ │ │ + blx 0x8742d4 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146827,28 +146813,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168958 │ │ │ │ + b 0x1168920 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbfcc │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x00cc428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x147478c │ │ │ │ + b 0x1474754 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146868,35 +146854,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00884607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf88 │ │ │ │ - bl 0xfeddfbf8 │ │ │ │ + bl 0xfeddfbc0 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf38 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #31 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00884c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf88 │ │ │ │ - bl 0xfeda0030 │ │ │ │ - b 0x147b684 │ │ │ │ - b 0x146467c │ │ │ │ + bl 0xfed9fff8 │ │ │ │ + b 0x147b64c │ │ │ │ + b 0x1464644 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160668 │ │ │ │ - b 0x146065c │ │ │ │ + b 0x1160630 │ │ │ │ + b 0x1460624 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00386400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146905,73 +146891,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9fa90 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9fa58 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11638a4 │ │ │ │ + b 0x116386c │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11738c0 │ │ │ │ + b 0x1173888 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0ec8 │ │ │ │ - b 0x149cce0 │ │ │ │ - b 0x1164c24 │ │ │ │ + blx 0xfeda0e90 │ │ │ │ + b 0x149cca8 │ │ │ │ + b 0x1164bec │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168b00 │ │ │ │ + b 0x1168ac8 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874b28 │ │ │ │ + blx 0x874af0 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ mulcs r0, r3, pc @ │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0038b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f828 │ │ │ │ + b 0x1c8f7f0 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f838 │ │ │ │ - b 0x146ff60 │ │ │ │ - b 0x14687a0 │ │ │ │ + b 0x1c8f800 │ │ │ │ + b 0x146ff28 │ │ │ │ + b 0x1468768 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00384200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874578 │ │ │ │ + blx 0x874540 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146982,28 +146968,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168bc4 │ │ │ │ + b 0x1168b8c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x008c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14749f8 │ │ │ │ + b 0x14749c0 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -147014,58 +147000,58 @@ │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00b42507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fc4c │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fc58 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fc14 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fc20 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca54f4 │ │ │ │ + bl 0xfeca54bc │ │ │ │ svclt 0x00d46f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00ac2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00ac4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fca8 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fcac @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fc70 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fc74 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfac │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda54f8 │ │ │ │ + bl 0xfeda54c0 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00c80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfd8 │ │ │ │ - b 0x13b02e0 │ │ │ │ - bleq 0x162cf4 │ │ │ │ + b 0x13b02a8 │ │ │ │ + bleq 0x162cbc │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0934 │ │ │ │ + b 0x13b08fc │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147077,54 +147063,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3b3c │ │ │ │ + b 0x13a3b04 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133b58 │ │ │ │ + b 0x1133b20 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60d60 │ │ │ │ - b 0x149cb74 │ │ │ │ - b 0x1124ab8 │ │ │ │ + blx 0xfed60d28 │ │ │ │ + b 0x149cb3c │ │ │ │ + b 0x1124a80 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128998 │ │ │ │ + b 0x1128960 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d1ec │ │ │ │ + blx 0x48d1b4 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #180, 30 @ 0x2d0 │ │ │ │ - bl 0xfefcc7e4 │ │ │ │ + bl 0xfefcc7ac │ │ │ │ svclt 0x00d84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vpmin.f32 , , q6 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470804 │ │ │ │ + b 0x14707cc │ │ │ │ svclt 0x00b44224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-864 @ 0xfffffca0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 , , q4 │ │ │ │ @@ -147133,105 +147119,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130e20 │ │ │ │ - blx 0x860654 │ │ │ │ - blx 0xfefdf028 │ │ │ │ - b 0x149f05c │ │ │ │ - b 0x1126fa0 │ │ │ │ - b 0x1464864 │ │ │ │ - b 0x1472e78 │ │ │ │ - blx 0xfefb2e6c │ │ │ │ - b 0x149f070 │ │ │ │ - b 0x1126fb4 │ │ │ │ - blx 0x86c878 │ │ │ │ - blx 0xfefdf050 │ │ │ │ - b 0x149f080 │ │ │ │ - b 0x1126fc4 │ │ │ │ - b 0x1134888 │ │ │ │ + b 0x1130de8 │ │ │ │ + blx 0x86061c │ │ │ │ + blx 0xfefdeff0 │ │ │ │ + b 0x149f024 │ │ │ │ + b 0x1126f68 │ │ │ │ + b 0x146482c │ │ │ │ + b 0x1472e40 │ │ │ │ + blx 0xfefb2e34 │ │ │ │ + b 0x149f038 │ │ │ │ + b 0x1126f7c │ │ │ │ + blx 0x86c840 │ │ │ │ + blx 0xfefdf018 │ │ │ │ + b 0x149f048 │ │ │ │ + b 0x1126f8c │ │ │ │ + b 0x1134850 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #31 │ │ │ │ - blx 0xfed308ec │ │ │ │ + blx 0xfed308b4 │ │ │ │ svclt 0x00a8f482 │ │ │ │ - blx 0xfecf16f4 │ │ │ │ + blx 0xfecf16bc │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b06a8 │ │ │ │ - b 0x13a2eb4 │ │ │ │ + b 0x13b0670 │ │ │ │ + b 0x13a2e7c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x00342507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fee4 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fef0 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9feac │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9feb8 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca378c │ │ │ │ + bl 0xfeca3754 │ │ │ │ svclt 0x00946f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x002c2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x002c4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9ff40 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9ff44 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9ff08 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9ff0c @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf2c │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3790 │ │ │ │ + bl 0xfeda3758 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00880c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf98 │ │ │ │ - b 0x13b0578 │ │ │ │ - bleq 0x162f8c │ │ │ │ + b 0x13b0540 │ │ │ │ + bleq 0x162f54 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0bcc │ │ │ │ + b 0x13b0b94 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147243,42 +147229,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3dd4 │ │ │ │ + b 0x13a3d9c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133df0 │ │ │ │ + b 0x1133db8 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60ff8 │ │ │ │ - b 0x149ce0c │ │ │ │ - b 0x1124d50 │ │ │ │ + blx 0xfed60fc0 │ │ │ │ + b 0x149cdd4 │ │ │ │ + b 0x1124d18 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128c30 │ │ │ │ + b 0x1128bf8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d484 │ │ │ │ + blx 0x88d44c │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ uqasxmi fp, r0, r8 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147290,115 +147276,115 @@ │ │ │ │ sasxmi fp, r1, r8 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-608 @ 0xfffffda0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 d27, d31, d8 │ │ │ │ - b 0x1460cd0 │ │ │ │ + b 0x1460c98 │ │ │ │ svclt 0x00984c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11310bc │ │ │ │ - blx 0x8608f0 │ │ │ │ - blx 0xfefdf2c4 │ │ │ │ - b 0x149f2f8 │ │ │ │ - b 0x112723c │ │ │ │ - b 0x1464b00 │ │ │ │ - b 0x1473114 │ │ │ │ - blx 0xfefb3108 │ │ │ │ - b 0x149f30c │ │ │ │ - b 0x1127250 │ │ │ │ - blx 0x86cb14 │ │ │ │ - blx 0xfefdf2ec │ │ │ │ - b 0x149f31c │ │ │ │ - b 0x1127260 │ │ │ │ - b 0x1134b24 │ │ │ │ + b 0x1131084 │ │ │ │ + blx 0x8608b8 │ │ │ │ + blx 0xfefdf28c │ │ │ │ + b 0x149f2c0 │ │ │ │ + b 0x1127204 │ │ │ │ + b 0x1464ac8 │ │ │ │ + b 0x14730dc │ │ │ │ + blx 0xfefb30d0 │ │ │ │ + b 0x149f2d4 │ │ │ │ + b 0x1127218 │ │ │ │ + blx 0x86cadc │ │ │ │ + blx 0xfefdf2b4 │ │ │ │ + b 0x149f2e4 │ │ │ │ + b 0x1127228 │ │ │ │ + b 0x1134aec │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ - blx 0xfed30b88 │ │ │ │ + blx 0xfed30b50 │ │ │ │ svclt 0x0028f482 │ │ │ │ - blx 0xfecf1990 │ │ │ │ + blx 0xfecf1958 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0944 │ │ │ │ - b 0x13a3150 │ │ │ │ + b 0x13b090c │ │ │ │ + b 0x13a3118 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00cc2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa0180 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa018c │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa0148 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa0154 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca5a28 │ │ │ │ + bl 0xfeca59f0 │ │ │ │ svclt 0x00ac6f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00d42407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00d44c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa01dc @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa01e0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa01a4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa01a8 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfd4 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda5a2c │ │ │ │ + bl 0xfeda59f4 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00b80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfa8 │ │ │ │ - b 0x13b0814 │ │ │ │ - bleq 0x163228 │ │ │ │ + b 0x13b07dc │ │ │ │ + bleq 0x1631f0 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0e68 │ │ │ │ + b 0x13b0e30 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147410,54 +147396,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4070 │ │ │ │ + b 0x13a4038 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x113408c │ │ │ │ + b 0x1134054 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61294 │ │ │ │ - b 0x149d0a8 │ │ │ │ - b 0x1124fec │ │ │ │ + blx 0xfed6125c │ │ │ │ + b 0x149d070 │ │ │ │ + b 0x1124fb4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128ecc │ │ │ │ + b 0x1128e94 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d720 │ │ │ │ + blx 0x48d6e8 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #204, 30 @ 0x330 │ │ │ │ - bl 0xfefccd18 │ │ │ │ + bl 0xfefccce0 │ │ │ │ svclt 0x00a84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vminnm.f32 d27, d31, d20 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470d38 │ │ │ │ + b 0x1470d00 │ │ │ │ svclt 0x00cc4224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-672 @ 0xfffffd60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d31, d24 │ │ │ │ @@ -147466,105 +147452,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131354 │ │ │ │ - blx 0x860b88 │ │ │ │ - blx 0xfefdf55c │ │ │ │ - b 0x149f590 │ │ │ │ - b 0x11274d4 │ │ │ │ - b 0x1464d98 │ │ │ │ - b 0x14733ac │ │ │ │ - blx 0xfefb33a0 │ │ │ │ - b 0x149f5a4 │ │ │ │ - b 0x11274e8 │ │ │ │ - blx 0x86cdac │ │ │ │ - blx 0xfefdf584 │ │ │ │ - b 0x149f5b4 │ │ │ │ - b 0x11274f8 │ │ │ │ - b 0x1134dbc │ │ │ │ + b 0x113131c │ │ │ │ + blx 0x860b50 │ │ │ │ + blx 0xfefdf524 │ │ │ │ + b 0x149f558 │ │ │ │ + b 0x112749c │ │ │ │ + b 0x1464d60 │ │ │ │ + b 0x1473374 │ │ │ │ + blx 0xfefb3368 │ │ │ │ + b 0x149f56c │ │ │ │ + b 0x11274b0 │ │ │ │ + blx 0x86cd74 │ │ │ │ + blx 0xfefdf54c │ │ │ │ + b 0x149f57c │ │ │ │ + b 0x11274c0 │ │ │ │ + b 0x1134d84 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x4622bfb8 │ │ │ │ - blx 0xfed30e20 │ │ │ │ + blx 0xfed30de8 │ │ │ │ svclt 0x00b8f482 │ │ │ │ - blx 0xfecf1c28 │ │ │ │ + blx 0xfecf1bf0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0bdc │ │ │ │ - b 0x13a33e8 │ │ │ │ + b 0x13b0ba4 │ │ │ │ + b 0x13a33b0 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x008c2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa0418 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa0424 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa03e0 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa03ec │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3cc0 │ │ │ │ + bl 0xfeca3c88 │ │ │ │ svclt 0x002c6f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x00942407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x00944c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa0474 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0478 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa043c @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0440 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf94 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3cc4 │ │ │ │ + bl 0xfeda3c8c │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00380c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf28 │ │ │ │ - b 0x13b0aac │ │ │ │ - bleq 0x1634c0 │ │ │ │ + b 0x13b0a74 │ │ │ │ + bleq 0x163488 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b1100 │ │ │ │ + b 0x13b10c8 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147576,42 +147562,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4308 │ │ │ │ + b 0x13a42d0 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134324 │ │ │ │ + b 0x11342ec │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed6152c │ │ │ │ - b 0x149d340 │ │ │ │ - b 0x1125284 │ │ │ │ + blx 0xfed614f4 │ │ │ │ + b 0x149d308 │ │ │ │ + b 0x112524c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129164 │ │ │ │ + b 0x112912c │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d9b8 │ │ │ │ + blx 0x88d980 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ strbtmi fp, [r0], -r8, lsl #31 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147623,95 +147609,95 @@ │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-160 @ 0xffffff60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d15, d24 │ │ │ │ - b 0x1461204 │ │ │ │ + b 0x14611cc │ │ │ │ svclt 0x00284c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11315f0 │ │ │ │ - blx 0x860e24 │ │ │ │ - blx 0xfefdf7f8 │ │ │ │ - b 0x149f82c │ │ │ │ - b 0x1127770 │ │ │ │ - b 0x1465034 │ │ │ │ - b 0x1473648 │ │ │ │ - blx 0xfefb363c │ │ │ │ - b 0x149f840 │ │ │ │ - b 0x1127784 │ │ │ │ - blx 0x86d048 │ │ │ │ - blx 0xfefdf820 │ │ │ │ - b 0x149f850 │ │ │ │ - b 0x1127794 │ │ │ │ - b 0x1135058 │ │ │ │ + b 0x11315b8 │ │ │ │ + blx 0x860dec │ │ │ │ + blx 0xfefdf7c0 │ │ │ │ + b 0x149f7f4 │ │ │ │ + b 0x1127738 │ │ │ │ + b 0x1464ffc │ │ │ │ + b 0x1473610 │ │ │ │ + blx 0xfefb3604 │ │ │ │ + b 0x149f808 │ │ │ │ + b 0x112774c │ │ │ │ + blx 0x86d010 │ │ │ │ + blx 0xfefdf7e8 │ │ │ │ + b 0x149f818 │ │ │ │ + b 0x112775c │ │ │ │ + b 0x1135020 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ - blx 0xfed310bc │ │ │ │ + blx 0xfed31084 │ │ │ │ svclt 0x0038f482 │ │ │ │ - blx 0xfecf1ec4 │ │ │ │ + blx 0xfecf1e8c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0e78 │ │ │ │ - b 0x13a3684 │ │ │ │ + b 0x13b0e40 │ │ │ │ + b 0x13a364c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe86c0 │ │ │ │ + bne 0xbe8688 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1463f44 │ │ │ │ + b 0x1463f0c │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd170 │ │ │ │ + bl 0xff1cd138 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b36f8 │ │ │ │ + bne 0xfe9b36c0 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f0f00 │ │ │ │ - bl 0xfe939334 │ │ │ │ + bl 0xff0f0ec8 │ │ │ │ + bl 0xfe9392fc │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa06f8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa06c0 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471368 │ │ │ │ - beq 0x167748 │ │ │ │ + b 0x1471330 │ │ │ │ + beq 0x167710 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147729,91 +147715,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a456c │ │ │ │ + b 0x13a4534 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134588 │ │ │ │ + b 0x1134550 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61790 │ │ │ │ - b 0x149d5a4 │ │ │ │ - b 0x11254e8 │ │ │ │ + blx 0xfed61758 │ │ │ │ + b 0x149d56c │ │ │ │ + b 0x11254b0 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11293c8 │ │ │ │ + b 0x1129390 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a57ec │ │ │ │ - bl 0xff0e380c │ │ │ │ + bne 0x14a57b4 │ │ │ │ + bl 0xff0e37d4 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d220 │ │ │ │ - b 0x1470c0c │ │ │ │ + b 0x110d1e8 │ │ │ │ + b 0x1470bd4 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3838 │ │ │ │ - b 0x1463820 │ │ │ │ + b 0x13a3800 │ │ │ │ + b 0x14637e8 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a141c │ │ │ │ + b 0x13a13e4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d270 │ │ │ │ - b 0x149d654 │ │ │ │ - b 0x1125598 │ │ │ │ + blx 0xfed8d238 │ │ │ │ + b 0x149d61c │ │ │ │ + b 0x1125560 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131454 │ │ │ │ + b 0x113141c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530c84 │ │ │ │ - blx 0xfed271e4 │ │ │ │ - blx 0xfed1da8c │ │ │ │ + blne 0x530c4c │ │ │ │ + blx 0xfed271ac │ │ │ │ + blx 0xfed1da54 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b109c │ │ │ │ - b 0x13a38a8 │ │ │ │ + b 0x13b1064 │ │ │ │ + b 0x13a3870 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147822,32 +147808,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa08b4 │ │ │ │ - b 0x10b1588 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa087c │ │ │ │ + b 0x10b1550 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a990c │ │ │ │ + b 0x10a98d4 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0918 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa08e0 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471588 │ │ │ │ - beq 0x167968 │ │ │ │ + b 0x1471550 │ │ │ │ + beq 0x167930 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147865,126 +147851,126 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a478c │ │ │ │ + b 0x13a4754 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11347a8 │ │ │ │ + b 0x1134770 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed619b0 │ │ │ │ - b 0x149d7c4 │ │ │ │ - b 0x1125708 │ │ │ │ + blx 0xfed61978 │ │ │ │ + b 0x149d78c │ │ │ │ + b 0x11256d0 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11295e8 │ │ │ │ + b 0x11295b0 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3a2c │ │ │ │ + bl 0xe39f4 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d440 │ │ │ │ - b 0x1470e2c │ │ │ │ + b 0x110d408 │ │ │ │ + b 0x1470df4 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3a58 │ │ │ │ - b 0x1463a40 │ │ │ │ + b 0x13a3a20 │ │ │ │ + b 0x1463a08 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a163c │ │ │ │ + b 0x13a1604 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d490 │ │ │ │ - b 0x149d874 │ │ │ │ - b 0x11257b8 │ │ │ │ + blx 0xfed8d458 │ │ │ │ + b 0x149d83c │ │ │ │ + b 0x1125780 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131674 │ │ │ │ + b 0x113163c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31b04 │ │ │ │ - blx 0xfed1dcac │ │ │ │ + blx 0xfed31acc │ │ │ │ + blx 0xfed1dc74 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b12bc │ │ │ │ - b 0x13a3ac8 │ │ │ │ + b 0x13b1284 │ │ │ │ + b 0x13a3a90 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8b04 │ │ │ │ + bne 0xbe8acc │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1464388 │ │ │ │ + b 0x1464350 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd5b4 │ │ │ │ + bl 0xff1cd57c │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b3b3c │ │ │ │ + bne 0xfe9b3b04 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f1344 │ │ │ │ - bl 0xfe939778 │ │ │ │ + bl 0xff0f130c │ │ │ │ + bl 0xfe939740 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0b3c @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0b04 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x14717ac │ │ │ │ - beq 0x167b8c │ │ │ │ + b 0x1471774 │ │ │ │ + beq 0x167b54 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148002,91 +147988,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a49b0 │ │ │ │ + b 0x13a4978 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11349cc │ │ │ │ + b 0x1134994 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61bd4 │ │ │ │ - b 0x149d9e8 │ │ │ │ - b 0x112592c │ │ │ │ + blx 0xfed61b9c │ │ │ │ + b 0x149d9b0 │ │ │ │ + b 0x11258f4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x112980c │ │ │ │ + b 0x11297d4 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5c30 │ │ │ │ - bl 0xff0e3c50 │ │ │ │ + bne 0x14a5bf8 │ │ │ │ + bl 0xff0e3c18 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d664 │ │ │ │ - b 0x1471050 │ │ │ │ + b 0x110d62c │ │ │ │ + b 0x1471018 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3c7c │ │ │ │ - b 0x1463c64 │ │ │ │ + b 0x13a3c44 │ │ │ │ + b 0x1463c2c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1860 │ │ │ │ + b 0x13a1828 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d6b4 │ │ │ │ - b 0x149da98 │ │ │ │ - b 0x11259dc │ │ │ │ + blx 0xfed8d67c │ │ │ │ + b 0x149da60 │ │ │ │ + b 0x11259a4 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131898 │ │ │ │ + b 0x1131860 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x5310c8 │ │ │ │ - blx 0xfed27628 │ │ │ │ - blx 0xfed1ded0 │ │ │ │ + blne 0x531090 │ │ │ │ + blx 0xfed275f0 │ │ │ │ + blx 0xfed1de98 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b14e0 │ │ │ │ - b 0x13a3cec │ │ │ │ + b 0x13b14a8 │ │ │ │ + b 0x13a3cb4 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148095,32 +148081,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0cf8 │ │ │ │ - b 0x10b19cc │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0cc0 │ │ │ │ + b 0x10b1994 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9d50 │ │ │ │ + b 0x10a9d18 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0d5c @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0d24 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x14719cc │ │ │ │ - beq 0x167dac │ │ │ │ + b 0x1471994 │ │ │ │ + beq 0x167d74 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148138,229 +148124,229 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4bd0 │ │ │ │ + b 0x13a4b98 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134bec │ │ │ │ + b 0x1134bb4 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61df4 │ │ │ │ - b 0x149dc08 │ │ │ │ - b 0x1125b4c │ │ │ │ + blx 0xfed61dbc │ │ │ │ + b 0x149dbd0 │ │ │ │ + b 0x1125b14 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129a2c │ │ │ │ + b 0x11299f4 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3e70 │ │ │ │ + bl 0xe3e38 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d884 │ │ │ │ - b 0x1471270 │ │ │ │ + b 0x110d84c │ │ │ │ + b 0x1471238 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3e9c │ │ │ │ - b 0x1463e84 │ │ │ │ + b 0x13a3e64 │ │ │ │ + b 0x1463e4c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1a80 │ │ │ │ + b 0x13a1a48 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d8d4 │ │ │ │ - b 0x149dcb8 │ │ │ │ - b 0x1125bfc │ │ │ │ + blx 0xfed8d89c │ │ │ │ + b 0x149dc80 │ │ │ │ + b 0x1125bc4 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131ab8 │ │ │ │ + b 0x1131a80 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31f48 │ │ │ │ - blx 0xfed1e0f0 │ │ │ │ + blx 0xfed31f10 │ │ │ │ + blx 0xfed1e0b8 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1700 │ │ │ │ - b 0x13a3f0c │ │ │ │ + b 0x13b16c8 │ │ │ │ + b 0x13a3ed4 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vrhadd.u8 d20, d2, d3 │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ - bne 0xbe8f48 │ │ │ │ + bne 0xbe8f10 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x14667cc │ │ │ │ + b 0x1466794 │ │ │ │ @ instruction: 0xf0004c0c │ │ │ │ adclt r0, sp, #255 @ 0xff │ │ │ │ eorvs lr, r2, #196, 22 @ 0x31000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0f1c │ │ │ │ - b 0x10b1bf0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0ee4 │ │ │ │ + b 0x10b1bb8 │ │ │ │ vhadd.u8 d16, d3, d12 │ │ │ │ - b 0x10a9f74 │ │ │ │ + b 0x10a9f3c │ │ │ │ vhadd.u8 d22, d1, d2 │ │ │ │ - bne 0x17e977c │ │ │ │ + bne 0x17e9744 │ │ │ │ stcmi 3, cr15, [r7], {65} @ 0x41 │ │ │ │ strne r1, [r9], -r4, lsr #21 │ │ │ │ andmi pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0x6323ebc1 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa0f7d @ │ │ │ │ - b 0x11e180c │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0f45 @ │ │ │ │ + b 0x11e17d4 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4d9c │ │ │ │ - b 0x1463fb0 │ │ │ │ + b 0x13b4d64 │ │ │ │ + b 0x1463f78 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9bac │ │ │ │ - b 0x1463fbc │ │ │ │ + b 0x13b9b74 │ │ │ │ + b 0x1463f84 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1bb8 │ │ │ │ - b 0x1463fc8 │ │ │ │ + b 0x13b1b80 │ │ │ │ + b 0x1463f90 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9bc4 │ │ │ │ - b 0x1463fd4 │ │ │ │ + b 0x13a9b8c │ │ │ │ + b 0x1463f9c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1bd0 │ │ │ │ - b 0x1463fe0 │ │ │ │ + b 0x13a1b98 │ │ │ │ + b 0x1463fa8 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9bdc │ │ │ │ + b 0x13b9ba4 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed61fe0 │ │ │ │ - b 0x149ddf4 │ │ │ │ - b 0x13a5d38 │ │ │ │ + blx 0xfed61fa8 │ │ │ │ + b 0x149ddbc │ │ │ │ + b 0x13a5d00 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4e04 │ │ │ │ + b 0x13b4dcc │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124e30 │ │ │ │ + b 0x1124df8 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124870 │ │ │ │ + b 0x1124838 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131c48 │ │ │ │ + b 0x1131c10 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a6078 │ │ │ │ - bl 0xff0e6098 │ │ │ │ + bne 0x14a6040 │ │ │ │ + bl 0xff0e6060 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323ebc4 │ │ │ │ - b 0x110daac │ │ │ │ - b 0x1471498 │ │ │ │ + b 0x110da74 │ │ │ │ + b 0x1471460 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a40c4 │ │ │ │ - b 0x14640ac │ │ │ │ + b 0x13a408c │ │ │ │ + b 0x1464074 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1ca8 │ │ │ │ + b 0x13a1c70 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dafc │ │ │ │ - b 0x149dee0 │ │ │ │ - b 0x1125e24 │ │ │ │ + blx 0xfed8dac4 │ │ │ │ + b 0x149dea8 │ │ │ │ + b 0x1125dec │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131ce0 │ │ │ │ + b 0x1131ca8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x531510 │ │ │ │ - blx 0xfed27a70 │ │ │ │ - blx 0xfed1e318 │ │ │ │ + blne 0x5314d8 │ │ │ │ + blx 0xfed27a38 │ │ │ │ + blx 0xfed1e2e0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1928 │ │ │ │ - b 0x13a4134 │ │ │ │ + b 0x13b18f0 │ │ │ │ + b 0x13a40fc │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148368,206 +148354,206 @@ │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ stmiane r0!, {r2, r7, sl, lr} │ │ │ │ strtne r0, [r4], -sp, lsr #4 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ rscseq pc, pc, r0 │ │ │ │ - bl 0x1cdc20 │ │ │ │ + bl 0x1cdbe8 │ │ │ │ vst1.8 {d6-d9}, [ip :128], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-835 @ 0xfffffcbd │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ vsub.i8 , , │ │ │ │ ldrmi r4, [r4], #-3079 @ 0xfffff3f9 │ │ │ │ vmax.u8 d17, d3, d9 │ │ │ │ - bl 0xf19b0 │ │ │ │ + bl 0xf1978 │ │ │ │ strbtmi r6, [r2], #-803 @ 0xfffffcdd │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa11a1 @ │ │ │ │ - b 0x11e1a30 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa1169 @ │ │ │ │ + b 0x11e19f8 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4fc0 │ │ │ │ - b 0x14641d4 │ │ │ │ + b 0x13b4f88 │ │ │ │ + b 0x146419c │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9dd0 │ │ │ │ - b 0x14641e0 │ │ │ │ + b 0x13b9d98 │ │ │ │ + b 0x14641a8 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1ddc │ │ │ │ - b 0x14641ec │ │ │ │ + b 0x13b1da4 │ │ │ │ + b 0x14641b4 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9de8 │ │ │ │ - b 0x14641f8 │ │ │ │ + b 0x13a9db0 │ │ │ │ + b 0x14641c0 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1df4 │ │ │ │ - b 0x1464204 │ │ │ │ + b 0x13a1dbc │ │ │ │ + b 0x14641cc │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9e00 │ │ │ │ + b 0x13b9dc8 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed62204 │ │ │ │ - b 0x149e018 │ │ │ │ - b 0x13a5f5c │ │ │ │ + blx 0xfed621cc │ │ │ │ + b 0x149dfe0 │ │ │ │ + b 0x13a5f24 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b5028 │ │ │ │ + b 0x13b4ff0 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1125054 │ │ │ │ + b 0x112501c │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124a94 │ │ │ │ + b 0x1124a5c │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131e6c │ │ │ │ + b 0x1131e34 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ stmne r8, {r1, sl, ip} │ │ │ │ - bl 0xe62bc │ │ │ │ + bl 0xe6284 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2273 @ 0xfffff71f │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323eb04 │ │ │ │ - b 0x110dcd0 │ │ │ │ - b 0x14716bc │ │ │ │ + b 0x110dc98 │ │ │ │ + b 0x1471684 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a42e8 │ │ │ │ - b 0x14642d0 │ │ │ │ + b 0x13a42b0 │ │ │ │ + b 0x1464298 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1ecc │ │ │ │ + b 0x13a1e94 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dd20 │ │ │ │ - b 0x149e104 │ │ │ │ - b 0x1126048 │ │ │ │ + blx 0xfed8dce8 │ │ │ │ + b 0x149e0cc │ │ │ │ + b 0x1126010 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131f04 │ │ │ │ + b 0x1131ecc │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed32394 │ │ │ │ - blx 0xfed1e53c │ │ │ │ + blx 0xfed3235c │ │ │ │ + blx 0xfed1e504 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1b4c │ │ │ │ - b 0x13a4358 │ │ │ │ + b 0x13b1b14 │ │ │ │ + b 0x13a4320 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0x9608e9dd │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ - ldrbeq pc, [pc, #9]! @ 0xa1381 @ │ │ │ │ + ldrbeq pc, [pc, #9]! @ 0xa1349 @ │ │ │ │ andmi pc, r7, r6, asr #7 │ │ │ │ stmdane r9, {r2, r4, r5, r9, sl, fp} │ │ │ │ stmdbne r0, {r3, r4, r9, sl, fp} │ │ │ │ - ldrbteq pc, [pc], #2 @ 0xa1388 @ │ │ │ │ + ldrbteq pc, [pc], #2 @ 0xa1350 @ │ │ │ │ vmul.f , , d0[5] │ │ │ │ @ instruction: 0xf04f2707 │ │ │ │ - b 0x1462794 │ │ │ │ - bl 0x11e14d8 │ │ │ │ - bl 0x7a3bb0 │ │ │ │ - bl 0x11e43bc │ │ │ │ + b 0x146275c │ │ │ │ + bl 0x11e14a0 │ │ │ │ + bl 0x7a3b78 │ │ │ │ + bl 0x11e4384 │ │ │ │ stmdaeq r4!, {r0, r2, fp}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ strbvc lr, [sl], #2628 @ 0xa44 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ - beq 0x175bcf0 │ │ │ │ + beq 0x175bcb8 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bvs 0xdbce4 │ │ │ │ + bvs 0xdbcac │ │ │ │ strmi pc, [r7, -r2, asr #7] │ │ │ │ @ instruction: 0xf3c90e10 │ │ │ │ - b 0x1471be4 │ │ │ │ + b 0x1471bac │ │ │ │ ldmne pc!, {r3, fp, sp} @ │ │ │ │ ldmdavs ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x0c05eb45 │ │ │ │ - b 0x14635d8 │ │ │ │ - b 0x127b844 │ │ │ │ - b 0x147f314 │ │ │ │ - bl 0x4a4558 │ │ │ │ - b 0x1321410 │ │ │ │ - b 0x1461c10 │ │ │ │ - b 0x11b4424 │ │ │ │ - b 0x13b2414 │ │ │ │ - bl 0x11f4458 │ │ │ │ + b 0x14635a0 │ │ │ │ + b 0x127b80c │ │ │ │ + b 0x147f2dc │ │ │ │ + bl 0x4a4520 │ │ │ │ + b 0x13213d8 │ │ │ │ + b 0x1461bd8 │ │ │ │ + b 0x11b43ec │ │ │ │ + b 0x13b23dc │ │ │ │ + bl 0x11f4420 │ │ │ │ stmdaeq r0, {r0, r2, r8, r9, sl}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ sbcvc lr, r7, r0, asr #20 │ │ │ │ @ instruction: 0xf006087f │ │ │ │ @ instruction: 0xf3c60cff │ │ │ │ ldrteq r2, [pc], -r7, lsl #12 │ │ │ │ - b 0x126353c │ │ │ │ - b 0x11ab05c │ │ │ │ + b 0x1263504 │ │ │ │ + b 0x11ab024 │ │ │ │ teqmi sl, #0 │ │ │ │ ldrbeq pc, [pc, r3]! @ │ │ │ │ smladeq ip, r7, fp, lr │ │ │ │ movwcs pc, #29635 @ 0x73c3 @ │ │ │ │ stmdaeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c06eb13 │ │ │ │ - b 0x1263634 │ │ │ │ - b 0x147f35c │ │ │ │ + b 0x12635fc │ │ │ │ + b 0x147f324 │ │ │ │ teqmi sl, #92, 24 @ 0x5c00 │ │ │ │ movwcs lr, #51778 @ 0xca42 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ rsbsmi pc, pc, #4, 8 @ 0x4000000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0xa1458 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0xa1420 @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - b 0x11639ac │ │ │ │ - b 0x147186c │ │ │ │ + b 0x1163974 │ │ │ │ + b 0x1471834 │ │ │ │ stmdbeq r4!, {r2, r3, r7, sl, fp}^ │ │ │ │ vstmiane r2, {s28-s103} │ │ │ │ rsbsmi pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ vst1.64 {d11-d14}, [r3 :64], ip │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr}^ │ │ │ │ @@ -148580,15 +148566,15 @@ │ │ │ │ orrmi lr, r4, #76, 20 @ 0x4c000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169cbc │ │ │ │ + b 0x1169c84 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @@ -148607,133 +148593,133 @@ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ strcs pc, [r7, #-968] @ 0xfffffc38 │ │ │ │ strcc r0, [r1, #-2166] @ 0xfffff78a │ │ │ │ strbvc lr, [ip], r6, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x6c00ea4c │ │ │ │ andcs pc, r7, r2, asr #7 │ │ │ │ - b 0x14675dc │ │ │ │ + b 0x14675a4 │ │ │ │ @ instruction: 0xf04f6018 │ │ │ │ @ instruction: 0xf1070800 │ │ │ │ @ instruction: 0xf1480701 │ │ │ │ stmdaeq sp!, {fp}^ │ │ │ │ stmdaeq r9, {r0, ip, sp}^ │ │ │ │ strbvc lr, [r8, #2629] @ 0xa45 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [r5], -r6, asr #20 │ │ │ │ ldmdavs r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strmi pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf04f197f │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ - b 0x13a2960 │ │ │ │ + b 0x13a2928 │ │ │ │ ldmdaeq pc!, {r3, sl, fp}^ @ │ │ │ │ - b 0x1264db0 │ │ │ │ + b 0x1264d78 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - b 0x1467770 │ │ │ │ - b 0x1232988 │ │ │ │ - b 0x11f1d94 │ │ │ │ - b 0x14729d8 │ │ │ │ - b 0x13a16c0 │ │ │ │ + b 0x1467738 │ │ │ │ + b 0x1232950 │ │ │ │ + b 0x11f1d5c │ │ │ │ + b 0x14729a0 │ │ │ │ + b 0x13a1688 │ │ │ │ @ instruction: 0xf04f0c05 │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ @ instruction: 0xf0030500 │ │ │ │ vqshlu.s64 q8, , #3 │ │ │ │ - b 0x10aa1b0 │ │ │ │ + b 0x10aa178 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, ip, sp, lr}^ │ │ │ │ - b 0x11e2e50 │ │ │ │ - b 0x112a9e0 │ │ │ │ - b 0x13b95a4 │ │ │ │ + b 0x11e2e18 │ │ │ │ + b 0x112a9a8 │ │ │ │ + b 0x13b956c │ │ │ │ @ instruction: 0xf0040c05 │ │ │ │ strcc r0, [r1, #-1535] @ 0xfffffa01 │ │ │ │ strcs pc, [r7], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10419ad │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0xf1460600 │ │ │ │ stmiane r4!, {r9, sl}^ │ │ │ │ @ instruction: 0xf412086d │ │ │ │ - b 0x14753c4 │ │ │ │ - b 0x11e271c │ │ │ │ - b 0x13bece8 │ │ │ │ - b 0x13a45e8 │ │ │ │ - blx 0x186a1e8 │ │ │ │ - blx 0xfefe07e4 │ │ │ │ + b 0x147538c │ │ │ │ + b 0x11e26e4 │ │ │ │ + b 0x13becb0 │ │ │ │ + b 0x13a45b0 │ │ │ │ + blx 0x186a1b0 │ │ │ │ + blx 0xfefe07ac │ │ │ │ svclt 0x000cfc8c │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff412 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0xfed4e158 │ │ │ │ - b 0x119dffc │ │ │ │ - b 0x14719fc │ │ │ │ - b 0x13a482c │ │ │ │ + blx 0xfed4e120 │ │ │ │ + b 0x119dfc4 │ │ │ │ + b 0x14719c4 │ │ │ │ + b 0x13a47f4 │ │ │ │ svclt 0x000c1c84 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ - b 0x13b5418 │ │ │ │ - b 0x116e430 │ │ │ │ + b 0x13b53e0 │ │ │ │ + b 0x116e3f8 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169e44 │ │ │ │ + b 0x1169e0c │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ addslt fp, r9, #240, 10 @ 0x3c000000 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ strpl lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ adclt r0, r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0x4c14ea4f │ │ │ │ @ instruction: 0xf04f1809 │ │ │ │ adclt r0, lr, #0, 8 │ │ │ │ - bl 0x11ce0b8 │ │ │ │ - bl 0x56328c │ │ │ │ + bl 0x11ce080 │ │ │ │ + bl 0x563254 │ │ │ │ stmibne r0, {r2, r3, r8, r9} │ │ │ │ ldrmi lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0x0c04eb44 │ │ │ │ ldmdbne r2, {r1, r4, sl, fp}^ │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x4c03ea4c │ │ │ │ cmpeq r2, #323584 @ 0x4f000 │ │ │ │ andeq lr, r4, #68, 22 @ 0x11000 │ │ │ │ bicvc lr, r7, r1, asr #20 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ - b 0x10a3800 │ │ │ │ + b 0x10a37c8 │ │ │ │ ldreq r4, [r2], #-3 │ │ │ │ andsmi lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addlt r0, r3, #512 @ 0x200 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ - blx 0xfed62718 │ │ │ │ - blx 0xfed5e4e0 │ │ │ │ - b 0x15de0e0 │ │ │ │ - b 0x1472720 │ │ │ │ - b 0x146642c │ │ │ │ - b 0x146602c │ │ │ │ - b 0x11664f4 │ │ │ │ + blx 0xfed626e0 │ │ │ │ + blx 0xfed5e4a8 │ │ │ │ + b 0x15de0a8 │ │ │ │ + b 0x14726e8 │ │ │ │ + b 0x14663f4 │ │ │ │ + b 0x1465ff4 │ │ │ │ + b 0x11664bc │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169f00 │ │ │ │ + b 0x1169ec8 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ addslt r5, r8, #128, 28 @ 0x800 │ │ │ │ strmi lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ @@ -148746,104 +148732,104 @@ │ │ │ │ andcc r0, r1, r0, lsl #10 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ stceq 2, cr11, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf04f18c0 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ ldceq 3, cr0, [r2], {-0} │ │ │ │ stmdaeq r0, {r0, sl, ip, sp}^ │ │ │ │ - b 0x10a79e4 │ │ │ │ - b 0x147da64 │ │ │ │ + b 0x10a79ac │ │ │ │ + b 0x147da2c │ │ │ │ @ instruction: 0xf04f0253 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ stmdaeq r4!, {r8, r9}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11a3890 │ │ │ │ + b 0x11a3858 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, sl, ip, sp, lr}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ bicvc lr, r5, r1, asr #20 │ │ │ │ - b 0x10a27e8 │ │ │ │ - b 0x1171790 │ │ │ │ + b 0x10a27b0 │ │ │ │ + b 0x1171758 │ │ │ │ tstmi sl, #20, 6 @ 0x50000000 │ │ │ │ tstmi r1, #805306376 @ 0x30000008 │ │ │ │ - blx 0xfed64794 │ │ │ │ + blx 0xfed6475c │ │ │ │ ldreq pc, [r2], #-899 @ 0xfffffc7d │ │ │ │ - blx 0xfed247c4 │ │ │ │ - b 0x149e1a0 │ │ │ │ - b 0x14664e8 │ │ │ │ - b 0x14660e8 │ │ │ │ - b 0x11665b0 │ │ │ │ + blx 0xfed2478c │ │ │ │ + b 0x149e168 │ │ │ │ + b 0x14664b0 │ │ │ │ + b 0x14660b0 │ │ │ │ + b 0x1166578 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169fbc │ │ │ │ + b 0x1169f84 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stcls 5, cr11, [r2], {16} │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ cdpeq 1, 4, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf00cfa20 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ @ instruction: 0xf1cc4320 │ │ │ │ - blx 0x16286c │ │ │ │ - blx 0x15e428 │ │ │ │ + blx 0x162834 │ │ │ │ + blx 0x15e3f0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r1 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ stceq 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blx 0x93248c │ │ │ │ - b 0x1460840 │ │ │ │ - b 0x1161814 │ │ │ │ + blx 0x932454 │ │ │ │ + b 0x1460808 │ │ │ │ + b 0x11617dc │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andsmi fp, sl, r0, lsl r5 │ │ │ │ @ instruction: 0xf1a49c02 │ │ │ │ @ instruction: 0xf1c40c20 │ │ │ │ - blx 0x1650b4 │ │ │ │ - blx 0x9a0868 │ │ │ │ - b 0x13e1074 │ │ │ │ + blx 0x16507c │ │ │ │ + blx 0x9a0830 │ │ │ │ + b 0x13e103c │ │ │ │ adcmi r0, r3, lr, lsl #24 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, r3, r0, lsr #20 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ - blx 0x9324dc │ │ │ │ - b 0x11a0890 │ │ │ │ + blx 0x9324a4 │ │ │ │ + b 0x11a0858 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf0014308 │ │ │ │ svclt 0x000c4100 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addvc lr, r0, r1, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ tstpcc r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x10e39a │ │ │ │ - blx 0xfe99d89e │ │ │ │ + blx 0x10e362 │ │ │ │ + blx 0xfe99d866 │ │ │ │ strmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ streq fp, [r0], #-642 @ 0xfffffd7e │ │ │ │ @ instruction: 0xf04f1883 │ │ │ │ @ instruction: 0xf1410100 │ │ │ │ ldreq r0, [r8], #-256 @ 0xffffff00 │ │ │ │ stmne r0, {r0, r3, sl} │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10e28dc │ │ │ │ + b 0x10e28a4 │ │ │ │ streq r4, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrbmi r4, [r0, -r1, lsl #12]! │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ mvnseq pc, #0 │ │ │ │ @@ -148859,190 +148845,190 @@ │ │ │ │ movweq pc, #322 @ 0x142 @ │ │ │ │ rscseq pc, pc, #1 │ │ │ │ andeq lr, ip, r0, lsl fp │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf1431880 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ - bl 0x4b2134 │ │ │ │ + bl 0x4b20fc │ │ │ │ @ instruction: 0xf143000c │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfaa6 │ │ │ │ + blx 0x1dfa6e │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ - bl 0x58e344 │ │ │ │ + bl 0x58e30c │ │ │ │ @ instruction: 0xf04f030c │ │ │ │ - b 0x1462140 │ │ │ │ - bl 0x1131984 │ │ │ │ + b 0x1462108 │ │ │ │ + bl 0x113194c │ │ │ │ addlt r0, sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf14c1818 │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04f1840 │ │ │ │ mrsmi r0, (UNDEF: 89) │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiacc r0, {s28-s106} │ │ │ │ bicne pc, r0, #192, 6 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x1164e84 │ │ │ │ + b 0x1164e4c │ │ │ │ @ instruction: 0xf002030c │ │ │ │ svceq 0x00000204 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ stmiaeq sl, {r3}^ │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ - beq 0xfe2a21d4 │ │ │ │ + beq 0xfe2a219c │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ mcrreq 0, 2, r0, sl, cr0 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ cdpeq 2, 0, cr0, cr8, cr0, {2} │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ tstmi r8, #128 @ 0x80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf3c00f82 │ │ │ │ @ instruction: 0xf00233c0 │ │ │ │ - bleq 0x13219cc │ │ │ │ + bleq 0x1321994 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ stceq 2, cr0, [r9, #-16] │ │ │ │ @ instruction: 0xf0014313 │ │ │ │ tstmi r8, #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf0010f89 │ │ │ │ - b 0x10e1dec │ │ │ │ + b 0x10e1db4 │ │ │ │ ldrdcs r7, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ ldceq 4, cr11, [r1], {16} │ │ │ │ streq r9, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf500b292 │ │ │ │ rscmi r5, r1, r0, lsl #25 │ │ │ │ vhadd.u32 q10, , q9 │ │ │ │ - b 0x10e1e40 │ │ │ │ + b 0x10e1e08 │ │ │ │ ldceq 0, cr0, [r9], {2} │ │ │ │ streq fp, [r9], #-667 @ 0xfffffd65 │ │ │ │ rscmi r0, r3, r2, lsl #24 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vhadd.u32 q10, , │ │ │ │ - beq 0x161e58 │ │ │ │ + beq 0x161e20 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq r4, sl, #1275068416 @ 0x4c000000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - b 0x1164a5c │ │ │ │ + b 0x1164a24 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e47c │ │ │ │ - b 0x149e460 │ │ │ │ - b 0x11663a4 │ │ │ │ + blx 0xfed4e444 │ │ │ │ + b 0x149e428 │ │ │ │ + b 0x116636c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172264 │ │ │ │ + b 0x117222c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfbec │ │ │ │ + blmi 0x1dfbb4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x938c8c │ │ │ │ - blx 0x99da94 │ │ │ │ - blx 0xfecdde98 │ │ │ │ + blx 0x938c54 │ │ │ │ + blx 0x99da5c │ │ │ │ + blx 0xfecdde60 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x112401c │ │ │ │ + b 0x1123fe4 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ eoreq pc, r0, r1, lsr #3 │ │ │ │ - blx 0x171dfc │ │ │ │ - blx 0x9a1310 │ │ │ │ - b 0x115dadc │ │ │ │ + blx 0x171dc4 │ │ │ │ + blx 0x9a12d8 │ │ │ │ + b 0x115daa4 │ │ │ │ movwmi r0, #8718 @ 0x220e │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfc7e │ │ │ │ + blx 0x1dfc46 │ │ │ │ addslt fp, r9, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf36f9c01 │ │ │ │ @ instruction: 0xf500030f │ │ │ │ adcmi r5, r1, r0, lsl #25 │ │ │ │ addlt r4, r9, #163 @ 0xa3 │ │ │ │ stceq 3, cr4, [fp], {25} │ │ │ │ vqsub.u32 d27, d31, d3 │ │ │ │ - blx 0x162364 │ │ │ │ - blx 0x15e73c │ │ │ │ + blx 0x16232c │ │ │ │ + blx 0x15e704 │ │ │ │ vhadd.u32 d31, d3, d4 │ │ │ │ - b 0x1461b70 │ │ │ │ - b 0x146a778 │ │ │ │ + b 0x1461b38 │ │ │ │ + b 0x146a740 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162944 │ │ │ │ - b 0x1462750 │ │ │ │ + b 0x116290c │ │ │ │ + b 0x1462718 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162350 │ │ │ │ + b 0x1162318 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e5a0 │ │ │ │ - b 0x149e584 │ │ │ │ - b 0x11664c8 │ │ │ │ + blx 0xfed4e568 │ │ │ │ + b 0x149e54c │ │ │ │ + b 0x1166490 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172388 │ │ │ │ + b 0x1172350 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfd10 │ │ │ │ + blmi 0x1dfcd8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x138db0 │ │ │ │ - blx 0x19dbb8 │ │ │ │ - blx 0xfecddfbc │ │ │ │ + blx 0x138d78 │ │ │ │ + blx 0x19db80 │ │ │ │ + blx 0xfecddf84 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1124140 │ │ │ │ + b 0x1124108 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcls 4, cr11, [r1], {16} │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf104fa03 │ │ │ │ @@ -149052,94 +149038,94 @@ │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf004fa02 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andeq lr, r1, #80, 20 @ 0x50000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x112ac1c │ │ │ │ + b 0x112abe4 │ │ │ │ @ instruction: 0xf8c37284 │ │ │ │ @ instruction: 0xf85d20ec │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b410 │ │ │ │ stcls 12, cr5, [r1], {128} @ 0x80 │ │ │ │ andslt fp, r0, #-1879048191 @ 0x90000001 │ │ │ │ ldrne r1, [r2], #-1051 @ 0xfffffbe5 │ │ │ │ rscmi r4, r0, r1, ror #1 │ │ │ │ addlt r4, r9, #227 @ 0xe3 │ │ │ │ addlt r4, r0, #226 @ 0xe2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ - b 0x1464c84 │ │ │ │ - b 0x147249c │ │ │ │ + b 0x1464c4c │ │ │ │ + b 0x1472464 │ │ │ │ vst2.8 {d2-d5}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162a68 │ │ │ │ - b 0x1462874 │ │ │ │ + b 0x1162a30 │ │ │ │ + b 0x146283c │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162474 │ │ │ │ + b 0x116243c │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e6c4 │ │ │ │ - b 0x149e6a8 │ │ │ │ - b 0x11665ec │ │ │ │ + blx 0xfed4e68c │ │ │ │ + b 0x149e670 │ │ │ │ + b 0x11665b4 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11724ac │ │ │ │ + b 0x1172474 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfe34 │ │ │ │ + blmi 0x1dfdfc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148f110 │ │ │ │ + b 0x148f0d8 │ │ │ │ stcls 14, cr7, [r2], {226} @ 0xe2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0xf1c417d8 │ │ │ │ rscmi r0, r2, r0, lsr #2 │ │ │ │ @ instruction: 0xf101fa0e │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0xc2216c │ │ │ │ + blx 0xc22134 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ @ instruction: 0xf104fa23 │ │ │ │ msreq CPSR_, #196, 2 @ 0x31 │ │ │ │ - b 0x1470d7c │ │ │ │ - blx 0xb5548 │ │ │ │ + b 0x1470d44 │ │ │ │ + blx 0xb5510 │ │ │ │ vst2.8 {d15-d18}, [lr], r3 │ │ │ │ - blx 0x8b5508 │ │ │ │ + blx 0x8b54d0 │ │ │ │ tstpmi r9, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf082fab2 │ │ │ │ - blx 0xfecf2998 │ │ │ │ + blx 0xfecf2960 │ │ │ │ @ instruction: 0xf001f481 │ │ │ │ stmdbeq r0, {r8, r9, lr}^ │ │ │ │ - b 0x11642b0 │ │ │ │ + b 0x1164278 │ │ │ │ ldrmi r3, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf1c19900 │ │ │ │ sbcmi r0, sl, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x1191ab8 │ │ │ │ + blx 0x1191a80 │ │ │ │ @ instruction: 0xf003fc0c │ │ │ │ svclt 0x00584300 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -149148,81 +149134,81 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vmls.i32 d25, d15, d3 │ │ │ │ @ instruction: 0xf500020f │ │ │ │ @ instruction: 0xf1c15c80 │ │ │ │ - blx 0x8631dc │ │ │ │ - blx 0x9e17ac │ │ │ │ + blx 0x8631a4 │ │ │ │ + blx 0x9e1774 │ │ │ │ vhadd.u32 d31, d15, d1 │ │ │ │ adcmi r0, ip, pc, lsl #6 │ │ │ │ - blx 0x9329bc │ │ │ │ + blx 0x932984 │ │ │ │ adcmi pc, sl, r1 │ │ │ │ - blx 0xc329f4 │ │ │ │ - blx 0x45e5bc │ │ │ │ - blx 0x9a15d0 │ │ │ │ - b 0x115e1c4 │ │ │ │ + blx 0xc329bc │ │ │ │ + blx 0x45e584 │ │ │ │ + blx 0x9a1598 │ │ │ │ + b 0x115e18c │ │ │ │ adcmi r0, fp, lr, lsl #4 │ │ │ │ andeq pc, pc, r4, ror #6 │ │ │ │ - beq 0x172a30 │ │ │ │ + beq 0x1729f8 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {0} @ │ │ │ │ tstpeq pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #3 │ │ │ │ mcr2 10, 4, pc, cr14, cr14, {5} @ │ │ │ │ - b 0x1464e08 │ │ │ │ + b 0x1464dd0 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x14725e8 │ │ │ │ - b 0x116adf0 │ │ │ │ - b 0x14629f8 │ │ │ │ - b 0x1472634 │ │ │ │ + b 0x14725b0 │ │ │ │ + b 0x116adb8 │ │ │ │ + b 0x14629c0 │ │ │ │ + b 0x14725fc │ │ │ │ @ instruction: 0xf4041e5e │ │ │ │ - b 0x1462dfc │ │ │ │ - b 0x1172608 │ │ │ │ - blx 0xfed22a14 │ │ │ │ - b 0x119e810 │ │ │ │ - b 0x1466c44 │ │ │ │ - b 0x1166758 │ │ │ │ + b 0x1462dc4 │ │ │ │ + b 0x11725d0 │ │ │ │ + blx 0xfed229dc │ │ │ │ + b 0x119e7d8 │ │ │ │ + b 0x1466c0c │ │ │ │ + b 0x1166720 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a630 │ │ │ │ + b 0x116a5f8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ - blx 0x972a98 │ │ │ │ - blx 0x19e260 │ │ │ │ - blx 0xfecdea98 │ │ │ │ + blx 0x972a60 │ │ │ │ + blx 0x19e228 │ │ │ │ + blx 0xfecdea60 │ │ │ │ tstpmi r9, #128, 28 @ p-variant is OBSOLETE @ 0x800 │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrcc lr, lr, #274432 @ 0x43000 │ │ │ │ vnmlami.f32 s28, s0, s30 │ │ │ │ vst2.16 {d0,d2}, [lr :64], r2 │ │ │ │ - b 0x1175680 │ │ │ │ - b 0x1162abc │ │ │ │ + b 0x1175648 │ │ │ │ + b 0x1162a84 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stmdbls r5, {r7, sl, ip, lr} │ │ │ │ - ldceq 0, cr15, [pc], #-4 @ 0xa1ea0 │ │ │ │ + ldceq 0, cr15, [pc], #-4 @ 0xa1e68 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ cdpeq 1, 0, cr15, cr0, cr12, {6} │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ streq pc, [r0, -lr, lsr #3]! │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -149235,338 +149221,338 @@ │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0012200 │ │ │ │ - b 0x13b2af8 │ │ │ │ - b 0x1164f14 │ │ │ │ + b 0x13b2ac0 │ │ │ │ + b 0x1164edc │ │ │ │ @ instruction: 0xf8c47382 │ │ │ │ - b 0x13ae2b4 │ │ │ │ - b 0x13a4f1c │ │ │ │ + b 0x13ae27c │ │ │ │ + b 0x13a4ee4 │ │ │ │ andcs r0, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stcls 12, cr5, [r5], {128} @ 0x80 │ │ │ │ teqpeq r0, r4 @ p-variant is OBSOLETE │ │ │ │ - b 0x14623a4 │ │ │ │ + b 0x146236c │ │ │ │ @ instruction: 0xf0000e84 │ │ │ │ @ instruction: 0xf00e0030 │ │ │ │ @ instruction: 0xf1c00e30 │ │ │ │ @ instruction: 0xf1a00720 │ │ │ │ - blx 0x9233b8 │ │ │ │ + blx 0x923380 │ │ │ │ @ instruction: 0xf1cef000 │ │ │ │ - blx 0x1637c0 │ │ │ │ + blx 0x163788 │ │ │ │ stmiaeq r4!, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ @ instruction: 0x43284338 │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ @ instruction: 0xf606fa03 │ │ │ │ ldrteq pc, [r0], #-4 @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ - blx 0x98e960 │ │ │ │ - b 0x145f378 │ │ │ │ - b 0x1425780 │ │ │ │ + blx 0x98e928 │ │ │ │ + b 0x145f340 │ │ │ │ + b 0x1425748 │ │ │ │ @ instruction: 0xf1a10e05 │ │ │ │ - b 0x10a33f0 │ │ │ │ + b 0x10a33b8 │ │ │ │ @ instruction: 0xf1c1400e │ │ │ │ - blx 0x9257f8 │ │ │ │ - blx 0x19e380 │ │ │ │ - blx 0x9a17b8 │ │ │ │ - b 0x111f398 │ │ │ │ + blx 0x9257c0 │ │ │ │ + blx 0x19e348 │ │ │ │ + blx 0x9a1780 │ │ │ │ + b 0x111f360 │ │ │ │ @ instruction: 0x4329010e │ │ │ │ streq pc, [r0, #-452]! @ 0xfffffe3c │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ - blx 0x17231c │ │ │ │ + blx 0x1722e4 │ │ │ │ addlt pc, r9, #20971520 @ 0x1400000 │ │ │ │ vseleq.f32 s30, s28, s7 │ │ │ │ - b 0x1132c48 │ │ │ │ - beq 0x1627dc │ │ │ │ + b 0x1132c10 │ │ │ │ + beq 0x1627a4 │ │ │ │ orreq pc, r0, #3 │ │ │ │ - b 0x110e9bc │ │ │ │ - blx 0xfedb23b8 │ │ │ │ + b 0x110e984 │ │ │ │ + blx 0xfedb2380 │ │ │ │ stceq 4, cr15, [sl], {132} @ 0x84 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmlscs.f32 s28, s2, s30 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ cdpeq 4, 0, cr15, cr0, cr14, {0} │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ orrne lr, r4, #274432 @ 0x43000 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4ea14 │ │ │ │ - b 0x149e9f8 │ │ │ │ - b 0x116693c │ │ │ │ + blx 0xfed4e9dc │ │ │ │ + b 0x149e9c0 │ │ │ │ + b 0x1166904 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11727fc │ │ │ │ + b 0x11727c4 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - b 0x148f45c │ │ │ │ + b 0x148f424 │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x146309c │ │ │ │ + b 0x1463064 │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a48dc │ │ │ │ + b 0x10a48a4 │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f3250 │ │ │ │ + b 0x10f3218 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5e58 │ │ │ │ - b 0x1462470 │ │ │ │ - b 0x10e6ca4 │ │ │ │ - b 0x1462470 │ │ │ │ + b 0x10f5e20 │ │ │ │ + b 0x1462438 │ │ │ │ + b 0x10e6c6c │ │ │ │ + b 0x1462438 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162c94 │ │ │ │ - b 0x1462c80 │ │ │ │ + b 0x1162c5c │ │ │ │ + b 0x1462c48 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a880 │ │ │ │ - b 0x1462c8c │ │ │ │ + b 0x117a848 │ │ │ │ + b 0x1462c54 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x117288c │ │ │ │ - b 0x1462c98 │ │ │ │ + b 0x1172854 │ │ │ │ + b 0x1462c60 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a898 │ │ │ │ - b 0x1462ca4 │ │ │ │ + b 0x116a860 │ │ │ │ + b 0x1462c6c │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x11628a4 │ │ │ │ - b 0x1462cb0 │ │ │ │ + b 0x116286c │ │ │ │ + b 0x1462c78 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a8b0 │ │ │ │ + b 0x117a878 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22cb4 │ │ │ │ - b 0x149eac4 │ │ │ │ - b 0x1166a08 │ │ │ │ + blx 0xfed22c7c │ │ │ │ + b 0x149ea8c │ │ │ │ + b 0x11669d0 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175ed8 │ │ │ │ + b 0x1175ea0 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165f04 │ │ │ │ + b 0x1165ecc │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165944 │ │ │ │ + b 0x116590c │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x117291c │ │ │ │ + b 0x11728e4 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148d54 │ │ │ │ + beq 0x148d1c │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862d64 │ │ │ │ - b 0x11359ac │ │ │ │ + b 0x1862d2c │ │ │ │ + b 0x1135974 │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ebb8 │ │ │ │ - b 0x149eb9c │ │ │ │ - b 0x1166ae0 │ │ │ │ + blx 0xfed4eb80 │ │ │ │ + b 0x149eb64 │ │ │ │ + b 0x1166aa8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11729a0 │ │ │ │ + b 0x1172968 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e0336 │ │ │ │ - blx 0xfed4f5c4 │ │ │ │ + blx 0x1e02fe │ │ │ │ + blx 0xfed4f58c │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173a18 │ │ │ │ - b 0x146f014 │ │ │ │ - blx 0xfecf5a28 │ │ │ │ + b 0x11739e0 │ │ │ │ + b 0x146efdc │ │ │ │ + blx 0xfecf59f0 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x11759e8 │ │ │ │ + b 0x11759b0 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e0376 │ │ │ │ - b 0x148f644 │ │ │ │ + blx 0x1e033e │ │ │ │ + b 0x148f60c │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1463284 │ │ │ │ + b 0x146324c │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4ac4 │ │ │ │ + b 0x10a4a8c │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f3438 │ │ │ │ + b 0x10f3400 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f6040 │ │ │ │ - b 0x1462658 │ │ │ │ - b 0x10e6e8c │ │ │ │ - b 0x1462658 │ │ │ │ + b 0x10f6008 │ │ │ │ + b 0x1462620 │ │ │ │ + b 0x10e6e54 │ │ │ │ + b 0x1462620 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162e7c │ │ │ │ - b 0x1462e68 │ │ │ │ + b 0x1162e44 │ │ │ │ + b 0x1462e30 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117aa68 │ │ │ │ - b 0x1462e74 │ │ │ │ + b 0x117aa30 │ │ │ │ + b 0x1462e3c │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172a74 │ │ │ │ - b 0x1462e80 │ │ │ │ + b 0x1172a3c │ │ │ │ + b 0x1462e48 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116aa80 │ │ │ │ - b 0x1462e8c │ │ │ │ + b 0x116aa48 │ │ │ │ + b 0x1462e54 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162a8c │ │ │ │ - b 0x1462e98 │ │ │ │ + b 0x1162a54 │ │ │ │ + b 0x1462e60 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117aa98 │ │ │ │ + b 0x117aa60 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22e9c │ │ │ │ - b 0x149ecac │ │ │ │ - b 0x1166bf0 │ │ │ │ + blx 0xfed22e64 │ │ │ │ + b 0x149ec74 │ │ │ │ + b 0x1166bb8 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x11760c0 │ │ │ │ + b 0x1176088 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x11660ec │ │ │ │ + b 0x11660b4 │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165b2c │ │ │ │ + b 0x1165af4 │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x1172b04 │ │ │ │ + b 0x1172acc │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148f3c │ │ │ │ + beq 0x148f04 │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862f4c │ │ │ │ - b 0x1135b94 │ │ │ │ + b 0x1862f14 │ │ │ │ + b 0x1135b5c │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4eda0 │ │ │ │ - b 0x149ed84 │ │ │ │ - b 0x1166cc8 │ │ │ │ + blx 0xfed4ed68 │ │ │ │ + b 0x149ed4c │ │ │ │ + b 0x1166c90 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172b88 │ │ │ │ + b 0x1172b50 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e051e │ │ │ │ - blx 0xfed4f7ac │ │ │ │ + blx 0x1e04e6 │ │ │ │ + blx 0xfed4f774 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173c00 │ │ │ │ - b 0x146f1fc │ │ │ │ - blx 0xfecf5c10 │ │ │ │ + b 0x1173bc8 │ │ │ │ + b 0x146f1c4 │ │ │ │ + blx 0xfecf5bd8 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175bd0 │ │ │ │ + b 0x1175b98 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e055e │ │ │ │ + blx 0x1e0526 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ - bl 0x10e8430 │ │ │ │ + bl 0x10e83f8 │ │ │ │ andcs r7, r0, #-2147483592 @ 0x80000038 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0xff3a5472 │ │ │ │ + blx 0xff3a543a │ │ │ │ andcs r0, r0, #-1073741792 @ 0xc0000020 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq lr, r1, #0, 22 │ │ │ │ @@ -149627,93 +149613,93 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04278 │ │ │ │ @ instruction: 0xf8d04208 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf0031220 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x119aa4c │ │ │ │ + b 0x119aa14 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x1172d80 │ │ │ │ + b 0x1172d48 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x1172d98 │ │ │ │ + b 0x1172d60 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c40 │ │ │ │ andmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ andvs lr, lr, r3, asr #20 │ │ │ │ vmlsvs.f32 s29, s2, s30 │ │ │ │ @ instruction: 0xf00e020b │ │ │ │ vst4. {d6,d8,d10,d12}, [r3], r0 │ │ │ │ movwmi r4, #33660 @ 0x837c │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x10b31c4 │ │ │ │ + b 0x10b318c │ │ │ │ andsmi r7, r0, ip, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf978c │ │ │ │ + bl 0xfebf9754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fc77 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97b8 │ │ │ │ + bl 0xfebf9780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ - blmi 0x122a84 │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ + blmi 0x122a4c │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ stc2l 1, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ - eorseq r9, r3, r0, asr pc │ │ │ │ + eorseq r9, r3, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97e0 │ │ │ │ + bl 0xfebf97a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ - blmi 0x122aac │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ + blmi 0x122a74 │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ mrrc2 1, 9, pc, r0, cr8 @ │ │ │ │ - eorseq r9, r3, r4, ror #30 │ │ │ │ + eorseq r9, r3, ip, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9808 │ │ │ │ + bl 0xfebf97d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ - blmi 0x122ad4 │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ + blmi 0x122a9c │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ ldc2 1, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ - eorseq r9, r3, r4, lsl #31 │ │ │ │ + eorseq r9, r3, ip, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9830 │ │ │ │ + bl 0xfebf97f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ - blmi 0x122afc │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ + blmi 0x122ac4 │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ stc2 1, cr15, [r8], #-608 @ 0xfffffda0 │ │ │ │ - mlaseq r3, r8, pc, r9 @ │ │ │ │ + eorseq r9, r3, r0, ror #30 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 24 @ 0x5800 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ eorsvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -149723,23 +149709,23 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xb4458 │ │ │ │ + bl 0xb4420 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d4 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ tstle r7, r3, lsl #14 │ │ │ │ stmdacs r5, {r8, fp} │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x19e6b4 │ │ │ │ - bleq 0x36b304 │ │ │ │ + blne 0x19e67c │ │ │ │ + bleq 0x36b2cc │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -149749,43 +149735,43 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9900 │ │ │ │ + bl 0xfebf98c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fbbd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf992c │ │ │ │ + bl 0xfebf98f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r5, [r4], -r0, lsr #4 │ │ │ │ stcvs 8, cr15, [r4], #832 @ 0x340 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x072bffb1 │ │ │ │ @ instruction: 0xf1a5d107 │ │ │ │ - blx 0xfede3c8c │ │ │ │ + blx 0xfede3c54 │ │ │ │ stmdbeq sp!, {r0, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf4165220 │ │ │ │ andsle r0, pc, pc, ror pc @ │ │ │ │ smlabtmi r3, r6, r3, pc @ │ │ │ │ andpl pc, r3, #402653187 @ 0x18000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #0, 8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x2b3f7c │ │ │ │ + bcs 0x2b3f44 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ svceq 0x00f0f010 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ strbeq sp, [r9], #-6 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r1 :64], r9 │ │ │ │ submi r2, fp, r0, ror r1 │ │ │ │ @@ -149795,40 +149781,40 @@ │ │ │ │ stccc 8, cr15, [r4], #784 @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf99b8 │ │ │ │ + bl 0xfebf9980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r2, [r3], -r4, lsr #25 │ │ │ │ @ instruction: 0xf412b083 │ │ │ │ addslt r2, r0, #112, 30 @ 0x1c0 │ │ │ │ stcne 8, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ @ instruction: 0xf41200ff │ │ │ │ svclt 0x00080f70 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldmdale lr, {r0, r1, r8, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr1, {6} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3bd658 │ │ │ │ + blx 0x3bd620 │ │ │ │ strbmi pc, [r2, #-3086]! @ 0xfffff3f2 @ │ │ │ │ addmi sp, sl, r5, lsl r8 │ │ │ │ stmdale sp, {r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04fb38a │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ @ instruction: 0xf1a20140 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xba3090 │ │ │ │ - blx 0x3dec18 │ │ │ │ - b 0x1122050 │ │ │ │ - blx 0xba2c54 │ │ │ │ + blx 0xba3058 │ │ │ │ + blx 0x3debe0 │ │ │ │ + b 0x1122018 │ │ │ │ + blx 0xba2c1c │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf8d34008 │ │ │ │ ldreq r3, [sl, -r0, lsr #4] │ │ │ │ ldmdbeq fp, {r0, r3, r8, ip, lr, pc} │ │ │ │ stmdale r6!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strcs r1, [r3, #-2309] @ 0xfffff6fb │ │ │ │ @@ -149846,27 +149832,27 @@ │ │ │ │ @ instruction: 0xf020e7dd │ │ │ │ streq r0, [r0], #-15 │ │ │ │ andlt r0, r3, r0, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ - @ instruction: 0x73acf649 │ │ │ │ + cmnpvc r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, r8, lsr r2 │ │ │ │ - blx 0x15eefa │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x15eec2 │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsne pc, ip, r5, asr #4 │ │ │ │ + eorne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [r2, #828] @ 0x33c │ │ │ │ - ldrhteq r9, [r3], -ip │ │ │ │ + stc2 1, cr15, [r6, #828] @ 0x33c │ │ │ │ + eorseq r9, r3, r4, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ @@ -149875,43 +149861,43 @@ │ │ │ │ andmi r1, r2, r1, lsl r2 │ │ │ │ movweq pc, #16810 @ 0x41aa @ │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbeq r1, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ vmax.f32 d17, d10, d25 │ │ │ │ - @ instruction: 0xf2c05ad0 │ │ │ │ + @ instruction: 0xf2c05a98 │ │ │ │ @ instruction: 0xf1a80a33 │ │ │ │ srsia sp, #4 │ │ │ │ @ instruction: 0xf04f9004 │ │ │ │ ldrmi r0, [r3], r0, lsl #16 │ │ │ │ @ instruction: 0xf8594699 │ │ │ │ - b 0xfe272520 │ │ │ │ + b 0xfe2724e8 │ │ │ │ @ instruction: 0xf8550c03 │ │ │ │ - bl 0x7b2528 │ │ │ │ + bl 0x7b24f0 │ │ │ │ sbclt r0, r3, #768 @ 0x300 │ │ │ │ vmlseq.f64 d14, d8, d8 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svceq 0x0001f010 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ uhadd16mi fp, r4, r8 │ │ │ │ svccc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe173fec │ │ │ │ - b 0x3a5974 │ │ │ │ - b 0xfe3a5950 │ │ │ │ + b 0xfe173fb4 │ │ │ │ + b 0x3a593c │ │ │ │ + b 0xfe3a5918 │ │ │ │ andvs r0, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xf8ddd1dd │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ andle r0, sl, r0, lsl #30 │ │ │ │ mrccc 8, 7, APSR_nzcv, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf0231efc │ │ │ │ - b 0x1173728 │ │ │ │ + b 0x11736f0 │ │ │ │ @ instruction: 0xf8c67344 │ │ │ │ @ instruction: 0x46303ef8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe6d54ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -149928,57 +149914,57 @@ │ │ │ │ @ instruction: 0x46051fdd │ │ │ │ ldmibvc r4, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmeq r0, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0880076 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0xf88b3018 │ │ │ │ @ instruction: 0x072a3fdd │ │ │ │ strbeq sp, [fp, r6, lsr #32]! │ │ │ │ strbmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90c08 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x122a44 │ │ │ │ + bge 0x122a0c │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf78d9900 │ │ │ │ - blx 0x1222400 │ │ │ │ + blx 0x1222438 │ │ │ │ sbcslt pc, fp, #402653184 @ 0x18000000 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ eorcc pc, r4, r7, lsr r8 @ │ │ │ │ - b 0x972a6c │ │ │ │ + b 0x972a34 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ eorcc pc, r4, r7, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r0, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdd │ │ │ │ - blmi 0x362400 │ │ │ │ - blls 0x27cab8 │ │ │ │ + blmi 0x3623c8 │ │ │ │ + blls 0x27ca80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000fc8f │ │ │ │ + svclt 0x0000fc8b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [ip], -r3, lsl #13 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -149990,77 +149976,77 @@ │ │ │ │ stmdbeq r4, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fb224 │ │ │ │ @ instruction: 0xf89b0a01 │ │ │ │ @ instruction: 0x46051fdf │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0860064 │ │ │ │ @ instruction: 0xf60b0601 │ │ │ │ - blx 0x340a14 │ │ │ │ + blx 0x3409dc │ │ │ │ tstpls r1, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ vcgt.s8 d18, d10, d0 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ svccc 0x00dff88b │ │ │ │ andsle r0, pc, fp, lsr #14 │ │ │ │ svceq 0x000aea15 │ │ │ │ shadd16mi fp, sl, r8 │ │ │ │ @ instruction: 0xf10dd10b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x122b44 │ │ │ │ + bge 0x122b0c │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - ldc2 7, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ @ instruction: 0xf856b2eb │ │ │ │ @ instruction: 0xf8582033 │ │ │ │ subsmi r3, r8, r4, lsr #32 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdf │ │ │ │ - blmi 0x362308 │ │ │ │ - blls 0x27cbb0 │ │ │ │ + blmi 0x3622d0 │ │ │ │ + blls 0x27cb78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000fc13 │ │ │ │ + svclt 0x0000fc0f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r7, lsl #12 │ │ │ │ ldrmi r4, [r0], sl, lsl #13 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsl #16 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x1216be8 │ │ │ │ - blx 0x125f3bc │ │ │ │ + blx 0x1216bb0 │ │ │ │ + blx 0x125f384 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b44e4 │ │ │ │ + bl 0x2b44ac │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ ldc2l 0, cr15, [r2], #228 @ 0xe4 │ │ │ │ strb fp, [r9, r3, asr #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ str r4, [r9, #2032]! @ 0x7f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150071,20 +150057,20 @@ │ │ │ │ stc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1216c48 │ │ │ │ - blx 0x125f41c │ │ │ │ + blx 0x1216c10 │ │ │ │ + blx 0x125f3e4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b4544 │ │ │ │ + bl 0x2b450c │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [lr, #-228]! @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, lsl #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r9, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150092,24 +150078,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r6, lsl #12 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d64682 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blx 0x11f4470 │ │ │ │ - blx 0x135f470 │ │ │ │ + blx 0x11f4438 │ │ │ │ + blx 0x135f438 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r7, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r3, #-2032] @ 0xfffff810 │ │ │ │ - bl 0x2b45a8 │ │ │ │ + bl 0x2b4570 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [sl, #-228]! @ 0xffffff1c │ │ │ │ strb r4, [pc, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -150158,15 +150144,15 @@ │ │ │ │ @ instruction: 0xf7ff4617 │ │ │ │ @ instruction: 0x4605fd33 │ │ │ │ stc2 10, cr15, [r4], {69} @ 0x45 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ strcc sp, [r4], #-262 @ 0xfffffefa │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ - ldrb r4, [pc], #1016 @ 0xa2d64 │ │ │ │ + ldrb r4, [pc], #1016 @ 0xa2d2c │ │ │ │ andcs pc, r4, r8, asr r8 @ │ │ │ │ ldmdbne r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ldrb pc, [r0, r1, ror #26]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150177,16 +150163,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216dec │ │ │ │ - blx 0x125f5c4 │ │ │ │ + blx 0x1216db4 │ │ │ │ + blx 0x125f58c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ andlt pc, r3, #1280 @ 0x500 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150198,21 +150184,21 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blx 0x11f4618 │ │ │ │ - blx 0x131fa18 │ │ │ │ + blx 0x11f45e0 │ │ │ │ + blx 0x131f9e0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle r9, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x11f244 │ │ │ │ + beq 0x11f20c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrbt r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ubfx pc, r1, #23, #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -150225,16 +150211,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216eac │ │ │ │ - blx 0x125f684 │ │ │ │ + blx 0x1216e74 │ │ │ │ + blx 0x125f64c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ addlt pc, r3, #146432 @ 0x23c00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150245,22 +150231,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xffd60ebe │ │ │ │ - blx 0x11f46d8 │ │ │ │ - blx 0x131f6d8 │ │ │ │ + blx 0xffd60e86 │ │ │ │ + blx 0x11f46a0 │ │ │ │ + blx 0x131f6a0 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r9, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x11f304 │ │ │ │ + beq 0x11f2cc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldr r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0x4603fb5b │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150269,64 +150255,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcrr2 7, 15, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xff160f1e │ │ │ │ - blx 0x11f4738 │ │ │ │ - blx 0x131fb38 │ │ │ │ + blx 0xff160ee6 │ │ │ │ + blx 0x11f4700 │ │ │ │ + blx 0x131fb00 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle sl, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x15f364 │ │ │ │ + beq 0x15f32c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ strbmi fp, [r2], -sp, ror #23 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xfebdf03a │ │ │ │ + blx 0xfebdf002 │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xfe560f7e │ │ │ │ - blx 0x11f4798 │ │ │ │ - blx 0x131f798 │ │ │ │ + blx 0xfe560f46 │ │ │ │ + blx 0x11f4760 │ │ │ │ + blx 0x131f760 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle sl, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x15f3c4 │ │ │ │ + beq 0x15f38c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4642bbbd │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x1a5f09a │ │ │ │ + blx 0x1a5f062 │ │ │ │ strb r4, [sp, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x125701c │ │ │ │ + blx 0x1256fe4 │ │ │ │ ldrbeq pc, [r3, r4, lsl #4] @ │ │ │ │ @ instruction: 0xf938d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ ldrtmi r4, [r8], -fp, asr #12 │ │ │ │ @ instruction: 0xf0393402 │ │ │ │ strcc pc, [r1, #-2945] @ 0xfffff47f │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ @@ -150346,15 +150332,15 @@ │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb6f │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x15df13a │ │ │ │ + blx 0x15df102 │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @@ -150365,143 +150351,143 @@ │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb49 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfec5f186 │ │ │ │ + blx 0xfec5f14e │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0x4605fb77 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xffbe10c8 │ │ │ │ + blx 0xffbe1090 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa34a1 │ │ │ │ + streq pc, [pc, #965] @ 0xa3469 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1bdf1e0 │ │ │ │ + blx 0x1bdf1a8 │ │ │ │ stc2 10, cr15, [r0], {15} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0x3e1108 │ │ │ │ + bllt 0x3e10d0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ strmi pc, [r5], -r3, asr #22 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfeee1130 │ │ │ │ + blx 0xfeee10f8 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2d87 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d4f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abae3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xddf250 │ │ │ │ + blx 0xddf218 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fb11 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe261194 │ │ │ │ + blx 0xfe26115c │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2deb │ │ │ │ + strne pc, [pc, #-965] @ 0xa2db3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abab1 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1c5f2b4 │ │ │ │ + blx 0x1c5f27c │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [ip], -r0, lsl #13 │ │ │ │ @ instruction: 0x461746f2 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fadf │ │ │ │ eoreq pc, r0, #216, 16 @ 0xd80000 │ │ │ │ - blx 0x15e11f8 │ │ │ │ - bleq 0x4df610 │ │ │ │ + blx 0x15e11c0 │ │ │ │ + bleq 0x4df5d8 │ │ │ │ ldrbeq r4, [r3, r6, lsl #12]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle sp, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xa2e4f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xa2e17 @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ ldrbmi r3, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4640d1f1 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x2061224 │ │ │ │ + blt 0x20611ec │ │ │ │ @ instruction: 0x46527839 │ │ │ │ strbmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf9baf039 │ │ │ │ strb fp, [r9, r0, asr #5]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -sp, lsr #21 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x96125c │ │ │ │ + blx 0x961224 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3635 │ │ │ │ + streq pc, [pc, #965] @ 0xa35fd │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf98cf039 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x116129c │ │ │ │ + blt 0x1161264 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @@ -150509,15 +150495,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2f1b │ │ │ │ + strne pc, [pc, #-965] @ 0xa2ee3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85aba19 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150532,15 +150518,15 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r7, asr #20 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9bcf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3701 │ │ │ │ + streq pc, [pc, #965] @ 0xa36c9 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150560,15 +150546,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf988f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2fe7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2faf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab9b3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150585,15 +150571,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa304b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3013 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab981 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150610,24 +150596,24 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa30af │ │ │ │ + strne pc, [pc, #-965] @ 0xa3077 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b94f │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e409c │ │ │ │ + bl 0x2e4064 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf91ef039 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150638,22 +150624,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa311f │ │ │ │ + strne pc, [pc, #-965] @ 0xa30e7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab917 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4de0 │ │ │ │ + bl 0x2f4da8 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ ubfx pc, r3, #17, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ @@ -150661,24 +150647,24 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r5, asr #18 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3905 │ │ │ │ + streq pc, [pc, #965] @ 0xa38cd │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, pc, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ - bl 0x2b4e3c │ │ │ │ + bl 0x2b4e04 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ - blx 0x8a17a0 │ │ │ │ + blx 0x8a1768 │ │ │ │ strb pc, [r6, r0, lsl #25]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150690,22 +150676,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf884f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa31ef │ │ │ │ + strne pc, [pc, #-965] @ 0xa31b7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab8af │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4eb0 │ │ │ │ + bl 0x2f4e78 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ ubfx pc, r5, #16, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150715,22 +150701,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3253 │ │ │ │ + strne pc, [pc, #-965] @ 0xa321b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab87d │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4f14 │ │ │ │ + bl 0x2f4edc │ │ │ │ @ instruction: 0xf0390181 │ │ │ │ ubfx pc, r1, #16, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150740,25 +150726,25 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa32b7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa327f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b84b │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e42a4 │ │ │ │ - bl 0x1644b0 │ │ │ │ + bl 0x2e426c │ │ │ │ + bl 0x164478 │ │ │ │ @ instruction: 0xf03901c1 │ │ │ │ @ instruction: 0xe7e2f819 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ @@ -150791,25 +150777,25 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r6], -r1, asr #16 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffb6f7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b0d │ │ │ │ + streq pc, [pc, #965] @ 0xa3ad5 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffcaf038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b35 │ │ │ │ + streq pc, [pc, #965] @ 0xa3afd │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150843,25 +150829,25 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xff4ef7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3bdd │ │ │ │ + streq pc, [pc, #965] @ 0xa3ba5 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffe2f038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3c05 │ │ │ │ + streq pc, [pc, #965] @ 0xa3bcd │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bf6b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150929,15 +150915,15 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a4574 │ │ │ │ + bl 0x2a453c │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf038465b │ │ │ │ ubfx pc, sp, #30, #4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150946,23 +150932,23 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcr2 7, 4, pc, cr0, cr14, {7} @ │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3d79 │ │ │ │ + streq pc, [pc, #965] @ 0xa3d41 │ │ │ │ andsle r2, r4, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ - bl 0x2a5410 │ │ │ │ + bl 0x2a53d8 │ │ │ │ vmla.f q8, , d1[0] │ │ │ │ @ instruction: 0xf038058f │ │ │ │ stccs 15, cr15, [r8], {15} │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -151034,16 +151020,16 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a4718 │ │ │ │ - bl 0x164924 │ │ │ │ + bl 0x2a46e0 │ │ │ │ + bl 0x1648ec │ │ │ │ ldrbmi r0, [fp], -r1, asr #3 │ │ │ │ mcr2 0, 4, pc, cr10, cr8, {1} @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -151083,40 +151069,40 @@ │ │ │ │ @ instruction: 0xf7fe0220 │ │ │ │ strcs pc, [r0], #-3443 @ 0xfffff28d │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0xf02446ca │ │ │ │ @ instruction: 0xf0040901 │ │ │ │ ldrbeq r0, [r2, r1, lsl #16]! │ │ │ │ @ instruction: 0xf85ad518 │ │ │ │ - bl 0x16bc7c │ │ │ │ + bl 0x16bc44 │ │ │ │ @ instruction: 0xf0150788 │ │ │ │ ldrmi r0, [r7], #-1 │ │ │ │ svccc 0x0004d125 │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3833 │ │ │ │ + strne pc, [pc, #-965] @ 0xa37fb │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r6], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r8, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, sl, asr #16 │ │ │ │ stmdals r1, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - bls 0x15321c │ │ │ │ + bls 0x1531e4 │ │ │ │ stmdals r1, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0389303 │ │ │ │ - blls 0x1a3180 │ │ │ │ + blls 0x1a3148 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r0, lsl #13 │ │ │ │ @ instruction: 0x469946f3 │ │ │ │ @@ -151126,25 +151112,25 @@ │ │ │ │ @ instruction: 0xf1040220 │ │ │ │ @ instruction: 0xf7fe0a10 │ │ │ │ @ instruction: 0xf8cdfd1b │ │ │ │ strmi fp, [r5], -r4 │ │ │ │ ldrtmi r4, [r1], fp, asr #13 │ │ │ │ strle r0, [r4, #-2026] @ 0xfffff816 │ │ │ │ ldrbeq r6, [fp, r6, lsr #16]! │ │ │ │ - strle r4, [pc], #-1118 @ 0xa3c84 │ │ │ │ + strle r4, [pc], #-1118 @ 0xa3c4c │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xa38cb │ │ │ │ + strne pc, [pc, #-965] @ 0xa3893 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blls 0xf5570 │ │ │ │ + blls 0xf5538 │ │ │ │ @ instruction: 0xf0384640 │ │ │ │ strb pc, [r7, r1, asr #27]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r2, lsl #13 │ │ │ │ @@ -151162,15 +151148,15 @@ │ │ │ │ eorcc pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07eb441f │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa394f │ │ │ │ + strne pc, [pc, #-965] @ 0xa3917 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ @@ -151178,313 +151164,313 @@ │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r5], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8539003 │ │ │ │ - blls 0x12bde4 │ │ │ │ + blls 0x12bdac │ │ │ │ stc2l 0, cr15, [lr, #-224]! @ 0xffffff20 │ │ │ │ ldrb r9, [r2, r3, lsl #16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfec0 │ │ │ │ + bleq 0x1dfe88 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e9a0 │ │ │ │ + beq 0x39e968 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa39db │ │ │ │ + strne pc, [pc, #-965] @ 0xa39a3 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb56a0 │ │ │ │ - blx 0x24a5ca │ │ │ │ + blls 0xb5668 │ │ │ │ + blx 0x24a592 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322ff0 │ │ │ │ + bl 0x322fb8 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - ldrsbteq r9, [r3], -r0 │ │ │ │ + mlaseq r3, r8, pc, r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dff48 │ │ │ │ + bleq 0x1dff10 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea28 │ │ │ │ + beq 0x39e9f0 │ │ │ │ mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a63 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3a2b │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5728 │ │ │ │ - blx 0x24a652 │ │ │ │ + blls 0xb56f0 │ │ │ │ + blx 0x24a61a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322f68 │ │ │ │ + bl 0x322f30 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + mlaseq r3, ip, pc, r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dffd0 │ │ │ │ + bleq 0x1dff98 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eab0 │ │ │ │ + beq 0x39ea78 │ │ │ │ stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3aeb │ │ │ │ + strne pc, [pc, #-965] @ 0xa3ab3 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb57b0 │ │ │ │ - blx 0x24a6da │ │ │ │ + blls 0xb5778 │ │ │ │ + blx 0x24a6a2 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322ee0 │ │ │ │ + bl 0x322ea8 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - ldrsbteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r0, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e0058 │ │ │ │ + bleq 0x1e0020 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eb38 │ │ │ │ - blx 0xfefe1f26 │ │ │ │ + beq 0x39eb00 │ │ │ │ + blx 0xfefe1eee │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3b73 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3b3b │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5838 │ │ │ │ - blx 0x24a762 │ │ │ │ + blls 0xb5800 │ │ │ │ + blx 0x24a72a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322e58 │ │ │ │ + bl 0x322e20 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - ldrsbteq r9, [r3], -ip │ │ │ │ + eorseq r9, r3, r4, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfe0e1f9e │ │ │ │ - bleq 0x2e00e4 │ │ │ │ + blx 0xfe0e1f66 │ │ │ │ + bleq 0x2e00ac │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50abc2 │ │ │ │ - blmi 0x4f03c0 │ │ │ │ + blx 0x50ab8a │ │ │ │ + blmi 0x4f0388 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfe2600b2 │ │ │ │ + blx 0xfe26007a │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, r0, ror #31 │ │ │ │ + eorseq r9, r3, r8, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xf6202a │ │ │ │ - bleq 0x2e0170 │ │ │ │ + blx 0xf61ff2 │ │ │ │ + bleq 0x2e0138 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ac4e │ │ │ │ - blmi 0x4f044c │ │ │ │ + blx 0x50ac16 │ │ │ │ + blmi 0x4f0414 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x10e013e │ │ │ │ + blx 0x10e0106 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, r4, ror #31 │ │ │ │ + eorseq r9, r3, ip, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xffde20b4 │ │ │ │ - bleq 0x2e01fc │ │ │ │ + blx 0xffde207c │ │ │ │ + bleq 0x2e01c4 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50acda │ │ │ │ - blmi 0x4f04d8 │ │ │ │ + blx 0x50aca2 │ │ │ │ + blmi 0x4f04a0 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfff601c8 │ │ │ │ + blx 0xfff60190 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, r8, ror #31 │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfec62140 │ │ │ │ - bleq 0x2e0288 │ │ │ │ + blx 0xfec62108 │ │ │ │ + bleq 0x2e0250 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ad66 │ │ │ │ - blmi 0x4f0564 │ │ │ │ + blx 0x50ad2e │ │ │ │ + blmi 0x4f052c │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfede0254 │ │ │ │ + blx 0xfede021c │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, ip, ror #31 │ │ │ │ + ldrhteq r9, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e0304 │ │ │ │ + bleq 0x1e02cc │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldrbvc pc, [r0], #1609 @ 0x649 @ │ │ │ │ + ldrvc pc, [r8], #1609 @ 0x649 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ - blx 0x19621d8 │ │ │ │ - beq 0x39edf4 │ │ │ │ + blx 0x19621a0 │ │ │ │ + beq 0x39edbc │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28adfa │ │ │ │ + blx 0x28adc2 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0x1ce02dc │ │ │ │ + blx 0x1ce02a4 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151494,56 +151480,56 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - ldrbvc pc, [r4, r9, asr #12] @ │ │ │ │ + ldrvc pc, [ip, r9, asr #12] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ - blx 0xb62248 │ │ │ │ - bleq 0x1e0390 │ │ │ │ + blx 0xb62210 │ │ │ │ + bleq 0x1e0358 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24ae6a │ │ │ │ + blx 0x24ae32 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fa37 │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230db0 │ │ │ │ + bl 0x230d78 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3ebf │ │ │ │ + strne pc, [pc, #-965] @ 0xa3e87 │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e03f8 │ │ │ │ + bleq 0x1e03c0 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldrbvc pc, [r8], #1609 @ 0x649 @ │ │ │ │ + strtvc pc, [r0], #1609 @ 0x649 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf9e8f7fe │ │ │ │ - beq 0x39eee8 │ │ │ │ + beq 0x39eeb0 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28aeee │ │ │ │ + blx 0x28aeb6 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ @ instruction: 0xf9f6f038 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -151555,31 +151541,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - ldrbvc pc, [ip, r9, asr #12] @ │ │ │ │ + strvc pc, [r4, r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf9b0f7fe │ │ │ │ - bleq 0x1e0484 │ │ │ │ + bleq 0x1e044c │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24af5e │ │ │ │ + blx 0x24af26 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004f9bd │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230ea4 │ │ │ │ + bl 0x230e6c │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3fb3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3f7b │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -151591,150 +151577,150 @@ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f973 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa43c8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4390 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5cb0 │ │ │ │ + bls 0xf5c78 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf972f038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4c04 │ │ │ │ + bl 0x2a4bcc │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e81c │ │ │ │ + bl 0x22e7e4 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x146441c │ │ │ │ + b 0x14643e4 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ + ldrhteq r9, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldcmi 0, cr11, [sp], {131} @ 0x83 │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f92d │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4454 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa441c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5d3c │ │ │ │ + bls 0xf5d04 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf92cf038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4c90 │ │ │ │ + bl 0x2a4c58 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e8a8 │ │ │ │ + bl 0x22e870 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x14644a8 │ │ │ │ + b 0x1464470 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + ldrhteq r9, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8e4f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0624 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa44ec │ │ │ │ + bleq 0x1e05ec │ │ │ │ + strle r0, [pc], #-2027 @ 0xa44b4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5df4 │ │ │ │ - blx 0x34ad1e │ │ │ │ + blls 0xb5dbc │ │ │ │ + blx 0x34ace6 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8df │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r0, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8a2f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e06a8 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4570 │ │ │ │ + bleq 0x1e0670 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4538 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5e78 │ │ │ │ - blx 0x34ada2 │ │ │ │ + blls 0xb5e40 │ │ │ │ + blx 0x34ad6a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f89d │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - ldrshteq r9, [r3], -ip │ │ │ │ + eorseq r9, r3, r4, asr #31 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -r5, ror #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3df1 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3db9 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf876f038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151743,27 +151729,27 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, r0 │ │ │ │ + eorseq r9, r3, r8, asr #31 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3e65 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3e2d │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf83cf038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151772,190 +151758,190 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, r4 │ │ │ │ + eorseq r9, r3, ip, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14672c8 │ │ │ │ + b 0x1467290 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + @ instruction: 0xf2c07498 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4674 │ │ │ │ + bl 0x1e463c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa46e0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa46a8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242788 │ │ │ │ + bl 0x242750 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5738 │ │ │ │ - blx 0x4e7f16 │ │ │ │ + bl 0x2b5700 │ │ │ │ + blx 0x4e7ede │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7b58 │ │ │ │ - b 0x10b5d94 │ │ │ │ + blcc 0x4a7b20 │ │ │ │ + b 0x10b5d5c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf886f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467358 │ │ │ │ + b 0x1467320 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c074d4 │ │ │ │ + @ instruction: 0xf2c0749c │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e45e4 │ │ │ │ + bl 0x1e45ac │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4770 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4738 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242818 │ │ │ │ + bl 0x2427e0 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b57c8 │ │ │ │ - blx 0x4e7fa6 │ │ │ │ + bl 0x2b5790 │ │ │ │ + blx 0x4e7f6e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7be8 │ │ │ │ - b 0x10b5e24 │ │ │ │ + blcc 0x4a7bb0 │ │ │ │ + b 0x10b5dec │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf83ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14673e8 │ │ │ │ + b 0x14673b0 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c074d8 │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4554 │ │ │ │ + bl 0x1e451c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4800 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa47c8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2428a8 │ │ │ │ + bl 0x242870 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5858 │ │ │ │ - blx 0x4e8036 │ │ │ │ + bl 0x2b5820 │ │ │ │ + blx 0x4e7ffe │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7c78 │ │ │ │ - b 0x10b5eb4 │ │ │ │ + blcc 0x4a7c40 │ │ │ │ + b 0x10b5e7c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xfff6f037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467478 │ │ │ │ + b 0x1467440 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c074dc │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e44c4 │ │ │ │ + bl 0x1e448c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4890 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4858 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242938 │ │ │ │ + bl 0x242900 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b58e8 │ │ │ │ - blx 0x4e80c6 │ │ │ │ + bl 0x2b58b0 │ │ │ │ + blx 0x4e808e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7d08 │ │ │ │ - b 0x10b5f44 │ │ │ │ + blcc 0x4a7cd0 │ │ │ │ + b 0x10b5f0c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffaef037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibvc r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bleq 0x1e0a4c │ │ │ │ + bleq 0x1e0a14 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227138 │ │ │ │ + bl 0x227100 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x13621a │ │ │ │ - bl 0x268d64 │ │ │ │ - bl 0x125248 │ │ │ │ - bpl 0xff567950 │ │ │ │ + blx 0x1361e2 │ │ │ │ + bl 0x268d2c │ │ │ │ + bl 0x125210 │ │ │ │ + bpl 0xff567918 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3953 @ 0xfffff08f │ │ │ │ - strne pc, [pc, #-965] @ 0xa4593 │ │ │ │ + strne pc, [pc, #-965] @ 0xa455b │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151963,38 +151949,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibvc r4!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibvc ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ - bleq 0x1e0ae8 │ │ │ │ + bleq 0x1e0ab0 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2271d4 │ │ │ │ + bl 0x22719c │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1362b6 │ │ │ │ - bl 0x268e00 │ │ │ │ - bl 0x1252e4 │ │ │ │ - bpl 0xff5679ec │ │ │ │ + blx 0x13627e │ │ │ │ + bl 0x268dc8 │ │ │ │ + bl 0x1252ac │ │ │ │ + bpl 0xff5679b4 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3875 @ 0xfffff0dd │ │ │ │ - strne pc, [pc, #-965] @ 0xa462f │ │ │ │ + strne pc, [pc, #-965] @ 0xa45f7 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152002,38 +151988,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibvc r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibvc r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ - bleq 0x1e0b84 │ │ │ │ + bleq 0x1e0b4c │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227270 │ │ │ │ + bl 0x227238 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136352 │ │ │ │ - bl 0x268e9c │ │ │ │ - bl 0x125380 │ │ │ │ - bpl 0xff567a88 │ │ │ │ + blx 0x13631a │ │ │ │ + bl 0x268e64 │ │ │ │ + bl 0x125348 │ │ │ │ + bpl 0xff567a50 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3797 @ 0xfffff12b │ │ │ │ - strne pc, [pc, #-965] @ 0xa46cb │ │ │ │ + strne pc, [pc, #-965] @ 0xa4693 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152041,38 +152027,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibvc ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibvc r4!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ stc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - bleq 0x1e0c20 │ │ │ │ + bleq 0x1e0be8 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x22730c │ │ │ │ + bl 0x2272d4 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1363ee │ │ │ │ - bl 0x268f38 │ │ │ │ - bl 0x12541c │ │ │ │ - bpl 0xff567b24 │ │ │ │ + blx 0x1363b6 │ │ │ │ + bl 0x268f00 │ │ │ │ + bl 0x1253e4 │ │ │ │ + bpl 0xff567aec │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3719 @ 0xfffff179 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4767 │ │ │ │ + strne pc, [pc, #-965] @ 0xa472f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152081,19 +152067,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf6490b04 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + @ instruction: 0xf2c07498 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x2765bc │ │ │ │ + bl 0x276584 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e41cc │ │ │ │ + bl 0x1e4194 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ mcr2 0, 2, pc, cr12, cr7, {1} @ │ │ │ │ @@ -152108,26 +152094,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - ldrbvc pc, [r4], r9, asr #12 @ │ │ │ │ + ldrvc pc, [ip], r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0d28 │ │ │ │ + bleq 0x1e0cf0 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a7ff4 │ │ │ │ - blx 0xe9412 │ │ │ │ + bl 0x3a7fbc │ │ │ │ + blx 0xe93da │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ mrc2 0, 0, pc, cr2, cr7, {1} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152138,19 +152124,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf6490b04 │ │ │ │ - @ instruction: 0xf2c074d8 │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x2766a0 │ │ │ │ + bl 0x276668 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e40e8 │ │ │ │ + bl 0x1e40b0 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ ldc2l 0, cr15, [sl, #220] @ 0xdc │ │ │ │ @@ -152165,51 +152151,51 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - ldrbvc pc, [ip], r9, asr #12 @ │ │ │ │ + strtvc pc, [r4], r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0e0c │ │ │ │ + bleq 0x1e0dd4 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a80d8 │ │ │ │ - blx 0xe94f6 │ │ │ │ + bl 0x3a80a0 │ │ │ │ + blx 0xe94be │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ stc2 0, cr15, [r0, #220]! @ 0xdc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldrbtvc pc, [r0], #1609 @ 0x649 @ │ │ │ │ + ldrtvc pc, [r8], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160e78 │ │ │ │ + bleq 0x160e40 │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa498b │ │ │ │ + strne pc, [pc, #-965] @ 0xa4953 │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152225,25 +152211,25 @@ │ │ │ │ @ instruction: 0x4653d2f0 │ │ │ │ @ instruction: 0xf0374630 │ │ │ │ ldrb pc, [r6, sp, asr #26] @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldrbtvc pc, [r4], #1609 @ 0x649 @ │ │ │ │ + ldrtvc pc, [ip], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160f00 │ │ │ │ + bleq 0x160ec8 │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4a13 │ │ │ │ + strne pc, [pc, #-965] @ 0xa49db │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152261,15 +152247,15 @@ │ │ │ │ ldrb pc, [r6, r9, lsl #26] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - ldrbtvc pc, [r8], #1609 @ 0x649 @ │ │ │ │ + strbvc pc, [r0], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @@ -152294,21 +152280,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - ldrbtvc pc, [ip], #1609 @ 0x649 @ │ │ │ │ + strbvc pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ - blx 0xff9e2ed2 │ │ │ │ + blx 0xff9e2e9a │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ldrbmi r0, [r6], #-2820 @ 0xfffff4fc │ │ │ │ ldrtmi r9, [fp], -r1, lsl #12 │ │ │ │ strle r0, [sp, #-2026] @ 0xfffff816 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ vmlals.f32 s18, s0, s2 │ │ │ │ @@ -152328,26 +152314,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmdbeq r0, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibvc r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeae2f4a │ │ │ │ + blx 0xfeae2f12 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cf80 │ │ │ │ + bl 0x12cf48 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x1251c0 │ │ │ │ + bl 0x125188 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ mrrc2 0, 3, pc, sl, cr7 @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -152357,116 +152343,116 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmdbeq r4, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibvc ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c62fbe │ │ │ │ + blx 0x1c62f86 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cff4 │ │ │ │ + bl 0x12cfbc │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x125234 │ │ │ │ + bl 0x1251fc │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ stc2 0, cr15, [r0], #-220 @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc21c │ │ │ │ + bl 0xfebfc1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0xff06302a │ │ │ │ + blx 0xff062ff2 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movweq lr, #23174 @ 0x5a86 │ │ │ │ @ instruction: 0xf8574561 │ │ │ │ - b 0x16d14c │ │ │ │ - b 0xfe165c60 │ │ │ │ + b 0x16d114 │ │ │ │ + b 0xfe165c28 │ │ │ │ @ instruction: 0xf8cc0305 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bb5d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc274 │ │ │ │ + bl 0xfebfc23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe66307a │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa50a0 │ │ │ │ + blx 0xfe663042 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa5068 │ │ │ │ @ instruction: 0xf1064629 │ │ │ │ @ instruction: 0xf10c020f │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf99cd507 │ │ │ │ - b 0xfe17109c │ │ │ │ - blx 0xfed8202c │ │ │ │ - blcc 0x721eb0 │ │ │ │ + b 0xfe171064 │ │ │ │ + blx 0xfed81ff4 │ │ │ │ + blcc 0x721e78 │ │ │ │ vaddl.u8 , d0, d11 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc2c4 │ │ │ │ + bl 0xfebfc28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1c630ca │ │ │ │ + blx 0x1c63092 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0xfe1766cc │ │ │ │ + b 0xfe176694 │ │ │ │ @ instruction: 0xf85673e3 │ │ │ │ - blx 0xfed691c4 │ │ │ │ + blx 0xfed6918c │ │ │ │ @ instruction: 0xf1a3f383 │ │ │ │ - b 0x925d4c │ │ │ │ - b 0xe5910 │ │ │ │ - b 0x112551c │ │ │ │ + b 0x925d14 │ │ │ │ + b 0xe58d8 │ │ │ │ + b 0x11254e4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc32c │ │ │ │ + bl 0xfebfc2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - blx 0xf63132 │ │ │ │ + blx 0xf630fa │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf85e0533 │ │ │ │ - blx 0x1874d64 │ │ │ │ + blx 0x1874d2c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -152474,176 +152460,176 @@ │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bacd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc394 │ │ │ │ + bl 0xfebfc35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0x26319a │ │ │ │ + blx 0x263162 │ │ │ │ cdpne 6, 7, cr4, cr2, cr1, {1} │ │ │ │ andcc r3, r1, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ - blx 0xfed83208 │ │ │ │ - blcc 0x6e1fcc │ │ │ │ + blx 0xfed831d0 │ │ │ │ + blcc 0x6e1f94 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000baa9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc3dc │ │ │ │ + bl 0xfebfc3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff9631e0 │ │ │ │ + blx 0xff9631a8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccs 0x0002f83e │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @ instruction: 0xf8564575 │ │ │ │ @ instruction: 0xf1a21031 │ │ │ │ - b 0x965a5c │ │ │ │ - b 0xe5e24 │ │ │ │ - b 0x116562c │ │ │ │ + b 0x965a24 │ │ │ │ + b 0xe5dec │ │ │ │ + b 0x11655f4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc440 │ │ │ │ + bl 0xfebfc408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfece3244 │ │ │ │ + blx 0xfece320c │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865a94 │ │ │ │ + blx 0x1865a5c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blx 0xfed692b0 │ │ │ │ + blx 0xfed69278 │ │ │ │ ldrbmi pc, [r2, #-899]! @ 0xfffffc7d @ │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000ba47 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc4a0 │ │ │ │ + bl 0xfebfc468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfe0e32a4 │ │ │ │ + blx 0xfe0e326c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf83e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r5, #-2651]! @ 0xfffff5a5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ - b 0x951d48 │ │ │ │ - b 0x165ae4 │ │ │ │ - b 0x1165ee8 │ │ │ │ + b 0x951d10 │ │ │ │ + b 0x165aac │ │ │ │ + b 0x1165eb0 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc500 │ │ │ │ + bl 0xfebfc4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x14e3304 │ │ │ │ + blx 0x14e32cc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865b54 │ │ │ │ + blx 0x1865b1c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blt 0x769370 │ │ │ │ + blt 0x769338 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe18142c │ │ │ │ - b 0x165f54 │ │ │ │ - b 0xfe165f60 │ │ │ │ + b 0xfe1813f4 │ │ │ │ + b 0x165f1c │ │ │ │ + b 0xfe165f28 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc55c │ │ │ │ + bl 0xfebfc524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x863368 │ │ │ │ + blx 0x863330 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ @ instruction: 0xf1051f31 │ │ │ │ - blx 0x1865bb0 │ │ │ │ + blx 0x1865b78 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ ldrbmi r6, [r2, #-60]! @ 0xffffffc4 │ │ │ │ teqmi r3, #544768 @ 0x85000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b9bb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc5b8 │ │ │ │ + bl 0xfebfc580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ vmax.s8 d20, d10, d1 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + @ instruction: 0xf2c05c98 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbclt r4, lr, #48, 12 @ 0x3000000 │ │ │ │ stmdavs fp!, {r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strbeq lr, [r6, ip, lsl #22] │ │ │ │ smlabtcs pc, r1, r3, pc @ │ │ │ │ eors pc, r6, ip, asr r8 @ │ │ │ │ stmdavs r6!, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ rsbsmi r6, r3, pc, ror r8 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdavs r6!, {r0, r1, r4, r5, r6, lr}^ │ │ │ │ - b 0xfe23d488 │ │ │ │ + b 0xfe23d450 │ │ │ │ eorsmi r0, fp, r2, lsl #6 │ │ │ │ eorsvc pc, r1, ip, asr r8 @ │ │ │ │ rsbvs r4, r3, r3, ror r0 │ │ │ │ biceq lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldmdavs lr, {r0, r5, r7, fp, sp, lr}^ │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ - blt 0x793c60 │ │ │ │ + blt 0x793c28 │ │ │ │ eorsmi r4, sl, sl, asr #32 │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b979 │ │ │ │ @@ -152651,114 +152637,114 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r2], r6, lsl #12 │ │ │ │ @ instruction: 0xf9b0f7fd │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - ldrbpl pc, [r0], #586 @ 0x24a @ │ │ │ │ + ldrpl pc, [r8], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf6cf2500 │ │ │ │ @ instruction: 0xf1aa75ff │ │ │ │ strtmi r0, [r4], r8, lsl #28 │ │ │ │ ldrbtmi r9, [r0], r1, lsl #12 │ │ │ │ svcmi 0x0008f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0008f851 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ - bl 0x3b6b88 │ │ │ │ - b 0x1465fa8 │ │ │ │ + bl 0x3b6b50 │ │ │ │ + b 0x1465f70 │ │ │ │ @ instruction: 0xf8de4304 │ │ │ │ @ instruction: 0xf85c6004 │ │ │ │ @ instruction: 0xf8d29039 │ │ │ │ - b 0x11914a4 │ │ │ │ - b 0x1f60f0 │ │ │ │ - b 0x176cb4 │ │ │ │ - b 0x1125cb4 │ │ │ │ + b 0x119146c │ │ │ │ + b 0x1f60b8 │ │ │ │ + b 0x176c7c │ │ │ │ + b 0x1125c7c │ │ │ │ addslt r4, fp, #20, 4 @ 0x40000001 │ │ │ │ - b 0x117f5d8 │ │ │ │ - b 0xfe1660c4 │ │ │ │ - b 0xfe1260cc │ │ │ │ - b 0x165cc4 │ │ │ │ - b 0x1260dc │ │ │ │ - b 0xfe165ce8 │ │ │ │ - b 0xfe1260dc │ │ │ │ + b 0x117f5a0 │ │ │ │ + b 0xfe16608c │ │ │ │ + b 0xfe126094 │ │ │ │ + b 0x165c8c │ │ │ │ + b 0x1260a4 │ │ │ │ + b 0xfe165cb0 │ │ │ │ + b 0xfe1260a4 │ │ │ │ andvs r0, fp, r4, lsl #4 │ │ │ │ bicsle r6, r0, sl, asr #32 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ svclt 0x0000b927 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc6e0 │ │ │ │ + bl 0xfebfc6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf960f7fd │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x46280233 │ │ │ │ stmdavs r7!, {r0, r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i16 d22, #177 @ 0x00b1 │ │ │ │ - bl 0x12e144 │ │ │ │ + bl 0x12e10c │ │ │ │ @ instruction: 0xf8520cc5 │ │ │ │ ldmdavs r5!, {r0, r2, r4, r5, sp, lr, pc}^ │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ - b 0x1f570c │ │ │ │ + b 0x1f56d4 │ │ │ │ rsbsmi r0, sp, lr, lsl #10 │ │ │ │ stmdavs r5!, {r0, r2, r5, sp, lr}^ │ │ │ │ eorsvc pc, r3, r2, asr r8 @ │ │ │ │ - b 0xf56cc │ │ │ │ + b 0xf5694 │ │ │ │ rsbmi r0, r9, ip, lsl #2 │ │ │ │ - bl 0x13d6b4 │ │ │ │ + bl 0x13d67c │ │ │ │ ldmib r6, {r0, r1, r6, r7, r8}^ │ │ │ │ @ instruction: 0xf8d12302 │ │ │ │ ldmib r4, {r2, lr, pc}^ │ │ │ │ rsbmi r1, sl, r2, lsl #10 │ │ │ │ eorsmi r4, fp, fp, asr #32 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ submi r4, fp, sl, rrx │ │ │ │ adcvs r6, r3, r2, ror #1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc760 │ │ │ │ + bl 0xfebfc728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf920f7fd │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + @ instruction: 0xf2c05c98 │ │ │ │ stmdavs r7!, {r0, r1, r4, r5, sl, fp} │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1342177280 @ 0xb0000000 │ │ │ │ - bl 0x3ae1c4 │ │ │ │ + bl 0x3ae18c │ │ │ │ rsbsmi r0, sl, r1, asr #13 │ │ │ │ eorsne pc, r1, ip, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ rsbsmi r6, r9, r2, ror r8 │ │ │ │ stmdavs r7!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe27d624 │ │ │ │ - b 0x9259bc │ │ │ │ - bl 0x3a5dac │ │ │ │ + b 0xfe27d5ec │ │ │ │ + b 0x925984 │ │ │ │ + bl 0x3a5d74 │ │ │ │ rsbsmi r0, sl, r3, asr #3 │ │ │ │ @ instruction: 0xf85c6062 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sp}^ │ │ │ │ stmdavs fp, {r1, r8, r9, sl, lr, pc}^ │ │ │ │ ldrdvs lr, [r2, -r5] │ │ │ │ streq lr, [r6, #-2700] @ 0xfffff574 │ │ │ │ - b 0x9357a8 │ │ │ │ - b 0x965ddc │ │ │ │ + b 0x935770 │ │ │ │ + b 0x965da4 │ │ │ │ rsbsmi r0, fp, r1, lsl #6 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ movwcs lr, #10692 @ 0x29c4 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc7e4 │ │ │ │ + bl 0xfebfc7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf8def7fd │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ strle r0, [r5, #-1986] @ 0xfffff83e │ │ │ │ @@ -152767,23 +152753,23 @@ │ │ │ │ andvc r4, sl, r2, asr r2 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc828 │ │ │ │ + bl 0xfebfc7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8562b00 │ │ │ │ svclt 0x00b81031 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ @@ -152791,49 +152777,49 @@ │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc888 │ │ │ │ + bl 0xfebfc850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf88cf7fd │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ @ instruction: 0xf85e020c │ │ │ │ - blx 0x18752c0 │ │ │ │ + blx 0x1875288 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blcs 0xa96f8 │ │ │ │ + blcs 0xa96c0 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ ldrbmi r4, [r2, #-107]! @ 0xffffff95 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc8e8 │ │ │ │ + bl 0xfebfc8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + @ instruction: 0xf2c05c98 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3add10 │ │ │ │ + bl 0x3adcd8 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ orrcs pc, r0, #35 @ 0x23 │ │ │ │ @@ -152849,25 +152835,25 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bfdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc970 │ │ │ │ + bl 0xfebfc938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf818f7fd │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + @ instruction: 0xf2c05c98 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3b5b98 │ │ │ │ + bl 0x3b5b60 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ @@ -152883,15 +152869,15 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc9f8 │ │ │ │ + bl 0xfebfc9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xffd4f7fc │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -152900,188 +152886,188 @@ │ │ │ │ subsmi r7, r2, #1703936 @ 0x1a0000 │ │ │ │ stccs 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfca3c │ │ │ │ + bl 0xfebfca04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xffb2f7fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f83e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x004af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfca98 │ │ │ │ + bl 0xfebfca60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff84f7fc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x18660ec │ │ │ │ + blx 0x18660b4 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ subsmi r1, fp, #15 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe1819c4 │ │ │ │ - b 0x1664ec │ │ │ │ - b 0xfe1664f8 │ │ │ │ + b 0xfe18198c │ │ │ │ + b 0x1664b4 │ │ │ │ + b 0xfe1664c0 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x001cf7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcaf4 │ │ │ │ + bl 0xfebfcabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff56f7fc │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + @ instruction: 0xf2c05c98 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e158 │ │ │ │ - bl 0x3a5d2c │ │ │ │ + b 0xfe26e120 │ │ │ │ + bl 0x3a5cf4 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf0816036 │ │ │ │ eorsmi r2, r1, r0, lsl #3 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdad0 │ │ │ │ + bl 0x3bda98 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ - b 0x135a50 │ │ │ │ + b 0x135a18 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcb80 │ │ │ │ + bl 0xfebfcb48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff10f7fc │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + @ instruction: 0xf2c05c98 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e1e4 │ │ │ │ - bl 0x3a5db8 │ │ │ │ + b 0xfe26e1ac │ │ │ │ + bl 0x3a5d80 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf1016036 │ │ │ │ eorsmi r4, r1, r0, lsl #2 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdb5c │ │ │ │ + bl 0x3bdb24 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ - b 0x135adc │ │ │ │ + b 0x135aa4 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000be91 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145e38 │ │ │ │ + bl 0x145e00 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14db1c │ │ │ │ + bl 0x14dae4 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xfe249b14 │ │ │ │ + b 0xfe249adc │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e258 │ │ │ │ + b 0x19e220 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ - b 0xfe1fdaf0 │ │ │ │ + b 0xfe1fdab8 │ │ │ │ subsmi r0, r5, r1, lsl #6 │ │ │ │ streq lr, [r9], -r6, lsl #20 │ │ │ │ - b 0x175b64 │ │ │ │ - b 0xfe2266a4 │ │ │ │ + b 0x175b2c │ │ │ │ + b 0xfe22666c │ │ │ │ subsmi r0, r5, lr, lsl #12 │ │ │ │ adcvs r4, r6, fp, asr #32 │ │ │ │ rscvs r6, r5, r3, rrx │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145ebc │ │ │ │ + bl 0x145e84 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dba0 │ │ │ │ + bl 0x14db68 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xac9b98 │ │ │ │ + b 0xac9b60 │ │ │ │ ldmib r4, {r1, r2, r8, r9}^ │ │ │ │ - b 0x19e2dc │ │ │ │ + b 0x19e2a4 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [r6], -lr, lsr #20 │ │ │ │ - b 0x8fdb74 │ │ │ │ - b 0x926700 │ │ │ │ - b 0x226f04 │ │ │ │ + b 0x8fdb3c │ │ │ │ + b 0x9266c8 │ │ │ │ + b 0x226ecc │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153090,32 +153076,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145f44 │ │ │ │ + bl 0x145f0c │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dc28 │ │ │ │ + bl 0x14dbf0 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xa49c20 │ │ │ │ + b 0xa49be8 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e364 │ │ │ │ + b 0x19e32c │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsr #20 │ │ │ │ - b 0x9fdbfc │ │ │ │ - b 0x9e6778 │ │ │ │ - b 0x226f80 │ │ │ │ + b 0x9fdbc4 │ │ │ │ + b 0x9e6740 │ │ │ │ + b 0x226f48 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153123,189 +153109,189 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e454a │ │ │ │ + blx 0xfe0e4512 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1517fc │ │ │ │ + bl 0x1517c4 │ │ │ │ eormi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x1c9c18 │ │ │ │ - b 0xfe1a6c34 │ │ │ │ + b 0x1c9be0 │ │ │ │ + b 0xfe1a6bfc │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd7f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e45da │ │ │ │ + blx 0xfe0e45a2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x9edcac │ │ │ │ - bl 0x127084 │ │ │ │ + b 0x9edc74 │ │ │ │ + bl 0x12704c │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211d68 │ │ │ │ + b 0xfe211d30 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x9bdcd0 │ │ │ │ - b 0xfe1a6cc8 │ │ │ │ - b 0x1a6cc4 │ │ │ │ - b 0xfe1a6ccc │ │ │ │ + b 0x9bdc98 │ │ │ │ + b 0xfe1a6c90 │ │ │ │ + b 0x1a6c8c │ │ │ │ + b 0xfe1a6c94 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e466a │ │ │ │ + blx 0xfe0e4632 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x15191c │ │ │ │ + bl 0x1518e4 │ │ │ │ @ instruction: 0x432509cb │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x11c9d38 │ │ │ │ - b 0xfe1a6d54 │ │ │ │ + b 0x11c9d00 │ │ │ │ + b 0xfe1a6d1c │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bcef │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e46fa │ │ │ │ + blx 0xfe0e46c2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x19eddcc │ │ │ │ - bl 0x1271a4 │ │ │ │ + b 0x19edd94 │ │ │ │ + bl 0x12716c │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211e88 │ │ │ │ + b 0xfe211e50 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x19bddf0 │ │ │ │ - b 0xfe1a6de8 │ │ │ │ - b 0x1a6de4 │ │ │ │ - b 0xfe1a6dec │ │ │ │ + b 0x19bddb8 │ │ │ │ + b 0xfe1a6db0 │ │ │ │ + b 0x1a6dac │ │ │ │ + b 0xfe1a6db4 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e478a │ │ │ │ + blx 0xfe0e4752 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x151a3c │ │ │ │ + bl 0x151a04 │ │ │ │ rsbmi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0xfe1c9e58 │ │ │ │ - b 0xfe1a6e74 │ │ │ │ + b 0xfe1c9e20 │ │ │ │ + b 0xfe1a6e3c │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bc5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd070 │ │ │ │ + bl 0xfebfd038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr7, {4} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153325,39 +153311,39 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fc6f │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - b 0x17700c │ │ │ │ - b 0x926b08 │ │ │ │ - b 0x116670c │ │ │ │ + b 0x176fd4 │ │ │ │ + b 0x926ad0 │ │ │ │ + b 0x11666d4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -153368,15 +153354,15 @@ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd18c │ │ │ │ + bl 0xfebfd154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr9, {0} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153385,69 +153371,69 @@ │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ @ instruction: 0xf8011be4 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfeb63fc0 │ │ │ │ + bllt 0xfeb63f88 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fbe1 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e64028 │ │ │ │ + bllt 0x1e63ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xfec64046 │ │ │ │ + blx 0xfec6400e │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - bl 0xfe9d6174 │ │ │ │ - b 0xfe1a70a8 │ │ │ │ - b 0x1a70a8 │ │ │ │ - b 0xfe1a70c0 │ │ │ │ + bl 0xfe9d613c │ │ │ │ + b 0xfe1a7070 │ │ │ │ + b 0x1a7070 │ │ │ │ + b 0xfe1a7088 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1164090 │ │ │ │ + bllt 0x1164058 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd2a8 │ │ │ │ + bl 0xfebfd270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ vmovne.8 d11[7], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153468,64 +153454,64 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fb51 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c1 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ vqrdmlah.s d15, d8, d3 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa64148 │ │ │ │ + blt 0xffa64110 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x864166 │ │ │ │ + blx 0x86412e │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0x2d6296 │ │ │ │ - b 0xfe1e31b8 │ │ │ │ - b 0x1a71c8 │ │ │ │ - b 0xfe1a71e0 │ │ │ │ + blx 0x2d625e │ │ │ │ + b 0xfe1e3180 │ │ │ │ + b 0x1a7190 │ │ │ │ + b 0xfe1a71a8 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfed641b0 │ │ │ │ + blt 0xfed64178 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xffb641cc │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0xffb64194 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf9170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r9 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153542,76 +153528,76 @@ │ │ │ │ svclt 0x0000ba7f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xfee64234 │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0xfee641fc │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876308 │ │ │ │ + blx 0x18762d0 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9e86 │ │ │ │ - b 0xfe1e3298 │ │ │ │ - b 0x1a7284 │ │ │ │ - b 0xfe1a72b8 │ │ │ │ + blx 0x5a9e4e │ │ │ │ + b 0xfe1e3260 │ │ │ │ + b 0x1a724c │ │ │ │ + b 0xfe1a7280 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1364280 │ │ │ │ + blt 0x1364248 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - blx 0xfe16429c │ │ │ │ + blx 0xfe164264 │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44034c │ │ │ │ + bl 0x440314 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f130a │ │ │ │ + blx 0xfe0f12d2 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e470 │ │ │ │ + bl 0x43e438 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e3ee │ │ │ │ + blx 0xfe13e3b6 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x264308 │ │ │ │ + blt 0x2642d0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0x1064324 │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0x10642ec │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf8170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153628,61 +153614,61 @@ │ │ │ │ svclt 0x0000b9d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x36438c │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0x364354 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876460 │ │ │ │ + blx 0x1876428 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2a9fde │ │ │ │ - b 0xfe1e33e0 │ │ │ │ - b 0x1a73dc │ │ │ │ - b 0xfe1a7410 │ │ │ │ + blx 0x2a9fa6 │ │ │ │ + b 0xfe1e33a8 │ │ │ │ + b 0x1a73a4 │ │ │ │ + b 0xfe1a73d8 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4404a4 │ │ │ │ + bl 0x44046c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f1462 │ │ │ │ + blx 0xfe8f142a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e5c8 │ │ │ │ + bl 0x43e590 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e546 │ │ │ │ + blx 0xfe93e50e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -153692,85 +153678,85 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2449] @ 0xfffff66f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ vhsub.s8 d18, d10, d0 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf9160733 │ │ │ │ - blx 0x18724ec │ │ │ │ + blx 0x18724b4 │ │ │ │ @ instruction: 0xf915fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570cde │ │ │ │ - b 0x9230e0 │ │ │ │ - b 0x1668f4 │ │ │ │ - b 0x11670f8 │ │ │ │ + blx 0x570ca6 │ │ │ │ + b 0x9230a8 │ │ │ │ + b 0x1668bc │ │ │ │ + b 0x11670c0 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b925 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x18765c0 │ │ │ │ + blx 0x1876588 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5aa13e │ │ │ │ - b 0xfe1e3550 │ │ │ │ - b 0x1a7550 │ │ │ │ - b 0xfe1a7570 │ │ │ │ + blx 0x5aa106 │ │ │ │ + b 0xfe1e3518 │ │ │ │ + b 0x1a7518 │ │ │ │ + b 0xfe1a7538 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x440604 │ │ │ │ + bl 0x4405cc │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f15c2 │ │ │ │ + blx 0xfe0f158a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e728 │ │ │ │ + bl 0x43e6f0 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e6a6 │ │ │ │ + blx 0xfe13e66e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -153780,99 +153766,99 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2273] @ 0xfffff71f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ vhsub.s8 d18, d10, d0 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf8160733 │ │ │ │ - blx 0x187264c │ │ │ │ + blx 0x1872614 │ │ │ │ @ instruction: 0xf815fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570e3e │ │ │ │ - b 0x923240 │ │ │ │ - b 0x166a54 │ │ │ │ - b 0x1167258 │ │ │ │ + blx 0x570e06 │ │ │ │ + b 0x923208 │ │ │ │ + b 0x166a1c │ │ │ │ + b 0x1167220 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b875 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876720 │ │ │ │ + blx 0x18766e8 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa29e │ │ │ │ - b 0xfe1e36a0 │ │ │ │ - b 0x1a76b0 │ │ │ │ - b 0xfe1a76d0 │ │ │ │ + blx 0x2aa266 │ │ │ │ + b 0xfe1e3668 │ │ │ │ + b 0x1a7678 │ │ │ │ + b 0xfe1a7698 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf876f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x440764 │ │ │ │ + bl 0x44072c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f1722 │ │ │ │ + blx 0xfe8f16ea │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e888 │ │ │ │ + bl 0x43e850 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e806 │ │ │ │ + blx 0xfe93e7ce │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00faf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fc │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153883,27 +153869,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe818 │ │ │ │ - b 0xfe0e6ba4 │ │ │ │ + b 0xfe7e0 │ │ │ │ + b 0xfe0e6b6c │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00bcf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153914,27 +153900,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe894 │ │ │ │ - b 0xfe0e6c20 │ │ │ │ + b 0xfe85c │ │ │ │ + b 0xfe0e6be8 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x007ef7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153945,27 +153931,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe910 │ │ │ │ - b 0xfe0e6c9c │ │ │ │ + b 0xfe8d8 │ │ │ │ + b 0xfe0e6c64 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0040f7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153976,22 +153962,22 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe98c │ │ │ │ - b 0xfe0e6d18 │ │ │ │ + b 0xfe954 │ │ │ │ + b 0xfe0e6ce0 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0002f7fb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdb28 │ │ │ │ + bl 0xfebfdaf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ qasxmi pc, r1, fp @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154012,15 +153998,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7ff11 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154036,34 +154022,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfe2d6b16 │ │ │ │ - b 0xfe1c7a38 │ │ │ │ - b 0x1a7a48 │ │ │ │ - b 0xfe1a7a60 │ │ │ │ + blx 0xfe2d6ade │ │ │ │ + b 0xfe1c7a00 │ │ │ │ + b 0x1a7a10 │ │ │ │ + b 0xfe1a7a28 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdc48 │ │ │ │ + bl 0xfebfdc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -fp, lsr #29 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154083,15 +154069,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fe83 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154107,34 +154093,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svchi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfead6c32 │ │ │ │ - b 0xfe1c7b54 │ │ │ │ - b 0x1a7b64 │ │ │ │ - b 0xfe1a7b7c │ │ │ │ + blx 0xfead6bfa │ │ │ │ + b 0xfe1c7b1c │ │ │ │ + b 0x1a7b2c │ │ │ │ + b 0xfe1a7b44 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdd64 │ │ │ │ + bl 0xfebfdd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621fe1d │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154157,15 +154143,15 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf44ffdf1 │ │ │ │ @ instruction: 0xf1a74800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154181,36 +154167,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xff2f822e │ │ │ │ - blx 0x188fc98 │ │ │ │ + blx 0xff2f81f6 │ │ │ │ + blx 0x188fc60 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aacac │ │ │ │ + b 0xfe2aac74 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6d68 │ │ │ │ - b 0xfe1a7cac │ │ │ │ + b 0x1d6d30 │ │ │ │ + b 0xfe1a7c74 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfde94 │ │ │ │ + bl 0xfebfde5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -r5, lsl #27 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154231,15 +154217,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fd5b │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r1, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154256,36 +154242,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xffaf835a │ │ │ │ - blx 0x188fdc4 │ │ │ │ + blx 0xffaf8322 │ │ │ │ + blx 0x188fd8c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aadd8 │ │ │ │ + b 0xfe2aada0 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6e94 │ │ │ │ - b 0xfe1a7dd8 │ │ │ │ + b 0x1d6e5c │ │ │ │ + b 0xfe1a7da0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdfc0 │ │ │ │ + bl 0xfebfdf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr15, {7} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154305,60 +154291,60 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216d04 │ │ │ │ - b 0x1e7a7c │ │ │ │ - b 0x927a7c │ │ │ │ + b 0x216ccc │ │ │ │ + b 0x1e7a44 │ │ │ │ + b 0x927a44 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256d6c │ │ │ │ - b 0xfe227ee4 │ │ │ │ + b 0xfe256d34 │ │ │ │ + b 0xfe227eac │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe0e4 │ │ │ │ + bl 0xfebfe0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr13, {2} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154367,70 +154353,70 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x003842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x64f14 │ │ │ │ + bllt 0x64edc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216c24 │ │ │ │ - b 0x1e7b9c │ │ │ │ - b 0x927b9c │ │ │ │ + b 0x216bec │ │ │ │ + b 0x1e7b64 │ │ │ │ + b 0x927b64 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff364f7c │ │ │ │ + bllt 0xff364f44 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256c8c │ │ │ │ - b 0xfe228004 │ │ │ │ + b 0xfe256c54 │ │ │ │ + b 0xfe227fcc │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe204 │ │ │ │ + bl 0xfebfe1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vnmulne.f64 d31, d27, d13 │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154440,70 +154426,70 @@ │ │ │ │ mulvc r0, r3, r9 │ │ │ │ svclt 0x00a842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1be5038 │ │ │ │ + bllt 0x1be5000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe9e5056 │ │ │ │ + blx 0xfe9e501e │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216fe8 │ │ │ │ - b 0x1e7cc0 │ │ │ │ - b 0x927cc0 │ │ │ │ + b 0x216fb0 │ │ │ │ + b 0x1e7c88 │ │ │ │ + b 0x927c88 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xee50a0 │ │ │ │ + bllt 0xee5068 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0x1ce50be │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x1ce5086 │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257050 │ │ │ │ - b 0xfe228128 │ │ │ │ + b 0xfe257018 │ │ │ │ + b 0xfe2280f0 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe328 │ │ │ │ + bl 0xfebfe2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vmovne.8 d11[5], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154512,109 +154498,109 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x002842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff7e5158 │ │ │ │ + blt 0xff7e5120 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x5e5176 │ │ │ │ + blx 0x5e513e │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x217008 │ │ │ │ - b 0x1e7de0 │ │ │ │ - b 0x927de0 │ │ │ │ + b 0x216fd0 │ │ │ │ + b 0x1e7da8 │ │ │ │ + b 0x927da8 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeae51c0 │ │ │ │ + blt 0xfeae5188 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xff8e51dc │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xff8e51a4 │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257070 │ │ │ │ - b 0xfe228248 │ │ │ │ + b 0xfe257038 │ │ │ │ + b 0xfe228210 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe448 │ │ │ │ + bl 0xfebfe410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107faab │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa727c │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7244 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ @ instruction: 0xf91e3101 │ │ │ │ - bne 0xfe7b2e78 │ │ │ │ + bne 0xfe7b2e40 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rsbslt fp, r4, #172, 30 @ 0x2b0 │ │ │ │ strbeq fp, [r3, r4, ror #4] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x1265284 │ │ │ │ + blt 0x126524c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x20652a0 │ │ │ │ + blx 0x2065268 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f93c │ │ │ │ svccs 0x0002f93e │ │ │ │ addsmi r1, sl, #880640 @ 0xd7000 │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00cc3f02 │ │ │ │ - blx 0x493be0 │ │ │ │ + blx 0x493ba8 │ │ │ │ vabdl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf856008f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154623,49 +154609,49 @@ │ │ │ │ svclt 0x0000ba0d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x11e5314 │ │ │ │ + blx 0x11e52dc │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec572b0 │ │ │ │ - blx 0x186a364 │ │ │ │ - b 0xfe3e6d58 │ │ │ │ + bl 0xfec57278 │ │ │ │ + blx 0x186a32c │ │ │ │ + b 0xfe3e6d20 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe584 │ │ │ │ + bl 0xfebfe54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107fa0d │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa73b8 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7380 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf81e3101 │ │ │ │ - bne 0xfe7b2fb4 │ │ │ │ + bne 0xfe7b2f7c │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rscslt fp, r4, #44, 30 @ 0xb0 │ │ │ │ strbeq fp, [r3, r4, ror #5] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ @@ -154677,23 +154663,23 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7f9df │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ svcne 0x0002f835 │ │ │ │ addsmi r1, r9, #827392 @ 0xca000 │ │ │ │ stmdaeq r1, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ svclt 0x008c3f02 │ │ │ │ - blx 0x893e68 │ │ │ │ + blx 0x893e30 │ │ │ │ vsubl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ ldrbmi r1, [r6, #-49]! @ 0xffffffcf │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @@ -154704,115 +154690,115 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf9a6f7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec572ec │ │ │ │ - blx 0x186a4a0 │ │ │ │ - b 0xfe3e6e94 │ │ │ │ + bl 0xfec572b4 │ │ │ │ + blx 0x186a468 │ │ │ │ + b 0xfe3e6e5c │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b937 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe6c0 │ │ │ │ + bl 0xfebfe688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -pc, ror #18 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa7525 │ │ │ │ + strhle r4, [pc, #41] @ 0xa74ed │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb40f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svchi 0x0002f831 │ │ │ │ - b 0x146d83c │ │ │ │ - bl 0x11440dc │ │ │ │ + b 0x146d804 │ │ │ │ + bl 0x11440a4 │ │ │ │ @ instruction: 0xf85672e7 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x1178af4 │ │ │ │ - b 0xac446c │ │ │ │ - b 0x167d84 │ │ │ │ - b 0x1168188 │ │ │ │ + b 0x1178abc │ │ │ │ + b 0xac4434 │ │ │ │ + b 0x167d4c │ │ │ │ + b 0x1168150 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf90cf7fb │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13b8ba0 │ │ │ │ - b 0xfe2868ec │ │ │ │ - b 0x1a8610 │ │ │ │ - b 0xfe1a8604 │ │ │ │ + b 0x13b8b68 │ │ │ │ + b 0xfe2868b4 │ │ │ │ + b 0x1a85d8 │ │ │ │ + b 0xfe1a85cc │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe7fc │ │ │ │ + bl 0xfebfe7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f8d1 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154832,24 +154818,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1877280 │ │ │ │ + blx 0x1877248 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x573290 │ │ │ │ + bl 0x573258 │ │ │ │ @ instruction: 0xf8570309 │ │ │ │ - bl 0x1207770 │ │ │ │ + bl 0x1207738 │ │ │ │ strbmi r0, [r6, #-2309]! @ 0xfffff6fb │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154860,66 +154846,66 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf86ef7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187b300 │ │ │ │ + blx 0x187b2c8 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cb310 │ │ │ │ + bl 0x5cb2d8 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124b7ec │ │ │ │ + bl 0x124b7b4 │ │ │ │ ldrbmi r0, [r2, #-1030]! @ 0xfffffbfa │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bffb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe938 │ │ │ │ + bl 0xfebfe900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f833 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, r9, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa779d │ │ │ │ + strhle r4, [pc, #41] @ 0xa7765 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf80af7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93c │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @@ -154940,38 +154926,38 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xffcef7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svcls 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c09ebb4 │ │ │ │ stmiavc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x1ad4350 │ │ │ │ - b 0x1485be8 │ │ │ │ + bl 0x1ad4318 │ │ │ │ + b 0x1485bb0 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ab888 │ │ │ │ + b 0x13ab850 │ │ │ │ ldrbmi r7, [r2, #-3272]! @ 0xfffff338 │ │ │ │ eorshi pc, r4, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2695 @ 0xfffff579 │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bf5b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfea78 │ │ │ │ + bl 0xfebfea40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ qadd8mi pc, r1, r3 @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154990,24 +154976,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xff6cf7fa │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf83eb2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xfed73508 │ │ │ │ + bl 0xfed734d0 │ │ │ │ @ instruction: 0xf8560308 │ │ │ │ - bl 0x1ac39e4 │ │ │ │ + bl 0x1ac39ac │ │ │ │ strbmi r0, [r5, #-2056]! @ 0xfffff7f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ bicvc lr, r8, #274432 @ 0x43000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -155018,44 +155004,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1478f4c │ │ │ │ - b 0x13aaaf8 │ │ │ │ - b 0xfe286cb0 │ │ │ │ - b 0x1a89c0 │ │ │ │ - b 0xfe1a89b4 │ │ │ │ + b 0x1478f14 │ │ │ │ + b 0x13aaac0 │ │ │ │ + b 0xfe286c78 │ │ │ │ + b 0x1a8988 │ │ │ │ + b 0xfe1a897c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfebac │ │ │ │ + bl 0xfebfeb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fef9 │ │ │ │ @ instruction: 0x46393eff │ │ │ │ - ldclcc 1, cr15, [pc], #20 @ 0xa79dc │ │ │ │ + ldclcc 1, cr15, [pc], #20 @ 0xa79a4 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ svccc 0x0001f91e │ │ │ │ svccs 0x0001f91c │ │ │ │ svclt 0x00bc1dd5 │ │ │ │ sbcslt r1, sp, #57409536 @ 0x36c0000 │ │ │ │ subsmi sp, r5, #11264 @ 0x2c00 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ @@ -155068,38 +155054,38 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r0, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfec1c │ │ │ │ + bl 0xfebfebe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r2, lr, lsl #12 │ │ │ │ addslt r1, sl, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf93e1f02 │ │ │ │ @ instruction: 0xf1113f02 │ │ │ │ - blle 0xff9eb6b4 │ │ │ │ + blle 0xff9eb67c │ │ │ │ stmdbcs r0, {r1, r3, r6, r9, lr} │ │ │ │ addmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f290f │ │ │ │ svclt 0x00d80200 │ │ │ │ bfi fp, sl, #5, #25 │ │ │ │ addslt r4, sl, #-1073741820 @ 0xc0000004 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ @@ -155109,53 +155095,53 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ @ instruction: 0xf8564f04 │ │ │ │ @ instruction: 0xf114ef04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc lr!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x14579c8 │ │ │ │ - blle 0x226b1c │ │ │ │ + blx 0x1457990 │ │ │ │ + blle 0x226ae4 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b85d0 │ │ │ │ + b 0xfe3b8598 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d7c08 │ │ │ │ - b 0xfe1a8b44 │ │ │ │ + b 0x1d7bd0 │ │ │ │ + b 0xfe1a8b0c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed2c │ │ │ │ + bl 0xfebfecf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf1061e62 │ │ │ │ @ instruction: 0xf1073cff │ │ │ │ @ instruction: 0xf91c0e10 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svclt 0x00b81ddc │ │ │ │ - blle 0x3b1358 │ │ │ │ + blle 0x3b1320 │ │ │ │ subsmi r7, lr, #20, 16 @ 0x140000 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ rsclt r4, r6, #244 @ 0xf4 │ │ │ │ addsmi sp, ip, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80600 │ │ │ │ strbeq fp, [r3, r6, ror #5] │ │ │ │ @@ -155163,85 +155149,85 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q11, d0, d1 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -r1, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed98 │ │ │ │ + bl 0xfebfed60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477e28 │ │ │ │ + blcs 0x477df0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d010 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9f0400 │ │ │ │ + blle 0xff9f03c8 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8570 │ │ │ │ + blcs 0xb8538 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ ldrb fp, [sp, sl, lsl #5] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42ac5c │ │ │ │ + blle 0x42ac24 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ stceq 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ @ instruction: 0x2c1fdb05 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457bd8 │ │ │ │ - blx 0x18a6c8c │ │ │ │ + blx 0x457ba0 │ │ │ │ + blx 0x18a6c54 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeeb0 │ │ │ │ + bl 0xfebfee78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fd77 │ │ │ │ @ instruction: 0x46393cff │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @@ -155253,37 +155239,37 @@ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q9, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ @ instruction: 0xf10c3f01 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ - blle 0xffc2f474 │ │ │ │ + blle 0xffc2f43c │ │ │ │ mulpl r0, ip, r9 │ │ │ │ - blcs 0xb8c70 │ │ │ │ + blcs 0xb8c38 │ │ │ │ tstmi r5, r3, ror #21 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ ubfx fp, r2, #5, #3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfef2c │ │ │ │ + bl 0xfebfeef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ ldc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477fbc │ │ │ │ + blcs 0x477f84 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ @@ -155292,120 +155278,120 @@ │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ andcs r0, r0, #512 @ 0x200 │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9bcdbe6 │ │ │ │ bicsmi r1, sl, #0 │ │ │ │ - ble 0xff77299c │ │ │ │ + ble 0xff772964 │ │ │ │ @ instruction: 0xf0014111 │ │ │ │ - bl 0x1285a8 │ │ │ │ + bl 0x128570 │ │ │ │ addslt r0, r2, #268435462 @ 0x10000006 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf8d6db0b │ │ │ │ - b 0x1c9fdf8 │ │ │ │ + b 0x1c9fdc0 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457d68 │ │ │ │ - blx 0x18a6e1c │ │ │ │ + blx 0x457d30 │ │ │ │ + blx 0x18a6de4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0x1457014 │ │ │ │ + blx 0x1456fdc │ │ │ │ @ instruction: 0xf00efe0c │ │ │ │ - bl 0x3aae44 │ │ │ │ + bl 0x3aae0c │ │ │ │ strb r0, [r2, lr, ror #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff04c │ │ │ │ + bl 0xfebff014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ - blx 0x45feb0 │ │ │ │ - blcs 0x2a767c │ │ │ │ + blx 0x45fe78 │ │ │ │ + blcs 0x2a7644 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1897dd8 │ │ │ │ + blx 0x1897da0 │ │ │ │ strbeq pc, [r3, lr, lsl #25] @ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf915d017 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffbaaea0 │ │ │ │ + blle 0xffbaae68 │ │ │ │ mul r0, r2, r8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - ble 0xff832aac │ │ │ │ + ble 0xff832a74 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4620e7dd │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff0d0 │ │ │ │ + bl 0xfebff098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x478160 │ │ │ │ + blcs 0x478128 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d014 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xff9f0738 │ │ │ │ + blle 0xff9f0700 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8ea8 │ │ │ │ + blcs 0xb8e70 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ andeq pc, r1, #1 │ │ │ │ subseq lr, r1, #2048 @ 0x800 │ │ │ │ bfi fp, r2, #5, #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bbe5 │ │ │ │ @@ -155413,45 +155399,45 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x0020f114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36af9c │ │ │ │ + blle 0x36af64 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ - blle 0x772fa8 │ │ │ │ + blle 0x772f70 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8a8c │ │ │ │ + b 0xfe3b8a54 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d80c4 │ │ │ │ - b 0xfe1a9000 │ │ │ │ + b 0x1d808c │ │ │ │ + b 0xfe1a8fc8 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe965fc8 │ │ │ │ + bllt 0xfe965f90 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff1f8 │ │ │ │ + bl 0xfebff1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4621fbd3 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155461,80 +155447,80 @@ │ │ │ │ mulvs r0, r2, r9 │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1d66028 │ │ │ │ + bllt 0x1d65ff0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfeb66046 │ │ │ │ + blx 0xfeb6600e │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ movweq lr, #11033 @ 0x2b19 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r9, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf1423301 │ │ │ │ @ instruction: 0xf8560200 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x1179634 │ │ │ │ - b 0xa84fac │ │ │ │ - b 0x169cc8 │ │ │ │ - b 0x1168ccc │ │ │ │ + b 0x11795fc │ │ │ │ + b 0xa84f74 │ │ │ │ + b 0x169c90 │ │ │ │ + b 0x1168c94 │ │ │ │ andhi r0, fp, r7, lsl #6 │ │ │ │ @ instruction: 0x4620d1de │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xde60a4 │ │ │ │ + bllt 0xde606c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x1be60c2 │ │ │ │ + blx 0x1be608a │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x14796e4 │ │ │ │ - b 0x13ab290 │ │ │ │ - b 0xfe287434 │ │ │ │ - b 0x1a9158 │ │ │ │ - b 0xfe1a914c │ │ │ │ + b 0x14796ac │ │ │ │ + b 0x13ab258 │ │ │ │ + b 0xfe2873fc │ │ │ │ + b 0x1a9120 │ │ │ │ + b 0xfe1a9114 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ @ instruction: 0x4628d1dc │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffde6124 │ │ │ │ + blt 0xffde60ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff344 │ │ │ │ + bl 0xfebff30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ strtmi pc, [r1], -sp, lsr #22 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155543,37 +155529,37 @@ │ │ │ │ ldmdavc r6, {r0, r1, r5, fp, ip, sp, lr} │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff466170 │ │ │ │ + blt 0xff466138 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x26618e │ │ │ │ + blx 0x266156 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf83c2200 │ │ │ │ - blx 0x1877dc8 │ │ │ │ + blx 0x1877d90 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x587dd8 │ │ │ │ + bl 0x587da0 │ │ │ │ @ instruction: 0xf8560309 │ │ │ │ @ instruction: 0xf1038038 │ │ │ │ - bl 0x1128de0 │ │ │ │ - b 0xa6a5e8 │ │ │ │ + bl 0x1128da8 │ │ │ │ + b 0xa6a5b0 │ │ │ │ strbmi r0, [r5, #-1800]! @ 0xfffff8f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -155581,97 +155567,97 @@ │ │ │ │ svclt 0x0000ba91 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xff2e6208 │ │ │ │ + blx 0xff2e61d0 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187be4c │ │ │ │ + blx 0x187be14 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cbe5c │ │ │ │ + bl 0x5cbe24 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124c338 │ │ │ │ + bl 0x124c300 │ │ │ │ @ instruction: 0xf11c0406 │ │ │ │ @ instruction: 0xf1440c01 │ │ │ │ ldrbmi r0, [r2, #-1024]! @ 0xfffffc00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000ba51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff48c │ │ │ │ + bl 0xfebff454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strcs r9, [r0], #-1025 @ 0xfffffbff │ │ │ │ strls r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x266292 │ │ │ │ + blx 0x26625a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff4c4 │ │ │ │ + bl 0xfebff48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf04f9401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffae62cc │ │ │ │ + blx 0xffae6294 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff500 │ │ │ │ + bl 0xfebff4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ - blx 0xff466300 │ │ │ │ + blx 0xff4662c8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff534 │ │ │ │ + bl 0xfebff4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04f4401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ - blx 0xfede6334 │ │ │ │ + blx 0xfede62fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff568 │ │ │ │ + bl 0xfebff530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155680,15 +155666,15 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x126424 │ │ │ │ + blvc 0x1263ec │ │ │ │ @ instruction: 0xf8061bdb │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ @@ -155706,18 +155692,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ @ instruction: 0xf1feb98b │ │ │ │ - svclt 0x0000ffbf │ │ │ │ + svclt 0x0000ffbb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff620 │ │ │ │ + bl 0xfebff5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, ip, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155726,45 +155712,45 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x166554 │ │ │ │ + blvc 0x16651c │ │ │ │ @ instruction: 0xf8261bd2 │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ ldrtmi r0, [sl], #-3074 @ 0xfffff3fe │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf1a5d1e4 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29cc70 │ │ │ │ - blls 0x20252c │ │ │ │ + blmi 0x29cc38 │ │ │ │ + blls 0x2024f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff5af1fe │ │ │ │ + @ instruction: 0xff56f1fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155778,28 +155764,28 @@ │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ - bne 0x1bec5e4 │ │ │ │ - blpl 0x1e6644 │ │ │ │ + bne 0x1bec5ac │ │ │ │ + blpl 0x1e660c │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ andsvs r4, r9, r9, lsr #8 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x0032e7e2 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1875d98 │ │ │ │ + blx 0x1875d60 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ eorsne pc, ip, r7, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ @@ -155808,18 +155794,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ @ instruction: 0xf1feb8bf │ │ │ │ - svclt 0x0000fef3 │ │ │ │ + svclt 0x0000feef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff7b8 │ │ │ │ + bl 0xfebff780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155828,44 +155814,44 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x126674 │ │ │ │ + blvc 0x12663c │ │ │ │ @ instruction: 0xf806443b │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ - bl 0xfe96be20 │ │ │ │ + bl 0xfe96bde8 │ │ │ │ @ instruction: 0xf8060307 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ @ instruction: 0xf10c0313 │ │ │ │ strbeq r0, [r2, r1, lsl #24] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf44 │ │ │ │ @ instruction: 0xf8012000 │ │ │ │ ldrmi r2, [ip, #3073] @ 0xc01 │ │ │ │ - blmi 0x29ce0c │ │ │ │ - blls 0x2026b4 │ │ │ │ + blmi 0x29cdd4 │ │ │ │ + blls 0x20267c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mrc2 1, 4, pc, cr6, cr14, {7} │ │ │ │ + mrc2 1, 4, pc, cr2, cr14, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff870 │ │ │ │ + bl 0xfebff838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, sp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155874,46 +155860,46 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1667a4 │ │ │ │ + blvc 0x16676c │ │ │ │ @ instruction: 0xf826443a │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ - bl 0xfe92b6dc │ │ │ │ + bl 0xfe92b6a4 │ │ │ │ @ instruction: 0xf8260207 │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x9707c8 │ │ │ │ - b 0x12930c │ │ │ │ - b 0x1168f0c │ │ │ │ + b 0x970790 │ │ │ │ + b 0x1292d4 │ │ │ │ + b 0x1168ed4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febffd │ │ │ │ - svclt 0x0000fe31 │ │ │ │ + svclt 0x0000fe2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155928,47 +155914,47 @@ │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ strtmi r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ - blne 0x1e6898 │ │ │ │ + blne 0x1e6860 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ streq lr, [r1, #-2981] @ 0xfffff45b │ │ │ │ andle r6, r1, sp, lsl r0 │ │ │ │ strb r3, [r1, r4, lsl #6]! │ │ │ │ vrecps.f32 d17, d10, d18 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcpl 0x0004f852 │ │ │ │ - blcc 0x1e6940 │ │ │ │ + blcc 0x1e6908 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574296 │ │ │ │ - b 0xfe16c8c4 │ │ │ │ - b 0x1693ec │ │ │ │ - b 0xfe1693e0 │ │ │ │ + b 0xfe16c88c │ │ │ │ + b 0x1693b4 │ │ │ │ + b 0xfe1693a8 │ │ │ │ andsvs r0, r3, r5, lsl #6 │ │ │ │ - blmi 0x29cf94 │ │ │ │ - blls 0x202850 │ │ │ │ + blmi 0x29cf5c │ │ │ │ + blls 0x202818 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0094f7f9 │ │ │ │ - stc2l 1, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ + stc2l 1, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffa0c │ │ │ │ + bl 0xfebff9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -155978,24 +155964,24 @@ │ │ │ │ @ instruction: 0x4677469c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ andeq pc, r1, #12 │ │ │ │ svccc 0x0001f916 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ - bne 0xfe773458 │ │ │ │ + bne 0xfe773420 │ │ │ │ andeq pc, r1, #12 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf807085b │ │ │ │ @ instruction: 0xf9163f01 │ │ │ │ - bcs 0xb846c │ │ │ │ + bcs 0xb8434 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc18d2 │ │ │ │ - b 0x146c4b8 │ │ │ │ + b 0x146c480 │ │ │ │ @ instruction: 0xf8070252 │ │ │ │ bicsle r2, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156005,18 +155991,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febf35 │ │ │ │ - svclt 0x0000fd69 │ │ │ │ + svclt 0x0000fd65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffacc │ │ │ │ + bl 0xfebffa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, pc, lsr #22 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156026,53 +156012,53 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10e │ │ │ │ - bl 0xfed9b51c │ │ │ │ + bl 0xfed9b4e4 │ │ │ │ @ instruction: 0xf002030c │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ @ instruction: 0xf827085b │ │ │ │ @ instruction: 0xf9363f02 │ │ │ │ @ instruction: 0xf1bc3f02 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xcc04f931 │ │ │ │ - bl 0x7b4d3c │ │ │ │ - bcs 0x2ab944 │ │ │ │ + bl 0x7b4d04 │ │ │ │ + bcs 0x2ab90c │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f827 │ │ │ │ @ instruction: 0xf1a5d1dd │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29d128 │ │ │ │ - blls 0x2029e4 │ │ │ │ + blmi 0x29d0f0 │ │ │ │ + blls 0x2029ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr10, cr9, {7} @ │ │ │ │ - ldc2l 1, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ + ldc2l 1, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa40c │ │ │ │ + blmi 0xdfa3d4 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr8, cr9, {7} │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156080,55 +156066,55 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x148ca84 │ │ │ │ - bl 0xfedc8580 │ │ │ │ - bl 0x1c29a18 │ │ │ │ + b 0x148ca4c │ │ │ │ + bl 0xfedc8548 │ │ │ │ + bl 0x1c299e0 │ │ │ │ stmdaeq r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6b0c │ │ │ │ + blmi 0x1e6ad4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eor pc, r6, r1, asr r8 @ │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r4], #-2846 @ 0xfffff4e2 │ │ │ │ vfmsvc.f64 d30, d14, d9 │ │ │ │ - b 0x1474234 │ │ │ │ - b 0x11a9b78 │ │ │ │ + b 0x14741fc │ │ │ │ + b 0x11a9b40 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6bb8 │ │ │ │ + blcc 0x1e6b80 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cb24 │ │ │ │ - b 0x169670 │ │ │ │ - b 0xfe169660 │ │ │ │ + b 0xfe16caec │ │ │ │ + b 0x169638 │ │ │ │ + b 0xfe169628 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d218 │ │ │ │ - blls 0x202ad0 │ │ │ │ + blmi 0x29d1e0 │ │ │ │ + blls 0x202a98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ - stc2 1, cr15, [r8], {254} @ 0xfe │ │ │ │ + stc2 1, cr15, [r4], {254} @ 0xfe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffc8c │ │ │ │ + bl 0xfebffc54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156143,19 +156129,19 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ ldmne r2, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8070852 │ │ │ │ @ instruction: 0xf00c2f01 │ │ │ │ @ instruction: 0xf10c0201 │ │ │ │ @ instruction: 0xf9160c01 │ │ │ │ - bcs 0xb86ec │ │ │ │ + bcs 0xb86b4 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc1a9b │ │ │ │ - b 0x146c738 │ │ │ │ + b 0x146c700 │ │ │ │ @ instruction: 0xf8070353 │ │ │ │ bicsle r3, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156165,18 +156151,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febdf5 │ │ │ │ - svclt 0x0000fc29 │ │ │ │ + svclt 0x0000fc25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffd4c │ │ │ │ + bl 0xfebffd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156186,54 +156172,54 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10f │ │ │ │ - bl 0x7db79c │ │ │ │ - b 0x146bba4 │ │ │ │ + bl 0x7db764 │ │ │ │ + b 0x146bb6c │ │ │ │ @ instruction: 0xf8270c5c │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ svccc 0x0002f936 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d0ef │ │ │ │ tstcc r2, r4, lsl #24 │ │ │ │ movweq lr, #52147 @ 0xcbb3 │ │ │ │ - b 0x14733dc │ │ │ │ + b 0x14733a4 │ │ │ │ @ instruction: 0xf8270353 │ │ │ │ bicsle r3, ip, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970cb0 │ │ │ │ - b 0x1297f4 │ │ │ │ - b 0x11693f4 │ │ │ │ + b 0x970c78 │ │ │ │ + b 0x1297bc │ │ │ │ + b 0x11693bc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febd89 │ │ │ │ - svclt 0x0000fbbd │ │ │ │ + svclt 0x0000fbb9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa690 │ │ │ │ + blmi 0xdfa658 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156241,52 +156227,52 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x14a0d08 │ │ │ │ - bl 0x847404 │ │ │ │ - bl 0x12e9c88 │ │ │ │ + b 0x14a0cd0 │ │ │ │ + bl 0x8473cc │ │ │ │ + bl 0x12e9c50 │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6d90 │ │ │ │ + blmi 0x1e6d58 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eorls pc, r6, r1, asr r8 @ │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ streq lr, [r9], #-2996 @ 0xfffff44c │ │ │ │ vfmsvc.f64 d30, d9, d30 │ │ │ │ - b 0x14744b8 │ │ │ │ - b 0x11a9dfc │ │ │ │ + b 0x1474480 │ │ │ │ + b 0x11a9dc4 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6e3c │ │ │ │ + blcc 0x1e6e04 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cda8 │ │ │ │ - b 0x1698f4 │ │ │ │ - b 0xfe1698e4 │ │ │ │ + b 0xfe16cd70 │ │ │ │ + b 0x1698bc │ │ │ │ + b 0xfe1698ac │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d49c │ │ │ │ - blls 0x202d54 │ │ │ │ + blmi 0x29d464 │ │ │ │ + blls 0x202d1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ - blx 0x12654fe │ │ │ │ + blx 0x11654c6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @@ -156294,23 +156280,23 @@ │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ - blx 0xfe16bd46 │ │ │ │ + blx 0xfe16bd0e │ │ │ │ ldmibeq fp, {r1, r9, ip, sp}^ │ │ │ │ movtvs lr, #10819 @ 0x2a43 │ │ │ │ stmibeq r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibne r2!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0004b2db │ │ │ │ cmncs pc, #164, 12 @ 0xa400000 │ │ │ │ andvc fp, fp, r4, lsl #2 │ │ │ │ - b 0x1275168 │ │ │ │ + b 0x1275130 │ │ │ │ vabdl.u8 q8, d0, d12 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r1, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @@ -156319,22 +156305,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf93c2200 │ │ │ │ @ instruction: 0xf04f7f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - blx 0xfe1789ca │ │ │ │ - bleq 0xff7769e0 │ │ │ │ + blx 0xfe178992 │ │ │ │ + bleq 0xff7769a8 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ stmdbmi r0, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ stmibcc r7!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf000bf0c │ │ │ │ addslt r0, pc, #65536 @ 0x10000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @@ -156356,181 +156342,181 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ ldc2 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a41f33 │ │ │ │ @ instruction: 0xf1040e04 │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ strtmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8532600 │ │ │ │ - blx 0xfe1bca6e │ │ │ │ - b 0x1499e90 │ │ │ │ - b 0x13c81d4 │ │ │ │ + blx 0xfe1bca36 │ │ │ │ + b 0x1499e58 │ │ │ │ + b 0x13c819c │ │ │ │ strbne r0, [r4, r4, asr #24]! │ │ │ │ svclt 0x0008454c │ │ │ │ sbclt r4, r4, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r5, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorsmi pc, r4, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3ba458 │ │ │ │ - b 0xfe1a9ea4 │ │ │ │ + b 0x3ba420 │ │ │ │ + b 0xfe1a9e6c │ │ │ │ andvs r0, ip, r6, lsl #8 │ │ │ │ @ instruction: 0xb115d1da │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - bleq 0x4e52e0 │ │ │ │ + bleq 0x4e52a8 │ │ │ │ andls r3, r3, r1, lsl #26 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #14 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9152640 │ │ │ │ ldrtmi sl, [r2], -r1, lsl #30 │ │ │ │ svcls 0x0001f91e │ │ │ │ @ instruction: 0xf000463b │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - blx 0xff32bef6 │ │ │ │ + blx 0xff32bebe │ │ │ │ ldrmi r2, [r1], r9, lsl #7 │ │ │ │ stmib sp, {r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldmibeq r2, {r9, fp, ip, pc}^ │ │ │ │ - b 0x114fb08 │ │ │ │ + b 0x114fad0 │ │ │ │ @ instruction: 0xf1a26243 │ │ │ │ - b 0x16eb50c │ │ │ │ + b 0x16eb4d4 │ │ │ │ sbcslt r1, r2, #3719168 @ 0x38c000 │ │ │ │ strtmi fp, [r4], r4, lsl #30 │ │ │ │ tstlt r4, pc, ror r2 │ │ │ │ tstcc r1, sl │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, sl, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bls 0x19cf3c │ │ │ │ + bls 0x19cf04 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bbf1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blpl 0xff4e5888 │ │ │ │ - bleq 0xda5a64 │ │ │ │ + blpl 0xfe6e5850 │ │ │ │ + bleq 0xda5a2c │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff2f2792 │ │ │ │ + blx 0xff2f275a │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff54b39c │ │ │ │ - b 0x114fba4 │ │ │ │ - blx 0x8798b0 │ │ │ │ + bleq 0xff54b364 │ │ │ │ + b 0x114fb6c │ │ │ │ + blx 0x879878 │ │ │ │ @ instruction: 0xf5a2f882 │ │ │ │ - b 0x15397ac │ │ │ │ + b 0x1539774 │ │ │ │ sbclt r3, r2, #805306382 @ 0x3000000e │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470601 │ │ │ │ teqmi r7, #16711680 @ 0xff0000 │ │ │ │ eorscs pc, r2, fp, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x97a71c │ │ │ │ - b 0x2a9bd8 │ │ │ │ - b 0x116afdc │ │ │ │ + b 0x97a6e4 │ │ │ │ + b 0x2a9ba0 │ │ │ │ + b 0x116afa4 │ │ │ │ @ instruction: 0xf8a10808 │ │ │ │ bicsle r8, r1, r0 │ │ │ │ - bls 0x19545c │ │ │ │ + bls 0x195424 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ - bpl 0xff4e5938 │ │ │ │ - beq 0xda5b14 │ │ │ │ + bpl 0xfe6e5900 │ │ │ │ + beq 0xda5adc │ │ │ │ strcs r9, [r0, -r1] │ │ │ │ - blx 0xff367002 │ │ │ │ + blx 0xff366fca │ │ │ │ stmibmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x00331f21 │ │ │ │ @ instruction: 0xf1051f2c │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ @ instruction: 0xf8544b00 │ │ │ │ @ instruction: 0xf04f5f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbmi r6, [r6], r4, lsl #30 │ │ │ │ - blx 0xff23ab72 │ │ │ │ + blx 0xff23ab3a │ │ │ │ sbclt ip, r6, #5, 28 @ 0x50 │ │ │ │ ldrbvc lr, [ip, #2639] @ 0xa4f │ │ │ │ eorsgt pc, r6, sl, asr r8 @ │ │ │ │ strbeq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845c6 │ │ │ │ @ instruction: 0xf851455d │ │ │ │ svclt 0x00046f04 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x1279240 │ │ │ │ - b 0x1eac90 │ │ │ │ + b 0x1279208 │ │ │ │ + b 0x1eac58 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ rsbsmi r1, r5, pc │ │ │ │ mulvs sp, r4, r2 │ │ │ │ @ instruction: 0xb11fd1d7 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x12e7078 │ │ │ │ + bllt 0x12e7040 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0xfe0e7096 │ │ │ │ + blx 0xfe0e705e │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ @ instruction: 0xf1043d01 │ │ │ │ @ instruction: 0xf1013eff │ │ │ │ ssatmi r0, #25, r0, lsl #18 │ │ │ │ svccs 0x0001f81e │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svccc 0x0001f815 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x12af340 │ │ │ │ + bl 0x12af308 │ │ │ │ @ instruction: 0xf5b30208 │ │ │ │ @ instruction: 0xf1727f80 │ │ │ │ sbcslt r0, fp, #0, 4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ strdlt r2, [r4, -pc] │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ @@ -156543,36 +156529,36 @@ │ │ │ │ svclt 0x0000bb0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0x11e710e │ │ │ │ + blx 0x11e70d6 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf1a72500 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ stccc 8, cr0, [r2], {51} @ 0x33 │ │ │ │ strtmi r3, [sl], -lr, lsl #14 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f834 │ │ │ │ - beq 0xe528c │ │ │ │ + beq 0xe5254 │ │ │ │ @ instruction: 0xf858185b │ │ │ │ - bl 0x114d23c │ │ │ │ + bl 0x114d204 │ │ │ │ @ instruction: 0xf5b30102 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf83c0100 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b29b │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x906170 │ │ │ │ - b 0x16959c │ │ │ │ - b 0x11e9da0 │ │ │ │ + b 0x906138 │ │ │ │ + b 0x169564 │ │ │ │ + b 0x11e9d68 │ │ │ │ movwmi r0, #46346 @ 0xb50a │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4577 │ │ │ │ bicsle r3, r9, r0 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -156580,34 +156566,34 @@ │ │ │ │ svclt 0x0000bac3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ - blx 0xfff671a0 │ │ │ │ + blx 0xfff67168 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ @ instruction: 0xf1a41f3b │ │ │ │ @ instruction: 0xf24a0c04 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ strtmi r0, [lr], ip, lsl #4 │ │ │ │ svchi 0x0004f85c │ │ │ │ - beq 0xe5318 │ │ │ │ + beq 0xe52e0 │ │ │ │ svcmi 0x0004f853 │ │ │ │ streq lr, [r8], #-2836 @ 0xfffff4ec │ │ │ │ stmdaeq lr, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18765f4 │ │ │ │ + blx 0x18765bc │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1210e10 │ │ │ │ + b 0x1210dd8 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ - b 0xfe2ed244 │ │ │ │ + b 0xfe2ed20c │ │ │ │ strbmi r0, [r2, #-1028]! @ 0xfffffbfc │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, fp, ip │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -156617,26 +156603,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfece7234 │ │ │ │ + blx 0xfece71fc │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9160401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x72c26c │ │ │ │ - b 0x1469a7c │ │ │ │ - bl 0x1186200 │ │ │ │ - bcs 0xfe0c6220 │ │ │ │ - beq 0xe5848 │ │ │ │ + bl 0x72c234 │ │ │ │ + b 0x1469a44 │ │ │ │ + bl 0x11861c8 │ │ │ │ + bcs 0xfe0c61e8 │ │ │ │ + beq 0xe5810 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156653,60 +156639,60 @@ │ │ │ │ svclt 0x0000ba31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x1ae72c4 │ │ │ │ + blx 0x1ae728c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989408 │ │ │ │ - b 0x129f48 │ │ │ │ - b 0x1129b4c │ │ │ │ + b 0x9893d0 │ │ │ │ + b 0x129f10 │ │ │ │ + b 0x1129b14 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0x710f48 │ │ │ │ - b 0x1469b50 │ │ │ │ - bl 0x11862d4 │ │ │ │ + bl 0x710f10 │ │ │ │ + b 0x1469b18 │ │ │ │ + bl 0x118629c │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb754 │ │ │ │ + blle 0xff4eb71c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x567370 │ │ │ │ + blx 0x567338 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156716,17 +156702,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1250fec │ │ │ │ + b 0x1250fb4 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad420 │ │ │ │ + b 0xfe1ad3e8 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -156745,15 +156731,15 @@ │ │ │ │ @ instruction: 0xf9bef7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf81e2700 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ @ instruction: 0xf8160c00 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ - bne 0xfe76a454 │ │ │ │ + bne 0xfe76a41c │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ sbcslt r4, fp, #411041792 @ 0x18800000 │ │ │ │ @ instruction: 0x4663bfbc │ │ │ │ smlatblt r4, r4, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -156769,29 +156755,29 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x18790c4 │ │ │ │ + blx 0x187908c │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf04f2f02 │ │ │ │ - bne 0xfe76b8c8 │ │ │ │ + bne 0xfe76b890 │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ svclt 0x00a8454a │ │ │ │ @ instruction: 0xf831b29a │ │ │ │ svclt 0x00bc3f02 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0x96b8e8 │ │ │ │ - b 0x12a108 │ │ │ │ + b 0x96b8b0 │ │ │ │ + b 0x12a0d0 │ │ │ │ tstmi r3, #8, 4 @ 0x80000000 │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ @ instruction: 0xb115d1dd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ @@ -156801,33 +156787,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf944f7f9 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff9cd160 │ │ │ │ + blne 0xff9cd128 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ strcs fp, [r0], #-4028 @ 0xfffff044 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x1baafc │ │ │ │ - b 0xfe1aa594 │ │ │ │ + b 0x1baac4 │ │ │ │ + b 0xfe1aa55c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1df │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -156840,19 +156826,19 @@ │ │ │ │ @ instruction: 0xf900f7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfed6c5cc │ │ │ │ - b 0x1469df8 │ │ │ │ - bl 0x1986560 │ │ │ │ - bcs 0xfe0c6580 │ │ │ │ - beq 0xe5ba8 │ │ │ │ + bl 0xfed6c594 │ │ │ │ + b 0x1469dc0 │ │ │ │ + bl 0x1986528 │ │ │ │ + bcs 0xfe0c6548 │ │ │ │ + beq 0xe5b70 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156873,40 +156859,40 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989768 │ │ │ │ - b 0x12a2a8 │ │ │ │ - b 0x1129eac │ │ │ │ + b 0x989730 │ │ │ │ + b 0x12a270 │ │ │ │ + b 0x1129e74 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0xfed912a8 │ │ │ │ - b 0x1469ec8 │ │ │ │ - bl 0x1986634 │ │ │ │ + bl 0xfed91270 │ │ │ │ + b 0x1469e90 │ │ │ │ + bl 0x19865fc │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4ebab4 │ │ │ │ + blle 0xff4eba7c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -156914,15 +156900,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf862f7f9 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156932,68 +156918,68 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x125134c │ │ │ │ + b 0x1251314 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad780 │ │ │ │ + b 0xfe1ad748 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bfdd │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [pc, r0, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0097c │ │ │ │ + bl 0xfec00944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf106f811 │ │ │ │ @ instruction: 0xf1053eff │ │ │ │ @ instruction: 0x46393cff │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf91c2500 │ │ │ │ @ instruction: 0xf91e3f01 │ │ │ │ - ldclne 15, cr2, [pc, #4] @ 0xa97ac │ │ │ │ + ldclne 15, cr2, [pc, #4] @ 0xa9774 │ │ │ │ bfine sp, r7, (invalid: 20:19) │ │ │ │ streq pc, [r1, -r0] │ │ │ │ sbcslt r2, fp, #0, 4 │ │ │ │ andvc fp, fp, r7, lsl #2 │ │ │ │ tstcc r1, sl, lsr #6 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #5 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ - blcs 0xd9670 │ │ │ │ - blcs 0x2a0430 │ │ │ │ - blx 0x16084c │ │ │ │ + blcs 0xd9638 │ │ │ │ + blcs 0x2a03f8 │ │ │ │ + blx 0x160814 │ │ │ │ subslt pc, pc, #201326592 @ 0xc000000 │ │ │ │ svclt 0x000242bb │ │ │ │ andcs fp, r0, #-1342177267 @ 0xb000000d │ │ │ │ streq pc, [r1, -r0] │ │ │ │ bicsmi sp, r3, #222 @ 0xde │ │ │ │ andeq pc, r1, #0 │ │ │ │ svceq 0x00db4617 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ @ instruction: 0xe7d5b2db │ │ │ │ @ instruction: 0xf000425b │ │ │ │ - blx 0x112b414 │ │ │ │ + blx 0x112b3dc │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xe7cdb2db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ strb r0, [r7, r1, lsl #14] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157002,35 +156988,35 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14920 @ 0x3a48 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85745b6 │ │ │ │ - b 0x94d960 │ │ │ │ - b 0xea4a4 │ │ │ │ - b 0x1169ca8 │ │ │ │ + b 0x94d928 │ │ │ │ + b 0xea46c │ │ │ │ + b 0x1169c70 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r4, r0 │ │ │ │ svccs 0x0002f915 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff112 │ │ │ │ - bcs 0xe0818 │ │ │ │ - bcs 0x4a04e4 │ │ │ │ - blx 0x1a08f8 │ │ │ │ + bcs 0xe07e0 │ │ │ │ + bcs 0x4a04ac │ │ │ │ + blx 0x1a08c0 │ │ │ │ andslt pc, r1, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0004428a │ │ │ │ movwcs fp, #657 @ 0x291 │ │ │ │ bicsmi sp, fp, #214 @ 0xd6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -157049,42 +157035,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xff54f7f8 │ │ │ │ vrecps.f32 d17, d10, d27 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x00290e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf9135f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ strcs r1, [r0, #-2028] @ 0xfffff814 │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xbed538 │ │ │ │ + blle 0xbed500 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x220a00 │ │ │ │ - blx 0x11e6964 │ │ │ │ + blx 0x2209c8 │ │ │ │ + blx 0x11e692c │ │ │ │ strbmi pc, [r5, #-2056] @ 0xfffff7f8 @ │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ mvnmi sp, #5 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x186ad60 │ │ │ │ + blx 0x186ad28 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi sp, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorspl pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1baf00 │ │ │ │ - b 0xfe1aa990 │ │ │ │ + b 0x1baec8 │ │ │ │ + b 0xfe1aa958 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ tstlt r7, sp, asr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -157096,23 +157082,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f83d01 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa99e4 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa99ac │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svccc 0x0001f915 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0x9b1144 │ │ │ │ + blle 0x9b110c │ │ │ │ mulcs r0, ip, r8 │ │ │ │ - blle 0xa345e4 │ │ │ │ + blle 0xa345ac │ │ │ │ @ instruction: 0xdc2d2b07 │ │ │ │ - bcs 0x79c54 │ │ │ │ + bcs 0x79c1c │ │ │ │ sbcslt fp, r3, #632 @ 0x278 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xf000d903 │ │ │ │ mvnscs r0, #16777216 @ 0x1000000 │ │ │ │ smlatblt r4, r6, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ @@ -157140,43 +157126,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vceq.f32 d17, d26, d25 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ eor r2, r3, r0, lsl #4 │ │ │ │ - blcs 0xcbac8 │ │ │ │ - blcs 0x4a0734 │ │ │ │ + blcs 0xcba90 │ │ │ │ + blcs 0x4a06fc │ │ │ │ addsmi sp, pc, lr, lsr #24 │ │ │ │ svccc 0x0080f5b7 │ │ │ │ - blx 0x89978c │ │ │ │ + blx 0x899754 │ │ │ │ strcs pc, [r0, -r7, lsl #19] │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0701 │ │ │ │ - blx 0x18882a8 │ │ │ │ + blx 0x1888270 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ teqmi sl, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642a9 │ │ │ │ - b 0x985ba0 │ │ │ │ - b 0x2ea6e0 │ │ │ │ - b 0x116b6e4 │ │ │ │ + b 0x985b68 │ │ │ │ + b 0x2ea6a8 │ │ │ │ + b 0x116b6ac │ │ │ │ @ instruction: 0xf8ac0307 │ │ │ │ andsle r3, r3, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed718 │ │ │ │ + ble 0xff5ed6e0 │ │ │ │ ldrtmi r2, [r9], r0, lsl #14 │ │ │ │ subsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ - blx 0x8736ec │ │ │ │ + blx 0x8736b4 │ │ │ │ ldrb pc, [ip, r3, lsl #19] @ │ │ │ │ svccs 0x000046b9 │ │ │ │ @ instruction: 0xe7d8d1d5 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -157185,39 +157171,39 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbed7c8 │ │ │ │ + blle 0xbed790 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorle r4, lr, r4, ror #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9b70 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9b38 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9c78 │ │ │ │ - b 0x1aabac │ │ │ │ - b 0xfe1aabc0 │ │ │ │ + b 0xfe1d9c40 │ │ │ │ + b 0x1aab74 │ │ │ │ + b 0xfe1aab88 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157233,23 +157219,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9c08 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9bd0 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svccs 0x0001f91e │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0xb31354 │ │ │ │ + blle 0xb3131c │ │ │ │ mulcc r0, ip, r9 │ │ │ │ - blle 0xb74410 │ │ │ │ + blle 0xb743d8 │ │ │ │ @ instruction: 0xdc352a07 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ adcsmi fp, sl, #1879048197 @ 0x70000005 │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ @@ -157265,15 +157251,15 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ andcs fp, r0, #6336 @ 0x18c0 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf00043d2 │ │ │ │ - blx 0x116ac74 │ │ │ │ + blx 0x116ac3c │ │ │ │ movwcs pc, #514 @ 0x202 @ │ │ │ │ streq pc, [r1, -r2] │ │ │ │ rsbeq lr, r2, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xe7dbb2d2 │ │ │ │ bicsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ ldrb r0, [r5, r1, lsl #8] │ │ │ │ @@ -157284,44 +157270,44 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04ffd83 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - blcs 0x4a1d5c │ │ │ │ - blx 0x120db8 │ │ │ │ + blcs 0x4a1d24 │ │ │ │ + blx 0x120d80 │ │ │ │ andslt pc, sl, #201326592 @ 0xc000000 │ │ │ │ svclt 0x00044293 │ │ │ │ @ instruction: 0x2100b29b │ │ │ │ bicmi sp, fp, #6 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, fp, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ tsteq r1, r8, asr #20 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdaeq r1, {r0, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x92dde4 │ │ │ │ - b 0x16a508 │ │ │ │ - b 0x116a90c │ │ │ │ + b 0x92ddac │ │ │ │ + b 0x16a4d0 │ │ │ │ + b 0x116a8d4 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, fp, r0 │ │ │ │ svccc 0x0002f915 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ svceq 0x000ff113 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ - blle 0xff87b588 │ │ │ │ + blle 0xff87b550 │ │ │ │ @ instruction: 0x1000f9bc │ │ │ │ - ble 0xff33492c │ │ │ │ - blx 0x10fac9c │ │ │ │ + ble 0xff3348f4 │ │ │ │ + blx 0x10fac64 │ │ │ │ tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ bfi fp, fp, #5, #13 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ strb sp, [sp, r7, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -157334,24 +157320,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10e8f04 │ │ │ │ @ instruction: 0xf1180e04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x67b738 │ │ │ │ + blle 0x67b700 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8db2f │ │ │ │ ldcle 15, cr0, [r6], #-124 @ 0xffffff84 │ │ │ │ stc2 10, cr15, [r8], {4} @ │ │ │ │ @ instruction: 0xf808fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ @@ -157360,49 +157346,49 @@ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2ab5f0 │ │ │ │ + b 0xfe2ab5b8 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, r8, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1c99038 │ │ │ │ - blx 0x11abe38 │ │ │ │ + b 0x1c99000 │ │ │ │ + blx 0x11abe00 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xa9e64 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xa9e2c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ ldmdavc r4, {r0, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blle 0x974a6c │ │ │ │ + blle 0x974a34 │ │ │ │ @ instruction: 0xdc2c2b07 │ │ │ │ - ldclcs 0, cr4, [pc], #624 @ 0xaa0e4 │ │ │ │ + ldclcs 0, cr4, [pc], #624 @ 0xaa0ac │ │ │ │ rsclt fp, r3, #632 @ 0x278 │ │ │ │ @ instruction: 0xf0002700 │ │ │ │ stmdble r3, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0x462f23ff │ │ │ │ andvc fp, fp, r5, lsl #2 │ │ │ │ teqmi lr, #1073741824 @ 0x40000000 │ │ │ │ @@ -157414,15 +157400,15 @@ │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ smladxcs r0, sp, ip, fp │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e9463b │ │ │ │ @ instruction: 0x270043db │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xf00440dc │ │ │ │ - bl 0x16aac8 │ │ │ │ + bl 0x16aa90 │ │ │ │ sbcslt r0, fp, #84, 6 @ 0x50000001 │ │ │ │ stccs 7, cr14, [r0], {222} @ 0xde │ │ │ │ @ instruction: 0x4627d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ ldrb r4, [r7, r3, lsr #12] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157430,90 +157416,90 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mrrc2 7, 15, pc, lr, cr8 @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf24a1eb1 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ eor r2, r3, r0, lsl #10 │ │ │ │ - blcs 0xcbf38 │ │ │ │ - blcs 0x4a0bb8 │ │ │ │ + blcs 0xcbf00 │ │ │ │ + blcs 0x4a0b80 │ │ │ │ addsmi sp, sl, r1, lsr ip │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - blx 0x899c10 │ │ │ │ + blx 0x899bd8 │ │ │ │ andcs pc, r0, #2129920 @ 0x208000 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188872c │ │ │ │ + blx 0x18886f4 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ tstmi r5, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x972024 │ │ │ │ - b 0x2eab50 │ │ │ │ - b 0x116a754 │ │ │ │ + b 0x971fec │ │ │ │ + b 0x2eab18 │ │ │ │ + b 0x116a71c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r6, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5edba0 │ │ │ │ + ble 0xff5edb68 │ │ │ │ ldrmi r2, [r1], r0, lsl #4 │ │ │ │ bicsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf00240da │ │ │ │ - bl 0x2ec374 │ │ │ │ + bl 0x2ec33c │ │ │ │ andcs r0, r0, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0x4691e7d9 │ │ │ │ bicsle r2, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xb115e7d5 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff2e7f74 │ │ │ │ + bllt 0xff2e7f3c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbedc54 │ │ │ │ + blle 0xbedc1c │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r4], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorsle r4, r2, r4, ror #10 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9ff8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9fc0 @ │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1da100 │ │ │ │ - b 0x1ab034 │ │ │ │ - b 0xfe1ab048 │ │ │ │ + b 0xfe1da0c8 │ │ │ │ + b 0x1aaffc │ │ │ │ + b 0xfe1ab010 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f68010 │ │ │ │ + bllt 0x1f67fd8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrb r4, [pc, r4, asr #12] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [ip], {36} @ 0x24 @ │ │ │ │ streq pc, [r1], #-12 │ │ │ │ ldrbeq lr, [ip], #-2820 @ 0xfffff4fc │ │ │ │ @@ -157523,48 +157509,48 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [fp], r5, lsl #1 │ │ │ │ - blcc 0xa64a4 │ │ │ │ + blcc 0xa646c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7f8461e │ │ │ │ @ instruction: 0xf8cdfb95 │ │ │ │ strbmi r9, [r4], ip │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00c4500 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf997d139 │ │ │ │ @ instruction: 0xf0002001 │ │ │ │ @ instruction: 0xf9960e01 │ │ │ │ @ instruction: 0xf9973001 │ │ │ │ @ instruction: 0xf996b000 │ │ │ │ - blx 0xfe1520b6 │ │ │ │ + blx 0xfe15207e │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff372cc2 │ │ │ │ + blx 0xff372c8a │ │ │ │ ldmne r4, {r1, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf5b4415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ @ instruction: 0xf3c40b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ - ble 0x2ecad8 │ │ │ │ + ble 0x2ecaa0 │ │ │ │ svcmi 0x0000f514 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r1], -r0, lsl #21 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf809d001 │ │ │ │ - b 0x12d212c │ │ │ │ + b 0x12d20f4 │ │ │ │ vmlal.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf00c004f │ │ │ │ strcc r0, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf10c3601 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ vmla.i , q8, d1[1] │ │ │ │ strcc r0, [r1, -pc, asr #32] │ │ │ │ @@ -157572,62 +157558,62 @@ │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffde811c │ │ │ │ + blt 0xffde80e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad97c │ │ │ │ + blcs 0xad944 │ │ │ │ @ instruction: 0xf9b6d13f │ │ │ │ ldrmi sl, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b1 │ │ │ │ - blx 0xfe34c25a │ │ │ │ + blx 0xfe34c222 │ │ │ │ @ instruction: 0xf8b13202 │ │ │ │ stmib sp, {sp, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b2d9a │ │ │ │ - bl 0x532fc4 │ │ │ │ + blx 0xff1b2d62 │ │ │ │ + bl 0x532f8c │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x2c6db4 │ │ │ │ + ble 0x2c6d7c │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12ba9cc │ │ │ │ - blx 0x186c200 │ │ │ │ + b 0x12ba994 │ │ │ │ + blx 0x186c1c8 │ │ │ │ ldmdahi fp!, {r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad9fc │ │ │ │ + blcs 0xad9c4 │ │ │ │ vshr.u64 d29, d31, #64 │ │ │ │ strcc r0, [r2, -pc, lsl #1] │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ svceq 0x0008f1be │ │ │ │ @ instruction: 0xf1b8d1b1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -157637,16 +157623,16 @@ │ │ │ │ svclt 0x0000ba81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blpl 0xff4e6b68 │ │ │ │ - bleq 0xda6d44 │ │ │ │ + blpl 0xfe6e6b30 │ │ │ │ + bleq 0xda6d0c │ │ │ │ @ instruction: 0xf7f89001 │ │ │ │ @ instruction: 0x4632fab3 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ @@ -157655,46 +157641,46 @@ │ │ │ │ ldmdavs pc, {r0, r2, r4, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0xac07fb85 │ │ │ │ stmdbeq sl, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb58 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bl 0x71e738 │ │ │ │ - bl 0x17ac6b0 │ │ │ │ + bl 0x71e700 │ │ │ │ + bl 0x17ac678 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, lr, fp, asr r8 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ - blgt 0x1e83cc │ │ │ │ + blgt 0x1e8394 │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ andle r2, ip, r4, lsl #24 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ ldr r3, [r9, r4, lsl #6]! │ │ │ │ stmiavc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 1, cr15, [r0], {8} │ │ │ │ @ instruction: 0xb11ee7d6 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x4e82e4 │ │ │ │ + blt 0x4e82ac │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r9, r6 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ @@ -157706,36 +157692,36 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6490 │ │ │ │ + beq 0xe6458 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe15636a │ │ │ │ - blls 0xfb778 │ │ │ │ + blx 0xfe156332 │ │ │ │ + blls 0xfb740 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464319ff │ │ │ │ @ instruction: 0xf5b7415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ vsubl.u8 q8, d7, d0 │ │ │ │ svclt 0x00a42b07 │ │ │ │ @ instruction: 0xf04f468a │ │ │ │ - ble 0x2ed18c │ │ │ │ + ble 0x2ed154 │ │ │ │ svcmi 0x0000f517 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], r0, lsl #23 │ │ │ │ - blls 0x1567ec │ │ │ │ + blls 0x1567b4 │ │ │ │ andlt pc, ip, r3, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1bc0e01 │ │ │ │ @ instruction: 0xd1b60f10 │ │ │ │ @@ -157753,54 +157739,54 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f84680 │ │ │ │ @ instruction: 0xf1a7f9d9 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ vmin.s8 d20, d26, d28 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ smladxls r1, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0xe6574 │ │ │ │ + bleq 0xe653c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa000f8be │ │ │ │ - blx 0xfe14c582 │ │ │ │ + blx 0xfe14c54a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27bcfa │ │ │ │ - bl 0x533278 │ │ │ │ + blx 0xff27bcc2 │ │ │ │ + bl 0x533240 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ - ble 0x2c7068 │ │ │ │ + ble 0x2c7030 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0b01 │ │ │ │ - blx 0x187ac80 │ │ │ │ - blls 0x128e84 │ │ │ │ + blx 0x187ac48 │ │ │ │ + blls 0x128e4c │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x1176894 │ │ │ │ + b 0x117685c │ │ │ │ movwls r0, #4875 @ 0x130b │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e8833 │ │ │ │ - b 0x12dca8 │ │ │ │ + b 0x12dc70 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ - b 0x96e0c8 │ │ │ │ - b 0x116b0d4 │ │ │ │ + b 0x96e090 │ │ │ │ + b 0x116b09c │ │ │ │ @ instruction: 0xf8260302 │ │ │ │ @ instruction: 0xd1af3b02 │ │ │ │ tstlt r7, r1, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f84ff0 │ │ │ │ @@ -157809,29 +157795,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [sp], -r3, lsl #13 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ smladxcs r0, sl, pc, r1 @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r1, [lr], r3, lsr #30 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs ip, {r0, r4, r6, fp, sp, lr} │ │ │ │ - blx 0xfe104692 │ │ │ │ + blx 0xfe10465a │ │ │ │ ldmdavs r1, {r2, r8, fp, lr} │ │ │ │ @ instruction: 0xac06fb81 │ │ │ │ - bl 0x5b2924 │ │ │ │ - bl 0x16eb550 │ │ │ │ + bl 0x5b28ec │ │ │ │ + bl 0x16eb518 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #2 │ │ │ │ stmdbne r4!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ streq lr, [ip], #-2908 @ 0xfffff4a4 │ │ │ │ tstcs r1, r8, ror #30 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r9, sl, lr} │ │ │ │ sbclt r4, r1, #1006632960 @ 0x3c000000 │ │ │ │ @@ -157869,32 +157855,32 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mulcs r1, r7, r9 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ mulcc r1, r6, r9 │ │ │ │ mulmi r0, r7, r9 │ │ │ │ @ instruction: 0xf9969403 │ │ │ │ - blx 0xfe1565e2 │ │ │ │ + blx 0xfe1565aa │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - blls 0x176de8 │ │ │ │ + blls 0x176db0 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi pc, [fp, #3011] @ 0xbc3 │ │ │ │ - bl 0x11f0a7c │ │ │ │ + bl 0x11f0a44 │ │ │ │ addcc r0, r0, #335544320 @ 0x14000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ - blcs 0x2a7510 │ │ │ │ + blcs 0x2a74d8 │ │ │ │ strbtmi fp, [r1], -r4, lsr #31 │ │ │ │ - bleq 0x20a674c │ │ │ │ + bleq 0x20a6714 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - bleq 0xfe0e6760 │ │ │ │ + bleq 0xfe0e6728 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, lr, sl, lsl #16 │ │ │ │ stmdbeq r1, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ strcc r3, [r1], -r1, lsl #14 │ │ │ │ @@ -157914,34 +157900,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strmi r0, [r8], r0, lsl #18 │ │ │ │ ldrmi r4, [r7], -r3, lsl #13 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c05ad0 │ │ │ │ + @ instruction: 0xf2c05a98 │ │ │ │ @ instruction: 0xf7f80a33 │ │ │ │ strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xb6aac │ │ │ │ + blcs 0xb6a74 │ │ │ │ @ instruction: 0xf9b7d142 │ │ │ │ ldrmi lr, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ - blx 0xfe44c7aa │ │ │ │ + blx 0xfe44c772 │ │ │ │ @ instruction: 0xf8b63202 │ │ │ │ stmib sp, {sp, lr, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b32ca │ │ │ │ + blx 0xff1b3292 │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146b6e0 │ │ │ │ + b 0x146b6a8 │ │ │ │ svclt 0x00a4421e │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @@ -157973,15 +157959,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf81ef7f8 │ │ │ │ strcs r4, [r0, #-1579] @ 0xfffff9d5 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf00e46ae │ │ │ │ @ instruction: 0xf10e0701 │ │ │ │ svccs 0x00000e01 │ │ │ │ ldmdavs ip, {r1, r6, r8, ip, lr, pc} │ │ │ │ ldmdavs r7, {r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ stmdals r4, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -158008,23 +157994,23 @@ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ - blvc 0x1e8910 │ │ │ │ + blvc 0x1e88d8 │ │ │ │ streq pc, [r1, -lr] │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ adcsle r2, ip, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ - b 0x14a46e0 │ │ │ │ + b 0x14a46a8 │ │ │ │ @ instruction: 0xf00078e8 │ │ │ │ @ instruction: 0xf1080c01 │ │ │ │ ldrb r4, [r5, r0, lsl #14] │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74ff8 │ │ │ │ @@ -158044,40 +158030,40 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe69d8 │ │ │ │ + beq 0xe69a0 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe1568b2 │ │ │ │ - blls 0xfbcc0 │ │ │ │ + blx 0xfe15687a │ │ │ │ + blls 0xfbc88 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12b10a8 │ │ │ │ + bl 0x12b1070 │ │ │ │ addcc r0, r0, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ - blcs 0x2a77dc │ │ │ │ + blcs 0x2a77a4 │ │ │ │ strmi fp, [sl], r4, lsr #31 │ │ │ │ - bleq 0x20a6a18 │ │ │ │ + bleq 0x20a69e0 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - bleq 0xfe0e6a2c │ │ │ │ + bleq 0xfe0e69f4 │ │ │ │ tstlt r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8039b02 │ │ │ │ @ instruction: 0xf10cb00c │ │ │ │ - b 0x12ed904 │ │ │ │ + b 0x12ed8cc │ │ │ │ @ instruction: 0xf3c0090a │ │ │ │ strcc r0, [r1], -pc, asr #32 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf8ddd1b3 │ │ │ │ @ instruction: 0xf1b9800c │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @@ -158093,59 +158079,59 @@ │ │ │ │ addlt r4, r5, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7ff31 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ vmin.s8 d20, d26, d28 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ smladxls r3, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - beq 0xe6ac4 │ │ │ │ + beq 0xe6a8c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xb000f8be │ │ │ │ - blx 0xfe14cad2 │ │ │ │ + blx 0xfe14ca9a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27c24a │ │ │ │ + blx 0xff27c212 │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sp}^ │ │ │ │ - blls 0xb35a4 │ │ │ │ - blls 0xf0d10 │ │ │ │ + blls 0xb356c │ │ │ │ + blls 0xf0cd8 │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146c5bc │ │ │ │ + b 0x146c584 │ │ │ │ svclt 0x00a4421b │ │ │ │ - beq 0x1269c4 │ │ │ │ + beq 0x12698c │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - beq 0x1269d8 │ │ │ │ + beq 0x1269a0 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10c9b03 │ │ │ │ tstcc r2, r1, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - blx 0xfe0e936c │ │ │ │ + blx 0xfe0e9334 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ ldmdahi r3!, {r0, r1, r2, r3, r7} │ │ │ │ svceq 0x0008f1bc │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ movweq lr, #43555 @ 0xaa23 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - blcc 0x168aa8 │ │ │ │ + blcc 0x168a70 │ │ │ │ svcls 0x0003d1a8 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -158153,35 +158139,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x26001f33 │ │ │ │ @ instruction: 0x46b61f3a │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs sp, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x9c05fb81 │ │ │ │ ldmdavs sp, {r0, r4, fp, sp, lr}^ │ │ │ │ stmdage r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x6f2e80 │ │ │ │ - bl 0x17aceac │ │ │ │ + bl 0x6f2e48 │ │ │ │ + bl 0x17ace74 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ @ instruction: 0xf119bb71 │ │ │ │ @ instruction: 0xf15c4980 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - bl 0x719764 │ │ │ │ + bl 0x71972c │ │ │ │ strmi r0, [sl], r9, lsl #18 │ │ │ │ tsteq ip, ip, asr fp │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strmi r0, [r8], r1, lsl #20 │ │ │ │ @ instruction: 0xf1ba46d4 │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ @@ -158212,31 +158198,31 @@ │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xfef6e340 │ │ │ │ + bllt 0xfef6e308 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x36997c │ │ │ │ + bls 0x369944 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0c88 │ │ │ │ + bl 0x13b0c50 │ │ │ │ @ instruction: 0xf5b10c0c │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f4633 │ │ │ │ - ble 0x2ed178 │ │ │ │ + ble 0x2ed140 │ │ │ │ svcmi 0x0000f511 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ ldrtmi r0, [r3], -r0, lsl #19 │ │ │ │ @ instruction: 0xf808b10e │ │ │ │ tstmi pc, #14 │ │ │ │ @@ -158257,51 +158243,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369a3c │ │ │ │ + bls 0x369a04 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe7228 │ │ │ │ + beq 0xe71f0 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c943c │ │ │ │ + ble 0x2c9404 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d054 │ │ │ │ + blx 0x187d01c │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168d10 │ │ │ │ + blcc 0x168cd8 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7484 │ │ │ │ + blcs 0xb744c │ │ │ │ vshr.u64 d29, d30, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158309,31 +158295,31 @@ │ │ │ │ svclt 0x0000bd41 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blpl 0xff4e75e8 │ │ │ │ - bleq 0xda77c4 │ │ │ │ + blpl 0xfe6e75b0 │ │ │ │ + bleq 0xda778c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd73 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe204d66 │ │ │ │ + blx 0xfe204d2e │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe204e6e │ │ │ │ - bl 0xfeed1510 │ │ │ │ - bl 0x1bacd1c │ │ │ │ - bl 0x6add24 │ │ │ │ - bl 0x17acd20 │ │ │ │ + blx 0xfe204e36 │ │ │ │ + bl 0xfeed14d8 │ │ │ │ + bl 0x1bacce4 │ │ │ │ + bl 0x6adcec │ │ │ │ + bl 0x17acce8 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158344,15 +158330,15 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e8e50 │ │ │ │ + blhi 0x1e8e18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {199} @ 0xc7 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b8 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ @@ -158379,20 +158365,20 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369bfc │ │ │ │ + bls 0x369bc4 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - beq 0xe73b4 │ │ │ │ + beq 0xe737c │ │ │ │ stmdbcs r7, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi fp, [pc], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ svclt 0x00be32ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @@ -158416,151 +158402,151 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ stc2 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ vmax.s8 d18, d10, d0 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369ccc │ │ │ │ + bls 0x369c94 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe7484 │ │ │ │ + beq 0xe744c │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c96c8 │ │ │ │ + ble 0x2c9690 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96eb1c │ │ │ │ - b 0x2ebb08 │ │ │ │ - b 0x116d30c │ │ │ │ + b 0x96eae4 │ │ │ │ + b 0x2ebad0 │ │ │ │ + b 0x116d2d4 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1b23b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blpl 0xff4e7864 │ │ │ │ - bleq 0xda7a40 │ │ │ │ + blpl 0xfe6e782c │ │ │ │ + bleq 0xda7a08 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ tstpcs r0, r5, lsr ip @ p-variant is OBSOLETE │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2a9d90 │ │ │ │ + bls 0x2a9d58 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149efac │ │ │ │ + b 0x149ef74 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187cfa4 │ │ │ │ - b 0x112a1a8 │ │ │ │ + blx 0x187cf6c │ │ │ │ + b 0x112a170 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db0ac │ │ │ │ + b 0xfe2db074 │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7bd │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe868fc4 │ │ │ │ + bllt 0xfe868f8c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ @ instruction: 0x4632fbd3 │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xff56e81c │ │ │ │ + bllt 0xff56e7e4 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369e58 │ │ │ │ + bls 0x369e20 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b1164 │ │ │ │ + bl 0x13b112c │ │ │ │ orrcc r0, r0, ip, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ svcmi 0x0000f5b1 │ │ │ │ - beq 0xe7640 │ │ │ │ + beq 0xe7608 │ │ │ │ stmdbcs r7, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r3], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf511da09 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00be0c00 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstlt lr, r3, lsr r6 │ │ │ │ andls pc, lr, r8, lsl #16 │ │ │ │ vorr.i32 d20, #36608 @ 0x00008f00 │ │ │ │ @ instruction: 0xf00e004f │ │ │ │ strcc r0, [r1], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf10e3201 │ │ │ │ - blcs 0xae890 │ │ │ │ + blcs 0xae858 │ │ │ │ vmla.i , q8, d0[1] │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1be3201 │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158568,55 +158554,55 @@ │ │ │ │ svclt 0x0000bb3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x1d690aa │ │ │ │ + blx 0x1d69072 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369f20 │ │ │ │ + bls 0x369ee8 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe7714 │ │ │ │ + beq 0xe76dc │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c9928 │ │ │ │ + ble 0x2c98f0 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d540 │ │ │ │ + blx 0x187d508 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x1691fc │ │ │ │ + blcc 0x1691c4 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7970 │ │ │ │ + blcs 0xb7938 │ │ │ │ vshr.u64 d29, d26, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1ae2a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158624,33 +158610,33 @@ │ │ │ │ svclt 0x0000bacb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blpl 0xff4e7ad4 │ │ │ │ - bleq 0xda7cb0 │ │ │ │ + blpl 0xfe6e7a9c │ │ │ │ + bleq 0xda7c78 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fafd │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe205252 │ │ │ │ + blx 0xfe20521a │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20535a │ │ │ │ - bl 0xfeed19fc │ │ │ │ - bl 0x1bad208 │ │ │ │ + blx 0xfe205322 │ │ │ │ + bl 0xfeed19c4 │ │ │ │ + bl 0x1bad1d0 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6ae1f0 │ │ │ │ - bl 0x17ad214 │ │ │ │ + bl 0x6ae1b8 │ │ │ │ + bl 0x17ad1dc │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158661,26 +158647,26 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e9344 │ │ │ │ + blhi 0x1e930c │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {195} @ 0xc3 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b4 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x17e9248 │ │ │ │ + blt 0x17e9210 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -158696,33 +158682,33 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a0f0 │ │ │ │ + bls 0x36a0b8 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ @ instruction: 0xf1423380 │ │ │ │ @ instruction: 0xf5b30200 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ vmlsl.u8 q8, d3, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ble 0x2ed8f0 │ │ │ │ + ble 0x2ed8b8 │ │ │ │ svcmi 0x0000f513 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [pc], -r0, lsl #19 │ │ │ │ @ instruction: 0xf805b109 │ │ │ │ @ instruction: 0xf10c900c │ │ │ │ - b 0x12ae318 │ │ │ │ + b 0x12ae2e0 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf1b8d1b6 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -158731,119 +158717,119 @@ │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xbe9334 │ │ │ │ + blx 0xbe92fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ vmax.s8 d18, d10, d0 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a1c4 │ │ │ │ + bls 0x36a18c │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ movwmi pc, #1299 @ 0x513 @ │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe7984 │ │ │ │ + beq 0xe794c │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9bc8 │ │ │ │ + ble 0x2c9b90 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96f01c │ │ │ │ - b 0x2ec008 │ │ │ │ - b 0x116d80c │ │ │ │ + b 0x96efe4 │ │ │ │ + b 0x2ebfd0 │ │ │ │ + b 0x116d7d4 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1ae3b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blpl 0xff4e7d64 │ │ │ │ - bleq 0xda7f40 │ │ │ │ + blpl 0xfe6e7d2c │ │ │ │ + bleq 0xda7f08 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x2100f9b5 │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2aa290 │ │ │ │ + bls 0x2aa258 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f4b4 │ │ │ │ + b 0x149f47c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d4ac │ │ │ │ - b 0x112a6b0 │ │ │ │ + blx 0x187d474 │ │ │ │ + b 0x112a678 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db5b4 │ │ │ │ + b 0xfe2db57c │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7b9 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec026f8 │ │ │ │ + bl 0xfec026c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ @ instruction: 0x1e6af953 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @@ -158853,193 +158839,193 @@ │ │ │ │ stmibne r4!, {r2, r4, fp, ip, sp, lr}^ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02740 │ │ │ │ + bl 0xfec02708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f92f │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878d9c │ │ │ │ + blx 0x1878d64 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strtmi r0, [sl], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b66c │ │ │ │ - b 0x8ebdb0 │ │ │ │ - b 0x112b9b4 │ │ │ │ + b 0x15b634 │ │ │ │ + b 0x8ebd78 │ │ │ │ + b 0x112b97c │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027a0 │ │ │ │ + bl 0xfec02768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ vtst.8 , q13, │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bdf4 │ │ │ │ + blx 0x186bdbc │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ ldrtmi r1, [r4], #-15 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db6cc │ │ │ │ - b 0x1ac5fc │ │ │ │ - b 0xfe1ac614 │ │ │ │ + b 0xfe1db694 │ │ │ │ + b 0x1ac5c4 │ │ │ │ + b 0xfe1ac5dc │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027fc │ │ │ │ + bl 0xfec027c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ mcrne 8, 3, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blne 0xff9c9678 │ │ │ │ + blne 0xff9c9640 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b875 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02844 │ │ │ │ + bl 0xfec0280c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f8ad │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878ea0 │ │ │ │ + blx 0x1878e68 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ - blne 0x152b8b4 │ │ │ │ + blne 0x152b87c │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b770 │ │ │ │ - b 0x8ebeb4 │ │ │ │ - b 0x112bab8 │ │ │ │ + b 0x15b738 │ │ │ │ + b 0x8ebe7c │ │ │ │ + b 0x112ba80 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028a4 │ │ │ │ + bl 0xfec0286c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ vtst.8 , q5, │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bef8 │ │ │ │ + blx 0x186bec0 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - blne 0xfe9af714 │ │ │ │ + blne 0xfe9af6dc │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db7d0 │ │ │ │ - b 0x1ac700 │ │ │ │ - b 0xfe1ac718 │ │ │ │ + b 0xfe1db798 │ │ │ │ + b 0x1ac6c8 │ │ │ │ + b 0xfe1ac6e0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02900 │ │ │ │ + bl 0xfec028c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ cdpne 8, 6, cr15, cr10, cr15, {2} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blx 0x5c977e │ │ │ │ + blx 0x5c9746 │ │ │ │ @ instruction: 0xf801f407 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02948 │ │ │ │ + bl 0xfec02910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f82b │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf833360e │ │ │ │ - blx 0x1877378 │ │ │ │ + blx 0x1877340 │ │ │ │ @ instruction: 0xf83efc80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ vpadd.i8 d15, d5, d2 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec029a8 │ │ │ │ + bl 0xfec02970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ vrecps.f32 , q13, │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf853020c │ │ │ │ - blx 0x187f3e0 │ │ │ │ + blx 0x187f3a8 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ addsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0xf404fb06 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f640f8 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02a08 │ │ │ │ + bl 0xfec029d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -fp, asr #31 │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159058,63 +159044,63 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6ffa5 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - bl 0x1271dbc │ │ │ │ + bl 0x1271d84 │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, pc}^ │ │ │ │ - b 0x117cef4 │ │ │ │ - b 0xac87a4 │ │ │ │ - b 0x16bcc8 │ │ │ │ - b 0x116c4cc │ │ │ │ + b 0x117cebc │ │ │ │ + b 0xac876c │ │ │ │ + b 0x16bc90 │ │ │ │ + b 0x116c494 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xff6cf7f6 │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ strbtvc lr, [r4], #2887 @ 0xb47 │ │ │ │ - b 0x147ced0 │ │ │ │ - b 0x13aea7c │ │ │ │ - b 0xfe2cac20 │ │ │ │ + b 0x147ce98 │ │ │ │ + b 0x13aea44 │ │ │ │ + b 0xfe2cabe8 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1db9fc │ │ │ │ - b 0xfe1ac94c │ │ │ │ + b 0x1db9c4 │ │ │ │ + b 0xfe1ac914 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr6, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02b34 │ │ │ │ + bl 0xfec02afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ qasxmi pc, r1, r5 @ │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159133,73 +159119,73 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b2ad │ │ │ │ strcs pc, [r0, -pc, lsl #30] │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcne 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf147195b │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117cf90 │ │ │ │ - b 0x9088f0 │ │ │ │ - b 0x16bdf0 │ │ │ │ - b 0x116c5f4 │ │ │ │ + b 0x117cf58 │ │ │ │ + b 0x9088b8 │ │ │ │ + b 0x16bdb8 │ │ │ │ + b 0x116c5bc │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be9f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ smladxcs r0, r3, r3, r0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ streq pc, [r0], #-327 @ 0xfffffeb9 │ │ │ │ eorsls pc, r9, r3, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bd004 │ │ │ │ - b 0xfe2cad50 │ │ │ │ - b 0x1aca74 │ │ │ │ - b 0xfe1aca6c │ │ │ │ + b 0x13bcfcc │ │ │ │ + b 0xfe2cad18 │ │ │ │ + b 0x1aca3c │ │ │ │ + b 0xfe1aca34 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02c60 │ │ │ │ + bl 0xfec02c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0x4621fe9f │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d504 │ │ │ │ - blne 0x777a88 │ │ │ │ + blne 0x777a50 │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -159208,65 +159194,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6fe79 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x1472814 │ │ │ │ + b 0x14727dc │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ - bl 0x190fbd4 │ │ │ │ + bl 0x190fb9c │ │ │ │ ldmdaeq fp, {r0, r1, r2, r8}^ │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 0x117d154 │ │ │ │ - b 0x188a04 │ │ │ │ - b 0x116c728 │ │ │ │ + b 0x117d11c │ │ │ │ + b 0x1889cc │ │ │ │ + b 0x116c6f0 │ │ │ │ @ instruction: 0xf8ac0308 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f851 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r7], #-2921 @ 0xfffff497 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ - b 0xfe2bd138 │ │ │ │ + b 0xfe2bd100 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dbc5c │ │ │ │ - b 0xfe1acbac │ │ │ │ + b 0x1dbc24 │ │ │ │ + b 0xfe1acb74 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02d94 │ │ │ │ + bl 0xfec02d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159284,55 +159270,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ - blx 0x86d4cc │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ + blx 0x86d494 │ │ │ │ strcc pc, [lr, #-3719] @ 0xfffff179 │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ - bl 0xfed6be50 │ │ │ │ - bl 0x1aac850 │ │ │ │ + bl 0xfed6be18 │ │ │ │ + bl 0x1aac818 │ │ │ │ @ instruction: 0xf8560808 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x117d1b8 │ │ │ │ - b 0x948b48 │ │ │ │ - b 0x16c448 │ │ │ │ - b 0x116c84c │ │ │ │ + b 0x117d180 │ │ │ │ + b 0x948b10 │ │ │ │ + b 0x16c410 │ │ │ │ + b 0x116c814 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00231f39 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcvc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bc6f8 │ │ │ │ - b 0xfe28afb8 │ │ │ │ - b 0x1accc8 │ │ │ │ - b 0xfe1accbc │ │ │ │ + b 0x13bc6c0 │ │ │ │ + b 0xfe28af80 │ │ │ │ + b 0x1acc90 │ │ │ │ + b 0xfe1acc84 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159349,15 +159335,15 @@ │ │ │ │ ldmdbne r2, {r9, sl, fp}^ │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stceq 1, cr15, [r0], {124} @ 0x7c │ │ │ │ svclt 0x00a4b2d2 │ │ │ │ rscscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1278104 │ │ │ │ + b 0x12780cc │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r5, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ @@ -159367,30 +159353,30 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strbmi r3, [r3], -lr, lsl #12 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ - beq 0xe7e98 │ │ │ │ + beq 0xe7e60 │ │ │ │ @ instruction: 0xf1481912 │ │ │ │ @ instruction: 0xf5b20100 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf8570100 │ │ │ │ @ instruction: 0xf83c9039 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b292 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x90897c │ │ │ │ - b 0x12c1a8 │ │ │ │ + b 0x908944 │ │ │ │ + b 0x12c170 │ │ │ │ movwmi r0, #41481 @ 0xa209 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4576 │ │ │ │ bicsle r2, fp, r0 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -159401,30 +159387,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ smladxcs r0, r9, pc, r1 @ │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c463b │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ stmdbne r4!, {r9, fp}^ │ │ │ │ stmdaeq r0, {r0, r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18791f8 │ │ │ │ + blx 0x18791c0 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1193a14 │ │ │ │ + b 0x11939dc │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ - b 0xfe2efe48 │ │ │ │ + b 0xfe2efe10 │ │ │ │ ldrmi r0, [r4, #1028] @ 0x404 │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -159441,21 +159427,21 @@ │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0x56ee70 │ │ │ │ - bl 0x12ec6ac │ │ │ │ - bcs 0xfe0c8e04 │ │ │ │ - bleq 0xe8448 │ │ │ │ - blx 0xfe16a7fc │ │ │ │ + bl 0x56ee38 │ │ │ │ + bl 0x12ec674 │ │ │ │ + bcs 0xfe0c8dcc │ │ │ │ + bleq 0xe8410 │ │ │ │ + blx 0xfe16a7c4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a7fc4 │ │ │ │ + beq 0x20a7f8c │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159473,167 +159459,167 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f6b224 │ │ │ │ @ instruction: 0xf1a7fc67 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ - b 0x146dbc0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ + b 0x146db88 │ │ │ │ strcc r7, [lr], -r4, ror #17 │ │ │ │ ands r2, sp, r0, lsl #4 │ │ │ │ svcmi 0x0000f511 │ │ │ │ @ instruction: 0xf173b289 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe0ea890 │ │ │ │ + blx 0xfe0ea858 │ │ │ │ svccc 0x0002f83c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x990010 │ │ │ │ - b 0xecb50 │ │ │ │ - b 0x10ec354 │ │ │ │ + b 0x98ffd8 │ │ │ │ + b 0xecb18 │ │ │ │ + b 0x10ec31c │ │ │ │ @ instruction: 0xf8ac0103 │ │ │ │ andsle r1, r0, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x12b23a8 │ │ │ │ + bl 0x12b2370 │ │ │ │ @ instruction: 0xf5b173e3 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff5ee750 │ │ │ │ + blle 0xff5ee718 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xb112e7da │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff7e9f44 │ │ │ │ + bllt 0xff7e9f0c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c05eb14 │ │ │ │ strbtvc lr, [r4], #2888 @ 0xb48 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe8588 │ │ │ │ + beq 0xe8550 │ │ │ │ @ instruction: 0xf1bcda24 │ │ │ │ @ instruction: 0xf1744f00 │ │ │ │ svclt 0x00bc34ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0xfe0ea94e │ │ │ │ + blx 0xfe0ea916 │ │ │ │ svcge 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [sl], #-2700 @ 0xfffff574 │ │ │ │ @ instruction: 0xf8574596 │ │ │ │ - b 0x1dc0d4 │ │ │ │ - b 0xfe1ad01c │ │ │ │ + b 0x1dc09c │ │ │ │ + b 0xfe1acfe4 │ │ │ │ andvs r0, ip, sl, lsl #8 │ │ │ │ @ instruction: 0xb113d1d6 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xfe4e9fdc │ │ │ │ + bllt 0xfe4e9fa4 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {111} @ 0x6f │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0ea00a │ │ │ │ + blx 0xff0e9fd2 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr6, {0} │ │ │ │ @ instruction: 0x26004639 │ │ │ │ svccs 0x0001f81e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x1a72c90 │ │ │ │ + bl 0x1a72c58 │ │ │ │ strbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ svclt 0x00bcb2d2 │ │ │ │ ldrmi r4, [ip], r2, ror #12 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1238460 │ │ │ │ + b 0x1238428 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r6, r8, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x166a050 │ │ │ │ + bllt 0x166a018 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ - blx 0xfe46a06e │ │ │ │ + blx 0xfe46a036 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ movwcs r3, #1550 @ 0x60e │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x18f2d00 │ │ │ │ + bl 0x18f2cc8 │ │ │ │ @ instruction: 0xf8570101 │ │ │ │ strbmi r8, [r9, #-56] @ 0xffffffc8 │ │ │ │ addslt fp, r1, #168, 30 @ 0x2a0 │ │ │ │ svccs 0x0002f83c │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ - b 0x117cd04 │ │ │ │ + b 0x117cccc │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xb113d1de │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x5ea0d4 │ │ │ │ + bllt 0x5ea09c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ - blx 0x13ea0f2 │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x13ea0ba │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1a72ecc │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xaba39 │ │ │ │ + bl 0x1a72e94 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xaba01 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002400 │ │ │ │ - b 0xfe1ae550 │ │ │ │ - b 0x116d170 │ │ │ │ + b 0xfe1ae518 │ │ │ │ + b 0x116d138 │ │ │ │ @ instruction: 0xf85e0309 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -159643,30 +159629,30 @@ │ │ │ │ svclt 0x0000bad5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3ea172 │ │ │ │ + blx 0x3ea13a │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0xfed6f1b8 │ │ │ │ - b 0x146c9f4 │ │ │ │ - bl 0x198914c │ │ │ │ - bcs 0xfe0acde8 │ │ │ │ - bleq 0xe8794 │ │ │ │ - blx 0xfe16ab48 │ │ │ │ + bl 0xfed6f180 │ │ │ │ + b 0x146c9bc │ │ │ │ + bl 0x1989114 │ │ │ │ + bcs 0xfe0acdb0 │ │ │ │ + bleq 0xe875c │ │ │ │ + blx 0xfe16ab10 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a8310 │ │ │ │ + beq 0x20a82d8 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159680,83 +159666,83 @@ │ │ │ │ svclt 0x0000ba8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0xff16a204 │ │ │ │ + blx 0xff16a1cc │ │ │ │ vmaxnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ - b 0x146df0c │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ + b 0x146ded4 │ │ │ │ strcc r7, [lr], -lr, ror #17 │ │ │ │ ands r2, sp, r0, lsl #8 │ │ │ │ svcmi 0x0000f519 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187e660 │ │ │ │ + blx 0x187e628 │ │ │ │ @ instruction: 0xf831fa80 │ │ │ │ tstmi r4, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x97435c │ │ │ │ - b 0x2ece80 │ │ │ │ - b 0x116e684 │ │ │ │ + b 0x974324 │ │ │ │ + b 0x2ece48 │ │ │ │ + b 0x116e64c │ │ │ │ @ instruction: 0xf8a10909 │ │ │ │ andsle r9, r2, r0 │ │ │ │ svccc 0x0002f93c │ │ │ │ - bl 0xfed74a8c │ │ │ │ - b 0x146e6c8 │ │ │ │ - bl 0x1989220 │ │ │ │ + bl 0xfed74a54 │ │ │ │ + b 0x146e690 │ │ │ │ + bl 0x19891e8 │ │ │ │ @ instruction: 0xf5b90308 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff56eaa0 │ │ │ │ + blle 0xff56ea68 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb114e7d9 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xdea294 │ │ │ │ + blt 0xdea25c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0x1bea2b0 │ │ │ │ + blx 0x1bea278 │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ @ instruction: 0x17ef0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2300 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ - b 0x146e6f8 │ │ │ │ - blne 0x19ca68c │ │ │ │ + b 0x146e6c0 │ │ │ │ + blne 0x19ca654 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ - beq 0xe88e8 │ │ │ │ + beq 0xe88b0 │ │ │ │ @ instruction: 0xf1b4da24 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe0eac9c │ │ │ │ + blx 0xfe0eac64 │ │ │ │ svchi 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf85e4594 │ │ │ │ - b 0x1d0420 │ │ │ │ - b 0xfe1ad360 │ │ │ │ + b 0x1d03e8 │ │ │ │ + b 0xfe1ad328 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb113d1d5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ @@ -159765,28 +159751,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ subslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6ea358 │ │ │ │ + blx 0x6ea320 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xfe12fb96 │ │ │ │ + blx 0xfe12fb5e │ │ │ │ ldmibeq r2, {r2, r8, fp, sp}^ │ │ │ │ subvs lr, r9, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], {162} @ 0xa2 │ │ │ │ vstmiane r9!, {s29-s120} │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x12787b8 │ │ │ │ + b 0x1278780 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r7, r3, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -159795,66 +159781,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605b21c │ │ │ │ @ instruction: 0xf9e2f7f6 │ │ │ │ @ instruction: 0xf1a71eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf1070633 │ │ │ │ movwcs r0, #3598 @ 0xe0e │ │ │ │ svccs 0x0002f93c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdacs r4, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x112f358 │ │ │ │ + b 0x112f320 │ │ │ │ @ instruction: 0xf5a24248 │ │ │ │ - b 0x167e018 │ │ │ │ - blx 0x187a3bc │ │ │ │ + b 0x167dfe0 │ │ │ │ + blx 0x187a384 │ │ │ │ svclt 0x0018f880 │ │ │ │ @ instruction: 0xf831b297 │ │ │ │ svclt 0x00042f02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x93dbd8 │ │ │ │ - b 0x26cc64 │ │ │ │ - b 0x112e068 │ │ │ │ + b 0x93dba0 │ │ │ │ + b 0x26cc2c │ │ │ │ + b 0x112e030 │ │ │ │ andhi r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0xb113d1d8 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf99af7f6 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - bmi 0xe85d0 │ │ │ │ + bmi 0xe8598 │ │ │ │ @ instruction: 0xf85e46a9 │ │ │ │ movwcs r4, #3844 @ 0xf04 │ │ │ │ strgt pc, [r4], #-2950 @ 0xfffff47a │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ mcrreq 10, 4, lr, r4, cr12 │ │ │ │ strbmi r1, [ip, #-2020] @ 0xfffff81c │ │ │ │ ldrbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0301 │ │ │ │ tstmi sp, #0, 24 │ │ │ │ - b 0xfe1d8fd0 │ │ │ │ + b 0xfe1d8f98 │ │ │ │ vmull.u8 q8, d0, d12 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ movweq lr, #19075 @ 0x4a83 │ │ │ │ bicsle r6, ip, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ @@ -159865,72 +159851,72 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0xf883fa4f │ │ │ │ - bleq 0x4e8924 │ │ │ │ + bleq 0x4e88ec │ │ │ │ @ instruction: 0xf94ef7f6 │ │ │ │ - beq 0xe8654 │ │ │ │ + beq 0xe861c │ │ │ │ @ instruction: 0xf1044629 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ ldrtmi r2, [r4], -r1, lsl #30 │ │ │ │ @ instruction: 0xf000463d │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xff12f536 │ │ │ │ + blx 0xff12f4fe │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c0109e2 │ │ │ │ subvs lr, r4, #270336 @ 0x42000 │ │ │ │ streq pc, [r0], #418 @ 0x1a2 │ │ │ │ strbtne lr, [r5], #2644 @ 0xa54 │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #156, 12 @ 0x9c00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1338960 │ │ │ │ + b 0x1338928 │ │ │ │ vmlsl.u8 q8, d0, d12 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000b8d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ - blx 0x4987a4 │ │ │ │ + blx 0x49876c │ │ │ │ strmi pc, [r1], r3, lsl #17 │ │ │ │ - blpl 0xff4e8ec8 │ │ │ │ - bleq 0xda90a4 │ │ │ │ + blpl 0xfe6e8e90 │ │ │ │ + bleq 0xda906c │ │ │ │ @ instruction: 0xf904f7f6 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stceq 1, cr15, [r2], {170} @ 0xaa │ │ │ │ @ instruction: 0xf10a1ea1 │ │ │ │ movwcs r0, #2574 @ 0xa0e │ │ │ │ @ instruction: 0xf83c2700 │ │ │ │ ldrtmi r2, [r4], -r2, lsl #30 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ - blx 0xff12fdca │ │ │ │ + blx 0xff12fd92 │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c010be2 │ │ │ │ submi lr, r4, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf5a2b294 │ │ │ │ - b 0x153cde0 │ │ │ │ + b 0x153cda8 │ │ │ │ sbclt r3, r5, #1342177294 @ 0x5000000e │ │ │ │ svccs 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470e01 │ │ │ │ - b 0x11899f0 │ │ │ │ + b 0x11899b8 │ │ │ │ @ instruction: 0xf85b030e │ │ │ │ vmvn.i32 d21, #133 @ 0x00000085 │ │ │ │ ldrbmi r0, [r4, #143] @ 0x8f │ │ │ │ andeq lr, r5, #139264 @ 0x22000 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ bicsle r8, r4, ip │ │ │ │ @@ -159944,31 +159930,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b6f7f6 │ │ │ │ vmax.f32 d17, d10, d25 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ strcs r0, [r0, #-3635] @ 0xfffff1cd │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f85c │ │ │ │ ldrmi r4, [ip], -sl, asr #13 │ │ │ │ - bmi 0x26b598 │ │ │ │ - b 0x11b0600 │ │ │ │ - b 0x146d79c │ │ │ │ + bmi 0x26b560 │ │ │ │ + b 0x11b05c8 │ │ │ │ + b 0x146d764 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11fd688 │ │ │ │ - blx 0x186dab0 │ │ │ │ + b 0x11fd650 │ │ │ │ + blx 0x186da78 │ │ │ │ strbmi pc, [r2, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ streq lr, [r4], #-2697 @ 0xfffff577 │ │ │ │ streq lr, [sl], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -159979,82 +159965,82 @@ │ │ │ │ @ instruction: 0xf7f64ff8 │ │ │ │ svclt 0x0000b833 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e4693 │ │ │ │ - ldrbtcc pc, [pc], #267 @ 0xac6d8 @ │ │ │ │ + ldrbtcc pc, [pc], #267 @ 0xac6a0 @ │ │ │ │ @ instruction: 0xf10b3e01 │ │ │ │ @ instruction: 0xf04f0b0f │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ @ instruction: 0xf7f6b25f │ │ │ │ @ instruction: 0xf914f863 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9160301 │ │ │ │ @ instruction: 0xf04fef01 │ │ │ │ - blx 0xfe12eafe │ │ │ │ - b 0x1474b1c │ │ │ │ - b 0x148babc │ │ │ │ + blx 0xfe12eac6 │ │ │ │ + b 0x1474ae4 │ │ │ │ + b 0x148ba84 │ │ │ │ ldmne r2, {r1, r2, r3, r8, sl, sp} │ │ │ │ @ instruction: 0x2c0cea4f │ │ │ │ @ instruction: 0x6c1eea4c │ │ │ │ ldmdbne r2, {r0, r3, r6, r8, lr}^ │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ stceq 1, cr15, [r0], {113} @ 0x71 │ │ │ │ strcs pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ ldrmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2b5d28 │ │ │ │ + ble 0x2b5cf0 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, r1, ror r1 @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, #769] @ 0x301 │ │ │ │ @ instruction: 0xb1034699 │ │ │ │ - b 0x1348818 │ │ │ │ + b 0x13487e0 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00e0f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf814f7f6 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1e01b │ │ │ │ - b 0x148039c │ │ │ │ + b 0x1480364 │ │ │ │ @ instruction: 0xf15c4111 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ - bleq 0x1287a8 │ │ │ │ + bleq 0x128770 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85945a0 │ │ │ │ - b 0x95c8b0 │ │ │ │ - b 0xecff4 │ │ │ │ - b 0x112cbf8 │ │ │ │ + b 0x95c878 │ │ │ │ + b 0xecfbc │ │ │ │ + b 0x112cbc0 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf934d020 │ │ │ │ @ instruction: 0xf04f1f02 │ │ │ │ @ instruction: 0xf9330b00 │ │ │ │ - blx 0xfe0f83e6 │ │ │ │ - b 0x14737f4 │ │ │ │ - b 0x148c36c │ │ │ │ + blx 0xfe0f83ae │ │ │ │ + b 0x14737bc │ │ │ │ + b 0x148c334 │ │ │ │ stmdane r9, {r1, r9, fp, lr}^ │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0ceb4c │ │ │ │ tsteq sl, r1, lsl fp │ │ │ │ @ instruction: 0x0c0eeb4c │ │ │ │ svcmi 0x0000f1b1 │ │ │ │ @@ -160069,42 +160055,42 @@ │ │ │ │ svclt 0x0000bf81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7f5 │ │ │ │ @ instruction: 0xf1041f29 │ │ │ │ svcne 0x0025020c │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf8554f04 │ │ │ │ @ instruction: 0xf0049f04 │ │ │ │ - b 0x13bf860 │ │ │ │ - b 0x146f9b4 │ │ │ │ - blx 0xff30c37a │ │ │ │ + b 0x13bf828 │ │ │ │ + b 0x146f97c │ │ │ │ + blx 0xff30c342 │ │ │ │ @ instruction: 0xf04fec06 │ │ │ │ - bl 0x82ec70 │ │ │ │ - bl 0x17b00ac │ │ │ │ + bl 0x82ec38 │ │ │ │ + bl 0x17b0074 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b946e6 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s9, s28 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842aa │ │ │ │ - b 0x45c998 │ │ │ │ - b 0xfe4300dc │ │ │ │ + b 0x45c960 │ │ │ │ + b 0xfe4300a4 │ │ │ │ andvs r0, ip, r4, lsl #8 │ │ │ │ tstlt r3, pc, asr #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0030f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160118,22 +160104,22 @@ │ │ │ │ @ instruction: 0xf1090800 │ │ │ │ @ instruction: 0xf1093eff │ │ │ │ @ instruction: 0xf91e090f │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9140301 │ │ │ │ strcs fp, [r0, -r1, lsl #30] │ │ │ │ @ instruction: 0x2c05fb82 │ │ │ │ - bvc 0xffba7240 │ │ │ │ + bvc 0xffba7208 │ │ │ │ tstcs fp, pc, asr #20 │ │ │ │ - b 0x1472b54 │ │ │ │ - bl 0x13b7138 │ │ │ │ - b 0x132f944 │ │ │ │ + b 0x1472b1c │ │ │ │ + bl 0x13b7100 │ │ │ │ + b 0x132f90c │ │ │ │ orrcc r6, r0, fp, lsl sl │ │ │ │ - beq 0xe8e44 │ │ │ │ - bl 0x13b2a64 │ │ │ │ + beq 0xe8e0c │ │ │ │ + bl 0x13b2a2c │ │ │ │ @ instruction: 0xf5b10c0a │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42207 │ │ │ │ rsbscs r4, pc, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf511da08 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ @@ -160152,43 +160138,43 @@ │ │ │ │ svclt 0x0000bedb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2e01a │ │ │ │ - b 0x14805a8 │ │ │ │ + b 0x1480570 │ │ │ │ @ instruction: 0xf15e4112 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - bleq 0x1289b4 │ │ │ │ + bleq 0x12897c │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x12994c4 │ │ │ │ + b 0x129948c │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r0, #143]! @ 0x8f │ │ │ │ eors pc, r2, r9, asr r8 @ │ │ │ │ andeq lr, lr, #44, 20 @ 0x2c000 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ eorle r8, r3, sl, lsl r0 │ │ │ │ svcne 0x0002f934 │ │ │ │ - bleq 0xe8b1c │ │ │ │ + bleq 0xe8ae4 │ │ │ │ svcgt 0x0002f933 │ │ │ │ vmlane.f64 d15, d21, d1 │ │ │ │ - bvc 0xffbe7328 │ │ │ │ + bvc 0xffbe72f0 │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x1472b18 │ │ │ │ - bl 0x143f220 │ │ │ │ - b 0x1330234 │ │ │ │ + b 0x1472ae0 │ │ │ │ + bl 0x143f1e8 │ │ │ │ + b 0x13301fc │ │ │ │ @ instruction: 0xf5124a1c │ │ │ │ @ instruction: 0xf14a4200 │ │ │ │ stmne sl, {r9, fp} │ │ │ │ vmlseq.f64 d14, d10, d14 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ tstpeq r0, lr, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000dbc5 │ │ │ │ @@ -160204,15 +160190,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f851 │ │ │ │ svcls 0x0004f85e │ │ │ │ stcmi 0, cr15, [r0], {4} │ │ │ │ mrrceq 10, 4, lr, r4, cr12 │ │ │ │ stmiavc r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @@ -160221,20 +160207,20 @@ │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14a0ab4 │ │ │ │ + b 0x14a0a7c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x187eaac │ │ │ │ - b 0xfe2ebcb0 │ │ │ │ - b 0x116eac4 │ │ │ │ + blx 0x187ea74 │ │ │ │ + b 0xfe2ebc78 │ │ │ │ + b 0x116ea8c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ bicle r6, fp, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -160247,35 +160233,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4698 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [r8] │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xacb24 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xacaec │ │ │ │ stmiane r0, {r3, r6, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eoreq r3, r4, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0101 │ │ │ │ andcs r9, r0, #1, 30 │ │ │ │ stmdbcc r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12f2e94 │ │ │ │ + bl 0x12f2e5c │ │ │ │ ldmdbne fp, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - bleq 0xe911c │ │ │ │ - bcs 0x2a9a48 │ │ │ │ + bleq 0xe90e4 │ │ │ │ + bcs 0x2a9a10 │ │ │ │ strmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0x20a8c80 │ │ │ │ + beq 0x20a8c48 │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1594f00 │ │ │ │ svclt 0x00be0900 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - beq 0xfe0e8c94 │ │ │ │ + beq 0xfe0e8c5c │ │ │ │ tstlt r9, sl, lsl #12 │ │ │ │ andge pc, r0, lr, lsl #17 │ │ │ │ vorr.i32 d20, #34304 @ 0x00008600 │ │ │ │ strbmi r0, [r7, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @@ -160285,82 +160271,82 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461c │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf7f5b224 │ │ │ │ vceq.f32 d31, d10, d11 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0xf1a50833 │ │ │ │ - b 0x146fbb0 │ │ │ │ + b 0x146fb78 │ │ │ │ @ instruction: 0xf1a74924 │ │ │ │ strteq r0, [r4], #-3586 @ 0xfffff1fe │ │ │ │ strcs r3, [r0, #-1806] @ 0xfffff8f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x14807bc │ │ │ │ + b 0x1480784 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb54c │ │ │ │ + blx 0xfe0eb514 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r7, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, sl, r8, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12ba08 │ │ │ │ - bl 0x1332f6c │ │ │ │ + bcc 0x12b9d0 │ │ │ │ + bl 0x1332f34 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x36792c │ │ │ │ + beq 0x3678f4 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe91f8 │ │ │ │ + bleq 0xe91c0 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bd7b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - beq 0x1a27594 │ │ │ │ + beq 0x1a2755c │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ strcs r0, [r0, -ip, lsl #4] │ │ │ │ svcpl 0x0004f851 │ │ │ │ @ instruction: 0xf856469e │ │ │ │ ldrbmi fp, [r4], r4, lsl #30 │ │ │ │ - blx 0xff1f5c76 │ │ │ │ - bl 0x867ca4 │ │ │ │ - bl 0x17b04b4 │ │ │ │ + blx 0xff1f5c3e │ │ │ │ + bl 0x867c6c │ │ │ │ + bl 0x17b047c │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r6], r1, lsl #8 │ │ │ │ - b 0x1499138 │ │ │ │ + b 0x1499100 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0401 │ │ │ │ - blx 0x1880494 │ │ │ │ + blx 0x188045c │ │ │ │ msrmi CPSR_sxc, #128, 24 @ 0x8000 │ │ │ │ vmlaeq.f32 s28, s11, s28 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85942b2 │ │ │ │ - b 0x43cd98 │ │ │ │ - b 0xfe1adcbc │ │ │ │ + b 0x43cd60 │ │ │ │ + b 0xfe1adc84 │ │ │ │ andvs r0, ip, r5, lsl #8 │ │ │ │ @ instruction: 0xb117d1d8 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160376,24 +160362,24 @@ │ │ │ │ @ instruction: 0x26003cff │ │ │ │ @ instruction: 0xf1080224 │ │ │ │ strcc r0, [r0], #2063 @ 0x80f │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svcls 0x0001f91e │ │ │ │ - blx 0xfe17550e │ │ │ │ + blx 0xfe1754d6 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1273184 │ │ │ │ + bl 0x127314c │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ @ instruction: 0xf3c30b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ - ble 0x2ef72c │ │ │ │ + ble 0x2ef6f4 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf88eb109 │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -160412,41 +160398,41 @@ │ │ │ │ @ instruction: 0x46064690 │ │ │ │ ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ vqshl.u8 d16, d28, d7 │ │ │ │ @ instruction: 0xf51437c0 │ │ │ │ @ instruction: 0xf1a84400 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0xf1470933 │ │ │ │ @ instruction: 0xf1080700 │ │ │ │ strcs r0, [r0, #-2062] @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x14809b0 │ │ │ │ + b 0x1480978 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb740 │ │ │ │ + blx 0xfe0eb708 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r0, #143]! @ 0x8f │ │ │ │ eorscs pc, sl, r9, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12bbfc │ │ │ │ - bl 0x1333160 │ │ │ │ + bcc 0x12bbc4 │ │ │ │ + bl 0x1333128 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367b18 │ │ │ │ + beq 0x367ae0 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe93ec │ │ │ │ + bleq 0xe93b4 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ @@ -160455,172 +160441,172 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stmdbeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strcs r1, [r0], -r5, lsr #30 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf855469c │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bgt 0x3abd7c │ │ │ │ + bgt 0x3abd44 │ │ │ │ stcmi 1, cr15, [r0], {28} │ │ │ │ - beq 0xe939c │ │ │ │ + beq 0xe9364 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - beq 0x367be4 │ │ │ │ + beq 0x367bac │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ ldrbmi r0, [r4], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x14a0ea0 │ │ │ │ + b 0x14a0e68 │ │ │ │ @ instruction: 0xf0007aea │ │ │ │ @ instruction: 0xf10a0e01 │ │ │ │ - blx 0x187fe98 │ │ │ │ - b 0x126b89c │ │ │ │ - b 0xfe3ae6d8 │ │ │ │ + blx 0x187fe60 │ │ │ │ + b 0x126b864 │ │ │ │ + b 0xfe3ae6a0 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ adcmi r1, sl, #15 │ │ │ │ eors pc, sl, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r4], #-2700 @ 0xfffff574 │ │ │ │ bicle r6, pc, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec040d4 │ │ │ │ + bl 0xfec0409c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f5b2df │ │ │ │ @ instruction: 0xf104fc65 │ │ │ │ mrcne 12, 3, r3, cr1, cr15, {7} │ │ │ │ - streq pc, [pc], #-262 @ 0xacef0 │ │ │ │ + streq pc, [pc], #-262 @ 0xaceb8 │ │ │ │ @ instruction: 0xf10c3101 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ stmdavc fp, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r0, ip, r8 │ │ │ │ andcs pc, r7, #3072 @ 0xc00 │ │ │ │ andcs pc, r0, ip, lsl #17 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bc05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04124 │ │ │ │ + bl 0xfec040ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f54604 │ │ │ │ @ instruction: 0xf1a7fc3d │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83e360e │ │ │ │ - blx 0x1874b54 │ │ │ │ + blx 0x1874b1c │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ addsmi ip, lr, #60 @ 0x3c │ │ │ │ andne pc, r5, #18432 @ 0x4800 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff5eaf50 │ │ │ │ + bllt 0xff5eaf18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04184 │ │ │ │ + bl 0xfec0414c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf24afc0d │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884bbc │ │ │ │ + blx 0x1884b84 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strpl pc, [r7], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec041e4 │ │ │ │ + bl 0xfec041ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f54605 │ │ │ │ vmovne.8 d17[6], pc │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf1061e73 │ │ │ │ movwcc r0, #5135 @ 0x140f │ │ │ │ strbeq r3, [r2, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc lr, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x24b03e │ │ │ │ + blx 0x24b006 │ │ │ │ andvc ip, sl, r2, lsl #4 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04230 │ │ │ │ + bl 0xfec041f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ eorslt r4, r6, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfee6b01a │ │ │ │ + blx 0xfee6afe2 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83c350e │ │ │ │ sbclt r2, r1, #2, 30 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - blx 0x57e642 │ │ │ │ - b 0x945c78 │ │ │ │ - b 0x16d878 │ │ │ │ - b 0x116dc7c │ │ │ │ + blx 0x57e60a │ │ │ │ + b 0x945c40 │ │ │ │ + b 0x16d840 │ │ │ │ + b 0x116dc44 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04294 │ │ │ │ + bl 0xfec0425c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ vqdmulh.s d31, d26, d5 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884ccc │ │ │ │ + blx 0x1884c94 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strvc pc, [r5], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ @@ -160634,83 +160620,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ @ instruction: 0xf7f5b21e │ │ │ │ svcne 0x0021fb53 │ │ │ │ vhsub.s8 d18, d10, d0 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0x46140933 │ │ │ │ - blmi 0xe9258 │ │ │ │ + blmi 0xe9220 │ │ │ │ ssatmi r4, #23, r2, lsl #13 │ │ │ │ strls r4, [r1, #-1676] @ 0xfffff974 │ │ │ │ eorcc pc, r4, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf859b2c1 │ │ │ │ - blx 0xfe1851f6 │ │ │ │ + blx 0xfe1851be │ │ │ │ @ instruction: 0xf85c370e │ │ │ │ ldmne fp, {r2, r8, r9, sl, fp, ip}^ │ │ │ │ streq lr, [r3, #-2689] @ 0xfffff57f │ │ │ │ eorsmi r4, r5, pc, ror r1 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0xfe1fe6b4 │ │ │ │ + b 0xfe1fe67c │ │ │ │ tstle r7, r1, lsl #10 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ tstmi sl, #77 @ 0x4d │ │ │ │ submi r4, sp, r5, lsr r0 │ │ │ │ vraddhn.i16 d19, q0, │ │ │ │ stccs 0, cr1, [r4], {15} │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ stcls 1, cr13, [r1, #-880] @ 0xfffffc90 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff56b154 │ │ │ │ + blt 0xff56b11c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ vmin.s8 d20, d26, d1 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ movwcs pc, #2821 @ 0xb05 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x469c469a │ │ │ │ strls r4, [r1, #-1726] @ 0xfffff942 │ │ │ │ eorscs pc, ip, r9, asr r8 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ - bl 0x444de0 │ │ │ │ + bl 0x444da8 │ │ │ │ @ instruction: 0xf85e07c4 │ │ │ │ - blx 0xfe2c529a │ │ │ │ + blx 0xfe2c5262 │ │ │ │ ldmdavs pc!, {r1, sl, sp}^ @ │ │ │ │ ldrdlt pc, [r4], -r1 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ ldrbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ ldmne r2, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ rsbmi r4, sl, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r2, lsr r0 │ │ │ │ - b 0xfe1bd394 │ │ │ │ + b 0xfe1bd35c │ │ │ │ andvs r0, sl, fp, lsl #8 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subvs r2, ip, r2, lsl #20 │ │ │ │ stcls 1, cr13, [r1, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0xf8c5b10b │ │ │ │ strtmi ip, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ @ instruction: 0xf06fba87 │ │ │ │ - b 0xa3e21c │ │ │ │ - b 0xfe36ea34 │ │ │ │ - b 0xfe22e234 │ │ │ │ + b 0xa3e1e4 │ │ │ │ + b 0xfe36e9fc │ │ │ │ + b 0xfe22e1fc │ │ │ │ eorsmi r0, ip, r5, lsl #4 │ │ │ │ ldreq pc, [r1, #-0] │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ svclt 0x00182d00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160719,25 +160705,25 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf04fb21e │ │ │ │ @ instruction: 0xf7f50800 │ │ │ │ strtmi pc, [r2], -r9, lsr #21 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f1f3c │ │ │ │ strbmi r4, [r2], r0, lsl #22 │ │ │ │ pkhbtmi r4, lr, r4, lsl #13 │ │ │ │ @ instruction: 0xf9bc9501 │ │ │ │ sbclt r3, r2, #2 │ │ │ │ eorsne pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [r6, -r3, lsl #23] │ │ │ │ svccs 0x0004f854 │ │ │ │ - b 0xfe1335fc │ │ │ │ + b 0xfe1335c4 │ │ │ │ cmnmi pc, r3, lsl #10 │ │ │ │ ldrbmi r4, [r7, #-13] │ │ │ │ ldrbmi fp, [fp, #-3848] @ 0xfffff0f8 │ │ │ │ streq lr, [r2, #-2693] @ 0xfffff57b │ │ │ │ @ instruction: 0xf06fd108 │ │ │ │ vabal.u8 q10, d0, d0 │ │ │ │ subsmi r0, r5, r0, lsl #7 │ │ │ │ @@ -160748,55 +160734,55 @@ │ │ │ │ eorvs r4, r5, r6, lsr #11 │ │ │ │ stcls 1, cr13, [r1, #-876] @ 0xfffffc94 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x9eb2b0 │ │ │ │ + blt 0x9eb278 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ vmin.s8 d20, d10, d4 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x46060733 │ │ │ │ @ instruction: 0xf1a94698 │ │ │ │ @ instruction: 0xf7f50508 │ │ │ │ movwcs pc, #2645 @ 0xa55 @ │ │ │ │ ldrtmi r4, [lr], r4, lsr #13 │ │ │ │ sbclt r9, r2, #1048576 @ 0x100000 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf85546aa │ │ │ │ - bl 0x448f3c │ │ │ │ + bl 0x448f04 │ │ │ │ @ instruction: 0xf85e04c2 │ │ │ │ stmdavs r7!, {r1, r4, r5, sp}^ │ │ │ │ strne pc, [r1], #-2952 @ 0xfffff478 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ stmdbcs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdane r9, {r2, r3, r4, ip, lr, pc}^ │ │ │ │ rsbsmi r4, r1, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r1, lsl r0 │ │ │ │ - b 0xfe1bd480 │ │ │ │ + b 0xfe1bd448 │ │ │ │ vraddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf10c200f │ │ │ │ ldrbmi r0, [r1, #3080] @ 0xc08 │ │ │ │ strvs lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ mcrls 1, 0, sp, cr1, cr9, {6} │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq lr, r6, #139264 @ 0x22000 │ │ │ │ @ instruction: 0xf06f4056 │ │ │ │ - b 0xfe37db7c │ │ │ │ + b 0xfe37db44 │ │ │ │ eorsmi r0, sl, r2, lsl #4 │ │ │ │ streq lr, [fp], #-2690 @ 0xfffff57e │ │ │ │ andseq pc, r1, #0 │ │ │ │ svclt 0x00182a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7db │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160804,15 +160790,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0x46994692 │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ vmax.f32 d17, d10, d17 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf06f463b │ │ │ │ ldrtmi r4, [lr], r0, lsl #22 │ │ │ │ strls r4, [r1], -ip, lsl #13 │ │ │ │ eormi pc, r5, r9, lsr r9 @ │ │ │ │ @ instruction: 0xf93ab2c1 │ │ │ │ @@ -160842,22 +160828,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #2899968 @ 0x2c4000 │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x46914615 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ eorsmi pc, r5, r7, asr r8 @ │ │ │ │ - blx 0xfe3ebdec │ │ │ │ + blx 0xfe3ebdb4 │ │ │ │ eorsvs pc, r5, r8, asr r8 @ │ │ │ │ svceq 0x0008f851 │ │ │ │ biceq lr, sl, #14336 @ 0x3800 │ │ │ │ eorsge pc, sl, lr, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1b6684b │ │ │ │ @@ -160873,16 +160859,16 @@ │ │ │ │ andvs r2, ip, r2, lsl #16 │ │ │ │ bicsle r6, r7, fp, asr #32 │ │ │ │ ldrdge pc, [r4], -sp │ │ │ │ @ instruction: 0xf8cab10a │ │ │ │ ldrbmi r5, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b97c │ │ │ │ - b 0xfe32fcd4 │ │ │ │ + b 0xb5b944 │ │ │ │ + b 0xfe32fc9c │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [fp, r1, lsl #4] │ │ │ │ @@ -160892,17 +160878,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0x1cabf951 │ │ │ │ stcne 15, cr1, [r2], #228 @ 0xe4 │ │ │ │ vabd.s8 d18, d10, d0 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ - bmi 0xe9660 │ │ │ │ + bmi 0xe9628 │ │ │ │ @ instruction: 0xf06f46b9 │ │ │ │ ldrmi r4, [r4], r0, lsl #22 │ │ │ │ @ instruction: 0x9601469e │ │ │ │ eormi pc, r5, lr, lsr r9 @ │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ @@ -160929,47 +160915,47 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #49152 @ 0xc000 │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ ldrmi r2, [r1], r4, lsl #12 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ - blx 0x1883cb8 │ │ │ │ + blx 0x1883c80 │ │ │ │ @ instruction: 0xf858fa8c │ │ │ │ @ instruction: 0xf8515006 │ │ │ │ - bl 0x4311f4 │ │ │ │ + bl 0x4311bc │ │ │ │ @ instruction: 0xf85e03ca │ │ │ │ - blx 0xfe1d56c6 │ │ │ │ + blx 0xfe1d568e │ │ │ │ @ instruction: 0xf8d34505 │ │ │ │ stmdavs fp, {r2, ip, sp, pc}^ │ │ │ │ svcmi 0x0080f1b5 │ │ │ │ strbmi fp, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ stmdbne r4!, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ submi r4, r4, sp, ror #2 │ │ │ │ - b 0x1bd76c │ │ │ │ - b 0x1ee624 │ │ │ │ + b 0x1bd734 │ │ │ │ + b 0x1ee5ec │ │ │ │ submi r0, r4, fp, lsl #10 │ │ │ │ cdpcs 0, 0, cr4, cr12, cr11, {3} │ │ │ │ stccs 3, cr15, [pc], {204} @ 0xcc │ │ │ │ streq pc, [ip], -pc, asr #32 │ │ │ │ movwmi lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf8ddd1d8 │ │ │ │ tstlt r2, r4 │ │ │ │ @ instruction: 0xf8ca2301 │ │ │ │ ldrbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b820 │ │ │ │ - b 0xfe32fe30 │ │ │ │ + b 0xb5b7e8 │ │ │ │ + b 0xfe32fdf8 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [sl, r1, lsl #4] │ │ │ │ @@ -160985,26 +160971,26 @@ │ │ │ │ @ instruction: 0xf10706f8 │ │ │ │ @ instruction: 0xf1c50c10 │ │ │ │ andcc r0, r1, #8, 28 @ 0x80 │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ tsteq pc, r3, lsl r8 @ │ │ │ │ ldrne lr, [r3, -r7, asr #20] │ │ │ │ @ instruction: 0xf887fa4f │ │ │ │ - b 0x149a28c │ │ │ │ - b 0x146e3b4 │ │ │ │ + b 0x149a254 │ │ │ │ + b 0x146e37c │ │ │ │ @ instruction: 0xf02808c8 │ │ │ │ - b 0x146f878 │ │ │ │ + b 0x146f840 │ │ │ │ @ instruction: 0xf00309e7 │ │ │ │ rsbsne r0, pc, r4, asr #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ ldmdaeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ streq pc, [r2, -r7]! │ │ │ │ sbcslt r4, fp, #-335544320 @ 0xec000000 │ │ │ │ - blx 0x99bb14 │ │ │ │ + blx 0x99badc │ │ │ │ sbcslt pc, fp, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0xf10107c7 │ │ │ │ svclt 0x00480101 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r2, ip, lsl #11 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -161013,15 +160999,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d26, d0 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf6cf0af0 │ │ │ │ @ instruction: 0xf1a57aff │ │ │ │ @ instruction: 0xf1a40e02 │ │ │ │ rscslt r0, r5, #512 @ 0x200 │ │ │ │ stmibeq r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -161030,28 +161016,28 @@ │ │ │ │ @ instruction: 0xf1c5340e │ │ │ │ @ instruction: 0xf6400310 │ │ │ │ movwls r7, #2831 @ 0xb0f │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ @ instruction: 0x3000f8bc │ │ │ │ - b 0x35c0b0 │ │ │ │ - b 0x371f54 │ │ │ │ + b 0x35c078 │ │ │ │ + b 0x371f1c │ │ │ │ tstmi sl, #1275068416 @ 0x4c000000 │ │ │ │ tstpne r1, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - b 0x199f98 │ │ │ │ + b 0x199f60 │ │ │ │ vtst.8 q8, q9, q1 │ │ │ │ - b 0x1763e4 │ │ │ │ + b 0x1763ac │ │ │ │ vqsub.s8 q8, q2, q1 │ │ │ │ - b 0x17e474 │ │ │ │ - b 0x2ee46c │ │ │ │ + b 0x17e43c │ │ │ │ + b 0x2ee434 │ │ │ │ movwmi r0, #45505 @ 0xb1c1 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ addslt r4, fp, #1275068416 @ 0x4c000000 │ │ │ │ - bls 0xdbbd0 │ │ │ │ + bls 0xdbb98 │ │ │ │ addslt r4, fp, #211 @ 0xd3 │ │ │ │ strbmi fp, [r4, #-706]! @ 0xfffffd3e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r2, r7, asr r8 @ │ │ │ │ svccs 0x0002f83e │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ @@ -161068,45 +161054,45 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xfff2f7f4 │ │ │ │ rscslt r1, lr, #49, 30 @ 0xc4 │ │ │ │ mvneq pc, #7 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stmdaeq r0!, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ tstlt lr, #180, 12 @ 0xb400000 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - b 0x149c088 │ │ │ │ + b 0x149c050 │ │ │ │ @ instruction: 0x01241914 │ │ │ │ stmdbcc pc, {r0, r3, ip, sp, lr, pc} @ │ │ │ │ ldclcc 0, cr15, [r0], #16 │ │ │ │ streq lr, [ip], #-2633 @ 0xfffff5b7 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r2!, {r0, r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - b 0x13adbb8 │ │ │ │ + b 0x13adb80 │ │ │ │ @ instruction: 0xf0040c09 │ │ │ │ - b 0x13baa50 │ │ │ │ + b 0x13baa18 │ │ │ │ stmdblt fp, {r2, sl, fp} │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ - blx 0xfe0ec1b8 │ │ │ │ + blx 0xfe0ec180 │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bee10 │ │ │ │ + b 0xfe3bedd8 │ │ │ │ @ instruction: 0xf8570409 │ │ │ │ - b 0x1dd938 │ │ │ │ - b 0xfe1ae884 │ │ │ │ + b 0x1dd900 │ │ │ │ + b 0xfe1ae84c │ │ │ │ andvs r0, ip, r9, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0060f7f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -161116,16 +161102,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3991 @ 0xf97 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d5be │ │ │ │ - blcs 0x2beed0 │ │ │ │ + blx 0xff45d586 │ │ │ │ + blcs 0x2bee98 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ @ instruction: 0xff3ef7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161139,28 +161125,28 @@ │ │ │ │ ldcne 15, cr15, [r1], #428 @ 0x1ac │ │ │ │ andeq pc, r2, #168, 2 @ 0x2a │ │ │ │ ldclne 6, cr2, [r3], #-0 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf932d007 │ │ │ │ @ instruction: 0x07f6c013 │ │ │ │ @ instruction: 0xf831d517 │ │ │ │ - blx 0xff24890a │ │ │ │ + blx 0xff2488d2 │ │ │ │ vabal.u8 q10, d16, d12 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ec461e │ │ │ │ @ instruction: 0xf7f44638 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ andcs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf83181f0 │ │ │ │ @ instruction: 0xf3c06b02 │ │ │ │ - blx 0xff22db6a │ │ │ │ + blx 0xff22db32 │ │ │ │ ldrmi r4, [lr], -ip, lsl #11 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ @@ -161168,16 +161154,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3887 @ 0xf2f @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff15d68e │ │ │ │ - blcs 0x1bed74 │ │ │ │ + blx 0xff15d656 │ │ │ │ + blcs 0x1bed3c │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161192,44 +161178,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1985] @ 0xfffff83f │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ smlatbeq r8, r8, r1, pc @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xff0f1a5a │ │ │ │ + blx 0xff0f1a22 │ │ │ │ vabdl.u8 q10, d0, d5 │ │ │ │ - blcs 0x1b1a10 │ │ │ │ + blcs 0x1b19d8 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r0], -sl, ror #15 │ │ │ │ mcr2 7, 5, pc, cr2, cr4, {7} @ │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff0ff472 │ │ │ │ + blx 0xff0ff43a │ │ │ │ ldrb r4, [r5, r5, lsl #14] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ strmi r9, [r8], r7, lsl #26 │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3783 @ 0xec7 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d75e │ │ │ │ - blcs 0x2bee70 │ │ │ │ + blx 0xff45d726 │ │ │ │ + blcs 0x2bee38 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161242,16 +161228,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3739 @ 0xe9b @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff95d7b6 │ │ │ │ - blcs 0x1bee9c │ │ │ │ + blx 0xff95d77e │ │ │ │ + blcs 0x1bee64 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161264,29 +161250,29 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf937d50c │ │ │ │ bfieq ip, r3, #0, #26 │ │ │ │ andscs pc, r3, r6, lsr r9 @ │ │ │ │ andgt pc, r2, #140, 22 @ 0x23000 │ │ │ │ - bl 0xfeee2f44 │ │ │ │ + bl 0xfeee2f0c │ │ │ │ strbtmi r0, [r0], ip, lsl #24 │ │ │ │ streq lr, [r2, #-2917] @ 0xfffff49b │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x2add38 │ │ │ │ + blcs 0x2add00 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x0c0ceb18 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - bl 0x113f6a4 │ │ │ │ + bl 0x113f66c │ │ │ │ vabal.u8 q8, d0, d5 │ │ │ │ ldrb r0, [r4, pc, lsl #1] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, r7, lsl #12 │ │ │ │ @@ -161295,50 +161281,50 @@ │ │ │ │ @ instruction: 0xf108fe33 │ │ │ │ @ instruction: 0xf1a70102 │ │ │ │ andcs r0, r0, #2, 28 │ │ │ │ @ instruction: 0x07c71c53 │ │ │ │ @ instruction: 0xf93ed50c │ │ │ │ bfieq ip, r3, #0, #19 │ │ │ │ @ instruction: 0xf931d51c │ │ │ │ - blx 0xfe138b7a │ │ │ │ - bne 0xfe938b9c │ │ │ │ + blx 0xfe138b42 │ │ │ │ + bne 0xfe938b64 │ │ │ │ @ instruction: 0x0c0ceb65 │ │ │ │ @ instruction: 0x46654614 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blcs 0x2b9f84 │ │ │ │ + blcs 0x2b9f4c │ │ │ │ ldrmi sp, [sl], -r1 │ │ │ │ ldrtmi lr, [r0], -r8, ror #15 │ │ │ │ stc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x16bc64 │ │ │ │ + blcs 0x16bc2c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [ip, #3010] @ 0xbc2 │ │ │ │ bfi r4, sl, #12, #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf857d50c │ │ │ │ @ instruction: 0xf8561023 │ │ │ │ - blx 0xfe0f5c6a │ │ │ │ + blx 0xfe0f5c32 │ │ │ │ ldrbeq ip, [r9, r2, lsl #4] │ │ │ │ - bl 0xfeee303c │ │ │ │ - bl 0x19f0c18 │ │ │ │ + bl 0xfeee3004 │ │ │ │ + bl 0x19f0be0 │ │ │ │ strbtmi r0, [r0], r2, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1b1c30 │ │ │ │ + blcs 0x1b1bf8 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161360,15 +161346,15 @@ │ │ │ │ ldrbeq r0, [r9, r1, lsl #24] │ │ │ │ @ instruction: 0xf852d50f │ │ │ │ @ instruction: 0xf1a8402c │ │ │ │ @ instruction: 0xf01e0108 │ │ │ │ andsle r0, ip, r1, lsl #30 │ │ │ │ eorne pc, ip, r1, asr r8 @ │ │ │ │ smlabbmi r1, r4, fp, pc @ │ │ │ │ - bl 0x1a7491c │ │ │ │ + bl 0x1a748e4 │ │ │ │ strtmi r0, [r5], -r1, lsl #2 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1bc130f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r4, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, asr #26 │ │ │ │ @@ -161378,38 +161364,38 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85881f0 │ │ │ │ vaddl.u8 , d3, d28 │ │ │ │ strbtmi r1, [r6], pc, lsl #6 │ │ │ │ strpl pc, [r4, -r1, asr #23] │ │ │ │ svclt 0x0000e7cf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04eb4 │ │ │ │ + bl 0xfec04e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4621fd75 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf42 │ │ │ │ @ instruction: 0xf9125c01 │ │ │ │ - blx 0x600cee │ │ │ │ + blx 0x600cb6 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f10 │ │ │ │ + bl 0xfec04ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd47 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161423,15 +161409,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f68 │ │ │ │ + bl 0xfec04f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd1b │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161445,38 +161431,38 @@ │ │ │ │ stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04fc0 │ │ │ │ + bl 0xfec04f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ strtmi pc, [r1], -pc, ror #25 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf42 │ │ │ │ @ instruction: 0xf8125c01 │ │ │ │ - blx 0x600dfa │ │ │ │ + blx 0x600dc2 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0501c │ │ │ │ + bl 0xfec04fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffcc1 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161490,15 +161476,15 @@ │ │ │ │ stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05074 │ │ │ │ + bl 0xfec0503c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc95 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161512,25 +161498,25 @@ │ │ │ │ ldc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec050cc │ │ │ │ + bl 0xfec05094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc69 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf917d512 │ │ │ │ @ instruction: 0xf01ce00c │ │ │ │ @ instruction: 0xf9160f01 │ │ │ │ - blx 0x839f26 │ │ │ │ + blx 0x839eee │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-79 @ 0xffffffb1 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @@ -161540,53 +161526,53 @@ │ │ │ │ stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0513c │ │ │ │ + bl 0xfec05104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc31 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf837d512 │ │ │ │ @ instruction: 0xf01ce01c │ │ │ │ @ instruction: 0xf8360f01 │ │ │ │ - blx 0x839fd6 │ │ │ │ + blx 0x839f9e │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-143 @ 0xffffff71 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ strtmi sp, [r8], -r3, ror #3 │ │ │ │ - blx 0xff36bf62 │ │ │ │ + blx 0xff36bf2a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec051ac │ │ │ │ + bl 0xfec05174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffbf9 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf857d511 │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8560f01 │ │ │ │ - blx 0x136086 │ │ │ │ + blx 0x13604e │ │ │ │ svclt 0x0018f303 │ │ │ │ smlattle r6, r4, sl, r1 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c441c │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ed │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @@ -161595,43 +161581,43 @@ │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620fb93 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05218 │ │ │ │ + bl 0xfec051e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fbc3 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae04c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae014 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba454 │ │ │ │ + bcs 0x4ba41c │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0x19ec02e │ │ │ │ + blx 0x19ebff6 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae1b6 │ │ │ │ + blx 0x5ae17e │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05288 │ │ │ │ + bl 0xfec05250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ fstmiaxne r1!, {d15-d83} @ Deprecated │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161646,77 +161632,77 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c1a8 │ │ │ │ + blmi 0x16c170 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec052f8 │ │ │ │ + bl 0xfec052c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afb53 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf21de │ │ │ │ + blx 0xf21a6 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffcfa │ │ │ │ + blx 0xffcc2 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0536c │ │ │ │ + bl 0xfec05334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fb19 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae1a0 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae168 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ ldrvs pc, [r3], -r4, lsl #22 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba5a8 │ │ │ │ + bcs 0x4ba570 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0xfef6c180 │ │ │ │ + blx 0xfef6c148 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae30a │ │ │ │ + blx 0x5ae2d2 │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec053dc │ │ │ │ + bl 0xfec053a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ vstmiane r1!, {s30-s254} │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161731,71 +161717,71 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c2fc │ │ │ │ + blmi 0x16c2c4 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0544c │ │ │ │ + bl 0xfec05414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afaa9 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf2332 │ │ │ │ + blx 0xf22fa │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffe4e │ │ │ │ + blx 0xffe16 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-88] @ 0xffffffa8 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - blx 0x1bec2a8 │ │ │ │ + blx 0x1bec270 │ │ │ │ strbeq r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf856d514 │ │ │ │ @ instruction: 0xf8571022 │ │ │ │ - blx 0xfe17a372 │ │ │ │ - beq 0x6fd2f0 │ │ │ │ + blx 0xfe17a33a │ │ │ │ + beq 0x6fd2b8 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ tstvs ip, r1, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c185b │ │ │ │ - bl 0x571300 │ │ │ │ - bl 0x11eef24 │ │ │ │ + bl 0x5712c8 │ │ │ │ + bl 0x11eeeec │ │ │ │ ldrmi r0, [r8], ip, lsl #10 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x1b234c │ │ │ │ + bcs 0x1b2314 │ │ │ │ strtmi sp, [r0], -r3, ror #3 │ │ │ │ - blx 0x26c2e8 │ │ │ │ + blx 0x26c2b0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161808,16 +161794,16 @@ │ │ │ │ strmi r0, [r4], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf852d017 │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #28] │ │ │ │ @ instruction: 0xf85ed524 │ │ │ │ - blx 0xfe16e3f2 │ │ │ │ - beq 0x6bdb70 │ │ │ │ + blx 0xfe16e3ba │ │ │ │ + beq 0x6bdb38 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18c0 │ │ │ │ stmdbne r0, {r9, sl, fp}^ │ │ │ │ streq lr, [lr], -r6, asr #22 │ │ │ │ vrsubhn.i16 d20, q6, │ │ │ │ @@ -161832,15 +161818,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eoreq pc, r1, r7, asr r8 @ │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andcc pc, r0, r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s0, s28 │ │ │ │ - bl 0x572bcc │ │ │ │ + bl 0x572b94 │ │ │ │ @ instruction: 0xf140030e │ │ │ │ ldmdbne fp, {}^ @ │ │ │ │ streq lr, [r0], -r6, asr #22 │ │ │ │ @ instruction: 0x4608461d │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161881,20 +161867,20 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ @ instruction: 0x2100f99d │ │ │ │ ldrle r0, [sp, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, r1, r8, asr r8 @ │ │ │ │ svceq 0x0001f011 │ │ │ │ eorcs pc, r1, r7, asr r8 @ │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - b 0x14a2928 │ │ │ │ + b 0x14a28f0 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3398 │ │ │ │ + b 0x13b3360 │ │ │ │ vmull.u8 q11, d0, d2 │ │ │ │ - bl 0x5724dc │ │ │ │ - b 0x146f0d4 │ │ │ │ + bl 0x5724a4 │ │ │ │ + b 0x146f09c │ │ │ │ @ instruction: 0xf1422222 │ │ │ │ ldmdbne fp, {r9} │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ tstcc r1, ip, lsl r6 │ │ │ │ strbtle r0, [r1], #1987 @ 0x7c3 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ stmdbcs r4, {r0, r1, r2, r3, ip} │ │ │ │ @@ -161903,18 +161889,18 @@ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf101425b │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ - bl 0x1932524 │ │ │ │ - b 0x146edf4 │ │ │ │ + bl 0x19324ec │ │ │ │ + b 0x146edbc │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b33f4 │ │ │ │ + b 0x13b33bc │ │ │ │ andsne r6, r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ stmdbcs r4, {r2, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe7d8d1b4 │ │ │ │ @@ -161929,48 +161915,48 @@ │ │ │ │ strmi r0, [r6], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf852d01c │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #24] │ │ │ │ @ instruction: 0xf85cd529 │ │ │ │ - blx 0xfe16e5d6 │ │ │ │ + blx 0xfe16e59e │ │ │ │ @ instruction: 0xf1dcc000 │ │ │ │ - bl 0x18b1558 │ │ │ │ - b 0x146e65c │ │ │ │ + bl 0x18b1520 │ │ │ │ + b 0x146e624 │ │ │ │ vrsra.u8 d18, d12, #4 │ │ │ │ - b 0x1175864 │ │ │ │ + b 0x117582c │ │ │ │ andne r6, r0, #0, 6 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234ae0 │ │ │ │ + bl 0x1234aa8 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ cdpne 3, 0, cr15, cr15, cr14, {6} │ │ │ │ andle r2, r1, r4, lsl #18 │ │ │ │ ldrb r4, [r8, r8, lsl #12] │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ strtmi pc, [r8], -sp, asr #17 │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85781f0 │ │ │ │ vaddl.u8 q8, d14, d17 │ │ │ │ - blx 0xfe175de6 │ │ │ │ - b 0x147a5ac │ │ │ │ + blx 0xfe175dae │ │ │ │ + b 0x147a574 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b34b4 │ │ │ │ + b 0x13b347c │ │ │ │ andne r6, r0, #0, 24 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234b30 │ │ │ │ + bl 0x1234af8 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ ldr r4, [r4, r8, lsl #12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec057d4 │ │ │ │ + bl 0xfec0579c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161981,15 +161967,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, lsl #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05820 │ │ │ │ + bl 0xfec057e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8c0f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162000,15 +161986,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r9, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0586c │ │ │ │ + bl 0xfec05834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf89af7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162019,15 +162005,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058b8 │ │ │ │ + bl 0xfec05880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf874f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162038,15 +162024,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4628f81d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05904 │ │ │ │ + bl 0xfec058cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162057,15 +162043,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05950 │ │ │ │ + bl 0xfec05918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf828f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162076,21 +162062,21 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628ffd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0599c │ │ │ │ + bl 0xfec05964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf802f7f4 │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480084 │ │ │ │ + b 0x148004c │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162100,21 +162086,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r1, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec059fc │ │ │ │ + bl 0xfec059c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x14800c4 │ │ │ │ + b 0x148008c │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162124,20 +162110,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a5c │ │ │ │ + bl 0xfec05a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffa2f7f3 │ │ │ │ - b 0x14800f4 │ │ │ │ + b 0x14800bc │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ addsmi r6, ip, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d5[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162147,15 +162133,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ab8 │ │ │ │ + bl 0xfec05a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xff74f7f3 │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @@ -162169,15 +162155,15 @@ │ │ │ │ @ instruction: 0xff18f7f3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b10 │ │ │ │ + bl 0xfec05ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xff48f7f3 │ │ │ │ adclt r4, ip, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162191,15 +162177,15 @@ │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b68 │ │ │ │ + bl 0xfec05b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff1cf7f3 │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbeq r2, [r2, r0, lsl #10] │ │ │ │ @@ -162213,21 +162199,21 @@ │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05bc0 │ │ │ │ + bl 0xfec05b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x14802a8 │ │ │ │ + b 0x1480270 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162237,21 +162223,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c20 │ │ │ │ + bl 0xfec05be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x14802e8 │ │ │ │ + b 0x14802b0 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162261,20 +162247,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c80 │ │ │ │ + bl 0xfec05c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr3, {7} │ │ │ │ - b 0x1480318 │ │ │ │ + b 0x14802e0 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ adcmi r6, r3, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162284,15 +162270,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05cdc │ │ │ │ + bl 0xfec05ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, ror #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162304,15 +162290,15 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d2c │ │ │ │ + bl 0xfec05cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ strtmi fp, [r1], -sp, lsr #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162324,15 +162310,15 @@ │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d7c │ │ │ │ + bl 0xfec05d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ @@ -162343,63 +162329,63 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628fdbb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05dc8 │ │ │ │ + bl 0xfec05d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xbabec │ │ │ │ + blcs 0xbabb4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r1, r0, lsl #12 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e28 │ │ │ │ + bl 0xfec05df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ adcslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf9b1d50b │ │ │ │ - blcs 0xbac4c │ │ │ │ + blcs 0xbac14 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177271 @ 0xb0000009 │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r2, r0, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4620fd5b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e88 │ │ │ │ + bl 0xfec05e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162414,15 +162400,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ee4 │ │ │ │ + bl 0xfec05eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2f6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162436,15 +162422,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f3c │ │ │ │ + bl 0xfec05f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2b6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162458,15 +162444,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f94 │ │ │ │ + bl 0xfec05f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @@ -162479,27 +162465,27 @@ │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05fe8 │ │ │ │ + bl 0xfec05fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ @ instruction: 0xf991d50a │ │ │ │ @ instruction: 0xf9925000 │ │ │ │ adcmi r4, r5, #0 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ecb8 │ │ │ │ + bl 0xfea1ec80 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ec4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4638fc7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162513,15 +162499,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r9 @ │ │ │ │ ands pc, ip, r7, lsr r9 @ │ │ │ │ - bl 0xfec40440 │ │ │ │ + bl 0xfec40408 │ │ │ │ svclt 0x00a80304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162538,40 +162524,40 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f948 │ │ │ │ + bl 0xfe97f910 │ │ │ │ svclt 0x00a80205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0610c │ │ │ │ + bl 0xfec060d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ strtmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ stmdavc sp, {r3, r8, sl, ip, lr, pc} │ │ │ │ adcmi r7, r5, #20, 16 @ 0x140000 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ebd8 │ │ │ │ + bl 0xfea1eba0 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ee4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ ldrtmi pc, [r8], -fp, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162585,15 +162571,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r8 @ │ │ │ │ ands pc, ip, r7, lsr r8 @ │ │ │ │ - bl 0xfec40560 │ │ │ │ + bl 0xfec40528 │ │ │ │ svclt 0x00280304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162605,188 +162591,188 @@ │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ - blx 0xffaecfae │ │ │ │ + blx 0xffaecf76 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97fa68 │ │ │ │ + bl 0xfe97fa30 │ │ │ │ svclt 0x00280205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ - blx 0xfe36cfde │ │ │ │ + blx 0xfe36cfa6 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0622c │ │ │ │ + bl 0xfec061f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7f34615 │ │ │ │ @ instruction: 0x46a4fbb9 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x12755a4 │ │ │ │ + bl 0x127556c │ │ │ │ @ instruction: 0xf10c77e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0x18ed032 │ │ │ │ + blx 0x18ecffa │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06280 │ │ │ │ + bl 0xfec06248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f3461f │ │ │ │ strtmi pc, [r4], pc, lsl #23 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r4, #-1987] @ 0xfffff83d │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ @ instruction: 0xf147195d │ │ │ │ @ instruction: 0xf10c0700 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0xe6d086 │ │ │ │ + blx 0xe6d04e │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec062d4 │ │ │ │ + bl 0xfec0629c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ rsbslt pc, sl, #103424 @ 0x19400 │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ stceq 1, cr15, [r0], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf1031dd5 │ │ │ │ svclt 0x00b80301 │ │ │ │ - blle 0x3b8500 │ │ │ │ - bcs 0xcd174 │ │ │ │ - blx 0x9deff8 │ │ │ │ + blle 0x3b84c8 │ │ │ │ + bcs 0xcd13c │ │ │ │ + blx 0x9defc0 │ │ │ │ rsclt pc, r5, #12, 8 @ 0xc000000 │ │ │ │ addsmi sp, r4, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2a07 │ │ │ │ svclt 0x00d80500 │ │ │ │ strbeq fp, [r4, r5, ror #5] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe6d104 │ │ │ │ + blt 0xffe6d0cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fb2d │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973250 │ │ │ │ - b 0x12fd94 │ │ │ │ - b 0x116f998 │ │ │ │ + b 0x973218 │ │ │ │ + b 0x12fd5c │ │ │ │ + b 0x116f960 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andle r3, lr, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a5d28 │ │ │ │ + blx 0x9a5cf0 │ │ │ │ addslt pc, sl, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4620e7df │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeced190 │ │ │ │ + blt 0xfeced158 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0xffaed1ac │ │ │ │ + blx 0xffaed174 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf1c3020c │ │ │ │ @ instruction: 0xf1130800 │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r0, r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ stc2 10, cr15, [r8], {36} @ 0x24 @ │ │ │ │ - blcs 0x8a5e28 │ │ │ │ + blcs 0x8a5df0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df17c │ │ │ │ - blx 0x18ae22c │ │ │ │ + blx 0x1df144 │ │ │ │ + blx 0x18ae1f4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ svclt 0x0000ba6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06454 │ │ │ │ + bl 0xfec0641c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - blx 0x14adcfc │ │ │ │ + blx 0x14adcc4 │ │ │ │ cdpne 12, 7, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0xf1cc0610 │ │ │ │ @ instruction: 0xf9120e00 │ │ │ │ @ instruction: 0xf11c3f01 │ │ │ │ svclt 0x00bc0f07 │ │ │ │ sbcslt r1, ip, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf1bcdb0e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - blle 0x29be04 │ │ │ │ + blle 0x29bdcc │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svceq 0x0007f1bc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ svclt 0x00480101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ @@ -162802,24 +162788,24 @@ │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fa67 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r2, #0, #28 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9733d4 │ │ │ │ - b 0x12ff18 │ │ │ │ - b 0x116fb1c │ │ │ │ + b 0x97339c │ │ │ │ + b 0x12fee0 │ │ │ │ + b 0x116fae4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff115 │ │ │ │ vstrcs d13, [r0, #-924] @ 0xfffffc64 │ │ │ │ adcmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ @@ -162832,37 +162818,37 @@ │ │ │ │ svclt 0x0000b9eb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x96d338 │ │ │ │ + blx 0x96d300 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf1134f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r4!, {s29-s107} │ │ │ │ @ instruction: 0xf1c3db0c │ │ │ │ - blcs 0xb2394 │ │ │ │ - blx 0x11df278 │ │ │ │ - blle 0x22e3cc │ │ │ │ + blcs 0xb235c │ │ │ │ + blx 0x11df240 │ │ │ │ + blle 0x22e394 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bfe80 │ │ │ │ + b 0xfe3bfe48 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1df4b8 │ │ │ │ - b 0xfe1b03f4 │ │ │ │ + b 0x1df480 │ │ │ │ + b 0xfe1b03bc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -162897,44 +162883,44 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f341f0 │ │ │ │ movwcs fp, #2405 @ 0x965 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e8469e │ │ │ │ vseleq.f32 s30, s16, s7 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - blx 0x1878070 │ │ │ │ + blx 0x1878038 │ │ │ │ strb pc, [r0, lr, lsl #29]! @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ bfi r4, lr, #13, #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf24a1eb1 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf1be880a │ │ │ │ - blle 0xaf30c0 │ │ │ │ + blle 0xaf3088 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x166578 │ │ │ │ + blx 0x166540 │ │ │ │ @ instruction: 0xf5b2f20e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ movwle r2, #12800 @ 0x3200 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe0ede60 │ │ │ │ + blx 0xfe0ede28 │ │ │ │ svccc 0x0002f83c │ │ │ │ vorr.i32 d20, #33792 @ 0x00008400 │ │ │ │ adcsmi r0, r1, #143 @ 0x8f │ │ │ │ eorscs pc, sl, r7, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdbeq r2, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @@ -162942,49 +162928,49 @@ │ │ │ │ tstcc r2, r0, lsl r0 │ │ │ │ svceq 0x000ff11e │ │ │ │ andcs sp, r0, #212, 20 @ 0xd4000 │ │ │ │ @ instruction: 0xe7e54691 │ │ │ │ vpmax.s8 d15, d8, d18 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ ldrb r2, [pc, r0, lsl #4] │ │ │ │ - bcs 0xc0f68 │ │ │ │ + bcs 0xc0f30 │ │ │ │ @ instruction: 0xe7dbd1d8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f347f0 │ │ │ │ svclt 0x0000b8f5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf92cf7f3 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1c32500 │ │ │ │ @ instruction: 0xf10e0800 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xcb31f8 │ │ │ │ + blle 0xcb31c0 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svclt 0x00bc2b00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ - blcs 0x8a61bc │ │ │ │ - blx 0x1e6638 │ │ │ │ - blx 0xbee5a4 │ │ │ │ + blcs 0x8a6184 │ │ │ │ + blx 0x1e6600 │ │ │ │ + blx 0xbee56c │ │ │ │ strbmi pc, [ip, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d027 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11fc9a4 │ │ │ │ - blx 0x18709dc │ │ │ │ + b 0x11fc96c │ │ │ │ + blx 0x18709a4 │ │ │ │ ldrbmi pc, [r2, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @@ -163023,27 +163009,27 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, sp, lsl #5 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ @ instruction: 0xf1bcb861 │ │ │ │ - blle 0x633268 │ │ │ │ + blle 0x633230 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a66d8 │ │ │ │ - blx 0x14abea4 │ │ │ │ + blx 0x1a66a0 │ │ │ │ + blx 0x14abe6c │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ sbcslt r0, r2, #128, 4 │ │ │ │ - blx 0x11a95e0 │ │ │ │ + blx 0x11a95a8 │ │ │ │ @ instruction: 0xf000f206 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xe7cbb2d2 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ strb r0, [r5, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -163053,46 +163039,46 @@ │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f3b264 │ │ │ │ @ instruction: 0xf04ff871 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ - blx 0xfe0ee070 │ │ │ │ + blx 0xfe0ee038 │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9577f4 │ │ │ │ - b 0xf0338 │ │ │ │ - b 0x116fb3c │ │ │ │ + b 0x9577bc │ │ │ │ + b 0xf0300 │ │ │ │ + b 0x116fb04 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff114 │ │ │ │ @ instruction: 0x2c00dbe1 │ │ │ │ @ instruction: 0x2c0fdb11 │ │ │ │ - blx 0x1a6780 │ │ │ │ + blx 0x1a6748 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #216 @ 0xd8 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0x11a9690 │ │ │ │ + blx 0x11a9658 │ │ │ │ addslt pc, r9, #8, 6 @ 0x20000000 │ │ │ │ strb r2, [fp, r0, lsl #6] │ │ │ │ - blcs 0xc0fc0 │ │ │ │ + blcs 0xc0f88 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bfd7 │ │ │ │ @@ -163100,88 +163086,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf80ef7f3 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ rsbslt r0, fp, #816 @ 0x330 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fc │ │ │ │ - blcs 0xe6400 │ │ │ │ - blcs 0x8a6470 │ │ │ │ - blx 0x2a6880 │ │ │ │ - blx 0x11ec7d4 │ │ │ │ + blcs 0xe63c8 │ │ │ │ + blcs 0x8a6438 │ │ │ │ + blx 0x2a6848 │ │ │ │ + blx 0x11ec79c │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x18713e4 │ │ │ │ + blx 0x18713ac │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi r7, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1], -r7 │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorsvc pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1c0d84 │ │ │ │ - b 0xfe1b081c │ │ │ │ + b 0x1c0d4c │ │ │ │ + b 0xfe1b07e4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d1 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7f2 │ │ │ │ - blx 0x128018c │ │ │ │ + blx 0x1280154 │ │ │ │ strcs pc, [r0, -r4, lsl #8] │ │ │ │ @ instruction: 0x463ce7dd │ │ │ │ bicsle r2, r4, r0, lsl #30 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f2b27f │ │ │ │ @ instruction: 0xf1c7ffb3 │ │ │ │ ldrtmi r0, [r1], -r0, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xaf864 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xaf82c │ │ │ │ strcs r3, [r0], #-1552 @ 0xfffff9f0 │ │ │ │ svccc 0x0001f91c │ │ │ │ - ble 0x5fa460 │ │ │ │ + ble 0x5fa428 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrmi r2, [r6], r0, lsl #6 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x11bbc74 │ │ │ │ + b 0x11bbc3c │ │ │ │ vraddhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt r4, lr, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004cf7f2 │ │ │ │ - blle 0x4f7078 │ │ │ │ - blle 0x5bb494 │ │ │ │ + blle 0x4f7040 │ │ │ │ + blle 0x5bb45c │ │ │ │ ldcle 15, cr2, [sl], {7} │ │ │ │ - blcs 0x7fb88 │ │ │ │ + blcs 0x7fb50 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ sbcslt r4, fp, #157286400 @ 0x9600000 │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrb r0, [r9, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ - blx 0x9a9810 │ │ │ │ + blx 0x9a97d8 │ │ │ │ @ instruction: 0xf04ff308 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ sbcslt r0, fp, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf000e7cc │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ sbcle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x469623ff │ │ │ │ @@ -163192,101 +163178,101 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xff5af7f2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r0, r0, lsl #16 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb2b │ │ │ │ ldcle 15, cr0, [r6], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf000d335 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188c934 │ │ │ │ + blx 0x188c8fc │ │ │ │ tstpmi r4, #128, 18 @ p-variant is OBSOLETE @ 0x200000 │ │ │ │ svccs 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x953a30 │ │ │ │ - b 0x170174 │ │ │ │ - b 0x1170578 │ │ │ │ + b 0x9539f8 │ │ │ │ + b 0x17013c │ │ │ │ + b 0x1170540 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf93cd012 │ │ │ │ - blcs 0xbf568 │ │ │ │ + blcs 0xbf530 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ @ instruction: 0xf11edbe5 │ │ │ │ - ble 0xff5735ac │ │ │ │ + ble 0xff573574 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - blx 0x9a98f4 │ │ │ │ + blx 0x9a98bc │ │ │ │ andcs pc, r0, #8, 6 @ 0x20000000 │ │ │ │ bfi fp, fp, #5, #22 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - blcs 0xdf4b8 │ │ │ │ + blcs 0xdf480 │ │ │ │ ldrmi sp, [sl], -fp, asr #3 │ │ │ │ addslt lr, fp, #53739520 @ 0x3340000 │ │ │ │ strb r2, [sl, r0, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ stccs 15, cr4, [r0], {4} │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ strcs r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf113db0c │ │ │ │ - blle 0x9f3664 │ │ │ │ - blle 0xa3a5ec │ │ │ │ + blle 0x9f362c │ │ │ │ + blle 0xa3a5b4 │ │ │ │ fstmdbxle fp!, {d2-d16} @ Deprecated │ │ │ │ tstlt ip, r4, lsr #13 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaf9fc @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaf9c4 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe2dfb04 │ │ │ │ - b 0x1b0a28 │ │ │ │ - b 0xfe1b0a4c │ │ │ │ + b 0xfe2dfacc │ │ │ │ + b 0x1b09f0 │ │ │ │ + b 0xfe1b0a14 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d7 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr8, cr2, {7} │ │ │ │ strtmi r2, [r4], r0, lsl #8 │ │ │ │ @ instruction: 0xf1c3e7e0 │ │ │ │ - blx 0x9b2a40 │ │ │ │ + blx 0x9b2a08 │ │ │ │ @ instruction: 0xf04ff40c │ │ │ │ ldrb r0, [r9, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa2c │ │ │ │ bicle r4, pc, r4, asr #10 │ │ │ │ @ instruction: 0xf04f4664 │ │ │ │ strb r0, [pc, r0, lsl #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06c64 │ │ │ │ + bl 0xfec06c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ rsbslt pc, sl, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1064631 │ │ │ │ mcrne 14, 3, r0, cr3, cr0, {0} │ │ │ │ @@ -163300,81 +163286,81 @@ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0008f112 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf893dbee │ │ │ │ - bcs 0xdfabc │ │ │ │ - blx 0xbe6648 │ │ │ │ + bcs 0xdfa84 │ │ │ │ + blx 0xbe6610 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1b0acc │ │ │ │ + bl 0x1b0a94 │ │ │ │ rsclt r0, r4, #92, 8 @ 0x5c000000 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf46c │ │ │ │ + b 0x1caf434 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973bf0 │ │ │ │ - b 0x130734 │ │ │ │ - b 0x1170338 │ │ │ │ + b 0x973bb8 │ │ │ │ + b 0x1306fc │ │ │ │ + b 0x1170300 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x0010f115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a66c8 │ │ │ │ + blx 0x9a6690 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x130360 │ │ │ │ + bl 0x130328 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf11343df │ │ │ │ @ instruction: 0xf10e0f20 │ │ │ │ svclt 0x00b80e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8dedb09 │ │ │ │ - blcs 0xbfbb4 │ │ │ │ - blcs 0x8a6824 │ │ │ │ + blcs 0xbfb7c │ │ │ │ + blcs 0x8a67ec │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfb20 │ │ │ │ - blx 0x18aebd0 │ │ │ │ + blx 0x1dfae8 │ │ │ │ + blx 0x18aeb98 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, r8, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -163382,23 +163368,23 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ smlalsmi fp, ip, fp, sp │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ mrrceq 11, 0, lr, r4, cr12 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06e04 │ │ │ │ + bl 0xfec06dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ - blx 0x14af34c │ │ │ │ + blx 0x14af314 │ │ │ │ ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr6, {0} │ │ │ │ - b 0x1c775b0 │ │ │ │ + b 0x1c77578 │ │ │ │ ands r0, r1, ip, lsl #12 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsclt fp, r2, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ @@ -163406,86 +163392,86 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0007f11c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf993dbee │ │ │ │ @ instruction: 0xf1bc4000 │ │ │ │ - ble 0xff8f3864 │ │ │ │ + ble 0xff8f382c │ │ │ │ @ instruction: 0xf0044134 │ │ │ │ - bl 0x130470 │ │ │ │ + bl 0x130438 │ │ │ │ sbcslt r0, r2, #100, 4 @ 0x40000006 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf2c8 │ │ │ │ + b 0x1caf290 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85745b4 │ │ │ │ - b 0x973d94 │ │ │ │ - b 0x1308d8 │ │ │ │ - b 0x11704dc │ │ │ │ + b 0x973d5c │ │ │ │ + b 0x1308a0 │ │ │ │ + b 0x11704a4 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf9bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x11a686c │ │ │ │ + blx 0x11a6834 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x130504 │ │ │ │ + bl 0x1304cc │ │ │ │ addslt r0, r2, #805306374 @ 0x30000006 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf113020c │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - blle 0x77a958 │ │ │ │ + blle 0x77a920 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3c083c │ │ │ │ + b 0xfe3c0804 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1dfe74 │ │ │ │ - b 0xfe1b0db0 │ │ │ │ + b 0x1dfe3c │ │ │ │ + b 0xfe1b0d78 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ vst1.16 {d15-d16}, [ip], r4 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ @ instruction: 0x0c64eb0c │ │ │ │ @@ -163498,21 +163484,21 @@ │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq lr, [ip, -pc, ror #20] │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xa739f4 │ │ │ │ + blle 0xa739bc │ │ │ │ @ instruction: 0xf1bc7813 │ │ │ │ - blle 0xab39dc │ │ │ │ + blle 0xab39a4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6ea8 │ │ │ │ - blcs 0xaca18 │ │ │ │ - blx 0x189fc64 │ │ │ │ + blx 0x1a6e70 │ │ │ │ + blcs 0xac9e0 │ │ │ │ + blx 0x189fc2c │ │ │ │ @ instruction: 0xf000fe83 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0x46230eff │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc lr, (UNDEF: 1) │ │ │ │ @@ -163521,68 +163507,68 @@ │ │ │ │ @ instruction: 0xb115d1dc │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ - blx 0x9a9dd0 │ │ │ │ + blx 0x9a9d98 │ │ │ │ @ instruction: 0xf000f907 │ │ │ │ @ instruction: 0xf0090401 │ │ │ │ movwcs r0, #3585 @ 0xe01 │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ - blcs 0xe9db8 │ │ │ │ + blcs 0xe9d80 │ │ │ │ @ instruction: 0xf000d1d5 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf24a1eb1 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1c78e88 │ │ │ │ + b 0x1c78e50 │ │ │ │ eor r0, r7, lr, lsl #16 │ │ │ │ @ instruction: 0xf1be880b │ │ │ │ - blle 0xb73a94 │ │ │ │ + blle 0xb73a5c │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1a6f68 │ │ │ │ + blx 0x1a6f30 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf983fa1f │ │ │ │ - beq 0xebfe8 │ │ │ │ + beq 0xebfb0 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svccc 0x0002f83c │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x977f94 │ │ │ │ - b 0x2f0ad8 │ │ │ │ - b 0x11706dc │ │ │ │ + b 0x977f5c │ │ │ │ + b 0x2f0aa0 │ │ │ │ + b 0x11706a4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r7, r0 │ │ │ │ @ instruction: 0xf11e3102 │ │ │ │ - ble 0xff573b24 │ │ │ │ - beq 0xec024 │ │ │ │ + ble 0xff573aec │ │ │ │ + beq 0xebfec │ │ │ │ ubfx r4, r1, #13, #5 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ - beq 0xec030 │ │ │ │ + beq 0xebff8 │ │ │ │ andeq pc, r1, #3 │ │ │ │ subseq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ - blcs 0xe9e68 │ │ │ │ + blcs 0xe9e30 │ │ │ │ @ instruction: 0x469ad1d3 │ │ │ │ bfi r4, r9, #13, #8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ @@ -163590,44 +163576,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - b 0x1c79354 │ │ │ │ + b 0x1c7931c │ │ │ │ @ instruction: 0xf10e0803 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xb73be0 │ │ │ │ + blle 0xb73ba8 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xb7ab68 │ │ │ │ + blle 0xb7ab30 │ │ │ │ @ instruction: 0xdc322b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorsle r4, r0, ip, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaff80 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaff48 @ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8519680 @ 0x00820000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1e3ba8 │ │ │ │ - b 0x1b0fcc │ │ │ │ - b 0xfe1b0fc4 │ │ │ │ + b 0xfe1e3b70 │ │ │ │ + b 0x1b0f94 │ │ │ │ + b 0xfe1b0f8c │ │ │ │ andvs r0, ip, ip, lsl #8 │ │ │ │ @ instruction: 0xb115d1d7 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfee6df80 │ │ │ │ + bllt 0xfee6df48 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [pc, r4, ror #12] │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrbeq lr, [r4], #-2825 @ 0xfffff4f7 │ │ │ │ ssatmi lr, #5, r6, asr #15 │ │ │ │ @@ -163637,28 +163623,28 @@ │ │ │ │ svclt 0x0000e7ce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff6edfca │ │ │ │ + blx 0xff6edf92 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x27003cff │ │ │ │ ldreq pc, [r0, #-262] @ 0xfffffefa │ │ │ │ streq lr, [lr], -pc, ror #20 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf99cdb2d │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xbf3c28 │ │ │ │ + blle 0xbf3bf0 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1a7104 │ │ │ │ - blx 0x14ac86c │ │ │ │ + blx 0x1a70cc │ │ │ │ + blx 0x14ac834 │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ @@ -163674,217 +163660,217 @@ │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ andcs fp, r0, #87040 @ 0x15400 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ andeq pc, r1, #8 │ │ │ │ - bl 0x138c94 │ │ │ │ + bl 0x138c5c │ │ │ │ sbcslt r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - blcs 0xea00c │ │ │ │ + blcs 0xe9fd4 │ │ │ │ @ instruction: 0x461ad1d2 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f2b264 │ │ │ │ @ instruction: 0xf04ffb75 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stccs 0, cr14, [pc], {38} @ 0x26 │ │ │ │ - blx 0x1a71cc │ │ │ │ + blx 0x1a7194 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0xfe0eea84 │ │ │ │ + blx 0xfe0eea4c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x93c208 │ │ │ │ - b 0xf0930 │ │ │ │ - b 0x1130534 │ │ │ │ + b 0x93c1d0 │ │ │ │ + b 0xf08f8 │ │ │ │ + b 0x11304fc │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ andsle r2, r8, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ - blle 0xff90196c │ │ │ │ + blle 0xff901934 │ │ │ │ @ instruction: 0x3000f9bc │ │ │ │ - ble 0xff3bb148 │ │ │ │ + ble 0xff3bb110 │ │ │ │ vpmax.s8 , q4, │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ - bl 0xf0558 │ │ │ │ + bl 0xf0520 │ │ │ │ addlt r0, r9, #-2147483624 @ 0x80000018 │ │ │ │ @ instruction: 0x4619e7d4 │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf1b9e7d0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff66e140 │ │ │ │ + blt 0xff66e108 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x46e15e │ │ │ │ + blx 0x46e126 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1132600 │ │ │ │ @ instruction: 0xf10e0f1f │ │ │ │ svclt 0x00bc0e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x601b4c │ │ │ │ + blle 0x601b14 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xc3adc4 │ │ │ │ + blle 0xc3ad8c │ │ │ │ @ instruction: 0xdc362b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ andle r2, r7, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2b1a00 │ │ │ │ + b 0xfe2b19c8 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, ip, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - b 0x1c9ec28 │ │ │ │ - blx 0x11b2234 │ │ │ │ + b 0x1c9ebf0 │ │ │ │ + blx 0x11b21fc │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1a6c │ │ │ │ + blcs 0x2c1a34 │ │ │ │ @ instruction: 0x461cd074 │ │ │ │ ldmdale r6!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0xfea6e22c │ │ │ │ + blx 0xfea6e1f4 │ │ │ │ eorseq pc, r8, #4, 2 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xb03a8 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xb0370 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ tstpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x12c3b4 │ │ │ │ + bcc 0x12c37c │ │ │ │ @ instruction: 0xf101fa0c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf802fa2c │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ stmdaeq r1, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ - blx 0x340f0a │ │ │ │ - blx 0x36cae2 │ │ │ │ + blx 0x340ed2 │ │ │ │ + blx 0x36caaa │ │ │ │ rscmi r2, r1, ip, lsl #24 │ │ │ │ - blhi 0x36f168 │ │ │ │ + blhi 0x36f130 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ stmiaeq r9, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - b 0xfe181648 │ │ │ │ + b 0xfe181610 │ │ │ │ andsmi r0, r3, r9, lsl #6 │ │ │ │ ldrdhi pc, [r4], -r8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ stmdavs fp!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - b 0x100458 │ │ │ │ - b 0xf0728 │ │ │ │ + b 0x100420 │ │ │ │ + b 0xf06f0 │ │ │ │ @ instruction: 0xf1a40108 │ │ │ │ subsmi r0, r9, r0, lsr #16 │ │ │ │ ldmib r7, {r0, r3, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf85e3102 │ │ │ │ - blx 0x10c3cc │ │ │ │ + blx 0x10c394 │ │ │ │ rscmi pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - bl 0x4406a0 │ │ │ │ - b 0x1171620 │ │ │ │ + bl 0x440668 │ │ │ │ + b 0x11715e8 │ │ │ │ stmdavs r0!, {r3, r8, r9}^ │ │ │ │ rsbmi r6, r3, ip, lsr #17 │ │ │ │ stmiavs sl!, {r0, r1, r4, lr}^ │ │ │ │ rsbmi r4, r3, fp, lsr r0 │ │ │ │ - b 0xfe1085e0 │ │ │ │ - b 0x170f40 │ │ │ │ + b 0xfe1085a8 │ │ │ │ + b 0x170f08 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24ff8 │ │ │ │ vmla.i8 , , │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ - blmi 0x130414 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + blmi 0x1303dc │ │ │ │ eorseq pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf828f1c2 │ │ │ │ - eorseq sl, r3, r8 │ │ │ │ + @ instruction: 0xf82cf1c2 │ │ │ │ + ldrsbteq r9, [r3], -r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1b94 │ │ │ │ + blcs 0x4c1b5c │ │ │ │ addhi pc, fp, r0 │ │ │ │ - blcs 0x481bf4 │ │ │ │ + blcs 0x481bbc │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0x4ee358 │ │ │ │ + blx 0x4ee320 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 2, cr15, cr0, cr12, {6} │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10cfa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x941020 │ │ │ │ + blx 0x940fe8 │ │ │ │ ldmdavs fp!, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ vmlsmi.f32 s28, s4, s30 │ │ │ │ @ instruction: 0x4c01ea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ vnmlami.f32 s28, s2, s28 │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ @@ -163894,250 +163880,250 @@ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ smlawteq r0, r4, r1, pc @ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ - blx 0x18a4ec │ │ │ │ + blx 0x18a4b4 │ │ │ │ rscmi pc, r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0x970890 │ │ │ │ + blx 0x970858 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ - bicspl pc, r0, sl, asr #4 │ │ │ │ + orrspl pc, r8, sl, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1007ac │ │ │ │ + bl 0x100774 │ │ │ │ @ instruction: 0xf85109c8 │ │ │ │ @ instruction: 0xf8d9a038 │ │ │ │ @ instruction: 0xf8d58004 │ │ │ │ - b 0xfe154430 │ │ │ │ - b 0x130c58 │ │ │ │ - b 0x130c68 │ │ │ │ - b 0xfe130c64 │ │ │ │ + b 0xfe1543f8 │ │ │ │ + b 0x130c20 │ │ │ │ + b 0x130c30 │ │ │ │ + b 0xfe130c2c │ │ │ │ eorvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1c4686a │ │ │ │ subsmi r0, r3, r0, lsr #18 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ strbeq lr, [r0, r1, lsl #22] │ │ │ │ @ instruction: 0xf909fa03 │ │ │ │ - blx 0x9807f0 │ │ │ │ - b 0x116e48c │ │ │ │ + blx 0x9807b8 │ │ │ │ + b 0x116e454 │ │ │ │ rscmi r0, r3, r9, lsl #4 │ │ │ │ eorsmi pc, r0, r1, asr r8 @ │ │ │ │ - b 0x114a718 │ │ │ │ + b 0x114a6e0 │ │ │ │ ldmdavs r9!, {r3, r9}^ │ │ │ │ - b 0x140588 │ │ │ │ + b 0x140550 │ │ │ │ eormi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, asr #32 │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ subsmi r4, r3, fp │ │ │ │ ldrtmi r6, [r0], -fp, ror #1 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, r5, asr #4 │ │ │ │ + subne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10237 │ │ │ │ - svclt 0x0000ff7d │ │ │ │ - eorseq sl, r3, ip, lsl r0 │ │ │ │ + svclt 0x0000ff81 │ │ │ │ + eorseq r9, r3, r4, ror #31 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1cec │ │ │ │ + blcs 0x8c1cb4 │ │ │ │ ldrmi sp, [ip], -ip, rrx │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf966f7f2 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stceq 1, cr15, [r0], #-16 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ - beq 0xecc08 │ │ │ │ + beq 0xecbd0 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vseleq.f32 s30, s24, s17 │ │ │ │ - blx 0x36ed24 │ │ │ │ + blx 0x36ecec │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vmlseq.f32 s28, s20, s28 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ vcge.s8 d20, d10, d3 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ - blx 0xab0df8 │ │ │ │ - b 0x146e540 │ │ │ │ - bl 0x133d54 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ + blx 0xab0dc0 │ │ │ │ + b 0x146e508 │ │ │ │ + bl 0x133d1c │ │ │ │ rscmi r0, r1, r9, asr #17 │ │ │ │ @ instruction: 0xf85244f4 │ │ │ │ @ instruction: 0xf8d5a039 │ │ │ │ @ instruction: 0xf8d89000 │ │ │ │ - b 0xfe190558 │ │ │ │ - b 0x171170 │ │ │ │ - b 0x171188 │ │ │ │ - b 0xfe17117c │ │ │ │ + b 0xfe190520 │ │ │ │ + b 0x171138 │ │ │ │ + b 0x171150 │ │ │ │ + b 0xfe171144 │ │ │ │ eorvs r0, fp, r9, lsl #6 │ │ │ │ @ instruction: 0xf1c4686b │ │ │ │ subsmi r0, r9, r0, lsr #18 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, r9, r9, asr r0 │ │ │ │ ldrdcc lr, [r2, -r7] │ │ │ │ strbeq lr, [r0, r2, lsl #22] │ │ │ │ @ instruction: 0xf909fa01 │ │ │ │ - blx 0x90090c │ │ │ │ - b 0x11ae5a4 │ │ │ │ + blx 0x9008d4 │ │ │ │ + b 0x11ae56c │ │ │ │ rscmi r0, r1, r9, lsl #6 │ │ │ │ eorsmi pc, r0, r2, asr r8 @ │ │ │ │ - b 0x118a838 │ │ │ │ + b 0x118a800 │ │ │ │ ldmdavs r8!, {r3, r8, r9}^ │ │ │ │ - b 0x1806e4 │ │ │ │ + b 0x1806ac │ │ │ │ eormi r0, r3, lr, lsl #6 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, lr}^ │ │ │ │ - b 0xfe108850 │ │ │ │ - b 0x1711b0 │ │ │ │ + b 0xfe108818 │ │ │ │ + b 0x171178 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ vtst.8 d27, d21, d21 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ - blmi 0x130684 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x13064c │ │ │ │ eorseq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 15, cr15, cr0, cr1, {6} │ │ │ │ - eorseq sl, r3, r0, lsr r0 │ │ │ │ + cdp2 1, 15, cr15, cr4, cr1, {6} │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1e08 │ │ │ │ + blcs 0x2c1dd0 │ │ │ │ @ instruction: 0x461cd071 │ │ │ │ ldmdale r3!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf8daf7f2 │ │ │ │ teqpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ @ instruction: 0xf1044313 │ │ │ │ vmov.i32 d16, #34816 @ 0x00008800 │ │ │ │ - blx 0x8f8668 │ │ │ │ + blx 0x8f8630 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ @ instruction: 0xf00340a3 │ │ │ │ ldmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9}^ │ │ │ │ - blx 0x205244 │ │ │ │ + blx 0x20520c │ │ │ │ adcmi pc, r3, ip, lsl #24 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - blx 0x1eee6a │ │ │ │ + blx 0x1eee32 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ strbeq lr, [r9, #2830] @ 0xb0e │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 11, cr15, [r2], {1} @ │ │ │ │ smlatbcs r1, r2, fp, pc @ │ │ │ │ andeq lr, r9, #569344 @ 0x8b000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ - b 0x14a82c │ │ │ │ + b 0x14a7f4 │ │ │ │ strbtmi r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ ldmdavs r2!, {r1, r4, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ @ instruction: 0xf1c46073 │ │ │ │ ldmib r8, {r5, r9}^ │ │ │ │ - blx 0x2052a4 │ │ │ │ + blx 0x20526c │ │ │ │ adcmi pc, r3, r9, lsl #18 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blx 0x2012f8 │ │ │ │ - bl 0x46cec0 │ │ │ │ + blx 0x2012c0 │ │ │ │ + bl 0x46ce88 │ │ │ │ @ instruction: 0xf85e04c0 │ │ │ │ stmdavs r0!, {r4, r5, ip, lr}^ │ │ │ │ strhtmi r6, [r2], #-132 @ 0xffffff7c │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ rsbmi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt r4!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbne pc, ip, r5, asr #4 │ │ │ │ + eorsne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10239 │ │ │ │ - svclt 0x0000fe5f │ │ │ │ - eorseq sl, r3, r4, asr #32 │ │ │ │ + svclt 0x0000fe63 │ │ │ │ + eorseq sl, r3, ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1f2c │ │ │ │ + blcs 0x4c1ef4 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - blcs 0x481f88 │ │ │ │ + blcs 0x481f50 │ │ │ │ addhi pc, fp, r0, lsl #4 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf846f7f2 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - blx 0x1878b34 │ │ │ │ - blx 0x16e938 │ │ │ │ + blx 0x1878afc │ │ │ │ + blx 0x16e900 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ - blx 0x93877c │ │ │ │ - b 0x13ef774 │ │ │ │ + blx 0x938744 │ │ │ │ + b 0x13ef73c │ │ │ │ @ instruction: 0xf1040c03 │ │ │ │ - blx 0x93138c │ │ │ │ - b 0x13ed35c │ │ │ │ + blx 0x931354 │ │ │ │ + b 0x13ed324 │ │ │ │ ldmib r6, {r0, r1, sl, fp}^ │ │ │ │ - blx 0x3b9358 │ │ │ │ - blx 0x8af76c │ │ │ │ - b 0x14b0190 │ │ │ │ - bl 0x7c3794 │ │ │ │ - blx 0x1737a0 │ │ │ │ + blx 0x3b9320 │ │ │ │ + blx 0x8af734 │ │ │ │ + b 0x14b0158 │ │ │ │ + bl 0x7c375c │ │ │ │ + blx 0x173768 │ │ │ │ @ instruction: 0xf141f304 │ │ │ │ streq r0, [r9], #-256 @ 0xffffff00 │ │ │ │ tstmi ip, r1, asr #20 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10f17a8 │ │ │ │ - b 0x1480bf8 │ │ │ │ - bl 0x7c37bc │ │ │ │ + b 0x10f1770 │ │ │ │ + b 0x1480bc0 │ │ │ │ + bl 0x7c3784 │ │ │ │ @ instruction: 0xf1a40c0e │ │ │ │ @ instruction: 0xf1410e20 │ │ │ │ - blx 0x130b98 │ │ │ │ - b 0x11affd4 │ │ │ │ + blx 0x130b60 │ │ │ │ + b 0x11aff9c │ │ │ │ @ instruction: 0xf1c4030e │ │ │ │ - blx 0x934024 │ │ │ │ - b 0x11affe0 │ │ │ │ + blx 0x933fec │ │ │ │ + b 0x11affa8 │ │ │ │ vcgt.s8 d16, d10, d14 │ │ │ │ - @ instruction: 0xf2c05ed0 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ adcmi r0, r2, r3, lsr lr │ │ │ │ stmibeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsge pc, r8, lr, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -164148,111 +164134,111 @@ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ eorsvs pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf909fa02 │ │ │ │ - blx 0x940a88 │ │ │ │ - b 0x11ae820 │ │ │ │ + blx 0x940a50 │ │ │ │ + b 0x11ae7e8 │ │ │ │ adcmi r0, r2, r9, lsl #6 │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stmiavs ip!, {r5, r6, fp, sp, lr} │ │ │ │ - b 0x14099c │ │ │ │ + b 0x140964 │ │ │ │ eorsmi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ andmi r4, r3, fp │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1308fc │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ + blmi 0x1308c4 │ │ │ │ eorseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r4, #772]! @ 0x304 │ │ │ │ - eorseq sl, r3, r8, asr r0 │ │ │ │ + ldc2 1, cr15, [r8, #772]! @ 0x304 │ │ │ │ + eorseq sl, r3, r0, lsr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c2080 │ │ │ │ + blcs 0x8c2048 │ │ │ │ ldrmi sp, [ip], -r1, rrx │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xff9ef7f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a44262 │ │ │ │ - blx 0x1871d04 │ │ │ │ - blx 0x1b0288 │ │ │ │ + blx 0x1871ccc │ │ │ │ + blx 0x1b0250 │ │ │ │ vhsub.s8 d31, d10, d2 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ - blx 0x973960 │ │ │ │ + @ instruction: 0xf2c05c98 │ │ │ │ + blx 0x973928 │ │ │ │ tstpmi r1, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ tstmi r9, #227 @ 0xe3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ movwcs lr, #2520 @ 0x9d8 │ │ │ │ vaddl.u8 q10, d16, d17 │ │ │ │ - blx 0x1388e8 │ │ │ │ + blx 0x1388b0 │ │ │ │ adcmi pc, r3, r5, lsl #10 │ │ │ │ @ instruction: 0xf1c4432b │ │ │ │ - blx 0x931d38 │ │ │ │ + blx 0x931d00 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ strbeq lr, [lr, #2828] @ 0xb0c │ │ │ │ @ instruction: 0xf85c40a2 │ │ │ │ - b 0xfe1a89c0 │ │ │ │ + b 0xfe1a8988 │ │ │ │ @ instruction: 0xf8d50309 │ │ │ │ andmi sl, fp, r4 │ │ │ │ - b 0x18a9a8 │ │ │ │ + b 0x18a970 │ │ │ │ rsbmi r0, sl, sl, lsl #6 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ rsbsvs r4, r3, sl │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ eorsvs r4, r2, sl, rrx │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ movwpl lr, #10712 @ 0x29d8 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ - blx 0xa00b88 │ │ │ │ - b 0x11ad108 │ │ │ │ + blx 0xa00b50 │ │ │ │ + b 0x11ad0d0 │ │ │ │ tstmi r3, #939524096 @ 0x38000000 │ │ │ │ vpmax.s8 d15, d4, d5 │ │ │ │ eorspl pc, r0, ip, asr r8 @ │ │ │ │ strbeq lr, [r0], #2828 @ 0xb0c │ │ │ │ strhmi r6, [r2], #-128 @ 0xffffff80 │ │ │ │ andmi r6, sl, r4, ror #16 │ │ │ │ submi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3, lsr #32 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr1, {7} │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addne pc, ip, r5, asr #4 │ │ │ │ + subsne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1023b │ │ │ │ - svclt 0x0000fd33 │ │ │ │ - eorseq sl, r3, ip, rrx │ │ │ │ + svclt 0x0000fd37 │ │ │ │ + eorseq sl, r3, r4, lsr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07b5c │ │ │ │ + bl 0xfec07b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ cdpcs 15, 1, cr15, cr0, cr1, {1} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r9 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164261,31 +164247,31 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf245beb5 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ - blmi 0x130a84 │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ + blmi 0x130a4c │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r0], #772 @ 0x304 │ │ │ │ - eorseq sl, r3, r0, lsl #1 │ │ │ │ + ldc2l 1, cr15, [r4], #772 @ 0x304 │ │ │ │ + eorseq sl, r3, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07be0 │ │ │ │ + bl 0xfec07ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - sbcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + addspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r8 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164294,164 +164280,164 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf245be73 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ - blmi 0x130b08 │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ + blmi 0x130ad0 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [lr], #772 @ 0x304 │ │ │ │ - mlaseq r3, r4, r0, sl │ │ │ │ + ldc2 1, cr15, [r2], #772 @ 0x304 │ │ │ │ + eorseq sl, r3, ip, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c64 │ │ │ │ + bl 0xfec07c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr13, {4} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf937d81c │ │ │ │ - blx 0x1880b40 │ │ │ │ + blx 0x1880b08 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8ba0 │ │ │ │ - b 0xfe1edac4 │ │ │ │ - b 0x1b1ab8 │ │ │ │ - b 0xfe1b1aec │ │ │ │ + blx 0x1e8b68 │ │ │ │ + b 0xfe1eda8c │ │ │ │ + b 0x1b1a80 │ │ │ │ + b 0xfe1b1ab4 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr1, {7} │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsne pc, ip, r5, asr #4 │ │ │ │ + rsbne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000fc6b │ │ │ │ - eorseq sl, r3, r8, lsr #1 │ │ │ │ + svclt 0x0000fc6f │ │ │ │ + eorseq sl, r3, r0, ror r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07cec │ │ │ │ + bl 0xfec07cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr9, {2} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf837d81c │ │ │ │ - blx 0x1880bc8 │ │ │ │ + blx 0x1880b90 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8c28 │ │ │ │ - b 0xfe1edb4c │ │ │ │ - b 0x1b1b40 │ │ │ │ - b 0xfe1b1b74 │ │ │ │ + blx 0x1e8bf0 │ │ │ │ + b 0xfe1edb14 │ │ │ │ + b 0x1b1b08 │ │ │ │ + b 0xfe1b1b3c │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsne pc, ip, r5, asr #4 │ │ │ │ + rsbne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000fc27 │ │ │ │ - ldrhteq sl, [r3], -ip │ │ │ │ + svclt 0x0000fc2b │ │ │ │ + eorseq sl, r3, r4, lsl #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #1638400 @ 0x190000 │ │ │ │ mulne r1, r5, r9 │ │ │ │ svc 0x0002f83c │ │ │ │ vabal.u8 , d0, d2 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ adcsmi r2, r1, r2, lsr r0 │ │ │ │ - b 0x102144 │ │ │ │ - b 0xc30fc4 │ │ │ │ - b 0x10f43c8 │ │ │ │ + b 0x10210c │ │ │ │ + b 0xc30f8c │ │ │ │ + b 0x10f4390 │ │ │ │ @ instruction: 0xf8ac010e │ │ │ │ mvnle r1, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ vadd.f32 d27, d21, d25 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ - blmi 0x130c9c │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ + blmi 0x130c64 │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff9ed2f2 │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + blx 0xffaed2ba │ │ │ │ + mlaseq r3, r8, r0, sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf83c7869 │ │ │ │ strcc lr, [r2, #-3842] @ 0xfffff0fe │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r7, asr r8 @ │ │ │ │ strbmi r4, [r3, #-177]! @ 0xffffff4f │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsne pc, ip, r5, asr #4 │ │ │ │ + rsbne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fba3 │ │ │ │ - eorseq sl, r3, r4, ror #1 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ + eorseq sl, r3, ip, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07e7c │ │ │ │ + bl 0xfec07e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 13, 0, APSR_nzcv, cr0, cr1, {4} │ │ │ │ vadd.i8 d29, d10, d18 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4002f9b2 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvc 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @@ -164460,56 +164446,56 @@ │ │ │ │ strbmi r4, [r1, #-124]! @ 0xffffff84 │ │ │ │ streq lr, [lr], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ strtmi sp, [r8], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - cmppne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsne pc, ip, r5, asr #4 │ │ │ │ + rsbne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fb61 │ │ │ │ - ldrshteq sl, [r3], -r8 │ │ │ │ + svclt 0x0000fb65 │ │ │ │ + eorseq sl, r3, r0, asr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07f00 │ │ │ │ + bl 0xfec07ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ cdpcs 13, 1, cr15, cr0, cr15, {2} │ │ │ │ vadd.i8 d29, d10, d17 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1892e7c │ │ │ │ + blx 0x1892e44 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r7, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r3, asr r8 @ │ │ │ │ ldrhtmi r4, [ip], #-4 │ │ │ │ - b 0x1c22c8 │ │ │ │ - b 0xfe1b1d80 │ │ │ │ + b 0x1c2290 │ │ │ │ + b 0xfe1b1d48 │ │ │ │ @ instruction: 0xf8cc0407 │ │ │ │ mvnle r4, r0 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ sha1c.32 , , │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ - blmi 0x130e24 │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ + blmi 0x130dec │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x8ed47a │ │ │ │ - eorseq sl, r3, ip, lsl #2 │ │ │ │ + blx 0x9ed442 │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07f80 │ │ │ │ + bl 0xfec07f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ cdpne 13, 10, cr15, cr2, cr15, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbeq r3, [r3, r2, lsl #4] │ │ │ │ @@ -164525,35 +164511,35 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46984614 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ - blx 0x18745ec │ │ │ │ + blx 0x18745b4 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf8374f04 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - blx 0x9b4ef0 │ │ │ │ - b 0x3efe24 │ │ │ │ - b 0x9f3e0c │ │ │ │ - b 0x13b1e10 │ │ │ │ + blx 0x9b4eb8 │ │ │ │ + b 0x3efdec │ │ │ │ + b 0x9f3dd4 │ │ │ │ + b 0x13b1dd8 │ │ │ │ @ instruction: 0xf8270c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08030 │ │ │ │ + bl 0xfec07ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f1461f │ │ │ │ @ instruction: 0x4621fcb7 │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @@ -164574,33 +164560,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vhadd.s8 d16, d26, d15 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ svcne 0x00230733 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf857429a │ │ │ │ - blx 0x9d0fb4 │ │ │ │ - b 0x3efee0 │ │ │ │ - b 0xc33eec │ │ │ │ - b 0x13b1ef0 │ │ │ │ + blx 0x9d0f7c │ │ │ │ + b 0x3efea8 │ │ │ │ + b 0xc33eb4 │ │ │ │ + b 0x13b1eb8 │ │ │ │ @ instruction: 0xf8210c04 │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec080ec │ │ │ │ + bl 0xfec080b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr11, cr9, {2} │ │ │ │ cdpne 2, 6, cr2, cr9, cr0, {0} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -164609,54 +164595,54 @@ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ vseleq.f32 s30, s10, s29 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ svclt 0x004807c7 │ │ │ │ andsgt pc, r2, r6, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2b116c │ │ │ │ + bcs 0x2b1134 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffdeef00 │ │ │ │ + bllt 0xffdeeec8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f3a │ │ │ │ cdpne 14, 6, cr0, cr9, cr0, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r1], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c1340 │ │ │ │ - blx 0x873fa4 │ │ │ │ - blx 0x18b01bc │ │ │ │ + bl 0x7c1308 │ │ │ │ + blx 0x873f6c │ │ │ │ + blx 0x18b0184 │ │ │ │ @ instruction: 0xf836f880 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - b 0xa9107c │ │ │ │ - b 0x3b2bc0 │ │ │ │ - b 0x1273fc4 │ │ │ │ + b 0xa91044 │ │ │ │ + b 0x3b2b88 │ │ │ │ + b 0x1273f8c │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicsle r0, sp, r4, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbbb3 │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec081cc │ │ │ │ + bl 0xfec08194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ @ instruction: 0xf106fbe9 │ │ │ │ vsubl.u8 q8, d0, d14 │ │ │ │ ldrtmi r0, [fp], -pc, asr #2 │ │ │ │ @@ -164670,120 +164656,120 @@ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10307cf │ │ │ │ svclt 0x00480302 │ │ │ │ stcgt 8, cr15, [r1], {3} │ │ │ │ addmi r0, r2, #8978432 @ 0x890000 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe0eefe8 │ │ │ │ + bllt 0xfe0eefb0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfedef00e │ │ │ │ + blx 0xfedeefd6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ cdpne 0, 6, cr0, cr14, cr15, {4} │ │ │ │ svcvc 0x0004f85e │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r6], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c1430 │ │ │ │ - blx 0x874094 │ │ │ │ - blx 0x18b02ac │ │ │ │ + bl 0x7c13f8 │ │ │ │ + blx 0x87405c │ │ │ │ + blx 0x18b0274 │ │ │ │ stmdahi pc, {r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8534572 │ │ │ │ - b 0xa9116c │ │ │ │ - b 0x3b2cb0 │ │ │ │ - b 0x12740b4 │ │ │ │ + b 0xa91134 │ │ │ │ + b 0x3b2c78 │ │ │ │ + b 0x127407c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbb3f │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - blx 0x1def08e │ │ │ │ + blx 0x1def056 │ │ │ │ cdpne 3, 10, cr2, cr1, cr0, {0} │ │ │ │ stmdbeq r0!, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b52f02 │ │ │ │ - b 0x147495c │ │ │ │ - blx 0x950468 │ │ │ │ - blx 0x3ed8f8 │ │ │ │ - b 0x116e10c │ │ │ │ - blx 0x13b18fc │ │ │ │ + b 0x1474924 │ │ │ │ + blx 0x950430 │ │ │ │ + blx 0x3ed8c0 │ │ │ │ + b 0x116e0d4 │ │ │ │ + blx 0x13b18c4 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r5], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0000400 │ │ │ │ svclt 0x00a40401 │ │ │ │ - beq 0x20ad244 │ │ │ │ - ble 0x342ba4 │ │ │ │ - blx 0xfe16fa8c │ │ │ │ + beq 0x20ad20c │ │ │ │ + ble 0x342b6c │ │ │ │ + blx 0xfe16fa54 │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed25c │ │ │ │ + beq 0xfe0ed224 │ │ │ │ smlatblt ip, r6, r6, r4 │ │ │ │ andsge pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdd30 │ │ │ │ + b 0x12bdcf8 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b1370 │ │ │ │ + blcs 0x2b1338 │ │ │ │ @ instruction: 0xf1b8d1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffbef110 │ │ │ │ + blt 0xffbef0d8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4690 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ - blx 0x96f132 │ │ │ │ + blx 0x96f0fa │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9352000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474a04 │ │ │ │ - blx 0x950510 │ │ │ │ - blx 0x3ed99c │ │ │ │ - b 0x116d5b4 │ │ │ │ - blx 0x13b1998 │ │ │ │ + b 0x14749cc │ │ │ │ + blx 0x9504d8 │ │ │ │ + blx 0x3ed964 │ │ │ │ + b 0x116d57c │ │ │ │ + blx 0x13b1960 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0030100 │ │ │ │ svclt 0x00a40101 │ │ │ │ - beq 0x20ad2ec │ │ │ │ - ble 0x342bec │ │ │ │ - blx 0xfe16fb34 │ │ │ │ + beq 0x20ad2b4 │ │ │ │ + ble 0x342bb4 │ │ │ │ + blx 0xfe16fafc │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed304 │ │ │ │ + beq 0xfe0ed2cc │ │ │ │ smlabblt r9, lr, r6, r4 │ │ │ │ andge pc, r1, r6, lsl #17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ @ instruction: 0x3602089b │ │ │ │ bicle r4, lr, r5, asr #10 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ @@ -164792,45 +164778,45 @@ │ │ │ │ svclt 0x0000ba9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ - blx 0xff56f1d0 │ │ │ │ + blx 0xff56f198 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1480e34 │ │ │ │ - blx 0x990db4 │ │ │ │ - blx 0x470240 │ │ │ │ - b 0x13efa54 │ │ │ │ + b 0x1480dfc │ │ │ │ + blx 0x990d7c │ │ │ │ + blx 0x470208 │ │ │ │ + b 0x13efa1c │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ - blx 0x1433ab8 │ │ │ │ + blx 0x1433a80 │ │ │ │ svclt 0x005cf305 │ │ │ │ - blx 0x36fb78 │ │ │ │ + blx 0x36fb40 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf51cda29 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1730a00 │ │ │ │ svclt 0x00ae33ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d264 │ │ │ │ + beq 0x12d22c │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x1121300 │ │ │ │ + b 0x11212c8 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd348 │ │ │ │ - b 0x43428c │ │ │ │ - b 0x13b4a90 │ │ │ │ + b 0xbbd310 │ │ │ │ + b 0x434254 │ │ │ │ + b 0x13b4a58 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r6, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -164844,34 +164830,34 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4fa73 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ vmax.f32 d17, d10, d30 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1488ef8 │ │ │ │ - blx 0xa10e80 │ │ │ │ - blx 0x470300 │ │ │ │ - b 0x13efb18 │ │ │ │ + b 0x1488ec0 │ │ │ │ + blx 0xa10e48 │ │ │ │ + blx 0x4702c8 │ │ │ │ + b 0x13efae0 │ │ │ │ @ instruction: 0xf1b40c0a │ │ │ │ - blx 0x1433b7c │ │ │ │ + blx 0x1433b44 │ │ │ │ svclt 0x005cf504 │ │ │ │ - blx 0x36fc3c │ │ │ │ + blx 0x36fc04 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr5, {3} @ │ │ │ │ @ instruction: 0xf51cda28 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1750a00 │ │ │ │ svclt 0x00ae35ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d334 │ │ │ │ + beq 0x12d2fc │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -164879,19 +164865,19 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r7, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0x12d374 │ │ │ │ + beq 0x12d33c │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08578 │ │ │ │ + bl 0xfec08540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ @ instruction: 0xf7f1461d │ │ │ │ @ instruction: 0xf04ffa13 │ │ │ │ stccc 14, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ @@ -164909,15 +164895,15 @@ │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt r1, r5, ror #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec085e0 │ │ │ │ + bl 0xfec085a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ @ instruction: 0x4621f9df │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x20001ebc │ │ │ │ @@ -164942,34 +164928,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf9aaf7f1 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bicspl pc, r0, sl, asr #4 │ │ │ │ + orrspl pc, r8, sl, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r1, [r3], -r2, lsr #30 │ │ │ │ svcmi 0x0004f852 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r1, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a1168 │ │ │ │ + blx 0x8a1130 │ │ │ │ @ instruction: 0xf835f48c │ │ │ │ svclt 0x0028c02e │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb1494 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb145c @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ @ instruction: 0xf000bf28 │ │ │ │ - b 0x13b38a8 │ │ │ │ + b 0x13b3870 │ │ │ │ @ instruction: 0xf8250c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ - b 0x1174cb4 │ │ │ │ + b 0x1174c7c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, r7, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @@ -164979,29 +164965,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf962f7f1 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x00250e8f │ │ │ │ - sbcspl pc, r0, sl, asr #4 │ │ │ │ + addspl pc, r8, sl, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf8552300 │ │ │ │ - blx 0x1885118 │ │ │ │ + blx 0x18850e0 │ │ │ │ smlabbcc r4, lr, r8, pc @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r0, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a1200 │ │ │ │ + blx 0x8a11c8 │ │ │ │ @ instruction: 0xf831f48c │ │ │ │ svclt 0x0024cc02 │ │ │ │ stmdbeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb1530 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb14f8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8214295 │ │ │ │ bicsle ip, sl, r2, lsl #24 │ │ │ │ @@ -165017,35 +165003,35 @@ │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf91af7f1 │ │ │ │ cdpne 3, 10, cr2, cr9, cr0, {0} │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474e10 │ │ │ │ - blx 0x95091c │ │ │ │ - blx 0x3edda8 │ │ │ │ - b 0x116e9c0 │ │ │ │ - blx 0x13b1db4 │ │ │ │ + b 0x1474dd8 │ │ │ │ + blx 0x9508e4 │ │ │ │ + blx 0x3edd70 │ │ │ │ + b 0x116e988 │ │ │ │ + blx 0x13b1d7c │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ streq pc, [r0, #-380] @ 0xfffffe84 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x243078 │ │ │ │ + ble 0x243040 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ smlatblt sp, lr, r6, r4 │ │ │ │ andscs pc, r3, r6, lsl #16 │ │ │ │ - b 0x12be1dc │ │ │ │ + b 0x12be1a4 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b181c │ │ │ │ + blcs 0x2b17e4 │ │ │ │ @ instruction: 0xf1b8d1d1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r6, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -165057,32 +165043,32 @@ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7f1 │ │ │ │ smlatbeq r2, r8, r1, pc @ │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9312000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474eb0 │ │ │ │ - blx 0x9509bc │ │ │ │ - blx 0x3ede48 │ │ │ │ - b 0x116ee60 │ │ │ │ - blx 0x13b1e58 │ │ │ │ + b 0x1474e78 │ │ │ │ + blx 0x950984 │ │ │ │ + blx 0x3ede10 │ │ │ │ + b 0x116ee28 │ │ │ │ + blx 0x13b1e20 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0x0600f17c │ │ │ │ streq pc, [r1], -r3 │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x243138 │ │ │ │ + ble 0x243100 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ @ instruction: 0xb10646b6 │ │ │ │ - b 0x10cd81c │ │ │ │ + b 0x10cd7e4 │ │ │ │ ldmeq fp, {r1, r2, r3} │ │ │ │ strbmi r3, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xb110d1d3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -165090,42 +165076,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ @ instruction: 0xf882f7f1 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x14812d4 │ │ │ │ - blx 0x991254 │ │ │ │ - blx 0x4706e0 │ │ │ │ - b 0x13ee2f4 │ │ │ │ + b 0x148129c │ │ │ │ + blx 0x99121c │ │ │ │ + blx 0x4706a8 │ │ │ │ + b 0x13ee2bc │ │ │ │ @ instruction: 0xf1b50c03 │ │ │ │ - blx 0x1432358 │ │ │ │ + blx 0x1432320 │ │ │ │ svclt 0x005cfa05 │ │ │ │ vpmax.u8 , , q7 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf1bada27 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed834 │ │ │ │ + beq 0xed7fc │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d700 │ │ │ │ + beq 0x12d6c8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x112179c │ │ │ │ + b 0x1121764 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd7e4 │ │ │ │ - b 0x434728 │ │ │ │ - b 0x13b4f2c │ │ │ │ + b 0xbbd7ac │ │ │ │ + b 0x4346f0 │ │ │ │ + b 0x13b4ef4 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r8, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -165139,33 +165125,33 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4f825 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ vmax.f32 d17, d10, d30 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1489394 │ │ │ │ - blx 0xa1131c │ │ │ │ - blx 0x47079c │ │ │ │ - b 0x13eebb4 │ │ │ │ + b 0x148935c │ │ │ │ + blx 0xa112e4 │ │ │ │ + blx 0x470764 │ │ │ │ + b 0x13eeb7c │ │ │ │ @ instruction: 0xf1b40c05 │ │ │ │ - blx 0x1432c18 │ │ │ │ + blx 0x1432be0 │ │ │ │ svclt 0x005cfa04 │ │ │ │ @ instruction: 0xf505fa4e │ │ │ │ @ instruction: 0x0c05ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ streq pc, [r0, #-378] @ 0xfffffe86 │ │ │ │ @ instruction: 0xf1bada26 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed8f4 │ │ │ │ + beq 0xed8bc │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d7cc │ │ │ │ + beq 0x12d794 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -165173,56 +165159,56 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r9, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0094f7f0 │ │ │ │ - beq 0x12d80c │ │ │ │ + beq 0x12d7d4 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xffc6f7f0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr8, [pc], #-8 @ 0xb182c │ │ │ │ + ldccs 15, cr8, [pc], #-8 @ 0xb17f4 │ │ │ │ vstmiavc r8!, {s29-s107} │ │ │ │ @ instruction: 0xf1ced853 │ │ │ │ - blx 0xab3cc0 │ │ │ │ + blx 0xab3c88 │ │ │ │ @ instruction: 0xf1bef20e │ │ │ │ - blx 0xab40c8 │ │ │ │ - blx 0x3ef85c │ │ │ │ - b 0x116fc74 │ │ │ │ + blx 0xab4090 │ │ │ │ + blx 0x3ef824 │ │ │ │ + b 0x116fc3c │ │ │ │ @ instruction: 0xf1c40209 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x37018c │ │ │ │ + blx 0x370154 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ - b 0x11615c4 │ │ │ │ - b 0x12b2090 │ │ │ │ + b 0x116158c │ │ │ │ + b 0x12b2058 │ │ │ │ @ instruction: 0xf1b40809 │ │ │ │ @ instruction: 0xf0020920 │ │ │ │ svclt 0x005c0201 │ │ │ │ @ instruction: 0xf909fa4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ andeq lr, r8, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e0227f │ │ │ │ @ instruction: 0xf112da08 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ - ble 0x6b48a4 │ │ │ │ + ble 0x6b486c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ strbtmi r2, [r0], r0, lsl #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf805d001 │ │ │ │ movwcc r2, #4115 @ 0x1013 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -165243,48 +165229,48 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xff56f7f0 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svchi 0x0002f931 │ │ │ │ - b 0x147ca14 │ │ │ │ + b 0x147c9dc │ │ │ │ ldmdale r2, {r3, r5, r6, r7, sl, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d15, d3, d24 │ │ │ │ - beq 0x8edff4 │ │ │ │ + beq 0x8edfbc │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13e169c │ │ │ │ - blx 0x3f0168 │ │ │ │ + blx 0x13e1664 │ │ │ │ + blx 0x3f0130 │ │ │ │ svclt 0x0058f909 │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r1, #2 │ │ │ │ - blx 0x13e16c8 │ │ │ │ - b 0x12efd80 │ │ │ │ - blx 0x13b3984 │ │ │ │ - bl 0x570974 │ │ │ │ + blx 0x13e1690 │ │ │ │ + b 0x12efd48 │ │ │ │ + blx 0x13b394c │ │ │ │ + bl 0x57093c │ │ │ │ @ instruction: 0xf14c0208 │ │ │ │ - bcs 0xfe0b496c │ │ │ │ + bcs 0xfe0b4934 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00ebfa2 │ │ │ │ rsbscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x2c34fc │ │ │ │ + ble 0x2c34c4 │ │ │ │ svceq 0x0080f112 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf00eda17 │ │ │ │ addcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x10cdb60 │ │ │ │ - b 0x14719bc │ │ │ │ + b 0x10cdb28 │ │ │ │ + b 0x1471984 │ │ │ │ @ instruction: 0x36020e9e │ │ │ │ @ instruction: 0xd1b542b9 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ sbcslt fp, r2, #2928 @ 0xb70 │ │ │ │ @@ -165296,99 +165282,99 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr6, cr0, {7} @ │ │ │ │ svcne 0x002a2300 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcrne 6, 3, r4, cr5, cr9, {0} │ │ │ │ svcls 0x0004f852 │ │ │ │ - b 0x147caf8 │ │ │ │ + b 0x147cac0 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee118 │ │ │ │ + beq 0x8ee0e0 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x370248 │ │ │ │ + blx 0x370210 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee0ec │ │ │ │ - blx 0x146178c │ │ │ │ - b 0x13f0248 │ │ │ │ + beq 0x8ee0b4 │ │ │ │ + blx 0x1461754 │ │ │ │ + b 0x13f0210 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434a30 │ │ │ │ - b 0x1330258 │ │ │ │ + blx 0x4349f8 │ │ │ │ + b 0x1330220 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370374 │ │ │ │ + blx 0x37033c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ - b 0x11282ec │ │ │ │ - blx 0x1871eac │ │ │ │ + b 0x11282b4 │ │ │ │ + blx 0x1871e74 │ │ │ │ vmull.p8 , d16, d0 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ @ instruction: 0xf836903e │ │ │ │ - b 0x3e9b10 │ │ │ │ - b 0xc34aac │ │ │ │ - b 0x14352b0 │ │ │ │ + b 0x3e9ad8 │ │ │ │ + b 0xc34a74 │ │ │ │ + b 0x1435278 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ @ instruction: 0xd1ad2b04 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbe3d │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1bd8 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1ba0 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr6, cr0, {7} @ │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ svcne 0x002e038f │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ cdpne 0, 6, cr2, cr5, cr0, {0} │ │ │ │ svcls 0x0004f856 │ │ │ │ - b 0x147cbf8 │ │ │ │ + b 0x147cbc0 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee218 │ │ │ │ + beq 0x8ee1e0 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x370348 │ │ │ │ + blx 0x370310 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee1ec │ │ │ │ - blx 0x146188c │ │ │ │ - b 0x13f0348 │ │ │ │ + beq 0x8ee1b4 │ │ │ │ + blx 0x1461854 │ │ │ │ + b 0x13f0310 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434b30 │ │ │ │ - b 0x1330358 │ │ │ │ + blx 0x434af8 │ │ │ │ + b 0x1330320 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370474 │ │ │ │ + blx 0x37043c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @@ -165396,61 +165382,61 @@ │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ - b 0x1482644 │ │ │ │ + b 0x148260c │ │ │ │ @ instruction: 0xf8581313 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x3ecb90 │ │ │ │ - b 0xc34bb0 │ │ │ │ - b 0x14353b4 │ │ │ │ + b 0x3ecb58 │ │ │ │ + b 0xc34b78 │ │ │ │ + b 0x143537c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1adcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbdbd │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1cd8 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1ca0 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1053c02 │ │ │ │ @ instruction: 0x467338ff │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ - ldccs 15, cr12, [pc, #-8]! @ 0xb1be8 │ │ │ │ - blx 0xbe7cb0 │ │ │ │ + ldccs 15, cr12, [pc, #-8]! @ 0xb1bb0 │ │ │ │ + blx 0xbe7c78 │ │ │ │ @ instruction: 0xf002f208 │ │ │ │ - blx 0xbb2400 │ │ │ │ - bl 0x570c14 │ │ │ │ - bl 0x10f2434 │ │ │ │ + blx 0xbb23c8 │ │ │ │ + bl 0x570bdc │ │ │ │ + bl 0x10f23fc │ │ │ │ @ instruction: 0xf5b20c01 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00230c00 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e122ff │ │ │ │ andle fp, r3, #536870925 @ 0x2000000d │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf806d001 │ │ │ │ @ instruction: 0xf10e201e │ │ │ │ - b 0x1175438 │ │ │ │ + b 0x1175400 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be008f │ │ │ │ bicsle r0, r4, r8, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ @@ -165479,16 +165465,16 @@ │ │ │ │ @ instruction: 0xf00ebf23 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ sbcslt r4, r2, #235929600 @ 0xe100000 │ │ │ │ @ instruction: 0xf00ed203 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf1bc0900 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x118de50 │ │ │ │ - b 0x14728f0 │ │ │ │ + b 0x118de18 │ │ │ │ + b 0x14728b8 │ │ │ │ strcc r0, [r2], #-3742 @ 0xfffff162 │ │ │ │ ldrhle r4, [r7, #41] @ 0x29 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ andcs fp, r0, #1984 @ 0x7c0 │ │ │ │ @@ -165498,39 +165484,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ uhasxmi r1, r3, sl │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1044671 │ │ │ │ @ instruction: 0xf85238ff │ │ │ │ - ldccs 15, cr9, [pc], #-16 @ 0xb1d14 │ │ │ │ - blx 0xb27e04 │ │ │ │ + ldccs 15, cr9, [pc], #-16 @ 0xb1cdc │ │ │ │ + blx 0xb27dcc │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4d34 │ │ │ │ - bl 0x7f0144 │ │ │ │ - bl 0x10f4d5c │ │ │ │ + blx 0xaf4cfc │ │ │ │ + bl 0x7f010c │ │ │ │ + bl 0x10f4d24 │ │ │ │ @ instruction: 0xf5bc0a01 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x874544 │ │ │ │ + blx 0x87450c │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874d58 │ │ │ │ - b 0x11b075c │ │ │ │ + blx 0x1874d20 │ │ │ │ + b 0x11b0724 │ │ │ │ @ instruction: 0xf835030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbd9e54 │ │ │ │ - b 0x2f4d98 │ │ │ │ - b 0x13b419c │ │ │ │ + b 0xbd9e1c │ │ │ │ + b 0x2f4d60 │ │ │ │ + b 0x13b4164 │ │ │ │ @ instruction: 0xf8250c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -165544,40 +165530,40 @@ │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ cdpeq 3, 8, cr15, cr15, cr0, {6} │ │ │ │ streq pc, [r4], #-424 @ 0xfffffe58 │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1054618 │ │ │ │ @ instruction: 0xf85438ff │ │ │ │ - ldccs 15, cr9, [pc, #-16]! @ 0xb1dcc │ │ │ │ - blx 0xb27eb4 │ │ │ │ + ldccs 15, cr9, [pc, #-16]! @ 0xb1d94 │ │ │ │ + blx 0xb27e7c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4dec │ │ │ │ - bl 0x7f0200 │ │ │ │ - bl 0x10b4e14 │ │ │ │ + blx 0xaf4db4 │ │ │ │ + bl 0x7f01c8 │ │ │ │ + bl 0x10b4ddc │ │ │ │ @ instruction: 0xf5bc0a00 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8745fc │ │ │ │ + blx 0x8745c4 │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874e10 │ │ │ │ - b 0x11b084c │ │ │ │ + blx 0x1874dd8 │ │ │ │ + b 0x11b0814 │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf85742a2 │ │ │ │ - b 0xbd9f10 │ │ │ │ - b 0x2f4e54 │ │ │ │ - b 0x13b4258 │ │ │ │ + b 0xbd9ed8 │ │ │ │ + b 0x2f4e1c │ │ │ │ + b 0x13b4220 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ bicle ip, lr, r2, lsl #24 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbc6d │ │ │ │ @@ -165588,50 +165574,50 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ stc2 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr9, [pc], #-8 @ 0xb1e74 │ │ │ │ + ldccs 15, cr9, [pc], #-8 @ 0xb1e3c │ │ │ │ stmiavc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ @ instruction: 0xf1be0c20 │ │ │ │ - blx 0xaf470c │ │ │ │ - blx 0x2ee6c8 │ │ │ │ + blx 0xaf46d4 │ │ │ │ + blx 0x2ee690 │ │ │ │ svclt 0x0058fc0c │ │ │ │ - blx 0x3707b8 │ │ │ │ + blx 0x370780 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1161c00 │ │ │ │ + b 0x1161bc8 │ │ │ │ @ instruction: 0xf1c4020a │ │ │ │ - blx 0xaf4728 │ │ │ │ + blx 0xaf46f0 │ │ │ │ @ instruction: 0xf1b4fc04 │ │ │ │ - blx 0x2b4330 │ │ │ │ + blx 0x2b42f8 │ │ │ │ @ instruction: 0xf002fa0a │ │ │ │ - b 0x13b26bc │ │ │ │ + b 0x13b2684 │ │ │ │ svclt 0x005c0c0a │ │ │ │ @ instruction: 0xf909fa48 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf804fa48 │ │ │ │ andeq lr, ip, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa2 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x243a64 │ │ │ │ + ble 0x243a2c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andscs pc, r3, r5, lsl #16 │ │ │ │ - b 0x127eb04 │ │ │ │ + b 0x127eacc │ │ │ │ vabdl.u8 q8, d0, d8 │ │ │ │ - blcs 0x2b2144 │ │ │ │ + blcs 0x2b210c │ │ │ │ @ instruction: 0xb117d1b5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ @@ -165644,246 +165630,246 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svcls 0x0002f931 │ │ │ │ - b 0x147d058 │ │ │ │ + b 0x147d020 │ │ │ │ ldmdale r1, {r0, r3, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ - beq 0x8ee634 │ │ │ │ + beq 0x8ee5fc │ │ │ │ vpmax.s8 d15, d3, d25 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ - blx 0x12e1cd4 │ │ │ │ - b 0x11707a0 │ │ │ │ + blx 0x12e1c9c │ │ │ │ + b 0x1170768 │ │ │ │ svclt 0x0058020c │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ - beq 0x8ee694 │ │ │ │ + beq 0x8ee65c │ │ │ │ stc2 10, cr15, [r4], {41} @ 0x29 @ │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x3707b0 │ │ │ │ + blx 0x370778 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - blx 0x12e1d0c │ │ │ │ - b 0x13f03c4 │ │ │ │ - blx 0x12b4fc8 │ │ │ │ - bl 0x56ffb8 │ │ │ │ + blx 0x12e1cd4 │ │ │ │ + b 0x13f038c │ │ │ │ + blx 0x12b4f90 │ │ │ │ + bl 0x56ff80 │ │ │ │ @ instruction: 0xf148020c │ │ │ │ @ instruction: 0xf5b20c00 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ @ instruction: 0x46e022ff │ │ │ │ @ instruction: 0xf1bcda06 │ │ │ │ - ble 0x675bc8 │ │ │ │ + ble 0x675b90 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ strbtmi r2, [r0], r0, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ rsbsvc sp, r2, r0 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vfnmaeq.f32 s28, s28, s30 │ │ │ │ adcsmi r3, r9, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xb110d1b6 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe66ffb8 │ │ │ │ + bllt 0xfe66ff80 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf00e0800 │ │ │ │ strb r0, [r5, r1, lsl #24]! │ │ │ │ ldrb r2, [r8, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xff26ffe6 │ │ │ │ + blx 0xff26ffae │ │ │ │ svcne 0x003a2300 │ │ │ │ vmin.s8 d20, d10, d9 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ @ instruction: 0xf8523eff │ │ │ │ - ldccs 15, cr8, [pc], #-16 @ 0xb202c │ │ │ │ + ldccs 15, cr8, [pc], #-16 @ 0xb1ff4 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ - blx 0xab48c8 │ │ │ │ - blx 0xaf1084 │ │ │ │ - blx 0x330060 │ │ │ │ - b 0x13f087c │ │ │ │ + blx 0xab4890 │ │ │ │ + blx 0xaf104c │ │ │ │ + blx 0x330028 │ │ │ │ + b 0x13f0844 │ │ │ │ @ instruction: 0xf1be0c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370984 │ │ │ │ + blx 0x37094c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee778 │ │ │ │ + beq 0x8ee740 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x370894 │ │ │ │ + blx 0x37085c │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x8ee748 │ │ │ │ - blx 0x1321dec │ │ │ │ - b 0x12f08a8 │ │ │ │ - blx 0x12f40ac │ │ │ │ - bl 0x7f0498 │ │ │ │ + beq 0x8ee710 │ │ │ │ + blx 0x1321db4 │ │ │ │ + b 0x12f0870 │ │ │ │ + blx 0x12f4074 │ │ │ │ + bl 0x7f0460 │ │ │ │ @ instruction: 0xf1490c08 │ │ │ │ @ instruction: 0xf5bc0900 │ │ │ │ @ instruction: 0xf1793f80 │ │ │ │ - ble 0xbb4098 │ │ │ │ + ble 0xbb4060 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000bfba │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x8750a8 │ │ │ │ - ble 0x8b12dc │ │ │ │ + blx 0x875070 │ │ │ │ + ble 0x8b12a4 │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r8, r7, asr r8 @ │ │ │ │ eorhi pc, r3, r5, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea48 │ │ │ │ eorgt pc, r3, r5, lsr #16 │ │ │ │ - blcs 0x1becd8 │ │ │ │ + blcs 0x1beca0 │ │ │ │ tstlt r1, pc, lsr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x8700a8 │ │ │ │ + bllt 0x870070 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7dc │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d77cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x12f00e2 │ │ │ │ + blx 0x12f00aa │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1a8038f │ │ │ │ @ instruction: 0xf1080504 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ svchi 0x0004f855 │ │ │ │ - b 0x147d238 │ │ │ │ + b 0x147d200 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee87c │ │ │ │ + beq 0x8ee844 │ │ │ │ stc2 10, cr15, [lr], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ - blx 0x370974 │ │ │ │ + blx 0x37093c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee850 │ │ │ │ - blx 0x1321ecc │ │ │ │ - b 0x13f0988 │ │ │ │ + beq 0x8ee818 │ │ │ │ + blx 0x1321e94 │ │ │ │ + b 0x13f0950 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x2f5170 │ │ │ │ - b 0x12f0998 │ │ │ │ + blx 0x2f5138 │ │ │ │ + b 0x12f0960 │ │ │ │ @ instruction: 0xf1b4080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370aa0 │ │ │ │ + blx 0x370a68 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf904fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00ba0f00 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ - b 0x1482c60 │ │ │ │ + b 0x1482c28 │ │ │ │ @ instruction: 0xf8571313 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x3d51cc │ │ │ │ - b 0xab51ec │ │ │ │ - b 0x12b41f0 │ │ │ │ + b 0x3d5194 │ │ │ │ + b 0xab51b4 │ │ │ │ + b 0x12b41b8 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fba9f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xb2334 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xb22fc │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09404 │ │ │ │ + bl 0xfec093cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xff4701d4 │ │ │ │ + blx 0xff47019c │ │ │ │ movwcs r1, #3746 @ 0xea2 │ │ │ │ strbeq r3, [r1, r2, lsl #4] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldmdahi r4, {r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andsmi pc, r3, r6, lsl #16 │ │ │ │ - blcs 0x2bee30 │ │ │ │ + blcs 0x2bedf8 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e701f8 │ │ │ │ + blt 0x1e701c0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09440 │ │ │ │ + bl 0xfec09408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xfecf0210 │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xfecf01d8 │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ sbclt r0, r4, #0, 24 │ │ │ │ eorcc pc, ip, r6, lsr r8 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsmi pc, r4, lr, asr r8 @ │ │ │ │ movweq lr, #18979 @ 0x4a23 │ │ │ │ @ instruction: 0x4323400c │ │ │ │ eorcc pc, ip, r6, lsr #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1370250 │ │ │ │ + blt 0x1370218 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09498 │ │ │ │ + bl 0xfec09460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1f0268 │ │ │ │ + blx 0xfe1f0230 │ │ │ │ @ instruction: 0x46211eb3 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ andeq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ svceq 0x0001f01c │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r8, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stceq 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f14293 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000ba25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec094e4 │ │ │ │ + bl 0xfec094ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x18702b4 │ │ │ │ - cdppl 2, 13, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x187027c │ │ │ │ + cdppl 2, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ cps #15 │ │ │ │ sbclt r0, r4, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf85c884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @@ -165901,21 +165887,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf7f0460d │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ stccc 12, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf9344667 │ │ │ │ - blcs 0xfe0c1f68 │ │ │ │ + blcs 0xfe0c1f30 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4611087f │ │ │ │ - blx 0x18a8ba0 │ │ │ │ + blx 0x18a8b68 │ │ │ │ orrcc pc, r0, #8585216 @ 0x830000 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], -r0, lsl #17 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c801c │ │ │ │ @@ -165934,20 +165920,20 @@ │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ @ instruction: 0xf1a84607 │ │ │ │ @ instruction: 0xf7f00402 │ │ │ │ @ instruction: 0xf108f9ef │ │ │ │ strtmi r0, [r9], -lr, lsl #16 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf9342600 │ │ │ │ - blcs 0xfe0c1fec │ │ │ │ + blcs 0xfe0c1fb4 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #12 │ │ │ │ rsbscs fp, pc, r4, lsr #31 │ │ │ │ - ble 0x2c3c4c │ │ │ │ + ble 0x2c3c14 │ │ │ │ orrcc fp, r0, #216, 4 @ 0x8000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2080bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e7048 │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ @@ -165961,24 +165947,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff9b5 │ │ │ │ vceq.f32 d16, d10, d0 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1486060 │ │ │ │ + b 0x1486028 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0xb75468 │ │ │ │ + ble 0xb75430 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ - ldrbtcc pc, [pc], #372 @ 0xb2474 @ │ │ │ │ + ldrbtcc pc, [pc], #372 @ 0xb243c @ │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ vst2.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r4, #0, 24 │ │ │ │ eorcc pc, lr, r5, lsr r8 @ │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -165991,58 +165977,58 @@ │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb25e4 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb25ac │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vceq.f32 d16, d26, d15 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf513da29 │ │ │ │ - blx 0x886114 │ │ │ │ + blx 0x8860dc │ │ │ │ @ instruction: 0xf174fc83 │ │ │ │ svclt 0x00ae34ff │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ tstcc r4, fp, asr #16 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0x982610 │ │ │ │ - b 0x3b3154 │ │ │ │ - b 0x1175558 │ │ │ │ + b 0x9825d8 │ │ │ │ + b 0x3b311c │ │ │ │ + b 0x1175520 │ │ │ │ @ instruction: 0xf821030c │ │ │ │ bicsle r3, r5, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf00eb8e1 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09774 │ │ │ │ + bl 0xfec0973c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf916f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf83e4664 │ │ │ │ @@ -166058,15 +166044,15 @@ │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000b8ad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec097d4 │ │ │ │ + bl 0xfec0979c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ strcc r4, [lr], -r1, lsr #12 │ │ │ │ @@ -166088,30 +166074,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff8b7 │ │ │ │ vceq.f32 d16, d10, d0 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ sbclt r4, r4, #118489088 @ 0x7100000 │ │ │ │ svccc 0x0004f852 │ │ │ │ eorgt pc, lr, r5, lsr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ eorsmi pc, r4, r7, asr r8 @ │ │ │ │ addslt fp, fp, #50, 30 @ 0xc8 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c04ea2c │ │ │ │ - b 0x13c2708 │ │ │ │ + b 0x13c26d0 │ │ │ │ @ instruction: 0xf8250303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ - b 0x10f5e8c │ │ │ │ + b 0x10f5e54 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, lr, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @@ -166121,79 +166107,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf876f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vceq.f32 d16, d26, d15 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ svccc 0x0004f855 │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ @ instruction: 0xf5b33104 │ │ │ │ @ instruction: 0xf04f3f80 │ │ │ │ @ instruction: 0xf8570800 │ │ │ │ svclt 0x00324034 │ │ │ │ @ instruction: 0xf00eb29b │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0xbcf6fc │ │ │ │ + b 0xbcf6c4 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf82142aa │ │ │ │ bicsle r3, pc, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000bffd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec09934 │ │ │ │ + bl 0xfec098fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf836f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r3, [r7], -r2, lsl #24 │ │ │ │ svccc 0x0002f934 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x203fac │ │ │ │ + ble 0x203f74 │ │ │ │ sbcslt r2, fp, #0, 2 │ │ │ │ svclt 0x00bc458e │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c301c │ │ │ │ movwmi r0, #64513 @ 0xfc01 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ tstlt r7, r0, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c4f7ef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec099a4 │ │ │ │ + bl 0xfec0996c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7fffd │ │ │ │ strtmi r0, [r1], -r2, lsl #28 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf93e370e │ │ │ │ @ instruction: 0xf00c3f02 │ │ │ │ @ instruction: 0xf5b30401 │ │ │ │ - b 0x14925d0 │ │ │ │ + b 0x1492598 │ │ │ │ @ instruction: 0xf17272e3 │ │ │ │ svclt 0x00a40000 │ │ │ │ @ instruction: 0x462023ff │ │ │ │ andcs sp, r0, r5, lsl #20 │ │ │ │ addmi fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x4603bfbc │ │ │ │ tstlt r4, r0, lsr #12 │ │ │ │ @@ -166209,30 +166195,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0xf04fffc5 │ │ │ │ vceq.f32 d16, d10, d0 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1482640 │ │ │ │ + b 0x1482608 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0x9f5848 │ │ │ │ + ble 0x9f5810 │ │ │ │ svclt 0x00a72c00 │ │ │ │ @ instruction: 0xf04fb29b │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf835b2c4 │ │ │ │ - b 0x1122918 │ │ │ │ + b 0x11228e0 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbc293c │ │ │ │ + b 0xbc2904 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r5, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d9 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -166247,34 +166233,34 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xff7af7ef │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vceq.f32 d16, d26, d15 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0x2c00da25 │ │ │ │ addslt fp, fp, #668 @ 0x29c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - blx 0x187b4f4 │ │ │ │ + blx 0x187b4bc │ │ │ │ @ instruction: 0xf8b1f48e │ │ │ │ tstcc r4, r2 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0xbc29dc │ │ │ │ - b 0x175920 │ │ │ │ - b 0x13b3524 │ │ │ │ + b 0xbc29a4 │ │ │ │ + b 0x1758e8 │ │ │ │ + b 0x13b34ec │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, r9, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf00ebefb │ │ │ │ @@ -166285,181 +166271,181 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf1a8bb66 │ │ │ │ vhsub.s8 d16, d10, d4 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf1080333 │ │ │ │ - blx 0x1874998 │ │ │ │ + blx 0x1874960 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf0101f04 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - b 0xfe0f69b4 │ │ │ │ + b 0xfe0f697c │ │ │ │ svclt 0x00080607 │ │ │ │ @ instruction: 0xf853463d │ │ │ │ svclt 0x0018c03c │ │ │ │ strtmi r4, [pc], -sp, lsl #12 │ │ │ │ - b 0x243e94 │ │ │ │ - b 0xfe2341c0 │ │ │ │ + b 0x243e5c │ │ │ │ + b 0xfe234188 │ │ │ │ andsvs r0, r6, r1, lsl #12 │ │ │ │ strtmi sp, [r0], -r7, ror #3 │ │ │ │ cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ - blx 0x9442b4 │ │ │ │ + blx 0x94427c │ │ │ │ @ instruction: 0xf1a8fe0e │ │ │ │ - blx 0x1359d8 │ │ │ │ + blx 0x1359a0 │ │ │ │ @ instruction: 0xf108f303 │ │ │ │ - b 0x1432e00 │ │ │ │ + b 0x1432dc8 │ │ │ │ @ instruction: 0xf1c60e03 │ │ │ │ @ instruction: 0xf1c60320 │ │ │ │ - blx 0x93465c │ │ │ │ - b 0x146f5ec │ │ │ │ + blx 0x934624 │ │ │ │ + b 0x146f5b4 │ │ │ │ vceq.f32 d16, d10, d3 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf85c0333 │ │ │ │ - blx 0x1896600 │ │ │ │ - b 0x470ff4 │ │ │ │ + blx 0x18965c8 │ │ │ │ + b 0x470fbc │ │ │ │ @ instruction: 0xf0100205 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - blx 0x2b6a3c │ │ │ │ + blx 0x2b6a04 │ │ │ │ @ instruction: 0xf853fa06 │ │ │ │ - b 0x1156aec │ │ │ │ + b 0x1156ab4 │ │ │ │ svclt 0x0018020a │ │ │ │ @ instruction: 0xf507fa28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ - b 0x144048 │ │ │ │ - b 0xfe133240 │ │ │ │ + b 0x144010 │ │ │ │ + b 0xfe133208 │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ @ instruction: 0x4628fe7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x644258 │ │ │ │ - blle 0x73ca58 │ │ │ │ + blle 0x644220 │ │ │ │ + blle 0x73ca20 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x175aec │ │ │ │ - blx 0x16ee70 │ │ │ │ - blx 0x9722ac │ │ │ │ - b 0x1131aa8 │ │ │ │ - blx 0x132eb4 │ │ │ │ - b 0x112ea80 │ │ │ │ + blx 0x175ab4 │ │ │ │ + blx 0x16ee38 │ │ │ │ + blx 0x972274 │ │ │ │ + b 0x1131a70 │ │ │ │ + blx 0x132e7c │ │ │ │ + b 0x112ea48 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ @ instruction: 0xf1c1fb04 │ │ │ │ - blx 0x935b14 │ │ │ │ + blx 0x935adc │ │ │ │ @ instruction: 0xf1b1f001 │ │ │ │ - blx 0x117331c │ │ │ │ - blx 0x1aeea4 │ │ │ │ - b 0x10f1ad4 │ │ │ │ + blx 0x11732e4 │ │ │ │ + blx 0x1aee6c │ │ │ │ + b 0x10f1a9c │ │ │ │ svclt 0x005c000c │ │ │ │ vpmax.s8 , q1, │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14767c4 │ │ │ │ + b 0x147678c │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x1f5ad0 │ │ │ │ - blle 0x37ced4 │ │ │ │ + blle 0x1f5a98 │ │ │ │ + blle 0x37ce9c │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - blle 0x7f2edc │ │ │ │ + blle 0x7f2ea4 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c62 │ │ │ │ + blx 0x1f0c2a │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ eoreq pc, r0, #172, 2 @ 0x2b │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x983724 │ │ │ │ - blx 0x9af310 │ │ │ │ + blx 0x9836ec │ │ │ │ + blx 0x9af2d8 │ │ │ │ tstpmi r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c8e │ │ │ │ + blx 0x1f0c56 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0cba │ │ │ │ + blx 0x1f0c82 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x147684c │ │ │ │ + b 0x1476814 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x5f6764 │ │ │ │ + blle 0x5f672c │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa36370 │ │ │ │ + blle 0xa36338 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11a291c │ │ │ │ + blx 0x11a28e4 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x173048 │ │ │ │ + blx 0x173010 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x134050 │ │ │ │ - blx 0x96ebd4 │ │ │ │ - b 0x146efdc │ │ │ │ - b 0x14363dc │ │ │ │ - blx 0x1363e4 │ │ │ │ - blx 0x46f014 │ │ │ │ - blx 0x92fffc │ │ │ │ + blx 0x134018 │ │ │ │ + blx 0x96eb9c │ │ │ │ + b 0x146efa4 │ │ │ │ + b 0x14363a4 │ │ │ │ + blx 0x1363ac │ │ │ │ + blx 0x46efdc │ │ │ │ + blx 0x92ffc4 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x1462968 │ │ │ │ + blx 0x1462930 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -166472,31 +166458,31 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbf304c │ │ │ │ + blle 0xbf3014 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x935cf8 │ │ │ │ + blx 0x935cc0 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x173500 │ │ │ │ - b 0x10f1cb4 │ │ │ │ - blx 0x972cb8 │ │ │ │ - blx 0x9af494 │ │ │ │ + blx 0x1734c8 │ │ │ │ + b 0x10f1c7c │ │ │ │ + blx 0x972c80 │ │ │ │ + blx 0x9af45c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -166518,15 +166504,15 @@ │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x636a00 │ │ │ │ + blle 0x6369c8 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1a │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3456 @ 0xd80 │ │ │ │ strcs sp, [r1, #-13] │ │ │ │ andspl pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ @@ -166539,20 +166525,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvnscc pc, ip, lsl #2 │ │ │ │ stceq 1, cr15, [r1], #-816 @ 0xfffffcd0 │ │ │ │ strhteq pc, [r0], -r1 @ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ vpmax.s8 d15, d1, d18 │ │ │ │ - blx 0x11a2ab8 │ │ │ │ - b 0x116ed5c │ │ │ │ + blx 0x11a2a80 │ │ │ │ + b 0x116ed24 │ │ │ │ svclt 0x0058020c │ │ │ │ tstmi fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf0020850 │ │ │ │ - b 0x10b3570 │ │ │ │ + b 0x10b3538 │ │ │ │ subsne r7, r9, r3, asr #1 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -166561,15 +166547,15 @@ │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4905 @ 0x1329 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf00efa2c │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf1be4328 │ │ │ │ - blx 0x10f4230 │ │ │ │ + blx 0x10f41f8 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ ldrbmi r4, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ addmi fp, r2, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ andcs sp, r0, #-1073741783 @ 0xc0000029 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -166578,85 +166564,85 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe331f4 │ │ │ │ + blle 0xe331bc │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca23d8 │ │ │ │ + b 0x1ca23a0 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x932ea4 │ │ │ │ - blx 0x1af658 │ │ │ │ - blx 0x9af230 │ │ │ │ + blx 0x932e6c │ │ │ │ + blx 0x1af620 │ │ │ │ + blx 0x9af1f8 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x983a3c │ │ │ │ + blx 0x983a04 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x172eec │ │ │ │ + blx 0x172eb4 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x1346f4 │ │ │ │ + blx 0x1346bc │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x9342fc │ │ │ │ + blx 0x9342c4 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x143a88 │ │ │ │ - blx 0x12eeb8 │ │ │ │ - blx 0x8f06a4 │ │ │ │ - blx 0x92fec0 │ │ │ │ + blx 0x143a50 │ │ │ │ + blx 0x12ee80 │ │ │ │ + blx 0x8f066c │ │ │ │ + blx 0x92fe88 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903b48 │ │ │ │ + blx 0x903b10 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf1c11010 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x11b6b78 │ │ │ │ + blle 0x11b6b40 │ │ │ │ @ instruction: 0xf1be4604 │ │ │ │ ldrmi r0, [r8], -r0, lsl #30 │ │ │ │ @ instruction: 0xf1bedb46 │ │ │ │ ldcle 15, cr0, [sl], #-188 @ 0xffffff44 │ │ │ │ strteq pc, [r0], -lr, lsr #3 │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf10efa03 │ │ │ │ @ instruction: 0xf606fa02 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0x43294331 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ - b 0x10f3f14 │ │ │ │ - blx 0x883364 │ │ │ │ - b 0x13f2128 │ │ │ │ + b 0x10f3edc │ │ │ │ + blx 0x88332c │ │ │ │ + b 0x13f20f0 │ │ │ │ strne r4, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf50efa2c │ │ │ │ @ instruction: 0xf606fa01 │ │ │ │ @ instruction: 0xf1be4335 │ │ │ │ - blx 0x10f478c │ │ │ │ + blx 0x10f4754 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf606fa41 │ │ │ │ ldrbmi r4, [r3, #-821]! @ 0xfffffccb │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ bicmi sp, r3, #10 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @@ -166671,18 +166657,18 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c11e48 │ │ │ │ sbcmi r0, r2, r1, lsr #2 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1b0430a │ │ │ │ - blx 0x11733e8 │ │ │ │ + blx 0x11733b0 │ │ │ │ svclt 0x005cf000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - b 0x1483b9c │ │ │ │ + b 0x1483b64 │ │ │ │ ldmdaeq r3, {r5, r6, sl, fp}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ bicvc lr, r0, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf14c189a │ │ │ │ addslt r0, r3, #0, 24 │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ @@ -166695,90 +166681,90 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16b33c8 │ │ │ │ + ble 0x16b3390 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x8dfa14 │ │ │ │ - blx 0x130024 │ │ │ │ - blx 0x930810 │ │ │ │ + blx 0x8df9dc │ │ │ │ + blx 0x12ffec │ │ │ │ + blx 0x9307d8 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903cb0 │ │ │ │ + blx 0x903c78 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca25e4 │ │ │ │ + b 0x1ca25ac │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x9334ac │ │ │ │ - blx 0x1af860 │ │ │ │ + blx 0x933474 │ │ │ │ + blx 0x1af828 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x1483c6c │ │ │ │ + b 0x1483c34 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3218 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156263c │ │ │ │ + b 0x1562604 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xe9ce4 │ │ │ │ - bcs 0x8a9cc4 │ │ │ │ + bcs 0xe9cac │ │ │ │ + bcs 0x8a9c8c │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104e88 │ │ │ │ - blx 0x8ef0d4 │ │ │ │ + blx 0x104e50 │ │ │ │ + blx 0x8ef09c │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1b6d60 │ │ │ │ + ble 0x1b6d28 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xc4eb0 │ │ │ │ - bcs 0x8a9d28 │ │ │ │ + bcs 0xc4e78 │ │ │ │ + bcs 0x8a9cf0 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -166791,101 +166777,101 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xe9da4 │ │ │ │ - bcs 0x8a9d78 │ │ │ │ + bcs 0xe9d6c │ │ │ │ + bcs 0x8a9d40 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xb3170 │ │ │ │ + bl 0xb3138 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @ instruction: 0xd1e14291 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0xe9ddc │ │ │ │ - blcs 0x8a9dec │ │ │ │ + blcs 0xe9da4 │ │ │ │ + blcs 0x8a9db4 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c00fc8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x11019d0 │ │ │ │ + blx 0x1101998 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x173dd8 │ │ │ │ + bl 0x173da0 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104fa0 │ │ │ │ - blx 0x116f9f0 │ │ │ │ + blx 0x104f68 │ │ │ │ + blx 0x116f9b8 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0a3fc │ │ │ │ + bl 0xfec0a3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0x4621fad1 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x07c2463c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q10, d0, d1 │ │ │ │ strtmi r0, [ip], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xd1f44299 │ │ │ │ - bl 0x284af0 │ │ │ │ + bl 0x284ab8 │ │ │ │ @ instruction: 0xf7ef1705 │ │ │ │ @ instruction: 0x4638fa77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe971228 │ │ │ │ + blx 0xfe9711f0 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ andeq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ - blx 0x1884b6c │ │ │ │ + blx 0x1884b34 │ │ │ │ @ instruction: 0xf83cfe80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ eorscc pc, lr, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s6 │ │ │ │ tsteq r3, r1, lsr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf8ac4435 │ │ │ │ mvnle r1, r0 │ │ │ │ - bl 0x284b20 │ │ │ │ + bl 0x284ae8 │ │ │ │ @ instruction: 0xf7ef07c6 │ │ │ │ @ instruction: 0x4638fa3f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -166893,43 +166879,43 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4646 │ │ │ │ vpmax.s8 , q5, │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf1a40233 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ - blx 0x187371c │ │ │ │ + blx 0x18736e4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe177334 │ │ │ │ + b 0xfe1772fc │ │ │ │ strbmi r0, [r1, #-1030]! @ 0xfffffbfa │ │ │ │ eors pc, lr, r2, asr r8 @ │ │ │ │ - b 0x1c43fc │ │ │ │ - b 0xfe1b4340 │ │ │ │ + b 0x1c43c4 │ │ │ │ + b 0xfe1b4308 │ │ │ │ @ instruction: 0xf8cc0403 │ │ │ │ mvnle r4, r0 │ │ │ │ - bl 0x2c4bb4 │ │ │ │ + bl 0x2c4b7c │ │ │ │ @ instruction: 0xf7ef0887 │ │ │ │ strbmi pc, [r0], -r5, lsl #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8dd460d │ │ │ │ @ instruction: 0x461f8018 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ - blx 0xcf130c │ │ │ │ + blx 0xcf12d4 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ strbmi r4, [r4], #-3073 @ 0xfffff3ff │ │ │ │ svclt 0x000842a7 │ │ │ │ vraddhn.i16 d18, q0, q0 │ │ │ │ @@ -166944,15 +166930,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9ff │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -166972,22 +166958,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9c7 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x187385c │ │ │ │ + blx 0x1873824 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7474 │ │ │ │ + b 0xfe1b743c │ │ │ │ ldrtmi r0, [ip], #-515 @ 0xfffffdfd │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ svclt 0x000842a6 │ │ │ │ strbmi r2, [r1, #-1024]! @ 0xfffffc00 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167025,15 +167011,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f95d │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -167053,22 +167039,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f925 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x18739a0 │ │ │ │ + blx 0x1873968 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b75b8 │ │ │ │ + b 0xfe1b7580 │ │ │ │ stccs 2, cr0, [r0], {3} │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ strbmi r1, [r1, #-3044]! @ 0xfffff41c │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167084,28 +167070,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4614 │ │ │ │ @ instruction: 0x4607f8f1 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf866f7ef │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb35ec │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb35b4 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x110403c │ │ │ │ + b 0x1104004 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7dcc │ │ │ │ + b 0x2a7d94 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984eb0 │ │ │ │ + b 0x984e78 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b881 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167126,17 +167112,17 @@ │ │ │ │ svclt 0x0018428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984f24 │ │ │ │ - blx 0x8742a8 │ │ │ │ - b 0x11b30c4 │ │ │ │ + b 0x984eec │ │ │ │ + blx 0x874270 │ │ │ │ + b 0x11b308c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167156,43 +167142,43 @@ │ │ │ │ svclt 0x00184286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x984f9c │ │ │ │ - blx 0x874320 │ │ │ │ - b 0x11b2934 │ │ │ │ + b 0x984f64 │ │ │ │ + blx 0x8742e8 │ │ │ │ + b 0x11b28fc │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b809 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef460d │ │ │ │ strmi pc, [r0], r1, asr #16 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr5, {5} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb30bf │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3087 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x000c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876758 │ │ │ │ - b 0x1130594 │ │ │ │ + blx 0x876720 │ │ │ │ + b 0x113055c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7f24 │ │ │ │ + b 0x2e7eec │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1029fc │ │ │ │ + b 0x1029c4 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00d0f7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167213,17 +167199,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9850a0 │ │ │ │ - blx 0x874408 │ │ │ │ - b 0x11b3220 │ │ │ │ + b 0x985068 │ │ │ │ + blx 0x8743d0 │ │ │ │ + b 0x11b31e8 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bf97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167239,17 +167225,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x000c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328010 │ │ │ │ + b 0x327fd8 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17aae0 │ │ │ │ + b 0x17aaa8 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x005ef7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167257,28 +167243,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607ff97 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xff0cf7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb38a0 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3868 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x11042f0 │ │ │ │ + b 0x11042b8 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8080 │ │ │ │ + b 0x2a8048 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985164 │ │ │ │ + b 0x98512c │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bf27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167299,17 +167285,17 @@ │ │ │ │ svclt 0x0008428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9851d8 │ │ │ │ - blx 0x87455c │ │ │ │ - b 0x11b3378 │ │ │ │ + b 0x9851a0 │ │ │ │ + blx 0x874524 │ │ │ │ + b 0x11b3340 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beeb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167329,43 +167315,43 @@ │ │ │ │ svclt 0x00084286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985250 │ │ │ │ - blx 0x8745d4 │ │ │ │ - b 0x11b2be8 │ │ │ │ + b 0x985218 │ │ │ │ + blx 0x87459c │ │ │ │ + b 0x11b2bb0 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beaf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r7, ror #29 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr11, {2} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3373 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb333b │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x001442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876a0c │ │ │ │ - b 0x1130848 │ │ │ │ + blx 0x8769d4 │ │ │ │ + b 0x1130810 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e81d8 │ │ │ │ + b 0x2e81a0 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102cb0 │ │ │ │ + b 0x102c78 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 7, cr15, cr6, cr14, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167386,17 +167372,17 @@ │ │ │ │ sadd16mi fp, sl, r4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985354 │ │ │ │ - blx 0x8746bc │ │ │ │ - b 0x11b34d4 │ │ │ │ + b 0x98531c │ │ │ │ + blx 0x874684 │ │ │ │ + b 0x11b349c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000be3d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167412,17 +167398,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00144547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3282c4 │ │ │ │ + b 0x32828c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ad94 │ │ │ │ + b 0x17ad5c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 0, cr15, cr4, cr14, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167430,28 +167416,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fe3d │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3b54 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3b1c │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x11045a4 │ │ │ │ + b 0x110456c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8334 │ │ │ │ + b 0x2a82fc │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985418 │ │ │ │ + b 0x9853e0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bdcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167472,17 +167458,17 @@ │ │ │ │ svclt 0x0038428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x98548c │ │ │ │ - blx 0x874810 │ │ │ │ - b 0x11b362c │ │ │ │ + b 0x985454 │ │ │ │ + blx 0x8747d8 │ │ │ │ + b 0x11b35f4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167502,43 +167488,43 @@ │ │ │ │ svclt 0x00384286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985504 │ │ │ │ - blx 0x874888 │ │ │ │ - b 0x11b2e9c │ │ │ │ + b 0x9854cc │ │ │ │ + blx 0x874850 │ │ │ │ + b 0x11b2e64 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], sp, lsl #27 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ cdpne 13, 6, cr15, cr10, cr1, {0} │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3627 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb35ef │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x002c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876cc0 │ │ │ │ - b 0x1130afc │ │ │ │ + blx 0x876c88 │ │ │ │ + b 0x1130ac4 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e848c │ │ │ │ + b 0x2e8454 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102f64 │ │ │ │ + b 0x102f2c │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167559,17 +167545,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985608 │ │ │ │ - blx 0x874970 │ │ │ │ - b 0x11b3788 │ │ │ │ + b 0x9855d0 │ │ │ │ + blx 0x874938 │ │ │ │ + b 0x11b3750 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bce3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167585,17 +167571,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x002c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328578 │ │ │ │ + b 0x328540 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b048 │ │ │ │ + b 0x17b010 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167603,28 +167589,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r3, ror #25 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3e08 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3dd0 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1104858 │ │ │ │ + b 0x1104820 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a85e8 │ │ │ │ + b 0x2a85b0 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9856cc │ │ │ │ + b 0x985694 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167645,79 +167631,79 @@ │ │ │ │ svclt 0x0098428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985740 │ │ │ │ - blx 0x874ac4 │ │ │ │ - b 0x11b38e0 │ │ │ │ + b 0x985708 │ │ │ │ + blx 0x874a8c │ │ │ │ + b 0x11b38a8 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff9f1e96 │ │ │ │ + blx 0xff9f1e5e │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00984286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9857b8 │ │ │ │ - blx 0x874b3c │ │ │ │ - b 0x11b3150 │ │ │ │ + b 0x985780 │ │ │ │ + blx 0x874b04 │ │ │ │ + b 0x11b3118 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bbfb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vmulne.f64 d31, d26, d23 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb38db │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb38a3 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x008c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876f74 │ │ │ │ - b 0x1130db0 │ │ │ │ + blx 0x876f3c │ │ │ │ + b 0x1130d78 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8740 │ │ │ │ + b 0x2e8708 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103218 │ │ │ │ + b 0x1031e0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff171f58 │ │ │ │ + bllt 0xff171f20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fbfb │ │ │ │ @@ -167732,165 +167718,165 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9858bc │ │ │ │ - blx 0x874c24 │ │ │ │ - b 0x11b3a3c │ │ │ │ + b 0x985884 │ │ │ │ + blx 0x874bec │ │ │ │ + b 0x11b3a04 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bb89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee4690 │ │ │ │ strmi pc, [r1], r1, asr #23 │ │ │ │ eoreq pc, r0, #14024704 @ 0xd60000 │ │ │ │ - blx 0xe71ff2 │ │ │ │ + blx 0xe71fba │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf1044602 │ │ │ │ @ instruction: 0xf04f010c │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x008c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x32882c │ │ │ │ + b 0x3287f4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b2fc │ │ │ │ + b 0x17b2c4 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x14f203c │ │ │ │ + bllt 0x14f2004 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0x72060 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb40bc │ │ │ │ + blx 0x72028 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4084 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1104b0c │ │ │ │ + b 0x1104ad4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a889c │ │ │ │ + b 0x2a8864 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985980 │ │ │ │ + b 0x985948 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bb19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb51 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff2720d0 │ │ │ │ + blx 0xff272098 │ │ │ │ strmi r1, [r0], r2, lsr #29 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ andeq pc, lr, r6, lsl #2 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ @ instruction: 0xf93c0e00 │ │ │ │ addseq r6, ip, r2, lsl #30 │ │ │ │ svcne 0x0002f932 │ │ │ │ svclt 0x00b8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9859f4 │ │ │ │ - blx 0x874d78 │ │ │ │ - b 0x11b3b94 │ │ │ │ + b 0x9859bc │ │ │ │ + blx 0x874d40 │ │ │ │ + b 0x11b3b5c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000badd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb15 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xfe372148 │ │ │ │ + blx 0xfe372110 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00b84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985a6c │ │ │ │ - blx 0x874df0 │ │ │ │ - b 0x11b3404 │ │ │ │ + b 0x985a34 │ │ │ │ + blx 0x874db8 │ │ │ │ + b 0x11b33cc │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vnmulne.f32 s31, s20, s26 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3b8f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3b57 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00ac42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877228 │ │ │ │ - b 0x1131064 │ │ │ │ + blx 0x8771f0 │ │ │ │ + b 0x113102c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e89f4 │ │ │ │ + b 0x2e89bc │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1034cc │ │ │ │ + b 0x103494 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1af220c │ │ │ │ + blt 0x1af21d4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r1, lsr #21 │ │ │ │ @@ -167905,17 +167891,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985b70 │ │ │ │ - blx 0x874ed8 │ │ │ │ - b 0x11b3cf0 │ │ │ │ + b 0x985b38 │ │ │ │ + blx 0x874ea0 │ │ │ │ + b 0x11b3cb8 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000ba2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167931,17 +167917,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00ac4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328ae0 │ │ │ │ + b 0x328aa8 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b5b0 │ │ │ │ + b 0x17b578 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167949,28 +167935,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf9a4f7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4370 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4338 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1104dc0 │ │ │ │ + b 0x1104d88 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8b50 │ │ │ │ + b 0x2a8b18 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985c34 │ │ │ │ + b 0x985bfc │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167991,17 +167977,17 @@ │ │ │ │ svclt 0x00a8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985ca8 │ │ │ │ - blx 0x87502c │ │ │ │ - b 0x11b3e48 │ │ │ │ + b 0x985c70 │ │ │ │ + blx 0x874ff4 │ │ │ │ + b 0x11b3e10 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168021,43 +168007,43 @@ │ │ │ │ svclt 0x00a84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985d20 │ │ │ │ - blx 0x8750a4 │ │ │ │ - b 0x11b36b8 │ │ │ │ + b 0x985ce8 │ │ │ │ + blx 0x87506c │ │ │ │ + b 0x11b3680 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b947 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680f97f │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 8, 3, pc, cr10, cr3, {7} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3e43 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3e0b │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00b442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8774dc │ │ │ │ - b 0x1131318 │ │ │ │ + blx 0x8774a4 │ │ │ │ + b 0x11312e0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8ca8 │ │ │ │ + b 0x2e8c70 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103780 │ │ │ │ + b 0x103748 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt lr, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168078,17 +168064,17 @@ │ │ │ │ @ instruction: 0x461abfb4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985e24 │ │ │ │ - blx 0x87518c │ │ │ │ - b 0x11b3fa4 │ │ │ │ + b 0x985dec │ │ │ │ + blx 0x875154 │ │ │ │ + b 0x11b3f6c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168104,17 +168090,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00b44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328d94 │ │ │ │ + b 0x328d5c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b864 │ │ │ │ + b 0x17b82c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168122,28 +168108,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607f8d5 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf84af7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4624 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb45ec │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x1105074 │ │ │ │ + b 0x110503c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8e04 │ │ │ │ + b 0x2a8dcc │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985ee8 │ │ │ │ + b 0x985eb0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b865 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168164,17 +168150,17 @@ │ │ │ │ svclt 0x00d8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985f5c │ │ │ │ - blx 0x8752e0 │ │ │ │ - b 0x11b40fc │ │ │ │ + b 0x985f24 │ │ │ │ + blx 0x8752a8 │ │ │ │ + b 0x11b40c4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168194,43 +168180,43 @@ │ │ │ │ svclt 0x00d84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985fd4 │ │ │ │ - blx 0x875358 │ │ │ │ - b 0x11b396c │ │ │ │ + b 0x985f9c │ │ │ │ + blx 0x875320 │ │ │ │ + b 0x11b3934 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr9, {4} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb40f7 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb40bf │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00cc42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877790 │ │ │ │ - b 0x11315cc │ │ │ │ + blx 0x877758 │ │ │ │ + b 0x1131594 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8f5c │ │ │ │ + b 0x2e8f24 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103a34 │ │ │ │ + b 0x1039fc │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b4f7ed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168251,17 +168237,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, asr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9860d8 │ │ │ │ - blx 0x875440 │ │ │ │ - b 0x11b4258 │ │ │ │ + b 0x9860a0 │ │ │ │ + blx 0x875408 │ │ │ │ + b 0x11b4220 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000bf7b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168277,17 +168263,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00cc4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x329048 │ │ │ │ + b 0x329010 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bb18 │ │ │ │ + b 0x17bae0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0042f7ed │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168295,28 +168281,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ed4614 │ │ │ │ @ instruction: 0x4607ff7b │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ cdp2 7, 15, cr15, cr0, cr13, {7} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb48d8 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb48a0 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x1105328 │ │ │ │ + b 0x11052f0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a90b8 │ │ │ │ + b 0x2a9080 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x98619c │ │ │ │ + b 0x986164 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168337,17 +168323,17 @@ │ │ │ │ svclt 0x00c8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x986210 │ │ │ │ - blx 0x875594 │ │ │ │ - b 0x11b43b0 │ │ │ │ + b 0x9861d8 │ │ │ │ + blx 0x87555c │ │ │ │ + b 0x11b4378 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000becf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168367,43 +168353,43 @@ │ │ │ │ svclt 0x00c84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x986288 │ │ │ │ - blx 0x87560c │ │ │ │ - b 0x11b3c20 │ │ │ │ + b 0x986250 │ │ │ │ + blx 0x8755d4 │ │ │ │ + b 0x11b3be8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ed460d │ │ │ │ strmi pc, [r0], fp, asr #29 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr15, {1} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb43ab │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb4373 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00d442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877a44 │ │ │ │ - b 0x1131880 │ │ │ │ + blx 0x877a0c │ │ │ │ + b 0x1131848 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e9210 │ │ │ │ + b 0x2e91d8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103ce8 │ │ │ │ + b 0x103cb0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 5, cr15, cr10, cr13, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168424,17 +168410,17 @@ │ │ │ │ @ instruction: 0x461abfd4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x98638c │ │ │ │ - blx 0x8756f4 │ │ │ │ - b 0x11b450c │ │ │ │ + b 0x986354 │ │ │ │ + blx 0x8756bc │ │ │ │ + b 0x11b44d4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000be21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168450,17 +168436,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00d44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3292fc │ │ │ │ + b 0x3292c4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bdcc │ │ │ │ + b 0x17bd94 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -168471,51 +168457,51 @@ │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf7ed4616 │ │ │ │ @ instruction: 0xf8b5fe1f │ │ │ │ @ instruction: 0xf1a63ca4 │ │ │ │ @ instruction: 0xf1a40208 │ │ │ │ @ instruction: 0xf1a70108 │ │ │ │ vmax.s8 d16, d10, d8 │ │ │ │ - @ instruction: 0xf2c054d0 │ │ │ │ + @ instruction: 0xf2c05498 │ │ │ │ @ instruction: 0x46b90433 │ │ │ │ - blx 0x1899f94 │ │ │ │ + blx 0x1899f5c │ │ │ │ @ instruction: 0xf852fb83 │ │ │ │ ldrtmi r7, [r0], r8, lsl #30 │ │ │ │ svcpl 0x0008f856 │ │ │ │ - beq 0xff3af7b0 │ │ │ │ + beq 0xff3af778 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ eorslt pc, fp, r4, asr r8 @ │ │ │ │ svcvc 0x0008f851 │ │ │ │ - b 0x3b7420 │ │ │ │ + b 0x3b73e8 │ │ │ │ @ instruction: 0xf8da0c0b │ │ │ │ rsbsmi fp, sp, r4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ @ instruction: 0x0c05ea8c │ │ │ │ vmov.i16 q11, #133 @ 0x0085 │ │ │ │ strbmi r2, [r1, #15] │ │ │ │ streq lr, [r5, #-2698] @ 0xfffff576 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ - bleq 0xff46f7e8 │ │ │ │ + bleq 0xff46f7b0 │ │ │ │ eors pc, lr, r4, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r7, -ip, lsl #21] │ │ │ │ stmdavs pc, {r0, r1, r2, r3, sp, lr}^ @ │ │ │ │ ldrdgt pc, [r4], -fp │ │ │ │ - beq 0x2af618 │ │ │ │ + beq 0x2af5e0 │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ streq lr, [ip, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r7, #-2693] @ 0xfffff57b │ │ │ │ bicle r6, r6, sp, asr #32 │ │ │ │ strtmi r9, [r8], -r1, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bd8b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0be18 │ │ │ │ + bl 0xfec0bde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf8d54604 │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ andmi r2, r4, r4, lsr #25 │ │ │ │ @@ -168523,60 +168509,60 @@ │ │ │ │ movweq lr, #2594 @ 0xa22 │ │ │ │ adclt r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf8c5431c │ │ │ │ pop {r2, r5, r7, sl, fp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000bd6b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0be58 │ │ │ │ + bl 0xfec0be20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ed460c │ │ │ │ strmi pc, [r6], -r5, lsr #27 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ stmdale r0!, {r4, sl, fp, sp} │ │ │ │ orrslt r4, r4, r2, lsl #12 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movteq pc, #452 @ 0x1c4 @ │ │ │ │ @ instruction: 0xf1a44006 │ │ │ │ @ instruction: 0xf1c40020 │ │ │ │ - blx 0x8f5d0c │ │ │ │ - blx 0x13189c │ │ │ │ - blx 0x930c94 │ │ │ │ + blx 0x8f5cd4 │ │ │ │ + blx 0x131864 │ │ │ │ + blx 0x930c5c │ │ │ │ movwmi pc, #13316 @ 0x3404 @ │ │ │ │ eorsmi r4, r3, r3, lsr #6 │ │ │ │ @ instruction: 0xf8d5b29c │ │ │ │ strtmi r3, [r8], -r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c54323 │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4070 │ │ │ │ vmla.f32 d27, d5, d23 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x134d80 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ + blmi 0x134d48 │ │ │ │ adccs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1d713c6 │ │ │ │ - eorseq sl, r3, r0, lsr #2 │ │ │ │ + blx 0x1e7138e │ │ │ │ + eorseq sl, r3, r8, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bedc │ │ │ │ + bl 0xfec0bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4d08 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4cd0 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0xbdd04 │ │ │ │ + blcs 0xbdccc │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe0e1878 │ │ │ │ + blcs 0xfe0e1840 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ tstlt r2, r4, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vsubw.u8 q10, q0, d22 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ tstlt r6, sl, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @@ -168588,15 +168574,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fd31 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf93c2500 │ │ │ │ sbclt r3, r7, #2, 30 │ │ │ │ svccs 0x0002f831 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @@ -168620,21 +168606,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fcf1 │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ - blx 0x18849f8 │ │ │ │ + blx 0x18849c0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf04f7f04 │ │ │ │ - blcs 0xb6df4 │ │ │ │ + blcs 0xb6dbc │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0xf06fbf04 │ │ │ │ @ instruction: 0xf0004300 │ │ │ │ rsbsmi r0, fp, r1, lsl #16 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @@ -168644,20 +168630,20 @@ │ │ │ │ mvnle r6, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c03c │ │ │ │ + bl 0xfec0c004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ ldc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4e68 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4e30 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1132400 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4614237f │ │ │ │ @@ -168676,20 +168662,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc81 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ addslt r4, fp, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ - b 0x1200ad8 │ │ │ │ + b 0x1200aa0 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ strbmi r0, [r6, #143]! @ 0x8f │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -168709,67 +168695,67 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc3f │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf1b30800 │ │ │ │ andsle r4, fp, r0, lsl #30 │ │ │ │ - blx 0x18858c4 │ │ │ │ + blx 0x188588c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ - b 0x1214b70 │ │ │ │ + b 0x1214b38 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0x1a5060 │ │ │ │ - b 0xfe175ba4 │ │ │ │ + b 0x1a5028 │ │ │ │ + b 0xfe175b6c │ │ │ │ andvs r0, fp, r7, lsl #6 │ │ │ │ tstlt r5, r5, ror #3 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff3f2f40 │ │ │ │ + bllt 0xff3f2f08 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7df │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c1a0 │ │ │ │ + bl 0xfec0c168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd2ff8 │ │ │ │ + bcs 0xd2fc0 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe872f9c │ │ │ │ + bllt 0xfe872f64 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c1f0 │ │ │ │ + bl 0xfec0c1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff6f2fb6 │ │ │ │ + blx 0xff6f2f7e │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168780,69 +168766,69 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bb69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c25c │ │ │ │ + bl 0xfec0c224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fba1 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x002c4564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185b70 │ │ │ │ - b 0xfe175ce4 │ │ │ │ + b 0x185b38 │ │ │ │ + b 0xfe175cac │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdf3070 │ │ │ │ + bllt 0xdf3038 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c2c4 │ │ │ │ + bl 0xfec0c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1c7308a │ │ │ │ + blx 0x1c73052 │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd311c │ │ │ │ + bcs 0xd30e4 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3f30c0 │ │ │ │ + bllt 0x3f3088 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c314 │ │ │ │ + bl 0xfec0c2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x12730da │ │ │ │ + blx 0x12730a2 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - @ instruction: 0xf2c056d0 │ │ │ │ + @ instruction: 0xf2c05698 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168853,51 +168839,51 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bad7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c380 │ │ │ │ + bl 0xfec0c348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fb0f │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrbpl pc, [r0, sl, asr #4] @ │ │ │ │ + ldrpl pc, [r8, sl, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x00944564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185c94 │ │ │ │ - b 0xfe175e08 │ │ │ │ + b 0x185c5c │ │ │ │ + b 0xfe175dd0 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe973194 │ │ │ │ + blt 0xfe97315c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff4f31c4 │ │ │ │ + blx 0xff4f318c │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168906,47 +168892,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #185344 @ 0x2d400 │ │ │ │ + rsclt pc, sl, #214016 @ 0x34400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d324 │ │ │ │ + b 0x97d2ec │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373bd4 │ │ │ │ - blls 0x20f2e4 │ │ │ │ + blmi 0x373b9c │ │ │ │ + blls 0x20f2ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f879 │ │ │ │ + svclt 0x0000f875 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73288 │ │ │ │ + blx 0x1c73250 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168955,47 +168941,47 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #93184 @ 0x16c00 │ │ │ │ + rsclt pc, sl, #121856 @ 0x1dc00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb4f6b │ │ │ │ + strne pc, [pc, #-965] @ 0xb4f33 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373b10 │ │ │ │ - blls 0x20f3a8 │ │ │ │ + blmi 0x373ad8 │ │ │ │ + blls 0x20f370 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f817 │ │ │ │ + svclt 0x0000f813 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x3f334c │ │ │ │ + blx 0x3f3314 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -169004,45 +168990,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #1003520 @ 0xf5000 │ │ │ │ + rsclt pc, sl, #17408 @ 0x4400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d4ac │ │ │ │ + b 0x97d474 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373a4c │ │ │ │ - blls 0x20f46c │ │ │ │ + blmi 0x373a14 │ │ │ │ + blls 0x20f434 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ffb5 │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9aaf7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169053,45 +169039,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #25600 @ 0x6400 │ │ │ │ + rsclt pc, sl, #54272 @ 0xd400 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb50f3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb50bb │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373988 │ │ │ │ - blls 0x20f530 │ │ │ │ + blmi 0x373950 │ │ │ │ + blls 0x20f4f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ff53 │ │ │ │ + svclt 0x0000ff4f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169102,45 +169088,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #1168 @ 0x490 │ │ │ │ + rsclt pc, sl, #1616 @ 0x650 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d634 │ │ │ │ + b 0x97d5fc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3738c4 │ │ │ │ - blls 0x20f5f4 │ │ │ │ + blmi 0x37388c │ │ │ │ + blls 0x20f5bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000feed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e6f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169151,45 +169137,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76f0024 │ │ │ │ - rsclt pc, sl, #3588096 @ 0x36c000 │ │ │ │ + rsclt pc, sl, #4046848 @ 0x3dc000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb527b │ │ │ │ + strne pc, [pc, #-965] @ 0xb5243 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373800 │ │ │ │ - blls 0x20f6b8 │ │ │ │ + blmi 0x3737c8 │ │ │ │ + blls 0x20f680 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe8f │ │ │ │ + svclt 0x0000fe8b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf884f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169200,46 +169186,46 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #1785856 @ 0x1b4000 │ │ │ │ + rsclt pc, sl, #2244608 @ 0x224000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ andsmi r2, r0, r2, lsr r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r7, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373738 │ │ │ │ - blls 0x20f780 │ │ │ │ + blmi 0x373700 │ │ │ │ + blls 0x20f748 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe2b │ │ │ │ + svclt 0x0000fe27 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf820f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169250,46 +169236,46 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, r9, #2342912 @ 0x23c000 │ │ │ │ + rsclt pc, r9, #2801664 @ 0x2ac000 │ │ │ │ eorcs pc, r4, r7, asr r8 @ │ │ │ │ movwmi pc, #32 @ │ │ │ │ eorsne pc, r1, r8, asr r8 @ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ @ instruction: 0xf8474053 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb540b │ │ │ │ + strne pc, [pc, #-965] @ 0xb53d3 │ │ │ │ bicsle r2, r7, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375670 │ │ │ │ - blls 0x20f848 │ │ │ │ + blmi 0x375638 │ │ │ │ + blls 0x20f810 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fdc7 │ │ │ │ + svclt 0x0000fdc3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169300,45 +169286,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #95232 @ 0x17400 │ │ │ │ + rsclt pc, sl, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d94c │ │ │ │ + b 0x97d914 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3755ac │ │ │ │ - blls 0x20f90c │ │ │ │ + blmi 0x375574 │ │ │ │ + blls 0x20f8d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fd65 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff5af7ec │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169349,45 +169335,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #60416 @ 0xec00 │ │ │ │ + rsclt pc, sl, #89088 @ 0x15c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5593 │ │ │ │ + strne pc, [pc, #-965] @ 0xb555b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3754e8 │ │ │ │ - blls 0x20f9d0 │ │ │ │ + blmi 0x3754b0 │ │ │ │ + blls 0x20f998 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fd03 │ │ │ │ + svclt 0x0000fcff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr8, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169398,45 +169384,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #692224 @ 0xa9000 │ │ │ │ + rsclt pc, sl, #806912 @ 0xc5000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dad4 │ │ │ │ + b 0x97da9c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375424 │ │ │ │ - blls 0x20fa94 │ │ │ │ + blmi 0x3753ec │ │ │ │ + blls 0x20fa5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fca1 │ │ │ │ + svclt 0x0000fc9d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169447,45 +169433,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #552960 @ 0x87000 │ │ │ │ + rsclt pc, sl, #667648 @ 0xa3000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb571b │ │ │ │ + strne pc, [pc, #-965] @ 0xb56e3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375360 │ │ │ │ - blls 0x20fb58 │ │ │ │ + blmi 0x375328 │ │ │ │ + blls 0x20fb20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fc3f │ │ │ │ + svclt 0x0000fc3b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr4, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169498,45 +169484,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #3424256 @ 0x344000 │ │ │ │ + rsclt pc, sl, #3883008 @ 0x3b4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dc64 │ │ │ │ + b 0x97dc2c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375294 │ │ │ │ - blls 0x20fc24 │ │ │ │ + blmi 0x37525c │ │ │ │ + blls 0x20fbec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fbd9 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169549,45 +169535,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #2801664 @ 0x2ac000 │ │ │ │ + rsclt pc, sl, #3260416 @ 0x31c000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb58b3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb587b │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3751c8 │ │ │ │ - blls 0x20fcf0 │ │ │ │ + blmi 0x375190 │ │ │ │ + blls 0x20fcb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fb73 │ │ │ │ + svclt 0x0000fb6f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169600,45 +169586,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #344064 @ 0x54000 │ │ │ │ + rsclt pc, sl, #802816 @ 0xc4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97ddfc │ │ │ │ + b 0x97ddc4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3750fc │ │ │ │ - blls 0x20fdbc │ │ │ │ + blmi 0x3750c4 │ │ │ │ + blls 0x20fd84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fb0d │ │ │ │ + svclt 0x0000fb09 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169651,34 +169637,34 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #15663104 @ 0xef0000 │ │ │ │ + rsclt pc, sl, #180224 @ 0x2c000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5a4b │ │ │ │ + strne pc, [pc, #-965] @ 0xb5a13 │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375030 │ │ │ │ - blls 0x20fe88 │ │ │ │ + blmi 0x374ff8 │ │ │ │ + blls 0x20fe50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000faa7 │ │ │ │ + svclt 0x0000faa3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169695,17 +169681,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2 7, cr15, [lr, #436] @ 0x1b4 │ │ │ │ + stc2 7, cr15, [sl, #436]! @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5eb0 │ │ │ │ + streq pc, [pc], #964 @ 0xb5e78 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169717,41 +169703,41 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - @ instruction: 0xe7d3fd5f │ │ │ │ + @ instruction: 0xe7d3fd7b │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374f0c │ │ │ │ - blls 0x40ffac │ │ │ │ + blmi 0x374ed4 │ │ │ │ + blls 0x40ff74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fa15 │ │ │ │ + svclt 0x0000fa11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ @@ -169762,15 +169748,15 @@ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f37d8 │ │ │ │ + blvc 0xff5f37a0 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169780,59 +169766,59 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4150 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6000 │ │ │ │ - bleq 0x1f415c │ │ │ │ - stc2l 7, cr15, [r4, #-436]! @ 0xfffffe4c │ │ │ │ + blne 0x1f4118 │ │ │ │ + strne pc, [pc], #-964 @ 0xb5fc8 │ │ │ │ + bleq 0x1f4124 │ │ │ │ + stc2 7, cr15, [r0, #436] @ 0x1b4 │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - stc2l 7, cr15, [r8], {109} @ 0x6d │ │ │ │ + stc2l 7, cr15, [r4], #436 @ 0x1b4 │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrbpl pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrpl pc, [r8, #586] @ 0x24a │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883c88 │ │ │ │ + blx 0x1883c50 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374dc8 │ │ │ │ - blls 0x3900f0 │ │ │ │ + blmi 0x374d90 │ │ │ │ + blls 0x3900b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f973 │ │ │ │ + svclt 0x0000f96f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169849,17 +169835,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - mrrc2 7, 6, pc, r6, cr13 @ │ │ │ │ + ldc2l 7, cr15, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb6118 │ │ │ │ + streq pc, [pc], #964 @ 0xb60e0 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169871,60 +169857,60 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - ldrb pc, [r3, pc, lsr #24] @ │ │ │ │ + ldrb pc, [r3, fp, asr #24] @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrbpl pc, [r0], sl, asr #4 @ │ │ │ │ + ldrpl pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374ca4 │ │ │ │ - blls 0x410214 │ │ │ │ + blmi 0x374c6c │ │ │ │ + blls 0x4101dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f8e1 │ │ │ │ + svclt 0x0000f8dd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff5f41b8 │ │ │ │ + blx 0xff5f4180 │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3a40 │ │ │ │ + blvc 0xff5f3a08 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169934,121 +169920,121 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f43b8 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6268 │ │ │ │ - bleq 0x1f43c4 │ │ │ │ - blx 0xfec74026 │ │ │ │ + blne 0x1f4380 │ │ │ │ + strne pc, [pc], #-964 @ 0xb6230 │ │ │ │ + bleq 0x1f438c │ │ │ │ + blx 0xff373fee │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - ldc2 7, cr15, [r6], {109} @ 0x6d │ │ │ │ + ldc2 7, cr15, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrbpl pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrpl pc, [r8, #586] @ 0x24a │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883ef0 │ │ │ │ + blx 0x1883eb8 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374b60 │ │ │ │ - blls 0x390358 │ │ │ │ + blmi 0x374b28 │ │ │ │ + blls 0x390320 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f83f │ │ │ │ + svclt 0x0000f83b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xdf42f8 │ │ │ │ + blx 0xdf42c0 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142380 │ │ │ │ + blge 0x142348 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #1130496 @ 0x114000 │ │ │ │ + rsclt pc, sl, #1589248 @ 0x184000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e464 │ │ │ │ + b 0x97e42c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374a94 │ │ │ │ - blls 0x290424 │ │ │ │ + blmi 0x374a5c │ │ │ │ + blls 0x2903ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000ffd9 │ │ │ │ + svclt 0x0000ffd5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170056,20 +170042,20 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x14244c │ │ │ │ + blge 0x142414 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #135168 @ 0x21000 │ │ │ │ + rscslt pc, r2, #249856 @ 0x3d000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d6 │ │ │ │ @@ -170079,26 +170065,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff74f1f0 │ │ │ │ + @ instruction: 0xff70f1f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], sp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170106,51 +170092,51 @@ │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142514 │ │ │ │ + blge 0x1424dc │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst4.8 {d9[0],d10[0],d11[0],d12[0]}, [r0], r0 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #7929856 @ 0x790000 │ │ │ │ + rsclt pc, sl, #9764864 @ 0x950000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e5fc │ │ │ │ + b 0x97e5c4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3748fc │ │ │ │ - blls 0x2905bc │ │ │ │ + blmi 0x3748c4 │ │ │ │ + blls 0x290584 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ + svclt 0x0000ff09 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170158,21 +170144,21 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1425e4 │ │ │ │ + blge 0x1425ac │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0xf1009300 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #1359872 @ 0x14c000 │ │ │ │ + rscslt pc, r2, #1818624 @ 0x1bc000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d4 │ │ │ │ @@ -170182,24 +170168,24 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 5, pc, cr6, cr0, {7} @ │ │ │ │ + mcr2 1, 5, pc, cr2, cr0, {7} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r6, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ @ instruction: 0x4605f899 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170210,34 +170196,34 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd766f0 │ │ │ │ + bhi 0xd766b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2afc │ │ │ │ + beq 0x4f2ac4 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x1426d8 │ │ │ │ + blls 0x1426a0 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ @ instruction: 0xf831b014 │ │ │ │ @ instruction: 0x46583014 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf76d9301 │ │ │ │ - ldrbmi pc, [r2], -r1, lsl #27 @ │ │ │ │ + @ instruction: 0x4652fd9d │ │ │ │ stmdbls r1, {r2, r7, r9, sl, lr} │ │ │ │ usatmi r4, #2, r8, asr #12 │ │ │ │ - ldc2l 7, cr15, [sl, #-436]! @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [r6, #436] @ 0x1b4 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170249,39 +170235,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a52c08 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3766fc │ │ │ │ - blls 0x3107bc │ │ │ │ + blmi 0x3766c4 │ │ │ │ + blls 0x310784 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fe09 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ stmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - beq 0xb27f0 │ │ │ │ + beq 0xb27b8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d057 │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e1 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170305,59 +170291,59 @@ │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ ldrbtmi r0, [r2], -r4, lsl #2 │ │ │ │ eorlt pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ @ instruction: 0xf8584658 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ - @ instruction: 0xf8d6f76e │ │ │ │ + @ instruction: 0xf8f2f76e │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #18 │ │ │ │ @ instruction: 0xf76e46e1 │ │ │ │ - vmul.i , , d3[3] │ │ │ │ + vmul.i , , d3[6] │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ ldmdavs r3!, {r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr r8 │ │ │ │ - b 0xfe30ea20 │ │ │ │ + b 0xfe30e9e8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c5b984 │ │ │ │ cmnlt sp, pc, lsl #10 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10607ea │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ - blx 0x1877888 │ │ │ │ + blx 0x1877850 │ │ │ │ strbtmi pc, [r1], r5, lsl #21 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xe79dd4b0 │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x3765b8 │ │ │ │ - blls 0x290900 │ │ │ │ + blmi 0x376580 │ │ │ │ + blls 0x2908c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fd6b │ │ │ │ + svclt 0x0000fd67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r7, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605ff5d │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170368,74 +170354,74 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76968 │ │ │ │ + bhi 0xd76930 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2d74 │ │ │ │ + beq 0x4f2d3c │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142950 │ │ │ │ + blls 0x142918 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #9842 @ 0x2672 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andslt pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ andscc pc, r4, r9, lsr r8 @ │ │ │ │ movwls r4, #5720 @ 0x1658 │ │ │ │ - mcrr2 7, 6, pc, r2, cr13 @ │ │ │ │ + mrrc2 7, 6, pc, lr, cr13 @ │ │ │ │ pkhtbmi r4, r4, r2, asr #12 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf76d46e2 │ │ │ │ - rsclt pc, fp, #15104 @ 0x3b00 │ │ │ │ + rsclt pc, fp, #22272 @ 0x5700 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d10, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x990a9c │ │ │ │ + b 0x990a64 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-59 @ 0xffffffc5 │ │ │ │ - strne pc, [pc, #-965] @ 0xb65f7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb65bf │ │ │ │ stccs 7, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd1a2 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ cdp2 7, 10, cr15, cr12, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [lr], {240} @ 0xf0 │ │ │ │ + stc2l 1, cr15, [sl], {240} @ 0xf0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r1], r5, asr #22 │ │ │ │ vmax.s8 d20, d26, d8 │ │ │ │ - @ instruction: 0xf2c05ad0 │ │ │ │ + @ instruction: 0xf2c05a98 │ │ │ │ andls r0, r4, #208896 @ 0x33000 │ │ │ │ @ instruction: 0xf6092704 │ │ │ │ ldmdavs fp, {r2, r4, r6, r7, r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r1, asr #29 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @@ -170455,36 +170441,36 @@ │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ strbteq r3, [fp], r0 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r8, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76ac4 │ │ │ │ + bhi 0xd76a8c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbtmi r9, [r2], -r4, lsl #22 │ │ │ │ andne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf10159db │ │ │ │ movwls r4, #12544 @ 0x3100 │ │ │ │ @ instruction: 0xf85b4618 │ │ │ │ movwls r3, #8196 @ 0x2004 │ │ │ │ - @ instruction: 0xff9af76d │ │ │ │ + @ instruction: 0xffb6f76d │ │ │ │ movwne lr, #10717 @ 0x29dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - @ instruction: 0xff92f76d │ │ │ │ - bl 0x2dd6c0 │ │ │ │ + @ instruction: 0xffaef76d │ │ │ │ + bl 0x2dd688 │ │ │ │ @ instruction: 0xf85a0204 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf85a1307 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ andne pc, r4, r8, asr r8 @ │ │ │ │ - b 0xfe306c38 │ │ │ │ - b 0x1776e0 │ │ │ │ + b 0xfe306c00 │ │ │ │ + b 0x1776a8 │ │ │ │ submi r0, fp, ip, lsl #6 │ │ │ │ andcc pc, r4, r8, asr #16 │ │ │ │ vmov.i32 q11, #208 @ 0x000000d0 │ │ │ │ strcc r2, [r8, -pc, lsl #10] │ │ │ │ @ instruction: 0xf8ddb1b4 │ │ │ │ @ instruction: 0x46489014 │ │ │ │ cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ @@ -170494,24 +170480,24 @@ │ │ │ │ andlt sp, sp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldr r2, [r0, r8, lsl #8] │ │ │ │ - ldc2 1, cr15, [r6], #-960 @ 0xfffffc40 │ │ │ │ + ldc2 1, cr15, [r2], #-960 @ 0xfffffc40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170522,36 +170508,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76bd0 │ │ │ │ + bhi 0xd76b98 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f2fdc │ │ │ │ + bleq 0x4f2fa4 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf10a3000 │ │ │ │ stmdals r2, {r1, r8, r9} │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ vst1.8 @ instruction: 0xf4818014 │ │ │ │ vst2.8 {d4[0],d5[0]}, [r8], r0 │ │ │ │ @ instruction: 0xf8304300 │ │ │ │ movwls r8, #4116 @ 0x1014 │ │ │ │ @ instruction: 0xf76d4640 │ │ │ │ - stmdbls r1, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [sl], -r4, lsl #13 │ │ │ │ strbtmi r4, [r0], r0, asr #12 │ │ │ │ - blx 0x27499e │ │ │ │ + blx 0x974966 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170563,39 +170549,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x376214 │ │ │ │ - blls 0x310ca4 │ │ │ │ + blmi 0x3761dc │ │ │ │ + blls 0x310c6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ + svclt 0x0000fb95 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2892 @ 0xfffff4b4 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - bleq 0xb2cd8 │ │ │ │ + bleq 0xb2ca0 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05c │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170607,73 +170593,73 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1771 @ 0xfffff915 │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x2f311c │ │ │ │ + beq 0x2f30e4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf1014672 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf1033024 │ │ │ │ - blls 0x109114 │ │ │ │ + blls 0x1090dc │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #6 │ │ │ │ - cdp2 7, 5, cr15, cr14, cr13, {3} │ │ │ │ + cdp2 7, 7, cr15, cr10, cr13, {3} │ │ │ │ strmi r9, [r4], r0, lsl #22 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ usatmi r4, #1, r8, lsl #12 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr13, {3} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr13, {3} │ │ │ │ smlabtne r7, r5, r3, pc @ │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror r8 │ │ │ │ ldmdavs r1!, {r3, lr} │ │ │ │ rsbsvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r4, {r0, r1, r4, r5, sp, lr} │ │ │ │ - strcs pc, [pc, #-965] @ 0xb699b │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6963 │ │ │ │ @ instruction: 0xf607b16d │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ streq pc, [r2], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe2356f2 │ │ │ │ + blx 0xfe2356ba │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [fp], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e798 │ │ │ │ ldc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffd7356c │ │ │ │ + blx 0xffc73534 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r5, ror #25 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170684,36 +170670,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76e58 │ │ │ │ + bhi 0xd76e20 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f3264 │ │ │ │ + bleq 0x4f322c │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142e40 │ │ │ │ + blls 0x142e08 │ │ │ │ tstpeq r2, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf83a4672 │ │ │ │ movwcc r8, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf9caf76d │ │ │ │ + @ instruction: 0xf9e6f76d │ │ │ │ strmi r9, [r4], r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, asr #12 │ │ │ │ usatmi r4, #0, r8, lsl #12 │ │ │ │ - @ instruction: 0xf9c2f76d │ │ │ │ + @ instruction: 0xf9def76d │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170725,33 +170711,33 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x375f8c │ │ │ │ - blls 0x310f2c │ │ │ │ + blmi 0x375f54 │ │ │ │ + blls 0x310ef4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fa55 │ │ │ │ + svclt 0x0000fa51 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], sp, lsl #1 │ │ │ │ vmax.s8 d20, d26, d8 │ │ │ │ - @ instruction: 0xf2c05bd0 │ │ │ │ + @ instruction: 0xf2c05b98 │ │ │ │ smladxcs r4, r3, fp, r0 │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ ldrbvc pc, [r4], r9, lsl #12 @ │ │ │ │ strcs r4, [r0], #-2879 @ 0xfffff4c1 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrr2 7, 14, pc, r6, cr11 @ │ │ │ │ @@ -170764,70 +170750,70 @@ │ │ │ │ ldrtmi r0, [r1], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76f98 │ │ │ │ + bhi 0xd76f60 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1771 @ 0xfffff915 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ stmdals r4, {ip, sp} │ │ │ │ - blls 0x18894c │ │ │ │ + blls 0x188914 │ │ │ │ ldmibpl fp, {r0, r8, fp, ip, lr}^ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmibpl r1, {r0, r8, ip, pc}^ │ │ │ │ movwls r4, #9752 @ 0x2618 │ │ │ │ - stc2 7, cr15, [r2, #-436]! @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [lr, #-436]! @ 0xfffffe4c │ │ │ │ movwne lr, #6621 @ 0x19dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - ldc2 7, cr15, [sl, #-436] @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [r6, #-436]! @ 0xfffffe4c │ │ │ │ andeq lr, r4, #8, 22 @ 0x2000 │ │ │ │ movwne pc, #29637 @ 0x73c5 @ │ │ │ │ eorsgt pc, sl, fp, asr r8 @ │ │ │ │ eorsne pc, r3, fp, asr r8 @ │ │ │ │ subsmi r6, r8, r3, asr r8 │ │ │ │ @ instruction: 0xf8584008 │ │ │ │ subsmi r1, r8, r4 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ @ instruction: 0xf848404b │ │ │ │ subsvs r3, r0, r4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6c13 │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6bdb │ │ │ │ @ instruction: 0xb1b43708 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b5e64 │ │ │ │ - blls 0x391054 │ │ │ │ + blmi 0x3b5e2c │ │ │ │ + blls 0x39101c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r8], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf1f0e793 │ │ │ │ - svclt 0x0000f9bf │ │ │ │ + svclt 0x0000f9bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], r9, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605fbb1 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170838,37 +170824,37 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf770c0 │ │ │ │ + bhi 0xf77088 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f34cc │ │ │ │ + beq 0x6f3494 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - bls 0x1c30a8 │ │ │ │ + bls 0x1c3070 │ │ │ │ movweq pc, #8459 @ 0x210b @ │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ andsls pc, r4, r2, lsr r8 @ │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13896 @ 0x3648 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - blx 0xfeb74e8c │ │ │ │ + blx 0xff274e54 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r3, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x46488872 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0xfe8f4ea0 │ │ │ │ + blx 0xfeff4e68 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170880,39 +170866,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, pc, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x375d20 │ │ │ │ - blls 0x391198 │ │ │ │ + blmi 0x375ce8 │ │ │ │ + blls 0x391160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f91f │ │ │ │ + svclt 0x0000f91b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2893] @ 0xfffff4b3 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb31cc │ │ │ │ + bleq 0xb3194 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05d │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170924,74 +170910,74 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3610 │ │ │ │ + beq 0x4f35d8 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @ instruction: 0xf8521025 │ │ │ │ @ instruction: 0xf8539025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7736822 │ │ │ │ - @ instruction: 0xf8cdfb47 │ │ │ │ + @ instruction: 0xf8cdfb63 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vbic.i16 d31, #60672 @ 0xed00 │ │ │ │ + vorr.i16 , #59648 @ 0xe900 │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f3c8 │ │ │ │ + b 0xfe30f390 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878670 │ │ │ │ + blx 0x1878638 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r7, sl, lsr #9] │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x375bd0 │ │ │ │ - blls 0x3112e8 │ │ │ │ + blmi 0x375b98 │ │ │ │ + blls 0x3112b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f877 │ │ │ │ + svclt 0x0000f873 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, ror #20 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171002,82 +170988,82 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77350 │ │ │ │ + bhi 0xf77318 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f375c │ │ │ │ + beq 0x6f3724 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blls 0x1c3338 │ │ │ │ + blls 0x1c3300 │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf10b9014 │ │ │ │ strbmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, fp, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - @ instruction: 0xf8cdf95f │ │ │ │ + @ instruction: 0xf8cdf97b │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ ldmdahi r2!, {r0, r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #1392640 @ 0x154000 │ │ │ │ + rsclt pc, fp, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d9, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991470 │ │ │ │ + b 0x991438 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb6feb │ │ │ │ + strne pc, [pc, #-965] @ 0xb6fb3 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf9b2f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd4f1ef │ │ │ │ + @ instruction: 0xffd0f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2894] @ 0xfffff4b2 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3460 │ │ │ │ + bleq 0xb3428 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d060 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171089,75 +171075,75 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f38a4 │ │ │ │ + beq 0x4f386c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movwcc r9, #19203 @ 0x4b03 │ │ │ │ eorls pc, r5, r3, asr r8 @ │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ @ instruction: 0xf8581025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ @ instruction: 0xf101e000 │ │ │ │ movwls r4, #8448 @ 0x2100 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9faf773 │ │ │ │ + blx 0x675240 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r2, {r0, r1, r9, sl, lr} │ │ │ │ strbmi r6, [r8], -r2, ror #16 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - @ instruction: 0xf9f0f773 │ │ │ │ + blx 0x3f5254 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - bicspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror #16 │ │ │ │ stmdavs r1!, {r3, lr} │ │ │ │ rsbvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r5, {r0, r1, r5, sp, lr} │ │ │ │ strcs pc, [pc], -r6, asr #7 │ │ │ │ @ instruction: 0xf607b16e │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfe275e82 │ │ │ │ + blx 0xfe275e4a │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [r7], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e794 │ │ │ │ @ instruction: 0xf908f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff2af1ef │ │ │ │ + @ instruction: 0xff26f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605f91d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171168,82 +171154,82 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf775e8 │ │ │ │ + bhi 0xf775b0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x2435cc │ │ │ │ + blge 0x243594 │ │ │ │ @ instruction: 0xf10b9303 │ │ │ │ @ instruction: 0xf83b0302 │ │ │ │ vst1.8 @ instruction: 0xf4811014 │ │ │ │ @ instruction: 0xf8334100 │ │ │ │ - blls 0x1d7630 │ │ │ │ + blls 0x1d75f8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldrbmi lr, [r0], -r0 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - bls 0x1b5644 │ │ │ │ + bls 0x1b567c │ │ │ │ strmi r9, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46988872 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #589824 @ 0x90000 │ │ │ │ + rsclt pc, fp, #2424832 @ 0x250000 │ │ │ │ @ instruction: 0xf8592100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8590387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d8, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991708 │ │ │ │ + b 0x9916d0 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb7283 │ │ │ │ + strne pc, [pc, #-965] @ 0xb724b │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf866f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 8, cr15, cr8, cr15, {7} │ │ │ │ + cdp2 1, 8, cr15, cr4, cr15, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb36f8 │ │ │ │ + bleq 0xb36c0 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d061 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171255,15 +171241,15 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3b3c │ │ │ │ + beq 0x4f3b04 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @@ -171271,60 +171257,60 @@ │ │ │ │ @ instruction: 0xf1019025 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs r2!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf8cdf8ad │ │ │ │ + @ instruction: 0xf8cdf8c9 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vmlal.u8 , d22, d19 │ │ │ │ + @ instruction: 0xf3c6f8bf │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f8fc │ │ │ │ + b 0xfe30f8c4 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878ba4 │ │ │ │ + blx 0x1878b6c │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r3, r6, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x37769c │ │ │ │ - blls 0x31181c │ │ │ │ + blmi 0x377664 │ │ │ │ + blls 0x3117e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000fddd │ │ │ │ + svclt 0x0000fdd9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ strmi pc, [r5], -pc, asr #31 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171335,38 +171321,38 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77884 │ │ │ │ + bhi 0xf7784c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243868 │ │ │ │ - blls 0x1dc478 │ │ │ │ + blge 0x243830 │ │ │ │ + blls 0x1dc440 │ │ │ │ andshi pc, r4, fp, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r8], r2 │ │ │ │ @ instruction: 0xf8334800 │ │ │ │ @ instruction: 0xf10ba014 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {sp, lr, pc} │ │ │ │ - mcr2 7, 6, pc, cr6, cr0, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr2, cr0, {3} @ │ │ │ │ andls r9, r0, #12288 @ 0x3000 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldmdahi r2!, {r4, r6, r9, sl, lr}^ │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ - mrc2 7, 5, pc, cr12, cr0, {3} │ │ │ │ + mrc2 7, 6, pc, cr8, cr0, {3} │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -171378,25 +171364,25 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, sp, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x377558 │ │ │ │ - blls 0x391960 │ │ │ │ + blmi 0x377520 │ │ │ │ + blls 0x391928 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000fd3b │ │ │ │ + svclt 0x0000fd37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ @@ -171428,124 +171414,124 @@ │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ @ instruction: 0xf10d0fd4 │ │ │ │ @ instruction: 0xf8dc0b10 │ │ │ │ @ instruction: 0xf8dc1004 │ │ │ │ stmia r9!, {r3, sp} │ │ │ │ @ instruction: 0xf8bc000f │ │ │ │ @ instruction: 0xf8a93010 │ │ │ │ - blls 0x1839bc │ │ │ │ + blls 0x183984 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf108a025 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ eorcc pc, r5, r8, asr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbmi r0, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff60f772 │ │ │ │ + @ instruction: 0xff7cf772 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ ldrmi r6, [r9], r2, ror #16 │ │ │ │ movwcs r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xff56f772 │ │ │ │ + @ instruction: 0xff72f772 │ │ │ │ vmlsl.u8 , d6, d2 │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r1, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30fb98 │ │ │ │ + b 0xfe30fb60 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0x07f2b2f3 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ svclt 0x004846e3 │ │ │ │ movwls r4, #9958 @ 0x26e6 │ │ │ │ ldr sp, [r4, r7, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x377400 │ │ │ │ - blls 0x311ab8 │ │ │ │ + blmi 0x3773c8 │ │ │ │ + blls 0x311a80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000fc8f │ │ │ │ + svclt 0x0000fc8b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3ca8 │ │ │ │ - blmi 0xb7649c │ │ │ │ + blx 0x8a3c70 │ │ │ │ + blmi 0xb76464 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fe83 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89488 │ │ │ │ + bhi 0xf89450 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xff68f76b │ │ │ │ + @ instruction: 0xff84f76b │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7ec9 │ │ │ │ + streq pc, [pc, #965] @ 0xb7e91 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ cdp2 7, 0, cr15, cr10, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ + stc2 1, cr15, [r8], #-956 @ 0xfffffc44 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr10, {7} │ │ │ │ - bleq 0x4f3f80 │ │ │ │ + bleq 0x4f3f48 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171553,96 +171539,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #15, 30 @ 0x3c │ │ │ │ + rsclt pc, sl, #43, 30 @ 0xac │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb77ff │ │ │ │ + strne pc, [pc, #-965] @ 0xb77c7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff3f43b6 │ │ │ │ + blx 0xff2f437e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3e2c │ │ │ │ - blmi 0xb76620 │ │ │ │ + blx 0x8a3df4 │ │ │ │ + blmi 0xb765e8 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fdc1 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8960c │ │ │ │ + bhi 0xf895d4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr11, {3} │ │ │ │ + cdp2 7, 12, cr15, cr6, cr11, {3} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb804d │ │ │ │ + streq pc, [pc, #965] @ 0xb8015 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2l 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1b7447a │ │ │ │ + blx 0x1a74442 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - bleq 0x4f4104 │ │ │ │ + bleq 0x4f40cc │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171650,96 +171636,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #3312 @ 0xcf0 │ │ │ │ + rsclt pc, sl, #3760 @ 0xeb0 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7983 │ │ │ │ + strne pc, [pc, #-965] @ 0xb794b │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x37453a │ │ │ │ + blx 0x274502 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3fb0 │ │ │ │ - blmi 0xb767a4 │ │ │ │ + blx 0x8a3f78 │ │ │ │ + blmi 0xb7676c │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fcff │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89790 │ │ │ │ + bhi 0xf89758 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0xf5ba4 │ │ │ │ + blx 0x7f5b6c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb81d1 │ │ │ │ + streq pc, [pc, #965] @ 0xb8199 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2 7, cr15, [r6], {234} @ 0xea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfeaf45fc │ │ │ │ + blx 0xfe9f45c4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ - bleq 0x4f4288 │ │ │ │ + bleq 0x4f4250 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171747,45 +171733,45 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #9408 @ 0x24c0 │ │ │ │ + rsclt pc, sl, #11200 @ 0x2bc0 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7b07 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7acf │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x12f46bc │ │ │ │ + blx 0x11f4684 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a413c │ │ │ │ - blmi 0xbf6928 │ │ │ │ + blx 0x8a4104 │ │ │ │ + blmi 0xbf68f0 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fc3d │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -171797,185 +171783,185 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdahi r0!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1475d42 │ │ │ │ + blx 0x1b75d0a │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb835d │ │ │ │ + streq pc, [pc, #965] @ 0xb8325 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xff0f5f4e │ │ │ │ + blx 0xff0f5f16 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9e2f1ef │ │ │ │ + @ instruction: 0xf9def1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6f5faa │ │ │ │ - bleq 0x4f4414 │ │ │ │ + blx 0xff6f5f72 │ │ │ │ + bleq 0x4f43dc │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2440 │ │ │ │ + bhi 0xfa2408 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ strbmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #11008 @ 0x2b00 │ │ │ │ + rsclt pc, sl, #18176 @ 0x4700 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7c9b │ │ │ │ + strne pc, [pc, #-965] @ 0xb7c63 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0x17f6016 │ │ │ │ + blx 0x17f5fde │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf97ef1ef │ │ │ │ + @ instruction: 0xf97af1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a42d0 │ │ │ │ - blmi 0xbf6abc │ │ │ │ + blx 0x8a4298 │ │ │ │ + blmi 0xbf6a84 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fb73 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x07aa3018 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13813c │ │ │ │ + bge 0x138104 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r1!, {ip, sp} │ │ │ │ ldmdahi r0!, {r8, r9, sp} │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0xfe1f5ed4 │ │ │ │ + blx 0xfe8f5e9c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb84f1 │ │ │ │ + streq pc, [pc, #965] @ 0xb84b9 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffe760e0 │ │ │ │ + blx 0xffe760a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf918f1ef │ │ │ │ + @ instruction: 0xf914f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x47613e │ │ │ │ - bleq 0x4f45a8 │ │ │ │ + blx 0x476106 │ │ │ │ + bleq 0x4f4570 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa29d4 │ │ │ │ + bhi 0xfa299c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ stmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #99328 @ 0x18400 │ │ │ │ + rsclt pc, sl, #128000 @ 0x1f400 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7e2f │ │ │ │ + strne pc, [pc, #-965] @ 0xb7df7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0xfe5761a8 │ │ │ │ + blx 0xfe576170 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8b4f1ef │ │ │ │ + @ instruction: 0xf8b0f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r2, r6, lsl #12 │ │ │ │ @ instruction: 0xf60a460c │ │ │ │ @@ -171984,38 +171970,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf982f76b │ │ │ │ + @ instruction: 0xf99ef76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - mrc2 7, 2, pc, cr8, cr15, {3} │ │ │ │ - streq pc, [pc, #965] @ 0xb864d │ │ │ │ + mrc2 7, 3, pc, cr4, cr15, {3} │ │ │ │ + streq pc, [pc, #965] @ 0xb8615 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ - blx 0x12f623c │ │ │ │ + blx 0x12f6204 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - ldc2l 7, cr15, [r4, #520]! @ 0x208 │ │ │ │ + cdp2 7, 1, cr15, cr0, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - stc2l 7, cr15, [r8, #520]! @ 0x208 │ │ │ │ + cdp2 7, 0, cr15, cr4, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172025,40 +172011,40 @@ │ │ │ │ @ instruction: 0xf7ea79d4 │ │ │ │ @ instruction: 0xf104fa5d │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrle r0, [r1], #-2027 @ 0xfffff815 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ ldrbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ @ instruction: 0x4640d1f8 │ │ │ │ - blx 0x3762b8 │ │ │ │ + blx 0x376280 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf994f76b │ │ │ │ + @ instruction: 0xf9b0f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - mrc2 7, 1, pc, cr8, cr15, {3} │ │ │ │ + mrc2 7, 2, pc, cr4, cr15, {3} │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - stc2l 7, cr15, [lr, #520] @ 0x208 │ │ │ │ + stc2l 7, cr15, [sl, #520]! @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fdbd │ │ │ │ + @ instruction: 0xf8b8fdd9 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172070,38 +172056,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d6f76b │ │ │ │ + @ instruction: 0xf8f2f76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2 7, cr15, [ip, #508]! @ 0x1fc │ │ │ │ - streq pc, [pc, #965] @ 0xb87a5 │ │ │ │ + ldc2l 7, cr15, [r8, #508] @ 0x1fc │ │ │ │ + streq pc, [pc, #965] @ 0xb876d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ @ instruction: 0xf99cf7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - stc2l 7, cr15, [r8, #-520] @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2 7, cr15, [ip, #-520]! @ 0xfffffdf8 │ │ │ │ + ldc2l 7, cr15, [r8, #-520] @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172119,32 +172105,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf8e8f76b │ │ │ │ + @ instruction: 0xf904f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - ldc2 7, cr15, [ip, #508] @ 0x1fc │ │ │ │ + ldc2 7, cr15, [r8, #508]! @ 0x1fc │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - stc2 7, cr15, [r2, #-520]! @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [lr, #-520]! @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fd11 │ │ │ │ + @ instruction: 0xf8b8fd2d │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172156,39 +172142,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf82af76b │ │ │ │ + @ instruction: 0xf846f76b │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - stmiblt r0, {r0, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - @ instruction: 0xf3c5fcff │ │ │ │ + vmov.i32 d31, #14417919 @ 0x00dbffff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -pc, ror #17 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc9b │ │ │ │ + @ instruction: 0xf8bafcb7 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc8f │ │ │ │ + @ instruction: 0xf8bafcab │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172206,32 +172192,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf83af76b │ │ │ │ + @ instruction: 0xf856f76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fcdd │ │ │ │ + @ instruction: 0x4606fcf9 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fc73 │ │ │ │ + @ instruction: 0xf8b8fc8f │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xf822f76b │ │ │ │ + @ instruction: 0xf83ef76b │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - stc2l 7, cr15, [r2], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2l 7, cr15, [lr], #-520 @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172243,39 +172229,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff7cf76a │ │ │ │ + @ instruction: 0xff98f76a │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vqdmulh.s , , d1[4] │ │ │ │ + vmvn.i32 , #56831 @ 0x0000ddff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #16 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafbed │ │ │ │ + @ instruction: 0xf8bafc09 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafbe1 │ │ │ │ + @ instruction: 0xf8bafbfd │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172293,32 +172279,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76a6827 │ │ │ │ - stmdblt r0!, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff8cf76a │ │ │ │ + @ instruction: 0xffa8f76a │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fc3f │ │ │ │ + @ instruction: 0x4606fc5b │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fbc5 │ │ │ │ + @ instruction: 0xf8b8fbe1 │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xff74f76a │ │ │ │ + @ instruction: 0xff90f76a │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - blx 0xfedf658e │ │ │ │ + blx 0xff4f6556 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172341,25 +172327,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3008 │ │ │ │ + bhi 0xfa2fd0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf85ef780 │ │ │ │ + @ instruction: 0xf87af780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12cf90 │ │ │ │ + bls 0x12cf58 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xff70f7e9 │ │ │ │ @@ -172368,15 +172354,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r2, #952] @ 0x3b8 │ │ │ │ + stc2 1, cr15, [lr, #952] @ 0x3b8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172397,42 +172383,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa30e8 │ │ │ │ + bhi 0xfa30b0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7804649 │ │ │ │ + stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsl #30 │ │ │ │ - b 0x12c14f8 │ │ │ │ + b 0x12c14c0 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988968 │ │ │ │ - b 0x2b951c │ │ │ │ - b 0x117a930 │ │ │ │ + b 0x988930 │ │ │ │ + b 0x2b94e4 │ │ │ │ + b 0x117a8f8 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378528 │ │ │ │ - blls 0x292990 │ │ │ │ + blmi 0x3784f0 │ │ │ │ + blls 0x292958 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fd23 │ │ │ │ + svclt 0x0000fd1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172459,20 +172445,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d144 │ │ │ │ + bls 0x12d10c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ cdp2 7, 9, cr15, cr0, cr9, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172480,15 +172466,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r2], #952 @ 0x3b8 │ │ │ │ + stc2 1, cr15, [lr], #952 @ 0x3b8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172514,37 +172500,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - @ instruction: 0xff14f77f │ │ │ │ + @ instruction: 0xff30f77f │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988b2c │ │ │ │ + b 0x988af4 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378368 │ │ │ │ - blls 0x292b50 │ │ │ │ + blmi 0x378330 │ │ │ │ + blls 0x292b18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fc43 │ │ │ │ + svclt 0x0000fc3f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172564,25 +172550,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3384 │ │ │ │ + bhi 0xfa334c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mcr2 7, 5, pc, cr0, cr15, {3} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr15, {3} │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d30c │ │ │ │ + bls 0x12d2d4 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ ldc2 7, cr15, [r2, #932]! @ 0x3a4 │ │ │ │ @@ -172591,15 +172577,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff5f53a2 │ │ │ │ + blx 0xff4f536a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172620,42 +172606,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3464 │ │ │ │ + bhi 0xfa342c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, r3, r4 │ │ │ │ - b 0x12c1874 │ │ │ │ + b 0x12c183c │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988ce4 │ │ │ │ - b 0x2b9898 │ │ │ │ - b 0x117acac │ │ │ │ + b 0x988cac │ │ │ │ + b 0x2b9860 │ │ │ │ + b 0x117ac74 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3781ac │ │ │ │ - blls 0x292d0c │ │ │ │ + blmi 0x378174 │ │ │ │ + blls 0x292cd4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fb61 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172682,20 +172668,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d4c0 │ │ │ │ + bls 0x12d488 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [r2], {233} @ 0xe9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172703,15 +172689,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffdf5560 │ │ │ │ + blx 0xffcf5528 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172737,37 +172723,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - ldc2l 7, cr15, [r6, #-508] @ 0xfffffe04 │ │ │ │ + ldc2l 7, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988ea8 │ │ │ │ + b 0x988e70 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377fec │ │ │ │ - blls 0x292ecc │ │ │ │ + blmi 0x377fb4 │ │ │ │ + blls 0x292e94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fa81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172787,42 +172773,42 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3700 │ │ │ │ + bhi 0xfa36c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - stc2l 7, cr15, [r2], #508 @ 0x1fc │ │ │ │ + ldc2l 7, cr15, [lr], #508 @ 0x1fc │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d688 │ │ │ │ + bls 0x12d650 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xffdf6ee2 │ │ │ │ + blx 0xffdf6eaa │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x67571c │ │ │ │ + blx 0x5756e4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172843,42 +172829,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa37e0 │ │ │ │ + bhi 0xfa37a8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfd4 │ │ │ │ - b 0x12c1bf0 │ │ │ │ + b 0x12c1bb8 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989060 │ │ │ │ - b 0x2b9c14 │ │ │ │ - b 0x117b028 │ │ │ │ + b 0x989028 │ │ │ │ + b 0x2b9bdc │ │ │ │ + b 0x117aff0 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377e30 │ │ │ │ - blls 0x293088 │ │ │ │ + blmi 0x377df8 │ │ │ │ + blls 0x293050 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f9a7 │ │ │ │ + svclt 0x0000f9a3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172905,36 +172891,36 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d83c │ │ │ │ + bls 0x12d804 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ - blx 0x5f70a2 │ │ │ │ + blx 0x5f706a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf936f1ee │ │ │ │ + @ instruction: 0xf932f1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172960,37 +172946,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0xfe6f6faa │ │ │ │ + blx 0xfedf6f72 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989224 │ │ │ │ + b 0x9891ec │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377c70 │ │ │ │ - blls 0x293248 │ │ │ │ + blmi 0x377c38 │ │ │ │ + blls 0x293210 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f8c7 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173010,54 +172996,54 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3a7c │ │ │ │ + bhi 0xfa3a44 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - blx 0x9f7082 │ │ │ │ + blx 0x10f704a │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12da04 │ │ │ │ + bls 0x12d9cc │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xe7725c │ │ │ │ + blx 0xe77224 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf858f1ee │ │ │ │ + @ instruction: 0xf854f1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ strmi r2, [sl], r0, lsl #10 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ - blx 0x14f72b4 │ │ │ │ + blx 0x14f727c │ │ │ │ strmi r2, [r6], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8db46a8 │ │ │ │ @ instruction: 0xf60b0220 │ │ │ │ @ instruction: 0xf7e977e6 │ │ │ │ stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -173066,42 +173052,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3b5c │ │ │ │ + bhi 0xfa3b24 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, asr #31 │ │ │ │ - b 0x12c1f6c │ │ │ │ + b 0x12c1f34 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x9893dc │ │ │ │ - b 0x2b9f90 │ │ │ │ - b 0x117b3a4 │ │ │ │ + b 0x9893a4 │ │ │ │ + b 0x2b9f58 │ │ │ │ + b 0x117b36c │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377ab4 │ │ │ │ - blls 0x293404 │ │ │ │ + blmi 0x377a7c │ │ │ │ + blls 0x2933cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000ffe9 │ │ │ │ + svclt 0x0000ffe5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173128,20 +173114,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dbb8 │ │ │ │ + bls 0x12db80 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xf956f7e9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173149,15 +173135,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff78f1ed │ │ │ │ + @ instruction: 0xff74f1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173183,37 +173169,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf9daf77f │ │ │ │ + @ instruction: 0xf9f6f77f │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9895a0 │ │ │ │ + b 0x989568 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3778f4 │ │ │ │ - blls 0x2935c4 │ │ │ │ + blmi 0x3778bc │ │ │ │ + blls 0x29358c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000ff09 │ │ │ │ + svclt 0x0000ff05 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173233,25 +173219,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3df8 │ │ │ │ + bhi 0xfa3dc0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xf966f77f │ │ │ │ + @ instruction: 0xf982f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dd80 │ │ │ │ + bls 0x12dd48 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf878f7e9 │ │ │ │ @@ -173260,15 +173246,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 9, cr15, cr10, cr13, {7} │ │ │ │ + cdp2 1, 9, cr15, cr6, cr13, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173289,42 +173275,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3ed8 │ │ │ │ + bhi 0xfa3ea0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfb4 │ │ │ │ - b 0x12c22e8 │ │ │ │ + b 0x12c22b0 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989758 │ │ │ │ - b 0x2ba30c │ │ │ │ - b 0x117b720 │ │ │ │ + b 0x989720 │ │ │ │ + b 0x2ba2d4 │ │ │ │ + b 0x117b6e8 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377738 │ │ │ │ - blls 0x293780 │ │ │ │ + blmi 0x377700 │ │ │ │ + blls 0x293748 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fe2b │ │ │ │ + svclt 0x0000fe27 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173351,20 +173337,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12df34 │ │ │ │ + bls 0x12defc │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xff98f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173372,15 +173358,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [sl, #948]! @ 0x3b4 │ │ │ │ + ldc2 1, cr15, [r6, #948]! @ 0x3b4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173406,37 +173392,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf81cf77f │ │ │ │ + @ instruction: 0xf838f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x98991c │ │ │ │ + b 0x9898e4 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379578 │ │ │ │ - blls 0x293940 │ │ │ │ + blmi 0x379540 │ │ │ │ + blls 0x293908 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fd4b │ │ │ │ + svclt 0x0000fd47 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173456,25 +173442,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa4174 │ │ │ │ + bhi 0xfa413c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xffa8f77e │ │ │ │ + @ instruction: 0xffc4f77e │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e0fc │ │ │ │ + bls 0x12e0c4 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {7} │ │ │ │ @@ -173483,15 +173469,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [ip], {237} @ 0xed │ │ │ │ + ldc2l 1, cr15, [r8], {237} @ 0xed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173512,42 +173498,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa4254 │ │ │ │ + bhi 0xfa421c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsr #31 │ │ │ │ - b 0x12c2664 │ │ │ │ + b 0x12c262c │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989ad4 │ │ │ │ - b 0x2ba688 │ │ │ │ - b 0x117ba9c │ │ │ │ + b 0x989a9c │ │ │ │ + b 0x2ba650 │ │ │ │ + b 0x117ba64 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x3793bc │ │ │ │ - blls 0x293afc │ │ │ │ + blmi 0x379384 │ │ │ │ + blls 0x293ac4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fc6d │ │ │ │ + svclt 0x0000fc69 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173574,20 +173560,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77e0004 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e2b0 │ │ │ │ + bls 0x12e278 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173595,15 +173581,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffff634e │ │ │ │ + blx 0xffef6316 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173629,48 +173615,48 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - mrc2 7, 2, pc, cr14, cr14, {3} │ │ │ │ + mrc2 7, 3, pc, cr10, cr14, {3} │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989c98 │ │ │ │ + b 0x989c60 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x3791fc │ │ │ │ - blls 0x293cbc │ │ │ │ + blmi 0x3791c4 │ │ │ │ + blls 0x293c84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fb8d │ │ │ │ + svclt 0x0000fb89 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173687,39 +173673,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r8, #96] @ 0x60 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba0cd │ │ │ │ + streq pc, [pc, #965] @ 0xba095 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xb764f2 │ │ │ │ + blx 0xa764ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0, #-928]! @ 0xfffffc60 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173732,43 +173718,43 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #1488 @ 0x5d0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981e84 │ │ │ │ + b 0x981e4c │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x379074 │ │ │ │ - blls 0x213e44 │ │ │ │ + blmi 0x37903c │ │ │ │ + blls 0x213e0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fac9 │ │ │ │ + svclt 0x0000fac5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173785,39 +173771,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ ldc2 0, cr15, [r0, #-96]! @ 0xffffffa0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba255 │ │ │ │ + streq pc, [pc, #965] @ 0xba21d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ mcrr2 7, 14, pc, r4, cr8 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1a76678 │ │ │ │ + blx 0x1976640 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173830,46 +173816,46 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #12608 @ 0x3140 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x98200c │ │ │ │ + b 0x981fd4 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378eec │ │ │ │ - blls 0x213fcc │ │ │ │ + blmi 0x378eb4 │ │ │ │ + blls 0x213f94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fa05 │ │ │ │ + svclt 0x0000fa01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff77f5e │ │ │ │ - bleq 0x4f63d0 │ │ │ │ + blx 0xfff77f26 │ │ │ │ + bleq 0x4f6398 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173882,42 +173868,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #25600 @ 0x6400 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9c4f │ │ │ │ + strne pc, [pc, #-965] @ 0xb9c17 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xfe177fc2 │ │ │ │ + blx 0xfe177f8a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9a4f1ed │ │ │ │ + @ instruction: 0xf9a0f1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe77801e │ │ │ │ - bleq 0x4f6490 │ │ │ │ + blx 0xfe777fe6 │ │ │ │ + bleq 0x4f6458 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173930,42 +173916,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #130048 @ 0x1fc00 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9d0f │ │ │ │ + strne pc, [pc, #-965] @ 0xb9cd7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x978082 │ │ │ │ + blx 0x97804a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf944f1ed │ │ │ │ + @ instruction: 0xf940f1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xf780de │ │ │ │ - bleq 0x4f6550 │ │ │ │ + blx 0xf780a6 │ │ │ │ + bleq 0x4f6518 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173978,42 +173964,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #479232 @ 0x75000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9dcf │ │ │ │ + strne pc, [pc, #-965] @ 0xb9d97 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xff178140 │ │ │ │ + blx 0xff178108 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8e4f1ed │ │ │ │ + @ instruction: 0xf8e0f1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmpl r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff77819c │ │ │ │ - bleq 0x4f6610 │ │ │ │ + blx 0xff778164 │ │ │ │ + bleq 0x4f65d8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174026,146 +174012,146 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #897024 @ 0xdb000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9e8f │ │ │ │ + strne pc, [pc, #-965] @ 0xb9e57 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x1978200 │ │ │ │ + blx 0x19781c8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf884f1ed │ │ │ │ + @ instruction: 0xf880f1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bafc │ │ │ │ + bmi 0xc4bac4 │ │ │ │ vmax.s8 d20, d10, d12 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1e78264 │ │ │ │ + blx 0x1e7822c │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a338 │ │ │ │ + bge 0x13a300 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #13312 @ 0x3400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9823dc │ │ │ │ + b 0x9823a4 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378b18 │ │ │ │ - blls 0x2943a0 │ │ │ │ + blmi 0x378ae0 │ │ │ │ + blls 0x294368 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000f81b │ │ │ │ + svclt 0x0000f817 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bbd0 │ │ │ │ + bmi 0xc4bb98 │ │ │ │ vmax.s8 d20, d10, d12 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x3f8338 │ │ │ │ + blx 0x3f8300 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a40c │ │ │ │ + bge 0x13a3d4 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #156672 @ 0x26400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9824b0 │ │ │ │ + b 0x982478 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378a44 │ │ │ │ - blls 0x294474 │ │ │ │ + blmi 0x378a0c │ │ │ │ + blls 0x29443c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec8ff0 │ │ │ │ - svclt 0x0000ffb1 │ │ │ │ + svclt 0x0000ffad │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bc9c │ │ │ │ + bmi 0xc0bc64 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6870 │ │ │ │ + beq 0x4f6838 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9a2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174174,50 +174160,50 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a4e0 │ │ │ │ + bge 0x13a4a8 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #15794176 @ 0xf10000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba103 │ │ │ │ + strne pc, [pc, #-965] @ 0xba0cb │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf926f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff48f1ec │ │ │ │ + @ instruction: 0xff44f1ec │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bd6c │ │ │ │ + bmi 0xc0bd34 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6940 │ │ │ │ + beq 0x4f6908 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf93af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174226,47 +174212,47 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a5b0 │ │ │ │ + bge 0x13a578 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #1294336 @ 0x13c000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba1d3 │ │ │ │ + strne pc, [pc, #-965] @ 0xba19b │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf8bef7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 14, cr15, cr0, cr12, {7} │ │ │ │ + cdp2 1, 13, cr15, cr12, cr12, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc0be44 │ │ │ │ + bmi 0xc0be0c │ │ │ │ vmax.s8 d20, d10, d12 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @@ -174287,41 +174273,41 @@ │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ mcr2 0, 7, pc, cr2, cr8, {0} @ │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xbaa2d │ │ │ │ + streq pc, [pc, #965] @ 0xba9f5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1db │ │ │ │ svclt 0x00e8f88a │ │ │ │ @ instruction: 0xf856f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 7, cr15, cr8, cr12, {7} │ │ │ │ + cdp2 1, 7, cr15, cr4, cr12, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bf0c │ │ │ │ + bmi 0xc0bed4 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6ae0 │ │ │ │ + beq 0x4f6aa8 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf86af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174343,25 +174329,25 @@ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf8884640 │ │ │ │ @ instruction: 0xf7e7bfd6 │ │ │ │ - blmi 0x37a704 │ │ │ │ - blls 0x2947b4 │ │ │ │ + blmi 0x37a6cc │ │ │ │ + blls 0x29477c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec8ff0 │ │ │ │ - svclt 0x0000fe11 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b8ff │ │ │ │ @ instruction: 0xf7e82301 │ │ │ │ svclt 0x0000b8fb │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b977 │ │ │ │ @@ -174372,100 +174358,100 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d10, d6 │ │ │ │ - @ instruction: 0xf2c059d0 │ │ │ │ + @ instruction: 0xf2c05998 │ │ │ │ @ instruction: 0xf7e70933 │ │ │ │ @ instruction: 0xf104fff7 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c19c │ │ │ │ + bhi 0xf8c164 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7768830 │ │ │ │ - rsclt pc, sl, #3824 @ 0xef0 │ │ │ │ + rsclt pc, sl, #11, 30 @ 0x2c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9828d4 │ │ │ │ + b 0x98289c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, ip, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x37a624 │ │ │ │ - blls 0x214894 │ │ │ │ + blmi 0x37a5ec │ │ │ │ + blls 0x21485c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec87f0 │ │ │ │ - svclt 0x0000fda1 │ │ │ │ + svclt 0x0000fd9d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - @ instruction: 0xf2c058d0 │ │ │ │ + @ instruction: 0xf2c05898 │ │ │ │ @ instruction: 0xf7e70833 │ │ │ │ @ instruction: 0xf104ff97 │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrbvc pc, [r4, r9, lsl #12] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x072a3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c25c │ │ │ │ + bhi 0xf8c224 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7766820 │ │ │ │ - rsclt pc, sl, #1, 30 │ │ │ │ + rsclt pc, sl, #29, 30 @ 0x74 │ │ │ │ @ instruction: 0xf8586831 │ │ │ │ - b 0xfe0c2994 │ │ │ │ + b 0xfe0c295c │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ - blmi 0x37a564 │ │ │ │ - blls 0x214954 │ │ │ │ + blmi 0x37a52c │ │ │ │ + blls 0x21491c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec87f0 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ stccs 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi fp, [r4, #602] @ 0x25a │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ vmin.u8 d17, d3, d10 │ │ │ │ addsmi r4, r3, #469762048 @ 0x1c000000 │ │ │ │ @@ -174589,81 +174575,81 @@ │ │ │ │ @ instruction: 0xf8ad2004 │ │ │ │ stmdals r1, {r1, r2, ip, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1be75c │ │ │ │ - blcs 0xe752c │ │ │ │ - blcs 0x4b1790 │ │ │ │ + blle 0x1be724 │ │ │ │ + blcs 0xe74f4 │ │ │ │ + blcs 0x4b1758 │ │ │ │ movwcs sp, #3357 @ 0xd1d │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be770 │ │ │ │ + blle 0x1be738 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ andcs sp, r0, r7, lsl sp │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #4 │ │ │ │ ldrb fp, [r1, r0, lsl #5]! │ │ │ │ - blx 0x94b4cc │ │ │ │ + blx 0x94b494 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x174af0 │ │ │ │ + blx 0x174ab8 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ ldrdmi lr, [r8], lr @ │ │ │ │ strb fp, [r5, r0, lsl #5]! │ │ │ │ sublt r1, r9, #184549376 @ 0xb000000 │ │ │ │ addlt r1, r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf111b200 │ │ │ │ - ble 0x4fe7c0 │ │ │ │ + ble 0x4fe788 │ │ │ │ andlt r1, r0, #192, 14 @ 0x3000000 │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0x6fe7cc │ │ │ │ + ble 0x6fe794 │ │ │ │ andslt r1, fp, #55312384 @ 0x34c0000 │ │ │ │ andeq pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x00bc2900 │ │ │ │ tstmi r8, r9, asr #4 │ │ │ │ stmdbcs pc, {r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} @ │ │ │ │ svclt 0x00d6b25b │ │ │ │ andcs r4, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xf113b200 │ │ │ │ - blle 0xff9fe800 │ │ │ │ + blle 0xff9fe7c8 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ - blx 0x114b538 │ │ │ │ - blle 0xff9377dc │ │ │ │ + blx 0x114b500 │ │ │ │ + blle 0xff9377a4 │ │ │ │ svclt 0x00d62b0f │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andslt r2, fp, #0, 6 │ │ │ │ svclt 0x0000e7da │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3847] @ 0xfffff0f9 │ │ │ │ - blx 0x14b180c │ │ │ │ + blx 0x14b17d4 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r3, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ tstcs r0, r2, asr sp │ │ │ │ svceq 0x0007f112 │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - bcs 0xc642c │ │ │ │ - bcs 0x2b18b0 │ │ │ │ + bcs 0xc63f4 │ │ │ │ + bcs 0x2b1878 │ │ │ │ @ instruction: 0xf04fdd4d │ │ │ │ ldclne 14, cr0, [sl] │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - blcs 0xcb440 │ │ │ │ - blcs 0x2b1908 │ │ │ │ + blcs 0xcb408 │ │ │ │ + blcs 0x2b18d0 │ │ │ │ movwcs sp, #3400 @ 0xd48 │ │ │ │ svceq 0x0007f11c │ │ │ │ strne sp, [r0], -r6, lsl #22 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb25 │ │ │ │ stclle 15, cr0, [r0, #-28] @ 0xffffffe4 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @@ -174679,77 +174665,77 @@ │ │ │ │ andeq pc, r1, #14 │ │ │ │ vmuleq.f64 d30, d14, d2 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ bicmi lr, r9, #54788096 @ 0x3440000 │ │ │ │ @ instruction: 0xfe01fa4e │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ cmneq lr, r1, lsl #22 │ │ │ │ - b 0x1cb4b80 │ │ │ │ - blx 0x10bdcbc │ │ │ │ + b 0x1cb4b48 │ │ │ │ + blx 0x10bdc84 │ │ │ │ @ instruction: 0xf000f00c │ │ │ │ - bl 0x13b498 │ │ │ │ + bl 0x13b460 │ │ │ │ ldrb r0, [r4, r0, ror #4] │ │ │ │ @ instruction: 0x411a43db │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7c1b25b │ │ │ │ vseleq.f32 s30, s2, s28 │ │ │ │ @ instruction: 0xf18efa4f │ │ │ │ - blx 0x474b54 │ │ │ │ - blx 0x14ba4c0 │ │ │ │ + blx 0x474b1c │ │ │ │ + blx 0x14ba488 │ │ │ │ str pc, [lr, lr, lsl #29]! │ │ │ │ subslt r4, r3, #154 @ 0x9a │ │ │ │ - blx 0xf4b94 │ │ │ │ + blx 0xf4b5c │ │ │ │ sublt pc, r2, #12 │ │ │ │ svclt 0x0000e7bb │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1883cd8 │ │ │ │ + blx 0x1883ca0 │ │ │ │ stccs 14, cr15, [r2], {131} @ 0x83 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ mvnscc pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ mcrne 6, 2, r4, cr5, cr4, {3} │ │ │ │ and r1, sl, pc, lsl r9 │ │ │ │ stmdbcs r7, {r1, r2, r3, r7, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14aac64 │ │ │ │ + blx 0x14aac2c │ │ │ │ adcsmi pc, fp, #34304 @ 0x8600 │ │ │ │ svcgt 0x0001f805 │ │ │ │ @ instruction: 0xf912d016 │ │ │ │ movwcc r1, #7937 @ 0x1f01 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0xffdc2454 │ │ │ │ + blle 0xffdc241c │ │ │ │ mulvs r0, r3, r9 │ │ │ │ @ instruction: 0x0c01ea6f │ │ │ │ - ble 0xffa85128 │ │ │ │ + ble 0xffa850f0 │ │ │ │ @ instruction: 0xf60cfa46 │ │ │ │ @ instruction: 0xf00642bb │ │ │ │ - bl 0x3bdd38 │ │ │ │ + bl 0x3bdd00 │ │ │ │ @ instruction: 0xf8050c66 │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1056]! @ 0xfffffbe0 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c4948 │ │ │ │ + bne 0x9c4910 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2307] @ 0x903 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1131409 │ │ │ │ - blle 0x1be9a8 │ │ │ │ - blcs 0xe7578 │ │ │ │ - blcs 0x4b19e8 │ │ │ │ + blle 0x1be970 │ │ │ │ + blcs 0xe7540 │ │ │ │ + blcs 0x4b19b0 │ │ │ │ andcs sp, r0, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be9bc │ │ │ │ + blle 0x1be984 │ │ │ │ stmdbcs r0, {sl, ip} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3356 @ 0xd1c │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -174762,15 +174748,15 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ rsbeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0x409ae7dc │ │ │ │ bfi fp, r2, #4, #22 │ │ │ │ andlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x18845d8 │ │ │ │ + blx 0x18845a0 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r2], #-416 @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @@ -174782,15 +174768,15 @@ │ │ │ │ svccs 0x0002f824 │ │ │ │ @ instruction: 0xf91cd015 │ │ │ │ strmi r3, [sp], -r2, lsl #30 │ │ │ │ mrscc r2, R10_usr │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9b5dbf3 │ │ │ │ bicsmi r5, sl, #0 │ │ │ │ - ble 0xffac5a24 │ │ │ │ + ble 0xffac59ec │ │ │ │ adcsmi r4, r9, #1073741829 @ 0x40000005 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ svccs 0x0002f824 │ │ │ │ ldrtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -174798,42 +174784,42 @@ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ mvnsle r4, #482344960 @ 0x1cc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884268 │ │ │ │ + blx 0x1884230 │ │ │ │ stccs 14, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4], #-416 @ 0xfffffe60 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r6, r9, sl, lr}^ @ │ │ │ │ - blcs 0x8b2eac │ │ │ │ + blcs 0x8b2e74 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x26adf0 │ │ │ │ + blx 0x26adb8 │ │ │ │ adcsmi pc, r9, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ @ instruction: 0xf91cd014 │ │ │ │ strmi r3, [lr], -r4, lsl #30 │ │ │ │ mrscc r2, R12_usr │ │ │ │ svceq 0x001ff113 │ │ │ │ ldmdavs r6!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blcs 0xcbe18 │ │ │ │ + blcs 0xcbde0 │ │ │ │ tstmi r6, r9, ror #21 │ │ │ │ @ instruction: 0xf00642b9 │ │ │ │ - bl 0x13b6c0 │ │ │ │ + bl 0x13b688 │ │ │ │ @ instruction: 0xf8440266 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1064]! @ 0xfffffbd8 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0xb44ad0 │ │ │ │ + bne 0xb44a98 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -174841,84 +174827,84 @@ │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r8, #-418] @ 0xfffffe5e │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x10c7ec │ │ │ │ + bl 0x10c7b4 │ │ │ │ ands r0, fp, r7, lsl #20 │ │ │ │ - bleq 0x8f75a0 │ │ │ │ - bcs 0x10c3b1c │ │ │ │ - blx 0x30c790 │ │ │ │ + bleq 0x8f7568 │ │ │ │ + bcs 0x10c3ae4 │ │ │ │ + blx 0x30c758 │ │ │ │ @ instruction: 0xf17efb0b │ │ │ │ - ble 0x37e728 │ │ │ │ + ble 0x37e6f0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ vst1.8 {d15-d16}, [r2], r8 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ vpmax.u8 d15, d2, d9 │ │ │ │ vseleq.f32 s30, s28, s19 │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ svccc 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4551 │ │ │ │ eorsle r4, r6, r4 │ │ │ │ svccs 0x0008f915 │ │ │ │ strmi r2, [r8], r0, lsl #6 │ │ │ │ @ instruction: 0xf112461c │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - b 0x147b380 │ │ │ │ + b 0x147b348 │ │ │ │ @ instruction: 0xf15e7ee2 │ │ │ │ - blle 0xffb7d368 │ │ │ │ + blle 0xffb7d330 │ │ │ │ @ instruction: 0xf8d843d3 │ │ │ │ @ instruction: 0xf1c39000 │ │ │ │ @ instruction: 0xf8d80420 │ │ │ │ @ instruction: 0xf1be8004 │ │ │ │ - ble 0xff37eb7c │ │ │ │ + ble 0xff37eb44 │ │ │ │ vpmax.s8 , , q4 │ │ │ │ vseleq.f32 s30, s6, s19 │ │ │ │ - blx 0x2c9c08 │ │ │ │ - b 0x1477f9c │ │ │ │ + blx 0x2c9bd0 │ │ │ │ + b 0x1477f64 │ │ │ │ svclt 0x005c0e04 │ │ │ │ vpmax.u8 , , q4 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ cmpeq lr, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84c191b │ │ │ │ - b 0x148abcc │ │ │ │ + b 0x148ab94 │ │ │ │ @ instruction: 0xf1440462 │ │ │ │ ldrbmi r0, [r1, #-1024] @ 0xfffffc00 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], #-456 @ 0xfffffe38 │ │ │ │ andle r4, r7, #1879048203 @ 0x7000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23ec64 │ │ │ │ - blle 0x2853ec │ │ │ │ + blle 0x23ec2c │ │ │ │ + blle 0x2853b4 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ smlabtmi r8, r9, r3, r4 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ rsbeq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x003ff112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1c94 │ │ │ │ - blle 0x928424 │ │ │ │ + blcs 0xf1c5c │ │ │ │ + blle 0x9283ec │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da34 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -174930,150 +174916,150 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1c243d2 │ │ │ │ @ instruction: 0xf1b20320 │ │ │ │ - blx 0xbbe8f4 │ │ │ │ - blx 0x137080 │ │ │ │ - b 0x10f7c88 │ │ │ │ + blx 0xbbe8bc │ │ │ │ + blx 0x137048 │ │ │ │ + b 0x10f7c50 │ │ │ │ svclt 0x005c0003 │ │ │ │ @ instruction: 0xfe0efa41 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stmdaeq r2, {r0, r4, r8, lr}^ │ │ │ │ andeq pc, r1, r0 │ │ │ │ sbcvc lr, r1, #270336 @ 0x42000 │ │ │ │ ldmdane r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f921e │ │ │ │ + blx 0x1f91e6 │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ movwvs pc, #29633 @ 0x73c1 @ │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0x18b1ce8 │ │ │ │ + blx 0x18b1cb0 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x46b03c │ │ │ │ - blx 0x18ba8d4 │ │ │ │ + blx 0x46b004 │ │ │ │ + blx 0x18ba89c │ │ │ │ stcle 14, cr15, [r1, #-568] @ 0xfffffdc8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ svceq 0x0008f111 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ stmdbcs r0, {r0, r1, r2, sl, fp, sp} │ │ │ │ stmdbcs r7, {r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x3eb060 │ │ │ │ - blx 0x18ba0f8 │ │ │ │ + blx 0x3eb028 │ │ │ │ + blx 0x18ba0c0 │ │ │ │ stcle 1, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, r2, #0, 2 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ - bcs 0xce124 │ │ │ │ - bcs 0x2b1e08 │ │ │ │ - blx 0x3eb080 │ │ │ │ - blx 0x18ba11c │ │ │ │ + bcs 0xce0ec │ │ │ │ + bcs 0x2b1dd0 │ │ │ │ + blx 0x3eb048 │ │ │ │ + blx 0x18ba0e4 │ │ │ │ stcle 2, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, fp, #0, 4 │ │ │ │ svceq 0x0008f113 │ │ │ │ vmlaeq.f64 d13, d0, d7 │ │ │ │ - blle 0xac5d28 │ │ │ │ + blle 0xac5cf0 │ │ │ │ svclt 0x00dc2b07 │ │ │ │ sbclt r4, r3, #152 @ 0x98 │ │ │ │ movwcs sp, #3328 @ 0xd00 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d1, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f92ca │ │ │ │ - blx 0xbcc07c │ │ │ │ + blx 0x1f9292 │ │ │ │ + blx 0xbcc044 │ │ │ │ @ instruction: 0xf00cfc01 │ │ │ │ - bl 0xfb564 │ │ │ │ + bl 0xfb52c │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ bicmi lr, r9, #52690944 @ 0x3240000 │ │ │ │ vseleq.f32 s30, s2, s29 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ vnmlseq.f64 d30, d14, d1 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ bicsmi lr, fp, #45613056 @ 0x2b80000 │ │ │ │ @ instruction: 0xf00040d8 │ │ │ │ - bl 0x17bd88 │ │ │ │ + bl 0x17bd50 │ │ │ │ sbcslt r0, fp, #80, 6 @ 0x40000001 │ │ │ │ bicsmi lr, r2, #212, 14 @ 0x3500000 │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ andeq pc, r1, #12 │ │ │ │ subseq lr, ip, #2048 @ 0x800 │ │ │ │ sbfx fp, r2, #5, #31 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1013501 │ │ │ │ - b 0x14881b0 │ │ │ │ + b 0x1488178 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ ldmdbne pc, {r1, r2, r6, r9, sl, fp, ip}^ @ │ │ │ │ - blx 0x3f31f4 │ │ │ │ - bcs 0x2ba1d4 │ │ │ │ + blx 0x3f31bc │ │ │ │ + bcs 0x2ba19c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x18ab134 │ │ │ │ + blx 0x18ab0fc │ │ │ │ adcsmi pc, fp, #140, 2 @ 0x23 │ │ │ │ svcne 0x0001f806 │ │ │ │ @ instruction: 0xf91ed017 │ │ │ │ movwcc r2, #7937 @ 0x1f01 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ @ instruction: 0xf893dbf3 │ │ │ │ bicsmi ip, r1, #0 │ │ │ │ - ble 0xffa459f8 │ │ │ │ + ble 0xffa459c0 │ │ │ │ stc2 10, cr15, [r1], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42bb │ │ │ │ - bl 0xfb608 │ │ │ │ + bl 0xfb5d0 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ svcne 0x0001f806 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ mvnsle r4, #805306378 @ 0x3000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1bee80 │ │ │ │ - blcs 0xe7c4c │ │ │ │ - blcs 0x4b1ec0 │ │ │ │ + blle 0x1bee48 │ │ │ │ + blcs 0xe7c14 │ │ │ │ + blcs 0x4b1e88 │ │ │ │ andcs sp, r0, #2368 @ 0x940 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bee94 │ │ │ │ + blle 0x1bee5c │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3358 @ 0xd1e │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cmpeq r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7edb29b │ │ │ │ - blx 0x94c1f4 │ │ │ │ + blx 0x94c1bc │ │ │ │ @ instruction: 0xf003f303 │ │ │ │ - bl 0x13ba94 │ │ │ │ + bl 0x13ba5c │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x409ae7da │ │ │ │ bfi fp, r2, #5, #19 │ │ │ │ addlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @@ -175081,31 +175067,31 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr2, {5} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2], -r0, lsr #3 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r5, r9, sl, lr}^ @ │ │ │ │ - blx 0x3f32fc │ │ │ │ - blcs 0x4ba2e0 │ │ │ │ + blx 0x3f32c4 │ │ │ │ + blcs 0x4ba2a8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x8ab23c │ │ │ │ + blx 0x8ab204 │ │ │ │ adcsmi pc, r9, #140, 4 @ 0xc0000008 │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi r3, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd43af8 │ │ │ │ + blle 0xffd43ac0 │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xff9c5f04 │ │ │ │ + ble 0xff9c5ecc │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42b9 │ │ │ │ - bl 0x13bb14 │ │ │ │ + bl 0x13badc │ │ │ │ addslt r0, r2, #92, 4 @ 0xc0000005 │ │ │ │ svccs 0x0002f826 │ │ │ │ strtmi sp, [r8], #-485 @ 0xfffffe1b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ @@ -175116,15 +175102,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23601 │ │ │ │ - b 0x147e36c │ │ │ │ + b 0x147e334 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140404 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ and r1, r9, pc, lsl #19 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80200 │ │ │ │ vpmax.s8 d15, d3, d5 │ │ │ │ @@ -175132,110 +175118,110 @@ │ │ │ │ andsle r2, r7, r4, lsl #30 │ │ │ │ svccc 0x0004f91c │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x0020f113 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r5, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xffa85f9c │ │ │ │ + ble 0xffa85f64 │ │ │ │ @ instruction: 0xf508fa25 │ │ │ │ @ instruction: 0xf00542b9 │ │ │ │ - bl 0x13bbac │ │ │ │ + bl 0x13bb74 │ │ │ │ @ instruction: 0xf8440255 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd447bc │ │ │ │ + bne 0xd44784 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14a75fc │ │ │ │ + b 0x14a75c4 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140408 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf1a04607 │ │ │ │ - bl 0xfe424 │ │ │ │ + bl 0xfe3ec │ │ │ │ strtmi r0, [r6], r6, lsl #22 │ │ │ │ strls r4, [r1], -sl, lsr #13 │ │ │ │ stmdavs ip!, {r0, r2, r5, sp, lr, pc} │ │ │ │ stmdavs sp!, {r0, r1, r4, r6, r7, r8, r9, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x9c5420 │ │ │ │ - blle 0x11b8c30 │ │ │ │ + blx 0x9c53e8 │ │ │ │ + blle 0x11b8bf8 │ │ │ │ stmdaeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcs 0x10c4c2c │ │ │ │ - blx 0x1cccfc │ │ │ │ + bcs 0x10c4bf4 │ │ │ │ + blx 0x1cccc4 │ │ │ │ @ instruction: 0xf170f808 │ │ │ │ - ble 0x33b438 │ │ │ │ + ble 0x33b400 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ @ instruction: 0xf602fa04 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf84c4313 │ │ │ │ ldrbmi r6, [r9, #-3848] @ 0xfffff0f8 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [sp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x147f168 │ │ │ │ + b 0x147f130 │ │ │ │ @ instruction: 0xf17070e2 │ │ │ │ - ble 0xff44846c │ │ │ │ + ble 0xff448434 │ │ │ │ @ instruction: 0xf84c2600 │ │ │ │ ldrtmi r6, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4559 │ │ │ │ mvnle r3, r4 │ │ │ │ ldrbmi r9, [r5], -r1, lsl #28 │ │ │ │ ldrmi r4, [r2, #1079]! @ 0x437 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe43890 │ │ │ │ + blne 0xffe43858 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, sp, #3063808 @ 0x2ec000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf909fa05 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ andeq pc, r1, #6 │ │ │ │ - b 0x10bd688 │ │ │ │ + b 0x10bd650 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1431886 │ │ │ │ ldr r0, [ip, r0, lsl #6]! │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23f15c │ │ │ │ - blle 0x2858e0 │ │ │ │ + blle 0x23f124 │ │ │ │ + blle 0x2858a8 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ subseq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x0040f112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf2204 │ │ │ │ - blle 0x768918 │ │ │ │ + blcs 0xf21cc │ │ │ │ + blle 0x7688e0 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da2c │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -175248,134 +175234,134 @@ │ │ │ │ bicsmi pc, r2, #4, 22 @ 0x1000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf002fa2c │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ - blx 0x90c1cc │ │ │ │ + blx 0x90c194 │ │ │ │ @ instruction: 0xf000f202 │ │ │ │ stmdaeq r0, {r0, r8, r9}^ │ │ │ │ - b 0x10bd6bc │ │ │ │ + b 0x10bd684 │ │ │ │ stmiane r0, {r1, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f9702 │ │ │ │ + blx 0x1f96ca │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vqrdmulh.s , q9, d1[5] │ │ │ │ vmull.u8 q9, d2, d7 │ │ │ │ svclt 0x00b84307 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andvs pc, r7, #134217731 @ 0x8000003 │ │ │ │ sbclt sp, sp, #11264 @ 0x2c00 │ │ │ │ - blle 0x16065bc │ │ │ │ + blle 0x1606584 │ │ │ │ stclle 12, cr2, [r2, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12546ae │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x148f150 │ │ │ │ + blx 0x148f118 │ │ │ │ @ instruction: 0xf11cfc8c │ │ │ │ svclt 0x00b80f07 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c1db0e │ │ │ │ @ instruction: 0xf1bc2407 │ │ │ │ - blle 0xebf1e8 │ │ │ │ + blle 0xebf1b0 │ │ │ │ svceq 0x0007f1bc │ │ │ │ ssatmi sp, #5, r4, asr #26 │ │ │ │ @ instruction: 0xf04fb124 │ │ │ │ strcs r0, [r1], #-3327 @ 0xfffff301 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldclne 2, cr11, [sp, #364] @ 0x16c │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcc628 │ │ │ │ - blcs 0x2b22e8 │ │ │ │ + blcs 0xcc5f0 │ │ │ │ + blcs 0x2b22b0 │ │ │ │ strtmi sp, [r3], -fp, asr #26 │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svclt 0x00b81dd4 │ │ │ │ - blle 0x303a28 │ │ │ │ - bcs 0xbee50 │ │ │ │ - bcs 0x2b22b8 │ │ │ │ + blle 0x3039f0 │ │ │ │ + bcs 0xbee18 │ │ │ │ + bcs 0x2b2280 │ │ │ │ tstlt r9, r2, asr #26 │ │ │ │ andcs r2, r1, #-1073741761 @ 0xc000003f │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - blx 0x9be660 │ │ │ │ - blx 0x18ba694 │ │ │ │ + blx 0x9be628 │ │ │ │ + blx 0x18ba65c │ │ │ │ strb pc, [r9, ip, lsl #25] @ │ │ │ │ - blx 0xa0bffc │ │ │ │ - blx 0x18bae80 │ │ │ │ + blx 0xa0bfc4 │ │ │ │ + blx 0x18bae48 │ │ │ │ str pc, [ip, lr, lsl #29]! │ │ │ │ sbcsmi r4, r1, r2, asr r2 │ │ │ │ ldrb fp, [pc, r9, asr #5] │ │ │ │ - blx 0x9cbfec │ │ │ │ + blx 0x9cbfb4 │ │ │ │ sbcslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x2355b4 │ │ │ │ + blx 0x23557c │ │ │ │ @ instruction: 0xf1befe04 │ │ │ │ svclt 0x00980fff │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xe79ad896 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x18ab504 │ │ │ │ + blx 0x18ab4cc │ │ │ │ stmiale r4!, {r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f554c │ │ │ │ - blcs 0xb82bc │ │ │ │ + blx 0x1f5514 │ │ │ │ + blcs 0xb8284 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ ldr sp, [r2, pc, lsr #17]! │ │ │ │ ldmibcs pc!, {r0, r4, r7, lr}^ @ │ │ │ │ sbclt fp, r9, #152, 30 @ 0x260 │ │ │ │ @ instruction: 0xe7bbd8b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14886ec │ │ │ │ + b 0x14886b4 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1727cc │ │ │ │ - bcs 0xb7f30 │ │ │ │ + blx 0x172794 │ │ │ │ + bcs 0xb7ef8 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r4, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xffd83f24 │ │ │ │ + blle 0xffd83eec │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff97f32c │ │ │ │ + ble 0xff97f2f4 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c170 │ │ │ │ + blx 0x94c138 │ │ │ │ sbcslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-490 @ 0xfffffe16 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x336dc4 │ │ │ │ + blvc 0x336d8c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175385,45 +175371,45 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ @ instruction: 0xf1010e01 │ │ │ │ - b 0x1487f90 │ │ │ │ + b 0x1487f58 │ │ │ │ sha256h.32 q8, , q6 │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {7} │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r1, r0, lsl #8 │ │ │ │ - ble 0x682f2c │ │ │ │ + ble 0x682ef4 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnsle r4, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #1136]! @ 0x470 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec5a430 │ │ │ │ + bl 0xfec5a3f8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f780c │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ subsmi r0, pc, #16711680 @ 0xff0000 │ │ │ │ - blcs 0x2b3820 │ │ │ │ + blcs 0x2b37e8 │ │ │ │ addsmi sp, ip, r2, lsl ip │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp} │ │ │ │ cdpls 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf805428e │ │ │ │ sbcsle r8, r9, r1, lsl #30 │ │ │ │ svcmi 0x0001f811 │ │ │ │ - ble 0xffcc640c │ │ │ │ + ble 0xffcc63d4 │ │ │ │ addmi r4, lr, #252 @ 0xfc │ │ │ │ svcmi 0x0001f805 │ │ │ │ @ instruction: 0xe7cfd1f6 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnle r4, r1, lsl #30 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ @@ -175439,33 +175425,33 @@ │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0x343c70 │ │ │ │ - bcs 0xbe898 │ │ │ │ - bcs 0x4b24cc │ │ │ │ + blle 0x343c38 │ │ │ │ + bcs 0xbe860 │ │ │ │ + bcs 0x4b2494 │ │ │ │ @ instruction: 0xb121dd25 │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ addlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7ed │ │ │ │ - blx 0x97e8b0 │ │ │ │ + blx 0x97e878 │ │ │ │ addslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blx 0x1b5810 │ │ │ │ + blx 0x1b57d8 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, lr, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ @ instruction: 0xe7d8d2d4 │ │ │ │ @@ -175489,24 +175475,24 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed015 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xffd44138 │ │ │ │ + blle 0xffd44100 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8bf540 │ │ │ │ + ble 0xff8bf508 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c384 │ │ │ │ + blx 0x94c34c │ │ │ │ addslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x376fd8 │ │ │ │ + blvc 0x376fa0 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175517,46 +175503,46 @@ │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ svceq 0x0002f1bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf3430c01 │ │ │ │ - b 0x14847c8 │ │ │ │ + b 0x1484790 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140502 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - bl 0x10d58c │ │ │ │ + bl 0x10d554 │ │ │ │ strcs r0, [r0, -ip, lsl #12] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f0f │ │ │ │ - ble 0x67bdd4 │ │ │ │ + ble 0x67bd9c │ │ │ │ @ instruction: 0xf82542b1 │ │ │ │ mvnsle r7, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebda648 │ │ │ │ + bl 0xfebda610 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f8824 │ │ │ │ subsmi r0, pc, #16384 @ 0x4000 │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blcs 0x4b3a40 │ │ │ │ + blcs 0x4b3a08 │ │ │ │ addsmi sp, ip, r3, lsl ip │ │ │ │ svccc 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c2d311 │ │ │ │ addmi r9, lr, #224, 28 @ 0xe00 │ │ │ │ svchi 0x0002f825 │ │ │ │ @ instruction: 0xf831d0d8 │ │ │ │ - blcs 0xce630 │ │ │ │ + blcs 0xce5f8 │ │ │ │ rscsmi sp, ip, pc, ror #21 │ │ │ │ @ instruction: 0xf825428e │ │ │ │ mvnsle r4, r2, lsl #30 │ │ │ │ stccs 7, cr14, [r0], {206} @ 0xce │ │ │ │ addmi sp, lr, #1073741883 @ 0x4000003b │ │ │ │ svcmi 0x0002f825 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ @@ -175565,39 +175551,39 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09d07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rsclt r0, lr, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488e74 │ │ │ │ + b 0x1488e3c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ and r1, sp, pc, asr #18 │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r1, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbba8c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbba54 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x001ff112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ - bcs 0xf2a74 │ │ │ │ + bcs 0xf2a3c │ │ │ │ svclt 0x00bc6824 │ │ │ │ sbcsmi r4, r4, r2, asr r2 │ │ │ │ - bcs 0x8b2a68 │ │ │ │ + bcs 0x8b2a30 │ │ │ │ stccs 13, cr13, [r0], {224} @ 0xe0 │ │ │ │ addmi sp, pc, #228, 2 @ 0x39 │ │ │ │ svcmi 0x0004f84e │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #1342177291 @ 0x5000000b │ │ │ │ - blvc 0x33714c │ │ │ │ + blvc 0x337114 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175606,47 +175592,47 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ vmax.u8 d19, d3, d1 │ │ │ │ - b 0x1484934 │ │ │ │ + b 0x14848fc │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ strcs r1, [r0, -sp, lsl #19] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f1f │ │ │ │ - ble 0x63bf44 │ │ │ │ + ble 0x63bf0c │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnsle r7, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd5a7c0 │ │ │ │ - blvc 0x176dcc │ │ │ │ + bne 0xd5a788 │ │ │ │ + blvc 0x176d94 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r4!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - beq 0x137ca4 │ │ │ │ + beq 0x137c6c │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x8b3bb0 │ │ │ │ - blx 0x1f2bd0 │ │ │ │ - blx 0xab9788 │ │ │ │ + blcs 0x8b3b78 │ │ │ │ + blx 0x1f2b98 │ │ │ │ + blx 0xab9750 │ │ │ │ strmi pc, [r3, #2819]! @ 0xb03 │ │ │ │ @ instruction: 0xf8c2d017 │ │ │ │ addmi sl, sp, #224, 28 @ 0xe00 │ │ │ │ svcls 0x0004f84c │ │ │ │ @ instruction: 0xf851d0d6 │ │ │ │ - blcs 0xce7a4 │ │ │ │ - blx 0x9f274c │ │ │ │ + blcs 0xce76c │ │ │ │ + blx 0x9f2714 │ │ │ │ addmi pc, sp, #8, 8 @ 0x8000000 │ │ │ │ svcmi 0x0004f84c │ │ │ │ @ instruction: 0xe7cbd1f5 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ addmi lr, sp, #196, 14 @ 0x3100000 │ │ │ │ @@ -175657,196 +175643,196 @@ │ │ │ │ @ instruction: 0xf1a24605 │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14893ec │ │ │ │ + b 0x14893b4 │ │ │ │ svclt 0x000c04c4 │ │ │ │ rscseq r4, r0, r0, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ ldrmi r0, [ip], -r0, lsl #8 │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ cdpcs 0, 0, cr2, cr0, cr0, {0} │ │ │ │ - blcs 0x10f2974 │ │ │ │ + blcs 0x10f293c │ │ │ │ @ instruction: 0x0600f176 │ │ │ │ @ instruction: 0xf1a3da65 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbdc94 │ │ │ │ + blx 0xbdc5c │ │ │ │ @ instruction: 0xf1c3f603 │ │ │ │ - blx 0x13e49c │ │ │ │ - blx 0x97a044 │ │ │ │ - b 0x1279c44 │ │ │ │ - b 0x123d44c │ │ │ │ - blx 0x13d44c │ │ │ │ + blx 0x13e464 │ │ │ │ + blx 0x97a00c │ │ │ │ + b 0x1279c0c │ │ │ │ + b 0x123d414 │ │ │ │ + blx 0x13d414 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0xb7e0b4 │ │ │ │ - blx 0x279c44 │ │ │ │ - blx 0xa7a464 │ │ │ │ - b 0x12fa064 │ │ │ │ - b 0x12bdc6c │ │ │ │ - blx 0xa3dc6c │ │ │ │ + blx 0xb7e07c │ │ │ │ + blx 0x279c0c │ │ │ │ + blx 0xa7a42c │ │ │ │ + b 0x12fa02c │ │ │ │ + b 0x12bdc34 │ │ │ │ + blx 0xa3dc34 │ │ │ │ addsmi pc, r8, #201326592 @ 0xc000000 │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf04fd045 │ │ │ │ movwcs r3, #4863 @ 0x12ff │ │ │ │ @ instruction: 0xf8c44610 │ │ │ │ @ instruction: 0xf84c3ee0 │ │ │ │ addmi r2, pc, #8, 30 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x147f974 │ │ │ │ + b 0x147f93c │ │ │ │ @ instruction: 0xf17676e3 │ │ │ │ - ble 0xfefc887c │ │ │ │ + ble 0xfefc8844 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ mvnle r0, r4 │ │ │ │ streq lr, [r0], #-2525 @ 0xfffff623 │ │ │ │ adcmi r4, r0, #83886080 @ 0x5000000 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - blne 0x10c58a0 │ │ │ │ + blne 0x10c5868 │ │ │ │ strvs lr, [r2, -r5, ror #17] │ │ │ │ addsmi r1, ip, #2818048 @ 0x2b0000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x3320425e │ │ │ │ - blx 0xcc08c │ │ │ │ + blx 0xcc054 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ rscsmi r4, r0, sl, lsl r3 │ │ │ │ - b 0x1575be4 │ │ │ │ + b 0x1575bac │ │ │ │ @ instruction: 0xd1ba0300 │ │ │ │ @ instruction: 0x465ae7bf │ │ │ │ @ instruction: 0xe7bc4630 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dc │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14a7f0c │ │ │ │ + b 0x14a7ed4 │ │ │ │ vshl.u8 q8, q2, │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ strmi r4, [r5], -r6, lsr #13 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r0, #-536870907 @ 0xe0000005 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmib r0, {r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ - blcs 0xc3d28 │ │ │ │ - blcs 0x10b2a8c │ │ │ │ + blcs 0xc3cf0 │ │ │ │ + blcs 0x10b2a54 │ │ │ │ @ instruction: 0xf1a3dc63 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbf5b8 │ │ │ │ + blx 0xbf580 │ │ │ │ @ instruction: 0xf1c3f703 │ │ │ │ - blx 0x13e5c0 │ │ │ │ - blx 0x97a168 │ │ │ │ - b 0x12bb580 │ │ │ │ - b 0x127d970 │ │ │ │ - blx 0x13d988 │ │ │ │ + blx 0x13e588 │ │ │ │ + blx 0x97a130 │ │ │ │ + b 0x12bb548 │ │ │ │ + b 0x127d938 │ │ │ │ + blx 0x13d950 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0x27e1d8 │ │ │ │ - blx 0xbba584 │ │ │ │ - blx 0xabb56c │ │ │ │ - b 0x147a188 │ │ │ │ - b 0x143f590 │ │ │ │ - blx 0xa7f590 │ │ │ │ + blx 0x27e1a0 │ │ │ │ + blx 0xbba54c │ │ │ │ + blx 0xabb534 │ │ │ │ + b 0x147a150 │ │ │ │ + b 0x143f558 │ │ │ │ + blx 0xa7f558 │ │ │ │ strbmi pc, [r8, #-2307] @ 0xfffff6fd @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ - bls 0xefe84 │ │ │ │ + bls 0xefe4c │ │ │ │ @ instruction: 0xf8c22001 │ │ │ │ @ instruction: 0xf04f0ee0 │ │ │ │ @ instruction: 0x461032ff │ │ │ │ svccs 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ andle r0, sp, r4 │ │ │ │ @ instruction: 0xf1134608 │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - ble 0xff13c1bc │ │ │ │ + ble 0xff13c184 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnsle r0, r4 │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ ldrbmi r4, [r4, #-1141]! @ 0xfffffb8b │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec441bc │ │ │ │ + bl 0xfec44184 │ │ │ │ stmia r5!, {r0, r2, r9, sl, fp}^ │ │ │ │ - bl 0x1fc1cc │ │ │ │ + bl 0x1fc194 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ - blx 0xcc1ac │ │ │ │ + blx 0xcc174 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ @ instruction: 0xf707fa20 │ │ │ │ rscsmi r4, r0, sl, lsr r3 │ │ │ │ - b 0x1575d10 │ │ │ │ + b 0x1575cd8 │ │ │ │ @ instruction: 0xd1bc0700 │ │ │ │ ldrbmi lr, [sl], -r2, asr #15 │ │ │ │ @ instruction: 0xe7bf4638 │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf2a60 │ │ │ │ - bcs 0x8b2a40 │ │ │ │ + bcs 0xf2a28 │ │ │ │ + bcs 0x8b2a08 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x10dc04 │ │ │ │ - blx 0x8f7e50 │ │ │ │ + blx 0x10dbcc │ │ │ │ + blx 0x8f7e18 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbfc27c │ │ │ │ + blle 0xbfc244 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x93ef28 │ │ │ │ + blx 0x93eef0 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x17c730 │ │ │ │ - b 0x10faee4 │ │ │ │ - blx 0x97bee8 │ │ │ │ - blx 0x9b86c4 │ │ │ │ + blx 0x17c6f8 │ │ │ │ + b 0x10faeac │ │ │ │ + blx 0x97beb0 │ │ │ │ + blx 0x9b868c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -175865,30 +175851,30 @@ │ │ │ │ @ instruction: 0x432c4334 │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ svclt 0x00084563 │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - blx 0x14a96e8 │ │ │ │ + blx 0x14a96b0 │ │ │ │ vcge.f32 d31, d17, d2 │ │ │ │ vcgt.u8 d18, d1, d7 │ │ │ │ strne r4, [ip], -r7, lsl #10 │ │ │ │ stccs 3, cr15, [r7], {66} @ 0x42 │ │ │ │ strmi pc, [r7], -r2, asr #6 │ │ │ │ ldrne fp, [r2], -r9, asr #4 │ │ │ │ svceq 0x0007f11e │ │ │ │ bfcne sp, (invalid: 20:9) │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0x17dbda35 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ - ble 0x1243738 │ │ │ │ + ble 0x1243700 │ │ │ │ subslt r1, fp, #61603840 @ 0x3ac0000 │ │ │ │ - ble 0x15c36a8 │ │ │ │ + ble 0x15c3670 │ │ │ │ sublt r1, r9, #58982400 @ 0x3840000 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -175904,15 +175890,15 @@ │ │ │ │ svceq 0x0007f11c │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcdbc9 │ │ │ │ - blle 0xebfbc4 │ │ │ │ + blle 0xebfb8c │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0x469cdd54 │ │ │ │ sbcle r2, r3, r0, lsl #22 │ │ │ │ ldclne 3, cr4, [r7, #876]! @ 0x36c │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ @@ -175920,82 +175906,82 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vmovcs.16 d16[0], sp │ │ │ │ vmlacs.f64 d13, d7, d26 │ │ │ │ @ instruction: 0x462bdd3a │ │ │ │ adcsle r2, r3, r0, lsl #26 │ │ │ │ smlattcs r1, fp, r3, r4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x1483748 │ │ │ │ + b 0x1483710 │ │ │ │ @ instruction: 0xf1c373d3 │ │ │ │ subslt r0, fp, #128, 6 │ │ │ │ - bcs 0xf2eb8 │ │ │ │ + bcs 0xf2e80 │ │ │ │ subsmi fp, r1, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf101fa44 │ │ │ │ - bcs 0x2b2eb4 │ │ │ │ + bcs 0x2b2e7c │ │ │ │ @ instruction: 0x4621dd1e │ │ │ │ adcle r2, r1, r0, lsl #24 │ │ │ │ andcs r4, r1, #-2080374781 @ 0x84000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ sublt r0, r9, #128, 2 │ │ │ │ @ instruction: 0xf1cce798 │ │ │ │ - blx 0x117f03c │ │ │ │ - blx 0x14bb070 │ │ │ │ + blx 0x117f004 │ │ │ │ + blx 0x14bb038 │ │ │ │ str pc, [r9, ip, lsl #25] │ │ │ │ - blx 0x120ca14 │ │ │ │ + blx 0x120c9dc │ │ │ │ subslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x135e70 │ │ │ │ - blx 0x14b9c8c │ │ │ │ + blx 0x135e38 │ │ │ │ + blx 0x14b9c54 │ │ │ │ ldrbmi pc, [r7, #-3719]! @ 0xfffff179 @ │ │ │ │ ldrb sp, [r7, -r3, lsr #3]! │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ addmi fp, sl, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xe77fd1de │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ addsmi fp, lr, #805306375 @ 0x30000007 │ │ │ │ ldrb sp, [r5, -r2, asr #3]! │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ stc2 10, cr15, [r1], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xd1a74561 │ │ │ │ svclt 0x0000e76a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbc090 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbc058 │ │ │ │ @ instruction: 0xf1029c07 │ │ │ │ mcrne 14, 2, r3, cr5, cr15, {7} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x3cd984 │ │ │ │ + bl 0x3cd94c │ │ │ │ and r0, r5, r4, lsl #14 │ │ │ │ sublt r1, sl, #52690944 @ 0x3240000 │ │ │ │ @ instruction: 0xf8054567 │ │ │ │ eorle r2, r0, r1, lsl #30 │ │ │ │ svccs 0x0001f91e │ │ │ │ svcne 0x0001f91c │ │ │ │ svceq 0x0007f112 │ │ │ │ - bcs 0xf309c │ │ │ │ + bcs 0xf3064 │ │ │ │ subsmi fp, r2, #188, 30 @ 0x2f0 │ │ │ │ vpmax.s8 , q1, │ │ │ │ - bcs 0x2b3098 │ │ │ │ - blx 0x133174 │ │ │ │ - blx 0x14ba4f0 │ │ │ │ + bcs 0x2b3060 │ │ │ │ + blx 0x13313c │ │ │ │ + blx 0x14ba4b8 │ │ │ │ ldrmi pc, [r1, #649] @ 0x289 │ │ │ │ bicmi sp, r9, #230 @ 0xe6 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ - b 0x148d694 │ │ │ │ + b 0x148d65c │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ sublt r0, sl, #128, 2 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-478 @ 0xfffffe22 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x33778c │ │ │ │ + blvc 0x337754 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176005,50 +175991,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485378 │ │ │ │ + b 0x1485340 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ stmdbcc r1, {r1, r2, r4, r5, r7, r9, sl, lr} │ │ │ │ - bl 0x103908 │ │ │ │ + bl 0x1038d0 │ │ │ │ @ instruction: 0xf100050e │ │ │ │ @ instruction: 0xf99c33ff │ │ │ │ svclt 0x00a41000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cb1c │ │ │ │ + ble 0xd0cae4 │ │ │ │ @ instruction: 0xf91ce001 │ │ │ │ strbne r1, [r9, r1, lsl #30] │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnsle r1, r1, lsl #30 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec4559c │ │ │ │ + bl 0xfec45564 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd5ac │ │ │ │ + bl 0xcd574 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [r7], {240} @ 0xf0 │ │ │ │ - blx 0x133228 │ │ │ │ - blx 0x14ba5d4 │ │ │ │ + blx 0x1331f0 │ │ │ │ + blx 0x14ba59c │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d768 │ │ │ │ + b 0x148d730 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8030180 │ │ │ │ sbcsle r1, r7, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ - ble 0xffac71e8 │ │ │ │ + ble 0xffac71b0 │ │ │ │ strbmi r4, [r5, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0001f803 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ strbmi lr, [r5, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176057,89 +176043,89 @@ │ │ │ │ ldrne fp, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ strne fp, [ip], #-594 @ 0xfffffdae │ │ │ │ andlt fp, r9, #131 @ 0x83 │ │ │ │ svceq 0x000ff112 │ │ │ │ bfine sp, r6, (invalid: 20:9) │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0xabfe68 │ │ │ │ + ble 0xabfe30 │ │ │ │ andslt r1, fp, #59506688 @ 0x38c0000 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fa3b4 │ │ │ │ + blmi 0x1fa37c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x110cb9c │ │ │ │ - blle 0xffa3b260 │ │ │ │ + blx 0x110cb64 │ │ │ │ + blle 0xffa3b228 │ │ │ │ vstmdble r4!, {s4-s18} │ │ │ │ stmdbcs r0, {r2, r3, r7, r9, sl, lr} │ │ │ │ bicmi sp, r9, #224 @ 0xe0 │ │ │ │ andcs fp, r1, #-1342177275 @ 0xb0000005 │ │ │ │ svceq 0x000ff113 │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ smlabtmi r0, r1, r5, pc @ │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - blcs 0xf31d8 │ │ │ │ + blcs 0xf31a0 │ │ │ │ subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ vpmax.u8 , , q2 │ │ │ │ - blcs 0x4b31d4 │ │ │ │ + blcs 0x4b319c │ │ │ │ @ instruction: 0x4623dd12 │ │ │ │ sbcle r2, sp, r0, lsl #24 │ │ │ │ andcs r4, r1, #-1946157053 @ 0x8c000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ andslt r4, fp, #0, 6 │ │ │ │ - blx 0x1361b8 │ │ │ │ - blx 0x4b8ab4 │ │ │ │ + blx 0x136180 │ │ │ │ + blx 0x4b8a7c │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ sbfx sp, r7, #3, #24 │ │ │ │ vpmax.s8 d15, d3, d4 │ │ │ │ addsmi fp, sl, #805306369 @ 0x30000001 │ │ │ │ ldr sp, [r7, sl, ror #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14abf38 │ │ │ │ + b 0x14abf00 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ strbne lr, [r4, r5]! │ │ │ │ addmi fp, pc, #536870914 @ 0x20000002 │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91cd020 │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf1124b02 │ │ │ │ - blle 0xffd3ff48 │ │ │ │ + blle 0xffd3ff10 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x11ccc5c │ │ │ │ - blle 0xffc78b20 │ │ │ │ + blx 0x11ccc24 │ │ │ │ + blle 0xffc78ae8 │ │ │ │ @ instruction: 0xdc262a0f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ smlalle r4, r6, r1, r5 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ addmi r8, pc, #224, 28 @ 0xe00 │ │ │ │ ldrbvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strmi pc, [r0], #-1476 @ 0xfffffa3c │ │ │ │ @ instruction: 0xf825b222 │ │ │ │ bicsle r2, lr, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec4574c │ │ │ │ + bl 0xfec45714 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd75c │ │ │ │ + bl 0xcd724 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462283f0 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ @@ -176147,50 +176133,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x14855b0 │ │ │ │ + b 0x1485578 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11446ae │ │ │ │ - bl 0xfffe0 │ │ │ │ + bl 0xfffa8 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf93c0302 │ │ │ │ svclt 0x00a41b02 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cd54 │ │ │ │ + ble 0xd0cd1c │ │ │ │ @ instruction: 0xf93ce001 │ │ │ │ strbne r1, [r9, r2, lsl #22] │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnsle r1, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec45fd4 │ │ │ │ + bl 0xfec45f9c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xd5fe4 │ │ │ │ + bl 0xd5fac │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [pc], {240} @ 0xf0 │ │ │ │ - blx 0x133460 │ │ │ │ - blx 0x4ba80c │ │ │ │ + blx 0x133428 │ │ │ │ + blx 0x4ba7d4 │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d9a4 │ │ │ │ + b 0x148d96c │ │ │ │ @ instruction: 0xf5c171d1 │ │ │ │ @ instruction: 0xf8234100 │ │ │ │ sbcsle r1, r7, r2, lsl #30 │ │ │ │ - blne 0x17a90c │ │ │ │ - ble 0xffac7420 │ │ │ │ + blne 0x17a8d4 │ │ │ │ + ble 0xffac73e8 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0002f823 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ strbmi lr, [r6, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176203,38 +176189,38 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r4, r5, r9, sl, lr} @ │ │ │ │ - blx 0x1744b0 │ │ │ │ - blx 0x133a8a8 │ │ │ │ + blx 0x174478 │ │ │ │ + blx 0x133a870 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ bicsmi sp, r2, #54 @ 0x36 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ addmi r4, pc, #0, 4 │ │ │ │ svccs 0x0004f845 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ @ instruction: 0xf851cf04 │ │ │ │ @ instruction: 0xf11c2b04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0xffd423ec │ │ │ │ + blle 0xffd423b4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1ccbfbc │ │ │ │ - blx 0x113f4b0 │ │ │ │ - blle 0xffb78ce4 │ │ │ │ + blx 0x113f478 │ │ │ │ + blle 0xffb78cac │ │ │ │ svceq 0x001ff1bc │ │ │ │ - bcs 0xf3c28 │ │ │ │ + bcs 0xf3bf0 │ │ │ │ addmi sp, pc, #-1073741769 @ 0xc0000037 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x337b4c │ │ │ │ + blvc 0x337b14 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176244,50 +176230,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485338 │ │ │ │ + b 0x1485300 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11346ae │ │ │ │ - bl 0x1001a8 │ │ │ │ + bl 0x100170 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf85c0404 │ │ │ │ svclt 0x00a41b04 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0x60cebc │ │ │ │ - blcs 0x8b460c │ │ │ │ - blx 0x133620 │ │ │ │ - blx 0x133a958 │ │ │ │ + ble 0x60ce84 │ │ │ │ + blcs 0x8b45d4 │ │ │ │ + blx 0x1335e8 │ │ │ │ + blx 0x133a920 │ │ │ │ strmi pc, [sl, #2563] @ 0xa03 │ │ │ │ bicmi sp, r9, #55 @ 0x37 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148daf4 │ │ │ │ + b 0x148dabc │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8444100 │ │ │ │ andle r1, r8, r4, lsl #30 │ │ │ │ - blne 0x1fa6dc │ │ │ │ - ble 0xffac7170 │ │ │ │ + blne 0x1fa6a4 │ │ │ │ + ble 0xffac7138 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blne 0x1fa718 │ │ │ │ + blne 0x1fa6e0 │ │ │ │ strbmi r1, [r6, #-1993]! @ 0xfffff837 │ │ │ │ svcne 0x0004f844 │ │ │ │ @ instruction: 0xe7e2d1f8 │ │ │ │ bicle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf8444566 │ │ │ │ bicsle r1, r3, r4, lsl #30 │ │ │ │ strbmi lr, [r6, #-2011]! @ 0xfffff825 │ │ │ │ @@ -176297,36 +176283,36 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr2, {5} │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ rsclt r9, lr, #67108864 @ 0x4000000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14899f4 │ │ │ │ + b 0x14899bc │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x10f46e0 │ │ │ │ + blcs 0x10f46a8 │ │ │ │ smusdxeq r0, r7, r1 │ │ │ │ @ instruction: 0xf1a3da6f │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x1bea90 │ │ │ │ - blx 0x17a220 │ │ │ │ - blx 0x97ae40 │ │ │ │ - b 0x12baa40 │ │ │ │ - b 0x127e248 │ │ │ │ - blx 0x13e248 │ │ │ │ + blx 0x1bea58 │ │ │ │ + blx 0x17a1e8 │ │ │ │ + blx 0x97ae08 │ │ │ │ + b 0x12baa08 │ │ │ │ + b 0x127e210 │ │ │ │ + blx 0x13e210 │ │ │ │ @ instruction: 0xf1c3fb03 │ │ │ │ - blx 0xb7eeac │ │ │ │ - blx 0x2baa3c │ │ │ │ - b 0x133ae5c │ │ │ │ + blx 0xb7ee74 │ │ │ │ + blx 0x2baa04 │ │ │ │ + b 0x133ae24 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x127eebc │ │ │ │ + blx 0x127ee84 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37af60 │ │ │ │ + blx 0x37af28 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429c │ │ │ │ suble r4, lr, sl, asr #10 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17e2 │ │ │ │ bicsmi r4, r2, #0, 6 │ │ │ │ @@ -176337,21 +176323,21 @@ │ │ │ │ svccc 0x0008f91e │ │ │ │ strcs lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ svceq 0x003ff113 │ │ │ │ strbvc lr, [r3, pc, asr #20]! │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x17e2bfbc │ │ │ │ - blle 0xffb0dee0 │ │ │ │ - ble 0xfedc8294 │ │ │ │ + blle 0xffb0dea8 │ │ │ │ + ble 0xfedc825c │ │ │ │ @ instruction: 0x3320425f │ │ │ │ - blx 0x1cca84 │ │ │ │ + blx 0x1cca4c │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-1073741779 @ 0xc000002d │ │ │ │ - blx 0x11ec418 │ │ │ │ + blx 0x11ec3e0 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ svccs 0x0008f84c │ │ │ │ strbmi r4, [r1, #-316] @ 0xfffffec4 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r8], #-474 @ 0xfffffe26 │ │ │ │ andle r4, r9, #1342177291 @ 0x5000000b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -176359,95 +176345,95 @@ │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x15606a8 │ │ │ │ + b 0x1560670 │ │ │ │ @ instruction: 0xd1b10304 │ │ │ │ @ instruction: 0x465ae7ba │ │ │ │ @ instruction: 0xe7b7463c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a8918 │ │ │ │ + b 0x14a88e0 │ │ │ │ vrshl.u8 q8, , │ │ │ │ svclt 0x00142c87 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r0], -ip, asr #3 │ │ │ │ eors r9, r7, r1, lsl #4 │ │ │ │ svceq 0x003ff1bc │ │ │ │ @ instruction: 0xf1acdc68 │ │ │ │ @ instruction: 0xf1cc0a20 │ │ │ │ - blx 0x13ebb8 │ │ │ │ - blx 0x1ba36c │ │ │ │ - blx 0x9baf68 │ │ │ │ - b 0x12bab68 │ │ │ │ - b 0x127e370 │ │ │ │ - blx 0x17e370 │ │ │ │ + blx 0x13eb80 │ │ │ │ + blx 0x1ba334 │ │ │ │ + blx 0x9baf30 │ │ │ │ + b 0x12bab30 │ │ │ │ + b 0x127e338 │ │ │ │ + blx 0x17e338 │ │ │ │ @ instruction: 0xf1ccfb0c │ │ │ │ - blx 0xb7efd4 │ │ │ │ - blx 0x2bab88 │ │ │ │ - b 0x133af84 │ │ │ │ + blx 0xb7ef9c │ │ │ │ + blx 0x2bab50 │ │ │ │ + b 0x133af4c │ │ │ │ @ instruction: 0xf1bc090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37b084 │ │ │ │ + blx 0x37b04c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x3fb08c │ │ │ │ + blx 0x3fb054 │ │ │ │ svclt 0x00084552 │ │ │ │ suble r4, r7, fp, asr #10 │ │ │ │ strcs r9, [r1, -r1, lsl #22] │ │ │ │ cdpvc 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17d3 │ │ │ │ bicsmi r4, fp, #0, 14 │ │ │ │ rscvc lr, r2, #552960 @ 0x87000 │ │ │ │ svccc 0x0008f84e │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ andsle r2, pc, r4 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ svceq 0x003ff11c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x17d3bfbc │ │ │ │ - blle 0xffc8e014 │ │ │ │ + blle 0xffc8dfdc │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1c6daba │ │ │ │ rscsmi r0, r3, r0, lsr #14 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ @ instruction: 0xf1b6433b │ │ │ │ svclt 0x005c0720 │ │ │ │ @ instruction: 0xf707fa42 │ │ │ │ @ instruction: 0xf84e433b │ │ │ │ teqmi r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ bicsle r2, pc, r4 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9c63e4 │ │ │ │ + bne 0x9c63ac │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ @ instruction: 0xe7c1d1b8 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ svclt 0x0000e7be │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1c0494 │ │ │ │ + ble 0x1c045c │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xce5e4 │ │ │ │ - bcs 0x8b345c │ │ │ │ + bcs 0xce5ac │ │ │ │ + bcs 0x8b3424 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -176460,57 +176446,57 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x1480578 │ │ │ │ + b 0x1480540 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x600490 │ │ │ │ + blle 0x600458 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa4009c │ │ │ │ + blle 0xa40064 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ac648 │ │ │ │ + blx 0x11ac610 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x17cd74 │ │ │ │ + blx 0x17cd3c │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x13dd7c │ │ │ │ - blx 0x978900 │ │ │ │ - b 0x1478d08 │ │ │ │ - b 0x1440108 │ │ │ │ - blx 0x140110 │ │ │ │ - blx 0x478d40 │ │ │ │ - blx 0x939d28 │ │ │ │ + blx 0x13dd44 │ │ │ │ + blx 0x9788c8 │ │ │ │ + b 0x1478cd0 │ │ │ │ + b 0x14400d0 │ │ │ │ + blx 0x1400d8 │ │ │ │ + blx 0x478d08 │ │ │ │ + blx 0x939cf0 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x146c694 │ │ │ │ + blx 0x146c65c │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176518,146 +176504,146 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ sublt fp, ip, #48, 8 @ 0x30000000 │ │ │ │ strcs pc, [r7, #-833] @ 0xfffffcbf │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ - b 0x1487964 │ │ │ │ - ble 0xa14dec │ │ │ │ + b 0x148792c │ │ │ │ + ble 0xa14db4 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ strcs r4, [r0], #-3808 @ 0xfffff120 │ │ │ │ - ble 0xf47d74 │ │ │ │ + ble 0xf47d3c │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ strcs r5, [r0, #-3808] @ 0xfffff120 │ │ │ │ - ble 0x14c7580 │ │ │ │ + ble 0x14c7548 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ movwcs r3, #3808 @ 0xee0 │ │ │ │ - ble 0x1a46d8c │ │ │ │ + ble 0x1a46d54 │ │ │ │ andcs r2, r1, #0, 2 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d4, d0 │ │ │ │ vhadd.u32 d16, d5, d7 │ │ │ │ ldclt 0, cr2, [r0], #-60 @ 0xffffffc4 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ andsvs pc, pc, r1, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 10, cr15, [r2], {79} @ 0x4f @ │ │ │ │ svceq 0x0007f11c │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf1bcdbd6 │ │ │ │ - blle 0x1ec05c8 │ │ │ │ + blle 0x1ec0590 │ │ │ │ svceq 0x0007f1bc │ │ │ │ addhi pc, r1, r0, lsl #6 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svclt 0x00982cff │ │ │ │ stmible r9, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ stccs 4, cr2, [r0, #-4] │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbc9e8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbc9b0 @ │ │ │ │ vqrdmulh.s , q9, q2 │ │ │ │ @ instruction: 0xf11c2c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xff105df8 │ │ │ │ + blle 0xff105dc0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb48 │ │ │ │ stclle 15, cr0, [r9], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac870 │ │ │ │ + blx 0x14ac838 │ │ │ │ ldmible r3!, {r2, r3, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xc5e1c │ │ │ │ + blcs 0xc5de4 │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xbca6f @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xbca37 @ │ │ │ │ vqrdmulh.s d29, d18, d30 │ │ │ │ @ instruction: 0xf11c4c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xfeb85630 │ │ │ │ + blle 0xfeb855f8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb33 │ │ │ │ mcrrle 15, 0, r0, r4, cr7 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac8a8 │ │ │ │ + blx 0x14ac870 │ │ │ │ ldmible sp, {r2, r3, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r8, r9, sp} │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1b2db98 │ │ │ │ - b 0x1490844 │ │ │ │ + b 0x149080c │ │ │ │ svclt 0x00b86c22 │ │ │ │ - blle 0xfe604e68 │ │ │ │ + blle 0xfe604e30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb1e │ │ │ │ stcle 15, cr0, [fp], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {1} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac8e0 │ │ │ │ + blx 0x14ac8a8 │ │ │ │ stmible r7, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c031ff │ │ │ │ str r2, [r1, r0, ror #29] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ @ instruction: 0xf58cfa4f │ │ │ │ @ instruction: 0xf1cce76e │ │ │ │ - blx 0x97faa4 │ │ │ │ - blx 0x14bbad8 │ │ │ │ + blx 0x97fa6c │ │ │ │ + blx 0x14bbaa0 │ │ │ │ strb pc, [sp, -ip, lsl #7]! @ │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ @ instruction: 0xf1cce76c │ │ │ │ - blx 0x9bfac0 │ │ │ │ + blx 0x9bfa88 │ │ │ │ rsblt pc, r4, #12, 8 @ 0xc000000 │ │ │ │ - blcs 0xf6818 │ │ │ │ + blcs 0xf67e0 │ │ │ │ ldrb sp, [sp, -r0, asr #3] │ │ │ │ bicsle r2, r9, r0, lsl #18 │ │ │ │ stccs 7, cr14, [r0], {96} @ 0x60 │ │ │ │ strb sp, [fp, -r2, lsl #3] │ │ │ │ orrsle r2, fp, r0, lsl #26 │ │ │ │ svclt 0x0000e74e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ orrcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbcb04 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbcacc │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1004625 │ │ │ │ - bl 0x3cc708 │ │ │ │ + bl 0x3cc6d0 │ │ │ │ strcs r0, [r1, -r5, lsl #12] │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b4b50 │ │ │ │ + blcs 0x2b4b18 │ │ │ │ addsmi sp, r9, r5, lsr ip │ │ │ │ svclt 0x009829ff │ │ │ │ stmdble r3, {r0, r3, r6, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf80e4566 │ │ │ │ andsle r1, r5, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ svclt 0x00bc2900 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd84f44 │ │ │ │ + blle 0xffd84f0c │ │ │ │ svceq 0x0007f113 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - blcs 0xf3b08 │ │ │ │ - blx 0x9336d8 │ │ │ │ + blcs 0xf3ad0 │ │ │ │ + blx 0x9336a0 │ │ │ │ strbmi pc, [r6, #-264]! @ 0xfffffef8 @ │ │ │ │ @ instruction: 0xf80eb249 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb5b790 │ │ │ │ - blvc 0x177df0 │ │ │ │ + bne 0xb5b758 │ │ │ │ + blvc 0x177db8 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ strb sp, [pc, ip, asr #3] │ │ │ │ @@ -176673,45 +176659,45 @@ │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x148e994 │ │ │ │ + blx 0x148e95c │ │ │ │ @ instruction: 0xf11cfc82 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9c57e0 │ │ │ │ + blle 0xff9c57a8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andslt fp, fp, #56, 30 @ 0xe0 │ │ │ │ strcs sp, [r1], #-983 @ 0xfffffc29 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02900 │ │ │ │ - blle 0xff550788 │ │ │ │ + blle 0xff550750 │ │ │ │ andmi pc, r7, #134217729 @ 0x8000001 │ │ │ │ svceq 0x000ff112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - bcs 0xf3b54 │ │ │ │ - bcs 0x4b3850 │ │ │ │ + bcs 0xf3b1c │ │ │ │ + bcs 0x4b3818 │ │ │ │ addsmi sp, r1, r8, lsl ip │ │ │ │ svccc 0x0080f5b1 │ │ │ │ andlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ andcs sp, r1, #335544323 @ 0x14000003 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subsmi lr, r2, #50069504 @ 0x2fc0000 │ │ │ │ andlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7bb │ │ │ │ - blx 0x97fc44 │ │ │ │ + blx 0x97fc0c │ │ │ │ andslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blcs 0xf6b08 │ │ │ │ + blcs 0xf6ad0 │ │ │ │ sbfx sp, r5, #3, #13 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @@ -176720,36 +176706,36 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne lr, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1ce2701 │ │ │ │ ands r0, r1, r0, lsl #16 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1b3d70 │ │ │ │ + blx 0x1b3d38 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x00383f80 │ │ │ │ movwle fp, #12827 @ 0x321b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf82c428e │ │ │ │ andsle r3, r6, r2, lsl #30 │ │ │ │ - blcc 0x17b174 │ │ │ │ + blcc 0x17b13c │ │ │ │ svclt 0x00bc2b00 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd858bc │ │ │ │ + blle 0xffd85884 │ │ │ │ svceq 0x000ff11e │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf1bedbee │ │ │ │ - ble 0xff8008cc │ │ │ │ + ble 0xff800894 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ andslt r4, fp, #-536870904 @ 0xe0000008 │ │ │ │ svccc 0x0002f82c │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x378360 │ │ │ │ + blvc 0x378328 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176760,63 +176746,63 @@ │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ andcs sp, r1, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subslt r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf39a0 │ │ │ │ - bcs 0x8b3978 │ │ │ │ - blx 0x133d90 │ │ │ │ - blx 0x8f8d48 │ │ │ │ + bcs 0xf3968 │ │ │ │ + bcs 0x8b3940 │ │ │ │ + blx 0x133d58 │ │ │ │ + blx 0x8f8d10 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ andcs sp, r1, #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x90d6a4 │ │ │ │ + blx 0x90d66c │ │ │ │ tstpcs r0, r2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blcs 0xea340 │ │ │ │ + blcs 0xea308 │ │ │ │ strmi r9, [r4], -r4, lsl #18 │ │ │ │ andcs sp, r0, r9, lsl #20 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14ac35c │ │ │ │ + blx 0x14ac324 │ │ │ │ @ instruction: 0xf11cfc81 │ │ │ │ - b 0x1480aa0 │ │ │ │ + b 0x1480a68 │ │ │ │ @ instruction: 0xf17171ec │ │ │ │ - blle 0x13091a8 │ │ │ │ - blle 0xd071b0 │ │ │ │ + blle 0x1309170 │ │ │ │ + blle 0xd07178 │ │ │ │ svceq 0x0040f1bc │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1acda49 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17ce44 │ │ │ │ + blx 0x17ce0c │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13e64c │ │ │ │ - blx 0x97a1e4 │ │ │ │ + blx 0x13e614 │ │ │ │ + blx 0x97a1ac │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14d9dc │ │ │ │ + blx 0x14d9a4 │ │ │ │ @ instruction: 0xf1acf00c │ │ │ │ - blx 0x8be260 │ │ │ │ - blx 0x13c614 │ │ │ │ - blx 0x93a600 │ │ │ │ - b 0x147a200 │ │ │ │ - b 0x1440608 │ │ │ │ - blx 0x900608 │ │ │ │ + blx 0x8be228 │ │ │ │ + blx 0x13c5dc │ │ │ │ + blx 0x93a5c8 │ │ │ │ + b 0x147a1c8 │ │ │ │ + b 0x14405d0 │ │ │ │ + blx 0x9005d0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ movwcs sp, #4296 @ 0x10c8 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -176831,177 +176817,177 @@ │ │ │ │ @ instruction: 0xf10efa23 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156c410 │ │ │ │ + b 0x156c3d8 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ andcs sp, r0, #1073741876 @ 0x40000034 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcs pc, [r7], #835 @ 0x343 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ - b 0x14acadc │ │ │ │ + b 0x14acaa4 │ │ │ │ strtmi r0, [lr], lr, asr #29 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ @ instruction: 0xf1c42701 │ │ │ │ @ instruction: 0xf8510800 │ │ │ │ - blcs 0xcbab0 │ │ │ │ + blcs 0xcba78 │ │ │ │ @ instruction: 0xf8c2bfbc │ │ │ │ movwcs r7, #3808 @ 0xee0 │ │ │ │ @ instruction: 0xf114db17 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x545ab4 │ │ │ │ + blle 0x545a7c │ │ │ │ svclt 0x00b82c00 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0x2c1fdb0d │ │ │ │ - blx 0x1b3f50 │ │ │ │ - blx 0xb3b2d8 │ │ │ │ + blx 0x1b3f18 │ │ │ │ + blx 0xb3b2a0 │ │ │ │ ldrbmi pc, [r3, #-2564] @ 0xfffff5fc @ │ │ │ │ strbmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ @ instruction: 0xf8c233ff │ │ │ │ adcsmi r7, r1, #224, 28 @ 0xe00 │ │ │ │ svccc 0x0004f84c │ │ │ │ ldrbtmi sp, [r0], #-475 @ 0xfffffe25 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x378568 │ │ │ │ + blvc 0x378530 │ │ │ │ andeq lr, r0, #178176 @ 0x2b800 │ │ │ │ - blvc 0x178174 │ │ │ │ + blvc 0x17813c │ │ │ │ addsmi r1, sp, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xdeecc │ │ │ │ + blcs 0xdee94 │ │ │ │ strb sp, [r4, r1, ror #3]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ svclt 0x0018b085 │ │ │ │ - b 0x1489f38 │ │ │ │ + b 0x1489f00 │ │ │ │ @ instruction: 0xf1a005c5 │ │ │ │ svclt 0x00140c08 │ │ │ │ stmiaeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vmax.u8 d20, d19, d24 │ │ │ │ - bl 0x106164 │ │ │ │ + bl 0x10612c │ │ │ │ rsbmi r0, r7, #8, 12 @ 0x800000 │ │ │ │ - bleq 0x13908c │ │ │ │ + bleq 0x139054 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ andls r8, r3, r1, lsl #10 │ │ │ │ movwcs lr, #9 │ │ │ │ cdplt 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib r1, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ - blle 0xffcc7778 │ │ │ │ + blle 0xffcc7740 │ │ │ │ svceq 0x003ff114 │ │ │ │ @ instruction: 0x2c00db50 │ │ │ │ @ instruction: 0x2c3fdb51 │ │ │ │ @ instruction: 0xf1a4dc4a │ │ │ │ @ instruction: 0xf1c40920 │ │ │ │ - blx 0x13f010 │ │ │ │ + blx 0x13efd8 │ │ │ │ @ instruction: 0xf1c4f504 │ │ │ │ - blx 0x17f818 │ │ │ │ - blx 0x9bb3c0 │ │ │ │ - b 0x123afc0 │ │ │ │ - b 0x11fe3c8 │ │ │ │ - blx 0x17e3c8 │ │ │ │ + blx 0x17f7e0 │ │ │ │ + blx 0x9bb388 │ │ │ │ + b 0x123af88 │ │ │ │ + b 0x11fe390 │ │ │ │ + blx 0x17e390 │ │ │ │ @ instruction: 0xf1a4f004 │ │ │ │ - blx 0x1ff430 │ │ │ │ - blx 0x8fb7dc │ │ │ │ - blx 0xa3afc8 │ │ │ │ - b 0x12fb3e0 │ │ │ │ - b 0x12befe8 │ │ │ │ - blx 0x9fefe8 │ │ │ │ + blx 0x1ff3f8 │ │ │ │ + blx 0x8fb7a4 │ │ │ │ + blx 0xa3af90 │ │ │ │ + b 0x12fb3a8 │ │ │ │ + b 0x12befb0 │ │ │ │ + blx 0x9fefb0 │ │ │ │ strbmi pc, [sl, #-2308] @ 0xfffff6fc @ │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0c7 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r8, sl, pc} │ │ │ │ strbmi r4, [r0], #-1349 @ 0xfffffabb │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfeac6bfc │ │ │ │ + bl 0xfeac6bc4 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xd6c0c │ │ │ │ + bl 0xd6bd4 │ │ │ │ addsmi r0, sp, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bicsle r4, r8, sl, lsl r3 │ │ │ │ ldrmi r2, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1c7e79d │ │ │ │ rscsmi r0, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xf505fa02 │ │ │ │ @ instruction: 0xf1a7432b │ │ │ │ - blx 0x93e4b8 │ │ │ │ + blx 0x93e480 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf507fa22 │ │ │ │ svclt 0x0000e78f │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ svceq 0x0008f114 │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ movwmi pc, #29634 @ 0x73c2 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ vmull.p8 q8, d2, d0 │ │ │ │ - blle 0x39587c │ │ │ │ + blle 0x395844 │ │ │ │ stccs 2, cr11, [r0], {205} @ 0xcd │ │ │ │ @ instruction: 0x2c07db5b │ │ │ │ @ instruction: 0x46aedd74 │ │ │ │ @ instruction: 0xf04fb125 │ │ │ │ strcs r0, [r1], #-3839 @ 0xfffff101 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0008f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x440088 │ │ │ │ + blle 0x440050 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb3a │ │ │ │ stclle 15, cr0, [r6, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12446a4 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xbd1dc │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xbd1a4 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ subslt r4, fp, #224, 28 @ 0xe00 │ │ │ │ svceq 0x0008f113 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xce0d4 │ │ │ │ - blcs 0x2b3dc8 │ │ │ │ + blcs 0xce09c │ │ │ │ + blcs 0x2b3d90 │ │ │ │ @ instruction: 0x4623dd5c │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ vmlaeq.f64 d13, d9, d9 │ │ │ │ - blle 0xb478dc │ │ │ │ + blle 0xb478a4 │ │ │ │ vldrle s5, [r2, #-28] @ 0xffffffe4 │ │ │ │ mvnscs fp, r9, lsl r1 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ andcs r2, r0, r0, ror #29 │ │ │ │ andeq pc, r7, lr, ror #6 │ │ │ │ andcs pc, pc, ip, ror #6 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ @@ -177017,26 +177003,26 @@ │ │ │ │ mvnmi lr, #51118080 @ 0x30c0000 │ │ │ │ vseleq.f32 s30, s8, s11 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ ldrbeq lr, [lr], #-2820 @ 0xfffff4fc │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ bicsmi lr, r2, #42467328 @ 0x2880000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d940 │ │ │ │ + bl 0x13d908 │ │ │ │ sbcslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ bicsmi lr, fp, #55312384 @ 0x34c0000 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ streq pc, [r1], #-3 │ │ │ │ cmpeq r3, #4, 22 @ 0x1000 │ │ │ │ sbfx fp, fp, #5, #27 │ │ │ │ vseleq.f32 s30, s8, s10 │ │ │ │ svceq 0x00fff1be │ │ │ │ - blx 0x18acfc0 │ │ │ │ + blx 0x18acf88 │ │ │ │ stmle r4, {r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f6f88 │ │ │ │ + blx 0x1f6f50 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x00980fff │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xe796d892 │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ svclt 0x00982bff │ │ │ │ ldmle lr, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ @@ -177048,41 +177034,41 @@ │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a1bc │ │ │ │ + b 0x148a184 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1742ac │ │ │ │ - bcs 0xb9a00 │ │ │ │ + blx 0x174274 │ │ │ │ + bcs 0xb99c8 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r8, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f08 │ │ │ │ - blle 0xffd859f4 │ │ │ │ + blle 0xffd859bc │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff980dfc │ │ │ │ + ble 0xff980dc4 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dc40 │ │ │ │ + blx 0x94dc08 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c0210 │ │ │ │ + bl 0x3c01d8 │ │ │ │ sbcslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x33889c │ │ │ │ + blvc 0x338864 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177099,37 +177085,37 @@ │ │ │ │ @ instruction: 0xf1bcdb2f │ │ │ │ ldcle 15, cr0, [r6, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0x345688 │ │ │ │ - bcs 0xc02b0 │ │ │ │ - bcs 0x4b3ee4 │ │ │ │ + blle 0x345650 │ │ │ │ + bcs 0xc0278 │ │ │ │ + bcs 0x4b3eac │ │ │ │ @ instruction: 0xb121dd2d │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13dac8 │ │ │ │ + bl 0x13da90 │ │ │ │ addslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ - b 0x1cb7270 │ │ │ │ - blx 0x980300 │ │ │ │ + b 0x1cb7238 │ │ │ │ + blx 0x9802c8 │ │ │ │ @ instruction: 0xf003f30c │ │ │ │ - bl 0x3c02dc │ │ │ │ + bl 0x3c02a4 │ │ │ │ addslt r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - blx 0x1b7218 │ │ │ │ + blx 0x1b71e0 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, r6, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ ldrb sp, [r0, ip, asr #5] │ │ │ │ @@ -177153,26 +177139,26 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd45b60 │ │ │ │ + blle 0xffd45b28 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8c0f68 │ │ │ │ + ble 0xff8c0f30 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94ddac │ │ │ │ + blx 0x94dd74 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c037c │ │ │ │ + bl 0x3c0344 │ │ │ │ addslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x378a08 │ │ │ │ + blvc 0x3789d0 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177184,40 +177170,40 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09e07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148abe4 │ │ │ │ + b 0x148abac │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ and r1, pc, pc, lsl #19 │ │ │ │ @ instruction: 0xdc372a1f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r4, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbd400 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbd3c8 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x0020f112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ stmdavs r4!, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 0xff987c24 │ │ │ │ + ble 0xff987bec │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.8 {d15-d16}, [r2 :128], r4 │ │ │ │ andeq pc, r1, #4 │ │ │ │ ldrbeq lr, [r4], #-2818 @ 0xfffff4fe │ │ │ │ svcmi 0x0004f84e │ │ │ │ ldrtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #-536870902 @ 0xe000000a │ │ │ │ - blvc 0x378ac0 │ │ │ │ + blvc 0x378a88 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177232,32 +177218,32 @@ │ │ │ │ movwls r9, #3084 @ 0xc0c │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x10ed54 │ │ │ │ + bl 0x10ed1c │ │ │ │ strls r0, [r1], #-2052 @ 0xfffff7fc │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ - bcs 0x10f4220 │ │ │ │ + bcs 0x10f41e8 │ │ │ │ streq pc, [r0], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf1a2da6f │ │ │ │ @ instruction: 0xf1c20920 │ │ │ │ - blx 0xbf144 │ │ │ │ + blx 0xbf10c │ │ │ │ @ instruction: 0xf1c2f402 │ │ │ │ - blx 0x17fd4c │ │ │ │ - blx 0x9bb8f4 │ │ │ │ - b 0x11fb0f0 │ │ │ │ + blx 0x17fd14 │ │ │ │ + blx 0x9bb8bc │ │ │ │ + b 0x11fb0b8 │ │ │ │ teqmi ip, #150994944 @ 0x9000000 │ │ │ │ - blx 0x17bcea │ │ │ │ + blx 0x17bcb2 │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf702fa2b │ │ │ │ - blx 0x37bcf8 │ │ │ │ + blx 0x37bcc0 │ │ │ │ @ instruction: 0xf909fa24 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ svclt 0x00084290 │ │ │ │ ldrhle r4, [r0], #-43 @ 0xffffffd5 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ @@ -177265,17 +177251,17 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf84c4618 │ │ │ │ strmi r3, [r8, #3848] @ 0xf08 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x1481228 │ │ │ │ + b 0x14811f0 │ │ │ │ @ instruction: 0xf17474e2 │ │ │ │ - ble 0xfefca52c │ │ │ │ + ble 0xfefca4f4 │ │ │ │ @ instruction: 0xf84c2300 │ │ │ │ ldrmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnle r0, r4 │ │ │ │ strtmi r9, [r6], #-3073 @ 0xfffff3ff │ │ │ │ andle r4, r7, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -177284,40 +177270,40 @@ │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ bicsmi r8, r2, #240, 30 @ 0x3c0 │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ - blx 0xcd8c0 │ │ │ │ + blx 0xcd888 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ ldmdaeq r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ - b 0x117f6fc │ │ │ │ + b 0x117f6c4 │ │ │ │ ldmdbne fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - b 0x15b7480 │ │ │ │ + b 0x15b7448 │ │ │ │ @ instruction: 0xd1af0200 │ │ │ │ @ instruction: 0x465be7b5 │ │ │ │ ldr r4, [r2, r0, lsr #12]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xf4210 │ │ │ │ - bcs 0x8b41e4 │ │ │ │ + bcs 0xf41d8 │ │ │ │ + bcs 0x8b41ac │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xbd5dc │ │ │ │ + bl 0xbd5a4 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @@ -177328,104 +177314,104 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3da24 │ │ │ │ + blle 0xe3d9ec │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cacc08 │ │ │ │ + b 0x1cacbd0 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x93d6d4 │ │ │ │ - blx 0x1b9e88 │ │ │ │ - blx 0x9b9a60 │ │ │ │ + blx 0x93d69c │ │ │ │ + blx 0x1b9e50 │ │ │ │ + blx 0x9b9a28 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98e26c │ │ │ │ + blx 0x98e234 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x17d71c │ │ │ │ + blx 0x17d6e4 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13ef24 │ │ │ │ + blx 0x13eeec │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x93eb2c │ │ │ │ + blx 0x93eaf4 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x14e2b8 │ │ │ │ - blx 0x1396e8 │ │ │ │ - blx 0x8faed4 │ │ │ │ - blx 0x93a6f0 │ │ │ │ + blx 0x14e280 │ │ │ │ + blx 0x1396b0 │ │ │ │ + blx 0x8fae9c │ │ │ │ + blx 0x93a6b8 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x90e378 │ │ │ │ + blx 0x90e340 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x14aaba0 │ │ │ │ + blx 0x14aab68 │ │ │ │ @ instruction: 0xf11efe82 │ │ │ │ vpmax.f32 d16, d2, d7 │ │ │ │ @ instruction: 0xf3422c07 │ │ │ │ svclt 0x00b84307 │ │ │ │ - b 0x14866f4 │ │ │ │ - blle 0x4d5f80 │ │ │ │ + b 0x14866bc │ │ │ │ + blle 0x4d5f48 │ │ │ │ @ instruction: 0xf1beb24d │ │ │ │ - blle 0x1ac1300 │ │ │ │ + blle 0x1ac12c8 │ │ │ │ svceq 0x0007f1be │ │ │ │ @ instruction: 0x462cdd7e │ │ │ │ mvnmi fp, #1073741839 @ 0x4000000f │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ rsblt r0, ip, #128, 10 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ @ instruction: 0xf11c5ee0 │ │ │ │ svclt 0x00b80f07 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vqrdmlah.s d29, d1, d2 │ │ │ │ @ instruction: 0xf1bc2507 │ │ │ │ - blle 0x1201330 │ │ │ │ + blle 0x12012f8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ strtmi sp, [lr], lr, ror #26 │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ - blx 0x147ed44 │ │ │ │ + blx 0x147ed0c │ │ │ │ strcs pc, [r1, #-3717] @ 0xfffff17b │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x00b81ddd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqrdmlah.s d29, d1, d0 │ │ │ │ - blcs 0xceb78 │ │ │ │ - blcs 0x2b4484 │ │ │ │ + blcs 0xceb40 │ │ │ │ + blcs 0x2b444c │ │ │ │ ssatmi sp, #13, pc, asr #26 @ │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00ed3ee0 │ │ │ │ streq pc, [r0, #453] @ 0x1c5 │ │ │ │ stc2 10, cr15, [r5], {79} @ 0x4f @ │ │ │ │ svclt 0x00b81dd3 │ │ │ │ - blle 0x446380 │ │ │ │ - bcs 0xc2fa8 │ │ │ │ - bcs 0x2b4440 │ │ │ │ + blle 0x446348 │ │ │ │ + bcs 0xc2f70 │ │ │ │ + bcs 0x2b4408 │ │ │ │ @ instruction: 0x460bdd52 │ │ │ │ bicmi fp, r9, #1073741838 @ 0x4000000e │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ svceq 0x00c92ee0 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ andcs fp, r0, fp, asr #4 │ │ │ │ andeq pc, r7, r4, ror #6 │ │ │ │ @@ -177436,70 +177422,70 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ @ instruction: 0xf50cfa45 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ vmuleq.f64 d30, d5, d14 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ - b 0x1cb76c4 │ │ │ │ - blx 0x1201010 │ │ │ │ + b 0x1cb768c │ │ │ │ + blx 0x1200fd8 │ │ │ │ @ instruction: 0xf005f50e │ │ │ │ - bl 0x1be7e4 │ │ │ │ + bl 0x1be7ac │ │ │ │ ldr r0, [sl, r5, ror #8] │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #55836672 @ 0x3540000 │ │ │ │ @ instruction: 0xf005411d │ │ │ │ - bl 0x3c0800 │ │ │ │ - blx 0x1480994 │ │ │ │ + bl 0x3c07c8 │ │ │ │ + blx 0x148095c │ │ │ │ ldr pc, [r9, ip, lsl #25]! │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [lr] │ │ │ │ @ instruction: 0xf47f45a6 │ │ │ │ @ instruction: 0xe782af7c │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ strdle r4, [ip, r4] │ │ │ │ - blx 0x237674 │ │ │ │ - blx 0x14ba434 │ │ │ │ + blx 0x23763c │ │ │ │ + blx 0x14ba3fc │ │ │ │ strbmi pc, [r3, #-3203]! @ 0xfffff37d @ │ │ │ │ @ instruction: 0xe7a3d19b │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ addsmi fp, sl, #805306373 @ 0x30000005 │ │ │ │ ldr sp, [r0, r9, lsr #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073901 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xbd850 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xbd818 │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a864 │ │ │ │ + b 0x148a82c │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x10f344 │ │ │ │ + bl 0x10f30c │ │ │ │ ands r0, r3, lr, lsl #14 │ │ │ │ @ instruction: 0xdc3d2a07 │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ @ instruction: 0xf982fa4f │ │ │ │ andle r4, r7, sl, asr #10 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ svceq 0x00e48ee0 │ │ │ │ streq pc, [r0], #452 @ 0x1c4 │ │ │ │ @ instruction: 0xf984fa4f │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r9, r6, r1, lsl #30 │ │ │ │ svccs 0x0001f91c │ │ │ │ ldclne 1, cr3, [r4, #4] │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffd7fca8 │ │ │ │ + blle 0xffd7fc70 │ │ │ │ mulmi r0, r1, r9 │ │ │ │ - ble 0xff8880b0 │ │ │ │ + ble 0xff888078 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.16 {d15-d16}, [r2], r4 │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ stmdbeq r4!, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ svcls 0x0001f805 │ │ │ │ ldrbtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ stmdble r9, {r1, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @@ -177512,97 +177498,97 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 6, cr4, [r0], {161} @ 0xa1 │ │ │ │ strb sp, [fp, r4, asr #3] │ │ │ │ ldrlt fp, [r0], #-595 @ 0xfffffdad │ │ │ │ svceq 0x000ff113 │ │ │ │ - b 0x14a9b10 │ │ │ │ + b 0x14a9ad8 │ │ │ │ svclt 0x00b84222 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andlt sp, ip, #15360 @ 0x3c00 │ │ │ │ - blle 0xe48514 │ │ │ │ + blle 0xe484dc │ │ │ │ fldmdbxle fp!, {d2-d8} @ Deprecated │ │ │ │ smlaltblt r4, r4, r4, r6 @ │ │ │ │ movwcs r4, #5092 @ 0x13e4 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e92c │ │ │ │ + blx 0x48e8f4 │ │ │ │ subslt pc, r2, #132, 24 @ 0x8400 │ │ │ │ svceq 0x000ff112 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ strne sp, [r9], #-2830 @ 0xfffff4f2 │ │ │ │ - blle 0x708140 │ │ │ │ + blle 0x708108 │ │ │ │ vstmdble ip!, {s4-s18} │ │ │ │ teqlt r9, fp, lsl #12 │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c10fc9 │ │ │ │ andlt r4, fp, #0, 2 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fbadc │ │ │ │ + blmi 0x1fbaa4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #61341696 @ 0x3a80000 │ │ │ │ @ instruction: 0xf004411c │ │ │ │ - bl 0x3c0990 │ │ │ │ + bl 0x3c0958 │ │ │ │ strb r0, [lr, r4, ror #24] │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ @ instruction: 0xd1bf4563 │ │ │ │ - blx 0x1378bc │ │ │ │ + blx 0x137884 │ │ │ │ andslt pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xd1cf429a │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14ad624 │ │ │ │ + b 0x14ad5ec │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - bcs 0x4b5a2c │ │ │ │ - blx 0x1f4ae0 │ │ │ │ - blx 0x4ba1f0 │ │ │ │ + bcs 0x4b59f4 │ │ │ │ + blx 0x1f4aa8 │ │ │ │ + blx 0x4ba1b8 │ │ │ │ strbmi pc, [sl, #-2434] @ 0xfffff67e @ │ │ │ │ mvnmi sp, #7 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e9fc │ │ │ │ + blx 0x48e9c4 │ │ │ │ addmi pc, pc, #132, 18 @ 0x210000 │ │ │ │ svcls 0x0002f825 │ │ │ │ @ instruction: 0xf91cd018 │ │ │ │ strmi r2, [ip], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1123102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b4dbf1 │ │ │ │ - bcs 0xcda20 │ │ │ │ + bcs 0xcd9e8 │ │ │ │ bicsmi sp, r2, #905216 @ 0xdd000 │ │ │ │ - blx 0x11ce464 │ │ │ │ + blx 0x11ce42c │ │ │ │ @ instruction: 0xf004f402 │ │ │ │ - bl 0x2ffe34 │ │ │ │ + bl 0x2ffdfc │ │ │ │ @ instruction: 0xf8250964 │ │ │ │ mvnle r9, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec46e44 │ │ │ │ + bl 0xfec46e0c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcee54 │ │ │ │ + bl 0xcee1c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46a183f0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ @@ -177630,23 +177616,23 @@ │ │ │ │ andsle r2, r8, r4, lsl #30 │ │ │ │ svcgt 0x0004f91e │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x001ff11c │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r2, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1cb4658 │ │ │ │ + b 0x1cb4620 │ │ │ │ addmi r0, pc, #12, 24 @ 0xc00 │ │ │ │ vpmax.s8 , q6, q1 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ rsbeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x379178 │ │ │ │ + blvc 0x379140 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177662,87 +177648,87 @@ │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r3, r5, r9, sl, lr} @ │ │ │ │ - blcs 0x10f5c3c │ │ │ │ + blcs 0x10f5c04 │ │ │ │ stmdaeq r0, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a3da7e │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x23fff0 │ │ │ │ - blx 0x17bb80 │ │ │ │ - blx 0x97c3a0 │ │ │ │ - b 0x12fbfa0 │ │ │ │ - b 0x12bfba8 │ │ │ │ - blx 0x13fba8 │ │ │ │ + blx 0x23ffb8 │ │ │ │ + blx 0x17bb48 │ │ │ │ + blx 0x97c368 │ │ │ │ + b 0x12fbf68 │ │ │ │ + b 0x12bfb70 │ │ │ │ + blx 0x13fb70 │ │ │ │ @ instruction: 0xf1c3f003 │ │ │ │ - blx 0x8c040c │ │ │ │ - blx 0x2fbf9c │ │ │ │ - b 0x133c3bc │ │ │ │ + blx 0x8c03d4 │ │ │ │ + blx 0x2fbf64 │ │ │ │ + b 0x133c384 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x12c041c │ │ │ │ + blx 0x12c03e4 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37c4c4 │ │ │ │ + blx 0x37c48c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429e │ │ │ │ subsle r4, sp, sl, asr #10 │ │ │ │ ldrbne r2, [r2, r1, lsl #6]! │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - b 0xfe18eb08 │ │ │ │ + b 0xfe18ead0 │ │ │ │ @ instruction: 0xf84c76e6 │ │ │ │ adcsmi r2, r9, #8, 30 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed035 │ │ │ │ strmi r3, [lr], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x14818d8 │ │ │ │ + b 0x14818a0 │ │ │ │ @ instruction: 0xf17878e3 │ │ │ │ svclt 0x00bc32ff │ │ │ │ ldrmi r2, [r6], -r0, lsl #4 │ │ │ │ ldmib r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1b82600 │ │ │ │ - ble 0xfedc17f4 │ │ │ │ - blx 0x94eb64 │ │ │ │ + ble 0xfedc17bc │ │ │ │ + blx 0x94eb2c │ │ │ │ @ instruction: 0xf1c3f803 │ │ │ │ - blx 0x23e480 │ │ │ │ - b 0x12fa40c │ │ │ │ + blx 0x23e448 │ │ │ │ + b 0x12fa3d4 │ │ │ │ @ instruction: 0xf1b30802 │ │ │ │ - blx 0x123e48c │ │ │ │ + blx 0x123e454 │ │ │ │ svclt 0x005cf303 │ │ │ │ vpmax.s8 , q1, q3 │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subseq lr, r8, #323584 @ 0x4f000 │ │ │ │ stmdaeq r1, {r3, ip, sp, lr, pc} │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ - bl 0x541d94 │ │ │ │ + bl 0x541d5c │ │ │ │ @ instruction: 0xf84c0208 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ adcsmi r0, r9, #0, 12 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ stmdals r1, {r0, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r4, [r0], #-684 @ 0xfffffd54 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c7848 │ │ │ │ + bne 0x9c7810 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movweq lr, #27218 @ 0x6a52 │ │ │ │ str sp, [sl, r2, lsr #3]! │ │ │ │ strbmi r4, [r6], -r2, lsl #12 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - blle 0x4818f8 │ │ │ │ - blle 0x548480 │ │ │ │ + blle 0x4818c0 │ │ │ │ + blle 0x548448 │ │ │ │ vldrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ bicmi fp, r9, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00c83ee0 │ │ │ │ andmi pc, r0, r0, asr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -177764,56 +177750,56 @@ │ │ │ │ mulgt ip, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb1b │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3e0f8 │ │ │ │ + blle 0xe3e0c0 │ │ │ │ andle r4, sp, sl, lsl r3 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ ldrbne r5, [sl, r0, ror #29] │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - b 0xfe10ec4c │ │ │ │ + b 0xfe10ec14 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cad1e8 │ │ │ │ + b 0x1cad1b0 │ │ │ │ @ instruction: 0xf1c1010c │ │ │ │ @ instruction: 0xf1b10020 │ │ │ │ - blx 0x93edb4 │ │ │ │ - blx 0x1ba53c │ │ │ │ + blx 0x93ed7c │ │ │ │ + blx 0x1ba504 │ │ │ │ svclt 0x0058f000 │ │ │ │ vst1.16 {d15-d16}, [r4], r3 │ │ │ │ andeq lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4322bf58 │ │ │ │ ldmdaeq r0, {r0, r1, r3, r8, lr}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r3, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r4, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17ddf0 │ │ │ │ - blx 0x17a1a4 │ │ │ │ - blx 0x97b18c │ │ │ │ + blx 0x17ddb8 │ │ │ │ + blx 0x17a16c │ │ │ │ + blx 0x97b154 │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14e984 │ │ │ │ + blx 0x14e94c │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0xc3f208 │ │ │ │ - blx 0x139dbc │ │ │ │ + blx 0xc3f1d0 │ │ │ │ + blx 0x139d84 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ - blx 0x112db0c │ │ │ │ + blx 0x112dad4 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a74670 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -177831,79 +177817,79 @@ │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ cmnpcc pc, r1 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - bne 0x10cac04 │ │ │ │ + bne 0x10cabcc │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bne 0x11aa018 │ │ │ │ + bne 0x11a9fe0 │ │ │ │ smlabtmi pc, r1, r3, pc @ │ │ │ │ andsmi lr, r0, r1, asr #23 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strlt r2, [r0, #-519] @ 0xfffffdf9 │ │ │ │ vaddl.u8 q9, d3, d0 │ │ │ │ - blx 0x50965a │ │ │ │ - blx 0x57ce4e │ │ │ │ + blx 0x509622 │ │ │ │ + blx 0x57ce16 │ │ │ │ vhsub.u32 d31, d12, d14 │ │ │ │ vaddl.u8 q8, d3, d7 │ │ │ │ vmull.u8 q10, d3, d7 │ │ │ │ vcgt.u32 d22, d2, d7 │ │ │ │ vaddl.u8 q9, d1, d15 │ │ │ │ vsubl.u8 q10, d1, d7 │ │ │ │ - blx 0x55627a │ │ │ │ - blx 0x53a692 │ │ │ │ + blx 0x556242 │ │ │ │ + blx 0x53a65a │ │ │ │ vrhadd.u32 d31, d2, d3 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fbfee │ │ │ │ - blx 0x52a086 │ │ │ │ - blx 0x53aa82 │ │ │ │ + blx 0x1fbfb6 │ │ │ │ + blx 0x52a04e │ │ │ │ + blx 0x53aa4a │ │ │ │ @ instruction: 0xf8adf130 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ tstcs r0, r2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x0c00ea01 │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf4120c01 │ │ │ │ svclt 0x0018427f │ │ │ │ vhsub.u32 d18, d12, d1 │ │ │ │ vcgt.u32 d16, d2, d7 │ │ │ │ - b 0x106af8 │ │ │ │ + b 0x106ac0 │ │ │ │ @ instruction: 0xf4120200 │ │ │ │ vmvn.i32 q8, #36608 @ 0x00008f00 │ │ │ │ svclt 0x00186007 │ │ │ │ - b 0xc66d0 │ │ │ │ + b 0xc6698 │ │ │ │ stmdacc r0, {r0, r4, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstpmi r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ tstpvs pc, #96, 6 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xf00343d8 │ │ │ │ @ instruction: 0xf1c3337f │ │ │ │ @ instruction: 0xf0003380 │ │ │ │ subsmi r3, r8, r0, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movweq lr, #2561 @ 0xa01 │ │ │ │ andmi pc, pc, r0, asr #7 │ │ │ │ - b 0xea10c │ │ │ │ + b 0xea0d4 │ │ │ │ addslt r4, fp, #17 │ │ │ │ svclt 0x00183b00 │ │ │ │ stmdacc r0, {r0, r8, r9, sp} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ submi r4, r0, #-1342177275 @ 0xb0000005 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ @@ -177914,140 +177900,140 @@ │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ svclt 0x00004770 │ │ │ │ smlabtmi r7, r0, r3, pc @ │ │ │ │ ldrlt r0, [r0], #-3586 @ 0xfffff1fe │ │ │ │ strcs pc, [r7], #-960 @ 0xfffffc40 │ │ │ │ rscseq pc, pc, r0, lsl r0 @ │ │ │ │ - blx 0xfecedbac │ │ │ │ + blx 0xfecedb74 │ │ │ │ movwcs pc, #32896 @ 0x8080 @ │ │ │ │ tstpeq r8, #160, 2 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ ldrdlt fp, [r4, #43]! @ 0x2b │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ rsclt r3, r4, #24, 24 @ 0x1800 │ │ │ │ - blx 0xfed2a6ac │ │ │ │ + blx 0xfed2a674 │ │ │ │ ldmdbcc r8, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ biclt fp, r2, r9, asr #5 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vhadd.u32 d18, d3, d0 │ │ │ │ vhadd.u32 d16, d4, d7 │ │ │ │ @ instruction: 0xf85d200f │ │ │ │ vqrdmulh.s32 d20, d1, d4 │ │ │ │ vqadd.u32 d20, d2, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strcs r4, [r8], #-1904 @ 0xfffff890 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - bcs 0xc63c0 │ │ │ │ + bcs 0xc6388 │ │ │ │ andcs sp, r8, #-2147483591 @ 0x80000039 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ stceq 0, cr11, [r2], {130} @ 0x82 │ │ │ │ orrlt fp, fp, r3, lsl #5 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addslt r3, fp, #16, 22 @ 0x4000 │ │ │ │ - blx 0xfed6a5a4 │ │ │ │ - bcc 0x4fa9c8 │ │ │ │ + blx 0xfed6a56c │ │ │ │ + bcc 0x4fa990 │ │ │ │ @ instruction: 0xf8adb292 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, sp} │ │ │ │ andcs fp, r0, #2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bcs 0xc6c18 │ │ │ │ + bcs 0xc6be0 │ │ │ │ andscs sp, r0, #-1073741765 @ 0xc000003b │ │ │ │ svclt 0x0000e7f1 │ │ │ │ stc2 10, cr15, [r0], {79} @ 0x4f @ │ │ │ │ tstpcs r7, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r7, #64, 6 │ │ │ │ - b 0xfe3c37fc │ │ │ │ - b 0xfe11a3a4 │ │ │ │ + b 0xfe3c37c4 │ │ │ │ + b 0xfe11a36c │ │ │ │ @ instruction: 0xf01011e1 │ │ │ │ - b 0xfe13e3f8 │ │ │ │ + b 0xfe13e3c0 │ │ │ │ svclt 0x001612e2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ ldceq 1, cr15, [r9], {160} @ 0xa0 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - blx 0x14adc78 │ │ │ │ + blx 0x14adc40 │ │ │ │ @ instruction: 0xf011fc8c │ │ │ │ svclt 0x001601ff │ │ │ │ @ instruction: 0xf181fab1 │ │ │ │ ldmdbcc r9, {r0, r1, r2, r8, sp} │ │ │ │ andeq pc, r7, ip, ror #6 │ │ │ │ sublt fp, r9, #24, 30 @ 0x60 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ - blx 0xfed6dc90 │ │ │ │ + blx 0xfed6dc58 │ │ │ │ andcs pc, r7, #536870920 @ 0x20000008 │ │ │ │ vpmin.u32 d19, d1, d9 │ │ │ │ svclt 0x0018200f │ │ │ │ @ instruction: 0xf013b252 │ │ │ │ svclt 0x001603ff │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - blcc 0x706c70 │ │ │ │ + blcc 0x706c38 │ │ │ │ andsmi pc, r7, r2, ror #6 │ │ │ │ subslt fp, fp, #24, 30 @ 0x60 │ │ │ │ andsvs pc, pc, r3, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r2, r3, lsl #4 │ │ │ │ - b 0xfe183074 │ │ │ │ + b 0xfe18303c │ │ │ │ addslt r7, fp, #-1946157053 @ 0x8c000003 │ │ │ │ - blx 0xfedaa6e8 │ │ │ │ - b 0xfe0fae8c │ │ │ │ - blcc 0x51a404 │ │ │ │ + blx 0xfedaa6b0 │ │ │ │ + b 0xfe0fae54 │ │ │ │ + blcc 0x51a3cc │ │ │ │ andslt fp, fp, #128, 4 │ │ │ │ - blx 0xfecea6ac │ │ │ │ + blx 0xfecea674 │ │ │ │ ldmdacc r1, {r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8adb200 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2} │ │ │ │ movwcs fp, #2 │ │ │ │ - b 0xfe0cfe64 │ │ │ │ + b 0xfe0cfe2c │ │ │ │ movwcs r7, #61664 @ 0xf0e0 │ │ │ │ stmdacs r0, {r7, r9, ip, sp, pc} │ │ │ │ andcs sp, pc, sp, ror #3 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - b 0xfe0c3fc0 │ │ │ │ + b 0xfe0c3f88 │ │ │ │ addsmi r0, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfedadd28 │ │ │ │ + blx 0xfedadcf0 │ │ │ │ @ instruction: 0xf100f083 │ │ │ │ ldrshcs r3, [pc], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ addlt r1, r2, r2, lsl r4 │ │ │ │ - blx 0x3be20e │ │ │ │ - b 0xfe5ba8ec │ │ │ │ + blx 0x3be1d6 │ │ │ │ + b 0xfe5ba8b4 │ │ │ │ svclt 0x00510f01 │ │ │ │ movwcs r1, #5145 @ 0x1419 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xf8ad0053 │ │ │ │ - b 0xfe58210c │ │ │ │ + b 0xfe5820d4 │ │ │ │ svclt 0x00520f02 │ │ │ │ andcs r1, r1, #452984832 @ 0x1b000000 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf8c0bf48 │ │ │ │ stmdals r1, {r5, r6, r7, r9, sl, fp, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ ldrne fp, [r2], #-130 @ 0xffffff7e │ │ │ │ - b 0xfe57e260 │ │ │ │ + b 0xfe57e228 │ │ │ │ strtle r0, [r4], #-3841 @ 0xfffff0ff │ │ │ │ tstpmi r0, r3, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00a84299 │ │ │ │ - blle 0x843168 │ │ │ │ + blle 0x843130 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ mcrreq 10, 4, lr, r2, cr15 │ │ │ │ svceq 0x0002ea9c │ │ │ │ @ instruction: 0xf50cd411 │ │ │ │ strbmi r4, [r3, #-768]! @ 0xfffffd00 │ │ │ │ ldrne fp, [fp], #-4008 @ 0xfffff058 │ │ │ │ @ instruction: 0xf8addb0b │ │ │ │ @@ -178078,41 +178064,41 @@ │ │ │ │ stmdane r8, {r2, r7, r9, sl, lr}^ │ │ │ │ movweq lr, #11074 @ 0x2b42 │ │ │ │ svceq 0x0002ea93 │ │ │ │ strlt sp, [r0, #-1047] @ 0xfffffbe9 │ │ │ │ mcrmi 1, 0, pc, cr0, cr0, {0} @ │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ cmpmi r2, r9, asr #16 │ │ │ │ - bl 0x1d8f7f8 │ │ │ │ + bl 0x1d8f7c0 │ │ │ │ svclt 0x00bb0202 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrmi r3, [r8], -r0, ror #29 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ movwcs pc, #6916 @ 0x1b04 @ │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf000460a │ │ │ │ - beq 0x181618 │ │ │ │ + beq 0x1815e0 │ │ │ │ ldreq r2, [r0], #-256 @ 0xffffff00 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ andseq r4, r0, #201326592 @ 0xc000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ rsbsmi pc, pc, r0 │ │ │ │ andcs r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt r4, r0, #11534336 @ 0xb00000 │ │ │ │ - b 0x10c6648 │ │ │ │ + b 0x10c6610 │ │ │ │ movwcs r4, #3 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0010c03 │ │ │ │ vst1.16 {d4-d7}, [r3 :256] │ │ │ │ vbic.i32 q10, #36608 @ 0x00008f00 │ │ │ │ andeq r2, r9, #7 │ │ │ │ vst2.8 {d4-d7}, [r1 :64], r8 │ │ │ │ @@ -178147,19 +178133,19 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ strble r0, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ ldmcs pc!, {r4, r7, r9, ip, sp, pc}^ @ │ │ │ │ rscscs fp, pc, r9, lsl #31 │ │ │ │ strcs fp, [r1], #-720 @ 0xfffffd30 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - b 0x114133c │ │ │ │ + b 0x1141304 │ │ │ │ ldreq r4, [r4], #-515 @ 0xfffffdfd │ │ │ │ andcs fp, r1, #68, 30 @ 0x110 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - blx 0x8b3338 │ │ │ │ + blx 0x8b3300 │ │ │ │ @ instruction: 0xf1bcfc82 │ │ │ │ svclt 0x00910fff │ │ │ │ vst1.64 {d27-d30}, [pc :64], r2 │ │ │ │ strcs r4, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ andseq fp, r2, #152, 30 @ 0x260 │ │ │ │ ldreq r4, [sl], #-784 @ 0xfffffcf0 │ │ │ │ @@ -178167,35 +178153,35 @@ │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ addslt sp, sl, #184549376 @ 0xb000000 │ │ │ │ svclt 0x00912aff │ │ │ │ vst1.64 {d27-d30}, [pc :64], sl │ │ │ │ strcs r0, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ ldreq fp, [r2], #-3992 @ 0xfffff068 │ │ │ │ - blcs 0xcef84 │ │ │ │ + blcs 0xcef4c │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #8124 @ 0x1fbc │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - bcs 0xb4f7c │ │ │ │ + bcs 0xb4f44 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0x0612427f │ │ │ │ andeq lr, r2, r0, asr #20 │ │ │ │ movwcs fp, #8068 @ 0x1f84 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r2, r0, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ldrlt fp, [r0], #-657 @ 0xfffffd6f │ │ │ │ svclt 0x009829ff │ │ │ │ - b 0x14aaed4 │ │ │ │ - b 0x114ebdc │ │ │ │ + b 0x14aae9c │ │ │ │ + b 0x114eba4 │ │ │ │ svclt 0x00824203 │ │ │ │ mvnscs r2, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ sbcslt fp, r2, #580 @ 0x244 │ │ │ │ @@ -178205,85 +178191,85 @@ │ │ │ │ movwmi r0, #41490 @ 0xa212 │ │ │ │ ldmibcs pc!, {r0, r5, r6, r9, sl, lr}^ @ │ │ │ │ sbcslt fp, r9, #580 @ 0x244 │ │ │ │ cmnpeq pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ svclt 0x00984ee0 │ │ │ │ @ instruction: 0xf1b30409 │ │ │ │ - b 0x115e1dc │ │ │ │ - b 0x147ebe4 │ │ │ │ + b 0x115e1a4 │ │ │ │ + b 0x147ebac │ │ │ │ svclt 0x00254113 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ streq r1, [fp], -r0, ror #29 │ │ │ │ cmnpmi pc, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ andeq lr, r3, r2, asr #20 │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x14aac4c │ │ │ │ + blx 0x14aac14 │ │ │ │ strmi pc, [ip, #3202] @ 0xc82 │ │ │ │ svclt 0x0008b510 │ │ │ │ - b 0x14aaf58 │ │ │ │ + b 0x14aaf20 │ │ │ │ svclt 0x00184212 │ │ │ │ - b 0x1143340 │ │ │ │ + b 0x1143308 │ │ │ │ svclt 0x001e4203 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x491fac │ │ │ │ - blx 0x14bd638 │ │ │ │ + blx 0x491f74 │ │ │ │ + blx 0x14bd600 │ │ │ │ svclt 0x0018fe82 │ │ │ │ strbmi fp, [r6, #713]! @ 0x2c9 │ │ │ │ - b 0x14ae09c │ │ │ │ - blx 0x48aff0 │ │ │ │ + b 0x14ae064 │ │ │ │ + blx 0x48afb8 │ │ │ │ svclt 0x001efc83 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ sbcslt r4, r2, #224, 28 @ 0xe00 │ │ │ │ andcs lr, r2, #266240 @ 0x41000 │ │ │ │ strbmi fp, [r1, #-601]! @ 0xfffffda7 │ │ │ │ - b 0x14ae0b8 │ │ │ │ - blx 0x188d810 │ │ │ │ + b 0x14ae080 │ │ │ │ + blx 0x188d7d8 │ │ │ │ @ instruction: 0xf08cfc83 │ │ │ │ tstcs r1, pc, ror ip │ │ │ │ @ instruction: 0xf8c0bf18 │ │ │ │ - b 0x1485ff0 │ │ │ │ + b 0x1485fb8 │ │ │ │ svclt 0x00184123 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4c13ea4f │ │ │ │ movwmi pc, #29507 @ 0x7343 @ │ │ │ │ svclt 0x001f428b │ │ │ │ movwcs r1, #5065 @ 0x13c9 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - blx 0x18ae0c8 │ │ │ │ + blx 0x18ae090 │ │ │ │ sbclt pc, r8, #140 @ 0x8c │ │ │ │ - b 0x11468a0 │ │ │ │ + b 0x1146868 │ │ │ │ andcs r6, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blle 0x848cb0 │ │ │ │ + blle 0x848c78 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ tstcs r1, r2, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x7490c4 │ │ │ │ + blle 0x74908c │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf082bf29 │ │ │ │ - b 0xfe14f2cc │ │ │ │ + b 0xfe14f294 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r3], r3 │ │ │ │ tstcs r1, pc, ror r3 │ │ │ │ @ instruction: 0xf8c0bf28 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r1, r0, ror r7 │ │ │ │ - blcs 0xc6cf4 │ │ │ │ + blcs 0xc6cbc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r3], -r4, ror #21 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -178294,35 +178280,35 @@ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ movwcs fp, #3882 @ 0xf2a │ │ │ │ @ instruction: 0xf6cf041b │ │ │ │ addslt r7, r2, #-67108861 @ 0xfc000003 │ │ │ │ tstcs r1, r4, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x1146940 │ │ │ │ + b 0x1146908 │ │ │ │ andcs r0, r0, #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addsmi fp, r1, #268435457 @ 0x10000001 │ │ │ │ tstcs r1, lr, lsl pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xbe674 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xbe63c │ │ │ │ svclt 0x0018b219 │ │ │ │ rscvc lr, r2, #140, 20 @ 0x8c000 │ │ │ │ svclt 0x001e4299 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ addslt r7, r2, #65280 @ 0xff00 │ │ │ │ - b 0xfe3ee1d4 │ │ │ │ + b 0xfe3ee19c │ │ │ │ smlattcs r0, r3, r3, r7 │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cdpne 6, 1, cr4, cr9, cr4, {4} │ │ │ │ - blle 0x2cfdd0 │ │ │ │ + blle 0x2cfd98 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdblt r1!, {r8, r9, sp}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @@ -178379,23 +178365,23 @@ │ │ │ │ andlt r4, r0, #1048576 @ 0x100000 │ │ │ │ ldrbmi r1, [r0, -r9, lsl #8]! │ │ │ │ rscsne pc, pc, #0 │ │ │ │ @ instruction: 0xf0010a03 │ │ │ │ @ instruction: 0xf0821cff │ │ │ │ @ instruction: 0xf0033080 │ │ │ │ @ instruction: 0xf1b013ff │ │ │ │ - b 0x1482894 │ │ │ │ + b 0x148285c │ │ │ │ @ instruction: 0xf08c2211 │ │ │ │ @ instruction: 0xf0833c80 │ │ │ │ @ instruction: 0xf16c3380 │ │ │ │ @ instruction: 0xf0021c80 │ │ │ │ @ instruction: 0xf1b312ff │ │ │ │ @ instruction: 0xf0201380 │ │ │ │ @ instruction: 0xf0822180 │ │ │ │ - b 0xfe0cb0b4 │ │ │ │ + b 0xfe0cb07c │ │ │ │ @ instruction: 0xf0230003 │ │ │ │ @ instruction: 0xf1622380 │ │ │ │ @ instruction: 0xf0001280 │ │ │ │ stmiane r9, {r7, sp}^ │ │ │ │ andeq lr, r1, r0, lsl #21 │ │ │ │ orrcs pc, r0, ip, lsr #32 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ @@ -178409,205 +178395,205 @@ │ │ │ │ strne fp, [fp], #-514 @ 0xfffffdfe │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf181fa03 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ pkhbtmi fp, r4, r0, lsl #8 │ │ │ │ strne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ - b 0xfe54484c │ │ │ │ + b 0xfe544814 │ │ │ │ strle r0, [r9, #-3840] @ 0xfffff100 │ │ │ │ svceq 0x0001ea92 │ │ │ │ tstcs r1, pc, asr pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr12, {6} │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rscvc lr, r2, r1, lsl #21 │ │ │ │ - b 0xfe584b8c │ │ │ │ + b 0xfe584b54 │ │ │ │ strle r0, [r9, #-3841] @ 0xfffff0ff │ │ │ │ svceq 0x0004ea93 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1fc8b8 │ │ │ │ + blmi 0x1fc880 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ ldmdane r2, {r0, sl, ip}^ │ │ │ │ tsteq r4, r3, asr #22 │ │ │ │ svceq 0x0001ea93 │ │ │ │ ldrmi sp, [r0], -r5, lsl #8 │ │ │ │ - blmi 0x1fc8dc │ │ │ │ + blmi 0x1fc8a4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - b 0xfe590530 │ │ │ │ + b 0xfe5904f8 │ │ │ │ ldrbtle r0, [r6], #3844 @ 0xf04 │ │ │ │ strcs r1, [r1], #-2011 @ 0xfffff825 │ │ │ │ smlabbmi r0, r3, r0, pc @ │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ bicmi r4, r9, #1744830467 @ 0x68000003 │ │ │ │ @ instruction: 0xf85d4610 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi fp, [r3], -r2, asr #5 │ │ │ │ strlt fp, [r0, #-712] @ 0xfffffd38 │ │ │ │ vsubl.u8 q10, d19, d2 │ │ │ │ svclt 0x008c2c07 │ │ │ │ - bne 0xfe0c4fe4 │ │ │ │ + bne 0xfe0c4fac │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ - b 0x1482028 │ │ │ │ - b 0x10d2008 │ │ │ │ + b 0x1481ff0 │ │ │ │ + b 0x10d1fd0 │ │ │ │ vaddl.u8 q10, d1, d2 │ │ │ │ cdpeq 2, 0, cr4, cr9, cr7, {0} │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - b 0x114f204 │ │ │ │ + b 0x114f1cc │ │ │ │ svclt 0x008c020e │ │ │ │ - bne 0xff305144 │ │ │ │ + bne 0xff30510c │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc966 │ │ │ │ + blx 0x1fc92e │ │ │ │ strmi fp, [r3], -r2, asr #4 │ │ │ │ vhsub.u8 , , q4 │ │ │ │ addmi r2, r2, #1792 @ 0x700 │ │ │ │ svclt 0x00ccb500 │ │ │ │ - bne 0xfe0c5044 │ │ │ │ + bne 0xfe0c500c │ │ │ │ andcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ svclt 0x00cc4562 │ │ │ │ @ instruction: 0x0c0ceba2 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ andmi lr, ip, r0, asr #20 │ │ │ │ - b 0x113f86c │ │ │ │ + b 0x113f834 │ │ │ │ vqsub.u8 d20, d1, d12 │ │ │ │ - b 0x1151848 │ │ │ │ + b 0x1151810 │ │ │ │ vhsub.u8 d16, d3, d14 │ │ │ │ strbmi r4, [r6, #3591]! @ 0xe07 │ │ │ │ @ instruction: 0x6323ea4f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ - bl 0xfec6e770 │ │ │ │ - bl 0xfebc1874 │ │ │ │ + bl 0xfec6e738 │ │ │ │ + bl 0xfebc183c │ │ │ │ addmi r0, fp, #3584 @ 0xe00 │ │ │ │ - bne 0x172e77c │ │ │ │ - b 0x13c5374 │ │ │ │ - b 0x13c185c │ │ │ │ + bne 0x172e744 │ │ │ │ + b 0x13c533c │ │ │ │ + b 0x13c1824 │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addlt r4, r2, #3145728 @ 0x300000 │ │ │ │ stceq 2, cr11, [r9], {136} @ 0x88 │ │ │ │ - b 0x148f278 │ │ │ │ + b 0x148f240 │ │ │ │ svclt 0x008c4313 │ │ │ │ - bne 0xfe0c50b8 │ │ │ │ + bne 0xfe0c5080 │ │ │ │ svclt 0x008c428b │ │ │ │ - bne 0xff3051e4 │ │ │ │ + bne 0xff3051ac │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r2, lsl #4 │ │ │ │ addmi fp, r2, #8, 4 @ 0x80000000 │ │ │ │ - bne 0x4ee7c4 │ │ │ │ + bne 0x4ee78c │ │ │ │ ldrne r1, [sl], #-2688 @ 0xfffff580 │ │ │ │ addsmi r1, sl, #184549376 @ 0xb000000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ - bne 0xff5ae7d4 │ │ │ │ + bne 0xff5ae79c │ │ │ │ tstmi r9, #634880 @ 0x9b000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andle r4, r3, #268435464 @ 0x10000008 │ │ │ │ - bl 0x19051b8 │ │ │ │ + bl 0x1905180 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ - bl 0x19050e0 │ │ │ │ + bl 0x19050a8 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ strbne r1, [fp, r2, asr #15] │ │ │ │ - bl 0x1d8f2d0 │ │ │ │ - ble 0x2818d8 │ │ │ │ - bl 0x19451d4 │ │ │ │ + bl 0x1d8f298 │ │ │ │ + ble 0x2818a0 │ │ │ │ + bl 0x194519c │ │ │ │ andcs r0, r0, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bl 0x1985104 │ │ │ │ + bl 0x19850cc │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x6c10ea4f │ │ │ │ sbclt r0, r3, #10, 28 @ 0xa0 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ - blx 0x3ca11e │ │ │ │ - blx 0x18bb10c │ │ │ │ - blx 0x1bdb0e │ │ │ │ + blx 0x3ca0e6 │ │ │ │ + blx 0x18bb0d4 │ │ │ │ + blx 0x1bdad6 │ │ │ │ vmull.u8 , d0, d12 │ │ │ │ vsubw.u8 q10, , d7 │ │ │ │ vaddl.u8 q9, d1, d7 │ │ │ │ - blx 0x44ed36 │ │ │ │ - blx 0x1ba91e │ │ │ │ - b 0x13fad24 │ │ │ │ - b 0x110e924 │ │ │ │ + blx 0x44ecfe │ │ │ │ + blx 0x1ba8e6 │ │ │ │ + b 0x13facec │ │ │ │ + b 0x110e8ec │ │ │ │ andcs r4, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ sublt fp, r2, #-1342177276 @ 0xb0000004 │ │ │ │ stcmi 3, cr15, [r7], {64} @ 0x40 │ │ │ │ vrshl.u8 d27, d0, d0 │ │ │ │ - blx 0x54a162 │ │ │ │ + blx 0x54a12a │ │ │ │ strne pc, [r3], -r3, lsl #4 │ │ │ │ andmi pc, r7, r1, asr #6 │ │ │ │ - blx 0x7eb39a │ │ │ │ + blx 0x7eb362 │ │ │ │ @ instruction: 0xf341fc00 │ │ │ │ - blx 0x846976 │ │ │ │ - blx 0x8ba95c │ │ │ │ - b 0x117db90 │ │ │ │ + blx 0x84693e │ │ │ │ + blx 0x8ba924 │ │ │ │ + b 0x117db58 │ │ │ │ strne r4, [sl], -r0 │ │ │ │ vqrdmlah.s d15, d2, d3 │ │ │ │ tstmi r3, ip, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcaee │ │ │ │ + blx 0x1fcab6 │ │ │ │ stceq 6, cr4, [r2], {11} │ │ │ │ addlt r0, r0, #2304 @ 0x900 │ │ │ │ - blx 0x16b3f2 │ │ │ │ - blx 0x1bad8e │ │ │ │ + blx 0x16b3ba │ │ │ │ + blx 0x1bad56 │ │ │ │ andcs pc, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x4d01a2 │ │ │ │ - blx 0x5ba99e │ │ │ │ + blx 0x4d016a │ │ │ │ + blx 0x5ba966 │ │ │ │ movwcs pc, #305 @ 0x131 @ │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, sl, #805306372 @ 0x30000004 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ addslt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x14abdcc │ │ │ │ + blx 0x14abd94 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ @ instruction: 0xf3412c07 │ │ │ │ - b 0x148f1f8 │ │ │ │ + b 0x148f1c0 │ │ │ │ svclt 0x00026321 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ andle r1, r5, r0, ror #29 │ │ │ │ svceq 0x0000f1be │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0080f11c │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xbe8c8 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xbe890 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcd006 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0080f112 │ │ │ │ andcs fp, r1, #2, 30 │ │ │ │ @@ -178624,19 +178610,19 @@ │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcbde │ │ │ │ - blx 0x14abeac │ │ │ │ + blx 0x1fcba6 │ │ │ │ + blx 0x14abe74 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ - b 0x148f294 │ │ │ │ + b 0x148f25c │ │ │ │ vcgt.u8 d22, d1, d17 │ │ │ │ svclt 0x00132c07 │ │ │ │ tstcs r1, r9, asr #4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x0008b249 │ │ │ │ @ instruction: 0xf11c217f │ │ │ │ svclt 0x00110f80 │ │ │ │ @@ -178666,15 +178652,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ addlt fp, r2, sl, lsl #4 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0x4321ea4f │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - bcs 0xf2b1c │ │ │ │ + bcs 0xf2ae4 │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf513b20a │ │ │ │ svclt 0x00024f00 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ strdle r7, [r3], -pc @ │ │ │ │ svclt 0x00bc2b00 │ │ │ │ @@ -178702,15 +178688,15 @@ │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x000b4f00 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ rscvc lr, r1, r1, lsl #21 │ │ │ │ - bl 0xfe8c73a4 │ │ │ │ + bl 0xfe8c736c │ │ │ │ svclt 0x000870e1 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x00054f00 │ │ │ │ @ instruction: 0xf06f2201 │ │ │ │ @@ -178734,183 +178720,183 @@ │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1b34684 │ │ │ │ svclt 0x00084f00 │ │ │ │ andle r2, r7, r0, lsl #20 │ │ │ │ - bl 0x198f560 │ │ │ │ + bl 0x198f528 │ │ │ │ andcs r0, r0, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e4c │ │ │ │ + bl 0xfec15e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7790ff8 │ │ │ │ - blx 0xfecfe60c │ │ │ │ + blx 0xfecfe644 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e78 │ │ │ │ + bl 0xfec15e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mcr2 7, 1, pc, cr10, cr9, {3} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr9, {3} @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15eac │ │ │ │ + bl 0xfec15e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mrc2 7, 0, pc, cr0, cr9, {3} │ │ │ │ + mcr2 7, 1, pc, cr12, cr9, {3} @ │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15ed8 │ │ │ │ + bl 0xfec15ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r8, #484]! @ 0x1e4 │ │ │ │ + mrc2 7, 0, pc, cr4, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15f10 │ │ │ │ + bl 0xfec15ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [ip, #484] @ 0x1e4 │ │ │ │ + ldc2l 7, cr15, [r8, #484]! @ 0x1e4 │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15f40 │ │ │ │ + bl 0xfec15f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mrc2 7, 0, pc, cr2, cr9, {3} │ │ │ │ + mcr2 7, 1, pc, cr14, cr9, {3} @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15f80 │ │ │ │ + bl 0xfec15f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - ldc2l 7, cr15, [r2, #484]! @ 0x1e4 │ │ │ │ + mcr2 7, 0, pc, cr14, cr9, {3} @ │ │ │ │ strmi r1, [r1], -r0, asr #15 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r6, r5, sp, lsl #16 │ │ │ │ strvc lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ stmiavs sp, {r0, r8, sl, ip, pc}^ │ │ │ │ ldmdami pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ movwgt lr, #10704 @ 0x29d0 │ │ │ │ stmdbcs r7, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strls r0, [r3, #-3117] @ 0xfffff3d3 │ │ │ │ - b 0x13261d8 │ │ │ │ - b 0x14811f8 │ │ │ │ + b 0x13261a0 │ │ │ │ + b 0x14811c0 │ │ │ │ @ instruction: 0xf0034817 │ │ │ │ @ instruction: 0xf4084b7f │ │ │ │ - b 0x1490fe0 │ │ │ │ - b 0x1489644 │ │ │ │ - b 0x130a640 │ │ │ │ + b 0x1490fa8 │ │ │ │ + b 0x148960c │ │ │ │ + b 0x130a608 │ │ │ │ strls r0, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ stmdbcs r7, {r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x14a61fc │ │ │ │ - b 0x1390e6c │ │ │ │ + b 0x14a61c4 │ │ │ │ + b 0x1390e34 │ │ │ │ vst2.8 {d0,d2}, [r8], r9 │ │ │ │ - b 0x1311000 │ │ │ │ + b 0x1310fc8 │ │ │ │ @ instruction: 0xf40a0b08 │ │ │ │ vmvn.i16 q10, #57088 @ 0xdf00 │ │ │ │ stmiavs sp, {r0, r1, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0x2601e9d1 │ │ │ │ ldrbeq pc, [pc, r7]! @ │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ - bmi 0x20bae34 │ │ │ │ + bmi 0x20badfc │ │ │ │ @ instruction: 0xf0029d01 │ │ │ │ - b 0x1311024 │ │ │ │ + b 0x1310fec │ │ │ │ vst2.8 {d0,d2}, [lr], r8 │ │ │ │ - b 0x149282c │ │ │ │ + b 0x14927f4 │ │ │ │ @ instruction: 0xf0054815 │ │ │ │ vst3. {d0,d2,d4}, [r8 :256] │ │ │ │ - b 0x1211038 │ │ │ │ - b 0x1300278 │ │ │ │ - b 0x1480e64 │ │ │ │ + b 0x1211000 │ │ │ │ + b 0x1300240 │ │ │ │ + b 0x1480e2c │ │ │ │ vmov.i8 d20, #230 @ 0xe6 │ │ │ │ strls r2, [r1, #-2311] @ 0xfffff6f9 │ │ │ │ stmdbeq r9, {r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf40e0c1d │ │ │ │ - b 0x1312854 │ │ │ │ + b 0x131281c │ │ │ │ @ instruction: 0xf00c0e0e │ │ │ │ - b 0x148165c │ │ │ │ - b 0x1309ed4 │ │ │ │ + b 0x1481624 │ │ │ │ + b 0x1309e9c │ │ │ │ vst2.8 {d6,d8}, [ip], r5 │ │ │ │ stcls 12, cr4, [r3, #-508] @ 0xfffffe04 │ │ │ │ stmdbeq ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4c04ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbee48 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbee10 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ - ldcleq 0, cr15, [pc], #24 @ 0xbee98 │ │ │ │ - b 0x13c175c │ │ │ │ + ldcleq 0, cr15, [pc], #24 @ 0xbee60 │ │ │ │ + b 0x13c1724 │ │ │ │ @ instruction: 0xf4066c05 │ │ │ │ stcls 6, cr4, [r1, #-508] @ 0xfffffe04 │ │ │ │ streq lr, [r6], -ip, asr #20 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbee68 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbee30 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x2c04ea4f │ │ │ │ @ instruction: 0xf40c0c24 │ │ │ │ - b 0x12820a4 │ │ │ │ + b 0x128206c │ │ │ │ svcls 0x00026404 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ andseq r6, pc, #15 │ │ │ │ vst3.8 {d0-d2}, [r7 :64], fp │ │ │ │ vst1.16 {d0}, [r3 :256] │ │ │ │ - b 0x137fcbc │ │ │ │ + b 0x137fc84 │ │ │ │ subvs r0, pc, r7, lsl #14 │ │ │ │ ldceq 2, cr0, [r2], {23} │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ strvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ rsbseq pc, pc, #117440512 @ 0x7000000 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ @@ -178928,31 +178914,31 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib r0, {r0, r2, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d08401 │ │ │ │ stmdavs sl, {r2, r3, sp, lr, pc} │ │ │ │ ldrmi lr, [r8, -pc, asr #20] │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - ldrteq r6, [pc], #-2254 @ 0xbef28 │ │ │ │ - b 0x1299158 │ │ │ │ + ldrteq r6, [pc], #-2254 @ 0xbeef0 │ │ │ │ + b 0x1299120 │ │ │ │ andvs r4, pc, r5, lsl r7 @ │ │ │ │ ldrmi lr, [lr, -pc, asr #20] │ │ │ │ - b 0x122b9ec │ │ │ │ - ldrteq r4, [pc], #-1288 @ 0xbef3c │ │ │ │ + b 0x122b9b4 │ │ │ │ + ldrteq r4, [pc], #-1288 @ 0xbef04 │ │ │ │ ldrmi lr, [r4, -r7, asr #20] │ │ │ │ - b 0x1497080 │ │ │ │ + b 0x1497048 │ │ │ │ adclt r4, r4, #28, 14 @ 0x700000 │ │ │ │ strmi lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - b 0x128004c │ │ │ │ + b 0x1280014 │ │ │ │ addvs r4, pc, r2, lsl r7 @ │ │ │ │ addslt r0, r2, #14080 @ 0x3700 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x128005c │ │ │ │ + b 0x1280024 │ │ │ │ addslt r4, fp, #4980736 @ 0x4c0000 │ │ │ │ - b 0x11972a4 │ │ │ │ + b 0x119726c │ │ │ │ andvs r4, r5, r6, lsl #6 │ │ │ │ andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -178967,142 +178953,142 @@ │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r8, sl, lr}^ │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - beq 0xa423c0 │ │ │ │ + beq 0xa42388 │ │ │ │ cdpmi 0, 7, cr15, cr15, cr5, {0} │ │ │ │ ldrbtmi pc, [pc], -r6, lsl #8 @ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ strcs pc, [r7], -r4, asr #7 │ │ │ │ - b 0x1242068 │ │ │ │ + b 0x1242030 │ │ │ │ vst1.8 {d0-d2}, [r4], lr │ │ │ │ vmvn.i32 q10, #11468800 @ 0x00af0000 │ │ │ │ teqmi r4, #7, 28 @ 0x70 │ │ │ │ ldrbtmi pc, [pc], -r3 @ │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vnmlami.f32 s28, s4, s30 │ │ │ │ @ instruction: 0xf40e0c1f │ │ │ │ - b 0x12529f4 │ │ │ │ + b 0x12529bc │ │ │ │ @ instruction: 0xf002060e │ │ │ │ - beq 0x542bfc │ │ │ │ + beq 0x542bc4 │ │ │ │ vmlsvs.f32 s28, s14, s28 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ vmlsmi.f32 s28, s10, s30 │ │ │ │ cdpeq 4, 7, cr15, cr15, cr14, {0} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vmlscs.f32 s28, s6, s30 │ │ │ │ vst3.8 {d0-d2}, [lr :64], fp │ │ │ │ @ instruction: 0xf4030e7f │ │ │ │ - b 0x123fe24 │ │ │ │ + b 0x123fdec │ │ │ │ tstmi sl, #14680064 @ 0xe00000 │ │ │ │ vmlscs.f32 s28, s10, s30 │ │ │ │ @ instruction: 0xf40e0c2b │ │ │ │ @ instruction: 0x432c057f │ │ │ │ - b 0x13d7174 │ │ │ │ + b 0x13d713c │ │ │ │ andvs r6, ip, r3, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stmdavs r6, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ stmdavs r2, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ stmdavs fp, {r2, r4, r5, sl, fp} │ │ │ │ - b 0x11c00f4 │ │ │ │ + b 0x11c00bc │ │ │ │ andvs r4, ip, r2, lsl r4 │ │ │ │ addslt r0, r2, #44, 24 @ 0x2c00 │ │ │ │ andmi lr, r6, #270336 @ 0x42000 │ │ │ │ - b 0x11c0104 │ │ │ │ + b 0x11c00cc │ │ │ │ addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - b 0x11971ac │ │ │ │ + b 0x1197174 │ │ │ │ andvs r4, r2, r5, lsl #6 │ │ │ │ subvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs fp, {r1, fp, sp, lr} │ │ │ │ stmvs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - b 0x14993bc │ │ │ │ + b 0x1499384 │ │ │ │ andls r2, r0, #3, 28 @ 0x30 │ │ │ │ andgt lr, r2, #3424256 @ 0x344000 │ │ │ │ vst3.32 @ instruction: 0xf48efa1f │ │ │ │ - b 0x14a40b8 │ │ │ │ + b 0x14a4080 │ │ │ │ stmdavs ip, {r0, r1, r4, r8, fp, sp}^ │ │ │ │ - blcs 0x3f99f4 │ │ │ │ + blcs 0x3f99bc │ │ │ │ stmdacs r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bcs 0x7f99fc │ │ │ │ - b 0x14991dc │ │ │ │ - blx 0x88a8d8 │ │ │ │ + bcs 0x7f99c4 │ │ │ │ + b 0x14991a4 │ │ │ │ + blx 0x88a8a0 │ │ │ │ @ instruction: 0xf40afb8b │ │ │ │ - blx 0x891acc │ │ │ │ - blx 0x8bd2f4 │ │ │ │ + blx 0x891a94 │ │ │ │ + blx 0x8bd2bc │ │ │ │ strls pc, [r4], #-1166 @ 0xfffffb72 │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf0dc @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf0a4 @ │ │ │ │ stmdavs ip, {r0, r1, sl, ip, pc}^ │ │ │ │ vnmlacs.f32 s28, s4, s30 │ │ │ │ cdpmi 4, 7, cr15, cr15, cr14, {0} │ │ │ │ ldmdbcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf0f0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf0b8 @ │ │ │ │ ldmibeq pc!, {r0, r2, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blmi 0x20bb12c │ │ │ │ + blmi 0x20bb0f4 │ │ │ │ @ instruction: 0x2c1cea4f │ │ │ │ - b 0x13a4118 │ │ │ │ + b 0x13a40e0 │ │ │ │ strls r0, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ stmdbvs ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldcleq 0, cr15, [pc], #28 @ 0xbf12c │ │ │ │ - b 0x12e6114 │ │ │ │ + ldcleq 0, cr15, [pc], #28 @ 0xbf0f4 │ │ │ │ + b 0x12e60dc │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - beq 0x552318 │ │ │ │ + beq 0x5522e0 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vnmlavs.f32 s28, s14, s30 │ │ │ │ andvs lr, r2, #72, 20 @ 0x48000 │ │ │ │ ldmeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - b 0x13e6138 │ │ │ │ + b 0x13e6100 │ │ │ │ @ instruction: 0xf0034c0e │ │ │ │ @ instruction: 0xf0064e7f │ │ │ │ - b 0x11c1d38 │ │ │ │ + b 0x11c1d00 │ │ │ │ stcls 8, cr0, [r3], {8} │ │ │ │ - b 0x14419b0 │ │ │ │ + b 0x1441978 │ │ │ │ stcls 14, cr0, [r4], {4} │ │ │ │ movwvs lr, #14920 @ 0x3a48 │ │ │ │ - beq 0x379a60 │ │ │ │ + beq 0x379a28 │ │ │ │ @ instruction: 0xf004684c │ │ │ │ stcls 8, cr4, [r5], {127} @ 0x7f │ │ │ │ stmdaeq r4, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1499290 │ │ │ │ + b 0x1499258 │ │ │ │ @ instruction: 0x9c012b14 │ │ │ │ - bvs 0x3b9a90 │ │ │ │ - blvs 0x679aa8 │ │ │ │ + bvs 0x3b9a58 │ │ │ │ + blvs 0x679a70 │ │ │ │ stmdami fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x239ab0 │ │ │ │ - bleq 0x20bc1a4 │ │ │ │ + blcs 0x239a78 │ │ │ │ + bleq 0x20bc16c │ │ │ │ stmdbeq fp, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r0, r1, asr #17 │ │ │ │ stmdbmi r7, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11c1a3c │ │ │ │ + b 0x11c1a04 │ │ │ │ vst2.8 {d0,d2}, [r5], r9 │ │ │ │ - b 0x130078c │ │ │ │ + b 0x1300754 │ │ │ │ subvs r0, sp, r5, lsl #10 │ │ │ │ vmvn.i32 d16, #64768 @ 0x0000fd00 │ │ │ │ vst1.8 {d4}, [r5], r7 │ │ │ │ - b 0x13c079c │ │ │ │ + b 0x13c0764 │ │ │ │ @ instruction: 0x432a0707 │ │ │ │ addvs r6, sl, pc, asr #1 │ │ │ │ andeq r9, sl, #0, 18 │ │ │ │ vst1.8 {d0-d1}, [r2], ip │ │ │ │ vst1.16 {d0-d3}, [r4 :256] │ │ │ │ tstmi r3, #2130706432 @ 0x7f000000 │ │ │ │ vaddl.u8 q11, d1, d3 │ │ │ │ - b 0x144fddc │ │ │ │ + b 0x144fda4 │ │ │ │ eorseq r0, r3, #3, 28 @ 0x30 │ │ │ │ cmnpeq pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ strmi pc, [r7], -r6, asr #7 │ │ │ │ streq lr, [r4], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r6], -r8, asr #20 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ @@ -179114,19 +179100,19 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x8c02e9d0 │ │ │ │ strpl lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x7600e9d0 │ │ │ │ mcr2 10, 4, pc, cr8, cr15, {0} @ │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ vmlsmi.f32 s28, s10, s28 │ │ │ │ - streq pc, [pc, #-879] @ 0xbeea1 │ │ │ │ + streq pc, [pc, #-879] @ 0xbee69 │ │ │ │ and pc, r0, r1, asr #17 │ │ │ │ ldrmi lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x897350 │ │ │ │ - b 0x123c850 │ │ │ │ + blx 0x897318 │ │ │ │ + b 0x123c818 │ │ │ │ vrshl.u32 d20, d4, d15 │ │ │ │ addvs r0, sp, pc, lsl #8 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ adcslt r6, r9, #204 @ 0xcc │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ adcslt r6, r1, #1 │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ @@ -179152,213 +179138,213 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0x3700e9d0 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ @ instruction: 0x2c15ea4f │ │ │ │ - b 0x147fb60 │ │ │ │ + b 0x147fb28 │ │ │ │ @ instruction: 0xf0052a14 │ │ │ │ - b 0x1492cac │ │ │ │ + b 0x1492c74 │ │ │ │ strbtmi r2, [r0], r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-1034 @ 0xbf2b8 @ │ │ │ │ - ldclmi 4, cr15, [pc], #-48 @ 0xbf28c │ │ │ │ + ldrbtmi pc, [pc], #-1034 @ 0xbf280 @ │ │ │ │ + ldclmi 4, cr15, [pc], #-48 @ 0xbf254 │ │ │ │ streq lr, [ip, #-2638] @ 0xfffff5b2 │ │ │ │ - b 0x116bd9c │ │ │ │ + b 0x116bd64 │ │ │ │ @ instruction: 0xf0070c04 │ │ │ │ tstmi r6, #-268435441 @ 0xf000000f │ │ │ │ - blx 0x882bb8 │ │ │ │ - b 0x14bd8f8 │ │ │ │ - b 0x120aaf4 │ │ │ │ + blx 0x882b80 │ │ │ │ + b 0x14bd8c0 │ │ │ │ + b 0x120aabc │ │ │ │ @ instruction: 0xf0034502 │ │ │ │ - b 0x12ffedc │ │ │ │ - b 0x12402ec │ │ │ │ + b 0x12ffea4 │ │ │ │ + b 0x12402b4 │ │ │ │ vrsubhn.i16 d22, , q4 │ │ │ │ vst1.8 {d4-d7}, [lr], r7 │ │ │ │ tstmi r5, #2032 @ 0x7f0 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vmla.i q11, , d1[3] │ │ │ │ andvs r4, lr, r7, lsl #4 │ │ │ │ mrceq 2, 0, r0, cr11, cr9, {0} │ │ │ │ strvs lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - b 0x114ff94 │ │ │ │ + b 0x114ff5c │ │ │ │ andvs r4, r1, r3, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldmib r0, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r9, sl, lr}^ │ │ │ │ adcslt r5, r2, #0, 6 │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ tstmi r6, #274432 @ 0x43000 │ │ │ │ stceq 0, cr6, [fp], #-300 @ 0xfffffed4 │ │ │ │ adclt r6, r2, #10 │ │ │ │ - b 0x11403b8 │ │ │ │ - b 0x118fb64 │ │ │ │ + b 0x1140380 │ │ │ │ + b 0x118fb2c │ │ │ │ stmib r0, {r2, r4, r8, r9, lr}^ │ │ │ │ ldcllt 3, cr2, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5a04603 │ │ │ │ @ instruction: 0xf1a33080 │ │ │ │ - bcs 0xffb90 │ │ │ │ + bcs 0xffb58 │ │ │ │ stmdacs r3, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - blcs 0x4c737c │ │ │ │ + blcs 0x4c7344 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34dfe8 │ │ │ │ + blcs 0x34dfb0 │ │ │ │ vtst.8 d29, d10, d5 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ teqlt r3, r0, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ - bl 0x14e544 │ │ │ │ + bl 0x14e50c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ bicmi r0, r0, #4, 24 @ 0x400 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16600 │ │ │ │ + bl 0xfec165c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x17f8c8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x17f890 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf17b9000 │ │ │ │ svclt 0x0000fd3f │ │ │ │ - eorseq sl, r3, ip, asr r1 │ │ │ │ + eorseq sl, r3, r4, lsr #2 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9b0 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e084 │ │ │ │ + blcs 0x34e04c │ │ │ │ vadd.i8 d29, d10, d11 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ stmdacs r1, {r0, r1, r5} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ vmla.f q8, q0, d0[2] │ │ │ │ stmdacs r1, {r0, r7} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16684 │ │ │ │ + bl 0xfec1664c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r4], -r8, lsl #16 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf1a84617 │ │ │ │ - blcs 0x1014dc │ │ │ │ + blcs 0x1014a4 │ │ │ │ ldrtmi sp, [r0], -lr │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ @ instruction: 0xf5a4b9a8 │ │ │ │ strbmi r5, [r0], -r8, lsl #6 │ │ │ │ sbcvs pc, r4, #12779520 @ 0xc30000 │ │ │ │ stcvc 8, cr15, [r8], #784 @ 0x310 │ │ │ │ ldcpl 8, cr15, [r8], #784 @ 0x310 │ │ │ │ - blx 0x7d2ae │ │ │ │ - blx 0xfe17d2f0 │ │ │ │ + ldc2 7, cr15, [sl], {124} @ 0x7c │ │ │ │ + blx 0xfe87d2b8 │ │ │ │ strble r0, [ip, #259]! @ 0x103 │ │ │ │ strcs r0, [r2, #-3771] @ 0xfffff145 │ │ │ │ svclt 0x00082b07 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ - blmi 0x13f59c │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ + blmi 0x13f564 │ │ │ │ @ instruction: 0xf1b22241 │ │ │ │ - svclt 0x0000ff65 │ │ │ │ - eorseq sl, r3, r8, ror #2 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ + eorseq sl, r3, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec166f8 │ │ │ │ + bl 0xfec166c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, asr r1 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x42e968 │ │ │ │ + bcs 0x42e930 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x1cdd50 │ │ │ │ - blcs 0x5358f8 │ │ │ │ + bcs 0x1cdd18 │ │ │ │ + blcs 0x5358c0 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x10dd98 │ │ │ │ - blcc 0x6755e0 │ │ │ │ + bcs 0x10dd60 │ │ │ │ + blcc 0x6755a8 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x66e9b4 │ │ │ │ + blcs 0x66e97c │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8ae9c8 │ │ │ │ + blcs 0x8ae990 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, r9, #64, 4 │ │ │ │ ldc2l 1, cr15, [r4], #-492 @ 0xfffffe14 │ │ │ │ - eorseq sl, r3, r8, ror r1 │ │ │ │ + eorseq sl, r3, r0, asr #2 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167c0 │ │ │ │ + bl 0xfec16788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf0193810 │ │ │ │ ldrtmi pc, [fp], -pc, asr #17 @ │ │ │ │ @@ -179369,63 +179355,63 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ addlt r4, r5, r0, lsl #13 │ │ │ │ @ instruction: 0x27ff4670 │ │ │ │ @ instruction: 0xf0019200 │ │ │ │ andcc r0, r1, #805306368 @ 0x30000000 │ │ │ │ stcls 8, cr0, [lr], {137} @ 0x89 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 0x4a3a18 │ │ │ │ + bls 0x4a39e0 │ │ │ │ strls r4, [r1], #-1649 @ 0xfffff98f │ │ │ │ stcls 2, cr9, [r1], {2} │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ stceq 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ vpmax.s8 d15, d14, d7 │ │ │ │ - blx 0xa8f6ac │ │ │ │ - blx 0x2bca40 │ │ │ │ + blx 0xa8f674 │ │ │ │ + blx 0x2bca08 │ │ │ │ msrmi CPSR_sc, #12, 8 @ 0xc000000 │ │ │ │ - blx 0x1a6638 │ │ │ │ + blx 0x1a6600 │ │ │ │ eormi pc, r5, r6, lsl #22 │ │ │ │ - blx 0x9a6638 │ │ │ │ - blx 0x9fde6c │ │ │ │ - b 0x11fc678 │ │ │ │ - b 0x11c0670 │ │ │ │ + blx 0x9a6600 │ │ │ │ + blx 0x9fde34 │ │ │ │ + b 0x11fc640 │ │ │ │ + b 0x11c0638 │ │ │ │ rsclt r0, r4, #167772160 @ 0xa000000 │ │ │ │ stmdble r2!, {r0, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x165e5c │ │ │ │ + bl 0x165e24 │ │ │ │ ldrdeq r0, [r4], #36 @ 0x24 @ │ │ │ │ sbcvc pc, lr, #8388608 @ 0x800000 │ │ │ │ ldrteq pc, [r8], #-4 @ │ │ │ │ - beq 0x8fbd70 │ │ │ │ + beq 0x8fbd38 │ │ │ │ streq pc, [r0, #-420]! @ 0xfffffe5c │ │ │ │ - bleq 0xff17a288 │ │ │ │ + bleq 0xff17a250 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8db40e2 │ │ │ │ - blx 0x1cf684 │ │ │ │ - blx 0x9fdea0 │ │ │ │ - b 0x117ca90 │ │ │ │ + blx 0x1cf64c │ │ │ │ + blx 0x9fde68 │ │ │ │ + b 0x117ca58 │ │ │ │ @ instruction: 0x432a020a │ │ │ │ rscseq pc, pc, #2 │ │ │ │ @ instruction: 0xf50cfa02 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ - blx 0x150364 │ │ │ │ + blx 0x15032c │ │ │ │ @ instruction: 0xf10ef20e │ │ │ │ tstmi r0, #8, 28 @ 0x80 │ │ │ │ @ instruction: 0xf1be4329 │ │ │ │ @ instruction: 0xd1b80f40 │ │ │ │ andcs fp, r0, #5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec168b8 │ │ │ │ + bl 0xfec16880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #24 │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ - bl 0xedd14 │ │ │ │ + bl 0xedcdc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3188] @ 0xfffff38c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179440,60 +179426,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16928 │ │ │ │ + bl 0xfec168f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r4, lsr #32 │ │ │ │ - blx 0xfed7bde8 │ │ │ │ + blx 0xfed7bdb0 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd8d2 │ │ │ │ + blx 0x1fd89a │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc846c │ │ │ │ + blcs 0xc8434 │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce8d4 │ │ │ │ + bl 0xce89c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1699c │ │ │ │ + bl 0xfec16964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb172 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ @ instruction: 0xf942f1a8 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd93a │ │ │ │ + blx 0x1fd902 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc84d4 │ │ │ │ + blcs 0xc849c │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce93c │ │ │ │ + bl 0xce904 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ stmdbeq r3, {r9, fp, ip, sp, pc} │ │ │ │ @@ -179508,32 +179494,32 @@ │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0c02eb01 │ │ │ │ svceq 0x000cea91 │ │ │ │ - b 0xfe534c4c │ │ │ │ + b 0xfe534c14 │ │ │ │ svclt 0x005c0f02 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ @ instruction: 0x46602218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0xfe505a80 │ │ │ │ + b 0xfe505a48 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe5062a8 │ │ │ │ + b 0xfe506270 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -179542,38 +179528,38 @@ │ │ │ │ stmne r9, {r0, r1, r9, sl, lr} │ │ │ │ svclt 0x00224608 │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 0xfe3110cc │ │ │ │ + bne 0xfe311094 │ │ │ │ svclt 0x003e4608 │ │ │ │ andcs r2, r0, r1, lsl #4 │ │ │ │ andscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrlt r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ - blx 0x11088e0 │ │ │ │ + blx 0x11088a8 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ - blx 0x1c34e4 │ │ │ │ + blx 0x1c34ac │ │ │ │ svclt 0x00c4f202 │ │ │ │ rscscc pc, pc, r2, lsl #2 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf1bcdc06 │ │ │ │ svclt 0x00ba3fff │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0x46084250 │ │ │ │ - blmi 0x1fda78 │ │ │ │ + blmi 0x1fda40 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ - blx 0x118891c │ │ │ │ - blx 0x1ff124 │ │ │ │ + blx 0x11888e4 │ │ │ │ + blx 0x1ff0ec │ │ │ │ @ instruction: 0xf1bef502 │ │ │ │ @ instruction: 0xf1050f00 │ │ │ │ svclt 0x00c43cff │ │ │ │ andsmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ stcle 6, cr4, [r5], {99} @ 0x63 │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf8c0bfbc │ │ │ │ @@ -179589,47 +179575,47 @@ │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldrlt sp, [r0], #-2831 @ 0xfffff4f1 │ │ │ │ - blx 0x1c8980 │ │ │ │ + blx 0x1c8948 │ │ │ │ cdpne 2, 5, cr15, cr0, cr2, {0} │ │ │ │ svclt 0x008c4281 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf85d4608 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ andlt r2, fp, #16777216 @ 0x1000000 │ │ │ │ - blx 0x1ca5b4 │ │ │ │ + blx 0x1ca57c │ │ │ │ @ instruction: 0xf102f202 │ │ │ │ svclt 0x00bc32ff │ │ │ │ @ instruction: 0xf8cc2000 │ │ │ │ - blle 0x210224 │ │ │ │ + blle 0x2101ec │ │ │ │ @ instruction: 0x4618429a │ │ │ │ sasxmi fp, r0, ip │ │ │ │ andsmi pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ strle r1, [lr], #-1035 @ 0xfffffbf5 │ │ │ │ stmdale sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1fdb54 │ │ │ │ + blmi 0x1fdb1c │ │ │ │ tstcs r0, r8, lsl #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x10d17b0 │ │ │ │ + b 0x10d1778 │ │ │ │ movwcs r4, #4098 @ 0x1002 │ │ │ │ andscc pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ - blmi 0x1fdb70 │ │ │ │ + blmi 0x1fdb38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andvc pc, r0, #-2113929216 @ 0x82000000 │ │ │ │ cmppcs r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {6} │ │ │ │ @@ -179647,86 +179633,86 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdb3 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c64 │ │ │ │ + bl 0xfec16c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbcscs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ - @ instruction: 0xf91cf77c │ │ │ │ + @ instruction: 0xf938f77c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c88 │ │ │ │ + bl 0xfec16c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c9c │ │ │ │ + bl 0xfec16c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ strpl pc, [r8, #-1440] @ 0xfffffa60 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ teqplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ @ instruction: 0x46283d10 │ │ │ │ sbcne pc, r4, #12779520 @ 0xc30000 │ │ │ │ - @ instruction: 0xf8fcf77c │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + @ instruction: 0xf918f77c │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsne pc, ip, r5, asr #4 │ │ │ │ + adcne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1b212f9 │ │ │ │ - svclt 0x0000fc6d │ │ │ │ - mlaseq r3, r4, r1, sl │ │ │ │ + svclt 0x0000fc71 │ │ │ │ + eorseq sl, r3, ip, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ce8 │ │ │ │ + bl 0xfec16cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16cfc │ │ │ │ + bl 0xfec16cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d24 │ │ │ │ + bl 0xfec16cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78e0ff8 │ │ │ │ - strmi pc, [r3], -sp, asr #30 │ │ │ │ + strmi pc, [r3], -r9, ror #30 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16d50 │ │ │ │ + bl 0xfec16d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ @ instruction: 0xf78e4604 │ │ │ │ - qsub16mi pc, r0, r1 @ │ │ │ │ + strtmi pc, [r0], -sp, lsl #31 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r4, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - adcne pc, r8, r5, asr #4 │ │ │ │ + rsbsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ ldc2l 0, cr15, [lr, #-644] @ 0xfffffd7c │ │ │ │ cmppvs pc, #25165824 @ p-variant is OBSOLETE @ 0x1800000 │ │ │ │ @ instruction: 0xf5a63d10 │ │ │ │ @ instruction: 0xf8d35700 │ │ │ │ @@ -179763,24 +179749,24 @@ │ │ │ │ addeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svcvs 0x0070f011 │ │ │ │ svclt 0x00184641 │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ movwcs r0, #4608 @ 0x1200 │ │ │ │ - @ instruction: 0xff06f78e │ │ │ │ + @ instruction: 0xff22f78e │ │ │ │ @ instruction: 0x214df896 │ │ │ │ @ instruction: 0x46306bf3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ mvnsvs r4, #19 │ │ │ │ stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ msrcs (UNDEF: 47), r0 │ │ │ │ - adcne pc, r8, r5, asr #4 │ │ │ │ + rsbsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #644 @ 0x284 │ │ │ │ teqppl r7, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0x4740f8d3 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ @@ -179823,15 +179809,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r0, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16f24 │ │ │ │ + bl 0xfec16eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179850,19 +179836,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xdfdd8e │ │ │ │ + blx 0xdfdd56 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16fa0 │ │ │ │ + bl 0xfec16f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x46043158 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -179892,42 +179878,42 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17038 │ │ │ │ + bl 0xfec17000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ - blx 0x14fde4e │ │ │ │ + blx 0x14fde16 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ stmdale sp!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ mcrrvs 9, 0, r1, r9, cr5 @ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {94} @ 0x5e │ │ │ │ - bl 0x26fa80 │ │ │ │ + bl 0x26fa48 │ │ │ │ @ instruction: 0xf8c60685 │ │ │ │ @ instruction: 0xf04071d4 │ │ │ │ andlt r8, r3, r7, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccc 13, cr11, [r0], {240} @ 0xf0 │ │ │ │ stmdale sp, {r0, r1, r2, r3, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ cmnvc r9, r9, asr r7 │ │ │ │ cmnvc pc, #76, 24 @ 0x4c00 │ │ │ │ - blvs 0x1c12fd4 │ │ │ │ + blvs 0x1c12f9c │ │ │ │ stmdbpl ip, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ ldrsbcc pc, [r8, #-134] @ 0xffffff7a @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ cmppvc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -179955,18 +179941,18 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8463570 │ │ │ │ str r7, [r4, r5, lsr #32]! │ │ │ │ - blx 0x197df30 │ │ │ │ + blx 0x197def8 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ - blmi 0xac03f8 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0xac03c0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22d3 │ │ │ │ movwcs pc, #4009 @ 0xfa9 @ │ │ │ │ @ instruction: 0xf8463368 │ │ │ │ andlt r7, r3, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -179994,32 +179980,32 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ - blmi 0x18048c │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x180454 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22cf │ │ │ │ svclt 0x0000ff5f │ │ │ │ - ldrhteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec171ec │ │ │ │ + bl 0xfec171b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0xf1a5fa79 │ │ │ │ - blcs 0x300c24 │ │ │ │ + blcs 0x300bec │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5, #-3] │ │ │ │ stmdane r5, {r0, r2, r8, sl} │ │ │ │ - blcc 0xa1a12c │ │ │ │ + blcc 0xa1a0f4 │ │ │ │ subsle r2, sl, r0, lsl ip │ │ │ │ svclt 0x00042c11 │ │ │ │ streq lr, [r5], r6, lsl #22 │ │ │ │ ldrsbeq pc, [r4, #134] @ 0x86 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180038,15 +180024,15 @@ │ │ │ │ ldrsbeq pc, [ip, #-134] @ 0xffffff7a @ │ │ │ │ ldccc 0, cr13, [r0], {224} @ 0xe0 │ │ │ │ ldmdale r4!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ @ instruction: 0x766e6c5b │ │ │ │ ldmdavc r4!, {r0, r1, r4, r5, r8, r9, ip, sp}^ │ │ │ │ rsbsvc r3, r2, r3, lsr r3 │ │ │ │ - blpl 0xd8cd4c │ │ │ │ + blpl 0xd8cd14 │ │ │ │ subeq pc, r8, #14024704 @ 0xd60000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {112} @ 0x70 │ │ │ │ ldccc 0, cr13, [r0], {12} │ │ │ │ @@ -180062,15 +180048,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbcc fp, [r0, #-3440]! @ 0xfffff290 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ffe7a8 │ │ │ │ andcs pc, r0, pc, lsl #19 │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #22 │ │ │ │ rscscs pc, r3, #64, 4 │ │ │ │ mrc2 1, 6, pc, cr6, cr10, {3} │ │ │ │ cmncc r8, #0, 6 │ │ │ │ eoreq pc, r3, r6, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -180097,37 +180083,37 @@ │ │ │ │ strb r2, [fp, r4, lsl #6]! │ │ │ │ strb r2, [r9, r3, lsl #6]! │ │ │ │ strb r2, [r7, r6, lsl #6]! │ │ │ │ strb r2, [r5, r7, lsl #6]! │ │ │ │ strb r2, [r3, r1, lsl #6]! │ │ │ │ strb r2, [r1, r2, lsl #6]! │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ - blmi 0x180628 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x1805f0 │ │ │ │ eorsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ svclt 0x0000fe91 │ │ │ │ - eorseq sl, r3, r4, asr #3 │ │ │ │ + eorseq sl, r3, ip, lsl #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004605 │ │ │ │ addlt r6, r3, pc, asr r0 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - ldc2 7, cr15, [r0], {142} @ 0x8e │ │ │ │ + stc2 7, cr15, [ip], #-568 @ 0xfffffdc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf50580e9 │ │ │ │ strmi r5, [r4], -sp, lsl #17 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strle r0, [r2, #-1930] @ 0xfffff876 │ │ │ │ - blcs 0x41e5cc │ │ │ │ - blvs 0xffab66dc │ │ │ │ + blcs 0x41e594 │ │ │ │ + blvs 0xffab66a4 │ │ │ │ @ instruction: 0xf1b9b3cf │ │ │ │ strtmi r0, [r1], -r0, lsl #18 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strtmi r0, [r8], -r1, lsl #18 │ │ │ │ ldrmi r4, [r8, sl, asr #12]! │ │ │ │ @ instruction: 0x0787b378 │ │ │ │ @ instruction: 0xf858d46d │ │ │ │ @@ -180137,27 +180123,27 @@ │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ ldrble r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5809f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c0e88 │ │ │ │ + blcc 0x4c0e50 │ │ │ │ stmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - eorsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscseq pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r6, #-4] │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, r5, asr #4 │ │ │ │ + sbcne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 q10, q0, │ │ │ │ @ instruction: 0xf1b23283 │ │ │ │ - @ instruction: 0x4620f8bd │ │ │ │ + strtmi pc, [r0], -r1, asr #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbcs pc, [r0, #2261]! @ 0x8d5 @ │ │ │ │ @ instruction: 0x07d340da │ │ │ │ @@ -180172,148 +180158,148 @@ │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ strvc pc, [r0], -pc, asr #32 │ │ │ │ ldrle r0, [r4], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrsbcc pc, [r8, #-133] @ 0xffffff7b @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34eed8 │ │ │ │ + blcs 0x34eea0 │ │ │ │ vadd.i8 d29, d10, d9 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x10c334 │ │ │ │ + blcs 0x10c2fc │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc48ee0 │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + blle 0xffc48ea8 │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, ip, r5, asr #4 │ │ │ │ + andscs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf1b2328a │ │ │ │ - stmdacs r8, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r8 │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, sl, #64, 4 │ │ │ │ stc2l 1, cr15, [sl, #488] @ 0x1e8 │ │ │ │ stmibvc r3!, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x19eba4 │ │ │ │ - blcs 0x12ff7c │ │ │ │ + blcs 0x19eb6c │ │ │ │ + blcs 0x12ff44 │ │ │ │ stmdbvc r2!, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x29e9b0 │ │ │ │ - bcs 0xf0188 │ │ │ │ + blcs 0x29e978 │ │ │ │ + bcs 0xf0150 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #12]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0x10805c │ │ │ │ + blcs 0x108024 │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7ff012e │ │ │ │ stmdacs r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d5, d5 │ │ │ │ - vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ - blmi 0x40042c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x4003f4 │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf81cf1b2 │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + @ instruction: 0xf820f1b2 │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsne pc, r4, r5, asr #4 │ │ │ │ + adcsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1b27240 │ │ │ │ - vadd.i8 d31, d5, d15 │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ - blmi 0x140458 │ │ │ │ + vtst.8 d31, d5, d3 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ + blmi 0x140420 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf806f1b2 │ │ │ │ - ldrsbteq sl, [r3], -r8 │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ + @ instruction: 0xf80af1b2 │ │ │ │ + eorseq sl, r3, r0, lsr #3 │ │ │ │ + ldrhteq sl, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec175b8 │ │ │ │ + bl 0xfec17580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0605f │ │ │ │ @ instruction: 0xf78e0420 │ │ │ │ - teqplt r8, sp @ @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x11a8f245 │ │ │ │ + cmnpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsne pc, r4, r5, asr #4 │ │ │ │ + adcsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1b17266 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ - eorseq sl, r3, r0, lsl r2 │ │ │ │ + svclt 0x0000ffe3 │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17604 │ │ │ │ + bl 0xfec175cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78b460e │ │ │ │ - sbceq pc, r3, #880640 @ 0xd7000 │ │ │ │ + sbceq pc, r3, #995328 @ 0xf3000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17644 │ │ │ │ + bl 0xfec1760c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ @ instruction: 0x46044676 │ │ │ │ - @ instruction: 0xf8fcf78f │ │ │ │ + @ instruction: 0xf918f78f │ │ │ │ andsle r2, fp, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x104b068 │ │ │ │ + blle 0x104b030 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd0b084 │ │ │ │ + ble 0xffd0b04c │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #6298 @ 0x189a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ and fp, sl, r1, asr #5 │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffa0b09c │ │ │ │ + ble 0xffa0b064 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #10394 @ 0x289a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0xecfb0 │ │ │ │ + bcs 0xecf78 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0da │ │ │ │ vst2.32 {d1-d4}, [r1 :256], r8 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r1, lsr #32 │ │ │ │ @@ -180330,50 +180316,50 @@ │ │ │ │ stmdbcs r0, {r6, r7, r8, sp, lr} │ │ │ │ strdlt sp, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf401bd70 │ │ │ │ - b 0x1508b10 │ │ │ │ + b 0x1508ad8 │ │ │ │ adcle r0, r9, ip, lsl #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ movwvc pc, #1043 @ 0x413 @ │ │ │ │ mcrrvs 1, 0, sp, ip, cr4 │ │ │ │ pop {r2, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x476041f0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ biccc pc, lr, r0, asr #4 │ │ │ │ - adcne pc, r8, r5, asr #4 │ │ │ │ + rsbsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87ef0a1 │ │ │ │ ldrtmi r6, [r2], -r7, ror #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrmi r2, [r8, r0, lsl #6]! │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r6!, {r0, r5, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec1776c │ │ │ │ + bl 0xfec17734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ vand , , │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a1002e │ │ │ │ stcvs 8, cr15, [r3], #-340 @ 0xfffffeac │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ @ instruction: 0xf850f0a1 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -180386,51 +180372,51 @@ │ │ │ │ strmi r6, [ip], -sp, lsl #18 │ │ │ │ strle r0, [r4], #-1453 @ 0xfffffa53 │ │ │ │ strtmi r6, [r4], ip, asr #24 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strmi r4, [r7], -r0, ror #14 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - adcne pc, r8, r5, asr #4 │ │ │ │ + rsbsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af0a1 │ │ │ │ ldrdhi pc, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a147f0 │ │ │ │ svclt 0x0000b821 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17818 │ │ │ │ + bl 0xfec177e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ pop {r0, r1, sl, ip, lr, pc} │ │ │ │ stcvs 0, cr4, [fp], {112} @ 0x70 │ │ │ │ @ instruction: 0x46054718 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ - adcne pc, r8, r5, asr #4 │ │ │ │ + rsbsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf806f0a1 │ │ │ │ strtmi r6, [r1], -r3, lsr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf800f0a1 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17868 │ │ │ │ + bl 0xfec17830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0xf5ac0 │ │ │ │ + blcs 0xf5a88 │ │ │ │ @ instruction: 0xf8d0da0a │ │ │ │ ldrbeq r3, [sl, #952] @ 0x3b8 │ │ │ │ andcs sp, r0, sl, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x33a8f8d0 │ │ │ │ @@ -180452,76 +180438,76 @@ │ │ │ │ streq pc, [r0, r2] │ │ │ │ @ instruction: 0xf8554604 │ │ │ │ svceq 0x00da3c08 │ │ │ │ ldrtle r0, [r3], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c1374 │ │ │ │ + blcc 0x4c133c │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - teqpne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, sl, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, r3, r1, asr r8 @ │ │ │ │ @ instruction: 0xf1b8b1b2 │ │ │ │ eorle r0, r3, r1, lsl #30 │ │ │ │ cmple r3, r0, lsl #30 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - ble 0x108b31c │ │ │ │ + ble 0x108b2e4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ stmeq r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - strbeq pc, [fp, #-2371] @ 0xfffff6bd @ │ │ │ │ + strbeq pc, [fp, #-2399] @ 0xfffff6a1 @ │ │ │ │ @ instruction: 0xf504d4e3 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dbac │ │ │ │ + blcs 0x10db74 │ │ │ │ ldrd sp, [r5], -sp @ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xb1b2b15b │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - movweq pc, #6451 @ 0x1933 @ │ │ │ │ + movweq pc, #6479 @ 0x194f @ │ │ │ │ movwcs sp, #9686 @ 0x25d6 │ │ │ │ tstcs ip, r2, lsr r6 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d0fe87 │ │ │ │ - bl 0xcf8d4 │ │ │ │ + bl 0xcf89c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ bicslt sp, r2, fp, ror #11 │ │ │ │ sbcle r2, fp, r0, lsl #30 │ │ │ │ strtmi lr, [r0], -sl │ │ │ │ - @ instruction: 0xf91cf78b │ │ │ │ + @ instruction: 0xf938f78b │ │ │ │ strbtle r0, [r3], #1354 @ 0x54a │ │ │ │ cmppvs pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ ldrcc pc, [r8, #-2259] @ 0xfffff72d │ │ │ │ sbcsle r2, sp, r1, lsl #22 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf78bfe63 │ │ │ │ - strbeq pc, [r8, #-2309] @ 0xfffff6fb @ │ │ │ │ + strbeq pc, [r8, #-2337] @ 0xfffff6df @ │ │ │ │ @ instruction: 0xf504d4a8 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dc28 │ │ │ │ + blcs 0x10dbf0 │ │ │ │ strb sp, [r7, r2, lsr #1]! │ │ │ │ @ instruction: 0xf0124684 │ │ │ │ sbcslt r0, r0, #224, 30 @ 0x380 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c04770 │ │ │ │ - blx 0x10106c │ │ │ │ + blx 0x101034 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2820 │ │ │ │ @@ -180555,15 +180541,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0124603 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ @ instruction: 0xf102bf1b │ │ │ │ - blx 0x110fc90 │ │ │ │ + blx 0x110fc58 │ │ │ │ strmi pc, [r8], -r2 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ @ instruction: 0xf001bf1c │ │ │ │ @ instruction: 0xf8c30101 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180577,15 +180563,15 @@ │ │ │ │ tstle fp, pc, lsl r3 │ │ │ │ @ instruction: 0xb112b2d2 │ │ │ │ @ instruction: 0xf8c00fcb │ │ │ │ strmi r3, [r8], -r8, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1908254 │ │ │ │ + blx 0x190821c │ │ │ │ sbcsmi pc, r1, r3 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -180618,41 +180604,41 @@ │ │ │ │ mullt r2, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17b90 │ │ │ │ + bl 0xfec17b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf814f78b │ │ │ │ + @ instruction: 0xf830f78b │ │ │ │ andvs pc, r0, #0 │ │ │ │ vst2.8 {d11,d13}, [r0 :128], sl │ │ │ │ @ instruction: 0xf5a37390 │ │ │ │ tstmi sl, #144, 6 @ 0x40000002 │ │ │ │ andcs sp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ eorcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ rscsle r4, r0, sl, lsl r3 │ │ │ │ addpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ ldrdne lr, [r2], -r2 │ │ │ │ - b 0x148add8 │ │ │ │ - b 0x1159520 │ │ │ │ - ble 0xe052e0 │ │ │ │ + b 0x148ada0 │ │ │ │ + b 0x11594e8 │ │ │ │ + ble 0xe052a8 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ movwmi r6, #12416 @ 0x3080 │ │ │ │ @ instruction: 0xf002d12f │ │ │ │ - b 0x15815fc │ │ │ │ + b 0x15815c4 │ │ │ │ suble r0, r4, r0, lsl #10 │ │ │ │ subeq r0, sp, sl, lsl #31 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ movwmi r6, #13152 @ 0x3360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ @@ -180661,78 +180647,78 @@ │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-2002] @ 0xfffff82e │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ orrscs pc, r8, #13762560 @ 0xd20000 │ │ │ │ svcvs 0x0060f412 │ │ │ │ orreq sp, r9, r2, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ - strle r4, [pc, #-518]! @ 0xc0836 │ │ │ │ + strle r4, [pc, #-518]! @ 0xc07fe │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ eor r4, r7, sl, lsl r6 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d02a │ │ │ │ @ instruction: 0xf0233b98 │ │ │ │ @ instruction: 0xf043437e │ │ │ │ @ instruction: 0xf8c44300 │ │ │ │ @ instruction: 0xf8d43b90 │ │ │ │ strcs r3, [r0, #-936] @ 0xfffffc58 │ │ │ │ - blpl 0xfe5fed7c │ │ │ │ + blpl 0xfe5fed44 │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ orrvc pc, r0, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0x33a8f8c4 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ pop {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf7514038 │ │ │ │ - @ instruction: 0xf402bb85 │ │ │ │ + @ instruction: 0xf402bba1 │ │ │ │ tstmi sl, #128, 4 │ │ │ │ orrcs sp, r0, #1073741880 @ 0x40000038 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ smlabble pc, fp, r3, r4 @ │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ - blcc 0xfe6fedf0 │ │ │ │ + blcc 0xfe6fedb8 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #19 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf8d44200 │ │ │ │ orrmi r3, sl, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xe7efd1bd │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17cc8 │ │ │ │ + bl 0xfec17c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsubw.s8 q9, q0, d24 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ @ instruction: 0xf9d8f17a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17cf4 │ │ │ │ + bl 0xfec17cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r2, sp, lsl #25 │ │ │ │ ldrdmi pc, [r8], -ip │ │ │ │ ldrtle r0, [r3], #-1445 @ 0xfffffa5b │ │ │ │ suble r2, pc, r2, lsl #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc0b18 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc0ae0 │ │ │ │ svceq 0x0002f1bc │ │ │ │ orrshi pc, r0, r0, lsl #4 │ │ │ │ strbvs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ rsble r2, r3, r3, lsl #20 │ │ │ │ - ble 0x110bb24 │ │ │ │ + ble 0x110baec │ │ │ │ @ instruction: 0xf8d0b1e5 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ ldrbeq r6, [r6, #-1408] @ 0xfffffa80 │ │ │ │ @ instruction: 0xf002d43c │ │ │ │ - b 0x17c3b3c │ │ │ │ + b 0x17c3b04 │ │ │ │ cmnle fp, r5, lsl #12 │ │ │ │ strcs pc, [r0, #1026] @ 0x402 │ │ │ │ streq lr, [ip, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0xf012d132 │ │ │ │ @ instruction: 0xf0000501 │ │ │ │ rsbeq r8, r5, pc, asr #2 │ │ │ │ @ instruction: 0xf500d506 │ │ │ │ @@ -180770,20 +180756,20 @@ │ │ │ │ andvc pc, r0, r0, asr #8 │ │ │ │ eorseq pc, pc, #0 │ │ │ │ andlt r6, r2, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, pc, r0, lsl #26 │ │ │ │ - ble 0xfee8bbf0 │ │ │ │ + ble 0xfee8bbb8 │ │ │ │ adcsle r2, r5, r0, lsl #26 │ │ │ │ @ instruction: 0x23b8f8d0 │ │ │ │ ldrble r0, [r7], #1366 @ 0x556 │ │ │ │ andcs lr, r0, r3, lsr #15 │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #23 │ │ │ │ addscc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf944f17a │ │ │ │ ldrle r0, [r6, #102] @ 0x66 │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ orrsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ @@ -180791,71 +180777,71 @@ │ │ │ │ @ instruction: 0x0c05ea5c │ │ │ │ str sp, [ip, r0, asr #1] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 15, r8, r6, cr4 │ │ │ │ eorcs fp, r9, r8, lsl #30 │ │ │ │ stmdbvs r8, {r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d4c │ │ │ │ + bcs 0x1c7d14 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0001c45 │ │ │ │ @ instruction: 0xf04080d7 │ │ │ │ ldr r0, [sp, r4]! │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 13, r8, r1, cr3 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ andseq pc, ip, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d78 │ │ │ │ + bcs 0x1c7d40 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ @ instruction: 0xf04080bf │ │ │ │ str r0, [r7, r4, lsr #32]! │ │ │ │ @ instruction: 0xe7a52031 │ │ │ │ @ instruction: 0xe7a32030 │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ vmul.i8 d29, d29, d8 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ - blmi 0x2000d68 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + blmi 0x2000d30 │ │ │ │ subcc pc, sp, #64, 4 │ │ │ │ - blx 0x207d37e │ │ │ │ + blx 0xfe17d346 │ │ │ │ str r2, [r9, r8, lsr #32] │ │ │ │ @ instruction: 0xe7872034 │ │ │ │ str r2, [r5, r2, lsr #32] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r1, r0, asr #32 │ │ │ │ eorscs lr, r5, r0, lsl #15 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7de0 │ │ │ │ + bcs 0x1c7da8 │ │ │ │ sbcshi pc, r5, r0, lsl #4 │ │ │ │ mcrrne 15, 12, r7, r4, cr10 │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmdbvs r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x006af67f │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r5, asr #4 │ │ │ │ + rsbscs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ @ instruction: 0xf1b13249 │ │ │ │ - andscs pc, r9, pc, asr #22 │ │ │ │ + andscs pc, r9, r3, asr fp @ │ │ │ │ eorcs lr, r1, sl, asr r7 │ │ │ │ @ instruction: 0xf8d0e758 │ │ │ │ - bcs 0xc9aa4 │ │ │ │ + bcs 0xc9a6c │ │ │ │ svcge 0x0024f6bf │ │ │ │ andcs lr, r4, r0, asr #14 │ │ │ │ eorscs r6, pc, #2244608 @ 0x224000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ andcs lr, lr, r0, asr r7 │ │ │ │ stmdbvs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00142a01 │ │ │ │ @@ -180865,123 +180851,123 @@ │ │ │ │ andcs r2, pc, sp │ │ │ │ andcs lr, r2, ip, ror #15 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r6, [r7, r0, lsl #1]! │ │ │ │ andmi pc, r4, r0, asr #4 │ │ │ │ vabd.s8 q15, q8, q10 │ │ │ │ strb r4, [r1, r5]! │ │ │ │ - bcs 0x11b294 │ │ │ │ + bcs 0x11b25c │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ ldrb r2, [fp, r5] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdacs r1, {r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr} │ │ │ │ andcs fp, lr, r4, lsl pc │ │ │ │ - b 0x10c8dbc │ │ │ │ + b 0x10c8d84 │ │ │ │ strb r3, [sp, r2] │ │ │ │ vmla.i8 q11, q0, q6 │ │ │ │ vhadd.s8 d20, d0, d14 │ │ │ │ stccs 2, cr4, [r1], {12} │ │ │ │ ldrmi fp, [r0], -r8, lsl #30 │ │ │ │ vst1.64 {d30}, [pc], r4 │ │ │ │ strb r6, [r1, r1, lsl #1] │ │ │ │ - bcs 0x11b2d4 │ │ │ │ + bcs 0x11b29c │ │ │ │ andcs fp, r6, r4, lsl pc │ │ │ │ ldr r2, [fp, r3]! │ │ │ │ ldr r2, [r9, r0]! │ │ │ │ vmax.f32 , q8, q5 │ │ │ │ - b 0x10d0dd8 │ │ │ │ + b 0x10d0da0 │ │ │ │ ldr r3, [r3, r2]! │ │ │ │ andmi pc, r9, r0, asr #4 │ │ │ │ eorscs lr, pc, #176, 14 @ 0x2c00000 │ │ │ │ andcs lr, r1, r4, lsl #14 │ │ │ │ andcs lr, pc, ip, lsr #15 │ │ │ │ andcs lr, r0, sl, lsr #15 │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsr fp │ │ │ │ eorcc pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf858f17a │ │ │ │ addcs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf43f432a │ │ │ │ @ instruction: 0xe6d9aeb5 │ │ │ │ strbt r2, [r9], r3, lsr #32 │ │ │ │ strbt r2, [r7], fp, lsr #32 │ │ │ │ usat r2, #5, fp │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcs pc, r4, r5, asr #4 │ │ │ │ + subcs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b23 │ │ │ │ @ instruction: 0xf1b1725a │ │ │ │ - vpmax.s8 , , │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ - blmi 0x800ee8 │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ + blmi 0x800eb0 │ │ │ │ subcc pc, r1, #64, 4 │ │ │ │ - blx 0xff07d4fc │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff17d4c4 │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, r5, asr #4 │ │ │ │ + eorscs pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d8 │ │ │ │ @ instruction: 0xf1b112a7 │ │ │ │ - vpmin.s8 d31, d29, d17 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vpmin.s8 d31, d29, d21 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ - blmi 0x4c0f1c │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ + blmi 0x4c0ee4 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe9fd530 │ │ │ │ - teqpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfeafd4f8 │ │ │ │ + tstpvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcs pc, r4, r5, asr #4 │ │ │ │ + subcs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf1b13251 │ │ │ │ - vpmin.s8 d31, d29, d7 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vpmin.s8 d31, d29, d11 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ - blmi 0x180f50 │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ + blmi 0x180f18 │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe37d564 │ │ │ │ - eorseq sl, r3, r4, asr r2 │ │ │ │ - eorseq sl, r3, r4, asr #4 │ │ │ │ - eorseq sl, r3, r4, ror #4 │ │ │ │ - eorseq sl, r3, r4, lsr r2 │ │ │ │ + blx 0xfe47d52c │ │ │ │ + eorseq sl, r3, ip, lsl r2 │ │ │ │ + eorseq sl, r3, ip, lsl #4 │ │ │ │ + eorseq sl, r3, ip, lsr #4 │ │ │ │ + ldrshteq sl, [r3], -ip │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ - blpl 0x14be2dc │ │ │ │ + blpl 0x14be2a4 │ │ │ │ @ instruction: 0x461d3710 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0x46924bbc │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe87eee0 │ │ │ │ + blx 0xfe87eea8 │ │ │ │ stcvs 8, cr15, [r8], {91} @ 0x5b │ │ │ │ vrsubhn.i16 d20, q3, q1 │ │ │ │ - blcs 0xc9bf4 │ │ │ │ + blcs 0xc9bbc │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88085 │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ - blcc 0x4c1b88 │ │ │ │ + blcc 0x4c1b50 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vcgt.s8 d18, d10, d1 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ - bl 0x1013e8 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + bl 0x1013b0 │ │ │ │ svclt 0x00980183 │ │ │ │ strcs r6, [r0], -fp, asr #25 │ │ │ │ svceq 0x0002f1ba │ │ │ │ rsbsle r9, r4, r6, lsl #12 │ │ │ │ mrcvs 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ @ instruction: 0x5600f416 │ │ │ │ @ instruction: 0xf8d5d06f │ │ │ │ @@ -181002,92 +180988,92 @@ │ │ │ │ mcrcs 0, 0, sp, cr1, cr3, {3} │ │ │ │ cmpphi ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ @ instruction: 0xdc0d2a01 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrtmi sp, [r8], -sl, lsl #2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - ldc2 7, cr15, [sl, #-552] @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [r6, #-552]! @ 0xfffffdd8 │ │ │ │ svccc 0x0080f411 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ andcs fp, r2, #24, 30 @ 0x60 │ │ │ │ cmplt r1, r9, lsr #30 │ │ │ │ @ instruction: 0xf50468aa │ │ │ │ andcs r5, r0, r9, lsl r1 │ │ │ │ subvs r0, r8, r2, lsl fp │ │ │ │ andvs r0, sl, r2, lsl r1 │ │ │ │ - bne 0xff6497bc │ │ │ │ - blx 0xfee5285c │ │ │ │ - blge 0x27e9d4 │ │ │ │ + bne 0xff649784 │ │ │ │ + blx 0xfee52824 │ │ │ │ + blge 0x27e99c │ │ │ │ andls r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ff0976 │ │ │ │ - bls 0x200614 │ │ │ │ + bls 0x2005dc │ │ │ │ @ instruction: 0xf1ba4684 │ │ │ │ @ instruction: 0xf0400f02 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, pc} │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blls 0x261344 │ │ │ │ - b 0x11893ec │ │ │ │ + blls 0x26130c │ │ │ │ + b 0x11893b4 │ │ │ │ svcvc 0x00eb6086 │ │ │ │ subcs lr, r3, r0, asr #20 │ │ │ │ - b 0x10e0d98 │ │ │ │ + b 0x10e0d60 │ │ │ │ @ instruction: 0xf04010c3 │ │ │ │ @ instruction: 0xf5044002 │ │ │ │ - blls 0x1960e4 │ │ │ │ + blls 0x1960ac │ │ │ │ eorvs r2, r3, r0, lsl #10 │ │ │ │ rsbvs r4, r5, r3, lsl r6 │ │ │ │ @ instruction: 0xf8c84602 │ │ │ │ @ instruction: 0x4638cebc │ │ │ │ - blx 0xeff004 │ │ │ │ + blx 0xefefcc │ │ │ │ cmppvs r8, #216, 16 @ p-variant is OBSOLETE @ 0xd80000 │ │ │ │ orreq pc, r1, #402653187 @ 0x18000003 │ │ │ │ @ instruction: 0xf8d5e785 │ │ │ │ strls r9, [r4], -r4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ @ instruction: 0xf1b9d991 │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf50480c4 │ │ │ │ - blvc 0xfe2d548c │ │ │ │ + blvc 0xfe2d5454 │ │ │ │ svclt 0x000c2b03 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ str r0, [r8, r1] │ │ │ │ mrcne 8, 2, APSR_nzcv, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf8d8af6e │ │ │ │ - bl 0x2d09ec │ │ │ │ + bl 0x2d09b4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnsmi r6, #20, 28 @ 0x140 │ │ │ │ movweq pc, #4102 @ 0x1006 @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr3, {3} │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ addsle r2, fp, r0, lsl #16 │ │ │ │ - blge 0x249874 │ │ │ │ + blge 0x24983c │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ strmi r7, [r4], sl, lsr #30 │ │ │ │ - blls 0x22d540 │ │ │ │ - bleq 0x67d708 │ │ │ │ + blls 0x22d508 │ │ │ │ + bleq 0x67d6d0 │ │ │ │ andeq pc, r0, #-1073741770 @ 0xc0000036 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - msrcs CPSR_f, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10a444b │ │ │ │ @ instruction: 0xf8933eff │ │ │ │ - blls 0x245338 │ │ │ │ + blls 0x245300 │ │ │ │ @ instruction: 0xf1aa4331 │ │ │ │ - b 0x11828a8 │ │ │ │ + b 0x1182870 │ │ │ │ svcvc 0x006b5042 │ │ │ │ subsvs pc, pc, #8, 10 @ 0x2000000 │ │ │ │ sbcne lr, r3, r0, asr #20 │ │ │ │ cmnmi r3, r3, ror r2 │ │ │ │ andpl lr, r3, r0, asr #20 │ │ │ │ movweq pc, #478 @ 0x1de @ │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ - b 0x10e7cd4 │ │ │ │ + b 0x10e7c9c │ │ │ │ stmiavs r9!, {r0, r7, ip, sp}^ │ │ │ │ stcne 8, cr15, [r8], {66} @ 0x42 │ │ │ │ subcc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf0403c04 │ │ │ │ stmdbvs fp!, {r2, r4, r5, r6, r7, lr} │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ @@ -181097,25 +181083,25 @@ │ │ │ │ @ instruction: 0xf8c84240 │ │ │ │ @ instruction: 0xf8c81de8 │ │ │ │ tstcs r9, ip, ror #27 │ │ │ │ ldrb r2, [sl, -r3, lsl #4]! │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mrceq 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ movweq pc, #473 @ 0x1d9 @ │ │ │ │ - bl 0x11a7524 │ │ │ │ + bl 0x11a74ec │ │ │ │ @ instruction: 0xf8950309 │ │ │ │ @ instruction: 0xf410e01c │ │ │ │ @ instruction: 0xd1225f00 │ │ │ │ stmibne r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x00ed7f6b │ │ │ │ cmpcs r5, r1, asr #20 │ │ │ │ strvs pc, [r0, #-960] @ 0xfffffc40 │ │ │ │ streq pc, [r1, #-133] @ 0xffffff7b │ │ │ │ orrvs lr, r6, r1, asr #20 │ │ │ │ - bcs 0x151da8 │ │ │ │ + bcs 0x151d70 │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ @ instruction: 0xf0850501 │ │ │ │ rsclt r0, sp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1beb115 │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ sbcne lr, r3, r1, asr #20 │ │ │ │ andeq lr, r9, r0, asr #20 │ │ │ │ @@ -181136,80 +181122,80 @@ │ │ │ │ stclcs 8, cr15, [ip, #800]! @ 0x320 │ │ │ │ @ instruction: 0x2103e7b3 │ │ │ │ andmi pc, sl, pc, asr #32 │ │ │ │ @ instruction: 0xf85be72d │ │ │ │ ldreq r3, [fp, -r8, lsl #24] │ │ │ │ vst3. {d29,d31,d33}, [ip :64]! │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ - b 0x133ae3c │ │ │ │ + b 0x133ae04 │ │ │ │ @ instruction: 0xf0430301 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ ldrdcs lr, [r0], -r0 │ │ │ │ - biccs pc, ip, r5, asr #4 │ │ │ │ + orrscs pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addcs r4, lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf1799000 │ │ │ │ svclt 0x0000fe6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sl, r3, r0, lsr #5 │ │ │ │ - biccs pc, ip, r5, asr #4 │ │ │ │ + eorseq sl, r3, r8, ror #4 │ │ │ │ + orrscs pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r5, asr #4 │ │ │ │ + adcscs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r1, #30720 @ 0x7800 │ │ │ │ - @ instruction: 0xf8e6f1b1 │ │ │ │ - biccs pc, ip, r5, asr #4 │ │ │ │ + @ instruction: 0xf8eaf1b1 │ │ │ │ + orrscs pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, r8, r5, asr #4 │ │ │ │ + sbcscs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r2, #24, 22 @ 0x6000 │ │ │ │ - @ instruction: 0xf8daf1b1 │ │ │ │ - biccs pc, ip, r5, asr #4 │ │ │ │ + @ instruction: 0xf8def1b1 │ │ │ │ + orrscs pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r5, asr #4 │ │ │ │ + andscc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r5, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf8cef1b1 │ │ │ │ - biccs pc, ip, r5, asr #4 │ │ │ │ + @ instruction: 0xf8d2f1b1 │ │ │ │ + orrscs pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcc pc, r4, r5, asr #4 │ │ │ │ + subcc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - @ instruction: 0xf8c2f1b1 │ │ │ │ - biccs pc, ip, r5, asr #4 │ │ │ │ + @ instruction: 0xf8c6f1b1 │ │ │ │ + orrscs pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcc pc, r0, r5, asr #4 │ │ │ │ + eorcc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r7, #6144 @ 0x1800 │ │ │ │ - @ instruction: 0xf8b6f1b1 │ │ │ │ + @ instruction: 0xf8baf1b1 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d18, d16, d0[3] │ │ │ │ - blmi 0x1c170c │ │ │ │ + vsra.s64 d18, d4, #64 │ │ │ │ + blmi 0x1c16d4 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ mcr2 1, 1, pc, cr0, cr9, {3} @ │ │ │ │ - ldrhteq sl, [r3], -r8 │ │ │ │ - eorseq sl, r3, ip, ror #5 │ │ │ │ - ldrsbteq sl, [r3], -r8 │ │ │ │ + eorseq sl, r3, r0, lsl #5 │ │ │ │ + ldrhteq sl, [r3], -r4 │ │ │ │ + eorseq sl, r3, r0, lsr #5 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r1, ip} │ │ │ │ bicsvs lr, r1, #323584 @ 0x4f000 │ │ │ │ movtne lr, #2627 @ 0xa43 │ │ │ │ bfceq sp, #20, #5 │ │ │ │ @ instruction: 0xf8d2d520 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bllt 0xfe4d948c │ │ │ │ + bllt 0xfe4d9454 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ - b 0x17ee694 │ │ │ │ + b 0x17ee65c │ │ │ │ subsle r0, r1, r0, lsl #28 │ │ │ │ ldrtle r0, [sp], #-75 @ 0xffffffb5 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrmi r4, fp, #0, 6 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - bllt 0x12d93ac │ │ │ │ + bllt 0x12d9374 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf013fb04 │ │ │ │ tstle r0, r1 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @@ -181228,56 +181214,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq SPSR_xc, #9568256 @ 0x920000 │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff48e │ │ │ │ + blx 0x1ff456 │ │ │ │ orrpl pc, r0, #8388608 @ 0x800000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xd1b94303 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff4b2 │ │ │ │ + blx 0x1ff47a │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ strb sp, [pc, sl, lsr #1]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18550 │ │ │ │ + bl 0xfec18518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ @ instruction: 0x46164b14 │ │ │ │ @ instruction: 0x46074a14 │ │ │ │ movwls r4, #1549 @ 0x60d │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf04d022d │ │ │ │ stmdbls lr, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #41736 @ 0xa308 │ │ │ │ @ instruction: 0xf9eef017 │ │ │ │ - blge 0x192c20 │ │ │ │ + blge 0x192be8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r3], #-1026 @ 0xfffffbfe │ │ │ │ stc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ - eorseq sl, r3, r4, lsl #6 │ │ │ │ + eorseq sl, r3, ip, asr #5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185bc │ │ │ │ + bl 0xfec18584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0x460f4a12 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @@ -181286,109 +181272,109 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7fe9301 │ │ │ │ @ instruction: 0x466bf81d │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ strtmi sl, [r8], -r1, lsl #18 │ │ │ │ ldcvc 8, cr15, [r0], #788 @ 0x314 │ │ │ │ ldcmi 8, cr15, [r4], #788 @ 0x314 │ │ │ │ - blx 0x1e7f3fe │ │ │ │ + blx 0x1e7f3c6 │ │ │ │ @ instruction: 0xf8c54633 │ │ │ │ @ instruction: 0xf04f0cac │ │ │ │ tstcs r3, sl, lsl #4 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ svclt 0x0000f835 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec18620 │ │ │ │ + bl 0xfec185e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ - blcs 0xd4488 │ │ │ │ - bmi 0x692c88 │ │ │ │ + blcs 0xd4450 │ │ │ │ + bmi 0x692c50 │ │ │ │ tstpeq fp, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ svclt 0x000c9400 │ │ │ │ strcs r2, [r6], #-1029 @ 0xfffffbfb │ │ │ │ strmi r9, [r7], -r3, lsl #8 │ │ │ │ ldmdavs r2, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strcs r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ @ instruction: 0xf85ef04d │ │ │ │ @ instruction: 0x46049912 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ - blge 0x1bfa78 │ │ │ │ + blge 0x1bfa40 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fd15 │ │ │ │ - eorseq sl, r3, r4, lsl #6 │ │ │ │ + eorseq sl, r3, ip, asr #5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18698 │ │ │ │ + bl 0xfec18660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ svclt 0x0000ff4f │ │ │ │ - bcc 0x108ddc │ │ │ │ + bcc 0x108da4 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851f26 │ │ │ │ + blx 0x851eee │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108e04 │ │ │ │ + bcc 0x108dcc │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x851f4e │ │ │ │ + blx 0x851f16 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108e2c │ │ │ │ + bcc 0x108df4 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851f76 │ │ │ │ + blx 0x851f3e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64fb087 │ │ │ │ @ instruction: 0xf6cf79f8 │ │ │ │ @ instruction: 0x461d79ff │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ - bl 0xfeb28d8c │ │ │ │ + bl 0xfeb28d54 │ │ │ │ @ instruction: 0xf8dd0902 │ │ │ │ andls r8, r5, r4, asr #32 │ │ │ │ mcr2 10, 4, pc, cr6, cr15, {2} @ │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ - b 0x14a557c │ │ │ │ + b 0x14a5544 │ │ │ │ svclt 0x000c0ece │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ - bleq 0xff27beb4 │ │ │ │ + bleq 0xff27be7c │ │ │ │ svclt 0x000c4606 │ │ │ │ @ instruction: 0xf8cd46f3 │ │ │ │ stmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1a7be03 │ │ │ │ @ instruction: 0xf1a40b08 │ │ │ │ ldrbmi r0, [r2], -r8, lsl #20 │ │ │ │ stmdavs r8!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @@ -181398,42 +181384,42 @@ │ │ │ │ strbmi r0, [r0, ip, lsl #24] │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf8554683 │ │ │ │ strbmi r0, [r0, r8, lsl #24] │ │ │ │ strmi r4, [r2], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554639 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x1134c0 │ │ │ │ + blls 0x113488 │ │ │ │ ldrcc r9, [r0, -r2, lsl #20] │ │ │ │ @ instruction: 0xf8c64423 │ │ │ │ @ instruction: 0xf8c69000 │ │ │ │ addsmi fp, sl, #4 │ │ │ │ andge lr, r2, r6, asr #19 │ │ │ │ ldreq pc, [r0], -r6, lsl #2 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8ddbe03 │ │ │ │ ldrbmi sl, [lr, #20] │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8a9f0 │ │ │ │ + bl 0xfeb8a9b8 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xd2a00 │ │ │ │ + bl 0xd29c8 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ - b 0x148be98 │ │ │ │ + b 0x148be60 │ │ │ │ svclt 0x00043cd0 │ │ │ │ @ instruction: 0xf043035b │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - blcs 0xefbb4 │ │ │ │ + blcs 0xefb7c │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ orrslt r0, r9, r1, lsl #2 │ │ │ │ sbcvc lr, ip, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -181454,88 +181440,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs fp, [r2], #-137 @ 0xffffff77 │ │ │ │ svcls 0x0002f893 │ │ │ │ ldmdals r3, {r0, r2, ip, pc} │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e8aea │ │ │ │ - blx 0x188d6a4 │ │ │ │ + blx 0x1e8ab2 │ │ │ │ + blx 0x188d66c │ │ │ │ @ instruction: 0xf10efe85 │ │ │ │ stcls 14, cr0, [r5], {1} │ │ │ │ msrvc SPSR_f, #0, 12 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ - b 0x148a2bc │ │ │ │ - blcs 0x1451f4 │ │ │ │ + b 0x148a284 │ │ │ │ + blcs 0x1451bc │ │ │ │ strbcs pc, [r0, #965] @ 0x3c5 @ │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ svclt 0x001c6014 │ │ │ │ @ instruction: 0x461f00db │ │ │ │ @ instruction: 0xf1a79006 │ │ │ │ strtmi r0, [r7], #-16 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ svclt 0x00089704 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r9, sl, lr}^ │ │ │ │ streq lr, [r0, -r5, lsl #20] │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ - bl 0x101ca8 │ │ │ │ + bl 0x101c70 │ │ │ │ @ instruction: 0xf851000c │ │ │ │ ldrmi r1, [r4], #55 @ 0x37 │ │ │ │ eorsvc pc, r7, r2, asr r8 @ │ │ │ │ - blx 0x91b804 │ │ │ │ + blx 0x91b7cc │ │ │ │ @ instruction: 0xf1c5fa05 │ │ │ │ @ instruction: 0xf8dc0120 │ │ │ │ - blx 0xa89720 │ │ │ │ - blx 0x100328 │ │ │ │ - b 0x137db1c │ │ │ │ + blx 0xa896e8 │ │ │ │ + blx 0x1002f0 │ │ │ │ + b 0x137dae4 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x8c1ba0 │ │ │ │ - blx 0x8ff738 │ │ │ │ - b 0x137db2c │ │ │ │ + blx 0x8c1b68 │ │ │ │ + blx 0x8ff700 │ │ │ │ + b 0x137daf4 │ │ │ │ stmdbls r6, {r0, r9, fp} │ │ │ │ - beq 0x27c158 │ │ │ │ - b 0xfe2d2fcc │ │ │ │ + beq 0x27c120 │ │ │ │ + b 0xfe2d2f94 │ │ │ │ @ instruction: 0xf1c50801 │ │ │ │ strcs r0, [r0], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0x3e06e9cd │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - bleq 0x13c074 │ │ │ │ + bleq 0x13c03c │ │ │ │ msreq CPSR_, r5, lsr #3 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x13c084 │ │ │ │ + bleq 0x13c04c │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa2a │ │ │ │ - blx 0x2d308c │ │ │ │ - blx 0xafdf74 │ │ │ │ + blx 0x2d3054 │ │ │ │ + blx 0xafdf3c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff4d │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r7], -r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb930ac │ │ │ │ + blx 0xb93074 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 0x652fa4 │ │ │ │ + blls 0x652f6c │ │ │ │ ldmdavs r2!, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf87cf769 │ │ │ │ + @ instruction: 0xf898f769 │ │ │ │ @ instruction: 0xf8469b04 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x210fd0 │ │ │ │ + bls 0x210f98 │ │ │ │ ldrmi r4, [sl], #-1438 @ 0xfffffa62 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xfe78abc4 │ │ │ │ + bne 0xfe78ab8c │ │ │ │ strmi lr, [r2, #-2274] @ 0xfffff71e │ │ │ │ strmi r1, [lr, #2257] @ 0x8d1 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -181560,46 +181546,46 @@ │ │ │ │ sbcseq fp, fp, sl, lsl pc │ │ │ │ @ instruction: 0x4692469a │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ andseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0xf787fab7 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0x5c12e9dd │ │ │ │ - b 0x243e44 │ │ │ │ - b 0xa42868 │ │ │ │ + b 0x243e0c │ │ │ │ + b 0xa42830 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl}^ │ │ │ │ - bl 0x10e064 │ │ │ │ + bl 0x10e02c │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x1d1c44 │ │ │ │ + blx 0x1d1c0c │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ stcls 14, cr15, [r3, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0x4683463b │ │ │ │ strtmi r4, [sl], #1607 @ 0x647 │ │ │ │ ldrmi r2, [r8], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2531c8 │ │ │ │ + blx 0x253190 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blls 0x5e74b8 │ │ │ │ + blls 0x5e7480 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xfff0f768 │ │ │ │ - bleq 0x1ff9d8 │ │ │ │ + @ instruction: 0xf80cf769 │ │ │ │ + bleq 0x1ff9a0 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ addsmi r9, sl, #49152 @ 0xc000 │ │ │ │ stmdble r7, {r0, r3, r4, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r1!, {r0, r1, r3, r4, r6, r9, fp, ip}^ │ │ │ │ stmiane r8, {r1, r8, sl, lr}^ │ │ │ │ @@ -181656,15 +181642,15 @@ │ │ │ │ strcc fp, [r1, #-740] @ 0xfffffd1c │ │ │ │ rsceq r3, sp, r1, lsl #8 │ │ │ │ rsceq fp, r5, r8, lsl #30 │ │ │ │ @ instruction: 0xf91c440d │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf91e2f01 │ │ │ │ bicseq r4, fp, r1, lsl #30 │ │ │ │ - blx 0x1ce6ca │ │ │ │ + blx 0x1ce692 │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r1, fp, r7, asr #5 │ │ │ │ svclt 0x001c429a │ │ │ │ @ instruction: 0xf08317db │ │ │ │ addmi r0, sp, #-268435449 @ 0xf0000007 │ │ │ │ svccs 0x0001f800 │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ @@ -181673,46 +181659,46 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b166c │ │ │ │ + b 0x14b1634 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ svcgt 0x0001f911 │ │ │ │ svccc 0x0001f912 │ │ │ │ vqrdmlah.s d15, d12, d3 │ │ │ │ stclne 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi r1, [ip, #475] @ 0x1db │ │ │ │ bfine fp, ip, (invalid: 30:27) │ │ │ │ - ldcleq 0, cr15, [pc], #-524 @ 0xc182c │ │ │ │ + ldcleq 0, cr15, [pc], #-524 @ 0xc17f4 │ │ │ │ @ instruction: 0xf800458e │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ffbc6 │ │ │ │ + blx 0x1ffb8e │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b16cc │ │ │ │ + b 0x14b1694 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ @ instruction: 0xf9112440 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x59168e │ │ │ │ + blx 0x591656 │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r1, fp, r7, asr #25 │ │ │ │ svclt 0x001c459c │ │ │ │ @ instruction: 0xf08317db │ │ │ │ strmi r0, [lr, #3199] @ 0xc7f │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ @@ -181724,16 +181710,16 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ addcc lr, ip, pc, asr #20 │ │ │ │ sbccc lr, r2, r0, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe0ca2dc │ │ │ │ - blls 0x11de68 │ │ │ │ + b 0xfe0ca2a4 │ │ │ │ + blls 0x11de30 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ ldrmi fp, [lr], r0, lsl #10 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ @@ -181741,24 +181727,24 @@ │ │ │ │ vnmulmi.f32 s28, s28, s30 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ @ instruction: 0xcc02fb11 │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ mvncc lr, #323584 @ 0x4f000 │ │ │ │ stclcc 3, cr15, [pc], {76} @ 0x4c │ │ │ │ svclt 0x001f4563 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xc1c38 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xc1c00 │ │ │ │ vstmiavc r3!, {s29-s168} │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ - blx 0x5116aa │ │ │ │ + blx 0x511672 │ │ │ │ bicsne lr, sl, #-939524096 @ 0xc8000000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89eb3c │ │ │ │ + blx 0x89eb04 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -181771,59 +181757,59 @@ │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r9, sl, lr}^ @ │ │ │ │ svcgt 0x0002f93e │ │ │ │ - blcs 0x180058 │ │ │ │ + blcs 0x180020 │ │ │ │ svcge 0x0002f834 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ andgt pc, sl, #18432 @ 0x4800 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5bb4 │ │ │ │ + b 0xfe2e5b7c │ │ │ │ addmi r7, pc, #57856 @ 0xe200 │ │ │ │ andgt pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r8], #-486 @ 0xfffffe1a │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x52f032 │ │ │ │ - b 0x14c13fc │ │ │ │ + blx 0x52effa │ │ │ │ + b 0x14c13c4 │ │ │ │ ldrne r3, [fp], #-3276 @ 0xfffff334 │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xf132fb11 │ │ │ │ @ instruction: 0x0c0eebac │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - b 0x1492a0c │ │ │ │ + b 0x14929d4 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ strcs fp, [r1], #-3868 @ 0xfffff0e4 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rsccc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf647bf18 │ │ │ │ vqrdmlsh.s , , │ │ │ │ svclt 0x001833cf │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ec40 │ │ │ │ + blx 0x89ec08 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -181831,27 +181817,27 @@ │ │ │ │ @ instruction: 0xf1a29c08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ rsclt r7, r5, #66846720 @ 0x3fc0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ec88 │ │ │ │ + b 0x148ec50 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf93c190e │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf93e9b02 │ │ │ │ bicseq sl, r2, #2, 30 │ │ │ │ addmi pc, r0, #8388608 @ 0x800000 │ │ │ │ andscs pc, r9, #10240 @ 0x2800 │ │ │ │ stmibcc pc, {r1, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r1, [sl, #-978] @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2a1cb4 │ │ │ │ + b 0xfe2a1c7c │ │ │ │ addmi r7, lr, #3702784 @ 0x388000 │ │ │ │ andls pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -181868,22 +181854,22 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc1d18 │ │ │ │ - blgt 0x1801e0 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc1ce0 │ │ │ │ + blgt 0x1801a8 │ │ │ │ svccs 0x0002f83e │ │ │ │ vpadd.i8 d15, d12, d2 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5d34 │ │ │ │ + b 0xfe2e5cfc │ │ │ │ adcsmi r7, r9, #57856 @ 0xe200 │ │ │ │ svcgt 0x0002f825 │ │ │ │ strtmi sp, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ @@ -181898,34 +181884,34 @@ │ │ │ │ @ instruction: 0xf44f9c08 │ │ │ │ @ instruction: 0xf04f4780 │ │ │ │ @ instruction: 0xf6470901 │ │ │ │ rsclt r7, r5, #16711680 @ 0xff0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ed94 │ │ │ │ + b 0x148ed5c │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf9311e84 │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ - blx 0x56d9b6 │ │ │ │ + blx 0x56d97e │ │ │ │ vhsub.u8 d23, d2, d10 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ - bvc 0xff97c7e0 │ │ │ │ + bvc 0xff97c7a8 │ │ │ │ @ instruction: 0xf824428e │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4b9d4 │ │ │ │ + bl 0xfec4b99c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdb9e4 │ │ │ │ + bl 0xdb9ac │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181938,44 +181924,44 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x1537fc │ │ │ │ - b 0x1484b48 │ │ │ │ + bl 0x1537c4 │ │ │ │ + b 0x1484b10 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9e50 │ │ │ │ + b 0x14a9e18 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ ands pc, r7, fp, lsr r9 @ │ │ │ │ andeq lr, r9, r1, lsr #23 │ │ │ │ @ instruction: 0xf93046c4 │ │ │ │ - blx 0x14ca6a │ │ │ │ + blx 0x14ca32 │ │ │ │ vhsub.u8 d31, d2, d14 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ - b 0xfe219f08 │ │ │ │ + b 0xfe219ed0 │ │ │ │ addmi r7, r8, #925696 @ 0xe2000 │ │ │ │ svcge 0x0002f82c │ │ │ │ - bls 0x136638 │ │ │ │ + bls 0x136600 │ │ │ │ @ instruction: 0xf1003708 │ │ │ │ cps #16 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ stmdals r2, {r1, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - blls 0x193908 │ │ │ │ + blls 0x1938d0 │ │ │ │ addmi r4, r3, #-2046820352 @ 0x86000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb29c │ │ │ │ + bl 0xfe8cb264 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x4532ac │ │ │ │ + bl 0x453274 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181984,50 +181970,50 @@ │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1, -r0, lsl #16] │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r3, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148deec │ │ │ │ - b 0x148b17c │ │ │ │ + b 0x148deb4 │ │ │ │ + b 0x148b144 │ │ │ │ stmib sp, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ svclt 0x00163e02 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ - bl 0x153904 │ │ │ │ + bl 0x1538cc │ │ │ │ svclt 0x00080244 │ │ │ │ - b 0x1493764 │ │ │ │ + b 0x149372c │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r4], -r0 │ │ │ │ svclt 0x00a82c08 │ │ │ │ - b 0x148af34 │ │ │ │ + b 0x148aefc │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ ldrbmi r4, [r9], #-1152 @ 0xfffffb80 │ │ │ │ andsge pc, r8, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c0beba1 │ │ │ │ @ instruction: 0xf93c46ce │ │ │ │ - blx 0x190b36 │ │ │ │ + blx 0x190afe │ │ │ │ vcgt.u8 d20, d3, d10 │ │ │ │ bicsne r3, fp, #207 @ 0xcf │ │ │ │ svclt 0x001c4283 │ │ │ │ - b 0xfe259ff8 │ │ │ │ + b 0xfe259fc0 │ │ │ │ strmi r7, [ip, #227] @ 0xe3 │ │ │ │ svceq 0x0002f82e │ │ │ │ - blls 0xf6704 │ │ │ │ + blls 0xf66cc │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r1], #268 @ 0x10c │ │ │ │ movweq lr, #6621 @ 0x19dd │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ strmi r4, [r6], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb36c │ │ │ │ + bl 0xfe8cb334 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x45337c │ │ │ │ + bl 0x453344 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182040,34 +182026,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153994 │ │ │ │ - b 0x14828e0 │ │ │ │ + bl 0x15395c │ │ │ │ + b 0x14828a8 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9fe8 │ │ │ │ + b 0x14a9fb0 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andeq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bed08 │ │ │ │ + bcc 0xff4becd0 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fca28 │ │ │ │ + bvc 0xff8fc9f0 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182093,34 +182079,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153a68 │ │ │ │ - b 0x14829b4 │ │ │ │ + bl 0x153a30 │ │ │ │ + b 0x148297c │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa0bc │ │ │ │ + b 0x14aa084 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andseq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4beddc │ │ │ │ + bcc 0xff4beda4 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fcafc │ │ │ │ + bvc 0xff8fcac4 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182143,18 +182129,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccs 0x0002f93c │ │ │ │ - blmi 0x180628 │ │ │ │ + blmi 0x1805f0 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf50203d2 │ │ │ │ - blx 0x592b72 │ │ │ │ + blx 0x592b3a │ │ │ │ vcgt.u8 d18, d3, d4 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182168,18 +182154,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccc 0x0002f93c │ │ │ │ - blcs 0x18068c │ │ │ │ + blcs 0x180654 │ │ │ │ svcmi 0x0002f93e │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - blx 0x1d2fd6 │ │ │ │ + blx 0x1d2f9e │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182188,22 +182174,22 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1e78 │ │ │ │ + b 0x14b1e40 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ - ldrbtvc pc, [pc], #1607 @ 0xc2228 @ │ │ │ │ + ldrbtvc pc, [pc], #1607 @ 0xc21f0 @ │ │ │ │ @ instruction: 0xf931448e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e3e │ │ │ │ + blx 0x591e06 │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s160} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182212,23 +182198,23 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vbic.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1ed8 │ │ │ │ + b 0x14b1ea0 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf647448e │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591ea2 │ │ │ │ + blx 0x591e6a │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182244,15 +182230,15 @@ │ │ │ │ rscseq r1, pc, r6, lsl #29 │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472500 │ │ │ │ ldrshtne r7, [pc], #-79 │ │ │ │ ands pc, r5, r8, lsr r9 @ │ │ │ │ tstpeq r0, ip, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314630 │ │ │ │ - blx 0x591f02 │ │ │ │ + blx 0x591eca │ │ │ │ vcgt.u8 d31, d3, d14 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00184293 │ │ │ │ rscvc lr, r3, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf8204561 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ @ instruction: 0xf1013508 │ │ │ │ @@ -182269,24 +182255,24 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 12, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vst1.8 {d18-d20}, [pc], r0 │ │ │ │ - b 0x149355c │ │ │ │ + b 0x1493524 │ │ │ │ @ instruction: 0xf6470868 │ │ │ │ @ instruction: 0xf93975ff │ │ │ │ @ instruction: 0xf1ace016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ movwmi pc, #60179 @ 0xeb13 @ │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ addsmi r1, r3, #1811939331 @ 0x6c000003 │ │ │ │ - b 0xfe231fe0 │ │ │ │ + b 0xfe231fa8 │ │ │ │ strbmi r7, [r1, #-739]! @ 0xfffffd1d │ │ │ │ svccs 0x0002f820 │ │ │ │ @ instruction: 0x3608d1f0 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ ldrmi r3, [r0, #1808]! @ 0x710 │ │ │ │ andcs sp, r0, r5, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182296,75 +182282,75 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x544310 │ │ │ │ - bl 0x1182bfc │ │ │ │ + bl 0x5442d8 │ │ │ │ + bl 0x1182bc4 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x10c62d8 │ │ │ │ + b 0x10c62a0 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfed882ec │ │ │ │ + bl 0xfed882b4 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, r2, lsl #1 │ │ │ │ bicmi r9, r0, #4096 @ 0x1000 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff105412 │ │ │ │ + blx 0xff1053da │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed08380 │ │ │ │ + bl 0xfed08348 │ │ │ │ andsle r7, r0, ip, ror #31 │ │ │ │ strlt r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ - b 0x148b02c │ │ │ │ + b 0x148aff4 │ │ │ │ @ instruction: 0xf8c27eec │ │ │ │ @ instruction: 0xf08e3ee0 │ │ │ │ bicmi r4, r0, #0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ ldrmi pc, [r8], -r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ - beq 0x13e5a0 │ │ │ │ + beq 0x13e568 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, pc, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x148f880 │ │ │ │ + b 0x148f848 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf85c0f04 │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ @ instruction: 0xf8564100 │ │ │ │ strbeq r4, [r2, r4, lsl #30] │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlabtcs r4, r5, fp, pc @ │ │ │ │ @ instruction: 0x17c80fd2 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfedc8408 │ │ │ │ + bl 0xfedc83d0 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andge pc, r0, r3, asr #17 │ │ │ │ andeq lr, r9, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf8ce45e0 │ │ │ │ bicsle r2, lr, r0 │ │ │ │ strtmi r9, [fp], #3329 @ 0xd01 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ @@ -182382,15 +182368,15 @@ │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ strlt r4, [r0, #-896] @ 0xfffffc80 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ pkhtbmi r1, r6, fp, asr #20 │ │ │ │ andeq lr, r2, #108, 22 @ 0x1b000 │ │ │ │ - b 0x10c6480 │ │ │ │ + b 0x10c6448 │ │ │ │ strbne r0, [r3, r2, asr #32] │ │ │ │ svcvc 0x00e2ebb3 │ │ │ │ ldrbne sp, [r1, r6] │ │ │ │ @ instruction: 0xf0812301 │ │ │ │ @ instruction: 0xf8ce4000 │ │ │ │ bicmi r3, r0, #224, 28 @ 0xe00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182399,75 +182385,75 @@ │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [ip], -r4, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ @ instruction: 0xf04f1f05 │ │ │ │ @ instruction: 0xf06f0b01 │ │ │ │ ldrmi r4, [lr], r0, lsl #20 │ │ │ │ - blx 0x18aa194 │ │ │ │ + blx 0x18aa15c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x113e9c │ │ │ │ + bl 0x113e64 │ │ │ │ strls r0, [r1, -r7, lsl #18] │ │ │ │ - blvc 0x2006d8 │ │ │ │ + blvc 0x2006a0 │ │ │ │ svceq 0x0004f856 │ │ │ │ svccc 0x0004f855 │ │ │ │ tstpmi r0, r3 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, -r7, lsl #23] │ │ │ │ @ instruction: 0xf11207da │ │ │ │ - b 0x1112fa0 │ │ │ │ + b 0x1112f68 │ │ │ │ @ instruction: 0xf1410153 │ │ │ │ - bne 0x5429a8 │ │ │ │ + bne 0x542970 │ │ │ │ tsteq r7, r1, ror #22 │ │ │ │ - b 0x11464f8 │ │ │ │ + b 0x11464c0 │ │ │ │ strbne r0, [r8, r1, asr #4] │ │ │ │ - bl 0xfed88504 │ │ │ │ + bl 0xfed884cc │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andlt pc, r0, lr, asr #17 │ │ │ │ andeq lr, sl, #128, 20 @ 0x80000 │ │ │ │ eorvs r4, sl, r1, lsr #11 │ │ │ │ svcls 0x0001d1dc │ │ │ │ ldrmi r4, [r8, #1212]! @ 0x4bc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8a9d8 │ │ │ │ + bl 0xfea8a9a0 │ │ │ │ stmia ip!, {r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3c29e8 │ │ │ │ + bl 0x3c29b0 │ │ │ │ ldrmi r0, [r8, #775] @ 0x307 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf04f9c09 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ rsclt r4, r5, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148f620 │ │ │ │ + b 0x148f5e8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf8511f04 │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ - blx 0xfe16a24a │ │ │ │ + blx 0xfe16a212 │ │ │ │ svceq 0x00d22909 │ │ │ │ - bvc 0xffb3cf7c │ │ │ │ + bvc 0xffb3cf44 │ │ │ │ subeq lr, r9, #270336 @ 0x42000 │ │ │ │ - blvc 0xff97cf84 │ │ │ │ + blvc 0xff97cf4c │ │ │ │ svcvc 0x00e9ebbb │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe362654 │ │ │ │ + b 0xfe36261c │ │ │ │ adcsmi r0, r1, #1879048192 @ 0x70000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -182487,23 +182473,23 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc26c4 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc268c │ │ │ │ @ instruction: 0xf8519401 │ │ │ │ ldrbtmi fp, [r2], -r4, lsl #22 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0xff38b6d6 │ │ │ │ + blx 0xff38b69e │ │ │ │ svceq 0x00d22403 │ │ │ │ - blvc 0xff9fd018 │ │ │ │ + blvc 0xff9fcfe0 │ │ │ │ subeq lr, r4, #270336 @ 0x42000 │ │ │ │ - bl 0xfed88630 │ │ │ │ + bl 0xfed885f8 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andls pc, r0, sl, asr #17 │ │ │ │ andeq lr, r8, #569344 @ 0x8b000 │ │ │ │ @ instruction: 0xf845428f │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ strtmi r9, [r0], #-3073 @ 0xfffff3ff │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ @@ -182526,98 +182512,98 @@ │ │ │ │ strcs pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ stccs 2, cr11, [r2], {235} @ 0xeb │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - b 0x14b23b8 │ │ │ │ + b 0x14b2380 │ │ │ │ ldrmi r0, [ip], -r4, asr #25 │ │ │ │ - bl 0xd40f8 │ │ │ │ + bl 0xd40c0 │ │ │ │ svclt 0x00080b85 │ │ │ │ @ instruction: 0x4615469c │ │ │ │ stmibeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x9c02e9cd │ │ │ │ stmdacs r4, {r3, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - beq 0xfe0fd0c0 │ │ │ │ - bl 0x10a788 │ │ │ │ + beq 0xfe0fd088 │ │ │ │ + bl 0x10a750 │ │ │ │ strmi r0, [r2], -sl, lsl #8 │ │ │ │ eoreq pc, r2, fp, asr r8 @ │ │ │ │ smlatbeq sl, r4, fp, lr │ │ │ │ andls r4, r1, #172, 12 @ 0xac00000 │ │ │ │ - blcc 0x2008e0 │ │ │ │ + blcc 0x2008a8 │ │ │ │ andcc pc, r0, #134144 @ 0x20c00 │ │ │ │ - b 0x1486710 │ │ │ │ - b 0x11a0f30 │ │ │ │ - b 0x14834b4 │ │ │ │ - bl 0xff06233c │ │ │ │ + b 0x14866d8 │ │ │ │ + b 0x11a0ef8 │ │ │ │ + b 0x148347c │ │ │ │ + bl 0xff062304 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ movweq lr, #31369 @ 0x7a89 │ │ │ │ @ instruction: 0xf84c428c │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrcc r9, [r0], #-2561 @ 0xfffff5ff │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ addsmi r3, r3, #4, 4 @ 0x40000000 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ - bls 0x2333e4 │ │ │ │ + bls 0x2333ac │ │ │ │ strbtmi r4, [r2], #-1379 @ 0xfffffa9d │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebcbbe4 │ │ │ │ + bl 0xfebcbbac │ │ │ │ stmia r2!, {r1, sl, fp}^ │ │ │ │ - bl 0x153bf4 │ │ │ │ + bl 0x153bbc │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ strmi fp, [r1], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4610 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ cdpls 8, 1, cr4, cr0, cr0, {0} │ │ │ │ movwcc fp, #4851 @ 0x12f3 │ │ │ │ vshr.u64 q8, q6, #58 │ │ │ │ - blcs 0x14b42c │ │ │ │ + blcs 0x14b3f4 │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ movwcc fp, #7954 @ 0x1f12 │ │ │ │ strtmi r4, [r4], r3, lsr #12 │ │ │ │ - bleq 0xfe27d438 │ │ │ │ - b 0x14b249c │ │ │ │ + bleq 0xfe27d400 │ │ │ │ + b 0x14b2464 │ │ │ │ @ instruction: 0xf04f0cc3 │ │ │ │ svclt 0x00180000 │ │ │ │ strmi r4, [lr], -r3, ror #12 │ │ │ │ smlabtmi r4, sp, r9, lr │ │ │ │ addsne r4, sl, r1, lsl #12 │ │ │ │ @ instruction: 0x2c02e9cd │ │ │ │ ldrmi r2, [r3], -r4, lsl #20 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ - beq 0xfe1bd19c │ │ │ │ + beq 0xfe1bd164 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf85b4455 │ │ │ │ ldrtmi r0, [r4], r1, lsr #32 │ │ │ │ strne lr, [r0], -sp, asr #19 │ │ │ │ streq lr, [sl], #-2981 @ 0xfffff45b │ │ │ │ @ instruction: 0xf8544606 │ │ │ │ ldrmi r0, [sl], -r4, lsl #22 │ │ │ │ - blx 0xff0cac82 │ │ │ │ + blx 0xff0cac4a │ │ │ │ svceq 0x00d22106 │ │ │ │ vfmsvc.f32 s29, s2, s30 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfecc87d0 │ │ │ │ + bl 0xfecc8798 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andls pc, r0, r7, asr #17 │ │ │ │ andeq lr, r8, #581632 @ 0x8e000 │ │ │ │ @ instruction: 0xf84c42a5 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0x1600e9dd │ │ │ │ - bls 0x14fcec │ │ │ │ + bls 0x14fcb4 │ │ │ │ ldrcc r3, [r0], -r4, lsl #2 │ │ │ │ ldclle 2, cr4, [r8], {138} @ 0x8a │ │ │ │ strgt lr, [r3], #-2525 @ 0xfffff623 │ │ │ │ strbmi r9, [r4, #-2309]! @ 0xfffff6fb │ │ │ │ stmdble r9, {r0, r5, r6, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @ instruction: 0x0c01ebac │ │ │ │ @@ -182634,122 +182620,122 @@ │ │ │ │ ldrbmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdami r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmov.i32 d25, #13697023 @ 0x00d0ffff │ │ │ │ rsclt r2, fp, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148e914 │ │ │ │ - b 0x148bfa8 │ │ │ │ + b 0x148e8dc │ │ │ │ + b 0x148bf70 │ │ │ │ svclt 0x001503c3 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ @ instruction: 0x46704618 │ │ │ │ - bl 0x15439c │ │ │ │ + bl 0x154364 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ - b 0x14bb53c │ │ │ │ + b 0x14bb504 │ │ │ │ strcs r0, [r0, #-2720] @ 0xfffff560 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ stmdacs r4, {r3, sp, pc} │ │ │ │ svclt 0x00a8465b │ │ │ │ andls r2, r3, #4 │ │ │ │ stmdane ip, {r7} │ │ │ │ - bls 0x194350 │ │ │ │ + bls 0x194318 │ │ │ │ @ instruction: 0x0c0aeba4 │ │ │ │ strls r4, [r1, #-1585] @ 0xfffff9cf │ │ │ │ eoreq pc, r5, r2, asr r8 @ │ │ │ │ - blcs 0x200a9c │ │ │ │ - blpl 0x200acc │ │ │ │ + blcs 0x200a64 │ │ │ │ + blpl 0x200a94 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr2, {0} │ │ │ │ vnmlaeq.f32 s29, s4, s28 │ │ │ │ - blx 0xff2048b2 │ │ │ │ + blx 0xff20487a │ │ │ │ @ instruction: 0xf1122e00 │ │ │ │ @ instruction: 0xf14e4280 │ │ │ │ svceq 0x00d20500 │ │ │ │ subeq lr, r5, #270336 @ 0x42000 │ │ │ │ - blvc 0xffa3d2b8 │ │ │ │ + blvc 0xffa3d280 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ svcvc 0x00e5ebbe │ │ │ │ @ instruction: 0xf8c7bf1c │ │ │ │ - b 0xfe3a698c │ │ │ │ + b 0xfe3a6954 │ │ │ │ strbmi r0, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ stcls 1, cr13, [r1, #-888] @ 0xfffffc88 │ │ │ │ - bls 0x14f9dc │ │ │ │ + bls 0x14f9a4 │ │ │ │ strcc r3, [r4, #-1552] @ 0xfffff9f0 │ │ │ │ ldclle 2, cr4, [r0], {170} @ 0xaa │ │ │ │ @ instruction: 0xe010f8dd │ │ │ │ - blls 0x214418 │ │ │ │ + blls 0x2143e0 │ │ │ │ ldrbmi r4, [r3, #-1267]! @ 0xfffffb0d │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4adb8 │ │ │ │ + bl 0xfec4ad80 │ │ │ │ stmia fp!, {r0, r1, r3, r9, sl, fp}^ │ │ │ │ - bl 0x382dc8 │ │ │ │ + bl 0x382d90 │ │ │ │ addsmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r3, lr, lsl #12 │ │ │ │ ldrbmi fp, [sp], -r7, lsl #1 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ vmov.i32 d25, #49407 @ 0x0000c0ff │ │ │ │ - blx 0x188b5f8 │ │ │ │ - blcs 0x182408 │ │ │ │ + blx 0x188b5c0 │ │ │ │ + blcs 0x1823d0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14b2660 │ │ │ │ + b 0x14b2628 │ │ │ │ ldrbtmi r0, [r3], -r3, asr #19 │ │ │ │ ldrbtmi r4, [r1], fp, asr #12 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0x9e04e9cd │ │ │ │ andls r1, r3, #152 @ 0x98 │ │ │ │ strmi r2, [r3], -r4, lsl #16 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #8 │ │ │ │ - b 0x14a6a38 │ │ │ │ - bl 0x105440 │ │ │ │ + b 0x14a6a00 │ │ │ │ + bl 0x105408 │ │ │ │ ldrmi r0, [lr], sl, lsl #6 │ │ │ │ - bl 0xfec69648 │ │ │ │ + bl 0xfec69610 │ │ │ │ strtmi r0, [r8], -sl, lsl #24 │ │ │ │ @ instruction: 0xf8539401 │ │ │ │ @ instruction: 0xf85c3024 │ │ │ │ @ instruction: 0xf850bb04 │ │ │ │ @ instruction: 0xf0099b04 │ │ │ │ - b 0x1493a54 │ │ │ │ - b 0x11df17c │ │ │ │ - blx 0xfe383bc2 │ │ │ │ + b 0x1493a1c │ │ │ │ + b 0x11df144 │ │ │ │ + blx 0xfe383b8a │ │ │ │ @ instruction: 0xf111b903 │ │ │ │ @ instruction: 0xf1444180 │ │ │ │ - bl 0xfed03a68 │ │ │ │ - bl 0x19c2e98 │ │ │ │ + bl 0xfed03a30 │ │ │ │ + bl 0x19c2e60 │ │ │ │ svceq 0x00c90409 │ │ │ │ cmpeq r4, r1, asr #20 │ │ │ │ - blvc 0xff9fd3b4 │ │ │ │ + blvc 0xff9fd37c │ │ │ │ stmibvc r1!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e4ebb9 │ │ │ │ @ instruction: 0xf8c6bf1c │ │ │ │ - b 0xfe3a2a88 │ │ │ │ + b 0xfe3a2a50 │ │ │ │ strbmi r0, [r6, #263]! @ 0x107 │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stcls 1, cr13, [r1], {217} @ 0xd9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ adcmi r3, r3, #4, 8 @ 0x4000000 │ │ │ │ ldmib sp, {r1, r3, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r9, [r3], r4, lsl #28 │ │ │ │ strbmi r4, [lr, #1227] @ 0x4cb │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb0aeb4 │ │ │ │ + bl 0xfeb0ae7c │ │ │ │ stmia fp!, {r0, r1, r3, r8, fp}^ │ │ │ │ - bl 0x382ec4 │ │ │ │ + bl 0x382e8c │ │ │ │ ldrmi r0, [lr, #777] @ 0x309 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -182762,24 +182748,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf85c440c │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0086b04 │ │ │ │ @ instruction: 0xf85e4200 │ │ │ │ - b 0x14a2720 │ │ │ │ - b 0x115fa34 │ │ │ │ + b 0x14a26e8 │ │ │ │ + b 0x115f9fc │ │ │ │ @ instruction: 0xf1130258 │ │ │ │ @ instruction: 0xf1424380 │ │ │ │ - blx 0xff283322 │ │ │ │ + blx 0xff2832ea │ │ │ │ svceq 0x00db3206 │ │ │ │ - b 0x1188a84 │ │ │ │ + b 0x1188a4c │ │ │ │ ldrbne r0, [lr, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb6 │ │ │ │ - b 0xfe2b2794 │ │ │ │ + b 0xfe2b275c │ │ │ │ addmi r0, ip, #335544320 @ 0x14000000 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -182793,24 +182779,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e6b04 │ │ │ │ @ instruction: 0xf85c7f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe25338e │ │ │ │ - b 0x149c7ac │ │ │ │ + blx 0xfe253356 │ │ │ │ + b 0x149c774 │ │ │ │ @ instruction: 0xf11373c8 │ │ │ │ - b 0x1153998 │ │ │ │ + b 0x1153960 │ │ │ │ @ instruction: 0xf1420258 │ │ │ │ - blne 0xfe7833a0 │ │ │ │ + blne 0xfe783368 │ │ │ │ andeq lr, r7, #100352 @ 0x18800 │ │ │ │ - b 0x1186b14 │ │ │ │ + b 0x1186adc │ │ │ │ ldrbne r0, [r7, r2, asr #6] │ │ │ │ - bl 0xfee48b28 │ │ │ │ + bl 0xfee48af0 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #23175 @ 0x5a87 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ bicsle r3, ip, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182822,19 +182808,19 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blx 0xfe18e812 │ │ │ │ + blx 0xfe18e7da │ │ │ │ svceq 0x00db3202 │ │ │ │ - b 0x1188b5c │ │ │ │ - b 0x1483914 │ │ │ │ - bl 0xff06279c │ │ │ │ + b 0x1188b24 │ │ │ │ + b 0x14838dc │ │ │ │ + bl 0xff062764 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #27269 @ 0x6a85 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182848,20 +182834,20 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, #79] @ 0x4f │ │ │ │ @ instruction: 0xf06f440e │ │ │ │ @ instruction: 0xf8514700 │ │ │ │ strtmi r0, [fp], -r4, lsl #22 │ │ │ │ svcmi 0x0004f85e │ │ │ │ - blx 0xff1cb46a │ │ │ │ + blx 0xff1cb432 │ │ │ │ svceq 0x00db3200 │ │ │ │ - b 0x1188bc0 │ │ │ │ + b 0x1188b88 │ │ │ │ ldrbne r0, [r8, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb0 │ │ │ │ - b 0xfe1f28dc │ │ │ │ + b 0xfe1f28a4 │ │ │ │ addmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ svccc 0x0004f84c │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -182873,23 +182859,23 @@ │ │ │ │ rscseq r4, pc, r5, lsl #12 │ │ │ │ stmeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2400 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf85146ac │ │ │ │ - blx 0xfe0d18de │ │ │ │ + blx 0xfe0d18a6 │ │ │ │ svceq 0x00db3203 │ │ │ │ - bvc 0xff97d610 │ │ │ │ + bvc 0xff97d5d8 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e2ebb9 │ │ │ │ - b 0xfe372944 │ │ │ │ + b 0xfe37290c │ │ │ │ ldrbmi r0, [r1, #-774]! @ 0xfffffcfa │ │ │ │ - blcc 0x200e1c │ │ │ │ + blcc 0x200de4 │ │ │ │ strcc sp, [r4], #-491 @ 0xfffffe15 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r0, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182901,42 +182887,42 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ - b 0x149673c │ │ │ │ + b 0x1496704 │ │ │ │ @ instruction: 0xf06f08a8 │ │ │ │ @ instruction: 0xf8594700 │ │ │ │ @ instruction: 0xf1a40025 │ │ │ │ ssatmi r0, #21, r0, lsl #2 │ │ │ │ - blge 0x200e94 │ │ │ │ + blge 0x200e5c │ │ │ │ andcs r4, r0, #120586240 @ 0x7300000 │ │ │ │ andcc pc, r0, #206848 @ 0x32800 │ │ │ │ - b 0x1486cc8 │ │ │ │ - b 0x11a18e8 │ │ │ │ - b 0x1483a6c │ │ │ │ - bl 0xfefa1cf4 │ │ │ │ + b 0x1486c90 │ │ │ │ + b 0x11a18b0 │ │ │ │ + b 0x1483a34 │ │ │ │ + bl 0xfefa1cbc │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #31370 @ 0x7a8a │ │ │ │ @ instruction: 0xf84c42a1 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf1013504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec19f9c │ │ │ │ + bl 0xfec19f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbe424 │ │ │ │ + blvc 0xfbe3ec │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -182954,17 +182940,17 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01b │ │ │ │ - b 0x1486610 │ │ │ │ - bl 0x862124 │ │ │ │ - b 0x1482e18 │ │ │ │ + b 0x14865d8 │ │ │ │ + bl 0x8620ec │ │ │ │ + b 0x1482de0 │ │ │ │ @ instruction: 0x46600454 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ svclt 0x00284150 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf00518e4 │ │ │ │ strmi r4, [r2], -r0, lsl #6 │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ @@ -182973,104 +182959,104 @@ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlalbblt r4, lr, ip, r6 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andcs fp, r1, ip, lsr #30 │ │ │ │ stmiane r0, {sp}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [ip], r3, lsl #12 │ │ │ │ - b 0x14891c8 │ │ │ │ + b 0x1489190 │ │ │ │ smlalttmi r7, r9, ip, r4 │ │ │ │ sbcsvc lr, r2, r3, asr #20 │ │ │ │ - bl 0xfed88d94 │ │ │ │ - blmi 0x3e2e1c │ │ │ │ + bl 0xfed88d5c │ │ │ │ + blmi 0x3e2de4 │ │ │ │ @ instruction: 0xf084bf1e │ │ │ │ mvnmi r4, #0, 2 │ │ │ │ ldmdavs sl, {r0, r3, r6, r7, r8, r9, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e4bdf0 │ │ │ │ - svclt 0x0000fa7f │ │ │ │ + svclt 0x0000fa7b │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e360 │ │ │ │ + blhi 0x17e328 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r5, #-548] @ 0xfffffddc │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a09c14 │ │ │ │ - ldc 5, cr0, [pc, #32] @ 0xc2ef4 │ │ │ │ + ldc 5, cr0, [pc, #32] @ 0xc2ebc │ │ │ │ vbic.i16 d24, #52224 @ 0xcc00 │ │ │ │ @ instruction: 0xf1b82801 │ │ │ │ svclt 0x000b0f02 │ │ │ │ @ instruction: 0xf108b2e4 │ │ │ │ strcc r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b2b10 │ │ │ │ + b 0x14b2ad8 │ │ │ │ strmi r0, [ip], -r4, asr #17 │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs lr, #10484 @ 0x28f4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf08d8b04 │ │ │ │ ldmib sp, {r0, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x177bb28 │ │ │ │ + b 0x177baf0 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x177d870 │ │ │ │ + beq 0x177d838 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3bd864 │ │ │ │ + bvc 0xff3bd82c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0xfdbb0 │ │ │ │ + beq 0xfdb78 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x10d48dc │ │ │ │ - bl 0x11430c0 │ │ │ │ - bl 0x743758 │ │ │ │ + b 0x10d48a4 │ │ │ │ + bl 0x1143088 │ │ │ │ + bl 0x743720 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfecc8ea0 │ │ │ │ + bl 0xfecc8e68 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf08cbf1c │ │ │ │ bicmi r4, r9, #0, 2 │ │ │ │ rsbvs r4, r9, r0, lsr #11 │ │ │ │ - blmi 0x3f7650 │ │ │ │ - blls 0x29d008 │ │ │ │ + blmi 0x3f7618 │ │ │ │ + blls 0x29cfd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1e48ff0 │ │ │ │ - svclt 0x0000f9e7 │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1a2b085 │ │ │ │ @@ -183078,19 +183064,19 @@ │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ @ instruction: 0xf04f0508 │ │ │ │ stcls 8, cr0, [ip], {1} │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149000c │ │ │ │ + b 0x148ffd4 │ │ │ │ svclt 0x000809c9 │ │ │ │ stmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r9], #1548 @ 0x60c │ │ │ │ - blvc 0x17e670 │ │ │ │ + blvc 0x17e638 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3763] @ 0xfffff14d @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -183122,35 +183108,35 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x10c9424 │ │ │ │ - b 0x14838bc │ │ │ │ - b 0x11a2440 │ │ │ │ + bl 0x10c93ec │ │ │ │ + b 0x1483884 │ │ │ │ + b 0x11a2408 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cb2d2c │ │ │ │ + b 0x1cb2cf4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcmi r4, r7, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r8, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf944f1e4 │ │ │ │ + @ instruction: 0xf940f1e4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2d │ │ │ │ @@ -183174,319 +183160,319 @@ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x11094f4 │ │ │ │ - b 0x1183990 │ │ │ │ - b 0x14a00d0 │ │ │ │ + bl 0x11094bc │ │ │ │ + b 0x1183958 │ │ │ │ + b 0x14a0098 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cb2dfc │ │ │ │ + b 0x1cb2dc4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcsmi r4, ip, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r0, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf8dcf1e4 │ │ │ │ + @ instruction: 0xf8d8f1e4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e69c │ │ │ │ + blhi 0x17e664 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b37 │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xd3e884 │ │ │ │ - blx 0x18b2e34 │ │ │ │ + blhi 0xd3e84c │ │ │ │ + blx 0x18b2dfc │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7230 │ │ │ │ - bl 0x145548 │ │ │ │ - b 0x1485940 │ │ │ │ - blls 0x1855d0 │ │ │ │ + b 0x14a71f8 │ │ │ │ + bl 0x145510 │ │ │ │ + b 0x1485908 │ │ │ │ + blls 0x185598 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe884 │ │ │ │ - blhi 0x27e888 │ │ │ │ - blx 0x197f48e │ │ │ │ - blls 0x269a70 │ │ │ │ + blhi 0x1fe84c │ │ │ │ + blhi 0x27e850 │ │ │ │ + blx 0x197f456 │ │ │ │ + blls 0x269a38 │ │ │ │ ldmne fp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc91b0 │ │ │ │ + bl 0xfecc9178 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicsle r0, r7, r8, lsl #12 │ │ │ │ - bleq 0x17f6bc │ │ │ │ + bleq 0x17f684 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff6b4 │ │ │ │ - blle 0xff2d49a8 │ │ │ │ + beq 0x4ff67c │ │ │ │ + blle 0xff2d4970 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e5a4 │ │ │ │ + blhi 0x17e56c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf864f1e4 │ │ │ │ + @ instruction: 0xf860f1e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e798 │ │ │ │ + blhi 0x17e760 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b3a │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xdfe980 │ │ │ │ - blx 0x18b2f30 │ │ │ │ + blhi 0xdfe948 │ │ │ │ + blx 0x18b2ef8 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a732c │ │ │ │ - bl 0x145644 │ │ │ │ - b 0x1485a3c │ │ │ │ - blls 0x1856cc │ │ │ │ + b 0x14a72f4 │ │ │ │ + bl 0x14560c │ │ │ │ + b 0x1485a04 │ │ │ │ + blls 0x185694 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe980 │ │ │ │ - blhi 0x27e984 │ │ │ │ - blx 0xff9ff588 │ │ │ │ + blhi 0x1fe948 │ │ │ │ + blhi 0x27e94c │ │ │ │ + blx 0xff9ff550 │ │ │ │ ldmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1b30106 │ │ │ │ svclt 0x002c4240 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf141181b │ │ │ │ ldmne fp, {r8}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc92bc │ │ │ │ + bl 0xfecc9284 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicle r0, pc, r8, lsl #12 │ │ │ │ - bleq 0x17f7c8 │ │ │ │ + bleq 0x17f790 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff7c0 │ │ │ │ - blle 0xff0d4ab4 │ │ │ │ + beq 0x4ff788 │ │ │ │ + blle 0xff0d4a7c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e6b0 │ │ │ │ + blhi 0x17e678 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffdef1e3 │ │ │ │ + @ instruction: 0xffdaf1e3 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4686 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14b3054 │ │ │ │ + b 0x14b301c │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x10b020 │ │ │ │ + bl 0x10afe8 │ │ │ │ stmib sp, {r3, r9, fp}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9920002 │ │ │ │ @ instruction: 0xf991c002 │ │ │ │ @ instruction: 0xf9926003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf9127b04 │ │ │ │ strmi fp, [sl, #2820] @ 0xb04 │ │ │ │ @ instruction: 0xf70bfb17 │ │ │ │ movwvc pc, #39699 @ 0x9b13 @ │ │ │ │ svcvc 0x0004f854 │ │ │ │ - blx 0x654532 │ │ │ │ - blx 0x4d0c6a │ │ │ │ + blx 0x6544fa │ │ │ │ + blx 0x4d0c32 │ │ │ │ @ instruction: 0xf845600c │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ strbmi r4, [r7, #-1222] @ 0xfffffb3a │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacb860 │ │ │ │ + bl 0xfeacb828 │ │ │ │ stmia lr!, {r1, r2, r3, fp}^ │ │ │ │ - bl 0x443870 │ │ │ │ + bl 0x443838 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14908a0 │ │ │ │ + b 0x1490868 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b0d6 │ │ │ │ + blx 0x36b09e │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x2ee4d2 │ │ │ │ + blx 0x2ee49a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x35460a │ │ │ │ + blx 0x3545d2 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x2e64ee │ │ │ │ + blx 0x2e64b6 │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d0f8 │ │ │ │ + bl 0xfec4d0c0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd108 │ │ │ │ + bl 0xdd0d0 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490938 │ │ │ │ + b 0x1490900 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b16e │ │ │ │ + blx 0x36b136 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x2ee56a │ │ │ │ + blx 0x2ee532 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x3546a2 │ │ │ │ + blx 0x35466a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x2e6586 │ │ │ │ + blx 0x2e654e │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d190 │ │ │ │ + bl 0xfec4d158 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd1a0 │ │ │ │ + bl 0xdd168 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r7], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - blx 0x18aa600 │ │ │ │ + blx 0x18aa5c8 │ │ │ │ vmull.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - bl 0x114f78 │ │ │ │ + bl 0x114f40 │ │ │ │ strls r0, [r3], -r6, lsl #28 │ │ │ │ @ instruction: 0x5000f9b1 │ │ │ │ @ instruction: 0xf9b23108 │ │ │ │ andcc r4, r8, #0 │ │ │ │ stcgt 8, cr15, [r6], {49} @ 0x31 │ │ │ │ stcvs 8, cr15, [r6], {50} @ 0x32 │ │ │ │ stcvc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ - blge 0x202414 │ │ │ │ + blge 0x2023dc │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ strmi pc, [r6, #3020] @ 0xbcc │ │ │ │ svcvs 0x0008f853 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stcls 12, cr9, [r1, #-0] │ │ │ │ stmdaeq r6, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831685c │ │ │ │ - bl 0x11f6628 │ │ │ │ + bl 0x11f65f0 │ │ │ │ strbmi r0, [r4], -r5, lsl #18 │ │ │ │ @ instruction: 0xf831464d │ │ │ │ ldrbmi r6, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ strmi pc, [r7, #3020] @ 0xbcc │ │ │ │ stcgt 8, cr15, [r4], {50} @ 0x32 │ │ │ │ strmi pc, [ip, #3014] @ 0xbc6 │ │ │ │ strmi lr, [r2, #-2528] @ 0xfffff620 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcls 0x00056c03 │ │ │ │ ldrtmi r4, [r7], #-1460 @ 0xfffffa4c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe4ba50 │ │ │ │ + blne 0xffe4ba18 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ ldrmi r1, [ip, #2491] @ 0x9bb │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183494,31 +183480,31 @@ │ │ │ │ @ instruction: 0xf1a34606 │ │ │ │ addlt r0, r3, r8, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ rsclt r9, r5, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1490694 │ │ │ │ + b 0x149065c │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [r8], -r0, ror #1 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xa002f8b2 │ │ │ │ ldmhi r4, {r0, r2, r3, r7, fp, pc} │ │ │ │ @ instruction: 0x8006f8b1 │ │ │ │ @ instruction: 0xf8b188d7 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8310b08 │ │ │ │ - blx 0xfe9922de │ │ │ │ - blx 0xffb842c2 │ │ │ │ + blx 0xfe9922a6 │ │ │ │ + blx 0xffb8428a │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - bl 0x4ef2e8 │ │ │ │ + bl 0x4ef2b0 │ │ │ │ @ instruction: 0xf8dc0a0a │ │ │ │ - bl 0x11836e0 │ │ │ │ + bl 0x11836a8 │ │ │ │ strbmi r0, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwge pc, #31720 @ 0x7be8 @ │ │ │ │ movwge pc, #19429 @ 0x4be5 @ │ │ │ │ svcge 0x0008f84e │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r0, [r6], #-1280 @ 0xfffffb00 │ │ │ │ @@ -183536,22 +183522,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c33c │ │ │ │ + blcs 0x14c304 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154f54 │ │ │ │ + bl 0x154f1c │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0768 │ │ │ │ + blcs 0x1d0730 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183560,30 +183546,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x201be0 │ │ │ │ + blne 0x201ba8 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2018fc │ │ │ │ - blx 0x75490e │ │ │ │ - blx 0x4c9fca │ │ │ │ + bllt 0x2018c4 │ │ │ │ + blx 0x7548d6 │ │ │ │ + blx 0x4c9f92 │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x13df2c │ │ │ │ + blt 0x13def4 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe9467c4 │ │ │ │ + bl 0xfe94678c │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x23fbf4 │ │ │ │ - bl 0x154a20 │ │ │ │ - bls 0x204bfc │ │ │ │ + beq 0x23fbbc │ │ │ │ + bl 0x1549e8 │ │ │ │ + bls 0x204bc4 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ strtmi r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ stmdble r7, {r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r1!, {r2, r5, r6, r9, fp, ip}^ │ │ │ │ stmdbne fp, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -183596,139 +183582,139 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r3, lsl #13 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148fc2c │ │ │ │ - b 0x148cec0 │ │ │ │ + b 0x148fbf4 │ │ │ │ + b 0x148ce88 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x1550a8 │ │ │ │ + bl 0x155070 │ │ │ │ smlabbcs r0, r5, r9, r0 │ │ │ │ - beq 0xfe5fe17c │ │ │ │ + beq 0xfe5fe144 │ │ │ │ strge lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ svceq 0x0004f1ba │ │ │ │ svclt 0x002846d6 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ @ instruction: 0xf8190088 │ │ │ │ - bl 0x3338dc │ │ │ │ + bl 0x3338a4 │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ ldmvc lr, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr} │ │ │ │ - blls 0x161bd8 │ │ │ │ - blls 0x1098d8 │ │ │ │ + blls 0x161ba0 │ │ │ │ + blls 0x1098a0 │ │ │ │ ldrbmi r1, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ mulge r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf102458e │ │ │ │ - blx 0x3c408e │ │ │ │ - blx 0x2c20aa │ │ │ │ + blx 0x3c4056 │ │ │ │ + blx 0x2c2072 │ │ │ │ @ instruction: 0xf854aa03 │ │ │ │ ldrbmi r3, [r3], #-2820 @ 0xfffff4fc │ │ │ │ stcge 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #43781 @ 0xab05 @ │ │ │ │ stcge 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #43782 @ 0xab06 @ │ │ │ │ - blcc 0x20199c │ │ │ │ + blcc 0x201964 │ │ │ │ @ instruction: 0xf10edce6 │ │ │ │ @ instruction: 0xf10833ff │ │ │ │ - bl 0xfe983cac │ │ │ │ + bl 0xfe983c74 │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ strmi r0, [lr, #2053] @ 0x805 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x19491c │ │ │ │ - blls 0x1870dc │ │ │ │ + bl 0x1948e4 │ │ │ │ + blls 0x1870a4 │ │ │ │ stclle 2, cr4, [r7], {139} @ 0x8b │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ adcmi r4, r3, #-1560281088 @ 0xa3000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9cbcd0 │ │ │ │ + bl 0xfe9cbc98 │ │ │ │ stmia fp!, {r0, r1, r3, sl}^ │ │ │ │ - bl 0x383ce0 │ │ │ │ + bl 0x383ca8 │ │ │ │ addsmi r0, r3, #4, 4 @ 0x40000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c514 │ │ │ │ + blcs 0x14c4dc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x15512c │ │ │ │ + bl 0x1550f4 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0940 │ │ │ │ + blcs 0x1d0908 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x1e1cac │ │ │ │ - bls 0x189dac │ │ │ │ + bls 0x1e1c74 │ │ │ │ + bls 0x189d74 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x50a582 │ │ │ │ - blx 0x6ffd9a │ │ │ │ + blx 0x50a54a │ │ │ │ + blx 0x6ffd62 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3825dc │ │ │ │ + bne 0x3825a4 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x201a98 │ │ │ │ + bleq 0x201a60 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd5c0 │ │ │ │ + bne 0x19cd588 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c600 │ │ │ │ + blcs 0x14c5c8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x155218 │ │ │ │ + bl 0x1551e0 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0a2c │ │ │ │ + blcs 0x1d09f4 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183737,35 +183723,35 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x50a66e │ │ │ │ - blx 0x7bfe86 │ │ │ │ + blx 0x50a636 │ │ │ │ + blx 0x7bfe4e │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x2c26d4 │ │ │ │ + bne 0x2c269c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x201b84 │ │ │ │ + bleq 0x201b4c │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd6ac │ │ │ │ + bne 0x19cd674 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183777,25 +183763,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155360 │ │ │ │ + bl 0x155328 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x148873c │ │ │ │ + b 0x1488704 │ │ │ │ @ instruction: 0xf8cd09d1 │ │ │ │ @ instruction: 0x464a9030 │ │ │ │ - bcs 0x155614 │ │ │ │ + bcs 0x1555dc │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x328730 │ │ │ │ - blls 0x403f34 │ │ │ │ + bl 0x3286f8 │ │ │ │ + blls 0x403efc │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -183807,43 +183793,43 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff3e6b86 │ │ │ │ - bl 0x65d97c │ │ │ │ + blx 0xff3e6b4e │ │ │ │ + bl 0x65d944 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff369faa │ │ │ │ + blx 0xff369f72 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe984fb4 │ │ │ │ + bl 0xfe984f7c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194c34 │ │ │ │ - blls 0x3c73f4 │ │ │ │ + bl 0x194bfc │ │ │ │ + blls 0x3c73bc │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ strmi r4, [sl], #651 @ 0x28b │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe90cfdc │ │ │ │ + bl 0xfe90cfa4 │ │ │ │ stmia sl!, {r1, r3, r8}^ │ │ │ │ - bl 0x354fec │ │ │ │ + bl 0x354fb4 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183854,58 +183840,58 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155494 │ │ │ │ + bl 0x15545c │ │ │ │ stmib sp, {r2, r6, r7, r8, sl}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1556ec │ │ │ │ + bcs 0x1556b4 │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscseq r9, r8, r7, lsl #4 │ │ │ │ eorsge pc, r7, ip, lsr r8 @ │ │ │ │ movweq lr, #2828 @ 0xb0c │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b3885a │ │ │ │ ldmhi fp, {r2, ip, pc}^ │ │ │ │ - blls 0x32886c │ │ │ │ + blls 0x328834 │ │ │ │ ldmdane ip, {r1, r9, ip, pc} │ │ │ │ ldmdane r9, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ andcc r8, r8, sp, lsl #17 │ │ │ │ strcc r8, [r1, -lr, asr #17] │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - blcc 0x301d40 │ │ │ │ + blcc 0x301d08 │ │ │ │ stcls 5, cr9, [r2, #-4] │ │ │ │ andgt lr, r0, #212, 18 @ 0x350000 │ │ │ │ - blcc 0x382b14 │ │ │ │ - blx 0xffc50cae │ │ │ │ + blcc 0x382adc │ │ │ │ + blx 0xffc50c76 │ │ │ │ vstrls d3, [r3, #-20] @ 0xffffffec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - blx 0xffa5537e │ │ │ │ + blx 0xffa55346 │ │ │ │ stcls 2, cr3, [r1, #-20] @ 0xffffffec │ │ │ │ andcc pc, r9, #234496 @ 0x39400 │ │ │ │ andcc lr, r2, #64, 18 @ 0x100000 │ │ │ │ ldmib sp, {r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf108c604 │ │ │ │ ldclne 3, cr3, [r7], #-1020 @ 0xfffffc04 │ │ │ │ ldrmi r1, [r8, #2971]! @ 0xb9b │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - ldrmi r3, [pc], #-1539 @ 0xc3cc0 │ │ │ │ + ldrmi r3, [pc], #-1539 @ 0xc3c88 │ │ │ │ stmdaeq r6, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, lr, pc}^ │ │ │ │ cdpls 3, 0, cr1, cr6, cr10, {0} │ │ │ │ strmi r4, [lr], #-651 @ 0xfffffd75 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xfe30d0dc │ │ │ │ + blne 0xfe30d0a4 │ │ │ │ strmi lr, [r2, #-2278] @ 0xfffff71a │ │ │ │ addsmi r1, r3, #7471104 @ 0x720000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183914,53 +183900,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 12, cr1, [ip], {149} @ 0x95 │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c924 │ │ │ │ - blcs 0x182f3c │ │ │ │ + blx 0x188c8ec │ │ │ │ + blcs 0x182f04 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100c48 │ │ │ │ + blcs 0xff100c10 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r2], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x1156cc │ │ │ │ + bl 0x115694 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r2, lsl #20 │ │ │ │ andmi pc, r0, #687865856 @ 0x29000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdbmi r0, {r0, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1594 @ 0xfffff9c6 │ │ │ │ - mcr2 7, 1, pc, cr10, cr15, {2} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr15, {2} @ │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8264649 │ │ │ │ strbmi ip, [r0], -r2, lsl #24 │ │ │ │ - mcr2 7, 1, pc, cr2, cr15, {2} @ │ │ │ │ + mrc2 7, 1, pc, cr14, cr15, {2} │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x201e18 │ │ │ │ - blls 0xf7dd4 │ │ │ │ + bleq 0x201de0 │ │ │ │ + blls 0xf7d9c │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ @ instruction: 0xf8349c02 │ │ │ │ @ instruction: 0xf8b40c02 │ │ │ │ - blcs 0xe3d94 │ │ │ │ + blcs 0xe3d5c │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], sl │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcdc │ │ │ │ ldrb r4, [r9, r0, lsl #2] │ │ │ │ @ instruction: 0x3c01e9dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x315428 │ │ │ │ + bl 0x3153f0 │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ smlatteq r2, lr, r8, lr │ │ │ │ andeq lr, r3, #14336 @ 0x3800 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ @@ -183973,56 +183959,56 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 13, cr1, [ip, #-84] @ 0xffffffac │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188ca10 │ │ │ │ - blcs 0x183028 │ │ │ │ + blx 0x188c9d8 │ │ │ │ + blcs 0x182ff0 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100d34 │ │ │ │ + blcs 0xff100cfc │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r4], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x1157b8 │ │ │ │ + bl 0x115780 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r4, lsl #20 │ │ │ │ andmi pc, r0, #41 @ 0x29 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdbmi r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ - ldc2 7, cr15, [ip, #380]! @ 0x17c │ │ │ │ + ldc2l 7, cr15, [r8, #380] @ 0x17c │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8464649 │ │ │ │ strbmi ip, [r0], -r4, lsl #24 │ │ │ │ - ldc2 7, cr15, [r4, #380]! @ 0x17c │ │ │ │ + ldc2l 7, cr15, [r0, #380] @ 0x17c │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x301f84 │ │ │ │ - blls 0xf7eb4 │ │ │ │ + bleq 0x301f4c │ │ │ │ + blls 0xf7e7c │ │ │ │ tstls r1, r5, asr r9 │ │ │ │ stmdaeq r1, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd3c01 │ │ │ │ ldrmi r9, [ip, #12] │ │ │ │ vmlaeq.f64 d14, d3, d9 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe98c2a8 │ │ │ │ + bl 0xfe98c270 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9}^ │ │ │ │ - bl 0x4442b8 │ │ │ │ + bl 0x444280 │ │ │ │ ldrmi r0, [r4, #515] @ 0x203 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -184033,133 +184019,133 @@ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf04f3110 │ │ │ │ @ instruction: 0xf6c70e00 │ │ │ │ svcls 0x00167ef0 │ │ │ │ andls r4, fp, r6, lsl #12 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ - blx 0xfe2c287a │ │ │ │ + blx 0xfe2c2842 │ │ │ │ @ instruction: 0xf10b2b02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1490b0c │ │ │ │ + b 0x1490ad4 │ │ │ │ svclt 0x000c0bcb │ │ │ │ sbcseq r4, fp, fp, asr r6 │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ - blcc 0x33e64c │ │ │ │ + blcc 0x33e614 │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, , q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r7, lsl #8 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ teqlt r9, r1, lsr #32 │ │ │ │ @ instruction: 0xf0272100 │ │ │ │ strbmi r4, [r1, #-3072] @ 0xfffff400 │ │ │ │ - bl 0x1d2a35c │ │ │ │ + bl 0x1d2a324 │ │ │ │ movwle r0, #7180 @ 0x1c0c │ │ │ │ strmi pc, [r0, -r7, lsl #2] │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr2, cr15, {2} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr15, {2} │ │ │ │ stmib r6, {r4, r8, sl, ip, sp}^ │ │ │ │ strbmi r0, [r2], -r0, lsl #2 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ ldrcc sl, [r0], #-0 │ │ │ │ - mrc2 7, 1, pc, cr6, cr15, {2} │ │ │ │ + mrc2 7, 2, pc, cr2, cr15, {2} │ │ │ │ stmdb r6, {r4, r9, sl, ip, sp}^ │ │ │ │ ldrbmi r0, [sp, #-258] @ 0xfffffefe │ │ │ │ ldmib r5, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ ldmib r5, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r4, {r2, r8}^ │ │ │ │ stmdavs r7!, {r1, r8, r9, sp}^ │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1b99907 │ │ │ │ bicle r0, ip, r0, lsl #30 │ │ │ │ stmdbls r8, {r0, r4, r5, r8, ip, sp, pc} │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ - bl 0x1d155e4 │ │ │ │ + bl 0x1d155ac │ │ │ │ bicle r0, pc, #12, 24 @ 0xc00 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdals fp, {r0, r3, r8, r9, fp, ip, sp} │ │ │ │ ldrmi r4, [r8], #-1435 @ 0xfffffa65 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x78d3bc │ │ │ │ + bne 0x78d384 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r3, #2242] @ 0x8c2 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695a00 │ │ │ │ + blls 0x6959c8 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ strcc pc, [r0, #-963] @ 0xfffffc3d │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ sbcslt r0, lr, #152, 20 @ 0x98000 │ │ │ │ - bmi 0x20c121c │ │ │ │ + bmi 0x20c11e4 │ │ │ │ svccs 0x00020adb │ │ │ │ streq lr, [r0], #-2691 @ 0xfffff57d │ │ │ │ - beq 0xc023c │ │ │ │ + beq 0xc0204 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0c03ea0a │ │ │ │ streq pc, [r1], #-4 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r1, r0 │ │ │ │ - beq 0x1fe860 │ │ │ │ + beq 0x1fe828 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ subseq r4, fp, r7, lsr r6 │ │ │ │ @ instruction: 0xf0809309 │ │ │ │ - b 0x1484c50 │ │ │ │ + b 0x1484c18 │ │ │ │ rsbeq r3, r4, ip, asr #11 │ │ │ │ strls r0, [r4, #-64] @ 0xffffffc0 │ │ │ │ - b 0x14a9064 │ │ │ │ + b 0x14a902c │ │ │ │ strcs r3, [r2, #-2762] @ 0xfffff536 │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ ldmdane r1, {r3, r8, ip, pc} │ │ │ │ ldmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ @ instruction: 0xf8389b08 │ │ │ │ @ instruction: 0xf8332014 │ │ │ │ - blls 0x2a00d0 │ │ │ │ + blls 0x2a0098 │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ - blls 0x2480d8 │ │ │ │ + blls 0x2480a0 │ │ │ │ smlabbeq r1, sl, sl, lr │ │ │ │ andsvs pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi r9, lr, r0 │ │ │ │ @ instruction: 0xf7649b03 │ │ │ │ - @ instruction: 0xf82bfabf │ │ │ │ - blls 0x3040f4 │ │ │ │ + @ instruction: 0xf82bfadb │ │ │ │ + blls 0x3040bc │ │ │ │ @ instruction: 0xf8384631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7643402 │ │ │ │ - blls 0x242b84 │ │ │ │ + blls 0x242bbc │ │ │ │ andeq pc, r5, fp, lsr #16 │ │ │ │ addsmi r3, ip, #4, 10 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a18f0 │ │ │ │ + bl 0x3a18b8 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d4d4 │ │ │ │ + bne 0x108d49c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184172,152 +184158,152 @@ │ │ │ │ andls r9, r8, sp, lsl fp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, fp} │ │ │ │ vfnmacs.f32 s28, s6, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf105b2dd │ │ │ │ - b 0xfe1c552c │ │ │ │ + b 0xfe1c54f4 │ │ │ │ svclt 0x0018070e │ │ │ │ vmla.i q8, , d2[1] │ │ │ │ vaddl.u8 , d19, d0 │ │ │ │ @ instruction: 0xf00e3301 │ │ │ │ - b 0x1487940 │ │ │ │ + b 0x1487908 │ │ │ │ ldrls r0, [r1, #-1477] @ 0xfffffa3b │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ rsbsmi pc, pc, #128, 8 @ 0x80000000 │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ rscseq pc, pc, #130 @ 0x82 │ │ │ │ streq pc, [r1], #-7 │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ - bleq 0x147ed60 │ │ │ │ + bleq 0x147ed28 │ │ │ │ tsteq r0, r7, lsl #20 │ │ │ │ andsmi r4, r3, r8, lsl r0 │ │ │ │ stmib sp, {r1, r5, lr}^ │ │ │ │ bicseq lr, fp, #15728640 @ 0xf00000 │ │ │ │ bicseq r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bcs 0x2c633c │ │ │ │ + bcs 0x2c6304 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ streq pc, [r2, -pc, asr #32] │ │ │ │ - b 0x14a8590 │ │ │ │ + b 0x14a8558 │ │ │ │ tstls r5, r0, asr #2 │ │ │ │ svclt 0x00284611 │ │ │ │ stmib sp, {r3, r8, sp}^ │ │ │ │ ldrtmi r2, [r9], sp, lsl #2 │ │ │ │ strcs r9, [r0], #-2575 @ 0xfffff5f1 │ │ │ │ movwls r4, #46663 @ 0xb647 │ │ │ │ movwls r0, #41035 @ 0xa04b │ │ │ │ andshi pc, r4, ip, lsr r8 @ │ │ │ │ andcc pc, r9, ip, lsr r8 @ │ │ │ │ eorsle r2, sl, r0, lsl #20 │ │ │ │ subsmi r9, r3, fp, lsl #20 │ │ │ │ - blls 0x328dbc │ │ │ │ + blls 0x328d84 │ │ │ │ stmdbgt r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1aadf4 │ │ │ │ - blls 0x3c69d0 │ │ │ │ + bl 0x1aadbc │ │ │ │ + blls 0x3c6998 │ │ │ │ @ instruction: 0xf888fa1f │ │ │ │ streq lr, [r9], -r3, lsl #22 │ │ │ │ - bl 0x1aadec │ │ │ │ + bl 0x1aadb4 │ │ │ │ @ instruction: 0xf83b0509 │ │ │ │ strcc r9, [r2], #-20 @ 0xffffffec │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ movwne lr, #14813 @ 0x39dd │ │ │ │ strls r4, [r0, -r8, asr #12] │ │ │ │ - blx 0x801f74 │ │ │ │ + blx 0xf01f3c │ │ │ │ stceq 8, cr15, [r2], {37} @ 0x25 │ │ │ │ strbmi r9, [r8], -r5, lsl #22 │ │ │ │ - blcs 0x2022c8 │ │ │ │ + blcs 0x202290 │ │ │ │ strls r4, [r0, -r1, asr #12] │ │ │ │ - blx 0x581f88 │ │ │ │ + blx 0xc81f50 │ │ │ │ @ instruction: 0xf8254554 │ │ │ │ - blle 0xffa46e10 │ │ │ │ + blle 0xffa46dd8 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrmi r9, [r9], #2826 @ 0xb0a │ │ │ │ ldrbmi r9, [r3, #-2829] @ 0xfffff4f3 │ │ │ │ - bls 0x4bb644 │ │ │ │ + bls 0x4bb60c │ │ │ │ @ instruction: 0xf83c4654 │ │ │ │ @ instruction: 0xf83c3009 │ │ │ │ - bcs 0xe426c │ │ │ │ - bls 0x3b8930 │ │ │ │ + bcs 0xe4234 │ │ │ │ + bls 0x3b88f8 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ ldmib sp, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd670 │ │ │ │ + blls 0x2dd638 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c63c │ │ │ │ + bne 0xffe4c604 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695c80 │ │ │ │ + blls 0x695c48 │ │ │ │ ldrsbge pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmibcs r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ad8 │ │ │ │ - b 0xfe0cde88 │ │ │ │ + b 0xfe0cde50 │ │ │ │ sbcslt r0, lr, #150994944 @ 0x9000000 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ - b 0x8cfe9c │ │ │ │ - b 0xc56a4 │ │ │ │ + b 0x8cfe64 │ │ │ │ + b 0xc566c │ │ │ │ @ instruction: 0xf0040003 │ │ │ │ @ instruction: 0xf1060401 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf0093701 │ │ │ │ - b 0x14866b0 │ │ │ │ + b 0x1486678 │ │ │ │ andls r0, r9, r0, asr #32 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x07c34637 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0899303 │ │ │ │ - b 0x1484ed4 │ │ │ │ + b 0x1484e9c │ │ │ │ strbeq r0, [sp, r9, lsl #19]! │ │ │ │ strls r4, [r5, #-1097] @ 0xfffffbb7 │ │ │ │ strcs r4, [r4, #-1169] @ 0xfffffb6f │ │ │ │ - bl 0x14d2e0 │ │ │ │ + bl 0x14d2a8 │ │ │ │ smlabbls r8, r3, r3, r0 │ │ │ │ ldmeq fp!, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ - blls 0x2e8f08 │ │ │ │ + blls 0x2e8ed0 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ eorcs pc, r4, r8, asr r8 @ │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - blls 0x294468 │ │ │ │ + blls 0x294430 │ │ │ │ eorvs pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b05 │ │ │ │ subsmi sl, lr, r0 │ │ │ │ @ instruction: 0xf7669b03 │ │ │ │ - @ instruction: 0xf84bfac5 │ │ │ │ - blls 0x3043ac │ │ │ │ + @ instruction: 0xf84bfae1 │ │ │ │ + blls 0x304374 │ │ │ │ @ instruction: 0xf8584631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7663402 │ │ │ │ - blls 0x282e14 │ │ │ │ + blls 0x282e4c │ │ │ │ andeq pc, r5, fp, asr #16 │ │ │ │ addsmi r3, ip, #8, 10 @ 0x2000000 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1b68 │ │ │ │ + bl 0x3a1b30 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d74c │ │ │ │ + bne 0x108d714 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184326,85 +184312,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcls 0x001db093 │ │ │ │ andls r9, r8, ip, lsl #6 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ vldmiacs r7, {s28-s106} │ │ │ │ - b 0x148ef98 │ │ │ │ + b 0x148ef60 │ │ │ │ svclt 0x001824d7 │ │ │ │ - b 0xfe1d0f9c │ │ │ │ + b 0xfe1d0f64 │ │ │ │ rscslt r0, sp, #12 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ sbcseq fp, lr, r8, lsl pc │ │ │ │ orrcc pc, r0, #469762051 @ 0x1c000003 │ │ │ │ strcc pc, [r1, -r7, asr #7] │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - bleq 0xfe3fefbc │ │ │ │ + bleq 0xfe3fef84 │ │ │ │ biceq lr, r7, r2, lsl #22 │ │ │ │ streq lr, [r3, -r0, lsr #20] │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbvc lr, [r7, pc, asr #20] │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ stmib sp, {r6}^ │ │ │ │ andls ip, r4, pc, lsl #12 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ strhtmi r0, [r3], -r2 │ │ │ │ andls r0, sl, r0, asr #15 │ │ │ │ - bcs 0x1ea428 │ │ │ │ + bcs 0x1ea3f0 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9709 │ │ │ │ ldrmi r0, [r6], r4, lsl #14 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ subseq r0, fp, r4, lsl #28 │ │ │ │ @ instruction: 0x2e0de9cd │ │ │ │ - b 0x14a901c │ │ │ │ + b 0x14a8fe4 │ │ │ │ @ instruction: 0xf8dd038e │ │ │ │ movwls r8, #45168 @ 0xb070 │ │ │ │ @ instruction: 0xf85159ca │ │ │ │ ldrls r3, [r1, #-36] @ 0xffffffdc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea444 │ │ │ │ - bls 0x346c2c │ │ │ │ + b 0xfe0ea40c │ │ │ │ + bls 0x346bf4 │ │ │ │ strne lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ - bl 0x1ab068 │ │ │ │ - blls 0x3c6844 │ │ │ │ - blls 0x2cabb0 │ │ │ │ + bl 0x1ab030 │ │ │ │ + blls 0x3c680c │ │ │ │ + blls 0x2cab78 │ │ │ │ @ instruction: 0xf85b19dd │ │ │ │ ldrbmi r7, [r1], -r4, lsr #32 │ │ │ │ stccs 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blls 0x1d1450 │ │ │ │ + blls 0x1d1418 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7668000 │ │ │ │ - @ instruction: 0xf845fa27 │ │ │ │ - blls 0x207468 │ │ │ │ + @ instruction: 0xf845fa43 │ │ │ │ + blls 0x207430 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ stmdbls r3, {r3, r8, r9, fp, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0x802200 │ │ │ │ + blx 0xf021c8 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xff9c7090 │ │ │ │ + blle 0xff9c7058 │ │ │ │ @ instruction: 0x1706e9dd │ │ │ │ - ldrmi r9, [pc], #-2827 @ 0xc4478 │ │ │ │ + ldrmi r9, [pc], #-2827 @ 0xc4440 │ │ │ │ strbmi r9, [fp, #-2829] @ 0xfffff4f3 │ │ │ │ stmdals pc, {r0, r1, r3, r8, sl, fp, ip, lr, pc} @ │ │ │ │ stmibpl sl, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea4b4 │ │ │ │ + b 0xfe0ea47c │ │ │ │ ldrmi r0, [r3], -r3, lsl #20 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd8dc │ │ │ │ + blls 0x2dd8a4 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c8a8 │ │ │ │ + bne 0xffe4c870 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184412,73 +184398,73 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r7], -pc, lsl #1 │ │ │ │ mrcls 6, 0, r4, cr9, cr12, {0} │ │ │ │ vabdl.u8 , d6, d13 │ │ │ │ - beq 0xfed8c4ec │ │ │ │ + beq 0xfed8c4b4 │ │ │ │ @ instruction: 0xf0032802 │ │ │ │ svclt 0x00180a01 │ │ │ │ @ instruction: 0xf08a3001 │ │ │ │ - blx 0x18874fc │ │ │ │ - b 0x14c2714 │ │ │ │ + blx 0x18874c4 │ │ │ │ + b 0x14c26dc │ │ │ │ svclt 0x00180aca │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ strcc pc, [r0], -r6, asr #7 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andeq lr, r6, #143360 @ 0x23000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ andeq pc, r1, r0 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - b 0x8e914c │ │ │ │ - b 0xc5154 │ │ │ │ + b 0x8e9114 │ │ │ │ + b 0xc511c │ │ │ │ svclt 0x00080006 │ │ │ │ ldrbeq r4, [r2, r1, asr #13] │ │ │ │ movwls r0, #38875 @ 0x97db │ │ │ │ movwls r0, #28739 @ 0x7043 │ │ │ │ movweq pc, #33193 @ 0x81a9 @ │ │ │ │ @ instruction: 0xf0239208 │ │ │ │ @ instruction: 0xf104030f │ │ │ │ - bl 0x104d9c │ │ │ │ + bl 0x104d64 │ │ │ │ ldrtmi r0, [lr], -sl, lsl #22 │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ movwls r9, #26635 @ 0x680b │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldrcc r9, [r0], #-2826 @ 0xfffff4f6 │ │ │ │ ldrcc r6, [r0], -sl, ror #16 │ │ │ │ - bne 0xffbaa99c │ │ │ │ + bne 0xffbaa964 │ │ │ │ ldrcc r9, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bl 0x1946a8 │ │ │ │ + bl 0x194670 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf855404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r4, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r2, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7664649 │ │ │ │ - @ instruction: 0x463afa37 │ │ │ │ + @ instruction: 0x463afa53 │ │ │ │ stmdb r6, {r3, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #14 │ │ │ │ strls r9, [r2, -r7, lsl #30] │ │ │ │ ldmdb r4, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf7668900 │ │ │ │ - blls 0x282e6c │ │ │ │ + blls 0x282ea4 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ bicle r4, r9, r3, lsr #5 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3853] @ 0xf0d │ │ │ │ stmdble r9, {r0, r1, r2, r3, r6, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq r7, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -184495,21 +184481,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e44 │ │ │ │ + b 0x1495e0c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf24c │ │ │ │ - bleq 0x182720 │ │ │ │ + beq 0x2bf214 │ │ │ │ + bleq 0x1826e8 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fbcb │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184524,21 +184510,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495eb8 │ │ │ │ + b 0x1495e80 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf2c0 │ │ │ │ - bleq 0x202814 │ │ │ │ + beq 0x2bf288 │ │ │ │ + bleq 0x2027dc │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc39 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184553,21 +184539,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f2c │ │ │ │ + b 0x1495ef4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf334 │ │ │ │ - bleq 0x202888 │ │ │ │ + beq 0x2bf2fc │ │ │ │ + bleq 0x202850 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc03 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184582,20 +184568,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495fa0 │ │ │ │ + b 0x1495f68 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf3a8 │ │ │ │ + beq 0x2bf370 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184611,21 +184597,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496014 │ │ │ │ + b 0x1495fdc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf41c │ │ │ │ - bleq 0x1828f0 │ │ │ │ + beq 0x2bf3e4 │ │ │ │ + bleq 0x1828b8 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fc5b │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184640,21 +184626,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496088 │ │ │ │ + b 0x1496050 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf490 │ │ │ │ - bleq 0x2029e4 │ │ │ │ + beq 0x2bf458 │ │ │ │ + bleq 0x2029ac │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc95 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184669,21 +184655,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14960fc │ │ │ │ + b 0x14960c4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf504 │ │ │ │ - bleq 0x202a58 │ │ │ │ + beq 0x2bf4cc │ │ │ │ + bleq 0x202a20 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc5f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184698,20 +184684,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496170 │ │ │ │ + b 0x1496138 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf578 │ │ │ │ + beq 0x2bf540 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184727,23 +184713,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14961e4 │ │ │ │ + b 0x14961ac │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf5ec │ │ │ │ - bleq 0x182ac0 │ │ │ │ + beq 0x2bf5b4 │ │ │ │ + bleq 0x182a88 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf828fdf7 │ │ │ │ + @ instruction: 0xf828fe13 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184756,23 +184742,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496258 │ │ │ │ + b 0x1496220 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf660 │ │ │ │ - bleq 0x202bb4 │ │ │ │ + beq 0x2bf628 │ │ │ │ + bleq 0x202b7c │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf848fe2f │ │ │ │ + @ instruction: 0xf848fe4b │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184785,21 +184771,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14962cc │ │ │ │ + b 0x1496294 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf6d4 │ │ │ │ - bleq 0x202c28 │ │ │ │ + beq 0x2bf69c │ │ │ │ + bleq 0x202bf0 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d3 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184814,21 +184800,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496340 │ │ │ │ + b 0x1496308 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf748 │ │ │ │ - bleq 0x202c9c │ │ │ │ + beq 0x2bf710 │ │ │ │ + bleq 0x202c64 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848fa31 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184843,21 +184829,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14963b4 │ │ │ │ + b 0x149637c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf7bc │ │ │ │ - bleq 0x202d10 │ │ │ │ + beq 0x2bf784 │ │ │ │ + bleq 0x202cd8 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f973 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184872,21 +184858,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496428 │ │ │ │ + b 0x14963f0 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf830 │ │ │ │ - bleq 0x202d84 │ │ │ │ + beq 0x2bf7f8 │ │ │ │ + bleq 0x202d4c │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d1 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184901,23 +184887,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149649c │ │ │ │ + b 0x1496464 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf8a4 │ │ │ │ - bleq 0x183178 │ │ │ │ + beq 0x2bf86c │ │ │ │ + bleq 0x183140 │ │ │ │ @ instruction: 0xf7704649 │ │ │ │ - @ instruction: 0xf828fef3 │ │ │ │ + @ instruction: 0xf828ff0f │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184930,23 +184916,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496510 │ │ │ │ + b 0x14964d8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf918 │ │ │ │ - bleq 0x182dec │ │ │ │ + beq 0x2bf8e0 │ │ │ │ + bleq 0x182db4 │ │ │ │ @ instruction: 0xf7724649 │ │ │ │ - @ instruction: 0xf828f941 │ │ │ │ + @ instruction: 0xf828f95d │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184959,32 +184945,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x1496584 │ │ │ │ + b 0x149654c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f98c │ │ │ │ + beq 0x27f954 │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d011 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76ddceb │ │ │ │ - strmi pc, [sl, #4057]! @ 0xfd9 │ │ │ │ + strmi pc, [sl, #4085]! @ 0xff5 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ svcgt 0x0002f829 │ │ │ │ stmibne r0!, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andle r4, r7, #-536870901 @ 0xe000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr} │ │ │ │ @@ -184997,37 +184983,37 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x149661c │ │ │ │ + b 0x14965e4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27fa24 │ │ │ │ + beq 0x27f9ec │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76fdceb │ │ │ │ - strmi pc, [sl, #3671]! @ 0xe57 │ │ │ │ + strmi pc, [sl, #3699]! @ 0xe73 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #160, 18 @ 0x280000 │ │ │ │ strcs sp, [r0], #-519 @ 0xfffffdf9 │ │ │ │ - bne 0xe4e264 │ │ │ │ + bne 0xe4e22c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -185035,29 +185021,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14966b4 │ │ │ │ + b 0x149667c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181534 │ │ │ │ + beq 0x1814fc │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x182f90 │ │ │ │ + blne 0x182f58 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [r4, #-460] @ 0xfffffe34 │ │ │ │ - b 0x149656c │ │ │ │ + stc2 7, cr15, [r0, #-460]! @ 0xfffffe34 │ │ │ │ + b 0x1496534 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e2dc │ │ │ │ + bne 0x108e2a4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185066,29 +185052,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496730 │ │ │ │ + b 0x14966f8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2015b0 │ │ │ │ + beq 0x201578 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x20308c │ │ │ │ + blne 0x203054 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2l 7, cr15, [lr], {115} @ 0x73 │ │ │ │ - b 0x14965e8 │ │ │ │ + stc2l 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ + b 0x14965b0 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e358 │ │ │ │ + bne 0x108e320 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185098,33 +185084,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b11a8 │ │ │ │ + b 0x14b1170 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4bf8 │ │ │ │ + b 0x14b4bc0 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffbbc │ │ │ │ + beq 0x2ffb84 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [lr], {115} @ 0x73 │ │ │ │ + ldc2l 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd3e0 │ │ │ │ + bl 0xfeacd3a8 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c53f0 │ │ │ │ + bl 0x1c53b8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185132,23 +185118,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496838 │ │ │ │ + b 0x1496800 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x1816b8 │ │ │ │ + beq 0x181680 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x183114 │ │ │ │ + blne 0x1830dc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - mcrr2 7, 7, pc, r2, cr3 @ │ │ │ │ + mrrc2 7, 7, pc, lr, cr3 @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185164,23 +185150,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14968b8 │ │ │ │ + b 0x1496880 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201738 │ │ │ │ + beq 0x201700 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x203214 │ │ │ │ + blne 0x2031dc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ + stc2 7, cr15, [r6], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185197,35 +185183,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1334 │ │ │ │ + b 0x14b12fc │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4d84 │ │ │ │ + b 0x14b4d4c │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffd48 │ │ │ │ + beq 0x2ffd10 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r8], {115} @ 0x73 │ │ │ │ + ldc2 7, cr15, [r4], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd574 │ │ │ │ + bl 0xfeacd53c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5584 │ │ │ │ + bl 0x1c554c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185233,31 +185219,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14969cc │ │ │ │ + b 0x1496994 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x18184c │ │ │ │ + beq 0x181814 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1832a8 │ │ │ │ + bleq 0x183270 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x2002faa │ │ │ │ + blx 0xfe702f72 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496888 │ │ │ │ + b 0x1496850 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d5fc │ │ │ │ + blne 0x108d5c4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185266,31 +185252,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496a50 │ │ │ │ + b 0x1496a18 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2018d0 │ │ │ │ + beq 0x201898 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2033ac │ │ │ │ + bleq 0x203374 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x1b0302e │ │ │ │ + blx 0xfe202ff6 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x149690c │ │ │ │ + b 0x14968d4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d680 │ │ │ │ + blne 0x108d648 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185300,27 +185286,27 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b14d0 │ │ │ │ + b 0x14b1498 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4f20 │ │ │ │ + b 0x14b4ee8 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffee4 │ │ │ │ + beq 0x2ffeac │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe6830be │ │ │ │ + blx 0xfed83086 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14969a0 │ │ │ │ + b 0x1496968 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185337,29 +185323,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496b6c │ │ │ │ + b 0x1496b34 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x1819ec │ │ │ │ + beq 0x1819b4 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183448 │ │ │ │ + bleq 0x183410 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfeb03148 │ │ │ │ - b 0x1496a24 │ │ │ │ + blx 0xff203110 │ │ │ │ + b 0x14969ec │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e794 │ │ │ │ + bne 0x108e75c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185368,29 +185354,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496be8 │ │ │ │ + b 0x1496bb0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201a68 │ │ │ │ + beq 0x201a30 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203544 │ │ │ │ + bleq 0x20350c │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x1d831c4 │ │ │ │ - b 0x1496aa0 │ │ │ │ + blx 0xfe48318c │ │ │ │ + b 0x1496a68 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e810 │ │ │ │ + bne 0x108e7d8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185400,33 +185386,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1660 │ │ │ │ + b 0x14b1628 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b50b0 │ │ │ │ + b 0x14b5078 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x300074 │ │ │ │ + beq 0x30003c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe18324c │ │ │ │ + blx 0xfe883214 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd898 │ │ │ │ + bl 0xfeacd860 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c58a8 │ │ │ │ + bl 0x1c5870 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185434,23 +185420,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496cf0 │ │ │ │ + b 0x1496cb8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181b70 │ │ │ │ + beq 0x181b38 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1835cc │ │ │ │ + bleq 0x183594 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9e6f773 │ │ │ │ + blx 0x183294 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185466,23 +185452,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496d70 │ │ │ │ + b 0x1496d38 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201bf0 │ │ │ │ + beq 0x201bb8 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2036cc │ │ │ │ + bleq 0x203694 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9aef773 │ │ │ │ + @ instruction: 0xf9caf773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185499,66 +185485,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b17ec │ │ │ │ + b 0x14b17b4 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b523c │ │ │ │ + b 0x14b5204 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x300200 │ │ │ │ + beq 0x3001c8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9bcf773 │ │ │ │ + @ instruction: 0xf9d8f773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacda2c │ │ │ │ + bl 0xfeacd9f4 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5a3c │ │ │ │ + bl 0x1c5a04 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887a78 │ │ │ │ + blx 0x1887a40 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116fa8 │ │ │ │ + bl 0x116f70 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf990f75e │ │ │ │ + @ instruction: 0xf9acf75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eab0 │ │ │ │ + bne 0x108ea78 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185566,31 +185552,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887b00 │ │ │ │ + blx 0x1887ac8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117028 │ │ │ │ + bl 0x116ff0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf958f75e │ │ │ │ + @ instruction: 0xf974f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb30 │ │ │ │ + bne 0x108eaf8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185599,27 +185585,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad3a4 │ │ │ │ + blx 0x18ad36c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1170cc │ │ │ │ + bl 0x117094 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2585] @ 0xfffff5e7 @ │ │ │ │ + ldrbmi pc, [sp, #-2613] @ 0xfffff5cb @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185632,31 +185618,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887c00 │ │ │ │ + blx 0x1887bc8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117130 │ │ │ │ + bl 0x1170f8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8d0f75e │ │ │ │ + @ instruction: 0xf8ecf75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec38 │ │ │ │ + bne 0x108ec00 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185664,31 +185650,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887c88 │ │ │ │ + blx 0x1887c50 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1171b0 │ │ │ │ + bl 0x117178 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf916f75e │ │ │ │ + @ instruction: 0xf932f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ecb8 │ │ │ │ + bne 0x108ec80 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185697,27 +185683,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad52c │ │ │ │ + blx 0x18ad4f4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117254 │ │ │ │ + bl 0x11721c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2569] @ 0xfffff5f7 @ │ │ │ │ + ldrbmi pc, [sp, #-2597] @ 0xfffff5db @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185730,31 +185716,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887d88 │ │ │ │ + blx 0x1887d50 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1172b8 │ │ │ │ + bl 0x117280 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - stc2 7, cr15, [r4], #-376 @ 0xfffffe88 │ │ │ │ + mcrr2 7, 5, pc, r0, cr14 @ │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108edc0 │ │ │ │ + bne 0x108ed88 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185762,31 +185748,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887e10 │ │ │ │ + blx 0x1887dd8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117338 │ │ │ │ + bl 0x117300 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xffd8f75e │ │ │ │ + @ instruction: 0xfff4f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ee40 │ │ │ │ + bne 0x108ee08 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185795,27 +185781,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad6b4 │ │ │ │ + blx 0x18ad67c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1173dc │ │ │ │ + bl 0x1173a4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - ldrbmi pc, [sp, #-2067] @ 0xfffff7ed @ │ │ │ │ + ldrbmi pc, [sp, #-2095] @ 0xfffff7d1 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185828,38 +185814,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac70c │ │ │ │ + blx 0x18ac6d4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117464 │ │ │ │ + bl 0x11742c │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - vorr.i16 , #36096 @ 0x8d00 │ │ │ │ + vbic.i16 , #35072 @ 0x8900 │ │ │ │ vld1.8 {d0-d3}, [r0], lr │ │ │ │ - b 0x1155f44 │ │ │ │ + b 0x1155f0c │ │ │ │ @ instruction: 0xf5b132c4 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ ldrbmi fp, [sp, #-656] @ 0xfffffd70 │ │ │ │ svceq 0x0002f828 │ │ │ │ stcls 1, cr13, [r1], {233} @ 0xe9 │ │ │ │ ldrtmi r4, [ip], #-1465 @ 0xfffffa47 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108df64 │ │ │ │ + blne 0x108df2c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2531] @ 0x9e3 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -185867,28 +185853,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac7a8 │ │ │ │ + blx 0x18ac770 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r4], #-419 @ 0xfffffe5d │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1174e0 │ │ │ │ + bl 0x1174a8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r1, [r2], -r4, lsl #22 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf020ff03 │ │ │ │ + @ instruction: 0xf020ff1f │ │ │ │ @ instruction: 0xf1b24200 │ │ │ │ svclt 0x00984fff │ │ │ │ sbcvc lr, r9, r2, asr #20 │ │ │ │ @ instruction: 0xf844455d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #3073]! @ 0xc01 │ │ │ │ stmdble r7, {r2, r3, r4, r5, sl, lr} │ │ │ │ @@ -185909,73 +185895,73 @@ │ │ │ │ @ instruction: 0xf04fb087 │ │ │ │ @ instruction: 0xf6c70800 │ │ │ │ @ instruction: 0x460c78f0 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf04f9f10 │ │ │ │ andls r0, r5, r0, lsl #18 │ │ │ │ - blx 0xfe2c45ca │ │ │ │ + blx 0xfe2c4592 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf10b2f02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1493860 │ │ │ │ + b 0x1493828 │ │ │ │ svclt 0x000c0bcb │ │ │ │ rscseq r4, pc, pc, asr r6 @ │ │ │ │ - beq 0x2c086c │ │ │ │ - blvc 0x1c03a0 │ │ │ │ + beq 0x2c0834 │ │ │ │ + blvc 0x1c0368 │ │ │ │ ldm r4!, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - @ instruction: 0xf021ff2b │ │ │ │ + @ instruction: 0xf021ff47 │ │ │ │ strmi r4, [r1, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #120, 22 @ 0x1e000 │ │ │ │ - b 0x11b5934 │ │ │ │ + b 0x11b58fc │ │ │ │ ldrbmi r7, [r4, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blvc 0x1c0414 │ │ │ │ + blvc 0x1c03dc │ │ │ │ ldrmi r9, [fp, #2053]! @ 0x805 │ │ │ │ vmlaeq.f64 d14, d7, d0 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8e0b0 │ │ │ │ + bl 0xfea8e078 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x4460c0 │ │ │ │ + bl 0x446088 │ │ │ │ ldrmi r0, [fp, #775] @ 0x307 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18888f8 │ │ │ │ + blx 0x18888c0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117628 │ │ │ │ + bl 0x1175f0 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mrc2 7, 2, pc, cr4, cr13, {2} │ │ │ │ + mrc2 7, 3, pc, cr0, cr13, {2} │ │ │ │ vorr.i32 q10, #8716288 @ 0x00850000 │ │ │ │ @ instruction: 0xf82b000e │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e134 │ │ │ │ + blne 0x108e0fc │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185983,32 +185969,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888984 │ │ │ │ + blx 0x188894c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1176ac │ │ │ │ + bl 0x117674 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - mrc2 7, 4, pc, cr8, cr13, {2} │ │ │ │ + mrc2 7, 5, pc, cr4, cr13, {2} │ │ │ │ @ instruction: 0xf0204555 │ │ │ │ @ instruction: 0xf84b4000 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e1b8 │ │ │ │ + blne 0x108e180 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186016,28 +186002,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad628 │ │ │ │ + blx 0x18ad5f0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5a60 │ │ │ │ + b 0x14b5a28 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300a20 │ │ │ │ + bleq 0x3009e8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff88f75d │ │ │ │ + @ instruction: 0xffa4f75d │ │ │ │ svceq 0x0008f846 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ rsbsvs r4, r1, sp, asr r5 │ │ │ │ strbmi sp, [r4], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186053,26 +186039,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888a94 │ │ │ │ + blx 0x1888a5c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1177c4 │ │ │ │ + bl 0x11778c │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - stc2 7, cr15, [r6, #372] @ 0x174 │ │ │ │ + stc2 7, cr15, [r2, #372]! @ 0x174 │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf3c0bfd8 │ │ │ │ ldrbmi r0, [r5, #-14] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-493 @ 0xfffffe13 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -186088,113 +186074,113 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888b28 │ │ │ │ + blx 0x1888af0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117850 │ │ │ │ + bl 0x117818 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - stc2l 7, cr15, [r6, #372] @ 0x174 │ │ │ │ + stc2l 7, cr15, [r2, #372]! @ 0x174 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r2], -r8, lsl #31 │ │ │ │ @ instruction: 0xf84b4555 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e364 │ │ │ │ + blne 0x108e32c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ - beq 0x1020d8 │ │ │ │ - bvc 0xffd03abc │ │ │ │ + beq 0x1020a0 │ │ │ │ + bvc 0xffd03a84 │ │ │ │ @ instruction: 0xf1a2460c │ │ │ │ stcls 6, cr0, [lr, #-32] @ 0xffffffe0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b5c14 │ │ │ │ + b 0x14b5bdc │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ stmdbeq fp, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ ldmib r6!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ ldm r4!, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r0, -r2, lsl #2] │ │ │ │ - mcr2 7, 5, pc, cr12, cr13, {2} @ │ │ │ │ + mcr2 7, 6, pc, cr8, cr13, {2} @ │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8454580 │ │ │ │ - bl 0x1f49c10 │ │ │ │ + bl 0x1f49bd8 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [ip, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, fp, rrx │ │ │ │ - blls 0x197960 │ │ │ │ + blls 0x197928 │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ ldrbmi r4, [fp, #-1112] @ 0xfffffba8 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8f410 │ │ │ │ + bl 0xfeb8f3d8 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd7420 │ │ │ │ + bl 0xd73e8 │ │ │ │ addsmi r0, r3, #-1342177280 @ 0xb0000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888c5c │ │ │ │ + blx 0x1888c24 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11798c │ │ │ │ + bl 0x117954 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - stc2 7, cr15, [sl], #-456 @ 0xfffffe38 │ │ │ │ + mcrr2 7, 7, pc, r6, cr2 @ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14975dc │ │ │ │ + b 0x14975a4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82b0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e4a0 │ │ │ │ + blne 0x108e468 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186202,34 +186188,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888cf0 │ │ │ │ + blx 0x1888cb8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117a18 │ │ │ │ + bl 0x1179e0 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - ldc2 7, cr15, [r2], {114} @ 0x72 │ │ │ │ + stc2 7, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497668 │ │ │ │ + b 0x1497630 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84b0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e52c │ │ │ │ + blne 0x108e4f4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186237,30 +186223,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad99c │ │ │ │ + blx 0x18ad964 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5dd4 │ │ │ │ + b 0x14b5d9c │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300d94 │ │ │ │ + bleq 0x300d5c │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ + mrrc2 7, 7, pc, sl, cr2 @ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x149771c │ │ │ │ + b 0x14976e4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186276,26 +186262,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888e10 │ │ │ │ + blx 0x1888dd8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117b40 │ │ │ │ + bl 0x117b08 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x1403ffe │ │ │ │ + blx 0x1b03fc6 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186310,26 +186296,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888ea0 │ │ │ │ + blx 0x1888e68 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117bc8 │ │ │ │ + bl 0x117b90 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0x504086 │ │ │ │ + blx 0xc0404e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186344,70 +186330,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adb48 │ │ │ │ + blx 0x18adb10 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5f80 │ │ │ │ + b 0x14b5f48 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300f40 │ │ │ │ + bleq 0x300f08 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x804116 │ │ │ │ + blx 0xf040de │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ ldrbmi r0, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace76c │ │ │ │ + bl 0xfeace734 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c677c │ │ │ │ + bl 0x1c6744 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888fb8 │ │ │ │ + blx 0x1888f80 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ce8 │ │ │ │ + bl 0x117cb0 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x1f041a4 │ │ │ │ - b 0x1497934 │ │ │ │ + blx 0xfe60416c │ │ │ │ + b 0x14978fc │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e7f4 │ │ │ │ + blne 0x108e7bc │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186415,32 +186401,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889044 │ │ │ │ + blx 0x188900c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117d6c │ │ │ │ + bl 0x117d34 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0x1084228 │ │ │ │ - b 0x14979b8 │ │ │ │ + blx 0x17841f0 │ │ │ │ + b 0x1497980 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e878 │ │ │ │ + blne 0x108e840 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186448,64 +186434,64 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adce8 │ │ │ │ + blx 0x18adcb0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6120 │ │ │ │ + b 0x14b60e8 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3010e0 │ │ │ │ + bleq 0x3010a8 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x14042b4 │ │ │ │ + blx 0x1b0427c │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ ldrbmi r3, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace904 │ │ │ │ + bl 0xfeace8cc │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c6914 │ │ │ │ + bl 0x1c68dc │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889150 │ │ │ │ + blx 0x1889118 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117e80 │ │ │ │ + bl 0x117e48 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf9a8f772 │ │ │ │ + @ instruction: 0xf9c4f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186520,28 +186506,28 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891e8 │ │ │ │ + blx 0x18891b0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117f10 │ │ │ │ + bl 0x117ed8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf968f772 │ │ │ │ + @ instruction: 0xf984f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186556,75 +186542,75 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae298 │ │ │ │ + blx 0x18ae260 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b62d0 │ │ │ │ + b 0x14b6298 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301290 │ │ │ │ + bleq 0x301258 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf96ef772 │ │ │ │ + @ instruction: 0xf98af772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8472000 │ │ │ │ ldrbmi r0, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r8, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeaceac8 │ │ │ │ + bl 0xfeacea90 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206ad8 │ │ │ │ + bl 0x206aa0 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889314 │ │ │ │ + blx 0x18892dc │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118044 │ │ │ │ + bl 0x11800c │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf8c6f772 │ │ │ │ - b 0x1497c98 │ │ │ │ + @ instruction: 0xf8e2f772 │ │ │ │ + b 0x1497c60 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108eb58 │ │ │ │ + blne 0x108eb20 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186632,34 +186618,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18893a8 │ │ │ │ + blx 0x1889370 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1180d0 │ │ │ │ + bl 0x118098 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf888f772 │ │ │ │ - b 0x1497d24 │ │ │ │ + @ instruction: 0xf8a4f772 │ │ │ │ + b 0x1497cec │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ebe4 │ │ │ │ + blne 0x108ebac │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186667,70 +186653,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae454 │ │ │ │ + blx 0x18ae41c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b648c │ │ │ │ + b 0x14b6454 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x30144c │ │ │ │ + bleq 0x301414 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf890f772 │ │ │ │ + @ instruction: 0xf8acf772 │ │ │ │ @ instruction: 0xf84717c3 │ │ │ │ ldrbmi r3, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, fp, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeacec7c │ │ │ │ + bl 0xfeacec44 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206c8c │ │ │ │ + bl 0x206c54 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888cc8 │ │ │ │ + blx 0x1888c90 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1181f8 │ │ │ │ + bl 0x1181c0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x9046b2 │ │ │ │ + blx 0x100467a │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fd00 │ │ │ │ + bne 0x108fcc8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186738,31 +186724,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888d50 │ │ │ │ + blx 0x1888d18 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118278 │ │ │ │ + bl 0x118240 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x904732 │ │ │ │ + blx 0x10046fa │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fd80 │ │ │ │ + bne 0x108fd48 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186771,27 +186757,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae5f4 │ │ │ │ + blx 0x18ae5bc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11831c │ │ │ │ + bl 0x1182e4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2813] @ 0xfffff503 @ │ │ │ │ + ldrbmi pc, [sp, #-2841] @ 0xfffff4e7 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186804,31 +186790,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888e50 │ │ │ │ + blx 0x1888e18 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118380 │ │ │ │ + bl 0x118348 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x1c04838 │ │ │ │ + blx 0xfe304800 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fe88 │ │ │ │ + bne 0x108fe50 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186836,31 +186822,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888ed8 │ │ │ │ + blx 0x1888ea0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118400 │ │ │ │ + bl 0x1183c8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x1c048b8 │ │ │ │ + blx 0xfe304880 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ff08 │ │ │ │ + bne 0x108fed0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186869,27 +186855,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae77c │ │ │ │ + blx 0x18ae744 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1184a4 │ │ │ │ + bl 0x11846c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2705] @ 0xfffff56f @ │ │ │ │ + ldrbmi pc, [sp, #-2733] @ 0xfffff553 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186902,31 +186888,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888fd8 │ │ │ │ + blx 0x1888fa0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118508 │ │ │ │ + bl 0x1184d0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf99cf771 │ │ │ │ + @ instruction: 0xf9b8f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090010 │ │ │ │ + bne 0x108ffd8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186934,31 +186920,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889060 │ │ │ │ + blx 0x1889028 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118588 │ │ │ │ + bl 0x118550 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf99cf771 │ │ │ │ + @ instruction: 0xf9b8f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090090 │ │ │ │ + bne 0x1090058 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186967,27 +186953,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae904 │ │ │ │ + blx 0x18ae8cc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11862c │ │ │ │ + bl 0x1185f4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2443] @ 0xfffff675 @ │ │ │ │ + ldrbmi pc, [sp, #-2471] @ 0xfffff659 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187000,31 +186986,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889160 │ │ │ │ + blx 0x1889128 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118690 │ │ │ │ + bl 0x118658 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8e8f771 │ │ │ │ + @ instruction: 0xf904f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090198 │ │ │ │ + bne 0x1090160 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187032,31 +187018,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891e8 │ │ │ │ + blx 0x18891b0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118710 │ │ │ │ + bl 0x1186d8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf8e8f771 │ │ │ │ + @ instruction: 0xf904f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090218 │ │ │ │ + bne 0x10901e0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187065,27 +187051,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18aea8c │ │ │ │ + blx 0x18aea54 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1187b4 │ │ │ │ + bl 0x11877c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2335] @ 0xfffff6e1 @ │ │ │ │ + ldrbmi pc, [sp, #-2363] @ 0xfffff6c5 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187098,52 +187084,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adae4 │ │ │ │ + blx 0x18adaac │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x143314 │ │ │ │ + beq 0x1432dc │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff381834 │ │ │ │ + beq 0xff3817fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11885c │ │ │ │ + bl 0x118824 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r4], -r8 @ │ │ │ │ - @ instruction: 0xf970f75d │ │ │ │ + @ instruction: 0xf98cf75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - ldc2l 7, cr15, [r2, #-368] @ 0xfffffe90 │ │ │ │ + stc2l 7, cr15, [lr, #-368]! @ 0xfffffe90 │ │ │ │ @ instruction: 0xf828455d │ │ │ │ andsle r0, lr, r2, lsl #30 │ │ │ │ svcls 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7740b02 │ │ │ │ - @ instruction: 0x4603f897 │ │ │ │ + @ instruction: 0x4603f8b3 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - @ instruction: 0x4601f891 │ │ │ │ + strmi pc, [r1], -sp, lsr #17 │ │ │ │ vmlsl.u q10, d9, d0[2] │ │ │ │ strtmi r0, [r2], -lr, lsl #18 │ │ │ │ movweq pc, #58305 @ 0xe3c1 @ │ │ │ │ svcmi 0x00f8f5b9 │ │ │ │ - blcs 0xfb6b0 │ │ │ │ + blcs 0xfb678 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :64], sl │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0002f828 │ │ │ │ - blls 0x13b6e8 │ │ │ │ + blls 0x13b6b0 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f374 │ │ │ │ + bne 0x8f33c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187151,52 +187137,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adbb8 │ │ │ │ + blx 0x18adb80 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1433e8 │ │ │ │ + beq 0x1433b0 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff381908 │ │ │ │ + beq 0xff3818d0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118930 │ │ │ │ + bl 0x1188f8 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r4], -pc @ │ │ │ │ - ldc2l 7, cr15, [sl], #372 @ 0x174 │ │ │ │ + ldc2 7, cr15, [r6, #-372] @ 0xfffffe8c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - stc2l 7, cr15, [lr, #-368]! @ 0xfffffe90 │ │ │ │ + stc2 7, cr15, [sl, #368] @ 0x170 │ │ │ │ @ instruction: 0xf848455d │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7740b04 │ │ │ │ - strmi pc, [r3], -r7, asr #16 │ │ │ │ + strmi pc, [r3], -r3, ror #16 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - strmi pc, [r1], -r1, asr #16 │ │ │ │ + @ instruction: 0x4601f85d │ │ │ │ @ instruction: 0xf0294648 │ │ │ │ strtmi r4, [r2], -r0, lsl #18 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ - blcs 0xfb784 │ │ │ │ + blcs 0xfb74c │ │ │ │ @ instruction: 0xf04fd1da │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0004f848 │ │ │ │ - blls 0x13b7bc │ │ │ │ + blls 0x13b784 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f448 │ │ │ │ + bne 0x8f410 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187204,42 +187190,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adc8c │ │ │ │ + blx 0x18adc54 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1434bc │ │ │ │ + beq 0x143484 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3819dc │ │ │ │ + beq 0xff3819a4 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118a04 │ │ │ │ + bl 0x1189cc │ │ │ │ ands r0, r6, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r9], -r8 @ │ │ │ │ - @ instruction: 0xf89cf75d │ │ │ │ + @ instruction: 0xf8b8f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - ldc2l 7, cr15, [lr], #-368 @ 0xfffffe90 │ │ │ │ + ldc2 7, cr15, [sl], {92} @ 0x5c │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7664180 │ │ │ │ - ldrbmi pc, [sp, #-3569] @ 0xfffff20f @ │ │ │ │ + ldrbmi pc, [sp, #-3597] @ 0xfffff1f3 @ │ │ │ │ svceq 0x0002f828 │ │ │ │ @ instruction: 0xf836d01e │ │ │ │ strtmi r9, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1851b8 │ │ │ │ - @ instruction: 0xffbef773 │ │ │ │ + bleq 0x185180 │ │ │ │ + @ instruction: 0xffdaf773 │ │ │ │ strtmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - @ instruction: 0xffb8f773 │ │ │ │ + @ instruction: 0xffd4f773 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ stmdbeq lr, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, , q9 │ │ │ │ @ instruction: 0xf5b9030e │ │ │ │ ldrshle r4, [r1, #248] @ 0xf8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ @@ -187258,52 +187244,52 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ - bleq 0x10329c │ │ │ │ - bleq 0x1103c74 │ │ │ │ + bleq 0x103264 │ │ │ │ + bleq 0x1103c3c │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494d84 │ │ │ │ + b 0x1494d4c │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ svcne 0x001f9b00 │ │ │ │ - bl 0x12dd98 │ │ │ │ + bl 0x12dd60 │ │ │ │ ands r0, r5, r3, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r8], -pc @ │ │ │ │ - ldc2 7, cr15, [sl], {93} @ 0x5d │ │ │ │ + ldc2 7, cr15, [r6], #-372 @ 0xfffffe8c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf75c4658 │ │ │ │ - strtmi pc, [r2], -pc, lsl #25 │ │ │ │ + strtmi pc, [r2], -fp, lsr #25 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - stc2l 7, cr15, [r2, #408]! @ 0x198 │ │ │ │ + ldc2l 7, cr15, [lr, #408]! @ 0x198 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svchi 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7730b04 │ │ │ │ - strmi pc, [r3], -r3, ror #30 │ │ │ │ + @ instruction: 0x4603ff7f │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734698 │ │ │ │ - @ instruction: 0x4601ff5d │ │ │ │ + @ instruction: 0x4601ff79 │ │ │ │ @ instruction: 0xf0284640 │ │ │ │ strtmi r4, [r2], -r0, lsl #16 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b8 │ │ │ │ - blcs 0xfb93c │ │ │ │ + blcs 0xfb904 │ │ │ │ @ instruction: 0xf04fd1d6 │ │ │ │ ldrbmi r5, [r5, #-127] @ 0xffffff81 │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r3], #-512 @ 0xfffffe00 │ │ │ │ stmdble r7, {r0, r4, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -187319,31 +187305,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ade58 │ │ │ │ + blx 0x18ade20 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498ad8 │ │ │ │ + b 0x1498aa0 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1e80 │ │ │ │ + bleq 0x2c1e48 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - @ instruction: 0x4642ffb7 │ │ │ │ + @ instruction: 0x4642ffd3 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfe685002 │ │ │ │ - bleq 0x185324 │ │ │ │ + blx 0xfed84fca │ │ │ │ + bleq 0x1852ec │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187356,31 +187342,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adeec │ │ │ │ + blx 0x18adeb4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498b6c │ │ │ │ + b 0x1498b34 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1f14 │ │ │ │ + bleq 0x2c1edc │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - strbmi pc, [r2], -r1, ror #22 @ │ │ │ │ + @ instruction: 0x4642fb7d │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1605096 │ │ │ │ - bleq 0x205438 │ │ │ │ + blx 0x1d0505e │ │ │ │ + bleq 0x205400 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187393,31 +187379,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adf80 │ │ │ │ + blx 0x18adf48 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498c00 │ │ │ │ + b 0x1498bc8 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1fa8 │ │ │ │ + bleq 0x2c1f70 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - strbmi pc, [r2], -r3, lsr #30 @ │ │ │ │ + @ instruction: 0x4642ff3f │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x28512a │ │ │ │ - bleq 0x18544c │ │ │ │ + blx 0x9850f2 │ │ │ │ + bleq 0x185414 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187430,31 +187416,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ae014 │ │ │ │ + blx 0x18adfdc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498c94 │ │ │ │ + b 0x1498c5c │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c203c │ │ │ │ + bleq 0x2c2004 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - strbmi pc, [r2], -sp, asr #21 @ │ │ │ │ + strbmi pc, [r2], -r9, ror #21 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x11851be │ │ │ │ - bleq 0x205560 │ │ │ │ + blx 0x1885186 │ │ │ │ + bleq 0x205528 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187471,25 +187457,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14948b8 │ │ │ │ + b 0x1494880 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3020c4 │ │ │ │ + bleq 0x30208c │ │ │ │ movwcs r8, #2090 @ 0x82a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8a2f761 │ │ │ │ - bleq 0x185570 │ │ │ │ + @ instruction: 0xf8bef761 │ │ │ │ + bleq 0x185538 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187507,25 +187493,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494948 │ │ │ │ + b 0x1494910 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302154 │ │ │ │ + bleq 0x30211c │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf99cf763 │ │ │ │ - bleq 0x205680 │ │ │ │ + @ instruction: 0xf9b8f763 │ │ │ │ + bleq 0x205648 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187540,41 +187526,41 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r0, lsl #18 │ │ │ │ - blx 0x18aea08 │ │ │ │ + blx 0x18ae9d0 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7230 │ │ │ │ + b 0x14b71f8 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c21e8 │ │ │ │ + beq 0x3c21b0 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d912c │ │ │ │ + bl 0x1d90f4 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90a28 │ │ │ │ + bl 0xfeb909f0 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8a38 │ │ │ │ + bl 0xd8a00 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -187585,26 +187571,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494a80 │ │ │ │ + b 0x1494a48 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30228c │ │ │ │ + bleq 0x302254 │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi sl!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffbcf760 │ │ │ │ - bleq 0x18573c │ │ │ │ + @ instruction: 0xffd8f760 │ │ │ │ + bleq 0x185704 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187622,26 +187608,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494b14 │ │ │ │ + b 0x1494adc │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302320 │ │ │ │ + bleq 0x3022e8 │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b4f763 │ │ │ │ - bleq 0x205850 │ │ │ │ + @ instruction: 0xf8d0f763 │ │ │ │ + bleq 0x205818 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187662,35 +187648,35 @@ │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9d100900 │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b7400 │ │ │ │ + b 0x14b73c8 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ - beq 0x3c23b8 │ │ │ │ + beq 0x3c2380 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ ldmib r5, {r3, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmdavs r1!, {r1, sl, ip, pc}^ │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf91ef763 │ │ │ │ + @ instruction: 0xf93af763 │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf8dd465c │ │ │ │ @ instruction: 0x4643b014 │ │ │ │ andeq lr, fp, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r4, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1026ac │ │ │ │ + bleq 0x102674 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ ldmle r9!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -187703,25 +187689,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494c58 │ │ │ │ + b 0x1494c20 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302464 │ │ │ │ + bleq 0x30242c │ │ │ │ movwcs r8, #10282 @ 0x282a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 13, cr15, cr2, cr0, {3} │ │ │ │ - bleq 0x185910 │ │ │ │ + cdp2 7, 14, cr15, cr14, cr0, {3} │ │ │ │ + bleq 0x1858d8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187739,25 +187725,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494ce8 │ │ │ │ + b 0x1494cb0 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3024f4 │ │ │ │ + bleq 0x3024bc │ │ │ │ movwcs r6, #10282 @ 0x282a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffccf762 │ │ │ │ - bleq 0x205a20 │ │ │ │ + @ instruction: 0xffe8f762 │ │ │ │ + bleq 0x2059e8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187772,111 +187758,111 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r2, lsl #18 │ │ │ │ - blx 0x18aeda8 │ │ │ │ + blx 0x18aed70 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b75d0 │ │ │ │ + b 0x14b7598 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c2588 │ │ │ │ + beq 0x3c2550 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d94cc │ │ │ │ + bl 0x1d9494 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90dc8 │ │ │ │ + bl 0xfeb90d90 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8dd8 │ │ │ │ + bl 0xd8da0 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493a0c │ │ │ │ - b 0x1490c9c │ │ │ │ + b 0x14939d4 │ │ │ │ + b 0x1490c64 │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmdaeq r4, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ - b 0x149925c │ │ │ │ + b 0x1499224 │ │ │ │ @ instruction: 0x461e0950 │ │ │ │ vnmlaeq.f32 s29, s14, s30 │ │ │ │ andls r2, r1, r0, lsl #8 │ │ │ │ andslt pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0x462846b2 │ │ │ │ @ instruction: 0xf8302100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - blx 0x559082 │ │ │ │ + blx 0x55904a │ │ │ │ @ instruction: 0xf82af20b │ │ │ │ vldmiale r6!, {d18} │ │ │ │ ldrtmi r4, [sp], #-1140 @ 0xfffffb8c │ │ │ │ strbmi r4, [ip, #-1086] @ 0xfffffbc2 │ │ │ │ stmdals r1, {r2, r3, r5, r6, r7, r8, r9, ip, lr, pc} │ │ │ │ strmi r4, [r4, #1027] @ 0x403 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xff0d0e68 │ │ │ │ + bne 0xff0d0e30 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r4, #2074] @ 0x81a │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493aa4 │ │ │ │ - b 0x1490d34 │ │ │ │ + b 0x1493a6c │ │ │ │ + b 0x1490cfc │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ ldmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vfnmaeq.f32 s28, s14, s30 │ │ │ │ ssatmi r4, #4, lr, lsl #12 │ │ │ │ @ instruction: 0xf8589001 │ │ │ │ ldrtmi r4, [r2], fp, lsr #32 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ - blcs 0x205c1c │ │ │ │ + blcs 0x205be4 │ │ │ │ strmi r3, [lr, #257] @ 0x101 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - blcs 0x205c10 │ │ │ │ + blcs 0x205bd8 │ │ │ │ ldrbtmi sp, [r3], #3318 @ 0xcf6 │ │ │ │ ldrtmi r4, [lr], #-1085 @ 0xfffffbc3 │ │ │ │ mvnle r4, #851443712 @ 0x32c00000 │ │ │ │ strmi r9, [r3], #-2049 @ 0xfffff7ff │ │ │ │ stmdble r7, {r2, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r6, r7, r9, fp, ip}^ │ │ │ │ @@ -187890,93 +187876,93 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ sbcslt r4, sl, #144, 12 @ 0x9000000 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ svclt 0x0018b087 │ │ │ │ - b 0x1487e40 │ │ │ │ - b 0x14909d0 │ │ │ │ + b 0x1487e08 │ │ │ │ + b 0x1490998 │ │ │ │ svclt 0x001202c2 │ │ │ │ ldrmi r4, [r6], -r6, lsl #12 │ │ │ │ mrccs 6, 0, r4, cr0, cr0, {0} │ │ │ │ svclt 0x00a8468a │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ andeq lr, r4, #3358720 @ 0x334000 │ │ │ │ ldmeq r5!, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ sbcseq r4, ip, sl, lsl #12 │ │ │ │ stmib sp, {r0, r1, r6, r7, fp}^ │ │ │ │ movwls r4, #5634 @ 0x1602 │ │ │ │ - bl 0x36e778 │ │ │ │ - bl 0x308b7c │ │ │ │ + bl 0x36e740 │ │ │ │ + bl 0x308b44 │ │ │ │ @ instruction: 0xf04f0002 │ │ │ │ ldrmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ - bl 0x2ed780 │ │ │ │ + bl 0x2ed748 │ │ │ │ @ instruction: 0xf8580103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ - blvc 0x1022dc │ │ │ │ + blvc 0x1022a4 │ │ │ │ @ instruction: 0xf10c3008 │ │ │ │ strcc r0, [r8], #-3585 @ 0xfffff1ff │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x299172 │ │ │ │ - blx 0x2847a6 │ │ │ │ - blx 0xfea947d2 │ │ │ │ + blx 0x29913a │ │ │ │ + blx 0x28476e │ │ │ │ + blx 0xfea9479a │ │ │ │ @ instruction: 0xf8407b06 │ │ │ │ ldrbmi r7, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blls 0x1bef5c │ │ │ │ + blls 0x1bef24 │ │ │ │ ldrmi r9, [sl], #-3840 @ 0xfffff100 │ │ │ │ - strtmi r9, [pc], #-2817 @ 0xc7bbc │ │ │ │ + strtmi r9, [pc], #-2817 @ 0xc7b84 │ │ │ │ bicsle r4, r5, #-268435447 @ 0xf0000009 │ │ │ │ andeq lr, r4, #3620864 @ 0x374000 │ │ │ │ addmi r4, r2, #-2130706432 @ 0x81000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d0fd0 │ │ │ │ + bl 0xfe8d0f98 │ │ │ │ stmia r9!, {r0, r3}^ │ │ │ │ - bl 0x318fe0 │ │ │ │ + bl 0x318fa8 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494818 │ │ │ │ - b 0x1490ea8 │ │ │ │ + b 0x14947e0 │ │ │ │ + b 0x1490e70 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152068 │ │ │ │ + bl 0x152030 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf83b9201 │ │ │ │ - bl 0x37fc58 │ │ │ │ - bl 0x30905c │ │ │ │ + bl 0x37fc20 │ │ │ │ + bl 0x309024 │ │ │ │ ldmibne r9!, {r1, r2} │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf8358000 │ │ │ │ andcc r8, r1, #2048 @ 0x800 │ │ │ │ - blgt 0x185d18 │ │ │ │ - blx 0x7d86ae │ │ │ │ + blgt 0x185ce0 │ │ │ │ + blx 0x7d8676 │ │ │ │ @ instruction: 0xf8218c0e │ │ │ │ vldmiale r4!, {d28} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118ce4 │ │ │ │ + bls 0x118cac │ │ │ │ strbmi r4, [r2, #-1184] @ 0xfffffb60 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7c78 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7c40 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -187987,191 +187973,191 @@ │ │ │ │ pkhbtmi r4, r8, r9, lsl #13 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r2, [r6], r0 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14948c8 │ │ │ │ - b 0x1490f58 │ │ │ │ + b 0x1494890 │ │ │ │ + b 0x1490f20 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462900db │ │ │ │ @ instruction: 0x462b4619 │ │ │ │ - bl 0x152118 │ │ │ │ + bl 0x1520e0 │ │ │ │ svclt 0x00a80a84 │ │ │ │ ldmeq sl, {r4, r8, sp} │ │ │ │ andls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ stmib sp, {r2, r3, r7, fp}^ │ │ │ │ @ instruction: 0xf85a3502 │ │ │ │ - bl 0x323cf0 │ │ │ │ + bl 0x323cb8 │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ - bl 0x2ffcf8 │ │ │ │ + bl 0x2ffcc0 │ │ │ │ ldmdane r1!, {r8, sl} │ │ │ │ ldrtmi r2, [lr], r0, lsl #4 │ │ │ │ - blcc 0x205e74 │ │ │ │ + blcc 0x205e3c │ │ │ │ @ instruction: 0xf8553201 │ │ │ │ addsmi r7, r4, #4, 22 @ 0x1000 │ │ │ │ movwcc pc, #31502 @ 0x7b0e @ │ │ │ │ - blcc 0x205e18 │ │ │ │ + blcc 0x205de0 │ │ │ │ @ instruction: 0xf8dddcf4 │ │ │ │ ldrbmi lr, [r8], #-0 │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ mvnle r4, #662700032 @ 0x27800000 │ │ │ │ strcc lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ addsmi r4, sp, #503316480 @ 0x1e000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xfe790134 │ │ │ │ + blne 0xfe7900fc │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ addsmi r1, r5, #15859712 @ 0xf20000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ strtmi r2, [lr], -r0, lsl #10 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ andcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x1748fc │ │ │ │ + bcs 0x1748c4 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbcseq fp, r0, r5, lsl pc │ │ │ │ @ instruction: 0x4602461a │ │ │ │ - bcs 0x4d95ec │ │ │ │ + bcs 0x4d95b4 │ │ │ │ biceq lr, r4, pc, asr #20 │ │ │ │ andscs fp, r0, #168, 30 @ 0x2a0 │ │ │ │ andls r9, r6, #1073741825 @ 0x40000001 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r7, fp}^ │ │ │ │ ldrtmi r0, [lr], r8, lsl #6 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ - blls 0x22c5b8 │ │ │ │ + blls 0x22c580 │ │ │ │ streq lr, [r7], #-2827 @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28e518 │ │ │ │ + blls 0x28e4e0 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x18e51c │ │ │ │ + blls 0x18e4e4 │ │ │ │ andpl pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x10250c │ │ │ │ + bcc 0x1024d4 │ │ │ │ ldmib r4, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x213dfe │ │ │ │ + blx 0x213dc6 │ │ │ │ strcc r2, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - bcc 0x246c70 │ │ │ │ + bcc 0x246c38 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2822 @ 0xfffff4fa │ │ │ │ - blls 0x1d8e84 │ │ │ │ + blls 0x1d8e4c │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movweq lr, #35293 @ 0x89dd │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ strmi r4, [r2], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d1220 │ │ │ │ + bl 0xfe8d11e8 │ │ │ │ stmia sl!, {r1, r3}^ │ │ │ │ - bl 0x359230 │ │ │ │ + bl 0x3591f8 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494a68 │ │ │ │ - b 0x14910f8 │ │ │ │ + b 0x1494a30 │ │ │ │ + b 0x14910c0 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x1522b8 │ │ │ │ + bl 0x152280 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ andls r4, r1, #95420416 @ 0x5b00000 │ │ │ │ andlt pc, r6, r3, lsr r8 @ │ │ │ │ vmlaeq.f64 d14, d6, d10 │ │ │ │ streq lr, [r6, #-2825] @ 0xfffff4f7 │ │ │ │ @ instruction: 0x210019b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blhi 0x185f78 │ │ │ │ + blhi 0x185f40 │ │ │ │ @ instruction: 0xf83e3101 │ │ │ │ addmi r2, ip, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf80bfb18 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ - blcs 0x185f38 │ │ │ │ + blcs 0x185f00 │ │ │ │ @ instruction: 0xf8dddcf2 │ │ │ │ strbtmi r8, [r6], #-0 │ │ │ │ strtmi r9, [r0], #2561 @ 0xa01 │ │ │ │ stmiale r1!, {r1, r6, r8, sl, lr}^ │ │ │ │ ldrdcc lr, [r2], -sp │ │ │ │ addsmi r4, r8, #520093696 @ 0x1f000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xff7912d8 │ │ │ │ + blne 0xff7912a0 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ addsmi r1, r0, #16384000 @ 0xfa0000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ stcls 6, cr4, [lr], {182} @ 0xb6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174a90 │ │ │ │ + blcs 0x174a58 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ ldmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bleq 0xfe202b38 │ │ │ │ + bleq 0xfe202b00 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ stmib sp, {r1, r3, r4, r7, fp}^ │ │ │ │ strmi r3, [fp], -r2 │ │ │ │ andls r0, r1, #140, 16 @ 0x8c0000 │ │ │ │ @ instruction: 0xf85b46a4 │ │ │ │ - bl 0x35ff80 │ │ │ │ + bl 0x35ff48 │ │ │ │ srsia sp, #14 │ │ │ │ - bl 0x327f50 │ │ │ │ - bl 0x287f8c │ │ │ │ + bl 0x327f18 │ │ │ │ + bl 0x287f54 │ │ │ │ andcs r0, r0, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf85546b0 │ │ │ │ andcc r4, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x2060a4 │ │ │ │ - blx 0x2d95ba │ │ │ │ + blvs 0x20606c │ │ │ │ + blx 0x2d9582 │ │ │ │ @ instruction: 0xf8414416 │ │ │ │ vldmiale r4!, {d20-d21} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x1191f0 │ │ │ │ + bls 0x1191b8 │ │ │ │ ldrmi r4, [r0, #1248] @ 0x4e0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7f84 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7f4c │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188181,61 +188167,61 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461a4692 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, , #60 │ │ │ │ - blcs 0x150bd0 │ │ │ │ + blcs 0x150b98 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7955 @ 0x1f13 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ - b 0x148833c │ │ │ │ + b 0x1488304 │ │ │ │ svclt 0x001803c4 │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ @ instruction: 0xf04f2d10 │ │ │ │ svclt 0x00a80300 │ │ │ │ stmib sp, {r4, r8, sl, sp}^ │ │ │ │ ldrmi r0, [r9], r8, lsl #2 │ │ │ │ stmiaeq pc!, {r0, r4, r9, sl, lr}^ @ │ │ │ │ ssatmi r4, #31, sl, lsl #12 │ │ │ │ strls r0, [r6, #-2244] @ 0xfffff73c │ │ │ │ - blls 0x22d014 │ │ │ │ + blls 0x22cfdc │ │ │ │ stmib sp, {r1, r2, r3, r7, fp, ip}^ │ │ │ │ ldmne ip, {r0, r9, ip, pc} │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ andvc pc, r4, sl, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ ldrtmi r9, [ip], r7, lsl #22 │ │ │ │ - blls 0x18e294 │ │ │ │ + blls 0x18e25c │ │ │ │ movwcs r1, #2204 @ 0x89c │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r3, sl, ip, sp}^ │ │ │ │ strcc r3, [r8, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x0700e9d6 │ │ │ │ - blx 0x19585a │ │ │ │ - blx 0x40485e │ │ │ │ - blx 0xfe99086e │ │ │ │ - bne 0xff0d6c74 │ │ │ │ - bl 0x1a991b0 │ │ │ │ + blx 0x195822 │ │ │ │ + blx 0x404826 │ │ │ │ + blx 0xfe990836 │ │ │ │ + bne 0xff0d6c3c │ │ │ │ + bl 0x1a99178 │ │ │ │ movwcs r0, #5890 @ 0x1702 │ │ │ │ @ instruction: 0xf84445ce │ │ │ │ @ instruction: 0xf8440c08 │ │ │ │ stclle 12, cr7, [r5], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrbtmi r9, [r1], #2822 @ 0xb06 │ │ │ │ - blls 0x1d90cc │ │ │ │ + blls 0x1d9094 │ │ │ │ bicle r4, ip, #641728512 @ 0x26400000 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ strmi r4, [r3], #641 @ 0x281 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d147c │ │ │ │ + bl 0xfe8d1444 │ │ │ │ stmia fp!, {r0, r1, r3}^ │ │ │ │ - bl 0x39948c │ │ │ │ + bl 0x399454 │ │ │ │ addsmi r0, r9, #0, 6 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -188245,33 +188231,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494cd0 │ │ │ │ - b 0x1491360 │ │ │ │ + b 0x1494c98 │ │ │ │ + b 0x1491328 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x153920 │ │ │ │ + bl 0x1538e8 │ │ │ │ svclt 0x00a80344 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmdaeq r6!, {r0, r1, r3, r4, r5, r6, fp}^ │ │ │ │ - blls 0x12ccfc │ │ │ │ + blls 0x12ccc4 │ │ │ │ strbeq lr, [sl, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - blls 0x1a4168 │ │ │ │ - bleq 0x242d10 │ │ │ │ + blls 0x1a4130 │ │ │ │ + bleq 0x242cd8 │ │ │ │ @ instruction: 0xf83b444d │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xf870f75c │ │ │ │ + @ instruction: 0xf88cf75c │ │ │ │ @ instruction: 0xf82542a6 │ │ │ │ vldmiale r4!, {d16} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188293,33 +188279,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494d90 │ │ │ │ - b 0x1491420 │ │ │ │ + b 0x1494d58 │ │ │ │ + b 0x14913e8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1539e0 │ │ │ │ + bl 0x1539a8 │ │ │ │ svclt 0x00a80384 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmeq r6!, {r0, r1, r3, r4, r5, r7, fp} │ │ │ │ - blls 0x12cdbc │ │ │ │ + blls 0x12cd84 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ - blls 0x1a4268 │ │ │ │ - bleq 0x242dd0 │ │ │ │ + blls 0x1a4230 │ │ │ │ + bleq 0x242d98 │ │ │ │ @ instruction: 0xf85b444d │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - stc2 7, cr15, [r4], {92} @ 0x5c │ │ │ │ + stc2 7, cr15, [r0], #-368 @ 0xfffffe90 │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ vldmiale r4!, {d16-d17} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188335,154 +188321,154 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x104370 │ │ │ │ + bleq 0x104338 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ andls r1, r3, r6, lsl #4 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174ddc │ │ │ │ + blcs 0x174da4 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x148bea4 │ │ │ │ + b 0x148be6c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x1ece90 │ │ │ │ + blls 0x1ece58 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ strcs r9, [r0, #-2567] @ 0xfffff5f9 │ │ │ │ ldrmi r1, [r3], #-2275 @ 0xfffff71d │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ - bl 0x1aeea8 │ │ │ │ - blls 0x18a2a4 │ │ │ │ + bl 0x1aee70 │ │ │ │ + blls 0x18a26c │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf75ca000 │ │ │ │ - stclne 12, cr15, [fp], #-100 @ 0xffffff9c │ │ │ │ + stclne 12, cr15, [fp], #-212 @ 0xffffff2c │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ adcsmi r9, lr, #196608 @ 0x30000 │ │ │ │ - bleq 0x2c2ec8 │ │ │ │ + bleq 0x2c2e90 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea906d0 │ │ │ │ + bl 0xfea90698 │ │ │ │ stmia fp!, {r0, r1, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3886e0 │ │ │ │ + bl 0x3886a8 │ │ │ │ addsmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104448 │ │ │ │ + bleq 0x104410 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494f28 │ │ │ │ - b 0x14915b8 │ │ │ │ + b 0x1494ef0 │ │ │ │ + b 0x1491580 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14acf50 │ │ │ │ + b 0x14acf18 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12cf5c │ │ │ │ + bls 0x12cf24 │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac3c0 │ │ │ │ - bleq 0x1c2f70 │ │ │ │ + bls 0x1ac388 │ │ │ │ + bleq 0x1c2f38 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x186454 │ │ │ │ - @ instruction: 0xff3cf75b │ │ │ │ + bleq 0x18641c │ │ │ │ + @ instruction: 0xff58f75b │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x7860f6 │ │ │ │ + blx 0xe860be │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x16ff94 │ │ │ │ + blls 0x16ff5c │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea107ac │ │ │ │ + bl 0xfea10774 │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c87bc │ │ │ │ + bl 0x3c8784 │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104524 │ │ │ │ + bleq 0x1044ec │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495004 │ │ │ │ - b 0x1491694 │ │ │ │ + b 0x1494fcc │ │ │ │ + b 0x149165c │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad02c │ │ │ │ + b 0x14acff4 │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d038 │ │ │ │ + bls 0x12d000 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ec4c │ │ │ │ + bl 0x16ec14 │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x2065b8 │ │ │ │ - blx 0xff2061c4 │ │ │ │ + bleq 0x206580 │ │ │ │ + blx 0xff90618c │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xfee861cc │ │ │ │ + blx 0xff586194 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188499,100 +188485,100 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104600 │ │ │ │ + bleq 0x1045c8 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950e0 │ │ │ │ - b 0x1491770 │ │ │ │ + b 0x14950a8 │ │ │ │ + b 0x1491738 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14ad108 │ │ │ │ + b 0x14ad0d0 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12d114 │ │ │ │ + bls 0x12d0dc │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac578 │ │ │ │ - bleq 0x1c3128 │ │ │ │ + bls 0x1ac540 │ │ │ │ + bleq 0x1c30f0 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x18660c │ │ │ │ - mcr2 7, 3, pc, cr0, cr11, {2} @ │ │ │ │ + bleq 0x1865d4 │ │ │ │ + mrc2 7, 3, pc, cr12, cr11, {2} │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x11862ac │ │ │ │ + blx 0x1886274 │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x17014c │ │ │ │ + blls 0x170114 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea10964 │ │ │ │ + bl 0xfea1092c │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c8974 │ │ │ │ + bl 0x3c893c │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1046dc │ │ │ │ + bleq 0x1046a4 │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14951bc │ │ │ │ - b 0x149184c │ │ │ │ + b 0x1495184 │ │ │ │ + b 0x1491814 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad1e4 │ │ │ │ + b 0x14ad1ac │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d1f0 │ │ │ │ + bls 0x12d1b8 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ee04 │ │ │ │ + bl 0x16edcc │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206770 │ │ │ │ - @ instruction: 0xf9e8f75c │ │ │ │ + bleq 0x206738 │ │ │ │ + blx 0x206344 │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0x1806384 │ │ │ │ + blx 0x1f0634c │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188610,46 +188596,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d298 │ │ │ │ + blls 0x60d260 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494a9c │ │ │ │ - b 0x1491528 │ │ │ │ + b 0x1494a64 │ │ │ │ + b 0x14914f0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a88c │ │ │ │ + b 0x148a854 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af2d8 │ │ │ │ + b 0x14af2a0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1867bc │ │ │ │ + bleq 0x186784 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3989]! @ 0xf95 │ │ │ │ - bleq 0x18678c │ │ │ │ - blls 0x23fabc │ │ │ │ + strmi pc, [r0, #4017]! @ 0xfb1 │ │ │ │ + bleq 0x186754 │ │ │ │ + blls 0x23fa84 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188664,46 +188650,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d370 │ │ │ │ + blls 0x60d338 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494b74 │ │ │ │ - b 0x1491600 │ │ │ │ + b 0x1494b3c │ │ │ │ + b 0x14915c8 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148aa64 │ │ │ │ + b 0x148aa2c │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af3b0 │ │ │ │ + b 0x14af378 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206914 │ │ │ │ + bleq 0x2068dc │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2155]! @ 0x86b │ │ │ │ - bleq 0x2068e4 │ │ │ │ - blls 0x23fb94 │ │ │ │ + strmi pc, [r0, #2183]! @ 0x887 │ │ │ │ + bleq 0x2068ac │ │ │ │ + blls 0x23fb5c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188723,104 +188709,104 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495048 │ │ │ │ - b 0x14916d4 │ │ │ │ + b 0x1495010 │ │ │ │ + b 0x149169c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b84a4 │ │ │ │ + b 0x14b846c │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ - b 0x149146c │ │ │ │ + b 0x1491434 │ │ │ │ @ instruction: 0xf8cd02d9 │ │ │ │ - b 0x14ac934 │ │ │ │ + b 0x14ac8fc │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ eorshi pc, r4, sp, asr #17 │ │ │ │ - b 0x14af4a0 │ │ │ │ + b 0x14af468 │ │ │ │ @ instruction: 0xf04f04c9 │ │ │ │ stmiane r2!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne pc, {r0, r3, r8, r9, fp, ip, pc} @ │ │ │ │ ldmdbne sp, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf8b0f762 │ │ │ │ + @ instruction: 0xf8ccf762 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [fp], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdals ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3846] @ 0xf06 │ │ │ │ @ instruction: 0x0c09eb07 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb10ce8 │ │ │ │ + bl 0xfeb10cb0 │ │ │ │ stmia ip!, {r2, r3, r8, fp}^ │ │ │ │ - bl 0x3c8cf8 │ │ │ │ + bl 0x3c8cc0 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d540 │ │ │ │ + blls 0x60d508 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494d44 │ │ │ │ - b 0x14917d0 │ │ │ │ + b 0x1494d0c │ │ │ │ + b 0x1491798 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ab34 │ │ │ │ + b 0x148aafc │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af580 │ │ │ │ + b 0x14af548 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186a64 │ │ │ │ + bleq 0x186a2c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3647]! @ 0xe3f │ │ │ │ - bleq 0x186a38 │ │ │ │ - blls 0x23fd60 │ │ │ │ + strmi pc, [r0, #3675]! @ 0xe5b │ │ │ │ + bleq 0x186a00 │ │ │ │ + blls 0x23fd28 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188835,47 +188821,47 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d61c │ │ │ │ + blls 0x60d5e4 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494e20 │ │ │ │ - b 0x14918ac │ │ │ │ + b 0x1494de8 │ │ │ │ + b 0x1491874 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ad10 │ │ │ │ + b 0x148acd8 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af65c │ │ │ │ + b 0x14af624 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206bc0 │ │ │ │ + bleq 0x206b88 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3859]! @ 0xf13 │ │ │ │ - bleq 0x206b94 │ │ │ │ - blls 0x23fe3c │ │ │ │ + strmi pc, [r0, #3887]! @ 0xf2f │ │ │ │ + bleq 0x206b5c │ │ │ │ + blls 0x23fe04 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188895,29 +188881,29 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14952f8 │ │ │ │ - b 0x1491984 │ │ │ │ + b 0x14952c0 │ │ │ │ + b 0x149194c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ @ instruction: 0xf1ba4644 │ │ │ │ - b 0x148c74c │ │ │ │ + b 0x148c714 │ │ │ │ svclt 0x00a803c3 │ │ │ │ - beq 0x504c50 │ │ │ │ + beq 0x504c18 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - b 0x148aea4 │ │ │ │ + b 0x148ae6c │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ stmdami ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x14af748 │ │ │ │ + b 0x14af710 │ │ │ │ @ instruction: 0xf04f05c9 │ │ │ │ stmiane sl!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne ip, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdbne pc, {r0, r1, r3, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldrmi r9, [sp], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @@ -188925,23 +188911,23 @@ │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ ldm r7!, {r3, sl, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ stmib sp, {r8, lr}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108ff59 │ │ │ │ + @ instruction: 0xf108ff75 │ │ │ │ stmia r5!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2fff1c │ │ │ │ + blls 0x2ffee4 │ │ │ │ ldrmi r4, [r9, #1233] @ 0x4d1 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ svcls 0x0006480c │ │ │ │ - bl 0x29a20c │ │ │ │ + bl 0x29a1d4 │ │ │ │ stmdble r9, {r2, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], #-2980 @ 0xfffff45c │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #19212 @ 0x4b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -188952,46 +188938,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d7f0 │ │ │ │ + blls 0x60d7b8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494ff4 │ │ │ │ - b 0x1491a80 │ │ │ │ + b 0x1494fbc │ │ │ │ + b 0x1491a48 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ade4 │ │ │ │ + b 0x148adac │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af830 │ │ │ │ + b 0x14af7f8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186d14 │ │ │ │ + bleq 0x186cdc │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3305]! @ 0xce9 │ │ │ │ - bleq 0x186ce4 │ │ │ │ - blls 0x240014 │ │ │ │ + strmi pc, [r0, #3333]! @ 0xd05 │ │ │ │ + bleq 0x186cac │ │ │ │ + blls 0x23ffdc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189006,46 +188992,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d8c8 │ │ │ │ + blls 0x60d890 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950cc │ │ │ │ - b 0x1491b58 │ │ │ │ + b 0x1495094 │ │ │ │ + b 0x1491b20 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148afbc │ │ │ │ + b 0x148af84 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af908 │ │ │ │ + b 0x14af8d0 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206e6c │ │ │ │ + bleq 0x206e34 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3519]! @ 0xdbf │ │ │ │ - bleq 0x206e3c │ │ │ │ - blls 0x2400ec │ │ │ │ + strmi pc, [r0, #3547]! @ 0xddb │ │ │ │ + bleq 0x206e04 │ │ │ │ + blls 0x2400b4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189066,53 +189052,53 @@ │ │ │ │ movwls r0, #47874 @ 0xbb02 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14955a4 │ │ │ │ - b 0x1491c30 │ │ │ │ + b 0x149556c │ │ │ │ + b 0x1491bf8 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b8a00 │ │ │ │ + b 0x14b89c8 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ bicseq lr, r9, #323584 @ 0x4f000 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ - beq 0xff783710 │ │ │ │ + beq 0xff7836d8 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ - blls 0x2a8eac │ │ │ │ + blls 0x2a8e74 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x34f170 │ │ │ │ - blls 0x319e54 │ │ │ │ - blls 0x38f26c │ │ │ │ - blls 0x24f268 │ │ │ │ + blls 0x34f138 │ │ │ │ + blls 0x319e1c │ │ │ │ + blls 0x38f234 │ │ │ │ + blls 0x24f230 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108fe03 │ │ │ │ + @ instruction: 0xf108fe1f │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x3001d4 │ │ │ │ + blls 0x30019c │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ svcls 0x0006980c │ │ │ │ - bl 0x29a558 │ │ │ │ + bl 0x29a520 │ │ │ │ stmdble r9, {r0, r3, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq ip, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #39692 @ 0x9b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -189126,15 +189112,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b8ae0 │ │ │ │ + b 0x14b8aa8 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f812 │ │ │ │ @ instruction: 0xf81324ff │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 @ instruction: 0xf48cfa5f │ │ │ │ @@ -189157,54 +189143,54 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1495f10 │ │ │ │ + b 0x1495ed8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15a9f0 │ │ │ │ + bl 0x15a9b8 │ │ │ │ @ instruction: 0xf832080e │ │ │ │ @ instruction: 0xf64f7b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8b8e00 │ │ │ │ + blx 0x8b8dc8 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52354 │ │ │ │ + bl 0xfec5231c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda364 │ │ │ │ + bl 0xda32c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 5, cr2, [r7], {-0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ strtmi r1, [lr], -r7, lsl #30 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495f9c │ │ │ │ + b 0x1495f64 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ stmdbeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x2070f0 │ │ │ │ + blgt 0x2070b8 │ │ │ │ svccc 0x0004f85e │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0x0c06eb46 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbf1c │ │ │ │ strcs r3, [r1, #-1023] @ 0xfffffc01 │ │ │ │ svccc 0x0004f847 │ │ │ │ @@ -189226,33 +189212,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15a8f0 │ │ │ │ + bl 0x15a8b8 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ ldrtmi r7, [ip], #3841 @ 0xf01 │ │ │ │ - blle 0x25a804 │ │ │ │ + blle 0x25a7cc │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x00d845f4 │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ @ instruction: 0xf04fdd01 │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf1b9d1e9 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x9e7c88 │ │ │ │ - blvc 0x1842e8 │ │ │ │ + bne 0x9e7c50 │ │ │ │ + blvc 0x1842b0 │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -189262,19 +189248,19 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496cb8 │ │ │ │ + b 0x1496c80 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x18758c │ │ │ │ + blgt 0x187554 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ strtmi r5, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0xf5bcdb07 │ │ │ │ @ instruction: 0xf6474f00 │ │ │ │ svclt 0x00b87eff │ │ │ │ vmaxnm.f32 s30, s24, s30 │ │ │ │ @@ -189282,15 +189268,15 @@ │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ svc 0x0002f824 │ │ │ │ @ instruction: 0xf1bad1e8 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcsmi r4, lr, #56, 8 @ 0x38000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xf52504 │ │ │ │ + bne 0xf524cc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -189300,28 +189286,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa40 │ │ │ │ + bl 0x15aa08 │ │ │ │ @ instruction: 0xf85e0805 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524400 │ │ │ │ - bl 0x773d6c │ │ │ │ - b 0x148c16c │ │ │ │ - bl 0x11a60f0 │ │ │ │ + bl 0x773d34 │ │ │ │ + b 0x148c134 │ │ │ │ + bl 0x11a60b8 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x1056b8 │ │ │ │ + beq 0x105680 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdab10 │ │ │ │ + blle 0xdaad8 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189339,61 +189325,61 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aabc │ │ │ │ + bl 0x15aa84 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ strcs ip, [r0], #-3841 @ 0xfffff0ff │ │ │ │ svc 0x0001f813 │ │ │ │ @ instruction: 0x0c0eebbc │ │ │ │ @ instruction: 0xf04fbf4c │ │ │ │ - blx 0x188b604 │ │ │ │ + blx 0x188b5cc │ │ │ │ strbmi pc, [r2, #-1164] @ 0xfffffb74 @ │ │ │ │ svcmi 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1ef │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27e40 │ │ │ │ - blvc 0x1844a4 │ │ │ │ + bne 0xc27e08 │ │ │ │ + blvc 0x18446c │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls d3, [r7, #-8] │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496668 │ │ │ │ + b 0x1496630 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x18733c │ │ │ │ + blgt 0x187304 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - bl 0xff004e84 │ │ │ │ + bl 0xff004e4c │ │ │ │ svclt 0x004c0c0e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.32 @ instruction: 0xf48cfa1f │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r4, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x304920 │ │ │ │ + blvc 0x3048e8 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189402,21 +189388,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x00069c06 │ │ │ │ rsclt r2, r7, #0, 10 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14962f0 │ │ │ │ + b 0x14962b8 │ │ │ │ svclt 0x001407c7 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15adf0 │ │ │ │ + bl 0x15adb8 │ │ │ │ @ instruction: 0xf852080e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blne 0x79cf14 │ │ │ │ + blne 0x79cedc │ │ │ │ streq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ svclt 0x00bc2c00 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ svccc 0x0004f846 │ │ │ │ mvnsle r4, r2, asr #10 │ │ │ │ movwcs fp, #4365 @ 0x110d │ │ │ │ ldrbtmi r6, [r0], #-11 │ │ │ │ @@ -189436,32 +189422,32 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ac44 │ │ │ │ + bl 0x15ac0c │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ - bl 0xfebe8f88 │ │ │ │ + bl 0xfebe8f50 │ │ │ │ ldrbmi r0, [r4, #3079]! @ 0xc07 │ │ │ │ @ instruction: 0xf04fdb06 │ │ │ │ ldrbmi r0, [r4, #3711]! @ 0xe7f │ │ │ │ - blx 0x14b92f4 │ │ │ │ + blx 0x14b92bc │ │ │ │ stcle 14, cr15, [r1, #-560] @ 0xfffffdd0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8054542 │ │ │ │ mvnle lr, r1, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r0], #-11 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4a34 │ │ │ │ + blvc 0x2c49fc │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189471,28 +189457,28 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1497008 │ │ │ │ + b 0x1496fd0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x1878dc │ │ │ │ + blgt 0x1878a4 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ - bl 0xfebe1024 │ │ │ │ + bl 0xfebe0fec │ │ │ │ @ instruction: 0xf51c0c05 │ │ │ │ - blle 0x29d024 │ │ │ │ + blle 0x29cfec │ │ │ │ svcmi 0x0000f5bc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ - blx 0x4b9310 │ │ │ │ - blle 0x148e64 │ │ │ │ - beq 0x145574 │ │ │ │ + blx 0x4b92d8 │ │ │ │ + blle 0x148e2c │ │ │ │ + beq 0x14553c │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ ldrtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -189509,28 +189495,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ad90 │ │ │ │ + bl 0x15ad58 │ │ │ │ @ instruction: 0xf8520805 │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf85e4400 │ │ │ │ - bl 0xfedb50bc │ │ │ │ - b 0x148c4d8 │ │ │ │ - bl 0x19a6440 │ │ │ │ + bl 0xfedb5084 │ │ │ │ + b 0x148c4a0 │ │ │ │ + bl 0x19a6408 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105a08 │ │ │ │ + beq 0x1059d0 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdae60 │ │ │ │ + blle 0xdae28 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189548,15 +189534,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ae0c │ │ │ │ + bl 0x15add4 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ movwcs ip, #3841 @ 0xf01 │ │ │ │ svc 0x0001f914 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ mvnscs sp, #83886080 @ 0x5000000 │ │ │ │ svclt 0x00d8459c │ │ │ │ @ instruction: 0xf38cfa5f │ │ │ │ @@ -189564,50 +189550,50 @@ │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svccc 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1eb │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc28198 │ │ │ │ - blvc 0x1847fc │ │ │ │ + bne 0xc28160 │ │ │ │ + blvc 0x1847c4 │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 14, cr1, [r7, #-624] @ 0xfffffd90 │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14969c0 │ │ │ │ + b 0x1496988 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x187694 │ │ │ │ + bl 0x18765c │ │ │ │ @ instruction: 0xf9342300 │ │ │ │ - bl 0x7fd1dc │ │ │ │ + bl 0x7fd1a4 │ │ │ │ strle r0, [r7], #-3086 @ 0xfffff3f2 │ │ │ │ svccc 0x0080f5bc │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0x8b94c4 │ │ │ │ - blle 0x146418 │ │ │ │ + blx 0x8b948c │ │ │ │ + blle 0x1463e0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4c84 │ │ │ │ + blvc 0x2c4c4c │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189617,37 +189603,37 @@ │ │ │ │ @ instruction: 0xf1a32100 │ │ │ │ svcne 0x00060e04 │ │ │ │ rsclt r4, pc, #144703488 @ 0x8a00000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ @ instruction: 0xf04f3501 │ │ │ │ - b 0x1497e50 │ │ │ │ + b 0x1497e18 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0004f85e │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bl 0x5bc27c │ │ │ │ - b 0x148c6a0 │ │ │ │ + bl 0x5bc244 │ │ │ │ + b 0x148c668 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xc9680 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xc9648 @ │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r4], -r8, lsr #31 │ │ │ │ tstcs r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf8464542 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ adcmi r4, pc, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0baac │ │ │ │ + bne 0xc0ba74 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -189656,15 +189642,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b9340 │ │ │ │ + b 0x14b9308 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f912 │ │ │ │ @ instruction: 0xf813247f │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [ip] │ │ │ │ @@ -189687,35 +189673,35 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496770 │ │ │ │ + b 0x1496738 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15b250 │ │ │ │ + bl 0x15b218 │ │ │ │ @ instruction: 0xf932080e │ │ │ │ @ instruction: 0xf6477b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ - blx 0x4b9660 │ │ │ │ + blx 0x4b9628 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52bb4 │ │ │ │ + bl 0xfec52b7c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdabc4 │ │ │ │ + bl 0xdab8c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -189724,33 +189710,33 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b0f0 │ │ │ │ + bl 0x15b0b8 │ │ │ │ @ instruction: 0xf8520804 │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf85e4500 │ │ │ │ - bl 0x7fd420 │ │ │ │ - b 0x148c820 │ │ │ │ + bl 0x7fd3e8 │ │ │ │ + b 0x148c7e8 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ tstcs r1, r5, ror #12 │ │ │ │ svcpl 0x0004f846 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ adcmi r4, r7, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbc48 │ │ │ │ + bne 0x9cbc10 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -189759,15 +189745,15 @@ │ │ │ │ @ instruction: 0xf1a3468a │ │ │ │ @ instruction: 0xf1a00408 │ │ │ │ strcs r0, [r0, -r8, lsl #10] │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1497090 │ │ │ │ + b 0x1497058 │ │ │ │ svclt 0x001508c8 │ │ │ │ @ instruction: 0x46c100f6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ @ instruction: 0xf8544491 │ │ │ │ @ instruction: 0xf04f3f08 │ │ │ │ ldmib ip, {r9, sl, fp}^ │ │ │ │ @ instruction: 0xf10cb200 │ │ │ │ @@ -189791,15 +189777,15 @@ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blcc 0x2f5b18 │ │ │ │ + blcc 0x2f5ae0 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ strtmi r0, [sl], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {187} @ 0xbb │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @@ -189812,15 +189798,15 @@ │ │ │ │ ldmdavs r6, {r8, sp} │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ andcc ip, r8, #4 │ │ │ │ ldmdavs pc, {r1, r2, r5, r7, r9, lr}^ @ │ │ │ │ stmdaeq r7, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1bd0624 │ │ │ │ + bl 0x1bd05ec │ │ │ │ @ instruction: 0xf8400507 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ mvnle r6, r5, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1b94655 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -189835,36 +189821,36 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf1a3468c │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x105af8 │ │ │ │ - blmi 0x105b7c │ │ │ │ + beq 0x105ac0 │ │ │ │ + blmi 0x105b44 │ │ │ │ rscslt r9, r7, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1072e02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14971d8 │ │ │ │ + b 0x14971a0 │ │ │ │ svclt 0x001507c7 │ │ │ │ @ instruction: 0x46b900f6 │ │ │ │ @ instruction: 0x463e46b1 │ │ │ │ @ instruction: 0x96014491 │ │ │ │ svcne 0x0008f85e │ │ │ │ movwmi lr, #2514 @ 0x9d2 │ │ │ │ stmdbne r9, {r3, r9, ip, sp} │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r3], -r4, asr #22 │ │ │ │ rsbsmi r4, r3, ip, asr r0 │ │ │ │ svclt 0x004843a3 │ │ │ │ tsteq r8, pc, ror #20 │ │ │ │ svcne 0x0008f845 │ │ │ │ - b 0xfe2f9720 │ │ │ │ + b 0xfe2f96e8 │ │ │ │ @ instruction: 0xf04f060b │ │ │ │ rsbvs r0, lr, r1, lsl #20 │ │ │ │ mvnle r4, sl, asr #10 │ │ │ │ @ instruction: 0xf1ba9e01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrtmi r3, [r0], #-0 │ │ │ │ @@ -189879,46 +189865,46 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ addlt r4, r3, pc, lsl #12 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr3, {5} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bmi 0x105c28 │ │ │ │ + bmi 0x105bf0 │ │ │ │ stcls 6, cr4, [ip], {172} @ 0xac │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a046b0 │ │ │ │ ldrmi r4, [r0], #1588 @ 0x634 │ │ │ │ @ instruction: 0xf85e9401 │ │ │ │ ldmib r2, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ andcc r1, r8, #0, 6 │ │ │ │ @ instruction: 0xf8de1b09 │ │ │ │ - b 0x1499ab4 │ │ │ │ - bl 0x19a8a34 │ │ │ │ + b 0x1499a7c │ │ │ │ + bl 0x19a89fc │ │ │ │ subsmi r0, ip, r4, lsl #10 │ │ │ │ eormi r4, r3, #107 @ 0x6b │ │ │ │ - b 0x1cb97d4 │ │ │ │ + b 0x1cb979c │ │ │ │ @ instruction: 0xf84c010b │ │ │ │ svclt 0x00441f08 │ │ │ │ streq lr, [sl, #-2699] @ 0xfffff575 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ @ instruction: 0xf1b99c01 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbee8 │ │ │ │ + bne 0x9cbeb0 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -189928,15 +189914,15 @@ │ │ │ │ @ instruction: 0xf1a64608 │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ @ instruction: 0x9c0e0a00 │ │ │ │ rsclt r9, r5, #3145728 @ 0x300000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1496b34 │ │ │ │ + b 0x1496afc │ │ │ │ svclt 0x001505c5 │ │ │ │ strtmi r0, [r9], r4, ror #1 │ │ │ │ strtmi r4, [ip], -r1, lsr #13 │ │ │ │ stmib sp, {r0, r4, r7, sl, lr}^ │ │ │ │ and r4, sp, r1, lsl #10 │ │ │ │ stmdaeq r8, {r0, r1, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @@ -189946,19 +189932,19 @@ │ │ │ │ @ instruction: 0xf8ce454a │ │ │ │ eorle r5, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ andcc r4, r8, #204472320 @ 0xc300000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x169003c │ │ │ │ + bl 0x1690004 │ │ │ │ svclt 0x00280503 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff894784 │ │ │ │ - bl 0x199a518 │ │ │ │ + ble 0xff89474c │ │ │ │ + bl 0x199a4e0 │ │ │ │ adcmi r0, r6, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ smlattcs r0, r0, r2, sp │ │ │ │ svcne 0x0008f84e │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ andpl pc, r4, lr, asr #17 │ │ │ │ @@ -189975,15 +189961,15 @@ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ - blcc 0x2f5e00 │ │ │ │ + blcc 0x2f5dc8 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -189994,21 +189980,21 @@ │ │ │ │ ldrmi r4, [r1], #1548 @ 0x60c │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0x4c00e9d2 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1cc1c48 │ │ │ │ - bl 0xfeb4bc4c │ │ │ │ + b 0x1cc1c10 │ │ │ │ + bl 0xfeb4bc14 │ │ │ │ strmi r0, [r8, #1292] @ 0x50c │ │ │ │ streq lr, [lr, #-2933] @ 0xfffff48b │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x145008c │ │ │ │ + bl 0x1450054 │ │ │ │ @ instruction: 0xf840060c │ │ │ │ strbmi r7, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r6, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0x6702e9dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ @@ -190025,65 +190011,65 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x14990b0 │ │ │ │ - b 0x148afc8 │ │ │ │ + b 0x1499078 │ │ │ │ + b 0x148af90 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d80c8 │ │ │ │ + bl 0x3d8090 │ │ │ │ @ instruction: 0xf9110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305360 │ │ │ │ + blvc 0x305328 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1497124 │ │ │ │ - b 0x14927ac │ │ │ │ + b 0x14970ec │ │ │ │ + b 0x1492774 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r0, r1, r9, sl, lr}^ │ │ │ │ svc 0x0002f931 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ @ instruction: 0xfe02fa4e │ │ │ │ @ instruction: 0xf82344f4 │ │ │ │ addsmi ip, lr, #2048 @ 0x800 │ │ │ │ strtmi sp, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3053d0 │ │ │ │ + blvc 0x305398 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892d88 │ │ │ │ + blx 0x1892d50 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190091,15 +190077,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ tstmi r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305440 │ │ │ │ + blvc 0x305408 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190119,88 +190105,88 @@ │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0008f85e │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strge lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ - blx 0x30863e │ │ │ │ + blx 0x308606 │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0x432bbf58 │ │ │ │ @ instruction: 0xf10cfa41 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r1, r4, asr #22 │ │ │ │ @ instruction: 0xf842454a │ │ │ │ bicsle r1, pc, r4, lsl #24 │ │ │ │ adcsmi r4, r7, #48, 8 @ 0x30000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe53268 │ │ │ │ + bne 0xe53230 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499298 │ │ │ │ - b 0x148b1b0 │ │ │ │ + b 0x1499260 │ │ │ │ + b 0x148b178 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d82b0 │ │ │ │ + bl 0x3d8278 │ │ │ │ @ instruction: 0xf8110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305548 │ │ │ │ + blvc 0x305510 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149730c │ │ │ │ - b 0x1492994 │ │ │ │ + b 0x14972d4 │ │ │ │ + b 0x149295c │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r2, r7, r9, sl, lr}^ │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x187fdc │ │ │ │ + blcc 0x187fa4 │ │ │ │ mvnsle r4, r6, ror #10 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb68b58 │ │ │ │ - blvc 0x1851c0 │ │ │ │ + bne 0xb68b20 │ │ │ │ + blvc 0x185188 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892f68 │ │ │ │ + blx 0x1892f30 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190208,15 +190194,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ sbcsmi r6, r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305620 │ │ │ │ + blvc 0x3055e8 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190228,28 +190214,28 @@ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144683 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stceq 1, cr15, [r8], {161} @ 0xa1 │ │ │ │ - bl 0xdb800 │ │ │ │ + bl 0xdb7c8 │ │ │ │ @ instruction: 0xf1ce0905 │ │ │ │ @ instruction: 0xf1ae0820 │ │ │ │ @ instruction: 0xf85c0720 │ │ │ │ ldmdavs r0, {r3, r8, r9, sl, fp, ip, sp} │ │ │ │ - blx 0x9a415c │ │ │ │ + blx 0x9a4124 │ │ │ │ @ instruction: 0xf8dcf30e │ │ │ │ - blx 0x10e024 │ │ │ │ - b 0x11c8838 │ │ │ │ - blx 0x90ac44 │ │ │ │ - b 0x11c883c │ │ │ │ - blx 0x90ac4c │ │ │ │ + blx 0x10dfec │ │ │ │ + b 0x11c8800 │ │ │ │ + blx 0x90ac0c │ │ │ │ + b 0x11c8804 │ │ │ │ + blx 0x90ac14 │ │ │ │ ldmdane fp, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blcc 0x308134 │ │ │ │ + blcc 0x3080fc │ │ │ │ streq lr, [r1], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf842454a │ │ │ │ mvnle r4, r4, lsl #24 │ │ │ │ andeq lr, r5, fp, lsl #22 │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190261,94 +190247,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d080 │ │ │ │ - b 0x1492b08 │ │ │ │ + b 0x148d048 │ │ │ │ + b 0x1492ad0 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr4, cr12, {5} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr0, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ - blx 0x119aad8 │ │ │ │ + blx 0x119aaa0 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ - bl 0x14a8ac │ │ │ │ + bl 0x14a874 │ │ │ │ @ instruction: 0xf80e0363 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r5, #-1120]! @ 0xfffffba0 │ │ │ │ @ instruction: 0xed9fd909 │ │ │ │ - bl 0xfebe8ce0 │ │ │ │ + bl 0xfebe8ca8 │ │ │ │ stc 12, cr0, [r0] │ │ │ │ - bl 0xe8ccc │ │ │ │ + bl 0xe8c94 │ │ │ │ addsmi r0, sp, #12, 6 @ 0x30000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d100 │ │ │ │ - b 0x1492b88 │ │ │ │ + b 0x148d0c8 │ │ │ │ + b 0x1492b50 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d91c │ │ │ │ + bl 0x10d8e4 │ │ │ │ @ instruction: 0xf931060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0002f82e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3457b4 │ │ │ │ + blvc 0x34577c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1853c0 │ │ │ │ + blvc 0x185388 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d180 │ │ │ │ - b 0x1492c08 │ │ │ │ + b 0x148d148 │ │ │ │ + b 0x1492bd0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d9a4 │ │ │ │ + bl 0x10d96c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345834 │ │ │ │ + blvc 0x3457fc │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185440 │ │ │ │ + blvc 0x185408 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190356,29 +190342,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-962] @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2, #-856] @ 0xfffffca8 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xca20c │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xca1d4 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, r9, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x90690c │ │ │ │ + beq 0x9068d4 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x388b30 │ │ │ │ + blx 0x388af8 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11b9f9c │ │ │ │ + b 0x11b9f64 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84e189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ @@ -190394,94 +190380,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d2a0 │ │ │ │ - b 0x1492d28 │ │ │ │ + b 0x148d268 │ │ │ │ + b 0x1492cf0 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf10246a4 │ │ │ │ - bl 0x119eb0 │ │ │ │ + bl 0x119e78 │ │ │ │ cdpne 6, 4, cr0, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x119acf8 │ │ │ │ + blx 0x119acc0 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x305958 │ │ │ │ + blvc 0x305920 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185564 │ │ │ │ + blvc 0x18552c │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d320 │ │ │ │ - b 0x1492da8 │ │ │ │ + b 0x148d2e8 │ │ │ │ + b 0x1492d70 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1883fc │ │ │ │ - blx 0x119ad74 │ │ │ │ + blcc 0x1883c4 │ │ │ │ + blx 0x119ad3c │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-846 @ 0xfffffcb2 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3459d4 │ │ │ │ + blvc 0x34599c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1855e0 │ │ │ │ + blvc 0x1855a8 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d3a0 │ │ │ │ - b 0x1492e28 │ │ │ │ + b 0x148d368 │ │ │ │ + b 0x1492df0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10dbc4 │ │ │ │ + bl 0x10db8c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 d15, d4, d19 │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmpeq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345a54 │ │ │ │ + blvc 0x345a1c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185660 │ │ │ │ + blvc 0x185628 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190489,31 +190475,31 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca526 @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca4ee @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d450 │ │ │ │ + bl 0x10d418 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ @ instruction: 0xf907fa02 │ │ │ │ - b 0x119a7f4 │ │ │ │ - blx 0x94b070 │ │ │ │ - b 0x11c8888 │ │ │ │ + b 0x119a7bc │ │ │ │ + blx 0x94b038 │ │ │ │ + b 0x11c8850 │ │ │ │ rscmi r0, sl, r9, lsl #6 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmibvc r2, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c5ac │ │ │ │ + bl 0x70c574 │ │ │ │ @ instruction: 0xf84c0303 │ │ │ │ @ instruction: 0xf1423f08 │ │ │ │ strmi r0, [r8, #512] @ 0x200 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-481 @ 0xfffffe1f │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190526,27 +190512,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dcbc │ │ │ │ - b 0x1492f44 │ │ │ │ + b 0x148dc84 │ │ │ │ + b 0x1492f0c │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca4d0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca498 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccs 0x0001f911 │ │ │ │ svcvs 0x0001f81c │ │ │ │ - blx 0x115af1c │ │ │ │ + blx 0x115aee4 │ │ │ │ @ instruction: 0xf002f204 │ │ │ │ - bl 0x18b0ec │ │ │ │ + bl 0x18b0b4 │ │ │ │ ldrtmi r0, [r3], #-866 @ 0xfffffc9e │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -190557,60 +190543,60 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd38 │ │ │ │ - b 0x1492fc0 │ │ │ │ + b 0x148dd00 │ │ │ │ + b 0x1492f88 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d554 │ │ │ │ + bl 0x10d51c │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.s8 , q2, q1 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8ac4433 │ │ │ │ mvnsle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec54178 │ │ │ │ + bl 0xfec54140 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe4188 │ │ │ │ + bl 0xe4150 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14975ac │ │ │ │ - b 0x1493034 │ │ │ │ + b 0x1497574 │ │ │ │ + b 0x1492ffc │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmneq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d41e8 │ │ │ │ + bne 0x9d41b0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -190622,23 +190608,23 @@ │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906d30 │ │ │ │ + beq 0x906cf8 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804fa02 │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x388f54 │ │ │ │ - b 0x11ba3b0 │ │ │ │ + blx 0x388f1c │ │ │ │ + b 0x11ba378 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - blx 0x116e278 │ │ │ │ + blx 0x116e240 │ │ │ │ @ instruction: 0xf003f90e │ │ │ │ ldmdaeq fp, {r0, r9, fp}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ rsbeq lr, r9, #323584 @ 0x4f000 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @@ -190646,65 +190632,65 @@ │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ bicsle r2, r3, r4 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0ca98 │ │ │ │ + bne 0xc0ca60 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148ded0 │ │ │ │ - b 0x1493158 │ │ │ │ + b 0x148de98 │ │ │ │ + b 0x1493120 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca6e4 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca6ac │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ - blx 0x119b130 │ │ │ │ + blx 0x119b0f8 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ ldrtmi r0, [r2], #-1537 @ 0xfffff9ff │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec54314 │ │ │ │ + bl 0xfec542dc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe4324 │ │ │ │ + bl 0xe42ec │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148df4c │ │ │ │ - b 0x14931d4 │ │ │ │ + b 0x148df14 │ │ │ │ + b 0x149319c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d768 │ │ │ │ + bl 0x10d730 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf83c3b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ vmvn.i32 d20, #11665408 @ 0x00b20000 │ │ │ │ ldrmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -190720,278 +190706,278 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14977c4 │ │ │ │ - b 0x149324c │ │ │ │ + b 0x149778c │ │ │ │ + b 0x1493214 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 d15, d6, d19 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmpeq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4400 │ │ │ │ + bne 0x9d43c8 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca93a @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca902 @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d864 │ │ │ │ + bl 0x10d82c │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r2, (UNDEF: 56) │ │ │ │ @ instruction: 0xf907fa03 │ │ │ │ - b 0x115ac04 │ │ │ │ - blx 0x98b084 │ │ │ │ - b 0x1188c9c │ │ │ │ + b 0x115abcc │ │ │ │ + blx 0x98b04c │ │ │ │ + b 0x1188c64 │ │ │ │ rscmi r0, fp, r9, lsl #4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stmibvc r3, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c9e4 │ │ │ │ + bl 0x70c9ac │ │ │ │ @ instruction: 0xf85c0902 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ - bl 0x54b484 │ │ │ │ + bl 0x54b44c │ │ │ │ @ instruction: 0xf8cc0209 │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x11928a0 │ │ │ │ + bl 0x1192868 │ │ │ │ strmi r0, [r8, #770] @ 0x302 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-473 @ 0xfffffe27 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21acc │ │ │ │ + bl 0xfec21a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdavc fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ mulgt r0, r0, r8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r7, #-2147483597 @ 0x80000033 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - blx 0x119c1ac │ │ │ │ - bcs 0x10c7538 │ │ │ │ + blx 0x119c174 │ │ │ │ + bcs 0x10c7500 │ │ │ │ @ instruction: 0xf10ed839 │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c637ff │ │ │ │ - b 0xfe3cb190 │ │ │ │ - blx 0xa8b520 │ │ │ │ - blx 0x2c8130 │ │ │ │ + b 0xfe3cb158 │ │ │ │ + blx 0xa8b4e8 │ │ │ │ + blx 0x2c80f8 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r8, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r6, #3260416 @ 0x31c000 │ │ │ │ eorsmi r4, r3, r7, lsr #8 │ │ │ │ - b 0xfe19c138 │ │ │ │ + b 0xfe19c100 │ │ │ │ andvc r0, r3, ip, lsl #6 │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - b 0xfe19b3a0 │ │ │ │ - b 0x18b578 │ │ │ │ - b 0xfe18b564 │ │ │ │ + b 0xfe19b368 │ │ │ │ + b 0x18b540 │ │ │ │ + b 0xfe18b52c │ │ │ │ andsvc r0, r3, ip, lsl #6 │ │ │ │ strtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf745bdf8 │ │ │ │ - svclt 0x0000fc69 │ │ │ │ + svclt 0x0000fc85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ac9cc │ │ │ │ - b 0x148c0b8 │ │ │ │ + b 0x14ac994 │ │ │ │ + b 0x148c080 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andeq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ @ instruction: 0x8000f8b0 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - bcs 0x108cb58 │ │ │ │ + bcs 0x108cb20 │ │ │ │ @ instruction: 0xf10ed83b │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - b 0xfe2cb24c │ │ │ │ - blx 0xbcb5dc │ │ │ │ - bl 0x1081ec │ │ │ │ - blx 0x3cc6f4 │ │ │ │ + b 0xfe2cb214 │ │ │ │ + blx 0xbcb5a4 │ │ │ │ + bl 0x1081b4 │ │ │ │ + blx 0x3cc6bc │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ - b 0xfe19aab8 │ │ │ │ + b 0xfe19aa80 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x11ba9fc │ │ │ │ - b 0xfe1c7638 │ │ │ │ + blx 0x11ba9c4 │ │ │ │ + b 0xfe1c7600 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188a94 │ │ │ │ + blcc 0x188a5c │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d461c │ │ │ │ + bne 0x9d45e4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fc09 │ │ │ │ + svclt 0x0000fc25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a4a8c │ │ │ │ - b 0x148c178 │ │ │ │ + b 0x14a4a54 │ │ │ │ + b 0x148c140 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andseq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0x99c4a8 │ │ │ │ + blx 0x99c470 │ │ │ │ stmiaeq r7!, {r1, r2, r3, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r9, fp, sp} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ movweq lr, #14984 @ 0x3a88 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - blx 0x95b6d8 │ │ │ │ + blx 0x95b6a0 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ eorsmi r4, r3, r2, lsl #12 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x208bb8 │ │ │ │ + blcc 0x208b80 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0x9a4afc │ │ │ │ + blx 0x9a4ac4 │ │ │ │ submi pc, fp, lr, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208bcc │ │ │ │ + blcc 0x208b94 │ │ │ │ ldrhle r4, [r3, #42]! @ 0x2a │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d46d4 │ │ │ │ + bne 0x9d469c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ adcmi r1, fp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fbad │ │ │ │ + svclt 0x0000fbc9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ sbcslt r2, r5, #2048 @ 0x800 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - beq 0x90724c │ │ │ │ + beq 0x907214 │ │ │ │ svclt 0x00184686 │ │ │ │ - b 0x148ae94 │ │ │ │ + b 0x148ae5c │ │ │ │ ldmib r1, {r0, r2, r6, r7, r8, sl}^ │ │ │ │ @ instruction: 0xf1ac3200 │ │ │ │ svclt 0x00080920 │ │ │ │ stmdavs r6, {r2, r3, r5, r9, sl, lr} │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ - blx 0x176d48 │ │ │ │ - b 0x14c6b68 │ │ │ │ - blx 0x98ce94 │ │ │ │ + blx 0x176d10 │ │ │ │ + b 0x14c6b30 │ │ │ │ + blx 0x98ce5c │ │ │ │ @ instruction: 0xf1bcf30c │ │ │ │ - b 0x118e848 │ │ │ │ - blx 0x94b750 │ │ │ │ - b 0x11c6b78 │ │ │ │ - blx 0x94b758 │ │ │ │ + b 0x118e810 │ │ │ │ + blx 0x94b718 │ │ │ │ + b 0x11c6b40 │ │ │ │ + blx 0x94b720 │ │ │ │ ldmdale ip, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsmi r4, r3, r0, lsr r6 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ smlsdxls r0, sl, r0, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - blx 0x38938a │ │ │ │ + blx 0x389352 │ │ │ │ @ instruction: 0xf70cfa26 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ - blx 0x349416 │ │ │ │ + blx 0x3493de │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ @ instruction: 0xf60cfa26 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcc pc, r0, lr, asr #17 │ │ │ │ - b 0xfe171798 │ │ │ │ + b 0xfe171760 │ │ │ │ @ instruction: 0xf8ce0203 │ │ │ │ eorle r2, r4, r4 │ │ │ │ stmiaeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r8, lr, lsl #2 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ svccc 0x0008f851 │ │ │ │ stmdavs r4, {r0, r2, fp, sp, lr}^ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ - blx 0x164ce4 │ │ │ │ - b 0x11c97e8 │ │ │ │ - blx 0x94b7f0 │ │ │ │ - b 0x11c97ec │ │ │ │ - blx 0x94b7f8 │ │ │ │ + blx 0x164cac │ │ │ │ + b 0x11c97b0 │ │ │ │ + blx 0x94b7b8 │ │ │ │ + b 0x11c97b4 │ │ │ │ + blx 0x94b7c0 │ │ │ │ rsbmi pc, fp, ip, lsl #4 │ │ │ │ eorsmi r4, fp, r2, rrx │ │ │ │ rsbmi r4, fp, r2, lsr r0 │ │ │ │ - blcc 0x308cdc │ │ │ │ + blcc 0x308ca4 │ │ │ │ strmi r4, [r0, #98] @ 0x62 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldmib sp, {r1, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strtmi r4, [r6], #1280 @ 0x500 │ │ │ │ andle r4, r9, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, lr, #164, 22 @ 0x29000 │ │ │ │ @@ -190999,64 +190985,64 @@ │ │ │ │ movweq lr, #11022 @ 0x2b0e │ │ │ │ mvnsle r4, #-1342177270 @ 0xb000000a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7458ff0 │ │ │ │ - svclt 0x0000fb19 │ │ │ │ + svclt 0x0000fb35 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21e24 │ │ │ │ + bl 0xfec21dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ - b 0x148c03c │ │ │ │ + b 0x148c004 │ │ │ │ svclt 0x00182ea2 │ │ │ │ - b 0x1497c44 │ │ │ │ + b 0x1497c0c │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140608 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf1be7802 │ │ │ │ svclt 0x00a80f00 │ │ │ │ stmdavc fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1cedd40 │ │ │ │ adcsmi r0, lr, #64, 14 @ 0x1000000 │ │ │ │ @ instruction: 0xf10edc3c │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18c8f0 │ │ │ │ - blx 0xc078ac │ │ │ │ + blx 0x18c8b8 │ │ │ │ + blx 0xc07874 │ │ │ │ subsmi pc, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf707fa0c │ │ │ │ @ instruction: 0xf10e433e │ │ │ │ - blx 0xbcc8e4 │ │ │ │ + blx 0xbcc8ac │ │ │ │ teqpmi lr, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq lr, [ip, -r0, lsl #22] │ │ │ │ - blx 0x25bd2c │ │ │ │ + blx 0x25bcf4 │ │ │ │ eorsmi pc, r3, lr, lsl #12 │ │ │ │ @ instruction: 0x46024053 │ │ │ │ @ instruction: 0xf8117003 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ - blx 0x1be8a8 │ │ │ │ + blx 0x1be870 │ │ │ │ addsmi pc, r7, #939524096 @ 0x38000000 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d48c4 │ │ │ │ + bne 0x9d488c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xfee889f4 │ │ │ │ + blx 0xff5889bc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @@ -191071,127 +191057,127 @@ │ │ │ │ stmdahi fp, {r9, fp, sp} │ │ │ │ ldrbeq lr, [r4, -pc, asr #20] │ │ │ │ @ instruction: 0xf1cedd43 │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf10edc3f │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18b5bc │ │ │ │ - blx 0xc07978 │ │ │ │ - b 0xfe1c855c │ │ │ │ - blx 0x3cb968 │ │ │ │ - bl 0x107554 │ │ │ │ + blx 0x18b584 │ │ │ │ + blx 0xc07940 │ │ │ │ + b 0xfe1c8524 │ │ │ │ + blx 0x3cb930 │ │ │ │ + bl 0x10751c │ │ │ │ tstmi r6, #18612224 @ 0x11c0000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe19ae30 │ │ │ │ + b 0xfe19adf8 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x1bad74 │ │ │ │ - b 0xfe1c79b0 │ │ │ │ + blx 0x1bad3c │ │ │ │ + b 0xfe1c7978 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188e0c │ │ │ │ + blcc 0x188dd4 │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4994 │ │ │ │ + bne 0x9d495c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fa4d │ │ │ │ + svclt 0x0000fa69 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x149c810 │ │ │ │ - b 0x148c4f0 │ │ │ │ + b 0x149c7d8 │ │ │ │ + b 0x148c4b8 │ │ │ │ svclt 0x00142ca2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ eoreq pc, r0, #204, 2 @ 0x33 │ │ │ │ @ instruction: 0xf8de6801 │ │ │ │ stmiaeq r7!, {ip, sp} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - bcs 0xfac98 │ │ │ │ + bcs 0xfac60 │ │ │ │ @ instruction: 0xf1ccdd3d │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf04fdc39 │ │ │ │ @ instruction: 0xf10c32ff │ │ │ │ @ instruction: 0xf1cc0620 │ │ │ │ - blx 0x18ce10 │ │ │ │ - blx 0x987a44 │ │ │ │ + blx 0x18cdd8 │ │ │ │ + blx 0x987a0c │ │ │ │ submi pc, fp, r6, lsl #12 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60cfa06 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f40 │ │ │ │ + blcc 0x208f08 │ │ │ │ svccc 0x0004f85e │ │ │ │ - blx 0x1a4e84 │ │ │ │ + blx 0x1a4e4c │ │ │ │ submi pc, fp, ip, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f54 │ │ │ │ + blcc 0x208f1c │ │ │ │ @ instruction: 0xd1f34297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4a5c │ │ │ │ + bne 0x9d4a24 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000f9e9 │ │ │ │ + svclt 0x0000fa05 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ - blcs 0x1770a0 │ │ │ │ + blcs 0x177068 │ │ │ │ svclt 0x0018b2d7 │ │ │ │ @ instruction: 0xf1073301 │ │ │ │ - b 0x148caa4 │ │ │ │ + b 0x148ca6c │ │ │ │ stmdavs r4, {r1, r5, r7, r9, sl, fp, sp} │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ movwls fp, #3864 @ 0xf18 │ │ │ │ strbeq pc, [r0, #-462] @ 0xfffffe32 @ │ │ │ │ strls fp, [r0, -r8, lsl #30] │ │ │ │ ldmib r1, {r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1be2300 │ │ │ │ svclt 0x00a80f00 │ │ │ │ cdpls 13, 0, cr2, cr0, cr0, {0} │ │ │ │ - b 0x14a4fcc │ │ │ │ + b 0x14a4f94 │ │ │ │ @ instruction: 0xdd7d09d6 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xcaf23 @ │ │ │ │ - beq 0x907610 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xcaeeb @ │ │ │ │ + beq 0x9075d8 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x907618 │ │ │ │ - blx 0x3896f8 │ │ │ │ + bleq 0x9075e0 │ │ │ │ + blx 0x3896c0 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf60efa25 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ - beq 0x9075b4 │ │ │ │ + beq 0x90757c │ │ │ │ @ instruction: 0xf50efa25 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ @ instruction: 0xf50efa05 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf80bfa26 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @@ -191205,80 +191191,80 @@ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ - bl 0x3fefe8 │ │ │ │ + bl 0x3fefb0 │ │ │ │ @ instruction: 0xf10c09c9 │ │ │ │ strls r0, [r1, -r8] │ │ │ │ svcmi 0x0008f851 │ │ │ │ stmdavs r7, {r0, r1, fp, sp, lr}^ │ │ │ │ vpmax.s8 d15, d14, d4 │ │ │ │ - blx 0x1db0d4 │ │ │ │ + blx 0x1db09c │ │ │ │ eorsmi pc, r2, sl, lsl #16 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x30907c │ │ │ │ + blcs 0x309044 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ - b 0x119c588 │ │ │ │ - b 0x118bba8 │ │ │ │ - b 0xfe18bb9c │ │ │ │ - b 0x18bbac │ │ │ │ - b 0xfe18bba8 │ │ │ │ + b 0x119c550 │ │ │ │ + b 0x118bb70 │ │ │ │ + b 0xfe18bb64 │ │ │ │ + b 0x18bb74 │ │ │ │ + b 0xfe18bb70 │ │ │ │ @ instruction: 0xf8400307 │ │ │ │ bicsle r3, pc, r4, lsl #24 │ │ │ │ - blls 0xf2ba4 │ │ │ │ + blls 0xf2b6c │ │ │ │ addsmi r4, pc, #156, 8 @ 0x9c000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9933ac │ │ │ │ + bl 0xfe993374 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x3cb3bc │ │ │ │ + bl 0x3cb384 │ │ │ │ adcsmi r0, fp, #134217728 @ 0x8000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf93ef745 │ │ │ │ + @ instruction: 0xf95af745 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec221d8 │ │ │ │ + bl 0xfec221a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb048 │ │ │ │ - vldr d7, [pc, #36] @ 0xcb020 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb010 │ │ │ │ + vldr d7, [pc, #36] @ 0xcafe8 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22234 │ │ │ │ + bl 0xfec221fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c66c4 │ │ │ │ + blvc 0x4c668c │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb050 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb018 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb064 │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb02c │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r7, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191297,86 +191283,86 @@ │ │ │ │ @ instruction: 0xf8d72501 │ │ │ │ stccs 15, cr6, [r2, #-0] │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ stcvs 4, cr15, [r0], {20} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ stmiami r0, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14bb0fc │ │ │ │ + b 0x14bb0c4 │ │ │ │ @ instruction: 0xf6070bc5 │ │ │ │ strls r7, [r4, #-1402] @ 0xfffffa86 │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf006d00b │ │ │ │ @ instruction: 0xf1b90902 │ │ │ │ svclt 0x000b0f00 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strcs r4, [r2], #-1612 @ 0xfffff9b4 │ │ │ │ @ instruction: 0xf8cd9403 │ │ │ │ svcne 0x001fb014 │ │ │ │ - bl 0x112d18 │ │ │ │ - bl 0x14d918 │ │ │ │ + bl 0x112ce0 │ │ │ │ + bl 0x14d8e0 │ │ │ │ strcs r0, [r0], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf83a46e3 │ │ │ │ strbmi r0, [r1], -r4 │ │ │ │ andpl pc, r4, r9, lsr r8 @ │ │ │ │ - b 0xfe398128 │ │ │ │ + b 0xfe3980f0 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ @ instruction: 0x4641fa79 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f6461d │ │ │ │ - bls 0x209af8 │ │ │ │ + bls 0x209ac0 │ │ │ │ andls r4, r0, #1048576 @ 0x100000 │ │ │ │ - blls 0x19c9d4 │ │ │ │ + blls 0x19c99c │ │ │ │ svccs 0x0004f857 │ │ │ │ - blx 0xfed88eba │ │ │ │ + blx 0xff488e82 │ │ │ │ @ instruction: 0xf8469b05 │ │ │ │ addsmi r0, ip, #4, 30 │ │ │ │ andlt sp, r7, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22364 │ │ │ │ + bl 0xfec2232c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb1d4 │ │ │ │ - vldr d7, [pc, #40] @ 0xcb1b0 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb19c │ │ │ │ + vldr d7, [pc, #40] @ 0xcb178 │ │ │ │ vstr d7, [sp, #44] @ 0x2c │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec223c4 │ │ │ │ + bl 0xfec2238c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c6854 │ │ │ │ + blvc 0x4c681c │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb1e0 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb1a8 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb1f4 │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb1bc │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ strdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191387,88 +191373,88 @@ │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmib sp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ - blls 0x58be54 │ │ │ │ + blls 0x58be1c │ │ │ │ vmov.i32 d25, #45823 @ 0x0000b2ff │ │ │ │ @ instruction: 0xf6042001 │ │ │ │ stmdacs r2, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ strbcs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ sbcslt fp, r8, #8, 30 │ │ │ │ mcrvs 4, 4, pc, cr0, cr3, {0} @ │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ ldrbtmi fp, [r3], r8, lsl #30 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14b7288 │ │ │ │ + b 0x14b7250 │ │ │ │ andls r0, r4, r0, asr #1 │ │ │ │ ldcleq 8, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ vraddhn.i16 d19, q0, q1 │ │ │ │ - b 0x149d97c │ │ │ │ + b 0x149d944 │ │ │ │ andle r0, sl, r4, asr #8 │ │ │ │ andeq pc, r2, r0 │ │ │ │ svclt 0x000b2800 │ │ │ │ - blmi 0x1083c8 │ │ │ │ - bleq 0x1073cc │ │ │ │ + blmi 0x108390 │ │ │ │ + bleq 0x107394 │ │ │ │ movwcs r4, #9731 @ 0x2603 │ │ │ │ - bl 0x12fea0 │ │ │ │ + bl 0x12fe68 │ │ │ │ @ instruction: 0xf04f0805 │ │ │ │ ldmdbne r3, {r9, fp} │ │ │ │ - blls 0x22feb8 │ │ │ │ + blls 0x22fe80 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, sl, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf9b0f7f6 │ │ │ │ strmi r9, [r7], -r7, lsl #22 │ │ │ │ streq lr, [sl], -r3, lsl #22 │ │ │ │ - bl 0x1b1ed4 │ │ │ │ + bl 0x1b1e9c │ │ │ │ @ instruction: 0xf838050a │ │ │ │ strbmi r0, [r9], -r4 │ │ │ │ - b 0xfe3982d8 │ │ │ │ + b 0xfe3982a0 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ - blls 0x1c9954 │ │ │ │ - blcs 0x20942c │ │ │ │ + blls 0x1c991c │ │ │ │ + blcs 0x2093f4 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf75f9b02 │ │ │ │ - @ instruction: 0x2c10fae1 │ │ │ │ - bleq 0x2093f8 │ │ │ │ - blls 0x1ffa94 │ │ │ │ - beq 0x507714 │ │ │ │ + @ instruction: 0x2c10fafd │ │ │ │ + bleq 0x2093c0 │ │ │ │ + blls 0x1ffa5c │ │ │ │ + beq 0x5076dc │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blle 0xff65c95c │ │ │ │ + blle 0xff65c924 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x1497b28 │ │ │ │ + b 0x1497af0 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ and r1, fp, r6, asr #28 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [lr], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf8064297 │ │ │ │ andsle ip, r2, r1, lsl #30 │ │ │ │ svccc 0x0001f912 │ │ │ │ svc 0x0001f911 │ │ │ │ - ble 0xffc15f60 │ │ │ │ + ble 0xffc15f28 │ │ │ │ svceq 0x0007f113 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ addsmi r0, r7, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0001f806 │ │ │ │ strtmi sp, [r8], #-492 @ 0xfffffe14 │ │ │ │ @@ -191484,28 +191470,28 @@ │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1a10401 │ │ │ │ svclt 0x00180102 │ │ │ │ @ instruction: 0xf1a000ed │ │ │ │ - b 0x148cbc8 │ │ │ │ + b 0x148cb90 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ - blx 0x4833fc │ │ │ │ - blcs 0x4cabe0 │ │ │ │ + blx 0x4833c4 │ │ │ │ + blcs 0x4caba8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4bb33c │ │ │ │ + blx 0x4bb304 │ │ │ │ adcsmi pc, sl, #36352 @ 0x8e00 │ │ │ │ svcgt 0x0002f826 │ │ │ │ @ instruction: 0xf932d013 │ │ │ │ @ instruction: 0xf9313b02 │ │ │ │ subslt lr, fp, #2, 30 │ │ │ │ - ble 0xffbd5ff4 │ │ │ │ + ble 0xffbd5fbc │ │ │ │ svceq 0x000ff113 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ adcsmi r0, sl, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0002f826 │ │ │ │ strtmi sp, [r8], #-491 @ 0xfffffe15 │ │ │ │ @@ -191521,70 +191507,70 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ sbcslt r2, ip, #2, 28 │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ mvnscc pc, #-2147483648 @ 0x80000000 │ │ │ │ rscseq fp, r6, r8, lsl pc │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xcb458 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xcb420 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ shadd16mi fp, r7, r2 │ │ │ │ strtmi r4, [r6], -r7, lsr #12 │ │ │ │ mcrne 4, 2, r4, cr5, cr15, {0} │ │ │ │ - bcs 0x2c3498 │ │ │ │ + bcs 0x2c3460 │ │ │ │ @ instruction: 0xf10efa01 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ stcle 14, cr0, [r1], {-0} │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ @ instruction: 0xf80542bb │ │ │ │ andsle lr, r0, r1, lsl #30 │ │ │ │ svc 0x0001f813 │ │ │ │ svcne 0x0001f81c │ │ │ │ vmull.s , d14, d3[3] │ │ │ │ - ble 0xffb55c90 │ │ │ │ + ble 0xffb55c58 │ │ │ │ stmdaeq r0, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xffc17cb8 │ │ │ │ + blle 0xffc17c80 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2024 @ 0xfffff818 │ │ │ │ andle r4, r7, #1610612746 @ 0x6000000a │ │ │ │ - blvc 0x306b28 │ │ │ │ + blvc 0x306af0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ - blx 0x1896ce8 │ │ │ │ + blx 0x1896cb0 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1a10e01 │ │ │ │ svclt 0x00180c02 │ │ │ │ @ instruction: 0xf1a000f6 │ │ │ │ - b 0x148c900 │ │ │ │ + b 0x148c8c8 │ │ │ │ svclt 0x00120ece │ │ │ │ @ instruction: 0x46774637 │ │ │ │ ldrmi r4, [r7], #-1654 @ 0xfffff98a │ │ │ │ - blcs 0x4c3530 │ │ │ │ + blcs 0x4c34f8 │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ strcs fp, [r0], #-4040 @ 0xfffff038 │ │ │ │ addlt sp, ip, #0, 24 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andle r4, lr, r2, lsl #30 │ │ │ │ - blcc 0x1895e8 │ │ │ │ + blcc 0x1895b0 │ │ │ │ svcne 0x0002f83c │ │ │ │ - blcs 0xf7e94 │ │ │ │ + blcs 0xf7e5c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blle 0xffc98170 │ │ │ │ + blle 0xffc98138 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2027 @ 0xfffff815 │ │ │ │ andle r4, r7, #494927872 @ 0x1d800000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -191597,32 +191583,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149cd98 │ │ │ │ + b 0x149cd60 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ - b 0x14bb1e4 │ │ │ │ + b 0x14bb1ac │ │ │ │ ldrtmi r0, [sl], r8, asr #17 │ │ │ │ ldrtmi r4, [r8], r2, asr #13 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1a0448a │ │ │ │ ldm r5!, {r3, r8, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf0952302 │ │ │ │ ldrbmi pc, [r5, #-2639] @ 0xfffff5b1 @ │ │ │ │ smlatteq r2, r9, r9, lr │ │ │ │ - bl 0x1ffd8c │ │ │ │ + bl 0x1ffd54 │ │ │ │ strbmi r0, [r7, #-8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead49c4 │ │ │ │ + bl 0xfead498c │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdc9d4 │ │ │ │ + bl 0xdc99c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -191631,353 +191617,353 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ - b 0x148d614 │ │ │ │ - b 0x14944a0 │ │ │ │ + b 0x148d5dc │ │ │ │ + b 0x1494468 │ │ │ │ @ instruction: 0x4c2a09c9 │ │ │ │ - b 0x14bb274 │ │ │ │ + b 0x14bb23c │ │ │ │ strbmi r0, [sl], r8, asr #17 │ │ │ │ - b 0x149d12c │ │ │ │ + b 0x149d0f4 │ │ │ │ @ instruction: 0xf1aa03c3 │ │ │ │ addlt r0, r8, r8, lsl #20 │ │ │ │ - beq 0x4c76d8 │ │ │ │ + beq 0x4c76a0 │ │ │ │ streq lr, [r3, -r1, lsl #22] │ │ │ │ streq lr, [r3], -r2, lsl #22 │ │ │ │ tstpeq r0, #0, 2 @ p-variant is OBSOLETE │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svclt 0x00084605 │ │ │ │ ldrmi r4, [sl], #1736 @ 0x6c8 │ │ │ │ ldrtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldm r7!, {r1, fp, sp, pc}^ │ │ │ │ ldrcc r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ - blvc 0x106ca0 │ │ │ │ + blvc 0x106c68 │ │ │ │ stc 6, cr3, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xf0957b00 │ │ │ │ ldmib sp, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdb r4, {r1, r8}^ │ │ │ │ ldmib sp, {r2, r8}^ │ │ │ │ stmdb r4, {r2, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r4, #-770] @ 0xfffffcfe │ │ │ │ - bl 0x23fe20 │ │ │ │ + bl 0x23fde8 │ │ │ │ strbmi r0, [r1, #8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4a88 │ │ │ │ + bl 0xfead4a50 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdca98 │ │ │ │ + bl 0xdca60 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ - blmi 0x381a7c │ │ │ │ - blls 0x2a5704 │ │ │ │ + blmi 0x381a44 │ │ │ │ + blls 0x2a56cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1db87f0 │ │ │ │ - svclt 0x0000fe69 │ │ │ │ + svclt 0x0000fe65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec228cc │ │ │ │ + bl 0xfec22894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - b 0x148f674 │ │ │ │ + b 0x148f63c │ │ │ │ ldrmi r2, [ip], -r3, lsr #29 │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ stmiane lr, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8524413 │ │ │ │ strcc r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ eorseq pc, lr, ip, asr r8 @ │ │ │ │ ldmdavs r6!, {r0, r1, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blx 0x118794c │ │ │ │ + blx 0x1187914 │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0x1007958 │ │ │ │ + blx 0x1007920 │ │ │ │ stmib r5, {r1, sl, fp, sp}^ │ │ │ │ stmdble ip, {r1, r8} │ │ │ │ @ instruction: 0xf10500e2 │ │ │ │ - bcs 0x6cb754 │ │ │ │ + bcs 0x6cb71c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ andscs fp, r8, #56, 30 @ 0xe0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ vpmin.s8 d3, d15, d0 │ │ │ │ - andcs fp, r0, pc, ror r9 │ │ │ │ + andcs fp, r0, fp, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x18b8b78 │ │ │ │ + blx 0x18b8b40 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f44 │ │ │ │ + bcs 0x153f0c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb3a8 │ │ │ │ + b 0x14bb370 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c1f0 │ │ │ │ + b 0x149c1b8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8020300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea3a8 │ │ │ │ + bl 0xfebea370 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8bf0 │ │ │ │ + blx 0x18b8bb8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153fbc │ │ │ │ + bcs 0x153f84 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb7cc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb794 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ ldrmi r4, [r6, #1040] @ 0x410 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x5aa410 │ │ │ │ - blvc 0x186a78 │ │ │ │ + bne 0x5aa3d8 │ │ │ │ + blvc 0x186a40 │ │ │ │ ldrmi r1, [r6, #2242] @ 0x8c2 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8c58 │ │ │ │ + blx 0x18b8c20 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154024 │ │ │ │ + bcs 0x153fec │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb834 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb7fc │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6edc │ │ │ │ + blvc 0x2c6ea4 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8cc8 │ │ │ │ + blx 0x18b8c90 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154094 │ │ │ │ + bcs 0x15405c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb8a4 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb86c │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6f4c │ │ │ │ + blvc 0x2c6f14 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8d38 │ │ │ │ + blx 0x18b8d00 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154104 │ │ │ │ + bcs 0x1540cc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb568 │ │ │ │ + b 0x14bb530 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ bicne pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x306fb8 │ │ │ │ + blvc 0x306f80 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186bc4 │ │ │ │ + blvc 0x186b8c │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8da8 │ │ │ │ + blx 0x18b8d70 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154174 │ │ │ │ + bcs 0x15413c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb5d4 │ │ │ │ + b 0x14bb59c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c420 │ │ │ │ + b 0x149c3e8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8220300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea5d8 │ │ │ │ + bl 0xfebea5a0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e20 │ │ │ │ + blx 0x18b8de8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1541ec │ │ │ │ + bcs 0x1541b4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb64c │ │ │ │ + b 0x14bb614 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf82233c0 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea648 │ │ │ │ + bl 0xfebea610 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e90 │ │ │ │ + blx 0x18b8e58 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15425c │ │ │ │ + bcs 0x154224 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb6bc │ │ │ │ + b 0x14bb684 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c7114 │ │ │ │ + blvc 0x2c70dc │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186d20 │ │ │ │ + blvc 0x186ce8 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8f00 │ │ │ │ + blx 0x18b8ec8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1542cc │ │ │ │ + bcs 0x154294 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb72c │ │ │ │ + b 0x14bb6f4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c7184 │ │ │ │ + blvc 0x2c714c │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186d90 │ │ │ │ + blvc 0x186d58 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8f70 │ │ │ │ + blx 0x18b8f38 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15433c │ │ │ │ + bcs 0x154304 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb79c │ │ │ │ + b 0x14bb764 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x3071f0 │ │ │ │ + blvc 0x3071b8 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186dfc │ │ │ │ + blvc 0x186dc4 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -191993,20 +191979,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f911 │ │ │ │ svcgt 0x0001f912 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x00cc459c │ │ │ │ - blx 0x14b85cc │ │ │ │ + blx 0x14b8594 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307270 │ │ │ │ + blvc 0x307238 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192017,49 +192003,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d4dc │ │ │ │ + bl 0x11d4a4 │ │ │ │ @ instruction: 0xf9310806 │ │ │ │ @ instruction: 0xf9323b02 │ │ │ │ - bl 0xfe9bf858 │ │ │ │ - bl 0xfebcf484 │ │ │ │ + bl 0xfe9bf820 │ │ │ │ + bl 0xfebcf44c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ eorslt fp, fp, #204, 30 @ 0x330 │ │ │ │ vmlsl.u8 , d14, d15 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a898 │ │ │ │ - blvc 0x186ef8 │ │ │ │ + bne 0xd6a860 │ │ │ │ + blvc 0x186ec0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x18954a8 │ │ │ │ + blx 0x1895470 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209e0c │ │ │ │ + blcc 0x209dd4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c738 │ │ │ │ + bl 0xfe99c700 │ │ │ │ svclt 0x00c80402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192074,33 +192060,33 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d5e4 │ │ │ │ + bl 0x11d5ac │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9b958 │ │ │ │ + bl 0x1a9b920 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c7e0 │ │ │ │ - blle 0xffb8e174 │ │ │ │ + bl 0x1d5c7a8 │ │ │ │ + blle 0xffb8e13c │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195b980 │ │ │ │ + bl 0x195b948 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3073f0 │ │ │ │ + blvc 0x3073b8 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -192118,20 +192104,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x008c459c │ │ │ │ - blx 0x18b89cc │ │ │ │ + blx 0x18b8994 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307470 │ │ │ │ + blvc 0x307438 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192142,49 +192128,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d6dc │ │ │ │ + bl 0x11d6a4 │ │ │ │ @ instruction: 0xf8310806 │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ - bl 0xfe9bfa58 │ │ │ │ - bl 0xfebcf684 │ │ │ │ + bl 0xfe9bfa20 │ │ │ │ + bl 0xfebcf64c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ adcslt fp, fp, #140, 30 @ 0x230 │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6aa98 │ │ │ │ - blvc 0x1870f8 │ │ │ │ + bne 0xd6aa60 │ │ │ │ + blvc 0x1870c0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x18956a8 │ │ │ │ + blx 0x1895670 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x20a00c │ │ │ │ + blcc 0x209fd4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c938 │ │ │ │ + bl 0xfe99c900 │ │ │ │ svclt 0x00880402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192199,52 +192185,52 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d7e4 │ │ │ │ + bl 0x11d7ac │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9bb58 │ │ │ │ + bl 0x1a9bb20 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c9e0 │ │ │ │ + bl 0x1d5c9a8 │ │ │ │ mvnle r0, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195bb80 │ │ │ │ + bl 0x195bb48 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3075f0 │ │ │ │ + blvc 0x3075b8 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - ldrbtcc pc, [pc], #257 @ 0xcbfb4 @ │ │ │ │ + ldrbtcc pc, [pc], #257 @ 0xcbf7c @ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r0, lsl #2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bcc 0x11d87c │ │ │ │ + bcc 0x11d844 │ │ │ │ stmdbeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0001f914 │ │ │ │ svcgt 0x0001f912 │ │ │ │ svcvc 0x0001f911 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ @@ -192271,26 +192257,26 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r1], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0002f934 │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blvc 0x18a514 │ │ │ │ + blvc 0x18a4dc │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ ldrtmi fp, [fp], #-539 @ 0xfffffde5 │ │ │ │ @ instruction: 0xf8214549 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e47c │ │ │ │ + bne 0xe4e444 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192303,57 +192289,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a240 │ │ │ │ - bl 0xfe95cafc │ │ │ │ + blvc 0x20a208 │ │ │ │ + bl 0xfe95cac4 │ │ │ │ svclt 0x00b80301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6ad10 │ │ │ │ - blvc 0x187374 │ │ │ │ + bne 0xe6acd8 │ │ │ │ + blvc 0x18733c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f150 │ │ │ │ + b 0x148f118 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c4174 │ │ │ │ + bne 0xff9c413c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x386f3c │ │ │ │ - blne 0x7c3108 │ │ │ │ + bleq 0x386f04 │ │ │ │ + blne 0x7c30d0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192381,15 +192367,15 @@ │ │ │ │ stc2 10, cr15, [r8], {95} @ 0x5f @ │ │ │ │ stc2 10, cr15, [r2], {95} @ 0x5f @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ mvnle r7, r9, lsl r0 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e60c │ │ │ │ + bne 0xe4e5d4 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192402,15 +192388,15 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ streq pc, [r2], #-418 @ 0xfffffe5e │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r3], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0002f837 │ │ │ │ svc 0x0002f834 │ │ │ │ - blne 0x18a72c │ │ │ │ + blne 0x18a6f4 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ stmdaeq ip, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x008c45e6 │ │ │ │ stc2 10, cr15, [r8], {31} @ │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ @@ -192434,57 +192420,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a450 │ │ │ │ - bl 0xfe95cd0c │ │ │ │ + blvc 0x20a418 │ │ │ │ + bl 0xfe95ccd4 │ │ │ │ svclt 0x00380301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6af20 │ │ │ │ - blvc 0x187584 │ │ │ │ + bne 0xe6aee8 │ │ │ │ + blvc 0x18754c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f360 │ │ │ │ + b 0x148f328 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c4384 │ │ │ │ + bne 0xff9c434c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x38714c │ │ │ │ - blne 0x7c1318 │ │ │ │ + bleq 0x387114 │ │ │ │ + blne 0x7c12e0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192505,38 +192491,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499000 │ │ │ │ + b 0x1498fc8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3010 │ │ │ │ + b 0x14b2fd8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100528 │ │ │ │ + blls 0x1004f0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188848 │ │ │ │ + bleq 0x188810 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2755]! @ 0xac3 │ │ │ │ + strmi pc, [r1, #2783]! @ 0xadf │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x18885c │ │ │ │ - beq 0x1347058 │ │ │ │ + bleq 0x188824 │ │ │ │ + beq 0x1347020 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xfed0a1b8 │ │ │ │ + blx 0xff40a180 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192548,17 +192534,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bc78 │ │ │ │ + bls 0x14bc30 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xff6ef1da │ │ │ │ + @ instruction: 0xff6af1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192569,38 +192555,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499100 │ │ │ │ + b 0x14990c8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3110 │ │ │ │ + b 0x14b30d8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100628 │ │ │ │ + blls 0x1005f0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208948 │ │ │ │ + bleq 0x208910 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2635]! @ 0xa4b │ │ │ │ + strmi pc, [r1, #2663]! @ 0xa67 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x20895c │ │ │ │ - beq 0xfe347158 │ │ │ │ + bleq 0x208924 │ │ │ │ + beq 0xfe347120 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xf0a2b8 │ │ │ │ + blx 0x160a280 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192612,17 +192598,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bb78 │ │ │ │ + bls 0x14bb30 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - mcr2 1, 7, pc, cr14, cr10, {6} @ │ │ │ │ + mcr2 1, 7, pc, cr10, cr10, {6} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192632,69 +192618,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14991fc │ │ │ │ + b 0x14991c4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a20c │ │ │ │ + blls 0x15a1d4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x586f4c │ │ │ │ + blne 0x586f14 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308cb0 │ │ │ │ + beq 0x308c78 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7570104 │ │ │ │ - @ instruction: 0x463bfad1 │ │ │ │ + ldrtmi pc, [fp], -sp, ror #21 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c725c │ │ │ │ + bleq 0xff3c7224 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf7579600 │ │ │ │ - adcsmi pc, ip, #765952 @ 0xbb000 │ │ │ │ + adcsmi pc, ip, #880640 @ 0xd7000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c35c │ │ │ │ + blne 0x57c324 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b32b4 │ │ │ │ + b 0x14b327c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - stc2l 1, cr15, [r4], #872 @ 0x368 │ │ │ │ + stc2l 1, cr15, [r0], #872 @ 0x368 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fe5f │ │ │ │ + svclt 0x0000fe5b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192705,38 +192691,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499320 │ │ │ │ + b 0x14992e8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3330 │ │ │ │ + b 0x14b32f8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100848 │ │ │ │ + blls 0x100810 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188b68 │ │ │ │ + bleq 0x188b30 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3051]! @ 0xbeb │ │ │ │ + strmi pc, [r1, #3079]! @ 0xc07 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188b7c │ │ │ │ - beq 0x1347378 │ │ │ │ + bleq 0x188b44 │ │ │ │ + beq 0x1347340 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xff70a52a │ │ │ │ + blx 0xffe0a4f2 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192748,17 +192734,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b958 │ │ │ │ + bls 0x14b910 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [lr, #872] @ 0x368 │ │ │ │ + ldc2l 1, cr15, [sl, #872] @ 0x368 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192769,38 +192755,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499420 │ │ │ │ + b 0x14993e8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3430 │ │ │ │ + b 0x14b33f8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100948 │ │ │ │ + blls 0x100910 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208c68 │ │ │ │ + bleq 0x208c30 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2987]! @ 0xbab │ │ │ │ + strmi pc, [r1, #3015]! @ 0xbc7 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208c7c │ │ │ │ - beq 0xfe347478 │ │ │ │ + bleq 0x208c44 │ │ │ │ + beq 0xfe347440 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xfe70a62a │ │ │ │ + blx 0xfee0a5f2 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192812,17 +192798,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b858 │ │ │ │ + bls 0x14b810 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [lr, #-872] @ 0xfffffc98 │ │ │ │ + ldc2l 1, cr15, [sl, #-872] @ 0xfffffc98 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192832,69 +192818,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x149951c │ │ │ │ + b 0x14994e4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a52c │ │ │ │ + blls 0x15a4f4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58726c │ │ │ │ + blne 0x587234 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308fd0 │ │ │ │ + beq 0x308f98 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -sp, asr #22 @ │ │ │ │ + ldrtmi pc, [fp], -r9, ror #22 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c757c │ │ │ │ + bleq 0xff3c7544 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #56320 @ 0xdc00 │ │ │ │ + adcsmi pc, ip, #84992 @ 0x14c00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c67c │ │ │ │ + blne 0x57c644 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b35d4 │ │ │ │ + b 0x14b359c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0x1609152 │ │ │ │ + blx 0x150911a │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fccb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192905,38 +192891,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499640 │ │ │ │ + b 0x1499608 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3650 │ │ │ │ + b 0x14b3618 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100b68 │ │ │ │ + blls 0x100b30 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188e88 │ │ │ │ + bleq 0x188e50 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2667]! @ 0xa6b │ │ │ │ + strmi pc, [r1, #2695]! @ 0xa87 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188e9c │ │ │ │ - beq 0x1347698 │ │ │ │ + bleq 0x188e64 │ │ │ │ + beq 0x1347660 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0x170a848 │ │ │ │ + blx 0x1e0a810 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192948,17 +192934,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b638 │ │ │ │ + bls 0x14b5f0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - mcrr2 1, 13, pc, lr, cr10 @ │ │ │ │ + mcrr2 1, 13, pc, sl, cr10 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192969,38 +192955,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499740 │ │ │ │ + b 0x1499708 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3750 │ │ │ │ + b 0x14b3718 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100c68 │ │ │ │ + blls 0x100c30 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208f88 │ │ │ │ + bleq 0x208f50 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2603]! @ 0xa2b │ │ │ │ + strmi pc, [r1, #2631]! @ 0xa47 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208f9c │ │ │ │ - beq 0xfe347798 │ │ │ │ + bleq 0x208f64 │ │ │ │ + beq 0xfe347760 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0x70a948 │ │ │ │ + blx 0xe0a910 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193012,17 +192998,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b538 │ │ │ │ + bls 0x14b4f0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xff48935e │ │ │ │ + blx 0xff389326 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193032,69 +193018,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x149983c │ │ │ │ + b 0x1499804 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a84c │ │ │ │ + blls 0x15a814 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58758c │ │ │ │ + blne 0x587554 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3092f0 │ │ │ │ + beq 0x3092b8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bfa15 │ │ │ │ + @ instruction: 0x463bfa31 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c789c │ │ │ │ + bleq 0xff3c7864 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #4177920 @ 0x3fc000 │ │ │ │ + adcsmi pc, ip, #110592 @ 0x1b000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c99c │ │ │ │ + blne 0x57c964 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b38f4 │ │ │ │ + b 0x14b38bc │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xf9c4f1da │ │ │ │ + @ instruction: 0xf9c0f1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fb3f │ │ │ │ + svclt 0x0000fb3b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193105,38 +193091,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499960 │ │ │ │ + b 0x1499928 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3970 │ │ │ │ + b 0x14b3938 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100e88 │ │ │ │ + blls 0x100e50 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1891a8 │ │ │ │ + bleq 0x189170 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2255]! @ 0x8cf │ │ │ │ + strmi pc, [r1, #2283]! @ 0x8eb │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1891bc │ │ │ │ - beq 0x13479b8 │ │ │ │ + bleq 0x189184 │ │ │ │ + beq 0x1347980 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf8bcf76b │ │ │ │ + @ instruction: 0xf8d8f76b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193148,17 +193134,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b318 │ │ │ │ + bls 0x14b2d0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xff08957c │ │ │ │ + blx 0xfef89544 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193169,38 +193155,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499a60 │ │ │ │ + b 0x1499a28 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3a70 │ │ │ │ + b 0x14b3a38 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100f88 │ │ │ │ + blls 0x100f50 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x2092a8 │ │ │ │ + bleq 0x209270 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2191]! @ 0x88f │ │ │ │ + strmi pc, [r1, #2219]! @ 0x8ab │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2092bc │ │ │ │ - beq 0xfe347ab8 │ │ │ │ + bleq 0x209284 │ │ │ │ + beq 0xfe347a80 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf87cf76b │ │ │ │ + @ instruction: 0xf898f76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193212,17 +193198,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b218 │ │ │ │ + bls 0x14b1d0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0x108967c │ │ │ │ + blx 0xf89644 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193232,69 +193218,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499b5c │ │ │ │ + b 0x1499b24 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ab6c │ │ │ │ + blls 0x15ab34 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x5878ac │ │ │ │ + blne 0x587874 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309610 │ │ │ │ + beq 0x3095d8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r3, asr #16 @ │ │ │ │ + @ instruction: 0x463bf85f │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7bbc │ │ │ │ + bleq 0xff3c7b84 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #2949120 @ 0x2d0000 │ │ │ │ + adcsmi pc, ip, #4784128 @ 0x490000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57ccbc │ │ │ │ + blne 0x57cc84 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3c14 │ │ │ │ + b 0x14b3bdc │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xf834f1da │ │ │ │ + @ instruction: 0xf830f1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000f9af │ │ │ │ + svclt 0x0000f9ab │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193305,38 +193291,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499c80 │ │ │ │ + b 0x1499c48 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3c90 │ │ │ │ + b 0x14b3c58 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x1011a8 │ │ │ │ + blls 0x101170 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1894c8 │ │ │ │ + bleq 0x189490 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3919]! @ 0xf4f │ │ │ │ + strmi pc, [r1, #3947]! @ 0xf6b │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1894dc │ │ │ │ - beq 0x1347cd8 │ │ │ │ + bleq 0x1894a4 │ │ │ │ + beq 0x1347ca0 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xff3cf76a │ │ │ │ + @ instruction: 0xff58f76a │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193348,17 +193334,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14cff8 │ │ │ │ + bls 0x14cfb0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf92ef1da │ │ │ │ + @ instruction: 0xf92af1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193369,38 +193355,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499d80 │ │ │ │ + b 0x1499d48 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3d90 │ │ │ │ + b 0x14b3d58 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x1012a8 │ │ │ │ + blls 0x101270 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x2095c8 │ │ │ │ + bleq 0x209590 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3855]! @ 0xf0f │ │ │ │ + strmi pc, [r1, #3883]! @ 0xf2b │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2095dc │ │ │ │ - beq 0xfe347dd8 │ │ │ │ + bleq 0x2095a4 │ │ │ │ + beq 0xfe347da0 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - cdp2 7, 15, cr15, cr12, cr10, {3} │ │ │ │ + @ instruction: 0xff18f76a │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193412,17 +193398,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14cef8 │ │ │ │ + bls 0x14ceb0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf8aef1da │ │ │ │ + @ instruction: 0xf8aaf1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193432,82 +193418,82 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499e7c │ │ │ │ + b 0x1499e44 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ae8c │ │ │ │ + blls 0x15ae54 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587bcc │ │ │ │ + blne 0x587b94 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309930 │ │ │ │ + beq 0x3098f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76a0104 │ │ │ │ - ldrtmi pc, [fp], -fp, lsl #30 @ │ │ │ │ + ldrtmi pc, [fp], -r7, lsr #30 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7edc │ │ │ │ + bleq 0xff3c7ea4 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76a9600 │ │ │ │ - adcsmi pc, ip, #3920 @ 0xf50 │ │ │ │ + adcsmi pc, ip, #17, 30 @ 0x44 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cfdc │ │ │ │ + blne 0x57cfa4 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3f34 │ │ │ │ + b 0x14b3efc │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - mcr2 1, 5, pc, cr4, cr9, {6} @ │ │ │ │ + mcr2 1, 5, pc, cr0, cr9, {6} @ │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000f81f │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48, 22 @ 0xc000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14903c4 │ │ │ │ + b 0x149038c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193516,54 +193502,54 @@ │ │ │ │ movwcs r1, #3681 @ 0xe61 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8014484 │ │ │ │ ldclle 15, cr12, [r5], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd3e8 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd3b0 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf80c4401 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe557f4 │ │ │ │ + bne 0xffe557bc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4437e8 │ │ │ │ - blls 0x2a746c │ │ │ │ + blmi 0x4437b0 │ │ │ │ + blls 0x2a7434 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602fe33 │ │ │ │ + strmi pc, [r2], -pc, lsr #28 │ │ │ │ @ instruction: 0xf1d9e7be │ │ │ │ - svclt 0x0000ffaf │ │ │ │ + svclt 0x0000ffab │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14904a4 │ │ │ │ + b 0x149046c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193578,15 +193564,15 @@ │ │ │ │ ldclle 15, cr12, [r5], #8 │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x18b574 │ │ │ │ + blne 0x18b53c │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193595,30 +193581,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - stc2l 1, cr15, [r4, #868] @ 0x364 │ │ │ │ + stc2l 1, cr15, [r0, #868] @ 0x364 │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - @ instruction: 0xff40f1d9 │ │ │ │ + @ instruction: 0xff3cf1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490580 │ │ │ │ + b 0x1490548 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193633,15 +193619,15 @@ │ │ │ │ ldclle 15, cr0, [r5], #16 │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x20b6d0 │ │ │ │ + blne 0x20b698 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193650,17 +193636,17 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - ldc2l 1, cr15, [r6, #-868] @ 0xfffffc9c │ │ │ │ + ldc2l 1, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - mrc2 1, 6, pc, cr2, cr9, {6} │ │ │ │ + mcr2 1, 6, pc, cr14, cr9, {6} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r8, lsl #1 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ @@ -193672,34 +193658,34 @@ │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ rsceq r4, sp, r1, lsl r6 │ │ │ │ stmib ip, {r1, r9, sl, fp, sp}^ │ │ │ │ stmib ip, {r8, r9, ip, sp}^ │ │ │ │ suble r3, fp, r2, lsl #6 │ │ │ │ addsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ - beq 0xff287f78 │ │ │ │ + beq 0xff287f40 │ │ │ │ ldrne lr, [sl, -pc, asr #20] │ │ │ │ teqlt r7, #78 @ 0x4e │ │ │ │ - b 0x149ef54 │ │ │ │ + b 0x149ef1c │ │ │ │ @ instruction: 0xf1a41e07 │ │ │ │ - bl 0x18f670 │ │ │ │ + bl 0x18f638 │ │ │ │ ldmib r3, {r1, r2, r3, r8, fp}^ │ │ │ │ ldmib r3, {sl, fp, sp}^ │ │ │ │ tstcc r0, #2 │ │ │ │ @ instruction: 0xf8481992 │ │ │ │ - bl 0x13d9284 │ │ │ │ + bl 0x13d924c │ │ │ │ ldrmi r0, [r9, #512] @ 0x200 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl 0x201e34 │ │ │ │ + bl 0x201dfc │ │ │ │ strmi r0, [lr], #1991 @ 0x7c7 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r3, r8, r9, sl, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf847199b │ │ │ │ - bl 0x115c6a8 │ │ │ │ + bl 0x115c670 │ │ │ │ strmi r0, [lr, #512] @ 0x200 │ │ │ │ stccs 8, cr15, [r4], {71} @ 0x47 │ │ │ │ strmi sp, [sl, #496]! @ 0x1f0 │ │ │ │ svclt 0x003e4454 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [r4], -sl, lsr #23 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ @@ -193709,37 +193695,37 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x149e110 │ │ │ │ + b 0x149e0d8 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b2 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94652 │ │ │ │ - @ instruction: 0x4601fcd3 │ │ │ │ + strmi pc, [r1], -pc, asr #25 │ │ │ │ @ instruction: 0xf1d9e7a9 │ │ │ │ - svclt 0x0000fe4f │ │ │ │ + svclt 0x0000fe4b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490764 │ │ │ │ + b 0x149072c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193749,55 +193735,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd78c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd754 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55b9c │ │ │ │ + bne 0xffe55b64 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443b90 │ │ │ │ - blls 0x2a7814 │ │ │ │ + blmi 0x443b58 │ │ │ │ + blls 0x2a77dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602fc5f │ │ │ │ + @ instruction: 0x4602fc5b │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fddb │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149084c │ │ │ │ + b 0x1490814 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193814,15 +193800,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18b924 │ │ │ │ + blne 0x18b8ec │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193831,30 +193817,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xffc0a01e │ │ │ │ + blx 0xffb09fe6 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - stc2l 1, cr15, [r8, #-868]! @ 0xfffffc9c │ │ │ │ + stc2l 1, cr15, [r4, #-868]! @ 0xfffffc9c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490930 │ │ │ │ + b 0x14908f8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193871,15 +193857,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20ba88 │ │ │ │ + blne 0x20ba50 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193888,30 +193874,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0x1f8a102 │ │ │ │ + blx 0x1e8a0ca │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [r6], #868 @ 0x364 │ │ │ │ + ldc2l 1, cr15, [r2], #868 @ 0x364 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490a14 │ │ │ │ + b 0x14909dc │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193921,55 +193907,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcda3c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcda04 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55e4c │ │ │ │ + bne 0xffe55e14 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443e40 │ │ │ │ - blls 0x2a7ac4 │ │ │ │ + blmi 0x443e08 │ │ │ │ + blls 0x2a7a8c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -r7, lsl #22 │ │ │ │ + strmi pc, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fc83 │ │ │ │ + svclt 0x0000fc7f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490afc │ │ │ │ + b 0x1490ac4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193986,15 +193972,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bbd4 │ │ │ │ + blne 0x18bb9c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194003,30 +193989,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xfe60a2cc │ │ │ │ + blx 0xfe50a294 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r0], {217} @ 0xd9 │ │ │ │ + stc2 1, cr15, [ip], {217} @ 0xd9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490be0 │ │ │ │ + b 0x1490ba8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194043,15 +194029,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00384281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bd38 │ │ │ │ + blne 0x20bd00 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194060,30 +194046,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0x98a3b0 │ │ │ │ + blx 0x88a378 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0xfe88a3ba │ │ │ │ + blx 0xfe78a382 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490cc4 │ │ │ │ + b 0x1490c8c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194093,55 +194079,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdcec │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdcb4 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe560fc │ │ │ │ + bne 0xffe560c4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4440f0 │ │ │ │ - blls 0x2a7d74 │ │ │ │ + blmi 0x4440b8 │ │ │ │ + blls 0x2a7d3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -pc, lsr #19 │ │ │ │ + strmi pc, [r2], -fp, lsr #19 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fb27 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490dac │ │ │ │ + b 0x1490d74 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194158,15 +194144,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18be84 │ │ │ │ + blne 0x18be4c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194175,30 +194161,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf93cf1d9 │ │ │ │ + @ instruction: 0xf938f1d9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0xfef0a584 │ │ │ │ + blx 0xfee0a54c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490e90 │ │ │ │ + b 0x1490e58 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194215,15 +194201,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bfe8 │ │ │ │ + blne 0x20bfb0 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194232,30 +194218,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf8caf1d9 │ │ │ │ + @ instruction: 0xf8c6f1d9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0x128a668 │ │ │ │ + blx 0x118a630 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490f74 │ │ │ │ + b 0x1490f3c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194265,55 +194251,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdf9c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdf64 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe563ac │ │ │ │ + bne 0xffe56374 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4443a0 │ │ │ │ - blls 0x2a8024 │ │ │ │ + blmi 0x444368 │ │ │ │ + blls 0x2a7fec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602f857 │ │ │ │ + @ instruction: 0x4602f853 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000f9d3 │ │ │ │ + svclt 0x0000f9cf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149105c │ │ │ │ + b 0x1491024 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194330,15 +194316,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18c134 │ │ │ │ + blne 0x18c0fc │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194347,30 +194333,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xffe4f1d8 │ │ │ │ + @ instruction: 0xffe0f1d8 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf960f1d9 │ │ │ │ + @ instruction: 0xf95cf1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491140 │ │ │ │ + b 0x1491108 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194387,15 +194373,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00284281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c298 │ │ │ │ + blne 0x20c260 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194404,33 +194390,33 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xff72f1d8 │ │ │ │ + @ instruction: 0xff6ef1d8 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf8eef1d9 │ │ │ │ + @ instruction: 0xf8eaf1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fa20 │ │ │ │ + b 0x149f9e8 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fe14 │ │ │ │ + bl 0x10fddc │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2141] @ 0xfffff7a3 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194451,17 +194437,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fa9c │ │ │ │ + b 0x149fa64 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fe90 │ │ │ │ + bl 0x10fe58 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2373] @ 0xfffff6bb @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194482,25 +194468,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb18 │ │ │ │ + b 0x149fae0 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288ef0 │ │ │ │ - bleq 0x20c444 │ │ │ │ + bleq 0x288eb8 │ │ │ │ + bleq 0x20c40c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf99cf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe5770c │ │ │ │ + bne 0xe576d4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194513,25 +194499,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb94 │ │ │ │ + b 0x149fb5c │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288f6c │ │ │ │ - bleq 0x20c4c0 │ │ │ │ + bleq 0x288f34 │ │ │ │ + bleq 0x20c488 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0xa0a384 │ │ │ │ + blx 0xa0a34c │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57788 │ │ │ │ + bne 0xe57750 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194544,25 +194530,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc10 │ │ │ │ + b 0x149fbd8 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x288fe8 │ │ │ │ - bleq 0x18c4bc │ │ │ │ + bleq 0x288fb0 │ │ │ │ + bleq 0x18c484 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x130a400 │ │ │ │ + blx 0x130a3c8 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57804 │ │ │ │ + bne 0xe577cc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194575,25 +194561,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc8c │ │ │ │ + b 0x149fc54 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x289064 │ │ │ │ - bleq 0x18c538 │ │ │ │ + bleq 0x28902c │ │ │ │ + bleq 0x18c500 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x10a47e │ │ │ │ + blx 0x10a446 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57880 │ │ │ │ + bne 0xe57848 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194606,17 +194592,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd08 │ │ │ │ + b 0x149fcd0 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x1100fc │ │ │ │ + bl 0x1100c4 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2999] @ 0xfffff449 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194637,17 +194623,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd84 │ │ │ │ + b 0x149fd4c │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x110178 │ │ │ │ + bl 0x110140 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2981] @ 0xfffff45b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194668,25 +194654,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fe00 │ │ │ │ + b 0x149fdc8 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x2891d8 │ │ │ │ - bleq 0x20c72c │ │ │ │ + bleq 0x2891a0 │ │ │ │ + bleq 0x20c6f4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf844f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe579f4 │ │ │ │ + bne 0xe579bc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194699,25 +194685,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fe7c │ │ │ │ + b 0x149fe44 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x289254 │ │ │ │ - bleq 0x20c7a8 │ │ │ │ + bleq 0x28921c │ │ │ │ + bleq 0x20c770 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf8ccf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57a70 │ │ │ │ + bne 0xe57a38 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194730,25 +194716,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fef8 │ │ │ │ + b 0x149fec0 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2892d0 │ │ │ │ - bleq 0x18c7a4 │ │ │ │ + bleq 0x289298 │ │ │ │ + bleq 0x18c76c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf900f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57aec │ │ │ │ + bne 0xe57ab4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194761,25 +194747,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ff74 │ │ │ │ + b 0x149ff3c │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x28934c │ │ │ │ - bleq 0x18c820 │ │ │ │ + bleq 0x289314 │ │ │ │ + bleq 0x18c7e8 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9b8f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57b68 │ │ │ │ + bne 0xe57b30 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194793,15 +194779,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1103e0 │ │ │ │ + bl 0x1103a8 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3447] @ 0xfffff289 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194826,15 +194812,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x110464 │ │ │ │ + bl 0x11042c │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3675] @ 0xfffff1a5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194859,26 +194845,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x2894cc │ │ │ │ + beq 0x289494 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca28 │ │ │ │ + bleq 0x20c9f0 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {0} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57cf4 │ │ │ │ + bne 0xe57cbc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194892,26 +194878,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289550 │ │ │ │ + beq 0x289518 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20caac │ │ │ │ + bleq 0x20ca74 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff60f003 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57d78 │ │ │ │ + bne 0xe57d40 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194925,26 +194911,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2895d4 │ │ │ │ + beq 0x28959c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cab0 │ │ │ │ + bleq 0x18ca78 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xffa0f003 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57dfc │ │ │ │ + bne 0xe57dc4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194958,26 +194944,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x289658 │ │ │ │ + beq 0x289620 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb34 │ │ │ │ + bleq 0x18cafc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xf854f004 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57e80 │ │ │ │ + bne 0xe57e48 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194991,18 +194977,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2896dc │ │ │ │ + beq 0x2896a4 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cbb8 │ │ │ │ + bleq 0x18cb80 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf827fc95 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195023,18 +195009,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x28975c │ │ │ │ + beq 0x289724 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ccb8 │ │ │ │ + bleq 0x20cc80 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf847fc6f │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195062,15 +195048,15 @@ │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a270 │ │ │ │ + blvc 0x30a238 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195091,15 +195077,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a2e8 │ │ │ │ + blvc 0x30a2b0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195119,15 +195105,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ adcsmi r2, r1, #4, 30 │ │ │ │ movwcs pc, #15234 @ 0x3b82 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca35c │ │ │ │ + blvc 0x2ca324 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195138,30 +195124,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14baf48 │ │ │ │ + b 0x14baf10 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a3bc │ │ │ │ + blvc 0x18a384 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a3a0 │ │ │ │ + blvc 0x10a368 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ @ instruction: 0x3608fdd5 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195173,15 +195159,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0xffb8b51c │ │ │ │ + blx 0xffa8b4e4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vbic.i32 , #11534336 @ 0x00b00000 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @@ -195195,15 +195181,15 @@ │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a490 │ │ │ │ + blvc 0x30a458 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195224,15 +195210,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a508 │ │ │ │ + blvc 0x30a4d0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195252,15 +195238,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ adcsmi r3, r1, #4, 30 │ │ │ │ movwcs pc, #15266 @ 0x3ba2 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca57c │ │ │ │ + blvc 0x2ca544 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195271,30 +195257,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bb168 │ │ │ │ + b 0x14bb130 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a5dc │ │ │ │ + blvc 0x18a5a4 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a5c0 │ │ │ │ + blvc 0x10a588 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ @ instruction: 0x3608fc99 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195306,23 +195292,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf9daf1d8 │ │ │ │ + @ instruction: 0xf9d6f1d8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ sbcslt r4, pc, #132, 12 @ 0x8400000 │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ svclt 0x0018b085 │ │ │ │ vaddl.u8 , d3, d1 │ │ │ │ - b 0x1498610 │ │ │ │ + b 0x14985d8 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140408 │ │ │ │ ldrtmi r0, [r8], -r0, asr #1 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ eoreq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ streq pc, [r8], -ip, lsr #3 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -195332,30 +195318,30 @@ │ │ │ │ stmib sp, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8547001 │ │ │ │ @ instruction: 0xf1ae0f08 │ │ │ │ ldmib r1, {r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf1ce2300 │ │ │ │ tstcc r8, r0, lsr #20 │ │ │ │ stmdavs r0!, {r1, r6, lr}^ │ │ │ │ - b 0xfe1a0568 │ │ │ │ - blx 0x94fc48 │ │ │ │ - blx 0x18b060 │ │ │ │ - blx 0x1ccc6c │ │ │ │ - b 0x110dc74 │ │ │ │ - blx 0x98f084 │ │ │ │ - blx 0x98dc8c │ │ │ │ - b 0x110d888 │ │ │ │ - blx 0x14f090 │ │ │ │ - b 0x110b8a0 │ │ │ │ - blx 0x18f074 │ │ │ │ - b 0x118b8a8 │ │ │ │ + b 0xfe1a0530 │ │ │ │ + blx 0x94fc10 │ │ │ │ + blx 0x18b028 │ │ │ │ + blx 0x1ccc34 │ │ │ │ + b 0x110dc3c │ │ │ │ + blx 0x98f04c │ │ │ │ + blx 0x98dc54 │ │ │ │ + b 0x110d850 │ │ │ │ + blx 0x14f058 │ │ │ │ + b 0x110b868 │ │ │ │ + blx 0x18f03c │ │ │ │ + b 0x118b870 │ │ │ │ @ instruction: 0xf8460207 │ │ │ │ - b 0x1152c98 │ │ │ │ - blx 0x98f8a4 │ │ │ │ - b 0x11cbc94 │ │ │ │ + b 0x1152c60 │ │ │ │ + blx 0x98f86c │ │ │ │ + b 0x11cbc5c │ │ │ │ rsbsvs r0, r3, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7301 │ │ │ │ addsmi ip, pc, #12 │ │ │ │ stmdble r9, {r2, r3, r4, r7, sl, lr} │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195364,47 +195350,47 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262c4 │ │ │ │ + bl 0xfec2628c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strtmi pc, [r9], #577 @ 0x241 │ │ │ │ + ldrbtmi pc, [r1], #-577 @ 0xfffffdbf @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262fc │ │ │ │ + bl 0xfec262c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbmi pc, [r1], #577 @ 0x241 @ │ │ │ │ + ldrmi pc, [r9], #577 @ 0x241 │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26334 │ │ │ │ + bl 0xfec262fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbtmi pc, [r9], #577 @ 0x241 @ │ │ │ │ + strbmi pc, [r1], #577 @ 0x241 @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -195459,92 +195445,92 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf755461c │ │ │ │ - strmi pc, [r0], pc, asr #23 │ │ │ │ + strmi pc, [r0], fp, ror #23 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7554028 │ │ │ │ - strtmi pc, [r2], -r5, asr #23 │ │ │ │ + strtmi pc, [r2], -r1, ror #23 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfef0cfae │ │ │ │ + blx 0xff60cf76 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf75441f0 │ │ │ │ - svclt 0x0000bbb1 │ │ │ │ + svclt 0x0000bbcd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsl #12 │ │ │ │ - bleq 0x10b3c0 │ │ │ │ - blvc 0xccdc4 │ │ │ │ - b 0x290384 │ │ │ │ + bleq 0x10b388 │ │ │ │ + blvc 0xccd8c │ │ │ │ + b 0x29034c │ │ │ │ ldmdbls r0, {r0, r1, r3, r9, fp} │ │ │ │ stmdbmi r0, {r1, r2, r5, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ - bleq 0x3c9aa4 │ │ │ │ + bleq 0x3c9a6c │ │ │ │ stmdami r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ stmdale r7, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf6c72100 │ │ │ │ - b 0x2abaac │ │ │ │ + b 0x2aba74 │ │ │ │ @ instruction: 0xf1b00001 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9d0f754 │ │ │ │ + @ instruction: 0xf9ecf754 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x200d024 │ │ │ │ + bllt 0xfe70cfec │ │ │ │ andmi pc, r0, r8, lsr #32 │ │ │ │ svcmi 0x00fff1b0 │ │ │ │ andmi sp, sl, ip, ror #17 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ ldrtmi sp, [r0], -r8, ror #17 │ │ │ │ @ instruction: 0xf7614619 │ │ │ │ - @ instruction: 0x4603fa77 │ │ │ │ + @ instruction: 0x4603fa93 │ │ │ │ ldrbmi r4, [r0], -r9, lsl #13 │ │ │ │ ldrmi r4, [sl], r1, lsr #12 │ │ │ │ - blx 0x1d0d080 │ │ │ │ + blx 0xfe40d048 │ │ │ │ strmi r4, [pc], -r3, lsl #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ @ instruction: 0xf7614698 │ │ │ │ - strmi pc, [r3], -r9, ror #20 │ │ │ │ + strmi pc, [r3], -r5, lsl #21 │ │ │ │ ldrbmi r9, [r8], -r5, lsl #2 │ │ │ │ ldrmi r4, [fp], r1, lsr #12 │ │ │ │ - blx 0x198d09c │ │ │ │ + blx 0x208d064 │ │ │ │ strmi r9, [r6], r4, lsl #22 │ │ │ │ ldrbmi r4, [sl], -lr, lsl #12 │ │ │ │ movwls r4, #1609 @ 0x649 │ │ │ │ - blls 0x220eec │ │ │ │ + blls 0x220eb4 │ │ │ │ @ instruction: 0xf7554650 │ │ │ │ - @ instruction: 0x4633fbd5 │ │ │ │ + @ instruction: 0x4633fbf1 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strcs r4, [r0], -sl, asr #12 │ │ │ │ strls r4, [r2], -r0, asr #12 │ │ │ │ strls r4, [r3], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2l 7, cr15, [r0], #-364 @ 0xfffffe94 │ │ │ │ + stc2 7, cr15, [ip], {91} @ 0x5b │ │ │ │ @ instruction: 0xf7614622 │ │ │ │ - @ instruction: 0x4606fad5 │ │ │ │ + @ instruction: 0x4606faf1 │ │ │ │ @ instruction: 0x4621e7ba │ │ │ │ @ instruction: 0xf7544650 │ │ │ │ - smlabblt r8, r5, r9, pc @ │ │ │ │ + smlatblt r8, r1, r9, pc @ │ │ │ │ sbfx r4, r6, #12, #20 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf97ef754 │ │ │ │ + @ instruction: 0xf99af754 │ │ │ │ strbmi fp, [r6], -r8, lsl #2 │ │ │ │ strtmi lr, [r1], -ip, lsr #15 │ │ │ │ @ instruction: 0xf7544658 │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ movwcs sp, #2212 @ 0x8a4 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3403b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ movwmi pc, #40 @ 0x28 @ │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @@ -195555,46 +195541,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db093 │ │ │ │ @ instruction: 0xf10d4b5d │ │ │ │ @ instruction: 0x26000930 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ - blls 0x80ffc0 │ │ │ │ + blls 0x80ff88 │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip], -sl, lsl #13 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ - blcs 0x157fd4 │ │ │ │ + blcs 0x157f9c │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - b 0x14b33e4 │ │ │ │ + b 0x14b33ac │ │ │ │ stmib r9, {r0, r1, r2, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x00166601 │ │ │ │ @ instruction: 0x463b00db │ │ │ │ - b 0x14b3ff8 │ │ │ │ + b 0x14b3fc0 │ │ │ │ @ instruction: 0xf89c0ba3 │ │ │ │ svclt 0x0008314c │ │ │ │ @ instruction: 0xf8c99703 │ │ │ │ @ instruction: 0xf8a9600c │ │ │ │ - blcs 0xe7440 │ │ │ │ + blcs 0xe7408 │ │ │ │ @ instruction: 0xf10dd05f │ │ │ │ @ instruction: 0xf8dc081c │ │ │ │ strbmi r2, [r6], r2, lsl #31 │ │ │ │ svccc 0x0086f8dc │ │ │ │ svceq 0x007af8dc │ │ │ │ svcne 0x007ef8dc │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ svccc 0x0000f8dc │ │ │ │ svccs 0x008af8bc │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ eorcs pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46c6d556 │ │ │ │ strbmi r9, [ip], r2, lsl #22 │ │ │ │ - blcc 0x1f5050 │ │ │ │ + blcc 0x1f5018 │ │ │ │ ldm lr!, {r2, r8, r9, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ svcls 0x0004000f │ │ │ │ @ instruction: 0xf1aa3d04 │ │ │ │ @ instruction: 0x3c040a04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -195603,24 +195589,24 @@ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1], -r3, asr #12 │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85a │ │ │ │ svceq 0x0004f855 │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf847455e │ │ │ │ - blle 0xffc93090 │ │ │ │ + blle 0xffc93058 │ │ │ │ ldmib sp, {r0, r2, r8, r9, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], #-514 @ 0xfffffdfe │ │ │ │ andle r4, r8, #-1610612725 @ 0xa000000b │ │ │ │ strcs r9, [r0], #-2563 @ 0xfffff5fd │ │ │ │ - bne 0xff518894 │ │ │ │ + bne 0xff51885c │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r7, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0x945888 │ │ │ │ - blls 0x52950c │ │ │ │ + blmi 0x945850 │ │ │ │ + blls 0x5294d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r8, r0, lsl #6 │ │ │ │ andcs fp, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195632,27 +195618,27 @@ │ │ │ │ @ instruction: 0xf88dc60f │ │ │ │ @ instruction: 0xf8dce028 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @ instruction: 0xf88d3025 │ │ │ │ movwcs r3, #24615 @ 0x6027 │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ - blls 0x15e904 │ │ │ │ - beq 0x20bba0 │ │ │ │ + blls 0x15e8cc │ │ │ │ + beq 0x20bb68 │ │ │ │ strcs r3, [r0], -r4, lsl #24 │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf85a4643 │ │ │ │ strcc r1, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0004f855 │ │ │ │ mcr2 7, 4, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0xf849455e │ │ │ │ - blle 0xffd1312c │ │ │ │ + blle 0xffd130f4 │ │ │ │ @ instruction: 0xf1d7e7b1 │ │ │ │ - svclt 0x0000ff37 │ │ │ │ + svclt 0x0000ff33 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0xf10d4a6c │ │ │ │ @@ -195661,133 +195647,133 @@ │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ stmib sp, {r9}^ │ │ │ │ stcls 3, cr1, [r2, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x9612b2fb │ │ │ │ andls r3, r4, r1, lsl #6 │ │ │ │ strvs lr, [r1], -r9, asr #19 │ │ │ │ vshr.u64 q8, q6, #57 │ │ │ │ - blcs 0x15816c │ │ │ │ + blcs 0x158134 │ │ │ │ strls fp, [sl], #-3850 @ 0xfffff0f6 │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ strcs lr, [r7, pc, asr #20]! │ │ │ │ andvs pc, ip, r9, asr #17 │ │ │ │ sbcseq fp, fp, ip, lsl pc │ │ │ │ @ instruction: 0xf8a9930a │ │ │ │ addsne r6, sl, r0, lsl r0 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andls r2, r5, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0xf3da0 │ │ │ │ + blcs 0xf3d68 │ │ │ │ @ instruction: 0xf10dd06b │ │ │ │ @ instruction: 0xf8d50834 │ │ │ │ strbmi r2, [r4], r2, lsl #31 │ │ │ │ svccc 0x0086f8d5 │ │ │ │ svceq 0x007af8d5 │ │ │ │ svcne 0x007ef8d5 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ svccc 0x0000f8d5 │ │ │ │ svccs 0x008af8b5 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ subcs pc, r0, sp, lsl #17 │ │ │ │ ldrtmi sp, [r6], r0, ror #10 │ │ │ │ - bl 0x360ee4 │ │ │ │ + bl 0x360eac │ │ │ │ movwls r0, #37767 @ 0x9387 │ │ │ │ ldrbtmi r4, [r3], sp, asr #12 │ │ │ │ strcs ip, [r5, -pc, lsl #28] │ │ │ │ strls ip, [fp], #-1295 @ 0xfffffaf1 │ │ │ │ eorhi r6, fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf88d4673 │ │ │ │ - bls 0x32b710 │ │ │ │ + bls 0x32b6d8 │ │ │ │ addseq r4, sp, ip, asr r6 │ │ │ │ @ instruction: 0xf8529308 │ │ │ │ - bls 0x1b76a0 │ │ │ │ - bls 0x2a0844 │ │ │ │ - bls 0x255b58 │ │ │ │ - bls 0x1d5b58 │ │ │ │ + bls 0x1b7668 │ │ │ │ + bls 0x2a080c │ │ │ │ + bls 0x255b20 │ │ │ │ + bls 0x1d5b20 │ │ │ │ @ instruction: 0xf8574415 │ │ │ │ strbmi r0, [r3], -r4, lsl #22 │ │ │ │ - blne 0x20d764 │ │ │ │ + blne 0x20d72c │ │ │ │ strcc r4, [r1], #-1618 @ 0xfffff9ae │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffcd2230 │ │ │ │ - blls 0x2f5e30 │ │ │ │ - bls 0x220674 │ │ │ │ + blle 0xffcd21f8 │ │ │ │ + blls 0x2f5df8 │ │ │ │ + bls 0x22063c │ │ │ │ ldclle 5, cr4, [ip], {90} @ 0x5a │ │ │ │ - bls 0x37665c │ │ │ │ + bls 0x376624 │ │ │ │ addsmi r9, r4, #4, 22 @ 0x1000 │ │ │ │ stmdble r8, {r0, r1, r4, sl, lr} │ │ │ │ strcs r9, [r0], -sl, lsl #20 │ │ │ │ - bne 0xff519240 │ │ │ │ + bne 0xff519208 │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0xb45a34 │ │ │ │ - blls 0x6a96b8 │ │ │ │ + blmi 0xb459fc │ │ │ │ + blls 0x6a9680 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 120) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6058ff0 │ │ │ │ @ instruction: 0xf10d7568 │ │ │ │ @ instruction: 0x46460834 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - bl 0x357e8c │ │ │ │ + bl 0x357e54 │ │ │ │ ldrmi r0, [r2], r7, lsl #23 │ │ │ │ strlt lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwcs r4, #5779 @ 0x1693 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ eorscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d2306 │ │ │ │ - blls 0x2db780 │ │ │ │ - b 0x14a101c │ │ │ │ + blls 0x2db748 │ │ │ │ + b 0x14a0fe4 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1b3760 │ │ │ │ - blls 0x2a0924 │ │ │ │ - blls 0x255c38 │ │ │ │ - blls 0x1d5c38 │ │ │ │ + blls 0x1b3728 │ │ │ │ + blls 0x2a08ec │ │ │ │ + blls 0x255c00 │ │ │ │ + blls 0x1d5c00 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x20d828 │ │ │ │ + bleq 0x20d7f0 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd522ec │ │ │ │ + blle 0xffd522b4 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xf1d7e7a1 │ │ │ │ - svclt 0x0000fe51 │ │ │ │ + svclt 0x0000fe4d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ ldrmi r4, [r5], -r2, lsr #23 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ ldmdavs fp, {r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ - blls 0x89031c │ │ │ │ + blls 0x8902e4 │ │ │ │ ldrsbthi pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd460c │ │ │ │ sbcslt fp, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ svclt 0x00180201 │ │ │ │ andls r3, r5, r1, lsl #6 │ │ │ │ vstmiaeq r2, {s29-s107} │ │ │ │ - bllt 0x149e5c │ │ │ │ + bllt 0x149e24 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #26211 @ 0x6663 │ │ │ │ @ instruction: 0x03a3ea4f │ │ │ │ @ instruction: 0xf8989302 │ │ │ │ svclt 0x0008314c │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, ip, r7, asr #17 │ │ │ │ @@ -195812,15 +195798,15 @@ │ │ │ │ @ instruction: 0x000fe8b9 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ eorscc pc, sl, sp, lsl #17 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ - bleq 0x20bbf0 │ │ │ │ + bleq 0x20bbb8 │ │ │ │ stmdavs sl!, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ ldrcc r1, [r0, #-3088] @ 0xfffff3f0 │ │ │ │ ldceq 8, cr15, [r0], {86} @ 0x56 │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ @@ -195850,47 +195836,47 @@ │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ smuadls r0, r1, sp │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cec80 │ │ │ │ + blls 0x1cec48 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083901 │ │ │ │ - blls 0x1518ac │ │ │ │ + blls 0x151874 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9a0ee0 │ │ │ │ + blle 0xfe9a0ea8 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrmi r4, [r4, #1043] @ 0x413 │ │ │ │ - bls 0x285ca4 │ │ │ │ + bls 0x285c6c │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r0, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmdane sl, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdavc r8!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0xa0bcf4 │ │ │ │ + beq 0xa0bcbc │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm r8!, {r0, r9, sl, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eors pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ svcls 0x0005803b │ │ │ │ - bleq 0x10ba18 │ │ │ │ + bleq 0x10b9e0 │ │ │ │ @ instruction: 0xf8cd2301 │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf88d302d │ │ │ │ movwcs r3, #24623 @ 0x602f │ │ │ │ eorcc pc, r6, sp, lsl #17 │ │ │ │ ldrbmi r6, [r3], -sl, lsr #16 │ │ │ │ @ instruction: 0xf10b6821 │ │ │ │ @@ -195921,138 +195907,138 @@ │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1ceac4 │ │ │ │ + blls 0x1cea8c │ │ │ │ stmdbcc r0, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r8, [r0, -r2] │ │ │ │ - blle 0xfeda0ff4 │ │ │ │ + blle 0xfeda0fbc │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ @ instruction: 0xf1d7e774 │ │ │ │ - svclt 0x0000fcff │ │ │ │ + svclt 0x0000fcfb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ svcne 0x001e1f2f │ │ │ │ stmdals pc, {sl, sp} @ │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ eorslt pc, r8, sp, asr #17 │ │ │ │ vrsubhn.i16 d20, q8, │ │ │ │ - blx 0x189a9c8 │ │ │ │ + blx 0x189a990 │ │ │ │ @ instruction: 0xf1bcfe80 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ svclt 0x00169d0e │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0x46e246f2 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r0, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - beq 0xfeb8a334 │ │ │ │ + beq 0xfeb8a2fc │ │ │ │ ldrbtmi fp, [r4], r8, lsl #30 │ │ │ │ @ instruction: 0xce02e9cd │ │ │ │ eorne pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf8392300 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ streq r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [r4, #-3907] @ 0xfffff0bd @ │ │ │ │ + ldrbmi pc, [r4, #-3935] @ 0xfffff0a1 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 0x3c3230 │ │ │ │ + bl 0x3c31f8 │ │ │ │ strbmi r0, [r6, #12]! │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebd8e34 │ │ │ │ + bl 0xfebd8dfc │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xe0e44 │ │ │ │ + bl 0xe0e0c │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ - beq 0x10bba8 │ │ │ │ + beq 0x10bb70 │ │ │ │ movwls r4, #26323 @ 0x66d3 │ │ │ │ @ instruction: 0xf8dd9b15 │ │ │ │ @ instruction: 0xf8cd9050 │ │ │ │ vmov.i32 d28, #176 @ 0x000000b0 │ │ │ │ sbcslt r2, ip, #1 │ │ │ │ @ instruction: 0xf1042802 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149ba90 │ │ │ │ + b 0x149ba58 │ │ │ │ strls r0, [r9], #-1220 @ 0xfffffb3c │ │ │ │ sbceq fp, r6, r6, lsl pc │ │ │ │ ldrtmi r4, [r6], r6, lsr #13 │ │ │ │ sbccs pc, r2, r3, asr #7 │ │ │ │ orrcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ vfmseq.f32 s28, s28, s30 │ │ │ │ subeq lr, r0, #2048 @ 0x800 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcs r4, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ svclt 0x00a89205 │ │ │ │ ldrbmi r2, [r2], -r4, lsl #2 │ │ │ │ stmib sp, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 0x2492e0 │ │ │ │ + blls 0x2492a8 │ │ │ │ @ instruction: 0x465c0095 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ eorvc pc, fp, r3, lsr r8 @ │ │ │ │ - blls 0x260e20 │ │ │ │ + blls 0x260de8 │ │ │ │ ldmdbne lr, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ - ldrteq r9, [pc], #-2820 @ 0xcfadc │ │ │ │ + ldrteq r9, [pc], #-2820 @ 0xcfaa4 │ │ │ │ @ instruction: 0xf838441d │ │ │ │ movwcs r0, #36 @ 0x24 │ │ │ │ - blcs 0x20dc40 │ │ │ │ + blcs 0x20dc08 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [ip, #-3797] @ 0xfffff12b @ │ │ │ │ - bleq 0x20dc10 │ │ │ │ + ldrbmi pc, [ip, #-3825] @ 0xfffff10f @ │ │ │ │ + bleq 0x20dbd8 │ │ │ │ ldrbmi sp, [r2], -pc, ror #23 │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ ldrbmi sl, [fp, #-12] │ │ │ │ ldclle 4, cr4, [sl], {82} @ 0x52 │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrtmi r4, [r4], #692 @ 0x2b4 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57f20 │ │ │ │ + bl 0xfea57ee8 │ │ │ │ stmia ip!, {r2, r3, r9, sl}^ │ │ │ │ - bl 0x3cff30 │ │ │ │ + bl 0x3cfef8 │ │ │ │ addsmi r0, ip, #402653184 @ 0x18000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfb58 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfb20 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cb68 │ │ │ │ + b 0x149cb30 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf91c1e44 │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ @@ -196074,49 +196060,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cbe0 │ │ │ │ + b 0x149cba8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160e54 │ │ │ │ + blcc 0x160e1c │ │ │ │ svcgt 0x0002f933 │ │ │ │ svcvc 0x0002f931 │ │ │ │ svcvs 0x0002f932 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59820 │ │ │ │ + bl 0xfec597e8 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9830 │ │ │ │ + bl 0xe97f8 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d068 │ │ │ │ + b 0x149d030 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196152,21 +196138,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9207dc │ │ │ │ + bl 0xfe9207a4 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9ea8 │ │ │ │ + bl 0x1da9e70 │ │ │ │ svclt 0x00bc0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce0784 │ │ │ │ + bl 0x1ce074c │ │ │ │ svclt 0x00bc0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196176,21 +196162,21 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfd80 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfd48 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cd90 │ │ │ │ + b 0x149cd58 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf81c1e44 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ @@ -196212,49 +196198,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149ce08 │ │ │ │ + b 0x149cdd0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x16107c │ │ │ │ + blcc 0x161044 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f831 │ │ │ │ svcvs 0x0002f832 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59a48 │ │ │ │ + bl 0xfec59a10 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9a58 │ │ │ │ + bl 0xe9a20 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d290 │ │ │ │ + b 0x149d258 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196290,21 +196276,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe920a04 │ │ │ │ + bl 0xfe9209cc │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1daa0d0 │ │ │ │ + bl 0x1daa098 │ │ │ │ svclt 0x003c0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce09ac │ │ │ │ + bl 0x1ce0974 │ │ │ │ svclt 0x003c0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196322,15 +196308,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf882fa5f │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ @ instruction: 0xf1013201 │ │ │ │ - b 0x149d7b8 │ │ │ │ + b 0x149d780 │ │ │ │ strmi r0, [r4], -r8, asr #17 │ │ │ │ sbcseq fp, r6, r5, lsl pc │ │ │ │ ldrtmi r4, [r1], r1, asr #13 │ │ │ │ strtmi r4, [r9], #1606 @ 0x646 │ │ │ │ @ instruction: 0xf8151e47 │ │ │ │ @ instruction: 0xf1980f01 │ │ │ │ @ instruction: 0xf807fb03 │ │ │ │ @@ -196344,40 +196330,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vrshr.u64 , q2, #62 │ │ │ │ - bcs 0x158818 │ │ │ │ + bcs 0x1587e0 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14bfc7c │ │ │ │ + b 0x14bfc44 │ │ │ │ strtmi r0, [r5], -r2, asr #29 │ │ │ │ @ instruction: 0x46a64675 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5a0d24 │ │ │ │ + bl 0x5a0cec │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x129e17c │ │ │ │ - b 0x1491c94 │ │ │ │ - bl 0x1151bbc │ │ │ │ - b 0x1292480 │ │ │ │ + b 0x129e144 │ │ │ │ + b 0x1491c5c │ │ │ │ + bl 0x1151b84 │ │ │ │ + b 0x1292448 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -196386,17 +196372,17 @@ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8cc428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59cbc │ │ │ │ + bl 0xfec59c84 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9ccc │ │ │ │ + bl 0xe9c94 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -196409,21 +196395,21 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e26c │ │ │ │ + bleq 0x20e234 │ │ │ │ @ instruction: 0xf8e0f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe59530 │ │ │ │ + bne 0xe594f8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -196438,154 +196424,154 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e2e0 │ │ │ │ + bleq 0x20e2a8 │ │ │ │ @ instruction: 0xf8c8f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe595a4 │ │ │ │ + bne 0xe5956c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldmlt sl!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec273d4 │ │ │ │ + bl 0xfec2739c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1434 @ 0xfffffa66 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0e74 │ │ │ │ + blcc 0x4d0e3c │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - sbcspl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + addspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb18b │ │ │ │ - @ instruction: 0xf000fbcb │ │ │ │ + @ instruction: 0xf000fbe7 │ │ │ │ vst4.8 {d7-d10}, [r1], r0 │ │ │ │ movwmi r0, #33152 @ 0x8180 │ │ │ │ andcs fp, r6, r8, lsl pc │ │ │ │ smlattcs r0, r6, r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf3b4 │ │ │ │ + bl 0xdf37c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ ldrb sp, [r5, r5, ror #11] │ │ │ │ - stmialt lr!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt sl, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27470 │ │ │ │ + bl 0xfec27438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfea0e06a │ │ │ │ + blx 0xff10e032 │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - biccc pc, r4, r5, asr #4 │ │ │ │ + orrcc pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccc pc, r0, r5, asr #4 │ │ │ │ + adccc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf882f1a2 │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ + @ instruction: 0xf886f1a2 │ │ │ │ + eorseq sl, r3, r4, asr #27 │ │ │ │ tstpeq r1, #1073741864 @ p-variant is OBSOLETE @ 0x40000028 │ │ │ │ - blcs 0x261ae4 │ │ │ │ + blcs 0x261aac │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ - bleq 0x20c2d0 │ │ │ │ + bleq 0x20c298 │ │ │ │ streq r0, [r4], #-2820 @ 0xfffff4fc │ │ │ │ movwcs r0, #8210 @ 0x2012 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - ldcllt 7, cr15, [r4, #504] @ 0x1f8 │ │ │ │ - bl 0xd8ee0 │ │ │ │ + ldcllt 7, cr15, [r0, #504]! @ 0x1f8 │ │ │ │ + bl 0xd8ea8 │ │ │ │ ldmib r0, {r0, r1, r6, r7}^ │ │ │ │ @ instruction: 0xf77e01d6 │ │ │ │ - movwcs fp, #15821 @ 0x3dcd │ │ │ │ + movwcs fp, #15849 @ 0x3de9 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - stcllt 7, cr15, [r6, #504] @ 0x1f8 │ │ │ │ + stcllt 7, cr15, [r2, #504]! @ 0x1f8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec274fc │ │ │ │ + bl 0xfec274c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ - blx 0x180e0fa │ │ │ │ + blx 0x1f0e0c2 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ tsteq fp, r8, lsl #24 │ │ │ │ @ instruction: 0xf001d50f │ │ │ │ @ instruction: 0xf0000104 │ │ │ │ stmdbcs r0, {sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ svclt 0x00144620 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ vaba.s8 d30, d21, d28 │ │ │ │ - vmla.f d19, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ - blmi 0x150404 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ + blmi 0x1503cc │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf830f1a2 │ │ │ │ - eorseq sl, r3, ip, lsl #28 │ │ │ │ + @ instruction: 0xf834f1a2 │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27560 │ │ │ │ + bl 0xfec27528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ streq r0, [sl, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r5], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561c3c │ │ │ │ - b 0x1154c0c │ │ │ │ + beq 0x561c04 │ │ │ │ + b 0x1154bd4 │ │ │ │ pop {r2, r9, sp, lr} │ │ │ │ @ instruction: 0xe7b54070 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27590 │ │ │ │ + bl 0xfec27558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ - blx 0x58e18e │ │ │ │ + blx 0xc8e156 │ │ │ │ ldreq r0, [r4, #-1313]! @ 0xfffffadf │ │ │ │ tstcc r6, r1, asr #20 │ │ │ │ - beq 0x9e1c4c │ │ │ │ - b 0x11d4be8 │ │ │ │ + beq 0x9e1c14 │ │ │ │ + b 0x11d4bb0 │ │ │ │ @ instruction: 0xf77b6401 │ │ │ │ - strtmi pc, [r2], -r7, lsl #22 │ │ │ │ + strtmi pc, [r2], -r3, lsr #22 │ │ │ │ strtmi r0, [r8], -fp, asr #14 │ │ │ │ svclt 0x00484633 │ │ │ │ pop {r0, r1, r4, r8, sp} │ │ │ │ svclt 0x00584070 │ │ │ │ @ instruction: 0xe7732116 │ │ │ │ svclt 0x0000e7dc │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -196598,31 +196584,31 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ - svclt 0x00daf77a │ │ │ │ - svclt 0x00d8f77a │ │ │ │ + svclt 0x00f6f77a │ │ │ │ + svclt 0x00f4f77a │ │ │ │ ldrsbeq lr, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf77e2217 │ │ │ │ - svclt 0x0000bd33 │ │ │ │ + svclt 0x0000bd4f │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x35f07c │ │ │ │ + blcs 0x35f044 │ │ │ │ @ instruction: 0xf64ad825 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x11c4d8 │ │ │ │ + blcs 0x11c4a0 │ │ │ │ andcs sp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d0e7f1 │ │ │ │ @@ -196631,346 +196617,346 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strle r0, [r6, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77b4770 │ │ │ │ - svclt 0x0000ba9b │ │ │ │ + svclt 0x0000bab7 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2769c │ │ │ │ + bl 0xfec27664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ ldreq r0, [r2, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561d58 │ │ │ │ - b 0x1154d48 │ │ │ │ + beq 0x561d20 │ │ │ │ + b 0x1154d10 │ │ │ │ @ instruction: 0xf7ff6204 │ │ │ │ qadd16mi pc, r8, r9 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec276d4 │ │ │ │ + bl 0xfec2769c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7994010 │ │ │ │ svclt 0x0000e798 │ │ │ │ svclt 0x0000e796 │ │ │ │ svclt 0x0000e794 │ │ │ │ svclt 0x0000e792 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec27700 │ │ │ │ + bl 0xfec276c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d11a0 │ │ │ │ + blcc 0x4d1168 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - sbcspl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + addspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb16b │ │ │ │ - orreq pc, r3, r5, lsr sl @ │ │ │ │ + orreq pc, r3, r1, asr sl @ │ │ │ │ andcs fp, r6, r8, asr #30 │ │ │ │ smlattcs r0, sl, r5, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf6d8 │ │ │ │ + bl 0xdf6a0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [sl, r4, lsl #24] │ │ │ │ ldrb sp, [r9, r9, ror #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2778c │ │ │ │ + bl 0xfec27754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0x68e384 │ │ │ │ + blx 0xd8e34c │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - biccc pc, r4, r5, asr #4 │ │ │ │ + orrcc pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccc pc, r0, r5, asr #4 │ │ │ │ + adccc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - cdp2 1, 15, cr15, cr4, cr1, {5} │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ + cdp2 1, 15, cr15, cr8, cr1, {5} │ │ │ │ + eorseq sl, r3, r4, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec277d8 │ │ │ │ + bl 0xfec277a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -pc, asr #10 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ subne pc, r0, #134217731 @ 0x8000003 │ │ │ │ stmdbmi r1!, {r1, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b2304 │ │ │ │ - @ instruction: 0xf855fcbd │ │ │ │ + @ instruction: 0xf855fcd9 │ │ │ │ ldrbeq r3, [r8], #3080 @ 0xc08 │ │ │ │ vabal.u8 , d3, d2 │ │ │ │ cmnlt r2, #192, 4 │ │ │ │ strtle r0, [r3], #-345 @ 0xfffffea7 │ │ │ │ ldrle r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ - blle 0x45b210 │ │ │ │ + blle 0x45b1d8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdbmi r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ - stc2 7, cr15, [r2], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [lr], #492 @ 0x1ec │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ pop {r1, r4, r8, fp, lr} │ │ │ │ movwcs r4, #24688 @ 0x6070 │ │ │ │ @ instruction: 0xf77b2200 │ │ │ │ - movwcs fp, #52377 @ 0xcc99 │ │ │ │ + movwcs fp, #52405 @ 0xccb5 │ │ │ │ andcs r4, r0, #245760 @ 0x3c000 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xf855fc93 │ │ │ │ + @ instruction: 0xf855fcaf │ │ │ │ ldrb r3, [sp, r8, lsl #24] │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r8, r9, sp} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [sl], {123} @ 0x7b │ │ │ │ + stc2 7, cr15, [r6], #492 @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ movwcs lr, #18386 @ 0x47d2 │ │ │ │ strtmi r4, [r0], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], {123} @ 0x7b │ │ │ │ + ldc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq sl, r3, r0, lsr #28 │ │ │ │ - eorseq sl, r3, r0, lsr #31 │ │ │ │ - eorseq ip, r3, r0, lsr #9 │ │ │ │ - eorseq ip, r3, r0, lsr #32 │ │ │ │ - eorseq fp, r3, r0, ror #9 │ │ │ │ - eorseq fp, r3, r0, ror #6 │ │ │ │ - blx 0x8bd09c │ │ │ │ - bl 0x1cf898 │ │ │ │ + eorseq sl, r3, r8, ror #27 │ │ │ │ + eorseq sl, r3, r8, ror #30 │ │ │ │ + eorseq ip, r3, r8, ror #8 │ │ │ │ + eorseq fp, r3, r8, ror #31 │ │ │ │ + eorseq fp, r3, r8, lsr #9 │ │ │ │ + eorseq fp, r3, r8, lsr #6 │ │ │ │ + blx 0x8bd064 │ │ │ │ + bl 0x1cf860 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd0e4 │ │ │ │ + b 0xfe1bd0ac │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3d36e8 │ │ │ │ + bl 0x3d36b0 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4046f8 │ │ │ │ + b 0xfe4046c0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d154 │ │ │ │ + b 0x117d11c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e86e │ │ │ │ - blx 0x18bd204 │ │ │ │ - bl 0x18f904 │ │ │ │ + blx 0x20e836 │ │ │ │ + blx 0x18bd1cc │ │ │ │ + bl 0x18f8cc │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d274 │ │ │ │ + b 0xfe17d23c │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185b34 │ │ │ │ + b 0xfe185afc │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x00020f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0x3dbf48 │ │ │ │ + bl 0x3dbf10 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vpmax.f32 d27, d12, d2 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893948 │ │ │ │ + blx 0x1893910 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a3f70 │ │ │ │ + b 0x11a3f38 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0x461378 │ │ │ │ - blx 0x189376c │ │ │ │ - b 0xfe48f994 │ │ │ │ + bl 0x461340 │ │ │ │ + blx 0x1893734 │ │ │ │ + b 0xfe48f95c │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485b90 │ │ │ │ + b 0xfe485b58 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vmaxnm.f32 , q7, q7 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894178 │ │ │ │ + blx 0x1894140 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ ldmdane r8, {r0, r3, r9, sl, fp}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd28c │ │ │ │ + b 0xfe1bd254 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vmaxnm.f32 , , q7 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8bd1c4 │ │ │ │ - bl 0xfe9cf9c0 │ │ │ │ + blx 0x8bd18c │ │ │ │ + bl 0xfe9cf988 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd20c │ │ │ │ + b 0xfe1bd1d4 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebd3810 │ │ │ │ + bl 0xfebd37d8 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404820 │ │ │ │ + b 0xfe4047e8 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d27c │ │ │ │ + b 0x117d244 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e996 │ │ │ │ - blx 0x18bd32c │ │ │ │ - bl 0xfe98fa2c │ │ │ │ + blx 0x20e95e │ │ │ │ + blx 0x18bd2f4 │ │ │ │ + bl 0xfe98f9f4 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d39c │ │ │ │ + b 0xfe17d364 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185c5c │ │ │ │ + b 0xfe185c24 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x001e0f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0xfebdc070 │ │ │ │ + bl 0xfebdc038 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vmaxnm.f32 d27, d12, d14 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893a70 │ │ │ │ + blx 0x1893a38 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a4098 │ │ │ │ + b 0x11a4060 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0xfec614a0 │ │ │ │ - blx 0x1893894 │ │ │ │ - b 0xfe48fabc │ │ │ │ + bl 0xfec61468 │ │ │ │ + blx 0x189385c │ │ │ │ + b 0xfe48fa84 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485cb8 │ │ │ │ + b 0xfe485c80 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vpmax.f32 , q7, q1 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x18942a0 │ │ │ │ + blx 0x1894268 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ - bne 0x16d40d0 │ │ │ │ + bne 0x16d4098 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd3b4 │ │ │ │ + b 0xfe1bd37c │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vpmax.f32 , , q1 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14bd2ec │ │ │ │ - bl 0x1a3928 │ │ │ │ + b 0x14bd2b4 │ │ │ │ + bl 0x1a38f0 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd334 │ │ │ │ + b 0xfe1bd2fc │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebfd338 │ │ │ │ + bl 0xfebfd300 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404948 │ │ │ │ + b 0xfe404910 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d3a4 │ │ │ │ + b 0x117d36c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eabe │ │ │ │ - b 0x14bd358 │ │ │ │ - bl 0xfe9a3994 │ │ │ │ + blx 0x20ea86 │ │ │ │ + b 0x14bd320 │ │ │ │ + bl 0xfe9a395c │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd3a0 │ │ │ │ + b 0xfe1bd368 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3fd3a4 │ │ │ │ + bl 0x3fd36c │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4049b4 │ │ │ │ + b 0xfe40497c │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d410 │ │ │ │ + b 0x117d3d8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eb2a │ │ │ │ + blx 0x20eaf2 │ │ │ │ stceq 2, cr11, [r0], {130} @ 0x82 │ │ │ │ - bl 0xd6b08 │ │ │ │ + bl 0xd6ad0 │ │ │ │ @ instruction: 0xf64f4111 │ │ │ │ addlt r7, r9, #65280 @ 0xff00 │ │ │ │ addsmi fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ strbtmi fp, [r3], -r8, lsl #31 │ │ │ │ svclt 0x008a4288 │ │ │ │ streq r2, [r8], #-0 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @@ -196983,72 +196969,72 @@ │ │ │ │ addsmi fp, sl, #-1342177267 @ 0xb000000d │ │ │ │ mvnscs fp, #136, 30 @ 0x220 │ │ │ │ andscs lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldrmi fp, [r4, #722] @ 0x2d2 │ │ │ │ stcmi 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ andseq fp, r2, #148, 30 @ 0x250 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - bl 0x3e165c │ │ │ │ + bl 0x3e1624 │ │ │ │ sbcslt r4, r2, #268435457 @ 0x10000001 │ │ │ │ svclt 0x00984594 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ andsvs lr, r0, #323584 @ 0x4f000 │ │ │ │ tstvs r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf44fbf88 │ │ │ │ - b 0x1193c28 │ │ │ │ + b 0x1193bf0 │ │ │ │ sbclt r0, r9, #12 │ │ │ │ svclt 0x0094428a │ │ │ │ @ instruction: 0xf04f0609 │ │ │ │ movwmi r4, #33151 @ 0x817f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strmi fp, [r3], -sl, lsl #5 │ │ │ │ stceq 2, cr11, [r9], {128} @ 0x80 │ │ │ │ - b 0x14a1494 │ │ │ │ + b 0x14a145c │ │ │ │ svclt 0x008a4313 │ │ │ │ andcs r1, r0, r0, lsl #21 │ │ │ │ addmi fp, fp, #128, 4 │ │ │ │ - bne 0x17c0874 │ │ │ │ + bne 0x17c083c │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbclt r4, sl, #3145728 @ 0x300000 │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ addsmi r2, r0, #1792 @ 0x700 │ │ │ │ - bne 0xfe1008a0 │ │ │ │ + bne 0xfe100868 │ │ │ │ andcs pc, r7, #201326595 @ 0xc000003 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strbmi fp, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe9808b0 │ │ │ │ + bl 0xfe980878 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x14a3ab4 │ │ │ │ + b 0x14a3a7c │ │ │ │ svclt 0x00846111 │ │ │ │ - b 0x10fd5e8 │ │ │ │ + b 0x10fd5b0 │ │ │ │ vaddl.u8 q9, d3, d2 │ │ │ │ strbmi r4, [r2, #-519]! @ 0xfffffdf9 │ │ │ │ tstvs r3, #323584 @ 0x4f000 │ │ │ │ - bl 0xfe9808b8 │ │ │ │ + bl 0xfe980880 │ │ │ │ sbcslt r0, r2, #12, 4 @ 0xc0000000 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ svclt 0x0084428b │ │ │ │ - b 0x10d742c │ │ │ │ + b 0x10d73f4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x8bded4 │ │ │ │ - bl 0x4904d8 │ │ │ │ + blx 0x8bde9c │ │ │ │ + bl 0x4904a0 │ │ │ │ stceq 12, cr4, [r3], {17} │ │ │ │ - blx 0x8bd504 │ │ │ │ + blx 0x8bd4cc │ │ │ │ @ instruction: 0xf64ffc8c │ │ │ │ strbmi r7, [r6, #767]! @ 0x2ff │ │ │ │ uqadd8mi fp, r0, r4 │ │ │ │ addmi r4, fp, #16, 12 @ 0x1000000 │ │ │ │ - bne 0x17c0904 │ │ │ │ + bne 0x17c08cc │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stceq 2, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r0, r3, #0, 24 │ │ │ │ @@ -197064,49 +197050,49 @@ │ │ │ │ strne fp, [r9], #-523 @ 0xfffffdf5 │ │ │ │ vmlsl.u8 , d0, d3 │ │ │ │ @ instruction: 0x4120eb01 │ │ │ │ addslt r2, r8, #0, 22 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d1784 │ │ │ │ + b 0x10d174c │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ strtmi r2, [r4], #3079 @ 0xc07 │ │ │ │ vmull.u , d0, d3[0] │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ - b 0x14bd6e0 │ │ │ │ - b 0x1c99fb4 │ │ │ │ + b 0x14bd6a8 │ │ │ │ + b 0x1c99f7c │ │ │ │ vcgt.u8 d16, d14, d3 │ │ │ │ - b 0x14a3ba8 │ │ │ │ + b 0x14a3b70 │ │ │ │ strtmi r6, [r4], #289 @ 0x121 │ │ │ │ @ instruction: 0x612eeb01 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ adclt r0, sp, #134217728 @ 0x8000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ vst2.8 {d0-d3}, [r4], r4 │ │ │ │ @ instruction: 0x4328047f │ │ │ │ - b 0x10dafbc │ │ │ │ + b 0x10daf84 │ │ │ │ svclt 0x00a80004 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - bl 0xfe9bd3e8 │ │ │ │ + bl 0xfe9bd3b0 │ │ │ │ strne r0, [r9], #-780 @ 0xfffffcf4 │ │ │ │ smlawtmi r0, r1, fp, lr │ │ │ │ addslt r2, fp, #0, 22 │ │ │ │ andmi lr, r1, r3, asr #20 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ @@ -197117,15 +197103,15 @@ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ sublt r2, r8, #1792 @ 0x700 │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ @ instruction: 0xf1bc1a1b │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ - b 0x14a1c44 │ │ │ │ + b 0x14a1c0c │ │ │ │ sbcslt r2, r8, #12, 10 @ 0x3000000 │ │ │ │ stcmi 3, cr15, [r7], {78} @ 0x4e │ │ │ │ movweq lr, #14959 @ 0x3a6f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ smlawtvs lr, r1, fp, lr │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -197139,37 +197125,37 @@ │ │ │ │ @ instruction: 0x4328047f │ │ │ │ svclt 0x00a82900 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ andsvs r4, r3, r0, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd48c │ │ │ │ + bl 0x1bd454 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0xff11b888 │ │ │ │ + bl 0xff11b850 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18cc │ │ │ │ + b 0x10d1894 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd4b8 │ │ │ │ + bl 0xfe9bd480 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0x11b8b4 │ │ │ │ + bl 0x11b87c │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18f8 │ │ │ │ + b 0x10d18c0 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x5bd6e4 │ │ │ │ + blx 0x5bd6ac │ │ │ │ stceq 3, cr15, [r9], {129} @ 0x81 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16152 @ 0x3f18 │ │ │ │ svclt 0x00082901 │ │ │ │ @@ -197179,93 +197165,93 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ stccs 3, cr15, [r7], {206} @ 0xce │ │ │ │ strmi pc, [r7, #-961] @ 0xfffffc3f │ │ │ │ sbclt r4, r3, #164, 8 @ 0xa4000000 │ │ │ │ vmov.i16 , #37632 @ 0x9300 │ │ │ │ - b 0x1494544 │ │ │ │ - b 0x1499d54 │ │ │ │ + b 0x149450c │ │ │ │ + b 0x1499d1c │ │ │ │ @ instruction: 0xf1bc2c1c │ │ │ │ @ instruction: 0xf3ce0f01 │ │ │ │ strtmi r4, [ip], #3079 @ 0xc07 │ │ │ │ tstvs lr, r1, lsl #22 │ │ │ │ - b 0x14bd898 │ │ │ │ - b 0x1499988 │ │ │ │ - b 0x14a2170 │ │ │ │ + b 0x14bd860 │ │ │ │ + b 0x1499950 │ │ │ │ + b 0x14a2138 │ │ │ │ svclt 0x00082c1c │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf1bcb2a4 │ │ │ │ - b 0x10d4954 │ │ │ │ - b 0x14a8d58 │ │ │ │ + b 0x10d491c │ │ │ │ + b 0x14a8d20 │ │ │ │ svclt 0x00082111 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - ldrbeq pc, [pc, #-1029]! @ 0xd095b @ │ │ │ │ + ldrbeq pc, [pc, #-1029]! @ 0xd0923 @ │ │ │ │ stmdbcs r1, {r5, r8, r9, lr} │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - bl 0xfe9bd790 │ │ │ │ + bl 0xfe9bd758 │ │ │ │ stceq 3, cr0, [r9], {12} │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ - b 0x10d9998 │ │ │ │ + b 0x10d9960 │ │ │ │ stceq 0, cr4, [r9], {1} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r8, #805306380 @ 0x3000000c │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ vshll.u8 , d11, #6 │ │ │ │ - bl 0xfebdbde0 │ │ │ │ + bl 0xfebdbda8 │ │ │ │ vmull.u8 q8, d1, d4 │ │ │ │ sbcslt r4, r8, #29360128 @ 0x1c00000 │ │ │ │ - b 0x149363c │ │ │ │ - blx 0xfed99e04 │ │ │ │ - b 0x18cdbe4 │ │ │ │ - b 0x149be4c │ │ │ │ + b 0x1493604 │ │ │ │ + blx 0xfed99dcc │ │ │ │ + b 0x18cdbac │ │ │ │ + b 0x149be14 │ │ │ │ vsra.u8 d22, d1, #2 │ │ │ │ - bl 0xff123e00 │ │ │ │ - bl 0xfebe9260 │ │ │ │ - b 0x1493e00 │ │ │ │ + bl 0xff123dc8 │ │ │ │ + bl 0xfebe9228 │ │ │ │ + b 0x1493dc8 │ │ │ │ svclt 0x00081353 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ strmi lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ - b 0x18bd890 │ │ │ │ + b 0x18bd858 │ │ │ │ @ instruction: 0xf4052c1c │ │ │ │ svclt 0x0008057f │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - beq 0x321a90 │ │ │ │ + beq 0x321a58 │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd838 │ │ │ │ + bl 0x1bd800 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ - b 0x10dba40 │ │ │ │ + b 0x10dba08 │ │ │ │ svclt 0x00084001 │ │ │ │ stceq 3, cr2, [r9], {3} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd864 │ │ │ │ + bl 0xfe9bd82c │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ stmdbcs r1, {r8, r9, sp} │ │ │ │ @@ -197273,76 +197259,76 @@ │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andlt r1, r9, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0x4320eb03 │ │ │ │ @ instruction: 0xf080fa01 │ │ │ │ vmov.i32 , #139 @ 0x0000008b │ │ │ │ - b 0x10d0fd4 │ │ │ │ + b 0x10d0f9c │ │ │ │ tstcs r0, r3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ - bl 0x3fd7d4 │ │ │ │ - blx 0x11abf2c │ │ │ │ + bl 0x3fd79c │ │ │ │ + blx 0x11abef4 │ │ │ │ vcgt.u8 d31, d16, d0 │ │ │ │ vhsub.u8 d18, d0, d7 │ │ │ │ - b 0x14a0ed4 │ │ │ │ + b 0x14a0e9c │ │ │ │ vqdmulh.s q8, , d0[7] │ │ │ │ - b 0x1191bdc │ │ │ │ + b 0x1191ba4 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ strbtmi r2, [r2], #-3079 @ 0xfffff3f9 │ │ │ │ tstpmi r7, r1, asr #6 @ p-variant is OBSOLETE │ │ │ │ bicseq r4, r2, r8, lsl #8 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r3, #192, 6 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt r1, r3, #167772160 @ 0xa000000 │ │ │ │ - bl 0xff17d718 │ │ │ │ - bne 0x17a0f78 │ │ │ │ + bl 0xff17d6e0 │ │ │ │ + bne 0x17a0f40 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c3c │ │ │ │ + b 0x1191c04 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ sublt fp, r3, #-1610612732 @ 0xa0000004 │ │ │ │ @ instruction: 0x6c20ebcc │ │ │ │ vpmin.u8 d17, d16, d11 │ │ │ │ - b 0x149973c │ │ │ │ + b 0x1499704 │ │ │ │ sha256h.32 q8, q0, q14 │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191c48 │ │ │ │ + b 0x1191c10 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ - bl 0xfe95bf50 │ │ │ │ + bl 0xfe95bf18 │ │ │ │ vhsub.u8 d16, d1, d12 │ │ │ │ - bne 0x10e1358 │ │ │ │ + bne 0x10e1320 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, asr #23 │ │ │ │ @ instruction: 0x4321eb03 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191ca8 │ │ │ │ + b 0x1191c70 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0x4321eba3 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191cc8 │ │ │ │ + b 0x1191c90 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r0, r2, #2816 @ 0xb00 │ │ │ │ andsmi lr, r0, r3, lsl #22 │ │ │ │ @ instruction: 0xf181fa12 │ │ │ │ stmdaeq r9, {r6, fp}^ │ │ │ │ @@ -197357,40 +197343,40 @@ │ │ │ │ movwmi pc, #29632 @ 0x73c0 @ │ │ │ │ vmov.i16 q8, #144 @ 0x0090 │ │ │ │ strbtmi r2, [r2], #-519 @ 0xfffffdf9 │ │ │ │ smlabtmi r7, r1, r3, pc @ │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ ldmdaeq r2, {r0, r1, r3, sl, lr}^ │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ - b 0x10d3154 │ │ │ │ - b 0x10d8ff4 │ │ │ │ + b 0x10d311c │ │ │ │ + b 0x10d8fbc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20f172 │ │ │ │ + blx 0x20f13a │ │ │ │ addlt r0, r3, #2560 @ 0xa00 │ │ │ │ - bl 0xff17da28 │ │ │ │ - bne 0x17a1048 │ │ │ │ + bl 0xff17d9f0 │ │ │ │ + bne 0x17a1010 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191d4c │ │ │ │ + b 0x1191d14 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ sbclt fp, r3, #-1610612724 @ 0xa000000c │ │ │ │ @ instruction: 0x6c10ebcc │ │ │ │ @ instruction: 0xf3c01a9b │ │ │ │ - b 0x149984c │ │ │ │ + b 0x1499814 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191d58 │ │ │ │ + b 0x1191d20 │ │ │ │ vsubw.u8 q11, , d12 │ │ │ │ - bl 0xfe95c060 │ │ │ │ + bl 0xfe95c028 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - bne 0x10e1468 │ │ │ │ + bne 0x10e1430 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -197401,41 +197387,41 @@ │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addlt fp, r3, #-1610612728 @ 0xa0000008 │ │ │ │ andsmi lr, r0, r2, lsl #22 │ │ │ │ tstmi r1, #166912 @ 0x28c00 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191dd4 │ │ │ │ + b 0x1191d9c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ sbclt fp, fp, #536870924 @ 0x2000000c │ │ │ │ vrshr.u64 d20, d10, #64 │ │ │ │ svclt 0x00942c07 │ │ │ │ - bne 0xff557b20 │ │ │ │ + bne 0xff557ae8 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ svclt 0x00984e07 │ │ │ │ vrshr.u64 , q5, #63 │ │ │ │ svclt 0x00882307 │ │ │ │ ldrmi fp, [ip, #722] @ 0x2d2 │ │ │ │ - bl 0xfec00efc │ │ │ │ - bl 0xfe9940dc │ │ │ │ + bl 0xfec00ec4 │ │ │ │ + bl 0xfe9940a4 │ │ │ │ vmull.u8 q8, d1, d12 │ │ │ │ cdpeq 3, 0, cr4, cr9, cr7, {0} │ │ │ │ - blx 0x18a2754 │ │ │ │ + blx 0x18a271c │ │ │ │ svclt 0x0094fc8c │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vmlaeq.f64 d14, d19, d30 │ │ │ │ svclt 0x00984494 │ │ │ │ - b 0x14bdc58 │ │ │ │ + b 0x14bdc20 │ │ │ │ svclt 0x00886310 │ │ │ │ @ instruction: 0xf28efa5f │ │ │ │ svclt 0x0094428b │ │ │ │ - bne 0x1797c24 │ │ │ │ + bne 0x1797bec │ │ │ │ andeq lr, ip, r2, lsl #22 │ │ │ │ sbcslt fp, r9, #140, 30 @ 0x230 │ │ │ │ strmi fp, [r8], #-713 @ 0xfffffd37 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -197445,90 +197431,90 @@ │ │ │ │ svceq 0x0002f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf010437f │ │ │ │ svclt 0x00180f04 │ │ │ │ cmnpeq pc, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ svclt 0x00480700 │ │ │ │ cmnpmi pc, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - b 0xfe1211ac │ │ │ │ + b 0xfe121174 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2835c │ │ │ │ + bl 0xfec28324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #11534336 @ 0xb00000 │ │ │ │ movwls r4, #1641 @ 0x669 │ │ │ │ ldmdavs fp, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf0ac0300 │ │ │ │ - blmi 0x38f358 │ │ │ │ - blls 0x12b1e8 │ │ │ │ + blmi 0x38f320 │ │ │ │ + blls 0x12b1b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1d6fb04 │ │ │ │ - svclt 0x0000f8f7 │ │ │ │ + svclt 0x0000f8f3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec283b0 │ │ │ │ + bl 0xfec28378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strbtmi r4, [r9], -fp, lsl #12 │ │ │ │ - blmi 0x435dc0 │ │ │ │ + blmi 0x435d88 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf93cf085 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x20f366 │ │ │ │ - @ instruction: 0xf8cef1d6 │ │ │ │ + blx 0x20f32e │ │ │ │ + @ instruction: 0xf8caf1d6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28400 │ │ │ │ + bl 0xfec283c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmcs pc!, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ @ instruction: 0xf040bfce │ │ │ │ andlt r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ svclt 0x00ca7000 │ │ │ │ - bl 0x1bda64 │ │ │ │ + bl 0x1bda2c │ │ │ │ subseq r0, r2, r2, asr #4 │ │ │ │ - blx 0xdd22a │ │ │ │ - blx 0x18de2a │ │ │ │ + blx 0xdd1f2 │ │ │ │ + blx 0x18ddf2 │ │ │ │ @ instruction: 0xf1b3f303 │ │ │ │ - blle 0xffea9030 │ │ │ │ + blle 0xffea8ff8 │ │ │ │ sbcsvc lr, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf5a01040 │ │ │ │ - blcs 0xae03c │ │ │ │ + blcs 0xae004 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d12, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1a13252 │ │ │ │ - svclt 0x0000f8a5 │ │ │ │ + svclt 0x0000f8a9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28474 │ │ │ │ + bl 0xfec2843c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ ldmdblt sp!, {r4, sp, lr} │ │ │ │ strble r0, [r9], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf04f1892 │ │ │ │ ldrshmi r3, [fp, #-95] @ 0xffffffa1 │ │ │ │ @@ -197538,15 +197524,15 @@ │ │ │ │ addvs pc, r0, pc, asr #32 │ │ │ │ vst4.16 {d16-d19}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0415180 │ │ │ │ @ instruction: 0xf1960101 │ │ │ │ mcrrne 12, 15, pc, r3, cr15 @ │ │ │ │ cmnpmi pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - b 0x1192bc │ │ │ │ + b 0x119284 │ │ │ │ stmiblt sp!, {r0, r1, r6, r7, r8, ip}^ │ │ │ │ stmdaeq fp, {r0, r2, r5, sp, lr}^ │ │ │ │ vst4.16 {d0[3],d1[3],d2[3],d3[3]}, [r3], r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -197574,50 +197560,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mlaeq r0, sp, r8, pc @ │ │ │ │ ldmiblt lr!, {r1, r2, r5, fp, sp, lr} │ │ │ │ svclt 0x0058031f │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ - bl 0x586524 │ │ │ │ + bl 0x5864ec │ │ │ │ ldrmi r0, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0x463e415b │ │ │ │ svccc 0x00014672 │ │ │ │ ldrble r0, [r6, #793]! @ 0x319 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - bl 0x7e2bc8 │ │ │ │ + bl 0x7e2b90 │ │ │ │ eorvs r0, r6, ip, lsl #24 │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ andeq pc, r1, #6 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ rsble r2, r2, r0, lsl #20 │ │ │ │ orrcs pc, r9, r3, asr #7 │ │ │ │ vst4.16 {d16-d19}, [r1], r9 │ │ │ │ @ instruction: 0xf0416100 │ │ │ │ - b 0x1491790 │ │ │ │ + b 0x1491758 │ │ │ │ vst2. {d23-d24}, [pc :128], r1 │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf04f37ff │ │ │ │ movwcc r0, #7807 @ 0x1e7f │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbeq r3, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d12, d3 │ │ │ │ stmdbeq r2, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs pc, r9, #1024 @ 0x400 │ │ │ │ stmdbeq r1, {r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi r4, r7, #1241513984 @ 0x4a000000 │ │ │ │ andeq lr, r2, #129024 @ 0x1f800 │ │ │ │ - b 0x14c5f74 │ │ │ │ + b 0x14c5f3c │ │ │ │ stmiane r9, {r2, r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x11134f8 │ │ │ │ - b 0x14adb08 │ │ │ │ + b 0x11134c0 │ │ │ │ + b 0x14adad0 │ │ │ │ @ instruction: 0xf5b10c6c │ │ │ │ @ instruction: 0xf14c5380 │ │ │ │ @ instruction: 0xf5b33cff │ │ │ │ @ instruction: 0xf17c5f80 │ │ │ │ eorsle r0, r8, #0, 24 │ │ │ │ @ instruction: 0xf3c11bad │ │ │ │ andcs r0, r0, fp, lsl #2 │ │ │ │ @@ -197627,15 +197613,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ tstlt sl, #248, 6 @ 0xe0000003 │ │ │ │ movtcc pc, #25539 @ 0x63c3 @ │ │ │ │ addeq pc, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf7ff1bad │ │ │ │ sbclt pc, r1, #3824 @ 0xef0 │ │ │ │ - bl 0x219420 │ │ │ │ + bl 0x2193e8 │ │ │ │ movweq r7, #38357 @ 0x95d5 │ │ │ │ eorvs r1, r5, sp, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -197644,90 +197630,90 @@ │ │ │ │ vst2.8 {d2[2],d3[2]}, [r1], sl │ │ │ │ @ instruction: 0xf0216100 │ │ │ │ tstcc r1, r1, lsl #2 │ │ │ │ ldr r0, [sl, r9, asr #32] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ addvc pc, r0, r3, lsl #9 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x151528 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ + blmi 0x1514f0 │ │ │ │ rsbcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xff9ef1a0 │ │ │ │ - ldrshteq ip, [r3], -r8 │ │ │ │ + @ instruction: 0xffa2f1a0 │ │ │ │ + eorseq ip, r3, r0, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28684 │ │ │ │ + bl 0xfec2864c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x460e4b36 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7690300 │ │ │ │ - @ instruction: 0xf3c0fdfd │ │ │ │ + vmov.i8 d31, #137 @ 0x89 │ │ │ │ movwls r5, #9159 @ 0x23c7 │ │ │ │ movwmi pc, #32 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ stmdale pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} @ │ │ │ │ svceq 0x00c0b32b │ │ │ │ @ instruction: 0xf1b3d139 │ │ │ │ @ instruction: 0xd0104fff │ │ │ │ @ instruction: 0xf3c40762 │ │ │ │ vst2. {d16-d19}, [pc :64], r3 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ stmdals r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00005c0 │ │ │ │ @ instruction: 0xb32540ff │ │ │ │ - b 0x10d3d00 │ │ │ │ - blmi 0x9597e4 │ │ │ │ - blls 0x1ab54c │ │ │ │ + b 0x10d3cc8 │ │ │ │ + blmi 0x9597ac │ │ │ │ + blls 0x1ab514 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andmi pc, r0, r0 │ │ │ │ rscsmi pc, pc, r0, asr #32 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e68033 │ │ │ │ @ instruction: 0xf7524631 │ │ │ │ - stmiblt r8, {r0, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 0xda2d9c │ │ │ │ + stmiblt r8, {r0, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xda2d64 │ │ │ │ sbcsle r2, lr, r0, lsl #22 │ │ │ │ - bleq 0x349540 │ │ │ │ + bleq 0x349508 │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - blmi 0x431600 │ │ │ │ - blls 0x1ab5a0 │ │ │ │ + blmi 0x4315c8 │ │ │ │ + blls 0x1ab568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xffb8f2f0 │ │ │ │ + stclt 7, cr15, [r6], {105} @ 0x69 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - bcs 0xf1624 │ │ │ │ + bcs 0xf15ec │ │ │ │ ldrtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7694620 │ │ │ │ - ldrb pc, [sl, r5, asr #25] @ │ │ │ │ - @ instruction: 0xff14f1d5 │ │ │ │ + ldrb pc, [sl, r1, ror #25] @ │ │ │ │ + @ instruction: 0xff10f1d5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r0, asr fp │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 7, cr15, [r4, #420] @ 0x1a4 │ │ │ │ + stc2 7, cr15, [r0, #420]! @ 0x1a4 │ │ │ │ movwmi pc, #32 @ │ │ │ │ strbpl pc, [r7, #960] @ 0x3c0 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ strls r4, [r2, #-4095] @ 0xfffff001 │ │ │ │ svclt 0x0008d846 │ │ │ │ strmi pc, [r0], #-0 │ │ │ │ tstlt r3, #17 │ │ │ │ @@ -197735,77 +197721,77 @@ │ │ │ │ eormi r7, r3, r0, ror #7 │ │ │ │ subsle r2, fp, r0, lsl #22 │ │ │ │ strmi pc, [r0], -r4 │ │ │ │ stmdble r1!, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp} │ │ │ │ mvnslt r7, fp, ror sl │ │ │ │ @ instruction: 0x4634883b │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0xff16bc │ │ │ │ - blls 0x1ab63c │ │ │ │ + blmi 0xff1684 │ │ │ │ + blls 0x1ab604 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd15fc @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd15c4 @ │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e4803b │ │ │ │ bicseq pc, r3, #196, 6 @ 0x10000003 │ │ │ │ mvnscs r0, r2, ror #14 │ │ │ │ @ instruction: 0xf8cda802 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ - blls 0x190ec4 │ │ │ │ - b 0x10d531c │ │ │ │ + blls 0x190e8c │ │ │ │ + b 0x10d52e4 │ │ │ │ ldrbeq r0, [fp, #193] @ 0xc1 │ │ │ │ mvnsmi pc, #3 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ - b 0xfe0e22f8 │ │ │ │ + b 0xfe0e22c0 │ │ │ │ strb r0, [lr, r3, lsl #8] │ │ │ │ @ instruction: 0xf7524639 │ │ │ │ - @ instruction: 0xb1b8f815 │ │ │ │ + @ instruction: 0xb1b8f831 │ │ │ │ ldmdahi fp!, {r1, r3, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, fp, lsr r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r9, lsr #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76941f0 │ │ │ │ - strtmi fp, [r0], -r1, ror #22 │ │ │ │ + @ instruction: 0x4620bb7d │ │ │ │ @ instruction: 0xf7694639 │ │ │ │ - strmi pc, [r4], -r3, asr #24 │ │ │ │ - blcs 0xf0358 │ │ │ │ + @ instruction: 0x4604fc5f │ │ │ │ + blcs 0xf0320 │ │ │ │ strb sp, [r9, pc, lsr #1]! │ │ │ │ svceq 0x00e1883b │ │ │ │ @ instruction: 0xf04378ba │ │ │ │ eorshi r0, fp, r4, lsl r3 │ │ │ │ ldmdale r4, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - beq 0x15269c │ │ │ │ + beq 0x152664 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b121 │ │ │ │ @ instruction: 0xf0444400 │ │ │ │ @ instruction: 0xe79a44ff │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmnpvc pc, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ ldreq pc, [lr], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf1d5e793 │ │ │ │ - andcs pc, r0, r3, ror lr @ │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, ror #28 │ │ │ │ + tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addscs pc, sl, #64, 4 │ │ │ │ - blx 0xffc8dc66 │ │ │ │ + blx 0xffc8dc2e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsl r7 │ │ │ │ + eorseq ip, r3, r0, ror #13 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -197881,26 +197867,26 @@ │ │ │ │ @ instruction: 0xf8a03f9e │ │ │ │ @ instruction: 0xf8a03fd4 │ │ │ │ @ instruction: 0xf8a03fe6 │ │ │ │ @ instruction: 0xf8a03fb0 │ │ │ │ andcs r3, r0, r2, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec28a18 │ │ │ │ + bl 0xfec289e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [r4], -r0, lsl #30 │ │ │ │ andsmi r4, sl, fp, asr #32 │ │ │ │ svceq 0x0040f412 │ │ │ │ vmov.i32 d29, #150 @ 0x00000096 │ │ │ │ - blcc 0x126638 │ │ │ │ + blcc 0x126600 │ │ │ │ svclt 0x008f2b02 │ │ │ │ vcgt.s8 d18, d12, d0 │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ - bl 0xd1910 │ │ │ │ + vaddl.s8 q11, d16, d24 │ │ │ │ + bl 0xd18d8 │ │ │ │ svclt 0x00980083 │ │ │ │ umaalcc pc, r8, r0, r8 @ │ │ │ │ svccc 0x006af884 │ │ │ │ svccc 0x007cf884 │ │ │ │ svccc 0x008ef884 │ │ │ │ svccc 0x00a0f884 │ │ │ │ ldrle r0, [r1, #-789] @ 0xfffffceb │ │ │ │ @@ -197934,15 +197920,15 @@ │ │ │ │ vmla.i , , d3[4] │ │ │ │ @ instruction: 0xf8846040 │ │ │ │ @ instruction: 0xf8840f74 │ │ │ │ @ instruction: 0xf8840f86 │ │ │ │ @ instruction: 0xf8840f98 │ │ │ │ @ instruction: 0xf8840faa │ │ │ │ @ instruction: 0xf8840fbc │ │ │ │ - bcs 0xd5824 │ │ │ │ + bcs 0xd57ec │ │ │ │ @ instruction: 0x078bd05d │ │ │ │ movwcs sp, #1365 @ 0x555 │ │ │ │ sbccs r2, r0, #1073741856 @ 0x40000020 │ │ │ │ andmi pc, r3, r2, asr #4 │ │ │ │ svccc 0x0082f884 │ │ │ │ svccc 0x0084f884 │ │ │ │ svceq 0x007ff8a4 │ │ │ │ @@ -197977,1324 +197963,1324 @@ │ │ │ │ svcne 0x0098f884 │ │ │ │ svcne 0x00aaf884 │ │ │ │ svcne 0x00bcf884 │ │ │ │ svcne 0x00cef884 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x100e78 │ │ │ │ + bcs 0x100e40 │ │ │ │ streq sp, [fp, r4, asr #1] │ │ │ │ movwcs sp, #5289 @ 0x14a9 │ │ │ │ subcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ andcs pc, r1, r5, asr #4 │ │ │ │ - blcs 0x10b84c │ │ │ │ + blcs 0x10b814 │ │ │ │ @ instruction: 0x2000d1ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bc4 │ │ │ │ + bl 0xfec28b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf751b280 │ │ │ │ - strdcs pc, [r0, -r5] │ │ │ │ + @ instruction: 0xf752b280 │ │ │ │ + tstpcs r0, r1, lsl r8 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00f2f751 │ │ │ │ - ldmlt r4!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt lr, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r0, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bf4 │ │ │ │ + bl 0xfec28bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf751b280 │ │ │ │ - smlattcs r0, r1, pc, pc @ │ │ │ │ + strdcs pc, [r0, -sp] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdalt ip, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt r0, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r8!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt ip!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c24 │ │ │ │ + bl 0xfec28bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - smlattcs r0, r1, fp, pc @ │ │ │ │ + strdcs pc, [r0, -sp] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00caf752 │ │ │ │ - stmdalt r6, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00e6f752 │ │ │ │ + stmdalt r2!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c54 │ │ │ │ + bl 0xfec28c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf75cb280 │ │ │ │ - tstpcs r0, r9, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, asr #18 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmiblt r4, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r6!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x58f7b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c84 │ │ │ │ + bl 0xfec28c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, sp, asr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, ror sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfe58f840 │ │ │ │ - blt 0xfff0f844 │ │ │ │ + blt 0xfec8f808 │ │ │ │ + bllt 0x60f80c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cb4 │ │ │ │ + bl 0xfec28c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r5, lsr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, asr sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x1b8f870 │ │ │ │ - blt 0xfe30f874 │ │ │ │ + blt 0xfe28f838 │ │ │ │ + blt 0xfea0f83c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28ce4 │ │ │ │ + bl 0xfec28cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r1, lsr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, asr #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x1a8f8a0 │ │ │ │ - blt 0xff88f8a4 │ │ │ │ + blt 0xfe18f868 │ │ │ │ + blt 0xfff8f86c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d14 │ │ │ │ + bl 0xfec28cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r9, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsr #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x108f8d0 │ │ │ │ - blt 0x1c8f8d4 │ │ │ │ + blt 0x178f898 │ │ │ │ + blt 0xfe38f89c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d44 │ │ │ │ + bl 0xfec28d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - blx 0xf8ec │ │ │ │ + blx 0x70f8b6 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldclt 7, cr15, [r6], #-412 @ 0xfffffe64 │ │ │ │ - ldcllt 7, cr15, [r2], #-412 @ 0xfffffe64 │ │ │ │ + mrrclt 7, 6, pc, r2, cr7 @ │ │ │ │ + stclt 7, cr15, [lr], {103} @ 0x67 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d70 │ │ │ │ + bl 0xfec28d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r7, lsr #29 │ │ │ │ + andcc pc, r1, r3, asr #29 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnvs pc, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0x63a8f24c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d10c │ │ │ │ + b 0xfe16d0d4 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x192084 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x19204c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f963 │ │ │ │ - eorseq ip, r3, r4, asr #14 │ │ │ │ + eorseq ip, r3, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28de4 │ │ │ │ + bl 0xfec28dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r9, ror #28 │ │ │ │ + andcc pc, r1, r5, lsl #29 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnvs pc, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0x63a8f24c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d180 │ │ │ │ + b 0xfe16d148 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x1920f8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x1920c0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f929 │ │ │ │ - eorseq ip, r3, r4, asr #14 │ │ │ │ + eorseq ip, r3, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e58 │ │ │ │ + bl 0xfec28e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r3, ror #28 │ │ │ │ + andcc pc, r1, pc, ror lr @ │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnvs pc, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0x63a8f24c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d1f0 │ │ │ │ + b 0xfe16d1b8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x192168 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x192130 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f8f1 │ │ │ │ - eorseq ip, r3, r4, asr #14 │ │ │ │ + eorseq ip, r3, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28ec8 │ │ │ │ + bl 0xfec28e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r1, lsl #28 │ │ │ │ + andcc pc, r1, sp, lsl lr @ │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnvs pc, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0x63a8f24c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d260 │ │ │ │ + b 0xfe16d228 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x1921d8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x1921a0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f8b9 │ │ │ │ - eorseq ip, r3, r4, asr #14 │ │ │ │ + eorseq ip, r3, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f38 │ │ │ │ + bl 0xfec28f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 6, cr15, cr8, cr6, {3} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ vtst.8 d29, d12, d9 │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ - bl 0x192a28 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ + bl 0x1929f0 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf880f169 │ │ │ │ - eorseq ip, r3, r4, asr #14 │ │ │ │ + eorseq ip, r3, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28fa8 │ │ │ │ + bl 0xfec28f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - stc2l 7, cr15, [r4, #408]! @ 0x198 │ │ │ │ + cdp2 7, 0, cr15, cr0, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ vtst.8 d29, d12, d9 │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ - bl 0x192a98 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ + bl 0x192a60 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf848f169 │ │ │ │ - eorseq ip, r3, r4, asr #14 │ │ │ │ + eorseq ip, r3, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29018 │ │ │ │ + bl 0xfec28fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7630ff8 │ │ │ │ - smlabtcs r0, fp, sp, pc @ │ │ │ │ + smlattcs r0, r7, sp, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bb81 │ │ │ │ + svclt 0x0000bb9d │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bfc3 │ │ │ │ - svclt 0x00e4f763 │ │ │ │ + svclt 0x0000bfdf │ │ │ │ + stmdalt r0, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldclt 7, cr15, [r6], #-384 @ 0xfffffe80 │ │ │ │ + mrrclt 7, 6, pc, r2, cr0 @ │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmlt r4, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xfeb0fc60 │ │ │ │ + stmialt r0!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xff20fc28 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7604010 │ │ │ │ - svclt 0x0000bce7 │ │ │ │ + svclt 0x0000bd03 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614010 │ │ │ │ - svclt 0x0000b933 │ │ │ │ + svclt 0x0000b94f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29148 │ │ │ │ + bl 0xfec29110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7640ff8 │ │ │ │ - ldrdcs pc, [r0, -pc] │ │ │ │ + strdcs pc, [r0, -fp] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000bacb │ │ │ │ + svclt 0x0000bae7 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000bdef │ │ │ │ - blt 0x88fd48 │ │ │ │ + svclt 0x0000be0b │ │ │ │ + blt 0xf8fd10 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bllt 0x1c8fd60 │ │ │ │ + bllt 0xfe38fd28 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdplt 7, 9, cr15, cr12, cr2, {3} │ │ │ │ - mcrrlt 7, 6, pc, r4, cr5 @ │ │ │ │ + cdplt 7, 11, cr15, cr8, cr2, {3} │ │ │ │ + stcllt 7, cr15, [r0], #-404 @ 0xfffffe6c │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bc0d │ │ │ │ + svclt 0x0000bc29 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bf37 │ │ │ │ - bllt 0xfee0fdec │ │ │ │ - ldclt 7, cr15, [lr], #-376 @ 0xfffffe88 │ │ │ │ + svclt 0x0000bf53 │ │ │ │ + bllt 0xff50fdb4 │ │ │ │ + mrrclt 7, 5, pc, sl, cr14 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29280 │ │ │ │ + bl 0xfec29248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf75e0ff8 │ │ │ │ - tstpcs r0, sp, asr #26 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, ror #26 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec292a0 │ │ │ │ + bl 0xfec29268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46154611 │ │ │ │ - ldc2 7, cr15, [sl, #-376]! @ 0xfffffe88 │ │ │ │ + ldc2l 7, cr15, [r6, #-376] @ 0xfffffe88 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ adclt r4, r4, #48, 12 @ 0x3000000 │ │ │ │ - ldc2 7, cr15, [r4, #-376]! @ 0xfffffe88 │ │ │ │ + ldc2l 7, cr15, [r0, #-376] @ 0xfffffe88 │ │ │ │ andmi lr, r0, r4, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf764461a │ │ │ │ - svclt 0x0000b8a5 │ │ │ │ + svclt 0x0000b8c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec292e4 │ │ │ │ + bl 0xfec292ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76470a3 │ │ │ │ - umlalvc pc, r5, r3, r8 @ │ │ │ │ + adcvc pc, r5, pc, lsr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29318 │ │ │ │ + bl 0xfec292e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e239a4 │ │ │ │ + bl 0x1e2396c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - strbne pc, [r1, r1, asr #30] @ │ │ │ │ + @ instruction: 0x17c1ff5d │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29374 │ │ │ │ + bl 0xfec2933c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a00 │ │ │ │ + bl 0x1e239c8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - bfine pc, r3, (invalid: 30:1) @ │ │ │ │ + strbne pc, [r1, pc, lsr #30] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bfa3 │ │ │ │ + svclt 0x0000bfbf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec293dc │ │ │ │ + bl 0xfec293a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xff92f763 │ │ │ │ + @ instruction: 0xffaef763 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2940c │ │ │ │ + bl 0xfec293d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a98 │ │ │ │ + bl 0x1e23a60 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - bfine pc, r7, (invalid: 30:1) @ │ │ │ │ + @ instruction: 0x17c1ff33 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29468 │ │ │ │ + bl 0xfec29430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23af4 │ │ │ │ + bl 0x1e23abc │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - strbne pc, [r1, r9, ror #29] @ │ │ │ │ + strbne pc, [r1, r5, lsl #30] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000bea5 │ │ │ │ + svclt 0x0000bec1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec294cc │ │ │ │ + bl 0xfec29494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e4f0 │ │ │ │ + bl 0x207e4b8 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - @ instruction: 0xff04f75f │ │ │ │ + @ instruction: 0xff20f75f │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf765461a │ │ │ │ - svclt 0x0000b9e5 │ │ │ │ + svclt 0x0000ba01 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29530 │ │ │ │ + bl 0xfec294f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76570a3 │ │ │ │ - ldrdvc pc, [r5], r3 @ │ │ │ │ + adcvc pc, r5, pc, ror #19 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29564 │ │ │ │ + bl 0xfec2952c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23bf0 │ │ │ │ + bl 0x1e23bb8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, pc, lsr lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, fp, asr lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec295c0 │ │ │ │ + bl 0xfec29588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23c4c │ │ │ │ + bl 0x1e23c14 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - tstpcs r0, r1, lsl lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7654249 │ │ │ │ - svclt 0x0000b8ff │ │ │ │ + svclt 0x0000b91b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29628 │ │ │ │ + bl 0xfec295f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xf8eef765 │ │ │ │ + @ instruction: 0xf90af765 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29658 │ │ │ │ + bl 0xfec29620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23ce4 │ │ │ │ + bl 0x1e23cac │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, sp, lsl #28 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, lsr #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec296b4 │ │ │ │ + bl 0xfec2967c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23d40 │ │ │ │ + bl 0x1e23d08 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - ldrdcs pc, [r0, -pc] │ │ │ │ + strdcs pc, [r0, -fp] │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7654252 │ │ │ │ - svclt 0x0000b819 │ │ │ │ + svclt 0x0000b835 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29718 │ │ │ │ + bl 0xfec296e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e73c │ │ │ │ + bl 0x207e704 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - ldc2l 7, cr15, [r4, #388]! @ 0x184 │ │ │ │ + cdp2 7, 1, cr15, cr0, cr1, {3} │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - bllt 0xffd902fc │ │ │ │ + stclt 7, cr15, [lr], {99} @ 0x63 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29778 │ │ │ │ + bl 0xfec29740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - adcvc pc, r5, r3, ror #23 │ │ │ │ + strdvc pc, [r5], pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec297a8 │ │ │ │ + bl 0xfec29770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f2103 │ │ │ │ - tstpcs r0, r9, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsr #24 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec297f0 │ │ │ │ + bl 0xfec297b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f7899 │ │ │ │ - smlattcs r0, r5, fp, pc @ │ │ │ │ + tstpcs r0, r1, lsl #24 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bb89 │ │ │ │ + svclt 0x0000bba5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29840 │ │ │ │ + bl 0xfec29808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - blx 0x1f903e2 │ │ │ │ + blx 0xfe6903aa │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - stclt 7, cr15, [r0], {95} @ 0x5f │ │ │ │ + ldclt 7, cr15, [ip], {95} @ 0x5f │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xffb90424 │ │ │ │ + stclt 7, cr15, [r6], {95} @ 0x5f │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000babd │ │ │ │ + svclt 0x0000bad9 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - stclt 7, cr15, [r4], #-380 @ 0xfffffe84 │ │ │ │ + mcrrlt 7, 5, pc, r0, cr15 @ │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - ldclt 7, cr15, [r4, #400]! @ 0x190 │ │ │ │ + ldcllt 7, cr15, [r0, #400] @ 0x190 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29904 │ │ │ │ + bl 0xfec298cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, r5, lsr #27 │ │ │ │ + adcvc pc, r5, r1, asr #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29934 │ │ │ │ + bl 0xfec298fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7612103 │ │ │ │ - tstpcs r0, pc, ror fp @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fb9b │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2997c │ │ │ │ + bl 0xfec29944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7617899 │ │ │ │ - tstpcs r0, fp, asr fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r7, ror fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000bceb │ │ │ │ + svclt 0x0000bd07 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec299cc │ │ │ │ + bl 0xfec29994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - ldc2l 7, cr15, [ip], {100} @ 0x64 │ │ │ │ + ldc2l 7, cr15, [r8], #400 @ 0x190 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0x1c9058c │ │ │ │ + bllt 0xfe390554 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0x17105b8 │ │ │ │ + bllt 0x1e10580 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bc37 │ │ │ │ + svclt 0x0000bc53 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xfe3905ec │ │ │ │ + bllt 0xfea905b4 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a88 │ │ │ │ + bl 0xfec29a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - smlatbcs r0, r5, pc, pc @ │ │ │ │ + smlabtcs r0, r1, pc, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29ab0 │ │ │ │ + bl 0xfec29a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - adcvc pc, r5, sp, lsl #31 │ │ │ │ + adcvc pc, r5, r9, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ae0 │ │ │ │ + bl 0xfec29aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf974f75f │ │ │ │ + @ instruction: 0xf990f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b2c │ │ │ │ + bl 0xfec29af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf94ef75f │ │ │ │ + @ instruction: 0xf96af75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b78 │ │ │ │ + bl 0xfec29b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - cdp2 7, 11, cr15, cr0, cr2, {3} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29b9c │ │ │ │ + bl 0xfec29b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - cdp2 7, 9, cr15, cr10, cr2, {3} │ │ │ │ + cdp2 7, 11, cr15, cr6, cr2, {3} │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r3, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c24 │ │ │ │ + bl 0xfec29bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - ldc2l 7, cr15, [lr, #392] @ 0x188 │ │ │ │ + ldc2l 7, cr15, [sl, #392]! @ 0x188 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r3, r7, r8, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c74 │ │ │ │ + bl 0xfec29c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - @ instruction: 0x2100f995 │ │ │ │ + @ instruction: 0x2100f9b1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29c9c │ │ │ │ + bl 0xfec29c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, sp, ror r9 @ │ │ │ │ + umlalvc pc, r5, r9, r9 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ccc │ │ │ │ + bl 0xfec29c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf8d2f761 │ │ │ │ + @ instruction: 0xf8eef761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d18 │ │ │ │ + bl 0xfec29ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf8acf761 │ │ │ │ + @ instruction: 0xf8c8f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d64 │ │ │ │ + bl 0xfec29d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf8c2f764 │ │ │ │ + @ instruction: 0xf8def764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29d88 │ │ │ │ + bl 0xfec29d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - @ instruction: 0xf8acf764 │ │ │ │ + @ instruction: 0xf8c8f764 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r3, r5, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r3, r4, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29e10 │ │ │ │ + bl 0xfec29dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf808f764 │ │ │ │ + @ instruction: 0xf824f764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e60 │ │ │ │ + bl 0xfec29e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0xf90a04 │ │ │ │ + blx 0x16909cc │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29eb8 │ │ │ │ + bl 0xfec29e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0xa10a64 │ │ │ │ + blx 0x1110a2c │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addvc r7, r8, fp, lsl #17 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f1c │ │ │ │ + bl 0xfec29ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ addlt r0, r0, #1196032 @ 0x124000 │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - stc2 7, cr15, [r0], #-372 @ 0xfffffe8c │ │ │ │ + ldc2 7, cr15, [ip], #-372 @ 0xfffffe8c │ │ │ │ smlattcs r0, r5, r2, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f54 │ │ │ │ + bl 0xfec29f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - bvc 0x1a1528c │ │ │ │ + bvc 0x1a15254 │ │ │ │ @ instruction: 0xf75d7263 │ │ │ │ - rsbvc pc, r5, #52992 @ 0xcf00 │ │ │ │ + rsbvc pc, r5, #60160 @ 0xeb00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f88 │ │ │ │ + bl 0xfec29f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbeq r9, {r7, r9, ip, sp, pc}^ │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - mcrr2 7, 5, pc, lr, cr13 @ │ │ │ │ + stc2l 7, cr15, [sl], #-372 @ 0xfffffe8c │ │ │ │ andcs r7, r0, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29fbc │ │ │ │ + bl 0xfec29f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ rsbvc r7, r3, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf75d4623 │ │ │ │ - rsbvc pc, r5, #2368 @ 0x940 │ │ │ │ + rsbvc pc, r5, #4160 @ 0x1040 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29ff0 │ │ │ │ + bl 0xfec29fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1456d78 │ │ │ │ + blmi 0x1456d40 │ │ │ │ addlt fp, r0, #132 @ 0x84 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld2.8 {d15,d17}, [r0 :128]! │ │ │ │ + vld2.16 {d15,d17}, [r0], r9 │ │ │ │ vsubl.u8 q10, d0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #7 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ mcrrle 3, 0, r9, r5, cr2 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ @ instruction: 0xf400bf08 │ │ │ │ @@ -199324,292 +199310,292 @@ │ │ │ │ stmdage r2, {r0, r2, r3, r4, r8, sp} │ │ │ │ andls r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf9eef7fe │ │ │ │ mvnseq r9, #2048 @ 0x800 │ │ │ │ strcs pc, [r9], #961 @ 0x3c1 │ │ │ │ orrcs lr, r3, #548864 @ 0x86000 │ │ │ │ mvnsmi pc, #50331648 @ 0x3000000 │ │ │ │ - b 0xfe1e3070 │ │ │ │ + b 0xfe1e3038 │ │ │ │ ldrb r0, [r1, r3] │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - orrlt pc, r0, r1, ror #22 │ │ │ │ + orrlt pc, r0, sp, ror fp @ │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xb12a802b │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - strmi pc, [r4], -r3, lsl #30 │ │ │ │ + @ instruction: 0x4604ff1f │ │ │ │ strb r4, [r1, r0, lsr #12] │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xffe4f767 │ │ │ │ - blvc 0xba46e4 │ │ │ │ + @ instruction: 0xf800f768 │ │ │ │ + blvc 0xba46ac │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldr r4, [r7, r0, lsr #12]! │ │ │ │ @ instruction: 0xf006882b │ │ │ │ stmiavc sl!, {r0, r9, sl} │ │ │ │ tstpeq r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x1b2f98 │ │ │ │ + bcs 0x1b2f60 │ │ │ │ ldm pc, {r2, r4, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5], #-2 │ │ │ │ @ instruction: 0xf0860a02 │ │ │ │ @ instruction: 0xb1260601 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ vst1.32 {d14}, [r4 :128], r2 │ │ │ │ vst3.8 {d20-d22}, [r4], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe79b007f │ │ │ │ - blx 0x100f668 │ │ │ │ + blx 0xf0f630 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x1d33dc │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x1d33a4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000ffb7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsl r7 │ │ │ │ + eorseq ip, r3, r0, ror #13 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000bb17 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, asr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ff8b1 │ │ │ │ + @ instruction: 0xf04ff8cd │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ vrshr.u64 , q8, #63 │ │ │ │ strmi r5, [ip], -sl, lsl #14 │ │ │ │ - bl 0x1d64798 │ │ │ │ + bl 0x1d64760 │ │ │ │ strls r0, [r2, -r3, lsl #28] │ │ │ │ addsmi sp, r3, #1207959553 @ 0x48000001 │ │ │ │ strbmi fp, [r0, #-3848]! @ 0xfffff0f8 │ │ │ │ strbtmi fp, [r5], -r4, lsl #30 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ @ instruction: 0x432bd015 │ │ │ │ movwcs sp, #37 @ 0x25 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ - blcs 0xe3034 │ │ │ │ + blcs 0xe2ffc │ │ │ │ vhadd.s8 , q0, q10 │ │ │ │ @ instruction: 0xf00473fc │ │ │ │ addsmi r4, pc, #0, 16 │ │ │ │ - bvc 0x1dca44c │ │ │ │ + bvc 0x1dca414 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r4, r8, r9, ip, sp, pc} │ │ │ │ strbmi r4, [r4], -r5, ror #12 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0x1173094 │ │ │ │ - blls 0x1ad034 │ │ │ │ + blmi 0x117305c │ │ │ │ + blls 0x1acffc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd2ff4 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2fbc @ │ │ │ │ @ instruction: 0xf0434665 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, r3, r0, ror #9 │ │ │ │ strtmi lr, [sl], -r1, ror #15 │ │ │ │ tstpeq r3, #196, 6 @ p-variant is OBSOLETE @ 0x10000003 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf7fe71fd │ │ │ │ - bls 0x1914c4 │ │ │ │ + bls 0x19148c │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ vrsra.u64 , q8, #63 │ │ │ │ @ instruction: 0x46050413 │ │ │ │ movwpl lr, #10755 @ 0x2a03 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xe7ca405c │ │ │ │ @ instruction: 0xf7504632 │ │ │ │ - biclt pc, r8, fp, ror fp @ │ │ │ │ + @ instruction: 0xb1c8fb97 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, r3, lsr r0 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4630d130 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [r8], -sp, lsl #29 │ │ │ │ + strtmi fp, [r8], -r9, lsr #29 │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff6cf767 │ │ │ │ + @ instruction: 0xff88f767 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blcs 0xf1d3c │ │ │ │ + blcs 0xf1d04 │ │ │ │ strb sp, [r7, r9, lsr #1]! │ │ │ │ svceq 0x00e18833 │ │ │ │ @ instruction: 0xf04378b2 │ │ │ │ eorshi r0, r3, r4, lsl r3 │ │ │ │ ldmdale r9, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 4, cr0, [r2, #-20] @ 0xffffffec │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b139 │ │ │ │ strcs r4, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd309c @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd3064 @ │ │ │ │ strbteq pc, [r0], #1092 @ 0x444 @ │ │ │ │ @ instruction: 0xf64fe791 │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ @ instruction: 0xf04f73ef │ │ │ │ vqrshl.u32 , , │ │ │ │ usada8 r8, lr, r4, r0 │ │ │ │ - @ instruction: 0xf96cf1d4 │ │ │ │ + @ instruction: 0xf968f1d4 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x1d357c │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x1d3544 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000fee7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsl r7 │ │ │ │ + eorseq ip, r3, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a2e0 │ │ │ │ + bl 0xfec2a2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xe17068 │ │ │ │ + blmi 0xe17030 │ │ │ │ addlt fp, r0, #133 @ 0x85 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf420ffb5 │ │ │ │ + @ instruction: 0xf420ffd1 │ │ │ │ vsubw.u8 q10, q0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #5 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ ldcle 2, cr9, [r3], #-8 │ │ │ │ movweq pc, #58304 @ 0xe3c0 @ │ │ │ │ vbic.i32 d27, #35584 @ 0x00008b00 │ │ │ │ - bcs 0xdfc54 │ │ │ │ + bcs 0xdfc1c │ │ │ │ @ instruction: 0xf5b3d13c │ │ │ │ svclt 0x00084ff8 │ │ │ │ andle r4, lr, r0, lsl r6 │ │ │ │ movweq pc, #37828 @ 0x93c4 @ │ │ │ │ stmdage r2, {r2, r3, r5, r8, sp} │ │ │ │ addseq r9, fp, #0, 4 │ │ │ │ @ instruction: 0xf8f8f7fe │ │ │ │ - bleq 0x339140 │ │ │ │ + bleq 0x339108 │ │ │ │ vst1.32 {d0-d3}, [r0], r0 │ │ │ │ - b 0x10e3520 │ │ │ │ - blmi 0x853348 │ │ │ │ - blls 0x1ad1b0 │ │ │ │ + b 0x10e34e8 │ │ │ │ + blmi 0x853310 │ │ │ │ + blls 0x1ad178 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdahi fp!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r0], #-1024 @ 0xfffffc00 │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strb r8, [r6, fp, lsr #32]! │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - strdlt pc, [r0, #155] @ 0x9b │ │ │ │ + biclt pc, r0, r7, lsl sl @ │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt sl, fp, lsr #32 │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fd9d │ │ │ │ + @ instruction: 0x4604fdb9 │ │ │ │ ldrb r4, [r6, r0, lsr #12] │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf767802b │ │ │ │ - bfi pc, r3, (invalid: 27:14) @ │ │ │ │ + strb pc, [lr, pc, lsr #27] @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr7, {3} │ │ │ │ - blvc 0xba49c0 │ │ │ │ + cdp2 7, 9, cr15, cr2, cr7, {3} │ │ │ │ + blvc 0xba4988 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strb r4, [r4, r0, lsr #12] │ │ │ │ - @ instruction: 0xf8eaf1d4 │ │ │ │ + @ instruction: 0xf8e6f1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b95b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b957 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, lsr fp │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf04fff6d │ │ │ │ + @ instruction: 0xf04fff89 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r0], r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ @ instruction: 0xf3c178f0 │ │ │ │ strmi r5, [ip], -sl, lsl #10 │ │ │ │ - bl 0x1ee4a24 │ │ │ │ + bl 0x1ee49ec │ │ │ │ strls r0, [r2, #-515] @ 0xfffffdfd │ │ │ │ - b 0x1507ef0 │ │ │ │ + b 0x1507eb8 │ │ │ │ eorle r0, r8, r3, lsl #4 │ │ │ │ smlalbtle r0, r7, sp, pc @ │ │ │ │ svclt 0x00084543 │ │ │ │ subsle r4, r4, r8, lsr #5 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ strls r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf640a802 │ │ │ │ @ instruction: 0x462e31fc │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ vqrdmulh.s32 d25, d15, d2 │ │ │ │ - b 0x2d366c │ │ │ │ - b 0x11a7e50 │ │ │ │ - blmi 0x9d424c │ │ │ │ - blls 0x1ad2b4 │ │ │ │ + b 0x2d3634 │ │ │ │ + b 0x11a7e18 │ │ │ │ + blmi 0x9d4214 │ │ │ │ + blls 0x1ad27c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd3274 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd323c @ │ │ │ │ @ instruction: 0xf0434666 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, fp, r0, ror #9 │ │ │ │ ldrtmi lr, [sl], -r1, ror #15 │ │ │ │ - blx 0x1590fc8 │ │ │ │ - blvc 0xf7f80c │ │ │ │ + blx 0x1c90f90 │ │ │ │ + blvc 0xf7f7d4 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4630b972 │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr7, {3} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr7, {3} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ - blcs 0xf1f94 │ │ │ │ + blcs 0xf1f5c │ │ │ │ and sp, r3, sp, asr #1 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r8, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - @ instruction: 0x462ebd55 │ │ │ │ + @ instruction: 0x462ebd71 │ │ │ │ ldr r4, [r8, ip, lsr #12]! │ │ │ │ - @ instruction: 0xf85cf1d4 │ │ │ │ + @ instruction: 0xf858f1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ble 0x6dd2e0 │ │ │ │ + ble 0x6dd2a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a4e8 │ │ │ │ + bl 0xfec2a4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - bl 0x19b2f8 │ │ │ │ + bl 0x19b2c0 │ │ │ │ @ instruction: 0xf1940141 │ │ │ │ ldrdcc pc, [r1], -r7 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ @@ -199626,194 +199612,194 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a55c │ │ │ │ + bl 0xfec2a524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r9, #28, 12 @ 0x1c00000 │ │ │ │ addslt r2, r2, #0, 6 │ │ │ │ strls fp, [r0], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0xf954f755 │ │ │ │ + @ instruction: 0xf970f755 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a590 │ │ │ │ + bl 0xfec2a558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7579400 │ │ │ │ - andlt pc, r2, pc, ror sl @ │ │ │ │ + mullt r2, fp, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a5bc │ │ │ │ + bl 0xfec2a584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - blvc 0x28ea3c │ │ │ │ + blvc 0x28ea04 │ │ │ │ strls r9, [r3], #-3080 @ 0xfffff3f8 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ strls r7, [r2], #-2816 @ 0xfffff500 │ │ │ │ - blx 0x991136 │ │ │ │ + blx 0x10910fe │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a5f0 │ │ │ │ + bl 0xfec2a5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf8f2f75e │ │ │ │ + @ instruction: 0xf90ef75e │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdblt sl, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r8, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r6!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r4!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a61c │ │ │ │ + bl 0xfec2a5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - @ instruction: 0xf8daf75e │ │ │ │ + @ instruction: 0xf8f6f75e │ │ │ │ svclt 0x005e06eb │ │ │ │ @ instruction: 0xf0238823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a650 │ │ │ │ + bl 0xfec2a618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e460c │ │ │ │ - @ instruction: 0x06ebf933 │ │ │ │ + strbteq pc, [fp], pc, asr #18 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a680 │ │ │ │ + bl 0xfec2a648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e4614 │ │ │ │ - strbteq pc, [fp], fp, lsl #19 @ │ │ │ │ + strbteq pc, [fp], r7, lsr #19 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ andcs r8, r0, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a6b0 │ │ │ │ + bl 0xfec2a678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ strmi pc, [r0, #-261] @ 0xfffffefb │ │ │ │ eorhi r8, r2, r7, lsr #16 │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - stmdahi r3!, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x12a418c │ │ │ │ + stmdahi r3!, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + b 0x12a4154 │ │ │ │ eorhi r0, r7, r3, lsl #14 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ - blcs 0xd41a8 │ │ │ │ + blcs 0xd4170 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ andcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a700 │ │ │ │ + bl 0xfec2a6c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf8d42200 │ │ │ │ @ instruction: 0xf8c43ef8 │ │ │ │ @ instruction: 0xf0232efc │ │ │ │ - b 0x11a42e4 │ │ │ │ + b 0x11a42ac │ │ │ │ @ instruction: 0xf8c47381 │ │ │ │ strdcs r3, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a744 │ │ │ │ + bl 0xfec2a70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf8b4f75e │ │ │ │ + @ instruction: 0xf8d0f75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r8, r9, fp, sp} │ │ │ │ mulle sl, lr, fp │ │ │ │ submi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd4194 │ │ │ │ + blcs 0xd415c │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr #32 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a7a8 │ │ │ │ + bl 0xfec2a770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf882f75e │ │ │ │ + @ instruction: 0xf89ef75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r5, r7, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xd00a2bbe │ │ │ │ subsmi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd41f8 │ │ │ │ + blcs 0xd41c0 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr r0 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a80c │ │ │ │ + bl 0xfec2a7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - @ instruction: 0xf3c1f8bf │ │ │ │ + @ instruction: 0xf3c1f8db │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306367 @ 0xd0000001 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870911 @ 0xe0000001 │ │ │ │ tstcs r0, fp │ │ │ │ mvnne pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199824,22 +199810,22 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a874 │ │ │ │ + bl 0xfec2a83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmlal.u8 , d17, d11 │ │ │ │ + vmlal.u8 , d17, d23 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306365 @ 0xd0000003 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870909 @ 0xe0000003 │ │ │ │ tstcs r0, fp │ │ │ │ mvncc pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199850,212 +199836,212 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a8dc │ │ │ │ + bl 0xfec2a8a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ orrlt r4, r2, r4, lsl r6 │ │ │ │ - blcs 0x15b43c │ │ │ │ + blcs 0x15b404 │ │ │ │ @ instruction: 0xf778d81e │ │ │ │ - movteq pc, #10599 @ 0x2967 @ │ │ │ │ + movteq pc, #10627 @ 0x2983 @ │ │ │ │ andlt sp, r2, sp, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf778bd70 │ │ │ │ - streq pc, [r3], #-2393 @ 0xfffff6a7 │ │ │ │ + streq pc, [r3], #-2421 @ 0xfffff68b │ │ │ │ strdeq sp, [r9, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ ldrtmi r2, [r0], -ip, lsl #2 │ │ │ │ cdp2 7, 10, cr15, cr6, cr11, {7} │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x193bf4 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + blmi 0x193bbc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1675245 │ │ │ │ svclt 0x0000fbab │ │ │ │ - eorseq ip, r3, r0, ror #14 │ │ │ │ - stmdblt r6!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt r2, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + eorseq ip, r3, r8, lsr #14 │ │ │ │ + stmiblt r2, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt lr!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a95c │ │ │ │ + bl 0xfec2a924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {240} @ 0xf0 │ │ │ │ strtmi r6, [r8], -r5, lsl #16 │ │ │ │ - @ instruction: 0xf8acf1c3 │ │ │ │ + @ instruction: 0xf8a8f1c3 │ │ │ │ stmdaeq r2, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf03f6ba0 │ │ │ │ - blvs 0xfe912d34 │ │ │ │ + blvs 0xfe912cfc │ │ │ │ vhsub.s8 d18, d13, d1 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf146012f │ │ │ │ - blvs 0xfe9d29b4 │ │ │ │ + blvs 0xfe9d297c │ │ │ │ tstcs r0, r8, lsl r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ svclt 0x009d2896 │ │ │ │ - orrvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + movtvc pc, #49740 @ 0xc24c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ andcs r0, r0, r3, lsr r3 │ │ │ │ andcc lr, r1, r2 │ │ │ │ mulle r7, r7, r8 │ │ │ │ - blcs 0x21191c │ │ │ │ + blcs 0x2118e4 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ smlabbcs r0, pc, r0, r2 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2aa04 │ │ │ │ + bl 0xfec2a9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - orrsvc pc, ip, r5, asr #4 │ │ │ │ + msrvc (UNDEF: 100), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blvs 0x14ed990 │ │ │ │ + blvs 0x14ed958 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1639300 │ │ │ │ ldrdlt pc, [r3], -r1 │ │ │ │ - bl 0x2119b0 │ │ │ │ + bl 0x211978 │ │ │ │ ldcllt 0, cr15, [r6], #-256 @ 0xffffff00 │ │ │ │ - blcs 0x12d950 │ │ │ │ + blcs 0x12d918 │ │ │ │ push {r0, r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec2aa50 │ │ │ │ + bl 0xfec2aa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vshl.s64 d21, d28, #0 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe69bb90 │ │ │ │ + blvs 0xfe69bb58 │ │ │ │ svclt 0x002442be │ │ │ │ - sbcvc pc, r0, r5, asr #4 │ │ │ │ + addvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r1, r6, r9, ip, lr, pc} │ │ │ │ stmpl r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r1, ip, #195584 @ 0x2fc00 │ │ │ │ ldrsbtls pc, [r4], -r2 @ │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ ldrsbteq pc, [r4], -r8 @ │ │ │ │ stmdale r9!, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf649463c │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf1620132 │ │ │ │ strtmi pc, [r1], -sp, lsr #21 │ │ │ │ ldrsbteq pc, [r8], -r8 @ │ │ │ │ stc2 1, cr15, [ip], {70} @ 0x46 │ │ │ │ @ instruction: 0xf8d868a8 │ │ │ │ - bl 0x25f99c │ │ │ │ + bl 0x25f964 │ │ │ │ ldmdavs sl, {r0, r3, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #805 @ 0x325 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmiblt r0!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ movweq lr, #55768 @ 0xd9d8 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r3, r0, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 0, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ - @ instruction: 0x31bcf64d │ │ │ │ + orrcc pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfe20fe84 │ │ │ │ + blx 0xfe20fe4c │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 0, 0, APSR_nzcv, cr12, cr15, {1} │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf91cf008 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ svclt 0x0000be11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ab30 │ │ │ │ + bl 0xfec2aaf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r5!, {r8, sp} │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ @ instruction: 0xf2c054bc │ │ │ │ stmdbvs fp!, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0xaf7d58 │ │ │ │ + bvs 0xaf7d20 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0293010 │ │ │ │ - blvs 0x1a12f0c │ │ │ │ - blle 0x39b174 │ │ │ │ + blvs 0x1a12ed4 │ │ │ │ + blle 0x39b13c │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ andlt pc, r3, pc, lsr #20 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xff60fa84 │ │ │ │ - @ instruction: 0xf92af196 │ │ │ │ + bllt 0xff60fa4c │ │ │ │ + @ instruction: 0xf92ef196 │ │ │ │ vmax.s8 d20, d5, d3 │ │ │ │ - vmla.f d23, d16, d0[2] │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf163681a │ │ │ │ andlt pc, r3, pc, lsl sl @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xff20faa4 │ │ │ │ + bllt 0xff20fa6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2abac │ │ │ │ + bl 0xfec2ab74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf1cc6818 │ │ │ │ - @ instruction: 0x3001fab9 │ │ │ │ + @ instruction: 0x3001fab5 │ │ │ │ vhadd.s8 d29, d5, d7 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4010 │ │ │ │ - blmi 0x3030c4 │ │ │ │ + blmi 0x30308c │ │ │ │ @ instruction: 0xf1966b5c │ │ │ │ - strmi pc, [r3], -r3, lsl #18 │ │ │ │ - bicvc pc, r8, r5, asr #4 │ │ │ │ + strmi pc, [r3], -r7, lsl #18 │ │ │ │ + orrsvc pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f8f163 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfe88faf0 │ │ │ │ + bllt 0xfe88fab8 │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #16 │ │ │ │ @ instruction: 0xf8d3691d │ │ │ │ @@ -200065,364 +200051,364 @@ │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1596708 │ │ │ │ strmi pc, [r4], -pc, lsr #16 │ │ │ │ stmib sp, {r4, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r6, [sl], -r0, lsl #14 │ │ │ │ @ instruction: 0x46404e1d │ │ │ │ @ instruction: 0xf1ca4621 │ │ │ │ - cdpne 13, 0, cr15, cr5, cr1, {1} │ │ │ │ - blle 0x6ee818 │ │ │ │ + mcrne 13, 0, pc, cr5, cr13, {0} @ │ │ │ │ + blle 0x6ee7e0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - bicsvc pc, ip, r5, asr #4 │ │ │ │ + @ instruction: 0x71a4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf9c6f163 │ │ │ │ @ instruction: 0x462a6b70 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ - blvs 0x1dd2824 │ │ │ │ + blvs 0x1dd27ec │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf03f0100 │ │ │ │ @ instruction: 0x4620fc5d │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf15841f0 │ │ │ │ @ instruction: 0xf196bffd │ │ │ │ - @ instruction: 0x4603f8b5 │ │ │ │ - bicvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x4603f8b9 │ │ │ │ + orrsvc pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9aaf163 │ │ │ │ - blx 0x158fb8a │ │ │ │ + blx 0x158fb52 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00eaf158 │ │ │ │ - sbcsvc pc, r8, r5, asr #4 │ │ │ │ + adcvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-252] @ 0xffffff04 │ │ │ │ svclt 0x0000e7df │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2acb0 │ │ │ │ + bl 0xfec2ac78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mcr2 7, 2, pc, cr12, cr15, {7} @ │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf1585000 │ │ │ │ @ instruction: 0x4604ffdd │ │ │ │ mrcmi 3, 0, fp, cr13, cr8, {4} │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ ldc2l 0, cr15, [ip], #164 @ 0xa4 │ │ │ │ - blvs 0x1e9b2f0 │ │ │ │ + blvs 0x1e9b2b8 │ │ │ │ @ instruction: 0x462adb17 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ - blvs 0x1d120c4 │ │ │ │ + blvs 0x1d1208c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - blx 0x98fbfa │ │ │ │ + blx 0x98fbc2 │ │ │ │ andcs r6, r1, #117760 @ 0x1cc00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ stc2 0, cr15, [ip], {63} @ 0x3f │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ @ instruction: 0xf196bfad │ │ │ │ - strmi pc, [r3], -r5, ror #16 │ │ │ │ - bicvc pc, r8, r5, asr #4 │ │ │ │ + strmi pc, [r3], -r9, ror #16 │ │ │ │ + orrsvc pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf95af163 │ │ │ │ - blx 0x18fc2a │ │ │ │ + blx 0x18fbf2 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ vrecps.f32 d27, d21, d11 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ ldrb pc, [r3, r5, lsl #26]! @ │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ad4c │ │ │ │ + bl 0xfec2ad14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs ip, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0406a1d │ │ │ │ tstplt r0, #37632 @ p-variant is OBSOLETE @ 0x9300 │ │ │ │ stc2l 0, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8d0b1f8 │ │ │ │ @ instruction: 0xb1e33290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1cb │ │ │ │ @ instruction: 0xb1b66428 │ │ │ │ @ instruction: 0xf1c24630 │ │ │ │ - addmi pc, r4, #2608 @ 0xa30 │ │ │ │ + addmi pc, r4, #2544 @ 0x9f0 │ │ │ │ stmdbne r3!, {r0, r4, fp, ip, lr, pc}^ │ │ │ │ - mvnvc pc, r5, asr #4 │ │ │ │ + @ instruction: 0x71acf245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x00884283 │ │ │ │ stmdami r9, {r0, r2, r8, r9, fp, ip} │ │ │ │ @ instruction: 0x462a1933 │ │ │ │ @ instruction: 0xf1636b40 │ │ │ │ pop {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ vpmax.s8 , , │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ svclt 0x0000bcc9 │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2adc8 │ │ │ │ + bl 0xfec2ad90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mrc2 0, 1, pc, cr12, cr10, {1} │ │ │ │ vrhadd.s8 , , q8 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - blx 0xa90168 │ │ │ │ + blx 0xa90130 │ │ │ │ @ instruction: 0x4620b950 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrlt 1, 5, pc, cr4, cr15, {2} @ │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c24620 │ │ │ │ - @ instruction: 0xf1a0fe61 │ │ │ │ + @ instruction: 0xf1a0fe5d │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrlt 1, 7, pc, cr2, cr15, {2} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ae18 │ │ │ │ + bl 0xfec2ade0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64c2342 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64a0133 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpmi ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf03a4605 │ │ │ │ strmi pc, [r4], -fp, lsr #26 │ │ │ │ @ instruction: 0xf03a4628 │ │ │ │ @ instruction: 0xf7fffdfd │ │ │ │ @ instruction: 0xf8d4ffb9 │ │ │ │ @ instruction: 0x46043098 │ │ │ │ strtmi fp, [r1], -r3, ror #2 │ │ │ │ - rscsvc pc, r8, r5, asr #4 │ │ │ │ + sbcvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x108fe60 │ │ │ │ + blx 0x108fe28 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 1, 7, APSR_nzcv, cr12, cr8, {2} │ │ │ │ - @ instruction: 0xf6454621 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + vmax.s8 d20, d5, d17 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0x4620fa31 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1584030 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ae94 │ │ │ │ + bl 0xfec2ae5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ vhadd.s8 d27, d24, d2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ @ instruction: 0xf160012e │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b391 │ │ │ │ - andmi pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xf919b6 │ │ │ │ + blx 0x169197e │ │ │ │ orrslt r4, r0, #6291456 @ 0x600000 │ │ │ │ stc2l 0, cr15, [r0, #232] @ 0xe8 │ │ │ │ strmi r2, [r5], -r2, asr #6 │ │ │ │ - rscne pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - tstpmi ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adccc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldc2l 0, cr15, [r8], {58} @ 0x3a │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 d21, d4, #64 │ │ │ │ mrcvs 2, 0, r2, cr11, cr5, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ @ instruction: 0xff58f160 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - andseq pc, r4, r5, asr #12 │ │ │ │ + sbcsvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe0f07e │ │ │ │ @ instruction: 0xf1a22001 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - eorseq pc, r0, r5, asr #12 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rscsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f07e │ │ │ │ @ instruction: 0xf1604620 │ │ │ │ andcs pc, r1, fp, lsr pc @ │ │ │ │ - @ instruction: 0xff8ef1a2 │ │ │ │ + @ instruction: 0xff92f1a2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2af48 │ │ │ │ + bl 0xfec2af10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r8] │ │ │ │ - andmi pc, ip, ip, asr #12 │ │ │ │ + sbcscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mcr2 0, 7, pc, cr8, cr10, {1} @ │ │ │ │ @ instruction: 0xf6454604 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0x4620f9bb │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vaddw.s8 q10, q0, d13 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf15f010d │ │ │ │ @ instruction: 0x4620fbd1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt r2, {r0, r1, r2, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2af8c │ │ │ │ + bl 0xfec2af54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd17cd4 │ │ │ │ + blmi 0xd17c9c │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf8d00300 │ │ │ │ addmi r3, fp, #140 @ 0x8c │ │ │ │ - blmi 0xc081e0 │ │ │ │ - blls 0x2ade14 │ │ │ │ + blmi 0xc081a8 │ │ │ │ + blls 0x2adddc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 127) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8c0460c │ │ │ │ ldmdavs fp, {r2, r3, r7, ip} │ │ │ │ rscle r2, r6, r0, lsl #22 │ │ │ │ movwcc pc, #41550 @ 0xa24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf5e50 │ │ │ │ + blcs 0xf5e18 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r8, #1051] @ 0x41b │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbcpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - mcrr2 1, 12, pc, ip, cr5 @ │ │ │ │ + mcrr2 1, 12, pc, r8, cr5 @ │ │ │ │ mcr2 0, 2, pc, cr12, cr9, {3} @ │ │ │ │ strmi r9, [r1], -r4, lsl #22 │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6455400 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf083002e │ │ │ │ @ instruction: 0xe7bafb19 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi sp, [sl], -sl, lsl #2 │ │ │ │ - addseq pc, ip, r5, asr #12 │ │ │ │ + rsbeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andlt r4, r9, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x290060 │ │ │ │ - blx 0xfe8105a4 │ │ │ │ + bllt 0x290028 │ │ │ │ + blx 0xfe71056c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf643b0a6 │ │ │ │ vmvn.i32 q9, #786432 @ 0x000c0000 │ │ │ │ - blge 0xa950cc │ │ │ │ + blge 0xa95094 │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ @ instruction: 0xf6454605 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf853002e │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blmi 0xae0a90 │ │ │ │ + blmi 0xae0a58 │ │ │ │ @ instruction: 0x9325681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1b16823 │ │ │ │ - blls 0x11309c │ │ │ │ + blls 0x113074 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d36820 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - stmdavs r1!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4628 │ │ │ │ - @ instruction: 0xf083f9a1 │ │ │ │ + @ instruction: 0xf083f9bd │ │ │ │ ldmiblt r0, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 0, cr15, [r8], #564 @ 0x234 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf1c2a802 │ │ │ │ - stmdage r3, {r1, r4, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8ccf1a2 │ │ │ │ + stmdage r3, {r1, r2, r4, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8d0f1a2 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1a19223 │ │ │ │ - @ instruction: 0xf73cff93 │ │ │ │ - @ instruction: 0xf083fde9 │ │ │ │ + @ instruction: 0xf73cff97 │ │ │ │ + @ instruction: 0xf083fe05 │ │ │ │ @ instruction: 0x4604fa79 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf1b1002e │ │ │ │ - blls 0x153034 │ │ │ │ + blls 0x15300c │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d34620 │ │ │ │ - strtmi pc, [r1], -r7, ror #20 │ │ │ │ + strtmi pc, [r1], -r3, ror #20 │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - strtmi pc, [r8], -r1, lsr #21 │ │ │ │ + strtmi pc, [r8], -r5, lsr #21 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4621 │ │ │ │ - strtmi pc, [r0], -sp, ror #18 │ │ │ │ - blx 0x1810138 │ │ │ │ + strtmi pc, [r0], -r9, lsl #19 │ │ │ │ + blx 0x1810100 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - andvc pc, r0, ip, asr #12 │ │ │ │ + sbcvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -ip]! │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf73f200c │ │ │ │ - svclt 0x0000bd41 │ │ │ │ + svclt 0x0000bd5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b160 │ │ │ │ + bl 0xfec2b128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmls.i d21, d16, d0[5] │ │ │ │ andscs r0, r0, #-1795162112 @ 0x95000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ ldc2l 1, cr15, [ip], #272 @ 0x110 │ │ │ │ @ instruction: 0xf73d6020 │ │ │ │ - movwcs pc, #19639 @ 0x4cb7 @ │ │ │ │ + movwcs pc, #19667 @ 0x4cd3 @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b1ac │ │ │ │ + bl 0xfec2b174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ stccs 8, cr6, [r1], {68} @ 0x44 │ │ │ │ stmdavs r5, {r1, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ @@ -200438,56 +200424,56 @@ │ │ │ │ @ instruction: 0x4620ffdd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ tstcs r2, r1, lsl #8 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - blle 0x55e00c │ │ │ │ + blle 0x55dfd4 │ │ │ │ mvnpl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0xea374 │ │ │ │ + blcs 0xea33c │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b244 │ │ │ │ + bl 0xfec2b20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d13 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs lr, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldmdbne r7!, {r2, r8} │ │ │ │ @ instruction: 0x460dd011 │ │ │ │ - mcrr2 7, 3, pc, r0, cr13 @ │ │ │ │ + mrrc2 7, 3, pc, ip, cr13 @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, sp, r3, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64cbdf8 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ + vrsra.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vshr.s64 d21, d8, #64 │ │ │ │ addcs r0, r3, #49 @ 0x31 │ │ │ │ - @ instruction: 0xf986f19e │ │ │ │ + @ instruction: 0xf98af19e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b2b0 │ │ │ │ + bl 0xfec2b278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d8 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldmdavs ip, {r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -200495,93 +200481,93 @@ │ │ │ │ strcs sp, [r3, #-12] │ │ │ │ andcs r5, r0, r5, lsr #32 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - bicseq pc, r4, r5, asr #12 │ │ │ │ + orrseq pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r0, r0, asr #12 │ │ │ │ + addspl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf958f19e │ │ │ │ - eorseq ip, r3, r0, lsl #20 │ │ │ │ + @ instruction: 0xf95cf19e │ │ │ │ + eorseq ip, r3, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2b310 │ │ │ │ + bl 0xfec2b2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d4 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bicseq pc, r4, r5, asr #12 │ │ │ │ + orrseq pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r0, r0, asr #12 │ │ │ │ + addspl pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf92cf19e │ │ │ │ - eorseq ip, r3, r4, lsl sl │ │ │ │ + @ instruction: 0xf930f19e │ │ │ │ + ldrsbteq ip, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b368 │ │ │ │ + bl 0xfec2b330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrls 15, 0, r0, cr4, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vand , q2, q3 │ │ │ │ vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0x96040195 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r3, fp, sp, lr} │ │ │ │ smlsdxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ strb r1, [ip, r3, ror #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b3a4 │ │ │ │ + bl 0xfec2b36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0xe59e0 │ │ │ │ + blcs 0xe59a8 │ │ │ │ stmiavs fp, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ strmi pc, [r3], -fp, ror #21 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e45c │ │ │ │ + blt 0x56e424 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e768 │ │ │ │ + blt 0x56e730 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x56e974 │ │ │ │ - bvs 0x96c758 │ │ │ │ + blt 0x56e93c │ │ │ │ + bvs 0x96c720 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582a20 │ │ │ │ + blt 0x5829e8 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582a38 │ │ │ │ + blt 0x582a00 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x56f2a4 │ │ │ │ + blt 0x56f26c │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x56fab0 │ │ │ │ + blt 0x56fa78 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -200589,31 +200575,31 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b468 │ │ │ │ + bl 0xfec2b430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x8c82cc │ │ │ │ + blle 0x8c8294 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ mvnslt pc, fp, lsl #21 │ │ │ │ - blcs 0xf2294 │ │ │ │ + blcs 0xf225c │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x101036a │ │ │ │ - blle 0x41e2a8 │ │ │ │ + blx 0x1010332 │ │ │ │ + blle 0x41e270 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -200627,29 +200613,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8030 │ │ │ │ @ instruction: 0xf73d9034 │ │ │ │ - @ instruction: 0x4629faf7 │ │ │ │ + @ instruction: 0x4629fb13 │ │ │ │ strtmi fp, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ - blle 0xd1e30c │ │ │ │ + blle 0xd1e2d4 │ │ │ │ vmax.s8 d20, d4, d18 │ │ │ │ vaddhn.i16 d22, q0, q4 │ │ │ │ stmib sp, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ movwcs r9, #8 │ │ │ │ - mvneq pc, r5, asr #12 │ │ │ │ + @ instruction: 0x01b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d22, d4, d22 │ │ │ │ - vmov.i32 , #13 @ 0x0000000d │ │ │ │ + vaddl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf73d000d │ │ │ │ - andlt pc, r5, r9, asr #22 │ │ │ │ + andlt pc, r5, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ cdpne 15, 0, cr15, cr2, cr7, {4} │ │ │ │ @@ -200673,99 +200659,99 @@ │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @ instruction: 0xf4180140 │ │ │ │ svclt 0x00186f80 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0000f418 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ - stc2l 1, cr15, [r8], #-820 @ 0xfffffccc │ │ │ │ - ble 0x59bbcc │ │ │ │ + stc2l 1, cr15, [r4], #-820 @ 0xfffffccc │ │ │ │ + ble 0x59bb94 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf195d416 │ │ │ │ - strmi pc, [r1], -r7, lsl #24 │ │ │ │ + strmi pc, [r1], -fp, lsl #24 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf008e7c2 │ │ │ │ ldrb r0, [r6, r2, lsl #2] │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldr r1, [r4, r3, ror #15]! │ │ │ │ @ instruction: 0xf64c462a │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf6450133 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf083002e │ │ │ │ ldrb pc, [ip, r9, lsr #16] @ │ │ │ │ str r2, [r2, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b61c │ │ │ │ + bl 0xfec2b5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x1ca874 │ │ │ │ + blcc 0x1ca83c │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1cbd9ee │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf195daea │ │ │ │ - @ instruction: 0x4603fbb7 │ │ │ │ + @ instruction: 0x4603fbbb │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf73d4628 │ │ │ │ - @ instruction: 0x4620fa9b │ │ │ │ + @ instruction: 0x4620fab7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, r5, lsr lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ stc2l 1, cr15, [r2], #408 @ 0x198 │ │ │ │ - eorseq ip, r3, r4, lsr sl │ │ │ │ + ldrshteq ip, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ - blls 0x365d18 │ │ │ │ + blls 0x365ce0 │ │ │ │ strmi r3, [lr], -r1, lsl #20 │ │ │ │ svclt 0x0028429d │ │ │ │ - bcs 0x1a5d7c │ │ │ │ + bcs 0x1a5d44 │ │ │ │ ldm pc, {r0, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbcc r1, {r1, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46610219 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ @ instruction: 0x4601f93d │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ @@ -200781,59 +200767,59 @@ │ │ │ │ movwcs r1, #2770 @ 0xad2 │ │ │ │ svclt 0x00284295 │ │ │ │ @ instruction: 0x462a4615 │ │ │ │ @ instruction: 0xf920f031 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ strtmi r6, [sl], -r3, ror #17 │ │ │ │ ldrmi r6, [r9], #-2145 @ 0xfffff79f │ │ │ │ - mcr 7, 0, pc, cr10, cr11, {1} @ │ │ │ │ + mcr 7, 1, pc, cr6, cr11, {1} @ │ │ │ │ ldrtmi r6, [r8], -r3, ror #17 │ │ │ │ strtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ rscvs r4, r3, r1, lsr r6 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs r6, #2146 @ 0x862 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6459303 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73dc300 │ │ │ │ - andlt pc, r4, r7, lsl sl @ │ │ │ │ + andlt pc, r4, r3, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #1633 @ 0x661 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf8eef031 │ │ │ │ stmdblt r8!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf195e010 │ │ │ │ - stmdavs r1, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstle r2, r4, lsl #18 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ @ instruction: 0xf1cd4641 │ │ │ │ - mcrrne 12, 9, pc, r3, cr13 @ │ │ │ │ + mcrrne 12, 9, pc, r3, cr9 @ │ │ │ │ @ instruction: 0x4602d0f3 │ │ │ │ smlabtcs r0, r3, r7, r1 │ │ │ │ @ instruction: 0xe7a74638 │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ @ instruction: 0xf04fe7a0 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ mulcs r0, sl, r7 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, sl, #64, 4 │ │ │ │ mcrr2 1, 6, pc, r4, cr6 @ │ │ │ │ - eorseq ip, r3, r8, asr #20 │ │ │ │ + eorseq ip, r3, r0, lsl sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200845,21 +200831,21 @@ │ │ │ │ tstcs r9, r9, asr #30 │ │ │ │ tstls r6, r8, lsr r6 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b868 │ │ │ │ + bl 0xfec2b830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldmdavs r3, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xd468c │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xd4654 │ │ │ │ strmi r9, [lr], -sl, lsl #22 │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xf1bc461d │ │ │ │ ldmdale r5, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ andseq r2, r6, #-1879048189 @ 0x90000003 │ │ │ │ ldrbtmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -200877,43 +200863,43 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2130 @ 0x852 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6459303 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73de300 │ │ │ │ - andlt pc, r5, fp, ror #18 │ │ │ │ + andlt pc, r5, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ @ instruction: 0x462a4671 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ strmi pc, [r1], -r3, asr #16 │ │ │ │ stmdavs r0!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1cd462a │ │ │ │ - mcrrne 14, 1, pc, r3, cr9 @ │ │ │ │ - b 0x14a5f34 │ │ │ │ + mcrrne 14, 1, pc, r3, cr5 @ │ │ │ │ + b 0x14a5efc │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ - blx 0x1690d84 │ │ │ │ + blx 0x1790d4c │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - blmi 0x194c00 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ + blmi 0x194bc8 │ │ │ │ subvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000fba5 │ │ │ │ - eorseq ip, r3, r0, ror #20 │ │ │ │ + eorseq ip, r3, r8, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200935,15 +200921,15 @@ │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460c4610 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdhi pc, [r8], -sp @ │ │ │ │ stc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ cmplt r8, r9, lsl #2 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xd47d8 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xd47a0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ ldm pc, {r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {r2, r3, ip, sp, lr, pc} │ │ │ │ tstcs sp, lr, lsl #4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r8], -r8, lsl #2 │ │ │ │ @@ -200952,59 +200938,59 @@ │ │ │ │ @ instruction: 0xf1b84708 │ │ │ │ eorle r0, lr, r1, lsl #30 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ @ instruction: 0xf1b8d03a │ │ │ │ eorle r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xe7e92116 │ │ │ │ @ instruction: 0xf6456842 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ eorhi pc, r8, sp, asr #17 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73d41f0 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4633463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf91af1cd │ │ │ │ + @ instruction: 0xf916f1cd │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ @ instruction: 0x460e3fff │ │ │ │ svclt 0x00184607 │ │ │ │ andle r2, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ @ instruction: 0xf195e7ca │ │ │ │ - stmdavs r1, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461719d2 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - blle 0xff4a0068 │ │ │ │ + blle 0xff4a0030 │ │ │ │ @ instruction: 0x2100689a │ │ │ │ - bl 0x1d25358 │ │ │ │ - blle 0xff31508c │ │ │ │ + bl 0x1d25320 │ │ │ │ + blle 0xff315054 │ │ │ │ ubfx r6, pc, #1, #10 │ │ │ │ ldmibne r2, {r1, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1464617 │ │ │ │ strb r0, [pc, r0, lsl #12]! │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - blmi 0x194d48 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ + blmi 0x194d10 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf166323b │ │ │ │ svclt 0x0000fb01 │ │ │ │ - eorseq ip, r3, r8, ror sl │ │ │ │ + eorseq ip, r3, r0, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2baa8 │ │ │ │ + bl 0xfec2ba70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ smlatbcs r9, r7, fp, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1a34c8 │ │ │ │ + blcs 0x1a3490 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201016,85 +201002,85 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - msrne (UNDEF: 108), r5 │ │ │ │ + teqpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdalt r2, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt lr!, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1cd6840 │ │ │ │ - tstpcs r0, r7, asr #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, asr #16 @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r7, r6, lsl #12] │ │ │ │ @ instruction: 0xf195b910 │ │ │ │ - stmdavs r1, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ - blx 0xfe710f04 │ │ │ │ - eorseq ip, r3, ip, lsl #21 │ │ │ │ + blx 0xfe710ecc │ │ │ │ + eorseq ip, r3, r4, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb78 │ │ │ │ + bl 0xfec2bb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ mcrls 6, 1, r4, cr6, cr4, {0} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf12996 │ │ │ │ + blx 0xf1295e │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x16e9ac │ │ │ │ - blcs 0x1c8a3c │ │ │ │ - blcs 0x1489f8 │ │ │ │ + blcs 0x16e974 │ │ │ │ + blcs 0x1c8a04 │ │ │ │ + blcs 0x1489c0 │ │ │ │ stmdavs r6, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ - stmdbge r2, {r5, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r2, {r2, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cb4630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ ands r4, sl, r0, lsr #15 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264621 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf73c6300 │ │ │ │ - blmi 0x89498c │ │ │ │ - blls 0x8aea74 │ │ │ │ + blmi 0x8949c4 │ │ │ │ + blls 0x8aea3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8d8f195 │ │ │ │ + @ instruction: 0xf8dcf195 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462833ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ strb r4, [r2, r0, lsr #15]! │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201102,50 +201088,50 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - msrne R8_usr, r5 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ - blx 0x511014 │ │ │ │ - stc2 1, cr15, [r8], {210} @ 0xd2 │ │ │ │ + blx 0x510fdc │ │ │ │ + stc2 1, cr15, [r4], {210} @ 0xd2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r0, lsr #21 │ │ │ │ + eorseq ip, r3, r8, ror #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc90 │ │ │ │ + bl 0xfec2bc58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #30 │ │ │ │ adclt r4, r1, r7, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ eorsle r2, sl, r2, lsl #20 │ │ │ │ andsle r2, r9, r4, lsl #20 │ │ │ │ cmple pc, r1, lsl #20 │ │ │ │ tstcs r0, r7, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - b 0x6111d0 │ │ │ │ + b 0x711198 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - ldc2 1, cr15, [lr, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2 1, cr15, [sl, #-812] @ 0xfffffcd4 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ - @ instruction: 0xf880f195 │ │ │ │ + @ instruction: 0xf884f195 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, sp, r8, lsr #15 │ │ │ │ strtmi r4, [r0], -r2, lsr #18 │ │ │ │ - blx 0x1592af6 │ │ │ │ + blx 0x1592abe │ │ │ │ subsmi r4, r1, #2097152 @ 0x200000 │ │ │ │ svclt 0x00183a00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46134630 │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201153,126 +201139,126 @@ │ │ │ │ eorlt sp, r1, r0, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xff42f73c │ │ │ │ + @ instruction: 0xff5ef73c │ │ │ │ stmdbge r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrdcs lr, [r9, -r3] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r7, r8, lsr #15] │ │ │ │ - ldc2 1, cr15, [r8], {210} @ 0xd2 │ │ │ │ + ldc2 1, cr15, [r4], {210} @ 0xd2 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - blmi 0x215024 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ + blmi 0x214fec │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000f993 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ - eorseq ip, r3, r8, lsr #22 │ │ │ │ + eorseq ip, r3, r0, lsl #21 │ │ │ │ + ldrshteq ip, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ @ instruction: 0x46074b3f │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 4, pc, cr14, cr12, {1} │ │ │ │ + mrc2 7, 5, pc, cr10, cr12, {1} │ │ │ │ @ instruction: 0x4629b198 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e05fb53 │ │ │ │ movwcs sp, #2867 @ 0xb33 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - orrne pc, r8, r5, asr #12 │ │ │ │ + cmppne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r9, [r0, #-771] @ 0xfffffcfd │ │ │ │ - mrc2 7, 7, pc, cr8, cr12, {1} │ │ │ │ + @ instruction: 0xff14f73c │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ - stmib r8, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmib ip, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf92bea │ │ │ │ + blx 0xf92bb2 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [fp], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xa26ac4 │ │ │ │ - blls 0x92ec70 │ │ │ │ + blmi 0xa26a8c │ │ │ │ + blls 0x92ec38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 113) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x7f53e8 │ │ │ │ - blls 0x92ec94 │ │ │ │ + blmi 0x7f53b0 │ │ │ │ + blls 0x92ec5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ @ instruction: 0xf04f426d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ strls r4, [r8, #-1585]! @ 0xfffff9cf │ │ │ │ pop {r1, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ bicslt pc, r8, r1, lsr #27 │ │ │ │ @ instruction: 0xf1cda904 │ │ │ │ - @ instruction: 0x4604f9bf │ │ │ │ + @ instruction: 0x4604f9bb │ │ │ │ @ instruction: 0xf194b140 │ │ │ │ - stmdavs r1, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xe7c647b0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe512c78 │ │ │ │ + blx 0xfe512c40 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ str r2, [pc, lr, lsl #2]! │ │ │ │ - blx 0x20113e2 │ │ │ │ + blx 0x1f113aa │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bea4 │ │ │ │ + bl 0xfec2be6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ - mrc2 7, 0, pc, cr10, cr12, {1} │ │ │ │ + mrc2 7, 1, pc, cr6, cr12, {1} │ │ │ │ biclt r4, r0, r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s11, s30 │ │ │ │ strtmi sp, [r2], -fp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6459500 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf73c012e │ │ │ │ - andlt pc, r3, r7, ror lr @ │ │ │ │ + mullt r3, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ - blx 0xfee92cf0 │ │ │ │ + blx 0xfee92cb8 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [r2], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201288,18 +201274,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 0, cr15, [r6, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf1a7b1b8 │ │ │ │ - strmi pc, [r1], -r1, lsr #27 │ │ │ │ + strmi pc, [r1], -r5, lsr #27 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ - stmdavs r1, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -201310,35 +201296,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8038 │ │ │ │ @ instruction: 0xf73c903c │ │ │ │ - strtmi pc, [r9], -r1, lsr #27 │ │ │ │ + @ instruction: 0x4629fdbd │ │ │ │ @ instruction: 0x4620b318 │ │ │ │ - blx 0x1692db0 │ │ │ │ - blle 0xc9c5cc │ │ │ │ + blx 0x1692d78 │ │ │ │ + blle 0xc9c594 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1512dbc │ │ │ │ - blle 0x165edc4 │ │ │ │ + blx 0x1512d84 │ │ │ │ + blle 0x165ed8c │ │ │ │ andls r2, r4, r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - asrne pc, r5, #12 @ │ │ │ │ + msrne (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwls r9, #13568 @ 0x3500 │ │ │ │ - ldc2l 7, cr15, [r4, #240]! @ 0xf0 │ │ │ │ + mrc2 7, 0, pc, cr0, cr12, {1} │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462083f0 │ │ │ │ - blx 0xd92df8 │ │ │ │ + blx 0xd92dc0 │ │ │ │ ldcle 14, cr1, [r7], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @@ -201355,41 +201341,41 @@ │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ vmlane.f32 s30, s4, s26 │ │ │ │ movwcs sp, #7642 @ 0x1dda │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 0, cr15, [r2], #192 @ 0xc0 │ │ │ │ lsllt r4, r1, #12 │ │ │ │ @ instruction: 0xf1a74620 │ │ │ │ - @ instruction: 0x4601fd35 │ │ │ │ + @ instruction: 0x4601fd39 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ - stmdavs r1, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ submi lr, r1, #53215232 @ 0x32c0000 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ smlabtcs lr, r5, r7, lr │ │ │ │ @ instruction: 0xf06fe7bf │ │ │ │ ldr r0, [fp, sp, lsl #4]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0xf73c461e │ │ │ │ - bicslt pc, r0, r3, lsr #26 │ │ │ │ + bicslt pc, r0, pc, lsr sp @ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blle 0xc9c6c8 │ │ │ │ + blle 0xc9c690 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - asrsne pc, r5, #12 @ │ │ │ │ + cmnpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r0, #240] @ 0xf0 │ │ │ │ + ldc2 7, cr15, [ip, #240] @ 0xf0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -201414,41 +201400,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4592 @ 0x11f0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 0, cr15, [sl], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf1a6b1c8 │ │ │ │ - @ instruction: 0x4604faf1 │ │ │ │ + @ instruction: 0x4604faf5 │ │ │ │ mcrrne 7, 12, r1, r3, cr6 │ │ │ │ strtmi sp, [r2], -pc │ │ │ │ @ instruction: 0x46404633 │ │ │ │ ldrmi r9, [r8, r0, lsl #10]! │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf19481f0 │ │ │ │ - stmdavs r5, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c188 │ │ │ │ + bl 0xfec2c150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - stc2 7, cr15, [r8], #240 @ 0xf0 │ │ │ │ + stc2l 7, cr15, [r4], {60} @ 0x3c │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0x11bcf645 │ │ │ │ + orrne pc, r4, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [sl, #-240] @ 0xffffff10 │ │ │ │ + stc2 7, cr15, [r6, #-240]! @ 0xffffff10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -201463,36 +201449,36 @@ │ │ │ │ strtmi r2, [r9], -ip, lsl #4 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ strmi pc, [r4], -pc, asr #23 │ │ │ │ @ instruction: 0xf152b1c0 │ │ │ │ movwcs pc, #2301 @ 0x8fd @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ - blx 0x1c9165c │ │ │ │ - blt 0x583814 │ │ │ │ + blx 0x1c91624 │ │ │ │ + blt 0x5837dc │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c23c │ │ │ │ + bl 0xfec2c204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf64c0133 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1a11148 │ │ │ │ + blx 0x1a11110 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ tstge r1, #-1073741794 @ 0xc000001e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -201503,32 +201489,32 @@ │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ andlt r3, r3, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x213226 │ │ │ │ + blx 0x2131ee │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c2c4 │ │ │ │ + bl 0xfec2c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e6920 │ │ │ │ + blls 0x1e68e8 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - teqpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fa19 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201539,28 +201525,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c340 │ │ │ │ + bl 0xfec2c308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf64c0233 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf9d8f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201571,29 +201557,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c3c0 │ │ │ │ + bl 0xfec2c388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e6a1c │ │ │ │ + blls 0x1e69e4 │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xd51dc @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xd51a4 @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf64c0133 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf996f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201604,28 +201590,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c444 │ │ │ │ + bl 0xfec2c40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x2e6a60 │ │ │ │ + blls 0x2e6a28 │ │ │ │ @ instruction: 0xf64cb3a3 │ │ │ │ - vmvn.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ @ instruction: 0x46150633 │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf956f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201636,19 +201622,19 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ @ instruction: 0xf64c0633 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf928f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @@ -201657,31 +201643,31 @@ │ │ │ │ strtmi r7, [pc], -r5, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrtmi r2, [sp], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c518 │ │ │ │ + bl 0xfec2c4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1066ba0 │ │ │ │ + blmi 0x1066b68 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - ldrtcc pc, [ip], -ip, asr #12 @ │ │ │ │ + strcc pc, [r4], -ip, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8e6f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -201690,76 +201676,76 @@ │ │ │ │ andlt sp, r7, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x890a18 │ │ │ │ + blvc 0x8909e0 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ @ instruction: 0xf64c0633 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blvc 0x1909f0 │ │ │ │ + blvc 0x1909b8 │ │ │ │ @ instruction: 0xf8b6f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x423868 │ │ │ │ + bl 0x423830 │ │ │ │ strtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xfef113fa │ │ │ │ - blls 0x183a04 │ │ │ │ - blt 0x7bbbf4 │ │ │ │ + blx 0xfef113c2 │ │ │ │ + blls 0x1839cc │ │ │ │ + blt 0x7bbbbc │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r5, #8, 30 │ │ │ │ strtmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ @ instruction: 0xe79e463d │ │ │ │ movtne pc, #35024 @ 0x88d0 @ │ │ │ │ @ instruction: 0xf04fe7e3 │ │ │ │ strdcs r3, [lr, -pc] │ │ │ │ @ instruction: 0xe796463d │ │ │ │ - @ instruction: 0xffbef1d1 │ │ │ │ + @ instruction: 0xffbaf1d1 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c628 │ │ │ │ + bl 0xfec2c5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616231b │ │ │ │ - ldrtcc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strcc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9400 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ @ instruction: 0xf86cf039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf990f030 │ │ │ │ - blls 0x30219c │ │ │ │ + blls 0x302164 │ │ │ │ @ instruction: 0xb3bb6807 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf64c9400 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f849 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201781,34 +201767,34 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xe7c51bbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ swpcs fp, r1, [r0] │ │ │ │ - ldrcc pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ + strcc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ tstls r5, sp, lsr #4 │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ stmdavs r9, {r1, r4, r5, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf04f910f │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fffb │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe22b0 │ │ │ │ + blcs 0xe2278 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe6f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @@ -201840,44 +201826,44 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf643e7c3 │ │ │ │ vbic.i32 q9, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x463b0595 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmlal.s , d16, d0[2] │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ - stc2 1, cr15, [r2, #-836] @ 0xfffffcbc │ │ │ │ + ldc2l 1, cr15, [lr], #836 @ 0x344 │ │ │ │ andcs r6, r0, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf73c4620 │ │ │ │ - @ instruction: 0xf73bfdfb │ │ │ │ - @ instruction: 0xf504fa57 │ │ │ │ + @ instruction: 0xf73bfe17 │ │ │ │ + @ instruction: 0xf504fa73 │ │ │ │ svccs 0x00205800 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ strhi pc, [r0], r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5831 @ 0x16c7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ ldrhlt pc, [r8, #-133]! @ 0xffffff7b @ │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef654 │ │ │ │ + blcs 0xef61c │ │ │ │ ldrbhi pc, [r2], r0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1], r0, asr #32 @ │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstcs fp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ @ instruction: 0xf64c10b0 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strls r0, [r0, #-557] @ 0xfffffdd3 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff5cf038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f84a9 │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ @@ -201889,20 +201875,20 @@ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe242c │ │ │ │ + blcs 0xe23f4 │ │ │ │ tstcs fp, #147 @ 0x93 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff2af038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r0, #2030043136 @ 0x79000000 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @@ -201919,77 +201905,77 @@ │ │ │ │ @ instruction: 0xf840f030 │ │ │ │ addsle r2, r9, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r9 @ │ │ │ │ cdpcs 8, 0, cr6, cr0, cr7, {0} │ │ │ │ strbthi pc, [sp], -r0 @ │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ strcc lr, [sl], -sp, asr #19 │ │ │ │ - beq 0xf11b68 │ │ │ │ + beq 0xf11b30 │ │ │ │ ldrdcc pc, [r0], #137 @ 0x89 │ │ │ │ ldrtmi sl, [r9], sl, lsl #28 │ │ │ │ - bleq 0x11187c │ │ │ │ + bleq 0x111844 │ │ │ │ @ instruction: 0xf8cd930c │ │ │ │ @ instruction: 0xf898b034 │ │ │ │ - blcs 0xe24bc │ │ │ │ + blcs 0xe2484 │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ @ instruction: 0xf81ef030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0af77 │ │ │ │ ldmdavs r3!, {r2, ip, sp, pc} │ │ │ │ strcc r6, [r4], -r3 │ │ │ │ @ instruction: 0xf1093704 │ │ │ │ ldrbmi r0, [r6, #-2312] @ 0xfffff6f8 │ │ │ │ str sp, [r2, r7, ror #3]! │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fecd │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe250c │ │ │ │ + blcs 0xe24d4 │ │ │ │ ldrthi pc, [r7], #-0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe76f2394 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ ldrsbtmi pc, [r0], r1 @ │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500feaf │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2548 │ │ │ │ + blcs 0xe2510 │ │ │ │ strhi pc, [lr], #-0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7534394 │ │ │ │ - blcc 0xfe787fe8 │ │ │ │ + blcc 0xfe787fb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvncc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbhi pc, [r0], #-0 @ │ │ │ │ andcs sl, r1, r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1c73308 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x0008339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x19bf72 │ │ │ │ - bl 0x1119c2c │ │ │ │ + blx 0x19bf3a │ │ │ │ + bl 0x1119bf4 │ │ │ │ @ instruction: 0xf50471e7 │ │ │ │ vadd.i8 d21, d14, d0 │ │ │ │ vmla.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf8982095 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ stmdbeq r2, {r0, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -201997,49 +201983,49 @@ │ │ │ │ movwcs r8, #1054 @ 0x41e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ andvs r2, r7, r0, lsl #6 │ │ │ │ @ instruction: 0xf8986043 │ │ │ │ - blcs 0xe25dc │ │ │ │ - ldrthi pc, [pc], #0 @ 0xd5870 @ │ │ │ │ + blcs 0xe25a4 │ │ │ │ + ldrthi pc, [pc], #0 @ 0xd5838 @ │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ subvs r9, r3, r0 │ │ │ │ @ instruction: 0xf504e717 │ │ │ │ @ instruction: 0xf8d45800 │ │ │ │ @ instruction: 0xf898a290 │ │ │ │ - blcs 0xe260c │ │ │ │ + blcs 0xe25d4 │ │ │ │ bichi pc, sl, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff76f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898aecf │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0x1018bc │ │ │ │ + blcs 0x101884 │ │ │ │ ldrbthi pc, [r5], #0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xff66f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaebf │ │ │ │ stmdavs r2, {r3, r6, r7, ip, sp} │ │ │ │ @ instruction: 0x3717e9d3 │ │ │ │ svccs 0x00011aff │ │ │ │ svclt 0x003846b9 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c0454a │ │ │ │ @ instruction: 0xf89884f8 │ │ │ │ - blcs 0xe2664 │ │ │ │ + blcs 0xe262c │ │ │ │ ldrhi pc, [fp] │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ ldrbtcc pc, [pc], r9, lsl #2 @ │ │ │ │ @@ -202061,27 +202047,27 @@ │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ ldmle r5!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fdd9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0xde6f4 │ │ │ │ + bcs 0xde6bc │ │ │ │ ldrbhi pc, [r8, #-0]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e67c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe270c │ │ │ │ + blcs 0xe26d4 │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 15, cr15, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4f │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202089,167 +202075,167 @@ │ │ │ │ movwcs r8, #5216 @ 0x1460 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 14, cr15, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0x01b9f245 │ │ │ │ + orreq pc, r1, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ @ instruction: 0xe651fa51 │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ - strmi pc, [r6], -r1, lsl #28 │ │ │ │ + @ instruction: 0x4606fdfd │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #-2030043136 @ 0x87000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [lr, #224] @ 0xe0 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #268435471 @ 0x1000000f │ │ │ │ addsvs lr, r4, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf1c3e632 │ │ │ │ - @ instruction: 0xf648f8cd │ │ │ │ + @ instruction: 0xf648f8c9 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x460201db │ │ │ │ tstcs fp, #32, 12 @ 0x2000000 │ │ │ │ strls r1, [r0, #-2004] @ 0xfffff82c │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ strtcc lr, [r2], #-3012 @ 0xfffff43c │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf504e6b9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe27c8 │ │ │ │ + blcs 0xe2790 │ │ │ │ rscshi pc, r7, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 9, cr15, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fd51 │ │ │ │ svceq 0x00f65000 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #1043 @ 0x413 │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ tstcs fp, #244, 10 @ 0x3d000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2 0, cr15, [r8, #-224]! @ 0xffffff20 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d0829f │ │ │ │ strcs r3, [r1, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r3, [r0], -r1, lsl #22 │ │ │ │ rscpl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - teqpcs r9, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ - strb pc, [pc, #3321] @ 0xd67e5 @ │ │ │ │ + strb pc, [pc, #3321] @ 0xd67ad @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb30 │ │ │ │ + blcs 0xefaf8 │ │ │ │ orrshi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ cdp2 0, 3, cr15, cr10, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad93 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b34 │ │ │ │ + blcs 0xf9afc │ │ │ │ strthi pc, [r4], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r5, lsl #16 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - tstpmi sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvncc pc, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ ldr pc, [r3, #3419] @ 0xd5b │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4694 @ 0x1256 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefba8 │ │ │ │ + blcs 0xefb70 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2l 0, cr15, [lr, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad57 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9bac │ │ │ │ + blcs 0xf9b74 │ │ │ │ bicshi pc, r0, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0xfe5121a0 │ │ │ │ + blx 0xfe512168 │ │ │ │ @ instruction: 0xf1c84606 │ │ │ │ - blx 0x18d4a98 │ │ │ │ + blx 0x18d4a50 │ │ │ │ andls pc, r0, r9, lsl #5 │ │ │ │ ldrtmi r9, [r3], -r1, lsl #4 │ │ │ │ stmdage r5, {r0, r8, sp} │ │ │ │ - rscsne pc, r0, #72351744 @ 0x4500000 │ │ │ │ + adcsne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf990f1d1 │ │ │ │ - blle 0x25fbf0 │ │ │ │ + @ instruction: 0xf98cf1d1 │ │ │ │ + blle 0x25fbb8 │ │ │ │ strbmi r1, [r6, #-3142] @ 0xfffff3ba │ │ │ │ ldrthi pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ @ instruction: 0xf1be9805 │ │ │ │ - @ instruction: 0xf64cf9a1 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64cf9a5 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [sl], {56} @ 0x38 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf04f8369 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e52c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe29ac │ │ │ │ + blcs 0xe2974 │ │ │ │ andshi pc, r0, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r6, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acff │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202258,59 +202244,59 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [r6, #188] @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vbic.i32 d17, #5 @ 0x00000005 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ movwls r0, #8461 @ 0x210d │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stc2 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e4fe │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2a08 │ │ │ │ + blcs 0xe29d0 │ │ │ │ subhi pc, r3, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0x11b5f245 │ │ │ │ + cmnpne sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbt pc, [r5], #3569 @ 0xdf1 @ │ │ │ │ @ instruction: 0xf02f4630 │ │ │ │ cdpne 14, 0, cr15, cr7, cr11, {1} │ │ │ │ addshi pc, sp, #192, 4 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ rscspl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - teqpeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r4, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldrb pc, [r1], #3261 @ 0xcbd @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4674 @ 0x1242 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefd2c │ │ │ │ + blcs 0xefcf4 │ │ │ │ subshi pc, pc, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2 0, cr15, [ip, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac95 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9d30 │ │ │ │ + blcs 0xf9cf8 │ │ │ │ tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @@ -202322,20 +202308,20 @@ │ │ │ │ ldc2 0, cr15, [sl, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf8cd3101 │ │ │ │ mrsls sl, (UNDEF: 1) │ │ │ │ - @ instruction: 0x01b9f245 │ │ │ │ + orreq pc, r1, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ @ instruction: 0xf504e480 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2b04 │ │ │ │ + blcs 0xe2acc │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl], #188 @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac53 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202352,73 +202338,73 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2l 0, cr15, [sl], {47} @ 0x2f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vorr.i32 d20, #13 @ 0x0000000d │ │ │ │ + vmla.f d19, d16, d1[5] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf504e444 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2b7c │ │ │ │ + blcs 0xe2b44 │ │ │ │ bichi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [lr], #188 @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fb77 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2bb8 │ │ │ │ + blcs 0xe2b80 │ │ │ │ bichi pc, lr, r0 │ │ │ │ movtpl pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #26 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ + vsubl.s8 q8, d16, d1 │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vsra.s64 q9, , #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e40e │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2be8 │ │ │ │ + blcs 0xe2bb0 │ │ │ │ msrhi SPSR_fc, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r8], {47} @ 0x2f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0x01b9f245 │ │ │ │ + orreq pc, r1, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf7fffabb │ │ │ │ @ instruction: 0xf504bbf5 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2c1c │ │ │ │ + blcs 0xe2be4 │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [lr], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898abc7 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4546 @ 0x11c2 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef12fdc │ │ │ │ + blge 0xfef12fa4 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4645 @ 0x1225 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ mcrr2 0, 2, pc, lr, cr15 @ │ │ │ │ @@ -202429,17 +202415,17 @@ │ │ │ │ andls r4, r5, r6, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ab9d │ │ │ │ svclt 0x00840f0b │ │ │ │ @ instruction: 0xf8d42116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ @ instruction: 0xf64581df │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf1c0012e │ │ │ │ - @ instruction: 0x4682f8f1 │ │ │ │ + strmi pc, [r2], sp, ror #17 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b982a3 │ │ │ │ stmdble r6, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0007f1b9 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ @ instruction: 0xf7fe0a01 │ │ │ │ @@ -202449,247 +202435,247 @@ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4382 @ 0x111e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b93078 │ │ │ │ + blge 0x1b93040 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xeffa0 │ │ │ │ + blcs 0xeff68 │ │ │ │ tstphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1793098 │ │ │ │ + blge 0x1793060 │ │ │ │ ldrtmi r6, [sl], -r3, lsl #16 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 d16, d25, #64 │ │ │ │ + vaddw.s8 q8, q8, d1 │ │ │ │ movwcc r0, #4365 @ 0x110d │ │ │ │ mrc2 7, 3, pc, cr6, cr14, {7} │ │ │ │ - bllt 0x1c13fb0 │ │ │ │ + bllt 0x1c13f78 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #10 │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ - vqsub.s8 d16, d21, d5 │ │ │ │ - vbic.i32 d16, #1 @ 0x00000001 │ │ │ │ + @ instruction: 0xf6440295 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ - blx 0x1313fca │ │ │ │ - bllt 0x1813fd0 │ │ │ │ + blx 0x1313f92 │ │ │ │ + bllt 0x1813f98 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1693fdc │ │ │ │ + bllt 0x1693fa4 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xd130ec │ │ │ │ + blge 0xd130b4 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - bllt 0xfef53ff4 │ │ │ │ + bllt 0xfef53fbc │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1293ffc │ │ │ │ + bllt 0x1293fc4 │ │ │ │ andsvs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - bllt 0x1194004 │ │ │ │ + bllt 0x1193fcc │ │ │ │ subcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vst3.16 {d30,d32,d34}, [pc :64] │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ @ instruction: 0xf8c0339a │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ movwcs fp, #6967 @ 0x1b37 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bllt 0x494030 │ │ │ │ + bllt 0x493ff8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfec120fe │ │ │ │ + blx 0xfec120c6 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac36 │ │ │ │ movwcs fp, #6915 @ 0x1b03 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff1405c │ │ │ │ + blt 0xfff14024 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfe69212a │ │ │ │ + blx 0xfe6920f2 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadf0 │ │ │ │ movwcs fp, #6893 @ 0x1aed │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfe41213e │ │ │ │ + blx 0xfe412106 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab4b │ │ │ │ andcs fp, r4, #929792 @ 0xe3000 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfe192152 │ │ │ │ + blx 0xfe19211a │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrdvs sl, [r7], -fp │ │ │ │ - bllt 0xff9d409c │ │ │ │ + bllt 0xff9d4064 │ │ │ │ tstls r6, r6, lsl #16 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ smlabtne r1, r0, r9, lr │ │ │ │ @ instruction: 0xf1c360c1 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmpeq fp, r8, lsl #4 │ │ │ │ - bne 0x1796600 │ │ │ │ + bne 0x17965c8 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r2, r0, ror #22 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ - bl 0x115c240 │ │ │ │ - bls 0x2590d8 │ │ │ │ - b 0x14bc4f8 │ │ │ │ - b 0x13d9410 │ │ │ │ + bl 0x115c208 │ │ │ │ + bls 0x2590a0 │ │ │ │ + b 0x14bc4c0 │ │ │ │ + b 0x13d93d8 │ │ │ │ sbcseq r7, fp, r3, asr ip │ │ │ │ andcs pc, r7, r2, lsr #23 │ │ │ │ - blx 0x29c436 │ │ │ │ - bl 0x11164f4 │ │ │ │ + blx 0x29c3fe │ │ │ │ + bl 0x11164bc │ │ │ │ @ instruction: 0xf7ff010c │ │ │ │ movwcs fp, #7068 @ 0x1b9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - blt 0xfe994108 │ │ │ │ + blt 0xfe9940d0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x11121d6 │ │ │ │ + blx 0x111219e │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac4a │ │ │ │ movwcs fp, #6807 @ 0x1a97 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #508]! @ 0x1fc │ │ │ │ - blt 0xfe414134 │ │ │ │ + blt 0xfe4140fc │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xb92202 │ │ │ │ + blx 0xb921ca │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebc │ │ │ │ movwcs fp, #6785 @ 0x1a81 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - blt 0x1e94160 │ │ │ │ + blt 0x1e94128 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x61222e │ │ │ │ + blx 0x6121f6 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccb │ │ │ │ movwcs fp, #6763 @ 0x1a6b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - blt 0x191418c │ │ │ │ + blt 0x1914154 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x92258 │ │ │ │ + blx 0x92220 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae40 │ │ │ │ movwcs fp, #6741 @ 0x1a55 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0x13941b8 │ │ │ │ + blt 0x1394180 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xffb12284 │ │ │ │ + blx 0xffb1224c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaee7 │ │ │ │ movwcs fp, #6719 @ 0x1a3f │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blt 0xe141e4 │ │ │ │ + blt 0xe141ac │ │ │ │ subpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldcne 6, cr14, [r1, #-192]! @ 0xffffff40 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xff5122b4 │ │ │ │ + blx 0xff51227c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0aa29 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ tstcs fp, #92, 20 @ 0x5c000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf986f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xa3b2810d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ - blt 0xb14238 │ │ │ │ + blt 0xb14200 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0xfeb12304 │ │ │ │ + blx 0xfeb122cc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac6e │ │ │ │ movwcs fp, #6655 @ 0x19ff │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0xfe592330 │ │ │ │ + blx 0xfe5922f8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffada7 │ │ │ │ movwcs fp, #6633 @ 0x19e9 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe95348c │ │ │ │ + blge 0xfe953454 │ │ │ │ ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0x201235c │ │ │ │ + blx 0x2012324 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac7e │ │ │ │ movwcs fp, #6611 @ 0x19d3 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3d34b8 │ │ │ │ + blge 0x3d3480 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andsvs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1992390 │ │ │ │ + blx 0x1992358 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccc │ │ │ │ @ instruction: 0xf8d4b9b9 │ │ │ │ @ instruction: 0x21072290 │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strtmi r0, [r0], -sp, lsr #4 │ │ │ │ str r9, [r9], #1280 @ 0x500 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc2l 1, cr15, [sl], #-588 @ 0xfffffdb4 │ │ │ │ - blcs 0xf0318 │ │ │ │ - blge 0x1dd340c │ │ │ │ + stc2l 1, cr15, [lr], #-588 @ 0xfffffdb4 │ │ │ │ + blcs 0xf02e0 │ │ │ │ + blge 0x1dd33d4 │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0x1c54318 │ │ │ │ + bllt 0x1c542e0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6528 @ 0x1980 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -202711,28 +202697,28 @@ │ │ │ │ stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff813590 │ │ │ │ + blge 0xff813558 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-508] @ 0xd61b0 │ │ │ │ + ldcge 4, cr15, [pc, #-508] @ 0xd6178 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vaddhn.i16 d18, q0, q11 │ │ │ │ - blne 0xdd73c0 │ │ │ │ + blne 0xdd7388 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf03f4620 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ - mcrr2 1, 10, pc, sl, cr0 @ │ │ │ │ + mcrr2 1, 10, pc, lr, cr0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ @@ -202740,15 +202726,15 @@ │ │ │ │ @ instruction: 0xf9d6f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ vsubw.s8 q9, q0, d22 │ │ │ │ addsmi r0, pc, #134217728 @ 0x8000000 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x4630e7dc │ │ │ │ - blx 0xffe124a0 │ │ │ │ + blx 0xffe12468 │ │ │ │ strvs pc, [r0], -r0, lsl #2 │ │ │ │ adcseq pc, r8, r9, asr #17 │ │ │ │ ldmdaeq fp, {r1, sp, lr, pc}^ │ │ │ │ ldrbeq lr, [r6], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0264630 │ │ │ │ @ instruction: 0xf8d9fae9 │ │ │ │ addmi r3, r6, #184 @ 0xb8 │ │ │ │ @@ -202756,72 +202742,72 @@ │ │ │ │ @ instruction: 0xf7ff60bc │ │ │ │ @ instruction: 0x1d31b97f │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9b0f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf109a909 │ │ │ │ strdvs r3, [r6], -pc @ │ │ │ │ - blt 0x1ad4444 │ │ │ │ + blt 0x1ad440c │ │ │ │ mvnvs pc, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0x63adf6cd │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ @ instruction: 0xf99af02f │ │ │ │ orrslt r9, r8, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7394632 │ │ │ │ - stmdals r5, {r3, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r6, #-756]! @ 0xfffffd0c │ │ │ │ - blt 0x1e14474 │ │ │ │ + stmdals r5, {r2, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stc2l 1, cr15, [sl, #-756]! @ 0xfffffd0c │ │ │ │ + blt 0x1e1443c │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicsne pc, r8, r5, asr #12 │ │ │ │ + asrne pc, r5, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ - ldmdblt r8, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf8d4d921 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ - blt 0xfead44a4 │ │ │ │ + blt 0xfead446c │ │ │ │ stmibeq r9, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0x01b9f245 │ │ │ │ + orreq pc, r1, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4010f8d9 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff06f7fd │ │ │ │ ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1bd4608 │ │ │ │ - @ instruction: 0xf7fffd35 │ │ │ │ + @ instruction: 0xf7fffd39 │ │ │ │ @ instruction: 0xf7fdb8bb │ │ │ │ stmdbmi r5, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - blt 0xfe2544e8 │ │ │ │ - @ instruction: 0xff50f1d0 │ │ │ │ + blt 0xfe2544b0 │ │ │ │ + @ instruction: 0xff4cf1d0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq ip, r3, r4, asr #22 │ │ │ │ + eorseq ip, r3, ip, lsl #22 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d708 │ │ │ │ + bl 0xfec2d6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64c2342 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmls.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64a0433 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf8c0f8b3 │ │ │ │ @ instruction: 0x4605409c │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ @ instruction: 0xb12b30a8 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -202829,120 +202815,120 @@ │ │ │ │ @ instruction: 0x47184030 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d76c │ │ │ │ + bl 0xfec2d734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0ff8 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmls.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ @ instruction: 0xf037000c │ │ │ │ @ instruction: 0xf104fdf3 │ │ │ │ ldmfd sp!, {r6} │ │ │ │ @ instruction: 0xf0374010 │ │ │ │ svclt 0x0000bded │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d798 │ │ │ │ + bl 0xfec2d760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6454601 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf15d002e │ │ │ │ @ instruction: 0x4605fa9d │ │ │ │ @ instruction: 0xf988f038 │ │ │ │ teqcs r0, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ strmi pc, [r4], -r5, ror #16 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ strtmi pc, [r0], -r9, asr #20 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrshteq ip, [r3], -r0 │ │ │ │ + ldrhteq ip, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d7f8 │ │ │ │ + bl 0xfec2d7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xffecf76a │ │ │ │ + @ instruction: 0xf808f76b │ │ │ │ @ instruction: 0xf916f038 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ @ instruction: 0xf6452338 │ │ │ │ - vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf038012e │ │ │ │ - blvs 0x114710 │ │ │ │ + blvs 0x1146d8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2147ae │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + blx 0x214776 │ │ │ │ + eorseq ip, r3, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d844 │ │ │ │ + bl 0xfec2d80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf8faf038 │ │ │ │ @ instruction: 0x4601b358 │ │ │ │ - andmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + sbcscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - rsbcs pc, r0, r5, asr #12 │ │ │ │ + eorcs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1112bdc │ │ │ │ + blx 0x1112ba4 │ │ │ │ @ instruction: 0xf0384605 │ │ │ │ strmi pc, [r4], -pc, ror #17 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ ldrshlt pc, [r4, #-153]! @ 0xffffff67 @ │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ - tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, sp, r6, asr #4 │ │ │ │ + sbcmi pc, r5, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0384030 │ │ │ │ andlt fp, r3, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd30 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d18, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf645042e │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - blmi 0x156b74 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ + blmi 0x156b3c │ │ │ │ strls r2, [r0], #-605 @ 0xfffffda3 │ │ │ │ - blx 0xffc12c56 │ │ │ │ - eorseq ip, r3, r0, lsl ip │ │ │ │ + blx 0xffc12c1e │ │ │ │ + ldrsbteq ip, [r3], -r8 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ @ instruction: 0xb113309c │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d8e8 │ │ │ │ + bl 0xfec2d8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xff72f76a │ │ │ │ + @ instruction: 0xff8ef76a │ │ │ │ @ instruction: 0xf89cf038 │ │ │ │ cmncs ip, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ cdpvs 15, 2, cr15, cr3, cr1, {6} │ │ │ │ @ instruction: 0xf8d34606 │ │ │ │ @ instruction: 0xb12b309c │ │ │ │ @ instruction: 0xb11b6b9b │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xb1404798 │ │ │ │ @@ -202951,331 +202937,331 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, ip, lsr #24 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d95c │ │ │ │ + bl 0xfec2d924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf76a4604 │ │ │ │ - @ instruction: 0xf038ff39 │ │ │ │ - bmi 0x4d48fc │ │ │ │ + @ instruction: 0xf038ff55 │ │ │ │ + bmi 0x4d48c4 │ │ │ │ andls r2, r0, #144, 6 @ 0x40000002 │ │ │ │ - cmppcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + andcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xff88f037 │ │ │ │ smlawtlt r3, r3, fp, r6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq ip, r3, r8, asr #24 │ │ │ │ + eorseq ip, r3, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d9b8 │ │ │ │ + bl 0xfec2d980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xff0cf76a │ │ │ │ + @ instruction: 0xff28f76a │ │ │ │ @ instruction: 0xf836f038 │ │ │ │ andls r4, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf645239b │ │ │ │ - vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf037012e │ │ │ │ stcvs 15, cr15, [r0], {91} @ 0x5b │ │ │ │ andlt fp, r3, r8, lsl r1 │ │ │ │ - bl 0x214960 │ │ │ │ + bl 0x214928 │ │ │ │ andlt r4, r3, r0, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, ror #24 │ │ │ │ + eorseq ip, r3, ip, lsr #24 │ │ │ │ @ instruction: 0x73bcf24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf0880 │ │ │ │ + blcs 0xf0848 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - addmi pc, r8, ip, asr #12 │ │ │ │ + subsmi pc, r0, ip, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldclt 0, cr15, [lr], {55} @ 0x37 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2da34 │ │ │ │ + bl 0xfec2d9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -r6, asr #20 │ │ │ │ @ instruction: 0xf64523e8 │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbscs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + subcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldrcs pc, [r4, #1605] @ 0x645 │ │ │ │ + ldrbcs pc, [ip, #-1605] @ 0xfffff9bb @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xff1cf037 │ │ │ │ - biccc pc, ip, ip, asr #12 │ │ │ │ + orrscc pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r1, #73400320 @ 0x4600000 │ │ │ │ + subsmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - teqpmi sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + movwmi pc, #22087 @ 0x5647 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ andne lr, ip, #192, 18 @ 0x300000 │ │ │ │ - adcsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ + rsbsmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ bicvs r6, r2, #201326594 @ 0xc000002 │ │ │ │ mvnsmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - andeq pc, r5, #73400320 @ 0x4600000 │ │ │ │ + sbcvc pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ strvs r6, [r2], #-1091 @ 0xfffffbbd │ │ │ │ - cmppne r9, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + msrne CPSR_c, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf645020d │ │ │ │ - vaddw.s8 q9, q8, d12 │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf03a012e │ │ │ │ strtmi pc, [r9], -r1, lsr #28 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - movwmi pc, #54854 @ 0xd646 @ │ │ │ │ + bicscc pc, r5, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - andscs pc, r0, #536870916 @ 0x20000004 │ │ │ │ + sbcsne pc, r8, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ - vrsra.s64 d19, d1, #64 │ │ │ │ + vorr.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf038030d │ │ │ │ @ instruction: 0x4629fcf9 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vrshr.s64 d18, d12, #64 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmls.f d18, d16, d0[0] │ │ │ │ + vabal.s8 q9, d16, d8 │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -r1, lsr #19 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vqdmlal.s q9, d0, d1[4] │ │ │ │ + vsubw.s8 q9, q0, d25 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vsubl.s8 q9, d16, d25 │ │ │ │ + vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ strtmi pc, [r9], -fp, ror #28 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vrshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vshl.s64 q9, q14, #0 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -r9, lsl #19 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vqdmlal.s , d0, d1[0] │ │ │ │ + vsubw.s8 , q0, d9 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ @ instruction: 0x4629fe53 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vrshr.s64 q9, q2, #64 │ │ │ │ andlt r0, r5, lr, lsr #4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdblt r2!, {r0, r1, r3, r4, r5, ip, sp, lr, pc}^ │ │ │ │ - ldrhteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, r4, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2db64 │ │ │ │ + bl 0xfec2db2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -fp, lsr #28 │ │ │ │ @ instruction: 0x4617233a │ │ │ │ - cmppcc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459600 │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0xf645fdd1 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - msrlt SPSR_, #193536 @ 0x2f400 │ │ │ │ - cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrlt SPSR_, #189440 @ 0x2e400 │ │ │ │ + tstpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - ldmdblt r0, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r7, r3, r8, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf106bdf0 │ │ │ │ adccs r0, r1, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vshl.s64 d19, d8, #0 │ │ │ │ + vmls.f d19, d0, d0[4] │ │ │ │ @ instruction: 0xf645052e │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf07b5400 │ │ │ │ andlt pc, r3, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bdf0 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ movwcs pc, #6555 @ 0x199b @ │ │ │ │ andlt r7, r3, fp, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc28 │ │ │ │ + bl 0xfec2dbf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #45056 @ 0xb000 │ │ │ │ - cmppcc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stclvc 13, cr15, [r0, #-452] @ 0xfffffe3c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214bd6 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + blx 0x214b9e │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc6c │ │ │ │ + bl 0xfec2dc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ @ instruction: 0xf645233a │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbscs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + subcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stc2l 0, cr15, [lr, #-220] @ 0xffffff24 │ │ │ │ andlt r6, r2, r4, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dcb4 │ │ │ │ + bl 0xfec2dc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - cmppcc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stmibvs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dd00 │ │ │ │ + bl 0xfec2dcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - cmppcc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ movwcs pc, #3333 @ 0xd05 @ │ │ │ │ orrvs r7, r3, r3, lsl #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd4c │ │ │ │ + bl 0xfec2dd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ @ instruction: 0xf645233a │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbscs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + subcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldc2l 0, cr15, [lr], {55} @ 0x37 │ │ │ │ movwvs pc, #49732 @ 0xc244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andsvc r7, ip, r4, asr #10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dd9c │ │ │ │ + bl 0xfec2dd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c18 │ │ │ │ teqcs sl, #24, 20 @ 0x18000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - cmppcc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - rsbscs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + subcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf0379e08 │ │ │ │ strmi pc, [r4], pc, lsr #25 │ │ │ │ - bge 0x1684a0 │ │ │ │ + bge 0x168468 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x401cf8dc │ │ │ │ @ instruction: 0xf06d9402 │ │ │ │ - blmi 0x395188 │ │ │ │ - blls 0x1b0c50 │ │ │ │ + blmi 0x395150 │ │ │ │ + blls 0x1b0c18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff21334a │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + blx 0xff113312 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2de18 │ │ │ │ + bl 0xfec2dde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c1a │ │ │ │ teqcs sl, #106496 @ 0x1a000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ @ instruction: 0xf6459e08 │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf6450200 │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4602fc71 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x46144633 │ │ │ │ strcs sl, [r0, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf06d9502 │ │ │ │ tstplt r8, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ @@ -203285,71 +203271,71 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1d0bd70 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + svclt 0x0000fb7f │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2de9c │ │ │ │ + bl 0xfec2de64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf76a2501 │ │ │ │ - bmi 0x6d5f10 │ │ │ │ + bmi 0x6d5f48 │ │ │ │ @ instruction: 0xf645233a │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbscs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + subcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldc2 0, cr15, [r4], #-220 @ 0xffffff24 │ │ │ │ mvnsmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d4, d4 │ │ │ │ vsubw.s8 q11, q0, d12 │ │ │ │ stcvc 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ subsvc r7, sl, sp │ │ │ │ stc2 0, cr15, [sl, #4]! │ │ │ │ - blx 0x1812ce8 │ │ │ │ + blx 0x1812cb0 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ streq r1, [r0, #-6] │ │ │ │ @ instruction: 0xf96cf04b │ │ │ │ - mrrc2 7, 6, pc, ip, cr10 @ │ │ │ │ + ldc2l 7, cr15, [r8], #-424 @ 0xfffffe58 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2df14 │ │ │ │ + bl 0xfec2dedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #61440 @ 0xf000 │ │ │ │ - cmppcc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6459200 │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ vstrvc d15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ - subeq pc, r4, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - movtcc pc, #50757 @ 0xc645 @ │ │ │ │ + tstpcc r4, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf15ceb04 │ │ │ │ svclt 0x0000bdef │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, ip, ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2df6c │ │ │ │ + bl 0xfec2df34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r5, r3, ip, lsl #1 │ │ │ │ @ instruction: 0xf8d0bb85 │ │ │ │ @ instruction: 0x4686327c │ │ │ │ @ instruction: 0xf640b363 │ │ │ │ strd r7, [r6], -pc @ │ │ │ │ @@ -203357,17 +203343,17 @@ │ │ │ │ @ instruction: 0xf045bf98 │ │ │ │ ldmvs fp, {r0, r8, sl} │ │ │ │ ldmdavs ip, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ @ instruction: 0xf014685c │ │ │ │ @ instruction: 0xd1230010 │ │ │ │ ldrble r0, [r4, #1700]! @ 0x6a4 │ │ │ │ - mvnsmi pc, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0x43b8f64c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x31b4f645 │ │ │ │ + cmnpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf164124f │ │ │ │ cmpplt sp, sp, ror #16 @ p-variant is OBSOLETE │ │ │ │ vst2.8 {d22-d23}, [pc :64], r0 │ │ │ │ @ instruction: 0xf6cf417c │ │ │ │ vand , q8, │ │ │ │ @@ -203393,15 +203379,15 @@ │ │ │ │ strmi r4, [sp], -ip, asr #22 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf8dd4668 │ │ │ │ ldcls 0, cr9, [r3], {72} @ 0x48 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda ip, {r0, r1, r2, r3, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r0!, {r0, r1, r2, r3, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r8, r6, lsl #10 │ │ │ │ andcs r3, r0, #16 │ │ │ │ strls r4, [r2, -r9, lsr #12] │ │ │ │ andhi lr, r3, sp, asr #19 │ │ │ │ strls lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0049500 │ │ │ │ mcrrne 12, 8, pc, r2, cr13 @ │ │ │ │ @@ -203413,76 +203399,76 @@ │ │ │ │ vshl.s8 q9, , #0 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf6474323 │ │ │ │ @ instruction: 0xf6c912b1 │ │ │ │ @ instruction: 0xf64a6237 │ │ │ │ @ instruction: 0xf2cc6e3d │ │ │ │ - blx 0x222956 │ │ │ │ + blx 0x22291e │ │ │ │ @ instruction: 0xf6473300 │ │ │ │ @ instruction: 0xf6c25cbb │ │ │ │ vfma.f32 d17, d4, d11 │ │ │ │ vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ - blx 0x4570f6 │ │ │ │ - b 0x14d4ec4 │ │ │ │ - blx 0x467e76 │ │ │ │ - blx 0x4952d2 │ │ │ │ + blx 0x4570be │ │ │ │ + b 0x14d4e8c │ │ │ │ + blx 0x467e3e │ │ │ │ + blx 0x49529a │ │ │ │ strbtmi ip, [r9], -r7, lsl #24 │ │ │ │ @ instruction: 0xf404fb0e │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vldmiavc r3!, {d30-} │ │ │ │ msrcc CPSR_fsxc, #81788928 @ 0x4e00000 │ │ │ │ bicsvc pc, r4, #536870924 @ 0x2000000c │ │ │ │ - b 0x14a8198 │ │ │ │ - blx 0x1a62be │ │ │ │ - b 0x14b8f00 │ │ │ │ - blx 0x1a52b6 │ │ │ │ - b 0x14bd2f8 │ │ │ │ - blx 0x1a56c2 │ │ │ │ - b 0x14a7704 │ │ │ │ - blx 0x1a3aae │ │ │ │ + b 0x14a8160 │ │ │ │ + blx 0x1a6286 │ │ │ │ + b 0x14b8ec8 │ │ │ │ + blx 0x1a527e │ │ │ │ + b 0x14bd2c0 │ │ │ │ + blx 0x1a568a │ │ │ │ + b 0x14a76cc │ │ │ │ + blx 0x1a3a76 │ │ │ │ @ instruction: 0xf646f202 │ │ │ │ - vorr.i32 , #256 @ 0x00000100 │ │ │ │ - b 0xfe157b24 │ │ │ │ - blx 0x223a3e │ │ │ │ - b 0xfe193700 │ │ │ │ - blx 0x463846 │ │ │ │ - b 0xfe193708 │ │ │ │ + vorr.i32 d23, #2304 @ 0x00000900 │ │ │ │ + b 0xfe157aec │ │ │ │ + blx 0x223a06 │ │ │ │ + b 0xfe1936c8 │ │ │ │ + blx 0x46380e │ │ │ │ + b 0xfe1936d0 │ │ │ │ @ instruction: 0xf0814212 │ │ │ │ - blmi 0x595254 │ │ │ │ - blls 0x330f74 │ │ │ │ + blmi 0x59521c │ │ │ │ + blls 0x330f3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle fp, r0, lsl #6 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmnpcs r7, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ mvnpl pc, #200, 4 @ 0x8000000c │ │ │ │ @ instruction: 0xf605fb03 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ - b 0x14a4740 │ │ │ │ - blx 0x1a8b1a │ │ │ │ - b 0x14d475c │ │ │ │ + b 0x14a4708 │ │ │ │ + blx 0x1a8ae2 │ │ │ │ + b 0x14d4724 │ │ │ │ @ instruction: 0xe7905636 │ │ │ │ ldrb r2, [ip, r0] │ │ │ │ - blx 0x913690 │ │ │ │ + blx 0x813658 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blvs 0xfe1714a0 │ │ │ │ + blvs 0xfe171468 │ │ │ │ @ instruction: 0xd1f44293 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2e180 │ │ │ │ + bl 0xfec2e148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmvs r5, {r1, r3, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, r4, #9306112 @ 0x8e0000 │ │ │ │ adcsmi fp, r5, #8, 30 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -203490,114 +203476,114 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmibvs sl, {r2, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f44294 │ │ │ │ stmibvs ip, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd1f04294 │ │ │ │ @ instruction: 0xf44f6c04 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ - blvs 0xff1763bc │ │ │ │ + blvs 0xff176384 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ vhadd.u32 d18, d15, d0 │ │ │ │ addsmi r0, r0, #738197504 @ 0x2c000000 │ │ │ │ addsmi fp, ip, #8, 30 │ │ │ │ andcs fp, r1, r8, lsl #30 │ │ │ │ stmdavs fp, {r5, r6, r7, ip, lr, pc} │ │ │ │ stmdbvs r8, {r9, sp} │ │ │ │ mvnsvc pc, r3, lsl #12 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ - blx 0xff212ffa │ │ │ │ - blx 0xfecdd86c │ │ │ │ + blx 0xff212fc2 │ │ │ │ + blx 0xfecdd834 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1924c0 │ │ │ │ + blhi 0x192488 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0804615 │ │ │ │ smlalbblt pc, r0, r9, sl @ │ │ │ │ ldrtvc pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldreq r6, [r9], r3, lsr #16 │ │ │ │ ldrbeq sp, [sl, #1062] @ 0x426 │ │ │ │ andlt sp, r7, ip, lsl #8 │ │ │ │ - blhi 0x192330 │ │ │ │ + blhi 0x1922f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf9c6f080 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ andcc pc, r0, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0048029b │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ - @ instruction: 0xf8c8f73b │ │ │ │ + @ instruction: 0xf8e4f73b │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi 0x19236c │ │ │ │ + blhi 0x192334 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt r2!, {r7, ip, sp, lr, pc} │ │ │ │ - blhi 0x1926d8 │ │ │ │ + blhi 0x1926a0 │ │ │ │ @ instruction: 0xf8d62100 │ │ │ │ ldrtmi r8, [r8], -r4, asr #5 │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ - blge 0x2117e8 │ │ │ │ - blx 0xffc14d8c │ │ │ │ + blge 0x2117b0 │ │ │ │ + blx 0x314d56 │ │ │ │ stmib sp, {r1, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi fp, [r1], -r4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf6459702 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ stc 0, cr0, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf0808b00 │ │ │ │ stmdavs r3!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e2c4 │ │ │ │ + bl 0xfec2e28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81b08c │ │ │ │ + blmi 0x81b054 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smlawble r0, r3, r2, r4 │ │ │ │ tstcs r0, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf01050d1 │ │ │ │ stmdblt r8!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe813318 │ │ │ │ + blx 0xfe8132e0 │ │ │ │ andlt fp, r3, r0, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21527e │ │ │ │ - blx 0xfe31314c │ │ │ │ - blx 0xfe413338 │ │ │ │ + blx 0x215246 │ │ │ │ + blx 0xfe313114 │ │ │ │ + blx 0xfe413300 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf08aeb04 │ │ │ │ @ instruction: 0xf645ba99 │ │ │ │ - vmull.s8 q10, d0, d20 │ │ │ │ + vqdmulh.s d19, d16, d0[7] │ │ │ │ @ instruction: 0xf6450c2e │ │ │ │ - vsra.s64 d19, d20, #64 │ │ │ │ - blmi 0x2575e8 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x2575b0 │ │ │ │ andvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf163c000 │ │ │ │ svclt 0x0000feaf │ │ │ │ - addeq r8, r3, lr, asr #21 │ │ │ │ - strdeq r8, [r3], r0 │ │ │ │ - eorseq ip, r3, r8, lsl sp │ │ │ │ + addeq r8, r3, r6, lsl #22 │ │ │ │ + addeq r8, r3, r8, lsr #24 │ │ │ │ + eorseq ip, r3, r0, ror #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrvc pc, [r0, -lr, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ addlt r4, r8, sp, ror #22 │ │ │ │ @@ -203657,133 +203643,133 @@ │ │ │ │ svcvs 0x00db4628 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf974f080 │ │ │ │ sbcle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x462069f7 │ │ │ │ @ instruction: 0xf73d2100 │ │ │ │ - strtmi pc, [r2], -fp, lsl #20 │ │ │ │ + strtmi pc, [r2], -r7, lsr #20 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - addsmi pc, r0, r5, asr #12 │ │ │ │ + subsmi pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8faf080 │ │ │ │ ldmdbvs r3!, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0xf30c0 │ │ │ │ + blcs 0xf3088 │ │ │ │ ldmdavs r1!, {r2, r6, ip, lr, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0xf8d5e7b1 │ │ │ │ movwcc r3, #4820 @ 0x12d4 │ │ │ │ movwcs sp, #8628 @ 0x21b4 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf8c54628 │ │ │ │ @ instruction: 0xf76432d4 │ │ │ │ - vmla.f32 d31, d14, d1 │ │ │ │ + vadd.f32 d31, d14, d29 │ │ │ │ vsubw.s8 , q8, d4 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, r3, r0, lsl #22 │ │ │ │ ldreq r6, [r9], #-2107 @ 0xfffff7c5 │ │ │ │ vqrshl.s8 d29, d0, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1bb │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1c21104 │ │ │ │ - @ instruction: 0xf076f9f3 │ │ │ │ + @ instruction: 0xf076f9ef │ │ │ │ stmib sp, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r1], -r0, lsl #8 │ │ │ │ - bls 0x17dee4 │ │ │ │ - eorsmi pc, r8, r5, asr #12 │ │ │ │ + bls 0x17deac │ │ │ │ + andmi pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c0f080 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0x4622e772 │ │ │ │ @ instruction: 0xf6454631 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xf8d8f8b5 │ │ │ │ strb r4, [r7, -r0]! │ │ │ │ - @ instruction: 0xf848f1d0 │ │ │ │ - @ instruction: 0x31b4f645 │ │ │ │ + @ instruction: 0xf844f1d0 │ │ │ │ + cmnpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addmi pc, r4, r5, asr #12 │ │ │ │ + submi pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf19b72f0 │ │ │ │ - svclt 0x0000f84d │ │ │ │ + svclt 0x0000f851 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, lsr sp │ │ │ │ + ldrshteq ip, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1927e4 │ │ │ │ + blhi 0x1927ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r1, r0, asr #23 │ │ │ │ sbcsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ @ instruction: 0xf5b4db2c │ │ │ │ - ble 0x667154 │ │ │ │ + ble 0x66711c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcscc pc, r4, #12910592 @ 0xc50000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, ip, r0, asr #32 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ - blhi 0x192668 │ │ │ │ + blhi 0x192630 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ movwcs r8, #12272 @ 0x2ff0 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xd1e3429c │ │ │ │ addcc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8d26e2a │ │ │ │ - blcs 0xdb628 │ │ │ │ + blcs 0xdb5f0 │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ - blcs 0xf19cc │ │ │ │ + blcs 0xf1994 │ │ │ │ @ instruction: 0x4628d0d8 │ │ │ │ bfi r4, r8, #15, #7 │ │ │ │ - blhi 0xfe992a28 │ │ │ │ - @ instruction: 0x33b4f645 │ │ │ │ + blhi 0xfe9929f0 │ │ │ │ + cmnpcc ip, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - bpl 0x3147d0 │ │ │ │ + bpl 0x314798 │ │ │ │ @ instruction: 0xf10a461f │ │ │ │ movwls r0, #18960 @ 0x4a10 │ │ │ │ ldrdcc pc, [r4], r5 │ │ │ │ andle r1, r1, sl, asr ip │ │ │ │ ldrle r0, [r3], #-990 @ 0xfffffc22 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8a38f5b │ │ │ │ vsubl.u q1, d15, d10 │ │ │ │ @ instruction: 0xf8d58f5b │ │ │ │ - blcs 0xe3608 │ │ │ │ + blcs 0xe35d0 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x103f60 │ │ │ │ + blcs 0x103f28 │ │ │ │ msrhi SPSR_, r0, asr #32 │ │ │ │ - bge 0x302014 │ │ │ │ + bge 0x301fdc │ │ │ │ ldrbmi sl, [r0], -r5, lsl #18 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ stmib sp, {r3, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf7784405 │ │ │ │ - @ instruction: 0xf8d5f9c1 │ │ │ │ + @ instruction: 0xf8d5f9dd │ │ │ │ movwls r3, #28804 @ 0x7084 │ │ │ │ svclt 0x001c3301 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ addcc pc, r4, r5, asr #17 │ │ │ │ rschi pc, pc, r0 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - b 0xfe2f7800 │ │ │ │ + b 0xfe2f77c8 │ │ │ │ @ instruction: 0xf8d53618 │ │ │ │ ldmib sp, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ vsubw.u8 q9, q3, d8 │ │ │ │ strcc r0, [r1], -fp, lsl #12 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ biceq lr, r6, fp, lsl #22 │ │ │ │ eorsmi pc, r6, fp, asr r8 @ │ │ │ │ @@ -203812,49 +203798,49 @@ │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf108d469 │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x2bb234 │ │ │ │ + bl 0x2bb1fc │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf1b99f00 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ andmi lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf108d155 │ │ │ │ @ instruction: 0xf646012c │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ ldmibvs sl!, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ - bleq 0xfe312114 │ │ │ │ + bleq 0xfe3120dc │ │ │ │ andsne pc, r1, r7, lsr r8 @ │ │ │ │ strmi r6, [sl], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf8cb69e3 │ │ │ │ @ instruction: 0x4641305c │ │ │ │ ldrtmi r1, [r8], #-2579 @ 0xfffff5ed │ │ │ │ - blx 0x1362e │ │ │ │ - b 0x12b2e9c │ │ │ │ + blx 0x135f6 │ │ │ │ + b 0x12b2e64 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ strbtvs r2, [r3], -r8, rrx │ │ │ │ svchi 0x005bf3bf │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x0698681b │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bllt 0xfe7b15ac │ │ │ │ + bllt 0xfe7b1574 │ │ │ │ strtmi sl, [r1], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blls 0x216d50 │ │ │ │ - blcs 0x1a8d6c │ │ │ │ + blls 0x216d18 │ │ │ │ + blcs 0x1a8d34 │ │ │ │ svcge 0x0038f47f │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ vqdmlsl.s q1, d0, d0 │ │ │ │ @ instruction: 0x270080f2 │ │ │ │ ldmdavs r3!, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -203871,39 +203857,39 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ vqadd.s8 d22, d14, d19 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ orrcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf9620 │ │ │ │ + blcs 0xf95e8 │ │ │ │ vhadd.s8 , q15, q2 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [sp, #1049]! @ 0x419 │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ swpcs r8, r1, [r0] │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1c2110c │ │ │ │ - @ instruction: 0xf076f863 │ │ │ │ - blls 0x415f78 │ │ │ │ - bls 0x368df4 │ │ │ │ + @ instruction: 0xf076f85f │ │ │ │ + blls 0x415f40 │ │ │ │ + bls 0x368dbc │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - andpl pc, r8, r5, asr #12 │ │ │ │ + sbcsmi pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff30f07f │ │ │ │ @ instruction: 0x4628e79e │ │ │ │ - blx 0xe1539a │ │ │ │ + blx 0x1515362 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blcs 0xfb630 │ │ │ │ + blcs 0xfb5f8 │ │ │ │ svcge 0x000df43f │ │ │ │ strbmi sl, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43f │ │ │ │ sbcsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf6bf2c00 │ │ │ │ @@ -203914,15 +203900,15 @@ │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ stmdbls r5, {r8, fp, lr} │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4604f8f1 │ │ │ │ @ instruction: 0xffe0f00f │ │ │ │ @ instruction: 0xf8d59a05 │ │ │ │ - b 0xfe15bff4 │ │ │ │ + b 0xfe15bfbc │ │ │ │ vorr.i32 d19, #45568 @ 0x0000b200 │ │ │ │ movwcc r0, #4875 @ 0x130b │ │ │ │ sbceq lr, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf8416042 │ │ │ │ smladx r8, r3, r0, r4 │ │ │ │ msrcc R10_usr, r0 │ │ │ │ @ instruction: 0xf0899803 │ │ │ │ @@ -203934,105 +203920,105 @@ │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ ldrbeq sp, [r8, -r2, lsr #2] │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8c50204 │ │ │ │ strmi r2, [pc], -r8, lsl #1 │ │ │ │ @ instruction: 0xffd2f089 │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x104220 │ │ │ │ + blcs 0x1041e8 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ @ instruction: 0xf8852300 │ │ │ │ @ instruction: 0xf8d5307f │ │ │ │ stclne 2, cr4, [r3], #-848 @ 0xfffffcb0 │ │ │ │ vst4.32 {d29,d31,d33,d35}, [pc :256], r2 │ │ │ │ strb r3, [r3], -r0, lsl #9 │ │ │ │ @ instruction: 0x464269f9 │ │ │ │ @ instruction: 0xf64569e3 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ str pc, [r9, -r1, asr #29]! │ │ │ │ addeq pc, r0, #34 @ 0x22 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ @ instruction: 0xf8c50301 │ │ │ │ @ instruction: 0xf8c52088 │ │ │ │ @ instruction: 0xf08932d4 │ │ │ │ ldr pc, [r7, sp, lsr #31] │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - eorpl pc, ip, r5, asr #12 │ │ │ │ + rscsmi pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf8d5e71a │ │ │ │ - blcs 0xe4120 │ │ │ │ + blcs 0xe40e8 │ │ │ │ mcrge 4, 2, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ - blcs 0xf1d8c │ │ │ │ + blcs 0xf1d54 │ │ │ │ @ instruction: 0xe63bd1f8 │ │ │ │ - cdp2 1, 3, cr15, cr4, cr15, {6} │ │ │ │ - stc2 7, cr15, [r8, #224]! @ 0xe0 │ │ │ │ - @ instruction: 0x31b4f645 │ │ │ │ + cdp2 1, 3, cr15, cr0, cr15, {6} │ │ │ │ + stc2l 7, cr15, [r4, #224] @ 0xe0 │ │ │ │ + cmnpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcmi pc, r4, r5, asr #12 │ │ │ │ + addmi pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19a227f │ │ │ │ - @ instruction: 0xf645fe37 │ │ │ │ - vsra.s64 d19, d20, #64 │ │ │ │ + @ instruction: 0xf645fe3b │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ - blmi 0x197810 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ + blmi 0x1977d8 │ │ │ │ addscc pc, r9, #64, 4 │ │ │ │ - mcr2 1, 1, pc, cr10, cr10, {4} @ │ │ │ │ - eorseq ip, r3, r0, asr #26 │ │ │ │ - eorseq ip, r3, ip, asr #26 │ │ │ │ + mcr2 1, 1, pc, cr14, cr10, {4} @ │ │ │ │ + eorseq ip, r3, r8, lsl #26 │ │ │ │ + eorseq ip, r3, r4, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e970 │ │ │ │ + bl 0xfec2e938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0xf19e30a8 │ │ │ │ - ldmdblt r8, {r0, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ andlt pc, r3, sp, asr #27 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x215912 │ │ │ │ + blx 0x2158da │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strb pc, [pc, sp, lsl #25]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04b4b │ │ │ │ addlt r5, sl, r0, lsl #8 │ │ │ │ strvc pc, [r4, #-1444] @ 0xfffffa5c │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ - blvc 0x11d2e4c │ │ │ │ + blvc 0x11d2e14 │ │ │ │ strpl pc, [r8, -r0, lsr #11] │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r3, r1, #16, 30 @ 0x40 │ │ │ │ andcs pc, ip, #8585216 @ 0x830000 │ │ │ │ - bge 0x2823f8 │ │ │ │ - blvc 0x292e20 │ │ │ │ - @ instruction: 0xffd0f777 │ │ │ │ + bge 0x2823c0 │ │ │ │ + blvc 0x292de8 │ │ │ │ + @ instruction: 0xffecf777 │ │ │ │ @ instruction: 0xf7644638 │ │ │ │ - @ instruction: 0xf8d5fa3d │ │ │ │ + @ instruction: 0xf8d5fa59 │ │ │ │ mcrls 2, 0, r3, cr3, cr12, {3} │ │ │ │ - blcs 0xfb814 │ │ │ │ + blcs 0xfb7dc │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r6], r6, lsl #6 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrcc lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ ldrsbhi pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ - bl 0x2e4c20 │ │ │ │ + bl 0x2e4be8 │ │ │ │ @ instruction: 0xf85801c5 │ │ │ │ cmnlt r4, #53 @ 0x35 │ │ │ │ addmi r6, lr, #4784128 @ 0x490000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r0, r9, #-2147483648 @ 0x80000000 │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ stmdbvs r1!, {r0, r2, r5, r8, ip, lr, pc} │ │ │ │ @@ -204040,46 +204026,46 @@ │ │ │ │ strmi r6, [lr, #2401] @ 0x961 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldrle r0, [r7, #-923] @ 0xfffffc65 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xd1227f90 │ │ │ │ - blmi 0x971fdc │ │ │ │ - blls 0x3318c8 │ │ │ │ + blmi 0x971fa4 │ │ │ │ + blls 0x331890 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf738d0e4 │ │ │ │ - @ instruction: 0x4631fcfd │ │ │ │ + @ instruction: 0x4631fd19 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ @ instruction: 0x4604fabd │ │ │ │ - bl 0x303df4 │ │ │ │ + bl 0x303dbc │ │ │ │ subsvs r0, lr, r5, asr #7 │ │ │ │ eorseq pc, r5, r8, asr #16 │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0xfec158a6 │ │ │ │ + blx 0xfec1586e │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bge 0x2517fc │ │ │ │ + bge 0x2517c4 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x15958bc │ │ │ │ + blx 0x1595884 │ │ │ │ @ instruction: 0x4638b110 │ │ │ │ - @ instruction: 0xf9f8f764 │ │ │ │ + blx 0x615620 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xce04e9dd │ │ │ │ @ instruction: 0xf1cfe79c │ │ │ │ - svclt 0x0000fd5d │ │ │ │ + svclt 0x0000fd59 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @@ -204087,34 +204073,34 @@ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ adccc r9, r8, r3 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ smlabtne r5, sp, r9, lr │ │ │ │ smlabbls r7, ip, fp, r4 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf9b4f19e │ │ │ │ + @ instruction: 0xf9b8f19e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strmi r8, [r4], -sl, lsl #1 │ │ │ │ - ldc2 7, cr15, [sl], #236 @ 0xec │ │ │ │ + ldc2l 7, cr15, [r6], {59} @ 0x3b │ │ │ │ vnmls.f64 d4, d29, d6 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #12288 @ 0x3000 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - blcs 0xe3b04 │ │ │ │ + blcs 0xe3acc │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0xf5024614 │ │ │ │ - blge 0x26b970 │ │ │ │ + blge 0x26b938 │ │ │ │ tstcs r1, r8, lsl #20 │ │ │ │ @ instruction: 0xf8843010 │ │ │ │ stmdbge r5, {r4, r5, r6, ip} │ │ │ │ - @ instruction: 0xff18f777 │ │ │ │ + @ instruction: 0xff34f777 │ │ │ │ @ instruction: 0xf7644620 │ │ │ │ - @ instruction: 0x9e05f985 │ │ │ │ + @ instruction: 0x9e05f9a1 │ │ │ │ rsbhi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi pc, [r0, #-1056] @ 0xfffffbe0 │ │ │ │ strbvs pc, [r0, #1093] @ 0x445 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ ldrcc lr, [r6, -r6, lsl #21] │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -204136,56 +204122,56 @@ │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ vnmlsvs.f64 d9, d11, d3 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf1a4c │ │ │ │ + blcs 0xf1a14 │ │ │ │ @ instruction: 0x4621d159 │ │ │ │ - bge 0x2be9f4 │ │ │ │ + bge 0x2be9bc │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmulvs.f64 d15, d19, d31 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ stmdacs r0, {r7} │ │ │ │ - bls 0x1cbbfc │ │ │ │ + bls 0x1cbbc4 │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ @ instruction: 0xf73b3070 │ │ │ │ - blmi 0x13d6df0 │ │ │ │ - blls 0x4b1a80 │ │ │ │ + blmi 0x13d6e28 │ │ │ │ + blls 0x4b1a48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0x1115a3a │ │ │ │ + blx 0x1115a02 │ │ │ │ stmdals r3, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffc500 │ │ │ │ @ instruction: 0x4604f9df │ │ │ │ - bl 0x303ef0 │ │ │ │ + bl 0x303eb8 │ │ │ │ rscsvs r0, lr, r7, asr #15 │ │ │ │ eorseq pc, r9, r8, asr #16 │ │ │ │ @ instruction: 0xf00fe7ad │ │ │ │ stmdals r6, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {ip, pc}^ │ │ │ │ strls r2, [r1, #-776] @ 0xfffffcf8 │ │ │ │ stmdals r3, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 14, cr15, cr4, cr0, {0} │ │ │ │ @ instruction: 0xf00f4604 │ │ │ │ sbfx pc, r3, #27, #6 │ │ │ │ - eormi pc, r4, #72351744 @ 0x4500000 │ │ │ │ + rsccc pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x31b4f645 │ │ │ │ + cmnpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d30 │ │ │ │ @ instruction: 0xf163223d │ │ │ │ vpmax.s8 d31, d14, d3 │ │ │ │ vsubw.s8 , q8, d8 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -204196,63 +204182,63 @@ │ │ │ │ vqrshl.s8 d29, d7, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ stcls 3, cr2, [r5, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - stc2l 1, cr15, [lr, #772]! @ 0x304 │ │ │ │ + stc2l 1, cr15, [sl, #772]! @ 0x304 │ │ │ │ @ instruction: 0xffeef075 │ │ │ │ strmi r9, [r1], -ip, lsl #22 │ │ │ │ stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6454500 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0xe77afcbb │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - eorpl pc, ip, r5, asr #12 │ │ │ │ + rscsmi pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf1cfe771 │ │ │ │ - @ instruction: 0xf645fc47 │ │ │ │ - vmls.i d21, d0, d0[6] │ │ │ │ + @ instruction: 0xf645fc43 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645042e │ │ │ │ - vsra.s64 d19, d20, #64 │ │ │ │ - blmi 0x417fcc │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x417f94 │ │ │ │ andsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639400 │ │ │ │ @ instruction: 0xf645f9bf │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vsra.s64 d19, d20, #64 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x2293b4 │ │ │ │ + blmi 0x22937c │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf9b0f163 │ │ │ │ - blx 0xfe895822 │ │ │ │ + blx 0xfef957ea │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r3, r2, ror r2 │ │ │ │ - eorseq ip, r3, r0, ror #26 │ │ │ │ + addeq r8, r3, sl, lsr #5 │ │ │ │ + eorseq ip, r3, r8, lsr #26 │ │ │ │ @ instruction: 0x73acf646 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4684b430 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r8], #-256 @ 0xffffff00 │ │ │ │ eoreq pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x501cf8dc │ │ │ │ andscs pc, r2, ip, lsr r8 @ │ │ │ │ vstmiaeq r1, {d14-d19} │ │ │ │ @ instruction: 0xf8cc442a │ │ │ │ - bne 0xff5a7ce8 │ │ │ │ + bne 0xff5a7cb0 │ │ │ │ @ instruction: 0xf047bc30 │ │ │ │ svclt 0x0000b8c5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ed88 │ │ │ │ + bl 0xfec2ed50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb5bb50 │ │ │ │ + blmi 0xb5bb18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ mcr2 0, 0, pc, cr14, cr14, {3} @ │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ @@ -204275,30 +204261,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - bcs 0x104754 │ │ │ │ + bcs 0x10471c │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ adcvs pc, ip, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xff06f077 │ │ │ │ @ instruction: 0xf645e7e5 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ - blmi 0x197ce8 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ + blmi 0x197cb0 │ │ │ │ @ instruction: 0xf19a2265 │ │ │ │ - svclt 0x0000fbbf │ │ │ │ - addeq r8, r3, sl │ │ │ │ - eorseq ip, r3, r8, ror sp │ │ │ │ + svclt 0x0000fbc3 │ │ │ │ + addeq r8, r3, r2, asr #32 │ │ │ │ + eorseq ip, r3, r0, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ee48 │ │ │ │ + bl 0xfec2ee10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vabal.s8 q11, d0, d14 │ │ │ │ @ instruction: 0x46040595 │ │ │ │ stmdblt r3, {r0, r1, r3, r5, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ ldmdavs sl, {r2, r5, r7, ip, sp}^ │ │ │ │ @@ -204310,28 +204296,28 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf00b3264 │ │ │ │ andcs pc, r1, sp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x31b4f645 │ │ │ │ + cmnpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcspl pc, ip, r5, asr #12 │ │ │ │ + addpl pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19a4234 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ - eorseq ip, r3, r8, lsl #27 │ │ │ │ + svclt 0x0000fb87 │ │ │ │ + eorseq ip, r3, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2eebc │ │ │ │ + bl 0xfec2ee84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8acf00b │ │ │ │ - msrcs (UNDEF: 101), ip │ │ │ │ + msrcs SP_fiq, ip │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ @@ -204349,22 +204335,22 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ stmdbvs fp, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf4334053 │ │ │ │ mvnle r4, r0, lsl #5 │ │ │ │ strcc lr, [lr], #-2513 @ 0xfffff62f │ │ │ │ - blvs 0xff232b4c │ │ │ │ + blvs 0xff232b14 │ │ │ │ strhle r4, [r8, #35]! @ 0x23 │ │ │ │ @ instruction: 0xf44f6c00 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0xf8d17eff │ │ │ │ vhadd.u32 q14, , q0 │ │ │ │ - b 0xd8978 │ │ │ │ - b 0x3d8188 │ │ │ │ + b 0xd8940 │ │ │ │ + b 0x3d8150 │ │ │ │ adcmi r0, sl, #3584 @ 0xe00 │ │ │ │ addsmi fp, r9, #8, 30 │ │ │ │ addsmi sp, r4, #16 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strmi r2, [ip] │ │ │ │ andcs fp, r0, r4, lsl pc │ │ │ │ @@ -204375,15 +204361,15 @@ │ │ │ │ svclt 0x00084294 │ │ │ │ svclt 0x000c4563 │ │ │ │ andcs r2, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef9c │ │ │ │ + bl 0xfec2ef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ stc2 0, cr15, [r4], #-60 @ 0xffffffc4 │ │ │ │ tstpvs r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @@ -204400,36 +204386,36 @@ │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8f4f080 │ │ │ │ ldc2 0, cr15, [sl], #-60 @ 0xffffffc4 │ │ │ │ tstpvs r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf0442200 │ │ │ │ - blmi 0x316294 │ │ │ │ + blmi 0x31625c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ stmda r3, {r0, r8, ip, sp}^ │ │ │ │ - bcs 0xdc610 │ │ │ │ + bcs 0xdc5d8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ pop {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ svclt 0x0000bbff │ │ │ │ addseq r4, r5, r0, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f02c │ │ │ │ + bl 0xfec2eff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x4604311c │ │ │ │ - bl 0x104044 │ │ │ │ + bl 0x10400c │ │ │ │ vsubw.u q0, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0422f00 │ │ │ │ stmda r3, {r0, r9}^ │ │ │ │ stmdacs r0, {sp} │ │ │ │ - bcs 0x14c630 │ │ │ │ + bcs 0x14c5f8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf022d936 │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ @ instruction: 0xf1060c01 │ │ │ │ vrsra.u32 q0, q0, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ @@ -204440,70 +204426,70 @@ │ │ │ │ addsmi r3, sl, #33 @ 0x21 │ │ │ │ adcsmi sp, r4, #44, 2 │ │ │ │ cdpvs 0, 7, cr13, cr2, cr4, {2} │ │ │ │ msreq SPSR_s, r6, lsl #2 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ movweq pc, #4130 @ 0x1022 @ │ │ │ │ stmdale r8, {r0, r9, fp, sp} │ │ │ │ - bl 0x1cffb4 │ │ │ │ + bl 0x1cff7c │ │ │ │ @ instruction: 0xf002018e │ │ │ │ @ instruction: 0xf0220c01 │ │ │ │ - bcs 0x118ab0 │ │ │ │ + bcs 0x118a78 │ │ │ │ @ instruction: 0xf10cd93d │ │ │ │ addsmi r0, ip, #416 @ 0x1a0 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ eorcs pc, lr, r3, asr r8 @ │ │ │ │ andvs sp, sl, pc, ror #3 │ │ │ │ vsubw.u q1, , d0 │ │ │ │ ldrvs r8, [r3, #-3931]! @ 0xfffff0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdacs r0, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe7c2d1fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blcs 0x1313a8 │ │ │ │ + blcs 0x131370 │ │ │ │ ldmdbvs r3!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [fp], #1115 @ 0x45b │ │ │ │ - rscpl pc, ip, #72351744 @ 0x4500000 │ │ │ │ + adcspl pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrspl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + msrpl SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicspl pc, r4, r5, asr #12 │ │ │ │ + orrspl pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ subcc pc, r3, #64, 4 │ │ │ │ @ instruction: 0xffc4f162 │ │ │ │ movteq lr, #23300 @ 0x5b04 │ │ │ │ strtmi r6, [r9], -r2, ror #19 │ │ │ │ @ instruction: 0xf8b34620 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ andcs lr, r0, pc, lsr #15 │ │ │ │ - orrspl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + msrpl SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicspl pc, r4, r5, asr #12 │ │ │ │ + orrspl pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ svclt 0x0000ffab │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f150 │ │ │ │ + bl 0xfec2f118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stmdbvs r7, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - blx 0x2093fa2 │ │ │ │ + blx 0x2093f6a │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0xfbce8 │ │ │ │ + bcs 0xfbcb0 │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ vst2.16 {d22,d24}, [r3 :128], fp │ │ │ │ cmnvs fp, r0, lsl #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x03bb652a │ │ │ │ svclt 0x00446baa │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ @@ -204524,102 +204510,102 @@ │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ teqpvs sp, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x21b2f2cc │ │ │ │ @ instruction: 0x3c02fb00 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ vqdmulh.s d15, d7, d1 │ │ │ │ - b 0x14b22ac │ │ │ │ - blx 0x1ab3e6 │ │ │ │ + b 0x14b2274 │ │ │ │ + blx 0x1ab3ae │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cc6e │ │ │ │ + blx 0x11cc36 │ │ │ │ stmiavs pc!, {r0, r1, r2, r8, r9, ip, sp}^ @ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ - stccc 6, cr15, [pc], #-312 @ 0xd7ed4 │ │ │ │ + stccc 6, cr15, [pc], #-312 @ 0xd7e9c │ │ │ │ ldclvc 2, cr15, [r4], {194} @ 0xc2 │ │ │ │ - blx 0x1291e2 │ │ │ │ - b 0x14d5c34 │ │ │ │ - blx 0x3e4fea │ │ │ │ + blx 0x1291aa │ │ │ │ + b 0x14d5bfc │ │ │ │ + blx 0x3e4fb2 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrbcc lr, [r7, pc, asr #20]! │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #31500 @ 0x7b0c @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #12, 22 @ 0x3000 │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ andsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ - b 0xfe1698fc │ │ │ │ + b 0xfe1698c4 │ │ │ │ @ instruction: 0xf0804212 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 0, 0, cr13, cr0, cr9, {3} │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle pc, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d27 │ │ │ │ vaddw.s8 q8, q0, d8 │ │ │ │ - b 0xfe1986c0 │ │ │ │ + b 0xfe198688 │ │ │ │ vorr.i32 d19, #45824 @ 0x0000b300 │ │ │ │ stmdavs fp, {r0, r1, r3, r9} │ │ │ │ andcc fp, r1, #-1073741794 @ 0xc000001e │ │ │ │ ldrd r0, [r2], -r2 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3b14b │ │ │ │ stmpl r8, {r2, r5, r6, r9, ip} │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ @ instruction: 0xf8d3508e │ │ │ │ - blcs 0xe4a74 │ │ │ │ + blcs 0xe4a3c │ │ │ │ strdcs sp, [r0, -r5] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x2101febb │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, #2928 @ 0xb70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e854 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf0036e6b │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ - blcs 0x1198e0 │ │ │ │ - bl 0x28e568 │ │ │ │ + blcs 0x1198a8 │ │ │ │ + bl 0x28e530 │ │ │ │ ldmibvs r2!, {r2, r6, r8, r9}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7ff441a │ │ │ │ @ instruction: 0xf104fd2d │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x27be68 │ │ │ │ + bl 0x27be30 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ stmda r3, {r0, r8}^ │ │ │ │ - bcs 0xdc90c │ │ │ │ + bcs 0xdc8d4 │ │ │ │ ldrcc sp, [sl], #-503 @ 0xfffffe09 │ │ │ │ svchi 0x005bf3bf │ │ │ │ eorcc pc, r4, r6, asr r8 @ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ streq pc, [r1], -r3, lsr #32 │ │ │ │ ldmle ip, {r0, r8, r9, fp, sp}^ │ │ │ │ strbtvs r2, [fp], -r0, lsl #6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x7715dc │ │ │ │ + bmi 0x7715a4 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ andcs r6, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - bcs 0xf21d4 │ │ │ │ + bcs 0xf219c │ │ │ │ @ instruction: 0xe70ad1fc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ ldrtmi sp, [r0], -r3, lsr #1 │ │ │ │ @ instruction: 0xff4af000 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ @@ -204632,61 +204618,61 @@ │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0830195 │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x3600f413 │ │ │ │ svcge 0x006ef43f │ │ │ │ svclt 0x0000e7dc │ │ │ │ addseq r4, r5, r4, asr #12 │ │ │ │ - bicsmi pc, r9, r7, asr #12 │ │ │ │ + @ instruction: 0x41a1f647 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf07f4200 │ │ │ │ svclt 0x0000be41 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f3c0 │ │ │ │ + bl 0xfec2f388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strmi r4, [r4], -ip, lsl #22 │ │ │ │ vst2.8 {d22-d23}, [pc :64]! │ │ │ │ @ instruction: 0xf7634100 │ │ │ │ - msrlt SPSR_, sp, lsr #26 │ │ │ │ + msrlt SPSR_, r9, asr #26 │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ strtmi fp, [sl], -fp, asr #18 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vsra.s64 d21, d1, #64 │ │ │ │ + vorr.i32 , #9 @ 0x00000009 │ │ │ │ pop {r0, r2, r3, r8} │ │ │ │ @ instruction: 0xf73b4038 │ │ │ │ - @ instruction: 0x4629b9bf │ │ │ │ + @ instruction: 0x4629b9db │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - ldr r4, [pc, #56]! @ 0xd824c │ │ │ │ + ldr r4, [pc, #56]! @ 0xd8214 │ │ │ │ addseq r4, r5, r0, asr #12 │ │ │ │ mcrreq 11, 0, lr, r1, cr0 │ │ │ │ @ instruction: 0xf8bc69c2 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ ldclt 7, cr15, [r2], {255} @ 0xff │ │ │ │ tstcc r1, r3, lsl #12 │ │ │ │ - blvs 0xfe18c638 │ │ │ │ + blvs 0xfe18c600 │ │ │ │ tstle r2, r1, lsl #4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabbcs r1, r6, r6, lr │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f448 │ │ │ │ + bl 0xfec2f410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ - blmi 0x1b3ce58 │ │ │ │ + blmi 0x1b3ce20 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9fef00f │ │ │ │ @ instruction: 0xf9fcf00f │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @@ -204697,22 +204683,22 @@ │ │ │ │ @ instruction: 0xf0400302 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r7, pc}^ │ │ │ │ stcvs 1, cr2, [r0], #-56 @ 0xffffffc8 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ svclt 0x0008428b │ │ │ │ mulle r4, r0, r2 │ │ │ │ - blx 0xffa942ae │ │ │ │ + blx 0xffa94276 │ │ │ │ @ instruction: 0xf1000782 │ │ │ │ @ instruction: 0xf1048091 │ │ │ │ vrshl.s8 d16, d24, d4 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46280195 │ │ │ │ @ instruction: 0xf9c8f083 │ │ │ │ - blvs 0xfe932848 │ │ │ │ + blvs 0xfe932810 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ vseleq.f64 d15, d3, d0 │ │ │ │ @@ -204722,46 +204708,46 @@ │ │ │ │ vcvtmi.s16.f32 s29, s29, #-14 │ │ │ │ vseleq.f64 d15, d14, d3 │ │ │ │ vsubpl.f32 s28, s28, s30 │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ msrmi CPSR_fc, #68, 4 @ 0x40000004 │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ - blx 0xf25a2 │ │ │ │ + blx 0xf256a │ │ │ │ @ instruction: 0xf6473c01 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf64a6337 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - b 0x14a09e4 │ │ │ │ - blx 0x12b712 │ │ │ │ - blx 0x1d4b2e │ │ │ │ + b 0x14a09ac │ │ │ │ + blx 0x12b6da │ │ │ │ + blx 0x1d4af6 │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cf9e │ │ │ │ + blx 0x11cf66 │ │ │ │ stmiavs r6!, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64e4473 │ │ │ │ vmull.p8 , d2, d31 │ │ │ │ - blx 0x137e96 │ │ │ │ - b 0x14d7360 │ │ │ │ - blx 0x46531a │ │ │ │ + blx 0x137e5e │ │ │ │ + b 0x14d7328 │ │ │ │ + blx 0x4652e2 │ │ │ │ stmdbvs r3!, {r0, r1, sl, fp, lr, pc} │ │ │ │ vldmiacc ip!, {s29-s107} │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #51982 @ 0xcb0e @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #14336 @ 0x3800 │ │ │ │ - b 0x14a9d14 │ │ │ │ - blx 0x464f36 │ │ │ │ - b 0xfe194b78 │ │ │ │ - blx 0xe4ebe │ │ │ │ + b 0x14a9cdc │ │ │ │ + blx 0x464efe │ │ │ │ + b 0xfe194b40 │ │ │ │ + blx 0xe4e86 │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ - b 0xfe1585d4 │ │ │ │ - blx 0x124cce │ │ │ │ + b 0xfe15859c │ │ │ │ + blx 0x124c96 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ mrc2 0, 6, pc, cr12, cr15, {3} │ │ │ │ ldmdblt r3!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -204769,31 +204755,31 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00fbd70 │ │ │ │ @ instruction: 0x4628f955 │ │ │ │ tstpvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x13145d0 │ │ │ │ + blx 0x1314598 │ │ │ │ strb r9, [r5, r0, lsl #24]! │ │ │ │ - @ instruction: 0xffe2f1ce │ │ │ │ - bicspl pc, r4, r5, asr #12 │ │ │ │ + @ instruction: 0xffdef1ce │ │ │ │ + orrspl pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvs pc, ip, r5, asr #12 │ │ │ │ + rscpl pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, pc, #8, 22 @ 0x2000 │ │ │ │ - @ instruction: 0xffe8f199 │ │ │ │ - bicspl pc, r4, r5, asr #12 │ │ │ │ + @ instruction: 0xffecf199 │ │ │ │ + orrspl pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvs pc, ip, r5, asr #12 │ │ │ │ + rscpl pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, sl, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xffdcf199 │ │ │ │ + @ instruction: 0xffe0f199 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, ip, ror sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ strmi r2, [lr], -r0, lsl #14 │ │ │ │ @ instruction: 0xf920f00f │ │ │ │ @@ -204824,44 +204810,44 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2f6a0 │ │ │ │ + bl 0xfec2f668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ rsbsvs pc, pc, r0, lsr #8 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f6d4 │ │ │ │ + bl 0xfec2f69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ - blmi 0xbbd100 │ │ │ │ + blmi 0xbbd0c8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - blx 0xff214b72 │ │ │ │ + blx 0xff314b3a │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - blmi 0xa8c9c4 │ │ │ │ + blmi 0xa8c98c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04a58e8 │ │ │ │ - blmi 0x9d69d0 │ │ │ │ + blmi 0x9d6998 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ mcrls 8, 0, r6, cr5, cr11, {0} │ │ │ │ stmiapl sl!, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwpl pc, #34208 @ 0x85a0 @ │ │ │ │ @ instruction: 0x46393b10 │ │ │ │ @ instruction: 0x66d34618 │ │ │ │ vnmlsvs.f32 s18, s22, s24 │ │ │ │ @@ -204879,27 +204865,27 @@ │ │ │ │ @ instruction: 0xf04c5828 │ │ │ │ strmi pc, [r4], -fp, ror #31 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - bicpl pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + orrpl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpvs r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvs pc, r0, r5, asr #12 │ │ │ │ + andsvs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff0ef199 │ │ │ │ - addeq r7, r3, r0, ror sl │ │ │ │ - addeq r7, r3, r4, asr sl │ │ │ │ - addeq r7, r3, r6, asr #20 │ │ │ │ - addeq r7, r3, r8, lsl sl │ │ │ │ - addeq r7, r3, r4, lsl #20 │ │ │ │ + @ instruction: 0xff12f199 │ │ │ │ + addeq r7, r3, r8, lsr #21 │ │ │ │ + addeq r7, r3, ip, lsl #21 │ │ │ │ + addeq r7, r3, lr, ror sl │ │ │ │ + addeq r7, r3, r0, asr sl │ │ │ │ + addeq r7, r3, ip, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip}^ │ │ │ │ addlt r1, r3, r7, lsl #6 │ │ │ │ @ instruction: 0x801af8b0 │ │ │ │ vmlaeq.f64 d14, d3, d1 │ │ │ │ ldmdale r8!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @@ -204914,47 +204900,47 @@ │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf04f0510 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0x464236ff │ │ │ │ stmib sp, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ andcs ip, r0, r0, lsl #2 │ │ │ │ strmi r4, [r2], r3, lsl #13 │ │ │ │ - blhi 0x156680 │ │ │ │ + blhi 0x156648 │ │ │ │ msreq CPSR_, r0, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ cmnpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f018 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ vpmax.u8 d15, d0, d3 │ │ │ │ - beq 0x392f30 │ │ │ │ - bleq 0x3d2f3c │ │ │ │ + beq 0x392ef8 │ │ │ │ + bleq 0x3d2f04 │ │ │ │ andeq pc, r7, r0, lsl #2 │ │ │ │ ldmdacs pc!, {r1, r2, r5, r6, r7, r8, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf018dc15 │ │ │ │ andsle r0, r2, r0, asr #30 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ vpmax.u8 d15, d0, d6 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf101fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x269288 │ │ │ │ - b 0x11d4660 │ │ │ │ - b 0x10dae8c │ │ │ │ + blx 0x269250 │ │ │ │ + b 0x11d4628 │ │ │ │ + b 0x10dae54 │ │ │ │ @ instruction: 0xf8540b0b │ │ │ │ - bl 0x5a828c │ │ │ │ + bl 0x5a8254 │ │ │ │ eorvs r0, r3, fp, lsl #6 │ │ │ │ - bl 0x1372800 │ │ │ │ + bl 0x13727c8 │ │ │ │ adcmi r0, ip, #201326592 @ 0xc000000 │ │ │ │ bicle r6, r0, r3, rrx │ │ │ │ ldmib sp, {sp}^ │ │ │ │ strmi ip, [r0], r0, lsl #2 │ │ │ │ - blmi 0x156700 │ │ │ │ + blmi 0x1566c8 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, r7, r3, lsl #1 │ │ │ │ stmdaeq r8, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbtle r0, [r5], #1571 @ 0x623 │ │ │ │ stcle 8, cr2, [r5], {63} @ 0x3f │ │ │ │ svclt 0x00440663 │ │ │ │ @ instruction: 0xf000fa06 │ │ │ │ @@ -204963,22 +204949,22 @@ │ │ │ │ @ instruction: 0xf10cd30d │ │ │ │ strbmi r0, [r2, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0xf04fd1a0 │ │ │ │ strdlt r3, [r3], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bl 0xfe97c68c │ │ │ │ + bl 0xfe97c654 │ │ │ │ andlt r0, r3, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f8e8 │ │ │ │ + bl 0xfec2f8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ strbtmi r3, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -204998,99 +204984,99 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cebd30 │ │ │ │ - @ instruction: 0xf645fe1d │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf645fe19 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ - blmi 0x198820 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ + blmi 0x1987e8 │ │ │ │ @ instruction: 0xf19922d6 │ │ │ │ - svclt 0x0000fe23 │ │ │ │ + svclt 0x0000fe27 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq ip, [r3], -r0 │ │ │ │ + mlaseq r3, r8, sp, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f980 │ │ │ │ + bl 0xfec2f948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ ldmdavs r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 0x5148c6 │ │ │ │ + blx 0x51488e │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f9e0 │ │ │ │ + bl 0xfec2f9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0x460c2395 │ │ │ │ ldmdavs r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r0, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bd38 │ │ │ │ - blx 0xff994920 │ │ │ │ + blx 0xff9948e8 │ │ │ │ rscsle r2, r1, r0, lsl #16 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr6, cr15, {7} @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x193cf8 │ │ │ │ + blhi 0x193cc0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x460db09b │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ tstls r7, lr, lsl #6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [ip], -ip, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00e3312 │ │ │ │ - bge 0x5d844c │ │ │ │ + bge 0x5d8414 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xff78f002 │ │ │ │ andls r9, fp, r7, lsr #22 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d6, #61 │ │ │ │ - blcs 0xd94b0 │ │ │ │ + blcs 0xd9478 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ tstls r2, #0, 6 │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ - bls 0xac4660 │ │ │ │ + bls 0xac4628 │ │ │ │ ldrbtmi r4, [fp], #-1588 @ 0xfffff9cc │ │ │ │ - ldc 8, cr6, [pc, #108] @ 0xd8914 │ │ │ │ + ldc 8, cr6, [pc, #108] @ 0xd88dc │ │ │ │ ldrbmi r8, [r5], -r9, lsr #23 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf85a920d │ │ │ │ vhadd.s8 d16, d14, d3 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ @ instruction: 0x461e2395 │ │ │ │ cdp2 0, 2, cr15, cr6, cr9, {2} │ │ │ │ @@ -205099,40 +205085,40 @@ │ │ │ │ ldrbtmi r4, [fp], #-2979 @ 0xfffff45d │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x463b6e1f │ │ │ │ @ instruction: 0xf646b12f │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf8c9443b │ │ │ │ - blls 0x42495c │ │ │ │ - blls 0x2c6d3c │ │ │ │ + blls 0x424924 │ │ │ │ + blls 0x2c6d04 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b0e │ │ │ │ - blls 0x4a491c │ │ │ │ + blls 0x4a48e4 │ │ │ │ @ instruction: 0xf8c99a0b │ │ │ │ - blls 0xa64934 │ │ │ │ + blls 0xa648fc │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b27 │ │ │ │ movwcs r3, #20 │ │ │ │ eorscs pc, r8, r9, asr #17 │ │ │ │ eorscc pc, ip, r9, asr #17 │ │ │ │ stc 12, cr1, [r9, #332] @ 0x14c │ │ │ │ andle r8, r2, r0, lsl fp │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ - blmi 0xfe497004 │ │ │ │ + blmi 0xfe496fcc │ │ │ │ stmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ cmpvs sl, #-1610612727 @ 0xa0000009 │ │ │ │ @ instruction: 0xf8c32203 │ │ │ │ @ instruction: 0xf883904c │ │ │ │ ldmdavs r3!, {r1, r4, r5, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5b910c │ │ │ │ - bls 0x2aa274 │ │ │ │ + blls 0x5b90d4 │ │ │ │ + bls 0x2aa23c │ │ │ │ @ instruction: 0xf8cd980c │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ mcrne 13, 0, pc, cr3, cr9, {5} @ │ │ │ │ andshi pc, r8, #192, 4 │ │ │ │ andcs r4, r0, r0, lsl #21 │ │ │ │ ldrbtmi r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stmiapl r9!, {r1, r4, fp, sp, lr} │ │ │ │ @@ -205146,27 +205132,27 @@ │ │ │ │ stcmi 5, cr15, [r5], #4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldceq 1, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x46354691 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ tstcs r8, #16, 14 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - blx 0x1c41be │ │ │ │ + blx 0x1c4186 │ │ │ │ stmdacs r0, {r9, sl, sp, lr, pc} │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movwmi lr, #26966 @ 0x6956 │ │ │ │ ldmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blne 0x3e61dc │ │ │ │ + blne 0x3e61a4 │ │ │ │ stcne 8, cr15, [r4], {86} @ 0x56 │ │ │ │ vmlseq.f64 d14, d3, d17 │ │ │ │ - bne 0xff613304 │ │ │ │ + bne 0xff6132cc │ │ │ │ @ instruction: 0xf00446a1 │ │ │ │ - b 0x13597cc │ │ │ │ - b 0x14b1b0c │ │ │ │ - b 0x15e0590 │ │ │ │ + b 0x1359794 │ │ │ │ + b 0x14b1ad4 │ │ │ │ + b 0x15e0558 │ │ │ │ tstle r7, lr, lsl #20 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf043d00d │ │ │ │ @ instruction: 0xf8020380 │ │ │ │ strb r3, [fp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf1b4bf08 │ │ │ │ @@ -205176,20 +205162,20 @@ │ │ │ │ @ instruction: 0xf102b2db │ │ │ │ svccs 0x00030901 │ │ │ │ bicle r7, lr, r3, lsl r0 │ │ │ │ @ instruction: 0xae05e9dd │ │ │ │ tstlt r8, r2, lsl #12 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ svccc 0x0002f83c │ │ │ │ - bne 0xfe7aa35c │ │ │ │ + bne 0xfe7aa324 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ @ instruction: 0x469909de │ │ │ │ - ldrbteq pc, [pc], #-3 @ 0xd8a2c @ │ │ │ │ + ldrbteq pc, [pc], #-3 @ 0xd89f4 @ │ │ │ │ movtvs lr, #10822 @ 0x2a46 │ │ │ │ - b 0x159d17c │ │ │ │ + b 0x159d144 │ │ │ │ tstle r7, r2, lsl #12 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf044d00d │ │ │ │ @ instruction: 0xf8070480 │ │ │ │ strb r4, [sp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ @@ -205200,34 +205186,34 @@ │ │ │ │ ldrsbtvc r4, [ip], -r1 │ │ │ │ addshi pc, r0, r0, lsl #4 │ │ │ │ strmi r3, [r0, #1] │ │ │ │ ldmib sp, {r0, r1, r2, r4, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x465b2710 │ │ │ │ strtmi r4, [lr], -fp, asr #13 │ │ │ │ ldrmi r9, [r9], r9, lsl #24 │ │ │ │ - bl 0xfefbfea8 │ │ │ │ + bl 0xfefbfe70 │ │ │ │ @ instruction: 0xf1000802 │ │ │ │ strls r8, [r5, -r4, lsl #1] │ │ │ │ - bls 0x22a534 │ │ │ │ + bls 0x22a4fc │ │ │ │ @ instruction: 0xf8c99b08 │ │ │ │ - bcs 0xe4b14 │ │ │ │ + bcs 0xe4adc │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x73acf646 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ strbmi r9, [sl], -r7, lsl #16 │ │ │ │ @ instruction: 0xf0622100 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf10007db │ │ │ │ - blmi 0xb78cd0 │ │ │ │ + blmi 0xb78c98 │ │ │ │ ldrbtmi r9, [fp], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ - blls 0x220ad8 │ │ │ │ + blls 0x220aa0 │ │ │ │ strmi r3, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0xf0234443 │ │ │ │ ldrvs r0, [r3], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c92100 │ │ │ │ @ instruction: 0xf8b91050 │ │ │ │ @ instruction: 0xf64f2054 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ @@ -205246,43 +205232,43 @@ │ │ │ │ @ instruction: 0xf0404581 │ │ │ │ strtmi r8, [r1], r2, ror #1 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, asr #12 │ │ │ │ - blhi 0x193e2c │ │ │ │ + blhi 0x193df4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - @ instruction: 0x008376ba │ │ │ │ - addeq r7, r3, lr, lsl #13 │ │ │ │ + strdeq r7, [r3], r2 │ │ │ │ + addeq r7, r3, r6, asr #13 │ │ │ │ + addeq r7, r3, r6, ror #12 │ │ │ │ addeq r7, r3, lr, lsr #12 │ │ │ │ - strdeq r7, [r3], r6 │ │ │ │ - umulleq r7, r3, sl, r4 │ │ │ │ + ldrdeq r7, [r3], r2 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ movwcc pc, #1027 @ 0x403 @ │ │ │ │ svclt 0x0004433b │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf43f4000 │ │ │ │ @ instruction: 0x4604af19 │ │ │ │ ldr r4, [r5, -r3, lsl #12] │ │ │ │ stcls 6, cr4, [r9], {46} @ 0x2e │ │ │ │ - blmi 0xff43ffb8 │ │ │ │ + blmi 0xff43ff80 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldr r5, [r3], r8, ror #17 │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1016b9e │ │ │ │ + blx 0x1016b66 │ │ │ │ strbmi lr, [r8], -pc, lsr #15 │ │ │ │ - blx 0xf16ba6 │ │ │ │ + blx 0xf16b6e │ │ │ │ ldrhcs pc, [r6], #-137 @ 0xffffff77 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ umlalle r4, r6, sl, r2 │ │ │ │ vaba.u32 q15, , q8 │ │ │ │ @ instruction: 0xf0430308 │ │ │ │ @ instruction: 0x93270301 │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ @@ -205295,45 +205281,45 @@ │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ cdpvs 0, 5, cr3, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf64680f6 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ - bls 0x2e1a50 │ │ │ │ + bls 0x2e1a18 │ │ │ │ ldrmi r6, [sp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x301cf8d9 │ │ │ │ movwls r1, #27371 @ 0x6aeb │ │ │ │ - bleq 0x1d3a94 │ │ │ │ + bleq 0x1d3a5c │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf1ce022e │ │ │ │ - blmi 0xfebd73ec │ │ │ │ + blmi 0xfebd73a4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - adcvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rsbvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ ssatcc pc, #21, r3, asr #17 @ │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0xf9def1ce │ │ │ │ + @ instruction: 0xf9daf1ce │ │ │ │ strtmi r4, [r0], -r1, lsr #23 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ adcsvc pc, r4, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf73b463a │ │ │ │ - @ instruction: 0xf8b9fab1 │ │ │ │ + @ instruction: 0xf8b9facd │ │ │ │ stmdacs r0, {r1, r3, r4} │ │ │ │ adcshi pc, sp, r0 │ │ │ │ - sbcvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + addsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x26004b96 │ │ │ │ @ instruction: 0xf8cd9207 │ │ │ │ and fp, r3, r4, lsr #32 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ adchi pc, sp, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @@ -205342,44 +205328,44 @@ │ │ │ │ andscc r5, r8, #1342177282 @ 0x50000002 │ │ │ │ subeq lr, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0xb004f8b2 │ │ │ │ stmible sp!, {r0, r1, r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ lslmi pc, r1, #10 @ │ │ │ │ @ instruction: 0x46202318 │ │ │ │ ssatcs pc, #21, r1, asr #17 @ │ │ │ │ - blx 0x1a10be │ │ │ │ - bls 0x2a3cd4 │ │ │ │ - blvc 0x114330 │ │ │ │ + blx 0x1a1086 │ │ │ │ + bls 0x2a3c9c │ │ │ │ blvc 0x1142f8 │ │ │ │ - @ instruction: 0xf99ef1ce │ │ │ │ + blvc 0x1142c0 │ │ │ │ + @ instruction: 0xf99af1ce │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ ldrtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf73b465f │ │ │ │ - @ instruction: 0xf8b9fa77 │ │ │ │ - blmi 0x2018d48 │ │ │ │ - bmi 0x2052c24 │ │ │ │ + @ instruction: 0xf8b9fa93 │ │ │ │ + blmi 0x2018d10 │ │ │ │ + bmi 0x2052bec │ │ │ │ orrpl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ @ instruction: 0xf1031002 │ │ │ │ subsmi r0, fp, #1879048199 @ 0x70000007 │ │ │ │ - bls 0x228d4c │ │ │ │ + bls 0x228d14 │ │ │ │ @ instruction: 0x660b1ad3 │ │ │ │ strtmi r4, [r1], r8, asr #12 │ │ │ │ @ instruction: 0xf82ef043 │ │ │ │ - blls 0x252930 │ │ │ │ + blls 0x2528f8 │ │ │ │ strtmi lr, [r0], -r8, asr #13 │ │ │ │ - blx 0x1516d14 │ │ │ │ + blx 0x1516cdc │ │ │ │ stc2 0, cr15, [r0], {14} │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf76232d4 │ │ │ │ - vmax.f32 , q15, │ │ │ │ + vmax.f32 , q15, │ │ │ │ vbic.i32 , #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vceq.f32 d26, d14, d8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @@ -205388,61 +205374,61 @@ │ │ │ │ @ instruction: 0xf8d92395 │ │ │ │ ldmdavc fp, {r2, r3, r4, sp, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ smlatbcs r0, r8, r0, r8 │ │ │ │ stmib sp, {r2, r4, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf1c01116 │ │ │ │ - @ instruction: 0xf074fc9f │ │ │ │ - blls 0x2d87f0 │ │ │ │ + @ instruction: 0xf074fc9b │ │ │ │ + blls 0x2d87b8 │ │ │ │ stmib sp, {r0, r9, sl, lr}^ │ │ │ │ - bls 0x5fd97c │ │ │ │ - rsbvs pc, r0, r5, asr #12 │ │ │ │ + bls 0x5fd944 │ │ │ │ + eorvs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd9b16 │ │ │ │ @ instruction: 0xf07ea008 │ │ │ │ ldrb pc, [ip, #2921] @ 0xb69 @ │ │ │ │ umaalle r1, sl, r9, ip │ │ │ │ andsle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0403303 │ │ │ │ vhadd.s8 d24, d30, d17 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ stclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - rsbvc pc, r0, r5, asr #12 │ │ │ │ + eorvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1594fb6 │ │ │ │ + blx 0x1594f7e │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ stmiapl r8!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strbvs r2, [r3], #768 @ 0x300 │ │ │ │ - blls 0x3123a0 │ │ │ │ + blls 0x312368 │ │ │ │ movwls r4, #26283 @ 0x66ab │ │ │ │ @ instruction: 0xf8dde712 │ │ │ │ - blls 0x284e7c │ │ │ │ + blls 0x284e44 │ │ │ │ movwle r4, #41631 @ 0xa29f │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4621d13d │ │ │ │ @ instruction: 0xf1ad200a │ │ │ │ - strtmi pc, [r0], -pc, lsr #22 │ │ │ │ - blx 0xffd14ffc │ │ │ │ + @ instruction: 0x4620fb33 │ │ │ │ + blx 0xffd14fc4 │ │ │ │ @ instruction: 0x4623e65b │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - rscvc pc, r8, r5, asr #12 │ │ │ │ + adcsvc pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r2], {172} @ 0xac │ │ │ │ + stc2l 1, cr15, [r6], {172} @ 0xac │ │ │ │ @ instruction: 0xf8d99b06 │ │ │ │ @ instruction: 0x4620101c │ │ │ │ ldrtmi r1, [r9], #-3034 @ 0xfffff426 │ │ │ │ - @ instruction: 0xf9d0f73b │ │ │ │ + @ instruction: 0xf9ecf73b │ │ │ │ ldmdbls r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xdd722901 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ tstls r2, r9, asr #32 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ cmnle r1, ip, lsl #30 │ │ │ │ @@ -205455,245 +205441,245 @@ │ │ │ │ svclt 0x00082900 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ @ instruction: 0xf04fad6e │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #3293184 @ 0x324000 │ │ │ │ ldrbmi lr, [fp], -r7, ror #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andeq pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + sbcsvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf8c0f1ce │ │ │ │ - bleq 0xfe7d3804 │ │ │ │ - vqadd.s8 d29, d22, d21 │ │ │ │ - vmov.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ - bl 0x21a74c │ │ │ │ + @ instruction: 0xf8bcf1ce │ │ │ │ + bleq 0xfe7d37cc │ │ │ │ + @ instruction: 0xf645d0b5 │ │ │ │ + vmlsl.s , d16, d0[5] │ │ │ │ + bl 0x21a714 │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp} │ │ │ │ movwls r4, #1586 @ 0x632 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf8aef1ce │ │ │ │ + @ instruction: 0xf8aaf1ce │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ - bls 0x2d2d3c │ │ │ │ + bls 0x2d2d04 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ - addsvs pc, ip, r5, asr #12 │ │ │ │ + rsbvs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff5150b8 │ │ │ │ + blx 0xff515080 │ │ │ │ svclt 0x0000e543 │ │ │ │ - addeq r7, r3, ip, asr #7 │ │ │ │ - addeq r7, r3, sl, ror r3 │ │ │ │ - addeq r7, r3, r8, lsr r3 │ │ │ │ - addeq r7, r3, ip, lsl #6 │ │ │ │ - addeq r7, r3, lr, asr #5 │ │ │ │ - addeq r7, r3, r0, ror r2 │ │ │ │ - addeq r7, r3, sl, lsl #3 │ │ │ │ + addeq r7, r3, r4, lsl #8 │ │ │ │ + @ instruction: 0x008373b2 │ │ │ │ + addeq r7, r3, r0, ror r3 │ │ │ │ + addeq r7, r3, r4, asr #6 │ │ │ │ + addeq r7, r3, r6, lsl #6 │ │ │ │ + addeq r7, r3, r8, lsr #5 │ │ │ │ + addeq r7, r3, r2, asr #3 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ - blmi 0x5193a4 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ + blmi 0x51936c │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf645ffd3 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ strb pc, [r5, -pc, lsr #21]! @ │ │ │ │ - blx 0x1215640 │ │ │ │ - andsvc pc, r4, r5, asr #12 │ │ │ │ + blx 0x1115608 │ │ │ │ + sbcsvs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfea9510c │ │ │ │ + blx 0xfea950d4 │ │ │ │ @ instruction: 0xf645e796 │ │ │ │ - vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ - blmi 0x198fe0 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ + blmi 0x198fa8 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - blx 0x1195594 │ │ │ │ - ldrshteq ip, [r3], -r8 │ │ │ │ - eorseq ip, r3, ip, ror #27 │ │ │ │ + blx 0x129555c │ │ │ │ + eorseq ip, r3, r0, asr #27 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30140 │ │ │ │ + bl 0xfec30108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb9cea8 │ │ │ │ + blmi 0xb9ce70 │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf00e0300 │ │ │ │ ldrtmi pc, [r0], -r3, lsl #23 @ │ │ │ │ @ instruction: 0xff3cf042 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x957e54 │ │ │ │ - blls 0x232fdc │ │ │ │ + blmi 0x957e1c │ │ │ │ + blls 0x232fa4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x6d460c │ │ │ │ + blvc 0x6d45d4 │ │ │ │ strpl pc, [r8, #-1285] @ 0xfffffafb │ │ │ │ - blge 0x1263d8 │ │ │ │ + blge 0x1263a0 │ │ │ │ strbtmi sl, [r9], -r2, lsl #20 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7767b02 │ │ │ │ - stmdbls r0, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff894fbe │ │ │ │ + blx 0xff894f86 │ │ │ │ mcrrne 6, 0, r4, r3, cr1 │ │ │ │ - blmi 0x48d3fc │ │ │ │ - blls 0x233028 │ │ │ │ + blmi 0x48d3c4 │ │ │ │ + blls 0x232ff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x596fdc │ │ │ │ + blx 0x596fa4 │ │ │ │ @ instruction: 0xf1cee7eb │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ + svclt 0x0000f9d1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ andcc r3, r8, #8, 6 @ 0x20000000 │ │ │ │ - blne 0x317118 │ │ │ │ + blne 0x3170e0 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30224 │ │ │ │ + bl 0xfec301ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addmi r4, ip, #140, 12 @ 0x8c00000 │ │ │ │ @ instruction: 0x4611d817 │ │ │ │ - bvs 0xff1aa8a0 │ │ │ │ + bvs 0xff1aa868 │ │ │ │ streq lr, [r4], #-2988 @ 0xfffff454 │ │ │ │ - bvs 0xfe24560c │ │ │ │ + bvs 0xfe2455d4 │ │ │ │ @ instruction: 0x0c05eb03 │ │ │ │ tstle r3, r4, lsr #11 │ │ │ │ stccs 8, cr1, [r0], #-624 @ 0xfffffd90 │ │ │ │ sbcvs sp, r4, #32, 16 @ 0x200000 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmlt lr, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt sl!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi r6, [r4], -r4, lsl #5 │ │ │ │ strdcs lr, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - movwvs pc, #17996 @ 0x464c @ │ │ │ │ + bicpl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subeq pc, ip, r6, asr #4 │ │ │ │ + andseq pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf992f199 │ │ │ │ - movwvs pc, #17996 @ 0x464c @ │ │ │ │ + @ instruction: 0xf996f199 │ │ │ │ + bicpl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r8, r6, asr #4 │ │ │ │ + subeq pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf982f199 │ │ │ │ + @ instruction: 0xf986f199 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #16 │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf10a6b9a │ │ │ │ - strtmi r3, [pc], #-2047 @ 0xd90d4 │ │ │ │ + strtmi r3, [pc], #-2047 @ 0xd909c │ │ │ │ eorle r3, r1, r1, lsl #4 │ │ │ │ strmi r6, [ip], -lr, asr #16 │ │ │ │ - b 0xfe2b3904 │ │ │ │ + b 0xfe2b38cc │ │ │ │ @ instruction: 0xf5b20206 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ ldrbmi r1, [r2], -lr, lsr #23 │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - stmda r4, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda r0!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ cmnvs r3, r3, lsr #18 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0xfe23d0f0 │ │ │ │ + b 0xfe23d0b8 │ │ │ │ strmi r0, [r1], r6, lsl #4 │ │ │ │ svcpl 0x0080f5b2 │ │ │ │ vst2.8 {d29-d32}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf4b70 │ │ │ │ - b 0x278140 │ │ │ │ + b 0x278108 │ │ │ │ @ instruction: 0xf506060b │ │ │ │ andls r5, r0, #128, 4 │ │ │ │ @ instruction: 0xf5b2406a │ │ │ │ suble r5, r5, #128, 30 @ 0x200 │ │ │ │ subsmi r9, r7, r0, lsl #20 │ │ │ │ svcpl 0x0080f5b7 │ │ │ │ - bvs 0x1acda94 │ │ │ │ - blls 0x105660 │ │ │ │ + bvs 0x1acda5c │ │ │ │ + blls 0x105628 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ ldrtmi r1, [r9], #-2793 @ 0xfffff517 │ │ │ │ - stmda r6, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r2!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbls r0, {r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ movwls r0, #4644 @ 0x1224 │ │ │ │ - blx 0xfff15188 │ │ │ │ + blx 0xfff15150 │ │ │ │ @ instruction: 0xf1b09b01 │ │ │ │ strdle r3, [r0], #255 @ 0xff │ │ │ │ @ instruction: 0x6c1a6b99 │ │ │ │ vqrdmlah.s32 q11, , q7 │ │ │ │ - b 0x1595c0 │ │ │ │ + b 0x159588 │ │ │ │ adcsmi r0, lr, #-1342177280 @ 0xb0000000 │ │ │ │ addsmi fp, r1, #8, 30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ addsmi r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ tstlt r9, r1, lsl #2 │ │ │ │ ldreq lr, [r0, -r3, asr #19] │ │ │ │ ldc2l 0, cr15, [r0, #-4]! │ │ │ │ ldrb r6, [r4, r7, ror #20] │ │ │ │ - blpl 0x253b78 │ │ │ │ + blpl 0x253b40 │ │ │ │ ldrmi r1, [r1], #-2986 @ 0xfffff456 │ │ │ │ - b 0x1caaac4 │ │ │ │ + b 0x1caaa8c │ │ │ │ movwls r5, #6939 @ 0x1b1b │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf7369200 │ │ │ │ - bls 0x11512c │ │ │ │ - bl 0xfea3fddc │ │ │ │ + bls 0x115164 │ │ │ │ + bl 0xfea3fda4 │ │ │ │ ldrmi r0, [r0], #1291 @ 0x50b │ │ │ │ sbfx r4, sl, #9, #13 │ │ │ │ - teqpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, r4, r6, asr #4 │ │ │ │ + rsbeq pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf1997292 │ │ │ │ - vtst.8 , q11, │ │ │ │ - vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf645f8e1 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ - blmi 0x1592c4 │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ + blmi 0x15928c │ │ │ │ eorne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf8d0f199 │ │ │ │ - eorseq ip, r3, r0, lsl lr │ │ │ │ + @ instruction: 0xf8d4f199 │ │ │ │ + ldrsbteq ip, [r3], -r8 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsmi r6, r9, r3, asr #16 │ │ │ │ svcpl 0x0080f5b1 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ @@ -205727,16 +205713,16 @@ │ │ │ │ @ instruction: 0xf8d862e5 │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ orrscc pc, r0, #117440512 @ 0x7000000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ vmax.f32 d27, d7, d4 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ mulle ip, r5, fp │ │ │ │ - bleq 0xd15bdc │ │ │ │ - blcs 0xfe655dc4 │ │ │ │ + bleq 0xd15ba4 │ │ │ │ + blcs 0xfe655d8c │ │ │ │ ldc2 0, cr15, [lr, #-292] @ 0xfffffedc │ │ │ │ andeq pc, r7, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8db4605 │ │ │ │ @ instruction: 0xf04f1000 │ │ │ │ pldw [r7], #-3609 @ 0xfffff1e7 │ │ │ │ vst1.8 {d5-d8}, [r7], r0 │ │ │ │ andls r3, r1, #128, 20 @ 0x80000 │ │ │ │ @@ -205762,54 +205748,54 @@ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrmi r2, [r8, r0, lsl #10] │ │ │ │ eorge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ strtvc r6, [r5], -r3, lsr #18 │ │ │ │ ldrbtmi lr, [fp], #-10 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5b36a5b │ │ │ │ - ble 0x20b5134 │ │ │ │ + ble 0x20b50fc │ │ │ │ andcc lr, r4, #212, 18 @ 0x350000 │ │ │ │ - ble 0x1fa9da0 │ │ │ │ + ble 0x1fa9d68 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0x46534798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ mvnvs r6, fp, lsl r8 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf8d8461d │ │ │ │ ldrmi r3, [r8, ip] │ │ │ │ - blmi 0x1b33718 │ │ │ │ + blmi 0x1b336e0 │ │ │ │ sbcsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blls 0x12b200 │ │ │ │ + blls 0x12b1c8 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdlt r6, [r8, -r8]! │ │ │ │ ldc2l 0, cr15, [r6, #-308] @ 0xfffffecc │ │ │ │ tstcs r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf9eef053 │ │ │ │ - blcs 0x13384c │ │ │ │ - blmi 0x188d408 │ │ │ │ + blcs 0x133814 │ │ │ │ + blmi 0x188d3d0 │ │ │ │ ldrbtmi r2, [fp], #-0 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf950f04a │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ ldc2 0, cr15, [r6, #316]! @ 0x13c │ │ │ │ - blmi 0x1673b7c │ │ │ │ + blmi 0x1673b44 │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf93ef04a │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @@ -205828,81 +205814,81 @@ │ │ │ │ andlt sp, r5, r5, lsr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ - blmi 0x10532d4 │ │ │ │ + blmi 0x105329c │ │ │ │ svcvc 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1ba58fb │ │ │ │ subsle r0, r5, r0, lsl #30 │ │ │ │ movwcs r6, #2010 @ 0x7da │ │ │ │ ldrb r9, [sp, -r2, lsl #6] │ │ │ │ @ instruction: 0xf04a6920 │ │ │ │ - blmi 0xe97880 │ │ │ │ + blmi 0xe97848 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf856f07e │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xffa8f07d │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi sp, [r3], -pc, asr #1 │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - rscseq pc, r4, r6, asr #4 │ │ │ │ + adcseq pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf97af1ac │ │ │ │ + @ instruction: 0xf97ef1ac │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ - @ instruction: 0xf8d8f73b │ │ │ │ + @ instruction: 0xf8f4f73b │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - andne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + sbcseq pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1cd4628 │ │ │ │ - @ instruction: 0x4622fd99 │ │ │ │ + @ instruction: 0x4622fd95 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xff06f73a │ │ │ │ + @ instruction: 0xff22f73a │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - @ instruction: 0xffbcf1ac │ │ │ │ + @ instruction: 0xffc0f1ac │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x007af07d │ │ │ │ @ instruction: 0xf0459303 │ │ │ │ - blls 0x1d8804 │ │ │ │ + blls 0x1d87cc │ │ │ │ @ instruction: 0x46294652 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ smusd r4, r7, r9 │ │ │ │ @ instruction: 0xf0459302 │ │ │ │ - blls 0x1987e4 │ │ │ │ - bls 0x12adc0 │ │ │ │ + blls 0x1987ac │ │ │ │ + bls 0x12ad88 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ ldr pc, [sl, r7, asr #18] │ │ │ │ - addeq r6, r3, r2, ror #24 │ │ │ │ - addeq r6, r3, lr, lsl ip │ │ │ │ - @ instruction: 0x00836bb6 │ │ │ │ - umulleq r6, r3, r6, fp │ │ │ │ - addeq r6, r3, r2, ror fp │ │ │ │ - addeq r6, r3, r0, asr fp │ │ │ │ - addeq r6, r3, r4, lsl #22 │ │ │ │ - addeq r6, r3, r6, ror #21 │ │ │ │ - addeq r6, r3, sl, asr sl │ │ │ │ - addeq r6, r3, sl, lsr sl │ │ │ │ - strdeq r6, [r3], r4 │ │ │ │ + umulleq r6, r3, sl, ip │ │ │ │ + addeq r6, r3, r6, asr ip │ │ │ │ + addeq r6, r3, lr, ror #23 │ │ │ │ + addeq r6, r3, lr, asr #23 │ │ │ │ + addeq r6, r3, sl, lsr #23 │ │ │ │ + addeq r6, r3, r8, lsl #23 │ │ │ │ + addeq r6, r3, ip, lsr fp │ │ │ │ + addeq r6, r3, lr, lsl fp │ │ │ │ + umulleq r6, r3, r2, sl │ │ │ │ + addeq r6, r3, r2, ror sl │ │ │ │ + addeq r6, r3, ip, lsr #24 │ │ │ │ tstlt r3, r3, asr #28 │ │ │ │ movwcs r6, #2752 @ 0xac0 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movwcs r8, #2840 @ 0xb18 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -205911,56 +205897,56 @@ │ │ │ │ stmdavs r2, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ stmdale r4!, {r1, r5, r6, r8, sl, lr} │ │ │ │ cdpvc 6, 4, cr4, cr1, cr13, {0} │ │ │ │ streq lr, [r2], -ip, lsr #23 │ │ │ │ ldmne r7!, {r2, r9, sl, lr}^ │ │ │ │ stmdavs r1, {r0, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ addmi r8, pc, #9216 @ 0x2400 │ │ │ │ - bvs 0x14f604 │ │ │ │ + bvs 0x14f5cc │ │ │ │ stmdapl r2, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmdapl r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - strbmi fp, [pc, #-913] @ 0xd921f │ │ │ │ + strbmi fp, [pc, #-913] @ 0xd91e7 │ │ │ │ strbmi sp, [lr, #-2365] @ 0xfffff6c3 │ │ │ │ - bvs 0x114e244 │ │ │ │ + bvs 0x114e20c │ │ │ │ ldrtmi fp, [r0], #937 @ 0x3a9 │ │ │ │ strbmi r1, [r1], #-3002 @ 0xfffff446 │ │ │ │ @ instruction: 0xf7364628 │ │ │ │ - ldrdcs lr, [r1], -ip │ │ │ │ - bvs 0xff1d15dc │ │ │ │ + strdcs lr, [r1], -r8 │ │ │ │ + bvs 0xff1d15a4 │ │ │ │ stmdale r0, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bvs 0xfe93b5a4 │ │ │ │ + bvs 0xfe93b56c │ │ │ │ ldmle r4!, {r0, r4, r5, r7, r9, lr}^ │ │ │ │ adcsmi r4, fp, #184549376 @ 0xb000000 │ │ │ │ ldrtcc sp, [r0], #-1009 @ 0xfffffc0f │ │ │ │ - blne 0xfef5ffb8 │ │ │ │ + blne 0xfef5ff80 │ │ │ │ strtmi r4, [r8], -r1, lsr #8 │ │ │ │ - stcl 7, cr15, [r0, #216] @ 0xd8 │ │ │ │ - bl 0xfe99358c │ │ │ │ + ldcl 7, cr15, [ip, #216] @ 0xd8 │ │ │ │ + bl 0xfe993554 │ │ │ │ ldrtmi r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - beq 0x314490 │ │ │ │ + beq 0x314458 │ │ │ │ ldrbmi r4, [r6], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x46524455 │ │ │ │ - ldc 7, cr15, [r4, #216]! @ 0xd8 │ │ │ │ + ldcl 7, cr15, [r0, #216] @ 0xd8 │ │ │ │ vmlsne.f32 s12, s22, s3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x0038454e │ │ │ │ - blcs 0xe2224 │ │ │ │ - bvs 0xff9cdd4c │ │ │ │ + blcs 0xe21ec │ │ │ │ + bvs 0xff9cdd14 │ │ │ │ sbcsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x461ae7d9 │ │ │ │ @ instruction: 0x46284431 │ │ │ │ - stc 7, cr15, [r2, #216]! @ 0xd8 │ │ │ │ + ldc 7, cr15, [lr, #216]! @ 0xd8 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30844 │ │ │ │ + bl 0xfec3080c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -205979,22 +205965,22 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strmi pc, [r4], r5, lsr #22 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x18aaf70 │ │ │ │ + blx 0x18aaf38 │ │ │ │ @ instruction: 0xf88df48c │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7ddfcb1 │ │ │ │ - cdp2 1, 6, cr15, cr8, cr13, {6} │ │ │ │ + cdp2 1, 6, cr15, cr4, cr13, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec308cc │ │ │ │ + bl 0xfec30894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r1, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206013,35 +205999,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4684faf7 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, sl, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x8aaff8 │ │ │ │ + blx 0x8aafc0 │ │ │ │ @ instruction: 0xf8adf48c │ │ │ │ @ instruction: 0xf7ff400a │ │ │ │ ldrb pc, [sp, sp, ror #24] @ │ │ │ │ - cdp2 1, 2, cr15, cr4, cr13, {6} │ │ │ │ + cdp2 1, 2, cr15, cr0, cr13, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x785970 │ │ │ │ + blmi 0x785938 │ │ │ │ strcs r4, [r4, #-1556] @ 0xfffff9ec │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strls r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ strcs sl, [r0], -r2, lsl #20 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ff9602 │ │ │ │ @ instruction: 0xb190fc99 │ │ │ │ - blmi 0x54078c │ │ │ │ - blls 0x1b37f0 │ │ │ │ + blmi 0x540754 │ │ │ │ + blls 0x1b37b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206049,26 +206035,26 @@ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ strtmi pc, [r1], -fp, asr #21 │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ ldrb pc, [lr, sp, lsr #24] @ │ │ │ │ - stc2l 1, cr15, [r4, #820]! @ 0x334 │ │ │ │ + stc2l 1, cr15, [r0, #820]! @ 0x334 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec309d4 │ │ │ │ + bl 0xfec3099c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - vldr d4, [pc, #124] @ 0xd985c │ │ │ │ + vldr d4, [pc, #124] @ 0xd9824 │ │ │ │ smladcs r8, sp, fp, r7 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ - bl 0x43f3f4 │ │ │ │ + bl 0x43f3bc │ │ │ │ strmi r0, [r5], -r7, lsl #4 │ │ │ │ stc 6, cr4, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ orrslt pc, r0, r7, asr ip @ │ │ │ │ strpl lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -206078,135 +206064,135 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ @ instruction: 0x463bfa9f │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ - bge 0x16b0c0 │ │ │ │ + bge 0x16b088 │ │ │ │ @ instruction: 0x46644630 │ │ │ │ @ instruction: 0x5c02e9cd │ │ │ │ - blx 0xffb97846 │ │ │ │ + blx 0xffb9780e │ │ │ │ @ instruction: 0xf1cde7de │ │ │ │ - svclt 0x0000fda1 │ │ │ │ + svclt 0x0000fd9d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30a68 │ │ │ │ + bl 0xfec30a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ - bvs 0xff1b7180 │ │ │ │ + bvs 0xff1b7148 │ │ │ │ ldrmi fp, [r4], -r3, asr #18 │ │ │ │ sbcvs r6, r4, #805306376 @ 0x30000008 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldcllt 7, cr15, [r8], #-216 @ 0xffffff28 │ │ │ │ + ldclt 7, cr15, [r4], {54} @ 0x36 │ │ │ │ rscmi r6, fp, #544768 @ 0x85000 │ │ │ │ ldmne r4, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ svclt 0x00982c20 │ │ │ │ ldmible r0!, {r0, r1, r3, r5, r6, r9, lr}^ │ │ │ │ - movwvs pc, #17996 @ 0x464c @ │ │ │ │ + bicpl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r8, r6, asr #4 │ │ │ │ + subeq pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 1, cr15, [lr, #-608]! @ 0xfffffda0 │ │ │ │ - movwvs pc, #17996 @ 0x464c @ │ │ │ │ + stc2 1, cr15, [r2, #608] @ 0x260 │ │ │ │ + bicpl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subeq pc, ip, r6, asr #4 │ │ │ │ + andseq pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - stc2l 1, cr15, [lr, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2l 1, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30ae0 │ │ │ │ + bl 0xfec30aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149c914 │ │ │ │ + b 0x149c8dc │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ vrhadd.s8 d29, d4, d15 │ │ │ │ vshr.s64 d22, d4, #64 │ │ │ │ stcmi 0, cr0, [r7], {149} @ 0x95 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcpl r6, r3, r0, lsl #16 │ │ │ │ tstcs r0, r8, lsl #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bls 0x188d68 │ │ │ │ + bls 0x188d30 │ │ │ │ stc2l 0, cr15, [r2, #-64]! @ 0xffffffc0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30b38 │ │ │ │ + bl 0xfec30b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf4020fe8 │ │ │ │ addlt r6, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf0124605 │ │ │ │ eorle r0, r3, r7, lsl #4 │ │ │ │ @ instruction: 0xf5b31e50 │ │ │ │ suble r7, r1, r0, asr #30 │ │ │ │ @ instruction: 0xf5b3d856 │ │ │ │ suble r7, sp, r0, lsl #31 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - blcs 0x10db30 │ │ │ │ + blcs 0x10daf8 │ │ │ │ movwcs sp, #4436 @ 0x1154 │ │ │ │ - blcc 0x129bb8 │ │ │ │ + blcc 0x129b80 │ │ │ │ mvnlt r4, r9, lsl r0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf966f762 │ │ │ │ + @ instruction: 0xf982f762 │ │ │ │ strmi fp, [r4], -r8, ror #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdale r6, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d003 │ │ │ │ andle r7, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x4614bb93 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7624628 │ │ │ │ - stmdacs r0, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d0e1 │ │ │ │ - blcs 0xe5bc0 │ │ │ │ + blcs 0xe5b88 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ - blx 0x199e1c │ │ │ │ + blx 0x199de4 │ │ │ │ strmi pc, [ip], #-1026 @ 0xfffffbfe │ │ │ │ stmible r0!, {r4, sl, fp, sp}^ │ │ │ │ strmi r4, [fp], #-131 @ 0xffffff7d │ │ │ │ svclt 0x000c2b10 │ │ │ │ @ instruction: 0xf1c24604 │ │ │ │ ldrb r0, [r9, r1, lsl #8] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ - blcc 0x129c0c │ │ │ │ + blcc 0x129bd4 │ │ │ │ @ instruction: 0xe7b44019 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ adcle r6, pc, r0, lsr #31 │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsubw.s8 q11, q0, d16 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf5b3fa39 │ │ │ │ andle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ @ instruction: 0xe7ebd0b9 │ │ │ │ @ instruction: 0xf1a1fa91 │ │ │ │ @@ -206225,75 +206211,75 @@ │ │ │ │ andcc r4, r8, pc, ror r5 │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @ instruction: 0xf0020e20 │ │ │ │ @ instruction: 0xf1a3023f │ │ │ │ @ instruction: 0xf1a20c20 │ │ │ │ @ instruction: 0xf1c20720 │ │ │ │ - blx 0x31b30c │ │ │ │ - blx 0x315e98 │ │ │ │ - blx 0x255a9c │ │ │ │ - blx 0xa192d0 │ │ │ │ - blx 0x3162a8 │ │ │ │ - b 0x11976bc │ │ │ │ - blx 0xada2dc │ │ │ │ + blx 0x31b2d4 │ │ │ │ + blx 0x315e60 │ │ │ │ + blx 0x255a64 │ │ │ │ + blx 0xa19298 │ │ │ │ + blx 0x316270 │ │ │ │ + b 0x1197684 │ │ │ │ + blx 0xada2a4 │ │ │ │ teqpmi r9, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ - blx 0xa2a774 │ │ │ │ - b 0x11966c0 │ │ │ │ + blx 0xa2a73c │ │ │ │ + b 0x1196688 │ │ │ │ tstmi r9, #12, 4 @ 0xc0000000 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30cd0 │ │ │ │ + bl 0xfec30c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ stceq 0, cr15, [r7], {2} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0x1622f4 │ │ │ │ + blx 0x1622bc │ │ │ │ @ instruction: 0xf10cfc0c │ │ │ │ - b 0x7e8ef4 │ │ │ │ + b 0x7e8ebc │ │ │ │ tstle r3, r1, lsl #30 │ │ │ │ andmi r3, fp, #1024 @ 0x400 │ │ │ │ vand d29, d4, d3 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ stmdami r9, {r0, r2, r4, r7, r9} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, sl, fp, ip, pc} │ │ │ │ stmne r8, {r2, r6, r7, ip, lr} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0109b02 │ │ │ │ stmdbls r2, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8f2f762 │ │ │ │ + @ instruction: 0xf90ef762 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbeq lr, {r3, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r0, ror #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7ff9b10 │ │ │ │ @ instruction: 0x06f2febb │ │ │ │ - blt 0x1a09888 │ │ │ │ + blt 0x1a09850 │ │ │ │ movweq lr, #2671 @ 0xa6f │ │ │ │ svclt 0x00484605 │ │ │ │ @ instruction: 0xf013b2a4 │ │ │ │ andsle r0, r8, r1, lsl #20 │ │ │ │ - bmi 0x1639b8c │ │ │ │ + bmi 0x1639b54 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, r8 │ │ │ │ @@ -206301,49 +206287,49 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460187f0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf005b308 │ │ │ │ - blcs 0x11a7c8 │ │ │ │ + blcs 0x11a790 │ │ │ │ @ instruction: 0xf005d01f │ │ │ │ - blcs 0x19a7e0 │ │ │ │ + blcs 0x19a7a8 │ │ │ │ @ instruction: 0xf005d02f │ │ │ │ stccs 5, cr0, [r7, #-60] @ 0xffffffc4 │ │ │ │ vhadd.s8 d29, d6, d11 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x109a090 │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ + blmi 0x109a058 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ vhadd.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf1613286 │ │ │ │ vmul.i8 , q7, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624638 │ │ │ │ - eorhi pc, ip, sp, lsl #17 │ │ │ │ + eorhi pc, ip, r9, lsr #17 │ │ │ │ eoreq lr, r4, #49545216 @ 0x2f40000 │ │ │ │ @ instruction: 0xf8551e68 │ │ │ │ mvnscs r3, r1, lsl #24 │ │ │ │ smlabtvc r0, pc, r6, pc @ │ │ │ │ andeq lr, r1, #12288 @ 0x3000 │ │ │ │ ldmda r0, {r1, r5, r8, r9, lr}^ │ │ │ │ addsmi r5, sp, #0, 30 │ │ │ │ stmda r0, {r1, r8, ip, lr, pc}^ │ │ │ │ cdpcs 6, 0, cr2, cr0, cr0, {0} │ │ │ │ adcle r4, sl, fp, lsr #12 │ │ │ │ - beq 0xa93bf0 │ │ │ │ + beq 0xa93bb8 │ │ │ │ strteq r3, [r4], -r3, lsl #26 │ │ │ │ cmncs pc, #13959168 @ 0xd50000 │ │ │ │ cmnpmi pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r4, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnseq pc, r3, lsr #32 │ │ │ │ stmdbeq r6, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrsbeq lr, [pc, #-133] @ 0xd9bbf │ │ │ │ + ldrsbeq lr, [pc, #-133] @ 0xd9b87 │ │ │ │ svclt 0x00084299 │ │ │ │ @ instruction: 0xd1024290 │ │ │ │ ldmdbhi r7!, {r0, r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ addsle r4, r0, fp, lsl #12 │ │ │ │ vabd.s8 q15, q15, q13 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @@ -206356,71 +206342,71 @@ │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdage r2, {r0, r1, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd4651 │ │ │ │ stmib r0, {r3, sp, pc}^ │ │ │ │ @ instruction: 0xf8c0aa01 │ │ │ │ @ instruction: 0xf1bfa00c │ │ │ │ - @ instruction: 0xf073fd0b │ │ │ │ + @ instruction: 0xf073fd07 │ │ │ │ strmi pc, [r1], -fp, lsl #30 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ vhadd.s8 d22, d6, d0 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ - blls 0x1d9d64 │ │ │ │ + vshr.s64 q8, q12, #64 │ │ │ │ + blls 0x1d9d2c │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe79efbd7 │ │ │ │ - blx 0x1c163ee │ │ │ │ + blx 0x1b163b6 │ │ │ │ @ instruction: 0x46319a10 │ │ │ │ - rsbne pc, r8, r6, asr #4 │ │ │ │ + eorsne pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff415ebe │ │ │ │ + blx 0xff415e86 │ │ │ │ svclt 0x0000e793 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, lsr lr │ │ │ │ + ldrshteq ip, [r3], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ - bl 0xfec2dca4 │ │ │ │ + bl 0xfec2dc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ ldcls 12, cr10, [ip, #-96] @ 0xffffffa0 │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ - blt 0x79446c │ │ │ │ - blmi 0x193dd08 │ │ │ │ + blt 0x794434 │ │ │ │ + blmi 0x193dcd0 │ │ │ │ strtmi r0, [sl], -sp, lsr #18 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ ldrbmi r9, [r7], -r0, lsl #6 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff8918 │ │ │ │ usateq pc, #10, pc, asr #27 @ │ │ │ │ strle r4, [r9, #-1540] @ 0xfffff9fc │ │ │ │ - blx 0xfe318784 │ │ │ │ - blt 0xf885f4 │ │ │ │ + blx 0xfe31874c │ │ │ │ + blt 0xf885bc │ │ │ │ @ instruction: 0xf689fa99 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ssatmi r4, #20, r7, asr #12 │ │ │ │ strtmi r9, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ stmib sp, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd8904 │ │ │ │ @ instruction: 0xf7ffb018 │ │ │ │ strdcc pc, [r3], -r3 │ │ │ │ ldmdale r6, {r0, r1, r2, fp, sp}^ │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ ldrbmi r5, [r5], #-1355 @ 0xfffffab5 │ │ │ │ - blmi 0x1e3e1c │ │ │ │ + blmi 0x1e3de4 │ │ │ │ cmncs pc, #212, 16 @ 0xd40000 │ │ │ │ ldmdbhi r1!, {r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ ldm r4, {r3, sl, ip, sp}^ │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sl, sp, lr} │ │ │ │ - bmi 0x11ce55c │ │ │ │ + bmi 0x11ce524 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r2, asr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -206431,82 +206417,82 @@ │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ andlt pc, r8, r4, asr #17 │ │ │ │ strb r6, [r0, r7, ror #1]! │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bddd4 │ │ │ │ + b 0x14bdd9c │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ andlt pc, r8, r4, lsr #17 │ │ │ │ - blmi 0x7d470c │ │ │ │ + blmi 0x7d46d4 │ │ │ │ andlt pc, sl, r4, lsr #17 │ │ │ │ ldceq 1, cr8, [fp], #-668 @ 0xfffffd64 │ │ │ │ strb r8, [ip, r3, ror #3] │ │ │ │ - stcgt 13, cr10, [pc, #-16] @ 0xd9dd0 │ │ │ │ + stcgt 13, cr10, [pc, #-16] @ 0xd9d98 │ │ │ │ rsbvs r6, r1, r0, lsr #32 │ │ │ │ rscvs r6, r3, r2, lsr #1 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls sp, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7619803 │ │ │ │ - andcs pc, r0, fp, lsl #31 │ │ │ │ - tstpne r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, lsr #31 │ │ │ │ + bicseq pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ @ instruction: 0xf844f161 │ │ │ │ - blx 0xff01654c │ │ │ │ + blx 0xfef16514 │ │ │ │ msrcc SPSR_fx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xfbe90 │ │ │ │ + blcs 0xfbe58 │ │ │ │ vhadd.s8 , q15, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - stc2 1, cr15, [lr], #-764 @ 0xfffffd04 │ │ │ │ + stc2 1, cr15, [sl], #-764 @ 0xfffffd04 │ │ │ │ mcr2 0, 1, pc, cr14, cr3, {3} @ │ │ │ │ ldmdals sp, {r0, r9, sl, lr} │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ - addsne pc, r0, r6, asr #4 │ │ │ │ + subsne pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bls 0x300a90 │ │ │ │ - blx 0xfff96060 │ │ │ │ - bls 0x853d7c │ │ │ │ + bls 0x300a58 │ │ │ │ + blx 0xfff96028 │ │ │ │ + bls 0x853d44 │ │ │ │ vmax.s8 d20, d6, d25 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ @ instruction: 0xe7bafaf1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, asr #28 │ │ │ │ + eorseq ip, r3, ip, lsl #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - b 0x14c60c0 │ │ │ │ - blmi 0x1f5fef0 │ │ │ │ + b 0x14c6088 │ │ │ │ + blmi 0x1f5feb8 │ │ │ │ @ instruction: 0x46424615 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ - blls 0x4feab8 │ │ │ │ + blls 0x4fea80 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ svceq 0x0010f018 │ │ │ │ - blt 0xc49b24 │ │ │ │ + blt 0xc49aec │ │ │ │ @ instruction: 0xf0104604 │ │ │ │ tstle r5, r3, lsl #20 │ │ │ │ - bmi 0x1cf1ee4 │ │ │ │ + bmi 0x1cf1eac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r2, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -206518,31 +206504,31 @@ │ │ │ │ andcc pc, r1, r7, lsl sp @ │ │ │ │ vadd.i8 d2, d0, d3 │ │ │ │ ldm pc, {r1, r2, r4, r5, r7, pc}^ @ │ │ │ │ ldccc 0, cr15, [lr], #-0 │ │ │ │ @ instruction: 0x07620238 │ │ │ │ @ instruction: 0xf004d471 │ │ │ │ @ instruction: 0xf04f0207 │ │ │ │ - bne 0xfe9e671c │ │ │ │ + bne 0xfe9e66e4 │ │ │ │ @ instruction: 0xf1a200d2 │ │ │ │ @ instruction: 0xf1c20320 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xa19fb0 │ │ │ │ - blx 0x25976c │ │ │ │ - blx 0x958f44 │ │ │ │ - b 0x1415f3c │ │ │ │ - blx 0x11cf78 │ │ │ │ + blx 0xa19f78 │ │ │ │ + blx 0x259734 │ │ │ │ + blx 0x958f0c │ │ │ │ + b 0x1415f04 │ │ │ │ + blx 0x11cf40 │ │ │ │ addsmi pc, r5, r3, lsl #6 │ │ │ │ - blx 0x12ab54 │ │ │ │ + blx 0x12ab1c │ │ │ │ ldm r4, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ bicsmi r0, r2, #-1073741793 @ 0xc000001f │ │ │ │ - b 0x16aec0 │ │ │ │ - b 0x145d758 │ │ │ │ - b 0x19b770 │ │ │ │ - b 0x145d764 │ │ │ │ + b 0x16ae88 │ │ │ │ + b 0x145d720 │ │ │ │ + b 0x19b738 │ │ │ │ + b 0x145d72c │ │ │ │ ldm r4, {r2, r3, r8, r9, sl}^ │ │ │ │ strmi r8, [r9, #2431] @ 0x97f │ │ │ │ strmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r4, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ strbmi r0, [r0], -r0, lsl #30 │ │ │ │ adcle r4, r8, r9, asr #12 │ │ │ │ @@ -206567,60 +206553,60 @@ │ │ │ │ movwmi fp, #8922 @ 0x22da │ │ │ │ svcvs 0x0000e851 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r1, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr13, cr4, {7} │ │ │ │ ldrb r7, [r6, -r5, ror #1]! │ │ │ │ - @ instruction: 0xf9d6f1cd │ │ │ │ + @ instruction: 0xf9d2f1cd │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0xb1a4a8 │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ + blmi 0xb1a470 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16032ba │ │ │ │ vrecps.f32 , q7, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614648 │ │ │ │ - vceq.f32 d31, d30, d3 │ │ │ │ + @ instruction: 0xf24efe9f │ │ │ │ vqdmlal.s , d0, d2[7] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1bf1104 │ │ │ │ - @ instruction: 0xf073fb33 │ │ │ │ + @ instruction: 0xf073fb2f │ │ │ │ @ instruction: 0x4601fd33 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ vhadd.s8 d24, d6, d0 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - blls 0x1da114 │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ + blls 0x1da0dc │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe7d0f9ff │ │ │ │ @ instruction: 0x46419a10 │ │ │ │ - eorcs pc, ip, r6, asr #4 │ │ │ │ + rscsne pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f07d │ │ │ │ andcs lr, r0, r7, asr #15 │ │ │ │ - tstpne r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ @ instruction: 0xff08f160 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, asr lr │ │ │ │ + eorseq ip, r3, ip, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf0144abd │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ @@ -206648,15 +206634,15 @@ │ │ │ │ ldmdaeq r3, {r3, r4, r8, sp, pc} │ │ │ │ @ instruction: 0xf8c49603 │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ ldrb r9, [r9, r4] │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14be138 │ │ │ │ + b 0x14be100 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ @ instruction: 0xf8c4e7ce │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ strb r9, [r9, r4] │ │ │ │ andeq pc, r8, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf1000761 │ │ │ │ @ instruction: 0xf1bb808f │ │ │ │ @@ -206666,177 +206652,177 @@ │ │ │ │ strbeq pc, [r0, -r3, asr #3] @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ vmlaeq.f64 d14, d27, d20 │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf607fa21 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ - blx 0x92ae28 │ │ │ │ - b 0x14d7590 │ │ │ │ + blx 0x92adf0 │ │ │ │ + b 0x14d7558 │ │ │ │ movwmi r0, #26571 @ 0x67cb │ │ │ │ msreq CPSR_, r7, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ - blx 0x26a478 │ │ │ │ + blx 0x26a440 │ │ │ │ @ instruction: 0xf1a7f101 │ │ │ │ - blx 0xa5a20c │ │ │ │ + blx 0xa5a1d4 │ │ │ │ movwmi pc, #56332 @ 0xdc0c @ │ │ │ │ smlawteq r0, r7, r1, pc @ │ │ │ │ @ instruction: 0xf000fa08 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r7], {9} @ │ │ │ │ @ instruction: 0xf101fa28 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - b 0x13ea4a4 │ │ │ │ - blx 0x2dd1b4 │ │ │ │ + b 0x13ea46c │ │ │ │ + blx 0x2dd17c │ │ │ │ ldm lr, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ mvnsmi r8, #24, 18 @ 0x60000 │ │ │ │ ldrbmi r4, [r9], sp, ror #7 │ │ │ │ strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - beq 0x1149e0 │ │ │ │ + beq 0x1149a8 │ │ │ │ movweq lr, #31306 @ 0x7a4a │ │ │ │ - beq 0x1549e4 │ │ │ │ - b 0x137eddc │ │ │ │ + beq 0x1549ac │ │ │ │ + b 0x137eda4 │ │ │ │ movwls r0, #13068 @ 0x330c │ │ │ │ strcc lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ - blge 0x20d4558 │ │ │ │ + blge 0x20d4520 │ │ │ │ svclt 0x0008458b │ │ │ │ smlabble r3, r2, r5, r4 │ │ │ │ ldrbtcc lr, [r8], #-2254 @ 0xfffff732 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46594650 │ │ │ │ - blls 0x20e990 │ │ │ │ + blls 0x20e958 │ │ │ │ stcls 6, cr4, [r7], {203} @ 0xcb │ │ │ │ ldmdbhi r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c34422 │ │ │ │ @ instruction: 0xf1a30420 │ │ │ │ - blx 0xada28c │ │ │ │ - blx 0x35661c │ │ │ │ - blx 0xb57224 │ │ │ │ + blx 0xada254 │ │ │ │ + blx 0x3565e4 │ │ │ │ + blx 0xb571ec │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0xb2ae20 │ │ │ │ + blx 0xb2ade8 │ │ │ │ ldrmi pc, [r0], -r3, lsl #6 │ │ │ │ - blne 0x158224 │ │ │ │ - b 0x111ca4c │ │ │ │ - beq 0x7b2638 │ │ │ │ + blne 0x1581ec │ │ │ │ + b 0x111ca14 │ │ │ │ + beq 0x7b2600 │ │ │ │ ldrbmi r1, [ip, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xe74bdbf6 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf42ac │ │ │ │ + blcs 0xf4274 │ │ │ │ @ instruction: 0x4631d171 │ │ │ │ @ instruction: 0xf7614638 │ │ │ │ - andcs pc, r0, r5, ror #26 │ │ │ │ - tstpne r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsl #27 │ │ │ │ + bicseq pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr fp │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ cdp2 1, 1, cr15, cr14, cr0, {3} │ │ │ │ movweq pc, #20907 @ 0x51ab @ │ │ │ │ svclt 0x009c2b02 │ │ │ │ ldmdbne r2, {r1, r5, r7, r9, sl, lr} │ │ │ │ addhi pc, r6, r0, lsl #4 │ │ │ │ - blhi 0x15829c │ │ │ │ + blhi 0x158264 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ tstcs r9, #323584 @ 0x4f000 │ │ │ │ stmdavs r9, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46994592 │ │ │ │ - b 0x14cea58 │ │ │ │ + b 0x14cea20 │ │ │ │ @ instruction: 0xf04f03cb │ │ │ │ @ instruction: 0xf1c331ff │ │ │ │ @ instruction: 0xf00a0540 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ - blx 0x91af20 │ │ │ │ - bl 0xfeb96ab8 │ │ │ │ - blx 0x11caa8 │ │ │ │ + blx 0x91aee8 │ │ │ │ + bl 0xfeb96a80 │ │ │ │ + blx 0x11ca70 │ │ │ │ sbceq pc, r0, r4, lsl #8 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ rscmi r4, r9, r2, lsr #6 │ │ │ │ @ instruction: 0xf1a0431a │ │ │ │ @ instruction: 0xf1c00420 │ │ │ │ - blx 0x11b740 │ │ │ │ + blx 0x11b708 │ │ │ │ @ instruction: 0xf1a0f300 │ │ │ │ - blx 0x2da748 │ │ │ │ - blx 0x1972dc │ │ │ │ + blx 0x2da710 │ │ │ │ + blx 0x1972a4 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ @ instruction: 0xf600fa09 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ - blx 0xaeaf78 │ │ │ │ + blx 0xaeaf40 │ │ │ │ msrmi CPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ movwmi r4, #57474 @ 0xe082 │ │ │ │ @ instruction: 0xf700fa08 │ │ │ │ - ldrsbeq lr, [pc, #-138] @ 0xda266 │ │ │ │ + ldrsbeq lr, [pc, #-138] @ 0xda22e │ │ │ │ bicsmi r4, fp, #1207959555 @ 0x48000003 │ │ │ │ @ instruction: 0x0c00ea02 │ │ │ │ streq lr, [r7], #-2636 @ 0xfffff5b4 │ │ │ │ @ instruction: 0x0c01ea03 │ │ │ │ streq lr, [r6, #-2636] @ 0xfffff5b4 │ │ │ │ ldmdbhi pc!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084589 │ │ │ │ smlabble r3, r0, r5, r4 │ │ │ │ ldrbmi lr, [ip, #-2250]! @ 0xfffff736 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1cde7e8 │ │ │ │ - vtst.8 d31, d14, d21 │ │ │ │ + vtst.8 d31, d14, d17 │ │ │ │ vqdmlal.s , d0, d0[7] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r6, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x007ff57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ movwlt r7, #14363 @ 0x381b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xf9a6f1bf │ │ │ │ - blx 0xfea96532 │ │ │ │ + @ instruction: 0xf9a2f1bf │ │ │ │ + blx 0xfea964fa │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ stmib sp, {r3, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d21, d6, d0 │ │ │ │ - vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ @ instruction: 0xe762f873 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x2da840 │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ + blmi 0x2da808 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1604201 │ │ │ │ ldrtmi pc, [r2], -r5, lsl #27 @ │ │ │ │ vmax.s8 d20, d6, d25 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ smlsld pc, lr, pc, r8 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, ror #28 │ │ │ │ + eorseq ip, r3, ip, lsr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ stcls 6, cr4, [r8], {7} │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ stmdbeq r4!, {r8, r9, ip, pc} │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ - blx 0xfe1183d4 │ │ │ │ + blx 0xfe11839c │ │ │ │ svclt 0x004806e3 │ │ │ │ @ instruction: 0x4602ba33 │ │ │ │ - blt 0xc8a104 │ │ │ │ + blt 0xc8a0cc │ │ │ │ svclt 0x00484641 │ │ │ │ @ instruction: 0x4638461d │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff9501 │ │ │ │ - bmi 0x319d3c │ │ │ │ + bmi 0x319d04 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206849,46 +206835,46 @@ │ │ │ │ vhadd.s8 d27, d20, d11 │ │ │ │ vmull.s q11, d0, d0[2] │ │ │ │ @ instruction: 0x46910a95 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf64c9305 │ │ │ │ - vqdmlal.s q9, d0, d1[5] │ │ │ │ + vsubw.s8 q9, q0, d29 │ │ │ │ movwls r0, #33570 @ 0x8322 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ movwls r8, #4096 @ 0x1000 │ │ │ │ stc2 0, cr15, [r8], {129} @ 0x81 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ - b 0x974880 │ │ │ │ + b 0x974848 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [fp, #-1872] @ 0xfffff8b0 │ │ │ │ svclt 0x004d0769 │ │ │ │ tsteq r2, r5, lsr #20 │ │ │ │ tstls r4, r1, lsl #2 │ │ │ │ svclt 0x00429804 │ │ │ │ smlalbteq pc, r0, r1, r3 @ │ │ │ │ andls r4, r4, r8, lsl #6 │ │ │ │ svclt 0x0008429e │ │ │ │ svclt 0x000c45b8 │ │ │ │ - bleq 0x1565e0 │ │ │ │ - bleq 0x1165e4 │ │ │ │ + bleq 0x1565a8 │ │ │ │ + bleq 0x1165ac │ │ │ │ adcshi pc, r5, r0 │ │ │ │ andsle r4, r8, r9, lsr #11 │ │ │ │ stmdale r3, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0029a05 │ │ │ │ svclt 0x00280201 │ │ │ │ - bllt 0xd62cc0 │ │ │ │ + bllt 0xd62c88 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ - bllt 0xff03a83c │ │ │ │ + bllt 0xff03a804 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0813c08 │ │ │ │ stmdbls r8, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf07c4620 │ │ │ │ ldrmi pc, [r8, #2489]! @ 0x9b9 │ │ │ │ @ instruction: 0x1c7ed96b │ │ │ │ strbmi lr, [sl, #-1976] @ 0xfffff848 │ │ │ │ @@ -206900,15 +206886,15 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, r6, lsr #2 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8a0f081 │ │ │ │ eorscs lr, r8, r5, ror #15 │ │ │ │ @ instruction: 0xf1529306 │ │ │ │ - blls 0x298e1c │ │ │ │ + blls 0x298de4 │ │ │ │ ldrbmi r6, [r1], -r6, lsl #3 │ │ │ │ @ instruction: 0xf8c03b01 │ │ │ │ andvs fp, r3, #36 @ 0x24 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ andcc r9, r8, r0, lsr r0 │ │ │ │ @ instruction: 0xf0816143 │ │ │ │ ldrmi pc, [r8, #2189]! @ 0x88d │ │ │ │ @@ -206916,32 +206902,32 @@ │ │ │ │ strb r6, [lr, r5, lsr #5] │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0819206 │ │ │ │ @ instruction: 0x1e73f987 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf08161a3 │ │ │ │ - bls 0x298744 │ │ │ │ + bls 0x29870c │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ stccs 0, cr8, [r0, #-672] @ 0xfffffd60 │ │ │ │ ldrhtcs sp, [r8], -fp │ │ │ │ - blx 0x716ab0 │ │ │ │ + blx 0x716a78 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ stmib r0, {r0, r2, r8, r9, sp, lr}^ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ @ instruction: 0xf864f081 │ │ │ │ ldrbmi lr, [r1], -r9, lsr #15 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43206 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf95ef081 │ │ │ │ - bls 0x2c11b4 │ │ │ │ + bls 0x2c117c │ │ │ │ ldmdale r5, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r2, r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf07c1008 │ │ │ │ ldrb pc, [r1, -pc, asr #18] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r4, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @@ -206976,15 +206962,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ stccc 1, cr0, [r8], {149} @ 0x95 │ │ │ │ @ instruction: 0xf90af081 │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vmla.f d18, d0, d1[5] │ │ │ │ + vaddw.s8 q9, q0, d29 │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ @ instruction: 0xe7b2f8ff │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1b880a8 │ │ │ │ strdle r3, [r1, #-255] @ 0xffffff01 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #2459 @ 0x99b @ │ │ │ │ @@ -207050,15 +207036,15 @@ │ │ │ │ @ instruction: 0xf922f152 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0803008 │ │ │ │ - bls 0x1da52c │ │ │ │ + bls 0x1da4f4 │ │ │ │ mlascs r8, pc, r7, lr @ │ │ │ │ @ instruction: 0xf1529203 │ │ │ │ strmi pc, [r3], -pc, lsl #18 │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ movwvs r0, #8597 @ 0x2195 │ │ │ │ @ instruction: 0xf1086207 │ │ │ │ @@ -207071,15 +207057,15 @@ │ │ │ │ cdpne 7, 7, cr14, cr2, cr6, {1} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ subvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ @ instruction: 0x4605fa5d │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bvs 0xfe1c64ec │ │ │ │ + bvs 0xfe1c64b4 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ vmax.f32 q13, q2, q3 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ @ instruction: 0xf0810195 │ │ │ │ @ instruction: 0xf1b8f83f │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ @@ -207098,28 +207084,28 @@ │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ @ instruction: 0x46200195 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf0806123 │ │ │ │ stccs 15, cr15, [r0, #-76] @ 0xffffffb4 │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - bvs 0xfe9d43b8 │ │ │ │ + bvs 0xfe9d4380 │ │ │ │ @ instruction: 0xd1e04599 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf80af081 │ │ │ │ streq pc, [r8], -r4, lsr #3 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ stmib r5, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2306 │ │ │ │ - vmla.f d18, d0, d1[5] │ │ │ │ + vaddw.s8 q9, q0, d29 │ │ │ │ @ instruction: 0xf07b0122 │ │ │ │ @ instruction: 0xe7d0fff9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a64 │ │ │ │ + bl 0xfec31a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ cdp2 0, 13, cr15, cr10, cr6, {4} │ │ │ │ @ instruction: 0xf8d4b1a0 │ │ │ │ @ instruction: 0xf5043088 │ │ │ │ @ instruction: 0xf64f5200 │ │ │ │ @@ -207127,30 +207113,30 @@ │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ andne pc, sl, #10616832 @ 0xa20000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbtvs pc, [ip], #-589 @ 0xfffffdb3 @ │ │ │ │ + strbvs pc, [r4], #-589 @ 0xfffffdb3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1609400 │ │ │ │ svclt 0x0000faf1 │ │ │ │ - eorseq ip, r3, r4, ror lr │ │ │ │ + eorseq ip, r3, ip, lsr lr │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [sl], {112} @ 0x70 │ │ │ │ stmiapl r3!, {r1, r9, sl, lr}^ │ │ │ │ - blcs 0x146e5c │ │ │ │ + blcs 0x146e24 │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ andle r2, r0, r2 │ │ │ │ andsvs r4, r3, r8, lsl #12 │ │ │ │ - blmi 0x218a54 │ │ │ │ + blmi 0x218a1c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi r6, [r8], -r3, lsl #16 │ │ │ │ ldrb r3, [r4, r2, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207191,39 +207177,39 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ movwcs fp, #32902 @ 0x8086 │ │ │ │ - rsccs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + adccs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ andls r3, r5, #1044480 @ 0xff000 │ │ │ │ - rsbeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + eoreq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r9, r4, #-2147483648 @ 0x80000000 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #-536870910 @ 0xe0000002 │ │ │ │ - sbccs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addscs pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blcc 0xd6b1c │ │ │ │ - blx 0x517116 │ │ │ │ + blcc 0xd6ae4 │ │ │ │ + blx 0x4170de │ │ │ │ cdp2 0, 0, cr15, cr4, cr12, {0} │ │ │ │ subvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blge 0x11512c │ │ │ │ + blge 0x1150f4 │ │ │ │ @ instruction: 0xf93cf081 │ │ │ │ vcge.s8 d27, d22, d0 │ │ │ │ - vmul.i d18, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c028b0 │ │ │ │ strmi r0, [r4], -lr, lsr #16 │ │ │ │ strbmi r6, [r2], -r1, lsr #21 │ │ │ │ @ instruction: 0xf01169a5 │ │ │ │ stmdbvs r3!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e2d │ │ │ │ @ instruction: 0xf0110e72 │ │ │ │ @@ -207234,25 +207220,25 @@ │ │ │ │ streq lr, [r3], -r5, lsr #23 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ tstcs r1, r8, ror ip │ │ │ │ @ instruction: 0x0c03e9cd │ │ │ │ @ instruction: 0x6e01e9cd │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - blx 0xff797180 │ │ │ │ + blx 0xff697148 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf081ab00 │ │ │ │ strmi pc, [r4], -fp, lsr #18 │ │ │ │ bicsle r2, r1, r0, lsl #16 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00c4df0 │ │ │ │ svclt 0x0000bdd7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c78 │ │ │ │ + bl 0xfec31c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vmla.i d22, d0, d0[2] │ │ │ │ @ instruction: 0xf0810095 │ │ │ │ @@ -207279,15 +207265,15 @@ │ │ │ │ andlt r6, r3, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbd30 │ │ │ │ bfi pc, r1, (invalid: 27:26) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d04 │ │ │ │ + bl 0xfec31ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r9, #268435464 @ 0x10000008 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stc2 0, cr15, [r4, #48]! @ 0x30 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ @@ -207296,113 +207282,113 @@ │ │ │ │ @ instruction: 0xf8a4f081 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andlt r0, r3, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, r0, r6, asr #4 │ │ │ │ + sbccs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1972265 │ │ │ │ - svclt 0x0000fc2b │ │ │ │ - eorseq ip, r3, r4, lsl #29 │ │ │ │ + svclt 0x0000fc2f │ │ │ │ + eorseq ip, r3, ip, asr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed855 │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ ldmdale r1!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ - bcs 0xec3f0 │ │ │ │ + bcs 0xec3b8 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r0], lr, asr #2 │ │ │ │ - bcc 0xd6fc4 │ │ │ │ + bcc 0xd6f8c │ │ │ │ @ instruction: 0xf1c64444 │ │ │ │ - b 0x1dcbb0 │ │ │ │ + b 0x1dcb78 │ │ │ │ @ instruction: 0xf00c0408 │ │ │ │ adcmi pc, r5, #5440 @ 0x1540 │ │ │ │ vcgt.s8 d29, d4, d24 │ │ │ │ vqdmlsl.s q11, d0, d0[2] │ │ │ │ mul sl, r5, r7 │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ andsle r0, sp, #0, 6 │ │ │ │ - b 0x1ebca4 │ │ │ │ + b 0x1ebc6c │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ - blne 0xbcf83c │ │ │ │ + blne 0xbcf804 │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0811900 │ │ │ │ stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xdac10 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xdabd8 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q11, q8 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ - blmi 0x65acf0 │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ + blmi 0x65acb8 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - blx 0xfef9729e │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + blx 0xff097266 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcc pc, r0, r6, asr #4 │ │ │ │ + andcc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ @ instruction: 0xf1972272 │ │ │ │ - vqdmulh.s d31, d22, d29 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vpadd.i8 d31, d22, d17 │ │ │ │ + vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ - blmi 0x31ad24 │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ + blmi 0x31acec │ │ │ │ rsbscs pc, r1, #64, 4 │ │ │ │ - blx 0xfe9172d2 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + blx 0xfea1729a │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, ip, r6, asr #4 │ │ │ │ + rsccs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf197721c │ │ │ │ - svclt 0x0000fb93 │ │ │ │ - mlaseq r3, ip, lr, ip │ │ │ │ + svclt 0x0000fb97 │ │ │ │ + eorseq ip, r3, r4, ror #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - blx 0x1f973ce │ │ │ │ + blx 0x1e97396 │ │ │ │ @ instruction: 0xf00c4680 │ │ │ │ @ instruction: 0xf5b8fcd7 │ │ │ │ svclt 0x00c35f80 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0xdadc8 @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0xdad90 @ │ │ │ │ vqadd.u32 d20, d15, d12 │ │ │ │ @ instruction: 0xf04f040b │ │ │ │ svclt 0x00d40700 │ │ │ │ - ldrbvc pc, [pc, #1540]! @ 0xdb2d4 @ │ │ │ │ + ldrbvc pc, [pc, #1540]! @ 0xdb29c @ │ │ │ │ vmla.i8 d17, d4, d29 │ │ │ │ vmla.i d22, d0, d0[2] │ │ │ │ @ instruction: 0x46220095 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0805700 │ │ │ │ smlalbtlt pc, r0, r7, pc @ │ │ │ │ movwcs lr, #27088 @ 0x69d0 │ │ │ │ @@ -207413,40 +207399,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #9769 @ 0x2629 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe118d1a │ │ │ │ + blx 0xfe118ce2 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #6 │ │ │ │ - bcc 0xe1ed0 │ │ │ │ + bcc 0xe1e98 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdavs r8, {r0, r3, r8, r9, fp, ip} │ │ │ │ andlt r4, r2, r0, lsr #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 1, 10, cr15, cr10, cr8, {6} │ │ │ │ + cdplt 1, 10, cr15, cr6, cr8, {6} │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ and sp, ip, r2, lsl #24 │ │ │ │ tstmi lr, #536576 @ 0x83000 │ │ │ │ strtmi r3, [r2], -r8, lsl #16 │ │ │ │ movwcs r3, #8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xffacf080 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vabd.s8 q15, q11, │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x15ae2c │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ + blmi 0x15adf4 │ │ │ │ eorvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x8173da │ │ │ │ - ldrhteq ip, [r3], -r4 │ │ │ │ + blx 0x9173a2 │ │ │ │ + eorseq ip, r3, ip, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ strmi r2, [r9], r0, lsl #10 │ │ │ │ stc2 0, cr15, [sl], #-48 @ 0xffffffd0 │ │ │ │ @@ -207455,101 +207441,101 @@ │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xff62f080 │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ ldrbteq r6, [r1], r6, lsl #21 │ │ │ │ @ instruction: 0xf016d53e │ │ │ │ cmnle r8, r2, lsl #14 │ │ │ │ - blx 0xffc974e4 │ │ │ │ + blx 0xffb974ac │ │ │ │ @ instruction: 0xf5b04683 │ │ │ │ - stclle 15, cr5, [pc, #-512]! @ 0xdabcc │ │ │ │ + stclle 15, cr5, [pc, #-512]! @ 0xdab94 │ │ │ │ vhsub.s8 q10, , │ │ │ │ @ instruction: 0xf6cf0a01 │ │ │ │ strdmi r7, [r3], -pc @ │ │ │ │ stmdavs r8, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - beq 0x1d5c8c │ │ │ │ - ldrbvc pc, [pc, #1539]! @ 0xdb3eb @ │ │ │ │ + beq 0x1d5c54 │ │ │ │ + ldrbvc pc, [pc, #1539]! @ 0xdb3b3 @ │ │ │ │ movwls r4, #9788 @ 0x263c │ │ │ │ and r9, fp, r3 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1518dee │ │ │ │ + blx 0x1518db6 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - bl 0x36ba80 │ │ │ │ + bl 0x36ba48 │ │ │ │ ldrmi r0, [fp, #773] @ 0x305 │ │ │ │ stmdble r4!, {r2, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrbtvc pc, [pc], r5, lsr #13 @ │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf0809301 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe1cf1c0 │ │ │ │ + bvs 0xfe1cf188 │ │ │ │ @ instruction: 0x06da431f │ │ │ │ movwcs sp, #1508 @ 0x5e4 │ │ │ │ strtmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ @ instruction: 0xf7ff0702 │ │ │ │ @ instruction: 0xe7dbfaf3 │ │ │ │ - blx 0xffd16e6e │ │ │ │ + blx 0xffd16e36 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vaba.s8 q8, q2, │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ svclt 0x00440395 │ │ │ │ streq pc, [r5, -r7, lsr #32] │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ andeq pc, r7, #7 │ │ │ │ - blls 0x174ed0 │ │ │ │ + blls 0x174e98 │ │ │ │ ldrmi r4, [r8], -r3, lsl #8 │ │ │ │ - cdp2 1, 0, cr15, cr14, cr8, {6} │ │ │ │ - blx 0xff516eae │ │ │ │ + cdp2 1, 0, cr15, cr10, cr8, {6} │ │ │ │ + blx 0xff516e76 │ │ │ │ andlt r1, r5, r0, ror #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00c8ff0 │ │ │ │ andcs pc, r1, r3, asr #23 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r4, r2, #34603008 @ 0x2100000 │ │ │ │ - b 0x126c760 │ │ │ │ + b 0x126c728 │ │ │ │ vabd.u32 d16, d15, d2 │ │ │ │ tstls r2, fp, lsl #2 │ │ │ │ @ instruction: 0xf601460c │ │ │ │ @ instruction: 0x462071ff │ │ │ │ - blx 0xfeb98ec4 │ │ │ │ + blx 0xfeb98e8c │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffa18ec4 │ │ │ │ + blx 0xffa18e8c │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ ldr r4, [sp, r4, lsl #12]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec320e0 │ │ │ │ + bl 0xfec320a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r2, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf19b4629 │ │ │ │ - @ instruction: 0x4620f853 │ │ │ │ - cdp2 7, 13, cr15, cr14, cr0, {3} │ │ │ │ + @ instruction: 0x4620f857 │ │ │ │ + cdp2 7, 15, cr15, cr10, cr0, {3} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r5, r5, asr #28 │ │ │ │ adcmi r4, r8, #218103808 @ 0xd000000 │ │ │ │ andcs fp, r0, r8, lsl #31 │ │ │ │ @@ -207567,26 +207553,26 @@ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ cdp2 0, 8, cr15, cr4, cr0, {4} │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, r4, #402653184 @ 0x18000000 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ @ instruction: 0xf8dcd33a │ │ │ │ - b 0xa63044 │ │ │ │ + b 0xa6300c │ │ │ │ @ instruction: 0xf0330302 │ │ │ │ teqle r3, r2, lsl #2 │ │ │ │ @ instruction: 0x06d3b193 │ │ │ │ @ instruction: 0x4620d530 │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ - blne 0xbc7d1c │ │ │ │ + blne 0xbc7ce4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andcs sp, r1, r5, lsr #4 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ andls sp, r3, r7, asr #3 │ │ │ │ - blx 0xe96fe2 │ │ │ │ + blx 0xe96faa │ │ │ │ strb r9, [r2, r3, lsl #16] │ │ │ │ movwmi lr, #35292 @ 0x89dc │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ rscsle r0, r0, #0, 6 │ │ │ │ strb r3, [ip, r1, lsl #8] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf00cd1ec │ │ │ │ @@ -207603,15 +207589,15 @@ │ │ │ │ ldrb r2, [r5, r0] │ │ │ │ ldrb r4, [r6, r0, asr #12] │ │ │ │ str fp, [sp, r1, lsl #2] │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32214 │ │ │ │ + bl 0xfec321dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, asr #31 │ │ │ │ addlt r4, r9, r5, lsr fp │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf00c0300 │ │ │ │ @@ -207619,62 +207605,62 @@ │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ andscs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff1a20 │ │ │ │ ldmiblt r0!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ - blx 0xffa17084 │ │ │ │ + blx 0xffa1704c │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbdf0 │ │ │ │ vpmin.s8 , q15, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - @ instruction: 0xf1ccfe43 │ │ │ │ - vmul.i8 , q7, │ │ │ │ + @ instruction: 0xf1ccfe5f │ │ │ │ + vmul.i8 , q7, │ │ │ │ vbic.i32 , #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1be1104 │ │ │ │ - @ instruction: 0xf072faf1 │ │ │ │ - blls 0x21a494 │ │ │ │ - bls 0x16c8d8 │ │ │ │ + @ instruction: 0xf072faed │ │ │ │ + blls 0x21a45c │ │ │ │ + bls 0x16c8a0 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7d0f9bf │ │ │ │ vmin.s8 d20, d6, d25 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7c8f9b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbeq sp, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ - beq 0x11724c │ │ │ │ + beq 0x117214 │ │ │ │ strmi r4, [fp], pc, asr #22 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ ldrmi sl, [r1], -r0 │ │ │ │ @ instruction: 0x462a4658 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7fe9b18 │ │ │ │ @@ -207684,40 +207670,40 @@ │ │ │ │ stmib sp, {r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7feaa0a │ │ │ │ strdcc pc, [r3], -r7 │ │ │ │ stmdacs r7, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldm pc, {r0, r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrtvc pc, [r2], #-0 @ │ │ │ │ strbvs r4, [sp, #-628] @ 0xfffffd8c │ │ │ │ - bls 0x6dc310 │ │ │ │ + bls 0x6dc2d8 │ │ │ │ ldrbmi sl, [r9], -r4, lsl #16 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ @ instruction: 0x6704e9dd │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xee1d493a │ │ │ │ @ instruction: 0xf04f3f70 │ │ │ │ @ instruction: 0xf8410c00 │ │ │ │ strbteq ip, [fp], r3 │ │ │ │ - blt 0x550590 │ │ │ │ - blt 0xd8998c │ │ │ │ + blt 0x550558 │ │ │ │ + blt 0xd89954 │ │ │ │ @ instruction: 0x460eba38 │ │ │ │ - blmi 0xd6ca04 │ │ │ │ + blmi 0xd6c9cc │ │ │ │ strvs lr, [r0, -r4, asr #19] │ │ │ │ andeq lr, r2, #196, 18 @ 0x310000 │ │ │ │ - blls 0x4351fc │ │ │ │ + blls 0x4351c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ - blls 0x1da300 │ │ │ │ + blls 0x1da2c8 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ strmi r4, [r9], r0, lsl #13 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ cdpge 7, 0, cr14, cr8, cr10, {6} │ │ │ │ ldmdavs r8, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ @@ -207730,36 +207716,36 @@ │ │ │ │ addslt r8, r2, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xc006f8b3 │ │ │ │ strmi lr, [r0], -r1, asr #20 │ │ │ │ strmi lr, [ip, -r2, asr #20] │ │ │ │ addlt r8, r9, #409600 @ 0x64000 │ │ │ │ addlt r8, r0, #88, 18 @ 0x160000 │ │ │ │ addslt r8, r2, #2523136 @ 0x268000 │ │ │ │ - b 0x113d97c │ │ │ │ - b 0x116d214 │ │ │ │ + b 0x113d944 │ │ │ │ + b 0x116d1dc │ │ │ │ ldrb r4, [r9, r3, lsl #18] │ │ │ │ ldmdavs sl, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldmvs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ldm r3, {r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwcc r6, #34687 @ 0x877f │ │ │ │ ldmdbhi pc!, {r0, r1, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - tstpne r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ mcr2 1, 1, pc, cr8, cr15, {2} @ │ │ │ │ - @ instruction: 0xf8a0f1cc │ │ │ │ + @ instruction: 0xf89cf1cc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, asr #29 │ │ │ │ + eorseq ip, r3, ip, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32464 │ │ │ │ + bl 0xfec3242c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ stmdami r3!, {r0, r9, sl, lr} │ │ │ │ streq pc, [r7], #-3 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andls r6, r5, r0, lsl #16 │ │ │ │ @@ -207767,38 +207753,38 @@ │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ rsceq pc, r4, r1, asr #29 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ ldmib sp, {r2, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1c45302 │ │ │ │ @ instruction: 0xf1c40240 │ │ │ │ rscmi r0, r0, r0, lsr #24 │ │ │ │ - blx 0x22b4f0 │ │ │ │ - b 0x11da2d8 │ │ │ │ + blx 0x22b4b8 │ │ │ │ + b 0x11da2a0 │ │ │ │ @ instruction: 0xf1c4030c │ │ │ │ - blx 0x21e330 │ │ │ │ - blx 0x157abc │ │ │ │ - b 0x111a2e8 │ │ │ │ + blx 0x21e2f8 │ │ │ │ + blx 0x157a84 │ │ │ │ + b 0x111a2b0 │ │ │ │ @ instruction: 0xf1a4000c │ │ │ │ - blx 0xa1e340 │ │ │ │ - b 0x11da2f4 │ │ │ │ + blx 0xa1e308 │ │ │ │ + b 0x11da2bc │ │ │ │ @ instruction: 0xf1a4030c │ │ │ │ - blx 0x91e34c │ │ │ │ - blx 0x9582e0 │ │ │ │ - b 0x11da304 │ │ │ │ - b 0x10db6e8 │ │ │ │ + blx 0x91e314 │ │ │ │ + blx 0x9582a8 │ │ │ │ + b 0x11da2cc │ │ │ │ + b 0x10db6b0 │ │ │ │ tstmi r0, #12 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - svclt 0x0000f849 │ │ │ │ + svclt 0x0000f845 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbeq r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r0], r0, lsl #4 │ │ │ │ @@ -207806,15 +207792,15 @@ │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ @ instruction: 0x4604fad9 │ │ │ │ tstle r7, r2, asr #14 │ │ │ │ @ instruction: 0x677fe8d0 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0xdcb044 │ │ │ │ + blt 0xdcb00c │ │ │ │ @ instruction: 0x4616ba3a │ │ │ │ @ instruction: 0x4630461f │ │ │ │ andlt r4, r3, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -207827,88 +207813,88 @@ │ │ │ │ ldmdaeq r4, {r0, r1, r2, r4, r8, sl, fp, ip} │ │ │ │ stmdavs r2!, {r0, r1} │ │ │ │ ldrmi r6, [r6], -r3, ror #16 │ │ │ │ bfc r4, #12, #10 │ │ │ │ addslt r8, r2, #2228224 @ 0x220000 │ │ │ │ addlt r8, r9, #6356992 @ 0x610000 │ │ │ │ addslt r8, fp, #10682368 @ 0xa30000 │ │ │ │ - b 0x117d714 │ │ │ │ - b 0x11acb9c │ │ │ │ + b 0x117d6dc │ │ │ │ + b 0x11acb64 │ │ │ │ strb r4, [r9, r0, lsl #14] │ │ │ │ stmdavs r7!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ - blx 0x17993a2 │ │ │ │ + blx 0x179936a │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andcs lr, r0, r0, asr #15 │ │ │ │ - tstpne r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ stc2l 1, cr15, [ip, #-380]! @ 0xfffffe84 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r7, asr #30 │ │ │ │ str r4, [sp, pc, lsl #12]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + mlaseq r3, ip, lr, ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -sp, ror #20 │ │ │ │ stmdaeq r3, {r4, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r1, r4, r8, ip, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s19 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x10b138 │ │ │ │ + blt 0x10b100 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc sp, r1, r0, lsl ip │ │ │ │ - b 0x14d20f0 │ │ │ │ + b 0x14d20b8 │ │ │ │ @ instruction: 0xf02408c8 │ │ │ │ stmdavs r3!, {r0, r1, sl} │ │ │ │ @ instruction: 0xf1c86860 │ │ │ │ - blx 0x99bc50 │ │ │ │ + blx 0x99bc18 │ │ │ │ @ instruction: 0xf002f308 │ │ │ │ addsmi r0, r0, pc, lsl r2 │ │ │ │ bfi r4, r8, #6, #16 │ │ │ │ tstle fp, r2, lsl #16 │ │ │ │ strle r0, [r5, #-1890] @ 0xfffff89e │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xe7cbfef7 │ │ │ │ movweq pc, #28708 @ 0x7024 @ │ │ │ │ @ instruction: 0x677fe8d3 │ │ │ │ andeq pc, r7, r4 │ │ │ │ @ instruction: 0xf1c000c0 │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ - blx 0xa5c108 │ │ │ │ - blx 0x2d748c │ │ │ │ - blx 0xad7c98 │ │ │ │ + blx 0xa5c0d0 │ │ │ │ + blx 0x2d7454 │ │ │ │ + blx 0xad7c60 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b74318 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x1db95c │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ + blmi 0x1db924 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf15f12db │ │ │ │ svclt 0x0000fcf7 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r0, ror #29 │ │ │ │ + eorseq ip, r3, r8, lsr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #152, 12 @ 0x9800000 │ │ │ │ @@ -207916,181 +207902,181 @@ │ │ │ │ bicmi pc, r2, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf0124604 │ │ │ │ andsle r0, r4, r1, lsl #12 │ │ │ │ addlt r8, r0, #0, 16 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x110b208 │ │ │ │ + blt 0x110b1d0 │ │ │ │ andlt fp, r2, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460181f0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x419510 │ │ │ │ + blx 0x4194d8 │ │ │ │ stmdacs r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf004d11c │ │ │ │ - blcs 0x11c130 │ │ │ │ + blcs 0x11c0f8 │ │ │ │ @ instruction: 0xf004d02c │ │ │ │ - blcs 0x29c168 │ │ │ │ + blcs 0x29c130 │ │ │ │ @ instruction: 0xf024d021 │ │ │ │ ldm r3, {r0, r1, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf004677f │ │ │ │ sbceq r0, r0, r7 │ │ │ │ eoreq pc, r0, #192, 2 @ 0x30 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf000fa26 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ strb fp, [r7, r0, lsl #5] │ │ │ │ - tstpne r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ @ instruction: 0x463072d7 │ │ │ │ @ instruction: 0xf15f9600 │ │ │ │ stmdahi r0!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4622e7ba │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ ldr fp, [r3, r0, lsl #5]! │ │ │ │ stceq 8, cr15, [r1], {84} @ 0x54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, ip, ror #29 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacdd8 │ │ │ │ + b 0x1cacda0 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ @ instruction: 0xf89d4249 │ │ │ │ addsmi r7, r1, #36 @ 0x24 │ │ │ │ ldrmi sp, [lr], -lr, asr #6 │ │ │ │ stmdale r0, {r1, r8, r9, fp, sp}^ │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r2, {r0, r8, sp} │ │ │ │ - msrvs CPSR_, #76, 12 @ 0x4c00000 │ │ │ │ + mvnpl pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d34620 │ │ │ │ @ instruction: 0xf7ff8104 │ │ │ │ - b 0x719ef4 │ │ │ │ + b 0x719ebc │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ biceq pc, r0, r0, asr #7 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ svccs 0x0000b2c9 │ │ │ │ - blls 0x38f6e8 │ │ │ │ + blls 0x38f6b0 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ andsvs r6, ip, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {sp} │ │ │ │ - blls 0x36c69c │ │ │ │ + blls 0x36c664 │ │ │ │ andlt r6, r2, ip, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ stc2 1, cr15, [r2], #-380 @ 0xfffffe84 │ │ │ │ - ldrbcc pc, [r8], #582 @ 0x246 @ │ │ │ │ + strtcc pc, [r0], #582 @ 0x246 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf15f9400 │ │ │ │ @ instruction: 0xf5a5fc13 │ │ │ │ strmi r5, [fp], -r8 │ │ │ │ stcls 6, cr4, [fp], {33} @ 0x21 │ │ │ │ ldmdacc r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00e9400 │ │ │ │ svclt 0x0000fe89 │ │ │ │ - eorseq ip, r3, ip, lsl #30 │ │ │ │ - ldrshteq ip, [r3], -r8 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, r0, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1caced8 │ │ │ │ + b 0x1cacea0 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ addsmi r4, r1, #-1879048188 @ 0x90000004 │ │ │ │ @ instruction: 0x461dd33e │ │ │ │ stmdale sl, {r1, r8, r9, fp, sp}^ │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r4, {r0, r8, r9, sp} │ │ │ │ - msrvs CPSR_, #76, 12 @ 0x4c00000 │ │ │ │ + mvnpl pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrmi r4, [r6], -r0, lsr #12 │ │ │ │ ldrdhi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf9c2f7ff │ │ │ │ svceq 0x0000ea18 │ │ │ │ vaddw.u8 , q0, d14 │ │ │ │ @ instruction: 0xf08c0cc0 │ │ │ │ - blx 0x189e700 │ │ │ │ + blx 0x189e6c8 │ │ │ │ @ instruction: 0xf5a7f38c │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ strtmi r9, [sl], -r9, lsl #24 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ cdp2 0, 4, cr15, cr6, cr14, {0} │ │ │ │ @ instruction: 0xb12e4630 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - sbcscc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + adccc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ @ instruction: 0xf15f324b │ │ │ │ andcs pc, r0, r5, lsr #23 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ - blx 0xfe797ce6 │ │ │ │ - eorseq ip, r3, r0, lsr pc │ │ │ │ - eorseq ip, r3, ip, lsl #30 │ │ │ │ + blx 0xfe797cae │ │ │ │ + ldrshteq ip, [r3], -r8 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32978 │ │ │ │ + bl 0xfec32940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vsubw.s8 q11, q8, d16 │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blcs 0xf57fc │ │ │ │ + blcs 0xf57c4 │ │ │ │ addsmi fp, r9, #24, 30 @ 0x60 │ │ │ │ strmi sp, [r8], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7ff4616 │ │ │ │ strbeq pc, [r3, -r9, ror #18] @ │ │ │ │ vraddhn.i16 d29, q0, │ │ │ │ @ instruction: 0xf08303c0 │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ @@ -208111,53 +208097,53 @@ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, lr, lsl #12 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - b 0x1c9d804 │ │ │ │ + b 0x1c9d7cc │ │ │ │ @ instruction: 0xf00b3616 │ │ │ │ vpmin.f32 d31, d15, d27 │ │ │ │ stmdami pc!, {r0, r1, r3, r8, sl} @ │ │ │ │ strcc lr, [r6], -pc, ror #20 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xb97a20 │ │ │ │ + blx 0xb979e8 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vmul.f d18, d0, d1[5] │ │ │ │ + vqdmlal.s q9, d0, d29 │ │ │ │ @ instruction: 0xf0800922 │ │ │ │ @ instruction: 0x4607fa3d │ │ │ │ andcs r6, r0, r3, lsr #18 │ │ │ │ @ instruction: 0x1e05e9d4 │ │ │ │ stmibvs r2!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf171469c │ │ │ │ tstle pc, #0, 20 │ │ │ │ - bl 0x1eece2c │ │ │ │ + bl 0x1eecdf4 │ │ │ │ eorle r0, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x463345b6 │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uhasxmi fp, r3, r8 │ │ │ │ mrrcne 1, 0, r2, sl, cr0 │ │ │ │ - bl 0xfe96c8f0 │ │ │ │ - bleq 0x55c0a4 │ │ │ │ + bl 0xfe96c8b8 │ │ │ │ + bleq 0x55c06c │ │ │ │ @ instruction: 0xf1ba01d2 │ │ │ │ - @ instruction: 0x462aeb3e │ │ │ │ + strtmi lr, [sl], -r2, asr #22 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #16 │ │ │ │ - blx 0x617a8c │ │ │ │ + blx 0x617a54 │ │ │ │ ldrb r4, [r5, r7, lsl #12] │ │ │ │ strtmi r1, [ip], fp, ror #21 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ - b 0x119e508 │ │ │ │ + b 0x119e4d0 │ │ │ │ bicseq r5, r8, r1, lsl #6 │ │ │ │ ldrdlt lr, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -208182,15 +208168,15 @@ │ │ │ │ vcgt.s8 d9, d0, d5 │ │ │ │ @ instruction: 0xf00280c8 │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460580b5 │ │ │ │ ldrcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ cdp2 0, 10, cr15, cr2, cr11, {0} │ │ │ │ - bleq 0x31797c │ │ │ │ + bleq 0x317944 │ │ │ │ streq pc, [fp, #-879] @ 0xfffffc91 │ │ │ │ strcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ @ instruction: 0xf027d01e │ │ │ │ ldreq r0, [fp, r0, asr #22]! │ │ │ │ strbeq pc, [r0], -r7 @ │ │ │ │ @ instruction: 0xf04bbf48 │ │ │ │ @ instruction: 0xf46f0b10 │ │ │ │ @@ -208208,15 +208194,15 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ strbvs pc, [r8, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ @ instruction: 0xf64cff33 │ │ │ │ - vqdmlal.s q9, d0, d1[5] │ │ │ │ + vsubw.s8 q9, q0, d29 │ │ │ │ movwls r0, #13090 @ 0x3322 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0804900 │ │ │ │ strmi pc, [r2], sp, ror #18 │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ @@ -208232,30 +208218,30 @@ │ │ │ │ strbmi r9, [r0], -r3, lsl #18 │ │ │ │ @ instruction: 0xff3ef07a │ │ │ │ mcrne 7, 3, lr, cr9, cr12, {6} │ │ │ │ @ instruction: 0xf8ca4650 │ │ │ │ @ instruction: 0x46391018 │ │ │ │ andsls pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf07f9204 │ │ │ │ - bls 0x21b2b4 │ │ │ │ + bls 0x21b27c │ │ │ │ sbcle r4, pc, #148, 4 @ 0x40000009 │ │ │ │ @ instruction: 0xf8da2038 │ │ │ │ andls r7, r3, #40 @ 0x28 │ │ │ │ @ instruction: 0xffd0f150 │ │ │ │ - bls 0x1ad208 │ │ │ │ + bls 0x1ad1d0 │ │ │ │ vhsub.s8 d22, d4, d2 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ movwvs r0, #29077 @ 0x7195 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c01c62 │ │ │ │ andcc r9, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf07f619a │ │ │ │ @ instruction: 0xf1bbfe19 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - blcs 0x102638 │ │ │ │ + blcs 0x102600 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6348 │ │ │ │ @ instruction: 0xe78733ff │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ stclne 12, cr11, [r2], #-908 @ 0xfffffc74 │ │ │ │ @@ -208264,48 +208250,48 @@ │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ ldc2l 0, cr15, [sl, #508]! @ 0x1fc │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0077f43f │ │ │ │ vaba.s8 q15, q11, q7 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ - blmi 0x49bb2c │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ + blmi 0x49baf4 │ │ │ │ rscsne pc, r5, #64, 4 │ │ │ │ - ldc2 1, cr15, [ip], {150} @ 0x96 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + stc2 1, cr15, [r0], #600 @ 0x258 │ │ │ │ + cmnpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eormi pc, r4, r6, asr #4 │ │ │ │ + rsccc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf19672fc │ │ │ │ - @ instruction: 0xf246fc8f │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vfma.f32 d31, d22, d3 │ │ │ │ + vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ - blmi 0x15bb60 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ + blmi 0x15bb28 │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 1, cr15, [r2], {150} @ 0x96 │ │ │ │ - eorseq ip, r3, r0, asr #30 │ │ │ │ + stc2 1, cr15, [r6], {150} @ 0x96 │ │ │ │ + eorseq ip, r3, r8, lsl #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r0, lsl #13 │ │ │ │ - ldrbvs pc, [pc, #-1064]! @ 0xdb6a4 @ │ │ │ │ + ldrbvs pc, [pc, #-1064]! @ 0xdb66c @ │ │ │ │ @ instruction: 0xf0252600 │ │ │ │ - b 0x149cf10 │ │ │ │ + b 0x149ced8 │ │ │ │ ldmdami sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8c8f080 │ │ │ │ @ instruction: 0x460404bf │ │ │ │ - blne 0xffc480ac │ │ │ │ + blne 0xffc48074 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ subsne lr, r5, r0, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -208314,17 +208300,17 @@ │ │ │ │ strtmi r5, [sl], -r0, lsl #8 │ │ │ │ @ instruction: 0xf080480d │ │ │ │ strmi pc, [r4], -sp, lsr #17 │ │ │ │ @ instruction: 0xf00bb110 │ │ │ │ @ instruction: 0xe7e2fd7d │ │ │ │ eorseq pc, r0, r2, asr #4 │ │ │ │ @ instruction: 0xff56f150 │ │ │ │ - b 0x1cad340 │ │ │ │ + b 0x1cad308 │ │ │ │ stmdbmi r6, {r3, r4, r7, lr} │ │ │ │ - b 0x1cb44d0 │ │ │ │ + b 0x1cb4498 │ │ │ │ stmib r4, {r7, lr}^ │ │ │ │ strcc r7, [r8], #-1542 @ 0xfffff9fa │ │ │ │ strtmi r6, [r0], -r0, lsr #3 │ │ │ │ stc2 0, cr15, [r2, #508] @ 0x1fc │ │ │ │ svclt 0x0000e7e9 │ │ │ │ addseq r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -208351,41 +208337,41 @@ │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7fc4421 │ │ │ │ @ instruction: 0xf8dbfc2b │ │ │ │ mrscs r3, (UNDEF: 0) │ │ │ │ strtmi r4, [fp], #-1570 @ 0xfffff9de │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r3, [r1], -r0, lsl #2 │ │ │ │ - stc2l 1, cr15, [r8], #-776 @ 0xfffffcf8 │ │ │ │ + stc2l 1, cr15, [r4], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xd12c42a0 │ │ │ │ strtmi r4, [r5], #-1184 @ 0xfffffb60 │ │ │ │ subsle r1, r2, r6, lsr fp │ │ │ │ ldrbmi r9, [r0], -r4, lsl #22 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ - blne 0x1fe47dc │ │ │ │ + blne 0x1fe47a4 │ │ │ │ @ instruction: 0xf504463a │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ adcsmi r7, r4, #0, 6 │ │ │ │ ldrtmi fp, [r4], -r8, lsr #30 │ │ │ │ @ instruction: 0xf842f080 │ │ │ │ - bvs 0xfe1c8914 │ │ │ │ + bvs 0xfe1c88dc │ │ │ │ ldrle r0, [ip, #-1817]! @ 0xfffff8e7 │ │ │ │ - bcs 0x102408 │ │ │ │ + bcs 0x1023d0 │ │ │ │ ldrbeq sp, [fp, ip, asr #3] │ │ │ │ @ instruction: 0xf1b9d451 │ │ │ │ strdle r3, [r5], #-255 @ 0xffffff01 @ │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ strtmi r9, [fp], #-257 @ 0xfffffeff │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf1c29300 │ │ │ │ - adcmi pc, r0, #11520 @ 0x2d00 │ │ │ │ + adcmi pc, r0, #10496 @ 0x2900 │ │ │ │ @ instruction: 0xf04fd0d2 │ │ │ │ @ instruction: 0x464836ff │ │ │ │ - @ instruction: 0xf980f1c4 │ │ │ │ + @ instruction: 0xf97cf1c4 │ │ │ │ ldc2l 0, cr15, [r6], #44 @ 0x2c │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ @@ -208407,88 +208393,88 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8db8ff0 │ │ │ │ strtmi r0, [r2], -r0 │ │ │ │ strtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ - b 0x1c19974 │ │ │ │ + b 0xfe31993c │ │ │ │ @ instruction: 0xf8dbe790 │ │ │ │ strtmi r1, [r2], -r0 │ │ │ │ strtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - b 0x1a19984 │ │ │ │ + b 0xfe11994c │ │ │ │ smlabbcs r1, r8, r7, lr │ │ │ │ - subsmi pc, r4, r6, asr #4 │ │ │ │ + andsmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xffe2f1c5 │ │ │ │ + @ instruction: 0xffdef1c5 │ │ │ │ @ instruction: 0xf1b04681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf04faf6b │ │ │ │ @ instruction: 0xe7ab36ff │ │ │ │ vmla.i8 d25, d6, d3 │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf1c5002e │ │ │ │ - pkhtbmi pc, r1, r3, asr #31 @ │ │ │ │ + strmi pc, [r1], pc, asr #31 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrb sp, [r0, lr, lsl #3]! │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ mrrcpl 8, 1, r6, r0, cr2 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219e80 │ │ │ │ + blmi 0x219e48 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bpl 0x14f5d78 │ │ │ │ + bpl 0x14f5d40 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219eac │ │ │ │ + blmi 0x219e74 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdapl r0, {r1, r4, fp, sp, lr}^ │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219ed8 │ │ │ │ + blmi 0x219ea0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [fp], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bl 0x175dd0 │ │ │ │ + bl 0x175d98 │ │ │ │ ldmdapl r0, {r0, sl, fp}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219f0c │ │ │ │ + blmi 0x219ed4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec32fb0 │ │ │ │ + bl 0xfec32f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149ede4 │ │ │ │ + b 0x149edac │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ stcmi 1, cr13, [ip], {17} │ │ │ │ svccs 0x0070ee1d │ │ │ │ addsvs pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @@ -208499,71 +208485,71 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ andcs r5, r2, #8 │ │ │ │ @ instruction: 0xf00e3810 │ │ │ │ svclt 0x0000faf5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33014 │ │ │ │ + bl 0xfec32fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2l 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ - bmi 0x33de30 │ │ │ │ + bmi 0x33ddf8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004405e3 │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33060 │ │ │ │ + bl 0xfec33028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - bmi 0x2f5e7c │ │ │ │ + bmi 0x2f5e44 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004805e3 │ │ │ │ andlt fp, r3, r0, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec330a8 │ │ │ │ + bl 0xfec33070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ stmdavs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bmi 0x2f602c │ │ │ │ + bmi 0x2f5ff4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strbeq r5, [r3, #213]! @ 0xd5 │ │ │ │ - blt 0x1cbbdc │ │ │ │ + blt 0x1cbba4 │ │ │ │ ldrmi fp, [r9], -r8, lsl #20 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec330f4 │ │ │ │ + bl 0xfec330bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208573,35 +208559,35 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3313c │ │ │ │ + bl 0xfec33104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ @ instruction: 0x2100fab3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0xe19f70 │ │ │ │ + blt 0xe19f38 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3318c │ │ │ │ + bl 0xfec33154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208611,15 +208597,15 @@ │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec331d4 │ │ │ │ + bl 0xfec3319c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ andlt pc, r0, #421888 @ 0x67000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -208627,82 +208613,82 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33214 │ │ │ │ + bl 0xfec331dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ - @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a1b4 │ │ │ │ - blls 0x1b60ac │ │ │ │ + @ instruction: 0xf1fe0c00 │ │ │ │ + blmi 0x35b3f4 │ │ │ │ + blls 0x1b6074 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf996f1cb │ │ │ │ + @ instruction: 0xf992f1cb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33270 │ │ │ │ + bl 0xfec33238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a158 │ │ │ │ - blls 0x1b6108 │ │ │ │ + blmi 0x35a120 │ │ │ │ + blls 0x1b60d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf968f1cb │ │ │ │ + @ instruction: 0xf964f1cb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec332cc │ │ │ │ + bl 0xfec33294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r1], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ - blls 0x21b0c8 │ │ │ │ - bmi 0x2b80fc │ │ │ │ + blls 0x21b090 │ │ │ │ + bmi 0x2b80c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ @ instruction: 0xc004f8bd │ │ │ │ - blls 0x16d964 │ │ │ │ + blls 0x16d92c │ │ │ │ strls r3, [r1], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ @ instruction: 0xf7fd4b04 │ │ │ │ svclt 0x0000bd03 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ @@ -208715,55 +208701,55 @@ │ │ │ │ @ instruction: 0xf5a04502 │ │ │ │ movwls r5, #8200 @ 0x2008 │ │ │ │ @ instruction: 0x46223810 │ │ │ │ strtmi r9, [fp], -r5, lsl #24 │ │ │ │ ldclt 4, cr9, [r0], #-12 │ │ │ │ stmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33374 │ │ │ │ + bl 0xfec3333c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ - blge 0x2edbd0 │ │ │ │ + blge 0x2edb98 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ tstls r2, sl, lsl #4 │ │ │ │ muleq r3, r3, r8 │ │ │ │ stm sp, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf5ae0003 │ │ │ │ andls r5, r3, #8 │ │ │ │ ldmdacc r0, {r0, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fdcb0c │ │ │ │ mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a32a │ │ │ │ + blx 0x21a2f2 │ │ │ │ @ instruction: 0x4605b530 │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ - blgt 0x4c6de0 │ │ │ │ + blgt 0x4c6da8 │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ movwls r9, #43788 @ 0xab0c │ │ │ │ @ instruction: 0xf8cdab04 │ │ │ │ ldmdb r3, {r2, r3, r5, sp, lr, pc} │ │ │ │ - blge 0x2dc1e0 │ │ │ │ + blge 0x2dc1a8 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andpl pc, r8, r5, lsr #11 │ │ │ │ ldmdacc r0, {r0, r5, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bd75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec333f8 │ │ │ │ + bl 0xfec333c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x1a1a206 │ │ │ │ - bmi 0x27a214 │ │ │ │ + blx 0x1a1a1ce │ │ │ │ + bmi 0x27a1dc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @@ -208773,15 +208759,15 @@ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b8cb │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3345c │ │ │ │ + bl 0xfec33424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @@ -208793,26 +208779,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r9, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cbbd30 │ │ │ │ - svclt 0x0000f873 │ │ │ │ + svclt 0x0000f86f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec334b8 │ │ │ │ + bl 0xfec33480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ - blx 0x19a2ca │ │ │ │ - bmi 0x2b82e8 │ │ │ │ + blx 0x19a292 │ │ │ │ + bmi 0x2b82b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -208845,59 +208831,59 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3357c │ │ │ │ + bl 0xfec33544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe99a388 │ │ │ │ - bmi 0x27a398 │ │ │ │ + blx 0xfe99a350 │ │ │ │ + bmi 0x27a360 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec335bc │ │ │ │ + bl 0xfec33584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe19a3c8 │ │ │ │ - bmi 0x2ba3d8 │ │ │ │ + blx 0xfe19a390 │ │ │ │ + bmi 0x2ba3a0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl fp, r4, r0, asr #4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33600 │ │ │ │ + bl 0xfec335c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3362c │ │ │ │ + bl 0xfec335f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf83cf7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208909,26 +208895,26 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfbd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addsvc pc, r8, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3367c │ │ │ │ + bl 0xfec33644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec336a8 │ │ │ │ + bl 0xfec33670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208940,58 +208926,58 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf7f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ eorseq pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec336f8 │ │ │ │ + bl 0xfec336c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ @ instruction: 0xf9e2f7fd │ │ │ │ - bmi 0x2b8528 │ │ │ │ + bmi 0x2b84f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrvc pc, r8, #1124073472 @ 0x43000000 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xffe9a53c │ │ │ │ + blt 0xffe9a504 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrsvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc9b │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ vst2.8 {d19-d20}, [r4 :64], r0 │ │ │ │ strls r7, [r1], #-1176 @ 0xfffffb68 │ │ │ │ - blmi 0x21a6e0 │ │ │ │ + blmi 0x21a6a8 │ │ │ │ svclt 0x001ef7fd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xff79a574 │ │ │ │ + blt 0xff79a53c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc7f │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ @ instruction: 0xf0443810 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - blmi 0x21a718 │ │ │ │ + blmi 0x21a6e0 │ │ │ │ svclt 0x0002f7fd │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ addsvs pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ @@ -209003,32 +208989,32 @@ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ addsvs pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ sublt r5, r0, #226 @ 0xe2 │ │ │ │ - blmi 0x21a768 │ │ │ │ + blmi 0x21a730 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33808 │ │ │ │ + bl 0xfec337d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ tstpcs r0, sp, asr #30 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33838 │ │ │ │ + bl 0xfec33800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ andlt pc, r0, #53, 30 @ 0xd4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209040,26 +209026,26 @@ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r4, r9, sl, lr} │ │ │ │ addsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ mcrlt 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33888 │ │ │ │ + bl 0xfec33850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff0ef7fe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec338b4 │ │ │ │ + bl 0xfec3387c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209081,46 +209067,46 @@ │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ movwcs r5, #1226 @ 0x4ca │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a8a2 │ │ │ │ + blx 0x21a86a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33938 │ │ │ │ + bl 0xfec33900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ orrvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf9f0f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33970 │ │ │ │ + bl 0xfec33938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ orrsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec339a8 │ │ │ │ + bl 0xfec33970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r0, ror #31 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [pc], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209135,42 +209121,42 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a04 │ │ │ │ + bl 0xfec339cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ ldmdacc r0, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a3c │ │ │ │ + bl 0xfec33a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ strls r2, [r0], #-800 @ 0xfffffce0 │ │ │ │ - blx 0x81a84a │ │ │ │ + blx 0x81a812 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33a70 │ │ │ │ + bl 0xfec33a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [lr], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209205,27 +209191,27 @@ │ │ │ │ stcpl 0, cr5, [r8], {229} @ 0xe5 │ │ │ │ sublt r5, r0, #229 @ 0xe5 │ │ │ │ tstcs r0, r0, lsr ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b1c │ │ │ │ + bl 0xfec33ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ smlabtcs r0, r3, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b4c │ │ │ │ + bl 0xfec33b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ andlt pc, r0, #10944 @ 0x2ac0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209237,26 +209223,26 @@ │ │ │ │ ldmdacc r0, {r4, r7, r9, ip, sp, lr} │ │ │ │ stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldmdacc r0, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ ldclt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b9c │ │ │ │ + bl 0xfec33b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33bc8 │ │ │ │ + bl 0xfec33b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209280,93 +209266,93 @@ │ │ │ │ sbcpl r5, r4, sl, asr #10 │ │ │ │ andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c48 │ │ │ │ + bl 0xfec33c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ addslt r7, r2, #136, 6 @ 0x20000002 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf868f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c80 │ │ │ │ + bl 0xfec33c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ ldmdacc r0, {r4, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33cb8 │ │ │ │ + bl 0xfec33c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c06494 │ │ │ │ @ instruction: 0x46940495 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ stmdbne sl, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x51a74c0c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf58cfa9c │ │ │ │ ldmdacc r0, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r9, [r9], -r0, lsl #6 │ │ │ │ strls r2, [r1, #-787] @ 0xfffffced │ │ │ │ - blx 0xff61aae4 │ │ │ │ + blx 0xff61aaac │ │ │ │ andlt r5, r3, r7, lsr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33d14 │ │ │ │ + bl 0xfec33cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstcs r0, #0, 8 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33d4c │ │ │ │ + bl 0xfec33d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopcs {0} @ │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf994f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33d80 │ │ │ │ + bl 0xfec33d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c06494 │ │ │ │ mcrmi 4, 0, r0, cr14, cr5, {4} │ │ │ │ addlt r4, r3, r7, lsl r6 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xee1d190a │ │ │ │ @@ -209379,26 +209365,26 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33dd4 │ │ │ │ + bl 0xfec33d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blls 0x1e0bbc │ │ │ │ - b 0x14ae424 │ │ │ │ + blls 0x1e0b84 │ │ │ │ + b 0x14ae3ec │ │ │ │ @ instruction: 0x46731c13 │ │ │ │ rsceq pc, r0, #28 │ │ │ │ - bcs 0xff910c20 │ │ │ │ - b 0x14cc840 │ │ │ │ + bcs 0xff910be8 │ │ │ │ + b 0x14cc808 │ │ │ │ @ instruction: 0xf00c1c52 │ │ │ │ andcs r0, r1, #1792 @ 0x700 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xdcc30 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xdcbf8 │ │ │ │ svceq 0x0001ea1c │ │ │ │ vrhadd.s8 d29, d4, d19 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ ldcmi 2, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf8446812 │ │ │ │ strmi r3, [sl], #-12 │ │ │ │ @@ -209412,93 +209398,93 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - blx 0xff418c8e │ │ │ │ + blx 0xff418c56 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33e64 │ │ │ │ + bl 0xfec33e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x26acb8 │ │ │ │ + bls 0x26ac80 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff24f7fc │ │ │ │ - bls 0x243894 │ │ │ │ + bls 0x24385c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x154b5f8 │ │ │ │ + blt 0x154b5c0 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, sl, #380 @ 0x17c │ │ │ │ stmia r0, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc1f5c │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eca6c │ │ │ │ + blt 0x14eca34 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33ed4 │ │ │ │ + bl 0xfec33e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910d1c │ │ │ │ + bcs 0xff910ce4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x165500 │ │ │ │ + blx 0x1654c8 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd123 │ │ │ │ @ instruction: 0xd1230501 │ │ │ │ mrc 12, 0, r4, cr13, cr3, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ mlspl r3, r5, r2, r0 │ │ │ │ ldrmi r6, [ip], #2067 @ 0x813 │ │ │ │ - bls 0x243934 │ │ │ │ + bls 0x2438fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldm ip, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r0, r8, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ tstcs r0, r5, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4661bd38 │ │ │ │ - blx 0x1498d8a │ │ │ │ + blx 0x1498d52 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - svclt 0x0000ffdd │ │ │ │ + svclt 0x0000fff9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33f68 │ │ │ │ + bl 0xfec33f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x26adbc │ │ │ │ + bls 0x26ad84 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {7} @ │ │ │ │ - bls 0x243998 │ │ │ │ + bls 0x243960 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x58b5fc │ │ │ │ + blt 0x58b5c4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0xd103459c │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209507,25 +209493,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33fd4 │ │ │ │ + bl 0xfec33f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910e1c │ │ │ │ + bcs 0xff910de4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x165600 │ │ │ │ + blx 0x1655c8 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd122 │ │ │ │ @ instruction: 0xd1220503 │ │ │ │ mrc 12, 0, r4, cr13, cr2, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ @@ -209540,41 +209526,41 @@ │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -pc, asr #21 │ │ │ │ - @ instruction: 0xff5ef75e │ │ │ │ + @ instruction: 0xff7af75e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc9a0e │ │ │ │ - blx 0xfe75c708 │ │ │ │ - blx 0xfe71a0b4 │ │ │ │ - blt 0xf9a4b4 │ │ │ │ + blx 0xfe75c6d0 │ │ │ │ + blx 0xfe71a07c │ │ │ │ + blt 0xf9a47c │ │ │ │ vshll.u32 , d19, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x300c20 │ │ │ │ + bmi 0x300be8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xee52bc │ │ │ │ - blt 0xd31204 │ │ │ │ + blt 0xee5284 │ │ │ │ + blt 0xd311cc │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -209586,15 +209572,15 @@ │ │ │ │ ldmdacc r0, {r0, r1, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0140924 │ │ │ │ andle r0, fp, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0040954 │ │ │ │ andcs r0, r1, #117440512 @ 0x7000000 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ - b 0x5ebf14 │ │ │ │ + b 0x5ebedc │ │ │ │ @ instruction: 0xd1270f0c │ │ │ │ streq pc, [r7, #-28] @ 0xffffffe4 │ │ │ │ ldcmi 1, cr13, [r5], {39} @ 0x27 │ │ │ │ svcne 0x0070ee1d │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r3, {r0, r1, r5, r6, ip, lr} │ │ │ │ @@ -209610,136 +209596,136 @@ │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ @ instruction: 0x46194610 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -r3, asr #20 │ │ │ │ - mrc2 7, 6, pc, cr2, cr14, {2} │ │ │ │ + mcr2 7, 7, pc, cr14, cr14, {2} @ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - blmi 0xd091bc │ │ │ │ + blmi 0xd09184 │ │ │ │ strpl pc, [r8, -r1, lsr #11] │ │ │ │ svccc 0x0010460e │ │ │ │ andls r4, r5, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8cd4639 │ │ │ │ stmdage r6, {sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ - blls 0x85dba8 │ │ │ │ + blls 0x85db70 │ │ │ │ @ instruction: 0xf8a6f7fe │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blt 0x29772c │ │ │ │ + blt 0x2976f4 │ │ │ │ svclt 0x00084543 │ │ │ │ ldmib sp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ svclt 0x000c1216 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00084552 │ │ │ │ @ instruction: 0xf0034559 │ │ │ │ svclt 0x00180301 │ │ │ │ - bllt 0x1a5bd8 │ │ │ │ + bllt 0x1a5ba0 │ │ │ │ @ instruction: 0x46309b1e │ │ │ │ andscs r9, r0, #81920 @ 0x14000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r9, #1281 @ 0x501 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - blmi 0x69bd3c │ │ │ │ - blt 0x117704 │ │ │ │ + blmi 0x69bd04 │ │ │ │ + blt 0x1176cc │ │ │ │ stmdals r2, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x3b7064 │ │ │ │ + blls 0x3b702c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x880fdc │ │ │ │ + blls 0x880fa4 │ │ │ │ movwls sl, #11782 @ 0x2e06 │ │ │ │ strls sl, [r3, #-2842] @ 0xfffff4e6 │ │ │ │ - blgt 0x4c8448 │ │ │ │ + blgt 0x4c8410 │ │ │ │ andeq lr, pc, r6, lsl #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #18 │ │ │ │ movwcs lr, #2518 @ 0x9d6 │ │ │ │ mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1cae7d5 │ │ │ │ - svclt 0x0000f9a5 │ │ │ │ + svclt 0x0000f9a1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34254 │ │ │ │ + bl 0xfec3421c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b0a8 │ │ │ │ + bls 0x22b070 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0dfc │ │ │ │ + bmi 0x2c0dc4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b222 │ │ │ │ + blx 0x21b1ea │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec342b8 │ │ │ │ + bl 0xfec34280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b10c │ │ │ │ + bls 0x22b0d4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c0e60 │ │ │ │ + bmi 0x2c0e28 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b286 │ │ │ │ + blx 0x21b24e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3431c │ │ │ │ + bl 0xfec342e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b170 │ │ │ │ + bls 0x22b138 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r1, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c0ec0 │ │ │ │ + bmi 0x2c0e88 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -209752,115 +209738,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fc97 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd125 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd0ed │ │ │ │ streq lr, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ streq lr, [ip, #-2881] @ 0xfffff4bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec343e4 │ │ │ │ + bl 0xfec343ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b238 │ │ │ │ + bls 0x22b200 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0f8c │ │ │ │ + bmi 0x2c0f54 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b3b2 │ │ │ │ + blx 0x21b37a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34448 │ │ │ │ + bl 0xfec34410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b29c │ │ │ │ + bls 0x22b264 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c0fd8 │ │ │ │ + blt 0x17c0fa0 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, lsl #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b41a │ │ │ │ + blx 0x21b3e2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec344b0 │ │ │ │ + bl 0xfec34478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b304 │ │ │ │ + bls 0x22b2cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b2be │ │ │ │ + blx 0x9b286 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1058 │ │ │ │ + bmi 0x2c1020 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b47e │ │ │ │ + blx 0x21b446 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34514 │ │ │ │ + bl 0xfec344dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b368 │ │ │ │ + bls 0x22b330 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b322 │ │ │ │ + blx 0xff41b2ea │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c10a4 │ │ │ │ + blt 0x7c106c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #12, 20 @ 0xc000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209869,22 +209855,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3457c │ │ │ │ + bl 0xfec34544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b3d0 │ │ │ │ + bls 0x22b398 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b38a │ │ │ │ + blx 0xfe71b352 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #0, 20 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209893,26 +209879,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec345dc │ │ │ │ + bl 0xfec345a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3953f8 │ │ │ │ - blx 0x1a9b3ee │ │ │ │ - blt 0x9cbca8 │ │ │ │ + bls 0x3953c0 │ │ │ │ + blx 0x1a9b3b6 │ │ │ │ + blt 0x9cbc70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcb38 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcb00 │ │ │ │ streq lr, [r2], -r4, lsl #20 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209931,115 +209917,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fb31 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd3f1 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd3b9 │ │ │ │ streq lr, [fp], #-2560 @ 0xfffff600 │ │ │ │ streq lr, [ip, #-2561] @ 0xfffff5ff │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec346b0 │ │ │ │ + bl 0xfec34678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b504 │ │ │ │ + bls 0x22b4cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b4bc │ │ │ │ + blx 0x9b484 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1258 │ │ │ │ + bmi 0x2c1220 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b67e │ │ │ │ + blx 0x21b646 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34714 │ │ │ │ + bl 0xfec346dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b568 │ │ │ │ + bls 0x22b530 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b520 │ │ │ │ + blx 0xff41b4e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c12a4 │ │ │ │ + blt 0x17c126c │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, asr #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b6e6 │ │ │ │ + blx 0x21b6ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3477c │ │ │ │ + bl 0xfec34744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b5d0 │ │ │ │ + bls 0x22b598 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b588 │ │ │ │ + blx 0xfe71b550 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1324 │ │ │ │ + bmi 0x2c12ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b74a │ │ │ │ + blx 0x21b712 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec347e0 │ │ │ │ + bl 0xfec347a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b634 │ │ │ │ + bls 0x22b5fc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a9b5ec │ │ │ │ + blx 0x1a9b5b4 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1370 │ │ │ │ + blt 0x7c1338 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #76, 20 @ 0x4c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210048,22 +210034,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34848 │ │ │ │ + bl 0xfec34810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b69c │ │ │ │ + bls 0x22b664 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9b654 │ │ │ │ + blx 0xd9b61c │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -210072,26 +210058,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec348a8 │ │ │ │ + bl 0xfec34870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3956c4 │ │ │ │ - blx 0x11b6b8 │ │ │ │ - blt 0x9cbf74 │ │ │ │ + bls 0x39568c │ │ │ │ + blx 0x11b680 │ │ │ │ + blt 0x9cbf3c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdce04 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcdcc │ │ │ │ streq lr, [r2], -r4, asr #20 │ │ │ │ streq lr, [r3, -r5, asr #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210110,115 +210096,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -fp, asr #19 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd6bd │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd685 │ │ │ │ streq lr, [fp], #-2624 @ 0xfffff5c0 │ │ │ │ streq lr, [ip, #-2625] @ 0xfffff5bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3497c │ │ │ │ + bl 0xfec34944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b7d0 │ │ │ │ + bls 0x22b798 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf998f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1524 │ │ │ │ + bmi 0x2c14ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b94a │ │ │ │ + blx 0x21b912 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec349e0 │ │ │ │ + bl 0xfec349a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b834 │ │ │ │ + bls 0x22b7fc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf966f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1570 │ │ │ │ + blt 0x17c1538 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlabbeq r3, r2, sl, lr │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b9b2 │ │ │ │ + blx 0x21b97a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a48 │ │ │ │ + bl 0xfec34a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b89c │ │ │ │ + bls 0x22b864 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf932f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c15f0 │ │ │ │ + bmi 0x2c15b8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21ba16 │ │ │ │ + blx 0x21b9de │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34aac │ │ │ │ + bl 0xfec34a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b900 │ │ │ │ + bls 0x22b8c8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf900f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c163c │ │ │ │ + blt 0x7c1604 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #140, 20 @ 0x8c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210227,20 +210213,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34b14 │ │ │ │ + bl 0xfec34adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b968 │ │ │ │ + bls 0x22b930 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8ccf7fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #128, 20 @ 0x80000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210251,26 +210237,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34b74 │ │ │ │ + bl 0xfec34b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x395990 │ │ │ │ + bls 0x395958 │ │ │ │ @ instruction: 0xf89af7fc │ │ │ │ - blt 0x9cc240 │ │ │ │ + blt 0x9cc208 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdd0d0 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdd098 │ │ │ │ streq lr, [r2], -r4, lsl #21 │ │ │ │ streq lr, [r3, -r5, lsl #21] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210289,97 +210275,97 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r5, ror #16 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd989 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd951 │ │ │ │ streq lr, [fp], #-2688 @ 0xfffff580 │ │ │ │ streq lr, [ip, #-2689] @ 0xfffff57f │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34c48 │ │ │ │ + bl 0xfec34c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ba9c │ │ │ │ + bls 0x22ba64 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fc │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a3d0 │ │ │ │ + blls 0x20a398 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292248 │ │ │ │ + bmi 0x292210 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34cc4 │ │ │ │ + bl 0xfec34c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bb18 │ │ │ │ + bls 0x22bae0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xfff4f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a34c │ │ │ │ + blls 0x20a314 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2922c4 │ │ │ │ + bmi 0x29228c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d40 │ │ │ │ + bl 0xfec34d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bb94 │ │ │ │ + bls 0x22bb5c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ @ instruction: 0x4603ffb5 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -210408,15 +210394,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ vcvt.u32.f32 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [ip, #1561] @ 0x619 │ │ │ │ - bl 0x1d2f518 │ │ │ │ + bl 0x1d2f4e0 │ │ │ │ strbmi r0, [r5], -r8, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210433,20 +210419,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34e4c │ │ │ │ + bl 0xfec34e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bca0 │ │ │ │ + bls 0x22bc68 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00284622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210499,82 +210485,82 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34f54 │ │ │ │ + bl 0xfec34f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22bda8 │ │ │ │ + bls 0x22bd70 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a6dc │ │ │ │ + blls 0x20a6a4 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292554 │ │ │ │ + bmi 0x29251c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34fd0 │ │ │ │ + bl 0xfec34f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22be24 │ │ │ │ + bls 0x22bdec │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a658 │ │ │ │ + blls 0x20a620 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2925d0 │ │ │ │ + bmi 0x292598 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3504c │ │ │ │ + bl 0xfec35014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bea0 │ │ │ │ + bls 0x22be68 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @@ -210603,15 +210589,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffdf3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [r1, #1561]! @ 0x619 │ │ │ │ - bl 0x1eef824 │ │ │ │ + bl 0x1eef7ec │ │ │ │ strbmi r0, [r5], -r1, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210628,20 +210614,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35158 │ │ │ │ + bl 0xfec35120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bfac │ │ │ │ + bls 0x22bf74 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r9, lsr #27 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00384622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210694,198 +210680,198 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35260 │ │ │ │ + bl 0xfec35228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c0b4 │ │ │ │ + bls 0x22c07c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedd98 │ │ │ │ + bcs 0xedd60 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec352c4 │ │ │ │ + bl 0xfec3528c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c118 │ │ │ │ + bls 0x22c0e0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xede3c │ │ │ │ + bcs 0xede04 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35328 │ │ │ │ + bl 0xfec352f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c17c │ │ │ │ + bls 0x22c144 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, sl, lr}^ │ │ │ │ - bcs 0xde958 │ │ │ │ + bcs 0xde920 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1ecc │ │ │ │ + bmi 0x2c1e94 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c2f2 │ │ │ │ + blx 0x21c2ba │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35388 │ │ │ │ + bl 0xfec35350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec1dc │ │ │ │ + bls 0x2ec1a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r0, {r0, r1, r2, r3, r4, r5, r6, r8} │ │ │ │ stmia r3, {r0, r3, r5, r6, r8, lr}^ │ │ │ │ - bcs 0xde784 │ │ │ │ + bcs 0xde74c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x281f30 │ │ │ │ + bmi 0x281ef8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec353e8 │ │ │ │ + bl 0xfec353b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c23c │ │ │ │ + bls 0x22c204 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xedf20 │ │ │ │ + bcs 0xedee8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3544c │ │ │ │ + bl 0xfec35414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c2a0 │ │ │ │ + bls 0x22c268 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1fdc │ │ │ │ + blt 0x17c1fa4 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ andsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee04c │ │ │ │ + blt 0x14ee014 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec354b4 │ │ │ │ + bl 0xfec3547c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c308 │ │ │ │ + bls 0x22c2d0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c2be │ │ │ │ + blx 0x1c286 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee02c │ │ │ │ + bcs 0xedff4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35518 │ │ │ │ + bl 0xfec354e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c36c │ │ │ │ + bls 0x22c334 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff39c322 │ │ │ │ + blx 0xff39c2ea │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c20a8 │ │ │ │ + blt 0x7c2070 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea0c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210894,174 +210880,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35580 │ │ │ │ + bl 0xfec35548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c3d4 │ │ │ │ + bls 0x22c39c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe69c38a │ │ │ │ + blx 0xfe69c352 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, lr}^ │ │ │ │ - bcs 0xdebb0 │ │ │ │ + bcs 0xdeb78 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c2124 │ │ │ │ + bmi 0x2c20ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c54a │ │ │ │ + blx 0x21c512 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec355e0 │ │ │ │ + bl 0xfec355a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3163fc │ │ │ │ - blx 0x1a1c3ee │ │ │ │ - blt 0x9cccac │ │ │ │ + bls 0x3163c4 │ │ │ │ + blx 0x1a1c3b6 │ │ │ │ + blt 0x9ccc74 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddb3c │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddb04 │ │ │ │ andsmi r4, sp, r4, lsl r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35648 │ │ │ │ + bl 0xfec35610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec49c │ │ │ │ + bls 0x2ec464 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9c452 │ │ │ │ + blx 0xd9c41a │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, lr}^ │ │ │ │ - bcs 0xdea44 │ │ │ │ + bcs 0xdea0c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2821f0 │ │ │ │ + bmi 0x2821b8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec356a8 │ │ │ │ + bl 0xfec35670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c4fc │ │ │ │ + bls 0x22c4c4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x19c4b2 │ │ │ │ + blx 0x19c47a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee1e0 │ │ │ │ + bcs 0xee1a8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3570c │ │ │ │ + bl 0xfec356d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c560 │ │ │ │ + bls 0x22c528 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff51c514 │ │ │ │ + blx 0xff51c4dc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c229c │ │ │ │ + blt 0x17c2264 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ tstmi sl, #380 @ 0x17c │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee30c │ │ │ │ + blt 0x14ee2d4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35774 │ │ │ │ + bl 0xfec3573c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c5c8 │ │ │ │ + bls 0x22c590 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe81c57c │ │ │ │ + blx 0xfe81c544 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee2ec │ │ │ │ + bcs 0xee2b4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec357d8 │ │ │ │ + bl 0xfec357a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c62c │ │ │ │ + bls 0x22c5f4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b9c5e0 │ │ │ │ + blx 0x1b9c5a8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2368 │ │ │ │ + blt 0x7c2330 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211070,174 +211056,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35840 │ │ │ │ + bl 0xfec35808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c694 │ │ │ │ + bls 0x22c65c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xe9c648 │ │ │ │ + blx 0xe9c610 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r8, r9, lr}^ │ │ │ │ - bcs 0xdee70 │ │ │ │ + bcs 0xdee38 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c23e4 │ │ │ │ + bmi 0x2c23ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c80a │ │ │ │ + blx 0x21c7d2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec358a0 │ │ │ │ + bl 0xfec35868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3166bc │ │ │ │ - blx 0x21c6ac │ │ │ │ - blt 0x9ccf6c │ │ │ │ + bls 0x316684 │ │ │ │ + blx 0x21c674 │ │ │ │ + blt 0x9ccf34 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdddfc │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdddc4 │ │ │ │ tstmi sp, #20, 6 @ 0x50000000 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35908 │ │ │ │ + bl 0xfec358d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec75c │ │ │ │ + bls 0x2ec724 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4320017f │ │ │ │ stmia r3, {r0, r3, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xded04 │ │ │ │ + bcs 0xdeccc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2824b0 │ │ │ │ + bmi 0x282478 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35968 │ │ │ │ + bl 0xfec35930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c7bc │ │ │ │ + bls 0x22c784 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee4a0 │ │ │ │ + bcs 0xee468 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec359cc │ │ │ │ + bl 0xfec35994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c820 │ │ │ │ + bls 0x22c7e8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf970f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c255c │ │ │ │ + blt 0x17c2524 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ subsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee5cc │ │ │ │ + blt 0x14ee594 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a34 │ │ │ │ + bl 0xfec359fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c888 │ │ │ │ + bls 0x22c850 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf93cf7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee5ac │ │ │ │ + bcs 0xee574 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a98 │ │ │ │ + bl 0xfec35a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c8ec │ │ │ │ + bls 0x22c8b4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf90af7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2628 │ │ │ │ + blt 0x7c25f0 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211246,94 +211232,94 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35b00 │ │ │ │ + bl 0xfec35ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c954 │ │ │ │ + bls 0x22c91c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8d6f7fb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r6, lr}^ │ │ │ │ - bcs 0xdf130 │ │ │ │ + bcs 0xdf0f8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c26a4 │ │ │ │ + bmi 0x2c266c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21caca │ │ │ │ + blx 0x21ca92 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35b60 │ │ │ │ + bl 0xfec35b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x31697c │ │ │ │ + bls 0x316944 │ │ │ │ @ instruction: 0xf8a4f7fb │ │ │ │ - blt 0x9cd22c │ │ │ │ + blt 0x9cd1f4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde0bc │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde084 │ │ │ │ subsmi r4, sp, r4, asr r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35bc8 │ │ │ │ + bl 0xfec35b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2eca1c │ │ │ │ + bls 0x2ec9e4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf872f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, r6, lr}^ │ │ │ │ - bcs 0xdefc4 │ │ │ │ + bcs 0xdef8c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282770 │ │ │ │ + bmi 0x282738 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35c28 │ │ │ │ + bl 0xfec35bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ca7c │ │ │ │ + bls 0x22ca44 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf842f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211351,20 +211337,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35ca4 │ │ │ │ + bl 0xfec35c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22caf8 │ │ │ │ + bls 0x22cac0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211382,35 +211368,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35d20 │ │ │ │ + bl 0xfec35ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cb74 │ │ │ │ + bls 0x22cb3c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ strmi pc, [r2], -r5, asr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00a84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d331c │ │ │ │ + bmi 0x2d32e4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211424,60 +211410,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff87 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db04b8 │ │ │ │ + bl 0x1db0480 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313384 │ │ │ │ + bmi 0x31334c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35e2c │ │ │ │ + bl 0xfec35df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cc80 │ │ │ │ + bls 0x22cc48 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00284620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3428 │ │ │ │ + bmi 0x2d33f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211491,45 +211477,45 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff01 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db05c4 │ │ │ │ + bl 0x1db058c │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313490 │ │ │ │ + bmi 0x313458 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f38 │ │ │ │ + bl 0xfec35f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cd8c │ │ │ │ + bls 0x22cd54 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211547,20 +211533,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35fb4 │ │ │ │ + bl 0xfec35f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22ce08 │ │ │ │ + bls 0x22cdd0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211578,35 +211564,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36030 │ │ │ │ + bl 0xfec35ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ce84 │ │ │ │ + bls 0x22ce4c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fe3d │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00b84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d362c │ │ │ │ + bmi 0x2d35f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211620,60 +211606,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffdff │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e707c8 │ │ │ │ + bl 0x1e70790 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313694 │ │ │ │ + bmi 0x31365c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3613c │ │ │ │ + bl 0xfec36104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cf90 │ │ │ │ + bls 0x22cf58 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fdb7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00384620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3738 │ │ │ │ + bmi 0x2d3700 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211687,122 +211673,122 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.u16.f16 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e708d4 │ │ │ │ + bl 0x1e7089c │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x3137a0 │ │ │ │ + bmi 0x313768 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36248 │ │ │ │ + bl 0xfec36210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22d09c │ │ │ │ + bls 0x22d064 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcne 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2dec │ │ │ │ + bmi 0x2c2db4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d212 │ │ │ │ + blx 0x21d1da │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec362a8 │ │ │ │ + bl 0xfec36270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d0fc │ │ │ │ + bls 0x22d0c4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2e38 │ │ │ │ + blt 0x17c2e00 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ svccc 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eeea4 │ │ │ │ + blt 0x14eee6c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3630c │ │ │ │ + bl 0xfec362d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d160 │ │ │ │ + bls 0x22d128 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcne 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c2eb0 │ │ │ │ + bmi 0x2c2e78 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d2d6 │ │ │ │ + blx 0x21d29e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3636c │ │ │ │ + bl 0xfec36334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d1c0 │ │ │ │ + bls 0x22d188 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2efc │ │ │ │ + blt 0x7c2ec4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andcc lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf08cfa9c │ │ │ │ @@ -211810,20 +211796,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec363d0 │ │ │ │ + bl 0xfec36398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d224 │ │ │ │ + bls 0x22d1ec │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -211834,63 +211820,63 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36430 │ │ │ │ + bl 0xfec363f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x31724c │ │ │ │ + bls 0x317214 │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - blt 0x9cdafc │ │ │ │ + blt 0x9cdac4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde98c │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde954 │ │ │ │ cmncs r1, #192, 16 @ 0xc00000 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36494 │ │ │ │ + bl 0xfec3645c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ed2e8 │ │ │ │ + bls 0x2ed2b0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r3, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ - bcs 0xf088c │ │ │ │ + bcs 0xf0854 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x283038 │ │ │ │ + bmi 0x283000 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec364f0 │ │ │ │ + bl 0xfec364b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0x1c14ea4f │ │ │ │ mcreq 0, 7, pc, cr0, cr12, {0} @ │ │ │ │ @ instruction: 0xf1bed00f │ │ │ │ @ instruction: 0xf04f0fe0 │ │ │ │ svclt 0x000c0401 │ │ │ │ @@ -211913,50 +211899,50 @@ │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd38 │ │ │ │ - blls 0x23338c │ │ │ │ + blls 0x233354 │ │ │ │ ldmdacc r0, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf83ef00b │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36580 │ │ │ │ + bl 0xfec36548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed3d4 │ │ │ │ + blls 0x1ed39c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfe69d386 │ │ │ │ + blx 0xfe69d34e │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcmi 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3120 │ │ │ │ + bmi 0x2c30e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec365dc │ │ │ │ + bl 0xfec365a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed430 │ │ │ │ + blls 0x1ed3f8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x1b1d3e2 │ │ │ │ + blx 0x1b1d3aa │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r6, r8, r9, sl, fp, sp} │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ @@ -211964,184 +211950,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36638 │ │ │ │ + bl 0xfec36600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed48c │ │ │ │ + blls 0x1ed454 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xf9d43e │ │ │ │ + blx 0xf9d406 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c31dc │ │ │ │ + bmi 0x2c31a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36698 │ │ │ │ + bl 0xfec36660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed4ec │ │ │ │ + blls 0x1ed4b4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x39d49e │ │ │ │ + blx 0x39d466 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c323c │ │ │ │ + bmi 0x2c3204 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec366f8 │ │ │ │ + bl 0xfec366c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed54c │ │ │ │ + blls 0x1ed514 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xff79d4fc │ │ │ │ + blx 0xff79d4c4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c329c │ │ │ │ + bmi 0x2c3264 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36758 │ │ │ │ + bl 0xfec36720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed5ac │ │ │ │ + blls 0x1ed574 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfeb9d55c │ │ │ │ + blx 0xfeb9d524 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef28c │ │ │ │ + bcs 0xef254 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec367b4 │ │ │ │ + bl 0xfec3677c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed608 │ │ │ │ + blls 0x1ed5d0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x201d5b8 │ │ │ │ + blx 0x201d580 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef2e8 │ │ │ │ + bcs 0xef2b0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36810 │ │ │ │ + bl 0xfec367d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed664 │ │ │ │ + blls 0x1ed62c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x149d614 │ │ │ │ + blx 0x149d5dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef344 │ │ │ │ + bcs 0xef30c │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3686c │ │ │ │ + bl 0xfec36834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed6c0 │ │ │ │ + blls 0x1ed688 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x91d670 │ │ │ │ + blx 0x91d638 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef3a0 │ │ │ │ + bcs 0xef368 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec368c8 │ │ │ │ + bl 0xfec36890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed71c │ │ │ │ + blls 0x1ed6e4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9f2f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ @@ -212158,20 +212144,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36940 │ │ │ │ + bl 0xfec36908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed794 │ │ │ │ + blls 0x1ed75c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9b6f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212190,23 +212176,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21d934 │ │ │ │ + bl 0x21d8fc │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec369cc │ │ │ │ + bl 0xfec36994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed820 │ │ │ │ + blls 0x1ed7e8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf970f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ @@ -212223,20 +212209,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a44 │ │ │ │ + bl 0xfec36a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed898 │ │ │ │ + blls 0x1ed860 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf934f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212255,54 +212241,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21da38 │ │ │ │ + bl 0x21da00 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36ad0 │ │ │ │ + bl 0xfec36a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed924 │ │ │ │ + blls 0x1ed8ec │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8eef7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b138c │ │ │ │ + blx 0x14b1354 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2940c8 │ │ │ │ + bmi 0x294090 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b4c │ │ │ │ + bl 0xfec36b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed9a0 │ │ │ │ + blls 0x1ed968 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8b0f7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212320,54 +212306,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21db3c │ │ │ │ + bl 0x21db04 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36bd4 │ │ │ │ + bl 0xfec36b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda28 │ │ │ │ + blls 0x1ed9f0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf86cf7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1490 │ │ │ │ + blx 0x14b1458 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2941cc │ │ │ │ + bmi 0x294194 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36c50 │ │ │ │ + bl 0xfec36c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edaa4 │ │ │ │ + blls 0x1eda6c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212385,31 +212371,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dc40 │ │ │ │ + bl 0x21dc08 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36cd8 │ │ │ │ + bl 0xfec36ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14adb28 │ │ │ │ + b 0x14adaf0 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a331c │ │ │ │ - blx 0x1e747c │ │ │ │ + b 0x14a32e4 │ │ │ │ + blx 0x1e7444 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x86f708 │ │ │ │ + b 0x86f6d0 │ │ │ │ @ instruction: 0xd1240f01 │ │ │ │ streq pc, [r1, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d21 │ │ │ │ vshr.s64 d22, d4, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -212421,49 +212407,49 @@ │ │ │ │ svccc 0x005ee8c1 │ │ │ │ svceq 0x0000f1be │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ @ instruction: 0xf8448f5b │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 0x24f03c │ │ │ │ + blls 0x24f004 │ │ │ │ @ instruction: 0xf00a4622 │ │ │ │ stmdbls r5, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8d6f75c │ │ │ │ + @ instruction: 0xf8f2f75c │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36d74 │ │ │ │ + bl 0xfec36d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edbc8 │ │ │ │ + blls 0x1edb90 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff9cf7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcmi 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3914 │ │ │ │ + bmi 0x2c38dc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36dd0 │ │ │ │ + bl 0xfec36d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc24 │ │ │ │ + blls 0x1edbec │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ @@ -212473,184 +212459,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e2c │ │ │ │ + bl 0xfec36df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc80 │ │ │ │ + blls 0x1edc48 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff40f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c39d0 │ │ │ │ + bmi 0x2c3998 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e8c │ │ │ │ + bl 0xfec36e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edce0 │ │ │ │ + blls 0x1edca8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff10f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a30 │ │ │ │ + bmi 0x2c39f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36eec │ │ │ │ + bl 0xfec36eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd40 │ │ │ │ + blls 0x1edd08 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a90 │ │ │ │ + bmi 0x2c3a58 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f4c │ │ │ │ + bl 0xfec36f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edda0 │ │ │ │ + blls 0x1edd68 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xefac0 │ │ │ │ + bcs 0xefa88 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36fa8 │ │ │ │ + bl 0xfec36f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eddfc │ │ │ │ + blls 0x1eddc4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xefb1c │ │ │ │ + bcs 0xefae4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37004 │ │ │ │ + bl 0xfec36fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede58 │ │ │ │ + blls 0x1ede20 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xefb78 │ │ │ │ + bcs 0xefb40 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37060 │ │ │ │ + bl 0xfec37028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edeb4 │ │ │ │ + blls 0x1ede7c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xefbd4 │ │ │ │ + bcs 0xefb9c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec370bc │ │ │ │ + bl 0xfec37084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edf10 │ │ │ │ + blls 0x1eded8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b283 │ │ │ │ @@ -212667,20 +212653,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37134 │ │ │ │ + bl 0xfec370fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edf88 │ │ │ │ + blls 0x1edf50 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212699,23 +212685,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e128 │ │ │ │ + bl 0x21e0f0 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec371c0 │ │ │ │ + bl 0xfec37188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee014 │ │ │ │ + blls 0x1edfdc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b283 │ │ │ │ @@ -212732,20 +212718,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37238 │ │ │ │ + bl 0xfec37200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee08c │ │ │ │ + blls 0x1ee054 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212764,54 +212750,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e22c │ │ │ │ + bl 0x21e1f4 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec372c4 │ │ │ │ + bl 0xfec3728c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee118 │ │ │ │ + blls 0x1ee0e0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1b80 │ │ │ │ + blx 0x4b1b48 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2948bc │ │ │ │ + bmi 0x294884 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37340 │ │ │ │ + bl 0xfec37308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee194 │ │ │ │ + blls 0x1ee15c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212829,54 +212815,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e330 │ │ │ │ + bl 0x21e2f8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec373c8 │ │ │ │ + bl 0xfec37390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee21c │ │ │ │ + blls 0x1ee1e4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1c84 │ │ │ │ + blx 0x4b1c4c │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2949c0 │ │ │ │ + bmi 0x294988 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37444 │ │ │ │ + bl 0xfec3740c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee298 │ │ │ │ + blls 0x1ee260 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212894,225 +212880,225 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e434 │ │ │ │ + bl 0x21e3fc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec374cc │ │ │ │ + bl 0xfec37494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0x1c31b4c │ │ │ │ + blt 0x1c31b14 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #10256 @ 0x2810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x19f1b38 │ │ │ │ + blt 0x19f1b00 │ │ │ │ @ instruction: 0xf7f99a06 │ │ │ │ vtbx.8 d15, {d31- instruction: 0xee1d4907 │ │ │ │ - blt 0x14f00d0 │ │ │ │ + blt 0x14f0098 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37534 │ │ │ │ + bl 0xfec374fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1b90 │ │ │ │ + blt 0x19f1b58 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4368 │ │ │ │ + blls 0x1f4330 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffbbb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - blcs 0xf40ac │ │ │ │ + blcs 0xf4074 │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37594 │ │ │ │ + bl 0xfec3755c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1bf0 │ │ │ │ + blt 0x19f1bb8 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f43c8 │ │ │ │ + blls 0x1f4390 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec375f8 │ │ │ │ + bl 0xfec375c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1c54 │ │ │ │ + blt 0x19f1c1c │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f442c │ │ │ │ + blls 0x1f43f4 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffb59 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x116c19c │ │ │ │ + b 0x116c164 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3765c │ │ │ │ + bl 0xfec37624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1cb8 │ │ │ │ + blt 0x19f1c80 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4490 │ │ │ │ + blls 0x1f4458 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d15-d18}, d23 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe16c200 │ │ │ │ + b 0xfe16c1c8 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec376c0 │ │ │ │ + bl 0xfec37688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee514 │ │ │ │ + blls 0x1ee4dc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xffe9e4c0 │ │ │ │ + blx 0xffe9e488 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, lr}^ │ │ │ │ - blcs 0xe823c │ │ │ │ + blcs 0xe8204 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304264 │ │ │ │ + bmi 0x30422c │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37724 │ │ │ │ + bl 0xfec376ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee578 │ │ │ │ + blls 0x1ee540 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xff21e524 │ │ │ │ + blx 0xff21e4ec │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - blcs 0xe82a0 │ │ │ │ + blcs 0xe8268 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x3042c8 │ │ │ │ + bmi 0x304290 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37788 │ │ │ │ + bl 0xfec37750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee5dc │ │ │ │ + blls 0x1ee5a4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xfe59e588 │ │ │ │ + blx 0xfe59e550 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r6, lr}^ │ │ │ │ - blcs 0xe8304 │ │ │ │ + blcs 0xe82cc │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x30432c │ │ │ │ + bmi 0x3042f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec377ec │ │ │ │ + bl 0xfec377b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e640 │ │ │ │ + blls 0x26e608 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x191e5ec │ │ │ │ + blx 0x191e5b4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213130,25 +213116,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e7e4 │ │ │ │ + bl 0x21e7ac │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3787c │ │ │ │ + bl 0xfec37844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee6d0 │ │ │ │ + blls 0x1ee698 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x71e67c │ │ │ │ + blx 0x71e644 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @ instruction: 0x46014290 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -213166,23 +213152,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e874 │ │ │ │ + bl 0x21e83c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3790c │ │ │ │ + bl 0xfec378d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e760 │ │ │ │ + blls 0x26e728 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9d0f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213202,23 +213188,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e904 │ │ │ │ + bl 0x21e8cc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3799c │ │ │ │ + bl 0xfec37964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee7f0 │ │ │ │ + blls 0x1ee7b8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213238,29 +213224,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e994 │ │ │ │ + bl 0x21e95c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37a2c │ │ │ │ + bl 0xfec379f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e880 │ │ │ │ + blls 0x26e848 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf940f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf3b8 │ │ │ │ + blx 0x8cf380 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213274,65 +213260,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ea24 │ │ │ │ + bl 0x21e9ec │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37abc │ │ │ │ + bl 0xfec37a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee910 │ │ │ │ + blls 0x1ee8d8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8f8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00a84290 │ │ │ │ - blx 0xfe4f2134 │ │ │ │ + blx 0xfe4f20fc │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x2950b4 │ │ │ │ + bmi 0x29507c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eab4 │ │ │ │ + bl 0x21ea7c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37b4c │ │ │ │ + bl 0xfec37b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e9a0 │ │ │ │ + blls 0x26e968 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8b0f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf4d8 │ │ │ │ + blx 0x8cf4a0 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213346,67 +213332,67 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb44 │ │ │ │ + bl 0x21eb0c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37bdc │ │ │ │ + bl 0xfec37ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eea30 │ │ │ │ + blls 0x1ee9f8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf868f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00b84290 │ │ │ │ - blx 0xfe4f2254 │ │ │ │ + blx 0xfe4f221c │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x2951d4 │ │ │ │ + bmi 0x29519c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ebd4 │ │ │ │ + bl 0x21eb9c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37c6c │ │ │ │ + bl 0xfec37c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0x4602f81f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addslt r8, fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ - blt 0x1326b24 │ │ │ │ + blt 0x1326aec │ │ │ │ svcgt 0x005fe8d2 │ │ │ │ @ instruction: 0xd104459c │ │ │ │ svcne 0x005ee8c2 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vshll.u8 , d15, #4 │ │ │ │ @@ -213417,31 +213403,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ec60 │ │ │ │ + bl 0x21ec28 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37cf8 │ │ │ │ + bl 0xfec37cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ pkhtbmi pc, r4, r9, asr #31 @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ addlt r8, r9, #65536 @ 0x10000 │ │ │ │ vtbx.8 d11, {d15-d17}, d11 │ │ │ │ - blx 0x604894 │ │ │ │ - blt 0x179d938 │ │ │ │ + blx 0x60485c │ │ │ │ + blt 0x179d900 │ │ │ │ ldm ip, {r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addmi r3, fp, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ vrsubhn.i d4, , q5 │ │ │ │ addslt r8, r9, #364 @ 0x16c │ │ │ │ @@ -213452,31 +213438,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ecec │ │ │ │ + bl 0x21ecb4 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec37d84 │ │ │ │ + bl 0xfec37d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14aebd4 │ │ │ │ + b 0x14aeb9c │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a43c8 │ │ │ │ - blx 0x1e8528 │ │ │ │ + b 0x14a4390 │ │ │ │ + blx 0x1e84f0 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x8707b4 │ │ │ │ + b 0x87077c │ │ │ │ @ instruction: 0xd1230f01 │ │ │ │ streq pc, [r3, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d20 │ │ │ │ vshr.s64 d22, d4, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -213489,48 +213475,48 @@ │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ andpl pc, ip, r4, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r9, [r2], -r5, lsl #22 │ │ │ │ - blx 0xffd9cc32 │ │ │ │ + blx 0xffd9cbfa │ │ │ │ @ instruction: 0xf75b9905 │ │ │ │ - svclt 0x0000f881 │ │ │ │ + svclt 0x0000f89d │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e20 │ │ │ │ + bl 0xfec37de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eec74 │ │ │ │ + blls 0x1eec3c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff46f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ - bcs 0xf144c │ │ │ │ + bcs 0xf1414 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c49c0 │ │ │ │ + bmi 0x2c4988 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e7c │ │ │ │ + bl 0xfec37e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eecd0 │ │ │ │ + blls 0x1eec98 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff18f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r2, {r8, r9, sl, fp} │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @@ -213540,92 +213526,92 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ed8 │ │ │ │ + bl 0xfec37ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed2c │ │ │ │ + blls 0x1eecf4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 7, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xe4900 │ │ │ │ + b 0xe48c8 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4a7c │ │ │ │ + bmi 0x2c4a44 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f38 │ │ │ │ + bl 0xfec37f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed8c │ │ │ │ + blls 0x1eed54 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 5, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x10e4960 │ │ │ │ + b 0x10e4928 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4adc │ │ │ │ + bmi 0x2c4aa4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f98 │ │ │ │ + bl 0xfec37f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eedec │ │ │ │ + blls 0x1eedb4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe0e49c0 │ │ │ │ + b 0xfe0e4988 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4b3c │ │ │ │ + bmi 0x2c4b04 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ff8 │ │ │ │ + bl 0xfec37fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee4c │ │ │ │ + blls 0x1eee14 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r0, [r0], #-3840 @ 0xfffff100 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213635,20 +213621,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38054 │ │ │ │ + bl 0xfec3801c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeea8 │ │ │ │ + blls 0x1eee70 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 1, pc, cr12, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213658,20 +213644,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec380b0 │ │ │ │ + bl 0xfec38078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef04 │ │ │ │ + blls 0x1eeecc │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ nopmi {0} @ │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213681,20 +213667,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3810c │ │ │ │ + bl 0xfec380d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef60 │ │ │ │ + blls 0x1eef28 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213704,49 +213690,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38168 │ │ │ │ + bl 0xfec38130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eefbc │ │ │ │ + blls 0x1eef84 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00a84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295760 │ │ │ │ + bmi 0x295728 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381dc │ │ │ │ + bl 0xfec381a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef030 │ │ │ │ + blls 0x1eeff8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213762,49 +213748,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38250 │ │ │ │ + bl 0xfec38218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef0a4 │ │ │ │ + blls 0x1ef06c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00b84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295848 │ │ │ │ + bmi 0x295810 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec382c4 │ │ │ │ + bl 0xfec3828c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef118 │ │ │ │ + blls 0x1ef0e0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ qasxmi fp, r1, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213820,20 +213806,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38338 │ │ │ │ + bl 0xfec38300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef18c │ │ │ │ + blls 0x1ef154 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213848,20 +213834,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec383a8 │ │ │ │ + bl 0xfec38370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef1fc │ │ │ │ + blls 0x1ef1c4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213876,20 +213862,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38418 │ │ │ │ + bl 0xfec383e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef26c │ │ │ │ + blls 0x1ef234 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213904,20 +213890,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38488 │ │ │ │ + bl 0xfec38450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef2dc │ │ │ │ + blls 0x1ef2a4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213932,147 +213918,147 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec384f8 │ │ │ │ + bl 0xfec384c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0xc32b78 │ │ │ │ + blt 0xc32b40 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #18448 @ 0x4810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x9f2b64 │ │ │ │ + blt 0x9f2b2c │ │ │ │ @ instruction: 0xf7f89a06 │ │ │ │ @ instruction: 0xf3bffbd7 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi ip, [r4, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - blcs 0xf5f2c │ │ │ │ + blcs 0xf5ef4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3050a0 │ │ │ │ + bmi 0x305068 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e973c │ │ │ │ + blx 0xfe7e9704 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38560 │ │ │ │ + bl 0xfec38528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2bbc │ │ │ │ + blt 0x9f2b84 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5394 │ │ │ │ + blls 0x1f535c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x305100 │ │ │ │ + bmi 0x3050c8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e979c │ │ │ │ + blx 0xfe7e9764 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec385c0 │ │ │ │ + bl 0xfec38588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2c1c │ │ │ │ + blt 0x9f2be4 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f53f4 │ │ │ │ + blls 0x1f53bc │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb75 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x414fe8 │ │ │ │ + b 0x414fb0 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedbf0 │ │ │ │ + bcs 0xedbb8 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305164 │ │ │ │ + bmi 0x30512c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9800 │ │ │ │ + blx 0xfe7e97c8 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38624 │ │ │ │ + bl 0xfec385ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2c80 │ │ │ │ + blt 0x9f2c48 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5458 │ │ │ │ + blls 0x1f5420 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbx.8 d15, {d15-d18}, d3 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x141504c │ │ │ │ + b 0x1415014 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedc54 │ │ │ │ + bcs 0xedc1c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3051c8 │ │ │ │ + bmi 0x305190 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9864 │ │ │ │ + blx 0xfe7e982c │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38688 │ │ │ │ + bl 0xfec38650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2ce4 │ │ │ │ + blt 0x9f2cac │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f54bc │ │ │ │ + blls 0x1f5484 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb11 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe4150b0 │ │ │ │ + b 0xfe415078 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedcb8 │ │ │ │ + bcs 0xedc80 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x30522c │ │ │ │ + bmi 0x3051f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e98c8 │ │ │ │ + blx 0xfe7e9890 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec386ec │ │ │ │ + bl 0xfec386b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef540 │ │ │ │ + blls 0x1ef508 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xff91f4e8 │ │ │ │ + blx 0xff91f4b0 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ andsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214081,22 +214067,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3874c │ │ │ │ + bl 0xfec38714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef5a0 │ │ │ │ + blls 0x1ef568 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfed1f548 │ │ │ │ + blx 0xfed1f510 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstmi r4, #0, 30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214105,22 +214091,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec387ac │ │ │ │ + bl 0xfec38774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef600 │ │ │ │ + blls 0x1ef5c8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfe11f5a8 │ │ │ │ + blx 0xfe11f570 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ subsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214129,28 +214115,28 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3880c │ │ │ │ + bl 0xfec387d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f660 │ │ │ │ + blls 0x26f628 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x151f608 │ │ │ │ + blx 0x151f5d0 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ - blt 0x332ea8 │ │ │ │ + blt 0x332e70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214160,66 +214146,66 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f7fc │ │ │ │ + bl 0x21f7c4 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38894 │ │ │ │ + bl 0xfec3885c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef6e8 │ │ │ │ + blls 0x1ef6b0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x41f690 │ │ │ │ + blx 0x41f658 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00288f5b │ │ │ │ - blt 0x332ecc │ │ │ │ + blt 0x332e94 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295e88 │ │ │ │ + bmi 0x295e50 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f888 │ │ │ │ + bl 0x21f850 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38920 │ │ │ │ + bl 0xfec388e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f774 │ │ │ │ + blls 0x26f73c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9c6f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @ instruction: 0x4621bfb8 │ │ │ │ - blt 0x332fbc │ │ │ │ + blt 0x332f84 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214229,58 +214215,58 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f910 │ │ │ │ + bl 0x21f8d8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec389a8 │ │ │ │ + bl 0xfec38970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef7fc │ │ │ │ + blls 0x1ef7c4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf982f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00388f5b │ │ │ │ - blt 0x332fe0 │ │ │ │ + blt 0x332fa8 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295f9c │ │ │ │ + bmi 0x295f64 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f99c │ │ │ │ + bl 0x21f964 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38a34 │ │ │ │ + bl 0xfec389fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f888 │ │ │ │ + blls 0x26f850 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf93cf7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -214298,23 +214284,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa24 │ │ │ │ + bl 0x21f9ec │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38abc │ │ │ │ + bl 0xfec38a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef910 │ │ │ │ + blls 0x1ef8d8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8f8f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ @@ -214332,23 +214318,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21faac │ │ │ │ + bl 0x21fa74 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38b44 │ │ │ │ + bl 0xfec38b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f998 │ │ │ │ + blls 0x26f960 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8b4f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ @@ -214366,23 +214352,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb34 │ │ │ │ + bl 0x21fafc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38bcc │ │ │ │ + bl 0xfec38b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efa20 │ │ │ │ + blls 0x1ef9e8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ @@ -214400,23 +214386,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fbbc │ │ │ │ + bl 0x21fb84 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38c54 │ │ │ │ + bl 0xfec38c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efaa8 │ │ │ │ + blls 0x1efa70 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf82cf7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ stmdane r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldmda ip, {r0, r3, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214433,23 +214419,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc40 │ │ │ │ + bl 0x21fc08 │ │ │ │ svclt 0x00bef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38cd8 │ │ │ │ + bl 0xfec38ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efb2c │ │ │ │ + blls 0x1efaf4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xffeaf7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ strtmi r8, [r0], #-3931 @ 0xfffff0a5 │ │ │ │ ldmda r1, {r1, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214466,21 +214452,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fcc4 │ │ │ │ + bl 0x21fc8c │ │ │ │ svclt 0x00bef7ff │ │ │ │ - blmi 0x1f1c00c │ │ │ │ + blmi 0x1f1bfd4 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blls 0x3733dc │ │ │ │ + blls 0x3733a4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf013091b │ │ │ │ andle r0, sl, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @@ -214501,225 +214487,225 @@ │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vsra.u64 , , #1 │ │ │ │ sbcspl r8, r6, fp, asr pc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1f1bed0 │ │ │ │ + blhi 0x1f1be98 │ │ │ │ @ instruction: 0xf0089b0b │ │ │ │ stmdbls fp, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf896f75a │ │ │ │ + @ instruction: 0xf8b2f75a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38df4 │ │ │ │ + bl 0xfec38dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afc48 │ │ │ │ + blls 0x2afc10 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603ff5b │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1b99 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1b61 │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e50 │ │ │ │ + bl 0xfec38e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fca4 │ │ │ │ + blls 0x32fc6c │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -sp, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1bf5 │ │ │ │ - bl 0x1128094 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1bbd │ │ │ │ + bl 0x112805c │ │ │ │ stmia r3, {r0, r2, r8, r9, sl}^ │ │ │ │ - bcs 0xfba4c │ │ │ │ + bcs 0xfba14 │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ - bmi 0x2859f8 │ │ │ │ + bmi 0x2859c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38eb0 │ │ │ │ + bl 0xfec38e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fd04 │ │ │ │ + blls 0x32fccc │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fefd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c55 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c1d │ │ │ │ streq lr, [r4], -r0, lsl #20 │ │ │ │ streq lr, [r5, -r1, lsl #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f14 │ │ │ │ + bl 0xfec38edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fd68 │ │ │ │ + blls 0x32fd30 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -fp, asr #29 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1cb9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c81 │ │ │ │ streq lr, [r4], -r0, asr #20 │ │ │ │ streq lr, [r5, -r1, asr #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f78 │ │ │ │ + bl 0xfec38f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fdcc │ │ │ │ + blls 0x32fd94 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d1d │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ce5 │ │ │ │ streq lr, [r4], -r0, lsl #21 │ │ │ │ streq lr, [r5, -r1, lsl #21] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38fdc │ │ │ │ + bl 0xfec38fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afe30 │ │ │ │ + blls 0x2afdf8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, ror #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d81 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d49 │ │ │ │ cmnmi r9, r0, lsl #18 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3903c │ │ │ │ + bl 0xfec39004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afe90 │ │ │ │ + blls 0x2afe58 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fe37 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1de1 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1da9 │ │ │ │ eormi r4, r9, r0, lsr #32 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3909c │ │ │ │ + bl 0xfec39064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afef0 │ │ │ │ + blls 0x2afeb8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e41 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1e09 │ │ │ │ @ instruction: 0x43294320 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec390fc │ │ │ │ + bl 0xfec390c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2aff50 │ │ │ │ + blls 0x2aff18 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fdd7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1ea1 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1e69 │ │ │ │ rsbmi r4, r9, r0, rrx │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ @@ -214732,15 +214718,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ab98 │ │ │ │ + bls 0x36ab60 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -r1, ror #11 │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214753,15 +214739,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6744 │ │ │ │ + bmi 0x2d670c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214775,29 +214761,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ ldc2l 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r3, #1407]! @ 0x57f │ │ │ │ - bl 0x1f738bc │ │ │ │ + bl 0x1f73884 │ │ │ │ strtmi r0, [pc], -r5, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbe0c │ │ │ │ + bcs 0xfbdd4 │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d67e0 │ │ │ │ + bmi 0x2d67a8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214806,15 +214792,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36acc0 │ │ │ │ + bls 0x36ac88 │ │ │ │ ldc2 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -ip, asr #11 │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214827,15 +214813,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d686c │ │ │ │ + bmi 0x2d6834 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214849,29 +214835,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ stc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e339e4 │ │ │ │ + bl 0x1e339ac │ │ │ │ strtmi r0, [pc], -sl, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbf34 │ │ │ │ + bcs 0xfbefc │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6908 │ │ │ │ + bmi 0x2d68d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214880,20 +214866,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3a1c │ │ │ │ + bls 0x2f39e4 │ │ │ │ ldc2l 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r5, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1df3a1c │ │ │ │ + bl 0x1df39e4 │ │ │ │ ldrmi r0, [r9], -r3, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214920,29 +214906,29 @@ │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r1, #1407]! @ 0x57f │ │ │ │ - bl 0x1ef3ae8 │ │ │ │ + bl 0x1ef3ab0 │ │ │ │ strtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2850 │ │ │ │ + bcs 0xe2818 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6a24 │ │ │ │ + bmi 0x2d69ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -214951,20 +214937,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3b38 │ │ │ │ - blx 0xffd202c6 │ │ │ │ + bls 0x2f3b00 │ │ │ │ + blx 0xffd2028e │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db3b38 │ │ │ │ + bl 0x1db3b00 │ │ │ │ ldrmi r0, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214987,246 +214973,246 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0xfeba0352 │ │ │ │ + blx 0xfeba031a │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33c04 │ │ │ │ + bl 0x1e33bcc │ │ │ │ strtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe296c │ │ │ │ + bcs 0xe2934 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6b40 │ │ │ │ + bmi 0x2d6b08 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ - blx 0xfe6f3e58 │ │ │ │ - blx 0xfe75fa18 │ │ │ │ + blx 0xfe6f3e20 │ │ │ │ + blx 0xfe75f9e0 │ │ │ │ @ instruction: 0xf5a0f489 │ │ │ │ @ instruction: 0xf8dd5008 │ │ │ │ ldmdacc r0, {r4, r5, sp, pc} │ │ │ │ ldrsbtlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf78afa9a │ │ │ │ - blx 0xfe7c904c │ │ │ │ + blx 0xfe7c9014 │ │ │ │ movwls pc, #1675 @ 0x68b @ │ │ │ │ movwcs r9, #35342 @ 0x8a0e │ │ │ │ - blx 0x16a03fa │ │ │ │ + blx 0x16a03c2 │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x000845a9 │ │ │ │ smlatble r3, r0, r5, r4 │ │ │ │ ldrbvs lr, [r3, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf089fa99 │ │ │ │ - blx 0xfe6f678c │ │ │ │ + blx 0xfe6f6754 │ │ │ │ andlt pc, r3, r8, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39668 │ │ │ │ + bl 0xfec39630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007484 │ │ │ │ + blt 0x100744c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffb1f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr}^ │ │ │ │ - blcs 0xf3a64 │ │ │ │ + blcs 0xf3a2c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c620c │ │ │ │ + bmi 0x2c61d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea8a8 │ │ │ │ - blt 0xd367f0 │ │ │ │ + blt 0xeea870 │ │ │ │ + blt 0xd367b8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec396c8 │ │ │ │ + bl 0xfec39690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10074e4 │ │ │ │ + blt 0x10074ac │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6274 │ │ │ │ + bmi 0x2c623c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea910 │ │ │ │ - blt 0xd36858 │ │ │ │ + blt 0xeea8d8 │ │ │ │ + blt 0xd36820 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39730 │ │ │ │ + bl 0xfec396f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100754c │ │ │ │ + blt 0x1007514 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffabb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x127c358 │ │ │ │ - b 0x12a2d70 │ │ │ │ + b 0x127c320 │ │ │ │ + b 0x12a2d38 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c62dc │ │ │ │ + bmi 0x2c62a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea978 │ │ │ │ - blt 0xd368c0 │ │ │ │ + blt 0xeea940 │ │ │ │ + blt 0xd36888 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39798 │ │ │ │ + bl 0xfec39760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10075b4 │ │ │ │ + blt 0x100757c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6344 │ │ │ │ + bmi 0x2c630c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea9e0 │ │ │ │ - blt 0xd36928 │ │ │ │ + blt 0xeea9a8 │ │ │ │ + blt 0xd368f0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39800 │ │ │ │ + bl 0xfec397c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100761c │ │ │ │ + blt 0x10075e4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffa53 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, lr}^ │ │ │ │ - blcs 0xfc400 │ │ │ │ + blcs 0xfc3c8 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c63a8 │ │ │ │ + bmi 0x2c6370 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa44 │ │ │ │ - blt 0xd3698c │ │ │ │ + blt 0xeeaa0c │ │ │ │ + blt 0xd36954 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39864 │ │ │ │ + bl 0xfec3982c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007680 │ │ │ │ + blt 0x1007648 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d17}, d17 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4326677f │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r8, r9, lr}^ │ │ │ │ - blcs 0xfc464 │ │ │ │ + blcs 0xfc42c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c640c │ │ │ │ + bmi 0x2c63d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaaa8 │ │ │ │ - blt 0xd369f0 │ │ │ │ + blt 0xeeaa70 │ │ │ │ + blt 0xd369b8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec398c8 │ │ │ │ + bl 0xfec39890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10076e4 │ │ │ │ + blt 0x10076ac │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6470 │ │ │ │ + bmi 0x2c6438 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeab0c │ │ │ │ - blt 0xd36a54 │ │ │ │ + blt 0xeeaad4 │ │ │ │ + blt 0xd36a1c │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -215238,20 +215224,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf9bef7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4130 │ │ │ │ + blt 0xaf40f8 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef3f74 │ │ │ │ + bl 0x1ef3f3c │ │ │ │ strmi r0, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x67407c │ │ │ │ + blt 0x674044 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215282,20 +215268,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf962f7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3e0c │ │ │ │ + blt 0xaf3dd4 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d34144 │ │ │ │ + bl 0x1d3410c │ │ │ │ strbmi r0, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x67404c │ │ │ │ + blt 0x674014 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215328,20 +215314,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf90af7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4298 │ │ │ │ + blt 0xaf4260 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d340dc │ │ │ │ + bl 0x1d340a4 │ │ │ │ strmi r0, [sl], -r8, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x6741e4 │ │ │ │ + blt 0x6741ac │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215372,20 +215358,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf8aef7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3f74 │ │ │ │ + blt 0xaf3f3c │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef42ac │ │ │ │ + bl 0x1ef4274 │ │ │ │ strbmi r0, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x6741b4 │ │ │ │ + blt 0x67417c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215418,20 +215404,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf856f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4400 │ │ │ │ + blt 0xaf43c8 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474348 │ │ │ │ + blt 0x474310 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215461,20 +215447,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xfffcf7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb740d8 │ │ │ │ + blt 0xb740a0 │ │ │ │ strbmi fp, [sl, #-2595] @ 0xfffff5dd │ │ │ │ - bl 0x1db4404 │ │ │ │ + bl 0x1db43cc │ │ │ │ strbmi r0, [r1], -r8, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474354 │ │ │ │ + blt 0x47431c │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215507,20 +215493,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xffa4f7f6 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4564 │ │ │ │ + blt 0xaf452c │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x4744ac │ │ │ │ + blt 0x474474 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215550,20 +215536,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xff4af7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb7423c │ │ │ │ + blt 0xb74204 │ │ │ │ ldrmi fp, [r1, #2595] @ 0xa23 │ │ │ │ - bl 0x1ef4568 │ │ │ │ + bl 0x1ef4530 │ │ │ │ strbmi r0, [r1], -r3, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x4744b8 │ │ │ │ + blt 0x474480 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215594,19 +215580,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf42ec │ │ │ │ - bl 0x711578 │ │ │ │ + blt 0xaf42b4 │ │ │ │ + bl 0x711540 │ │ │ │ vsubw.u q0, , d0 │ │ │ │ - bl 0x1146a68 │ │ │ │ - blt 0x8a3524 │ │ │ │ + bl 0x1146a30 │ │ │ │ + blt 0x8a34ec │ │ │ │ ldm ip, {r1, r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215636,19 +215622,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 4, pc, cr14, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xbb4394 │ │ │ │ - bl 0x711620 │ │ │ │ + blt 0xbb435c │ │ │ │ + bl 0x7115e8 │ │ │ │ vaddl.u q0, d15, d3 │ │ │ │ - bl 0x1146b10 │ │ │ │ - blt 0x2a31cc │ │ │ │ + bl 0x1146ad8 │ │ │ │ + blt 0x2a3194 │ │ │ │ ldm ip, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215693,30 +215679,30 @@ │ │ │ │ stmiavs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ tstcs r0, r8, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4673bd30 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a0b8 │ │ │ │ + bl 0xfec3a080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ suble r2, sp, r0, lsl #22 │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0x63bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ @@ -215730,15 +215716,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r6, ip, lr, pc} │ │ │ │ strcs r6, [r1], -r3, lsr #32 │ │ │ │ rsbvs r6, r3, r3, lsl #16 │ │ │ │ svcmi 0x0071f513 │ │ │ │ shasxmi fp, r5, ip │ │ │ │ andle r3, sp, #1048576 @ 0x100000 │ │ │ │ - blx 0x131f610 │ │ │ │ + blx 0x121f5d8 │ │ │ │ biceq lr, r5, #4, 22 @ 0x1000 │ │ │ │ vld1.16 {d20-d23}, [pc], r0 │ │ │ │ vld1.16 {d4-d7}, [r0 :128], r1 │ │ │ │ @ instruction: 0xf0204070 │ │ │ │ @ instruction: 0xf84400ff │ │ │ │ subsvs r0, sl, r5, lsr r0 │ │ │ │ @ instruction: 0x61a62001 │ │ │ │ @@ -215769,107 +215755,107 @@ │ │ │ │ biceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ stmdavs r3, {r1, r3, r4, r6, sp, lr} │ │ │ │ @ instruction: 0x462be7b4 │ │ │ │ ldrb r2, [r5, r1, lsl #12]! │ │ │ │ ldr r2, [r5, r1, lsl #10]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19e460 │ │ │ │ + blhi 0x19e428 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [ip], #-3695 @ 0xfffff191 │ │ │ │ - ldclne 1, cr15, [pc], #8 @ 0xe2fc8 │ │ │ │ + ldclne 1, cr15, [pc], #8 @ 0xe2f90 │ │ │ │ cdpvs 2, 10, cr15, cr0, cr4, {2} │ │ │ │ cdpeq 2, 9, cr15, cr5, cr0, {6} │ │ │ │ - ldclmi 5, cr15, [pc], #-48 @ 0xe2f9c │ │ │ │ + ldclmi 5, cr15, [pc], #-48 @ 0xe2f64 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xbde65c │ │ │ │ + blhi 0xbde624 │ │ │ │ ldrbtmi r4, [r1], r0, ror #13 │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - ldc2 1, cr15, [r8, #-768] @ 0xfffffd00 │ │ │ │ + ldc2 1, cr15, [r4, #-768] @ 0xfffffd00 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x15e4010 │ │ │ │ + bllt 0x15e3fd8 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x12c01c │ │ │ │ - bl 0x1a4848 │ │ │ │ + bl 0x12bfe4 │ │ │ │ + bl 0x1a4810 │ │ │ │ stmdblt r7!, {r1, r3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ svclt 0x00183c00 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x19e348 │ │ │ │ + blhi 0x19e310 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - stc2l 1, cr15, [lr, #-768] @ 0xfffffd00 │ │ │ │ + stc2l 1, cr15, [sl, #-768] @ 0xfffffd00 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x10f2b4 │ │ │ │ + blcs 0x10f27c │ │ │ │ mrcne 0, 2, sp, cr13, cr7, {2} │ │ │ │ mcrne 6, 2, r4, cr3, cr8, {4} │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @ instruction: 0xf105050b │ │ │ │ ldrble r0, [r8], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0x46474691 │ │ │ │ orreq lr, r0, #1024 @ 0x400 │ │ │ │ - blls 0x107cc8 │ │ │ │ + blls 0x107c90 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - blx 0xffe9f7a6 │ │ │ │ + blx 0xffd9f76e │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ - bl 0x1e9cc8 │ │ │ │ + bl 0x1e9c90 │ │ │ │ addsmi r0, r6, #6144 @ 0x1800 │ │ │ │ adcsmi sp, r5, #3735552 @ 0x390000 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfeba9da8 │ │ │ │ + bl 0xfeba9d70 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x334a60 │ │ │ │ - blne 0x10a3114 │ │ │ │ + bl 0x334a28 │ │ │ │ + blne 0x10a30dc │ │ │ │ @ instruction: 0xf72d1b36 │ │ │ │ - bicslt lr, sp, ip, lsr r8 │ │ │ │ + bicslt lr, sp, r8, asr r8 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x149d14 │ │ │ │ + blcc 0x149cdc │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea1719c │ │ │ │ - bl 0x323948 │ │ │ │ + bl 0xfea17164 │ │ │ │ + bl 0x323910 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f875 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215886,19 +215872,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf643e7f4 │ │ │ │ vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0x31f816 │ │ │ │ + blx 0x41f7de │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - stc2l 1, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2l 1, cr15, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ cdpvs 6, 12, cr4, cr6, cr0, {4} │ │ │ │ biclt r4, fp, #145752064 @ 0x8b00000 │ │ │ │ @@ -215906,57 +215892,57 @@ │ │ │ │ strmi r2, [sp], -ip, lsl #6 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0xf909fb03 │ │ │ │ streq lr, [r9], #-2822 @ 0xfffff4fa │ │ │ │ stccc 6, cr4, [ip, #-680] @ 0xfffffd58 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0xff99f25c │ │ │ │ + blx 0xff99f224 │ │ │ │ movwcs r4, #1668 @ 0x684 │ │ │ │ @ instruction: 0xf1aa2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdavs r7!, {r1, ip, lr, pc} │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ - blx 0xff61f278 │ │ │ │ + blx 0xff61f240 │ │ │ │ movwcs r4, #1668 @ 0x684 │ │ │ │ @ instruction: 0xf1aa2204 │ │ │ │ andcs r0, r3, r4, lsl #2 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdavs r7!, {r1, ip, lr, pc}^ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ - blx 0xff29f294 │ │ │ │ + blx 0xff29f25c │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a46003 │ │ │ │ adcsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ bicsle r4, r3, ip, lsl r6 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x35e0c0 │ │ │ │ + bleq 0x35e088 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0xfed9f2bc │ │ │ │ + blx 0xfed9f284 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r8, #3 │ │ │ │ @ instruction: 0xf1ab2202 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ - blx 0xfeb1f2d0 │ │ │ │ + blx 0xfeb1f298 │ │ │ │ @ instruction: 0xf8b8b110 │ │ │ │ andhi r3, r3, r8, rrx │ │ │ │ movwcs pc, #1103 @ 0x44f @ │ │ │ │ rsbmi pc, r4, r8, asr #17 │ │ │ │ subscc pc, r4, r8, asr #17 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x4684b570 │ │ │ │ stmdavs r4, {r8, sl, sp} │ │ │ │ - bne 0x156b280 │ │ │ │ + bne 0x156b248 │ │ │ │ andsmi r6, r8, r0, lsr #32 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ rscvs r6, r5, r1, lsr #1 │ │ │ │ @ instruction: 0xf003d005 │ │ │ │ stmdacs r4, {r2, r4} │ │ │ │ ldrmi sp, [r6], fp, lsr #32 │ │ │ │ @ instruction: 0x61204610 │ │ │ │ @@ -215999,20 +215985,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf82cf1c0 │ │ │ │ + @ instruction: 0xf828f1c0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ - blne 0x19f7554 │ │ │ │ + blne 0x19f751c │ │ │ │ and r4, r1, r6, lsl #12 │ │ │ │ - blne 0xfe9f4430 │ │ │ │ + blne 0xfe9f43f8 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ ldmle r7!, {r2, r4, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -216033,19 +216019,19 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ vqdmulh.s d31, d4, d4 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ stclpl 8, cr1, [fp], {200} @ 0xc8 │ │ │ │ mvnle r2, pc, ror fp │ │ │ │ @ instruction: 0xf1007843 │ │ │ │ - blcs 0x1226bd4 │ │ │ │ + blcs 0x1226b9c │ │ │ │ @ instruction: 0xf81ed1e2 │ │ │ │ - blcs 0x13f2fdc │ │ │ │ + blcs 0x13f2fa4 │ │ │ │ @ instruction: 0xf89ed1de │ │ │ │ - blcs 0x126f3e4 │ │ │ │ + blcs 0x126f3ac │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ bicsle r0, r7, r0, lsl #28 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -216058,93 +216044,93 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf2 │ │ │ │ - stmdavs r3, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ba790 │ │ │ │ + blcs 0x20ba758 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x122a600 │ │ │ │ + blcs 0x122a5c8 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x13f3078 │ │ │ │ + blcs 0x13f3040 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0b9 │ │ │ │ - bmi 0x6380d0 │ │ │ │ + bmi 0x638098 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ andcs r9, r3, r1 │ │ │ │ addvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1c29307 │ │ │ │ - stmiblt r8!, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x32c4e0 │ │ │ │ - blls 0xebd54c │ │ │ │ + stmiblt r8!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x32c4a8 │ │ │ │ + blls 0xebd514 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r0, asr #4 │ │ │ │ tstcs r0, r9, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs sl, r4, sl, lsl #18 │ │ │ │ - blx 0x41fc0e │ │ │ │ - blle 0xff9ad514 │ │ │ │ + blx 0x31fbd6 │ │ │ │ + blle 0xff9ad4dc │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - stc2l 7, cr15, [ip, #-188] @ 0xffffff44 │ │ │ │ + stc2l 7, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf866f004 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vorr.i32 d19, #9 @ 0x00000009 │ │ │ │ + vmla.f d18, d16, d1[4] │ │ │ │ @ instruction: 0xf7f7010e │ │ │ │ stmdage r8, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcc r9, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf9d8f7f7 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ strcc fp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x22c402 │ │ │ │ + blx 0x22c3ca │ │ │ │ @ instruction: 0xf8d7f303 │ │ │ │ cdpls 0, 0, cr2, cr8, cr8, {6} │ │ │ │ - blvs 0xfe649994 │ │ │ │ + blvs 0xfe64995c │ │ │ │ andcs r3, r0, #1048576 @ 0x100000 │ │ │ │ cmneq r6, r3, lsl #10 │ │ │ │ streq pc, [r3, #-37] @ 0xffffffdb │ │ │ │ sbceq pc, r4, r6, lsl r1 @ │ │ │ │ ldreq pc, [r4, #-261] @ 0xfffffefb │ │ │ │ stmdaeq r0, {r1, r6, r8, ip, sp, lr, pc} │ │ │ │ stmdals fp, {r0, r2, r3, r5, fp, ip} │ │ │ │ @@ -216156,58 +216142,58 @@ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf1b1bf08 │ │ │ │ vminnm.f32 , , │ │ │ │ movwls r0, #8971 @ 0x230b │ │ │ │ andle r4, r8, sl, lsl r6 │ │ │ │ ldmne fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ - bl 0x1cf4020 │ │ │ │ + bl 0x1cf3fe8 │ │ │ │ @ instruction: 0xf0c00c0c │ │ │ │ @ instruction: 0xf13781d3 │ │ │ │ vadd.f32 , q11, │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vmla.f d20, d0, d0[2] │ │ │ │ strmi r0, [r3], lr, lsr #2 │ │ │ │ @ instruction: 0xf8d8f13b │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf13d0428 │ │ │ │ strmi pc, [r1], r5, lsl #19 │ │ │ │ - mcr2 1, 5, pc, cr6, cr10, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr2, cr10, {5} @ │ │ │ │ strmi r4, [r3], -r9, asr #12 │ │ │ │ vmin.s8 q10, q3, q1 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf150002e │ │ │ │ @ instruction: 0x4603fa77 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - blx 0xd9fb28 │ │ │ │ + blx 0xd9faf0 │ │ │ │ @ instruction: 0xf1494650 │ │ │ │ @ instruction: 0xf1bbfa2f │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1374658 │ │ │ │ @ instruction: 0xf44ffc45 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ strbmi r2, [r8], -r1, asr #2 │ │ │ │ - blx 0xd9fd1e │ │ │ │ + blx 0xc9fce6 │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ - blx 0x89fb50 │ │ │ │ - blcs 0x10a24c │ │ │ │ + blx 0x89fb18 │ │ │ │ + blcs 0x10a214 │ │ │ │ cmnphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r8], -sp │ │ │ │ - blne 0xfec30f0c │ │ │ │ - beq 0x11f77c │ │ │ │ + blne 0xfec30ed4 │ │ │ │ + beq 0x11f744 │ │ │ │ @ instruction: 0xf1494648 │ │ │ │ vmla.i8 , q11, │ │ │ │ - vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s q10, d0, d0[0] │ │ │ │ strmi r0, [r3], lr, lsr #6 │ │ │ │ vcgt.s8 d22, d19, d6 │ │ │ │ - vmla.f d18, d0, d1[7] │ │ │ │ + vbic.i32 d18, #5 @ 0x00000005 │ │ │ │ strbvs r0, [r5], #-270 @ 0xfffffef2 │ │ │ │ vtst.8 d22, d4, d8 │ │ │ │ vshl.s64 d22, d4, #0 │ │ │ │ - blls 0x2e4cbc │ │ │ │ + blls 0x2e4c84 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ movwcc sl, #6158 @ 0x180e │ │ │ │ eorge pc, r4, fp, asr #17 │ │ │ │ eorcc pc, ip, fp, lsr #17 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ teqcs r4, #20 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @@ -216219,93 +216205,93 @@ │ │ │ │ teqcs r4, #16 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ eorcc pc, r8, fp, asr #17 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - stmiami r4!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdami ip!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ subls pc, r0, sp, asr #17 │ │ │ │ eorsge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf916f7f7 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8989b0e │ │ │ │ - blvs 0xfe5876e4 │ │ │ │ + blvs 0xfe5876ac │ │ │ │ streq pc, [ip], -r3, lsl #2 │ │ │ │ andcc r6, r3, #90 @ 0x5a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xf88360d8 │ │ │ │ @ instruction: 0xf1029010 │ │ │ │ andcs r0, r5, #8, 2 │ │ │ │ andcs r6, r6, #26 │ │ │ │ @ instruction: 0xf8d7609a │ │ │ │ @ instruction: 0xf10320c8 │ │ │ │ tstls r4, r4, lsl r0 │ │ │ │ movwls r1, #22643 @ 0x5873 │ │ │ │ stmdavs fp!, {r0, r4, r6, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [r9], #-2962 @ 0xfffff46e │ │ │ │ - ldc 7, cr15, [r6, #-176]! @ 0xffffff50 │ │ │ │ + ldcl 7, cr15, [r2, #-176] @ 0xffffff50 │ │ │ │ stmdbls r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d82205 │ │ │ │ rsbspl r0, r2, r0 │ │ │ │ @ instruction: 0xf883227c │ │ │ │ @ instruction: 0xf10d9010 │ │ │ │ sbcsvs r0, r8, r8, asr #18 │ │ │ │ subsvs r2, sl, r3, lsl #2 │ │ │ │ addsvs r4, r9, r8, asr #12 │ │ │ │ @ instruction: 0xf1034651 │ │ │ │ @ instruction: 0x96040614 │ │ │ │ - bl 0xff81fe04 │ │ │ │ - mrc2 1, 1, pc, cr10, cr10, {5} │ │ │ │ + bl 0xff91fdcc │ │ │ │ + mrc2 1, 1, pc, cr6, cr10, {5} │ │ │ │ subseq pc, r0, sp, lsr #17 │ │ │ │ - stc2l 1, cr15, [r6, #744] @ 0x2e8 │ │ │ │ + stc2l 1, cr15, [r2, #744] @ 0x2e8 │ │ │ │ subseq pc, r2, sp, lsr #17 │ │ │ │ - ldc2l 1, cr15, [r2, #744]! @ 0x2e8 │ │ │ │ + stc2l 1, cr15, [lr, #744]! @ 0x2e8 │ │ │ │ @ instruction: 0xf1ba9015 │ │ │ │ - @ instruction: 0x9016fdf7 │ │ │ │ - stc2l 1, cr15, [r4, #744]! @ 0x2e8 │ │ │ │ + @ instruction: 0x9016fdf3 │ │ │ │ + stc2l 1, cr15, [r0, #744]! @ 0x2e8 │ │ │ │ @ instruction: 0x46509017 │ │ │ │ - mrc2 1, 0, pc, cr8, cr10, {5} │ │ │ │ + mrc2 1, 0, pc, cr4, cr10, {5} │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ andsls r6, r8, r9, lsr #16 │ │ │ │ ldmib r2, {r0, r2, r3, r4, fp, sp, pc}^ │ │ │ │ - bl 0xfea78fd0 │ │ │ │ + bl 0xfea78f98 │ │ │ │ strtmi r0, [r9], #-2565 @ 0xfffff5fb │ │ │ │ svceq 0x0050f1ba │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @ instruction: 0x46520a50 │ │ │ │ - ldcl 7, cr15, [sl], #176 @ 0xb0 │ │ │ │ - blls 0x234244 │ │ │ │ + ldc 7, cr15, [r6, #-176] @ 0xffffff50 │ │ │ │ + blls 0x23420c │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, r3, ror r1 │ │ │ │ strmi sp, [sl], -r9 │ │ │ │ svcpl 0x0001f811 │ │ │ │ andvc fp, r8, r5, lsl #18 │ │ │ │ - bl 0xfe97204c │ │ │ │ + bl 0xfe972014 │ │ │ │ ldrmi r0, [r2, #521] @ 0x209 │ │ │ │ @ instruction: 0xf8d7d8f5 │ │ │ │ movwls r2, #20684 @ 0x50cc │ │ │ │ strteq pc, [r8], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf89af13d │ │ │ │ @ instruction: 0x46012210 │ │ │ │ ldmdage r9, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x21fe90 │ │ │ │ + blx 0x11fe58 │ │ │ │ @ instruction: 0xf1494628 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4649227c │ │ │ │ - ldcl 7, cr15, [r4], {44} @ 0x2c │ │ │ │ + ldcl 7, cr15, [r0], #176 @ 0xb0 │ │ │ │ ldmdavs lr, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmlacs.f64 d9, d0, d5 │ │ │ │ addhi pc, r7, r0 │ │ │ │ - bpl 0x320e74 │ │ │ │ + bpl 0x320e3c │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [ip, #259] @ 0x103 │ │ │ │ - beq 0x51fe98 │ │ │ │ + beq 0x51fe60 │ │ │ │ ldrmi r4, [r2, #1731]! @ 0x6c3 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ mulcs r4, fp, r8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ orrseq pc, r4, #79 @ 0x4f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ddbf0c │ │ │ │ @@ -216316,25 +216302,25 @@ │ │ │ │ @ instruction: 0xf04f712a │ │ │ │ @ instruction: 0xf8450205 │ │ │ │ @ instruction: 0xf04f2c0c │ │ │ │ @ instruction: 0xf8450201 │ │ │ │ @ instruction: 0xf04f2c04 │ │ │ │ svclt 0x00080290 │ │ │ │ vst3.32 {d15[0],d16[0],d17[0]}, [r8] │ │ │ │ - bl 0x181ff04 │ │ │ │ + bl 0x191fecc │ │ │ │ addscs pc, r0, #14024704 @ 0xd60000 │ │ │ │ subsmi pc, r4, sp, lsr #17 │ │ │ │ strpl pc, [r0], #-1286 @ 0xfffffafa │ │ │ │ subhi pc, r8, sp, asr #17 │ │ │ │ andsls r6, r8, #1179648 @ 0x120000 │ │ │ │ - ldc2l 1, cr15, [r8, #-744]! @ 0xfffffd18 │ │ │ │ + ldc2l 1, cr15, [r4, #-744]! @ 0xfffffd18 │ │ │ │ @ instruction: 0xf1ba9019 │ │ │ │ - andsls pc, sl, r5, ror #26 │ │ │ │ + andsls pc, sl, r1, ror #26 │ │ │ │ @ instruction: 0xf1ba2000 │ │ │ │ - @ instruction: 0xf8d4fd99 │ │ │ │ + @ instruction: 0xf8d4fd95 │ │ │ │ eorls r2, r5, #20, 4 @ 0x40000001 │ │ │ │ andscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49226 │ │ │ │ eorls r2, r7, #28, 4 @ 0xc0000001 │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49228 │ │ │ │ eorls r2, r9, #36, 4 @ 0x40000002 │ │ │ │ @@ -216353,74 +216339,74 @@ │ │ │ │ subcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf506901b │ │ │ │ eorsls r5, r2, #8 │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ eorls r2, r4, #16, 4 │ │ │ │ subcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf76b9233 │ │ │ │ - @ instruction: 0xf8d4f87d │ │ │ │ + @ instruction: 0xf8d4f899 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0x46389034 │ │ │ │ addscs r9, r4, #1342177283 @ 0x50000003 │ │ │ │ - mcrr 7, 2, pc, lr, cr12 @ │ │ │ │ + stcl 7, cr15, [sl], #-176 @ 0xffffff50 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ cdpcs 5, 0, cr3, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf8ddd183 │ │ │ │ cdpls 0, 0, cr11, cr7, cr12, {0} │ │ │ │ stcls 6, cr4, [r2], {93} @ 0x5d │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0x9f4910 │ │ │ │ + bne 0x9f48d8 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf3 │ │ │ │ - stmdavs r3, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ @ instruction: 0xf186f8a5 │ │ │ │ - stmdavs r4, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf72ffe79 │ │ │ │ - stmdals r7, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf1bcadd4 │ │ │ │ - ldrb pc, [r0, #2809] @ 0xaf9 @ │ │ │ │ + ldrb pc, [r0, #2805] @ 0xaf5 @ │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ stmdage r7, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - mvncc pc, r3, asr #4 │ │ │ │ + @ instruction: 0x31b1f243 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd2f7f6 │ │ │ │ @ instruction: 0xf1864604 │ │ │ │ - @ instruction: 0x2c00f943 │ │ │ │ + @ instruction: 0x2c00f947 │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ - @ instruction: 0xf938f186 │ │ │ │ + @ instruction: 0xf93cf186 │ │ │ │ @ instruction: 0xf1c3e7f5 │ │ │ │ - svclt 0x0000fd0f │ │ │ │ + svclt 0x0000fd0b │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfeceb97c │ │ │ │ + blx 0xfeceb944 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ab8c │ │ │ │ + bl 0xfec3ab54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - cmppvc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fdb5 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf8535140 │ │ │ │ @ instruction: 0xf4022c08 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -216480,29 +216466,29 @@ │ │ │ │ strb r4, [r0, r0, asr #7] │ │ │ │ andvs pc, r3, r2, asr #7 │ │ │ │ svclt 0x00942802 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf412e7c9 │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - ldrdeq ip, [r2], r8 │ │ │ │ + addeq ip, r2, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3acd4 │ │ │ │ + bl 0xfec3ac9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - cmppvc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fd11 │ │ │ │ @ instruction: 0xf8d25240 │ │ │ │ @ instruction: 0xf0133544 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -216523,42 +216509,42 @@ │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - umulleq ip, r2, r0, r3 │ │ │ │ + addeq ip, r2, r8, asr #7 │ │ │ │ svclt 0x009f281b │ │ │ │ - cmppvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + tstpvc r8, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - cmppvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + tstpvc r8, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ vqadd.s8 d27, d20, d5 │ │ │ │ vqdmlal.s q11, d16, d16 │ │ │ │ - blmi 0xff466220 │ │ │ │ + blmi 0xff4661e8 │ │ │ │ pkhbtmi r4, sl, r4, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ @ instruction: 0xf1bf0300 │ │ │ │ - @ instruction: 0xf8d9fbe1 │ │ │ │ - b 0x14bbbe4 │ │ │ │ + @ instruction: 0xf8d9fbdd │ │ │ │ + b 0x14bbbac │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00182e00 │ │ │ │ svclt 0x003442a6 │ │ │ │ andcs r2, r0, r1 │ │ │ │ bicshi pc, r8, r0, asr #1 │ │ │ │ @@ -216567,106 +216553,106 @@ │ │ │ │ svccs 0x0000781f │ │ │ │ vqadd.s8 , q2, q12 │ │ │ │ vshl.s64 d22, d4, #0 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, sl}^ │ │ │ │ stmib sp, {r2, r3}^ │ │ │ │ stmib sp, {r1, r2, r3}^ │ │ │ │ andsls r0, r2, r0, lsl r0 │ │ │ │ - @ instruction: 0xff8af1bf │ │ │ │ + @ instruction: 0xff86f1bf │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf82ef184 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee84364 │ │ │ │ + blx 0xfee8432c │ │ │ │ strtmi pc, [r2], -r6, lsl #7 │ │ │ │ stmdage ip, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ vnmls.f64 d4, d29, d25 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ ldrbtmi r0, [fp], #-1843 @ 0xfffff8cd │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ ldmpl r0, {r0, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + adcscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ mrrc2 0, 2, pc, r0, cr10 @ │ │ │ │ subpl pc, pc, r0, lsl #10 │ │ │ │ stcvs 8, cr15, [r8], {80} @ 0x50 │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1bf80d6 │ │ │ │ - submi pc, r4, #130048 @ 0x1fc00 │ │ │ │ + submi pc, r4, #125952 @ 0x1ec00 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0xe3e6c │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0xe3e34 │ │ │ │ @ instruction: 0xf0247b94 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x1ebcb8 │ │ │ │ + bl 0x1ebc80 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x19f30c │ │ │ │ - mcr2 1, 5, pc, cr8, cr15, {5} @ │ │ │ │ + blvc 0x19f2d4 │ │ │ │ + mcr2 1, 5, pc, cr4, cr15, {5} @ │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strmi r8, [r1, #401] @ 0x191 │ │ │ │ addshi pc, sp, r0 │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ eorsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ @ instruction: 0xf8cef157 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x97127710 │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ ldrtmi fp, [r8], -r0, ror #2 │ │ │ │ - @ instruction: 0xff0cf1bf │ │ │ │ + @ instruction: 0xff08f1bf │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdvs pc, [r0], -r9 │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf51680e1 │ │ │ │ @ instruction: 0x960d4f71 │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c0930a │ │ │ │ - blls 0x384124 │ │ │ │ - beq 0x120480 │ │ │ │ + blls 0x3840ec │ │ │ │ + beq 0x120448 │ │ │ │ @ instruction: 0xf0789312 │ │ │ │ strmi pc, [r6], -r9, lsr #26 │ │ │ │ @ instruction: 0xf1bf2000 │ │ │ │ - @ instruction: 0xf108fee7 │ │ │ │ + @ instruction: 0xf108fee3 │ │ │ │ strdls r3, [r6], -pc @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, ip, ror #1 │ │ │ │ @ instruction: 0xf1482700 │ │ │ │ stmdbls r6, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbsmi pc, pc, #111 @ 0x6f │ │ │ │ stmne sl, {r0, r8, sp, lr} │ │ │ │ ldrtmi r6, [r1], -r7, asr #2 │ │ │ │ - bl 0x12bc39c │ │ │ │ + bl 0x12bc364 │ │ │ │ bicvs r0, r2, r7, lsl #4 │ │ │ │ mrrc2 0, 7, pc, r8, cr7 @ │ │ │ │ @ instruction: 0xf44f9b0a │ │ │ │ ldrbmi r1, [ip], -r0, lsl #3 │ │ │ │ adcsvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @@ -216682,32 +216668,32 @@ │ │ │ │ stccc 8, cr15, [r4], {90} @ 0x5a │ │ │ │ ldrmi r4, [r8, #1099] @ 0x44b │ │ │ │ stmib sp, {r0, r3, r4, r6, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xff44f077 │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ - beq 0x32049c │ │ │ │ + beq 0x320464 │ │ │ │ mvnle r4, sl, lsr #11 │ │ │ │ - bls 0x27572c │ │ │ │ + bls 0x2756f4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ vmla.f32 , q10, │ │ │ │ vshl.s64 d22, d4, #0 │ │ │ │ mlavs ip, r5, r5, r0 │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ @ instruction: 0xf1bf2201 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, fp, r0, asr #32 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ @ instruction: 0x4321220d │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ stmdavs ip!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xff1ef183 │ │ │ │ @@ -216722,51 +216708,51 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x347e54 │ │ │ │ - bl 0xfe9bdf04 │ │ │ │ - bcs 0xe46bc │ │ │ │ - bl 0x758150 │ │ │ │ + blls 0x347e1c │ │ │ │ + bl 0xfe9bdecc │ │ │ │ + bcs 0xe4684 │ │ │ │ + bl 0x758118 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ strcs pc, [r0], #-3507 @ 0xfffff24d │ │ │ │ - ldrbtpl pc, [r4], r6, asr #4 @ │ │ │ │ + ldrtpl pc, [ip], r6, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strcs r4, [r8, -r0, lsr #13] │ │ │ │ vmla.i8 d25, d6, d11 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xf8cdff0d │ │ │ │ tstcs r8, ip │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ stccc 8, cr15, [r4], {85} @ 0x55 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stc2 0, cr15, [r2, #-440]! @ 0xfffffe48 │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, sp, ror #3 │ │ │ │ - mrc2 1, 5, pc, cr6, cr2, {4} │ │ │ │ + mrc2 1, 5, pc, cr10, cr2, {4} │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7cf │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq ip, r2, r6, lsl #4 │ │ │ │ + addeq ip, r2, lr, lsr r2 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ba930d │ │ │ │ andsle r0, r2, r0, lsl #30 │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ @ instruction: 0xf1bf930a │ │ │ │ - bl 0x46281c │ │ │ │ + bl 0x4627d4 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #9997 @ 0x270d │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -216784,55 +216770,55 @@ │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r1, lsr #2 │ │ │ │ vmax.s8 d20, d6, d11 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ andslt r0, r5, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x19a0168 │ │ │ │ + blt 0x19a0130 │ │ │ │ vmla.i8 d25, d6, d11 │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ mulcs r1, fp, lr │ │ │ │ - mrc2 1, 2, pc, cr6, cr2, {4} │ │ │ │ + mrc2 1, 2, pc, cr10, cr2, {4} │ │ │ │ strtmi r9, [r2], -fp, lsl #18 │ │ │ │ strls r2, [r0], -r0, lsl #6 │ │ │ │ - adcmi pc, ip, r6, asr #4 │ │ │ │ + rsbsmi pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr14, cr14, {3} │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ - @ instruction: 0xf1c3fe49 │ │ │ │ - @ instruction: 0xf643f9e1 │ │ │ │ + @ instruction: 0xf1c3fe4d │ │ │ │ + @ instruction: 0xf643f9dd │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8cd0095 │ │ │ │ ldrtmi r8, [r3], -r0 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + vrshr.s64 d20, d28, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf80cf1c3 │ │ │ │ + @ instruction: 0xf808f1c3 │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ - @ instruction: 0xf246fe35 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf246fe39 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ @ instruction: 0xf72c002e │ │ │ │ - ldrdcs pc, [r1], -fp │ │ │ │ - mcr2 1, 1, pc, cr12, cr2, {4} @ │ │ │ │ - andvs pc, r8, r6, asr #4 │ │ │ │ + strdcs pc, [r1], -r7 │ │ │ │ + mrc2 1, 1, pc, cr0, cr2, {4} │ │ │ │ + sbcspl pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2l 7, cr15, [r2, #176] @ 0xb0 │ │ │ │ + stc2l 7, cr15, [lr, #176]! @ 0xb0 │ │ │ │ vabd.s8 q15, q3, │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ - blmi 0x1640dc │ │ │ │ + vaddl.s8 q11, d0, d16 │ │ │ │ + blmi 0x1640a4 │ │ │ │ rsccc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9c4f18e │ │ │ │ - ldrshteq ip, [r3], -r8 │ │ │ │ + @ instruction: 0xf9c8f18e │ │ │ │ + eorseq ip, r3, r0, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [ip], -pc, lsl #1 │ │ │ │ strmi r4, [r5], -r6, lsr #23 │ │ │ │ mcrge 6, 0, r4, cr12, cr2, {4} │ │ │ │ @@ -216846,51 +216832,51 @@ │ │ │ │ @ instruction: 0xf8cd9f18 │ │ │ │ @ instruction: 0xf0028030 │ │ │ │ @ instruction: 0xb1a8fa57 │ │ │ │ vadd.i8 d22, d4, d18 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ vqadd.s8 d29, d6, d10 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe5b5958 │ │ │ │ + blmi 0xfe5b5920 │ │ │ │ addmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1b20258 │ │ │ │ + blx 0x1b20220 │ │ │ │ strtmi r9, [sl], -ip, lsl #16 │ │ │ │ - mvnseq pc, r9, asr #4 │ │ │ │ + @ instruction: 0x01bcf249 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x92026a │ │ │ │ + blx 0x920232 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - ldc2l 1, cr15, [r2, #584] @ 0x248 │ │ │ │ + ldc2l 1, cr15, [r6, #584] @ 0x248 │ │ │ │ vadd.i8 d24, d16, d18 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf894d1df │ │ │ │ @ instruction: 0xf1b99006 │ │ │ │ bicsle r0, sl, r1, lsl #30 │ │ │ │ - blcs 0xb06a5c │ │ │ │ - blmi 0xfe218110 │ │ │ │ + blcs 0xb06a24 │ │ │ │ + blmi 0xfe2180d8 │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x11202a8 │ │ │ │ - bvs 0xfe99e04c │ │ │ │ + blx 0x1120270 │ │ │ │ + bvs 0xfe99e014 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bhi 0x9d88a4 │ │ │ │ + bhi 0x9d886c │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r4!, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrbmi r9, [fp], -r0, lsl #12 │ │ │ │ stchi 6, cr4, [r2, #260]! @ 0x104 │ │ │ │ cmpeq r2, r0, ror #19 │ │ │ │ - blx 0x1fa0120 │ │ │ │ + blx 0x1fa00e8 │ │ │ │ stmdacs r0, {r0, r3, ip, pc} │ │ │ │ @ instruction: 0xf8aad0c0 │ │ │ │ @ instruction: 0xf8ca8068 │ │ │ │ @ instruction: 0xf0038070 │ │ │ │ @ instruction: 0xf88afa63 │ │ │ │ stchi 0, cr9, [r2, #352]! @ 0x160 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @@ -216919,134 +216905,134 @@ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ strhtne pc, [r8], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ @ instruction: 0xf8aa3101 │ │ │ │ stmdbls r6, {r3, r5, r6, ip} │ │ │ │ - blcc 0x1351f8 │ │ │ │ + blcc 0x1351c0 │ │ │ │ addsmi r4, r5, #10 │ │ │ │ ldrmi fp, [r5], -r8, lsr #30 │ │ │ │ svclt 0x0038429f │ │ │ │ @ instruction: 0xf8d8461f │ │ │ │ stchi 0, cr3, [r2, #112]! @ 0x70 │ │ │ │ - bleq 0x1deaf0 │ │ │ │ - blls 0x25e138 │ │ │ │ + bleq 0x1deab8 │ │ │ │ + blls 0x25e100 │ │ │ │ sbcsle r2, r9, r0, lsl #22 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ teqphi lr, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ ldrdeq pc, [r4], -r8 │ │ │ │ strls r9, [r0], -r7, lsl #22 │ │ │ │ - blx 0x6201ec │ │ │ │ + blx 0x6201b4 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ msrhi CPSR_fsx, #0 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf8124402 │ │ │ │ stmdacs r0, {r0, sl, fp} │ │ │ │ tstphi r1, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ andsvs r9, r3, r5, lsl #20 │ │ │ │ ldc2 1, cr15, [r2], #-288 @ 0xfffffee0 │ │ │ │ ldr r8, [fp, r2, lsr #27]! │ │ │ │ strls r4, [r4, #-1752] @ 0xfffff928 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ - bl 0x1989e2c │ │ │ │ + bl 0x1989df4 │ │ │ │ svcls 0x00050202 │ │ │ │ strlt lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ rsbshi pc, r7, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ tstlt sl, r0, lsr #6 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f827a │ │ │ │ @ instruction: 0xf1c34200 │ │ │ │ - blcc 0x9262c4 │ │ │ │ + blcc 0x92628c │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subsle r2, r0, r0, lsl #30 │ │ │ │ - blcs 0x186ae0 │ │ │ │ + blcs 0x186aa8 │ │ │ │ stmdbls r6, {r3, r6, ip, lr, pc} │ │ │ │ - blls 0x1f5afc │ │ │ │ + blls 0x1f5ac4 │ │ │ │ smlabtcs r0, pc, sl, r1 @ │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf245fca5 │ │ │ │ vqdmlal.s q11, d16, d0[6] │ │ │ │ - bls 0x1e50c4 │ │ │ │ - bl 0x17e2e0 │ │ │ │ + bls 0x1e508c │ │ │ │ + bl 0x17e2a8 │ │ │ │ @ instruction: 0xf1b80903 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - bhi 0x944bec │ │ │ │ + bhi 0x944bb4 │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ @ instruction: 0xf04f9200 │ │ │ │ andcs r0, r0, #0, 16 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2l 0, cr15, [sl], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf185d163 │ │ │ │ - vfma.f32 d31, d22, d1 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vfma.f32 d31, d22, d5 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x1b8db0 │ │ │ │ + blmi 0x1b8d78 │ │ │ │ @ instruction: 0xf978f06e │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, ip │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ strtmi r9, [r8], -r6, lsl #20 │ │ │ │ @ instruction: 0xf7ff9904 │ │ │ │ @ instruction: 0xf8ddfc5f │ │ │ │ - bls 0x288338 │ │ │ │ + bls 0x288300 │ │ │ │ stmdbls r4, {r0, r1, r5, r9, fp, pc} │ │ │ │ - blcs 0x170b04 │ │ │ │ + blcs 0x170acc │ │ │ │ streq lr, [r1, -r2, lsr #23] │ │ │ │ andhi pc, r7, #0 │ │ │ │ - @ instruction: 0xf84af1bf │ │ │ │ + @ instruction: 0xf846f1bf │ │ │ │ vrshl.s8 d20, d0, d16 │ │ │ │ - ldc 2, cr8, [pc, #284] @ 0xe4430 │ │ │ │ + ldc 2, cr8, [pc, #284] @ 0xe43f8 │ │ │ │ @ instruction: 0x46487bbc │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andeq lr, r7, #9216 @ 0x2400 │ │ │ │ ldrmi r9, [r1], -r0, lsl #6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 2, cr2, [sp] │ │ │ │ tstls r5, r2, lsl #22 │ │ │ │ ldc2 0, cr15, [r6], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ - bls 0x25862c │ │ │ │ + bls 0x2585f4 │ │ │ │ mulsle ip, r7, r2 │ │ │ │ @ instruction: 0xf1c84481 │ │ │ │ - b 0x32634c │ │ │ │ + b 0x326314 │ │ │ │ @ instruction: 0xf6070808 │ │ │ │ @ instruction: 0xf60279ff │ │ │ │ strbmi r7, [r1], #2047 @ 0x7ff │ │ │ │ vst3.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf6cf4370 │ │ │ │ strbmi r7, [r0, #-1023] @ 0xfffffc01 │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, -r7, lsl #20] │ │ │ │ - bl 0xfeb1837c │ │ │ │ + bl 0xfeb18344 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ ldrmi pc, [r9, #2255]! @ 0x8cf │ │ │ │ bichi pc, r4, r0, asr #32 │ │ │ │ - bls 0x1f5c8c │ │ │ │ + bls 0x1f5c54 │ │ │ │ andls r1, r5, #630784 @ 0x9a000 │ │ │ │ - bcs 0x1142b10 │ │ │ │ + bcs 0x1142ad8 │ │ │ │ bicshi pc, r9, r0 │ │ │ │ vst2.8 {d25,d27}, [pc], r5 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ @ instruction: 0xf8ca7cff │ │ │ │ @ instruction: 0xf8ca3004 │ │ │ │ strcs r1, [r0, -r0] │ │ │ │ smlabtne fp, sl, r9, lr │ │ │ │ @@ -217080,31 +217066,31 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf045bf48 │ │ │ │ ldrmi r0, [r4], #-1282 @ 0xfffffafe │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ streq lr, [r3, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x3010f8d9 │ │ │ │ stmdaeq r2, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x21f03c │ │ │ │ + bleq 0x21f004 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ movwls r4, #17859 @ 0x45c3 │ │ │ │ @ instruction: 0x0769d312 │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #8 │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-8] │ │ │ │ @ instruction: 0xf8cad201 │ │ │ │ - blls 0x21048c │ │ │ │ - blls 0x29308c │ │ │ │ + blls 0x210454 │ │ │ │ + blls 0x293054 │ │ │ │ bfi r8, sl, (invalid: 27:4) │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - bls 0x2c46e8 │ │ │ │ + bls 0x2c46b0 │ │ │ │ ldmvc pc!, {r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #10760 @ 0x2a08 │ │ │ │ ldmvc pc!, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r2, {r3, r9, fp, sp, lr, pc} │ │ │ │ cmnle r4, #817889280 @ 0x30c00000 │ │ │ │ ldmdale r6, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ strle r0, [sl, #-1901] @ 0xfffff893 │ │ │ │ @@ -217119,15 +217105,15 @@ │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-16] │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ bfi fp, r4, #0, #17 │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ stmdals r7, {r3, r8, fp, ip, pc} │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - bne 0x15648f8 │ │ │ │ + bne 0x15648c0 │ │ │ │ ldrmi r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ tstcs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf002462a │ │ │ │ andcc pc, r1, fp, asr #17 │ │ │ │ stcls 1, cr13, [sl, #-680] @ 0xfffffd58 │ │ │ │ @ instruction: 0xf8dae6e9 │ │ │ │ @ instruction: 0xf8dd3014 │ │ │ │ @@ -217135,128 +217121,128 @@ │ │ │ │ @ instruction: 0xf8dab91b │ │ │ │ stmib sl, {r2, r3, ip, sp}^ │ │ │ │ @ instruction: 0xf0723304 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf003d16e │ │ │ │ @ instruction: 0xf8dbf88d │ │ │ │ @ instruction: 0xf1bb0008 │ │ │ │ - stmdals r9, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfec20a30 │ │ │ │ + stmdals r9, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfec209f8 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vldr , [pc, #448] @ 0xe46f8 │ │ │ │ - bl 0xfe9c3208 │ │ │ │ + vldr , [pc, #448] @ 0xe46c0 │ │ │ │ + bl 0xfe9c31d0 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blvc 0x19fb80 │ │ │ │ + blvc 0x19fb48 │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r9, lsr #22 │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ strle r0, [r2, #1896]! @ 0x768 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldmdale r3!, {r0, r1, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ addsle r4, sl, #381681664 @ 0x16c00000 │ │ │ │ @ instruction: 0x4658e797 │ │ │ │ @ instruction: 0xf7f6930b │ │ │ │ @ instruction: 0xf010fa7d │ │ │ │ - blls 0x3a8198 │ │ │ │ + blls 0x3a8160 │ │ │ │ svclt 0x00084602 │ │ │ │ stmpl r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ @ instruction: 0xf1400792 │ │ │ │ vrhadd.s8 d24, d4, d17 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0x21000295 │ │ │ │ ldmdavs r0, {r0, r1, r3, r8, r9, ip, pc} │ │ │ │ andeq lr, fp, #168, 22 @ 0x2a000 │ │ │ │ @ instruction: 0xf1b14458 │ │ │ │ - blls 0x3df848 │ │ │ │ - blmi 0x75e35c │ │ │ │ + blls 0x3df820 │ │ │ │ + blmi 0x75e324 │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmlal.s q11, d16, d0[2] │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ subne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strb pc, [r9, #-4051]! @ 0xfffff02d @ │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ andmi pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf4ff455b │ │ │ │ @ instruction: 0xe762af3e │ │ │ │ eorcs r8, r8, #592 @ 0x250 │ │ │ │ strcs r6, [r0], #-2592 @ 0xfffff5e0 │ │ │ │ @ instruction: 0x4621465b │ │ │ │ - blx 0x2495ee │ │ │ │ + blx 0x2495b6 │ │ │ │ @ instruction: 0xf002f202 │ │ │ │ strmi pc, [r6], -sp, lsl #16 │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ rsbsle r2, r9, r0, lsl #26 │ │ │ │ strmi r4, [r4], -r3, lsr #12 │ │ │ │ svclt 0x0000e00c │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, ip, lsl r0 │ │ │ │ + eorseq ip, r3, r4, ror #31 │ │ │ │ strtcc r3, [r8], #-769 @ 0xfffffcff │ │ │ │ mlsle r9, sp, r2, r4 │ │ │ │ - bcs 0x17e7a8 │ │ │ │ + bcs 0x17e770 │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1ad2ca │ │ │ │ + blx 0x1ad292 │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ strmi pc, [r0], r7, lsr #20 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f80dc │ │ │ │ stmdbvs sl!, {r8, fp} │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf0019008 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ strtmi r6, [r8], -r5, ror #18 │ │ │ │ - blx 0x5a0b7c │ │ │ │ + blx 0x5a0b44 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ sbchi pc, r7, r0 │ │ │ │ strbmi r6, [fp], -r2, lsr #18 │ │ │ │ stmdblt r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0019500 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @ instruction: 0xf64f092d │ │ │ │ strmi r6, [r9, #3326]! @ 0xcfe │ │ │ │ - bl 0x2daec0 │ │ │ │ + bl 0x2dae88 │ │ │ │ stmibhi r3!, {r0, r3, sl, ip}^ │ │ │ │ addslt r3, fp, #1024 @ 0x400 │ │ │ │ stmdale r5, {r0, r1, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0xf0037b23 │ │ │ │ - blcs 0x1652d4 │ │ │ │ + blcs 0x16529c │ │ │ │ adcshi pc, r6, r0 │ │ │ │ strmi r3, [r9, #3329]! @ 0xd01 │ │ │ │ vstrcs d13, [r0, #-168] @ 0xffffff58 │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ strmi pc, [r4], -r9, lsl #21 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andscs r8, r0, #157 @ 0x9d │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vsubw.s8 q11, q8, d9 │ │ │ │ + vorr.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf192030e │ │ │ │ - mulscs r4, r9, lr │ │ │ │ + mulscs r4, sp, lr │ │ │ │ @ instruction: 0xf964f148 │ │ │ │ - eorsvs pc, r1, #69206016 @ 0x4200000 │ │ │ │ + rscspl pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, lr, #192, 4 │ │ │ │ vhadd.s8 d22, d4, d2 │ │ │ │ vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf8c00295 │ │ │ │ stmib r0, {r2, r3, pc}^ │ │ │ │ ldmdavs r1, {r0, sl, ip, lr} │ │ │ │ andsvs r6, r0, r1, lsl #2 │ │ │ │ @@ -217270,25 +217256,25 @@ │ │ │ │ strbmi pc, [r3], -r3, lsl #30 @ │ │ │ │ movtcs lr, #1589 @ 0x635 │ │ │ │ vrshl.s8 d30, d15, d20 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r9, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf04f4690 │ │ │ │ andls r3, r6, #-67108861 @ 0xfc000003 │ │ │ │ - blx 0xfef0933c │ │ │ │ - b 0x14e2950 │ │ │ │ + blx 0xfef09304 │ │ │ │ + b 0x14e2918 │ │ │ │ str r1, [fp, #2136] @ 0x858 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bae5db │ │ │ │ andcs r2, ip, r8, rrx │ │ │ │ - blx 0x18935a │ │ │ │ + blx 0x189322 │ │ │ │ @ instruction: 0xf148f000 │ │ │ │ @ instruction: 0xf8caf925 │ │ │ │ - blls 0x1e4904 │ │ │ │ + blls 0x1e48cc │ │ │ │ stchi 6, cr4, [r2, #528]! @ 0x210 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbls r9, {r0, r1, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8dd2700 │ │ │ │ and lr, fp, r4, lsl r0 │ │ │ │ tstle r4, r2, lsl #16 │ │ │ │ ldrbtmi r6, [r2], #-2186 @ 0xfffff776 │ │ │ │ @@ -217302,164 +217288,164 @@ │ │ │ │ @ instruction: 0xf84c4470 │ │ │ │ stmvs r8, {r2, r3, sl, fp} │ │ │ │ stceq 8, cr15, [r8], {76} @ 0x4c │ │ │ │ @ instruction: 0xf84c6948 │ │ │ │ strb r0, [sl, r4, lsl #24]! │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf185e576 │ │ │ │ - vpmin.s8 d31, d6, d9 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vpmin.s8 d31, d6, d13 │ │ │ │ + vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0xba91a4 │ │ │ │ + blmi 0xba916c │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strbt pc, [r7], #-3839 @ 0xfffff101 @ │ │ │ │ ldrtmi r4, [r0], -r8, lsr #22 │ │ │ │ - eorvc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + rscvs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr1, [sl, #-424] @ 0xfffffe58 │ │ │ │ cdp2 0, 12, cr15, cr0, cr13, {3} │ │ │ │ smlsdcs r0, r6, r4, lr │ │ │ │ @ instruction: 0xf1484640 │ │ │ │ @ instruction: 0x4638f937 │ │ │ │ @ instruction: 0xf934f148 │ │ │ │ @ instruction: 0xf1484630 │ │ │ │ @ instruction: 0xe67af931 │ │ │ │ @ instruction: 0xf1096863 │ │ │ │ - bls 0x226c14 │ │ │ │ + bls 0x226bdc │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ @ instruction: 0xf1c2e731 │ │ │ │ - @ instruction: 0x461cfdb9 │ │ │ │ - rscvs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + @ instruction: 0x461cfdb5 │ │ │ │ + adcsvs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x549034 │ │ │ │ + blmi 0x548ffc │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ stcls 2, cr4, [r8, #-796] @ 0xfffffce4 │ │ │ │ cdp2 0, 9, cr15, cr8, cr13, {3} │ │ │ │ @ instruction: 0xf1484620 │ │ │ │ strt pc, [fp], #-2321 @ 0xfffff6ef │ │ │ │ movwcs r9, #3336 @ 0xd08 │ │ │ │ @ instruction: 0xe7f7461c │ │ │ │ ldrtmi r4, [r0], -r9, lsl #22 │ │ │ │ - sbcvs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addsvs pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr4, [r8, #-756] @ 0xfffffd0c │ │ │ │ cdp2 0, 8, cr15, cr0, cr13, {3} │ │ │ │ svclt 0x0000e7eb │ │ │ │ - eorseq sp, r3, ip, lsl r0 │ │ │ │ - eorseq sp, r3, ip │ │ │ │ + eorseq ip, r3, r4, ror #31 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ba84 │ │ │ │ + bl 0xfec3ba4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b31 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ strcs r0, [r0, -r0, lsl #6] │ │ │ │ - bl 0xb20f68 │ │ │ │ + bl 0xc20f30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - @ instruction: 0xf8def1bd │ │ │ │ + @ instruction: 0xf8daf1bd │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ stmdbge r2, {r2, r4, r5, r9, sp} │ │ │ │ @ instruction: 0xf1bd4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r1, r7, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - @ instruction: 0xf8b8f1bd │ │ │ │ + @ instruction: 0xf8b4f1bd │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d2 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf8bdd1db │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf89dd1d5 │ │ │ │ - blcs 0x130960 │ │ │ │ + blcs 0x130928 │ │ │ │ @ instruction: 0xf8bdd1d1 │ │ │ │ - blcs 0xaf0998 │ │ │ │ - bls 0x419068 │ │ │ │ + blcs 0xaf0960 │ │ │ │ + bls 0x419030 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8bdd1c7 │ │ │ │ - blcc 0x1709a4 │ │ │ │ - blcs 0x1513b4 │ │ │ │ + blcc 0x17096c │ │ │ │ + blcs 0x15137c │ │ │ │ stmdals fp, {r0, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1c2e7c0 │ │ │ │ - svclt 0x0000fd1f │ │ │ │ + svclt 0x0000fd1b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #186 @ 0xba │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb20dac │ │ │ │ + beq 0xb20d74 │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1b10800 │ │ │ │ - addcs lr, r4, #180, 20 @ 0xb4000 │ │ │ │ + addcs lr, r4, #184, 20 @ 0xb8000 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #2 │ │ │ │ - b 0xfeca105c │ │ │ │ + b 0xfeda1024 │ │ │ │ strbmi r2, [r1], -r4, lsl #5 │ │ │ │ @ instruction: 0xf8caa80f │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ - @ instruction: 0xf8cdeaa8 │ │ │ │ + @ instruction: 0xf8cdeaac │ │ │ │ strtmi sl, [sl], -r0 │ │ │ │ orrvs pc, r0, r6, lsl #10 │ │ │ │ @ instruction: 0xf8d6ab51 │ │ │ │ @ instruction: 0xf7ff0428 │ │ │ │ @ instruction: 0xf64cfb3b │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf1be3400 │ │ │ │ - @ instruction: 0xf895fce7 │ │ │ │ + @ instruction: 0xf895fce3 │ │ │ │ @ instruction: 0xf5b03058 │ │ │ │ - ldc 15, cr5, [pc, #512] @ 0xe4bdc │ │ │ │ + ldc 15, cr5, [pc, #512] @ 0xe4ba4 │ │ │ │ svclt 0x00387b9c │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - bl 0x1f5ef4 │ │ │ │ + bl 0x1f5ebc │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ svclt 0x001433ff │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ strmi r9, [r7], -r0, lsl #6 │ │ │ │ strbmi r2, [r0], -r2, lsr #6 │ │ │ │ - blvc 0x1a0034 │ │ │ │ + blvc 0x19fffc │ │ │ │ @ instruction: 0xf8d0f003 │ │ │ │ mcrrne 6, 8, r4, r3, cr1 │ │ │ │ strthi pc, [r9], #-0 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {79} @ 0x4f │ │ │ │ cdp2 0, 5, cr15, cr4, cr2, {0} │ │ │ │ eorvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ @@ -217469,19 +217455,19 @@ │ │ │ │ movwls r6, #2603 @ 0xa2b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fb2b │ │ │ │ strbtvs r0, [r8], #1036 @ 0x40c │ │ │ │ - bvs 0xb76254 │ │ │ │ + bvs 0xb7621c │ │ │ │ strtmi r9, [r2], -r0, lsl #4 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ - blx 0x8a2a52 │ │ │ │ + blx 0x8a2a1a │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, lsr #12 │ │ │ │ andls r6, r0, #172032 @ 0x2a000 │ │ │ │ @ instruction: 0xf8d64622 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ @ instruction: 0x4603fb11 │ │ │ │ @@ -217492,56 +217478,56 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da83b2 │ │ │ │ svcge 0x005ea000 │ │ │ │ @ instruction: 0xf1baac0c │ │ │ │ suble r0, r6, r0, lsl #30 │ │ │ │ eorscs sl, r4, #12, 24 @ 0xc00 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - b 0xb21168 │ │ │ │ + b 0xc21130 │ │ │ │ stmib r4, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c48800 │ │ │ │ @ instruction: 0xf8cd8008 │ │ │ │ @ instruction: 0xf06b802c │ │ │ │ @ instruction: 0x4641fb93 │ │ │ │ - @ instruction: 0xf8e6f1bd │ │ │ │ + @ instruction: 0xf8e2f1bd │ │ │ │ vmull.p8 , d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :256] │ │ │ │ ldrtmi r6, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf1bd9305 │ │ │ │ - blls 0x263354 │ │ │ │ + blls 0x26330c │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd83a5 │ │ │ │ - bge 0x4c4adc │ │ │ │ + bge 0x4c4aa4 │ │ │ │ movweq lr, #6596 @ 0x19c4 │ │ │ │ ldrtmi r4, [fp], -r1, lsr #12 │ │ │ │ eorvs r4, r6, r0, asr r6 │ │ │ │ - blx 0xfe9a2ae8 │ │ │ │ + blx 0xfe9a2ab0 │ │ │ │ stmibvs fp!, {r0, r2, r4, r9, fp, ip, pc} │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0xff34af34 │ │ │ │ + bne 0xff34aefc │ │ │ │ svcvc 0x0080f1b1 │ │ │ │ @ instruction: 0x61aabf38 │ │ │ │ - @ instruction: 0x71bcf246 │ │ │ │ + orrvc pc, r4, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r3, r0 │ │ │ │ - bicsvc pc, r0, r6, asr #4 │ │ │ │ + orrsvc pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ eorscs sp, r4, #121 @ 0x79 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stmib r2!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r6!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x0049463b │ │ │ │ eorvs r4, r7, r1, lsr #12 │ │ │ │ mrrccs 6, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ andls r3, r0, #4080 @ 0xff0 │ │ │ │ - rscvc pc, r4, r6, asr #4 │ │ │ │ + adcvc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xce01e9c4 │ │ │ │ @ instruction: 0xf7ff465a │ │ │ │ @ instruction: 0xf607fa6d │ │ │ │ ldmib fp, {r2, r4, r6, r8, sp}^ │ │ │ │ vmla.i8 d20, d4, d0 │ │ │ │ @ instruction: 0xf2c06c94 │ │ │ │ @@ -217563,15 +217549,15 @@ │ │ │ │ @ instruction: 0xf8d6040c │ │ │ │ @ instruction: 0xf8d67418 │ │ │ │ @ instruction: 0xf1ba841c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-804 @ 0xfffffcdc │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x1020ff4 │ │ │ │ + bleq 0x1020fbc │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r5, #0 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtpl pc, #62723 @ 0xf503 @ │ │ │ │ @@ -217579,19 +217565,19 @@ │ │ │ │ ldrtle r0, [sp], #-345 @ 0xfffffea7 │ │ │ │ strle r0, [lr], #-1690 @ 0xfffff966 │ │ │ │ @ instruction: 0xf100071a │ │ │ │ @ instruction: 0xf41382cd │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf0000304 │ │ │ │ vhsub.s8 q12, q11, │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ ldreq lr, [r9, #50] @ 0x32 │ │ │ │ adcshi pc, r1, #64, 2 │ │ │ │ - cmnpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r5, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fe028 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ movwcs r0, #6400 @ 0x1900 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbvs r2, [fp, #-517]! @ 0xfffffdfb │ │ │ │ @@ -217601,39 +217587,39 @@ │ │ │ │ movwls r2, #0 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ strb pc, [lr, -pc, lsr #31]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, lsr r0 │ │ │ │ - addeq fp, r2, r2, lsr #5 │ │ │ │ + eorseq sp, r3, r0 │ │ │ │ + ldrdeq fp, [r2], sl │ │ │ │ vcgt.s8 d18, d6, d4 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x2e37b4 │ │ │ │ + blls 0x2e377c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0759305 │ │ │ │ - blls 0x26495c │ │ │ │ + blls 0x264924 │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0xff0a0c9c │ │ │ │ + blx 0xff0a0c64 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ - bl 0xfe9fdc60 │ │ │ │ + bl 0xfe9fdc28 │ │ │ │ @ instruction: 0xf1080383 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ ldclne 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf8c53204 │ │ │ │ - bl 0x184dcc │ │ │ │ + bl 0x184d94 │ │ │ │ andls r0, r6, #201326594 @ 0xc000002 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ movwls r6, #21546 @ 0x542a │ │ │ │ strtvs r2, [fp], #516 @ 0x204 │ │ │ │ movcs r4, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0x63ab636c │ │ │ │ @ instruction: 0xf0202300 │ │ │ │ @@ -217714,49 +217700,49 @@ │ │ │ │ smlabtlt r8, fp, ip, pc @ │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r1, asr #25 │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfacb │ │ │ │ + @ instruction: 0xf8cbfac7 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ ldc2 0, cr15, [r4], #128 @ 0x80 │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ stc2 0, cr15, [sl], #128 @ 0x80 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - blx 0x1021530 │ │ │ │ + blx 0xf214f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fc9d │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhbtmi pc, r3, r3, lsl #25 @ │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfa2d │ │ │ │ + @ instruction: 0xf8cbfa29 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ stc2 0, cr15, [r6], {32} │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ ldc2l 0, cr15, [ip], #-128 @ 0xffffff80 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - blx 0x2a158c │ │ │ │ + blx 0x1a1554 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -217772,25 +217758,25 @@ │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ mcrr2 0, 2, pc, lr, cr0 @ │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf1ba2002 │ │ │ │ - @ instruction: 0xf8cbfb83 │ │ │ │ + @ instruction: 0xf8cbfb7f │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ mcrr2 0, 2, pc, r0, cr0 @ │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ ldc2 0, cr15, [r6], #-128 @ 0xffffff80 │ │ │ │ - blls 0x351350 │ │ │ │ + blls 0x351318 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ stc2 0, cr15, [ip], #-128 @ 0xffffff80 │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -217813,62 +217799,62 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsl #3 │ │ │ │ stc2 0, cr15, [r0], {32} │ │ │ │ tstcs sl, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ - blx 0xffea102e │ │ │ │ + blx 0xffea0ff6 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ stc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1049b07 │ │ │ │ - blcs 0xe7de0 │ │ │ │ + blcs 0xe7da8 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ - blx 0xffa21052 │ │ │ │ + blx 0xffa2101a │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3adbdc │ │ │ │ + bl 0x3adba4 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ - blx 0xff7a1066 │ │ │ │ + blx 0xff7a102e │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0xff52107a │ │ │ │ + blx 0xff521042 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xff2a108e │ │ │ │ + blx 0xff2a1056 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bbd020 │ │ │ │ + blvs 0x1bbcfe8 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fbb5 │ │ │ │ @ instruction: 0xf8d56007 │ │ │ │ svccs 0x0000b05c │ │ │ │ @ instruction: 0xf8dddd19 │ │ │ │ strcs r9, [r0], #-24 @ 0xffffffe8 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ - blx 0xfeaa10ce │ │ │ │ + blx 0xfeaa1096 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ ldrbmi fp, [r8], -r0 │ │ │ │ @ instruction: 0xf0203401 │ │ │ │ andcc pc, r1, r1, ror #24 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r4, r7, #-2097152000 @ 0x83000000 │ │ │ │ - blls 0x299818 │ │ │ │ + blls 0x2997e0 │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r8, pc, fp, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdls pc, [r0], #-133 @ 0xffffff7b @ │ │ │ │ @@ -217879,154 +217865,154 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, ror fp @ p-variant is OBSOLETE │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ ldc2 0, cr15, [sl], #-128 @ 0xffffff80 │ │ │ │ strcc r3, [r4, -r1] │ │ │ │ strmi r4, [r0, #1153]! @ 0x481 │ │ │ │ - blls 0x259868 │ │ │ │ + blls 0x259830 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c69b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x4d90f4 │ │ │ │ - blls 0x736a20 │ │ │ │ + bls 0x4d90bc │ │ │ │ + blls 0x7369e8 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ stc2l 1, cr15, [r0], {71} @ 0x47 │ │ │ │ - orrsmi pc, r5, #805306372 @ 0x30000004 │ │ │ │ + cmppmi sp, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r0, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfa11a6 │ │ │ │ + blx 0xfa116e │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ - blx 0xd211ba │ │ │ │ - blls 0x2d155c │ │ │ │ + blx 0xd21182 │ │ │ │ + blls 0x2d1524 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe73f0b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1bdf884 │ │ │ │ - bge 0x1c5f888 │ │ │ │ + bge 0x1bdf84c │ │ │ │ + bge 0x1c5f850 │ │ │ │ ldcge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x46d3f819 │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x85f880 │ │ │ │ + bge 0x85f848 │ │ │ │ movwcs lr, #17710 @ 0x452e │ │ │ │ - orrvc pc, r4, r6, asr #4 │ │ │ │ + cmppvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - orrsvc pc, r0, r6, asr #4 │ │ │ │ + cmppvc r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ vcgt.s8 d18, d6, d4 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xfffaf7fd │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fd952e │ │ │ │ - blls 0xb2517c │ │ │ │ + blls 0xb25144 │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xba7ea8 │ │ │ │ + blls 0xba7e70 │ │ │ │ str r6, [r7, #-1963] @ 0xfffff855 │ │ │ │ - @ instruction: 0xf8e8f1c2 │ │ │ │ - stc2 1, cr15, [ip, #-528] @ 0xfffffdf0 │ │ │ │ + @ instruction: 0xf8e4f1c2 │ │ │ │ + ldc2 1, cr15, [r0, #-528] @ 0xfffffdf0 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b31 │ │ │ │ stmdavs r1, {r0, r1, r2, r6, r7, r9, ip, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x10a1394 │ │ │ │ + blx 0x10a135c │ │ │ │ @ instruction: 0xf06d980b │ │ │ │ @ instruction: 0xf04ff89b │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ - @ instruction: 0xf643fd37 │ │ │ │ + @ instruction: 0xf643fd3b │ │ │ │ vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d60295 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf1b16814 │ │ │ │ - strtmi pc, [fp], -pc, lsl #21 │ │ │ │ + strtmi pc, [fp], -fp, lsl #21 │ │ │ │ tstcs r1, r2, lsl #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - subscc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorcc pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 1, 15, cr15, cr6, cr1, {6} │ │ │ │ + cdp2 1, 15, cr15, cr2, cr1, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - ldc2 1, cr15, [lr, #-580] @ 0xfffffdbc │ │ │ │ - ldc2l 1, cr15, [ip], {132} @ 0x84 │ │ │ │ - movvc pc, #1610612740 @ 0x60000004 │ │ │ │ + stc2 1, cr15, [r2, #-580]! @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [r0], #528 @ 0x210 │ │ │ │ + msrvc SPSR_f, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d6, d1 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ - blmi 0x64f268 │ │ │ │ + blmi 0x64f230 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf06d52ce │ │ │ │ stmdals fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , q1 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf06d0132 │ │ │ │ @ instruction: 0xf04ffa4d │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ - vfma.f32 , q11, │ │ │ │ - vshr.s64 d23, d4, #64 │ │ │ │ + vadd.f32 d31, d6, d3 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf72b002e │ │ │ │ - strbmi pc, [r8], -r5, lsr #25 @ │ │ │ │ - ldc2l 1, cr15, [r6], #580 @ 0x244 │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ + strbmi pc, [r8], -r1, asr #25 @ │ │ │ │ + ldc2l 1, cr15, [sl], #580 @ 0x244 │ │ │ │ + mvnpl pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvc pc, r4, r6, asr #4 │ │ │ │ + adcsvc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b04 │ │ │ │ @ instruction: 0xf18d2261 │ │ │ │ - svclt 0x0000f895 │ │ │ │ + svclt 0x0000f899 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, lsr #32 │ │ │ │ - eorseq sp, r3, ip, lsr #22 │ │ │ │ + ldrshteq ip, [r3], -r0 │ │ │ │ + ldrshteq sp, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c4a0 │ │ │ │ + bl 0xfec3c468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs pc!, {r8, sp}^ @ │ │ │ │ - mcr 1, 1, pc, cr0, cr0, {5} @ │ │ │ │ + mcr 1, 1, pc, cr4, cr0, {5} @ │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116aa9 │ │ │ │ @ instruction: 0xf1070f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @ instruction: 0xf0266aae │ │ │ │ mvnvs r0, #1048576 @ 0x100000 │ │ │ │ cmnvs r6, #3899392 @ 0x3b8000 │ │ │ │ - blx 0x1821360 │ │ │ │ + blx 0x1821328 │ │ │ │ stmdavs r0, {r8, ip, sp, pc} │ │ │ │ adcvs r2, r0, r1, lsl #6 │ │ │ │ andcs r1, r4, #3648 @ 0xe40 │ │ │ │ @ instruction: 0xf0204618 │ │ │ │ tstplt r0, r3, asr sl @ p-variant is OBSOLETE │ │ │ │ movwcs r6, #2048 @ 0x800 │ │ │ │ eorvs r6, r3, r0, rrx │ │ │ │ @@ -218048,30 +218034,30 @@ │ │ │ │ svcvs 0x002bbdf8 │ │ │ │ andcs r6, r0, r3, ror #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c558 │ │ │ │ + bl 0xfec3c520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xff3af030 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ stmiblt r2, {r1, r2, r4, r6, ip, sp, lr, pc} │ │ │ │ stmdble r6!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c578 │ │ │ │ + bl 0xfec3c540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ adcmi lr, r3, #16 │ │ │ │ @ instruction: 0x47b0d812 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x46f394 │ │ │ │ + blle 0x46f35c │ │ │ │ tstcc r3, r9, lsr #16 │ │ │ │ adcmi r4, r3, #11 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-518 @ 0xfffffdfa │ │ │ │ stmdble r3, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ stmiale sl!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @@ -218096,23 +218082,23 @@ │ │ │ │ ldmvs r2, {r4, r8, r9, ip, sp}^ │ │ │ │ addmi r4, r3, #318767104 @ 0x13000000 │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c618 │ │ │ │ + bl 0xfec3c5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0204616 │ │ │ │ @ instruction: 0xb180f9b7 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - cdp 7, 10, cr15, cr2, cr10, {1} │ │ │ │ + cdp 7, 11, cr15, cr14, cr10, {1} │ │ │ │ stmdahi r3!, {sp} │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd70 │ │ │ │ tstcs r0, sp │ │ │ │ @@ -218131,32 +218117,32 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6464770 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ubfx pc, fp, #31, #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c6b4 │ │ │ │ + bl 0xfec3c67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xff2cf003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdble ip, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c6e8 │ │ │ │ + bl 0xfec3c6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff0 │ │ │ │ ldmdavs r5, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf1052d0f │ │ │ │ svclt 0x008c0303 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @@ -218171,15 +218157,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b4bd38 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ submi pc, fp, r0, asr #4 │ │ │ │ stmdale r3, {r2, r7, r9, lr} │ │ │ │ rsccc pc, sp, r0, asr #4 │ │ │ │ smlabble sp, r4, r2, r4 │ │ │ │ - bl 0xfebf6ad0 │ │ │ │ + bl 0xfebf6a98 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4608d8d1 │ │ │ │ @ instruction: 0xf6a4e7e5 │ │ │ │ @ instruction: 0xf5b00034 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -218190,28 +218176,28 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4608bd38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r8, r5, ror #30]! @ │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c7a4 │ │ │ │ + bl 0xfec3c76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4addbc │ │ │ │ + blcs 0x4add84 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x1477cc │ │ │ │ + bcs 0x147794 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d14, d8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @@ -218224,15 +218210,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - subsne pc, ip, r6, asr #12 │ │ │ │ + eorne pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff20f071 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -218251,15 +218237,15 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x473ec4 │ │ │ │ + bcs 0x473e8c │ │ │ │ msrhi R8_fiq, r0 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r4, r4, lsl #1 │ │ │ │ smlawbeq r6, r4, r0, r0 │ │ │ │ ldrhteq r0, [r6], r6 │ │ │ │ @@ -218275,59 +218261,59 @@ │ │ │ │ @ instruction: 0xf1b9448a │ │ │ │ ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x8df5f8 │ │ │ │ + blcs 0x8df5c0 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1040920 │ │ │ │ @ instruction: 0xf1b90a20 │ │ │ │ stmible ip!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - blvc 0xd22030 │ │ │ │ - blcs 0xfe6621fc │ │ │ │ - msrmi SPSR_c, #1342177284 @ 0x50000004 │ │ │ │ + blvc 0xd21ff8 │ │ │ │ + blcs 0xfe6621c4 │ │ │ │ + msrmi CPSR_fc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ @ instruction: 0xf8ba9301 │ │ │ │ - bcs 0x1ad70c │ │ │ │ + bcs 0x1ad6d4 │ │ │ │ @ instruction: 0x4617d9de │ │ │ │ ldmle fp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ submi pc, r0, r1, lsr #8 │ │ │ │ ldmdacs r9, {r2, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f020 │ │ │ │ - @ instruction: 0x000e56b1 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - @ instruction: 0x000e56b1 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - ldrdeq r5, [lr], -fp │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - andeq r5, lr, r7, lsr #13 │ │ │ │ - @ instruction: 0x000e56b1 │ │ │ │ + andeq r5, lr, r9, ror r6 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, r9, ror r6 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, r3, lsr #17 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, pc, ror #12 │ │ │ │ + andeq r5, lr, r9, ror r6 │ │ │ │ ldmible sl, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmible r4, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmdbvc r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12298 @ 0x300a │ │ │ │ @@ -218337,31 +218323,31 @@ │ │ │ │ ldrmi sp, [r0], #646 @ 0x286 │ │ │ │ stmible r3, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ adcsmi sl, fp, #508 @ 0x1fc │ │ │ │ svcge 0x007cf63f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x12d104 │ │ │ │ + bcs 0x12d0cc │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ @ instruction: 0xf646d5e3 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fe37 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af68 │ │ │ │ @ instruction: 0xf104071c │ │ │ │ svccs 0x0003081c │ │ │ │ svcge 0x0061f67f │ │ │ │ - bvc 0xd22148 │ │ │ │ - bcs 0xfe662314 │ │ │ │ + bvc 0xd22110 │ │ │ │ + bcs 0xfe6622dc │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb5d85c │ │ │ │ + blx 0xb5d824 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13592 @ 0x3518 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x004cf67f │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -218370,75 +218356,75 @@ │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ addsmi sl, pc, #268 @ 0x10c │ │ │ │ svcge 0x0040f4ff │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ stmible r2!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ - andcs pc, r8, r6, asr #12 │ │ │ │ + sbcsne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #452]! @ 0x1c4 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x7df7d4 │ │ │ │ + blcs 0x7df79c │ │ │ │ svcge 0x002df67f │ │ │ │ ldreq pc, [ip, -r3, lsr #3] │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ vmax.f32 d26, d14, d22 │ │ │ │ vbic.i16 d23, #0 @ 0x0000 │ │ │ │ mul ip, r5, r9 │ │ │ │ @ instruction: 0xf64f3303 │ │ │ │ @ instruction: 0x401a72fc │ │ │ │ - bl 0xfeab6380 │ │ │ │ + bl 0xfeab6348 │ │ │ │ @ instruction: 0xf4bf0702 │ │ │ │ ldrmi sl, [r0], #3863 @ 0xf17 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af13 │ │ │ │ - blcs 0x1b18ac │ │ │ │ + blcs 0x1b1874 │ │ │ │ svcge 0x000ef67f │ │ │ │ @ instruction: 0xf63f42bb │ │ │ │ @ instruction: 0xf8b8af0b │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e6 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ @ instruction: 0xf646d5e2 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fdc7 │ │ │ │ ldrb r3, [r9, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ @ instruction: 0xf10ae6c8 │ │ │ │ - bcs 0x1e78f4 │ │ │ │ + bcs 0x1e78bc │ │ │ │ strbt sp, [r5], pc, lsl #2 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ strtle r0, [r4], #-1347 @ 0xfffffabd │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfeab63e4 │ │ │ │ + bl 0xfeab63ac │ │ │ │ andsle r0, r9, #524288 @ 0x80000 │ │ │ │ svccs 0x00044490 │ │ │ │ @ instruction: 0xf8b8d916 │ │ │ │ stmdbcs r3, {ip} │ │ │ │ adcsmi sp, r9, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf8b8d810 │ │ │ │ vld4.8 {d2-d5}, [r2], r2 │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ - bls 0x15a0b0 │ │ │ │ + bls 0x15a078 │ │ │ │ andeq pc, r4, r8, lsl #2 │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8b8aecf │ │ │ │ ldrb r1, [sp, r0] │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ @ instruction: 0x4611e6bc │ │ │ │ - addne pc, r0, r6, asr #12 │ │ │ │ + subne pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #452] @ 0x1c4 │ │ │ │ @ instruction: 0xf646e7f1 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8bafd85 │ │ │ │ strt r2, [fp], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @@ -218450,115 +218436,115 @@ │ │ │ │ ldmdble r1, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ svclt 0x0094454c │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982c0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8b8b933 │ │ │ │ - blcs 0x1319b0 │ │ │ │ + blcs 0x131978 │ │ │ │ cdpne 0, 9, cr13, cr10, cr12, {1} │ │ │ │ ldmdale r0, {r0, r9, fp, sp} │ │ │ │ - blmi 0xfe8b724c │ │ │ │ - blls 0x63fa18 │ │ │ │ + blmi 0xfe8b7214 │ │ │ │ + blls 0x63f9e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, sp, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x50998c │ │ │ │ + blcc 0x509954 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r2, r4, r6, r8, pc}^ @ │ │ │ │ subeq pc, fp, r3, lsl r0 @ │ │ │ │ subeq r0, fp, fp, asr #32 │ │ │ │ sbcseq r0, r3, r3, asr r1 │ │ │ │ ldrsbeq r0, [r3], #3 │ │ │ │ tsteq r2, r3, asr r1 │ │ │ │ tsteq r2, r2, lsl r1 │ │ │ │ andseq r0, pc, r3, asr r1 @ │ │ │ │ andseq r0, pc, pc, lsl r0 @ │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strhi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf0243403 │ │ │ │ strbmi r0, [ip, #-1027] @ 0xfffffbfd │ │ │ │ - bl 0xfeb5a548 │ │ │ │ + bl 0xfeb5a510 │ │ │ │ strtmi r0, [r0], #2308 @ 0x904 │ │ │ │ svceq 0x0010f1b9 │ │ │ │ @ instruction: 0xe7c9d8b8 │ │ │ │ ldmible r1!, {r0, r1, r3, r4, sl, fp, sp}^ │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821e40 │ │ │ │ + beq 0x821e08 │ │ │ │ stmible fp!, {r2, r8, r9, sl, fp, sp}^ │ │ │ │ - blvc 0xd22360 │ │ │ │ - blcs 0xfe66252c │ │ │ │ + blvc 0xd22328 │ │ │ │ + blcs 0xfe6624f4 │ │ │ │ strcc lr, [r3], -r9 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, pc, #51 @ 0x33 │ │ │ │ - bne 0xdc1bc │ │ │ │ + bne 0xdc184 │ │ │ │ svccs 0x0004449a │ │ │ │ @ instruction: 0xf8bad9dc │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ adcsmi sp, r7, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf8bad3d6 │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9eb │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ @ instruction: 0xf646d5e7 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7e0fcfb │ │ │ │ stmible r5, {r0, r1, r2, r3, r4, sl, fp, sp}^ │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ eoreq pc, r0, #8, 2 │ │ │ │ ldmible pc!, {r2, r9, sl, fp, sp} @ │ │ │ │ ldrvc pc, [r0, -lr, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ mvnspl pc, #192, 12 @ 0xc000000 │ │ │ │ - blcc 0xfeb233a8 │ │ │ │ - bleq 0xca2594 │ │ │ │ + blcc 0x1d23370 │ │ │ │ + bleq 0xca255c │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vrsra.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf8cd032e │ │ │ │ movwls fp, #36896 @ 0x9020 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r8, fp, lr}^ │ │ │ │ eor r8, r0, ip, lsl #10 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380e6 │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x699eec │ │ │ │ + blcs 0x699eb4 │ │ │ │ andshi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ ldmdavs fp!, {r0, r2, r7, r8, pc} │ │ │ │ @ instruction: 0xf100055a │ │ │ │ @ instruction: 0xf1098376 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342ad4 │ │ │ │ + b 0x342a9c │ │ │ │ adcsmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffe9a4fc │ │ │ │ + bne 0xffe9a4c4 │ │ │ │ mcrcs 4, 0, r4, cr4, cr11, {4} │ │ │ │ @ instruction: 0xf8bbd980 │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ @ instruction: 0xf67f0f03 │ │ │ │ @ instruction: 0x464caf7b │ │ │ │ @ instruction: 0xf63f45b1 │ │ │ │ @ instruction: 0xf8bbaf77 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9b6810 │ │ │ │ - blcc 0xa5d24c │ │ │ │ + blcs 0x9b67d8 │ │ │ │ + blcc 0xa5d214 │ │ │ │ ldmle ip, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x4da290 │ │ │ │ + blcs 0x4da258 │ │ │ │ subshi pc, pc, #0 │ │ │ │ bicsle r2, r2, r6, lsl #22 │ │ │ │ - beq 0x221f5c │ │ │ │ + beq 0x221f24 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ movt sp, #16650 @ 0x410a │ │ │ │ @ instruction: 0xf64f3503 │ │ │ │ strdmi r7, [fp], -ip @ │ │ │ │ sbcle r4, sl, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ stmible r6, {r2, sl, fp, sp}^ │ │ │ │ @@ -218567,15 +218553,15 @@ │ │ │ │ stmiale r0, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldrbeq r6, [r8, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0xf646d5e4 │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7ddfc73 │ │ │ │ @ instruction: 0xf67f2c17 │ │ │ │ @ instruction: 0xf1a4af3d │ │ │ │ @ instruction: 0xf1080718 │ │ │ │ svccs 0x00040a18 │ │ │ │ svcge 0x0036f67f │ │ │ │ @@ -218592,92 +218578,92 @@ │ │ │ │ vmax.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf8ba8243 │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ eorshi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf0c042b7 │ │ │ │ @ instruction: 0xf8ba823b │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x392644 │ │ │ │ - blx 0xbdbbe8 │ │ │ │ + blcs 0x39260c │ │ │ │ + blx 0xbdbbb0 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r0, r5, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [lr, #1368] @ 0x558 │ │ │ │ - eormi pc, r8, r6, asr #12 │ │ │ │ + rscscc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0719200 │ │ │ │ - bls 0x124ccc │ │ │ │ + bls 0x124c94 │ │ │ │ ldccs 7, cr14, [fp], {213} @ 0xd5 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x822028 │ │ │ │ + beq 0x821ff0 │ │ │ │ @ instruction: 0xf67f2f04 │ │ │ │ @ instruction: 0xf24eaef7 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x462b2295 │ │ │ │ - bleq 0xffda2540 │ │ │ │ - bleq 0x522720 │ │ │ │ + bleq 0xffda2508 │ │ │ │ + bleq 0x5226e8 │ │ │ │ ldrmi r4, [r4], -r5, lsr #12 │ │ │ │ svclt 0x0000e012 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r7, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ vqsub.s8 d20, d16, d7 │ │ │ │ - bne 0xff0c643c │ │ │ │ + bne 0xff0c6404 │ │ │ │ svccs 0x00044492 │ │ │ │ mvnshi pc, r0, asr #4 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ vceq.f32 d18, d0, d3 │ │ │ │ adcsmi r8, r7, #244, 2 @ 0x3d │ │ │ │ mvnshi pc, r0, asr #1 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ stmible r3!, {r2, r4, r8, fp, sp}^ │ │ │ │ ldrbeq r6, [r2, #-2082] @ 0xfffff7de │ │ │ │ @ instruction: 0xf646d5e4 │ │ │ │ - vmla.i d20, d0, d0[7] │ │ │ │ + vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - blx 0xffe21e3e │ │ │ │ + blx 0xffe21e06 │ │ │ │ ldrb r9, [fp, r0, lsl #22] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ - blcc 0x15f6d0 │ │ │ │ + blcc 0x15f698 │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ - blcs 0x55191c │ │ │ │ + blcs 0x5518e4 │ │ │ │ svcge 0x0021f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - andeq r5, lr, pc, asr #21 │ │ │ │ - andeq r5, lr, pc, asr #21 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - andeq r5, lr, pc, asr #21 │ │ │ │ - andeq r5, lr, pc, asr #21 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -r7 │ │ │ │ - ldrdeq r5, [lr], -sp │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, r7, sl │ │ │ │ + muleq lr, r7, sl │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, r7, sl │ │ │ │ + muleq lr, r7, sl │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + muleq lr, pc, sl @ │ │ │ │ + andeq r5, lr, r5, lsr #25 │ │ │ │ @ instruction: 0xf10b2300 │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r0, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0003313 │ │ │ │ ldrmi r8, [ip], r6, ror #4 │ │ │ │ strls lr, [r5], -sp, asr #19 │ │ │ │ strbtmi r4, [r1], r5, ror #12 │ │ │ │ - cdpcs 6, 2, cr15, cr8, cr6, {2} │ │ │ │ + cdpne 6, 15, cr15, cr0, cr6, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ - cmppcs r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + tstpcs r8, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf8cdb01c │ │ │ │ @ instruction: 0xf8bae008 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @@ -218689,74 +218675,74 @@ │ │ │ │ ldm pc, {r0, r2, r3, r6, r9, pc}^ @ │ │ │ │ stmdbne r3, {r0, r1, ip, sp, lr, pc} │ │ │ │ eorseq r4, r4, r8, lsl #14 │ │ │ │ streq pc, [r4, #-266] @ 0xfffffef6 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ @ instruction: 0xf1089300 │ │ │ │ @ instruction: 0xf64f0803 │ │ │ │ - b 0x30394c │ │ │ │ + b 0x303914 │ │ │ │ adcmi r0, r6, #6291456 @ 0x600000 │ │ │ │ - blne 0xfea1a570 │ │ │ │ + blne 0xfea1a538 │ │ │ │ stccs 4, cr4, [r4], {178} @ 0xb2 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9605 │ │ │ │ ssat fp, #19, ip │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09902 │ │ │ │ - stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09904 │ │ │ │ - stmdacs r0, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, fp, r0 │ │ │ │ ldrbeq r6, [lr, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0x4629d5db │ │ │ │ - rsbscs pc, r4, r6, asr #12 │ │ │ │ + eorscs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1821f6e │ │ │ │ + blx 0x1821f36 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - mrc2 1, 1, pc, cr6, cr0, {5} │ │ │ │ + mrc2 1, 1, pc, cr2, cr0, {5} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, r6, r8, pc} │ │ │ │ strble r0, [r8, #1371] @ 0x55b │ │ │ │ @ instruction: 0xf6464649 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r0, r9, asr #22] @ │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r1, lsl #6]! │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ mvnhi pc, r0 │ │ │ │ - movwcc pc, #34374 @ 0x8646 @ │ │ │ │ + bicscs pc, r0, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd463e │ │ │ │ strtmi fp, [pc], -r8 │ │ │ │ ands r4, r4, sp, lsl r6 │ │ │ │ suble r2, r5, sl, lsl #18 │ │ │ │ ldrbeq r6, [r3, #-2098] @ 0xfffff7ce │ │ │ │ orrhi pc, r8, r0, lsl #2 │ │ │ │ - beq 0x1e2238 │ │ │ │ + beq 0x1e2200 │ │ │ │ ldmibvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r9, {r1, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf08045a1 │ │ │ │ - bl 0xfea06244 │ │ │ │ - strbmi r0, [pc], #-1033 @ 0xe5e24 │ │ │ │ + bl 0xfea0620c │ │ │ │ + strbmi r0, [pc], #-1033 @ 0xe5dec │ │ │ │ @ instruction: 0xf2402c04 │ │ │ │ @ instruction: 0xf8b78103 │ │ │ │ @ instruction: 0xf1baa000 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0x46d180fd │ │ │ │ vrshl.s8 d4, d18, d16 │ │ │ │ ldmdahi r9!, {r0, r3, r4, r5, r6, r7, pc}^ │ │ │ │ bicsle r2, sp, r2, lsl #18 │ │ │ │ - bleq 0x222264 │ │ │ │ + bleq 0x22222c │ │ │ │ svceq 0x0004f1ba │ │ │ │ strb sp, [r6, lr, lsl #2]! │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ sbcsle r4, r5, #314572800 @ 0x12c00000 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -218767,15 +218753,15 @@ │ │ │ │ strbmi sp, [r8, #2506] @ 0x9ca │ │ │ │ @ instruction: 0xf8bbd8c8 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs r3!, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r3, #1368]! @ 0x558 │ │ │ │ @ instruction: 0xf0714628 │ │ │ │ ldrb pc, [pc, r9, ror #21] @ │ │ │ │ - bleq 0x2222b0 │ │ │ │ + bleq 0x222278 │ │ │ │ svceq 0x0004f1ba │ │ │ │ bfi sp, r2, (invalid: 2:0) │ │ │ │ ldmdavs r3!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [lr], #-1370 @ 0xfffffaa6 │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ @@ -218788,31 +218774,31 @@ │ │ │ │ strbmi sp, [r8, #2464] @ 0x9a0 │ │ │ │ @ instruction: 0xf8bbd89e │ │ │ │ stmdbcs r3, {r1, ip} │ │ │ │ svcne 0x004bd9e2 │ │ │ │ stmible r3!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ ldrbeq r6, [sl, #-2099] @ 0xfffff7cd │ │ │ │ @ instruction: 0xf646d5e0 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7d9fab9 │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ strbmi r4, [lr], -sl, lsr #13 │ │ │ │ @ instruction: 0x5000f8ba │ │ │ │ stmdble r0!, {r0, r1, r8, sl, fp, sp} │ │ │ │ adcsmi r4, r5, #168, 12 @ 0xa800000 │ │ │ │ @ instruction: 0xf8bad81d │ │ │ │ cdpne 0, 4, cr1, cr10, cr2, {0} │ │ │ │ vpmax.s8 d2, d0, d12 │ │ │ │ ldm pc, {r2, r3, r5, r6, r8, pc}^ @ │ │ │ │ - beq 0x3a1f2c │ │ │ │ - beq 0x368750 │ │ │ │ + beq 0x3a1ef4 │ │ │ │ + beq 0x368718 │ │ │ │ streq r1, [sl, -sl, lsl #18] │ │ │ │ andeq r3, sl, r7, lsl #26 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ strcc r2, [r3, #-16] │ │ │ │ ldmvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ andle r4, r4, #176, 10 @ 0x2c000000 │ │ │ │ @@ -218820,17 +218806,17 @@ │ │ │ │ cdpcs 4, 0, cr4, cr4, cr2, {6} │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strb r9, [r2, #1536] @ 0x600 │ │ │ │ streq pc, [r4], #-266 @ 0xfffffef6 │ │ │ │ tstle lr, r4, lsl #26 │ │ │ │ @ instruction: 0xf109e7f2 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342f58 │ │ │ │ + b 0x342f20 │ │ │ │ ldrmi r0, [r8, #771] @ 0x303 │ │ │ │ - bl 0xfeb1c6fc │ │ │ │ + bl 0xfeb1c6c4 │ │ │ │ ldrmi r0, [ip], #-2051 @ 0xfffff7fd │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b4d9dd │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ ldmible r8, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ bicsle r4, r6, #200, 10 @ 0x32000000 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ @@ -218839,27 +218825,27 @@ │ │ │ │ @ instruction: 0xf0719808 │ │ │ │ strb pc, [r0, r3, ror #20]! @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ tstle ip, r4, lsl #26 │ │ │ │ strcc lr, [r3], #-1998 @ 0xfffff832 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ ldrmi r4, [r8, #35] @ 0x23 │ │ │ │ - bl 0xfeb1c6b8 │ │ │ │ + bl 0xfeb1c680 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9bb │ │ │ │ stccs 0, cr4, [r3], {-0} │ │ │ │ strmi sp, [r0, #2487]! @ 0x9b7 │ │ │ │ @ instruction: 0xf8b9d3b5 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs fp!, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r6, #1370]! @ 0x55a │ │ │ │ - addcc pc, r4, r6, asr #12 │ │ │ │ + subcc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x10a21a8 │ │ │ │ + blx 0x10a2170 │ │ │ │ @ instruction: 0xf10be7df │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ tstle ip, r4, lsl #30 │ │ │ │ strcc lr, [r3, #-231] @ 0xffffff19 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, ip, #43 @ 0x2b │ │ │ │ stclge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @@ -218881,26 +218867,26 @@ │ │ │ │ strtmi lr, [ip], -sp, asr #10 │ │ │ │ ldrb r4, [fp], #1565 @ 0x61d │ │ │ │ ldrmi r4, [r5], -ip, lsr #12 │ │ │ │ @ instruction: 0xf10ae4d8 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #29 │ │ │ │ - blvc 0xd22994 │ │ │ │ - blcs 0xfe662b60 │ │ │ │ + blvc 0xd2295c │ │ │ │ + blcs 0xfe662b28 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r0, r3, asr #13 │ │ │ │ stmdavs r8!, {r0, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x36038099 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ ldrbmi r4, [r9, #-49] @ 0xffffffcf │ │ │ │ - bl 0xfebda8d0 │ │ │ │ + bl 0xfebda898 │ │ │ │ strmi r0, [ip], #-2817 @ 0xfffff4ff │ │ │ │ svceq 0x0004f1bb │ │ │ │ stmdahi r6!, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp, sp} │ │ │ │ stmdale r7, {r1, r2, r3, r4, r6, r8, sl, lr} │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e6 │ │ │ │ @@ -218908,108 +218894,108 @@ │ │ │ │ strb sp, [r2, r7, ror #19]! │ │ │ │ @ instruction: 0x464d463c │ │ │ │ @ instruction: 0x46994617 │ │ │ │ @ instruction: 0xf10ae64d │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae50 │ │ │ │ - blvc 0xd22a00 │ │ │ │ - blcs 0xfe662bcc │ │ │ │ + blvc 0xd229c8 │ │ │ │ + blcs 0xfe662b94 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r1, r3, asr #13 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r8, fp, ip, lr, pc} │ │ │ │ ldrble r0, [r6], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ sbcsle r4, fp, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160fa4 │ │ │ │ + bleq 0x160f6c │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ ldmible r5, {r2, r8, r9, sl, fp}^ │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2514] @ 0xfffff62e │ │ │ │ stmdahi r1!, {r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ rscle r2, fp, r9, lsl r9 │ │ │ │ @ instruction: 0xf1a1d9e4 │ │ │ │ stmdacs fp, {r0, r1, r3, r4} │ │ │ │ strb sp, [r5, r3, ror #17]! │ │ │ │ - subcc pc, r8, r6, asr #12 │ │ │ │ + andscc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf071 │ │ │ │ @ instruction: 0xf10ae670 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae16 │ │ │ │ - blvc 0xd22a74 │ │ │ │ - blcs 0xfe662c40 │ │ │ │ + blvc 0xd22a3c │ │ │ │ + blcs 0xfe662c08 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ and r4, fp, r3, asr #13 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ adcle r4, r7, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x16100c │ │ │ │ + bleq 0x160fd4 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmible r1!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2462] @ 0xfffff662 │ │ │ │ stmdahi r1!, {r2, r3, r4, r7, fp, ip, lr, pc}^ │ │ │ │ stmdacs r8, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r7, #1344]! @ 0x540 │ │ │ │ - subscs pc, r4, r6, asr #12 │ │ │ │ + andscs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf968f071 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf646e7dc │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf071320e │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [sp, lr, lsl #4] │ │ │ │ - eorscs pc, r0, r6, asr #12 │ │ │ │ + rscsne pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf952f071 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ movwcs lr, #18267 @ 0x475b │ │ │ │ @ instruction: 0xf646e491 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r2], #2375 @ 0x947 │ │ │ │ - @ instruction: 0xf8dcf1c1 │ │ │ │ + @ instruction: 0xf8d8f1c1 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [lr, #-2075] @ 0xfffff7e5 │ │ │ │ ldcge 5, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - rsccs pc, r0, r6, asr #12 │ │ │ │ + adccs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf936f071 │ │ │ │ vrshl.s8 d30, d29, d30 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0554 │ │ │ │ @ instruction: 0xf646ae98 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldr pc, [r0], r7, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3d41c │ │ │ │ + bl 0xfec3d3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldrmi r2, [r5], -r3 │ │ │ │ - blx 0xfee222ac │ │ │ │ + blx 0xfee22274 │ │ │ │ strtmi fp, [sl], -r0, ror #2 │ │ │ │ @ instruction: 0xf7294621 │ │ │ │ - andcs lr, r0, r2, lsr #31 │ │ │ │ + @ instruction: 0x2000efbe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219022,64 +219008,64 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [r8], ip, asr #22 │ │ │ │ svcne 0x0070ee1d │ │ │ │ andls r4, r1, #135266304 @ 0x8100000 │ │ │ │ streq pc, [r1, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf1084610 │ │ │ │ ldrbtmi r0, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bl 0xfe9002fc │ │ │ │ - bl 0xfea278a8 │ │ │ │ - bls 0x3e7cb0 │ │ │ │ + bl 0xfe9002c4 │ │ │ │ + bl 0xfea27870 │ │ │ │ + bls 0x3e7c78 │ │ │ │ stmiapl fp, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ addsge pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ @ instruction: 0xf8da649d │ │ │ │ @ instruction: 0xf8c330c8 │ │ │ │ @ instruction: 0xf8da9044 │ │ │ │ ldrvs r3, [lr], #-200 @ 0xffffff38 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ eorshi pc, ip, r3, asr #17 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ - bleq 0x222970 │ │ │ │ + bleq 0x222938 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ - blx 0x1a2234c │ │ │ │ + blx 0x1a22314 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf8da8000 │ │ │ │ @ instruction: 0xf10830c8 │ │ │ │ @ instruction: 0xf1b837ff │ │ │ │ ldrbvs r0, [ip, #3840] @ 0xf00 │ │ │ │ movwcs sp, #3346 @ 0xd12 │ │ │ │ andcs r4, r4, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ @ instruction: 0x3604fa53 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ - blx 0x4a237e │ │ │ │ + blx 0x4a2346 │ │ │ │ andcc r3, r1, r1, lsl #30 │ │ │ │ strmi r1, [r4], #-3194 @ 0xfffff386 │ │ │ │ svcne 0x002ed1ed │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x1122394 │ │ │ │ + blx 0x112235c │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ @ instruction: 0xf10930c8 │ │ │ │ @ instruction: 0xf1b936ff │ │ │ │ ldrvs r0, [ip], -r0, lsl #30 │ │ │ │ movwcs sp, #3347 @ 0xd13 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ strcc pc, [r4, #-2607] @ 0xfffff5d1 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ - blx 0xffba23c4 │ │ │ │ + blx 0xffba238c │ │ │ │ andcc r3, r1, r1, lsl #28 │ │ │ │ strmi r1, [r4], #-3187 @ 0xfffff38d │ │ │ │ - blls 0x15ab08 │ │ │ │ + blls 0x15aad0 │ │ │ │ movwcs r1, #3869 @ 0xf1d │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, fp, lsl sl @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -219093,200 +219079,200 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andvs sp, r6, lr, lsl #1 │ │ │ │ svclt 0x0000e78c │ │ │ │ - addeq r9, r2, sl, ror #23 │ │ │ │ + addeq r9, r2, r2, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d5b4 │ │ │ │ + bl 0xfec3d57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x16b7e30 │ │ │ │ + blmi 0x16b7df8 │ │ │ │ svcls 0x00264604 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcls 14, cr9, [r5, #-144]! @ 0xffffff70 │ │ │ │ strtne pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ streq pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0xf27ec │ │ │ │ + blcs 0xf27b4 │ │ │ │ @ instruction: 0xf8c7d1fa │ │ │ │ @ instruction: 0xf8c71418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strtgt pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0x46682270 │ │ │ │ - stcl 1, cr15, [lr, #-700]! @ 0xfffffd44 │ │ │ │ + ldcl 1, cr15, [r2, #-700]! @ 0xfffffd44 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ - @ instruction: 0xf878f1ba │ │ │ │ - blle 0x1a30424 │ │ │ │ + @ instruction: 0xf874f1ba │ │ │ │ + blle 0x1a303ec │ │ │ │ @ instruction: 0xf4049c04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ svceq 0x0049f014 │ │ │ │ @ instruction: 0xf1b7d059 │ │ │ │ - @ instruction: 0xf8c7ff45 │ │ │ │ + @ instruction: 0xf8c7ff41 │ │ │ │ @ instruction: 0xf1b70410 │ │ │ │ - streq pc, [r3, #-3897]! @ 0xfffff0c7 │ │ │ │ + streq pc, [r3, #-3893]! @ 0xfffff0cb │ │ │ │ strvs pc, [r1], #1028 @ 0x404 │ │ │ │ ldreq pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - blls 0x296170 │ │ │ │ + blls 0x296138 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c7bf48 │ │ │ │ @ instruction: 0xf5b43410 │ │ │ │ @ instruction: 0xf8d76f81 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #8 │ │ │ │ - blls 0x2d6078 │ │ │ │ + blls 0x2d6040 │ │ │ │ ldrcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - ldc2l 1, cr15, [r0, #-748] @ 0xfffffd14 │ │ │ │ - blle 0x132dc84 │ │ │ │ + stc2l 1, cr15, [ip, #-748] @ 0xfffffd14 │ │ │ │ + blle 0x132dc4c │ │ │ │ svcvs 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c7db2b │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ ldmdavs sl!, {r2, sl, lr} │ │ │ │ cmnppl pc, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movtvs pc, #49860 @ 0xc2c4 @ │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ msrvs SPSR_x, #68, 4 @ 0x40000004 │ │ │ │ movtmi pc, #49861 @ 0xc2c5 @ │ │ │ │ @ instruction: 0xd126429a │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2l 0, cr15, [r2], {31} │ │ │ │ - blle 0x1f04a8 │ │ │ │ + blle 0x1f0470 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ mrc2 7, 7, pc, cr4, cr14, {7} │ │ │ │ - blmi 0x76e4b4 │ │ │ │ - blls 0x840520 │ │ │ │ + blmi 0x76e47c │ │ │ │ + blls 0x8404e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1210300 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf5c4bdf0 │ │ │ │ smlabbcs r0, r0, r2, r6 │ │ │ │ @ instruction: 0xf1af1938 │ │ │ │ - @ instruction: 0xf8c7ed0c │ │ │ │ + @ instruction: 0xf8c7ed10 │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ stccs 4, cr4, [r3], {4} │ │ │ │ @ instruction: 0xf06fdccb │ │ │ │ strb r0, [r0, r7]! │ │ │ │ - blx 0x1e22b02 │ │ │ │ + blx 0x1f22aca │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0x4629e7f5 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strb pc, [pc, fp, lsr #20] @ │ │ │ │ - @ instruction: 0xff44f1c0 │ │ │ │ - addmi pc, r8, r6, asr #12 │ │ │ │ + @ instruction: 0xff40f1c0 │ │ │ │ + subsmi pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15241be │ │ │ │ + blx 0x1c24186 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0xfe922b5e │ │ │ │ + blx 0xfea22b26 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d728 │ │ │ │ + bl 0xfec3d6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ - bl 0x63bd58 │ │ │ │ + bl 0x63bd20 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldmdavs r7!, {r9}^ │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ - bl 0x1d77b24 │ │ │ │ - ble 0x1026d7c │ │ │ │ + bl 0x1d77aec │ │ │ │ + ble 0x1026d44 │ │ │ │ ldmvs r0!, {r0, r9, sl, lr} │ │ │ │ - blle 0x12f0554 │ │ │ │ + blle 0x12f051c │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf1b79301 │ │ │ │ - adcmi pc, r8, #564 @ 0x234 │ │ │ │ + adcmi pc, r8, #548 @ 0x224 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf646db1a │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c04490 │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf6460333 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ @ instruction: 0xfff4f06b │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x8a2bae │ │ │ │ - movvc pc, #1610612740 @ 0x60000004 │ │ │ │ + blx 0x9a2b76 │ │ │ │ + msrvc SPSR_f, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - movtcc pc, #1613 @ 0x64d @ │ │ │ │ + movwcc pc, #34381 @ 0x864d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6466804 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf06c9400 │ │ │ │ ldrb pc, [pc, r3, lsl #16] @ │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf7294421 │ │ │ │ - ldrdcs lr, [r1], -r6 │ │ │ │ + strdcs lr, [r1], -r2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf64622c2 │ │ │ │ - @ instruction: 0xf2c044b0 │ │ │ │ + vmvn.i32 q10, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf6460333 │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ @ instruction: 0xffb4f06b │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d814 │ │ │ │ + bl 0xfec3d7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @ instruction: 0xf146460d │ │ │ │ - blls 0x3a4d08 │ │ │ │ + blls 0x3a4cd0 │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ strmi r4, [r4], -fp, lsr #12 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4605bdf0 │ │ │ │ strtmi r4, [ip], -r0, lsr #12 │ │ │ │ - blx 0x2a2b74 │ │ │ │ + blx 0x2a2b3c │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x592898 │ │ │ │ + blcs 0x592860 │ │ │ │ strvc lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ ldmvs lr!, {r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - ble 0x12b1e90 │ │ │ │ + ble 0x12b1e58 │ │ │ │ adcmi r6, fp, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf04fd96e │ │ │ │ @ instruction: 0x469133ff │ │ │ │ andcs r9, r3, #0, 6 │ │ │ │ @ instruction: 0xf04f2332 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @@ -219295,62 +219281,62 @@ │ │ │ │ @ instruction: 0x4606fa77 │ │ │ │ eorle r1, r2, r3, asr #24 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf868f01f │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r7, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ - bl 0x22c2d4 │ │ │ │ + bl 0x22c29c │ │ │ │ strtmi r0, [r9], #-2820 @ 0xfffff4fc │ │ │ │ ldmdble sp, {r0, r1, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x462a1b7d │ │ │ │ - stcl 7, cr15, [ip, #-164] @ 0xffffff5c │ │ │ │ + stcl 7, cr15, [r8, #-164]! @ 0xffffff5c │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ andeq lr, r5, sl, lsl #22 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ - @ instruction: 0xf1b9ec02 │ │ │ │ + @ instruction: 0xf1b9ec06 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4630ffdf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7294622 │ │ │ │ - @ instruction: 0xe7e8ed30 │ │ │ │ + strb lr, [r8, ip, asr #26]! │ │ │ │ strcs r9, [r0], #-1536 @ 0xfffffa00 │ │ │ │ strls r9, [r3], #-1282 @ 0xfffffafe │ │ │ │ - blx 0x1022730 │ │ │ │ + blx 0x10226f8 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - orrsmi pc, r8, r6, asr #12 │ │ │ │ + msrmi (UNDEF: 96), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscmi pc, r8, r6, asr #12 │ │ │ │ + adcsmi pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r6, #13312 @ 0x3400 │ │ │ │ - cdp2 1, 2, cr15, cr12, cr11, {4} │ │ │ │ - orrsmi pc, r8, r6, asr #12 │ │ │ │ + cdp2 1, 3, cr15, cr0, cr11, {4} │ │ │ │ + msrmi (UNDEF: 96), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, r6, asr #12 │ │ │ │ + rscsmi pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r9, #7168 @ 0x1c00 │ │ │ │ - cdp2 1, 2, cr15, cr0, cr11, {4} │ │ │ │ - orrsmi pc, r8, r6, asr #12 │ │ │ │ + cdp2 1, 2, cr15, cr4, cr11, {4} │ │ │ │ + msrmi (UNDEF: 96), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andpl pc, ip, r6, asr #12 │ │ │ │ + sbcsmi pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r1, #1024 @ 0x400 │ │ │ │ - cdp2 1, 1, cr15, cr4, cr11, {4} │ │ │ │ - eorseq sp, r3, ip, asr #22 │ │ │ │ + cdp2 1, 1, cr15, cr8, cr11, {4} │ │ │ │ + eorseq sp, r3, r4, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmnpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -219367,413 +219353,413 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ cmnpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d9f4 │ │ │ │ + bl 0xfec3d9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - vrecps.f32 , q2, │ │ │ │ + vrecps.f32 , q2, │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61180395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da20 │ │ │ │ + bl 0xfec3d9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - @ instruction: 0xf64cff69 │ │ │ │ + @ instruction: 0xf64cff65 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da4c │ │ │ │ + bl 0xfec3da14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - vrecps.f32 , q2, │ │ │ │ + vmax.f32 , q2, │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61580395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - bllt 0x11a29c4 │ │ │ │ - blt 0xffda29c8 │ │ │ │ + bllt 0x11a298c │ │ │ │ + blt 0xffda2990 │ │ │ │ ldcllt 0, cr15, [lr, #488] @ 0x1e8 │ │ │ │ orrspl pc, r4, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ mcrlt 0, 4, pc, cr8, cr0, {3} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da90 │ │ │ │ + bl 0xfec3da58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1934611 │ │ │ │ - vpmin.s8 d31, d20, d1 │ │ │ │ + vpmin.s8 d31, d20, d5 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dac8 │ │ │ │ + bl 0xfec3da90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf14d0ff8 │ │ │ │ vtst.8 d31, d4, d19 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3daf4 │ │ │ │ + bl 0xfec3dabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x26004b17 │ │ │ │ strls r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [r8, #-752] @ 0xfffffd10 │ │ │ │ + stc2l 1, cr15, [r4, #-752] @ 0xfffffd10 │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf0654628 │ │ │ │ ldmdblt r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ @ instruction: 0xf646d006 │ │ │ │ - vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0x1a2ae4 │ │ │ │ + blx 0x1a2aac │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1c0bd70 │ │ │ │ - svclt 0x0000fd1b │ │ │ │ + svclt 0x0000fd17 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db68 │ │ │ │ + bl 0xfec3db30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ - mulcs r0, r3, r9 │ │ │ │ - @ instruction: 0xf96ef190 │ │ │ │ + mulcs r0, r7, r9 │ │ │ │ + @ instruction: 0xf972f190 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - rscspl pc, ip, r6, asr #12 │ │ │ │ + sbcpl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbcc pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strtcc pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf19f2608 │ │ │ │ - and pc, r8, r7, ror r9 @ │ │ │ │ + and pc, r8, fp, ror r9 @ │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - @ instruction: 0xff84f1af │ │ │ │ - stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff80f1af │ │ │ │ - bvc 0x9b83c8 │ │ │ │ + stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xff7cf1af │ │ │ │ + bvc 0x9b8390 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1af3701 │ │ │ │ - strmi pc, [r7], #-3961 @ 0xfffff087 │ │ │ │ + strmi pc, [r7], #-3957 @ 0xfffff08b │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0xf82dc │ │ │ │ + blcs 0xf82a4 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vrsra.s64 d22, d20, #64 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vsra.s64 d22, d12, #64 │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6465300 │ │ │ │ - vrsra.s64 d22, d0, #64 │ │ │ │ + vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - @ instruction: 0xf2c068d8 │ │ │ │ + vmlal.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf646082e │ │ │ │ - vqdmull.s q11, d16, d0[1] │ │ │ │ + vqdmlsl.s q11, d16, d12 │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - blx 0x182311e │ │ │ │ + blx 0x17230e6 │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf1af4650 │ │ │ │ - cdpne 15, 7, cr15, cr3, cr13, {2} │ │ │ │ + cdpne 15, 7, cr15, cr3, cr9, {2} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - blx 0x122314e │ │ │ │ + blx 0x1123116 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0xf5a98 │ │ │ │ + blcs 0xf5a60 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xca317a │ │ │ │ + blx 0xba3142 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vmla.f d22, d16, d0[6] │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1c02300 │ │ │ │ - @ instruction: 0xf646fb1d │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + @ instruction: 0xf646fb19 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ - @ instruction: 0x4648f8fd │ │ │ │ - @ instruction: 0xf8d8f190 │ │ │ │ - eorseq sp, r3, r0, ror fp │ │ │ │ + strbmi pc, [r8], -r1, lsl #18 @ │ │ │ │ + @ instruction: 0xf8dcf190 │ │ │ │ + eorseq sp, r3, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dcb8 │ │ │ │ + bl 0xfec3dc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3dccc │ │ │ │ + bl 0xfec3dc94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andcs r4, r0, #48, 22 @ 0xc000 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcr2 1, 5, pc, cr4, cr3, {4} @ │ │ │ │ + mcr2 1, 5, pc, cr8, cr3, {4} @ │ │ │ │ ldmdavc sl, {r8, r9, fp, ip, pc} │ │ │ │ eorle r2, sp, sp, asr #20 │ │ │ │ - bcs 0x12dcb70 │ │ │ │ - bcs 0x13daba8 │ │ │ │ + bcs 0x12dcb38 │ │ │ │ + bcs 0x13dab70 │ │ │ │ sadd16mi fp, ip, ip │ │ │ │ andsle r4, sl, r1, lsl #12 │ │ │ │ tstlt r1, r2, asr #22 │ │ │ │ vmla.i8 d19, d4, d1 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ subsvs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, sl, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x1bd5f74 │ │ │ │ + bcs 0x1bd5f3c │ │ │ │ andcs sp, sl, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf102fa00 │ │ │ │ strls r1, [r0], #-3164 @ 0xfffff3a4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ tstle r7, r2, lsl #5 │ │ │ │ @ instruction: 0xe7d9785a │ │ │ │ @ instruction: 0xe7f32214 │ │ │ │ @ instruction: 0xe7f1221e │ │ │ │ @ instruction: 0xf6434623 │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - subscs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + andscs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1c06800 │ │ │ │ - andcs pc, r1, fp, asr #20 │ │ │ │ - @ instruction: 0xf874f190 │ │ │ │ - stc2 1, cr15, [ip], {192} @ 0xc0 │ │ │ │ + andcs pc, r1, r7, asr #20 │ │ │ │ + @ instruction: 0xf878f190 │ │ │ │ + stc2 1, cr15, [r8], {192} @ 0xc0 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorcs pc, ip, r7, asr #4 │ │ │ │ + rscsne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19e681b │ │ │ │ - andcs pc, r1, r5, lsl #28 │ │ │ │ - @ instruction: 0xf862f190 │ │ │ │ + andcs pc, r1, r9, lsl #28 │ │ │ │ + @ instruction: 0xf866f190 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dda4 │ │ │ │ + bl 0xfec3dd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0700ff8 │ │ │ │ vceq.f32 d31, d4, d7 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ addsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ orrcs pc, r0, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0706818 │ │ │ │ andcs pc, r1, r7, asr lr @ │ │ │ │ - @ instruction: 0xf840f190 │ │ │ │ + @ instruction: 0xf844f190 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dde4 │ │ │ │ + bl 0xfec3ddac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - vadd.f32 d31, d20, d7 │ │ │ │ + vadd.f32 d31, d20, d3 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ sbcsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - cmnpcs r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfe2232c8 │ │ │ │ + blx 0xfe123290 │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf88cf7ed │ │ │ │ @ instruction: 0xf1902001 │ │ │ │ - svclt 0x0000f817 │ │ │ │ + svclt 0x0000f81b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3de38 │ │ │ │ + bl 0xfec3de00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [lr, #588]! @ 0x24c │ │ │ │ + ldc2l 1, cr15, [r2, #588]! @ 0x24c │ │ │ │ bicsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnslt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13a77f0 │ │ │ │ + bcs 0x13a77b8 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3beddc │ │ │ │ - blls 0x140ce8 │ │ │ │ + blmi 0x3beda4 │ │ │ │ + blls 0x140cb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ andcs pc, r1, r4, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ - blx 0x1e233aa │ │ │ │ + blx 0x1d23372 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3deb4 │ │ │ │ + bl 0xfec3de7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d8, d7 │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ - @ instruction: 0x4606fd11 │ │ │ │ + strmi pc, [r6], -sp, lsl #26 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xfff4f1af │ │ │ │ + @ instruction: 0xfff0f1af │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b4c8 │ │ │ │ - blls 0x140d64 │ │ │ │ + blmi 0x35b490 │ │ │ │ + blls 0x140d2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdblt ip, {r0, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fe35 │ │ │ │ - svclt 0x0000fb3b │ │ │ │ + svclt 0x0000fb37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3df28 │ │ │ │ + bl 0xfec3def0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d8, d7 │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ - @ instruction: 0x4606fcd7 │ │ │ │ + @ instruction: 0x4606fcd3 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffbaf1af │ │ │ │ + @ instruction: 0xffb6f1af │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b53c │ │ │ │ - blls 0x140dd8 │ │ │ │ + blmi 0x35b504 │ │ │ │ + blls 0x140da0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt lr, {r0, r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmialt r2!, {r0, r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fdfb │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000fafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3df9c │ │ │ │ + bl 0xfec3df64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ ldc2l 0, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fddd │ │ │ │ @ instruction: 0x009546b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3dfd4 │ │ │ │ + bl 0xfec3df9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72c0ff8 │ │ │ │ - @ instruction: 0xf015fa5f │ │ │ │ + @ instruction: 0xf015fa7b │ │ │ │ @ instruction: 0xf000fe4f │ │ │ │ @ instruction: 0xf72cfc4b │ │ │ │ - @ instruction: 0xf02ff8e7 │ │ │ │ + @ instruction: 0xf02ff903 │ │ │ │ vmla.f32 , q9, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - cmnpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf680fab0 │ │ │ │ eorcs r4, lr, #5242880 @ 0x500000 │ │ │ │ - cmnpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmul.i8 q8, q2, q11 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0680095 │ │ │ │ @ instruction: 0x4630f955 │ │ │ │ ldc2 0, cr15, [r4], #-0 │ │ │ │ vqdmulh.s , q8, │ │ │ │ @@ -219791,126 +219777,126 @@ │ │ │ │ mulle r9, r9, r2 │ │ │ │ @ instruction: 0x109de9d3 │ │ │ │ @ instruction: 0xf8c1b321 │ │ │ │ @ instruction: 0xf8d30278 │ │ │ │ andvs r1, r1, r4, ror r2 │ │ │ │ rsbspl pc, r8, #12779520 @ 0xc30000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - @ instruction: 0xf872f72c │ │ │ │ + @ instruction: 0xf88ef72c │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 0, cr15, cr8, cr6, {3} │ │ │ │ @ instruction: 0xf8586020 │ │ │ │ strtmi r0, [r9], -r7 │ │ │ │ ldc2l 0, cr15, [lr, #188] @ 0xbc │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ pop {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72c41f0 │ │ │ │ - @ instruction: 0xf8dfbaa3 │ │ │ │ + @ instruction: 0xf8dfbabf │ │ │ │ mrc 0, 0, r8, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf72c7f70 │ │ │ │ - strb pc, [ip, r7, lsl #17]! @ │ │ │ │ + strb pc, [ip, r3, lsr #17]! @ │ │ │ │ andeq pc, r4, lr, asr #17 │ │ │ │ svclt 0x0000e7db │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfeced740 │ │ │ │ + blx 0xfeced708 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldmdblt r8!, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r4, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ rsccs r4, r0, r4, lsl #12 │ │ │ │ - mcr2 1, 5, pc, cr14, cr12, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr10, cr12, {5} @ │ │ │ │ andcs r6, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldmiblt r8!, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r4, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e134 │ │ │ │ + bl 0xfec3e0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ @ instruction: 0xf504b086 │ │ │ │ stmdbmi sl!, {r9, ip, lr} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1b83302 │ │ │ │ - @ instruction: 0x1e05fb51 │ │ │ │ - blmi 0x8ddfb0 │ │ │ │ - blls 0x240fdc │ │ │ │ + vmlsne.f64 d15, d5, d13 │ │ │ │ + blmi 0x8ddf78 │ │ │ │ + blls 0x240fa4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r4, r7, r9, ror #12 │ │ │ │ - @ instruction: 0xf9f4f1b6 │ │ │ │ + @ instruction: 0xf9f0f1b6 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ movwvs lr, #2525 @ 0x9dd │ │ │ │ stmdals r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip} │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - blx 0x12ceba │ │ │ │ - blx 0xf3bce │ │ │ │ - blx 0x2633be │ │ │ │ - blx 0xfe8eb3c6 │ │ │ │ - blx 0xfea677d6 │ │ │ │ + blx 0x12ce82 │ │ │ │ + blx 0xf3b96 │ │ │ │ + blx 0x263386 │ │ │ │ + blx 0xfe8eb38e │ │ │ │ + blx 0xfea6779e │ │ │ │ ldrmi r6, [r1], #-1285 @ 0xfffffafb │ │ │ │ movwge r4, #29725 @ 0x741d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - blx 0xff8a35d4 │ │ │ │ - bl 0x122d0ac │ │ │ │ + blx 0xff8a359c │ │ │ │ + bl 0x122d074 │ │ │ │ stmib r4, {r0, r8, sl}^ │ │ │ │ strb r6, [r8, sl, lsl #10] │ │ │ │ - @ instruction: 0xf9d8f1c0 │ │ │ │ + @ instruction: 0xf9d4f1c0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe7997e8 │ │ │ │ + blcc 0xfe7997b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3e1f8 │ │ │ │ + bl 0xfec3e1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46070395 │ │ │ │ strpl pc, [r8], #-1447 @ 0xfffffa59 │ │ │ │ @ instruction: 0xf72b6b98 │ │ │ │ - @ instruction: 0x4605f87b │ │ │ │ + @ instruction: 0x4605f897 │ │ │ │ strpl pc, [r8], -r0, lsl #10 │ │ │ │ - @ instruction: 0xf910f72b │ │ │ │ + @ instruction: 0xf92cf72b │ │ │ │ @ instruction: 0xf8d43610 │ │ │ │ @ instruction: 0xf8c532bc │ │ │ │ vhsub.s8 , , q6 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - andcs lr, r0, #10878976 @ 0xa60000 │ │ │ │ + andcs lr, r0, #12713984 @ 0xc20000 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf72c4628 │ │ │ │ - stmiavs r4!, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -219937,15 +219923,15 @@ │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2l 0, cr15, [r8, #464]! @ 0x1d0 │ │ │ │ ldmib r4, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xf17342b2 │ │ │ │ movwle r0, #21248 @ 0x5300 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ - bl 0x1ef7b38 │ │ │ │ + bl 0x1ef7b00 │ │ │ │ andle r0, ip, #201326592 @ 0xc000000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -219968,15 +219954,15 @@ │ │ │ │ svclt 0x00480699 │ │ │ │ stmeq r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale r0, {r1, r3, r5, r7, r9, lr}^ │ │ │ │ ldmdale r1!, {r1, r7, r9, lr} │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xff02512a │ │ │ │ + blx 0xff0250f2 │ │ │ │ @ instruction: 0xd32342bd │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrvc pc, [r0, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -219992,29 +219978,29 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f41c68 │ │ │ │ bfi pc, r1, (invalid: 23:21) @ │ │ │ │ cdpne 6, 7, cr4, cr1, cr10, {2} │ │ │ │ - blx 0xfe42518a │ │ │ │ + blx 0xfe425152 │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfe2a5196 │ │ │ │ + blx 0xfe2a515e │ │ │ │ sbcle r4, r9, #-805306357 @ 0xd000000b │ │ │ │ strbmi lr, [sl], -ip, ror #15 │ │ │ │ @ instruction: 0xf7f44639 │ │ │ │ @ instruction: 0xe7c3fb7f │ │ │ │ @ instruction: 0xf904f070 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d0 │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - rsbcc pc, r0, r7, asr #12 │ │ │ │ + eorcc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff6a3868 │ │ │ │ + blx 0xff7a3830 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r8], -fp, asr #23 │ │ │ │ @ instruction: 0xf8f4f070 │ │ │ │ vabd.s8 q15, q15, q0 │ │ │ │ vmlal.s , d0, d0[3] │ │ │ │ ldmdahi r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r7, r0, lsl #20 │ │ │ │ @@ -220022,244 +220008,244 @@ │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b26604 │ │ │ │ - @ instruction: 0xf066fa3f │ │ │ │ - blls 0x226330 │ │ │ │ - bls 0x178a3c │ │ │ │ + @ instruction: 0xf066fa3b │ │ │ │ + blls 0x2262f8 │ │ │ │ + bls 0x178a04 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - andcc pc, r4, r7, asr #12 │ │ │ │ + sbccs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf070 │ │ │ │ ldr r6, [r7, fp, lsr #16] │ │ │ │ @ instruction: 0xf6474622 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf070002e │ │ │ │ stmdavs fp!, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c0e78e │ │ │ │ - svclt 0x0000f897 │ │ │ │ + svclt 0x0000f893 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b77800 │ │ │ │ - adcmi pc, r0, #15794176 @ 0xf10000 │ │ │ │ + adcmi pc, r0, #15532032 @ 0xed0000 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r7, {r1, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe9f82d0 │ │ │ │ - bl 0x12e82c0 │ │ │ │ + bl 0xfe9f8298 │ │ │ │ + bl 0x12e8288 │ │ │ │ strb r7, [r1, r0, ror #17]! │ │ │ │ - stc2 1, cr15, [sl], {130} @ 0x82 │ │ │ │ - blcs 0x2012d8 │ │ │ │ + stc2 1, cr15, [lr], {130} @ 0x82 │ │ │ │ + blcs 0x2012a0 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1ae4628 │ │ │ │ - ldrb lr, [sl, sl, lsl #28] │ │ │ │ + ldrb lr, [sl, lr, lsl #28] │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - stclt 1, cr15, [r8], {188} @ 0xbc │ │ │ │ + stclt 1, cr15, [r4], {188} @ 0xbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e4fc │ │ │ │ + bl 0xfec3e4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - blx 0xfe323a0e │ │ │ │ + blx 0xfe2239d6 │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf1bc4615 │ │ │ │ - blls 0x5253ec │ │ │ │ + blls 0x5253a4 │ │ │ │ @ instruction: 0xf0034680 │ │ │ │ - blcs 0x12801c │ │ │ │ + blcs 0x127fe4 │ │ │ │ vhadd.s8 , q2, q10 │ │ │ │ @ instruction: 0xf2c06994 │ │ │ │ @ instruction: 0x1e620995 │ │ │ │ - bl 0x177e40 │ │ │ │ + bl 0x177e08 │ │ │ │ @ instruction: 0xf8d90a08 │ │ │ │ strtmi r3, [r3], #-0 │ │ │ │ rsble r9, r8, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x1234bc │ │ │ │ + bleq 0x123484 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7f35480 │ │ │ │ adcmi pc, r6, #117760 @ 0x1cc00 │ │ │ │ - bleq 0x121cbc │ │ │ │ + bleq 0x121c84 │ │ │ │ strmi sp, [sl, #2294]! @ 0x8f6 │ │ │ │ ldrbmi sp, [r0], -r8, lsl #18 │ │ │ │ - bpl 0xfe124a44 │ │ │ │ - blx 0x1b2536e │ │ │ │ - b 0x13b88f8 │ │ │ │ + bpl 0xfe124a0c │ │ │ │ + blx 0x1b25336 │ │ │ │ + b 0x13b88c0 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x12db500 │ │ │ │ + b 0x12db4c8 │ │ │ │ vsubl.u8 q8, d11, d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ vsubw.u8 q8, q1, d3 │ │ │ │ @ instruction: 0xf0020780 │ │ │ │ tstmi ip, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x07a24317 │ │ │ │ - blls 0x51c86c │ │ │ │ + blls 0x51c834 │ │ │ │ @ instruction: 0xf8d91c6a │ │ │ │ - blne 0xfe56b3d4 │ │ │ │ + blne 0xfe56b39c │ │ │ │ @ instruction: 0x069b4431 │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, ip, lr, pc}^ │ │ │ │ movwcs r5, #5650 @ 0x1612 │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff3ef7ff │ │ │ │ adcsmi fp, ip, #32, 6 @ 0x80000000 │ │ │ │ stmdals r5, {r2, ip, lr, pc} │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - blx 0x1423aee │ │ │ │ + blx 0x1323ab6 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x46088ff0 │ │ │ │ @ instruction: 0xf1ae2100 │ │ │ │ - strb lr, [r8, lr, ror #26]! │ │ │ │ + @ instruction: 0xe7e8ed72 │ │ │ │ streq pc, [r2], #-68 @ 0xffffffbc │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1bc4622 │ │ │ │ - @ instruction: 0xe7cefb35 │ │ │ │ + @ instruction: 0xe7cefb31 │ │ │ │ ldrle r0, [r8, #1977] @ 0x7b9 │ │ │ │ - blx 0xff623a3e │ │ │ │ + blx 0xff723a06 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strmi r8, [sl, #4080]! @ 0xff0 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle lr, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x562adc │ │ │ │ + blvc 0x562aa4 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46419b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1bc0320 │ │ │ │ - addmi pc, r7, #872448 @ 0xd5000 │ │ │ │ + addmi pc, r7, #856064 @ 0xd1000 │ │ │ │ svclt 0x00084603 │ │ │ │ addsle r4, ip, r7, lsr #12 │ │ │ │ sbcsle r3, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ @ instruction: 0xf182ff27 │ │ │ │ - tstpcs r1, #164864 @ p-variant is OBSOLETE @ 0x28400 │ │ │ │ + tstpcs r1, #168960 @ p-variant is OBSOLETE @ 0x29400 │ │ │ │ strb r6, [fp, r3] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe74c4 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe748c @ │ │ │ │ ldrtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff6af1bb │ │ │ │ + @ instruction: 0xff66f1bb │ │ │ │ vhsub.u32 q10, , │ │ │ │ - b 0x1a8500 │ │ │ │ + b 0x1a84c8 │ │ │ │ stccc 8, cr0, [r1], {7} │ │ │ │ - beq 0x2220dc │ │ │ │ - beq 0x1e1d08 │ │ │ │ + beq 0x2220a4 │ │ │ │ + beq 0x1e1cd0 │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #35753 @ 0x8ba9 │ │ │ │ stmdale r7!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r6], -r7, asr #10 │ │ │ │ strbmi fp, [r5], -r4, lsl #31 │ │ │ │ - beq 0x123634 │ │ │ │ + beq 0x1235fc │ │ │ │ strtmi sp, [r8], -ip, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xfeea54d0 │ │ │ │ - b 0x1377fc4 │ │ │ │ + blx 0xfeea5498 │ │ │ │ + b 0x1377f8c │ │ │ │ ldmle r6!, {r9, fp}^ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrtmi sp, [r0], #0 │ │ │ │ andle r4, ip, #76, 10 @ 0x13000000 │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfeaa54f0 │ │ │ │ - b 0x1238bac │ │ │ │ + blx 0xfeaa54b8 │ │ │ │ + b 0x1238b74 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb53964 │ │ │ │ + bl 0xfeb5392c │ │ │ │ strbmi r0, [r8, #2310] @ 0x906 │ │ │ │ @ instruction: 0xf109d82f │ │ │ │ ands r0, r8, r1, lsl #20 │ │ │ │ ldmdble r1, {r0, r1, r2, r6, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1606] @ 0xfffff9ba │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7f35680 │ │ │ │ adcsmi pc, r7, #593920 @ 0x91000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strbmi sp, [ip, #-2294] @ 0xfffff70a │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfe2a5530 │ │ │ │ - b 0x1238bec │ │ │ │ + blx 0xfe2a54f8 │ │ │ │ + b 0x1238bb4 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ vmul.i8 d27, d20, d13 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ vqsub.s8 d16, d20, d5 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ - bl 0xfeb683d4 │ │ │ │ + bl 0xfeb6839c │ │ │ │ ldmdavs r2, {r3, r8} │ │ │ │ ldrmi r6, [r8], #2075 @ 0x81b │ │ │ │ strbmi fp, [r0], -r2, lsl #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bc47f0 │ │ │ │ - @ instruction: 0x2000bab7 │ │ │ │ + @ instruction: 0x2000bab3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf1bc0332 │ │ │ │ - bl 0xfef25e94 │ │ │ │ + bl 0xfef25e4c │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -220270,57 +220256,57 @@ │ │ │ │ stmpl fp, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ addpl r1, r8, r8, asr ip │ │ │ │ andcs fp, r0, r3, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1a64802 │ │ │ │ - svclt 0x0000bbf7 │ │ │ │ + svclt 0x0000bbfb │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e824 │ │ │ │ + bl 0xfec3e7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0xfd860 │ │ │ │ - blcc 0x15ea70 │ │ │ │ + blcs 0xfd828 │ │ │ │ + blcc 0x15ea38 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ - stmiblt r0!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 2, cr15, cr8, cr8, {1} │ │ │ │ + stmiblt r4!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr8, {1} │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e884 │ │ │ │ + bl 0xfec3e84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x26b66c │ │ │ │ + bmi 0x26b634 │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1a64803 │ │ │ │ - @ instruction: 0xf729bbb1 │ │ │ │ - svclt 0x0000fa0d │ │ │ │ + @ instruction: 0xf729bbb5 │ │ │ │ + svclt 0x0000fa29 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ - stmdami r1, {r0, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ - stmdblt ip!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdami r1, {r0, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ + ldmdblt r0!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strcs fp, [r0], #-153 @ 0xffffff67 │ │ │ │ ldmdaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -220336,16 +220322,16 @@ │ │ │ │ stmib sp, {r1, r4, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r4, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vorr.i32 d24, #222 @ 0x000000de │ │ │ │ ldmdblt r3, {r0, r1, r3, r8, r9} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf06fd912 │ │ │ │ - blmi 0xfeb27b70 │ │ │ │ - blls 0x6c1788 │ │ │ │ + blmi 0xfeb27b38 │ │ │ │ + blls 0x6c1750 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4608815c │ │ │ │ tstcs r0, r9, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220359,71 +220345,71 @@ │ │ │ │ @ instruction: 0xf1c633ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ tstpeq fp, pc, rrx @ p-variant is OBSOLETE │ │ │ │ mrcne 7, 3, lr, cr2, cr7, {6} │ │ │ │ ldmle r9!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1bbe7f3 │ │ │ │ - svcmi 0x0093fe15 │ │ │ │ + svcmi 0x0093fe11 │ │ │ │ cdp 14, 1, cr1, cr13, cr11, {3} │ │ │ │ ldrtmi r1, [r3], #-3952 @ 0xfffff090 │ │ │ │ movwls r4, #30338 @ 0x7682 │ │ │ │ @ instruction: 0xf1ca3b01 │ │ │ │ ldrbmi r0, [r3], #-1536 @ 0xfffffa00 │ │ │ │ andeq lr, r6, #12288 @ 0x3000 │ │ │ │ @ instruction: 0x4608587b │ │ │ │ eormi r9, lr, r6, lsl #2 │ │ │ │ mrcne 12, 2, r1, cr4, cr9, {2} │ │ │ │ - blcs 0xfb884 │ │ │ │ + blcs 0xfb84c │ │ │ │ sbchi pc, fp, r0 │ │ │ │ ldrmi r1, [sl, #2979] @ 0xba3 │ │ │ │ adcsmi sp, r5, #100, 18 @ 0x190000 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x464f46b3 │ │ │ │ @ instruction: 0xf50b4658 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [sp, #-2393] @ 0xfffff6a7 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ - blls 0x2ddba0 │ │ │ │ + blls 0x2ddb68 │ │ │ │ andle r4, sl, #805306378 @ 0x3000000a │ │ │ │ @ instruction: 0xf10b469b │ │ │ │ @ instruction: 0xf50b0001 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [ip, #-2379] @ 0xfffff6b5 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ @ instruction: 0x960ed8f5 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9714 │ │ │ │ vpmax.s8 d16, d4, d1 │ │ │ │ @ instruction: 0xf2c06b94 │ │ │ │ vmovge.32 r0, d17[0] │ │ │ │ strcs sl, [r0], #-3860 @ 0xfffff0ec │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ - ble 0xbb8d54 │ │ │ │ - blcc 0x225964 │ │ │ │ + ble 0xbb8d1c │ │ │ │ + blcc 0x22592c │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ - blne 0x22596c │ │ │ │ + blne 0x225934 │ │ │ │ vmov.i32 d20, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf938f1bc │ │ │ │ + @ instruction: 0xf934f1bc │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x1a79030 │ │ │ │ + blmi 0x1a78ff8 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19c7b98 │ │ │ │ + bmi 0x19c7b60 │ │ │ │ stmdals r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfb88c │ │ │ │ + blcs 0xfb854 │ │ │ │ svcge 0x006bf47f │ │ │ │ tstls r6, r0, ror #16 │ │ │ │ - @ instruction: 0xf8a4f1a7 │ │ │ │ + @ instruction: 0xf8a8f1a7 │ │ │ │ strb r9, [r4, -r6, lsl #18]! │ │ │ │ svclt 0x003c42a6 │ │ │ │ - beq 0x163994 │ │ │ │ + beq 0x16395c │ │ │ │ teqle r2, #0, 2 │ │ │ │ andeq pc, r7, #9 │ │ │ │ @ instruction: 0xf0429907 │ │ │ │ strtmi r0, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf832f7f4 │ │ │ │ ldrb r2, [ip, r0, lsl #2] │ │ │ │ smmlar r2, r1, r6, r4 │ │ │ │ @@ -220432,26 +220418,26 @@ │ │ │ │ @ instruction: 0x462646b1 │ │ │ │ andls r4, r8, #92, 12 @ 0x5c00000 │ │ │ │ @ instruction: 0xf5074638 │ │ │ │ @ instruction: 0xf7f35780 │ │ │ │ adcsmi pc, sp, #15794176 @ 0xf10000 │ │ │ │ streq lr, [r0], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x465bd8f6 │ │ │ │ - bls 0x2f9328 │ │ │ │ + bls 0x2f92f0 │ │ │ │ ldrbmi r4, [fp, #-1588] @ 0xfffff9cc │ │ │ │ ldrmi r4, [r9], lr, asr #12 │ │ │ │ - blls 0x2db908 │ │ │ │ + blls 0x2db8d0 │ │ │ │ ldrbmi r9, [r6], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf8cd42a3 │ │ │ │ @ instruction: 0xf8cdb050 │ │ │ │ cmnle r6, #68 @ 0x44 │ │ │ │ ldmible r6, {r2, r4, r5, r7, r9, lr} │ │ │ │ - beq 0x1a39fc │ │ │ │ - blge 0x6efcc8 │ │ │ │ - bl 0x1ae710 │ │ │ │ + beq 0x1a39c4 │ │ │ │ + blge 0x6efc90 │ │ │ │ + bl 0x1ae6d8 │ │ │ │ @ instruction: 0xf8410181 │ │ │ │ @ instruction: 0xf8416c28 │ │ │ │ @ instruction: 0xf8412c1c │ │ │ │ usada8 sl, r0, ip, r9 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0x2100d2b8 │ │ │ │ strbmi r9, [fp], r7, lsl #30 │ │ │ │ @@ -220467,22 +220453,22 @@ │ │ │ │ strbmi r6, [sp], -r8, lsl #2 │ │ │ │ @ instruction: 0x4699463a │ │ │ │ suble r4, sl, fp, asr r5 │ │ │ │ addeq lr, r1, sp, lsl #22 │ │ │ │ streq lr, [sl], #-2980 @ 0xfffff45c │ │ │ │ adcsmi r1, r4, #25088 @ 0x6200 │ │ │ │ subge pc, r4, r0, asr #17 │ │ │ │ - beq 0x163d2c │ │ │ │ + beq 0x163cf4 │ │ │ │ subslt pc, r0, r0, asr #17 │ │ │ │ @ instruction: 0xf67f6382 │ │ │ │ stcne 15, cr10, [fp], {94} @ 0x5e │ │ │ │ @ instruction: 0x469a4651 │ │ │ │ stmdami r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a69208 │ │ │ │ - bls 0x3262c0 │ │ │ │ + bls 0x326298 │ │ │ │ vabd.s8 d30, d14, d30 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf24eaeda │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -220490,19 +220476,19 @@ │ │ │ │ @ instruction: 0xf24eaed2 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi fp, [r1], -r3, ror #6 │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf1b1440c │ │ │ │ - @ instruction: 0xf066fe95 │ │ │ │ - blls 0x425bdc │ │ │ │ - bls 0x379190 │ │ │ │ + @ instruction: 0xf066fe91 │ │ │ │ + blls 0x425ba4 │ │ │ │ + bls 0x379158 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - adccc pc, ip, r7, asr #12 │ │ │ │ + rsbscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strvs lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldc2l 0, cr15, [lr, #-444] @ 0xfffffe44 │ │ │ │ @ instruction: 0x2101e6b1 │ │ │ │ adcsmi lr, r4, #40370176 @ 0x2680000 │ │ │ │ @ instruction: 0xf101bf88 │ │ │ │ @@ -220510,178 +220496,178 @@ │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ smlald sl, pc, r8, pc @ │ │ │ │ str r4, [r2, -pc, asr #12] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ @ instruction: 0xf6479202 │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ strtmi r0, [sl], -lr, lsr #32 │ │ │ │ movwne lr, #2509 @ 0x9cd │ │ │ │ stc2l 0, cr15, [r0, #-444] @ 0xfffffe44 │ │ │ │ @ instruction: 0xf1bfe693 │ │ │ │ - @ instruction: 0xf728fcd5 │ │ │ │ - svclt 0x0000fc5f │ │ │ │ + @ instruction: 0xf728fcd1 │ │ │ │ + svclt 0x0000fc7b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1a2eac │ │ │ │ + blhi 0x1a2e74 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - stc2l 1, cr15, [sl], {187} @ 0xbb │ │ │ │ + stc2l 1, cr15, [r6], {187} @ 0xbb │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ bicvs pc, r0, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bvs 0x7f8340 │ │ │ │ + bvs 0x7f8308 │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf1053e01 │ │ │ │ strmi r3, [r6], #-2559 @ 0xfffff601 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ - bl 0x201aa0 │ │ │ │ - b 0x1a8664 │ │ │ │ + bl 0x201a68 │ │ │ │ + b 0x1a862c │ │ │ │ eorsmi r0, r7, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ stcls 1, cr13, [r4], {125} @ 0x7d │ │ │ │ ldrvs pc, [r4], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ strmi r4, [r8], fp, lsl #13 │ │ │ │ - blhi 0x15230d8 │ │ │ │ + blhi 0x15230a0 │ │ │ │ vst1.8 {d20-d22}, [pc]! │ │ │ │ @ instruction: 0xf6cf4270 │ │ │ │ vqsub.s8 , q10, │ │ │ │ vrsra.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf8cd0395 │ │ │ │ stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ stc 2, cr3, [sp, #24] │ │ │ │ @ instruction: 0xf04f8b02 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ strtmi r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - @ instruction: 0xffcef1bb │ │ │ │ + @ instruction: 0xffcaf1bb │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ @ instruction: 0xd01d3fff │ │ │ │ strmi r6, [r0, #2099] @ 0x833 │ │ │ │ movweq lr, #15264 @ 0x3ba0 │ │ │ │ tsteq r3, r9, lsl #20 │ │ │ │ stmdbcs r0, {r0, r2, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fd068 │ │ │ │ - bls 0x22a6b0 │ │ │ │ + bls 0x22a678 │ │ │ │ ldrtmi r4, [r9], -fp, asr #8 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - @ instruction: 0xf824f1bc │ │ │ │ - blls 0x214790 │ │ │ │ + @ instruction: 0xf820f1bc │ │ │ │ + blls 0x214758 │ │ │ │ svclt 0x008c42a3 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ ldmdblt r9, {r0, r8} │ │ │ │ @ instruction: 0xe7d246d0 │ │ │ │ - @ instruction: 0xf818f1bc │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7ad8 @ │ │ │ │ + @ instruction: 0xf814f1bc │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7aa0 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1a2dd4 │ │ │ │ + blhi 0x1a2d9c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10b8ff0 │ │ │ │ stmdbcs r0, {r0, r8, r9, fp} │ │ │ │ @ instruction: 0xf1bbd040 │ │ │ │ andsle r0, r8, r1, lsl #30 │ │ │ │ @ instruction: 0xf1bb4639 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ - @ instruction: 0xfffcf1bb │ │ │ │ + @ instruction: 0xfff8f1bb │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ ldmdavs fp, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1, #-3996] @ 0xfffff064 │ │ │ │ strpl pc, [r0], #1103 @ 0x44f │ │ │ │ - bls 0x2de274 │ │ │ │ + bls 0x2de23c │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ ldrbmi r2, [r0], r1, lsl #10 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - bls 0x2619b8 │ │ │ │ - b 0x17941c │ │ │ │ + bls 0x261980 │ │ │ │ + b 0x1793e4 │ │ │ │ @ instruction: 0xf1bb0403 │ │ │ │ - ldr pc, [sp, r3, ror #31]! │ │ │ │ + sbfx pc, pc, #31, #30 │ │ │ │ eorsmi r4, ip, r7, asr #4 │ │ │ │ strtmi lr, [fp], -lr, ror #14 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #16 │ │ │ │ @ instruction: 0xf80af7f3 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ vrhadd.s8 , q10, q0 │ │ │ │ vrsra.s64 d22, d28, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r9, r3, #4, 22 @ 0x1000 │ │ │ │ stmdbls r4, {r1, r2, r4, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andlt r3, r9, r1, lsl #18 │ │ │ │ - blhi 0x1a2e68 │ │ │ │ + blhi 0x1a2e30 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00f4f7f2 │ │ │ │ vmin.s8 d20, d5, d12 │ │ │ │ vqdmlal.s q11, d16, d0[0] │ │ │ │ stmdbls r4, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x179c220 │ │ │ │ + bvs 0x179c1e8 │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, pc, #1032192 @ 0xfc000 │ │ │ │ svclt 0x0000e79e │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ - blmi 0xfecb9430 │ │ │ │ + blmi 0xfecb93f8 │ │ │ │ @ instruction: 0x4617b0b3 │ │ │ │ teqls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bls 0x10b93e4 │ │ │ │ + bls 0x10b93ac │ │ │ │ @ instruction: 0xf8dd460c │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, pc} │ │ │ │ - blcs 0x10c404 │ │ │ │ + blcs 0x10c3cc │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ stmdale r9!, {r0, r1, r2, r3, r8, r9, sl, fp, sp}^ │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7bec @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7bb4 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 q12, q6, #56 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andsls r9, r0, #939524096 @ 0x38000000 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ tstpne r0, #22 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0004930f │ │ │ │ - blvs 0xfe924520 │ │ │ │ - bleq 0xfe664714 │ │ │ │ + blvs 0xfe9244e8 │ │ │ │ + bleq 0xfe6646dc │ │ │ │ vmov.i32 d29, #212 @ 0x000000d4 │ │ │ │ - blcs 0xe8848 │ │ │ │ + blcs 0xe8810 │ │ │ │ vrhadd.s8 , q2, q7 │ │ │ │ vqdmlsl.s q11, d16, d16 │ │ │ │ @ instruction: 0xf8db0b95 │ │ │ │ - bcs 0xefc2c │ │ │ │ + bcs 0xefbf4 │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r5, #167772160 @ 0xa000000 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ eorsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcs pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c51 │ │ │ │ - bcs 0xebc78 │ │ │ │ + bcs 0xebc40 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ - blx 0xfe9a434a │ │ │ │ + blx 0xfe8a4312 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - blcs 0x10bc90 │ │ │ │ + blcs 0x10bc58 │ │ │ │ rscseq sp, r0, #67 @ 0x43 │ │ │ │ rschi pc, r0, r0, lsl #2 │ │ │ │ svclt 0x004806f1 │ │ │ │ @ instruction: 0xf14046b3 │ │ │ │ @ instruction: 0xf007822e │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @@ -220692,21 +220678,21 @@ │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vrshr.s64 d8, d30, #64 │ │ │ │ @ instruction: 0xf00b80f3 │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x101d0c │ │ │ │ + blcs 0x101cd4 │ │ │ │ adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ cmp r6, ip, lsr r0 │ │ │ │ - @ instruction: 0xff8ef181 │ │ │ │ + @ instruction: 0xff92f181 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7cc8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7c90 @ │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -220720,278 +220706,278 @@ │ │ │ │ movwls r4, #49939 @ 0xc313 │ │ │ │ @ instruction: 0xf5b39b0b │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vsubl.s8 q4, d0, d10 │ │ │ │ @ instruction: 0xf006814b │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x10e55c │ │ │ │ + bcs 0x10e524 │ │ │ │ orrshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04681a8 │ │ │ │ svcls 0x000f0320 │ │ │ │ @ instruction: 0x960f9611 │ │ │ │ @ instruction: 0xf504990b │ │ │ │ - ldc 2, cr5, [pc, #512] @ 0xe7f3c │ │ │ │ + ldc 2, cr5, [pc, #512] @ 0xe7f04 │ │ │ │ ldrtmi r7, [r8], -ip, asr #22 │ │ │ │ @ instruction: 0xf04f1a57 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ stc 2, cr9, [sp] │ │ │ │ - bls 0x406958 │ │ │ │ - mcr2 1, 3, pc, cr12, cr11, {5} @ │ │ │ │ + bls 0x406920 │ │ │ │ + mcr2 1, 3, pc, cr8, cr11, {5} @ │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ rschi pc, r6, #0 │ │ │ │ - bleq 0x3e4c60 │ │ │ │ + bleq 0x3e4c28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0c042bc │ │ │ │ - blls 0x5487dc │ │ │ │ + blls 0x5487a4 │ │ │ │ @ instruction: 0xf140069a │ │ │ │ vqsub.s8 q12, q2, q11 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ - bls 0x468bd4 │ │ │ │ + bls 0x468b9c │ │ │ │ ldmdavs fp, {r0, r5, r6, r9, sl, fp, ip} │ │ │ │ - blls 0x4ee93c │ │ │ │ + blls 0x4ee904 │ │ │ │ tstmi r3, #687865856 @ 0x29000000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ stmdals lr, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ subsmi r1, r2, #1328 @ 0x530 │ │ │ │ - bne 0x7b8dcc │ │ │ │ - blcc 0x137df0 │ │ │ │ + bne 0x7b8d94 │ │ │ │ + blcc 0x137db8 │ │ │ │ mcrne 0, 3, lr, cr1, cr6, {7} │ │ │ │ @ instruction: 0xf67f4291 │ │ │ │ @ instruction: 0xf181af43 │ │ │ │ - movwcs pc, #53013 @ 0xcf15 @ │ │ │ │ + movwcs pc, #53017 @ 0xcf19 @ │ │ │ │ str r6, [r5, r3] │ │ │ │ movtcc pc, #57934 @ 0xe24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x109e30 │ │ │ │ + blcs 0x109df8 │ │ │ │ svcge 0x000cf43f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0004f57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blcs 0x105e54 │ │ │ │ + blcs 0x105e1c │ │ │ │ nophi {0} │ │ │ │ ldmdage r4, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrrc2 1, 11, pc, r8, cr1 @ │ │ │ │ + mrrc2 1, 11, pc, r4, cr1 @ │ │ │ │ cdp2 0, 5, cr15, cr8, cr5, {3} │ │ │ │ movwls r9, #39690 @ 0x9b0a │ │ │ │ - blls 0xff960c │ │ │ │ - eormi pc, r0, r7, asr #12 │ │ │ │ + blls 0xff95d4 │ │ │ │ + rsccc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwvs lr, #22989 @ 0x59cd │ │ │ │ - blls 0x68e668 │ │ │ │ + blls 0x68e630 │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf06f5900 │ │ │ │ @ instruction: 0xe6d9fb1b │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7f24421 │ │ │ │ @ instruction: 0xf026fe63 │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r8, r9, fp} │ │ │ │ svcge 0x0019f47f │ │ │ │ - cdp2 1, 12, cr15, cr10, cr1, {4} │ │ │ │ + cdp2 1, 12, cr15, cr14, cr1, {4} │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1483e8 │ │ │ │ + blcc 0x1483b0 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tst r6, r1, lsr pc │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ - ldrbt pc, [r5], fp, asr #31 @ │ │ │ │ + ldrbt pc, [r5], pc, asr #31 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ subsmi r9, fp, #11264 @ 0x2c00 │ │ │ │ stccs 3, cr9, [r0, #-56] @ 0xffffffc8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ vqsub.s8 d18, d4, d0 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ movwls r1, #63723 @ 0xf8eb │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - bls 0x488600 │ │ │ │ + bls 0x4885c8 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - b 0x18ead4 │ │ │ │ + b 0x18ea9c │ │ │ │ stmdals pc, {r3, r8, sl} @ │ │ │ │ strls r1, [r2, #-2889] @ 0xfffff4b7 │ │ │ │ mvnvc lr, #12288 @ 0x3000 │ │ │ │ - blls 0x100cac8 │ │ │ │ + blls 0x100ca90 │ │ │ │ ldrbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1bb9a0c │ │ │ │ - mcrrne 13, 11, pc, r3, cr3 @ │ │ │ │ + mcrrne 13, 10, pc, r3, cr15 @ │ │ │ │ eorhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d4, d13 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ movwls r0, #4757 @ 0x1295 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ cdpne 4, 6, cr4, cr3, cr8, {1} │ │ │ │ - bne 0xfe181f30 │ │ │ │ + bne 0xfe181ef8 │ │ │ │ @ instruction: 0x46104413 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ strmi pc, [r4], -pc, lsl #18 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148340 │ │ │ │ + blcc 0x148308 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ stclne 1, cr11, [r2], #-940 @ 0xfffffc54 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0xff013a7c │ │ │ │ + blmi 0xff013a44 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andpl pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr12, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7534100 │ │ │ │ - @ instruction: 0x4628fe91 │ │ │ │ + strtmi pc, [r8], -sp, lsr #29 │ │ │ │ @ instruction: 0xf93cf7f0 │ │ │ │ ldmmi r2!, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r6, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 1, cr15, [sl, #-664]! @ 0xfffffd68 │ │ │ │ ssatmi lr, #20, sp, asr #15 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - strtmi r6, [pc], #-2071 @ 0xe7f58 │ │ │ │ + strtmi r6, [pc], #-2071 @ 0xe7f20 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf01b8090 │ │ │ │ @ instruction: 0xf0001f10 │ │ │ │ @ instruction: 0xf8cd80af │ │ │ │ - blls 0x39405c │ │ │ │ + blls 0x394024 │ │ │ │ ldmdbls ip!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r9, [fp], -r3, lsl #6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - adcsmi pc, r8, #5440 @ 0x1540 │ │ │ │ + adcsmi pc, r8, #5184 @ 0x1440 │ │ │ │ svclt 0x00024603 │ │ │ │ mvnscc pc, #4, 2 │ │ │ │ @ instruction: 0x4619195b │ │ │ │ rsbhi pc, lr, #64 @ 0x40 │ │ │ │ strtmi r9, [r8], -sp, lsl #20 │ │ │ │ - bls 0x4cc7a0 │ │ │ │ + bls 0x4cc768 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8b6f7ff │ │ │ │ str r4, [r5, r4, lsl #12]! │ │ │ │ ldrtmi r9, [r3], fp, lsl #22 │ │ │ │ movwls r4, #57947 @ 0xe25b │ │ │ │ ldrmi r9, [sl], -pc, lsl #22 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - blcs 0x113d64 │ │ │ │ + blcs 0x113d2c │ │ │ │ svcge 0x0071f43f │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ streq pc, [r0, #-27]! @ 0xffffffe5 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ vmulne.f64 d25, d2, d11 │ │ │ │ - blcc 0x14e414 │ │ │ │ + blcc 0x14e3dc │ │ │ │ ldrmi r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf04f461d │ │ │ │ tstls r1, #32, 4 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ orrhi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf1c29a11 │ │ │ │ strtmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ - blls 0x4ccc30 │ │ │ │ + blls 0x4ccbf8 │ │ │ │ strtmi r1, [r3], #-2900 @ 0xfffff4ac │ │ │ │ - blls 0x5b987c │ │ │ │ + blls 0x5b9844 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5887ec │ │ │ │ + blls 0x5887b4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x388718 │ │ │ │ + blls 0x3886e0 │ │ │ │ stmdaeq r5, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ tstpeq r0, r3, ror #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x70ec70 │ │ │ │ + bl 0x70ec38 │ │ │ │ movwls r0, #8963 @ 0x2303 │ │ │ │ @ instruction: 0xf1419b3c │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ tstls r3, fp, asr r6 │ │ │ │ @ instruction: 0xf1bb990b │ │ │ │ - @ instruction: 0x4607fcf5 │ │ │ │ + @ instruction: 0x4607fcf1 │ │ │ │ @ instruction: 0xf0004284 │ │ │ │ @ instruction: 0xf85a80d1 │ │ │ │ ldclne 0, cr4, [r8], #-36 @ 0xffffffdc │ │ │ │ stmdbls fp, {r0, r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xf181f945 │ │ │ │ - tstpcs r1, #12224 @ p-variant is OBSOLETE @ 0x2fc0 │ │ │ │ + tstpcs r1, #12480 @ p-variant is OBSOLETE @ 0x30c0 │ │ │ │ stccs 0, cr6, [r0], {3} │ │ │ │ stccc 13, cr13, [r1], {91} @ 0x5b │ │ │ │ andmi pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ stmdami r6!, {r0, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - stc2 1, cr15, [lr], {166} @ 0xa6 │ │ │ │ + ldc2 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ ldrtmi lr, [r3], r4, lsr #12 │ │ │ │ rsbscs r4, r0, #49283072 @ 0x2f00000 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ - svc 0x0036f1ad │ │ │ │ + svc 0x003af1ad │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, fp, ip, pc} │ │ │ │ - blx 0x1124770 │ │ │ │ + blx 0x1024738 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ ldmib sp, {r0, r3, r6, r8, pc}^ │ │ │ │ @ instruction: 0xf00b321e │ │ │ │ stmdals sl, {r4, r8, ip} │ │ │ │ @ instruction: 0x41904598 │ │ │ │ - bl 0x61ea14 │ │ │ │ + bl 0x61e9dc │ │ │ │ andls r0, pc, r8 │ │ │ │ @ instruction: 0xf140980a │ │ │ │ stmdals pc, {sl, fp} @ │ │ │ │ - bl 0x1d78ac4 │ │ │ │ + bl 0x1d78a8c │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ svcge 0x0051f47f │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ - blls 0x3e1994 │ │ │ │ + blls 0x3e195c │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - bleq 0x1247e8 │ │ │ │ + bleq 0x1247b0 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andeq lr, r5, fp, lsl #20 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ - b 0x3bceec │ │ │ │ + b 0x3bceb4 │ │ │ │ ldrmi r0, [sl], -r8, lsl #22 │ │ │ │ smlatbeq fp, r1, fp, lr │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ svclt 0x001e1c42 │ │ │ │ - bleq 0x3e2fa0 │ │ │ │ + bleq 0x3e2f68 │ │ │ │ streq lr, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ - bleq 0x524220 │ │ │ │ + bleq 0x5241e8 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - stc2l 1, cr15, [r6, #-516]! @ 0xfffffdfc │ │ │ │ + stc2l 1, cr15, [sl, #-516]! @ 0xfffffdfc │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, ip, lsl #4 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xf728ae9c │ │ │ │ - stmdals pc, {r0, r1, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdals pc, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ cmnle r3, r8, lsr #6 │ │ │ │ strtmi r9, [r1], -sl, lsl #22 │ │ │ │ - blls 0x100cd3c │ │ │ │ + blls 0x100cd04 │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - @ instruction: 0x4602fc77 │ │ │ │ + @ instruction: 0x4602fc73 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqadd.s8 q12, q10, │ │ │ │ vqshl.s64 d22, d4, #0 │ │ │ │ ssatmi r0, #20, r5, lsl #15 │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs fp!, {r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x1e631ad2 │ │ │ │ @@ -221000,81 +220986,81 @@ │ │ │ │ tstls r1, #60 @ 0x3c │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf04f8172 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ movwls fp, #41028 @ 0xa044 │ │ │ │ - blls 0x3e1d50 │ │ │ │ + blls 0x3e1d18 │ │ │ │ andeq lr, r8, #544768 @ 0x85000 │ │ │ │ - blcc 0x14e5b4 │ │ │ │ - b 0x1381f8 │ │ │ │ + blcc 0x14e57c │ │ │ │ + b 0x1381c0 │ │ │ │ tstmi sl, #-1946157053 @ 0x8c000003 │ │ │ │ addshi pc, r7, r0 │ │ │ │ movweq pc, #61451 @ 0xf00b @ │ │ │ │ svclt 0x00022b02 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf0403c12 │ │ │ │ - bls 0x48878c │ │ │ │ + bls 0x488754 │ │ │ │ stmdbne r3!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x18cdf8 │ │ │ │ + b 0x18cdc0 │ │ │ │ ldrmi r0, [r9], -r5 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - bls 0x3c8690 │ │ │ │ + bls 0x3c8658 │ │ │ │ stmne r2, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bcc 0x14ca10 │ │ │ │ + bcc 0x14c9d8 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #12945 @ 0x3291 │ │ │ │ - bls 0x101e3c4 │ │ │ │ + bls 0x101e38c │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi fp, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwlt lr, #2509 @ 0x9cd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xff88f7fe │ │ │ │ ldrbt r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xe73a461d │ │ │ │ - addeq r7, r2, r8, asr pc │ │ │ │ + umulleq r7, r2, r0, pc @ │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ - blls 0x379ce0 │ │ │ │ + blls 0x379ca8 │ │ │ │ ldrvs pc, [r4, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ - blls 0x100ce2c │ │ │ │ + blls 0x100cdf4 │ │ │ │ movwls r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf8cd465b │ │ │ │ ldmdavs r8!, {r3, pc} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1bb4628 │ │ │ │ - @ instruction: 0x4602fbfb │ │ │ │ + @ instruction: 0x4602fbf7 │ │ │ │ rsbsle r1, r5, r3, asr #24 │ │ │ │ svclt 0x00181a2d │ │ │ │ - b 0x631648 │ │ │ │ + b 0x631610 │ │ │ │ addle r5, r3, fp, lsl r5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ ldrb pc, [r9, #2123]! @ 0x84b @ │ │ │ │ svceq 0x0020f01b │ │ │ │ movwcs sp, #149 @ 0x95 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x3e12e9cd │ │ │ │ - blls 0x3a20f8 │ │ │ │ + blls 0x3a20c0 │ │ │ │ ldmdbls ip!, {r3, r5, r9, sl, lr} │ │ │ │ tstls r0, r3, lsl #6 │ │ │ │ stmdbls lr, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0439a0c │ │ │ │ - bne 0x1928eb8 │ │ │ │ + bne 0x1928e80 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - blx 0xff6a496e │ │ │ │ + blx 0xff5a4936 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf181ad78 │ │ │ │ - strmi pc, [r6], -r9, lsr #25 │ │ │ │ + strmi pc, [r6], -sp, lsr #25 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ @ instruction: 0xf85af827 │ │ │ │ eorsvs r3, r4, r9 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe73cadda │ │ │ │ stmdbne r8!, {r0, r3, r4, r5, r8, r9, fp, ip} │ │ │ │ @@ -221083,183 +221069,183 @@ │ │ │ │ tstls r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ @ instruction: 0xf5a79912 │ │ │ │ strmi r5, [sp], #-896 @ 0xfffffc80 │ │ │ │ streq lr, [fp, -r3, lsl #22] │ │ │ │ movwcs lr, #1360 @ 0x550 │ │ │ │ tstcc r2, #3358720 @ 0x334000 │ │ │ │ - blls 0x102208c │ │ │ │ + blls 0x1022054 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi fp, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf82ef7ff │ │ │ │ - blls 0x3d4f60 │ │ │ │ + blls 0x3d4f28 │ │ │ │ stmdbls lr, {r4, r9, fp, ip, pc} │ │ │ │ ldrmi r3, [r3], #-2817 @ 0xfffff4ff │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #17408 @ 0x4400 │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {5} @ │ │ │ │ - blls 0x3e20dc │ │ │ │ - bne 0xffa0ebf0 │ │ │ │ + blls 0x3e20a4 │ │ │ │ + bne 0xffa0ebb8 │ │ │ │ stclne 8, cr9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ andeq lr, r5, #184, 22 @ 0x2e000 │ │ │ │ @ instruction: 0xf160463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4f9b40 │ │ │ │ + bls 0x4f9b08 │ │ │ │ @ instruction: 0xf80af7ff │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ usat sl, #20, r2, lsl #27 │ │ │ │ - bne 0xff1ce374 │ │ │ │ - bl 0x1c0cf74 │ │ │ │ + bne 0xff1ce33c │ │ │ │ + bl 0x1c0cf3c │ │ │ │ tstls r0, #134217728 @ 0x8000000 │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - ldc 0, cr8, [pc, #568] @ 0xe8584 │ │ │ │ + ldc 0, cr8, [pc, #568] @ 0xe854c │ │ │ │ @ instruction: 0xf04f7b70 │ │ │ │ @ instruction: 0x462132ff │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vstr s18, [sp, #48] @ 0x30 │ │ │ │ @ instruction: 0xf1bb7b02 │ │ │ │ - strmi pc, [r3], -r5, ror #22 │ │ │ │ + strmi pc, [r3], -r1, ror #22 │ │ │ │ @ instruction: 0xf04042b8 │ │ │ │ - blls 0x388578 │ │ │ │ + blls 0x388540 │ │ │ │ movwls r9, #14606 @ 0x390e │ │ │ │ - bne 0x194f064 │ │ │ │ + bne 0x194f02c │ │ │ │ @ instruction: 0xf02b9300 │ │ │ │ - bls 0x3ecfbc │ │ │ │ + bls 0x3ecf84 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - blx 0x15a4a76 │ │ │ │ + blx 0x14a4a3e │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ mcrne 0, 3, r8, cr1, cr3, {4} │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ ldrbt r4, [sp], #1065 @ 0x429 │ │ │ │ - blvc 0x1823a18 │ │ │ │ + blvc 0x18239e0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf04b9300 │ │ │ │ stmdbls fp, {r5, r8, r9} │ │ │ │ andeq pc, r2, #66 @ 0x42 │ │ │ │ - blvc 0x1a39e8 │ │ │ │ - blx 0xfa4aa6 │ │ │ │ + blvc 0x1a39b0 │ │ │ │ + blx 0xea4a6e │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - bl 0xfef0efec │ │ │ │ + bl 0xfef0efb4 │ │ │ │ ldmdals ip!, {r0, r2, fp} │ │ │ │ @ instruction: 0xf1634639 │ │ │ │ - blls 0x528bd0 │ │ │ │ + blls 0x528b98 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @ instruction: 0xf1429300 │ │ │ │ movwcs r0, #512 @ 0x200 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7fe9a0b │ │ │ │ stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x41c5cc │ │ │ │ + blls 0x41c594 │ │ │ │ @ instruction: 0xf53f0799 │ │ │ │ stmdbls fp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0x1424aea │ │ │ │ - ldc 6, cr14, [pc, #984] @ 0xe87d8 │ │ │ │ + blx 0x1324ab2 │ │ │ │ + ldc 6, cr14, [pc, #984] @ 0xe87a0 │ │ │ │ @ instruction: 0xf04f7b43 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ movwls r1, #523 @ 0x20b │ │ │ │ ldrbmi r4, [fp], -r0, lsr #12 │ │ │ │ - blvc 0x1a3a48 │ │ │ │ - blx 0x3a4b06 │ │ │ │ + blvc 0x1a3a10 │ │ │ │ + blx 0x2a4ace │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blcs 0x10f06c │ │ │ │ + blcs 0x10f034 │ │ │ │ strbt sp, [r1], ip, asr #3 │ │ │ │ smmla r8, r1, r0, r9 │ │ │ │ @ instruction: 0xf6479a0a │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ andls r0, r7, #46 @ 0x2e │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, fp, ip, pc}^ │ │ │ │ strtmi r6, [sl], -r3, lsl #4 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf06f1300 │ │ │ │ @ instruction: 0xf7fff809 │ │ │ │ @ instruction: 0xf04fbbc7 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ - blls 0x54c888 │ │ │ │ + blls 0x54c850 │ │ │ │ ldrtmi lr, [r3], r8, ror #8 │ │ │ │ @ instruction: 0xf8cde41e │ │ │ │ @ instruction: 0xf8cdb03c │ │ │ │ strbt fp, [r1], #-68 @ 0xffffffbc │ │ │ │ andpl pc, r9, sl, asr r8 @ │ │ │ │ andle r1, r7, r8, asr ip │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xff32f7fe │ │ │ │ - blx 0xfec24a8a │ │ │ │ + blx 0xfed24a52 │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-288] @ 0xfffffee0 │ │ │ │ andpl pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [sl, #3093]! @ 0xc15 │ │ │ │ - blx 0xfe8a4aa6 │ │ │ │ + blx 0xfe9a4a6e │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r6, lsl r2 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe636acd4 │ │ │ │ - @ instruction: 0xff6ef1be │ │ │ │ - blx 0xfe5a4abe │ │ │ │ + @ instruction: 0xff6af1be │ │ │ │ + blx 0xfe6a4a86 │ │ │ │ svcne 0x0080f41b │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ andsle r4, r0, r6, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff0cf7fe │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe620acbe │ │ │ │ ldrtmi r9, [r8], -fp, lsl #18 │ │ │ │ @ instruction: 0xff00f7fe │ │ │ │ cdpne 7, 6, cr14, cr1, cr0, {1} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x2a64ba │ │ │ │ + blx 0x2a6482 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ae4640 │ │ │ │ - @ instruction: 0x4601f913 │ │ │ │ - sbcmi pc, ip, r7, asr #12 │ │ │ │ + strmi pc, [r1], -pc, lsl #18 │ │ │ │ + addsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffacf06e │ │ │ │ svclt 0x0000e7dc │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addlt r4, sl, r0, asr sl │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ - blcs 0xe8d40 │ │ │ │ + blcs 0xe8d08 │ │ │ │ vorr.i32 , #219 @ 0x000000db │ │ │ │ stmiblt fp, {r0, r1, r3, r8, r9} │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe854c @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe8514 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ vrhadd.s8 , q2, q10 │ │ │ │ vsubw.s8 q11, q8, d16 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf04fb9f3 │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ ldmdble pc, {r0, r2, r3, r4, r7, r9, lr} @ │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xe24b7a │ │ │ │ + blx 0xf24b42 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d170 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221278,81 +221264,81 @@ │ │ │ │ @ instruction: 0x4680ff75 │ │ │ │ @ instruction: 0x1e69b950 │ │ │ │ strmi r4, [ip], #-1538 @ 0xfffff9fe │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf97ef7f3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - blcs 0xfeccc │ │ │ │ - blcc 0x15faf4 │ │ │ │ - blcs 0xfccd4 │ │ │ │ + blcs 0xfec94 │ │ │ │ + blcc 0x15fabc │ │ │ │ + blcs 0xfcc9c │ │ │ │ stmdami r3!, {r1, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xf9d2f1a6 │ │ │ │ + @ instruction: 0xf9d6f1a6 │ │ │ │ stmdami r1!, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ + stc2 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vqdmlal.s , d0, d2[2] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d5, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - @ instruction: 0xf83cf1b1 │ │ │ │ - blx 0x10247cc │ │ │ │ + @ instruction: 0xf838f1b1 │ │ │ │ + blx 0x1024794 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6474602 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06e5600 │ │ │ │ ldrb pc, [r6, -r7, lsl #30]! @ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6471300 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d20, d16, d0[7] │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xe76cfefd │ │ │ │ - mrc2 1, 4, pc, cr2, cr14, {5} │ │ │ │ - cdp2 7, 1, cr15, cr12, cr7, {1} │ │ │ │ + mcr2 1, 4, pc, cr14, cr14, {5} @ │ │ │ │ + cdp2 7, 3, cr15, cr8, cr7, {1} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strtvs pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x46176833 │ │ │ │ - bleq 0x1a46f4 │ │ │ │ - blcs 0x11c6d0 │ │ │ │ + bleq 0x1a46bc │ │ │ │ + blcs 0x11c698 │ │ │ │ sbchi pc, ip, r0, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andeq pc, r1, #-1073741775 @ 0xc0000031 │ │ │ │ stmdbls lr, {r1, r3, sl, lr} │ │ │ │ stmdale sl, {r0, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #20 │ │ │ │ mvnslt sp, ip, lsl #2 │ │ │ │ addsmi r1, r9, #1936 @ 0x790 │ │ │ │ mrrcne 8, 0, sp, r9, cr3 │ │ │ │ strmi r1, [r8, #3017] @ 0xbc9 │ │ │ │ @ instruction: 0xf181d905 │ │ │ │ - tstpcs r6, #536576 @ p-variant is OBSOLETE @ 0x83000 │ │ │ │ + tstpcs r6, #552960 @ p-variant is OBSOLETE @ 0x87000 │ │ │ │ and r6, r7, r3 │ │ │ │ cdpne 1, 6, cr11, cr9, cr11, {5} │ │ │ │ andsle r4, r4, #-1342177272 @ 0xb0000008 │ │ │ │ - blx 0x1fa4cec │ │ │ │ + blx 0x20a4cb4 │ │ │ │ andvs r2, r3, lr, lsl #6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -221361,139 +221347,139 @@ │ │ │ │ @ instruction: 0xf1c533ff │ │ │ │ strmi r0, [fp], #-257 @ 0xfffffeff │ │ │ │ stmiale r5!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andge pc, r4, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c59 │ │ │ │ - blcs 0xec750 │ │ │ │ + blcs 0xec718 │ │ │ │ @ instruction: 0xf1bbd046 │ │ │ │ cmple fp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdavs r3!, {r0, r4, r7, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ vhsub.s8 d4, d16, d31 │ │ │ │ vqadd.s8 d24, d20, d19 │ │ │ │ @ instruction: 0xf2c06b94 │ │ │ │ @ instruction: 0x463a0b95 │ │ │ │ strtmi r4, [r3], -r9, lsr #12 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1bd4440 │ │ │ │ - @ instruction: 0x4602f817 │ │ │ │ + @ instruction: 0x4602f813 │ │ │ │ andsle r1, r4, r1, asr #24 │ │ │ │ mrcne 8, 3, r6, cr11, cr1, {1} │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ stmdbcs r0, {r1, r2, r4, r9, fp, ip} │ │ │ │ addshi pc, r8, r0 │ │ │ │ vhsub.s8 d20, d16, d11 │ │ │ │ @ instruction: 0x462380b6 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf1bd4440 │ │ │ │ - @ instruction: 0xf181f803 │ │ │ │ - movwcs pc, #51753 @ 0xca29 @ │ │ │ │ + @ instruction: 0xf1bc4440 │ │ │ │ + @ instruction: 0xf181ffff │ │ │ │ + movwcs pc, #51757 @ 0xca2d @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xf85a36ff │ │ │ │ - blcs 0xf47bc │ │ │ │ + blcs 0xf4784 │ │ │ │ adcshi pc, lr, r0, asr #6 │ │ │ │ @ instruction: 0xf84a3b01 │ │ │ │ - blcs 0xf47c8 │ │ │ │ + blcs 0xf4790 │ │ │ │ @ instruction: 0x4630d055 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andls r4, r2, #5701632 @ 0x570000 │ │ │ │ - blx 0x8a4e5a │ │ │ │ + blx 0x9a4e22 │ │ │ │ @ instruction: 0xf1bb9a02 │ │ │ │ adcsle r0, r3, r0, lsl #30 │ │ │ │ - blvs 0xfe6250e0 │ │ │ │ - bleq 0xfe6652d4 │ │ │ │ + blvs 0xfe6250a8 │ │ │ │ + bleq 0xfe66529c │ │ │ │ stcls 6, cr4, [lr], {35} @ 0x23 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0x0c00eb04 │ │ │ │ @ instruction: 0xf8cd4440 │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ - ldmdavs r3!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa00c │ │ │ │ + ldmdavs r3!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0xf9fd4 │ │ │ │ mcrrne 0, 4, sp, r2, cr14 │ │ │ │ strtmi sp, [r9], -r9, asr #1 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0xf8dbfe55 │ │ │ │ - bne 0xffe74808 │ │ │ │ + bne 0xffe747d0 │ │ │ │ stccc 14, cr1, [r1, #-492] @ 0xfffffe14 │ │ │ │ strbmi r4, [r5], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf7f29302 │ │ │ │ andcs pc, r0, #737280 @ 0xb4000 │ │ │ │ strtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7f34640 │ │ │ │ @ instruction: 0x4629f857 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ - blls 0x1a78d0 │ │ │ │ + blls 0x1a7898 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ ldmibne ip, {r3, r6, r9} │ │ │ │ @ instruction: 0xf7f34621 │ │ │ │ strtmi pc, [r1], -fp, asr #16 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ @ instruction: 0xe7a6fc1d │ │ │ │ addsmi r3, sl, #4096 @ 0x1000 │ │ │ │ sadd8mi fp, r9, r8 │ │ │ │ svcge 0x0030f67f │ │ │ │ ldmdami r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf89ef1a6 │ │ │ │ + @ instruction: 0xf8a2f1a6 │ │ │ │ @ instruction: 0xe7a54630 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r8 │ │ │ │ ldrtmi r5, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf8c2f7ff │ │ │ │ eorsle r1, r7, r3, asr #24 │ │ │ │ - blvs 0xfe625180 │ │ │ │ - bleq 0xfe665374 │ │ │ │ + blvs 0xfe625148 │ │ │ │ + bleq 0xfe66533c │ │ │ │ movweq pc, #8260 @ 0x2044 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ ldrdgt pc, [r0], -fp │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, r8, ip, lsl #22 │ │ │ │ - @ instruction: 0xff80f1bc │ │ │ │ + @ instruction: 0xff7cf1bc │ │ │ │ @ instruction: 0x46066833 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf43f1c73 │ │ │ │ @ instruction: 0xf8dbaf7a │ │ │ │ - bne 0xffe748a0 │ │ │ │ + bne 0xffe74868 │ │ │ │ @ instruction: 0xe7b21e7b │ │ │ │ addsmi r4, r6, #-1610612729 @ 0xa0000007 │ │ │ │ strb sp, [r6, -pc, lsr #19]! │ │ │ │ tsteq r8, r7, lsl #22 │ │ │ │ movweq lr, #23304 @ 0x5b08 │ │ │ │ @ instruction: 0x91034299 │ │ │ │ svcge 0x0045f67f │ │ │ │ @ instruction: 0x46184693 │ │ │ │ @ instruction: 0xf7f29302 │ │ │ │ - blls 0x1a6c1c │ │ │ │ - b 0x13cf0d8 │ │ │ │ + blls 0x1a6be4 │ │ │ │ + b 0x13cf0a0 │ │ │ │ movwcc r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0035f43f │ │ │ │ - @ instruction: 0xf97ef181 │ │ │ │ + @ instruction: 0xf982f181 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ tstcc r1, r3, asr r7 │ │ │ │ adcsmi r1, r1, #205824 @ 0x32400 │ │ │ │ svcge 0x0045f4ff │ │ │ │ addle r4, sl, #-268435446 @ 0xf000000a │ │ │ │ - bl 0x2af89c │ │ │ │ + bl 0x2af864 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8dbfdd5 │ │ │ │ - bls 0x180908 │ │ │ │ - blne 0xfe68f518 │ │ │ │ + bls 0x1808d0 │ │ │ │ + blne 0xfe68f4e0 │ │ │ │ @ instruction: 0x4629e77d │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ ldr pc, [sp, fp, asr #27]! │ │ │ │ - stc2l 7, cr15, [r6], {39} @ 0x27 │ │ │ │ + stc2l 7, cr15, [r2], #156 @ 0x9c │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @@ -221532,31 +221518,31 @@ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ @ instruction: 0x4605fb1f │ │ │ │ vrhadd.s8 , q10, q12 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ andcs r0, r4, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1ba4430 │ │ │ │ - @ instruction: 0xf013ffbf │ │ │ │ + @ instruction: 0xf013ffbb │ │ │ │ strmi pc, [r5], -r7, asr #29 │ │ │ │ @ instruction: 0x1e71b978 │ │ │ │ strtmi r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xff00f7f2 │ │ │ │ bicslt lr, sp, #9 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - blx 0x1269c6 │ │ │ │ + blx 0x12698e │ │ │ │ @ instruction: 0xf857bb20 │ │ │ │ - blcs 0xf4a24 │ │ │ │ - blcc 0x15fef8 │ │ │ │ + blcs 0xf49ec │ │ │ │ + blcc 0x15fec0 │ │ │ │ andcc pc, r8, r7, asr #16 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ @ instruction: 0xf1a5481d │ │ │ │ - @ instruction: 0x4628ffbf │ │ │ │ + strtmi pc, [r8], -r3, asr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ tstlt sp, #248, 6 @ 0xe0000003 │ │ │ │ svclt 0x00c82b00 │ │ │ │ andpl pc, r8, r7, asr #16 │ │ │ │ @@ -221565,65 +221551,65 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xff7cf1ba │ │ │ │ + @ instruction: 0xff78f1ba │ │ │ │ mcr2 0, 4, pc, cr4, cr3, {0} @ │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf1a54808 │ │ │ │ - ldr pc, [pc, fp, asr #19]! │ │ │ │ + ldr pc, [pc, pc, asr #19]! │ │ │ │ @ instruction: 0xf1a54806 │ │ │ │ - ldr pc, [lr, r7, asr #19] │ │ │ │ + ldr pc, [lr, fp, asr #19] │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ - @ instruction: 0xf857f9c3 │ │ │ │ + @ instruction: 0xf857f9c7 │ │ │ │ strb r3, [r0, r8] │ │ │ │ - ldc2 7, cr15, [r2], {39} @ 0x27 │ │ │ │ + stc2 7, cr15, [lr], #-156 @ 0xffffff64 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsr #1 │ │ │ │ strmi r4, [pc], -r2, asr #23 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ subscs r9, r8, #5 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ - @ instruction: 0xf1baea1e │ │ │ │ - b 0x14e7c84 │ │ │ │ + @ instruction: 0xf1baea22 │ │ │ │ + b 0x14e7c3c │ │ │ │ @ instruction: 0xf5bb0b80 │ │ │ │ svclt 0x00b84f80 │ │ │ │ - blmi 0xfe125c08 │ │ │ │ + blmi 0xfe125bd0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf10b80d7 │ │ │ │ eormi r3, r3, #-67108861 @ 0xfc000003 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ tstcs r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf1be4638 │ │ │ │ - @ instruction: 0xf013f889 │ │ │ │ + @ instruction: 0xf013f885 │ │ │ │ @ instruction: 0x4606fe3f │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, ip, r0, lsl #1 │ │ │ │ - mrrc2 1, 11, pc, r4, cr10 @ │ │ │ │ + mrrc2 1, 11, pc, r0, cr10 @ │ │ │ │ @ instruction: 0xf2449e13 │ │ │ │ vsubw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf6060395 │ │ │ │ mcrcc 8, 0, r7, cr1, cr15, {7} │ │ │ │ submi r4, r0, #100663296 @ 0x6000000 │ │ │ │ vceq.i32 d22, d15, d10 │ │ │ │ andmi r0, r6, fp, lsl #16 │ │ │ │ ldrmi r4, [r0, #1730]! @ 0x6c2 │ │ │ │ @ instruction: 0x46b2bf38 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ - bcs 0x10cf3c │ │ │ │ + bcs 0x10cf04 │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, sl, r1, pc @ │ │ │ │ addsmi r4, r4, #167772160 @ 0xa000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xee1d4a9d │ │ │ │ andls r0, r7, r0, ror pc │ │ │ │ @@ -221636,36 +221622,36 @@ │ │ │ │ addshi pc, pc, r0 │ │ │ │ addmi pc, r0, #352321536 @ 0x15000000 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ @ instruction: 0xf0c045b0 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9} │ │ │ │ - bleq 0x1a3788 │ │ │ │ + bleq 0x1a3750 │ │ │ │ cmpphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc 3, cr2, [pc, #200] @ 0xe8c54 │ │ │ │ + ldc 3, cr2, [pc, #200] @ 0xe8c1c │ │ │ │ @ instruction: 0xf04f7b86 │ │ │ │ @ instruction: 0x465831ff │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - blvc 0x1a41d0 │ │ │ │ - @ instruction: 0xff46f1ba │ │ │ │ + blvc 0x1a4198 │ │ │ │ + @ instruction: 0xff42f1ba │ │ │ │ ldrbmi r4, [r8, #-1542] @ 0xfffff9fa │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ @ instruction: 0xf1bd4659 │ │ │ │ - @ instruction: 0x4602ffd9 │ │ │ │ + @ instruction: 0x4602ffd5 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ ldrbmi r8, [sl, #-324] @ 0xfffffebc │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4199d06 │ │ │ │ - b 0x14c09cc │ │ │ │ + b 0x14c0994 │ │ │ │ svclt 0x000c3969 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ @ instruction: 0xf0094425 │ │ │ │ strtmi r0, [r9], -r4, lsl #18 │ │ │ │ andeq lr, r2, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ @ instruction: 0x4629fe75 │ │ │ │ @@ -221673,26 +221659,26 @@ │ │ │ │ eorcs pc, r8, r7, asr #20 │ │ │ │ cdp2 1, 15, cr15, cr2, cr3, {2} │ │ │ │ orrvs r2, r5, r0, lsl #4 │ │ │ │ bicvs pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ @ instruction: 0xf0726104 │ │ │ │ - blmi 0x1b68090 │ │ │ │ + blmi 0x1b68058 │ │ │ │ ldmpl fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x1a890c0 │ │ │ │ + bmi 0x1a89088 │ │ │ │ stmdbls r7, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfcd6c │ │ │ │ + blcs 0xfcd34 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ @ instruction: 0xf5a34100 │ │ │ │ ldccc 5, cr5, [r0, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4626d475 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ @@ -221716,133 +221702,133 @@ │ │ │ │ @ instruction: 0x4620e7d8 │ │ │ │ @ instruction: 0x4651465a │ │ │ │ @ instruction: 0xf7fe9308 │ │ │ │ strmi pc, [r4], -r3, lsr #29 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vhadd.s8 q12, q10, q1 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ - blls 0x2e970c │ │ │ │ + blls 0x2e96d4 │ │ │ │ ldmdavs r2, {r4, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x102d2c │ │ │ │ + bl 0x102cf4 │ │ │ │ @ instruction: 0xf0000b02 │ │ │ │ @ instruction: 0xf4158099 │ │ │ │ - blx 0xfedc0acc │ │ │ │ + blx 0xfedc0a94 │ │ │ │ svclt 0x000cf583 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r8, lsl #6 │ │ │ │ stmiane r1!, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xff0af7f1 │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ ldrmi r9, [r0, #2825]! @ 0xb09 │ │ │ │ ldmdavs r9, {r3, r9, fp, ip, pc} │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bl 0x202d6c │ │ │ │ + bl 0x202d34 │ │ │ │ rsble r0, r9, r3, lsl #22 │ │ │ │ svcpl 0x0080f415 │ │ │ │ svclt 0x00144615 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ svclt 0x00180310 │ │ │ │ @ instruction: 0xe7342332 │ │ │ │ vld2.8 {d4-d5}, [r5 :128], r4 │ │ │ │ movwls r5, #35072 @ 0x8900 │ │ │ │ - @ instruction: 0xf86af1a5 │ │ │ │ + @ instruction: 0xf86ef1a5 │ │ │ │ @ instruction: 0x2c009b08 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf06ee7b1 │ │ │ │ @ instruction: 0x4605fb53 │ │ │ │ addle r2, r4, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ strtmi r0, [r6], -lr, lsr #32 │ │ │ │ - stc2 1, cr15, [r4, #-624]! @ 0xfffffd90 │ │ │ │ + stc2 1, cr15, [r8, #-624]! @ 0xfffffd90 │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ @ instruction: 0x4628fe19 │ │ │ │ - blx 0x11a4f1a │ │ │ │ + blx 0x11a4ee2 │ │ │ │ @ instruction: 0x4628e774 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff78f752 │ │ │ │ + @ instruction: 0xff94f752 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ strb pc, [r3, -r3, lsr #20]! @ │ │ │ │ @ instruction: 0xf1a5480f │ │ │ │ - ldrb pc, [r3, -sp, lsl #28] @ │ │ │ │ - bl 0x1f0704 │ │ │ │ + smmul r3, r1, lr │ │ │ │ + bl 0x1f06cc │ │ │ │ ldrtmi r0, [r1], #-8 │ │ │ │ mrc2 7, 5, pc, cr10, cr1, {7} │ │ │ │ vand d27, d20, d16 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf4150395 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ - bl 0x202e0c │ │ │ │ + bl 0x202dd4 │ │ │ │ ldrbt r0, [r0], r3, lsl #22 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ stmdbls r7, {r1, r4, r5, r9, fp, lr} │ │ │ │ - blcs 0xfef10 │ │ │ │ - blcc 0x16030c │ │ │ │ - blcs 0xfcf18 │ │ │ │ + blcs 0xfeed8 │ │ │ │ + blcc 0x1602d4 │ │ │ │ + blcs 0xfcee0 │ │ │ │ svcge 0x003ef47f │ │ │ │ @ instruction: 0xf1a5482e │ │ │ │ - @ instruction: 0xe739fddf │ │ │ │ + ldr pc, [r9, -r3, ror #27]! │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r9], r9 │ │ │ │ strbmi r4, [sl], -r0, lsl #19 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ - mcr2 1, 6, pc, cr0, cr13, {5} @ │ │ │ │ + mrc2 1, 5, pc, cr12, cr13, {5} │ │ │ │ mcrrne 6, 0, r4, r1, cr2 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ ldc2 0, cr15, [sl], #76 @ 0x4c │ │ │ │ strb r4, [r1, r6, lsl #12]! │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ movwls r4, #34393 @ 0x8659 │ │ │ │ - mrc2 1, 5, pc, cr0, cr13, {5} │ │ │ │ + mcr2 1, 5, pc, cr12, cr13, {5} @ │ │ │ │ strmi r9, [r2], -r8, lsl #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ movwls sl, #24278 @ 0x5ed6 │ │ │ │ stc2 0, cr15, [r8], #76 @ 0x4c │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ - blx 0x18a6e20 │ │ │ │ + blx 0x18a6de8 │ │ │ │ ldmdavs fp, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf06fe7d5 │ │ │ │ strb r0, [r1, fp, lsl #12] │ │ │ │ andle r1, r8, r7, asr #24 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf013e7ec │ │ │ │ strmi pc, [r6], -pc, lsl #25 │ │ │ │ @ instruction: 0xf180e7e8 │ │ │ │ - stmdavs r3, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r1, lsl fp │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ strmi pc, [r6], -r5, lsl #25 │ │ │ │ adcle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1bee7dc │ │ │ │ - @ instruction: 0xf727fa93 │ │ │ │ - @ instruction: 0xf647fa1d │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + @ instruction: 0xf727fa8f │ │ │ │ + @ instruction: 0xf647fa39 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ - blmi 0x1e8f38 │ │ │ │ + vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + blmi 0x1e8f00 │ │ │ │ addspl pc, ip, #64, 4 │ │ │ │ - blx 0xfe6a54ac │ │ │ │ + blx 0xfe7a5474 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ - eorseq sp, r3, r4, ror #27 │ │ │ │ + eorseq sp, r3, ip, lsr #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r3, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -221863,230 +221849,230 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ eorsle r0, pc, r0, lsl #30 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - mcr2 1, 2, pc, cr8, cr13, {5} @ │ │ │ │ + mcr2 1, 2, pc, cr4, cr13, {5} @ │ │ │ │ stc2 0, cr15, [lr], #-76 @ 0xffffffb4 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0xff600 │ │ │ │ - blcc 0x16040c │ │ │ │ + blcs 0xff5c8 │ │ │ │ + blcc 0x1603d4 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xff64f1a4 │ │ │ │ + @ instruction: 0xff68f1a4 │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [sl, #-660]! @ 0xfffffd6c │ │ │ │ + stc2 1, cr15, [lr, #-660]! @ 0xfffffd6c │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460283f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ strbmi r4, [r1], -r1, asr #9 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbmi pc, [r9], -r7, lsl #17 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ bfi pc, fp, (invalid: 21:11) @ │ │ │ │ - blcs 0xff668 │ │ │ │ - blcc 0x1603a4 │ │ │ │ + blcs 0xff630 │ │ │ │ + blcc 0x16036c │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r2, #-660] @ 0xfffffd6c │ │ │ │ + stc2 1, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ @ instruction: 0xf727e7f8 │ │ │ │ - svclt 0x0000f989 │ │ │ │ + svclt 0x0000f9a5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec401ac │ │ │ │ + bl 0xfec40174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x52cd54 │ │ │ │ + blmi 0x52cd1c │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1ac0300 │ │ │ │ - stmdage r1, {r1, r2, r4, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf850f18d │ │ │ │ + stmdage r1, {r1, r3, r4, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf854f18d │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18c4620 │ │ │ │ - @ instruction: 0xf1b5ff19 │ │ │ │ - strtmi pc, [r1], -fp, lsr #19 │ │ │ │ - @ instruction: 0xf800f18d │ │ │ │ + @ instruction: 0xf1b5ff1d │ │ │ │ + strtmi pc, [r1], -r7, lsr #19 │ │ │ │ + @ instruction: 0xf804f18d │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf87ef18d │ │ │ │ + @ instruction: 0xf882f18d │ │ │ │ @ instruction: 0xf18da801 │ │ │ │ - andcs pc, r1, sp, lsl r8 @ │ │ │ │ - mcr2 1, 5, pc, cr6, cr4, {5} @ │ │ │ │ + andcs pc, r1, r1, lsr #16 │ │ │ │ + mcr2 1, 5, pc, cr2, cr4, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40204 │ │ │ │ + bl 0xfec401cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x166cf6c │ │ │ │ + bmi 0x166cf34 │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwls r9, #25349 @ 0x6305 │ │ │ │ - blcs 0x2b0c74 │ │ │ │ + blcs 0x2b0c3c │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrtvc pc, [r8], -r8, asr #4 @ │ │ │ │ + strvc pc, [r0], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - bge 0x227518 │ │ │ │ + bge 0x2274d0 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - rscspl pc, ip, r7, asr #12 │ │ │ │ + sbcpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr9, {3} │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbmi pc, [r4, #587]! @ 0x24b @ │ │ │ │ + ldrmi pc, [ip, #587]! @ 0x24b │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2709f0 │ │ │ │ + bcs 0x2709b8 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x18f7228 │ │ │ │ + blpl 0x18f71f0 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - ldrpl pc, [r0, #1607] @ 0x647 │ │ │ │ + ldrbpl pc, [r8, #-1607] @ 0xfffff9b9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - sbcspl pc, ip, #74448896 @ 0x4700000 │ │ │ │ + adcpl pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strpl pc, [r4, #1607] @ 0x647 │ │ │ │ + strbpl pc, [ip, #-1607] @ 0xfffff9b9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - adcpl pc, ip, #74448896 @ 0x4700000 │ │ │ │ + rsbspl pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrpl pc, [r4, #1607] @ 0x647 │ │ │ │ + ldrbpl pc, [ip, #-1607] @ 0xfffff9b9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - rscpl pc, r4, #74448896 @ 0x4700000 │ │ │ │ + adcpl pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e7bc │ │ │ │ - vabal.s8 , d16, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrshl.s8 d16, d30, d8 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ vabd.s8 d30, d24, d25 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - adcpl pc, r4, #74448896 @ 0x4700000 │ │ │ │ + rsbpl pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e7a8 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - rscpl pc, ip, #74448896 @ 0x4700000 │ │ │ │ + adcspl pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e79e │ │ │ │ - vrshr.s64 d21, d20, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - rscspl pc, r4, #74448896 @ 0x4700000 │ │ │ │ + adcspl pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e794 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - sbcpl pc, ip, #74448896 @ 0x4700000 │ │ │ │ + addspl pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e78a │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - adcspl pc, ip, #74448896 @ 0x4700000 │ │ │ │ + addpl pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40370 │ │ │ │ + bl 0xfec40338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd0 │ │ │ │ - bmi 0x1afdd9c │ │ │ │ + bmi 0x1afdd64 │ │ │ │ strmi fp, [ip], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ vhsub.s8 d23, d30, d0 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ stmdbcs r6, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd572900 │ │ │ │ mrrcle 9, 4, r2, lr, cr0 @ │ │ │ │ rscvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x100308 │ │ │ │ + blcs 0x1002d0 │ │ │ │ @ instruction: 0x4621d15d │ │ │ │ @ instruction: 0xf02d4628 │ │ │ │ @ instruction: 0x2c08f9c1 │ │ │ │ stccs 13, cr13, [fp], {78} @ 0x4e │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf8c2f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x128d78 │ │ │ │ + blcs 0x128d40 │ │ │ │ @ instruction: 0x2606d177 │ │ │ │ @ instruction: 0xf9b0f02d │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 4, pc, cr14, cr13, {7} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svcge 0x0004d1e1 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ andcs r0, r4, r6 │ │ │ │ - stc2 1, cr15, [ip], {185} @ 0xb9 │ │ │ │ + stc2 1, cr15, [r8], {185} @ 0xb9 │ │ │ │ andcs r4, r4, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - stc2 1, cr15, [r0], #740 @ 0x2e4 │ │ │ │ + ldc2 1, cr15, [ip], {185} @ 0xb9 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs pc, {r4, r5, r9, sl, lr} @ │ │ │ │ - stc2l 1, cr15, [r8, #-692]! @ 0xfffffd4c │ │ │ │ + stc2l 1, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ andls r4, r0, r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcvs pc, ip, #74448896 @ 0x4700000 │ │ │ │ + addsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6479201 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ @ instruction: 0xf1bd022e │ │ │ │ - sbfx pc, fp, #29, #25 │ │ │ │ + sbfx pc, r7, #29, #25 │ │ │ │ cmple r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf02d4626 │ │ │ │ @ instruction: 0xe7b2f971 │ │ │ │ ldcle 12, cr2, [r0, #8]! │ │ │ │ - blcs 0x123154 │ │ │ │ + blcs 0x12311c │ │ │ │ @ instruction: 0x2641d157 │ │ │ │ @ instruction: 0xf968f02d │ │ │ │ vabd.s8 d30, d30, d25 │ │ │ │ vorr.i32 , #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, sl, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -222095,20 +222081,20 @@ │ │ │ │ vqrshl.s8 d29, d3, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - blx 0x1a5968 │ │ │ │ + @ instruction: 0xf9fef1b0 │ │ │ │ stc2 0, cr15, [r2], {100} @ 0x64 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ strls r0, [r0, #-46] @ 0xffffffd2 │ │ │ │ @ instruction: 0xf8cef06e │ │ │ │ vaba.s8 q15, q7, │ │ │ │ vorr.i32 , #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r0, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -222120,15 +222106,15 @@ │ │ │ │ vorr.i32 , #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf91ef02d │ │ │ │ @ instruction: 0x4633e75f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rsbvs pc, r8, r7, asr #12 │ │ │ │ + eorsvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a6f06e │ │ │ │ strbcs lr, [r1], -sp, asr #14 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ @@ -222156,97 +222142,97 @@ │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ subvs r6, r3, r3 │ │ │ │ @ instruction: 0xf8154629 │ │ │ │ ldrbmi r4, [r1], #-3841 @ 0xfffff0ff │ │ │ │ stccc 6, cr4, [r1], {48} @ 0x30 │ │ │ │ stmdale ip, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - cdp2 1, 12, cr15, cr12, cr12, {4} │ │ │ │ + cdp2 1, 13, cr15, cr0, cr12, {4} │ │ │ │ @ instruction: 0xf0041162 │ │ │ │ teqlt r0, pc, lsl r4 │ │ │ │ eorcc pc, r2, r7, asr r8 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r8 │ │ │ │ @ instruction: 0xf8474323 │ │ │ │ strbmi r3, [sp, #-34] @ 0xffffffde │ │ │ │ andcs sp, r0, r8, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec405d0 │ │ │ │ + bl 0xfec40598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x4b5fe8 │ │ │ │ + blmi 0x4b5fb0 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f7ff │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ rsbvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bdbd10 │ │ │ │ - svclt 0x0000ffb9 │ │ │ │ + svclt 0x0000ffb5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [ip, #581]! @ 0x245 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - ldc2l 1, cr15, [lr, #560]! @ 0x230 │ │ │ │ + cdp2 1, 0, cr15, cr2, cr12, {4} │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ @ instruction: 0x4623d014 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0031b5b │ │ │ │ mcrne 2, 2, r0, cr8, cr15, {0} │ │ │ │ ldmdacs pc!, {r0, r1, r3, r4, r6, r8, ip} @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ @ instruction: 0xf859d8f1 │ │ │ │ andsmi r3, sl, #35 @ 0x23 │ │ │ │ ldrtmi sp, [r8], -sp, ror #1 │ │ │ │ - cdp2 1, 1, cr15, cr2, cr12, {4} │ │ │ │ + cdp2 1, 1, cr15, cr6, cr12, {4} │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ smulllt r4, pc, r9, fp @ │ │ │ │ - bpl 0x326b28 │ │ │ │ + bpl 0x326af0 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage sp, {r7, r9, sp} │ │ │ │ movtls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 1, cr15, [sl, #-688] @ 0xfffffd50 │ │ │ │ + ldc 1, cr15, [lr, #-688] @ 0xfffffd50 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1aca82d │ │ │ │ - vmla.f32 d30, d14, d6 │ │ │ │ + vmla.f32 d30, d14, d10 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf1aa2395 │ │ │ │ tstcs r0, r0, lsl sl │ │ │ │ addshi pc, r0, #14286848 @ 0xda0000 │ │ │ │ smlabtne r9, sp, r9, lr │ │ │ │ - bcs 0x10354c │ │ │ │ + bcs 0x103514 │ │ │ │ vrhadd.s8 , q7, q15 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ @ instruction: 0xf1046023 │ │ │ │ ldmdavs r3!, {r2, r8, fp} │ │ │ │ ldrble r0, [sp], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ @@ -222258,180 +222244,180 @@ │ │ │ │ @ instruction: 0x61236923 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ andcs r4, r0, #78643200 @ 0x4b00000 │ │ │ │ cdp2 0, 14, cr15, cr8, cr12, {1} │ │ │ │ @ instruction: 0x46046833 │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ - bllt 0xfebd7b94 │ │ │ │ + bllt 0xfebd7b5c │ │ │ │ ldmdavs sl, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ andcs fp, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mcrne 15, 2, r8, cr7, cr0, {7} │ │ │ │ vqsub.s8 d18, d5, d4 │ │ │ │ vmlsl.s q11, d16, d0[7] │ │ │ │ - blx 0x16afbe │ │ │ │ + blx 0x16af86 │ │ │ │ mrrcvs 2, 0, r6, r2, cr7 │ │ │ │ - bcs 0x117cfc │ │ │ │ + bcs 0x117cc4 │ │ │ │ @ instruction: 0xf1a4d154 │ │ │ │ - blcs 0x16a1c8 │ │ │ │ + blcs 0x16a190 │ │ │ │ @ instruction: 0x2c1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ @ instruction: 0x41237379 │ │ │ │ ldrble r0, [r3, #2009] @ 0x7d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ - mcr2 1, 6, pc, cr14, cr4, {5} @ │ │ │ │ + mcr2 1, 6, pc, cr10, cr4, {5} @ │ │ │ │ @ instruction: 0xf18c2113 │ │ │ │ - strb pc, [r9, r3, lsr #26] @ │ │ │ │ + strb pc, [r9, r7, lsr #26] @ │ │ │ │ @ instruction: 0xf00aa92d │ │ │ │ @ instruction: 0xe7c5fc59 │ │ │ │ andls sl, r3, #737280 @ 0xb4000 │ │ │ │ mrrc2 0, 0, pc, r4, cr10 @ │ │ │ │ - bcs 0x10fdc0 │ │ │ │ + bcs 0x10fd88 │ │ │ │ ldrsbt sp, [r1], -sp │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf726a82d │ │ │ │ - @ instruction: 0xe79bedde │ │ │ │ + @ instruction: 0xe79bedfa │ │ │ │ cmppcc r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtvc pc, [r0], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x10b644 │ │ │ │ + blcs 0x10b60c │ │ │ │ ldmdavs r3!, {r0, r3, r7, ip, lr, pc} │ │ │ │ strle r0, [r6, #1051] @ 0x41b │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x107658 │ │ │ │ + blcs 0x107620 │ │ │ │ @ instruction: 0xf10dd072 │ │ │ │ stmib sp, {r4, r8, fp}^ │ │ │ │ strbmi r1, [r8], -r4, lsl #2 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - @ instruction: 0xf856f1b0 │ │ │ │ - blx 0x16a5794 │ │ │ │ + @ instruction: 0xf852f1b0 │ │ │ │ + blx 0x16a575c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6475700 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ strb pc, [r8, -r3, lsr #30]! @ │ │ │ │ addle r2, r9, r1, lsl #20 │ │ │ │ adcsle r3, r3, r1, lsl #4 │ │ │ │ - bleq 0x625764 │ │ │ │ + bleq 0x62572c │ │ │ │ stmdbge fp, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x3d3666 │ │ │ │ - bl 0x1e8250 │ │ │ │ + blx 0x3d362e │ │ │ │ + bl 0x1e8218 │ │ │ │ ldrtmi r0, [r3], #2571 @ 0xa0b │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da930c │ │ │ │ movwls r3, #45068 @ 0xb00c │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ ldrdcc pc, [r8], #-139 @ 0xffffff75 │ │ │ │ strle r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ svclt 0x00d82c00 │ │ │ │ stcle 6, cr4, [r3, #-132] @ 0xffffff7c │ │ │ │ svclt 0x00cc2c40 │ │ │ │ ldcpl 1, cr2, [r1, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf18ca80d │ │ │ │ - @ instruction: 0xf508fd1b │ │ │ │ + @ instruction: 0xf508fd1f │ │ │ │ stmdage r9, {r0, r3, r8, r9, fp, ip, lr} │ │ │ │ - bleq 0x625a9c │ │ │ │ + bleq 0x625a64 │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ @ instruction: 0xf508fe71 │ │ │ │ @ instruction: 0xf5085300 │ │ │ │ tstcc r4, fp, lsl #2 │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldrbmi fp, [r9], -r2, lsl #18 │ │ │ │ ldrbmi sl, [r8], -sp, lsl #20 │ │ │ │ @ instruction: 0xf18c9303 │ │ │ │ - andscs pc, r4, #7360 @ 0x1cc0 │ │ │ │ + andscs pc, r4, #7616 @ 0x1dc0 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ andvs pc, r7, #2048 @ 0x800 │ │ │ │ cmppne r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0x07536c92 │ │ │ │ - blge 0x35eae4 │ │ │ │ + blge 0x35eaac │ │ │ │ ldrbmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrc2 7, 6, pc, cr0, cr8, {2} │ │ │ │ - blx 0x1b230a │ │ │ │ + mcr2 7, 7, pc, cr12, cr8, {2} @ │ │ │ │ + blx 0x1b22d2 │ │ │ │ ldcvs 6, cr6, [r3], #28 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ ldrbtvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x462be736 │ │ │ │ ldrbmi sl, [r1], -r9, lsl #20 │ │ │ │ @ instruction: 0xf7584620 │ │ │ │ - @ instruction: 0xe7effe35 │ │ │ │ + ubfx pc, r1, #28, #16 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - andvc pc, ip, r7, asr #12 │ │ │ │ + sbcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr13, {3} │ │ │ │ @ instruction: 0xf1bde703 │ │ │ │ - andcs pc, r0, r3, asr lr @ │ │ │ │ - mvnspl pc, #80740352 @ 0x4d00000 │ │ │ │ + andcs pc, r0, pc, asr #28 │ │ │ │ + @ instruction: 0x53bcf64d │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpvc r4, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1519000 │ │ │ │ svclt 0x0000fbcb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r5, r5, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40918 │ │ │ │ + bl 0xfec408e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x515938 │ │ │ │ + bmi 0x515900 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x3a9110 │ │ │ │ - blls 0x1c37a8 │ │ │ │ + blmi 0x3a90d8 │ │ │ │ + blls 0x1c3770 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1bdfb04 │ │ │ │ - svclt 0x0000fe17 │ │ │ │ + svclt 0x0000fe13 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40970 │ │ │ │ + bl 0xfec40938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x476388 │ │ │ │ + blmi 0x476350 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bdbd10 │ │ │ │ - svclt 0x0000fdeb │ │ │ │ + svclt 0x0000fde7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec409c8 │ │ │ │ + bl 0xfec40990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -222442,34 +222428,34 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x22798a │ │ │ │ - ldc2 1, cr15, [ip, #756]! @ 0x2f4 │ │ │ │ + blx 0x227952 │ │ │ │ + ldc2 1, cr15, [r8, #756]! @ 0x2f4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40a24 │ │ │ │ + bl 0xfec409ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x82d5ec │ │ │ │ - blmi 0x855ab8 │ │ │ │ + bmi 0x82d5b4 │ │ │ │ + blmi 0x855a80 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - bl 0x15a5f00 │ │ │ │ + bl 0x16a5ec8 │ │ │ │ @ instruction: 0xf18ca801 │ │ │ │ - andcs pc, r0, #3328 @ 0xd00 │ │ │ │ + andcs pc, r0, #4352 @ 0x1100 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ - blx 0xfeca5e92 │ │ │ │ + blx 0xfeda5e5a │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222477,41 +222463,41 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 1, cr15, [r8, #-756]! @ 0xfffffd0c │ │ │ │ + ldc2l 1, cr15, [r4, #-756]! @ 0xfffffd0c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, r6, lsr r6 │ │ │ │ + addeq r6, r2, lr, ror #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40ab0 │ │ │ │ + bl 0xfec40a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r5, cr8 │ │ │ │ - blmi 0x1255b50 │ │ │ │ + blmi 0x1255b18 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d758f7 │ │ │ │ teqlt r2, r0 @ │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7262280 │ │ │ │ - stccs 12, cr14, [r0, #-304] @ 0xfffffed0 │ │ │ │ + stccs 12, cr14, [r0, #-416] @ 0xfffffe60 │ │ │ │ addcs sp, r0, #56 @ 0x38 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ addsvc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - b 0xa5fa8 │ │ │ │ + bl 0x1a5f70 │ │ │ │ @ instruction: 0xf18ca803 │ │ │ │ - andcs pc, r0, #189440 @ 0x2e400 │ │ │ │ + andcs pc, r0, #193536 @ 0x2f400 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - blx 0x17a5f3a │ │ │ │ + blx 0x18a5f02 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222520,142 +222506,142 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r4, lsl r6 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 1, cr15, [r6], {140} @ 0x8c │ │ │ │ + ldc2 1, cr15, [sl], {140} @ 0x8c │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ - blx 0xff3a5f86 │ │ │ │ + blx 0xff4a5f4e │ │ │ │ @ instruction: 0x46302113 │ │ │ │ - blx 0xff2a5f8e │ │ │ │ - blmi 0x7b1960 │ │ │ │ - blls 0x9c39cc │ │ │ │ + blx 0xff3a5f56 │ │ │ │ + blmi 0x7b1928 │ │ │ │ + blls 0x9c3994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ - strcc pc, [r1], #-2995 @ 0xfffff44d │ │ │ │ + strcc pc, [r1], #-2999 @ 0xfffff449 │ │ │ │ rscle r2, r1, r2, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff5a5fc2 │ │ │ │ + blx 0xff6a5f8a │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - bl 0xffba7640 │ │ │ │ + stc 7, cr15, [r6], {38} @ 0x26 │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf647e7d3 │ │ │ │ - vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ - blmi 0x229e78 │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ + blmi 0x229e40 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ - blx 0x1ba5f0c │ │ │ │ - stc2l 1, cr15, [r2], #756 @ 0x2f4 │ │ │ │ + blx 0x1ba5ed4 │ │ │ │ + ldc2l 1, cr15, [lr], {189} @ 0xbd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, sl, lsr #11 │ │ │ │ - eorseq sp, r3, r4, lsl #28 │ │ │ │ + addeq r6, r2, r2, ror #11 │ │ │ │ + eorseq sp, r3, ip, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec40be0 │ │ │ │ + bl 0xfec40ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x3ed9c8 │ │ │ │ + blmi 0x3ed990 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf7263014 │ │ │ │ - @ instruction: 0x2000ebbc │ │ │ │ + ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r6, r2, r4, lsl #9 │ │ │ │ + @ instruction: 0x008264bc │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, r2, asr r4 │ │ │ │ + addeq r6, r2, sl, lsl #9 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe0f27dc │ │ │ │ + bne 0xfe0f27a4 │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r6, r2, r2, lsr #8 │ │ │ │ + addeq r6, r2, sl, asr r4 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x3deed8 │ │ │ │ + blmi 0x3deea0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, r0, ror #7 │ │ │ │ + addeq r6, r2, r8, lsl r4 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x7f5888 │ │ │ │ + blmi 0x7f5850 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ ldrbtmi r4, [ip], #-3095 @ 0xfffff3e9 │ │ │ │ ldmdbpl r2, {r2, r5, fp, sp, lr} │ │ │ │ addscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ stcpl 5, cr15, [r0], {2} │ │ │ │ msrcs SPSR_s, #220, 16 @ 0xdc0000 │ │ │ │ @ instruction: 0xf8dcb1a2 │ │ │ │ - blvs 0x133a868 │ │ │ │ + blvs 0x133a830 │ │ │ │ @ instruction: 0xf85d1b09 │ │ │ │ addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ subvs r2, r2, r1, lsl #4 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ subvs r2, r2, r2, lsl #4 │ │ │ │ - blmi 0x227c98 │ │ │ │ + blmi 0x227c60 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r6, r2, ip, lsr #7 │ │ │ │ - umulleq r6, r2, r6, r3 │ │ │ │ + addeq r6, r2, r4, ror #7 │ │ │ │ + addeq r6, r2, lr, asr #7 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x79d908 │ │ │ │ + blmi 0x79d8d0 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppmi ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ @ instruction: 0xf8d31b12 │ │ │ │ @@ -222674,15 +222660,15 @@ │ │ │ │ stmvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ stmdavs r1, {r2, r8, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ andeq pc, fp, pc, rrx │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r6, r2, sl, lsr #6 │ │ │ │ + addeq r6, r2, r2, ror #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r5, r9, asr #22 │ │ │ │ strmi r6, [pc], -sp, lsl #16 │ │ │ │ @ instruction: 0x9323681b │ │ │ │ @@ -222693,28 +222679,28 @@ │ │ │ │ vqdmlal.s q10, d16, d0[5] │ │ │ │ ldclpl 3, cr0, [sp, #-592] @ 0xfffffdb0 │ │ │ │ ldmvs ip!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46412274 │ │ │ │ strls sl, [r3, #-2054] @ 0xfffff7fa │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - ldmdb sl!, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdb lr!, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrdcs lr, [r3, -r7] │ │ │ │ orreq pc, r0, #52 @ 0x34 │ │ │ │ stcne 0, cr13, [r3, #104]! @ 0x68 │ │ │ │ ldccs 0, cr13, [r1, #-96] @ 0xffffffa0 │ │ │ │ ldccs 0, cr13, [sp, #-212] @ 0xffffff2c │ │ │ │ vst4.8 {d29,d31,d33,d35}, [pc :128], lr │ │ │ │ strbmi r3, [r5], -r0, lsl #6 │ │ │ │ adclt r4, r4, #64, 12 @ 0x4000000 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ movwcs r4, #796 @ 0x31c │ │ │ │ stceq 0, cr6, [r3], #-460 @ 0xfffffe34 │ │ │ │ eorlt r9, r4, #83886080 @ 0x5000000 │ │ │ │ - blcs 0x241f04 │ │ │ │ + blcs 0x241ecc │ │ │ │ ldm pc, {r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r3, r8, r9, lr} │ │ │ │ movwcs fp, #548 @ 0x224 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ ldrhtvs r6, [r3], #-4 │ │ │ │ ldrshvs r6, [r1, -r2]! │ │ │ │ @@ -222728,15 +222714,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst2.16 {d22,d24}, [pc :256], r8 │ │ │ │ strbmi r2, [r5], -r0, lsr #7 │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #24 │ │ │ │ cmnpeq pc, #16 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x111dca8 │ │ │ │ + blcs 0x111dc70 │ │ │ │ movtcs fp, #8143 @ 0x1fcf │ │ │ │ strbmi pc, [r4, #1612]! @ 0x64c @ │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0205ceb │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ stmdapl r6, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ orrcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -222745,19 +222731,19 @@ │ │ │ │ rscsvs lr, r2, lr, asr #15 │ │ │ │ cmnvs r0, r1, lsr r1 │ │ │ │ @ instruction: 0xf8c661b5 │ │ │ │ bfi r8, ip, #0, #8 │ │ │ │ @ instruction: 0xe7c560f2 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ str r4, [lr, sp, asr #12] │ │ │ │ - blx 0x19263c6 │ │ │ │ + blx 0x182638e │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vrsra.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf6470333 │ │ │ │ - vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ andls r7, r0, sp, ror #5 │ │ │ │ @ instruction: 0xf8d8f151 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -222779,110 +222765,110 @@ │ │ │ │ stcge 8, cr6, [r5, #-108] @ 0xffffff94 │ │ │ │ @ instruction: 0xf10dae06 │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1ac9303 │ │ │ │ - addcs lr, ip, #208, 16 @ 0xd00000 │ │ │ │ + addcs lr, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ - stmia sl, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia lr, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ strbmi pc, [r4, ip, asr #12]! @ │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ andcs r4, sl, #53477376 @ 0x3300000 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ - blx 0x925f16 │ │ │ │ + blx 0x925ede │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d98201 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x907e0c │ │ │ │ + blcs 0x907dd4 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0624649 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ ldmdavc fp, {} @ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381d7 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ - blx 0xa5f58 │ │ │ │ + blx 0xa5f20 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81bef040 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blcs 0x107e2c │ │ │ │ - blcs 0xc19a44 │ │ │ │ + blcs 0x107df4 │ │ │ │ + blcs 0xc19a0c │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c82900 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xf9e0f18c │ │ │ │ + @ instruction: 0xf9e4f18c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf18cdc17 │ │ │ │ - stmdavs fp!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x57a870 │ │ │ │ - bllt 0x1f811fc │ │ │ │ + stmdavs fp!, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blle 0x57a838 │ │ │ │ + bllt 0x1f811c4 │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf643e7a2 │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - rscvc pc, ip, #74448896 @ 0x4700000 │ │ │ │ + adcsvc pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - ldrdcs pc, [r1], -fp │ │ │ │ - @ instruction: 0xff04f18c │ │ │ │ + ldrdcs pc, [r1], -r7 │ │ │ │ + @ instruction: 0xff08f18c │ │ │ │ rsbscs pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - sbcvc pc, ip, #74448896 @ 0x4700000 │ │ │ │ + addsvc pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - andcs pc, r1, fp, asr #17 │ │ │ │ - cdp2 1, 15, cr15, cr4, cr12, {4} │ │ │ │ + andcs pc, r1, r7, asr #17 │ │ │ │ + cdp2 1, 15, cr15, cr8, cr12, {4} │ │ │ │ rsbscs pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - andeq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + sbcsvc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - @ instruction: 0x2001f8bb │ │ │ │ - cdp2 1, 14, cr15, cr4, cr12, {4} │ │ │ │ + @ instruction: 0x2001f8b7 │ │ │ │ + cdp2 1, 14, cr15, cr8, cr12, {4} │ │ │ │ strbtmi pc, [r4], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ vqdmlsl.s q11, d16, d0[7] │ │ │ │ @ instruction: 0x71a30795 │ │ │ │ - @ instruction: 0xf98af18c │ │ │ │ + @ instruction: 0xf98ef18c │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ec │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf18c602b │ │ │ │ - stmdavs fp!, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0xea0dc │ │ │ │ - @ instruction: 0xf97cf18c │ │ │ │ + stmdavs fp!, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0xea0a4 │ │ │ │ + @ instruction: 0xf980f18c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlawthi r4, r0, r2, pc @ │ │ │ │ stclmi 6, cr15, [r4], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d5, d1 │ │ │ │ vqdmlsl.s q11, d16, d0[7] │ │ │ │ @ instruction: 0x46640795 │ │ │ │ @@ -222890,15 +222876,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #247 @ 0xf7 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x112d718 │ │ │ │ + bcs 0x112d6e0 │ │ │ │ stmdbmi r4, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ strbtvs pc, [ip], #581 @ 0x245 @ │ │ │ │ @@ -222915,33 +222901,33 @@ │ │ │ │ addmi ip, r3, #0 │ │ │ │ movtcs sp, #4597 @ 0x11f5 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, sp, lr} │ │ │ │ addshi pc, r5, r0 │ │ │ │ andls pc, r0, r8, asr #17 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x103fe4 │ │ │ │ + blcs 0x103fac │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ stcmi 6, cr4, [sl, #-32]! @ 0xffffffe0 │ │ │ │ andpl pc, r9, #12582912 @ 0xc00000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x26013214 │ │ │ │ - @ instruction: 0xf814f18c │ │ │ │ + @ instruction: 0xf818f18c │ │ │ │ @ instruction: 0xf18ca80e │ │ │ │ - movwcs pc, #18539 @ 0x486b @ │ │ │ │ + movwcs pc, #18543 @ 0x486f @ │ │ │ │ addcc pc, r4, sl, asr #17 │ │ │ │ - msrmi CPSR_fc, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnscc pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ mcrcs 0, 0, lr, cr3, cr4, {0} │ │ │ │ ldrbmi fp, [r1], -ip, lsr #31 │ │ │ │ - bge 0xcf23b8 │ │ │ │ + bge 0xcf2380 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd29c5c │ │ │ │ + blls 0xd29c34 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ strcc r3, [r1], -r9, lsr #32 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ eorle r2, fp, r1, asr #28 │ │ │ │ svchi 0x0001f814 │ │ │ │ @@ -222949,150 +222935,150 @@ │ │ │ │ mcrcs 12, 0, sp, cr6, cr5, {7} │ │ │ │ cdpcs 0, 0, cr13, cr8, cr6, {0} │ │ │ │ cdpcs 13, 0, cr13, cr11, cr1, {7} │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r0, r0, lsl #2]! │ │ │ │ @ instruction: 0x4630aa30 │ │ │ │ strcs r2, [r7], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff06f18b │ │ │ │ + @ instruction: 0xff0af18b │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd29c10 │ │ │ │ + blls 0xd29be8 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1093029 │ │ │ │ ldrb r0, [fp, r5, lsl #18] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, lr, lsr r1 │ │ │ │ + addeq r6, r2, r6, ror r1 │ │ │ │ addseq ip, r4, r4, lsr #26 │ │ │ │ addseq r5, r5, r0, lsr r7 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - cdp2 1, 14, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 1, 14, cr15, cr12, cr11, {4} │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r5, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf18c8ff0 │ │ │ │ - @ instruction: 0xf64cf8ad │ │ │ │ + @ instruction: 0xf64cf8b1 │ │ │ │ vmls.i d20, d16, d0[5] │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1104140 │ │ │ │ + bcs 0x1104108 │ │ │ │ svcge 0x0010f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf18c6032 │ │ │ │ - stmdavs fp!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r9], r4, lsl #14 │ │ │ │ andcs lr, r6, #27787264 @ 0x1a80000 │ │ │ │ ldr r5, [r9, -r2, ror #9] │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c114 │ │ │ │ + blcs 0x10c0dc │ │ │ │ svcge 0x0068f43f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108134 │ │ │ │ + blcs 0x1080fc │ │ │ │ stcge 0, cr13, [r8, #-240] @ 0xffffff10 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - blx 0xffb26798 │ │ │ │ + blx 0xffa26760 │ │ │ │ stc2l 0, cr15, [r8], #396 @ 0x18c │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ vhadd.s8 d25, d8, d0 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ @ instruction: 0xe741f9b5 │ │ │ │ @ instruction: 0xf1be6033 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, r0, r5, asr #17 │ │ │ │ ldrbtcs pc, [ip], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ - subseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6820 │ │ │ │ - andcs pc, r1, r3, ror pc @ │ │ │ │ - ldc2 1, cr15, [ip, #560] @ 0x230 │ │ │ │ + andcs pc, r1, pc, ror #30 │ │ │ │ + stc2 1, cr15, [r0, #560]! @ 0x230 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r5, lsr r2 │ │ │ │ - andseq pc, ip, r8, asr #4 │ │ │ │ + rscvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, pc, lsr #22 │ │ │ │ - stc2 1, cr15, [ip, #560] @ 0x230 │ │ │ │ + andcs pc, r1, r3, lsr fp @ │ │ │ │ + ldc2 1, cr15, [r0, #560] @ 0x230 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ ldr pc, [r3, -r7, lsl #19] │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r9, lsr #4 │ │ │ │ - adcvc pc, r0, r7, asr #12 │ │ │ │ + rsbvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, r7, lsl fp @ │ │ │ │ - ldc2l 1, cr15, [r4, #-560]! @ 0xfffffdd0 │ │ │ │ + andcs pc, r1, fp, lsl fp @ │ │ │ │ + ldc2l 1, cr15, [r8, #-560]! @ 0xfffffdd0 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r8, lsr #4 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + eorsvc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, r7, lsl #22 │ │ │ │ - stc2l 1, cr15, [r4, #-560]! @ 0xfffffdd0 │ │ │ │ + andcs pc, r1, fp, lsl #22 │ │ │ │ + stc2l 1, cr15, [r8, #-560]! @ 0xfffffdd0 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - subvc pc, r8, r7, asr #12 │ │ │ │ + andsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - strdcs pc, [r1], -r7 │ │ │ │ - ldc2l 1, cr15, [r4, #-560] @ 0xfffffdd0 │ │ │ │ - @ instruction: 0xf8ecf1bd │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ + ldc2l 1, cr15, [r8, #-560] @ 0xfffffdd0 │ │ │ │ + @ instruction: 0xf8e8f1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xe3ba40 │ │ │ │ + blmi 0xe3ba08 │ │ │ │ strmi fp, [r6], -r8, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf8d0681b │ │ │ │ - bllt 0x5c6bf4 │ │ │ │ + bllt 0x5c6bbc │ │ │ │ addcs r8, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1074621 │ │ │ │ - b 0x11aa550 │ │ │ │ + b 0x11aa518 │ │ │ │ adcvs r4, r3, r8, lsl #6 │ │ │ │ - svc 0x00baf725 │ │ │ │ + svc 0x00d6f725 │ │ │ │ @ instruction: 0xf5072201 │ │ │ │ @ instruction: 0xf8c75300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x9b2f78 │ │ │ │ - blls 0x2c4284 │ │ │ │ + blmi 0x9b2f40 │ │ │ │ + blls 0x2c424c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -223106,91 +223092,91 @@ │ │ │ │ vrshl.s8 , q7, q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, fp, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1af1104 │ │ │ │ - @ instruction: 0xf063fa1d │ │ │ │ - blls 0x2292ec │ │ │ │ - bls 0x17ba80 │ │ │ │ + @ instruction: 0xf063fa19 │ │ │ │ + blls 0x2292b4 │ │ │ │ + bls 0x17ba48 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - rsceq pc, ip, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eaf06d │ │ │ │ @ instruction: 0x4631e7b2 │ │ │ │ vmax.s8 d20, d8, d26 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ str pc, [r9, r1, ror #17]! │ │ │ │ - @ instruction: 0xf876f1bd │ │ │ │ + @ instruction: 0xf872f1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec414b0 │ │ │ │ + bl 0xfec41478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x6ee058 │ │ │ │ - blmi 0x716548 │ │ │ │ + bmi 0x6ee020 │ │ │ │ + blmi 0x716510 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ andpl pc, r3, ip, asr r8 @ │ │ │ │ - cdp 1, 0, cr15, cr12, cr11, {5} │ │ │ │ + cdp 1, 1, cr15, cr0, cr11, {5} │ │ │ │ andcs sl, r0, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ strls r2, [r1], #-1408 @ 0xfffffa80 │ │ │ │ @ instruction: 0xf7ff9503 │ │ │ │ - blmi 0x36a088 │ │ │ │ - blls 0x944360 │ │ │ │ + blmi 0x36a050 │ │ │ │ + blls 0x944328 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf83cf1bd │ │ │ │ + @ instruction: 0xf838f1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, sl, lsr #23 │ │ │ │ + addeq r5, r2, r2, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41528 │ │ │ │ + bl 0xfec414f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9], {96} @ 0x60 │ │ │ │ - blmi 0x7565c0 │ │ │ │ + blmi 0x756588 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strtls r6, [r1], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r2, {r2, r3, r4, r5, r6, r9, sp} │ │ │ │ andvc pc, r3, ip, asr r8 @ │ │ │ │ - stcl 1, cr15, [lr, #684] @ 0x2ac │ │ │ │ + ldcl 1, cr15, [r2, #684] @ 0x2ac │ │ │ │ andcs sl, r3, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r7, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ stmib sp, {r0, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff6503 │ │ │ │ - blmi 0x36a00c │ │ │ │ - blls 0x9443dc │ │ │ │ + blmi 0x369fd4 │ │ │ │ + blls 0x9443a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xfffef1bc │ │ │ │ + @ instruction: 0xfffaf1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r2, lsr fp │ │ │ │ + addeq r5, r2, sl, ror #22 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec415a4 │ │ │ │ + bl 0xfec4156c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ ldrdgt pc, [r4], r7 @ │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ ldrdhi pc, [r0], -ip @ │ │ │ │ @@ -223201,30 +223187,30 @@ │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0xf44fffa1 │ │ │ │ strbmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fc83 │ │ │ │ + svclt 0x0000fc9f │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec415f8 │ │ │ │ + bl 0xfec415c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr8, {7} │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d7461d │ │ │ │ - bvs 0x20c669c │ │ │ │ + bvs 0x20c6664 │ │ │ │ ldrmi fp, [r8, r7, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf44fff83 │ │ │ │ strtmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fc65 │ │ │ │ + svclt 0x0000fc81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ umlalslt r4, r1, pc, ip @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -223232,47 +223218,47 @@ │ │ │ │ strmi r0, [sp], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf858a80e │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0xf1ab9290 │ │ │ │ - vadd.f32 q15, , q3 │ │ │ │ + vadd.f32 q15, , q5 │ │ │ │ vqdmlal.s q11, d16, d0[7] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ adcmi r3, r3, #68, 10 @ 0x11000000 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ - blcs 0x10472c │ │ │ │ + blcs 0x1046f4 │ │ │ │ svcne 0x0022dd08 │ │ │ │ stmdale r5, {r0, r1, r2, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ strls r9, [r4, #-658] @ 0xfffffd6e │ │ │ │ strgt r0, [r4], #-1170 @ 0xfffffb6e │ │ │ │ - bcs 0x10b1e20 │ │ │ │ + bcs 0x10b1de8 │ │ │ │ andcs sp, r0, #7798784 @ 0x770000 │ │ │ │ andls r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - bmi 0xffa27dd4 │ │ │ │ - beq 0xfe626fa8 │ │ │ │ + bmi 0xffa27d9c │ │ │ │ + beq 0xfe626f70 │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ @ instruction: 0xf1029205 │ │ │ │ @ instruction: 0xf1bb3bff │ │ │ │ stmdale r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp}^ │ │ │ │ adcsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10450c │ │ │ │ + bcs 0x1044d4 │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr4 │ │ │ │ msrhi SP_hyp, r0 │ │ │ │ andmi pc, r4, sl, lsl r8 @ │ │ │ │ rsbscs r2, r4, #0, 2 │ │ │ │ tstls r0, #1114112 @ 0x110000 │ │ │ │ strls r9, [lr], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf1ab910f │ │ │ │ - blls 0x2e5904 │ │ │ │ + blls 0x2e58dc │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ @ instruction: 0xf0001d99 │ │ │ │ ldmib r5, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldccs 2, cr1, [r1], {3} │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00042c1d │ │ │ │ @@ -223281,39 +223267,39 @@ │ │ │ │ msrhi CPSR_c, r0, asr #32 │ │ │ │ addslt r2, fp, #132, 8 @ 0x84000000 │ │ │ │ stmdbge lr, {r0, r1, r4, r8, r9, lr} │ │ │ │ tstls r0, #128, 4 │ │ │ │ strls pc, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - cdp 7, 2, cr15, cr6, cr5, {1} │ │ │ │ + cdp 7, 4, cr15, cr2, cr5, {1} │ │ │ │ @ instruction: 0xf8c49b05 │ │ │ │ movwcs r3, #4436 @ 0x1154 │ │ │ │ cmppcc r8, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ - blcs 0x111150 │ │ │ │ + blcs 0x111118 │ │ │ │ cmpphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vmla.f32 q11, , q9 │ │ │ │ vsubw.s8 q11, q8, d4 │ │ │ │ addsmi r0, sl, #4, 6 @ 0x10000000 │ │ │ │ vmla.i8 d29, d1, d6 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ addmi r0, sl, #4, 2 │ │ │ │ ldrbvs fp, [r3, #3896]! @ 0xf38 │ │ │ │ strbteq pc, [r8], #-262 @ 0xfffffefa @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ @ instruction: 0x462066f3 │ │ │ │ - ldc2 1, cr15, [sl, #556]! @ 0x22c │ │ │ │ + ldc2 1, cr15, [lr, #556]! @ 0x22c │ │ │ │ strtmi r2, [r0], -r7, lsl #2 │ │ │ │ - ldc2 1, cr15, [r6, #556]! @ 0x22c │ │ │ │ + ldc2 1, cr15, [sl, #556]! @ 0x22c │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf7270003 │ │ │ │ - blmi 0x1429e40 │ │ │ │ - blls 0xcc45f8 │ │ │ │ + blmi 0x1429e78 │ │ │ │ + blls 0xcc45c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r1, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -223326,104 +223312,104 @@ │ │ │ │ @ instruction: 0xf646f97d │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ pkhbtmi r2, r2, r5, lsl #7 │ │ │ │ ldmdavs fp, {r1, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf0311ac0 │ │ │ │ andls pc, r4, pc, ror fp @ │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x144890 │ │ │ │ - bls 0x39a258 │ │ │ │ + blcs 0x144858 │ │ │ │ + bls 0x39a220 │ │ │ │ @ instruction: 0xf47f9206 │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ stmiavs ip!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa04670 │ │ │ │ - ldc2l 1, cr15, [sl], {139} @ 0x8b │ │ │ │ + bne 0xffa04638 │ │ │ │ + ldc2l 1, cr15, [lr], {139} @ 0x8b │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdage r9, {r2, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldclvs 6, cr4, [r3, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ strmi pc, [r0], r5, asr #18 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - blcs 0x1848ec │ │ │ │ + blcs 0x1848b4 │ │ │ │ stmdacs r2, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf646d00e │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ stmdals r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff1046c0 │ │ │ │ - blx 0x112671e │ │ │ │ + bne 0xff104688 │ │ │ │ + blx 0x11266e6 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ - blcs 0x18490c │ │ │ │ + blcs 0x1848d4 │ │ │ │ addshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1062501 │ │ │ │ andcs r0, r0, #104, 2 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - stcls 12, cr15, [r9], {165} @ 0xa5 │ │ │ │ + stcls 12, cr15, [r9], {169} @ 0xa9 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0xf509fe8d │ │ │ │ movwcs r5, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf8c94638 │ │ │ │ @ instruction: 0xf7273358 │ │ │ │ - ldrb pc, [sl, -r9, lsr #27]! @ │ │ │ │ + ldrb pc, [sl, -r5, asr #27]! @ │ │ │ │ andsls r6, r1, #15335424 @ 0xea0000 │ │ │ │ andsls r6, r2, #688128 @ 0xa8000 │ │ │ │ ldr r2, [r9, -r0, lsl #4]! │ │ │ │ strbmi r9, [fp], -r9, lsl #20 │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ stmdacs r0, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ strb sp, [pc, r5, asr #3] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r4, lsr #20 │ │ │ │ - strdeq r5, [r2], r6 │ │ │ │ + addeq r5, r2, ip, asr sl │ │ │ │ + addeq r5, r2, lr, lsr #18 │ │ │ │ subscc pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10c71c │ │ │ │ + bcs 0x10c6e4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ eorsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf507781a │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ subsle r2, r6, r0, lsl #20 │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae110c │ │ │ │ - @ instruction: 0xf063ffcf │ │ │ │ - blls 0x2e8e50 │ │ │ │ + @ instruction: 0xf063ffcb │ │ │ │ + blls 0x2e8e18 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d8, d5 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ movwls r0, #8238 @ 0x202e │ │ │ │ - blls 0x410f50 │ │ │ │ + blls 0x410f18 │ │ │ │ @ instruction: 0xf06c9401 │ │ │ │ stmiavs fp!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr14, [pc, #808] @ 0xeaa5c │ │ │ │ + ldc 6, cr14, [pc, #808] @ 0xeaa24 │ │ │ │ rsbscs r7, r4, #40, 22 @ 0xa000 │ │ │ │ ldmdage r1, {r8, sp} │ │ │ │ stc 3, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf1ab7b0e │ │ │ │ - blls 0x2e56a8 │ │ │ │ + blls 0x2e5680 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [sl, #648] @ 0x288 │ │ │ │ ldmib r5, {r5, r7, ip, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, ip}^ │ │ │ │ stmdbvs sl!, {r0, r4, r9, ip}^ │ │ │ │ vst1.8 {d25-d28}, [pc :64], r3 │ │ │ │ ldrb r2, [r7], r0, lsr #5 │ │ │ │ @@ -223441,74 +223427,74 @@ │ │ │ │ ldrt r2, [pc], r0, lsl #5 │ │ │ │ @ instruction: 0xf7f04648 │ │ │ │ streq pc, [r4, -fp, ror #18] │ │ │ │ strcs fp, [r0, #-3912] @ 0xfffff0b8 │ │ │ │ svcge 0x0061f53f │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4619e75c │ │ │ │ - blls 0x23c038 │ │ │ │ - addne pc, r0, r8, asr #4 │ │ │ │ + blls 0x23c000 │ │ │ │ + subne pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr2, cr12, {3} │ │ │ │ str r6, [r3], fp, lsr #17 │ │ │ │ - stc2l 1, cr15, [r6, #752]! @ 0x2f0 │ │ │ │ + stc2l 1, cr15, [r2, #752]! @ 0x2f0 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r4, #13041664 @ 0xc70000 │ │ │ │ - blx 0xfe528518 │ │ │ │ + blx 0xfec284e0 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec419e4 │ │ │ │ + bl 0xfec419ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x82e5ac │ │ │ │ + blmi 0x82e574 │ │ │ │ stmdacs fp, {r1, r5, r7, ip, sp, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r0, #2, 30 │ │ │ │ mvnvs pc, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0008a802 │ │ │ │ smlabtcs ip, r3, r8, pc @ │ │ │ │ - blmi 0x5b3208 │ │ │ │ + blmi 0x5b31d0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, ip, asr r8 @ │ │ │ │ - bl 0x1b26ed0 │ │ │ │ - blge 0x132c54 │ │ │ │ + bl 0x1c26e98 │ │ │ │ + blge 0x132c1c │ │ │ │ andpl pc, r8, r4, lsl #10 │ │ │ │ andscc r2, r0, r0, lsl #4 │ │ │ │ smlabbls r1, r0, r4, r2 │ │ │ │ @ instruction: 0xf7ff9403 │ │ │ │ - blmi 0x369b40 │ │ │ │ - blls 0x9448a8 │ │ │ │ + blmi 0x369b08 │ │ │ │ + blls 0x944870 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 1, cr15, [r8, #752] @ 0x2f0 │ │ │ │ + ldc2 1, cr15, [r4, #752] @ 0x2f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, ip, asr r6 │ │ │ │ + umulleq r5, r2, r4, r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41a70 │ │ │ │ + bl 0xfec41a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [ip], -pc, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xaf2898 │ │ │ │ - blls 0x1c4904 │ │ │ │ + blmi 0xaf2860 │ │ │ │ + blls 0x1c48cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -223520,73 +223506,73 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ @ instruction: 0x4607ff59 │ │ │ │ - blmi 0x6174ec │ │ │ │ + blmi 0x6174b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17c56dc │ │ │ │ + bne 0x17c56a4 │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2bc2d0 │ │ │ │ + blgt 0x2bc298 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1bce7b1 │ │ │ │ - svclt 0x0000fd2d │ │ │ │ + svclt 0x0000fd29 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r4, lsl #11 │ │ │ │ + @ instruction: 0x008255bc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldmvc r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xfe8fc1b4 │ │ │ │ + bmi 0xfe8fc17c │ │ │ │ strmi fp, [r7], -fp, lsr #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9229 │ │ │ │ - blcs 0xeb170 │ │ │ │ + blcs 0xeb138 │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ svceq 0x003ff1b9 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0013b124 │ │ │ │ svccs 0x0009bf18 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrbtmi sl, [fp], #-2054 @ 0xfffff7fa │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32280 │ │ │ │ @ instruction: 0xf1ab5290 │ │ │ │ - stmdage r6, {r3, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x19a6fda │ │ │ │ + stmdage r6, {r2, r3, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ + blx 0x1aa6fa2 │ │ │ │ andcs sl, r0, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf505fb03 │ │ │ │ + @ instruction: 0xf505fb07 │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ vaddw.u q1, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdacs r0, {ip} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0x10e740 │ │ │ │ + bcs 0x10e708 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ andscs fp, r4, #-2147483609 @ 0x80000027 │ │ │ │ mvnvs pc, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ movwcc pc, #39682 @ 0x9b02 @ │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ cmppeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -223604,121 +223590,121 @@ │ │ │ │ ldrbvs r5, [sl], #-3566 @ 0xfffff212 │ │ │ │ subseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrvs r6, [r8], #2144 @ 0x860 │ │ │ │ ldrbvs r6, [r8], #2208 @ 0x8a0 │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf1bc0003 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - blx 0xff32706a │ │ │ │ - blle 0x5fb500 │ │ │ │ + blx 0xff427032 │ │ │ │ + blle 0x5fb4c8 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ strdle r0, [ip, #-251] @ 0xffffff05 │ │ │ │ - blmi 0x19f2a4c │ │ │ │ - blls 0xb44ab8 │ │ │ │ + blmi 0x19f2a14 │ │ │ │ + blls 0xb44a80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhtlt r8, [fp], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d18, d0, d0[6] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [pc, sp, ror #25] @ │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cb00 │ │ │ │ + blcs 0x10cac8 │ │ │ │ vqadd.s8 , q15, q0 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108b1c │ │ │ │ + blcs 0x108ae4 │ │ │ │ addhi pc, r9, r0 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - ldc2l 1, cr15, [r4, #696]! @ 0x2b8 │ │ │ │ + ldc2l 1, cr15, [r0, #696]! @ 0x2b8 │ │ │ │ @ instruction: 0xfff4f062 │ │ │ │ strmi r2, [r1], -r0, asr #6 │ │ │ │ - bls 0x18f6d4 │ │ │ │ - eorcs pc, ip, r8, asr #4 │ │ │ │ + bls 0x18f69c │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r0], -r4, lsl #22 │ │ │ │ stc2l 0, cr15, [r0], {108} @ 0x6c │ │ │ │ addcs lr, ip, #44564480 @ 0x2a80000 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - b 0x227198 │ │ │ │ + b 0x327160 │ │ │ │ @ instruction: 0xf18ba807 │ │ │ │ - tstpcs r4, #782336 @ p-variant is OBSOLETE @ 0xbf000 │ │ │ │ + tstpcs r4, #798720 @ p-variant is OBSOLETE @ 0xc3000 │ │ │ │ eorls r2, r7, #4, 4 @ 0x40000000 │ │ │ │ strpl pc, [r9, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x145cac │ │ │ │ - blcs 0x11ebf4 │ │ │ │ + blcs 0x145c74 │ │ │ │ + blcs 0x11ebbc │ │ │ │ svccs 0x0008d141 │ │ │ │ svccs 0x0002dc32 │ │ │ │ movwcs sp, #3122 @ 0xc32 │ │ │ │ eors r9, r4, r6, lsl #6 │ │ │ │ msrcc SPSR_sx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cb8c │ │ │ │ + blcs 0x10cb54 │ │ │ │ svcge 0x0028f43f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0020f57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108bac │ │ │ │ + blcs 0x108b74 │ │ │ │ tstcs r0, r3, lsr r0 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ - @ instruction: 0xf062fdad │ │ │ │ + @ instruction: 0xf062fda9 │ │ │ │ movtcs pc, #4013 @ 0xfad @ │ │ │ │ movwls r4, #5633 @ 0x1601 │ │ │ │ vpmax.s8 d25, d8, d2 │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ - blls 0x1eac20 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + blls 0x1eabe8 │ │ │ │ @ instruction: 0xf06c9700 │ │ │ │ smusdx r1, r9, ip │ │ │ │ bicle r2, ip, fp, lsl #30 │ │ │ │ - msrmi CPSR_fc, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnscc pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf942f18b │ │ │ │ + @ instruction: 0xf946f18b │ │ │ │ stcvs 7, cr14, [sl], #380 @ 0x17c │ │ │ │ - msrmi CPSR_fc, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnscc pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ sbcseq r9, r3, r6, lsl #6 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ strb r9, [ip, r7, lsr #6]! │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ subcs lr, r0, #20709376 @ 0x13c0000 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe6dbfc53 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subcs lr, r0, #17039360 @ 0x1040000 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ str pc, [pc, -r5, asr #24]! │ │ │ │ - blx 0xff7a72ce │ │ │ │ + blx 0xff6a7296 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r5, [r2], lr │ │ │ │ + addeq r5, r2, r6, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -223728,158 +223714,158 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x727054 │ │ │ │ + beq 0x72701c │ │ │ │ @ instruction: 0xf1ab3714 │ │ │ │ - @ instruction: 0xf8dae962 │ │ │ │ - bcs 0xf2c38 │ │ │ │ + @ instruction: 0xf8dae966 │ │ │ │ + bcs 0xf2c00 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ - blx 0x72726c │ │ │ │ + blx 0x827234 │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf8d6f9b9 │ │ │ │ - bllt 0xbfaf90 │ │ │ │ + @ instruction: 0xf8d6f9bd │ │ │ │ + bllt 0xbfaf58 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ ldrsbcs pc, [r4, #-133] @ 0xffffff7b @ │ │ │ │ rscsle r2, r0, r0, lsl #20 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ - blx 0x18272a8 │ │ │ │ + blx 0x1927270 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strcs r1, [r4, #3682] @ 0xe62 │ │ │ │ stmdals r0, {r0, r5, r9, sl, lr} │ │ │ │ andvs pc, r2, #5120 @ 0x1400 │ │ │ │ adcvc pc, sl, #8388608 @ 0x800000 │ │ │ │ - blx 0xa8c8e │ │ │ │ + blx 0xa8c56 │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf18b1e65 │ │ │ │ - stmdbls r1, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x173506 │ │ │ │ + blx 0x1734ce │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0xffa28cc2 │ │ │ │ + blx 0xffa28c8a │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf7259354 │ │ │ │ - tstcs fp, r0, asr sl │ │ │ │ + tstcs fp, ip, ror #20 │ │ │ │ @ instruction: 0xf18ba803 │ │ │ │ - tstpcs r7, r1, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r7, r5, lsl #20 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf18ba803 │ │ │ │ - andcs pc, r0, #4145152 @ 0x3f4000 │ │ │ │ + andcs pc, r0, #4096 @ 0x1000 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - @ instruction: 0xf962f18b │ │ │ │ + @ instruction: 0xf966f18b │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ orrsle r2, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf8cb4b0f │ │ │ │ ldmdavs sl, {r2, r4, r6, r8, r9, sp} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r5, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf18b4638 │ │ │ │ - andscs pc, r4, #3620864 @ 0x374000 │ │ │ │ + andscs pc, r4, #3686400 @ 0x384000 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf1bce7c0 │ │ │ │ - svclt 0x0000fb29 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41f4c │ │ │ │ + bl 0xfec41f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], {224} @ 0xe0 │ │ │ │ - blmi 0x816f6c │ │ │ │ + blmi 0x816f34 │ │ │ │ stmdavs r4!, {r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9403 │ │ │ │ cdp 4, 1, cr0, cr13, cr0, {0} │ │ │ │ ldrbtmi r4, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwcs sp, #4384 @ 0x1120 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ stc2 0, cr15, [lr, #-104] @ 0xffffff98 │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdbge r1, {r0, r1, r3, sl, ip, lr} │ │ │ │ ldmib r0, {r2, r4, sl, ip, sp}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x1328d8e │ │ │ │ + blx 0x1328d56 │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - blx 0xffaa74b4 │ │ │ │ + blx 0xff9a747c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, lr, lsl #2 │ │ │ │ + addeq r5, r2, r6, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41fd4 │ │ │ │ + bl 0xfec41f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrmi r6, [r6], -r1, asr #16 │ │ │ │ ldmdblt r9, {r2, r9, sl, lr} │ │ │ │ stmiavs r1!, {r5, sp, lr, pc}^ │ │ │ │ mvnlt r3, r8, lsl #8 │ │ │ │ adcmi r6, fp, #2293760 @ 0x230000 │ │ │ │ vand , q8, │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf06c0032 │ │ │ │ stmdavs r3!, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vand d27, d24, d3 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x826fd8 │ │ │ │ + bllt 0x826fa0 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 d18, d0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7e4fb15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0xfc684 │ │ │ │ + bcs 0xfc64c │ │ │ │ vqadd.s8 , , q0 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vqdmlal.s q11, d16, d0 │ │ │ │ + vmul.f d22, d0, d0[2] │ │ │ │ @ instruction: 0xf6480932 │ │ │ │ - vmul.i d17, d0, d0[6] │ │ │ │ + vmvn.i16 d17, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf100082e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ orrslt r3, sl, ip, lsl #8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @@ -223888,267 +223874,267 @@ │ │ │ │ stmiavs r2!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strcc r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ streq lr, [r3, #-2597] @ 0xfffff5db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ stcle 14, cr2, [r7, #-0] │ │ │ │ vand d27, d24, d13 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ svccs 0x0000032f │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - sbccs pc, ip, r8, asr #4 │ │ │ │ + addscs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf06c47f0 │ │ │ │ vpmax.s8 , q12, │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ svccs 0x0000012f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfeea70a4 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + blt 0xfeea706c │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - sbcscs pc, r4, r8, asr #4 │ │ │ │ + addscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfe9a70cc │ │ │ │ + blt 0xfe9a7094 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42124 │ │ │ │ + bl 0xfec420ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ @ instruction: 0x4621fa93 │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ @ instruction: 0xf648ff77 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4010 │ │ │ │ svclt 0x0000ba83 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42164 │ │ │ │ + bl 0xfec4212c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ stmdami r6, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff5af7ff │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1aa7144 │ │ │ │ - eorseq sp, r3, r0, asr pc │ │ │ │ + blt 0x1aa710c │ │ │ │ + eorseq sp, r3, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec421a0 │ │ │ │ + bl 0xfec42168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x339bb4 │ │ │ │ + blcs 0x339b7c │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x23b0a0 │ │ │ │ + bleq 0x23b068 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - andscc pc, r0, r8, asr #4 │ │ │ │ + sbcscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x13a717c │ │ │ │ - strle r0, [pc], #-802 @ 0xeafd0 │ │ │ │ + blx 0x13a7144 │ │ │ │ + strle r0, [pc], #-802 @ 0xeaf98 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorscc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xf271a0 │ │ │ │ - eorcc pc, ip, r8, asr #4 │ │ │ │ + blt 0xf27168 │ │ │ │ + rscscs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xda71ac │ │ │ │ + blx 0xda7174 │ │ │ │ vabd.s8 q15, q12, q12 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [pc, fp, lsr #20] @ │ │ │ │ - rsccs pc, ip, r8, asr #4 │ │ │ │ + adcscs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa271c8 │ │ │ │ + blx 0xa27190 │ │ │ │ vaba.s8 q15, q12, q4 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ bfi pc, sp, (invalid: 20:17) @ │ │ │ │ - rscscs pc, r8, r8, asr #4 │ │ │ │ + sbccs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x6a71e4 │ │ │ │ + blx 0x6a71ac │ │ │ │ vabd.s8 q15, q12, q5 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strb pc, [r3, pc, lsl #20] @ │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3738c4 │ │ │ │ - beq 0x36d880 │ │ │ │ + beq 0x37388c │ │ │ │ + beq 0x36d848 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ vtst.8 , q4, q1 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ vmul.i8 , q12, │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 , q12, │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vmla.i d19, d0, d0[4] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 , q12, │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 , q12, │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 d27, d24, d29 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 d27, d24, d23 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 d27, d24, d17 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000b9ab │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42314 │ │ │ │ + bl 0xfec422dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vshl.s8 d21, d4, d8 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf99af06c │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r1], -r9, lsl #31 │ │ │ │ - rsccc pc, r4, r8, asr #4 │ │ │ │ + adccc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt lr, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d14, d4 │ │ │ │ - vmla.i d20, d16, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf97ef06c │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrmi r1, [sl], #-338 @ 0xfffffeae │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r5], -fp, lsl #22 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ vqdmulh.s d29, d8, d18 │ │ │ │ - vqshl.s64 , q14, #0 │ │ │ │ + vqdmlsl.s , d16, d0[1] │ │ │ │ vabd.s8 d16, d13, d30 │ │ │ │ - vsubhn.i16 d19, q8, q2 │ │ │ │ + vmlsl.s , d0, d0[3] │ │ │ │ vmax.s8 d16, d8, d31 │ │ │ │ - @ instruction: 0xf2c038f0 │ │ │ │ + @ instruction: 0xf2c038b8 │ │ │ │ @ instruction: 0xf04f082e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ @ instruction: 0xf94cf06c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - adcsvc pc, r0, r7, asr #4 │ │ │ │ + rsbsvc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec423fc │ │ │ │ + bl 0xfec423c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - adcsne pc, ip, sp, asr #4 │ │ │ │ + addne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vmax.s8 d20, d8, d14 │ │ │ │ - vshl.s64 , q12, #0 │ │ │ │ + vmls.f d19, d16, d0[0] │ │ │ │ @ instruction: 0xf06c052e │ │ │ │ and pc, r9, r3, lsr #18 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0xff12728e │ │ │ │ + blx 0xff127256 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf06cb109 │ │ │ │ strcc pc, [r4], #-2329 @ 0xfffff6e7 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfeca72a4 │ │ │ │ + blx 0xfeca726c │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andmi pc, r0, r8, asr #4 │ │ │ │ + sbccc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r4!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42480 │ │ │ │ + bl 0xfec42448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ stmdavs lr!, {r0, r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r7, r6, lsr #32 │ │ │ │ - cdp 1, 2, cr15, cr12, cr10, {5} │ │ │ │ + cdp 1, 3, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0xf03768eb │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ @ instruction: 0xd0171dba │ │ │ │ eorsle r2, r8, r1, lsl lr │ │ │ │ eorle r2, r4, sp, lsl lr │ │ │ │ vst1.8 {d6[7]}, [r7], r3 │ │ │ │ stmdbvs sl!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -224194,295 +224180,295 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ vhadd.s8 d16, d8, d15 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ vtst.8 , q4, │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 , q4, │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 , q4, │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 , q4, │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000b85b │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - sbcpl pc, r4, r8, asr #4 │ │ │ │ + addpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt ip, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - sbcspl pc, ip, r8, asr #4 │ │ │ │ + adcpl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r4, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdalt lr!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - adcspl pc, r8, r8, asr #4 │ │ │ │ + addpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r8!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - sbcspl pc, r0, r8, asr #4 │ │ │ │ + addspl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r2!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - adcpl pc, ip, r8, asr #4 │ │ │ │ + rsbspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdalt ip, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - eorsmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdalt r6, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - submi pc, r0, r8, asr #4 │ │ │ │ + andmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdalt r0, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - subsmi pc, r0, r8, asr #4 │ │ │ │ + andsmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt sl, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - rsbmi pc, r4, r8, asr #4 │ │ │ │ + eormi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r4, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - rsbsmi pc, r8, r8, asr #4 │ │ │ │ + submi pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00fef06b │ │ │ │ - addmi pc, ip, r8, asr #4 │ │ │ │ + subsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00f8f06b │ │ │ │ - addsmi pc, ip, r8, asr #4 │ │ │ │ + rsbmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00f2f06b │ │ │ │ - adcmi pc, ip, r8, asr #4 │ │ │ │ + rsbsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00ecf06b │ │ │ │ - adcsmi pc, ip, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00e6f06b │ │ │ │ - sbcmi pc, ip, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00e0f06b │ │ │ │ - sbcsmi pc, ip, r8, asr #4 │ │ │ │ + adcmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00daf06b │ │ │ │ - rscsmi pc, r0, r8, asr #4 │ │ │ │ + adcsmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00d4f06b │ │ │ │ - andpl pc, r4, r8, asr #4 │ │ │ │ + sbcmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00cef06b │ │ │ │ - andspl pc, r8, r8, asr #4 │ │ │ │ + rscmi pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00c8f06b │ │ │ │ - eorpl pc, r8, r8, asr #4 │ │ │ │ + rscsmi pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00c2f06b │ │ │ │ - eorspl pc, r8, r8, asr #4 │ │ │ │ + andpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00bcf06b │ │ │ │ - subspl pc, r0, r8, asr #4 │ │ │ │ + andspl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b6f06b │ │ │ │ - rsbpl pc, r0, r8, asr #4 │ │ │ │ + eorpl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b0f06b │ │ │ │ - rsbspl pc, r8, r8, asr #4 │ │ │ │ + subpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00aaf06b │ │ │ │ - addpl pc, ip, r8, asr #4 │ │ │ │ + subspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00a4f06b │ │ │ │ - addspl pc, ip, r8, asr #4 │ │ │ │ + rsbpl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x009ef06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4272c │ │ │ │ + bl 0xfec426f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc7b │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ @ instruction: 0xf648bf79 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ qsub16mi pc, sl, r3 @ │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e458 │ │ │ │ - eorseq sp, r3, r0, lsl #31 │ │ │ │ - ldrhteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r8, asr #30 │ │ │ │ + eorseq sp, r3, r8, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42798 │ │ │ │ + bl 0xfec42760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vrshr.s64 d21, d16, #64 │ │ │ │ stcmi 2, cr0, [r0], #-184 @ 0xffffff48 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdbvs r2!, {r1, sp, lr, pc}^ │ │ │ │ cmplt r2, #12, 8 @ 0xc000000 │ │ │ │ @ instruction: 0x43ab6823 │ │ │ │ @ instruction: 0x4611d1f9 │ │ │ │ - addvs pc, r0, ip, asr #4 │ │ │ │ + subvs pc, r8, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xff48f06b │ │ │ │ @ instruction: 0xf6486823 │ │ │ │ - vmla.f d17, d0, d0[6] │ │ │ │ - b 0xa2ba94 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + b 0xa2ba5c │ │ │ │ @ instruction: 0xf4350503 │ │ │ │ tstle r9, r0, ror r2 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082e00 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ vmax.f32 d27, d13, d27 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf435012f │ │ │ │ rscle r4, r5, r0, ror r2 │ │ │ │ - rscspl pc, r4, r8, asr #4 │ │ │ │ + adcspl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef06b │ │ │ │ svclt 0x0000e7de │ │ │ │ - eorseq lr, r3, r8, lsl #1 │ │ │ │ + eorseq lr, r3, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42834 │ │ │ │ + bl 0xfec427fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x16bb00 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ + blmi 0x16bac8 │ │ │ │ mulls r0, r1, r2 │ │ │ │ stc2 1, cr15, [r6], #-316 @ 0xfffffec4 │ │ │ │ - eorseq lr, r3, r8, ror #1 │ │ │ │ + ldrhteq lr, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ - beq 0x1677a8 │ │ │ │ - rscmi pc, ip, lr, asr #4 │ │ │ │ + beq 0x167770 │ │ │ │ + adcsmi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrbcc pc, [r4, r1, asr #12] @ │ │ │ │ + ldrcc pc, [ip, r1, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ cdp2 0, 14, cr15, cr14, cr11, {3} │ │ │ │ - ldrbvs pc, [r0, #576] @ 0x240 @ │ │ │ │ + ldrvs pc, [r8, #576] @ 0x240 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - ldmdami ip, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdami r4!, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a94650 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ ldrbmi r9, [r1], r0, lsl #22 │ │ │ │ - bleq 0x1277e0 │ │ │ │ + bleq 0x1277a8 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ strbmi r4, [r9], -r8, lsr #12 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ cdp2 0, 13, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf10b2000 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x133ad8 │ │ │ │ + blx 0x133aa0 │ │ │ │ eormi pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ cdp2 0, 11, cr15, cr14, cr11, {3} │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1ba │ │ │ │ - bls 0x15f740 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x15f708 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvs pc, r4, r8, asr #4 │ │ │ │ + sbcspl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ cdplt 0, 10, cr15, cr4, cr11, {3} │ │ │ │ - beq 0x967858 │ │ │ │ + beq 0x967820 │ │ │ │ svclt 0x0000e7be │ │ │ │ - ldrshteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, r4, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4292c │ │ │ │ + bl 0xfec428f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf06b9e04 │ │ │ │ strtmi pc, [r8], -sp, lsl #29 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr4, cr11, {3} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vfma.f32 d31, d8, d13 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldccs 14, cr15, [r1, #-492] @ 0xfffffe14 │ │ │ │ @ instruction: 0xf1a4d017 │ │ │ │ - blx 0xfedec79c │ │ │ │ + blx 0xfedec764 │ │ │ │ stmdbeq r4!, {r2, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142d02 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ stmdblt r3!, {r0, r8, r9}^ │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ @ instruction: 0xf648fe0f │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ adcslt fp, r6, #1552 @ 0x610 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ @ instruction: 0xf648fe57 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ vceq.f32 , q4, │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf648fe49 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ svclt 0x0000be41 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -224499,1022 +224485,1022 @@ │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ movwcs r4, #5709 @ 0x164d │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffb6f019 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r6, lsl #16 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vadd.f32 d31, d24, d5 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strtmi pc, [r8], -r7, lsl #28 │ │ │ │ - blx 0xfe929856 │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + blx 0xfe92981e │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ svceq 0x0011f1b8 │ │ │ │ @ instruction: 0xf1b8d015 │ │ │ │ svclt 0x00080f02 │ │ │ │ svceq 0x000af1b9 │ │ │ │ ldrtmi sp, [r1], -pc │ │ │ │ svclt 0x00082c02 │ │ │ │ andle r2, fp, sl, lsl #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fd93 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b43f8 │ │ │ │ adcslt fp, r1, #14656 @ 0x3940 │ │ │ │ andsle r2, r3, r3, lsl #18 │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ strmi r4, [r1], r5, lsl #12 │ │ │ │ strmi lr, [r4], -pc, lsr #15 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ - andsvs pc, r8, r8, asr #4 │ │ │ │ + rscpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #428] @ 0x1ac │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 0, cr15, [r0, #428] @ 0x1ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42ae8 │ │ │ │ + bl 0xfec42ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldc2 0, cr15, [r2, #428]! @ 0x1ac │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -lr, lsl #4 │ │ │ │ - addvc pc, r4, r8, asr #4 │ │ │ │ + subvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #428]! @ 0x1ac │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r0, #428]! @ 0x1ac │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ @ instruction: 0xff3cf010 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r9], -r9, ror #1 │ │ │ │ - eorvs pc, r4, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #428] @ 0x1ac │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42b54 │ │ │ │ + bl 0xfec42b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06b4614 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #-428]! @ 0xfffffe54 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [r8, #-428]! @ 0xfffffe54 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf648fd5d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4010 │ │ │ │ svclt 0x0000bd55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42bc0 │ │ │ │ + bl 0xfec42b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r4, #-428] @ 0xfffffe54 │ │ │ │ eorpl pc, r8, ip, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9f2f7ff │ │ │ │ vmla.i8 d27, d29, d12 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf648fd31 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ strtmi fp, [r1], -r9, lsr #26 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-428] @ 0xfffffe54 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r6, #-428] @ 0xfffffe54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42c3c │ │ │ │ + bl 0xfec42c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [r6, #-428] @ 0xfffffe54 │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #428 @ 0x1ac │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [lr], #428 @ 0x1ac │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf648fce3 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bcdb │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42cb8 │ │ │ │ + bl 0xfec42c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r8], {107} @ 0x6b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #428 @ 0x1ac │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0], #428 @ 0x1ac │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf648fca5 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bc9d │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42d34 │ │ │ │ + bl 0xfec42cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl], {107} @ 0x6b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-428 @ 0xfffffe54 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2], #-428 @ 0xfffffe54 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf648fc67 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bc5f │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42db0 │ │ │ │ + bl 0xfec42d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06b9d04 │ │ │ │ pldw [r4, #-3149] @ 0xfffff3b3 │ │ │ │ andle r5, r8, #128, 30 @ 0x200 │ │ │ │ vmla.i8 , q14, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ rsbmi fp, r6, #16640 @ 0x4100 │ │ │ │ @ instruction: 0xf0104630 │ │ │ │ @ instruction: 0x4602fddd │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vfma.f32 d31, d12, d19 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ movwcs fp, #7211 @ 0x1c2b │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r5], -r1, asr #27 │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0x4629fc1b │ │ │ │ - subsvs pc, ip, r8, asr #4 │ │ │ │ + eorvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {107} @ 0x6b │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {107} @ 0x6b │ │ │ │ svclt 0x0000e7c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42e50 │ │ │ │ + bl 0xfec42e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - blx 0x27e16 │ │ │ │ + blx 0x27dde │ │ │ │ vmla.i8 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldmiblt r4!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffaa7e42 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xffaa7e0a │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff8a7e50 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + bllt 0xff8a7e18 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ @ instruction: 0x2c00fbd3 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff2a7e82 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xff2a7e4a │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff0a7e90 │ │ │ │ + bllt 0xff0a7e58 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42eec │ │ │ │ + bl 0xfec42eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ - blx 0xfed27eae │ │ │ │ + blx 0xfed27e76 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21c │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeaa7ec2 │ │ │ │ + blx 0xfeaa7e8a │ │ │ │ stmdale fp, {r0, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ svccs 0x00363d44 │ │ │ │ vrhadd.s8 d18, d8, d24 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xfe727ede │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + blx 0xfe727ea6 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe527eec │ │ │ │ + bllt 0xfe527eb4 │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ stc2 0, cr15, [ip, #-64]! @ 0xffffffc0 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r1], -r9, ror #3 │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe1a7f0a │ │ │ │ + blx 0xfe1a7ed2 │ │ │ │ vabd.s8 q15, q12, q12 │ │ │ │ - vmla.i d23, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7e1fb7b │ │ │ │ - andsvc pc, r8, r8, asr #4 │ │ │ │ + rscvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e27f26 │ │ │ │ + blx 0x1e27eee │ │ │ │ vaba.s8 q15, q12, q5 │ │ │ │ - vshr.s64 q11, q10, #64 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldrb pc, [r3, sp, ror #22] @ │ │ │ │ - sbcsvs pc, r4, r8, asr #4 │ │ │ │ + addsvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1aa7f42 │ │ │ │ + blx 0x1aa7f0a │ │ │ │ vabd.s8 q15, q12, q6 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c5fb5f │ │ │ │ - addvs pc, r4, r8, asr #4 │ │ │ │ + subvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1727f5e │ │ │ │ + blx 0x1727f26 │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42fbc │ │ │ │ + bl 0xfec42f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1127f8e │ │ │ │ + blx 0x1127f56 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xe27fa6 │ │ │ │ + blx 0xe27f6e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmvn.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q0, q0 │ │ │ │ @ instruction: 0xf1aa042f │ │ │ │ - movtcs lr, #2166 @ 0x876 │ │ │ │ + movtcs lr, #2170 @ 0x87a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0x1328518 │ │ │ │ + blx 0x12284e0 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x6a7fe2 │ │ │ │ + blx 0x6a7faa │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d114 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x2a8000 │ │ │ │ + bllt 0x2a7fc8 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c5fafb │ │ │ │ - blx 0xfe52855c │ │ │ │ + blx 0xfe428524 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4307c │ │ │ │ + bl 0xfec43044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, sl, lsr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff92804c │ │ │ │ + blx 0xff928014 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ - movtcs lr, #2086 @ 0x826 │ │ │ │ + movtcs lr, #2090 @ 0x82a │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrtvc pc, [r8], -r8, asr #4 @ │ │ │ │ + strvc pc, [r0], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ vmax.s8 d25, d12, d1 │ │ │ │ - vsubhn.i16 d22, q8, q0 │ │ │ │ + vmlsl.s q11, d0, d0[2] │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - @ instruction: 0xf9f4f1bb │ │ │ │ + @ instruction: 0xf9f0f1bb │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xff1a8088 │ │ │ │ + blx 0xff1a8050 │ │ │ │ vmla.i8 , , q6 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - blmi 0x4ea9d0 │ │ │ │ - blls 0x645f60 │ │ │ │ + blmi 0x4ea998 │ │ │ │ + blls 0x645f28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ strtmi fp, [r1], -r7, lsr #21 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8280d4 │ │ │ │ + blx 0xfe82809c │ │ │ │ @ instruction: 0xf1bbe7e3 │ │ │ │ - svclt 0x0000fa31 │ │ │ │ + svclt 0x0000fa2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ vqdmulh.s d20, d8, d26 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #512000 @ 0x7d000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtcc pc, [ip], #584 @ 0x248 @ │ │ │ │ + strbcc pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - svc 0x00bef1a9 │ │ │ │ + svc 0x00c2f1a9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vbic.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strvs pc, [r0, ip, asr #4] │ │ │ │ + strbvs pc, [r8, -ip, asr #4] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1bb9700 │ │ │ │ - @ instruction: 0x4631f991 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #19 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ ldmiblt sp, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ andcs pc, r1, #356352 @ 0x57000 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xff3ef7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d111 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x11a8188 │ │ │ │ + blt 0x11a8150 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfa8198 │ │ │ │ + blx 0xfa8160 │ │ │ │ @ instruction: 0xf1bbe7e1 │ │ │ │ - svclt 0x0000f9cf │ │ │ │ + svclt 0x0000f9cb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r8, ror r1 │ │ │ │ + eorseq lr, r3, r0, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43204 │ │ │ │ + bl 0xfec431cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d884 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + blmi 0xc3d84c │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ @ instruction: 0x2c00fa1b │ │ │ │ vand d29, d8, d28 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #61440 @ 0xf000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvc pc, [r8], #-584 @ 0xfffffdb8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec050 │ │ │ │ - svc 0x0050f1a9 │ │ │ │ + strvc pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec018 │ │ │ │ + svc 0x0054f1a9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - strtmi pc, [r9], -r3, lsr #18 │ │ │ │ + @ instruction: 0x4629f91f │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #3948544 @ 0x3c4000 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d114 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt ip, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c0f9d1 │ │ │ │ - @ instruction: 0xf966f1bb │ │ │ │ + @ instruction: 0xf962f1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, ip, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec432d4 │ │ │ │ + bl 0xfec4329c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d954 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + blmi 0xc3d91c │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ @ instruction: 0x2c00f9b3 │ │ │ │ vand d29, d8, d28 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #2736128 @ 0x29c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvc pc, [r8], #-584 @ 0xfffffdb8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec120 │ │ │ │ - cdp 1, 14, cr15, cr8, cr9, {5} │ │ │ │ + strvc pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec0e8 │ │ │ │ + cdp 1, 14, cr15, cr12, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4629f8bb │ │ │ │ + @ instruction: 0x4629f8b7 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #2244608 @ 0x224000 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d114 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r4!, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r0, r9, ror #18] @ │ │ │ │ - @ instruction: 0xf8fef1bb │ │ │ │ + @ instruction: 0xf8faf1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0x0094cdb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec433a4 │ │ │ │ + bl 0xfec4336c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf94cf06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3730 @ 0xe92 │ │ │ │ + movtcs lr, #3734 @ 0xe96 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrtvc pc, [r8], -r8, asr #4 @ │ │ │ │ + strvc pc, [r0], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ vmax.s8 d25, d12, d1 │ │ │ │ - vsubhn.i16 d22, q8, q0 │ │ │ │ + vmlsl.s q11, d0, d0[2] │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - @ instruction: 0xf860f1bb │ │ │ │ + @ instruction: 0xf85cf1bb │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf92ef06b │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - tstpvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + mvnpl pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf91ef06b │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf914f06b │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d110 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r4, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6414621 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ @ instruction: 0xe7ddf8fd │ │ │ │ - @ instruction: 0xf892f1bb │ │ │ │ + @ instruction: 0xf88ef1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43478 │ │ │ │ + bl 0xfec43440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8e2f06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3624 @ 0xe28 │ │ │ │ + movtcs lr, #3628 @ 0xe2c │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrtvc pc, [r8], -r8, asr #4 @ │ │ │ │ + strvc pc, [r0], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ vmax.s8 d25, d12, d1 │ │ │ │ - vsubhn.i16 d22, q8, q0 │ │ │ │ + vmlsl.s q11, d0, d0[2] │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - @ instruction: 0xfff6f1ba │ │ │ │ + @ instruction: 0xfff2f1ba │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c4f06b │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - tstpvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + mvnpl pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8b4f06b │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf06b │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d110 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt sl, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6414621 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ bfi pc, r3, #17, #13 @ │ │ │ │ - @ instruction: 0xf828f1bb │ │ │ │ + @ instruction: 0xf824f1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ strmi r4, [r4], -pc, lsr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r0], lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf06b9e1c │ │ │ │ subcs pc, r0, #7667712 @ 0x750000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ + ldc 1, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldrbcc pc, [ip, #584]! @ 0x248 @ │ │ │ │ + strbcc pc, [r4, #584] @ 0x248 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - strbmi pc, [r1], -r7, lsl #31 @ │ │ │ │ + strbmi pc, [r1], -r3, lsl #31 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf894f855 │ │ │ │ subcs r3, r0, #0, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1a9463e │ │ │ │ - movtcs lr, #3478 @ 0xd96 │ │ │ │ + movtcs lr, #3482 @ 0xd9a │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #10 │ │ │ │ - msrvc (UNDEF: 104), r8 │ │ │ │ + teqpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff68f1ba │ │ │ │ + @ instruction: 0xff64f1ba │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf836f06b │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d108 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r6!, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffbcf1ba │ │ │ │ + @ instruction: 0xffb8f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43624 │ │ │ │ + bl 0xfec435ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf06b461d │ │ │ │ ldccs 8, cr15, [pc], {17} │ │ │ │ @ instruction: 0xf64dd855 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x1ad118 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + bl 0x1ad0e0 │ │ │ │ vcgt.s8 d16, d16, d4 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06b12e0 │ │ │ │ vadd.i8 d31, d8, d1 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ stmiblt r5!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffecf06a │ │ │ │ vmul.i8 , , q11 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf648ffe1 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ vrecps.f32 , q12, │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xffcef06a │ │ │ │ rscle r2, r0, r0, lsl #28 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf648ffc1 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ @ instruction: 0x4621bfb9 │ │ │ │ - sbcscc pc, r4, r1, asr #12 │ │ │ │ + addscc pc, ip, r1, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xffb2f06a │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ vpadd.i8 d20, d8, d20 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #604 @ 0x25c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip, #584]! @ 0x248 @ │ │ │ │ + strbcc pc, [r4, #584] @ 0x248 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldcl 1, cr15, [r8], {169} @ 0xa9 │ │ │ │ + ldcl 1, cr15, [ip], {169} @ 0xa9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q0, q0 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - ldrtmi pc, [r9], -fp, lsr #29 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsr #29 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0xfe2ac354 │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + bllt 0xfe2ac31c │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #452 @ 0x1c4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r6], #676 @ 0x2a4 │ │ │ │ + ldc 1, cr15, [sl], #676 @ 0x2a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6419102 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - strbmi pc, [r1], -r9, lsl #29 @ │ │ │ │ + strbmi pc, [r1], -r5, lsl #29 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46c310 │ │ │ │ - blls 0x646620 │ │ │ │ + blmi 0x46c2d8 │ │ │ │ + blls 0x6465e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a41f0 │ │ │ │ strtmi fp, [sl], -r7, asr #30 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ccff3f │ │ │ │ - mrc2 1, 6, pc, cr4, cr10, {5} │ │ │ │ + mrc2 1, 6, pc, cr0, cr10, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ vpadd.i8 d20, d8, d25 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a9078 │ │ │ │ subcs pc, r0, #33, 30 @ 0x84 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtcc pc, [ip], r8, asr #4 @ │ │ │ │ + strbcc pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - stcl 1, cr15, [r2], #-676 @ 0xfffffd5c │ │ │ │ + stcl 1, cr15, [r6], #-676 @ 0xfffffd5c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4641fe35 │ │ │ │ + @ instruction: 0x4641fe31 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #3, 30 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - mcrr 1, 10, pc, r8, cr9 @ │ │ │ │ + mcrr 1, 10, pc, ip, cr9 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - ldrtmi pc, [r9], -r3, lsr #28 @ │ │ │ │ + @ instruction: 0x4639fe1f │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fef1 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - tstpvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + mvnpl pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 14, cr15, cr0, cr10, {3} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr6, cr10, {3} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d110 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 12, cr15, cr6, cr10, {3} │ │ │ │ @ instruction: 0xf6414649 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ @ instruction: 0xe7ddfebf │ │ │ │ - mrc2 1, 2, pc, cr4, cr10, {5} │ │ │ │ + mrc2 1, 2, pc, cr0, cr10, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ vpadd.i8 d20, d8, d25 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #2576 @ 0xa10 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtcc pc, [ip], #584 @ 0x248 @ │ │ │ │ + strbcc pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - bl 0xff9a8dd4 │ │ │ │ + bl 0xffaa8d9c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vbic.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strvs pc, [r0, ip, asr #4] │ │ │ │ + strbvs pc, [r8, -ip, asr #4] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ - @ instruction: 0x4631fdb5 │ │ │ │ + @ instruction: 0x4631fdb1 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0x86c168 │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + bllt 0x86c130 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fe7b │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr10, {3} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d127 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 5, cr15, cr14, cr10, {3} │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ cdp2 0, 5, cr15, cr6, cr10, {3} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4314 @ 0x10da │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r1], -r9, ror #31 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbsvc pc, r0, r8, asr #4 │ │ │ │ + eorsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr0, cr10, {3} │ │ │ │ @ instruction: 0xf1bae7d0 │ │ │ │ - svclt 0x0000fdd5 │ │ │ │ + svclt 0x0000fdd1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec439f4 │ │ │ │ + bl 0xfec439bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050f90 │ │ │ │ addslt r4, r7, r2, lsr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225522,348 +225508,348 @@ │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4604ffb9 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ @ instruction: 0xf06a062f │ │ │ │ subcs pc, r0, #15, 28 @ 0xf0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x1528ef8 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + bl 0x1628ec0 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwvs lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrtmi pc, [r9], -r7, lsr #26 @ │ │ │ │ + ldrtmi pc, [r9], -r3, lsr #26 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #15680 @ 0x3d40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfa8f24 │ │ │ │ + bl 0x10a8eec │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ strls r0, [r1], -pc, lsr #4 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - @ instruction: 0x4621fd11 │ │ │ │ + strtmi pc, [r1], -sp, lsl #26 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36c020 │ │ │ │ - blls 0x646910 │ │ │ │ + blmi 0x36bfe8 │ │ │ │ + blls 0x6468d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ @ instruction: 0xf1babdcf │ │ │ │ - svclt 0x0000fd65 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ vpadd.i8 d20, d8, d24 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ vqadd.s8 q12, q4, q12 │ │ │ │ - vshl.s64 , q14, #0 │ │ │ │ + vmls.f d19, d16, d0[1] │ │ │ │ svcls 0x0020052e │ │ │ │ stc2 0, cr15, [ip, #424]! @ 0x1a8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2802 @ 0xaf2 │ │ │ │ + movtcs lr, #2806 @ 0xaf6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrtvc pc, [r8], #-584 @ 0xfffffdb8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec924 │ │ │ │ + strvc pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec8ec │ │ │ │ vshl.s8 d25, d1, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - stc2l 1, cr15, [r4], {186} @ 0xba │ │ │ │ + stc2l 1, cr15, [r0], {186} @ 0xba │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2, #424] @ 0x1a8 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xff5a8ff4 │ │ │ │ + b 0xff6a8fbc │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmls.f d23, d0, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf1ba4500 │ │ │ │ - strbmi pc, [r1], -r9, lsr #25 @ │ │ │ │ + strbmi pc, [r1], -r5, lsr #25 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #7616 @ 0x1dc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xff029020 │ │ │ │ + b 0xff128fe8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639fc93 │ │ │ │ + ldrtmi pc, [r9], -pc, lsl #25 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36bf24 │ │ │ │ - blls 0x646a0c │ │ │ │ + blmi 0x36beec │ │ │ │ + blls 0x6469d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a43f0 │ │ │ │ @ instruction: 0xf1babd51 │ │ │ │ - svclt 0x0000fce7 │ │ │ │ + svclt 0x0000fce3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsl r2 │ │ │ │ + ldrsbteq lr, [r3], -ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ ldrmi r5, [pc], -r0, lsl #1 │ │ │ │ ldrmi r4, [r1], r1, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ vtst.8 d19, d8, d15 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x114be8 │ │ │ │ + bcs 0x114bb0 │ │ │ │ ldrmi fp, [r8], r8, lsl #30 │ │ │ │ stc2 0, cr15, [r8, #-424]! @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vshl.s64 , q14, #0 │ │ │ │ + vmls.f d19, d16, d0[1] │ │ │ │ @ instruction: 0xf1a9052e │ │ │ │ - movtcs lr, #2666 @ 0xa6a │ │ │ │ + movtcs lr, #2670 @ 0xa6e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrtvc pc, [r8], -r8, asr #4 @ │ │ │ │ + strvc pc, [r0], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [ip], #-744 @ 0xfffffd18 │ │ │ │ + ldc2 1, cr15, [r8], #-744 @ 0xfffffd18 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [sl, #-424] @ 0xfffffe58 │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #1, 26 @ 0x40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x12a910c │ │ │ │ + b 0x13a90d4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - ldrbmi pc, [r1], -r1, lsr #24 @ │ │ │ │ + @ instruction: 0x4651fc1d │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #61184 @ 0xef00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xe29130 │ │ │ │ + b 0xf290f8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - strbmi pc, [r1], -r7, lsl #24 @ │ │ │ │ + strbmi pc, [r1], -r3, lsl #24 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46be0c │ │ │ │ - blls 0x646b24 │ │ │ │ + blmi 0x46bdd4 │ │ │ │ + blls 0x646aec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ ldrtmi fp, [r9], -r5, asr #25 │ │ │ │ vmax.s8 d20, d8, d26 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7bafcbd │ │ │ │ - mrrc2 1, 11, pc, r2, cr10 @ │ │ │ │ + mcrr2 1, 11, pc, lr, cr10 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ ldrmi r4, [r4], -r6, asr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ vtst.8 d25, d8, d14 │ │ │ │ - vshl.s64 , q14, #0 │ │ │ │ + vmls.f d19, d16, d0[1] │ │ │ │ svcls 0x0020052e │ │ │ │ ldc2 0, cr15, [sl], {106} @ 0x6a │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ - andsvs pc, r8, sp, asr #12 │ │ │ │ + rscpl pc, r0, sp, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - ldrbtvc pc, [r8], #-584 @ 0xfffffdb8 @ │ │ │ │ + strbvc pc, [r0], #-584 @ 0xfffffdb8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2516 @ 0x9d4 │ │ │ │ + movtcs lr, #2520 @ 0x9d8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ vrshl.s8 d25, d2, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0xfeba9252 │ │ │ │ + blx 0xfeaa921a │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - strvc pc, [ip], r8, asr #4 │ │ │ │ + ldrbvc pc, [r4], -r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-424 @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2490 @ 0x9ba │ │ │ │ + movtcs lr, #2494 @ 0x9be │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ strls r9, [r1], -r0, lsl #8 │ │ │ │ - blx 0xfe62927e │ │ │ │ + blx 0xfe529246 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - vmla.i8 d30, d24, d24 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vmla.i8 d30, d24, d28 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - blx 0x20a92aa │ │ │ │ + blx 0x1fa9272 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ mcrr2 0, 6, pc, ip, cr10 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2450 @ 0x992 │ │ │ │ + movtcs lr, #2454 @ 0x996 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - asrsvc pc, r8, #4 @ │ │ │ │ + cmnpvc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0x1a292de │ │ │ │ + blx 0x19292a6 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d108 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ - blx 0xfef2930a │ │ │ │ + blx 0xfee292d2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ vqdmulh.s q10, q4, q4 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ vmul.i8 d26, d8, d14 │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf8dd042e │ │ │ │ @ instruction: 0xf06a8080 │ │ │ │ subcs pc, r0, #261120 @ 0x3fc00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmdb r4, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r8, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - @ instruction: 0x4631fb17 │ │ │ │ + @ instruction: 0x4631fb13 │ │ │ │ @ instruction: 0xf645a805 │ │ │ │ - @ instruction: 0xf2c056b4 │ │ │ │ + vmvn.i32 , #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf06a0632 │ │ │ │ subcs pc, r0, #230400 @ 0x38400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmdb r6!, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb sl!, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strls r9, [r0, #-1026] @ 0xfffffbfe │ │ │ │ @ instruction: 0xf1ba9601 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #22 @ │ │ │ │ + @ instruction: 0x4639fafd │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #211968 @ 0x33c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdb r4, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r8, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9402 │ │ │ │ - ldrbmi pc, [r1], -pc, ror #21 @ │ │ │ │ + ldrbmi pc, [r1], -fp, ror #21 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fbbd │ │ │ │ @ instruction: 0xd12c0f00 │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fbb3 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ svclt 0x009d0032 │ │ │ │ - tstpvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + mvnpl pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ - bicvc pc, r4, r8, asr #4 │ │ │ │ + orrvc pc, ip, r8, asr #4 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf06a1450 │ │ │ │ - blmi 0x46bb9c │ │ │ │ - blls 0x646d94 │ │ │ │ + blmi 0x46bb64 │ │ │ │ + blls 0x646d5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ strtmi fp, [r2], -sp, lsl #23 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [r0, r5, lsl #23] @ │ │ │ │ - blx 0x7a9446 │ │ │ │ + blx 0x6a940e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43f68 │ │ │ │ + bl 0xfec43f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, r0, asr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225876,282 +225862,282 @@ │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r4, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r4], #96 @ 0x60 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ ldrtmi r6, [r9], -sp, lsr #16 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbcc pc, [ip, r8, asr #4]! @ │ │ │ │ + strbcc pc, [r4, r8, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - blx 0x13a8f76 │ │ │ │ + blx 0x13a8f3e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2192 @ 0x890 │ │ │ │ + movtcs lr, #2196 @ 0x894 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, -r5, lsl #16] │ │ │ │ - ldcvc 2, cr15, [r8], #-288 @ 0xfffffee0 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0xecae8 │ │ │ │ + stcvc 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0xecab0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcvs 2, cr15, [r0], {76} @ 0x4c │ │ │ │ + mcrrvs 2, 4, pc, r8, cr12 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x19294e4 │ │ │ │ + blx 0x18294ac │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xca8fae │ │ │ │ + blx 0xca8f76 │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - blx 0xa28fc2 │ │ │ │ + blx 0xa28f8a │ │ │ │ stmdami r7!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4629 │ │ │ │ - blmi 0xa2ae50 │ │ │ │ - blls 0x646e90 │ │ │ │ + blmi 0xa2ae18 │ │ │ │ + blls 0x646e58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ andcs fp, r4, #15360 @ 0x3c00 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r5], -r7, lsr #25 │ │ │ │ @ instruction: 0xd1b12800 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q0, q0 │ │ │ │ @ instruction: 0xf06a042f │ │ │ │ subcs pc, r0, #1036288 @ 0xfd000 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - stmda r2, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r6, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strls r2, [r1], #-832 @ 0xfffffcc0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - @ instruction: 0x4631fa15 │ │ │ │ + @ instruction: 0x4631fa11 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ vpmax.s8 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ sbfx pc, r9, #21, #20 │ │ │ │ - blx 0x1ca959c │ │ │ │ + blx 0x1ba9564 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror r2 │ │ │ │ + eorseq lr, r3, ip, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ ldrmi r4, [r0], pc, asr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ vshl.s8 d16, d30, d8 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ vmax.s8 d16, d12, d31 │ │ │ │ - vabal.s8 q11, d16, d0 │ │ │ │ + vmls.f d22, d0, d0[2] │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfeba90b4 │ │ │ │ + blx 0xfeba907c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #4080 @ 0xff0 │ │ │ │ + movtcs lr, #4084 @ 0xff4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9caf1ba │ │ │ │ + @ instruction: 0xf9c6f1ba │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xfe7290d8 │ │ │ │ + blx 0xfe7290a0 │ │ │ │ cmnle r1, r0, lsl #30 │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ subcs pc, r0, #585728 @ 0x8f000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - svc 0x00d4f1a8 │ │ │ │ + svc 0x00d8f1a8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #19 @ │ │ │ │ + ldrbmi pc, [r9], -fp, lsr #19 @ │ │ │ │ @ instruction: 0xf06aa807 │ │ │ │ stmdami fp!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xff64f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ vrhadd.s8 d29, d8, d22 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf1b9fa6b │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18a914c │ │ │ │ + blx 0x18a9114 │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d12b │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x14a916c │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + blt 0x14a9134 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4651 │ │ │ │ @ instruction: 0xf1b9fa43 │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7d5fa35 │ │ │ │ @ instruction: 0x46224639 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc291b0 │ │ │ │ + blx 0xc29178 │ │ │ │ @ instruction: 0xf1bae79b │ │ │ │ - svclt 0x0000f9c1 │ │ │ │ + svclt 0x0000f9bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror r2 │ │ │ │ + eorseq lr, r3, ip, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5a │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ stmdbge r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdhi pc, [r8], sp │ │ │ │ movwcs fp, #4467 @ 0x1173 │ │ │ │ @ instruction: 0x46182218 │ │ │ │ - blx 0xfea290b2 │ │ │ │ + blx 0xfea2907a │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r0, r2, r3, r7, pc}^ │ │ │ │ ldmib r0, {r8, r9, sl, lr}^ │ │ │ │ ldmib r0, {r1, r9, fp, sp, lr}^ │ │ │ │ and r9, r1, r4, lsl #16 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a6869 │ │ │ │ @ instruction: 0x2c00f9f5 │ │ │ │ vhadd.s8 , q4, │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xf9e8f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - @ instruction: 0xf2c03bfc │ │ │ │ + vqdmull.s , d16, d0[1] │ │ │ │ @ instruction: 0xf1a80b2e │ │ │ │ - movtcs lr, #3882 @ 0xf2a │ │ │ │ + movtcs lr, #3886 @ 0xf2e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d27, d8, d8 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639f8fb │ │ │ │ + @ instruction: 0x4639f8f7 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ ldmdami r3!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0x46514831 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ subcs pc, r0, #2736 @ 0xab0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x0004f1a8 │ │ │ │ + svc 0x0008f1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blpl 0x16782c │ │ │ │ + blpl 0x1677f4 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4649f8df │ │ │ │ + @ instruction: 0x4649f8db │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #2834432 @ 0x2b4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 15, cr15, cr2, cr8, {5} │ │ │ │ + cdp 1, 15, cr15, cr6, cr8, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - strbmi pc, [r1], -r5, asr #17 @ │ │ │ │ + strbmi pc, [r1], -r1, asr #17 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x6eb788 │ │ │ │ - blls 0x6471a8 │ │ │ │ + blmi 0x6eb750 │ │ │ │ + blls 0x647170 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a4ff0 │ │ │ │ vmla.i8 d27, d24, d3 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe78ff979 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8fcf1ba │ │ │ │ + @ instruction: 0xf8f8f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq lr, [r3], -r4 │ │ │ │ - eorseq lr, r3, ip, lsl r3 │ │ │ │ + eorseq lr, r3, ip, ror r1 │ │ │ │ + eorseq lr, r3, r4, ror #5 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1025 @ 0xfffffbff │ │ │ │ - blmi 0x22b338 │ │ │ │ + blmi 0x22b300 │ │ │ │ svclt 0x0000e728 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - blmi 0x22b35c │ │ │ │ + blmi 0x22b324 │ │ │ │ svclt 0x0000e716 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmdami fp, {r7, r9, sl, lr}^ │ │ │ │ movwcs fp, #4246 @ 0x1096 │ │ │ │ @@ -226159,559 +226145,559 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf018460f │ │ │ │ strmi pc, [r4], -r1, asr #21 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b9 │ │ │ │ - blx 0xfef29288 │ │ │ │ + blx 0xfef29250 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ @ instruction: 0xf1072204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ - blx 0xfeca929c │ │ │ │ + blx 0xfeca9264 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfea292b0 │ │ │ │ + blx 0xfea29278 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fef06a │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vtst.8 , q4, │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0x4628f8f5 │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf06a │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf888f7fe │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ - movtcs lr, #3618 @ 0xe22 │ │ │ │ + movtcs lr, #3622 @ 0xe26 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrtvc pc, [r4], #581 @ 0x245 @ │ │ │ │ + ldrbtvc pc, [ip], #-581 @ 0xfffffdbb @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - @ instruction: 0xfff0f1b9 │ │ │ │ + @ instruction: 0xffecf1b9 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8bef06a │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d119 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf06a002f │ │ │ │ strb pc, [r1, r5, lsr #17] @ │ │ │ │ - andsvs pc, r8, r8, asr #4 │ │ │ │ + rscpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef06a │ │ │ │ @ instruction: 0xf1bae7ba │ │ │ │ - svclt 0x0000f833 │ │ │ │ + svclt 0x0000f82f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4617b099 │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls fp, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf64dd817 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x1ae034 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + bl 0x1adffc │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbtcc pc, [ip], r8, asr #4 @ │ │ │ │ + strbcc pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf85ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d7 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf1a8052f │ │ │ │ - movtcs lr, #3488 @ 0xda0 │ │ │ │ + movtcs lr, #3492 @ 0xda4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xff76f1b9 │ │ │ │ + @ instruction: 0xff72f1b9 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf844f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3466 @ 0xd8a │ │ │ │ + movtcs lr, #3470 @ 0xd8e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff64f1b9 │ │ │ │ + @ instruction: 0xff60f1b9 │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf832f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3448 @ 0xd78 │ │ │ │ + movtcs lr, #3452 @ 0xd7c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff52f1b9 │ │ │ │ + @ instruction: 0xff4ef1b9 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf820f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3430 @ 0xd66 │ │ │ │ + movtcs lr, #3434 @ 0xd6a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff40f1b9 │ │ │ │ + @ instruction: 0xff3cf1b9 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf80ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3412 @ 0xd54 │ │ │ │ + movtcs lr, #3416 @ 0xd58 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff2ef1b9 │ │ │ │ + @ instruction: 0xff2af1b9 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xfffcf069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3394 @ 0xd42 │ │ │ │ + movtcs lr, #3398 @ 0xd46 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff1cf1b9 │ │ │ │ + @ instruction: 0xff18f1b9 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffeaf069 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d108 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00daf069 │ │ │ │ - @ instruction: 0xff70f1b9 │ │ │ │ + @ instruction: 0xff6cf1b9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec446bc │ │ │ │ + bl 0xfec44684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -r7, asr #31 │ │ │ │ - blx 0x1aa9538 │ │ │ │ + blx 0x1aa9500 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb8f069 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00b0f069 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, r5, lsr #31]! @ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, r9, #31, #1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44738 │ │ │ │ + bl 0xfec44700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -r9, lsl #31 │ │ │ │ - blx 0xb295b4 │ │ │ │ + blx 0xb2957c │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7af069 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0072f069 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, r7, ror #30]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dfff5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec447b4 │ │ │ │ + bl 0xfec4477c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -fp, asr #30 │ │ │ │ @ instruction: 0xf9eaf018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3cf069 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0034f069 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, r9, lsr #30]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, sp, #30, #2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44830 │ │ │ │ + bl 0xfec447f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -sp, lsl #30 │ │ │ │ @ instruction: 0xf9acf018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr9, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 15, cr15, cr6, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, fp, ror #29]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dffedf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec448ac │ │ │ │ + bl 0xfec44874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -pc, asr #29 │ │ │ │ @ instruction: 0xf96ef018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr0, cr9, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 11, cr15, cr8, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, sp, lsr #29]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r1, lsr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44928 │ │ │ │ + bl 0xfec448f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fe91 │ │ │ │ @ instruction: 0xf930f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr2, cr9, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 7, cr15, cr10, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, pc, ror #28]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r3, ror #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec449a4 │ │ │ │ + bl 0xfec4496c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fe53 │ │ │ │ @ instruction: 0xf8f2f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr4, cr9, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 3, cr15, cr12, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfe31 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r5, lsr #28] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ ldrmi r4, [r4], -r5, asr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0690300 │ │ │ │ stccs 14, cr15, [sl], {11} │ │ │ │ @ instruction: 0xf64dd857 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x1ae524 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + bl 0x1ae4ec │ │ │ │ vcgt.s8 d16, d28, d4 │ │ │ │ - vabdl.s8 q11, d16, d0 │ │ │ │ + vqdmlsl.s q11, d0, d0[2] │ │ │ │ stcge 7, cr0, [r5, #-200] @ 0xffffff38 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - addvs pc, r0, ip, asr #4 │ │ │ │ + subvs pc, r8, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ vpadd.i8 d27, d24, d14 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ subcs pc, r0, #14784 @ 0x39c0 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - bl 0xc29f3c │ │ │ │ + bl 0xd29f04 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strls r0, [r0, -pc, lsr #2] │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ - @ instruction: 0x4641fcff │ │ │ │ + @ instruction: 0x4641fcfb │ │ │ │ @ instruction: 0xf0694628 │ │ │ │ - blmi 0x8ecffc │ │ │ │ - blls 0x647934 │ │ │ │ + blmi 0x8ecfc4 │ │ │ │ + blls 0x6478fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06941f0 │ │ │ │ @ instruction: 0x4631bdbd │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ stcge 7, cr14, [r5, #-804] @ 0xfffffcdc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a84628 │ │ │ │ - vpmin.s8 q15, q12, q11 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vpmin.s8 q15, q12, q13 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - @ instruction: 0x53b4f645 │ │ │ │ + cmnppl ip, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vabdl.s8 q11, d16, d0 │ │ │ │ + vqdmlsl.s q11, d0, d0[2] │ │ │ │ smladxls r0, r2, r7, r0 │ │ │ │ - stc2l 1, cr15, [r4], {185} @ 0xb9 │ │ │ │ + stc2l 1, cr15, [r0], {185} @ 0xb9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 0, cr15, [r2, #420] @ 0x1a4 │ │ │ │ @ instruction: 0xf1b9e79e │ │ │ │ - svclt 0x0000fd27 │ │ │ │ + svclt 0x0000fd23 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44b50 │ │ │ │ + bl 0xfec44b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ lslslt pc, fp, r8 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -sp, ror #26 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ @ instruction: 0xf648fc33 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-420] @ 0xfffffe5c │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ mrc2 0, 6, pc, cr4, cr7, {0} │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d11, d5 │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ cdpcs 13, 0, cr15, cr0, cr15, {1} │ │ │ │ vmla.f32 , q4, │ │ │ │ - @ instruction: 0xf2c078d4 │ │ │ │ + @ instruction: 0xf2c0789c │ │ │ │ @ instruction: 0xf645082e │ │ │ │ - vorr.i32 d19, #134217728 @ 0x08000000 │ │ │ │ + vqdmlsl.s q9, d16, d0[4] │ │ │ │ @ instruction: 0xf1840731 │ │ │ │ - stccc 12, cr15, [r1, #-916] @ 0xfffffc6c │ │ │ │ + stccc 12, cr15, [r1, #-932] @ 0xfffffc5c │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0694640 │ │ │ │ stccs 13, cr15, [r8], #-76 @ 0xffffffb4 │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , , q15 │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ adcmi pc, r6, #576 @ 0x240 │ │ │ │ vrhadd.s8 d29, d8, d7 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ vfma.f32 , q12, │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vfma.f32 , q12, │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ ldmdblt ip, {r0, r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 0, cr15, [r4], #420 @ 0x1a4 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strcs fp, [r0], #-3287 @ 0xfffff329 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -226735,3032 +226721,3032 @@ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 1, pc, cr14, cr7, {0} │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r1], -r5, lsl #16 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bcc 0x2a450 │ │ │ │ - beq 0xcaa634 │ │ │ │ + bcc 0xff22a418 │ │ │ │ + beq 0xcaa5fc │ │ │ │ ldc2 0, cr15, [r4], {105} @ 0x69 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vbic.i16 d23, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf1a8092f │ │ │ │ - movtcs lr, #2518 @ 0x9d6 │ │ │ │ + movtcs lr, #2522 @ 0x9da │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d26, d12, d8 │ │ │ │ - vmlal.s8 q11, d16, d0 │ │ │ │ + vmul.i d22, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0832 │ │ │ │ @ instruction: 0xf8cd9004 │ │ │ │ @ instruction: 0xf1b98000 │ │ │ │ - ldrtmi pc, [r9], -r9, lsr #23 @ │ │ │ │ + ldrtmi pc, [r9], -r5, lsr #23 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ @ instruction: 0x4621fc77 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmib r8!, {r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib ip!, {r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bls 0x1682c4 │ │ │ │ + bls 0x16828c │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe5aa27e │ │ │ │ + blx 0xfe4aa246 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0], #-420 @ 0xfffffe5c │ │ │ │ stmdami ip, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 0x36c0c8 │ │ │ │ - blls 0x647c18 │ │ │ │ + blmi 0x36c090 │ │ │ │ + blls 0x647be0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06947f0 │ │ │ │ @ instruction: 0xf1b9bc4b │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ + svclt 0x0000fbdd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror r2 │ │ │ │ + eorseq lr, r3, ip, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44de0 │ │ │ │ + bl 0xfec44da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r4], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fed3 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf90cf7fd │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r8], {105} @ 0x69 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, sp, lsl #24]! @ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r1, lsl #24] @ │ │ │ │ - eorseq lr, r3, r8, asr #9 │ │ │ │ + mlaseq r3, r0, r4, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44e6c │ │ │ │ + bl 0xfec44e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0xffca9e2a │ │ │ │ + blx 0xffca9df2 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fe8d │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c6f7fd │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff5a9e60 │ │ │ │ + bllt 0xff5a9e28 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, r7, asr #23]! @ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dafbbb │ │ │ │ - ldrshteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44ef8 │ │ │ │ + bl 0xfec44ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfeb29eb6 │ │ │ │ + blx 0xfeb29e7e │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36423 @ 0x8e47 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xb15cfb99 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe429eec │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + bllt 0xfe429eb4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe1a9f02 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xfe1a9eca │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1fa9f10 │ │ │ │ + bllt 0x1fa9ed8 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, pc, ror #22] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, r3, ror #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44fa4 │ │ │ │ + bl 0xfec44f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x15a9f62 │ │ │ │ + blx 0x15a9f2a │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36337 @ 0x8df1 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r3, asr #22 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xff6abdda │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xff6abda2 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xea9f98 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + bllt 0xea9f60 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc29fae │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xc29f76 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xa29fbc │ │ │ │ + bllt 0xa29f84 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, r9, (invalid: 22:20) @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, sp, lsl #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45050 │ │ │ │ + bl 0xfec45018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x2a00c │ │ │ │ + blx 0x29fd4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36251 @ 0x8d9b @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, sp, ror #21 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfe12be86 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xfe12be4e │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff92a044 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + blt 0xff92a00c │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff6aa058 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xff6aa020 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff4aa068 │ │ │ │ + blt 0xff4aa030 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, r3, asr #21] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8fab7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec450fc │ │ │ │ + bl 0xfec450c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfeaaa0b8 │ │ │ │ + blx 0xfeaaa080 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #4416 @ 0x1140 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe42a0ec │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xfe42a0b4 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfe22a0fc │ │ │ │ + blt 0xfe22a0c4 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648fa79 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1aaa138 │ │ │ │ + blx 0x1aaa100 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x17aa150 │ │ │ │ + blx 0x17aa118 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec451b8 │ │ │ │ + bl 0xfec45180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x132a174 │ │ │ │ + blx 0x132a13c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #59136 @ 0xe700 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xcaa1a8 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xcaa170 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xaaa1b8 │ │ │ │ + blt 0xaaa180 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648fa1b │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r4, r9, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32a1f4 │ │ │ │ + blx 0x32a1bc │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9fcf069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45274 │ │ │ │ + bl 0xfec4523c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf9eaf069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #35072 @ 0x8900 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d0f069 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r8, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648f9bd │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r2, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aaf069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99ef069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45330 │ │ │ │ + bl 0xfec452f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf98cf069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11008 @ 0x2b00 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf972f069 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt sl!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648f95f │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94cf069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf940f069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec453ec │ │ │ │ + bl 0xfec453b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf92ef069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #209920 @ 0x33400 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f069 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt ip, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648f901 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - andcs pc, r0, r9, asr #4 │ │ │ │ + sbcne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ @ instruction: 0xf8d0f069 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8c6f069 │ │ │ │ - rscvc pc, r4, r8, asr #4 │ │ │ │ + adcvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c0f069 │ │ │ │ subsle r2, r0, r0, lsl #28 │ │ │ │ subsle r2, r4, r0, lsl #26 │ │ │ │ - stmibcc r4, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdbcc ip, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - stmiavc ip, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmvc r4, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrbcc pc, [ip, r8, asr #4]! @ │ │ │ │ + strbcc pc, [r4, r8, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ strmi pc, [r1], -sp, asr #22 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8a4f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xbecf1c │ │ │ │ + bne 0xbecee4 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2809 @ 0xfffff507 │ │ │ │ ldrtmi fp, [r8], -sp, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ @ instruction: 0xf894f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0x4601fb33 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vpadd.i8 , q4, q14 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sp, r3, lsl #17] @ │ │ │ │ strtmi r4, [r0], -ip, ror #4 │ │ │ │ - blx 0x8aa39c │ │ │ │ - bllt 0x1cffb70 │ │ │ │ + blx 0x8aa364 │ │ │ │ + bllt 0x1cffb38 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf069002f │ │ │ │ vtst.8 , q4, │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cdpcs 8, 0, cr15, cr0, cr15, {3} │ │ │ │ vand d29, d31, d16 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ @ instruction: 0xf648f867 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vadd.i8 , q6, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ @ instruction: 0x4621b859 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84ef069 │ │ │ │ strtmi lr, [r1], -r8, lsr #15 │ │ │ │ - eorvs pc, r4, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf846f069 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt lr!, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec455ec │ │ │ │ + bl 0xfec455b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r2, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf828f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmvn.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q0, q0 │ │ │ │ @ instruction: 0xf1a7042f │ │ │ │ - movtcs lr, #3418 @ 0xd5a │ │ │ │ + movtcs lr, #3422 @ 0xd5e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff2cf1b8 │ │ │ │ + @ instruction: 0xff28f1b8 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xfffaf068 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d120 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00eaf068 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c5ffdf │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ sbfx pc, r3, #31, #26 │ │ │ │ - @ instruction: 0xff68f1b8 │ │ │ │ + @ instruction: 0xff64f1b8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456cc │ │ │ │ + bl 0xfec45694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, r2, lsr fp │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb8f068 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #3326 @ 0xcfe │ │ │ │ + movtcs lr, #3330 @ 0xd02 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrvc pc, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xee250 │ │ │ │ + strvc pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xee218 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vrshl.s8 d25, d1, d12 │ │ │ │ - vabal.s8 q11, d16, d0 │ │ │ │ + vmls.f d22, d0, d0[2] │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - mcr2 1, 6, pc, cr12, cr8, {5} @ │ │ │ │ + mcr2 1, 6, pc, cr8, cr8, {5} @ │ │ │ │ ldrtmi sl, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xff9af068 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r9, lsr sl @ │ │ │ │ vmax.s8 d20, d13, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0x66e378 │ │ │ │ - blls 0x6485b8 │ │ │ │ + blmi 0x66e340 │ │ │ │ + blls 0x648580 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ ldmdblt r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff70f068 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff64f068 │ │ │ │ @ instruction: 0xf1b8e7d7 │ │ │ │ - svclt 0x0000fef9 │ │ │ │ + svclt 0x0000fef5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec457ac │ │ │ │ + bl 0xfec45774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - bcs 0x1c16d8 │ │ │ │ + bcs 0x1c16a0 │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldcls 7, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x662738 │ │ │ │ + bcs 0x662700 │ │ │ │ stmdami r2, {r4, ip, lr, pc}^ │ │ │ │ ldmdals r5, {r2, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4044 │ │ │ │ cmnle sl, r0 │ │ │ │ - @ instruction: 0xf6486849 │ │ │ │ - vaddl.s8 q8, d0, d0 │ │ │ │ + vadd.i8 q11, q4, │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0038f068 │ │ │ │ - mvnsvc pc, r8, asr #4 │ │ │ │ + bicvc pc, r0, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2ef068 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #3188 @ 0xc74 │ │ │ │ + movtcs lr, #3192 @ 0xc78 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vqshl.s64 , q14, #0 │ │ │ │ + vqdmlsl.s , d16, d0[1] │ │ │ │ vabd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d23, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 , d0, d0 │ │ │ │ strls r0, [r2, -pc, lsr #24] │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcvs 2, cr15, [r0], {76} @ 0x4c │ │ │ │ + mcrrvs 2, 4, pc, r8, cr12 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 1, 2, pc, cr0, cr8, {5} @ │ │ │ │ + mrc2 1, 1, pc, cr12, cr8, {5} │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff0ef068 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xff04f068 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x86d610 │ │ │ │ - blls 0x6486d0 │ │ │ │ + blmi 0x86d5d8 │ │ │ │ + blls 0x648698 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldrtmi fp, [r3], -pc, ror #29 │ │ │ │ vmax.s8 d20, d8, d18 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -r3, ror #29 @ │ │ │ │ ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - rsccc pc, r4, r8, asr #4 │ │ │ │ + adccc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldrtmi fp, [r9], -pc, asr #29 │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf1b8e7c2 │ │ │ │ - svclt 0x0000fe5d │ │ │ │ + svclt 0x0000fe59 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r8, ror r1 │ │ │ │ + eorseq lr, r3, r0, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec458e8 │ │ │ │ + bl 0xfec458b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114feaf │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648022e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + vhsub.s8 d16, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -r1, lsr #29 │ │ │ │ @ instruction: 0xf940f017 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr2, cr8, {3} │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ @ instruction: 0xf648fb79 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ vceq.f32 d27, d24, d5 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fe7b │ │ │ │ @ instruction: 0xf91af017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr14, cr8, {3} │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq lr, r3, r4, lsr r5 │ │ │ │ + ldrshteq lr, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec459b4 │ │ │ │ + bl 0xfec4597c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0680640 │ │ │ │ strtmi pc, [r8], -r7, asr #28 │ │ │ │ @ instruction: 0xf8e6f017 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf186fab6 │ │ │ │ stmdbeq r9, {r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ @ instruction: 0xf648b93e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xb1bfbe29 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 1, cr15, cr12, cr8, {3} │ │ │ │ vmla.i8 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, (invalid: 28:23) @ │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr6, cr8, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [lr, #416]! @ 0x1a0 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b9fdf3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a84 │ │ │ │ + bl 0xfec45a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xec010c │ │ │ │ + blmi 0xec00d4 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ cdpls 0, 1, cr0, cr12, cr14, {1} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 0, cr15, [sl, #416] @ 0x1a0 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03f │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #416] @ 0x1a0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ andne pc, r0, #148, 16 @ 0x940000 │ │ │ │ - strbtvc pc, [r8], #-584 @ 0xfffffdb8 @ │ │ │ │ + ldrtvc pc, [r0], #-584 @ 0xfffffdb8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00082900 │ │ │ │ tstcs r0, lr, lsr r6 │ │ │ │ - bl 0x22af88 │ │ │ │ + bl 0x32af50 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-2 │ │ │ │ @ instruction: 0xf1b8a805 │ │ │ │ - @ instruction: 0x4631fcd7 │ │ │ │ + @ instruction: 0x4631fcd3 │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66dfac │ │ │ │ - blls 0x648984 │ │ │ │ + blmi 0x66df74 │ │ │ │ + blls 0x64894c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r5, {r0, r2, r4, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #416] @ 0x1a0 │ │ │ │ @ instruction: 0x4629e7be │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf1b8e7b2 │ │ │ │ - svclt 0x0000fd13 │ │ │ │ + svclt 0x0000fd0f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45b78 │ │ │ │ + bl 0xfec45b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ stc2l 0, cr15, [r6, #-416]! @ 0xfffffe60 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fff7 │ │ │ │ vcge.s8 , q4, q0 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -r9, asr #26 @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #51380224 @ 0x3100000 │ │ │ │ - blx 0xc2c9d0 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xc2c998 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r8, #-416]! @ 0xfffffe60 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, asr #31 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, sp, (invalid: 26:18) @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, (invalid: 26:6) @ │ │ │ │ - eorseq lr, r3, ip, asr #10 │ │ │ │ + eorseq lr, r3, r4, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c4c │ │ │ │ + bl 0xfec45c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114fcfd │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648022e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + vhsub.s8 d16, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -pc, ror #25 │ │ │ │ @ instruction: 0xff8ef016 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #416 @ 0x1a0 │ │ │ │ @ instruction: 0x4630b15e │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ @ instruction: 0xf648fd73 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ vfma.f32 , , │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xf648fcc9 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ sha1c.32 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fcb7 │ │ │ │ @ instruction: 0xff56f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], #416 @ 0x1a0 │ │ │ │ strtmi lr, [r9], -r4, asr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {104} @ 0x68 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45d38 │ │ │ │ + bl 0xfec45d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ stc2 0, cr15, [r6], {104} @ 0x68 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601ff17 │ │ │ │ vcge.s8 , q4, q4 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r9], -r9, ror #24 @ │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf950f7fc │ │ │ │ @ instruction: 0x4631481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ @ instruction: 0xf648f94b │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ vfma.f32 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -sp, asr #24 │ │ │ │ mcr2 0, 7, pc, cr12, cr6, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #-416 @ 0xfffffe60 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - ldrshteq lr, [r3], -r8 │ │ │ │ - eorseq lr, r3, r0, ror r5 │ │ │ │ + eorseq lr, r3, r0, asr #9 │ │ │ │ + eorseq lr, r3, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45e14 │ │ │ │ + bl 0xfec45ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [sl], {104} @ 0x68 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36537 @ 0x8eb9 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -fp, lsl #24 │ │ │ │ mcr2 0, 5, pc, cr10, cr6, {0} @ │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2ae0a │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0x2add2 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffe2ae18 │ │ │ │ + bllt 0xffe2ade0 │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r9, ror #23] @ │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffbdd │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4fbd1 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r5, asr #23] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45ee0 │ │ │ │ + bl 0xfec45ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfee2ae9a │ │ │ │ + blx 0xfee2ae62 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36435 @ 0x8e53 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r5, lsr #23 │ │ │ │ mcr2 0, 2, pc, cr4, cr6, {0} @ │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe6aaed6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xfe6aae9e │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe4aaee4 │ │ │ │ + bllt 0xfe4aaeac │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r3, lsl #23] @ │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffb77 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, fp, ror #22] @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fb5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45fac │ │ │ │ + bl 0xfec45f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x14aaf66 │ │ │ │ + blx 0x14aaf2e │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36333 @ 0x8ded @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fb3f │ │ │ │ ldc2l 0, cr15, [lr, #88] @ 0x58 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xd2afa2 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xd2af6a │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xb2afb0 │ │ │ │ + bllt 0xb2af78 │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, sp, #22, #7 @ │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, #22, #10 @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r5, lsl #22] @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7faf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46078 │ │ │ │ + bl 0xfec46040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xffb2b030 │ │ │ │ + blx 0xffb2aff8 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36231 @ 0x8d87 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fad9 │ │ │ │ ldc2l 0, cr15, [r8, #-88]! @ 0xffffffa8 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff3ab06c │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xff3ab034 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff1ab07c │ │ │ │ + blt 0xff1ab044 │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dcfab7 │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, fp, lsr #21] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfc pc, (invalid: 21:4) @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r3, (invalid: 21:7) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46144 │ │ │ │ + bl 0xfec4610c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c07c0 │ │ │ │ + blmi 0x10c0788 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628fa7b │ │ │ │ ldc2 0, cr15, [sl, #-88] @ 0xffffffa8 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x2c00fa6b │ │ │ │ vand d29, d8, d23 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #389120 @ 0x5f000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [r4], #1601 @ 0x641 @ │ │ │ │ + ldrcc pc, [ip], #1601 @ 0x641 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - svc 0x00a0f1a6 │ │ │ │ + svc 0x00a4f1a6 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - @ instruction: 0x4631f973 │ │ │ │ + ldrtmi pc, [r1], -pc, ror #18 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ed8e4 │ │ │ │ - blls 0x64904c │ │ │ │ + blmi 0x7ed8ac │ │ │ │ + blls 0x649014 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0x4621ba31 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xaab1b4 │ │ │ │ + blx 0xaab17c │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x7ab1cc │ │ │ │ + blx 0x7ab194 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4ab1e4 │ │ │ │ + blx 0x4ab1ac │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000f9a3 │ │ │ │ + svclt 0x0000f99f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46258 │ │ │ │ + bl 0xfec46220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c08d4 │ │ │ │ + blmi 0x10c089c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628f9f1 │ │ │ │ ldc2 0, cr15, [r0], {22} │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x2c00f9e1 │ │ │ │ vand d29, d8, d23 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #3489792 @ 0x354000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [r4], #1601 @ 0x641 @ │ │ │ │ + ldrcc pc, [ip], #1601 @ 0x641 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - svc 0x0016f1a6 │ │ │ │ + svc 0x001af1a6 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -r9, ror #17 @ │ │ │ │ + ldrtmi pc, [r1], -r5, ror #17 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ed7d0 │ │ │ │ - blls 0x649160 │ │ │ │ + blmi 0x7ed798 │ │ │ │ + blls 0x649128 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ strtmi fp, [r1], -r7, lsr #19 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf068 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf990f068 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f068 │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000f919 │ │ │ │ + svclt 0x0000f915 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4636c │ │ │ │ + bl 0xfec46334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stclmi 15, cr0, [pc, #-576] @ 0xeef34 │ │ │ │ + stclmi 15, cr0, [pc, #-576] @ 0xeeefc │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf016460c │ │ │ │ strmi pc, [r5], -r7, lsl #22 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ - blx 0xab1f4 │ │ │ │ - @ instruction: 0xf6484604 │ │ │ │ - vaddl.s8 q8, d0, d20 │ │ │ │ + blx 0xab1bc │ │ │ │ + vmax.s8 d20, d8, d4 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ stmdavs r7!, {r1, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf958f068 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ @ instruction: 0xf1a6062f │ │ │ │ - @ instruction: 0xf248ee9a │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf248ee9e │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r6, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - @ instruction: 0xf86cf1b8 │ │ │ │ + @ instruction: 0xf868f1b8 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf93af068 │ │ │ │ andsle r2, r8, r2, lsl #30 │ │ │ │ svccs 0x0000d845 │ │ │ │ @ instruction: 0xf648d03c │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0xbed6c0 │ │ │ │ - blls 0x649270 │ │ │ │ + blmi 0xbed688 │ │ │ │ + blls 0x649238 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0xf648b91f │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7e8f919 │ │ │ │ @ instruction: 0xf916f068 │ │ │ │ subcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ - movtcs lr, #3676 @ 0xe5c │ │ │ │ + movtcs lr, #3680 @ 0xe60 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrtvc pc, [r8], #-584 @ 0xfffffdb8 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xef254 │ │ │ │ + strvc pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xef21c │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - @ instruction: 0xf82af1b8 │ │ │ │ + @ instruction: 0xf826f1b8 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8f8f068 │ │ │ │ - eorseq pc, r0, r8, asr #12 │ │ │ │ + rscsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f2f068 │ │ │ │ subcs lr, r0, #50593792 @ 0x3040000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 3, cr15, cr6, cr6, {5} │ │ │ │ + cdp 1, 3, cr15, cr10, cr6, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r1], -r5, lsl #16 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #0, 8 │ │ │ │ @ instruction: 0xf1b82201 │ │ │ │ - ldrtmi pc, [r9], -sp, lsl #16 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #16 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ sbfx pc, fp, #17, #11 │ │ │ │ - @ instruction: 0xf870f1b8 │ │ │ │ + @ instruction: 0xf86cf1b8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec464bc │ │ │ │ + bl 0xfec46484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1a2b328 │ │ │ │ + blx 0x1a2b2f0 │ │ │ │ @ instruction: 0x4684b170 │ │ │ │ - orrcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + movtcc pc, #49741 @ 0xc24d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - subeq pc, ip, r8, asr #12 │ │ │ │ + andseq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldmlt r8!, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684010 │ │ │ │ svclt 0x0000b8ab │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46514 │ │ │ │ + bl 0xfec464dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xf898f068 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf88af068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r9, lsr #22 │ │ │ │ vcge.s8 d27, d24, d16 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ orrlt pc, r6, fp, ror r8 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf90ef7fc │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fb2201 │ │ │ │ @ instruction: 0xf648fd5d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ vadd.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ubfx pc, pc, #16, #8 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf854f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601faf3 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r3, asr #16] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7baf837 │ │ │ │ - eorseq lr, r3, r0, ror r5 │ │ │ │ + eorseq lr, r3, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46600 │ │ │ │ + bl 0xfec465c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xf822f068 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf814f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fab3 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf804f068 │ │ │ │ vmul.i8 d27, d24, d22 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00ecf067 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r6, r1, ror #31]! @ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f067 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fa75 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, r5, asr #31]! │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3ffb9 │ │ │ │ - eorseq lr, r3, r0, ror r5 │ │ │ │ + eorseq lr, r3, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec466fc │ │ │ │ + bl 0xfec466c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1080d84 │ │ │ │ + blmi 0x1080d4c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ qadd8mi pc, r0, pc @ │ │ │ │ - blx 0x10ab580 │ │ │ │ + blx 0x10ab548 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #572 @ 0x23c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xef290 │ │ │ │ - ldcl 1, cr15, [r0], {166} @ 0xa6 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + strvc pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xef258 │ │ │ │ + ldcl 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - ldrtmi pc, [r9], -r3, lsr #29 @ │ │ │ │ + @ instruction: 0x4639fe9f │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ subcs pc, r0, #452 @ 0x1c4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r6], #664 @ 0x298 │ │ │ │ + ldc 1, cr15, [sl], #664 @ 0x298 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #29 @ │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #29 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x66f318 │ │ │ │ - blls 0x649618 │ │ │ │ + blmi 0x66f2e0 │ │ │ │ + blls 0x6495e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06740f0 │ │ │ │ ldmdblt r4, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f067 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f067 │ │ │ │ @ instruction: 0xf1b7e7a3 │ │ │ │ - svclt 0x0000fec9 │ │ │ │ + svclt 0x0000fec5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4680c │ │ │ │ + bl 0xfec467d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xff1cf067 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef067 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, lsr #19 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr7, {3} │ │ │ │ vmul.i8 d27, d24, d22 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff7ad672 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0xff7ad63a │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 14, cr15, cr6, cr7, {3} │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ubfx pc, fp, #29, #7 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -pc, ror #18 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7bffebf │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3feb3 │ │ │ │ - eorseq lr, r3, r0, ror r5 │ │ │ │ + eorseq lr, r3, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0670640 │ │ │ │ @ instruction: 0x4628fe9b │ │ │ │ @ instruction: 0xf93af016 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blx 0xfeeaf178 │ │ │ │ + blx 0xfeeaf140 │ │ │ │ strtmi pc, [r0], -r6, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr12, cr7, {3} │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8ff0f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr7, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 6, cr15, cr2, cr7, {3} │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf648fe57 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ stmiblt r5, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr4, cr7, {3} │ │ │ │ vaba.s8 d30, d24, d23 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf1b8fe39 │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ strtmi lr, [r9], -r0, asr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr10, cr7, {3} │ │ │ │ svclt 0x0000e79d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x6706e9dd │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf006461d │ │ │ │ @ instruction: 0xf0670840 │ │ │ │ @ instruction: 0xf114fe13 │ │ │ │ eorsle r0, r7, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648022e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + vhsub.s8 d16, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r5, lsl #28 │ │ │ │ @ instruction: 0xf8a4f016 │ │ │ │ @ instruction: 0xb3b84601 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf188fab8 │ │ │ │ stmdbeq r9, {r4, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf648d107 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ teqlt pc, #14656 @ 0x3940 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 0, cr15, [r8, #412] @ 0x19c │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #412] @ 0x19c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, ror #16 │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ vmla.i8 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5fdbd │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #412]! @ 0x19c │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [sl, #412]! @ 0x19c │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a7fd9f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x7606e9dd │ │ │ │ @ instruction: 0xf8dd461d │ │ │ │ @ instruction: 0xf0678020 │ │ │ │ @ instruction: 0xf114fd89 │ │ │ │ suble r0, ip, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648022e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + vhsub.s8 d16, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fd7b │ │ │ │ @ instruction: 0xf81af016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , q4, │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami sp!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0x15ad980 │ │ │ │ + blx 0x15ad948 │ │ │ │ andcs r4, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf1b8fa4d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-412] @ 0xfffffe64 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 0, cr15, [ip, #-412] @ 0xfffffe64 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf648fd41 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ vmla.f32 d27, d8, d25 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -pc, lsr #26 │ │ │ │ @ instruction: 0xffcef015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0x4629e7b1 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #-412] @ 0xfffffe64 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - mlaseq r3, r4, r5, lr │ │ │ │ - eorseq lr, r3, r8, ror #11 │ │ │ │ + eorseq lr, r3, ip, asr r5 │ │ │ │ + ldrhteq lr, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46c50 │ │ │ │ + bl 0xfec46c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf067461c │ │ │ │ @ instruction: 0x4628fcfb │ │ │ │ @ instruction: 0xff9af015 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf114fceb │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648022e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + vhsub.s8 d16, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4630fcdd │ │ │ │ @ instruction: 0xff7cf015 │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {103} @ 0x67 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r6], {103} @ 0x67 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #412 @ 0x19c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601ff5b │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d13, d6 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [fp, fp, lsr #25] @ │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b2fc9f │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a6fc93 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r7, r7, lsl #25]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46d5c │ │ │ │ + bl 0xfec46d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14813dc │ │ │ │ + blmi 0x14813a4 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ stc2l 0, cr15, [lr], #-412 @ 0xfffffe64 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601feff │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r0, cr7 @ │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r4, cr7 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf641a805 │ │ │ │ - @ instruction: 0xf2c034d4 │ │ │ │ + @ instruction: 0xf2c0349c │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ - movtcs lr, #2438 @ 0x986 │ │ │ │ + movtcs lr, #2442 @ 0x98a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0x172c2ea │ │ │ │ + blx 0x162c2b2 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r6], #-412 @ 0xfffffe64 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d13c │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r6], {103} @ 0x67 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r5, fp, lsl #24] @ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe9f │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, pc, ror #23] │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r1, r3, ror #23] │ │ │ │ - blx 0x1f2c37e │ │ │ │ + blx 0x1e2c346 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ vqdmulh.s q10, q4, q4 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf067971e │ │ │ │ subcs pc, r0, #201728 @ 0x31400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip, #584]! @ 0x248 @ │ │ │ │ + strbcc pc, [r4, #584] @ 0x248 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - stmdb r6, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb sl, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q0, q0 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - stmdage r5, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0674641 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #23 @ │ │ │ │ mcr2 0, 2, pc, cr6, cr5, {0} @ │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7abeca │ │ │ │ + blx 0xfe7abe92 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand d29, d8, d19 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #144384 @ 0x23400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldm r2, {r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r6, {r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6419102 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - ldrtmi pc, [r9], -r5, lsr #21 @ │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #21 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x72eb48 │ │ │ │ - blls 0x649de8 │ │ │ │ + blmi 0x72eb10 │ │ │ │ + blls 0x649db0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ strbmi fp, [r9], -r3, ror #22 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x172bf4e │ │ │ │ + blx 0x172bf16 │ │ │ │ ldmdblt lr!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r3, pc, asr #22]! │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12abf72 │ │ │ │ + blx 0x12abf3a │ │ │ │ @ instruction: 0xf1b7e7aa │ │ │ │ - svclt 0x0000fadb │ │ │ │ + svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ svcls 0x0020002e │ │ │ │ ldmdals lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xaabfb2 │ │ │ │ + blx 0xaabf7a │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d05f │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x72bfce │ │ │ │ + blx 0x72bf96 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fdb7 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32bfee │ │ │ │ + blx 0x32bfb6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - @ instruction: 0xf2c036fc │ │ │ │ + vmlsl.s , d16, d0[1] │ │ │ │ @ instruction: 0xf1a6062e │ │ │ │ - movtcs lr, #2122 @ 0x84a │ │ │ │ + movtcs lr, #2126 @ 0x84e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrvc pc, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xefbb4 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strvc pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xefb7c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0x82c560 │ │ │ │ + blx 0x72c528 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xffbac028 │ │ │ │ + blx 0xffbabff0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ - movtcs lr, #2096 @ 0x830 │ │ │ │ + movtcs lr, #2100 @ 0x834 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x3ac584 │ │ │ │ + blx 0x2ac54c │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xff72c04c │ │ │ │ + blx 0xff72c014 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ - blmi 0x86fdb8 │ │ │ │ - blls 0x649f28 │ │ │ │ + blmi 0x86fd80 │ │ │ │ + blls 0x649ef0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ vpmax.s8 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fab9 │ │ │ │ ldc2l 0, cr15, [r8, #-84] @ 0xffffffac │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeb2c0ac │ │ │ │ + blx 0xfeb2c074 │ │ │ │ @ instruction: 0x4629e79e │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe82c0c4 │ │ │ │ + blx 0xfe82c08c │ │ │ │ @ instruction: 0xf1b7e792 │ │ │ │ - svclt 0x0000fa31 │ │ │ │ + svclt 0x0000fa2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r0, ror r5 │ │ │ │ + eorseq lr, r3, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47140 │ │ │ │ + bl 0xfec47108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q12, q12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ - blx 0xfe1ac0f8 │ │ │ │ + blx 0xfe1ac0c0 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, asr #32 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e2c114 │ │ │ │ + blx 0x1e2c0dc │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fd13 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a2c134 │ │ │ │ + blx 0x1a2c0fc │ │ │ │ svceq 0x0064f117 │ │ │ │ @ instruction: 0x4639d03e │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16ac150 │ │ │ │ + blx 0x16ac118 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fcf5 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12ac170 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0x12ac138 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x10ac180 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + blt 0x10ac148 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xe2c194 │ │ │ │ + blx 0xe2c15c │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fcd3 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ vpadd.i8 d27, d24, d5 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, r3, lsr #20]! │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r0, r8, asr #12 │ │ │ │ + sbcsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x72c1cc │ │ │ │ + blx 0x72c194 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fcb7 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, r7, lsl #20]! │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3f9fb │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r9, pc, ror #19] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4728c │ │ │ │ + bl 0xfec47254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15c1908 │ │ │ │ + blmi 0x15c18d0 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf9d6f067 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f067 │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ strmi pc, [r1], -r5, ror #24 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b6f067 │ │ │ │ teqle r7, r0, lsl #28 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aaf067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf641a805 │ │ │ │ - @ instruction: 0xf2c034d4 │ │ │ │ + @ instruction: 0xf2c0349c │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ - movtcs lr, #3820 @ 0xeec │ │ │ │ + movtcs lr, #3824 @ 0xef0 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf8bef1b7 │ │ │ │ + @ instruction: 0xf8baf1b7 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf98cf067 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d144 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdblt ip!, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5f971 │ │ │ │ vmul.i8 d27, d24, d23 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, r5, ror #18] │ │ │ │ vmul.i8 d27, d24, d20 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ sbfx pc, r9, #18, #2 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r5, sp, asr #18] │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r9, r1, asr #18] │ │ │ │ - @ instruction: 0xf8d6f1b7 │ │ │ │ + @ instruction: 0xf8d2f1b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ svcls 0x0008461d │ │ │ │ @ instruction: 0xf928f067 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r5, asr #32 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91af067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fbb9 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90af067 │ │ │ │ svceq 0x0064f118 │ │ │ │ strbmi sp, [r1], -r3, asr #32 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fcf067 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fb9b │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf067 │ │ │ │ ldrtmi r4, [r9], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ @ instruction: 0xf648fdd3 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ vtst.8 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628f8d5 │ │ │ │ - blx 0x1e2c312 │ │ │ │ + blx 0x1e2c2da │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe6649ac │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + bllt 0xfe664974 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f067 │ │ │ │ vaba.s8 d30, d24, d24 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4630f8b9 │ │ │ │ - blx 0x172c34a │ │ │ │ + blx 0x172c312 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r2, r3, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a8f067 │ │ │ │ @ instruction: 0x4631e7ba │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89cf067 │ │ │ │ strtmi lr, [r9], -lr, lsr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf890f067 │ │ │ │ svclt 0x0000e784 │ │ │ │ - eorseq lr, r3, r0, ror r5 │ │ │ │ + eorseq lr, r3, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47550 │ │ │ │ + bl 0xfec47518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1581bcc │ │ │ │ + blmi 0x1581b94 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ @ instruction: 0x4628f875 │ │ │ │ - blx 0x62c3d2 │ │ │ │ + blx 0x62c39a │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stccs 8, cr15, [r0], {101} @ 0x65 │ │ │ │ vst4.16 {d13-d16}, [r4 :64], lr │ │ │ │ strtmi r4, [r0], -r0, asr #11 │ │ │ │ @ instruction: 0xf185fab5 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt sp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d171 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt sl, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - stc 1, cr15, [lr, #660] @ 0x294 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + ldc 1, cr15, [r2, #660] @ 0x294 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vorr.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0xf424ff5d │ │ │ │ + @ instruction: 0xf424ff59 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - bleq 0xd6e4ac │ │ │ │ + bleq 0xd6e474 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - stcl 1, cr15, [r4, #-660]! @ 0xfffffd6c │ │ │ │ + stcl 1, cr15, [r8, #-660]! @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d0, d2 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - qasxmi pc, r1, r7 @ │ │ │ │ + qasxmi pc, r1, r3 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ str pc, [r9, r5, lsl #16]! │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf066 │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffeef066 │ │ │ │ strtmi lr, [r9], -r7, lsl #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe2f066 │ │ │ │ @ instruction: 0xf1b6e77b │ │ │ │ - svclt 0x0000ff77 │ │ │ │ + svclt 0x0000ff73 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ vqdmulh.s q10, q4, q5 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0669078 │ │ │ │ subcs pc, r0, #780 @ 0x30c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtcc pc, [ip], r8, asr #4 @ │ │ │ │ + strbcc pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - stc 1, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ + stc 1, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - @ instruction: 0x4641fed7 │ │ │ │ + @ instruction: 0x4641fed3 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #660 @ 0x294 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [sl], #660 @ 0x294 │ │ │ │ + stcl 1, cr15, [lr], #660 @ 0x294 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - ldrtmi pc, [r9], -r5, asr #29 @ │ │ │ │ + ldrtmi pc, [r9], -r1, asr #29 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0xf1b9ff93 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf009e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ @ instruction: 0xf6480003 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0xa3036c │ │ │ │ - blls 0x64a5c4 │ │ │ │ + blmi 0xa30334 │ │ │ │ + blls 0x64a58c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06643f0 │ │ │ │ @ instruction: 0xf648bf75 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strb pc, [r8, pc, ror #30]! @ │ │ │ │ - rsbseq pc, r0, r8, asr #12 │ │ │ │ + eorseq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff68f066 │ │ │ │ @ instruction: 0xf648e7e1 │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [sl, r1, ror #30] @ │ │ │ │ - addeq pc, r8, r8, asr #12 │ │ │ │ + subseq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5af066 │ │ │ │ @ instruction: 0xf1b6e7d3 │ │ │ │ - subcs pc, r0, #3824 @ 0xef0 │ │ │ │ + subcs pc, r0, #3760 @ 0xeb0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [ip], {165} @ 0xa5 │ │ │ │ + stc 1, cr15, [r0], #660 @ 0x294 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - strbmi pc, [r9], -pc, ror #28 @ │ │ │ │ + strbmi pc, [r9], -fp, ror #28 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0xe7b6ff3d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xff26f066 │ │ │ │ @ instruction: 0xf0154640 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff16f066 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ @ instruction: 0x4601f9b5 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff06f066 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r5, lsr #19 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr6, cr6, {3} │ │ │ │ andcs r4, r0, #3801088 @ 0x3a0000 │ │ │ │ @ instruction: 0xf7fa4631 │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr6, cr6, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 13, cr15, cr14, cr6, {3} │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf648fed3 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0xf1b8becb │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr6, {3} │ │ │ │ - bllt 0x6ea580 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + bllt 0x6ea548 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr6, {3} │ │ │ │ - bllt 0x66a5a8 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + bllt 0x66a570 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr6, cr6, {3} │ │ │ │ strbmi lr, [r1], -lr, lsr #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr10, cr6, {3} │ │ │ │ ldrtmi lr, [r9], -r2, lsl #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr14, cr6, {3} │ │ │ │ strtmi lr, [r9], -r6, lsl #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr2, cr6, {3} │ │ │ │ svclt 0x0000e78a │ │ │ │ - mlaseq r3, ip, r6, lr │ │ │ │ + eorseq lr, r3, r4, ror #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4796c │ │ │ │ + bl 0xfec47934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19c1fec │ │ │ │ + blmi 0x19c1fb4 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x671ce9dd │ │ │ │ cdp2 0, 6, cr15, cr6, cr6, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ addhi pc, r9, r0 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648022e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + vhsub.s8 d16, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fe57 │ │ │ │ @ instruction: 0xf8f6f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr6, cr6, {3} │ │ │ │ subsle r2, pc, r0, lsl #28 │ │ │ │ strbmi pc, [r0], #1030 @ 0x406 @ │ │ │ │ - blx 0xfee020a0 │ │ │ │ + blx 0xfee02068 │ │ │ │ stmdbeq r9, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr4, cr10, {7} │ │ │ │ - blmi 0x129edfc │ │ │ │ - blls 0x64a858 │ │ │ │ + blmi 0x129edc4 │ │ │ │ + blls 0x64a820 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xf6488083 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 2, cr15, cr10, cr6, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [ip, r5, lsl #16]! │ │ │ │ - bl 0x1caceac │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + bl 0x1dace74 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vorr.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0xf424fd3d │ │ │ │ + @ instruction: 0xf424fd39 │ │ │ │ vbic.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf021260b │ │ │ │ teqmi r1, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ - bleq 0xf7006c │ │ │ │ + bleq 0xf70034 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - bl 0x122cf00 │ │ │ │ + bl 0x132cec8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d0, d2 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - @ instruction: 0x4621fd17 │ │ │ │ + @ instruction: 0x4621fd13 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ str pc, [r8, r5, ror #27]! │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #408] @ 0x198 │ │ │ │ vaba.s8 d30, d24, d13 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -pc, asr #27 │ │ │ │ @ instruction: 0xf86ef015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ vmul.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe775fdbd │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe769fdb1 │ │ │ │ - stc2l 1, cr15, [r6, #-728] @ 0xfffffd28 │ │ │ │ + stc2l 1, cr15, [r2, #-728] @ 0xfffffd28 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47b10 │ │ │ │ + bl 0xfec47ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x140218c │ │ │ │ + blmi 0x1402154 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ ldc2 0, cr15, [r4, #408] @ 0x198 │ │ │ │ @ instruction: 0xf6482d02 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ svclt 0x009d002e │ │ │ │ - tstpvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + mvnpl pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - bicvc pc, r4, r8, asr #4 │ │ │ │ + orrvc pc, ip, r8, asr #4 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf066192c │ │ │ │ mcrne 13, 1, pc, cr3, cr15, {3} @ │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182e08 │ │ │ │ - blcs 0xf9570 │ │ │ │ + blcs 0xf9538 │ │ │ │ movwcs sp, #4164 @ 0x1044 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qaddcs sp, r5, r0 │ │ │ │ mcr2 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #-408]! @ 0xfffffe68 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf641a805 │ │ │ │ - @ instruction: 0xf2c034d4 │ │ │ │ + @ instruction: 0xf2c0349c │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ - movtcs lr, #2722 @ 0xaa2 │ │ │ │ + movtcs lr, #2726 @ 0xaa6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [r4], #-728 @ 0xfffffd28 │ │ │ │ + ldc2l 1, cr15, [r0], #-728 @ 0xfffffd28 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r2, #-408] @ 0xfffffe68 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d12d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2, #-408]! @ 0xfffffe68 │ │ │ │ vmul.i8 d27, d24, d28 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ svccs 0x0000fd27 │ │ │ │ @ instruction: 0x4639d0ba │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0x4621e7b8 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0xf1b6e7a0 │ │ │ │ - svclt 0x0000fca3 │ │ │ │ + svclt 0x0000fc9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdami r0, {r0, r9, sl, lr}^ │ │ │ │ @@ -229769,1575 +229755,1575 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ mcr2 0, 4, pc, cr14, cr4, {0} @ │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdbhi r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ subcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip, r8, asr #4]! @ │ │ │ │ + strbcc pc, [r4, r8, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - b 0xcad12c │ │ │ │ + b 0xdad0f4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - vabal.s8 q8, d16, d20 │ │ │ │ + vmls.f d16, d0, d0[7] │ │ │ │ vrshl.s8 d16, d30, d12 │ │ │ │ - vmlsl.s8 q11, d16, d0 │ │ │ │ + vmull.s q11, d0, d0[2] │ │ │ │ strls r0, [r1, #-2610] @ 0xfffff5ce │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r0], {182} @ 0xb6 │ │ │ │ + blx 0x2d15e │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #52480 @ 0xcd00 │ │ │ │ strmi lr, [r2, #-2516] @ 0xfffff62c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x52d168 │ │ │ │ + b 0x62d130 │ │ │ │ vcgt.s8 q9, , q0 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ cdpcs 2, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ andls r4, r2, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf648a000 │ │ │ │ - vrshr.s64 d16, d20, #64 │ │ │ │ + vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b62201 │ │ │ │ - @ instruction: 0x4622fbdf │ │ │ │ + @ instruction: 0x4622fbdb │ │ │ │ stmdage r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [ip], #408 @ 0x198 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r6, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + movtcc pc, #49741 @ 0xc24d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00182e00 │ │ │ │ - blmi 0x3423ac │ │ │ │ - blls 0x64abac │ │ │ │ + blmi 0x342374 │ │ │ │ + blls 0x64ab74 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [lr], #-408 @ 0xfffffe68 │ │ │ │ - ldc2 1, cr15, [r4], {182} @ 0xb6 │ │ │ │ + ldc2 1, cr15, [r0], {182} @ 0xb6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47d74 │ │ │ │ + bl 0xfec47d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d06 │ │ │ │ pldw [r4, #-3179] @ 0xfffff395 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0664621 │ │ │ │ stmiblt sp!, {r0, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 0, 6, pc, r8, cr6 @ │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ ldc2l 0, cr15, [r4, #44]! @ 0x2c │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -r8, ror #1 │ │ │ │ - eorvs pc, r4, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, sl, cr6 @ │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrrlt 0, 6, pc, r2, cr6 @ │ │ │ │ - sbceq pc, r4, r8, asr #12 │ │ │ │ + addeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #-408 @ 0xfffffe68 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff30f7ff │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #-408 @ 0xfffffe68 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [sl], #-408 @ 0xfffffe68 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ vqdmulh.s q10, q4, q4 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf066981e │ │ │ │ subcs pc, r0, #4352 @ 0x1100 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip, r8, asr #4]! @ │ │ │ │ + strbcc pc, [r4, r8, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldmdb r2, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r6, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ vmax.s8 d16, d12, d31 │ │ │ │ - vabal.s8 q11, d16, d0 │ │ │ │ + vmls.f d22, d0, d0[2] │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - ldrbmi pc, [r1], -r5, lsr #22 @ │ │ │ │ + ldrbmi pc, [r1], -r1, lsr #22 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0x2c0efbf3 │ │ │ │ @ instruction: 0xf64dd838 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x1b1954 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + bl 0x1b191c │ │ │ │ @ instruction: 0xf8d30384 │ │ │ │ cmnlt r9, #56, 18 @ 0xe0000 │ │ │ │ - adceq pc, r0, r8, asr #12 │ │ │ │ + rsbeq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9ace36 │ │ │ │ + blx 0xff9acdfe │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand d29, d8, d27 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b8fbd5 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff32ce6a │ │ │ │ + blx 0xff32ce32 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfef2ce88 │ │ │ │ + bllt 0xfef2ce50 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a5a805 │ │ │ │ - movtcs lr, #2302 @ 0x8fe │ │ │ │ + movtcs lr, #2306 @ 0x902 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0xff72d3e4 │ │ │ │ + blx 0xff62d3ac │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfeaaceae │ │ │ │ + blx 0xfeaace76 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0xf1b8fe97 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ bfi pc, r1, (invalid: 23:7) @ │ │ │ │ - blx 0xaad41e │ │ │ │ + blx 0x9ad3e6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461eb09c │ │ │ │ @ instruction: 0x46154b7f │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strcs r0, [r0], #-768 @ 0xfffffd00 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x8722e9dd │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c2cf22 │ │ │ │ + blx 0x1c2ceea │ │ │ │ svceq 0x0064f115 │ │ │ │ @ instruction: 0x4629d075 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18acf3e │ │ │ │ + blx 0x18acf06 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fdfd │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, ip, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x14acf5e │ │ │ │ + blx 0x14acf26 │ │ │ │ stmdble r8, {r0, r1, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ tstcs r8, r4, lsl #16 │ │ │ │ stc2 0, cr15, [ip, #-44] @ 0xffffffd4 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d06b │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0664641 │ │ │ │ subcs pc, r0, #54272 @ 0xd400 │ │ │ │ stmdage fp, {r8, sp} │ │ │ │ - ldrbcc pc, [r4], #1601 @ 0x641 @ │ │ │ │ + ldrcc pc, [ip], #1601 @ 0x641 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - ldmda r6!, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda sl!, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addcc pc, r4, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage fp, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - ldrtmi pc, [r9], -r9, asr #20 @ │ │ │ │ + ldrtmi pc, [r9], -r5, asr #20 @ │ │ │ │ @ instruction: 0xf066a80b │ │ │ │ @ instruction: 0xf648fb17 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0x12efa84 │ │ │ │ - blls 0x7caeac │ │ │ │ + blmi 0x12efa4c │ │ │ │ + blls 0x7cae74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, ip, r4, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe2d010 │ │ │ │ + blx 0xffe2cfd8 │ │ │ │ vaba.s8 d30, d24, d29 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -r9, ror #21 @ │ │ │ │ stc2 0, cr15, [r8, #80] @ 0x50 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe8a54c4 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + bllt 0xfe8a548c │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72d048 │ │ │ │ + blx 0xff72d010 │ │ │ │ vabd.s8 d30, d29, d8 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ vstrls s30, [r4, #-836] @ 0xfffffcbc │ │ │ │ andcs r4, r1, #2555904 @ 0x270000 │ │ │ │ tstpeq r3, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb6f7f9 │ │ │ │ streq pc, [r3, #-53] @ 0xffffffcb │ │ │ │ vrhadd.s8 d29, d8, d20 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf0660032 │ │ │ │ - blls 0x22f9dc │ │ │ │ + blls 0x22f9a4 │ │ │ │ strtle r0, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #8, 18 @ 0x20000 │ │ │ │ @ instruction: 0xf7f9481c │ │ │ │ @ instruction: 0xf648ffa1 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r8, -pc, lsr #21]! @ │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r3, -r3, lsr #21] @ │ │ │ │ - rsbne pc, r8, r8, asr #12 │ │ │ │ + eorsne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe82d0c0 │ │ │ │ + blx 0xfe82d088 │ │ │ │ strtmi r4, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ ldrb pc, [r8, r3, lsl #31] @ │ │ │ │ tstlt r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa2100 │ │ │ │ ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, ip, r8, asr #4 │ │ │ │ + adcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2ad0ec │ │ │ │ + blx 0xfe2ad0b4 │ │ │ │ @ instruction: 0xf1b6e7ca │ │ │ │ - svclt 0x0000fa1b │ │ │ │ + svclt 0x0000fa17 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r0, lsl #31 │ │ │ │ - eorseq lr, r3, ip, lsl #15 │ │ │ │ - ldrhteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r8, asr #30 │ │ │ │ + eorseq lr, r3, r4, asr r7 │ │ │ │ + eorseq sp, r3, r8, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48174 │ │ │ │ + bl 0xfec4813c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8fc07 │ │ │ │ vmax.s8 d20, d24, d4 │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf648032f │ │ │ │ - vmla.i d16, d16, d0[2] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x162d150 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + blt 0x162d118 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x112d178 │ │ │ │ + blt 0x112d140 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec481e8 │ │ │ │ + bl 0xfec481b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - blx 0xd2d198 │ │ │ │ + blx 0xd2d160 │ │ │ │ vmla.i8 , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldmiblt ip!, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x7ad1c4 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + blx 0x7ad18c │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x5ad1d4 │ │ │ │ + blt 0x5ad19c │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ rscle r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf648f933 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ svclt 0x0000ba01 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ @ instruction: 0x8706e9dd │ │ │ │ cdpls 8, 0, cr6, cr8, cr9, {2} │ │ │ │ @ instruction: 0xf9ecf066 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf85af7fa │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f066 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf850f7fa │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d8f066 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf846f7fa │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9cef066 │ │ │ │ vmla.i8 d27, d29, d14 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf648f9c3 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0x4630b9bb │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @ instruction: 0xf648ff3d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ svclt 0x0000b9af │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4830c │ │ │ │ + bl 0xfec482d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf066461e │ │ │ │ @ instruction: 0xf114f99d │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648022e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ + vhsub.s8 d16, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -pc, lsl #19 @ │ │ │ │ stc2 0, cr15, [lr], #-80 @ 0xffffffb0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , q4, │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf974f066 │ │ │ │ tstcs r1, r8 │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r8!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr10, cr15, {7} @ │ │ │ │ andeq pc, r8, r5, lsl r1 @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf648f957 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ vmla.i8 , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf648012e │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ + vrhadd.s8 d16, d8, d30 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -r5, asr #18 @ │ │ │ │ - blx 0xffa2d22e │ │ │ │ + blx 0xffa2d1f6 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf934f066 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf928f066 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4841c │ │ │ │ + bl 0xfec483e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r9, [sp], -r6, lsl #28 │ │ │ │ @ instruction: 0xf916f066 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d230 │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf066 │ │ │ │ - sbceq pc, r4, r8, asr #12 │ │ │ │ + addeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf906f066 │ │ │ │ vqdmulh.s , q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - bllt 0x1caf658 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + bllt 0x1caf620 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f066 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eaf066 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r2!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r7, ror #4 │ │ │ │ - blx 0x20ad2d0 │ │ │ │ + blx 0x20ad298 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r9], -r7, asr #1 │ │ │ │ - eorvs pc, r4, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f066 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt ip, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xe7d7fff3 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 2, pc, cr10, cr15, {7} @ │ │ │ │ svclt 0x0000e7c7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec484e4 │ │ │ │ + bl 0xfec484ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmul.i8 d27, d24, d0 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmialt r6!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x2100f89f │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fe21 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf114f895 │ │ │ │ tstle ip, r8 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf888f066 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d8, d9 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ tstcs r0, r5, ror r8 │ │ │ │ ldc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48588 │ │ │ │ + bl 0xfec48550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d05 │ │ │ │ pldw [r4, #-2145] @ 0xfffff79f │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ @ instruction: 0xf648f857 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628f851 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @ instruction: 0xf648ff8b │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vadd.i8 , q6, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #4128768 @ 0x3f0000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ @ instruction: 0x4602f9db │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vtst.8 d31, d12, d17 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000b829 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48618 │ │ │ │ + bl 0xfec485e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d04 │ │ │ │ pldw [r4, #-2073] @ 0xfffff7e7 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ @ instruction: 0xf648f80f │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @ instruction: 0xf648ff43 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vrecps.f32 , q14, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ rsbmi fp, r6, #988 @ 0x3dc │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ @ instruction: 0x4602f993 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmax.f32 , q14, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ svclt 0x0000bfe1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - andcs pc, r0, r9, asr #4 │ │ │ │ + sbcne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svcls 0x000a4615 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ @ instruction: 0xffccf065 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23d │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + sbcseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc2f065 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb8f065 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffaef065 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa4f065 │ │ │ │ vpadd.i8 , , q11 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf648ff99 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vrecps.f32 d31, d28, d3 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ @ instruction: 0xf1c5bf8b │ │ │ │ ldrbmi r0, [r0], -r0, lsl #20 │ │ │ │ @ instruction: 0xf926f00b │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4651d0b9 │ │ │ │ - eorvs pc, r4, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7cf065 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0074f065 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4878c │ │ │ │ + bl 0xfec48754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0659e04 │ │ │ │ @ instruction: 0xf64cff5d │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ - bllt 0x20305e4 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + bllt 0x20305ac │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4af065 │ │ │ │ vmla.i8 d27, d29, d14 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf648ff3f │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ shasxmi fp, r1, r7 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2cf065 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0024f065 │ │ │ │ - rsceq pc, r8, r8, asr #12 │ │ │ │ + adcseq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef065 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - rscseq pc, r8, r8, asr #12 │ │ │ │ + sbceq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff14f065 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmax.f32 d31, d8, d7 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7b1fefd │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe7f0fc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48878 │ │ │ │ + bl 0xfec48840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8f885 │ │ │ │ vmax.s8 d20, d24, d4 │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf648032f │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 13, cr15, cr2, cr5, {3} │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 11, cr15, cr14, cr5, {3} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ vqdmulh.s d20, d24, d5 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ mcrls 6, 1, r4, cr0, cr5, {0} │ │ │ │ @ instruction: 0x871ee9dd │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmibvc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ cdp2 0, 10, cr15, cr2, cr5, {3} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vhadd.s8 q12, q12, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf1b9fe95 │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf64d8090 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmlsl.s8 , d16, d4 │ │ │ │ + vmull.s , d0, d0[3] │ │ │ │ @ instruction: 0xf6480a2f │ │ │ │ - ldrbmi r1, [r1], -r0, asr #2 │ │ │ │ + ldrbmi r1, [r1], -r8, lsl #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vpmax.s8 d19, d29, d4 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vpmax.s8 , , q6 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ svclt 0x0048002f │ │ │ │ - beq 0xcee274 │ │ │ │ + beq 0xcee23c │ │ │ │ svcvc 0x0080f414 │ │ │ │ stmibcc r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648ac05 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ svclt 0x0008022e │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ vqadd.s8 d16, d8, d18 │ │ │ │ - vshl.s64 , q14, #0 │ │ │ │ + vmls.f d19, d16, d0[1] │ │ │ │ @ instruction: 0xf065052e │ │ │ │ subcs pc, r0, #1552 @ 0x610 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0xfeaade38 │ │ │ │ + bl 0xfebade00 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vmls.f d17, d0, d0[7] │ │ │ │ + vbic.i32 d17, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - @ instruction: 0x4641fd79 │ │ │ │ + @ instruction: 0x4641fd75 │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ @ instruction: 0xf642fe47 │ │ │ │ - blx 0x9ba4dc │ │ │ │ + blx 0x9ba4a4 │ │ │ │ ldrbeq pc, [fp, r9, lsl #6] @ │ │ │ │ svccs 0x0000d569 │ │ │ │ addhi pc, lr, r0, asr #32 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr4, cr5, {3} │ │ │ │ cmnle r9, r0, lsl #28 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr8, cr5, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ - movtcs lr, #2926 @ 0xb6e │ │ │ │ + movtcs lr, #2930 @ 0xb72 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - teqpvc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1b54619 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #26 @ │ │ │ │ + @ instruction: 0x4631fd3f │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ - blmi 0xe31084 │ │ │ │ - blls 0x64b8ac │ │ │ │ + blmi 0xe3104c │ │ │ │ + blls 0x64b874 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ strtmi fp, [r1], -r1, lsl #28 │ │ │ │ - subeq pc, r4, sp, asr #4 │ │ │ │ + andeq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf065ac05 │ │ │ │ subcs pc, r0, #15936 @ 0x3e40 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0x10adf08 │ │ │ │ - bcc 0xfe22e1b0 │ │ │ │ - beq 0xcee380 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + bl 0x11aded0 │ │ │ │ + bcc 0x142e178 │ │ │ │ + beq 0xcee348 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vbic.i32 d17, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - strbmi pc, [r1], -r9, lsl #26 @ │ │ │ │ + strbmi pc, [r1], -r5, lsl #26 @ │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ svccs 0x0000fdd7 │ │ │ │ vqadd.s8 d29, d24, d6 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ stc2l 0, cr15, [sl, #404] @ 0x194 │ │ │ │ addsle r2, r5, r0, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe793fdbd │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe71afdb1 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf1b5e776 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48b1c │ │ │ │ + bl 0xfec48ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r6, #404] @ 0x194 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #404] @ 0x194 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [lr, #-404]! @ 0xfffffe6c │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2, #-404]! @ 0xfffffe6c │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0x46144b31 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf065871c │ │ │ │ @ instruction: 0x4621fd57 │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ - ldrbtcc pc, [ip], #584 @ 0x248 @ │ │ │ │ + strbcc pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0x22f9a8 │ │ │ │ + blx 0x22f970 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ @ instruction: 0xf1a4062f │ │ │ │ - movtcs lr, #2704 @ 0xa90 │ │ │ │ + movtcs lr, #2708 @ 0xa94 │ │ │ │ ldrmi r9, [r9], -r1, lsl #12 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ vshl.s8 d25, d2, d12 │ │ │ │ - vsubhn.i16 d22, q8, q0 │ │ │ │ + vmlsl.s q11, d0, d0[2] │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - stc2l 1, cr15, [r6], #-724 @ 0xfffffd2c │ │ │ │ + stc2l 1, cr15, [r2], #-724 @ 0xfffffd2c │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #-404]! @ 0xfffffe6c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d8, d17 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ stc2 0, cr15, [sl, #-404]! @ 0xfffffe6c │ │ │ │ vmul.i8 , , │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - blmi 0x4b0ea0 │ │ │ │ - blls 0x64ba90 │ │ │ │ + blmi 0x4b0e68 │ │ │ │ + blls 0x64ba58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ tstcs r0, pc, lsl #26 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ svccs 0x0000fe13 │ │ │ │ ldrdcs sp, [r1, -pc] │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strb pc, [r4, sp, lsl #28]! @ │ │ │ │ - ldc2 1, cr15, [sl], {181} @ 0xb5 │ │ │ │ + ldc2 1, cr15, [r6], {181} @ 0xb5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48c6c │ │ │ │ + bl 0xfec48c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-3311] @ 0xfffff311 │ │ │ │ eorle r5, r5, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ @ instruction: 0xf648fce5 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1c70e20 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + bllt 0x1c70de8 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], {101} @ 0x65 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {101} @ 0x65 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r6], {101} @ 0x65 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ cdp2 0, 6, cr15, cr2, cr10, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d0d2 │ │ │ │ - eorvs pc, r4, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #404 @ 0x194 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r0], #404 @ 0x194 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d14 │ │ │ │ + bl 0xfec48cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ ldc2 0, cr15, [sl], {101} @ 0x65 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - tstpvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + mvnpl pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ @ instruction: 0xf641bf8b │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ vmvn.i32 d16, #2 @ 0x00000002 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf24dfc81 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xf648fc77 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stccs 12, cr15, [r0], {113} @ 0x71 │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - orrne pc, r4, r8, asr #12 │ │ │ │ + cmppne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r8, cr5 @ │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - addcs pc, r0, r8, asr #12 │ │ │ │ + subcs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf06568e9 │ │ │ │ sha1c.32 , q1, │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [lr], #-404 @ 0xfffffe6c │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf6480400 │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7e8fc31 │ │ │ │ - eorscs pc, r4, r8, asr #12 │ │ │ │ + rscsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #-404 @ 0xfffffe6c │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ bfi pc, sp, (invalid: 24:20) @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + rscne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {101} @ 0x65 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6481203 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [r2, fp, lsl #24] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - rscne pc, r4, r8, asr #12 │ │ │ │ + adcne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {101} @ 0x65 │ │ │ │ @ instruction: 0xf648e7b9 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - @ instruction: 0x11b4f648 │ │ │ │ + cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf648e798 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - orrsne pc, ip, r8, asr #12 │ │ │ │ + msrne (UNDEF: 100), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf648e78e │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - cmnpne r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff7ade42 │ │ │ │ + blx 0xff7ade0a │ │ │ │ vabd.s8 d30, d29, d0 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ str pc, [r6, pc, asr #23] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ - blmi 0x232188 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + blmi 0x232150 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ @ instruction: 0xf648f8e1 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - eorseq lr, r3, r8, lsl r8 │ │ │ │ + eorseq lr, r3, r0, ror #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1603574 │ │ │ │ + blmi 0x160353c │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x873ce9dd │ │ │ │ - stmia lr!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r2!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf065042e │ │ │ │ subcs pc, r0, #156672 @ 0x26400 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - ldm lr, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia r2!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ vadd.i8 d26, d8, d21 │ │ │ │ - vmvn.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q0, q0 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strvs pc, [r0], #588 @ 0x24c │ │ │ │ + strbvs pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - @ instruction: 0x4631fab1 │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #21 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ - vldrcs d15, [pc, #-508] @ 0xf1b68 │ │ │ │ + vldrcs d15, [pc, #-508] @ 0xf1b30 │ │ │ │ @ instruction: 0xf64dd850 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x1b2a3c │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + bl 0x1b2a04 │ │ │ │ vcgt.s8 d16, d16, d5 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ vqdmulh.s , q4, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7013 @ 0x1b65 @ │ │ │ │ addcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fcfb │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a4a825 │ │ │ │ - movtcs lr, #2204 @ 0x89c │ │ │ │ + movtcs lr, #2208 @ 0x8a0 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - bicscc pc, r4, r1, asr #12 │ │ │ │ + orrscc pc, ip, r1, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0x1cae4b4 │ │ │ │ + blx 0x1bae47c │ │ │ │ stmdage r5!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x102df7e │ │ │ │ + blx 0x102df46 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d12a │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xc2df9c │ │ │ │ + bllt 0xc2df64 │ │ │ │ @ instruction: 0xf6414629 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ ldr pc, [r4, r5, lsr #22]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d8, d10 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7bffb17 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r3, fp, lsl #22]! │ │ │ │ - blx 0xfe92e524 │ │ │ │ + blx 0xfe82e4ec │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15036e8 │ │ │ │ + blmi 0x15036b0 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbtcc pc, [ip], r8, asr #4 @ │ │ │ │ + strbcc pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - ldrvc pc, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ - streq pc, [pc, #-704]! @ 0xf1bcc │ │ │ │ + strvc pc, [r0, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xf1b94 │ │ │ │ ldmdbge lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldmda r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r4!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ vhadd.s8 d16, d12, d30 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ @ instruction: 0xf0650432 │ │ │ │ subcs pc, r0, #897024 @ 0xdb000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - stmda r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmda r4!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - @ instruction: 0x4641f9fb │ │ │ │ + @ instruction: 0x4641f9f7 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ subcs pc, r0, #823296 @ 0xc9000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - stmda lr, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r2, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - ldrtmi pc, [r9], -r9, ror #19 @ │ │ │ │ + ldrtmi pc, [r9], -r5, ror #19 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0xf1bafab7 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - tstpvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + mvnpl pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, sl, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfeaae0a8 │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + blx 0xfeaae070 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xfe82e0bc │ │ │ │ + blx 0xfe82e084 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ ldc2 0, cr15, [r2], #-76 @ 0xffffffb4 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d12a │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x20ae0f8 │ │ │ │ + blt 0x20ae0c0 │ │ │ │ @ instruction: 0xf6414651 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xe7cffa77 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vrhadd.s8 d29, d13, d10 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r9, r9, ror #20] @ │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7cdfa5d │ │ │ │ - @ instruction: 0xf9f2f1b5 │ │ │ │ + @ instruction: 0xf9eef1b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec491b8 │ │ │ │ + bl 0xfec49180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -sp, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ cdpls 3, 3, cr0, cr12, cr0, {0} │ │ │ │ - svc 0x008cf1a3 │ │ │ │ + svc 0x0090f1a3 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #241664 @ 0x3b000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - svc 0x0080f1a3 │ │ │ │ + svc 0x0084f1a3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - ldrbcc pc, [ip, #584]! @ 0x248 @ │ │ │ │ + strbcc pc, [r4, #584] @ 0x248 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strvs pc, [r0, #588] @ 0x24c │ │ │ │ + strbvs pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - ldrtmi pc, [r9], -pc, asr #18 @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #18 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0x2c1ffa1d │ │ │ │ @ instruction: 0xf64dd835 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x1b2d00 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + bl 0x1b2cc8 │ │ │ │ vcgt.s8 d16, d16, d4 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ vpmax.s8 d31, d8, d13 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #6659 @ 0x1a03 @ │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fb99 │ │ │ │ stmdage r5, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf904f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7715a4 │ │ │ │ - blls 0xe4c0e4 │ │ │ │ + blmi 0x77156c │ │ │ │ + blls 0xe4c0ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf06540f0 │ │ │ │ strtmi fp, [r1], -r5, ror #19 │ │ │ │ - sbcscc pc, r4, r1, asr #12 │ │ │ │ + addscc pc, ip, r1, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf9def065 │ │ │ │ ldmdblt r6, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d2f065 │ │ │ │ @ instruction: 0x4631e7db │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f065 │ │ │ │ @ instruction: 0xf1b5e7cf │ │ │ │ - svclt 0x0000f95b │ │ │ │ + svclt 0x0000f957 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0x13ae152 │ │ │ │ + blx 0x13ae11a │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdahi r1, {r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr4, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - bvc 0x33454c │ │ │ │ + bvc 0x334514 │ │ │ │ @ instruction: 0xf6480083 │ │ │ │ - vmul.i d20, d0, d0[1] │ │ │ │ + vmlal.s8 q10, d0, d12 │ │ │ │ stclne 8, cr0, [r5], #-184 @ 0xffffff48 │ │ │ │ stmdbeq lr, {r2, r8, ip, sp, lr, pc} │ │ │ │ - eormi pc, r8, r8, asr #12 │ │ │ │ + rscscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef065 │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf0654640 │ │ │ │ strmi pc, [r9, #2441]! @ 0x989 │ │ │ │ - blvc 0xff966934 │ │ │ │ - submi pc, ip, r8, asr #12 │ │ │ │ + blvc 0xff9668fc │ │ │ │ + andsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf980f065 │ │ │ │ - eormi pc, r4, r8, asr #12 │ │ │ │ + rsccc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97af065 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - andseq pc, ip, r8, asr #12 │ │ │ │ + rscvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf06543f0 │ │ │ │ @ instruction: 0xf648b965 │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x2e02f95f │ │ │ │ mrcne 0, 3, sp, cr3, cr0, {0} │ │ │ │ @ instruction: 0xf6451c65 │ │ │ │ - vmov.i16 d19, #8 @ 0x0008 │ │ │ │ + vmul.i d18, d16, d0[4] │ │ │ │ ldrmi r0, [ip], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf065e003 │ │ │ │ adcmi pc, ip, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf815d004 │ │ │ │ strbmi r1, [r0], -r1, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ - sbcscs pc, ip, r8, asr #12 │ │ │ │ + adccs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf946f065 │ │ │ │ stmdahi r1, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - rsccs pc, r0, r8, asr #12 │ │ │ │ + adccs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf93cf065 │ │ │ │ stmibvc r3!, {r5, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ stmdbvc r1!, {r1, r5, r6, r8, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf6489000 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf648f931 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ str pc, [pc, fp, lsr #18]! │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ - rscscc pc, r8, r8, asr #12 │ │ │ │ + sbccc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f065 │ │ │ │ stmdahi r1, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6486842 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ - blt 0x13322e4 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ + blt 0x13322ac │ │ │ │ @ instruction: 0xf065b289 │ │ │ │ - bvc 0xfe970690 │ │ │ │ + bvc 0xfe970658 │ │ │ │ ldmdale r8, {r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcc 0x1184780 │ │ │ │ + blcc 0x1184748 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4}^ │ │ │ │ - mvnscc pc, r8, asr #4 │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf904f065 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f8f065 │ │ │ │ @ instruction: 0xf648e77c │ │ │ │ - vshr.s64 d19, d20, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stclvc 8, cr15, [r0], #964 @ 0x3c4 │ │ │ │ - blvc 0x1991110 │ │ │ │ + blvc 0x19910d8 │ │ │ │ andls r7, r4, r1, lsr #22 │ │ │ │ - sbccc pc, r4, r8, asr #12 │ │ │ │ + addcc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r7, [r3, #-3237] @ 0xfffff35b │ │ │ │ strls r7, [r2, #-3173] @ 0xfffff39b │ │ │ │ strls r7, [r1, #-3109] @ 0xfffff3db │ │ │ │ strls r7, [r0], #-3044 @ 0xfffff41c │ │ │ │ @ instruction: 0xf8def065 │ │ │ │ - eormi pc, r4, r8, asr #12 │ │ │ │ + rsccc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d8f065 │ │ │ │ @ instruction: 0xf648e75c │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7def8d1 │ │ │ │ - addcc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8caf065 │ │ │ │ @ instruction: 0xf648e7d7 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r0, r3, asr #17] @ │ │ │ │ - rsbcc pc, ip, r8, asr #12 │ │ │ │ + eorscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8bcf065 │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ @ instruction: 0xe7c2f8b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmdami pc, {r0, r7, r9, sl, lr}^ @ │ │ │ │ @@ -231367,67 +231353,67 @@ │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r5, r6, ip, lr, pc} │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ tstpeq r4, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x32e3d4 │ │ │ │ + blx 0x32e39c │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r9], -r5, lsl #16 │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blcc 0x2ecbc │ │ │ │ - bleq 0xcaeea0 │ │ │ │ + blcc 0xff22ec84 │ │ │ │ + bleq 0xcaee68 │ │ │ │ @ instruction: 0xf85ef065 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d7 │ │ │ │ - vmvn.i16 d23, #2048 @ 0x0800 │ │ │ │ + vmlsl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf1a30a2f │ │ │ │ - movtcs lr, #3488 @ 0xda0 │ │ │ │ + movtcs lr, #3492 @ 0xda4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda807 │ │ │ │ vhadd.s8 d27, d12, d8 │ │ │ │ - vqdmlal.s q11, d16, d0 │ │ │ │ + vmul.f d22, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0932 │ │ │ │ @ instruction: 0xf8cda004 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - @ instruction: 0x4641ff73 │ │ │ │ + strbmi pc, [r1], -pc, ror #30 @ │ │ │ │ @ instruction: 0xf065a807 │ │ │ │ strtmi pc, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ subcs pc, r0, #1003520 @ 0xf5000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - stc 1, cr15, [r2, #652] @ 0x28c │ │ │ │ + stc 1, cr15, [r6, #652] @ 0x28c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - blge 0x16cb30 │ │ │ │ + blge 0x16caf8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff5cf1b4 │ │ │ │ + @ instruction: 0xff58f1b4 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf82af065 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84631 │ │ │ │ andcs pc, r0, #1088 @ 0x440 │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d10a │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r0, {r0, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r5] │ │ │ │ - @ instruction: 0xffa4f1b4 │ │ │ │ + @ instruction: 0xffa0f1b4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror r2 │ │ │ │ + eorseq lr, r3, ip, lsr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49658 │ │ │ │ + bl 0xfec49620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, lr, lsr #16 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -231440,333 +231426,333 @@ │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1042301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4604f97d │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #860 @ 0x35c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [ip, #-652] @ 0xfffffd74 │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + stc 1, cr15, [r0, #-652]! @ 0xfffffd74 │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + movtvs pc, #33356 @ 0x824c @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #29 @ │ │ │ │ + ldrtmi pc, [r1], -r7, ror #29 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r0, #740 @ 0x2e4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d108 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00a4f064 │ │ │ │ - @ instruction: 0xff3af1b4 │ │ │ │ + @ instruction: 0xff36f1b4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ vpadd.i8 d20, d8, d18 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r0], r2, lsr #22 │ │ │ │ vcgt.s8 d25, d8, d5 │ │ │ │ - @ instruction: 0xf2c036fc │ │ │ │ + vmlsl.s , d16, d0[1] │ │ │ │ @ instruction: 0xf8dd062e │ │ │ │ @ instruction: 0xf064a094 │ │ │ │ subcs pc, r0, #508 @ 0x1fc │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - stcl 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ + stcl 1, cr15, [r8], {163} @ 0xa3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ - bge 0x2f1fec │ │ │ │ + bge 0x2f1fa4 │ │ │ │ @ instruction: 0x46414610 │ │ │ │ @ instruction: 0xff64f064 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x73058c │ │ │ │ + blx 0x730554 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a807 │ │ │ │ - movtcs lr, #3238 @ 0xca6 │ │ │ │ + movtcs lr, #3242 @ 0xcaa │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mcr2 1, 4, pc, cr0, cr4, {5} @ │ │ │ │ + mrc2 1, 3, pc, cr12, cr4, {5} │ │ │ │ ldrmi sl, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0xf0644649 │ │ │ │ stmdami pc, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbmi r2, [r9], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ stmdals r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ff4651 │ │ │ │ - blmi 0x371be8 │ │ │ │ - blls 0x6cc648 │ │ │ │ + blmi 0x371bb0 │ │ │ │ + blls 0x6cc610 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ @ instruction: 0xf1b4bf33 │ │ │ │ - svclt 0x0000fec9 │ │ │ │ + svclt 0x0000fec5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror r2 │ │ │ │ + eorseq lr, r3, ip, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49810 │ │ │ │ + bl 0xfec497d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x943e8c │ │ │ │ - sbcscs pc, ip, r8, asr #4 │ │ │ │ + blmi 0x943e54 │ │ │ │ + adccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r5], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649e1a │ │ │ │ subcs pc, r0, #21, 30 @ 0x54 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - mrrc 1, 10, pc, sl, cr3 @ │ │ │ │ - mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ + mrrc 1, 10, pc, lr, cr3 @ │ │ │ │ + biccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - orrvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + movtvs pc, #33356 @ 0x824c @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - strtmi pc, [r9], -r9, lsr #28 │ │ │ │ + strtmi pc, [r9], -r5, lsr #28 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r1, #3952 @ 0xf70 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648d108 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 14, cr15, cr2, cr4, {3} │ │ │ │ - mrc2 1, 3, pc, cr8, cr4, {5} │ │ │ │ + mrc2 1, 3, pc, cr4, cr4, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec498ac │ │ │ │ + bl 0xfec49874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - andcs pc, r0, r9, asr #4 │ │ │ │ + sbcne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649d1c │ │ │ │ pldw [r4, #-3785] @ 0xfffff137 │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ @ instruction: 0xf648febf │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - bllt 0x1e721d4 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + bllt 0x1e7219c │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr4, {3} │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr8, cr4, {3} │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q6, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ andslt r0, r7, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 9, cr15, cr8, cr4, {3} │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xf834f00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, asr #1 │ │ │ │ - eorvs pc, r4, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr10, cr4, {3} │ │ │ │ movwcs lr, #6112 @ 0x17e0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4604f81f │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x6700e9d4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - vqdmulh.s q15, q12, q2 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vqdmulh.s q15, q12, q4 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - cmppmi r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + tstpmi ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vabal.s8 q11, d16, d0 │ │ │ │ + vmls.f d22, d0, d0[2] │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - ldc2 1, cr15, [r2, #720] @ 0x2d0 │ │ │ │ + stc2 1, cr15, [lr, #720] @ 0x2d0 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #1520 @ 0x5f0 │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfe9aee3c │ │ │ │ + bl 0xfeaaee04 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6489202 │ │ │ │ - vmlal.s q10, d0, d0[5] │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b42201 │ │ │ │ - @ instruction: 0x4632fd75 │ │ │ │ + @ instruction: 0x4632fd71 │ │ │ │ stmdage r5, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 4, cr15, cr2, cr4, {3} │ │ │ │ @ instruction: 0x4629e792 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr4, {3} │ │ │ │ @ instruction: 0xf1b4e786 │ │ │ │ - svclt 0x0000fdcb │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49a08 │ │ │ │ + bl 0xfec499d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5607e9dd │ │ │ │ cdp2 0, 2, cr15, cr0, cr4, {3} │ │ │ │ svcpl 0x0080f514 │ │ │ │ vhsub.s8 d29, d8, d15 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ cdp2 0, 1, cr15, cr6, cr4, {3} │ │ │ │ vmla.i8 , q14, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ rsbmi fp, r7, #13, 28 @ 0xd0 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ strmi pc, [r2], -r9, lsr #31 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmla.f32 , q14, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ @ instruction: 0xf648bdf7 │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ mcrcs 13, 0, pc, cr8, cr1, {7} @ │ │ │ │ movwcs sp, #4362 @ 0x110a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r5, lsl #31 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -pc @ │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ @ instruction: 0xf648fdd9 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmla.f32 , q14, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ svclt 0x0000bdcb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49ad4 │ │ │ │ + bl 0xfec49a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ ldc2 0, cr15, [sl, #400]! @ 0x190 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r9, lsr #4 │ │ │ │ strbtvc pc, [r8], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ - eorsvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #400]! @ 0x190 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e031 │ │ │ │ cmnlt r3, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf02568e5 │ │ │ │ stccs 5, cr0, [r1, #-8] │ │ │ │ @ instruction: 0xf648d129 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmibvs r3!, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x3c1538 │ │ │ │ + blcs 0x3c1500 │ │ │ │ ldm pc, {r1, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r7!, {r0, r1, ip, sp, lr, pc} │ │ │ │ strtcs r2, [r6], -r6, lsr #12 │ │ │ │ fstmdbxcc r6!, {d3-d31} @ Deprecated │ │ │ │ rsbmi r3, r7, #1146880 @ 0x118000 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ strmi pc, [r2], -r9, lsr #30 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmla.f32 , q6, │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ stccs 13, cr11, [r0, #-476] @ 0xfffffe24 │ │ │ │ vqadd.s8 , q14, q0 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ strcs fp, [r4, #-3437] @ 0xfffff293 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff02f012 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ @ instruction: 0xf648fcbf │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ubfx pc, fp, #26, #5 │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ mrc2 0, 1, pc, cr14, cr2, {0} │ │ │ │ @@ -231774,52 +231760,52 @@ │ │ │ │ @ instruction: 0xf645e7e0 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ stmibvs r2!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7d4fd37 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r8, fp, lsr #26] @ │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ vpadd.i8 d20, d24, d27 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #960 @ 0x3c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip, r8, asr #4]! @ │ │ │ │ + strbcc pc, [r4, r8, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - b 0x152f0e0 │ │ │ │ + b 0x162f0a8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmvn.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q0, q0 │ │ │ │ vmax.s8 d16, d12, d31 │ │ │ │ - vabal.s8 q11, d16, d0 │ │ │ │ + vmls.f d22, d0, d0[2] │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ - strbmi pc, [r1], -r3, lsr #24 @ │ │ │ │ + @ instruction: 0x4641fc1f │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ stccs 12, cr15, [r6], #-964 @ 0xfffffc3c │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -231842,968 +231828,968 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3b430c │ │ │ │ + bpl 0xfe3b42d4 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #2554 @ 0x9fa │ │ │ │ + movtcs lr, #2558 @ 0x9fe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0xff62f1e6 │ │ │ │ + blx 0xff52f1ae │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r2], #400 @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , , │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - blmi 0x1ef1d8c │ │ │ │ - blls 0x64cba4 │ │ │ │ + blmi 0x1ef1d54 │ │ │ │ + blls 0x64cb6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xf6488148 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [r4], {100} @ 0x64 │ │ │ │ - subspl pc, ip, r8, asr #12 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #-400 @ 0xfffffe70 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #2500 @ 0x9c4 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + movtcs lr, #2504 @ 0x9c8 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe7af25a │ │ │ │ + blx 0xfe6af222 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r8], #-400 @ 0xfffffe70 │ │ │ │ @ instruction: 0xf648e7d1 │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [sl, r1, ror #24] @ │ │ │ │ - adcspl pc, r4, r8, asr #12 │ │ │ │ + rsbspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e7da │ │ │ │ - vmla.i d21, d16, d0[1] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ sbfx pc, r5, #24, #31 │ │ │ │ - sbcspl pc, r4, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, lr, cr4 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - vmul.i8 d30, d29, d4 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmul.i8 d30, d29, d8 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - orrvc pc, r4, r8, asr #4 │ │ │ │ + cmppvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe79efc35 │ │ │ │ - addpl pc, r8, r8, asr #12 │ │ │ │ + subspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e7ae │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - subpl pc, ip, r8, asr #12 │ │ │ │ + andspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-400 @ 0xfffffe70 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {100} @ 0x64 │ │ │ │ @ instruction: 0xf648e77f │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fc0f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - addspl pc, r4, r8, asr #12 │ │ │ │ + subspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {100} @ 0x64 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ @ instruction: 0xf648e7dd │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fbf9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - adcpl pc, r4, r8, asr #12 │ │ │ │ + rsbpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffcaee16 │ │ │ │ + blx 0xffcaedde │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf648e7c7 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d20, d16, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fbe3 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + sbcsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72ee42 │ │ │ │ + blx 0xff72ee0a │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ @ instruction: 0xf648e7b1 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fbcd │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - rscsmi pc, r0, r8, asr #12 │ │ │ │ + adcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff1aee6e │ │ │ │ + blx 0xff1aee36 │ │ │ │ @ instruction: 0xf648e72b │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #191488 @ 0x2ec00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmdb r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - sbcsmi pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2ee9a │ │ │ │ + blx 0xfec2ee62 │ │ │ │ @ instruction: 0xf648e715 │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ strb r0, [r8, lr, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - sbcmi pc, ip, r8, asr #12 │ │ │ │ + addsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8aeeb6 │ │ │ │ + blx 0xfe8aee7e │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf648e777 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fb93 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - adcsmi pc, r4, r8, asr #12 │ │ │ │ + rsbsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe32eee2 │ │ │ │ + blx 0xfe32eeaa │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ @ instruction: 0xf648e6e3 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf009fb7d │ │ │ │ ldmdami ip, {r0, r1, r8} │ │ │ │ @ instruction: 0xf7f82201 │ │ │ │ @ instruction: 0xf039f863 │ │ │ │ @ instruction: 0xd1220903 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x1baef1e │ │ │ │ + blx 0x1baeee6 │ │ │ │ @ instruction: 0xf648e6d3 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [ip], r3, ror #22 @ │ │ │ │ - addmi pc, ip, r8, asr #12 │ │ │ │ + subsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x182ef3a │ │ │ │ + blx 0x182ef02 │ │ │ │ @ instruction: 0xf648e6c5 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ ldrb r0, [r5], lr, lsr #32 │ │ │ │ - addsmi pc, r4, r8, asr #12 │ │ │ │ + subsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e6d0 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmdami r5, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf832f7f8 │ │ │ │ @ instruction: 0xf1b4e6af │ │ │ │ - svclt 0x0000fadb │ │ │ │ - eorseq sp, r3, r0, lsl #31 │ │ │ │ - ldrhteq sp, [r3], -r0 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ + eorseq sp, r3, r8, asr #30 │ │ │ │ + eorseq sp, r3, r8, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ vqdmulh.s d20, d24, d12 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #37888 @ 0x9400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip, r8, asr #4]! @ │ │ │ │ + strbcc pc, [r4, r8, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - stmda r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda sl!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmvn.i16 d23, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ vadd.i8 d16, d12, d31 │ │ │ │ - vsubhn.i16 d22, q8, q0 │ │ │ │ + vmlsl.s q11, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - blx 0xf2f51c │ │ │ │ + blx 0xe2f4e4 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ vmls.i d23, d16, d0[6] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ - blx 0x1aefee │ │ │ │ + blx 0x1aefb6 │ │ │ │ ldmdblt sl, {r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r2, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ vadd.i8 d22, d16, d17 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf0640032 │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ subcs fp, r0, #913408 @ 0xdf000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbcs pc, [r8], #584 @ 0x248 @ │ │ │ │ + ldrcs pc, [r0], #584 @ 0x248 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - stmda r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmda r4!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1b46400 │ │ │ │ - @ instruction: 0x4629f9fb │ │ │ │ + @ instruction: 0x4629f9f7 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #823296 @ 0xc9000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda lr, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + ldmda r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - strbmi pc, [r9], -r5, ror #19 @ │ │ │ │ + strbmi pc, [r9], -r1, ror #19 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0xe7c1fab3 │ │ │ │ - rscscc pc, ip, r8, asr #4 │ │ │ │ + sbccc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2f098 │ │ │ │ - blcc 0x14d498 │ │ │ │ + blx 0xfec2f060 │ │ │ │ + blcc 0x14d460 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00e6f1a2 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + svc 0x00eaf1a2 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe22f0e8 │ │ │ │ + blx 0xfe22f0b0 │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00c8f1a2 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + svc 0x00ccf1a2 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ @ instruction: 0xf6412201 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ @ instruction: 0x96000132 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x14d310 │ │ │ │ - blcc 0x1a72f4 │ │ │ │ + blcs 0x14d2d8 │ │ │ │ + blcc 0x1a72bc │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3c1b98 │ │ │ │ + blcs 0x3c1b60 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - @ instruction: 0x21a8f648 │ │ │ │ + cmnpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ andsne pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xff70f147 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xffb2f012 │ │ │ │ + blx 0xffb2efda │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9a4f012 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x131c8e │ │ │ │ + blx 0x131c56 │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ msrpl SPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x14d072 │ │ │ │ + blx 0x14d03a │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x92f1b0 │ │ │ │ + blx 0x92f178 │ │ │ │ @ instruction: 0xf1b4e72e │ │ │ │ - @ instruction: 0xf7f8f9b5 │ │ │ │ + @ instruction: 0xf7f8f9b1 │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsr #16 │ │ │ │ + ldrshteq lr, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmiami lr!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0124688 │ │ │ │ pkhbtmi pc, r2, sp, lsl #23 @ │ │ │ │ @ instruction: 0xf8d0b108 │ │ │ │ movwcs sl, #4096 @ 0x1000 │ │ │ │ - bl 0x2fb87c │ │ │ │ + bl 0x2fb844 │ │ │ │ ldrmi r0, [r8], -r2, lsl #2 │ │ │ │ - blx 0xfe5af0be │ │ │ │ + blx 0xfe5af086 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ - blx 0xfe32f0d2 │ │ │ │ + blx 0xfe32f09a │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -ip, lsl #2 │ │ │ │ - blx 0x20af0e6 │ │ │ │ + blx 0x20af0ae │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ tstpeq r0, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1e2f0fa │ │ │ │ + blx 0x1e2f0c2 │ │ │ │ smlabblt r8, r1, r6, r4 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - @ instruction: 0xf2c03bfc │ │ │ │ + vqdmull.s , d16, d0[1] │ │ │ │ @ instruction: 0xf0640b2e │ │ │ │ subcs pc, r0, #3293184 @ 0x324000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdavc r8!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdavc r0, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - svc 0x000af1a2 │ │ │ │ + svc 0x000ef1a2 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ - strvs pc, [r0, ip, asr #4] │ │ │ │ + strbvs pc, [r8, -ip, asr #4] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4651f8df │ │ │ │ + @ instruction: 0x4651f8db │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2c11f9ad │ │ │ │ ldccs 8, cr13, [r1], {12} │ │ │ │ ldm pc, {r0, r1, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orrls pc, ip, #4 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #-1879048179 @ 0x9000000d │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ mrcle 2, 1, r3, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf0002c29 │ │ │ │ - ldclcs 0, cr8, [pc], #948 @ 0xf34e0 │ │ │ │ + ldclcs 0, cr8, [pc], #948 @ 0xf34a8 │ │ │ │ @ instruction: 0xf648d123 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #2408448 @ 0x24c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 13, cr15, cr8, cr2, {5} │ │ │ │ + cdp 1, 13, cr15, cr12, cr2, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d884 │ │ │ │ + blhi 0x16d84c │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4631f8b3 │ │ │ │ + ldrtmi pc, [r1], -pc, lsr #17 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2d00f981 │ │ │ │ sbchi pc, r3, r0 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf976f064 │ │ │ │ subcs lr, r0, #49 @ 0x31 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 11, cr15, cr10, cr2, {5} │ │ │ │ + cdp 1, 11, cr15, cr14, cr2, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d8c0 │ │ │ │ + blhi 0x16d888 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4621f895 │ │ │ │ + @ instruction: 0x4621f891 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #1622016 @ 0x18c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 10, cr15, cr8, cr2, {5} │ │ │ │ + cdp 1, 10, cr15, cr12, cr2, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d8e4 │ │ │ │ + blhi 0x16d8ac │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #17 @ │ │ │ │ + @ instruction: 0x4631f87f │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2d00f951 │ │ │ │ addshi pc, r3, r0 │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ subcs pc, r0, #1097728 @ 0x10c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 8, cr15, cr8, cr2, {5} │ │ │ │ + cdp 1, 8, cr15, cr12, cr2, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ andls r8, r2, #4 │ │ │ │ strls r2, [r0, -r1, lsl #4] │ │ │ │ - @ instruction: 0xf85ef1b4 │ │ │ │ + @ instruction: 0xf85af1b4 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf92cf064 │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ - eorcc pc, r8, r8, asr #12 │ │ │ │ + rscscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ @ instruction: 0xf648b91b │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7b0f915 │ │ │ │ - andsvs pc, ip, r8, asr #12 │ │ │ │ + rscpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90ef064 │ │ │ │ - blcs 0x7fac14 │ │ │ │ + blcs 0x7fabdc │ │ │ │ andge sp, r1, #10944512 @ 0xa70000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, pc, lsr #12 │ │ │ │ - andeq r3, pc, r1, lsr #12 │ │ │ │ - ldrdeq r3, [pc], -fp │ │ │ │ - andeq r3, pc, sp, asr #11 │ │ │ │ - @ instruction: 0x000f35bf │ │ │ │ - @ instruction: 0x000f35b1 │ │ │ │ + strdeq r3, [pc], -r7 │ │ │ │ + andeq r3, pc, r9, ror #11 │ │ │ │ andeq r3, pc, r3, lsr #11 │ │ │ │ muleq pc, r5, r5 @ │ │ │ │ andeq r3, pc, r7, lsl #11 │ │ │ │ andeq r3, pc, r9, ror r5 @ │ │ │ │ - andeq r3, pc, r3, lsl r6 @ │ │ │ │ - andeq r3, pc, r5, lsl #12 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - strdeq r3, [pc], -r7 │ │ │ │ - andeq r3, pc, r9, ror #11 │ │ │ │ andeq r3, pc, fp, ror #10 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ andeq r3, pc, sp, asr r5 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - ldrdeq r3, [pc], -r5 │ │ │ │ + andeq r3, pc, pc, asr #10 │ │ │ │ andeq r3, pc, r1, asr #10 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - andeq r3, pc, pc, lsl #9 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - andeq r3, pc, r5, asr r4 @ │ │ │ │ - rscspl pc, r0, r8, asr #12 │ │ │ │ + ldrdeq r3, [pc], -fp │ │ │ │ + andeq r3, pc, sp, asr #11 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + @ instruction: 0x000f35bf │ │ │ │ + @ instruction: 0x000f35b1 │ │ │ │ + andeq r3, pc, r3, lsr r5 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, r5, lsr #10 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + muleq pc, sp, r2 @ │ │ │ │ + andeq r3, pc, r9, lsl #10 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, r7, asr r4 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, sp, lsl r4 @ │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e7b1 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ str r0, [ip, lr, lsr #32]! │ │ │ │ - eorvc pc, r4, r8, asr #12 │ │ │ │ + rscvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8bef064 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vand d24, d8, d22 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe76cf8b1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addsvc pc, r0, r8, asr #12 │ │ │ │ + subsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a8f064 │ │ │ │ - blcs 0x143ace0 │ │ │ │ + blcs 0x143aca8 │ │ │ │ svcge 0x0041f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - ldrdeq r3, [pc], -r7 │ │ │ │ - andeq r3, pc, r9, asr #15 │ │ │ │ - @ instruction: 0x000f37bb │ │ │ │ - andeq r3, pc, sp, lsr #15 │ │ │ │ muleq pc, pc, r7 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ muleq pc, r1, r7 @ │ │ │ │ andeq r3, pc, r3, lsl #15 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ andeq r3, pc, r5, ror r7 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ andeq r3, pc, r7, ror #14 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ andeq r3, pc, r9, asr r7 @ │ │ │ │ - andeq r3, pc, r5, asr #14 │ │ │ │ - andeq r3, pc, r1, lsr r7 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - andeq r3, pc, r3, lsr #14 │ │ │ │ - andeq r3, pc, r5, lsl r7 @ │ │ │ │ - andeq r3, pc, r7, lsl #14 │ │ │ │ + andeq r3, pc, fp, asr #14 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, sp, lsr r7 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, lsr #14 │ │ │ │ + andeq r3, pc, r1, lsr #14 │ │ │ │ + andeq r3, pc, sp, lsl #14 │ │ │ │ strdeq r3, [pc], -r9 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ andeq r3, pc, fp, ror #13 │ │ │ │ - ldrdeq r3, [pc], -r7 │ │ │ │ - andeq r3, pc, r9, asr #13 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - @ instruction: 0x000f36bb │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - andeq r3, pc, sp, lsr #13 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ + ldrdeq r3, [pc], -sp │ │ │ │ + andeq r3, pc, pc, asr #13 │ │ │ │ + andeq r3, pc, r1, asr #13 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + @ instruction: 0x000f36b3 │ │ │ │ muleq pc, pc, r6 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ muleq pc, r1, r6 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ andeq r3, pc, r3, lsl #13 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ andeq r3, pc, r5, ror r6 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ andeq r3, pc, r7, ror #12 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ andeq r3, pc, r9, asr r6 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ andeq r3, pc, fp, asr #12 │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ - muleq pc, r7, r1 @ │ │ │ │ andeq r3, pc, sp, lsr r6 @ │ │ │ │ - andvc pc, r4, r8, asr #12 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, lsr #12 │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, r1, lsr #12 │ │ │ │ + andeq r3, pc, r3, lsl r6 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, pc, asr r1 @ │ │ │ │ + andeq r3, pc, r5, lsl #12 │ │ │ │ + sbcvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffef063 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4601f991 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - rscscc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbccc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbsvc pc, r0, r8, asr #4 │ │ │ │ + eorsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe8f063 │ │ │ │ @ instruction: 0xf648e6a3 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ movwcs pc, #4065 @ 0xfe1 @ │ │ │ │ strtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ @ instruction: 0x4606f977 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d29, d6 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf063002f │ │ │ │ ldmdavs r1!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r3], r7, ror #18 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r7, r8, pc} │ │ │ │ - blcs 0x1020dc │ │ │ │ + blcs 0x1020a4 │ │ │ │ orrshi pc, r0, r0, asr #6 │ │ │ │ - bvc 0x1730e00 │ │ │ │ - beq 0xcaffe4 │ │ │ │ + bvc 0x930dc8 │ │ │ │ + beq 0xcaffac │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ strtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143501 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0634650 │ │ │ │ ldmdahi r3!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ - bl 0x3ea8c0 │ │ │ │ + bl 0x3ea888 │ │ │ │ @ instruction: 0xf83b0cc5 │ │ │ │ @ instruction: 0xf6482035 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ mulcc r2, ip, r8 │ │ │ │ @ instruction: 0xf89c9401 │ │ │ │ strls r4, [r0], #-3 │ │ │ │ @ instruction: 0xff96f063 │ │ │ │ @ instruction: 0xf6488831 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [sl], -pc, lsl #31 @ │ │ │ │ - eorsvc pc, r4, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff88f063 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ strtmi sl, [r8], -sl, asr #29 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ ldrt pc, [ip], -r7, lsl #26 @ │ │ │ │ - andsvc pc, r4, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7af063 │ │ │ │ @ instruction: 0xf648e77a │ │ │ │ - vshr.s64 q11, q10, #64 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe773ff73 │ │ │ │ - adcsvs pc, r4, r8, asr #12 │ │ │ │ + rsbsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6cf063 │ │ │ │ @ instruction: 0xf648e76c │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [r5, -r5, ror #30]! @ │ │ │ │ - addsvs pc, r8, r8, asr #12 │ │ │ │ + rsbvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5ef063 │ │ │ │ @ instruction: 0xf648e75e │ │ │ │ - vaddl.s8 q11, d16, d12 │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe757ff57 │ │ │ │ - rsbsvs pc, ip, r8, asr #12 │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff50f063 │ │ │ │ @ instruction: 0xf648e750 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [r9, -r9, asr #30] @ │ │ │ │ - rsbvs pc, r0, r8, asr #12 │ │ │ │ + eorvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff42f063 │ │ │ │ @ instruction: 0xf648e742 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe73bff3b │ │ │ │ - subvs pc, r4, r8, asr #12 │ │ │ │ + andvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f063 │ │ │ │ @ instruction: 0xf648e734 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ str pc, [sp, -sp, lsr #30]! │ │ │ │ - sbcsvs pc, r4, r8, asr #12 │ │ │ │ + addsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff26f063 │ │ │ │ @ instruction: 0xf648e726 │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sdiv pc, pc, pc │ │ │ │ - eorsvs pc, r4, r8, asr #12 │ │ │ │ + rscspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff18f063 │ │ │ │ @ instruction: 0xf648e718 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sdiv r1, r1, pc │ │ │ │ - rsbne pc, r4, r9, asr #4 │ │ │ │ + eorne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0af063 │ │ │ │ vabd.s8 d30, d9, d10 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ str pc, [r3, -r3, lsl #30] │ │ │ │ - rsbsne pc, r4, r9, asr #4 │ │ │ │ + eorsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr12, cr3, {3} │ │ │ │ vmin.s8 q15, , q14 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d16, d16, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6f5fef5 │ │ │ │ - andsne pc, r4, r9, asr #4 │ │ │ │ + sbcseq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr3, {3} │ │ │ │ vmax.s8 q15, , q15 │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strbt pc, [r7], r7, ror #29 @ │ │ │ │ - eorsne pc, ip, r9, asr #4 │ │ │ │ + andne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr3, {3} │ │ │ │ vmax.s8 q15, , q8 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6d9fed9 │ │ │ │ - adceq pc, r4, r9, asr #4 │ │ │ │ + rsbeq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr2, cr3, {3} │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp], fp, asr #29 @ │ │ │ │ - eorseq pc, r4, r9, asr #4 │ │ │ │ + rscsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr3, {3} │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ stccs 14, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ - ldclge 4, cr15, [pc, #252]! @ 0xf37e8 │ │ │ │ + ldclge 4, cr15, [pc, #252]! @ 0xf37b0 │ │ │ │ @ instruction: 0xf648e56a │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6b3feb3 │ │ │ │ - adcsvc pc, ip, r8, asr #12 │ │ │ │ + addvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr12, cr3, {3} │ │ │ │ - vmax.s8 d30, d25, d28 │ │ │ │ - vaddl.s8 q8, d0, d20 │ │ │ │ + @ instruction: 0xf648e6ac │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strt pc, [r5], r5, lsr #29 │ │ │ │ - adcsvc pc, r0, r8, asr #12 │ │ │ │ + rsbsvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr14, cr3, {3} │ │ │ │ @ instruction: 0xf648e69e │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe697fe97 │ │ │ │ - adcsne pc, r4, r9, asr #4 │ │ │ │ + rsbsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr0, cr3, {3} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [sp, #-3538]! @ 0xfffff22e │ │ │ │ - addsne pc, ip, r9, asr #4 │ │ │ │ + rsbne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr6, cr3, {3} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [r3, #-3528]! @ 0xfffff238 │ │ │ │ - andeq pc, ip, r9, asr #4 │ │ │ │ + sbcsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr12, cr3, {3} │ │ │ │ @ instruction: 0xf648e67c │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe675fe75 │ │ │ │ - rscvc pc, r0, r8, asr #12 │ │ │ │ + adcvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr3, {3} │ │ │ │ vmax.s8 q15, , q15 │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strbt pc, [r7], -r7, ror #28 @ │ │ │ │ - subseq pc, ip, r9, asr #4 │ │ │ │ + eoreq pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr3, {3} │ │ │ │ vmax.s8 q15, , q8 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe659fe59 │ │ │ │ - andne pc, r0, r9, asr #4 │ │ │ │ + sbceq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr2, cr3, {3} │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vaddl.s8 q8, d16, d16 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp], -fp, asr #28 @ │ │ │ │ - rsbseq pc, ip, r9, asr #4 │ │ │ │ + subeq pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr4, cr3, {3} │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vmla.i d16, d0, d0[7] │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe63dfe3d │ │ │ │ vtst.8 q11, , │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe69dfe35 │ │ │ │ - stc2l 1, cr15, [sl, #716] @ 0x2cc │ │ │ │ + stc2l 1, cr15, [r6, #716] @ 0x2cc │ │ │ │ str r2, [r6], r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, ip, ror #22 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ vadd.i8 d23, d13, d2 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ @ instruction: 0xf249fe17 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4631fe11 │ │ │ │ stmdami r1!, {r9, sp}^ │ │ │ │ - blx 0xfff31824 │ │ │ │ - sbcsne pc, r8, r9, asr #4 │ │ │ │ + blx 0xfff317ec │ │ │ │ + adcne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr6, cr3, {3} │ │ │ │ andcs r4, r0, #6094848 @ 0x5d0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc3183c │ │ │ │ + blx 0xffc31804 │ │ │ │ ldrbtle r0, [r3], #-1504 @ 0xfffffa20 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ @ instruction: 0xf414d179 │ │ │ │ cmnle sp, r0, asr #3 │ │ │ │ @ instruction: 0xf10004a1 │ │ │ │ strbteq r8, [r2], #-130 @ 0xffffff7e │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000423 │ │ │ │ vhadd.s8 d24, d25, d14 │ │ │ │ - vmla.i d17, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ vadd.f32 , , │ │ │ │ eorsmi r0, r9, pc, lsl #2 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ teqpeq r0, r7, lsl r0 @ p-variant is OBSOLETE │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ orrpl pc, r1, r7, lsr #8 │ │ │ │ @ instruction: 0xf0212200 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r8}^ │ │ │ │ - blx 0xff23188c │ │ │ │ - rscsne pc, r0, r9, asr #4 │ │ │ │ + blx 0xff231854 │ │ │ │ + adcsne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrcs pc, [r0], #-585 @ 0xfffffdb7 │ │ │ │ + ldrbne pc, [r8], #585 @ 0x249 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stc2l 0, cr15, [lr, #396] @ 0x18c │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f74842 │ │ │ │ vpmin.s8 d31, d25, d21 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf105fdc3 │ │ │ │ vand d16, d8, d1 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ vmla.f32 d31, d25, d27 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ subcs pc, r0, #11584 @ 0x2d40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1a27c2d │ │ │ │ - movtcs lr, #2810 @ 0xafa │ │ │ │ + movtcs lr, #2814 @ 0xafe │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2l 1, cr15, [ip], {179} @ 0xb3 │ │ │ │ + stc2l 1, cr15, [r8], {179} @ 0xb3 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #396] @ 0x18c │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q1, q1 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ andslt r0, r6, r2, lsr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [sl, #396] @ 0x18c │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ andcs r4, r0, #2162688 @ 0x210000 │ │ │ │ - blx 0xfb1934 │ │ │ │ + blx 0xfb18fc │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami pc, {r0, r2, r7, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2611 @ 0xfffff5cd │ │ │ │ addle r5, r1, r0, asr #3 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ - blx 0xc31950 │ │ │ │ + blx 0xc31918 │ │ │ │ @ instruction: 0xf57f04a1 │ │ │ │ andcs sl, r0, #504 @ 0x1f8 │ │ │ │ vst2.8 {d20-d21}, [pc :64], r9 │ │ │ │ @ instruction: 0xf7f75100 │ │ │ │ strbteq pc, [r2], #-2595 @ 0xfffff5dd @ │ │ │ │ svcge 0x0078f57f │ │ │ │ andcs r4, r0, #1441792 @ 0x160000 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ - blx 0x7b1974 │ │ │ │ + blx 0x7b193c │ │ │ │ @ instruction: 0xf57f0423 │ │ │ │ ldmdami r3, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74100 │ │ │ │ @ instruction: 0xe76afa11 │ │ │ │ andcs r4, r0, #16, 16 @ 0x100000 │ │ │ │ - blx 0x431990 │ │ │ │ + blx 0x431958 │ │ │ │ stmdami pc, {r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strb pc, [fp, -r7, lsl #20]! @ │ │ │ │ - stc2l 1, cr15, [r6], #716 @ 0x2cc │ │ │ │ + stc2l 1, cr15, [r2], #716 @ 0x2cc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr r8 │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ - eorseq lr, r3, r0, ror #18 │ │ │ │ - eorseq lr, r3, r0, asr #19 │ │ │ │ + ldrshteq lr, [r3], -ip │ │ │ │ + ldrhteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, r8, lsr #18 │ │ │ │ + eorseq lr, r3, r8, lsl #19 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232812,25 +232798,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, sp, lsl #23 │ │ │ │ strhi lr, [r0, #-2512] @ 0xfffff630 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ vabd.s8 d22, d13, d2 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ vmla.f32 d31, d9, d11 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4641fd15 │ │ │ │ stmmi r2, {r9, sp} │ │ │ │ @ instruction: 0xf9fcf7f7 │ │ │ │ - sbcsne pc, r8, r9, asr #4 │ │ │ │ + adcne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-396] @ 0xfffffe74 │ │ │ │ andcs r4, r0, #8257536 @ 0x7e0000 │ │ │ │ cmnpmi pc, r5, lsr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9f0f7f7 │ │ │ │ @ instruction: 0xf10005e8 │ │ │ │ @ instruction: 0xf41580b2 │ │ │ │ @@ -232838,91 +232824,91 @@ │ │ │ │ @ instruction: 0xf41580b8 │ │ │ │ @ instruction: 0xf04051c0 │ │ │ │ strteq r8, [r9], #188 @ 0xbc │ │ │ │ sbchi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf100046a │ │ │ │ strteq r8, [fp], #-198 @ 0xffffff3a │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ - rscne pc, r4, r9, asr #4 │ │ │ │ + adcne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #396 @ 0x18c │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf01680cd │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4. {d8-d11}, [r6], r4 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74868 │ │ │ │ vmla.i8 , , │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf641002e │ │ │ │ - @ instruction: 0xf2c036d4 │ │ │ │ + @ instruction: 0xf2c0369c │ │ │ │ @ instruction: 0xf0630632 │ │ │ │ ldrtmi pc, [r9], -pc, asr #25 @ │ │ │ │ stmdami r2!, {r9, sp}^ │ │ │ │ - ldrbcc pc, [ip, r8, asr #4]! @ │ │ │ │ + strbcc pc, [r4, r8, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf9b2f7f7 │ │ │ │ - andscs pc, r8, r9, asr #4 │ │ │ │ + rscne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {99} @ 0x63 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28024 │ │ │ │ - movtcs lr, #2564 @ 0xa04 │ │ │ │ + movtcs lr, #2568 @ 0xa08 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ vabd.s8 d22, d12, d1 │ │ │ │ - vabal.s8 q11, d16, d0 │ │ │ │ + vmls.f d22, d0, d0[2] │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - blx 0xff7b01d6 │ │ │ │ + blx 0xff6b019e │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r8], #396 @ 0x18c │ │ │ │ - eorcs pc, r4, r9, asr #4 │ │ │ │ + rscne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], #396 @ 0x18c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28028 │ │ │ │ - movtcs lr, #2534 @ 0x9e6 │ │ │ │ + movtcs lr, #2538 @ 0x9ea │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0xff13020a │ │ │ │ + blx 0xff0301d2 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [lr], {99} @ 0x63 │ │ │ │ - rscsne pc, ip, r9, asr #4 │ │ │ │ + sbcne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {99} @ 0x63 │ │ │ │ tstpeq r1, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, r8, r8, asr #4 │ │ │ │ + sbccc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {99} @ 0x63 │ │ │ │ - andcs pc, r4, r9, asr #4 │ │ │ │ + sbcne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-396 @ 0xfffffe74 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [r4], #-20 @ 0xffffffec │ │ │ │ - ldmib lr!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmib r2, {r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d9, d2 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b34619 │ │ │ │ - @ instruction: 0x4621fb91 │ │ │ │ + strtmi pc, [r1], -sp, lsl #23 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ - blmi 0xaf2d20 │ │ │ │ - blls 0x64dc10 │ │ │ │ + blmi 0xaf2ce8 │ │ │ │ + blls 0x64dbd8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ - rscspl pc, r0, r2, asr #4 │ │ │ │ + adcspl pc, r8, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06341f0 │ │ │ │ @ instruction: 0xf44fbc4f │ │ │ │ stmdami r3!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r5], #-2303 @ 0xfffff701 │ │ │ │ @@ -232949,20 +232935,20 @@ │ │ │ │ @ instruction: 0xf8d4f7f7 │ │ │ │ ldmdami r1, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldr pc, [r6, -pc, asr #17]! │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf8caf7f7 │ │ │ │ @ instruction: 0xf1b3e72d │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr r8 │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ - eorseq lr, r3, r0, ror #18 │ │ │ │ - eorseq lr, r3, r0, asr #19 │ │ │ │ + ldrshteq lr, [r3], -ip │ │ │ │ + ldrhteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, r8, lsr #18 │ │ │ │ + eorseq lr, r3, r8, lsl #19 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232972,174 +232958,174 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ andls r9, r7, #77824 @ 0x13000 │ │ │ │ ldrsblt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ - blx 0xfe9afe2a │ │ │ │ + blx 0xfe9afdf2 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x4fc0ac │ │ │ │ - subcs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + blcc 0x4fc074 │ │ │ │ + andscs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - @ instruction: 0xf9a4f1b3 │ │ │ │ + @ instruction: 0xf9a0f1b3 │ │ │ │ @ instruction: 0xf64e2200 │ │ │ │ - vsra.s64 d18, d0, #64 │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf1b3022e │ │ │ │ - strtmi pc, [r8], -fp, lsl #19 │ │ │ │ + strtmi pc, [r8], -r7, lsl #19 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #119808 @ 0x1d400 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - bls 0x2c55c8 │ │ │ │ + bls 0x2c5590 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #18]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x19afeac │ │ │ │ + bllt 0x19afe74 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0x2c00ab04 │ │ │ │ qadd16mi fp, r2, r8 │ │ │ │ stmdbvc r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf952f1b3 │ │ │ │ + @ instruction: 0xf94ef1b3 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x102fef8 │ │ │ │ + bllt 0x102fec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ ldrmi r4, [r5], -fp, lsl #13 │ │ │ │ tstvc r3, #3620864 @ 0x374000 │ │ │ │ cdpls 0, 1, cr9, cr2, cr6, {0} │ │ │ │ - bls 0x66e504 │ │ │ │ + bls 0x66e4cc │ │ │ │ @ instruction: 0xf0639307 │ │ │ │ cmnplt r0, #37888 @ p-variant is OBSOLETE @ 0x9400 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - orrscs pc, r0, lr, asr #12 │ │ │ │ + cmppcs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf8511c73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, asr r5 │ │ │ │ strbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #15360 @ 0x3c00 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2e7e40 │ │ │ │ + blls 0x2e7e08 │ │ │ │ stmdals r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ strls r9, [r0], -r3, lsl #20 │ │ │ │ @ instruction: 0x462047d8 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ strdlt fp, [r9], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - andcs pc, r0, r9, asr #4 │ │ │ │ + sbcne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa2ffa6 │ │ │ │ + blx 0xa2ff6e │ │ │ │ svcpl 0x0080f515 │ │ │ │ vhsub.s8 d29, d8, d13 │ │ │ │ - vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ strtmi r0, [fp], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf8eaf1b3 │ │ │ │ + @ instruction: 0xf8e6f1b3 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ - blx 0x5b0482 │ │ │ │ + blx 0x6b044a │ │ │ │ rsbmi lr, lr, #50069504 @ 0x2fc0000 │ │ │ │ @ instruction: 0xf0084630 │ │ │ │ strmi pc, [r2], -pc, lsr #25 │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp, r5, lsl #22]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b060 │ │ │ │ + bl 0xfec4b028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf063460e │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ vrhadd.s8 d18, d9, d1 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf191002e │ │ │ │ - ldccs 12, cr15, [pc, #-556] @ 0xf3c5c │ │ │ │ + ldccs 12, cr15, [pc, #-572] @ 0xf3c14 │ │ │ │ @ instruction: 0xf641d925 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0x46290032 │ │ │ │ - blx 0xffa30024 │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + blx 0xffa2ffec │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r0, asr #4 │ │ │ │ + addsvs pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xff7b0038 │ │ │ │ + blx 0xff7b0000 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ - blx 0xff6304fc │ │ │ │ + blx 0xff7304c4 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -r9, lsr #28 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + eorscs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0634070 │ │ │ │ @ instruction: 0xf64dba87 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x1b4bac │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + bl 0x1b4b74 │ │ │ │ vcgt.s8 d16, d16, d5 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06312e0 │ │ │ │ @ instruction: 0xe7d1fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6bdf18 │ │ │ │ + blle 0x6bdee0 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -233147,47 +233133,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x38cd58 │ │ │ │ - blcs 0x3aa334 │ │ │ │ + blcs 0x38cd20 │ │ │ │ + blcs 0x3aa2fc │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ - andeq r3, pc, r5, asr #30 │ │ │ │ - andeq r3, pc, r5, asr #30 │ │ │ │ - andeq r3, pc, r5, asr #30 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ - andeq r3, pc, r9, asr #30 │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ + andeq r3, pc, sp, lsl #30 │ │ │ │ + andeq r3, pc, sp, lsl #30 │ │ │ │ + andeq r3, pc, sp, lsl #30 │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ + andeq r3, pc, r1, lsl pc @ │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b1b4 │ │ │ │ + bl 0xfec4b17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xff93001e │ │ │ │ + blx 0xff92ffe6 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -233200,40 +233186,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b22c │ │ │ │ + bl 0xfec4b1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfec30086 │ │ │ │ + blx 0xfec3004e │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b27c │ │ │ │ + bl 0xfec4b244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe2300d6 │ │ │ │ + blx 0xfe23009e │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -233242,40 +233228,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b2d4 │ │ │ │ + bl 0xfec4b29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x173012e │ │ │ │ + blx 0x17300f6 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b324 │ │ │ │ + bl 0xfec4b2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xd3017e │ │ │ │ + blx 0xd30146 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -233287,22 +233273,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b388 │ │ │ │ + bl 0xfec4b350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #1044480 @ 0xff000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1859b0 │ │ │ │ + bcs 0x185978 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -233318,20 +233304,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b404 │ │ │ │ + bl 0xfec4b3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff13025c │ │ │ │ + blx 0xff130224 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -233343,22 +233329,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b468 │ │ │ │ + bl 0xfec4b430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #585728 @ 0x8f000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185a90 │ │ │ │ + bcs 0x185a58 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -233374,15 +233360,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b4e4 │ │ │ │ + bl 0xfec4b4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, r1, asr sl @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233395,20 +233381,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b538 │ │ │ │ + bl 0xfec4b500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xab0390 │ │ │ │ + blx 0xab0358 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -233431,15 +233417,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5c8 │ │ │ │ + bl 0xfec4b590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrsblt pc, [r8, #-159]! @ 0xffffff61 @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233451,15 +233437,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b618 │ │ │ │ + bl 0xfec4b5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrhlt pc, [r8, #-151]! @ 0xffffff69 @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -233471,54 +233457,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b668 │ │ │ │ + bl 0xfec4b630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2104 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - andlt lr, r3, ip, ror #17 │ │ │ │ + andlt lr, r3, r8, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r1], ip │ │ │ │ + addeq fp, r1, r4, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b6b4 │ │ │ │ + bl 0xfec4b67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024614 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r9, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r9, lsl #24 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ @ instruction: 0xf74d9403 │ │ │ │ - andlt lr, r5, r0, asr #17 │ │ │ │ + ldrdlt lr, [r5], -ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, ip, lsr #19 │ │ │ │ + addeq fp, r1, r4, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5b2b1ba │ │ │ │ ldmdale r6, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @@ -233529,15 +233515,15 @@ │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r0, [r8], -r2, ror #1 │ │ │ │ @ instruction: 0xf92cf011 │ │ │ │ strcs fp, [lr], #-2448 @ 0xfffff670 │ │ │ │ @ instruction: 0xf1384630 │ │ │ │ @ instruction: 0xf175fa8f │ │ │ │ - andvs pc, r4, r7, asr #22 │ │ │ │ + andvs pc, r4, fp, asr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcne 2, cr2, [r5, #-0] │ │ │ │ @@ -233545,48 +233531,48 @@ │ │ │ │ stmdbeq r4, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46934690 │ │ │ │ strcs lr, [r0], -sp, asr #19 │ │ │ │ ldrtmi lr, [r0], -r9 │ │ │ │ stcvs 8, cr15, [r4], {73} @ 0x49 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r3, [r0, #1288]! @ 0x508 │ │ │ │ - bleq 0x3326b4 │ │ │ │ + bleq 0x33267c │ │ │ │ stmdavs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ - blle 0xa7fd98 │ │ │ │ + blle 0xa7fd60 │ │ │ │ @ instruction: 0xf855d0f1 │ │ │ │ ldrtmi r1, [fp], -r4, lsl #24 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf8f8f011 │ │ │ │ stceq 8, cr15, [r4], {73} @ 0x49 │ │ │ │ - blls 0x120c30 │ │ │ │ - blcs 0xfc5b4 │ │ │ │ + blls 0x120bf8 │ │ │ │ + blcs 0xfc57c │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :128], r6 │ │ │ │ @ instruction: 0xf6c74170 │ │ │ │ - bl 0xfe950dbc │ │ │ │ + bl 0xfe950d84 │ │ │ │ adcsmi r0, r0, #11 │ │ │ │ ldrtmi fp, [r3], #3878 @ 0xf26 │ │ │ │ @ instruction: 0x468b4630 │ │ │ │ @ instruction: 0xf175e7da │ │ │ │ - tstpcs r6, #5120 @ p-variant is OBSOLETE @ 0x1400 │ │ │ │ + tstpcs r6, #9216 @ p-variant is OBSOLETE @ 0x2400 │ │ │ │ ldr r6, [fp, r3]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cdpls 1, 0, cr13, cr1, cr11, {0} │ │ │ │ cdpls 7, 0, cr14, cr1, cr15, {5} │ │ │ │ mcrls 7, 0, lr, cr1, cr5, {5} │ │ │ │ @ instruction: 0xe7ab2416 │ │ │ │ - blx 0xffeb0bc4 │ │ │ │ + blx 0xfffb0b8c │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ movwcs lr, #6060 @ 0x17ac │ │ │ │ strb r9, [r3, r0, lsl #6] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b804 │ │ │ │ + bl 0xfec4b7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmov.i32 , #134217728 @ 0x08000000 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffcaf010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r3, asr #31 │ │ │ │ @@ -233594,16 +233580,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xffbcf010 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01068e8 │ │ │ │ strhtvs pc, [r0], #245 @ 0xf5 @ │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b916dc │ │ │ │ - bvs 0xfeb8cfe0 │ │ │ │ + bvs 0x1b916a4 │ │ │ │ + bvs 0xfeb8cfa8 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233626,19 +233612,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b8d4 │ │ │ │ + bl 0xfec4b89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmov.i32 , #134217728 @ 0x08000000 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff62f010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, fp, asr pc @ │ │ │ │ @@ -233676,19 +233662,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b99c │ │ │ │ + bl 0xfec4b964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmov.i32 , #134217728 @ 0x08000000 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff20f010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r9, lsl pc @ │ │ │ │ @@ -233696,16 +233682,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xff12f010 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01068e8 │ │ │ │ rscvs pc, r0, fp, lsl #30 │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b91874 │ │ │ │ - bvs 0xfeb8d178 │ │ │ │ + bvs 0x1b9183c │ │ │ │ + bvs 0xfeb8d140 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233728,19 +233714,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ba6c │ │ │ │ + bl 0xfec4ba34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmov.i32 , #134217728 @ 0x08000000 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ mrc2 0, 5, pc, cr8, cr0, {0} │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ strhtvs pc, [r0], #-225 @ 0xffffff1f @ │ │ │ │ @@ -233786,37 +233772,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ strmi r3, [ip], -r8, asr #1 │ │ │ │ - bvs 0x79bdb4 │ │ │ │ + bvs 0x79bd7c │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x17d4bd4 │ │ │ │ + bvs 0x17d4b9c │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813a │ │ │ │ ldmib r4, {r3, r6, ip, pc}^ │ │ │ │ ldmib r4, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15779b8 │ │ │ │ + b 0x1577980 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ orrsvs pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r0!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r1!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ - bleq 0x1709f0 │ │ │ │ + bleq 0x1709b8 │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ - b 0x10fcf74 │ │ │ │ + b 0x10fcf3c │ │ │ │ tstls r1, r3 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf0159700 │ │ │ │ vbit d16, d2, d0 │ │ │ │ tstls ip, r7 │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ mlane fp, r4, r8, pc @ │ │ │ │ @@ -233826,287 +233812,287 @@ │ │ │ │ @ instruction: 0xf0159302 │ │ │ │ svclt 0x000c0304 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r0, #805306375 @ 0x30000007 │ │ │ │ movwls r9, #53764 @ 0xd204 │ │ │ │ - rscpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + adcspl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4b004c │ │ │ │ + blvc 0x4b0014 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @ instruction: 0xf1b27b0a │ │ │ │ - @ instruction: 0xf1b9fab9 │ │ │ │ + @ instruction: 0xf1b9fab5 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1c08087 │ │ │ │ vcgt.s8 q8, , │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #4 │ │ │ │ - andsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcspl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - blx 0xfea310fc │ │ │ │ + blx 0xfe9310c4 │ │ │ │ mulcc ip, r8, r8 │ │ │ │ rsble r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf0151bbf │ │ │ │ @ instruction: 0xf8940580 │ │ │ │ - b 0x14bcaf4 │ │ │ │ + b 0x14bcabc │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sadd16mi fp, sp, r8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vand q12, , q12 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vqshl.s64 , q6, #0 │ │ │ │ + vabdl.s8 , d16, d20 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #12 │ │ │ │ @ instruction: 0x46964694 │ │ │ │ vqadd.s8 d30, d11, d14 │ │ │ │ - @ instruction: 0xf2c059bc │ │ │ │ + vqdmlal.s , d16, d4 │ │ │ │ strb r0, [r4, -lr, lsr #18]! │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vhadd.s8 q12, , │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d21, d16, d0[5] │ │ │ │ + vaddhn.i16 d21, q8, q14 │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q12 │ │ │ │ vmax.s8 d16, d11, d30 │ │ │ │ - vqrdmlah.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05eb0 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ tstcs r1, r9, lsl #28 │ │ │ │ strgt lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - andsvs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + rscpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strls r2, [r4, -r4, lsl #8] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x10b11c8 │ │ │ │ + blx 0xfb1190 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, , q8 │ │ │ │ - @ instruction: 0xf2c059b4 │ │ │ │ + vbic.i16 , #12 @ 0x000c │ │ │ │ str r0, [r6, -lr, lsr #18]! │ │ │ │ ldrbmi r2, [r0], -r1, lsl #2 │ │ │ │ - addsvc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + rsbvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - blx 0xab11f8 │ │ │ │ + blx 0x9b11c0 │ │ │ │ mvnslt lr, r0, lsl #15 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ addhi pc, r5, r0 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vrhadd.s8 d24, d13, d26 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d11, d31 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d21, d4, #64 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - @ instruction: 0xf2c05cd8 │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vqshl.s64 , q6, #0 │ │ │ │ + vabdl.s8 , d16, d20 │ │ │ │ strmi r0, [r4], -lr, lsr #14 │ │ │ │ strmi r4, [r6], r6, lsl #12 │ │ │ │ stmdbls sp, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vcgt.s8 , , │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - bcs 0xf503c │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ + bcs 0xf5004 │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ - sbcpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addspl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldclpl 2, cr15, [r8], {75} @ 0x4b │ │ │ │ + stcpl 2, cr15, [r0], #300 @ 0x12c │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ ldr r4, [fp, lr, lsl #13] │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ - orrcc pc, r4, sp, asr #4 │ │ │ │ + cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vqadd.s8 d24, d27, d24 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d21, d4, #64 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - @ instruction: 0xf2c05cd8 │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q12 │ │ │ │ strmi r0, [ip], -lr, lsr #12 │ │ │ │ strmi r4, [lr], pc, lsl #12 │ │ │ │ vaba.s8 q15, , q14 │ │ │ │ - vmul.f d21, d16, d0[1] │ │ │ │ + vqdmlal.s , d16, d12 │ │ │ │ strb r0, [r2], lr, lsr #18 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vhadd.s8 d24, d29, d10 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ ldrmi r0, [r1], -pc, lsr #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ - bcs 0x12e9a8 │ │ │ │ + bcs 0x12e970 │ │ │ │ vqadd.s8 , , q5 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmls.i d19, d0, d0[3] │ │ │ │ vshl.s8 d16, d31, d11 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d21, d4, #64 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - @ instruction: 0xf2c05cd8 │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vqshl.s64 , q6, #0 │ │ │ │ + vabdl.s8 , d16, d20 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q12 │ │ │ │ strtmi r0, [r6], lr, lsr #12 │ │ │ │ tstlt sl, #72, 14 @ 0x1200000 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bicspl pc, r0, fp, asr #4 │ │ │ │ + orrspl pc, r8, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbpl pc, [ip, fp, asr #4] @ │ │ │ │ + strpl pc, [r4, fp, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xe7354696 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, r4, fp, asr #4 │ │ │ │ + addspl pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtpl pc, [r0], fp, asr #4 @ │ │ │ │ + strtpl pc, [r8], fp, asr #4 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46144611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe7234696 │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bicspl pc, r0, fp, asr #4 │ │ │ │ + orrspl pc, r8, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtpl pc, [r4], #587 @ 0x24b @ │ │ │ │ + strtpl pc, [ip], #587 @ 0x24b │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldrbpl pc, [ip, fp, asr #4] @ │ │ │ │ + strpl pc, [r4, fp, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdppl 2, 14, cr15, cr8, cr11, {2} │ │ │ │ + cdppl 2, 11, cr15, cr0, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944610 │ │ │ │ smlad fp, r6, r6, r4 │ │ │ │ - sbcpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addspl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicspl pc, r0, fp, asr #4 │ │ │ │ + orrspl pc, r8, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r4, fp, asr #4 │ │ │ │ + addspl pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtpl pc, [r4], #587 @ 0x24b @ │ │ │ │ + strtpl pc, [ip], #587 @ 0x24b │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldclpl 2, cr15, [r8], {75} @ 0x4b │ │ │ │ + stcpl 2, cr15, [r0], #300 @ 0x12c │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrbpl pc, [ip, fp, asr #4] @ │ │ │ │ + strpl pc, [r4, fp, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - strbtpl pc, [r0], fp, asr #4 @ │ │ │ │ + strtpl pc, [r8], fp, asr #4 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdppl 2, 14, cr15, cr8, cr11, {2} │ │ │ │ + cdppl 2, 11, cr15, cr0, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ vmax.s8 q15, , q13 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vmls.i d21, d16, d0[5] │ │ │ │ + vaddhn.i16 d21, q8, q14 │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vqrdmlah.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05eb0 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46944610 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ vmin.s8 q15, , q4 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d21, d4, #64 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d21, d16, d0[5] │ │ │ │ + vaddhn.i16 d21, q8, q14 │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - @ instruction: 0xf2c05cd8 │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q12 │ │ │ │ vmax.s8 d16, d11, d30 │ │ │ │ - vqrdmlah.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05eb0 │ │ │ │ strmi r0, [pc], -lr, lsr #28 │ │ │ │ vmin.s8 d30, d29, d30 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d21, d16, d0[5] │ │ │ │ + vaddhn.i16 d21, q8, q14 │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vqshl.s64 , q6, #0 │ │ │ │ + vabdl.s8 , d16, d20 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + vsubhn.i16 d21, q8, q12 │ │ │ │ vmax.s8 d16, d11, d30 │ │ │ │ - vqrdmlah.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05eb0 │ │ │ │ ldrmi r0, [r4], lr, lsr #28 │ │ │ │ vmax.s8 d30, d29, d16 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ vhadd.s8 d16, d11, d31 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d21, d4, #64 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d21, d16, d0[5] │ │ │ │ + vaddhn.i16 d21, q8, q14 │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - @ instruction: 0xf2c05cd8 │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vqshl.s64 , q6, #0 │ │ │ │ + vabdl.s8 , d16, d20 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vqrdmlah.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05eb0 │ │ │ │ strmi r0, [r6], -lr, lsr #28 │ │ │ │ vmax.s8 d30, d27, d2 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d21, d4, #64 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vmls.i d21, d16, d0[5] │ │ │ │ + vaddhn.i16 d21, q8, q14 │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - @ instruction: 0xf2c05cd8 │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vqrdmlah.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05eb0 │ │ │ │ strmi r0, [r8], -lr, lsr #28 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ svclt 0x0000e66e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c004 │ │ │ │ + bl 0xfec4bfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r3], -r7, lsl #18 │ │ │ │ strls r4, [r0], #-1634 @ 0xfffff99e │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r8, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrvs pc, [r4], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @@ -234117,87 +234103,87 @@ │ │ │ │ ldmdavs r4!, {r0, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r2, r4, r8, r9, fp, ip}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0662800 │ │ │ │ strmi pc, [r1], -r1, lsl #30 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ movwmi lr, #27089 @ 0x69d1 │ │ │ │ - bl 0x1f05914 │ │ │ │ + bl 0x1f058dc │ │ │ │ ldmdavs r3!, {r0, r1, r8, r9} │ │ │ │ qasxmi fp, ip, r8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf7ff4423 │ │ │ │ stclne 13, cr15, [r2], #-300 @ 0xfffffed4 │ │ │ │ mvnle r4, r5, lsr #5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c0bc │ │ │ │ + bl 0xfec4c084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1a10ff8 │ │ │ │ - blx 0xfed33364 │ │ │ │ + blx 0xfed3331c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c0e4 │ │ │ │ + bl 0xfec4c0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc38d0c │ │ │ │ + blmi 0xc38cd4 │ │ │ │ @ instruction: 0x460eb099 │ │ │ │ @ instruction: 0xf64b2206 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 1, cr15, [ip, #644] @ 0x284 │ │ │ │ + stc2 1, cr15, [r8, #644] @ 0x284 │ │ │ │ @ instruction: 0x1da7b9b8 │ │ │ │ @ instruction: 0xf64b4605 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andcs r0, r5, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1a14638 │ │ │ │ - stmdblt r0, {r0, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a14631 │ │ │ │ - blx 0xfed33300 │ │ │ │ + blx 0xfed332b8 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r3!, {r2, sp, lr, pc} │ │ │ │ - blcs 0x303bfc │ │ │ │ + blcs 0x303bc4 │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r9, r8, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46292250 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ - @ instruction: 0xf1a9efc8 │ │ │ │ - cmppcs r0, #3751936 @ p-variant is OBSOLETE @ 0x394000 │ │ │ │ + @ instruction: 0xf1a9efcc │ │ │ │ + cmppcs r0, #3686400 @ p-variant is OBSOLETE @ 0x384000 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - adceq pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rsbseq pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf1b22201 │ │ │ │ - stmdage r3, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [lr], {161} @ 0xa1 │ │ │ │ + stmdage r3, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 1, cr15, [sl], {161} @ 0xa1 │ │ │ │ strmi sl, [r4], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 1, cr15, [r6, #-644] @ 0xfffffd7c │ │ │ │ + stc2l 1, cr15, [r2, #-644] @ 0xfffffd7c │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xe7c31938 │ │ │ │ - @ instruction: 0xf9f8f1b2 │ │ │ │ + @ instruction: 0xf9f4f1b2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -234214,148 +234200,148 @@ │ │ │ │ cdpeq 1, 1, cr9, cr9, cr5, {0} │ │ │ │ streq pc, [fp], -r2, asr #7 │ │ │ │ strls r9, [fp], -r6, lsl #2 │ │ │ │ orrvs pc, r0, r0, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - stmdbls r7, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ addhi pc, pc, r0, asr #6 │ │ │ │ - ldclvc 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ + mcrrvc 2, 4, pc, r0, cr6 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - ldrbtvc pc, [ip], ip, asr #4 @ │ │ │ │ + strbvc pc, [r4], ip, asr #4 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf64b2700 │ │ │ │ - vrshr.s64 q8, q4, #64 │ │ │ │ + vsubl.s8 q8, d16, d16 │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ andls r1, r9, #1792 @ 0x700 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwlt lr, #6605 @ 0x19cd │ │ │ │ - bls 0x3468e0 │ │ │ │ + bls 0x3468a8 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ - @ instruction: 0xf1b9ff99 │ │ │ │ + @ instruction: 0xf1b9ff95 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe606984 │ │ │ │ - blx 0xfed312e8 │ │ │ │ + blx 0xfe60694c │ │ │ │ + blx 0xfed312b0 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ ldrtmi pc, [r2], -sp, lsl #27 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ - cdpne 15, 6, cr15, cr3, cr9, {4} │ │ │ │ + cdpne 15, 6, cr15, cr3, cr5, {4} │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r4], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stc2 7, cr15, [r8, #952] @ 0x3b8 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff76f1b1 │ │ │ │ + @ instruction: 0xff72f1b1 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x269858 │ │ │ │ + blls 0x269820 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2c6940 │ │ │ │ - eorsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + blls 0x2c6908 │ │ │ │ + rscseq pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1b19b06 │ │ │ │ - @ instruction: 0xf1b8ff65 │ │ │ │ + @ instruction: 0xf1b8ff61 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr r6 │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ - @ instruction: 0xff58f1b1 │ │ │ │ + @ instruction: 0xff54f1b1 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ @ instruction: 0xf1b8d1b0 │ │ │ │ eorle r0, r8, r8, lsl #30 │ │ │ │ vqdmulh.s d25, d13, d13 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmls.i d19, d0, d0[3] │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ ldrtpl pc, [r7], -r3, lsl #10 @ │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0xfe588 │ │ │ │ + bcs 0xfe550 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ - tstpcs r1, r9, lsr pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r5, lsr pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ - @ instruction: 0xf64bff31 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf64bff2d │ │ │ │ + vrshr.s64 d17, d12, #64 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ - andcs pc, r0, r9, lsr #30 │ │ │ │ + andcs pc, r0, r5, lsr #30 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64b9b0c │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ - @ instruction: 0xe7afff13 │ │ │ │ + str pc, [pc, pc, lsl #30]! │ │ │ │ ldrle r0, [r6, #-1665] @ 0xfffff97f │ │ │ │ movwmi pc, #25539 @ 0x63c3 @ │ │ │ │ svcvc 0x0000f410 │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ eorsle r0, r8, r4, asr r0 │ │ │ │ - blx 0x14b1818 │ │ │ │ + blx 0x13b17e0 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15792 @ 0x3db0 │ │ │ │ - ldceq 6, cr15, [r8], #300 @ 0x12c │ │ │ │ + stceq 6, cr15, [r0], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x11aeeac │ │ │ │ + b 0x11aee74 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c0b991 │ │ │ │ - bllt 0xfe14189c │ │ │ │ + bllt 0xfe141864 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - @ instruction: 0x1e03fa35 │ │ │ │ + @ instruction: 0x1e03fa31 │ │ │ │ ldcle 3, cr9, [r7, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64b2307 │ │ │ │ - vqdmulh.s d16, d16, d0[0] │ │ │ │ + vmull.s8 q8, d16, d8 │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [pc, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r7 │ │ │ │ - blx 0xa3186c │ │ │ │ + blx 0x931834 │ │ │ │ @ instruction: 0x1e039907 │ │ │ │ stcle 3, cr9, [r5, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64b2307 │ │ │ │ - @ instruction: 0xf2c00cd0 │ │ │ │ + @ instruction: 0xf2c00c98 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf1aae71e │ │ │ │ - @ instruction: 0x1e03fa15 │ │ │ │ + @ instruction: 0x1e03fa11 │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16247 @ 0x3f77 │ │ │ │ - ldceq 6, cr15, [r0], #300 @ 0x12c │ │ │ │ + ldcleq 6, cr15, [r8], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, lr, lsl #14 │ │ │ │ @ instruction: 0xf1aa9107 │ │ │ │ - stmdbls r7, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0064f77f │ │ │ │ @ instruction: 0xf64b2307 │ │ │ │ - vqdmulh.s d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c00c90 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -234367,59 +234353,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf1a14630 │ │ │ │ - mcrrne 11, 2, pc, r4, cr15 @ │ │ │ │ + mcrrne 11, 2, pc, r4, cr11 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf1ad4640 │ │ │ │ - adcmi pc, r0, #7274496 @ 0x6f0000 │ │ │ │ + adcmi pc, r0, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c4a4 │ │ │ │ + bl 0xfec4c46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0x1b31308 │ │ │ │ + blx 0x1b312d0 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa062e8 │ │ │ │ + bne 0xa062b0 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf838f1ad │ │ │ │ + @ instruction: 0xf834f1ad │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1ac9100 │ │ │ │ - @ instruction: 0x2000fbbd │ │ │ │ + @ instruction: 0x2000fbb9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d11, d11 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ teqpmi ip, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -234437,22 +234423,22 @@ │ │ │ │ ldrmi r5, [r9], r0, lsl #3 │ │ │ │ tstcc ip, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ andscc r2, r8, #0, 2 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ - @ instruction: 0xff9af180 │ │ │ │ + @ instruction: 0xff9ef180 │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf64b2206 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf1a1012e │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - tstpcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ movlt pc, #9920 @ 0x26c0 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, r9, r0, asr #32 │ │ │ │ @@ -234460,301 +234446,301 @@ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf1b86819 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf50d8087 │ │ │ │ strbmi r5, [sl], -r1, lsl #7 │ │ │ │ @ instruction: 0x46203310 │ │ │ │ @ instruction: 0xf1ac681b │ │ │ │ - @ instruction: 0x4605fc95 │ │ │ │ + @ instruction: 0x4605fc91 │ │ │ │ @ instruction: 0xf1374630 │ │ │ │ @ instruction: 0xf50dfb43 │ │ │ │ - blmi 0x14499e8 │ │ │ │ + blmi 0x14499b0 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4628 │ │ │ │ andlt r5, r5, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64b83f0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ mcrrmi 1, 2, r0, r1, cr14 │ │ │ │ @ instruction: 0xf854e002 │ │ │ │ teqlt r9, #12, 30 @ 0x30 │ │ │ │ strtmi r6, [r8], -r3, lsr #17 │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ vst2.8 {d27-d30}, [pc], r3 │ │ │ │ smlabbcs r0, r0, r2, r5 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ - tstcs r0, ip, asr sp │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + tstcs r0, r0, ror #26 │ │ │ │ + sbcne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r4, #-704] @ 0xfffffd40 │ │ │ │ - blle 0x5fcc64 │ │ │ │ + ldc2 1, cr15, [r0, #-704] @ 0xfffffd40 │ │ │ │ + blle 0x5fcc2c │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ movslt r4, #4, 12 @ 0x400000 │ │ │ │ - blx 0xff0b1a32 │ │ │ │ + blx 0xff1b19fa │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8d74625 │ │ │ │ @ instruction: 0xf1aa8000 │ │ │ │ - @ instruction: 0xf8c7fd5f │ │ │ │ + @ instruction: 0xf8c7fd5b │ │ │ │ ldr r8, [r3, r0]! │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf174e7b0 │ │ │ │ - stmdavs r3, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1ab2b26 │ │ │ │ - andscs pc, r0, fp, asr #12 │ │ │ │ + sbcsne pc, r8, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffd31a96 │ │ │ │ + blx 0xffe31a5e │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - rscsne pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + sbcne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r3, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf64b2201 │ │ │ │ - vorr.i32 d18, #524288 @ 0x00080000 │ │ │ │ + vmls.f d17, d16, d0[4] │ │ │ │ strls r0, [r0, #-1326] @ 0xfffffad2 │ │ │ │ - @ instruction: 0xff02f1b1 │ │ │ │ + mrc2 1, 7, pc, cr14, cr1, {5} │ │ │ │ @ instruction: 0xf1aea803 │ │ │ │ - vmlsne.f32 s30, s10, s27 │ │ │ │ + vmlsne.f32 s30, s10, s19 │ │ │ │ stmdage r3, {r2, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - cdp2 1, 0, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 1, 0, cr15, cr8, cr12, {5} │ │ │ │ andls lr, r0, r2, asr #15 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1ac4628 │ │ │ │ - str pc, [r1, fp, asr #21] │ │ │ │ + str pc, [r1, r7, asr #21] │ │ │ │ @ instruction: 0x460b4812 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ stmdapl r9, {fp, sp, lr} │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003110 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ @ instruction: 0xf74c71a1 │ │ │ │ - @ instruction: 0x4605e8b4 │ │ │ │ + @ instruction: 0x4605e8d0 │ │ │ │ @ instruction: 0xf174e768 │ │ │ │ - @ instruction: 0xf04ffb67 │ │ │ │ + @ instruction: 0xf04ffb6b │ │ │ │ @ instruction: 0x232835ff │ │ │ │ strb r6, [r1, -r3]! │ │ │ │ - @ instruction: 0xff3af1b1 │ │ │ │ + @ instruction: 0xff36f1b1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0 │ │ │ │ - umulleq sl, r1, r2, r9 │ │ │ │ - orrne pc, ip, fp, asr #4 │ │ │ │ + eorseq r0, r4, r8, asr #31 │ │ │ │ + addeq sl, r1, sl, asr #19 │ │ │ │ + cmppne r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0592238 │ │ │ │ svclt 0x0000bdd9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c740 │ │ │ │ + bl 0xfec4c708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - blx 0x1bb16d0 │ │ │ │ + blx 0x1bb1698 │ │ │ │ mcrr2 0, 2, pc, r4, cr9 @ │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf1ae7080 │ │ │ │ - strmi pc, [r3], -r1, lsl #23 │ │ │ │ + @ instruction: 0x4603fb7d │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ ldc2 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xf50d08 │ │ │ │ + bllt 0xf50cd0 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ - blx 0x7b1722 │ │ │ │ + blx 0x7b16ea │ │ │ │ andcs r1, r0, #2432 @ 0x980 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ - @ instruction: 0x4630fd11 │ │ │ │ - ldc2 1, cr15, [r0], #-608 @ 0xfffffda0 │ │ │ │ + @ instruction: 0x4630fd15 │ │ │ │ + ldc2 1, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ - blx 0xfedb1bfc │ │ │ │ + blx 0xfeeb1bc4 │ │ │ │ @ instruction: 0xf1994630 │ │ │ │ - stmdami pc, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ - stc2 1, cr15, [r6], #-608 @ 0xfffffda0 │ │ │ │ + stmdami pc, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ + stc2 1, cr15, [sl], #-608 @ 0xfffffda0 │ │ │ │ @ instruction: 0xf199480d │ │ │ │ - strtmi pc, [r8], -sp, ror #19 │ │ │ │ - @ instruction: 0xf97af74d │ │ │ │ + @ instruction: 0x4628f9f1 │ │ │ │ + @ instruction: 0xf996f74d │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrb r6, [r5, r3] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-832]! @ 0xfffffcc0 │ │ │ │ strb r6, [sp, r3] │ │ │ │ - addeq sl, r1, sl, lsl r9 │ │ │ │ + addeq sl, r1, r2, asr r9 │ │ │ │ @ instruction: 0x00955cbc │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq sl, r1, ip, ror r8 │ │ │ │ + @ instruction: 0x0081a8b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c820 │ │ │ │ + bl 0xfec4c7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x175aec │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ + blmi 0x175ab4 │ │ │ │ mulls r0, r1, r2 │ │ │ │ ldc2 1, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ - eorseq r1, r4, r4, asr r0 │ │ │ │ + eorseq r1, r4, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c848 │ │ │ │ + bl 0xfec4c810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1740ff8 │ │ │ │ - stmdavs r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 15, pc, sl, cr14 @ │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c870 │ │ │ │ + bl 0xfec4c838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2108 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0, #-13] │ │ │ │ - @ instruction: 0xf74b3018 │ │ │ │ - andlt lr, r3, r6, ror #31 │ │ │ │ + @ instruction: 0xf74c3018 │ │ │ │ + andlt lr, r3, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r1], r4 │ │ │ │ + addeq sl, r1, ip, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c8c0 │ │ │ │ + bl 0xfec4c888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r7, r8 │ │ │ │ movwcs r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ movwls r0, #17040 @ 0x4290 │ │ │ │ movweq lr, #6605 @ 0x19cd │ │ │ │ andscs pc, r0, sp, lsl #17 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ @ instruction: 0xf067ff81 │ │ │ │ andls pc, r2, r3, ror #16 │ │ │ │ stmdage r1, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ - teqpvs r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8f8f7e5 │ │ │ │ @ instruction: 0xf0679802 │ │ │ │ @ instruction: 0xf7f1f983 │ │ │ │ - blmi 0x4b552c │ │ │ │ - blls 0x24f77c │ │ │ │ + blmi 0x4b54f4 │ │ │ │ + blls 0x24f744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ stmdage r1, {r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + bicpl pc, r1, r4, asr #12 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8daf7e5 │ │ │ │ @ instruction: 0xf1b1e7e3 │ │ │ │ - svclt 0x0000fe25 │ │ │ │ + svclt 0x0000fe21 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c954 │ │ │ │ + bl 0xfec4c91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c97c │ │ │ │ + bl 0xfec4c944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - ldc2 1, cr15, [ip], #-708 @ 0xfffffd3c │ │ │ │ + ldc2 1, cr15, [r8], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0x63b8f244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorcs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rscsne pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1b1681b │ │ │ │ - @ instruction: 0xf5a5fc2f │ │ │ │ + @ instruction: 0xf5a5fc2b │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - stc2 7, cr15, [r6, #-112]! @ 0xffffff90 │ │ │ │ + stc2l 7, cr15, [r2, #-112] @ 0xffffff90 │ │ │ │ @ instruction: 0xf1904620 │ │ │ │ - andcs pc, r0, #976 @ 0x3d0 │ │ │ │ + andcs pc, r0, #1040 @ 0x410 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e778 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c9d0 │ │ │ │ + bl 0xfec4c998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c9f8 │ │ │ │ + bl 0xfec4c9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ rsbcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r5], -r5, asr #31 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ tstcs r0, r8, ror #4 │ │ │ │ - bl 0x1c31e9c │ │ │ │ + bl 0x1d31e64 │ │ │ │ ldmib r4, {sp}^ │ │ │ │ eorvs r2, sl, r0, lsl #6 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r3, [sl], -r2, lsl #4 │ │ │ │ stmiavs r3!, {r0, r1, r3, r5, r9, sl, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r3, sl, #8, 4 @ 0x80000000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs sl, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce500 │ │ │ │ + blvs 0x9ce4c8 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r3, [sl], #-526 @ 0xfffffdf2 │ │ │ │ stcvs 4, cr6, [r3], #-172 @ 0xffffff54 │ │ │ │ stcvs 4, cr6, [r3, #-684]! @ 0xfffffd54 │ │ │ │ cdpvs 5, 2, cr6, cr3, cr11, {1} │ │ │ │ stcvs 5, cr6, [r3], #684 @ 0x2ac │ │ │ │ stcvs 4, cr6, [r3, #940]! @ 0x3ac │ │ │ │ @@ -234765,28 +234751,28 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4603bd70 │ │ │ │ rsbcs r4, r0, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r6], -r3, lsl #31 │ │ │ │ eorsle r2, r2, r0, lsl #16 │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ - bl 0xbb1f20 │ │ │ │ + bl 0xcb1ee8 │ │ │ │ eorshi r8, r3, r3, lsr #16 │ │ │ │ ldmib r4, {sp}^ │ │ │ │ ldrbvs r3, [r2, #514]! @ 0x202 │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r7, r8, sl, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r3], #-972 @ 0xfffffc34 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sl, pc}^ │ │ │ │ teqvs r2, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce49c │ │ │ │ - blvs 0xfe9ce6a0 │ │ │ │ + blvs 0x9ce464 │ │ │ │ + blvs 0xfe9ce668 │ │ │ │ stcvs 3, cr6, [r3], #-716 @ 0xfffffd34 │ │ │ │ stcvs 4, cr6, [r3, #-204]! @ 0xffffff34 │ │ │ │ mcrvs 4, 1, r6, cr3, cr3, {5} │ │ │ │ stcvs 5, cr6, [r3], #204 @ 0xcc │ │ │ │ stcvs 4, cr6, [r3, #460]! @ 0x1cc │ │ │ │ mcrvs 4, 5, r6, cr3, cr3, {7} │ │ │ │ tstcs r0, r3, ror r5 │ │ │ │ @@ -234812,89 +234798,89 @@ │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ stmvc r3, {r5, r7, r8, r9, fp, pc} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ andspl r1, r7, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0x17174517 │ │ │ │ - bcc 0x6bb5b8 │ │ │ │ + bcc 0x6bb580 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-176]! @ 0xffffff50 │ │ │ │ - cmppcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs R12_usr, fp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ - blx 0xbb1e88 │ │ │ │ + blx 0xbb1e50 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1ac4638 │ │ │ │ - stmdavs r3!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1784298 │ │ │ │ strb r3, [pc, r1, lsl #10] │ │ │ │ stccs 5, cr2, [r0], {-0} │ │ │ │ @ instruction: 0x4625d175 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #136 @ 0x88 │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vmla.f d18, d0, d0[2] │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmibvs sl, {r1, r2, r3, r5, r8}^ │ │ │ │ - blx 0x331ecc │ │ │ │ + blx 0x331e94 │ │ │ │ @ instruction: 0xf508e7dc │ │ │ │ strtmi r5, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf64b3330 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ ldmdb r3, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1412302 │ │ │ │ @ instruction: 0xe7cff9fb │ │ │ │ cdp2 0, 14, cr15, cr10, cr0, {3} │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ - blcs 0x10dbf8 │ │ │ │ + blcs 0x10dbc0 │ │ │ │ vhadd.s8 , q0, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ rsbsle r2, r9, r0, lsl #22 │ │ │ │ strcc r2, [r1], -r0, lsl #12 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ cdp2 0, 13, cr15, cr6, cr0, {3} │ │ │ │ - blcs 0x10fc20 │ │ │ │ - blcc 0x169bd8 │ │ │ │ - blcs 0x10dc28 │ │ │ │ + blcs 0x10fbe8 │ │ │ │ + blcc 0x169ba0 │ │ │ │ + blcs 0x10dbf0 │ │ │ │ ldrtmi sp, [r2], -r3, asr #32 │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vmla.f d18, d0, d0[2] │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ sbfx pc, r5, #19, #10 │ │ │ │ - stc2 1, cr15, [r8], {168} @ 0xa8 │ │ │ │ + stc2 1, cr15, [r4], {168} @ 0xa8 │ │ │ │ vmax.s8 d20, d9, d2 │ │ │ │ - vmla.f d18, d0, d0[2] │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf9caf141 │ │ │ │ @ instruction: 0x4620e79e │ │ │ │ - cmppcs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf9d8f140 │ │ │ │ @ instruction: 0xf8d8e796 │ │ │ │ vhadd.s8 , q11, q6 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf8d30132 │ │ │ │ ldmdavs r8, {r5, sl, ip, sp} │ │ │ │ - blx 0x9b1f68 │ │ │ │ + blx 0x9b1f30 │ │ │ │ movlt r1, #16896 @ 0x4200 │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ str pc, [r1, sp, lsr #19] │ │ │ │ - mrrc2 1, 10, pc, r8, cr8 @ │ │ │ │ + mrrc2 1, 10, pc, r4, cr8 @ │ │ │ │ @ instruction: 0xf04fe7d6 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf1404620 │ │ │ │ strtmi pc, [r8], -r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -234910,100 +234896,100 @@ │ │ │ │ @ instruction: 0xe7aaffb1 │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d8e78b │ │ │ │ strtmi r3, [r0], -ip, asr #1 │ │ │ │ - cmppcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf141681a │ │ │ │ smlsldx pc, r7, r3, r9 @ │ │ │ │ usada8 r9, lr, r6, r4 │ │ │ │ - orrpl pc, r8, r5, asr #12 │ │ │ │ + cmpppl r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcpl pc, r0, r5, asr #12 │ │ │ │ + rsbpl pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r5, #1024 @ 0x400 │ │ │ │ - mrrc2 1, 7, pc, r2, cr12 @ │ │ │ │ - eorseq r1, r4, r4, rrx │ │ │ │ + mrrc2 1, 7, pc, r6, cr12 @ │ │ │ │ + eorseq r1, r4, ip, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r7, ror #1 │ │ │ │ strmi r4, [ip], -r6, asr #23 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf1a00300 │ │ │ │ - @ instruction: 0xf414e9da │ │ │ │ + @ instruction: 0xf414e9de │ │ │ │ suble r4, r7, r0, lsl #11 │ │ │ │ - ldrbvs pc, [pc, #1611]! @ 0xf6197 @ │ │ │ │ - ldrvc pc, [pc, #1735]! @ 0xf6217 │ │ │ │ + ldrbvs pc, [pc, #1611]! @ 0xf615f @ │ │ │ │ + ldrvc pc, [pc, #1735]! @ 0xf61df │ │ │ │ vst4.8 {d20-d23}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6c7426f │ │ │ │ eormi r6, sl, r7, lsl #5 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsclt r8, fp, #1073741851 @ 0x4000001b │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43ab0310 │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ mrc2 7, 2, pc, cr0, cr3, {7} │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_s, r0, asr #32 │ │ │ │ @ instruction: 0xf922f7f1 │ │ │ │ - @ instruction: 0xf950f1a8 │ │ │ │ + @ instruction: 0xf94cf1a8 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf10004eb │ │ │ │ @ instruction: 0xf5a6812f │ │ │ │ strtmi r5, [r0], -r0, lsl #14 │ │ │ │ @ instruction: 0xf936f7f1 │ │ │ │ strvc pc, [r4, -r7, lsr #11] │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfea16104 │ │ │ │ - blls 0x1a4fc20 │ │ │ │ + blmi 0xfea160cc │ │ │ │ + blls 0x1a4fbe8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -sl, asr #2 │ │ │ │ tstcs r0, r7, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf14005e7 │ │ │ │ @ instruction: 0xf5a680c3 │ │ │ │ rsccs r5, r0, #0, 14 │ │ │ │ stmdage ip!, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldrdge pc, [r0], r7 │ │ │ │ - stmib r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmib r6, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r4, lsr #4 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ - vst2.16 {d30,d32}, [pc :256], lr │ │ │ │ + vst2.32 {d30,d32}, [pc], r2 │ │ │ │ @ instruction: 0xf6c743fe │ │ │ │ vst2.32 {d22-d25}, [pc], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r5, lsl #4 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ vand d24, d2, d5 │ │ │ │ @ instruction: 0xf5a63070 │ │ │ │ @ instruction: 0xf1365508 │ │ │ │ ldccc 14, cr15, [r0, #-884] @ 0xfffffc8c │ │ │ │ @ instruction: 0xf7f14683 │ │ │ │ stmmi r8, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8eaf198 │ │ │ │ + @ instruction: 0xf8eef198 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7464628 │ │ │ │ - stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ @ instruction: 0x4605f9d7 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a58034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -235012,60 +234998,60 @@ │ │ │ │ tstcc r4, r9 │ │ │ │ addlt pc, r0, #12779520 @ 0xc30000 │ │ │ │ addcs r3, r0, #20 │ │ │ │ ldrdcc pc, [ip], #138 @ 0x8a │ │ │ │ sbccc pc, ip, fp, asr #17 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ sbccc pc, r8, fp, asr #17 │ │ │ │ - b 0xfe1338e4 │ │ │ │ + b 0xfe8338ac │ │ │ │ svclt 0x004402a6 │ │ │ │ @ instruction: 0xf8cb9b71 │ │ │ │ @ instruction: 0x032030b4 │ │ │ │ rsccs sp, r0, #116, 8 @ 0x74000000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ - ldmdb r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r4!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - stc2l 1, cr15, [r2, #-604] @ 0xfffffda4 │ │ │ │ + stc2l 1, cr15, [r6, #-604] @ 0xfffffda4 │ │ │ │ @ instruction: 0xf198a82d │ │ │ │ - smlatbcs r0, pc, r8, pc @ │ │ │ │ + @ instruction: 0x2100f8b3 │ │ │ │ @ instruction: 0xf195a834 │ │ │ │ - strheq pc, [r1, #129]! @ 0x81 @ │ │ │ │ + strheq pc, [r1, #133]! @ 0x85 @ │ │ │ │ strls sl, [ip, #-2051]! @ 0xfffff7fd │ │ │ │ - blls 0x1d659c4 │ │ │ │ + blls 0x1d6598c │ │ │ │ rsceq r9, r2, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xf8cdbf48 │ │ │ │ @ instruction: 0xf194910c │ │ │ │ - @ instruction: 0xf44ffeef │ │ │ │ + @ instruction: 0xf44ffef3 │ │ │ │ stmdage r3, {r7, r8, sp} │ │ │ │ - @ instruction: 0xff18f194 │ │ │ │ + @ instruction: 0xff1cf194 │ │ │ │ stmdage r3, {r0, r8, sp} │ │ │ │ - mrc2 1, 7, pc, cr2, cr4, {4} │ │ │ │ + mrc2 1, 7, pc, cr6, cr4, {4} │ │ │ │ @ instruction: 0xf180a80c │ │ │ │ - bge 0x1234408 │ │ │ │ + bge 0x12343e0 │ │ │ │ andcs sl, r0, ip, lsl #18 │ │ │ │ - @ instruction: 0xf96cf180 │ │ │ │ + @ instruction: 0xf970f180 │ │ │ │ @ instruction: 0xff3af064 │ │ │ │ stmdb r7, {r2, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ vand q8, , q6 │ │ │ │ - vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ stmdbge r3, {r0, r1, r2, r3, r9} │ │ │ │ @ instruction: 0xf196a840 │ │ │ │ - stmdbge r4, {r0, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r0, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ - stmdage r3, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 1, 5, pc, cr10, cr4, {4} │ │ │ │ + stmdage r3, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + mrc2 1, 5, pc, cr14, cr4, {4} │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf5d18 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf5ce0 @ │ │ │ │ @ instruction: 0xf198a82d │ │ │ │ - ldmdage r4!, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf844f195 │ │ │ │ + ldmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf848f195 │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ - stmdami r7, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - mrc2 1, 1, pc, cr2, cr8, {4} │ │ │ │ + stmdami r7, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + mrc2 1, 1, pc, cr6, cr8, {4} │ │ │ │ @ instruction: 0xf1b8e73f │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ eorsvs r2, r7, r0, lsl #14 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ mvneq pc, r7, ror #16 │ │ │ │ rsceq sp, r8, #822083584 @ 0x31000000 │ │ │ │ @ instruction: 0xf5a6d448 │ │ │ │ @@ -235082,44 +235068,44 @@ │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ movwcs pc, #3285 @ 0xcd5 @ │ │ │ │ subsle r2, r7, r0, lsl #16 │ │ │ │ strbcc pc, [ip, #-2245] @ 0xfffff73b @ │ │ │ │ @ instruction: 0xf8c59b70 │ │ │ │ ldrb r3, [lr, -r8, asr #10]! │ │ │ │ ldmdage r4!, {r0, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ - blx 0x10323ea │ │ │ │ + blx 0x11323b2 │ │ │ │ ldr r9, [pc, r1, asr #24]! │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7454100 │ │ │ │ - qsaxmi pc, r8, sp @ │ │ │ │ - blx 0x333d30 │ │ │ │ + qsub16mi pc, r8, r9 @ │ │ │ │ + blx 0x333cf8 │ │ │ │ ldrtmi lr, [fp], -r8, asr #14 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4607fcf1 │ │ │ │ sbcle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ad20e0 │ │ │ │ - eorsvs pc, r8, r9, asr pc @ │ │ │ │ + eorsvs pc, r8, r5, asr pc @ │ │ │ │ @ instruction: 0x4630e7bf │ │ │ │ stc2 7, cr15, [ip], #672 @ 0x2a0 │ │ │ │ movtlt r2, #33536 @ 0x8300 │ │ │ │ strbcc pc, [ip, #-2246] @ 0xfffff73a @ │ │ │ │ @ instruction: 0xf8c69b70 │ │ │ │ ldr r3, [ip, r8, asr #10]! │ │ │ │ strbmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r8], {15} │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ rsccs sp, r0, sp, lsr #1 │ │ │ │ - @ instruction: 0xff40f1ad │ │ │ │ + @ instruction: 0xff3cf1ad │ │ │ │ @ instruction: 0xe7a86038 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - @ instruction: 0xff38f1ad │ │ │ │ - blle 0x17d61c │ │ │ │ + @ instruction: 0xff34f1ad │ │ │ │ + blle 0x17d5e4 │ │ │ │ @ instruction: 0xf058462f │ │ │ │ movwcs pc, #2219 @ 0x8ab @ │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrt r6, [sl], r7 │ │ │ │ @@ -235130,27 +235116,27 @@ │ │ │ │ @ instruction: 0xf8c50554 │ │ │ │ @ instruction: 0xe7263550 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0x00955cbc │ │ │ │ ldrbtmi pc, [lr], #-1103 @ 0xfffffbb1 @ │ │ │ │ - ldrbtvc pc, [pc], #1743 @ 0xf5e54 @ │ │ │ │ + ldrbtvc pc, [pc], #1743 @ 0xf5e1c @ │ │ │ │ @ instruction: 0xf1b1e6ad │ │ │ │ - @ instruction: 0xf64bfa9b │ │ │ │ - vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64bfa97 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x17de70 │ │ │ │ + blmi 0x17de38 │ │ │ │ andcc pc, r5, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf812f145 │ │ │ │ - eorseq r1, r4, r4, ror r0 │ │ │ │ + eorseq r1, r4, ip, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d084 │ │ │ │ + bl 0xfec4d04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andcs r4, r8, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, pc, ror ip @ │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -235168,44 +235154,44 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4d0ec │ │ │ │ + bl 0xfec4d0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr8, {7} │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ vqdmulh.s d29, d2, d22 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d11, d24 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ cmppvs r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ vhsub.s8 d29, d4, d8 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ eormi pc, r4, r3, asr r8 @ │ │ │ │ stmdavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffd33f44 │ │ │ │ + blx 0xffd33f0c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d160 │ │ │ │ + bl 0xfec4d128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andscs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #35857 @ 0x8c11 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -235232,143 +235218,143 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r8], r1, lsl #1 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ - blle 0x15bd804 │ │ │ │ + blle 0x15bd7cc │ │ │ │ ldrbpl pc, [r0, #-578]! @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ vadd.i8 d22, d4, d27 │ │ │ │ vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #-1795162112 @ 0x95000000 │ │ │ │ - orrne pc, ip, fp, asr #4 │ │ │ │ + cmppne r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ eorsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ - bvs 0x1f3292c │ │ │ │ - beq 0xfe672b20 │ │ │ │ + bvs 0x1f328f4 │ │ │ │ + beq 0xfe672ae8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8d3b373 │ │ │ │ vhadd.s8 d27, d4, d8 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ @ instruction: 0xf1bbfa77 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - orrne pc, ip, fp, asr #4 │ │ │ │ + cmppne r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eormi pc, r6, r3, asr r8 @ │ │ │ │ stmiavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x1734074 │ │ │ │ + blx 0x173403c │ │ │ │ @ instruction: 0x4649463a │ │ │ │ strtmi r4, [r3], -r0, asr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0x47184ff0 │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x13b4090 │ │ │ │ + blx 0x13b4058 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618463a │ │ │ │ - blx 0x20320de │ │ │ │ + blx 0x20320a6 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x463ad010 │ │ │ │ @ instruction: 0xf71a4640 │ │ │ │ - @ instruction: 0xf8a8e866 │ │ │ │ + @ instruction: 0xf8a8e882 │ │ │ │ andcs r4, r0, r0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x1bfdabc │ │ │ │ + blcs 0x1bfda84 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stclpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1, -r3, lsl #18] │ │ │ │ ldrtmi r2, [sl], -lr, ror #30 │ │ │ │ svclt 0x00284640 │ │ │ │ @ instruction: 0xf71a226e │ │ │ │ - movwcs lr, #6218 @ 0x184a │ │ │ │ + movwcs lr, #6246 @ 0x1866 │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d300 │ │ │ │ + bl 0xfec4d2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39806 │ │ │ │ ldmdbmi r1, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 10, 9, lr, r3, cr12 │ │ │ │ + mcrrne 10, 11, lr, r3, cr8 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr4, cr13, {7} @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r1, sl, asr sp │ │ │ │ + umulleq r9, r1, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d364 │ │ │ │ + bl 0xfec4d32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldmdbmi r4, {r2, r4, r9, sl, lr} │ │ │ │ andscs r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 10, 6, lr, r3, cr8 │ │ │ │ + mcrrne 10, 8, lr, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, ip, ror r0 │ │ │ │ - strdeq r9, [r1], r2 │ │ │ │ + eorseq r1, r4, r4, asr #32 │ │ │ │ + addeq r9, r1, sl, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d3d0 │ │ │ │ + bl 0xfec4d398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vmvn.i32 d20, #786432 @ 0x000c0000 │ │ │ │ umulllt r0, r6, r5, r4 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8d44a27 │ │ │ │ - blls 0x37644c │ │ │ │ + blls 0x376414 │ │ │ │ ldrbne r9, [fp, r2, lsl #6] │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ orrlt r9, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf12ba902 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbmi r0!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -235377,40 +235363,40 @@ │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ strtmi r6, [sl], -r9, lsl #16 │ │ │ │ andeq pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 10, 2, lr, r3, cr0 │ │ │ │ + vmovne s25, s26, lr, r3 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr8, cr13, {7} @ │ │ │ │ - blmi 0x546b40 │ │ │ │ - blls 0x2502ac │ │ │ │ + blmi 0x546b08 │ │ │ │ + blls 0x250274 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r8, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmla.f d17, d0, d1[0] │ │ │ │ + vaddw.s8 , q0, d9 │ │ │ │ vrhadd.s8 d16, d3, d18 │ │ │ │ - vmov.i32 , #13 @ 0x0000000d │ │ │ │ + vaddl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf12b0022 │ │ │ │ @ instruction: 0xf8c4fd89 │ │ │ │ bfi r0, r8, #1, #1 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b1e7df │ │ │ │ - svclt 0x0000f887 │ │ │ │ + svclt 0x0000f883 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r2, ror #24 │ │ │ │ + umulleq r9, r1, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d494 │ │ │ │ + bl 0xfec4d45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235420,18 +235406,18 @@ │ │ │ │ vsubw.s8 , q4, d7 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 12, lr, r3, cr10 @ │ │ │ │ + mcrrne 9, 14, lr, r3, cr6 @ │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ @ instruction: 0xf04f429d │ │ │ │ andsle r0, lr, r0, lsl #6 │ │ │ │ andscs r9, r0, #12, 18 @ 0x30000 │ │ │ │ @@ -235447,25 +235433,25 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0xb32384 │ │ │ │ - blls 0x1a27cc │ │ │ │ - blls 0x20e35c │ │ │ │ + blx 0xb3234c │ │ │ │ + blls 0x1a2794 │ │ │ │ + blls 0x20e324 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b1e7e0 │ │ │ │ - svclt 0x0000f819 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - @ instruction: 0x00819bb2 │ │ │ │ + addeq r9, r1, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d570 │ │ │ │ + bl 0xfec4d538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235475,18 +235461,18 @@ │ │ │ │ vsubw.s8 , q4, d6 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 5, lr, r3, cr12 @ │ │ │ │ + mcrrne 9, 7, lr, r3, cr8 @ │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ @ instruction: 0xf04f429d │ │ │ │ andsle r0, lr, r0, lsl #6 │ │ │ │ andscs r9, r0, #12, 18 @ 0x30000 │ │ │ │ @@ -235503,24 +235489,24 @@ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf9baf00f │ │ │ │ - blls 0x1a28a8 │ │ │ │ - blls 0x20e438 │ │ │ │ + blls 0x1a2870 │ │ │ │ + blls 0x20e400 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7e0 │ │ │ │ - svclt 0x0000ffab │ │ │ │ + svclt 0x0000ffa7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r9, [r1], r6 │ │ │ │ + addeq r9, r1, lr, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d64c │ │ │ │ + bl 0xfec4d614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ addlt r4, r5, fp, lsr #16 │ │ │ │ movtmi pc, #25158 @ 0x6246 @ │ │ │ │ movweq pc, #33484 @ 0x82cc @ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @@ -235529,26 +235515,26 @@ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ andcs r9, r8, #163840 @ 0x28000 │ │ │ │ movwls r2, #8193 @ 0x2001 │ │ │ │ @ instruction: 0xf98cf00f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x18e51c │ │ │ │ + blge 0x18e4e4 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldm lr, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm sl!, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r8, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ @@ -235558,19 +235544,19 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7ea │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000ff43 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r9, [r1], lr │ │ │ │ + addeq r9, r1, r6, lsl sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d714 │ │ │ │ + bl 0xfec4d6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stccs 6, cr4, [r2], {21} │ │ │ │ stccs 0, cr13, [r3], {6} │ │ │ │ stccs 0, cr13, [r1], {46} @ 0x2e │ │ │ │ @@ -235580,21 +235566,21 @@ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ @ instruction: 0x462af839 │ │ │ │ movweq lr, #19008 @ 0x4a40 │ │ │ │ ldmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xa34522 │ │ │ │ + blx 0xa344ea │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf173bdf0 │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl], {253} @ 0xfd │ │ │ │ andlt r4, r5, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ sbcvs pc, ip, #64, 4 │ │ │ │ @@ -235602,106 +235588,106 @@ │ │ │ │ stmdblt r2, {r1, r3, r4, lr}^ │ │ │ │ svccs 0x0000f413 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ @ instruction: 0xf06fe7c6 │ │ │ │ @ instruction: 0xe7d7005e │ │ │ │ - eorseq r1, r4, ip, lsr #3 │ │ │ │ + eorseq r1, r4, r4, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d7bc │ │ │ │ + bl 0xfec4d784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r2, r7, ip, sp, pc} │ │ │ │ ldrmi r2, [lr], -r0, lsl #10 │ │ │ │ stmdavs r9, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8}^ │ │ │ │ @ instruction: 0x03255501 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ streq r2, [r4, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf1af6100 │ │ │ │ - strmi pc, [r4], -r9, ror #31 │ │ │ │ + strmi pc, [r4], -r5, ror #31 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xffd32bc8 │ │ │ │ + blx 0xffe32b90 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #34048 @ 0x8500 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x62b24c │ │ │ │ - blls 0x1d0678 │ │ │ │ + blmi 0x62b214 │ │ │ │ + blls 0x1d0640 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf8b0f00f │ │ │ │ - bls 0x162b9c │ │ │ │ + bls 0x162b64 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r7, lsr #17 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - mrc2 1, 4, pc, cr10, cr0, {5} │ │ │ │ + mrc2 1, 4, pc, cr6, cr0, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d868 │ │ │ │ + bl 0xfec4d830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x1337280 │ │ │ │ + blle 0x1337248 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec372dc │ │ │ │ - bllt 0x7b9ac0 │ │ │ │ + bl 0xfec372a4 │ │ │ │ + bllt 0x7b9a88 │ │ │ │ strtmi r4, [r3], -sl, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ stc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ - blmi 0x6e2c84 │ │ │ │ + blmi 0x6e2c4c │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ strbtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1af4628 │ │ │ │ - mcrrne 13, 8, pc, r3, cr5 @ │ │ │ │ + mcrrne 13, 8, pc, r3, cr1 @ │ │ │ │ @ instruction: 0xf173d1e9 │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ strbtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ubfx sp, r7, #3, #6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7d3 │ │ │ │ - svclt 0x0000fe39 │ │ │ │ + svclt 0x0000fe35 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmiavs r3, {r1, r7, ip, sp, pc}^ │ │ │ │ svcls 0x00082b02 │ │ │ │ @@ -235710,73 +235696,73 @@ │ │ │ │ @ instruction: 0x46394616 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf824f00f │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ rsbhi r8, r2, r2, asr #16 │ │ │ │ @ instruction: 0xf04fb1a2 │ │ │ │ - blx 0x2f877e │ │ │ │ + blx 0x2f8746 │ │ │ │ ldcne 2, cr15, [r3, #-8] │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ movwcs sp, #6191 @ 0x182f │ │ │ │ @ instruction: 0x46181d39 │ │ │ │ @ instruction: 0xf810f00f │ │ │ │ movtlt r4, #1537 @ 0x601 │ │ │ │ stcne 8, cr8, [r0, #-392]! @ 0xfffffe78 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - ldcl 7, cr15, [sl], #100 @ 0x64 │ │ │ │ + ldc 7, cr15, [r6, #-100] @ 0xffffff9c │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 15, 6, lr, r3, cr2 │ │ │ │ + mcrrne 15, 7, lr, r3, cr14 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfebb47ae │ │ │ │ + stmdavs r0, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfebb4776 │ │ │ │ andlt r4, r2, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf06f81f0 │ │ │ │ ldrb r0, [r2, sp]! │ │ │ │ - msrcs (UNDEF: 96), fp │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addscs pc, r8, fp, asr #12 │ │ │ │ + rsbcs pc, r0, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d3 │ │ │ │ @ instruction: 0xf17b52e1 │ │ │ │ - svclt 0x0000fde3 │ │ │ │ - addeq r9, r1, r2, ror #13 │ │ │ │ - eorseq r1, r4, ip, ror r2 │ │ │ │ + svclt 0x0000fde7 │ │ │ │ + addeq r9, r1, sl, lsl r7 │ │ │ │ + eorseq r1, r4, r4, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4da00 │ │ │ │ + bl 0xfec4d9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b2e │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x14f7418 │ │ │ │ + blle 0x14f73e0 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec37474 │ │ │ │ - bllt 0xfe5b9c58 │ │ │ │ + bl 0xfec3743c │ │ │ │ + bllt 0xfe5b9c20 │ │ │ │ strmi sl, [sl], -r2, lsl #28 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrhlt pc, [r0, #-187]! @ 0xffffff45 @ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235789,36 +235775,36 @@ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - cdp 7, 14, cr15, cr6, cr10, {2} │ │ │ │ + svc 0x0002f74a │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ - @ instruction: 0xf99af173 │ │ │ │ + @ instruction: 0xf99ef173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #48128 @ 0xbc00 │ │ │ │ - blcc 0x230804 │ │ │ │ + blcc 0x2307cc │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ @ instruction: 0xf06fe7c8 │ │ │ │ bfi r0, r5, #0, #14 │ │ │ │ - stc2l 1, cr15, [r6, #-704]! @ 0xfffffd40 │ │ │ │ + stc2l 1, cr15, [r2, #-704]! @ 0xfffffd40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - strdeq r9, [r1], r0 │ │ │ │ + addeq r9, r1, r8, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dad4 │ │ │ │ + bl 0xfec4da9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strcs r4, [r0], -r1, lsr #22 │ │ │ │ stmdage r1, {r0, r2, r9, sl, lr} │ │ │ │ strvs lr, [r1], -sp, asr #19 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1932fa0 │ │ │ │ + blx 0x1832f68 │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r7, lsr #2 │ │ │ │ @@ -235833,52 +235819,52 @@ │ │ │ │ stmdals r1, {r4, r7, r8, ip, sp, pc} │ │ │ │ andsvs r4, r0, r3, lsr r6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ cmpplt r8, fp, lsr #30 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf173e7da │ │ │ │ - stmdavs r0, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff834948 │ │ │ │ + stmdavs r0, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff834910 │ │ │ │ ldrb r4, [r3, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7d0 │ │ │ │ - svclt 0x0000fd17 │ │ │ │ + svclt 0x0000fd13 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4db70 │ │ │ │ + bl 0xfec4db38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ vst2.16 {d22-d23}, [pc], r1 │ │ │ │ vqdmlal.s q10, d28, d0[2] │ │ │ │ addlt r0, r3, r4, lsr #6 │ │ │ │ @ instruction: 0xd1744299 │ │ │ │ strmi r9, [r6], -r8, lsl #18 │ │ │ │ movwcs r4, #1559 @ 0x617 │ │ │ │ andcs r2, r3, r4, lsr #4 │ │ │ │ @ instruction: 0xff00f00e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ eorcs sp, r4, #74 @ 0x4a │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0xfeab3024 │ │ │ │ + b 0xfebb2fec │ │ │ │ rscvs r6, r2, sl, ror #17 │ │ │ │ teqle r9, r0, lsl #20 │ │ │ │ cmnvs r2, sl, ror #18 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ mvnvs r6, sl, ror #19 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xee1d492d │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 14, 4, lr, r3, cr6 │ │ │ │ + mcrrne 14, 6, lr, r3, cr2 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -235897,118 +235883,118 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 10, cr15, cr10, cr14, {0} │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x10f1d8 │ │ │ │ - bvs 0xb6ad2c │ │ │ │ + bcs 0x10f1a0 │ │ │ │ + bvs 0xb6acf4 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 9, cr15, cr14, cr14, {0} │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ - @ instruction: 0xf8baf173 │ │ │ │ + @ instruction: 0xf8bef173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - addeq r9, r1, sl, lsr #9 │ │ │ │ + addeq r9, r1, r2, ror #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dc84 │ │ │ │ + bl 0xfec4dc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x11ba80c │ │ │ │ + blmi 0x11ba7d4 │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r1, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf19f0300 │ │ │ │ - vld1.8 {d14-d15}, [r4 :128], r8 │ │ │ │ + vld1.8 {d14-d15}, [r4 :128], ip │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x10f6b0 │ │ │ │ + blcs 0x10f678 │ │ │ │ movwcs sp, #4458 @ 0x116a │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ strmi pc, [r1], -sp, ror #28 │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f2a801 │ │ │ │ ldmdbmi r4!, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ ldc2l 0, cr15, [r0, #-56]! @ 0xffffffc8 │ │ │ │ strmi sl, [r2], -r1, lsl #18 │ │ │ │ @ instruction: 0xf1ae4630 │ │ │ │ - @ instruction: 0x4604ff35 │ │ │ │ + @ instruction: 0x4604ff31 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xf87af173 │ │ │ │ + @ instruction: 0xf87ef173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #61440 @ 0xf000 │ │ │ │ - ble 0x501af4 │ │ │ │ + ble 0x501abc │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q9, q8 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrbvs pc, [r8], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ vqsub.s8 d18, d11, d24 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r8!, {r6, r8, ip, sp} │ │ │ │ @ instruction: 0xf1356031 │ │ │ │ ldmdavs r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorvs r2, r8, r0, lsl #2 │ │ │ │ addeq lr, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x00921bd2 │ │ │ │ - stmib r4, {r0, r1, r2, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r8, {r0, r1, r2, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c682a │ │ │ │ vsubw.s8 q10, q8, d28 │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ sbfx pc, r1, #25, #22 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, sp, lsl #8]! │ │ │ │ - blx 0x3325a │ │ │ │ + blx 0xfff33222 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, ror r0 │ │ │ │ + eorseq r1, r4, r4, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dda8 │ │ │ │ + bl 0xfec4dd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blmi 0x15c842c │ │ │ │ + blmi 0x15c83f4 │ │ │ │ ldrmi r2, [r5], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ vld2.8 {d0-d3}, [r2], r0 │ │ │ │ stmib sp, {r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ - blcs 0x447be8 │ │ │ │ + blcs 0x447bb0 │ │ │ │ addshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ rsbcs r5, r5, #7340032 @ 0x700000 │ │ │ │ strpl r2, [r7], -r2, lsr #4 │ │ │ │ cmpvc r6, r6, asr r7 │ │ │ │ strcs r0, [r0], #-1826 @ 0xfffff8de │ │ │ │ - blcs 0x11d82c │ │ │ │ + blcs 0x11d7f4 │ │ │ │ movwcs sp, #4178 @ 0x1052 │ │ │ │ rsble r2, sl, r0, lsl #16 │ │ │ │ andscs r9, r0, #16, 18 @ 0x40000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ stmdavs r3, {r2, r8, fp, sp, pc} │ │ │ │ @@ -236027,17 +236013,17 @@ │ │ │ │ stmdapl r8!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009402 │ │ │ │ ldcls 0, cr5, [r2], {13} │ │ │ │ andscc r9, r8, r1, lsl #2 │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ strls r9, [r0], -r3, lsl #8 │ │ │ │ - stc 7, cr15, [sl, #-296] @ 0xfffffed8 │ │ │ │ + stc 7, cr15, [r6, #-296]! @ 0xfffffed8 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xffbef172 │ │ │ │ + @ instruction: 0xffc2f172 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #1359872 @ 0x14c000 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, pc, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -236068,29 +236054,29 @@ │ │ │ │ movwls r1, #22491 @ 0x57db │ │ │ │ movwls r6, #26691 @ 0x6843 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xe79d681a │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7b8 │ │ │ │ - @ instruction: 0xf06ffb4b │ │ │ │ + @ instruction: 0xf06ffb47 │ │ │ │ ldr r0, [r3, r5, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, lr, lsr r2 │ │ │ │ + addeq r9, r1, r6, ror r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, r3, lsl #19 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1003b01 │ │ │ │ mcrls 8, 0, r0, cr10, cr8, {0} │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r4, r5, r7, pc}^ @ │ │ │ │ - blvc 0xfe672d40 │ │ │ │ + blvc 0xfe672d08 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ tsthi r6, lr, ror lr │ │ │ │ @ instruction: 0xf04f7b89 │ │ │ │ subcs r0, r0, r4, lsl #18 │ │ │ │ mcr2 1, 5, pc, cr0, cr5, {1} @ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ addshi pc, ip, r0 │ │ │ │ @@ -236099,38 +236085,38 @@ │ │ │ │ ldc2 0, cr15, [lr, #-56] @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, ip, r0 │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ movwcs r0, #6164 @ 0x1814 │ │ │ │ @ instruction: 0xf00e4640 │ │ │ │ @ instruction: 0xf994f9af │ │ │ │ - bvs 0x942dcc │ │ │ │ + bvs 0x942d94 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86026 │ │ │ │ - bvs 0x19885ec │ │ │ │ + bvs 0x19885b4 │ │ │ │ strbtvc lr, [r6], pc, asr #20 │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r6, rrx │ │ │ │ ldc2l 0, cr15, [lr], #56 @ 0x38 │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #108 @ 0x6c │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x463a493a │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mrrc 7, 4, pc, r2, cr10 @ │ │ │ │ + stcl 7, cr15, [lr], #-296 @ 0xfffffed8 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ - stmdavs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf89af7fd │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ movwle r5, #57216 @ 0xdf80 │ │ │ │ @ instruction: 0xf1354620 │ │ │ │ strtmi pc, [r8], -r1, asr #28 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -236149,37 +236135,37 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fe789 │ │ │ │ str r0, [r6, r8, lsl #18] │ │ │ │ smlabtcs r0, r4, r9, r6 │ │ │ │ @ instruction: 0xf00e3020 │ │ │ │ - blx 0x135e3e │ │ │ │ + blx 0x135e06 │ │ │ │ ldrb pc, [lr, -r4, lsl #18]! @ │ │ │ │ msrpl SPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, asr #19 │ │ │ │ - blx 0x150ec2 │ │ │ │ + blx 0x150e8a │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe772901c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.f d17, d0, d1[0] │ │ │ │ + vaddw.s8 , q0, d9 │ │ │ │ vrhadd.s8 d16, d3, d18 │ │ │ │ - vmov.i32 , #13 @ 0x0000000d │ │ │ │ + vaddl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf12a0022 │ │ │ │ @ instruction: 0xf8c6ff87 │ │ │ │ bfi r0, r8, #1, #6 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf135050d │ │ │ │ @ instruction: 0xe7aefdf1 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf7fee7ab │ │ │ │ svclt 0x0000fbc3 │ │ │ │ - addeq r9, r1, r6, asr #1 │ │ │ │ + strdeq r9, [r1], lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcge 0x0000b083 │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @ instruction: 0x46164856 │ │ │ │ @@ -236199,309 +236185,309 @@ │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ stmdacs r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec37b34 │ │ │ │ + bl 0xfec37afc │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ cmnle r6, r0, lsl #20 │ │ │ │ ldrtmi r4, [sl], -r0, asr #12 │ │ │ │ eorsvs r4, ip, r9, ror #12 │ │ │ │ @ instruction: 0xf1af46e9 │ │ │ │ - @ instruction: 0x4680f977 │ │ │ │ + @ instruction: 0x4680f973 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf518d022 │ │ │ │ @ instruction: 0xd3295f80 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x117f2c │ │ │ │ + blcs 0x117ef4 │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ - mcr2 1, 1, pc, cr10, cr2, {3} @ │ │ │ │ + mcr2 1, 1, pc, cr14, cr2, {3} @ │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ @ instruction: 0xf1c0ffbf │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ sbcsle r5, r5, #128, 30 @ 0x200 │ │ │ │ addsmi r6, ip, #3866624 @ 0x3b0000 │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fbf5 │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7194649 │ │ │ │ - stccs 8, cr14, [r1], {226} @ 0xe2 │ │ │ │ + stccs 8, cr14, [r1], {254} @ 0xfe │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xff8b3016 │ │ │ │ + blx 0xff8b2fde │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x230de0 │ │ │ │ + bcc 0x230da8 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b0e79e │ │ │ │ - svclt 0x0000f9c3 │ │ │ │ + svclt 0x0000f9bf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcge 0x0000b083 │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @ instruction: 0x46164856 │ │ │ │ eorsvs r2, ip, r1, lsl #6 │ │ │ │ andcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ stmdavs r0, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f6078 │ │ │ │ ldrmi r0, [r8], -r0 │ │ │ │ - blx 0xfebb307e │ │ │ │ + blx 0xfebb3046 │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r4, r0, asr #5 │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmple r2, fp, lsl r8 │ │ │ │ svclt 0x00182b00 │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec37cac │ │ │ │ + bl 0xfec37c74 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ cmnle r6, r0, lsl #20 │ │ │ │ ldrtmi r4, [sl], -r0, asr #12 │ │ │ │ eorsvs r4, ip, r9, ror #12 │ │ │ │ @ instruction: 0xf1af46e9 │ │ │ │ - strmi pc, [r0], fp, asr #17 │ │ │ │ + strmi pc, [r0], r7, asr #17 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf518d022 │ │ │ │ @ instruction: 0xd3295f80 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x1180a4 │ │ │ │ + blcs 0x11806c │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ - stc2l 1, cr15, [lr, #-456]! @ 0xfffffe38 │ │ │ │ + ldc2l 1, cr15, [r2, #-456]! @ 0xfffffe38 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ @ instruction: 0xf1c0ff03 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ sbcsle r5, r5, #128, 30 @ 0x200 │ │ │ │ addsmi r6, ip, #3866624 @ 0x3b0000 │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fb39 │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7194649 │ │ │ │ - stccs 8, cr14, [r1], {38} @ 0x26 │ │ │ │ + stccs 8, cr14, [r1], {66} @ 0x42 │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x9b318e │ │ │ │ + blx 0x9b3156 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x230f58 │ │ │ │ + bcc 0x230f20 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b0e79e │ │ │ │ - svclt 0x0000f907 │ │ │ │ + svclt 0x0000f903 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, lr, asr fp │ │ │ │ strmi sl, [r5], -r2, lsl #30 │ │ │ │ - bmi 0x18489fc │ │ │ │ + bmi 0x18489c4 │ │ │ │ @ instruction: 0xf10546 TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes